光学式エンコーダの信号処理回路
【課題】 光電流のＤＣ成分が大きい場合であってもエンコーダ信号に歪みが発生せず、安定して精度の高いエンコーダ信号を生成する光学式エンコーダの信号処理回路を提供する。
【解決手段】 位相が異なる光を検出する複数のフォトダイオード101a，101a′，101b，101b′と、各フォトダイオードから出力される光電流を各々電圧信号に変換して出力するＩＶ変換回路118a，118a′，118b，118b′と、各フォトダイオードに対応する前記出力電圧信号の差分を増幅する差動増幅回路119a，119bと、前記光電流のＤＣ成分を検出するＤＣ信号検出回路119 と、前記検出されたＤＣ成分の値に応じ、前記ＤＣ成分を抑える抑圧電流を前記フォトダイオードの電流出力端子に供給する抑圧電流生成回路121 とを備え、光電流のＤＣ成分が大きい場合には抑圧電流を絞り、光電流のＤＣ成分が小さい場合には抑圧電流を増やし、ＩＶ変換回路を最適な範囲で操作するように構成する。
【解決手段】 位相が異なる光を検出する複数のフォトダイオード101a，101a′，101b，101b′と、各フォトダイオードから出力される光電流を各々電圧信号に変換して出力するＩＶ変換回路118a，118a′，118b，118b′と、各フォトダイオードに対応する前記出力電圧信号の差分を増幅する差動増幅回路119a，119bと、前記光電流のＤＣ成分を検出するＤＣ信号検出回路119 と、前記検出されたＤＣ成分の値に応じ、前記ＤＣ成分を抑える抑圧電流を前記フォトダイオードの電流出力端子に供給する抑圧電流生成回路121 とを備え、光電流のＤＣ成分が大きい場合には抑圧電流を絞り、光電流のＤＣ成分が小さい場合には抑圧電流を増やし、ＩＶ変換回路を最適な範囲で操作するように構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、移動量や移動方向、若しくは角度変化等の移動情報を検出する光学式エンコーダの信号処理回路に関する。
【背景技術】
【０００２】
移動量や移動方向、若しくは角度変化等の移動情報を検出する光学式エンコーダとして、一定間隔でスリットが設置されたスケールを、光源−受光素子間の光路を遮断させるように移動させて、透過してきた光の明暗を検出して位置情報を得る光路遮断式エンコーダ、あるいは、光源よりスケールに光を照射し、その反射光による回折干渉パターンの明暗の動きを、受光部で検出して位置情報を得る回折イメージ投影式エンコーダが開発されている。
【０００３】
かかるエンコーダの従来技術として、図３の（Ａ），（Ｂ）に特開２０００−２０５８１９号公報に開示されている回折イメージ投影式エンコーダの概略平面図及び側面図を示す。図３の（Ａ），（Ｂ）において、301 は光源であり、光源301 から射出された光は、明暗のストライプが交互に配置された反射型の回折格子スケール302 に照射され、これにより生成された回折干渉パターンの特定部分が、受光エリア303 を複数配置した、スケール302 に対して平行に配置された光検出器304 により、検出されるように構成されている。受光エリア303 には信号強度検出手段として、例えばフォトダイオードが用いられている。
【０００４】
図３の（Ａ），（Ｂ）において、ｚ１は光源301 とスケール302 上の回折格子を形成した面との間隔、ｚ２はスケール上302 の回折格子を形成した面と光検出器304 の受光面との間隔、ｐ１はスケール302 上の回折格子のピッチ、ｐ２は光検出器304 の受光面上の回折干渉パターンのピッチである。なお、「スケール上の回折格子のピッチ」とは、スケール302 上に形成された光学特性が変調されたパターンの空間的な周期を意味するものとする。また、「光検出器の受光面上の回折干渉パターンのピッチ」とは、光検出器304 の受光面上に生成された回折干渉パターンの強度分布の空間的な周期を意味するものとする。
【０００５】
次に、このように構成されている回折イメージ投影式エンコーダの動作について説明する。光の回折理論によると、前記間隔ｚ１，ｚ２が（１）式、
１／ｚ１＋１／ｚ２＝λ／ｋ（ｐ１）2 ・・・・・・・・・（１）
を満たすような特定の関係にあるとき、スケール302 の回折格子パターンと相似な強度パターンが光検出器304 の受光面上に生成される。ここで、λは光源301 から照射される光ビームの波長、ｋは整数である。（１）式が成立するとき、受光面上の回折干渉パターンのピッチｐ２は、他の構成パラメータを用いて（２）式のように表される。
ｐ２＝ｐ１（ｚ１＋ｚ２）／ｚ１ ・・・・・・・・・・・（２）
【０００６】
前記光源301 に対して前記スケール302 が回折格子のピッチ方向に変位すると、同じ空間周期を保った状態で回折干渉パターンの分布強度がスケール302 の変位する方向に移動する。したがって、光検出器304 の受光エリア303 の空間周期ｐ20を受光面上の回折干渉パターンｐ２と同じ値に設定すれば、スケール302 がピッチ方向にｐ１だけ移動する毎に光検出器304 から周期的な信号強度が得られるので、スケール302 のピッチ方向の変位量を検出できる。つまり、スケール302 が回折格子のピッチ方向に１ピッチ変位する毎に光検出器304 からは周期的な強度で変化する出力信号が得られる。
【０００７】
図４に、従来例の光検出器304 の受光面をスケール302 側から見たときの平面図を示す。図４において、304 は光検出器であり、光検出器304 上にはｐ20＝ｎｐｌ（ｚ１＋ｚ２）／ｚ１（但し、ｎは自然数）の間隔で形成された複数の受光エリア303 が４群構成され、これらは複数の受光エリア群の空間的な位置ずれδｐ20だけ各々ずらせて、交互に配置されている。なお、δｐ20は受光面上の回折干渉パターンｐ２の１／４の奇数倍に設定されている。前記４群構成された受光エリアは配線を介して出力パッド305A，305A′，305B，及び305B′に接続されている。
【０００８】
次に、かかる構成の従来例の光検出器の動作について説明する。図４において、各受光エリア群はｐ２／４の奇数倍に設定されているので、パッド305A，305A′，305B，及び305B′からは互いに１／４周期だけ位相がずれた信号、いわゆるエンコーダ信号のＡ相、Ｂ相、反Ａ相、反Ｂ相が出力される。Ａ相と反Ａ相、及びＢ相と反Ｂ相の信号とは互いに逆位相の関係にあるため、Ａ相と反Ａ相の差信号、Ｂ相と反Ｂ相の差信号を取ることにより、エンコーダ信号を得ることができる。
【特許文献１】特開２０００−２０５８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、回折イメージ投影式エンコーダは、回折干渉パターンの明暗の動きを検出するので、光学部品が不要で、また精密な組み立て調整が不要であり、ゴミや埃の影響を受けにくいという利点があるものの、スケールの取り付け状態によっては暗時の光量が多く、且つ明暗の光量差が十分得られない場合がある。ここで受光エリアを構成するフォトダイオードにおいて光信号が電流に変換される際、暗時の光量が光電流のＤＣ成分、明暗の光量差が光電流のＡＣ成分となる。つまり、フォトダイオードで光電変換される光電流のＡＣ成分に比べてＤＣ成分が大きい場合、ＩＶ変換回路においてＡＣ成分を所定の振幅となるように増幅すると、ＤＣ成分が大きくなり過ぎてＩＶ変換回路の出力が動作範囲を超え歪んでしまい、結果としてエンコーダ信号が歪み、エンコーダ装置の検出精度が低下する。
【００１０】
本発明は、従来の光学式エンコーダの信号処理回路における上記課題を解決するためになされたものであり、光電流のＤＣ成分が大きい場合であってもエンコーダ信号に歪みが発生せず、安定して精度の高いエンコーダ信号を生成することが可能な光学式エンコーダの信号処理回路を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、請求項１に係る発明は、位相が異なる光を検出する複数のフォトダイオードと、各フォトダイオードの電流出力端子から出力される光電流を各々電圧信号に変換して出力するＩＶ変換回路と、各フォトダイオードに対応する前記出力電圧信号の差分を増幅する差動増幅回路と、前記光電流のＤＣ成分を検出するＤＣ信号検出回路と、前記検出されたＤＣ成分の値に応じ、前記ＤＣ成分を抑える抑圧電流を前記フォトダイオードの電流出力端子に供給する抑圧電流生成回路とを備えて光学式エンコーダの信号処理回路を構成するものである。
【００１２】
また、請求項２に係る発明は、請求項１に係る光学式エンコーダの信号処理回路において、前記ＤＣ信号検出回路は、各フォトダイオードに対応する前記出力電圧信号を入力とし前記光電流のＤＣ成分をＤＣ電圧信号として出力し、前記抑圧電流生成回路は、前記ＤＣ電圧信号を監視するＤＣ信号監視回路と、前記ＤＣ電圧信号を前記監視結果に応じた電流値に変換して前記抑圧電流として出力するＶＩ変換回路と、前記抑圧電流をコピーし、各フォトダイオードの前記電流出力端子に供給するカレントミラー回路とを備えたことを特徴とするものである。
【００１３】
また、請求項３に係る発明は、請求項２に係る光学式エンコーダの信号処理回路において、前記ＶＩ変換回路は、前記監視結果に応じて前記ＤＣ電圧信号のゲインを調整するゲイン調整アンプと、抵抗素子と、ゲイン調整された前記ＤＣ電圧信号を前記抵抗素子に印加する演算増幅器と、前記抵抗素子に流れる電流を制御するトランジスタを備え、前記ゲイン調整されたＤＣ電圧信号を電流値に変換して前記抑圧電流として出力することを特徴とするものである。
【００１４】
また、請求項４に係る発明は、請求項２に係る光学式エンコーダの信号処理回路において、前記ＶＩ変換回路は、前記監視結果に応じてその抵抗値を変更可能な可変抵抗素子と、前記ＤＣ電圧信号を前記可変抵抗素子に印加する演算増幅器と、前記可変抵抗素子に流れる電流を制御するトランジスタを備え、前記ＤＣ電圧信号を前記可変抵抗素子の抵抗値に応じた電流値に変換して前記抑圧電流として出力することを特徴とするものである。
【発明の効果】
【００１５】
請求項１及び２に係る発明によれば、ＤＣ信号検出回路で光電流のＤＣ成分を検出し、光電流のＤＣ成分が大きい場合には、抑圧電流生成回路からのＤＣ成分を抑える抑圧電流を絞り、光電流のＤＣ成分が小さい場合には、ＤＣ成分を抑える抑圧電流を増やす。これにより、ＩＶ変換回路の出力電圧が光電流の量により破綻することがなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので安定して光学式エンコーダの信号処理を行うことができる。
【００１６】
請求項３に係る発明によれば、ＤＣ信号検出回路の出力電圧をＤＣ信号監視回路で監視し、出力電圧が小さい、すなわち光電流のＤＣ成分が大きい場合には、ゲイン調整アンプのゲインを下げて抑圧電流を絞り、光電流のＤＣ成分が小さい場合には、ゲイン調整アンプのゲインを上げて抑圧電流を増やす。これにより、ＩＶ変換回路の出力電圧が光電流の量により破綻することがなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので安定して光学式エンコーダの信号処理を行うことができる。
【００１７】
請求項４に係る発明によれば、ＤＣ信号検出回路の出力電圧をＤＣ信号監視回路で監視し、その出力電圧が小さい、すなわち光電流のＤＣ成分が大きい場合には、ＤＣ信号監視回路の指示によりＶＩアンプを構成する可変抵抗の抵抗値を高く設定して抑圧電流を絞り、出力電圧が大きい、すなわち光電流のＤＣ成分が小さい場合には、可変抵抗の抵抗値を低く設定して抑圧電流を増やす。これにより、ＩＶ変換回路の出力電圧が光電流の量により破綻することがなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので安定して光学式エンコーダの信号処理を行うことができる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００１９】
（実施例１）
まず、本発明に係る光学式エンコーダの信号処理回路の実施例１について説明する。図１は、実施例１に係る光学式エンコーダの信号処理回路の構成を示す回路構成図である。図１において、101a，101a′，101b，及び101b′は、それぞれ光信号を電流信号に変換するフォトダイオードであり、該フォトダイオード群の各カソード端子は電源電圧ＶＣＣに接続され、各々のアノード端子は各々の非反転入力端子が基準電位（グランド電位）に接続された演算増幅器102a，102a′，102b，及び102b′の反転入力端子にそれぞれ接続され、該演算増幅器102a，102a′，102b，及び102b′の反転入力端子と出力端子間には、それぞれ抵抗値がＲ1 である抵抗素子103a，103a′，103b，及び103b′が接続されている。前記演算増幅器102aの出力は、一方の端子が演算増幅器104aの反転入力端子に接続された抵抗値がＲ2 である抵抗素子105aの他方の端子に接続され、前記演算増幅器102a′の出力は、一方の端子が前記演算増幅器104aの非反転入力端子に接続された抵抗値がＲ2 である抵抗素子105a′の他方の端子に接続されている。なお、前記演算増幅器104aの反転入力端子と出力端子の間には抵抗値がＲ3 である抵抗素子106-1aが接続され、非反転入力端子と基準電位（グランド電位）の間には抵抗値がＲ3 である抵抗素子106-2aが接続され、更には出力端子にはエンコーダ信号出力端子107aが接続されている。
【００２０】
また、前記演算増幅器102bの出力は、一方の端子が演算増幅器104bの反転入力端子に接続された抵抗値がＲ2 である抵抗素子105bの他方の端子に接続され、前記演算増幅器102b′の出力は、一方の端子が前記演算増幅器104bの非反転入力端子に接続された抵抗値がＲ2 である抵抗素子105b′の他方の端子に接続されている。なお、前記演算増幅器104bの反転入力端子と出力端子の間には抵抗値がＲ3 である抵抗素子106-1bが接続され、非反転入力端子と基準電位（グランド電位）の間には抵抗値がＲ3 である抵抗素子106-2bが接続され、更には出力端子にはエンコーダ信号出力端子107bが接続されている。
【００２１】
また、前記演算増幅器102a，102a′，102b，及び102b′の出力は、一方の端子が演算増幅器108 の反転入力端子に接続された抵抗値がＲ4 である抵抗素子109a，109a′，109b，及び109b′の他方の端子にそれぞれ接続され、前記演算増幅器107 の非反転入力端子は基準電位（グランド電位）に接続され、反転入力端子と出力端子の間には抵抗値がＲ4 ／４である抵抗素子110 が接続されている。
【００２２】
前記演算増幅器108 の出力端子は、ＤＣ信号監視回路111 とゲイン調整アンプ112 に接続され、ＤＣ信号監視回路111 の出力は前記ゲイン調整アンプ112 に接続されている。ＤＣ信号監視回路111 は差動増幅器で構成され、演算増幅器108 からのＤＣ電圧信号を目標とする基準ＤＣ電圧と比較し差分信号を生成する。その差分信号を制御信号としてゲイン調整アンプ112 に伝達する。前記ゲイン調整アンプ112 の出力は、反転入力端子が一方の端子を基準電位（グランド電位）に接続した抵抗値がＲ5 である抵抗素子114 の他方の端子に接続された演算増幅器113 の非反転入力端子に接続され、前記演算増幅器113 の出力は、ソース端子が前記演算増幅器113 の反転入力端子に接続されたトランジスタ115 のゲート端子に接続されている。
【００２３】
前記トランジスタ115 のドレイン端子はカレントミラー回路116 の入力端子に接続され、前記カレントミラー回路116 の出力端子は４個の出力端子を持つカレントミラー回路117 の入力端子に接続されている。前記カレントミラー回路117 の各々の出力端子は、前記フォトダイオード101a，101a′，101b，及び101b′のカソード端子にそれぞれ接続されている。
【００２４】
そして、前記演算増幅器102aと前記抵抗素子103a，前記演算増幅器102a′と前記抵抗素子103a′，前記演算増幅器102bと前記抵抗素子103b，及び前記演算増幅器102b′と前記抵抗素子103b′は、それぞれフォトダイオード101a，101a′，101b，及び101b′から出力される光電流信号を電圧信号に変換して出力するＩＶ変換回路118a，118a′，118b，及び118b′を構成している。前記演算増幅器104aと、前記抵抗素子105a，105a′，106-1a，及び106-2aは、前記ＩＶ変換回路118aと118a′のそれぞれの出力電圧信号の差分を取り増幅する差動増幅回路119aを構成し、前記演算増幅器104bと、前記抵抗素子105b，105b′，106-1b，及び106-2bは、前記ＩＶ変換回路118bと118b′のそれぞれの出力電圧信号の差分を取り増幅する差動増幅回路119bを構成している。また前記演算増幅器108 と、前記抵抗素子109a，109a′，109b，及び109b′と、抵抗素子110 は前記各ＩＶ変換回路118a，118a′，118b，及び118b′の出力電圧信号を加算して光信号のＤＣ成分を検出するＤＣ信号検出回路119 を構成している。前記ゲイン調整アンプ112 と前記演算増幅器113 と前記抵抗素子114 と前記トランジスタ115 及び前記カレントミラー回路116 は、ＤＣ電圧信号を電流値に変換して抑圧電流として出力するＶＩ変換回路120 を構成している。前記ＤＣ信号監視回路111 と前記ＶＩ変換回路120 と前記カレントミラー回路117 は、ＤＣ成分の値に応じ、前記ＤＣ成分を抑える抑圧電流を前記フォトダイオード101a，101a′，101b，及び101b′の光電流出力端子であるアノード端子に供給する抑圧電流生成回路121 を構成している。
【００２５】
次に、このように構成されている実施例１に係る光学式エンコーダの信号処理回路の動作について説明する。図１において、前記フォトダイオード101a，101a′，101b，及び101b′からは、フォトダイオード101aと101a′間で１／２周期、フォトダイオード101bと101b′間で１／２周期、フォトダイオード101aと101b間で１／４周期、フォトダイオード101a′と101b′間で１／４周期、位相がずれた光電流が検出される。前記各フォトダイオードで検出された光電流は、抑圧電流生成回路121 により生成される抑圧電流Ｉf が差し引かれ、各々のフォトダイオードに対応したＩＶ変換回路118a，118a′，118b，及び118b′に入力される。ここで、Ｉａ，Ｉａ′，Ｉｂ，及びＩｂ′をそれぞれ前記フォトダイオード101a，101a′，101b，及び101b′に入射する光の明暗差により発生する光電流のＡＣ電流成分、Ｉdcを暗電流、及び常に入射する光、つまり背景光により発生するＤＣ電流成分とすると、各々のＩＶ変換回路118a，118a′，118b，及び118b′から出力される電圧信号Ｖａ，Ｖａ′，Ｖｂ，及びＶｂ′は、それぞれ、
Ｖａ＝−Ｒ1 （Ｉａ＋Ｉdc−Ｉｆ） ・・・・・・・・・（１）
Ｖａ′＝−Ｒ1 （Ｉａ′＋Ｉdc−Ｉｆ） ・・・・・・・（２）
Ｖｂ＝−Ｒ1 （Ｉｂ＋Ｉdc−Ｉｆ） ・・・・・・・・・（３）
Ｖｂ′＝−Ｒ1 （Ｉｂ′＋Ｉdc−Ｉｆ） ・・・・・・・（４）
となる。
【００２６】
次に、前記ＩＶ変換回路118a，118a′から出力される電圧信号Ｖａ及びＶａ′は、差動増幅回路119aに入力され、同様に前記ＩＶ変換回路118b，118b′から出力される電圧信号Ｖｂ及びＶｂ′は差動増幅回路119aに入力されて、各々差動増幅される。演算増幅された信号は、各々エンコーダ信号出力端子107a及び107bに出力される。各々のエンコーダ信号出力端子107a，107bに出力されるエンコーダ信号は、次式（５），（６）となる。
ＶＡout ＝Ｒ3 ／Ｒ2 ・（Ｖａ′−Ｖａ）
＝Ｒ3 ／Ｒ2 ・｛−Ｒ1 （Ｉａ′＋Ｉdc−Ｉｆ）＋Ｒ1 （Ｉａ＋Ｉdc−Ｉｆ）｝ ＝Ｒ1 Ｒ3 ／Ｒ2 ・（Ｉａ−Ｉａ′） ・・・・・・・・・・（５）
ＶＢout ＝Ｒ3 ／Ｒ2 ・（Ｖｂ′−Ｖｂ）
＝Ｒ3 ／Ｒ2 ・｛−Ｒ1 （Ｉｂ′＋Ｉdc−Ｉｆ）＋Ｒ1 （Ｉｂ＋Ｉdc−Ｉｆ）｝ ＝Ｒ1 Ｒ3 ／Ｒ2 ・（Ｉｂ−Ｉｂ′） ・・・・・・・・・・（６）
ここで、ＩａとＩａ′，またＩｂとＩｂ′は互いに１／２周期位相がずれた信号なので、Ｉａ＝−Ｉａ′，Ｉｂ＝−Ｉｂ′である。よって、（５）式、（６）式は、
ＶＡout ＝２Ｒ1 Ｒ3 ／Ｒ2 ・Ｉａ ・・・・・・・・・・・・・（７）
ＶＢout ＝２Ｒ1 Ｒ3 ／Ｒ2 ・Ｉｂ ・・・・・・・・・・・・・（８）
となり、位相差が１／４周期であるエンコーダ信号ＶＡout とＶＢout が生成される。
【００２７】
ところで、前記各ＩＶ変換回路118a，118a′，118b，118b′の出力電圧信号Ｖａ，Ｖａ′，Ｖｂ，Ｖｂ′は、ＤＣ信号検出回路119 に入力されて演算される。前記ＤＣ信号検出回路119 は、入力抵抗がＲ4 ，帰還抵抗がＲ4 ／４の加算アンプとなっているので、出力電圧をＶdcとすると、（１）式〜（４）式より、次式（９）が成立する。
Ｖdc＝−（Ｒ4 ／４）／Ｒ4 ・（Ｖａ＋Ｖａ′＋Ｖｂ＋Ｖｂ′）
＝Ｒ1 ／４・｛（Ｉａ＋Ｉａ′＋Ｉｂ＋Ｉｂ′）＋４（Ｉdc−Ｉｆ）｝
・・・・・・・・・（９）
ここで、各光電流のＡＣ成分においては、ＩａとＩａ′，またＩｂとＩｂ′とは互いに１／２周期位相がずれている。したがって、
Ｉａ＋Ｉａ′＋Ｉｂ＋Ｉｂ′＝０ ・・・・・・・・・・（10）
となる。よって、（10）式より、（９）式は、
Ｖdc＝Ｒ1 （Ｉdc−Ｉｆ） ・・・・・・・・・・・・・（11）
となり、ＤＣ信号検出回路119 は前記フォトダイオードから流出する信号のＤＣ成分を検出していることになる。
【００２８】
次に、ＤＣ信号検出回路119 で検出されたＤＣ電圧信号Ｖdcは、抑圧電流生成回路121 に入力される。前記抑圧電流生成回路121 において、ＤＣ電圧信号ＶdcはＤＣ信号監視回路111 とＶＩ変換回路120 を構成するゲイン調整アンプ112 に入力され、ＤＣ信号監視回路の制御によりゲイン調整アンプ112 によって増幅される。ゲインをα、ゲイン調整アンプ112 の出力電圧をＶＧとすると、ゲイン調整アンプ112 の出力電圧ＶＧは、
ＶＧ＝αＶdc＝αＲ1 （Ｉdc−Ｉｆ） ・・・・・・・・（12）
となる。
【００２９】
α倍されたＤＣ電圧信号は、ＶＩ変換回路120 により次式（13）に示す抑圧電流Ｉｆに変換される。
Ｉｆ＝ＶＧ／Ｒ5 ＝α・Ｒ1 ／Ｒ5 ・（Ｉdc−Ｉｆ） ・・・・・・・・・（13）
（13）式を整理すると、
Ｉｆ＝｛α／（Ｒ5 ／Ｒ1 ＋α）｝・Ｉdc ・・・・・・・・・・（14）
となり、特に、Ｒ1 ＝Ｒ5 とした場合、
Ｉｆ＝α／（１＋α）・Ｉdc ・・・・・・・・・・・・・・・（15）
となる。ＶＩ変換回路120 の出力電流である抑圧電流Ｉｆは、カレントミラー回路117 によりコピーされ、抑圧電流生成回路121 の出力として前記フォトダイオード101a，101a′，101b，及び101b′のアノード端子に供給される。よって、（１）式〜（４）式、及び（15）式より、ＩＶ変換回路118a，118a′，118b，及び118b′から出力される電圧信号Ｖａ，Ｖａ′，Ｖｂ，及びＶｂ′は、
Ｖａ＝−Ｒ1 Ｉａ−Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・・・（16）
Ｖａ′＝−Ｒ1 Ｉａ′−Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・（17）
Ｖｂ＝−Ｒ1 Ｉｂ−Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・・・（18）
Ｖｂ′＝−Ｒ1 Ｉｂ′−Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・（19）
となる。また、（11）式と（14）式より、ＤＣ電圧信号Ｖdcは、
Ｖdc＝Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・・・・・・・・（20）
となる。
【００３０】
このように、ＤＣ信号検出回路119 の出力電圧であるＤＣ電圧信号ＶdcをＤＣ信号監視回路111 に具備されている基準ＤＣ電圧と比較して監視し、ＤＣ電圧信号Ｖdcが基準ＤＣ電圧より大きい、すなわち光電流のＤＣ成分が大きい場合にはゲイン調整アンプ112 のゲインαを上げて抑圧電流Ｉｆを増やし、ＤＣ電圧信号Ｖdcが小さい、すなわち光電流のＤＣ成分が小さい場合には、ゲイン調整アンプ112 のゲインαを下げて抑圧電流Ｉｆを減らす。これによりフォトダイオードで光電変換される光電流のＤＣ成分が大きい場合であっても、ＩＶ変換回路の出力電圧が歪まなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので、安定した精度の高い光学式エンコーダの信号処理を行うことができる。
【００３１】
（実施例２）
次に、図２に基づいて、本発明に係る光学式エンコーダの信号処理回路の実施例２について説明する。なお、図１に示した実施例１と共通する部分については、一部省略して説明することとする。まず、実施例２に係る光学式エンコーダの信号処理回路の構成について説明する。図２において、実施例１と同じく119 はＤＣ信号検出回路であり、該ＤＣ信号検出回路119 の出力は、ＤＣ信号監視回路111 の入力及びＶＩ変換回路120 の入力に接続されている。一方の端子が基準電位（グランド電位）に接続され、他方の端子が演算増幅器113 の反転入力端子とトランジスタ115 のソース端子に接続されている抵抗素子214 は可変抵抗素子で構成されており、該可変抵抗素子214 の抵抗値Ｒ5 は、前記ＤＣ信号監視回路111 の出力信号により制御されるように構成されている。
【００３２】
次に、このように構成されている実施例２の動作について説明する。実施例１と同様に、ＤＣ信号検出回路119 で検出されたＤＣ電圧信号Ｖdcは、抑圧電流生成回路121 に入力される。該抑圧電流生成回路121 において、ＤＣ電圧信号Ｖdcは、ＤＣ信号監視回路111 とＶＩ変換回路120 に入力され、ＤＣ電圧信号Ｖdcは、ＤＣ信号監視回路111 の制御により抵抗値がＲ5 が変化する可変抵抗素子214 を備えたＶＩ変換回路120 によって、次式（21）で示される抑圧電流Ｉｆに変換される。
Ｉｆ＝Ｖdc／Ｒ5 ＝Ｒ1 ／Ｒ5 ・（Ｉdc−Ｉｆ） ・・・・・・・（21）
（21）式を整理すると、
Ｉｆ＝Ｒ1 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・・・・・・（22）
となる。ＶＩ変換回路120 の出力電流である抑圧電流Ｉｆは、カレントミラー回路117 によりコピーされ、抑圧電流生成回路121 の出力として前記フォトダイオード101a，101a′，101b，及び101b′のアノード端子に供給される。よって、（１）式〜（４）式、及び（22）式より、ＩＶ変換回路118a，118a′，118b，及び118b′から出力される電圧信号Ｖａ，Ｖａ′，Ｖｂ，及びＶｂ′は、
Ｖａ＝−Ｒ1 Ｉａ−Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・・（23）
Ｖａ′＝−Ｒ1 Ｉａ′−Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・（24）
Ｖｂ＝−Ｒ1 Ｉｂ−Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・・（25）
Ｖｂ′＝−Ｒ1 Ｉｂ′−Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・（26）
となる。また、（11）式と（22）式より、ＤＣ電圧信号Ｖdcは、
Ｖdc＝Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・・・・（27）
となる。
【００３３】
このように、ＤＣ信号検出回路119 の出力電圧であるＤＣ電圧信号Ｖdcを監視し、ＤＣ電圧信号Ｖdcが大きい、すなわち光電流のＤＣ成分が大きい場合には、ＤＣ信号監視回路111 の指示によりＶＩ変換回路を構成する可変抵抗素子214 の抵抗値を小さく設定して抑圧電流Ｉｆを増やし、ＤＣ電圧信号Ｖdcが小さい、すなわち光電流のＤＣ成分が小さい場合には、可変抵抗214 の抵抗値を大きく設定して抑圧電流Ｉｆを減らす。これにより、フォトダイオードで光電変換される光電流のＤＣ成分が大きい場合であっても、ＩＶ変換回路の出力電圧が歪まなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので、安定した精度の高い光学式エンコーダの信号処理を行うことができる。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る光学式エンコーダの信号処理回路の実施例１の構成を示す回路構成図である。
【図２】実施例２に係る光学式エンコーダの信号処理回路の構成を示す回路構成図である。
【図３】従来の回折イメージ投影式エンコーダの構成を示す図である。
【図４】図３における光検出器の受光面をスケール側からみた平面図である。
【符号の説明】
【００３５】
101a，101a′，101b，101b′ フォトダイオード
102a，102a′，102b，102b′ 演算増幅器
103a，103a′，103b，103b′ 抵抗素子
104a，104b 演算増幅器
105a，105a′，105b，105b′，106-1a，106-1b，106-2a，106-2b 抵抗素子
107a，107b エンコーダ出力端子
108 演算増幅器
109a，109a′，109b，109b′，110 抵抗素子
111 ＤＣ信号監視回路
112 ゲイン調整アンプ
113 演算増幅器
114 抵抗素子
115 トランジスタ
116 ，117 カレントミラー回路
118a，118a′，118b，118b′ ＩＶ変換回路
119 ＤＣ信号検出回路
119a，119b 差動増幅回路
120 ＶＩ変換回路
121 抑圧電流生成回路
214 可変抵抗素子
【技術分野】
【０００１】
この発明は、移動量や移動方向、若しくは角度変化等の移動情報を検出する光学式エンコーダの信号処理回路に関する。
【背景技術】
【０００２】
移動量や移動方向、若しくは角度変化等の移動情報を検出する光学式エンコーダとして、一定間隔でスリットが設置されたスケールを、光源−受光素子間の光路を遮断させるように移動させて、透過してきた光の明暗を検出して位置情報を得る光路遮断式エンコーダ、あるいは、光源よりスケールに光を照射し、その反射光による回折干渉パターンの明暗の動きを、受光部で検出して位置情報を得る回折イメージ投影式エンコーダが開発されている。
【０００３】
かかるエンコーダの従来技術として、図３の（Ａ），（Ｂ）に特開２０００−２０５８１９号公報に開示されている回折イメージ投影式エンコーダの概略平面図及び側面図を示す。図３の（Ａ），（Ｂ）において、301 は光源であり、光源301 から射出された光は、明暗のストライプが交互に配置された反射型の回折格子スケール302 に照射され、これにより生成された回折干渉パターンの特定部分が、受光エリア303 を複数配置した、スケール302 に対して平行に配置された光検出器304 により、検出されるように構成されている。受光エリア303 には信号強度検出手段として、例えばフォトダイオードが用いられている。
【０００４】
図３の（Ａ），（Ｂ）において、ｚ１は光源301 とスケール302 上の回折格子を形成した面との間隔、ｚ２はスケール上302 の回折格子を形成した面と光検出器304 の受光面との間隔、ｐ１はスケール302 上の回折格子のピッチ、ｐ２は光検出器304 の受光面上の回折干渉パターンのピッチである。なお、「スケール上の回折格子のピッチ」とは、スケール302 上に形成された光学特性が変調されたパターンの空間的な周期を意味するものとする。また、「光検出器の受光面上の回折干渉パターンのピッチ」とは、光検出器304 の受光面上に生成された回折干渉パターンの強度分布の空間的な周期を意味するものとする。
【０００５】
次に、このように構成されている回折イメージ投影式エンコーダの動作について説明する。光の回折理論によると、前記間隔ｚ１，ｚ２が（１）式、
１／ｚ１＋１／ｚ２＝λ／ｋ（ｐ１）2 ・・・・・・・・・（１）
を満たすような特定の関係にあるとき、スケール302 の回折格子パターンと相似な強度パターンが光検出器304 の受光面上に生成される。ここで、λは光源301 から照射される光ビームの波長、ｋは整数である。（１）式が成立するとき、受光面上の回折干渉パターンのピッチｐ２は、他の構成パラメータを用いて（２）式のように表される。
ｐ２＝ｐ１（ｚ１＋ｚ２）／ｚ１ ・・・・・・・・・・・（２）
【０００６】
前記光源301 に対して前記スケール302 が回折格子のピッチ方向に変位すると、同じ空間周期を保った状態で回折干渉パターンの分布強度がスケール302 の変位する方向に移動する。したがって、光検出器304 の受光エリア303 の空間周期ｐ20を受光面上の回折干渉パターンｐ２と同じ値に設定すれば、スケール302 がピッチ方向にｐ１だけ移動する毎に光検出器304 から周期的な信号強度が得られるので、スケール302 のピッチ方向の変位量を検出できる。つまり、スケール302 が回折格子のピッチ方向に１ピッチ変位する毎に光検出器304 からは周期的な強度で変化する出力信号が得られる。
【０００７】
図４に、従来例の光検出器304 の受光面をスケール302 側から見たときの平面図を示す。図４において、304 は光検出器であり、光検出器304 上にはｐ20＝ｎｐｌ（ｚ１＋ｚ２）／ｚ１（但し、ｎは自然数）の間隔で形成された複数の受光エリア303 が４群構成され、これらは複数の受光エリア群の空間的な位置ずれδｐ20だけ各々ずらせて、交互に配置されている。なお、δｐ20は受光面上の回折干渉パターンｐ２の１／４の奇数倍に設定されている。前記４群構成された受光エリアは配線を介して出力パッド305A，305A′，305B，及び305B′に接続されている。
【０００８】
次に、かかる構成の従来例の光検出器の動作について説明する。図４において、各受光エリア群はｐ２／４の奇数倍に設定されているので、パッド305A，305A′，305B，及び305B′からは互いに１／４周期だけ位相がずれた信号、いわゆるエンコーダ信号のＡ相、Ｂ相、反Ａ相、反Ｂ相が出力される。Ａ相と反Ａ相、及びＢ相と反Ｂ相の信号とは互いに逆位相の関係にあるため、Ａ相と反Ａ相の差信号、Ｂ相と反Ｂ相の差信号を取ることにより、エンコーダ信号を得ることができる。
【特許文献１】特開２０００−２０５８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、回折イメージ投影式エンコーダは、回折干渉パターンの明暗の動きを検出するので、光学部品が不要で、また精密な組み立て調整が不要であり、ゴミや埃の影響を受けにくいという利点があるものの、スケールの取り付け状態によっては暗時の光量が多く、且つ明暗の光量差が十分得られない場合がある。ここで受光エリアを構成するフォトダイオードにおいて光信号が電流に変換される際、暗時の光量が光電流のＤＣ成分、明暗の光量差が光電流のＡＣ成分となる。つまり、フォトダイオードで光電変換される光電流のＡＣ成分に比べてＤＣ成分が大きい場合、ＩＶ変換回路においてＡＣ成分を所定の振幅となるように増幅すると、ＤＣ成分が大きくなり過ぎてＩＶ変換回路の出力が動作範囲を超え歪んでしまい、結果としてエンコーダ信号が歪み、エンコーダ装置の検出精度が低下する。
【００１０】
本発明は、従来の光学式エンコーダの信号処理回路における上記課題を解決するためになされたものであり、光電流のＤＣ成分が大きい場合であってもエンコーダ信号に歪みが発生せず、安定して精度の高いエンコーダ信号を生成することが可能な光学式エンコーダの信号処理回路を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、請求項１に係る発明は、位相が異なる光を検出する複数のフォトダイオードと、各フォトダイオードの電流出力端子から出力される光電流を各々電圧信号に変換して出力するＩＶ変換回路と、各フォトダイオードに対応する前記出力電圧信号の差分を増幅する差動増幅回路と、前記光電流のＤＣ成分を検出するＤＣ信号検出回路と、前記検出されたＤＣ成分の値に応じ、前記ＤＣ成分を抑える抑圧電流を前記フォトダイオードの電流出力端子に供給する抑圧電流生成回路とを備えて光学式エンコーダの信号処理回路を構成するものである。
【００１２】
また、請求項２に係る発明は、請求項１に係る光学式エンコーダの信号処理回路において、前記ＤＣ信号検出回路は、各フォトダイオードに対応する前記出力電圧信号を入力とし前記光電流のＤＣ成分をＤＣ電圧信号として出力し、前記抑圧電流生成回路は、前記ＤＣ電圧信号を監視するＤＣ信号監視回路と、前記ＤＣ電圧信号を前記監視結果に応じた電流値に変換して前記抑圧電流として出力するＶＩ変換回路と、前記抑圧電流をコピーし、各フォトダイオードの前記電流出力端子に供給するカレントミラー回路とを備えたことを特徴とするものである。
【００１３】
また、請求項３に係る発明は、請求項２に係る光学式エンコーダの信号処理回路において、前記ＶＩ変換回路は、前記監視結果に応じて前記ＤＣ電圧信号のゲインを調整するゲイン調整アンプと、抵抗素子と、ゲイン調整された前記ＤＣ電圧信号を前記抵抗素子に印加する演算増幅器と、前記抵抗素子に流れる電流を制御するトランジスタを備え、前記ゲイン調整されたＤＣ電圧信号を電流値に変換して前記抑圧電流として出力することを特徴とするものである。
【００１４】
また、請求項４に係る発明は、請求項２に係る光学式エンコーダの信号処理回路において、前記ＶＩ変換回路は、前記監視結果に応じてその抵抗値を変更可能な可変抵抗素子と、前記ＤＣ電圧信号を前記可変抵抗素子に印加する演算増幅器と、前記可変抵抗素子に流れる電流を制御するトランジスタを備え、前記ＤＣ電圧信号を前記可変抵抗素子の抵抗値に応じた電流値に変換して前記抑圧電流として出力することを特徴とするものである。
【発明の効果】
【００１５】
請求項１及び２に係る発明によれば、ＤＣ信号検出回路で光電流のＤＣ成分を検出し、光電流のＤＣ成分が大きい場合には、抑圧電流生成回路からのＤＣ成分を抑える抑圧電流を絞り、光電流のＤＣ成分が小さい場合には、ＤＣ成分を抑える抑圧電流を増やす。これにより、ＩＶ変換回路の出力電圧が光電流の量により破綻することがなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので安定して光学式エンコーダの信号処理を行うことができる。
【００１６】
請求項３に係る発明によれば、ＤＣ信号検出回路の出力電圧をＤＣ信号監視回路で監視し、出力電圧が小さい、すなわち光電流のＤＣ成分が大きい場合には、ゲイン調整アンプのゲインを下げて抑圧電流を絞り、光電流のＤＣ成分が小さい場合には、ゲイン調整アンプのゲインを上げて抑圧電流を増やす。これにより、ＩＶ変換回路の出力電圧が光電流の量により破綻することがなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので安定して光学式エンコーダの信号処理を行うことができる。
【００１７】
請求項４に係る発明によれば、ＤＣ信号検出回路の出力電圧をＤＣ信号監視回路で監視し、その出力電圧が小さい、すなわち光電流のＤＣ成分が大きい場合には、ＤＣ信号監視回路の指示によりＶＩアンプを構成する可変抵抗の抵抗値を高く設定して抑圧電流を絞り、出力電圧が大きい、すなわち光電流のＤＣ成分が小さい場合には、可変抵抗の抵抗値を低く設定して抑圧電流を増やす。これにより、ＩＶ変換回路の出力電圧が光電流の量により破綻することがなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので安定して光学式エンコーダの信号処理を行うことができる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００１９】
（実施例１）
まず、本発明に係る光学式エンコーダの信号処理回路の実施例１について説明する。図１は、実施例１に係る光学式エンコーダの信号処理回路の構成を示す回路構成図である。図１において、101a，101a′，101b，及び101b′は、それぞれ光信号を電流信号に変換するフォトダイオードであり、該フォトダイオード群の各カソード端子は電源電圧ＶＣＣに接続され、各々のアノード端子は各々の非反転入力端子が基準電位（グランド電位）に接続された演算増幅器102a，102a′，102b，及び102b′の反転入力端子にそれぞれ接続され、該演算増幅器102a，102a′，102b，及び102b′の反転入力端子と出力端子間には、それぞれ抵抗値がＲ1 である抵抗素子103a，103a′，103b，及び103b′が接続されている。前記演算増幅器102aの出力は、一方の端子が演算増幅器104aの反転入力端子に接続された抵抗値がＲ2 である抵抗素子105aの他方の端子に接続され、前記演算増幅器102a′の出力は、一方の端子が前記演算増幅器104aの非反転入力端子に接続された抵抗値がＲ2 である抵抗素子105a′の他方の端子に接続されている。なお、前記演算増幅器104aの反転入力端子と出力端子の間には抵抗値がＲ3 である抵抗素子106-1aが接続され、非反転入力端子と基準電位（グランド電位）の間には抵抗値がＲ3 である抵抗素子106-2aが接続され、更には出力端子にはエンコーダ信号出力端子107aが接続されている。
【００２０】
また、前記演算増幅器102bの出力は、一方の端子が演算増幅器104bの反転入力端子に接続された抵抗値がＲ2 である抵抗素子105bの他方の端子に接続され、前記演算増幅器102b′の出力は、一方の端子が前記演算増幅器104bの非反転入力端子に接続された抵抗値がＲ2 である抵抗素子105b′の他方の端子に接続されている。なお、前記演算増幅器104bの反転入力端子と出力端子の間には抵抗値がＲ3 である抵抗素子106-1bが接続され、非反転入力端子と基準電位（グランド電位）の間には抵抗値がＲ3 である抵抗素子106-2bが接続され、更には出力端子にはエンコーダ信号出力端子107bが接続されている。
【００２１】
また、前記演算増幅器102a，102a′，102b，及び102b′の出力は、一方の端子が演算増幅器108 の反転入力端子に接続された抵抗値がＲ4 である抵抗素子109a，109a′，109b，及び109b′の他方の端子にそれぞれ接続され、前記演算増幅器107 の非反転入力端子は基準電位（グランド電位）に接続され、反転入力端子と出力端子の間には抵抗値がＲ4 ／４である抵抗素子110 が接続されている。
【００２２】
前記演算増幅器108 の出力端子は、ＤＣ信号監視回路111 とゲイン調整アンプ112 に接続され、ＤＣ信号監視回路111 の出力は前記ゲイン調整アンプ112 に接続されている。ＤＣ信号監視回路111 は差動増幅器で構成され、演算増幅器108 からのＤＣ電圧信号を目標とする基準ＤＣ電圧と比較し差分信号を生成する。その差分信号を制御信号としてゲイン調整アンプ112 に伝達する。前記ゲイン調整アンプ112 の出力は、反転入力端子が一方の端子を基準電位（グランド電位）に接続した抵抗値がＲ5 である抵抗素子114 の他方の端子に接続された演算増幅器113 の非反転入力端子に接続され、前記演算増幅器113 の出力は、ソース端子が前記演算増幅器113 の反転入力端子に接続されたトランジスタ115 のゲート端子に接続されている。
【００２３】
前記トランジスタ115 のドレイン端子はカレントミラー回路116 の入力端子に接続され、前記カレントミラー回路116 の出力端子は４個の出力端子を持つカレントミラー回路117 の入力端子に接続されている。前記カレントミラー回路117 の各々の出力端子は、前記フォトダイオード101a，101a′，101b，及び101b′のカソード端子にそれぞれ接続されている。
【００２４】
そして、前記演算増幅器102aと前記抵抗素子103a，前記演算増幅器102a′と前記抵抗素子103a′，前記演算増幅器102bと前記抵抗素子103b，及び前記演算増幅器102b′と前記抵抗素子103b′は、それぞれフォトダイオード101a，101a′，101b，及び101b′から出力される光電流信号を電圧信号に変換して出力するＩＶ変換回路118a，118a′，118b，及び118b′を構成している。前記演算増幅器104aと、前記抵抗素子105a，105a′，106-1a，及び106-2aは、前記ＩＶ変換回路118aと118a′のそれぞれの出力電圧信号の差分を取り増幅する差動増幅回路119aを構成し、前記演算増幅器104bと、前記抵抗素子105b，105b′，106-1b，及び106-2bは、前記ＩＶ変換回路118bと118b′のそれぞれの出力電圧信号の差分を取り増幅する差動増幅回路119bを構成している。また前記演算増幅器108 と、前記抵抗素子109a，109a′，109b，及び109b′と、抵抗素子110 は前記各ＩＶ変換回路118a，118a′，118b，及び118b′の出力電圧信号を加算して光信号のＤＣ成分を検出するＤＣ信号検出回路119 を構成している。前記ゲイン調整アンプ112 と前記演算増幅器113 と前記抵抗素子114 と前記トランジスタ115 及び前記カレントミラー回路116 は、ＤＣ電圧信号を電流値に変換して抑圧電流として出力するＶＩ変換回路120 を構成している。前記ＤＣ信号監視回路111 と前記ＶＩ変換回路120 と前記カレントミラー回路117 は、ＤＣ成分の値に応じ、前記ＤＣ成分を抑える抑圧電流を前記フォトダイオード101a，101a′，101b，及び101b′の光電流出力端子であるアノード端子に供給する抑圧電流生成回路121 を構成している。
【００２５】
次に、このように構成されている実施例１に係る光学式エンコーダの信号処理回路の動作について説明する。図１において、前記フォトダイオード101a，101a′，101b，及び101b′からは、フォトダイオード101aと101a′間で１／２周期、フォトダイオード101bと101b′間で１／２周期、フォトダイオード101aと101b間で１／４周期、フォトダイオード101a′と101b′間で１／４周期、位相がずれた光電流が検出される。前記各フォトダイオードで検出された光電流は、抑圧電流生成回路121 により生成される抑圧電流Ｉf が差し引かれ、各々のフォトダイオードに対応したＩＶ変換回路118a，118a′，118b，及び118b′に入力される。ここで、Ｉａ，Ｉａ′，Ｉｂ，及びＩｂ′をそれぞれ前記フォトダイオード101a，101a′，101b，及び101b′に入射する光の明暗差により発生する光電流のＡＣ電流成分、Ｉdcを暗電流、及び常に入射する光、つまり背景光により発生するＤＣ電流成分とすると、各々のＩＶ変換回路118a，118a′，118b，及び118b′から出力される電圧信号Ｖａ，Ｖａ′，Ｖｂ，及びＶｂ′は、それぞれ、
Ｖａ＝−Ｒ1 （Ｉａ＋Ｉdc−Ｉｆ） ・・・・・・・・・（１）
Ｖａ′＝−Ｒ1 （Ｉａ′＋Ｉdc−Ｉｆ） ・・・・・・・（２）
Ｖｂ＝−Ｒ1 （Ｉｂ＋Ｉdc−Ｉｆ） ・・・・・・・・・（３）
Ｖｂ′＝−Ｒ1 （Ｉｂ′＋Ｉdc−Ｉｆ） ・・・・・・・（４）
となる。
【００２６】
次に、前記ＩＶ変換回路118a，118a′から出力される電圧信号Ｖａ及びＶａ′は、差動増幅回路119aに入力され、同様に前記ＩＶ変換回路118b，118b′から出力される電圧信号Ｖｂ及びＶｂ′は差動増幅回路119aに入力されて、各々差動増幅される。演算増幅された信号は、各々エンコーダ信号出力端子107a及び107bに出力される。各々のエンコーダ信号出力端子107a，107bに出力されるエンコーダ信号は、次式（５），（６）となる。
ＶＡout ＝Ｒ3 ／Ｒ2 ・（Ｖａ′−Ｖａ）
＝Ｒ3 ／Ｒ2 ・｛−Ｒ1 （Ｉａ′＋Ｉdc−Ｉｆ）＋Ｒ1 （Ｉａ＋Ｉdc−Ｉｆ）｝ ＝Ｒ1 Ｒ3 ／Ｒ2 ・（Ｉａ−Ｉａ′） ・・・・・・・・・・（５）
ＶＢout ＝Ｒ3 ／Ｒ2 ・（Ｖｂ′−Ｖｂ）
＝Ｒ3 ／Ｒ2 ・｛−Ｒ1 （Ｉｂ′＋Ｉdc−Ｉｆ）＋Ｒ1 （Ｉｂ＋Ｉdc−Ｉｆ）｝ ＝Ｒ1 Ｒ3 ／Ｒ2 ・（Ｉｂ−Ｉｂ′） ・・・・・・・・・・（６）
ここで、ＩａとＩａ′，またＩｂとＩｂ′は互いに１／２周期位相がずれた信号なので、Ｉａ＝−Ｉａ′，Ｉｂ＝−Ｉｂ′である。よって、（５）式、（６）式は、
ＶＡout ＝２Ｒ1 Ｒ3 ／Ｒ2 ・Ｉａ ・・・・・・・・・・・・・（７）
ＶＢout ＝２Ｒ1 Ｒ3 ／Ｒ2 ・Ｉｂ ・・・・・・・・・・・・・（８）
となり、位相差が１／４周期であるエンコーダ信号ＶＡout とＶＢout が生成される。
【００２７】
ところで、前記各ＩＶ変換回路118a，118a′，118b，118b′の出力電圧信号Ｖａ，Ｖａ′，Ｖｂ，Ｖｂ′は、ＤＣ信号検出回路119 に入力されて演算される。前記ＤＣ信号検出回路119 は、入力抵抗がＲ4 ，帰還抵抗がＲ4 ／４の加算アンプとなっているので、出力電圧をＶdcとすると、（１）式〜（４）式より、次式（９）が成立する。
Ｖdc＝−（Ｒ4 ／４）／Ｒ4 ・（Ｖａ＋Ｖａ′＋Ｖｂ＋Ｖｂ′）
＝Ｒ1 ／４・｛（Ｉａ＋Ｉａ′＋Ｉｂ＋Ｉｂ′）＋４（Ｉdc−Ｉｆ）｝
・・・・・・・・・（９）
ここで、各光電流のＡＣ成分においては、ＩａとＩａ′，またＩｂとＩｂ′とは互いに１／２周期位相がずれている。したがって、
Ｉａ＋Ｉａ′＋Ｉｂ＋Ｉｂ′＝０ ・・・・・・・・・・（10）
となる。よって、（10）式より、（９）式は、
Ｖdc＝Ｒ1 （Ｉdc−Ｉｆ） ・・・・・・・・・・・・・（11）
となり、ＤＣ信号検出回路119 は前記フォトダイオードから流出する信号のＤＣ成分を検出していることになる。
【００２８】
次に、ＤＣ信号検出回路119 で検出されたＤＣ電圧信号Ｖdcは、抑圧電流生成回路121 に入力される。前記抑圧電流生成回路121 において、ＤＣ電圧信号ＶdcはＤＣ信号監視回路111 とＶＩ変換回路120 を構成するゲイン調整アンプ112 に入力され、ＤＣ信号監視回路の制御によりゲイン調整アンプ112 によって増幅される。ゲインをα、ゲイン調整アンプ112 の出力電圧をＶＧとすると、ゲイン調整アンプ112 の出力電圧ＶＧは、
ＶＧ＝αＶdc＝αＲ1 （Ｉdc−Ｉｆ） ・・・・・・・・（12）
となる。
【００２９】
α倍されたＤＣ電圧信号は、ＶＩ変換回路120 により次式（13）に示す抑圧電流Ｉｆに変換される。
Ｉｆ＝ＶＧ／Ｒ5 ＝α・Ｒ1 ／Ｒ5 ・（Ｉdc−Ｉｆ） ・・・・・・・・・（13）
（13）式を整理すると、
Ｉｆ＝｛α／（Ｒ5 ／Ｒ1 ＋α）｝・Ｉdc ・・・・・・・・・・（14）
となり、特に、Ｒ1 ＝Ｒ5 とした場合、
Ｉｆ＝α／（１＋α）・Ｉdc ・・・・・・・・・・・・・・・（15）
となる。ＶＩ変換回路120 の出力電流である抑圧電流Ｉｆは、カレントミラー回路117 によりコピーされ、抑圧電流生成回路121 の出力として前記フォトダイオード101a，101a′，101b，及び101b′のアノード端子に供給される。よって、（１）式〜（４）式、及び（15）式より、ＩＶ変換回路118a，118a′，118b，及び118b′から出力される電圧信号Ｖａ，Ｖａ′，Ｖｂ，及びＶｂ′は、
Ｖａ＝−Ｒ1 Ｉａ−Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・・・（16）
Ｖａ′＝−Ｒ1 Ｉａ′−Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・（17）
Ｖｂ＝−Ｒ1 Ｉｂ−Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・・・（18）
Ｖｂ′＝−Ｒ1 Ｉｂ′−Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・（19）
となる。また、（11）式と（14）式より、ＤＣ電圧信号Ｖdcは、
Ｖdc＝Ｒ1 ／（１＋α）・Ｉdc ・・・・・・・・・・・・・・（20）
となる。
【００３０】
このように、ＤＣ信号検出回路119 の出力電圧であるＤＣ電圧信号ＶdcをＤＣ信号監視回路111 に具備されている基準ＤＣ電圧と比較して監視し、ＤＣ電圧信号Ｖdcが基準ＤＣ電圧より大きい、すなわち光電流のＤＣ成分が大きい場合にはゲイン調整アンプ112 のゲインαを上げて抑圧電流Ｉｆを増やし、ＤＣ電圧信号Ｖdcが小さい、すなわち光電流のＤＣ成分が小さい場合には、ゲイン調整アンプ112 のゲインαを下げて抑圧電流Ｉｆを減らす。これによりフォトダイオードで光電変換される光電流のＤＣ成分が大きい場合であっても、ＩＶ変換回路の出力電圧が歪まなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので、安定した精度の高い光学式エンコーダの信号処理を行うことができる。
【００３１】
（実施例２）
次に、図２に基づいて、本発明に係る光学式エンコーダの信号処理回路の実施例２について説明する。なお、図１に示した実施例１と共通する部分については、一部省略して説明することとする。まず、実施例２に係る光学式エンコーダの信号処理回路の構成について説明する。図２において、実施例１と同じく119 はＤＣ信号検出回路であり、該ＤＣ信号検出回路119 の出力は、ＤＣ信号監視回路111 の入力及びＶＩ変換回路120 の入力に接続されている。一方の端子が基準電位（グランド電位）に接続され、他方の端子が演算増幅器113 の反転入力端子とトランジスタ115 のソース端子に接続されている抵抗素子214 は可変抵抗素子で構成されており、該可変抵抗素子214 の抵抗値Ｒ5 は、前記ＤＣ信号監視回路111 の出力信号により制御されるように構成されている。
【００３２】
次に、このように構成されている実施例２の動作について説明する。実施例１と同様に、ＤＣ信号検出回路119 で検出されたＤＣ電圧信号Ｖdcは、抑圧電流生成回路121 に入力される。該抑圧電流生成回路121 において、ＤＣ電圧信号Ｖdcは、ＤＣ信号監視回路111 とＶＩ変換回路120 に入力され、ＤＣ電圧信号Ｖdcは、ＤＣ信号監視回路111 の制御により抵抗値がＲ5 が変化する可変抵抗素子214 を備えたＶＩ変換回路120 によって、次式（21）で示される抑圧電流Ｉｆに変換される。
Ｉｆ＝Ｖdc／Ｒ5 ＝Ｒ1 ／Ｒ5 ・（Ｉdc−Ｉｆ） ・・・・・・・（21）
（21）式を整理すると、
Ｉｆ＝Ｒ1 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・・・・・・（22）
となる。ＶＩ変換回路120 の出力電流である抑圧電流Ｉｆは、カレントミラー回路117 によりコピーされ、抑圧電流生成回路121 の出力として前記フォトダイオード101a，101a′，101b，及び101b′のアノード端子に供給される。よって、（１）式〜（４）式、及び（22）式より、ＩＶ変換回路118a，118a′，118b，及び118b′から出力される電圧信号Ｖａ，Ｖａ′，Ｖｂ，及びＶｂ′は、
Ｖａ＝−Ｒ1 Ｉａ−Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・・（23）
Ｖａ′＝−Ｒ1 Ｉａ′−Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・（24）
Ｖｂ＝−Ｒ1 Ｉｂ−Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・・（25）
Ｖｂ′＝−Ｒ1 Ｉｂ′−Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・（26）
となる。また、（11）式と（22）式より、ＤＣ電圧信号Ｖdcは、
Ｖdc＝Ｒ1 Ｒ5 ／（Ｒ5 ＋Ｒ1 ）・Ｉdc ・・・・・・・・・・（27）
となる。
【００３３】
このように、ＤＣ信号検出回路119 の出力電圧であるＤＣ電圧信号Ｖdcを監視し、ＤＣ電圧信号Ｖdcが大きい、すなわち光電流のＤＣ成分が大きい場合には、ＤＣ信号監視回路111 の指示によりＶＩ変換回路を構成する可変抵抗素子214 の抵抗値を小さく設定して抑圧電流Ｉｆを増やし、ＤＣ電圧信号Ｖdcが小さい、すなわち光電流のＤＣ成分が小さい場合には、可変抵抗214 の抵抗値を大きく設定して抑圧電流Ｉｆを減らす。これにより、フォトダイオードで光電変換される光電流のＤＣ成分が大きい場合であっても、ＩＶ変換回路の出力電圧が歪まなくなり、ＩＶ変換回路を最適な動作範囲で操作することができるので、安定した精度の高い光学式エンコーダの信号処理を行うことができる。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る光学式エンコーダの信号処理回路の実施例１の構成を示す回路構成図である。
【図２】実施例２に係る光学式エンコーダの信号処理回路の構成を示す回路構成図である。
【図３】従来の回折イメージ投影式エンコーダの構成を示す図である。
【図４】図３における光検出器の受光面をスケール側からみた平面図である。
【符号の説明】
【００３５】
101a，101a′，101b，101b′ フォトダイオード
102a，102a′，102b，102b′ 演算増幅器
103a，103a′，103b，103b′ 抵抗素子
104a，104b 演算増幅器
105a，105a′，105b，105b′，106-1a，106-1b，106-2a，106-2b 抵抗素子
107a，107b エンコーダ出力端子
108 演算増幅器
109a，109a′，109b，109b′，110 抵抗素子
111 ＤＣ信号監視回路
112 ゲイン調整アンプ
113 演算増幅器
114 抵抗素子
115 トランジスタ
116 ，117 カレントミラー回路
118a，118a′，118b，118b′ ＩＶ変換回路
119 ＤＣ信号検出回路
119a，119b 差動増幅回路
120 ＶＩ変換回路
121 抑圧電流生成回路
214 可変抵抗素子
【特許請求の範囲】
【請求項１】
位相が異なる光を検出する複数のフォトダイオードと、各フォトダイオードの電流出力端子から出力される光電流を各々電圧信号に変換して出力するＩＶ変換回路と、各フォトダイオードに対応する前記出力電圧信号の差分を増幅する差動増幅回路と、前記光電流のＤＣ成分を検出するＤＣ信号検出回路と、前記検出されたＤＣ成分の値に応じ、前記ＤＣ成分を抑える抑圧電流を前記フォトダイオードの電流出力端子に供給する抑圧電流生成回路とを備えた光学式エンコーダの信号処理回路。
【請求項２】
前記ＤＣ信号検出回路は、各フォトダイオードに対応する前記出力電圧信号を入力として前記光電流のＤＣ成分をＤＣ電圧信号として出力し、前記抑圧電流生成回路は、前記ＤＣ電圧信号を監視するＤＣ信号監視回路と、前記ＤＣ電圧信号を前記監視結果に応じた電流値に変換して前記抑圧電流として出力するＶＩ変換回路と、前記抑圧電流をコピーし、各フォトダイオードの前記電流出力端子に供給するカレントミラー回路とを備えたことを特徴とする請求項１に係る光学式エンコーダの信号処理回路。
【請求項３】
前記ＶＩ変換回路は、前記監視結果に応じて前記ＤＣ電圧信号のゲインを調整するゲイン調整アンプと、抵抗素子と、ゲイン調整された前記ＤＣ電圧信号を前記抵抗素子に印加する演算増幅器と、前記抵抗素子に流れる電流を制御するトランジスタを備え、前記ゲイン調整されたＤＣ電圧信号を電流値に変換して前記抑圧電流として出力することを特徴とする請求項２に係る光学式エンコーダの信号処理回路。
【請求項４】
前記ＶＩ変換回路は、前記監視結果に応じてその抵抗値を変更可能な可変抵抗素子と、前記ＤＣ電圧信号を前記可変抵抗素子に印加する演算増幅器と、前記可変抵抗素子に流れる電流を制御するトランジスタを備え、前記ＤＣ電圧信号を前記可変抵抗素子の抵抗値に応じた電流値に変換して前記抑圧電流として出力することを特徴とする請求項２に係る光学式エンコーダの信号処理回路。
【請求項１】
位相が異なる光を検出する複数のフォトダイオードと、各フォトダイオードの電流出力端子から出力される光電流を各々電圧信号に変換して出力するＩＶ変換回路と、各フォトダイオードに対応する前記出力電圧信号の差分を増幅する差動増幅回路と、前記光電流のＤＣ成分を検出するＤＣ信号検出回路と、前記検出されたＤＣ成分の値に応じ、前記ＤＣ成分を抑える抑圧電流を前記フォトダイオードの電流出力端子に供給する抑圧電流生成回路とを備えた光学式エンコーダの信号処理回路。
【請求項２】
前記ＤＣ信号検出回路は、各フォトダイオードに対応する前記出力電圧信号を入力として前記光電流のＤＣ成分をＤＣ電圧信号として出力し、前記抑圧電流生成回路は、前記ＤＣ電圧信号を監視するＤＣ信号監視回路と、前記ＤＣ電圧信号を前記監視結果に応じた電流値に変換して前記抑圧電流として出力するＶＩ変換回路と、前記抑圧電流をコピーし、各フォトダイオードの前記電流出力端子に供給するカレントミラー回路とを備えたことを特徴とする請求項１に係る光学式エンコーダの信号処理回路。
【請求項３】
前記ＶＩ変換回路は、前記監視結果に応じて前記ＤＣ電圧信号のゲインを調整するゲイン調整アンプと、抵抗素子と、ゲイン調整された前記ＤＣ電圧信号を前記抵抗素子に印加する演算増幅器と、前記抵抗素子に流れる電流を制御するトランジスタを備え、前記ゲイン調整されたＤＣ電圧信号を電流値に変換して前記抑圧電流として出力することを特徴とする請求項２に係る光学式エンコーダの信号処理回路。
【請求項４】
前記ＶＩ変換回路は、前記監視結果に応じてその抵抗値を変更可能な可変抵抗素子と、前記ＤＣ電圧信号を前記可変抵抗素子に印加する演算増幅器と、前記可変抵抗素子に流れる電流を制御するトランジスタを備え、前記ＤＣ電圧信号を前記可変抵抗素子の抵抗値に応じた電流値に変換して前記抑圧電流として出力することを特徴とする請求項２に係る光学式エンコーダの信号処理回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００８−７６０６４（Ｐ２００８−７６０６４Ａ）
【公開日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願番号】特願２００６−２５２２５９（Ｐ２００６−２５２２５９）
【出願日】平成１８年９月１９日（２００６．９．１９）
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
【公開日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願日】平成１８年９月１９日（２００６．９．１９）
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
[ Back to top ]