光導波路の製造方法及びこれに用いられる型の製造方法
【課題】 信頼性が高く、容易でありかつ低コストな光導波路の製造方法及びこれに用いられる型の製造方法を提供すること。
【解決手段】 クラッド１１とコア９との接合体１２からなり、コア９を通して光が導かれるように構成されている光導波路１５の製造方法において、支持体１上に感光性レジスト２を配する工程と、感光性レジスト２をコア形状にパターニングする工程と、このパターニングされた感光性レジスト２の端面３ａを傾斜面３に加工する工程と、この感光性レジスト２上に型材５を設ける工程と、型材５と感光性レジスト２とを剥離する工程と、型材５において、傾斜面３が転写してなる傾斜面３’の周辺部に存在する突起部６を除去する工程と、これによって作製された型７を用いてコア９を成形する工程とを有する、光導波路の製造方法。
【解決手段】 クラッド１１とコア９との接合体１２からなり、コア９を通して光が導かれるように構成されている光導波路１５の製造方法において、支持体１上に感光性レジスト２を配する工程と、感光性レジスト２をコア形状にパターニングする工程と、このパターニングされた感光性レジスト２の端面３ａを傾斜面３に加工する工程と、この感光性レジスト２上に型材５を設ける工程と、型材５と感光性レジスト２とを剥離する工程と、型材５において、傾斜面３が転写してなる傾斜面３’の周辺部に存在する突起部６を除去する工程と、これによって作製された型７を用いてコア９を成形する工程とを有する、光導波路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光源モジュール、光インターコネクション、光通信等に好適な光導波路の製造方法及びこれに用いられる型の製造方法に関するものである。
【背景技術】
【０００２】
現在、ＬＳＩ（大規模集積回路）等の半導体チップ間の信号伝搬は、全て基板配線を介した電気信号によりなされている。しかし、昨今のＭＰＵ高機能化に伴い、チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。それらの代表的なものとして、ＲＣ信号遅延、インピーダンスミスマッチ、ＥＭＣ／ＥＭＩ、クロストーク等が挙げられる。
【０００３】
上記の問題を解決するため、これまで実装業界などが中心となり、配線配置の最適化や新素材開発などの様々な手法を駆使し、解決に当たってきた。
【０００４】
しかし近年、上記の配線配置の最適化や新素材開発等の効果も物性的限界に阻まれつつあり、今後システムの更なる高機能化を実現するためには、単純な半導体チップの実装を前提としたプリント配線板の構造そのものを見直す必要が生じてきている。近年、これら諸問題を解決すべく様々な抜本対策が提案されているが、以下にその代表的なものを記す。
【０００５】
・マルチチップモジュール（ＭＣＭ）化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード（多層プリント基板）上では形成不可能である微細配線結合を実現する。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
【０００６】
・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止、一体化し、その一体化された基板上にて微細配線結合を行う。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
【０００７】
・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これにより、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。但しその一方、積層化による発熱量増加、半導体チップ間の熱応力等の問題が生じる。
【０００８】
さらに、上記のように信号授受の高速化及び大容量化を実現するために、光配線による光伝送結合技術が開発されている（例えば、後記の非特許文献１及び非特許文献２参照。）。光配線は、電子機器間、電子機器内のボード間又はボード内のチップ間など、種々の個所に適用可能である。例えば図１８に示すように、チップ間のような短距離間の信号の伝送には、チップが搭載されているプリント配線板５０上に光導波路５１を形成し、この光導波路５１を信号変調されたレーザー光等の伝送路とした光伝送・通信システムを構築することができる。
【０００９】
また、図１９に示すように、光導波路５１はクラッド５２及び５３と、これらのクラッド５２、５３間に挟着されたコア５４とからなり、クラッド５２の端部にはレンズ部５５が配されている。また、コア５４の光入出射端面５６ａ、５６ｂはそれぞれ、傾斜面、例えば４５°ミラー面に形成されている。
【００１０】
以下に、光導波路５１の製造方法について、図２０を参照して説明する。
【００１１】
まず、図２０（ａ）に示すように、レンズ部５５を含むクラッド５２に対応した形状を有する上型５７及び下型５８を用い、図２０（ｂ）に示すようなレンズ部５５付きのクラッド５２を作製する。
【００１２】
次に、図２０（ｃ）に示すように、コア５４に対応した形状の凹部５９を有する型６０を用い、この凹部５９にコア材５４ａを充填する。次いで、図２０（ｄ）に示すように、コア材５４ａ上に上記のようにして作製したレンズ部５５付きのクラッド５２を押圧しながら、ＵＶ照射してコア材５４ａを硬化する。次いで、図２０（ｅ）に示すように、クラッド５２とコア５４とからなる接合体と、型６０とを剥離する。
【００１３】
そして、図２０（ｆ）に示すように、射出成形等によって作製したクラッド５３をコア５４に接合すれば、光導波路５１を得ることができる。
【００１４】
以下に、コア５４の成形に用いる型６０の製造方法について、図２１を参照して説明する。
【００１５】
まず、図２１（ａ）に示すように、支持体６１上にレジスト６２を設ける。そして、図２１（ｂ）に示すように、レジスト６２の端面６３を加工刃６４などを用いて傾斜面に加工する。
【００１６】
次に、図２１（ｃ）に示すように、このレジスト６２上にＮｉ等を用いてめっき６５を施し、次いで、図２１（ｄ）に示すように、支持体６１及びレジスト６２と、Ｎｉ等のめっき６５を剥離すれば、コア５４に対応した形状の凹部５９を有する型６０を作製することができる。
【００１７】
【非特許文献１】日経エレクトロニクス、“光配線との遭遇”２００１年１２月３日の１２２頁、１２３頁、１２４頁、１２５頁、図４、図５、図６、図７
【非特許文献２】NTT R&D, vol.48, no.3, pp.271-280 (1999)
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記の従来例による型の製造方法では、図２１（ｂ）に示すように、加工刃６４などを用いてレジスト６２の端面６３を傾斜面に加工するためには、支持体６１に達する深さ位置まで切り込みを入れなくてはならない。このように支持体６１に切り込み溝６７が形成されると、図２１（ｄ）に示すように、型６０において、レジスト６３の傾斜面６３が転写してなる傾斜面６３’の周辺部に突起部６６が存在してしまう。型６０において、傾斜面６３’の周辺部に突起部６６が存在すると、図２０（ｄ）に示すように、この型６０を用いてコア５４とクラッド５２との接合体を作製するのに際し、突起部６６によってコア５４とクラッド５２との接合強度が弱くなり、光導波路の信頼性が低下する。また、突起部６６が邪魔して前記接合体の作製自体が困難になる。
【００１９】
これを解決するために、高精度な加工機を用い、光漏れを抑制できる最大膜厚１．５μｍ以下に突起部の高さを抑えるよう、切り込み溝の深さを抑制制御し、加工する方法がある。しかしながら、この方法では、非常に高精度な装置管理が必要となるため、型の作製及び光導波路の作製において、大幅なコストダウンが困難である。
【００２０】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、信頼性が高く、容易でありかつ低コストな光導波路の製造方法及びこれに用いられる型の製造方法を提供することにある。
【課題を解決するための手段】
【００２１】
即ち、本発明は、クラッドとコアとの接合体からなり、前記コアを通して光が導かれるように構成されている光導波路の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去して型を作製する工程と、
前記型を用いて前記コアを成形する工程と
を有する、光導波路の製造方法に係るものである。
【００２２】
また、コアの成形に用いられる型の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去する工程と
を有する、型の製造方法に係るものである。
【００２３】
ここで、本発明において前記「コア」とは、単一のコアに限らず、複数個のアレイも含む意味である。
【発明の効果】
【００２４】
本発明によれば、前記パターニングされたパターン材の前記端面を傾斜面に加工するに際し、上記の従来例のように、加工刃などを用いて前記支持体に達する深さ位置まで切り込みを形成し、前記型材に前記突起部が存在しても、前記突起部を除去する工程を有するので、この突起部が前記接合体の作製に悪影響を及ぼすことは無い。従って、前記パターニングされたパターン材の前記端面を傾斜面に加工する際に、前記加工刃を前記支持体に深く切り込ませることができ、前記加工刃の食い付きがよくなり、刃先振動が減少し、結果として、加工面精度、面粗度が向上する。
【００２５】
さらに、前記突起部を除去する工程を有するので、従来例のように、高精度な加工機を用い、前記突起部の高さを最大膜厚１．５μｍ以下に抑えるよう、切り込み溝の深さを抑制制御する必要がないので、大幅なコストダウンが可能となる。
【００２６】
従って、本発明に基づく製造方法は、信頼性が高く、容易でありかつ低コストである。
【発明を実施するための最良の形態】
【００２７】
本発明において、前記コアは入射した信号光を導波する役割を果たし、前記クラッドは前記コア内に信号光を閉じ込める役割を果たす。前記コアは高い屈折率を持つ材料からなり、前記クラッドは前記コアより低い屈折率の材料で構成されている。
【００２８】
また、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）によって前記突起部を除去して平坦化することが望ましい。これにより、前記型において、前記パターン材の形状が転写してなる凹部側壁のエッジが１μｍ程度のＲ断面形状となり、前記コアと前記クラッドとからなる前記接合体と、前記型との離型性が大幅に向上する。また、前記コアと前記クラッドとの接着面積が増え、製品の歩留りが向上し、一層のコストダウンが可能となる。
【００２９】
また、前記パターン材として感光性レジストを用い、前記感光性レジストを露光及び現像処理し、その端面を前記傾斜面に加工することが好ましい。
【００３０】
また、前記傾斜面を含む前記パターン材上に前記型材としてのめっき（例えばＮｉ）を施すことが好ましい。
【００３１】
そして、前記型にコア材を充填し、前記コア材上に前記クラッドを配して、前記コア材を硬化し、前記型と、前記コア及び前記クラッドとを剥離することにより、前記接合体を得ることが好ましい。
【００３２】
本発明に基づく製造方法により得られる光導波路は、光導波路で効率良く所定の光束に集光されて出射し、或いは光導波路に効率良く入射した後に出射した信号光を次段回路の受光素子（光配線やフォトディテクタ等）に入射させるように構成した光配線等の光情報処理装置として好適に用いることができる。
【００３３】
以下、本発明の好ましい実施の形態を図面を参照して説明する。
【００３４】
第１の実施の形態
図１及び図２は、本発明に基づく型の製造方法の一例を工程順に示す概略図である。また、図３は、本発明に基づく製造方法により得られる型の概略平面図（ａ）、及び一部概略断面図（ｂ）である。図４は、本発明に基づく光導波路の製造方法の一例を工程順に示す概略断面図である。
【００３５】
まず、図１（ａ）及び図２（ａ）に示すように、支持体１上に前記パターン材としての感光性レジスト２を配する。次いで、図２（ｂ）に示すように、感光性レジスト２を露光及び現像処理し、所望とする前記コア形状にパターニングする。例えば、感光性レジスト２は、支持体１上に複数個が並んで配列され、各感光性レジスト２の端面３ａの位置が長さ方向において揃っている。
【００３６】
次に、図１（ｂ）及び図２（ｃ）に示すように、パターニングされた感光性レジスト２の端面３ａを加工刃４などを用いて傾斜面（例えば４５°面）３に加工する。
【００３７】
次に、図１（ｃ）に示すように、傾斜面３を含む感光性レジスト２上に型材５としてのめっき（例えばＮｉ）を施す。具体的には、感光性レジスト２上に、無電解めっき法によって薄膜めっきを形成した後、電解めっき法によってこれを厚膜化してもよく、或いは、無電解めっき法により所望とする厚さのめっきを形成してもよい。これにより、感光性レジスト２の傾斜面３を含む形状が型材５に転写される。次いで、図１（ｄ）に示すように、支持体１及び感光性レジスト２と、型材５とを剥離する。
【００３８】
次に、図１（ｅ）に示すように、型材５において、感光性レジスト２の傾斜面３が転写してなる傾斜面３’の周辺部に存在する突起部６を除去する。具体的には、ＣＭＰによって突起部６を除去して平坦化するのが望ましい。例えば、突起部６は高さ数μｍの微小な突起であるため、数十秒のＣＭＰ研磨で除去することが可能である。一般的なメタルＣＭＰでは、前記めっきとしてのＮｉの研磨レートは５００ＮＭ／Ｍｉｎであり、更に突起部６はその３〜５倍で除去されるため、実際では３０秒程度で十分平坦化が可能であった。このように、ＣＭＰによって突起部６を除去して平坦化すれば、図３（ｂ）に示すように、型７において、感光性レジスト２の形状が転写してなる凹部８の側壁のエッジが１μｍ程度のＲ断面形状となる。
【００３９】
以上のようにして、図１（ｆ）及び図３に示すように、前記コアの形状に対応した凹部８を有する型７を作製することができる。なお、図３（ａ）は、図１（ｆ）に示す型７のＡ方向から見た概略平面図であり、図３（ｂ）は、図１（ｆ）に示す型７のＢ−Ｂ’線一部概略断面図である。
【００４０】
次に、図４（ａ）に示すように、型７の凹部８にコア材９ａを充填する。次いで、図４（ｂ）に示すように、コア材９ａ上に射出成形等によって作製したレンズ部１０付きのクラッド１１を押圧しながら、ＵＶ照射などによってコア材９ａを硬化する。
【００４１】
次に、図４（ｃ）に示すように、型７と、コア９及びクラッド１１とを剥離することにより、クラッド１１とコア９とからなる接合体１２を得ることができる。なお、本発明に基づく製造方法のように、ＣＭＰによって突起部６を除去して平坦化すれば、図３（ｂ）に示すように、型７において、感光性レジスト２の形状が転写してなる凹部８の側壁のエッジが１μｍ程度のＲ断面形状となり、コア９とクラッド１１とからなる接合体１２と、型７との離型性が大幅に向上する。また、コア９とクラッド１１との接着面積が増え、製品の歩留りが向上し、一層のコストダウンが可能となる。
【００４２】
次いで、図示省略したが、コア９のクラッド１１とは反対の面側に、他のクラッドを配すればよい。
【００４３】
以上のようにして、前記光導波路を作製することができる。
【００４４】
本発明に基づく製造方法によれば、パターニングされた感光性レジスト２の端面３ａを傾斜面３に加工するに際し、上記の従来例のように、加工刃４などを用いて支持体１に達する深さ位置まで切り込みを形成し、型材５に突起部６が存在しても、突起部６を除去する工程を有するので、この突起部６が接合体１２の作製に悪影響を及ぼすことは無い。従って、感光性レジスト２の端面３ａを傾斜面３に加工する際に、加工刃４を支持体１に深く切り込ませることができ、加工刃４の食い付きがよくなり、刃先振動が減少し、結果として、加工面精度、面粗度が向上する。
【００４５】
さらに、突起部６を除去する工程を有するので、従来例のように、高精度な加工機を用い、突起部６の高さを最大膜厚１．５μｍ以下に抑えるよう、切り込み溝１４の深さを抑制制御する必要がないので、大幅なコストダウンが可能となる。
【００４６】
従って、本発明に基づく製造方法は、信頼性が高く、容易でありかつ低コストである。
【００４７】
第２の実施の形態
本発明に基づく製造方法により作製される光導波路は、この光導波路の前記コアに光を入射させる光入射部（例えば、レーザー等の発光素子）と、前記コアからの出射光を受け入れる受光部（例えば、フォトダイオード等の受光素子）とから構成した光配線等の光情報処理装置として好適に用いることができる。
【００４８】
図５は、上記の第１の実施の形態による製造方法で作製された光導波路１５と、この光導波路１５のコア９に光を入射させる光入射部（例えば、レーザー等の発光素子）１６と、コア９からの出射光を受け入れる受光部（例えば、受光素子）１７とを有する、光情報処理装置１８の概略図である。
【００４９】
本実施の形態において、４５°ミラー面である光入射部１９ａ及び光出射部１９ｂを有するコア９は、図５（ｂ）に示すように、複数個が並んで配列されており、各コア９の光入出射部１９ａ、１９ｂの位置が長さ方向において揃っている。
【００５０】
また、発光素子１６は、各コア９の光入射部１９ａに対応する位置にそれぞれ配置されている。なお、図示省略したが、各発光素子１６の間隙には、発光素子１６と半導体チップ（図示省略）との間の電気的な接続を行う貫通電極（図示省略）が配置されている。なお、受光素子１７においても、上記の発光素子１６と同様である。
【００５１】
図５に示す光情報処理装置１８では、コア９の並ぶ配列ピッチと同じピッチで、発光素子１６や受光素子１７が配列することとなる。
【００５２】
この動作メカニズムは、一方の半導体チップ（図示省略）から発信される電気信号が光信号に変換されて、各発光素子１６から光信号として出射される。出射された光信号は、レンズ部１０によって集束され、コア９の光入射部１９ａに入射し、４５°ミラー面から構成される光入射部１９ａにおいて反射し、コア９が延伸する導波方向に導波され、他方の４５°ミラー面からなる光出射部１９ｂにおいて再び反射してコア９の光出射部１９ｂから出射する。光導波路１５から出射された光信号は、レンズ部１０を介して対応する受光素子１７に受光されて電気信号に変換され、他方の半導体チップ（図示省略）に電気信号として伝送される（以下、他の実施の形態も同様。）。
【００５３】
なお、上記にコア９の光入出射部１９ａ、１９ｂの位置が長さ方向において揃っている例を挙げて説明したが、これに限らず、例えば、図６〜図８のような構造であってもよい。
【００５４】
図６では、コア９は複数並んで配列されており、また、各コア９の光入出射部１９ａ、１９ｂが、隣接する他のコア９の光入出射部１９ａ、１９ｂに対して長さ方向にずれて形成されている。この場合、発光素子アレイ１６ａは、各コア９の光入射部１９ａに対応する位置に配置された複数の発光素子１６を備える（これは、受光素子アレイ１７ａの受光素子１７についても同様である。）。
【００５５】
これによれば、各コア９の光入出射部１９ａ、１９ｂが、隣接する他のコア９の光入出射部１９ａ、１９ｂに対して長さ方向にずれて形成されているので、コア９の長さ方向において配列する発光素子１６同士のピッチは、上記の長さ方向のズレ量だけの大きさとなる。例えば、隣接するコア９の光入出射部１９ａ、１９ｂを延伸方向において１００μｍだけずらした場合には、コア９の長さ方向において配列する発光素子１６同士のピッチは１００μｍとなる。これは、受光素子１７においても同様である。
【００５６】
また、コア９の配列方向に並ぶ発光素子１６のピッチは、複数個のコア９の配列ピッチの合計分だけの大きさとなる。例えば、各コア９が２０μｍの配列ピッチで配列している場合には、コア９の配列方向に並ぶ発光素子１６のピッチは、１００μｍとなる。
【００５７】
このように、各コア９の光入出射部１９ａ、１９ｂが、隣接する他のコア９の光入出射部１９ａ、１９ｂに対して長さ方向にずれて形成されていることにより、コア９に対応して配置される光素子（発光素子、受光素子を併せて称する。以下、同様。）１６、１７を二次元的に配置することができ、光素子１６、１７を１００μｍピッチ程度で配置しながら、コア９を２０μｍピッチにまで集積することが可能となっている。
【００５８】
即ち、光素子１６、１７の距離を光干渉や素子発熱によりクロストークの影響を避けるためのピッチで配列させつつ、コア９の集積度を向上させることが可能となる。
【００５９】
また、コア９を高集積化させつつ、光素子１６、１７を二次元的に配列することにより、無駄なスペースが無くなり、一素子当たりの基板占有面積を削減することができる。このため、一層のコストダウンを図ることができる。
【００６０】
図７では、各コア９−１、９−２の光入出射部１９ａ、１９ｂは、隣接する他のコア９−１、９−２の光入出射部１９ａ、１９ｂに対して長さ方向にずれて形成されている。即ち、光入出射部１９ａ、１９ｂの位置がずれた２つの第１のコア９−１及び第２のコア９−２を一単位として、繰り返し配列されている。そして、各コア９の長さ方向の一方側において、第１のコア９−１の光入射部１９ａに対応して配置された発光素子１６を複数有する発光素子アレイ１６ａ−１と、第２のコア９−２の光出射部１９ｂに対応して配置された受光素子１７を複数有する受光素子アレイ１７ａ−２が配置されている。また、各コア９の長さ方向の他方側において、第１のコア９−１の光出射部１９ｂに対応して配置された受光素子１７を複数有する受光素子アレイ１７ａ−１と、第２のコア９−２の光入射部１９ａに対応して配置された発光素子１６を複数有する発光素子アレイ１６ａ−２が配置されている。即ち、この光情報処理装置１８では、並列に配置された各コア９−１、９−２に対し、発光素子１６及び受光素子１７が交互に配置されている。そのため、各コア９−１、９−２は、互いに隣接する他のコア９−１、９−２に対し逆方向に光を導波する。
【００６１】
これによれば、上記した図６のような構造と同等の効果が得られると共に、並列に配置された各コア９−１、９−２に対し、発光素子１６及び受光素子１７が交互に配置されていることから、例えば、半導体チップの特定の回路に接続する入出力パッドに対応する発光素子１６及び受光素子１７の位置は、図７（ａ）のＣ部に示すように近接配置されていることから、電気配線の長さを短くすることができ、高周波対策が容易になるという効果がある。
【００６２】
図８では、並列に配置された各コア９に対し、発光素子１６及び受光素子１７が交互に配置されており、各コア９は、互いに隣接する他のコア９に対し逆方向に光を導波する。また、各光素子アレイ１６ａ−１、１６ａ−２、１７ａ−１、１７ａ−２における光素子１６、１７は、図８（ｃ）に示すように、隣り合う他の光素子１６、１７に対し、コア９の長さ方向にずれて配置されている。
【００６３】
これによれば、各光素子アレイ１６ａ−１、１６ａ−２、１７ａ−１、１７ａ−２において光素子１６、１７が直線的に配列している場合に比べて、光素子１６、１７間のピッチを大きくとることができることから、上記の図７のような構造の効果を維持しつつ、光素子１６、１７間の距離を光干渉や素子発熱によるクロストークの影響を避けるためのピッチで配列させることができ、コア９の集積度を向上させることが可能となる。
【００６４】
第３の実施の形態
本発明に基づく製造方法により作製される光導波路は、プリント配線板上に直接実装することができるが、この他に、前記光導波路をソケットに設置して光電複合装置とし、この光電複合装置をプリント配線板上に実装してもよい。
【００６５】
図９は、前記ソケットの概略斜視図である。図９（ａ）は、前記ソケットの光導波路が設置される面側から見た概略斜視図であり、図９（ｂ）は、図９（ａ）の反対の面側から見た概略斜視図である。
【００６６】
図９に示すように、ソケット２０には、本発明に基づく製造方法により作製される光導波路を位置決めして固定するための、凹凸構造からなる位置決め手段が設けられている。具体的には、前記凹凸構造が、前記光導波路を嵌め込んでその幅方向を位置決めするための凹部２１と、前記光導波路の長さ方向を位置決めするための突起部２２とを有している。また、凹部２１の深さは、前記光導波路の厚さよりも大きい。
【００６７】
また、ソケット２０の前記凹凸構造の凸面２３には、ソケット２０の表及び裏面とを導通するための導通手段、例えばターミナルピン２４が設けられている。そして、この凹凸構造の凸面２３上に、後述するように、前記発光素子及び／又は前記受光素子が実装されたインターポーザーが固定される。
【００６８】
ソケット２０の材質としては絶縁性樹脂であれば、従来公知の材料を用いることができ、例えばガラス入りＰＥＳ（ポリエチレンスルフィド）樹脂、ガラス入りＰＥＴ（ポリエチレンテレフタレート）樹脂等が挙げられる。このようなソケット２０の材料は、その種類、絶縁性、信頼性等のデータが既に多く存在し、また扱っているメーカーも多岐に渡る。従って、機能、コスト、信頼性等の全てにおいて受け入れ易い構造物であり、既存のプリント配線板実装プロセスとの融合も図り易い。
【００６９】
図１０は、本発明に基づく製造方法により作製される光導波路１５をソケット２０に設置してなる光電複合装置２５の概略図である。図１０（ａ）は、光電複合装置２５の概略斜視図であり、図１０（ｂ）は、図１０（ａ）の分解図である。
【００７０】
図１０に示すように、光電複合装置２５は、一対のソケット２０と、このソケット２０に設置された光導波路１５とを有し、この一対のソケット２０間に光導波路１５が架け渡されている。なお、光導波路１５は、本発明に基づく製造方法により作製される。このとき、光導波路１５は、後述するプリント配線板とは非接触となっているので、半導体チップの放熱により、光導波路１５が破壊されるのを効果的に防止することができる。
【００７１】
また、ソケット２０の前記凹凸構造の凸面２３上に、半導体チップ２６ａ、２６ｂと、前記発光素子（図示省略。例えばレーザー）及び／又は受光素子（図示省略）とが実装されたインターポーザー２７が固定されている。
【００７２】
インターポーザー２７は、例えば図１１に示すように、一方の面側には半導体チップ２６が実装されており（図１１（ａ））、他方の面側には光導波路１５に光入射を行うための発光素子アレイ１６ａと、光導波路１５からの出射光を受けるための受光素子アレイ１７ａとが実装され、周辺部にはその他の信号配線用の電極（例えば電源配線、ＤＣ信号等）２８が設けられている（図１１（ｂ））。なお、発光素子アレイ１６ａ及び受光素子アレイ１７ａは、光導波路１５の各光入出射部に対応する位置に配置された複数の発光素子及び受光素子を備える（図示省略）。各発光素子及び受光素子の間隙には、発光素子及び受光素子と半導体チップとの間の電気的接続を行う貫通電極が配置されている（図示省略）。
【００７３】
そして、凹部２１に光導波路１５が設置されてなる一対のソケット２０と、インターポーザー２７とを固定するに際し、インターポーザー２７の発光素子アレイ１６ａ及び／又は受光素子アレイ１７ａが実装された面側をソケット２０の凸面２３と接するように構成し、またソケット２０のターミナルピン２４とインターポーザー２７のその他の信号配線用の電極２８とを電気的に接続するように固定する。
【００７４】
また、上述したように、ソケット２０の凹部２１の深さを、光導波路１５の厚さよりも大きく形成することにより、図１０（ａ）に示すように、光導波路１５の一方の面２９側と、インターポーザー２７の発光素子アレイ１６ａ及び／又は受光素子アレイ１７ａが実装されている面側との間に空間３０を形成することができる。
【００７５】
上記したように、ソケット２０上に、インターポーザー２７を介して半導体チップ２６を実装し、及び光導波路１５の一方の面２９側と、インターポーザー２７の発光素子アレイ１６ａ及び／又は受光素子アレイ１７ａが実装されている面側との間に空間３０を形成することにより、光電複合装置２５の使用時に半導体チップ２６が発熱しても、この熱によって光導波路１５が破壊されるのを効果的に防ぐことができる。
【００７６】
このような光電複合装置２５は、光導波路１５が光配線として用いられる光配線システムを構成することができる。即ち、図１２に示すように、この光電複合装置２５をプリント配線板３１に電気的に接続された状態で固定する。
【００７７】
この動作メカニズムは、一方の半導体チップ２６ａから発信される電気信号が光信号に変換されて、発光素子アレイ１６ａの各発光素子（図示省略）からレーザー光による光信号として出射される。出射された光信号は、光導波路１５における対応するレンズ部１０によって集束され、コア９の光入射部１９ａに入射し、コア９が延伸する導波方向に導波され、他方のコア９の光出射部１９ｂから出射する。そして、光導波路１５から出射された光信号は、受光素子アレイ１７ａの対応する受光素子（図示省略）に受光されて電気信号に変換され、他方の半導体チップ２６ｂに電気信号として伝送される。
【００７８】
このような光電複合装置２５によれば、本発明に基づく製造方法により作製される光導波路１５をソケット２０の凹部２１に設置された状態でプリント配線板３１に電気的に接続することができるので、既存のプリント配線板３１の実装構造をそのまま利用できる構造である。従って、プリント配線板３１上にソケット２０が設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成することが可能である。
【００７９】
また、光導波路１５が高熱プロセスに弱くても、例えば、プリント配線板３１にソケット２０を固定し、更にはんだリフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、ソケット２０の凹部２１に光導波路１５を設置することができるので、光導波路１５が高温によるダメージをこうむることなしにその自走を行うことが可能である。
【００８０】
また、プリント配線板３１と比較して剛性の高い樹脂によってソケット２０を作製でき、このソケット２０上で、前記発光素子及び／又は前記受光素子及び光導波路１５間の光結合を行うことができるため、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により、数μｍオーダーの組立て精度は確保可能である。従って、光バスの高密度化も可能となる。
【００８１】
さらに、半導体チップ２６と、発光素子アレイ１６ａ及び／又は受光素子アレイ１７ａとを、インターポーザー２７を介してその上下面に近接させて設置することができるので、半導体チップ２６と、前記発光素子及び／又は前記受光素子との間の配線長を短くすることができる。従って、電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度も向上させることが可能となる。
【００８２】
また、光導波路１５がソケット２０の凹部２１に設置された状態でプリント配線板３１に電気的に接続することができるので、プリント配線板３１の高密度配線とその設計の自由度を確保しながら光配線システムを安価かつ高い自由度でプリント配線板３１上に展開することが可能となり、プリント配線板３１上での高速分散処理、電子機器トータルでの高機能化、及び開発の短ＴＡＴ（turn around time）化等が期待できる。
【００８３】
ここで、図１３は、光電複合装置２５をプリント配線板３１上に展開した例を示す模式図である。例えば、光導波路モジュールを規格化することで、４方向に自在に展開することが可能となる。
【００８４】
第４の実施の形態
本発明に基づく製造方法により作製される光導波路と、この光導波路の前記コアに光を入射させる前記光入射部と、前記コアからの出射光を受け入れる前記受光部とを有する前記光情報処理装置の入力側に入力信号を供給する回路素子を設け、また出力側に出力信号を受ける回路素子を設けることにより、電子機器を構成することができる。この場合、前記光入射部に、パラレル入力信号をシリアル入力信号に変換する変換器がドライバアンプを介して接続され、前記受光部に、シリアル出力信号をパラレル出力信号に変換する変換器がトランスインピーダンスアンプ及びＩ／Ｖ変換アンプを介して接続されているのがよい。
【００８５】
図１４は、上記の電子機器としてのコンピュータシステム２００の構成を示している。このコンピュータシステム２００は、ＣＰＵ（Central Processing Unit）２０１と、メモリコントローラとしてのノースブリッジ２０２と、ＤＲＡＭ（Dynamic Random Access Memory）２０３と、Ｉ／Ｏコントローラとしてのサウスブリッジ２０４と、バス２０５と、ネットワークインタフェース（ネットワークＩ／Ｆ）２０６と、記憶装置２０７と、その他の入出力装置（Ｉ／Ｏ装置）２０８とを備える。
【００８６】
ノースブリッジ２０２は、光配線として構成された上記の光情報処理装置２１０ａを介してＣＰＵ２０１に接続されている。また、サウスブリッジ２０４は、光配線として構成された光情報処理装置２１０ｂを介してノースブリッジ２０２に接続されていると共に、さらに光配線２１０ａを介してＣＰＵ２０１に接続されている。また、ＤＲＡＭ２０３は、光配線として構成された光情報処理装置２１０ｃを介してノースブリッジ２０２に接続されている。ＣＰＵ２０１は、ＯＳ（Operating System）及びアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ２０２は、メモリ２０３へのアクセスを統括制御する。
【００８７】
バス２０５は電気配線２１４を介してサウスブリッジ２０４に接続されている。また、ネットワークインタフェース２０６、記憶装置２０７及びその他のＩ／Ｏ装置２０８はそれぞれ、バス２０５に接続されている。記憶装置２０７は、ＨＤＤ（Hard Disk Drive）、ＤＶＤ（Digital Versatile Disk）ドライブ、ＣＤ（Compact Disk）ドライブなどである。Ｉ／Ｏ装置２０８は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。
【００８８】
図１５は、図１４における光配線として構成された光情報処理装置２１０ａ、ｂ、ｃ（但し、図１５では光配線２１０と記載している。）の構成例を示している。この光配線２１０は、Ｎチャネル分の光伝送系２２０−１〜２２０−Ｎを有している。光伝送系２２０−１〜２２０−Ｎはそれぞれ、第１の回路から第２の回路に光信号を伝送する第１の伝送系２２１と、第２の回路から第１の回路に光信号を伝送する第２の伝送系２２２とからなっている。ここで、図１４における光配線２１０ａを考える場合、前記第１の回路とはＣＰＵ２０１を示し、前記第２の回路とはノースブリッジ２０２を示す。図１４における光配線２１０ｂを考える場合、前記第１の回路とはノースブリッジ２０２を示し、前記第２の回路とはサウスブリッジ２０４を示す。図１４における光配線２１０ｃを考える場合、前記第１の回路とはＤＲＡＭ２０３を示し、前記第２の回路とはノースブリッジ２０２を示す。また、光配線２１０は、図７に示すような光導波方向を有するよう構成された例を挙げる。
【００８９】
第１の伝送系２２１は、パラレル／シリアル変換器（Ｐ／Ｓ変換器）２２１ａ、ドライバアンプ２２１ｂ、前記発光素子としての半導体レーザー２２１ｃ、本発明に基づく製造方法により作製される光導波路２２１ｄ、受光素子としてのフォトダイオード２２１ｅ、トランスインピーダンスアンプ（ＴＩＡ）２２１ｆ、Ｉ／Ｖ変換アンプ（ＩＶＡ）２２１ｇ及びシリアル／パラレル変換器（Ｓ／Ｐ変換器）２２１ｈを備えている。この場合、Ｐ／Ｓ変換器２２１ａ、ドライバアンプ２２１ｂ及び半導体レーザー２２１ｃは前記第１の回路側に配置され、フォトダイオード２２１ｅ、ＴＩＡ２２１ｆ、ＩＶＡ２２１ｇ及びＳ／Ｐ変換器２２１ｈは前記第２の回路側に配置される。また、光導波路２２１ｄは、上記の各実施の形態で説明した本発明に基づく製造方法により作製され、半導体レーザー２２１ｃから出射された光信号を効果的に入射するよう配置されると共に、光導波路２２１ｄを導波して出射された光信号がフォトダイオード２２１ｅに効果的に受光されるよう配置される。
【００９０】
また、第２の伝送系２２２は、第１の伝送系２２１と同様に、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ、半導体レーザー２２２ｃ、本発明に基づく製造方法により作製される光導波路２２２ｄ、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇ及びＳ／Ｐ変換器２２２ｈを備えている。この場合、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ及び半導体レーザー２２２ｃは前記第２の回路側に配置され、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇ及びＳ／Ｐ変換器２２２ｈは前記第１の回路側に配置される。また、光導波路２２２ｄは、上記の各実施の形態で説明した本発明に基づく製造方法により作製され、半導体レーザー２２２ｃから出射された光信号を効果的に入射するよう配置されると共に、光導波路２２２ｄを導波して出射された光信号がフォトダイオード２２２ｅに効果的に受光されるよう配置される。
【００９１】
ここで、Ｐ／Ｓ変換器２２１ａ、２２２ａはそれぞれ、伝送すべきデータ、例えばｂ0〜ｂ7の８ビットパラレルデータをシリアルデータに変換する。ドライバアンプ２２１ｂ、２２２ｂはそれぞれ、Ｐ／Ｓ変換器２２１ａ、２２２ａで得られたシリアルデータに基づいて半導体レーザー２２１ｃ、２２２ｃを駆動し、この半導体レーザー２２１ｃ、２２２ｃからシリアルデータに対応した光信号を発生させる。ＴＩＡ２２１ｆ、２２２ｆはそれぞれ、フォトダイオード２２１ｅ、２２２ｅからの光電変換による電流信号を、後続のＩＶＡ２２１ｇ、２２２ｇに供給する際に、インピーダンスマッチングをとる。ＩＶＡ２２１ｇ、２２２ｇはそれぞれ、ＴＩＡ２２１ｆ、２２２ｆの出力信号である電流信号を電圧信号に変換する。Ｓ／Ｐ変換器２２１ｈ、２２２ｈはそれぞれ、ＩＶＡ２２１ｇ、２２２ｇの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。
【００９２】
次に、前記第１の回路から前記第２の回路にデータを伝送する際の動作について説明する。前記第１の回路からの伝送すべき８ビットのパラレルデータがＰ／Ｓ変換器２２１ａでシリアルデータに変換され、このシリアルデータがドライバアンプ２２１ｂに供給される。このドライバアンプ２２１ｂにより半導体レーザー２２１ｃが駆動され、この半導体レーザー２２１ｃからシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路２２１ｄを導波し、前記第２の回路側に伝送される。
【００９３】
前記第２の回路側では、光導波路２２１ｄを導波し、出射された光信号がフォトダイオード２２１ｅに受光される。このフォトダイオード２２１ｅからの光電変換による電流信号が、インピーダンスマッチング用のＴＩＡ２２１ｆを介してＩＶＡ２２１ｇに供給され、電圧信号に変換される。そして、このＩＶＡ２２１ｇの出力信号である、伝送されてきたシリアルデータがＳ／Ｐ変換器２２１ｈでパラレルデータに変換され、前記第２の回路へと伝送される。
【００９４】
このようにして、前記第１の回路から前記第２の回路にデータの伝送が行われる。なお、詳細説明は省略するが、前記第２の回路から前記第１の回路にデータを伝送する際の動作についても上記と同様に行われる。図１５に示す光配線２１０では、Ｎチャネル分の光伝送系２２０−１〜２２０−Ｎを有しているので、Ｎチャネル分のデータ送受信を並行して行うことができる。
【００９５】
上述したコンピュータシステム２００においては、図示しないプリント配線板（マザーボード）上に、電子部品としてのＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３、サウスブリッジ２０４及びバス２０５等をそれぞれ構成する半導体チップ、及び光配線として構成された光情報処理装置２１０が実装される。
【００９６】
本実施の形態によれば、電子機器内のチップ間において光配線として構成された前記光情報処理装置を適用しているので、信号授受の高速化及び大容量化を実現することができる。
【００９７】
また、光配線２１０における光導波路２２１ｄ、２２２ｄは、本発明に基づく製造方法によって作製されるので、上述した各実施の形態と同様の効果が奏せられる。
【００９８】
従って、本発明に基づく製造方法により作製される光導波路２２１ｄ、２２２ｄを用いて構成される電子機器は、安定した光入射及び光出射を行うことができる。
【００９９】
第５の実施の形態
図１６は、上記の電子機器としてのゲーム機３００の構成を示している。このゲーム機３００は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインＣＰＵ３０１と、画像処理を行うグラフィックプロセッサ（ＧＰ）３０２と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース（ネットワークＩ／Ｆ）３０３と、インタフェース処理を行うＩＯプロセッサ（ＩＯＰ）３０４と、ＤＶＤやＣＤ等の光ディスク３０５の読み出し制御や読み出されたデータのデコードを行う光ディスク制御部３０６と、メインＣＰＵ３０１に接続されるメインメモリとしてのＤＲＡＭ３０７と、ＩＯプロセッサ３０４が実行する命令やデータを保持するためのＩＯＰメモリ３０８と、主にオペレーティングシステム用のプログラムが格納されたＯＳ−ＲＯＭ３０９と、音声信号処理を行うサウンドプロセッサユニット（ＳＰＵ）３１０と圧縮波形データを格納するサウンドバッファ３１１とを基本構成として備えている。
【０１００】
メインＣＰＵ３０１とネットワークＩ／Ｆ３０３は、光配線２１０ｄにより接続されている。メインＣＰＵ３０１とグラフィックプロセッサ３０２は、光配線２１０ｅにより接続されている。
【０１０１】
なお、光配線２１０ｄ、２１０ｅはそれぞれ、上記した図１５に示すように構成されており、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、及びメインＣＰＵ３０１とグラフィックプロセッサ３０２の間では、光信号によってデータの送受信が行われる。
【０１０２】
メインＣＰＵ３０１とＩＯプロセッサ３０４は、ＳＢＵＳ３１４により接続されている。ＩＯプロセッサ３０４と、光ディスク制御部３０６、ＯＳ−ＲＯＭ３０９及びサウンドプロセッサユニット３１０は、ＳＳＢＵＳ３１５により接続されている。
【０１０３】
メインＣＰＵ３０１は、ＯＳ−ＲＯＭ３０９に格納されたプログラムや、光ディスク３０５から読み出されてＤＲＡＭ３０７にロードされたり、或いは通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ３０２は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。
【０１０４】
ＩＯプロセッサ３０４には、コントローラ（図示せず）が接続されるコントローラポート３２１、メモリカード（図示せず）が装填されるメモリカードスロット３２２、ＵＳＢ接続端子３２３及びＩＥＥＥ１３９４接続端子３２４が接続されている。これにより、ＩＯプロセッサ３０４は、コントローラポート３２１を介して接続されたコントローラ、メモリカードスロット３２２を介して接続されたメモリカード、ＵＳＢ接続端子３２３を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。
【０１０５】
サウンドプロセッサユニット３１０は、サウンドバッファ３１１に格納されている圧縮波形データを、メインＣＰＵ３０１からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。
【０１０６】
上述したゲーム機３００においては、図示しないプリント配線板（マザーボード）上に、メインＣＰＵ３０１等の基本構成電子部品としての半導体チップ、及び光配線として構成された光情報処理装置２１０ｄ、２１０ｅが実装される。
【０１０７】
本実施の形態によれば、電子機器内のチップ間において光配線として構成された前記光情報処理装置を適用しているので、信号授受の高速化及び大容量化を実現することができる。
【０１０８】
また、光配線２１０ｄ、２１０ｅにおける前記光導波路として、上述した本発明に基づく製造方法により作製される光導波路を適用するので、これを用いて構成される電子機器は、安定した光入射及び光出射を行うことができる。
【０１０９】
第６の実施の形態
図１７は、上記の電子機器としてのサーバ４００の構成を示している。このサーバ４００は、ＣＰＵ４０１、４０２と、チップセット４０３と、ネットワークインタフェース（ネットワークＩ／Ｆ）４０４と、メモリ４０５と、ＰＣＩブリッジ４０６と、ルータ４０７とを基本構成として備えている。
【０１１０】
チップセット４０３には、光配線２１０ｆ、２１０ｇを介してＣＰＵ４０１、４０２が接続されていると共に、光配線２１０ｈを介して、ネットワークＩ／Ｆ４０４が接続されている。ネットワークＩ／Ｆ４０４は、ネットワークとのインタフェースを行う。チップセット４０３は、ＣＰＵ４０１、４０２、ネットワークＩ／Ｆ４０４、メモリ４０５及びＰＣＩブリッジ４０６などを制御する。
【０１１１】
なお、光配線２１０ｆ、２１０ｇ、２１０ｈはそれぞれ、上記した図１５に示すように構成されており、ＣＰＵ４０１、４０２とチップセット４０３の間、及びチップセット４０３とネットワークＩ／Ｆ４０４の間では、光信号によってデータの送受信が行われる。
【０１１２】
また、チップセット４０３には、電気配線により、メモリ４０５、ＰＣＩブリッジ４０６及びルータ４０７が接続されている。
【０１１３】
ＰＣＩブリッジ４０６には、ＰＣＩバス４１４を介して、記憶装置などのＰＣＩデバイス４１５〜４１７が接続されている。ルータ４０７は、例えば、スイッチカード４２１及びラインカード４２２〜４２５から構成されている。ラインカード４２２〜４２５は、パケットの前処理を行うプロセッサであり、スイッチカード４２１はパケットの行き先をアドレスに従い切り替えるスイッチである。
【０１１４】
上述したサーバ４００においては、図示しないプリント配線板（マザーボード）上に、ＣＰＵ４０１、４０２、チップセット４０３等の基本構成電子部品としての半導体チップ、及び光配線として構成された光情報処理装置２１０ｆ、２１０ｇ、２１０ｈが実装される。
【０１１５】
本実施の形態によれば、電子機器内のチップ間において光配線として構成された前記光情報処理装置を適用しているので、信号授受の高速化及び大容量化を実現することができる。
【０１１６】
また、光配線２１０ｆ、２１０ｇ、２１０ｈにおける前記光導波路として、上述した本発明に基づく製造方法により作製される光導波路を適用するので、これを用いて構成される電子機器は、安定した光入射及び光出射を行うことができる。
【０１１７】
以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
【０１１８】
例えば、本発明に基づく製造方法により作製される光導波路は、レーザー光に信号を乗せた上述した光配線システムに好適であるが、これ以外にも、光源等の選択によりディスプレイ用などにも適用可能である。
【図面の簡単な説明】
【０１１９】
【図１】第１の実施の形態による、本発明に基づく製造方法の一例を工程順に示す概略断面図である。
【図２】同、本発明に基づく製造方法の一例を工程順に示す概略平面図である。
【図３】同、本発明に基づく製造方法により得られる型の概略図である。
【図４】同、本発明に基づく製造方法の一例を工程順に示す概略断面図である。
【図５】第２の実施の形態による、本発明に基づく製造方法により作製される光導波路を用いて構成した光情報処理装置の概略図である。
【図６】同、本発明に基づく製造方法により作製される光導波路を用いて構成した他の例の光情報処理装置の概略図である。
【図７】同、本発明に基づく製造方法により作製される光導波路を用いて構成した他の例の光情報処理装置の概略図である。
【図８】同、本発明に基づく製造方法により作製される光導波路を用いて構成した他の更に例の光情報処理装置の概略図である。
【図９】第３の実施の形態による、本発明に基づく製造方法によって作製された光導波路を設置するソケットの概略斜視図である。
【図１０】同、前記ソケットに本発明に基づく製造方法によって作製された光導波路を設置してなる光電複合装置の概略斜視図である。
【図１１】同、前記ソケットに接合するインターポーザーの概略斜視図である。
【図１２】同、前記光電複合装置をプリント配線板上に配した概略断面図である。
【図１３】同、前記光電複合装置の実装構造の一例の概略平面図である。
【図１４】第４の実施の形態による、本発明に基づく製造方法によって作製された光導波路を用いて構成された電子機器の一例を示す模式図である。
【図１５】同、前記電子機器において、光配線として構成された前記光情報処理装置の構成の一例を示す模式図である。
【図１６】第５の実施の形態による、本発明に基づく製造方法によって作製された光導波路を用いて構成された電子機器の一例を示す模式図である。
【図１７】第６の実施の形態による、本発明に基づく製造方法によって作製された光導波路を用いて構成された電子機器の一例を示し模式図である。
【図１８】従来例による、光導波路の実装構造を示す概略図である。
【図１９】同、光導波路の概略図である。
【図２０】同、光導波路の製造方法を工程順に示す概略断面図である。
【図２１】同、コアの成形に用いられる型の製造方法を工程順に示す概略断面図である。
【符号の説明】
【０１２０】
１…支持体、２…感光性レジスト、３ａ…端面、３、３’…傾斜面、４…加工刃、
５…型材、６…突起部、７…型、８…凹部、９ａ…コア材、９…コア、１０…レンズ部、
１１…クラッド、１２…接合体、１３…クラッド、１４…切り込み溝、１５…光導波路、
３１…プリント配線板
【技術分野】
【０００１】
本発明は、光源モジュール、光インターコネクション、光通信等に好適な光導波路の製造方法及びこれに用いられる型の製造方法に関するものである。
【背景技術】
【０００２】
現在、ＬＳＩ（大規模集積回路）等の半導体チップ間の信号伝搬は、全て基板配線を介した電気信号によりなされている。しかし、昨今のＭＰＵ高機能化に伴い、チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。それらの代表的なものとして、ＲＣ信号遅延、インピーダンスミスマッチ、ＥＭＣ／ＥＭＩ、クロストーク等が挙げられる。
【０００３】
上記の問題を解決するため、これまで実装業界などが中心となり、配線配置の最適化や新素材開発などの様々な手法を駆使し、解決に当たってきた。
【０００４】
しかし近年、上記の配線配置の最適化や新素材開発等の効果も物性的限界に阻まれつつあり、今後システムの更なる高機能化を実現するためには、単純な半導体チップの実装を前提としたプリント配線板の構造そのものを見直す必要が生じてきている。近年、これら諸問題を解決すべく様々な抜本対策が提案されているが、以下にその代表的なものを記す。
【０００５】
・マルチチップモジュール（ＭＣＭ）化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード（多層プリント基板）上では形成不可能である微細配線結合を実現する。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
【０００６】
・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止、一体化し、その一体化された基板上にて微細配線結合を行う。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
【０００７】
・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これにより、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。但しその一方、積層化による発熱量増加、半導体チップ間の熱応力等の問題が生じる。
【０００８】
さらに、上記のように信号授受の高速化及び大容量化を実現するために、光配線による光伝送結合技術が開発されている（例えば、後記の非特許文献１及び非特許文献２参照。）。光配線は、電子機器間、電子機器内のボード間又はボード内のチップ間など、種々の個所に適用可能である。例えば図１８に示すように、チップ間のような短距離間の信号の伝送には、チップが搭載されているプリント配線板５０上に光導波路５１を形成し、この光導波路５１を信号変調されたレーザー光等の伝送路とした光伝送・通信システムを構築することができる。
【０００９】
また、図１９に示すように、光導波路５１はクラッド５２及び５３と、これらのクラッド５２、５３間に挟着されたコア５４とからなり、クラッド５２の端部にはレンズ部５５が配されている。また、コア５４の光入出射端面５６ａ、５６ｂはそれぞれ、傾斜面、例えば４５°ミラー面に形成されている。
【００１０】
以下に、光導波路５１の製造方法について、図２０を参照して説明する。
【００１１】
まず、図２０（ａ）に示すように、レンズ部５５を含むクラッド５２に対応した形状を有する上型５７及び下型５８を用い、図２０（ｂ）に示すようなレンズ部５５付きのクラッド５２を作製する。
【００１２】
次に、図２０（ｃ）に示すように、コア５４に対応した形状の凹部５９を有する型６０を用い、この凹部５９にコア材５４ａを充填する。次いで、図２０（ｄ）に示すように、コア材５４ａ上に上記のようにして作製したレンズ部５５付きのクラッド５２を押圧しながら、ＵＶ照射してコア材５４ａを硬化する。次いで、図２０（ｅ）に示すように、クラッド５２とコア５４とからなる接合体と、型６０とを剥離する。
【００１３】
そして、図２０（ｆ）に示すように、射出成形等によって作製したクラッド５３をコア５４に接合すれば、光導波路５１を得ることができる。
【００１４】
以下に、コア５４の成形に用いる型６０の製造方法について、図２１を参照して説明する。
【００１５】
まず、図２１（ａ）に示すように、支持体６１上にレジスト６２を設ける。そして、図２１（ｂ）に示すように、レジスト６２の端面６３を加工刃６４などを用いて傾斜面に加工する。
【００１６】
次に、図２１（ｃ）に示すように、このレジスト６２上にＮｉ等を用いてめっき６５を施し、次いで、図２１（ｄ）に示すように、支持体６１及びレジスト６２と、Ｎｉ等のめっき６５を剥離すれば、コア５４に対応した形状の凹部５９を有する型６０を作製することができる。
【００１７】
【非特許文献１】日経エレクトロニクス、“光配線との遭遇”２００１年１２月３日の１２２頁、１２３頁、１２４頁、１２５頁、図４、図５、図６、図７
【非特許文献２】NTT R&D, vol.48, no.3, pp.271-280 (1999)
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記の従来例による型の製造方法では、図２１（ｂ）に示すように、加工刃６４などを用いてレジスト６２の端面６３を傾斜面に加工するためには、支持体６１に達する深さ位置まで切り込みを入れなくてはならない。このように支持体６１に切り込み溝６７が形成されると、図２１（ｄ）に示すように、型６０において、レジスト６３の傾斜面６３が転写してなる傾斜面６３’の周辺部に突起部６６が存在してしまう。型６０において、傾斜面６３’の周辺部に突起部６６が存在すると、図２０（ｄ）に示すように、この型６０を用いてコア５４とクラッド５２との接合体を作製するのに際し、突起部６６によってコア５４とクラッド５２との接合強度が弱くなり、光導波路の信頼性が低下する。また、突起部６６が邪魔して前記接合体の作製自体が困難になる。
【００１９】
これを解決するために、高精度な加工機を用い、光漏れを抑制できる最大膜厚１．５μｍ以下に突起部の高さを抑えるよう、切り込み溝の深さを抑制制御し、加工する方法がある。しかしながら、この方法では、非常に高精度な装置管理が必要となるため、型の作製及び光導波路の作製において、大幅なコストダウンが困難である。
【００２０】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、信頼性が高く、容易でありかつ低コストな光導波路の製造方法及びこれに用いられる型の製造方法を提供することにある。
【課題を解決するための手段】
【００２１】
即ち、本発明は、クラッドとコアとの接合体からなり、前記コアを通して光が導かれるように構成されている光導波路の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去して型を作製する工程と、
前記型を用いて前記コアを成形する工程と
を有する、光導波路の製造方法に係るものである。
【００２２】
また、コアの成形に用いられる型の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去する工程と
を有する、型の製造方法に係るものである。
【００２３】
ここで、本発明において前記「コア」とは、単一のコアに限らず、複数個のアレイも含む意味である。
【発明の効果】
【００２４】
本発明によれば、前記パターニングされたパターン材の前記端面を傾斜面に加工するに際し、上記の従来例のように、加工刃などを用いて前記支持体に達する深さ位置まで切り込みを形成し、前記型材に前記突起部が存在しても、前記突起部を除去する工程を有するので、この突起部が前記接合体の作製に悪影響を及ぼすことは無い。従って、前記パターニングされたパターン材の前記端面を傾斜面に加工する際に、前記加工刃を前記支持体に深く切り込ませることができ、前記加工刃の食い付きがよくなり、刃先振動が減少し、結果として、加工面精度、面粗度が向上する。
【００２５】
さらに、前記突起部を除去する工程を有するので、従来例のように、高精度な加工機を用い、前記突起部の高さを最大膜厚１．５μｍ以下に抑えるよう、切り込み溝の深さを抑制制御する必要がないので、大幅なコストダウンが可能となる。
【００２６】
従って、本発明に基づく製造方法は、信頼性が高く、容易でありかつ低コストである。
【発明を実施するための最良の形態】
【００２７】
本発明において、前記コアは入射した信号光を導波する役割を果たし、前記クラッドは前記コア内に信号光を閉じ込める役割を果たす。前記コアは高い屈折率を持つ材料からなり、前記クラッドは前記コアより低い屈折率の材料で構成されている。
【００２８】
また、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）によって前記突起部を除去して平坦化することが望ましい。これにより、前記型において、前記パターン材の形状が転写してなる凹部側壁のエッジが１μｍ程度のＲ断面形状となり、前記コアと前記クラッドとからなる前記接合体と、前記型との離型性が大幅に向上する。また、前記コアと前記クラッドとの接着面積が増え、製品の歩留りが向上し、一層のコストダウンが可能となる。
【００２９】
また、前記パターン材として感光性レジストを用い、前記感光性レジストを露光及び現像処理し、その端面を前記傾斜面に加工することが好ましい。
【００３０】
また、前記傾斜面を含む前記パターン材上に前記型材としてのめっき（例えばＮｉ）を施すことが好ましい。
【００３１】
そして、前記型にコア材を充填し、前記コア材上に前記クラッドを配して、前記コア材を硬化し、前記型と、前記コア及び前記クラッドとを剥離することにより、前記接合体を得ることが好ましい。
【００３２】
本発明に基づく製造方法により得られる光導波路は、光導波路で効率良く所定の光束に集光されて出射し、或いは光導波路に効率良く入射した後に出射した信号光を次段回路の受光素子（光配線やフォトディテクタ等）に入射させるように構成した光配線等の光情報処理装置として好適に用いることができる。
【００３３】
以下、本発明の好ましい実施の形態を図面を参照して説明する。
【００３４】
第１の実施の形態
図１及び図２は、本発明に基づく型の製造方法の一例を工程順に示す概略図である。また、図３は、本発明に基づく製造方法により得られる型の概略平面図（ａ）、及び一部概略断面図（ｂ）である。図４は、本発明に基づく光導波路の製造方法の一例を工程順に示す概略断面図である。
【００３５】
まず、図１（ａ）及び図２（ａ）に示すように、支持体１上に前記パターン材としての感光性レジスト２を配する。次いで、図２（ｂ）に示すように、感光性レジスト２を露光及び現像処理し、所望とする前記コア形状にパターニングする。例えば、感光性レジスト２は、支持体１上に複数個が並んで配列され、各感光性レジスト２の端面３ａの位置が長さ方向において揃っている。
【００３６】
次に、図１（ｂ）及び図２（ｃ）に示すように、パターニングされた感光性レジスト２の端面３ａを加工刃４などを用いて傾斜面（例えば４５°面）３に加工する。
【００３７】
次に、図１（ｃ）に示すように、傾斜面３を含む感光性レジスト２上に型材５としてのめっき（例えばＮｉ）を施す。具体的には、感光性レジスト２上に、無電解めっき法によって薄膜めっきを形成した後、電解めっき法によってこれを厚膜化してもよく、或いは、無電解めっき法により所望とする厚さのめっきを形成してもよい。これにより、感光性レジスト２の傾斜面３を含む形状が型材５に転写される。次いで、図１（ｄ）に示すように、支持体１及び感光性レジスト２と、型材５とを剥離する。
【００３８】
次に、図１（ｅ）に示すように、型材５において、感光性レジスト２の傾斜面３が転写してなる傾斜面３’の周辺部に存在する突起部６を除去する。具体的には、ＣＭＰによって突起部６を除去して平坦化するのが望ましい。例えば、突起部６は高さ数μｍの微小な突起であるため、数十秒のＣＭＰ研磨で除去することが可能である。一般的なメタルＣＭＰでは、前記めっきとしてのＮｉの研磨レートは５００ＮＭ／Ｍｉｎであり、更に突起部６はその３〜５倍で除去されるため、実際では３０秒程度で十分平坦化が可能であった。このように、ＣＭＰによって突起部６を除去して平坦化すれば、図３（ｂ）に示すように、型７において、感光性レジスト２の形状が転写してなる凹部８の側壁のエッジが１μｍ程度のＲ断面形状となる。
【００３９】
以上のようにして、図１（ｆ）及び図３に示すように、前記コアの形状に対応した凹部８を有する型７を作製することができる。なお、図３（ａ）は、図１（ｆ）に示す型７のＡ方向から見た概略平面図であり、図３（ｂ）は、図１（ｆ）に示す型７のＢ−Ｂ’線一部概略断面図である。
【００４０】
次に、図４（ａ）に示すように、型７の凹部８にコア材９ａを充填する。次いで、図４（ｂ）に示すように、コア材９ａ上に射出成形等によって作製したレンズ部１０付きのクラッド１１を押圧しながら、ＵＶ照射などによってコア材９ａを硬化する。
【００４１】
次に、図４（ｃ）に示すように、型７と、コア９及びクラッド１１とを剥離することにより、クラッド１１とコア９とからなる接合体１２を得ることができる。なお、本発明に基づく製造方法のように、ＣＭＰによって突起部６を除去して平坦化すれば、図３（ｂ）に示すように、型７において、感光性レジスト２の形状が転写してなる凹部８の側壁のエッジが１μｍ程度のＲ断面形状となり、コア９とクラッド１１とからなる接合体１２と、型７との離型性が大幅に向上する。また、コア９とクラッド１１との接着面積が増え、製品の歩留りが向上し、一層のコストダウンが可能となる。
【００４２】
次いで、図示省略したが、コア９のクラッド１１とは反対の面側に、他のクラッドを配すればよい。
【００４３】
以上のようにして、前記光導波路を作製することができる。
【００４４】
本発明に基づく製造方法によれば、パターニングされた感光性レジスト２の端面３ａを傾斜面３に加工するに際し、上記の従来例のように、加工刃４などを用いて支持体１に達する深さ位置まで切り込みを形成し、型材５に突起部６が存在しても、突起部６を除去する工程を有するので、この突起部６が接合体１２の作製に悪影響を及ぼすことは無い。従って、感光性レジスト２の端面３ａを傾斜面３に加工する際に、加工刃４を支持体１に深く切り込ませることができ、加工刃４の食い付きがよくなり、刃先振動が減少し、結果として、加工面精度、面粗度が向上する。
【００４５】
さらに、突起部６を除去する工程を有するので、従来例のように、高精度な加工機を用い、突起部６の高さを最大膜厚１．５μｍ以下に抑えるよう、切り込み溝１４の深さを抑制制御する必要がないので、大幅なコストダウンが可能となる。
【００４６】
従って、本発明に基づく製造方法は、信頼性が高く、容易でありかつ低コストである。
【００４７】
第２の実施の形態
本発明に基づく製造方法により作製される光導波路は、この光導波路の前記コアに光を入射させる光入射部（例えば、レーザー等の発光素子）と、前記コアからの出射光を受け入れる受光部（例えば、フォトダイオード等の受光素子）とから構成した光配線等の光情報処理装置として好適に用いることができる。
【００４８】
図５は、上記の第１の実施の形態による製造方法で作製された光導波路１５と、この光導波路１５のコア９に光を入射させる光入射部（例えば、レーザー等の発光素子）１６と、コア９からの出射光を受け入れる受光部（例えば、受光素子）１７とを有する、光情報処理装置１８の概略図である。
【００４９】
本実施の形態において、４５°ミラー面である光入射部１９ａ及び光出射部１９ｂを有するコア９は、図５（ｂ）に示すように、複数個が並んで配列されており、各コア９の光入出射部１９ａ、１９ｂの位置が長さ方向において揃っている。
【００５０】
また、発光素子１６は、各コア９の光入射部１９ａに対応する位置にそれぞれ配置されている。なお、図示省略したが、各発光素子１６の間隙には、発光素子１６と半導体チップ（図示省略）との間の電気的な接続を行う貫通電極（図示省略）が配置されている。なお、受光素子１７においても、上記の発光素子１６と同様である。
【００５１】
図５に示す光情報処理装置１８では、コア９の並ぶ配列ピッチと同じピッチで、発光素子１６や受光素子１７が配列することとなる。
【００５２】
この動作メカニズムは、一方の半導体チップ（図示省略）から発信される電気信号が光信号に変換されて、各発光素子１６から光信号として出射される。出射された光信号は、レンズ部１０によって集束され、コア９の光入射部１９ａに入射し、４５°ミラー面から構成される光入射部１９ａにおいて反射し、コア９が延伸する導波方向に導波され、他方の４５°ミラー面からなる光出射部１９ｂにおいて再び反射してコア９の光出射部１９ｂから出射する。光導波路１５から出射された光信号は、レンズ部１０を介して対応する受光素子１７に受光されて電気信号に変換され、他方の半導体チップ（図示省略）に電気信号として伝送される（以下、他の実施の形態も同様。）。
【００５３】
なお、上記にコア９の光入出射部１９ａ、１９ｂの位置が長さ方向において揃っている例を挙げて説明したが、これに限らず、例えば、図６〜図８のような構造であってもよい。
【００５４】
図６では、コア９は複数並んで配列されており、また、各コア９の光入出射部１９ａ、１９ｂが、隣接する他のコア９の光入出射部１９ａ、１９ｂに対して長さ方向にずれて形成されている。この場合、発光素子アレイ１６ａは、各コア９の光入射部１９ａに対応する位置に配置された複数の発光素子１６を備える（これは、受光素子アレイ１７ａの受光素子１７についても同様である。）。
【００５５】
これによれば、各コア９の光入出射部１９ａ、１９ｂが、隣接する他のコア９の光入出射部１９ａ、１９ｂに対して長さ方向にずれて形成されているので、コア９の長さ方向において配列する発光素子１６同士のピッチは、上記の長さ方向のズレ量だけの大きさとなる。例えば、隣接するコア９の光入出射部１９ａ、１９ｂを延伸方向において１００μｍだけずらした場合には、コア９の長さ方向において配列する発光素子１６同士のピッチは１００μｍとなる。これは、受光素子１７においても同様である。
【００５６】
また、コア９の配列方向に並ぶ発光素子１６のピッチは、複数個のコア９の配列ピッチの合計分だけの大きさとなる。例えば、各コア９が２０μｍの配列ピッチで配列している場合には、コア９の配列方向に並ぶ発光素子１６のピッチは、１００μｍとなる。
【００５７】
このように、各コア９の光入出射部１９ａ、１９ｂが、隣接する他のコア９の光入出射部１９ａ、１９ｂに対して長さ方向にずれて形成されていることにより、コア９に対応して配置される光素子（発光素子、受光素子を併せて称する。以下、同様。）１６、１７を二次元的に配置することができ、光素子１６、１７を１００μｍピッチ程度で配置しながら、コア９を２０μｍピッチにまで集積することが可能となっている。
【００５８】
即ち、光素子１６、１７の距離を光干渉や素子発熱によりクロストークの影響を避けるためのピッチで配列させつつ、コア９の集積度を向上させることが可能となる。
【００５９】
また、コア９を高集積化させつつ、光素子１６、１７を二次元的に配列することにより、無駄なスペースが無くなり、一素子当たりの基板占有面積を削減することができる。このため、一層のコストダウンを図ることができる。
【００６０】
図７では、各コア９−１、９−２の光入出射部１９ａ、１９ｂは、隣接する他のコア９−１、９−２の光入出射部１９ａ、１９ｂに対して長さ方向にずれて形成されている。即ち、光入出射部１９ａ、１９ｂの位置がずれた２つの第１のコア９−１及び第２のコア９−２を一単位として、繰り返し配列されている。そして、各コア９の長さ方向の一方側において、第１のコア９−１の光入射部１９ａに対応して配置された発光素子１６を複数有する発光素子アレイ１６ａ−１と、第２のコア９−２の光出射部１９ｂに対応して配置された受光素子１７を複数有する受光素子アレイ１７ａ−２が配置されている。また、各コア９の長さ方向の他方側において、第１のコア９−１の光出射部１９ｂに対応して配置された受光素子１７を複数有する受光素子アレイ１７ａ−１と、第２のコア９−２の光入射部１９ａに対応して配置された発光素子１６を複数有する発光素子アレイ１６ａ−２が配置されている。即ち、この光情報処理装置１８では、並列に配置された各コア９−１、９−２に対し、発光素子１６及び受光素子１７が交互に配置されている。そのため、各コア９−１、９−２は、互いに隣接する他のコア９−１、９−２に対し逆方向に光を導波する。
【００６１】
これによれば、上記した図６のような構造と同等の効果が得られると共に、並列に配置された各コア９−１、９−２に対し、発光素子１６及び受光素子１７が交互に配置されていることから、例えば、半導体チップの特定の回路に接続する入出力パッドに対応する発光素子１６及び受光素子１７の位置は、図７（ａ）のＣ部に示すように近接配置されていることから、電気配線の長さを短くすることができ、高周波対策が容易になるという効果がある。
【００６２】
図８では、並列に配置された各コア９に対し、発光素子１６及び受光素子１７が交互に配置されており、各コア９は、互いに隣接する他のコア９に対し逆方向に光を導波する。また、各光素子アレイ１６ａ−１、１６ａ−２、１７ａ−１、１７ａ−２における光素子１６、１７は、図８（ｃ）に示すように、隣り合う他の光素子１６、１７に対し、コア９の長さ方向にずれて配置されている。
【００６３】
これによれば、各光素子アレイ１６ａ−１、１６ａ−２、１７ａ−１、１７ａ−２において光素子１６、１７が直線的に配列している場合に比べて、光素子１６、１７間のピッチを大きくとることができることから、上記の図７のような構造の効果を維持しつつ、光素子１６、１７間の距離を光干渉や素子発熱によるクロストークの影響を避けるためのピッチで配列させることができ、コア９の集積度を向上させることが可能となる。
【００６４】
第３の実施の形態
本発明に基づく製造方法により作製される光導波路は、プリント配線板上に直接実装することができるが、この他に、前記光導波路をソケットに設置して光電複合装置とし、この光電複合装置をプリント配線板上に実装してもよい。
【００６５】
図９は、前記ソケットの概略斜視図である。図９（ａ）は、前記ソケットの光導波路が設置される面側から見た概略斜視図であり、図９（ｂ）は、図９（ａ）の反対の面側から見た概略斜視図である。
【００６６】
図９に示すように、ソケット２０には、本発明に基づく製造方法により作製される光導波路を位置決めして固定するための、凹凸構造からなる位置決め手段が設けられている。具体的には、前記凹凸構造が、前記光導波路を嵌め込んでその幅方向を位置決めするための凹部２１と、前記光導波路の長さ方向を位置決めするための突起部２２とを有している。また、凹部２１の深さは、前記光導波路の厚さよりも大きい。
【００６７】
また、ソケット２０の前記凹凸構造の凸面２３には、ソケット２０の表及び裏面とを導通するための導通手段、例えばターミナルピン２４が設けられている。そして、この凹凸構造の凸面２３上に、後述するように、前記発光素子及び／又は前記受光素子が実装されたインターポーザーが固定される。
【００６８】
ソケット２０の材質としては絶縁性樹脂であれば、従来公知の材料を用いることができ、例えばガラス入りＰＥＳ（ポリエチレンスルフィド）樹脂、ガラス入りＰＥＴ（ポリエチレンテレフタレート）樹脂等が挙げられる。このようなソケット２０の材料は、その種類、絶縁性、信頼性等のデータが既に多く存在し、また扱っているメーカーも多岐に渡る。従って、機能、コスト、信頼性等の全てにおいて受け入れ易い構造物であり、既存のプリント配線板実装プロセスとの融合も図り易い。
【００６９】
図１０は、本発明に基づく製造方法により作製される光導波路１５をソケット２０に設置してなる光電複合装置２５の概略図である。図１０（ａ）は、光電複合装置２５の概略斜視図であり、図１０（ｂ）は、図１０（ａ）の分解図である。
【００７０】
図１０に示すように、光電複合装置２５は、一対のソケット２０と、このソケット２０に設置された光導波路１５とを有し、この一対のソケット２０間に光導波路１５が架け渡されている。なお、光導波路１５は、本発明に基づく製造方法により作製される。このとき、光導波路１５は、後述するプリント配線板とは非接触となっているので、半導体チップの放熱により、光導波路１５が破壊されるのを効果的に防止することができる。
【００７１】
また、ソケット２０の前記凹凸構造の凸面２３上に、半導体チップ２６ａ、２６ｂと、前記発光素子（図示省略。例えばレーザー）及び／又は受光素子（図示省略）とが実装されたインターポーザー２７が固定されている。
【００７２】
インターポーザー２７は、例えば図１１に示すように、一方の面側には半導体チップ２６が実装されており（図１１（ａ））、他方の面側には光導波路１５に光入射を行うための発光素子アレイ１６ａと、光導波路１５からの出射光を受けるための受光素子アレイ１７ａとが実装され、周辺部にはその他の信号配線用の電極（例えば電源配線、ＤＣ信号等）２８が設けられている（図１１（ｂ））。なお、発光素子アレイ１６ａ及び受光素子アレイ１７ａは、光導波路１５の各光入出射部に対応する位置に配置された複数の発光素子及び受光素子を備える（図示省略）。各発光素子及び受光素子の間隙には、発光素子及び受光素子と半導体チップとの間の電気的接続を行う貫通電極が配置されている（図示省略）。
【００７３】
そして、凹部２１に光導波路１５が設置されてなる一対のソケット２０と、インターポーザー２７とを固定するに際し、インターポーザー２７の発光素子アレイ１６ａ及び／又は受光素子アレイ１７ａが実装された面側をソケット２０の凸面２３と接するように構成し、またソケット２０のターミナルピン２４とインターポーザー２７のその他の信号配線用の電極２８とを電気的に接続するように固定する。
【００７４】
また、上述したように、ソケット２０の凹部２１の深さを、光導波路１５の厚さよりも大きく形成することにより、図１０（ａ）に示すように、光導波路１５の一方の面２９側と、インターポーザー２７の発光素子アレイ１６ａ及び／又は受光素子アレイ１７ａが実装されている面側との間に空間３０を形成することができる。
【００７５】
上記したように、ソケット２０上に、インターポーザー２７を介して半導体チップ２６を実装し、及び光導波路１５の一方の面２９側と、インターポーザー２７の発光素子アレイ１６ａ及び／又は受光素子アレイ１７ａが実装されている面側との間に空間３０を形成することにより、光電複合装置２５の使用時に半導体チップ２６が発熱しても、この熱によって光導波路１５が破壊されるのを効果的に防ぐことができる。
【００７６】
このような光電複合装置２５は、光導波路１５が光配線として用いられる光配線システムを構成することができる。即ち、図１２に示すように、この光電複合装置２５をプリント配線板３１に電気的に接続された状態で固定する。
【００７７】
この動作メカニズムは、一方の半導体チップ２６ａから発信される電気信号が光信号に変換されて、発光素子アレイ１６ａの各発光素子（図示省略）からレーザー光による光信号として出射される。出射された光信号は、光導波路１５における対応するレンズ部１０によって集束され、コア９の光入射部１９ａに入射し、コア９が延伸する導波方向に導波され、他方のコア９の光出射部１９ｂから出射する。そして、光導波路１５から出射された光信号は、受光素子アレイ１７ａの対応する受光素子（図示省略）に受光されて電気信号に変換され、他方の半導体チップ２６ｂに電気信号として伝送される。
【００７８】
このような光電複合装置２５によれば、本発明に基づく製造方法により作製される光導波路１５をソケット２０の凹部２１に設置された状態でプリント配線板３１に電気的に接続することができるので、既存のプリント配線板３１の実装構造をそのまま利用できる構造である。従って、プリント配線板３１上にソケット２０が設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成することが可能である。
【００７９】
また、光導波路１５が高熱プロセスに弱くても、例えば、プリント配線板３１にソケット２０を固定し、更にはんだリフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、ソケット２０の凹部２１に光導波路１５を設置することができるので、光導波路１５が高温によるダメージをこうむることなしにその自走を行うことが可能である。
【００８０】
また、プリント配線板３１と比較して剛性の高い樹脂によってソケット２０を作製でき、このソケット２０上で、前記発光素子及び／又は前記受光素子及び光導波路１５間の光結合を行うことができるため、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により、数μｍオーダーの組立て精度は確保可能である。従って、光バスの高密度化も可能となる。
【００８１】
さらに、半導体チップ２６と、発光素子アレイ１６ａ及び／又は受光素子アレイ１７ａとを、インターポーザー２７を介してその上下面に近接させて設置することができるので、半導体チップ２６と、前記発光素子及び／又は前記受光素子との間の配線長を短くすることができる。従って、電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度も向上させることが可能となる。
【００８２】
また、光導波路１５がソケット２０の凹部２１に設置された状態でプリント配線板３１に電気的に接続することができるので、プリント配線板３１の高密度配線とその設計の自由度を確保しながら光配線システムを安価かつ高い自由度でプリント配線板３１上に展開することが可能となり、プリント配線板３１上での高速分散処理、電子機器トータルでの高機能化、及び開発の短ＴＡＴ（turn around time）化等が期待できる。
【００８３】
ここで、図１３は、光電複合装置２５をプリント配線板３１上に展開した例を示す模式図である。例えば、光導波路モジュールを規格化することで、４方向に自在に展開することが可能となる。
【００８４】
第４の実施の形態
本発明に基づく製造方法により作製される光導波路と、この光導波路の前記コアに光を入射させる前記光入射部と、前記コアからの出射光を受け入れる前記受光部とを有する前記光情報処理装置の入力側に入力信号を供給する回路素子を設け、また出力側に出力信号を受ける回路素子を設けることにより、電子機器を構成することができる。この場合、前記光入射部に、パラレル入力信号をシリアル入力信号に変換する変換器がドライバアンプを介して接続され、前記受光部に、シリアル出力信号をパラレル出力信号に変換する変換器がトランスインピーダンスアンプ及びＩ／Ｖ変換アンプを介して接続されているのがよい。
【００８５】
図１４は、上記の電子機器としてのコンピュータシステム２００の構成を示している。このコンピュータシステム２００は、ＣＰＵ（Central Processing Unit）２０１と、メモリコントローラとしてのノースブリッジ２０２と、ＤＲＡＭ（Dynamic Random Access Memory）２０３と、Ｉ／Ｏコントローラとしてのサウスブリッジ２０４と、バス２０５と、ネットワークインタフェース（ネットワークＩ／Ｆ）２０６と、記憶装置２０７と、その他の入出力装置（Ｉ／Ｏ装置）２０８とを備える。
【００８６】
ノースブリッジ２０２は、光配線として構成された上記の光情報処理装置２１０ａを介してＣＰＵ２０１に接続されている。また、サウスブリッジ２０４は、光配線として構成された光情報処理装置２１０ｂを介してノースブリッジ２０２に接続されていると共に、さらに光配線２１０ａを介してＣＰＵ２０１に接続されている。また、ＤＲＡＭ２０３は、光配線として構成された光情報処理装置２１０ｃを介してノースブリッジ２０２に接続されている。ＣＰＵ２０１は、ＯＳ（Operating System）及びアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ２０２は、メモリ２０３へのアクセスを統括制御する。
【００８７】
バス２０５は電気配線２１４を介してサウスブリッジ２０４に接続されている。また、ネットワークインタフェース２０６、記憶装置２０７及びその他のＩ／Ｏ装置２０８はそれぞれ、バス２０５に接続されている。記憶装置２０７は、ＨＤＤ（Hard Disk Drive）、ＤＶＤ（Digital Versatile Disk）ドライブ、ＣＤ（Compact Disk）ドライブなどである。Ｉ／Ｏ装置２０８は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。
【００８８】
図１５は、図１４における光配線として構成された光情報処理装置２１０ａ、ｂ、ｃ（但し、図１５では光配線２１０と記載している。）の構成例を示している。この光配線２１０は、Ｎチャネル分の光伝送系２２０−１〜２２０−Ｎを有している。光伝送系２２０−１〜２２０−Ｎはそれぞれ、第１の回路から第２の回路に光信号を伝送する第１の伝送系２２１と、第２の回路から第１の回路に光信号を伝送する第２の伝送系２２２とからなっている。ここで、図１４における光配線２１０ａを考える場合、前記第１の回路とはＣＰＵ２０１を示し、前記第２の回路とはノースブリッジ２０２を示す。図１４における光配線２１０ｂを考える場合、前記第１の回路とはノースブリッジ２０２を示し、前記第２の回路とはサウスブリッジ２０４を示す。図１４における光配線２１０ｃを考える場合、前記第１の回路とはＤＲＡＭ２０３を示し、前記第２の回路とはノースブリッジ２０２を示す。また、光配線２１０は、図７に示すような光導波方向を有するよう構成された例を挙げる。
【００８９】
第１の伝送系２２１は、パラレル／シリアル変換器（Ｐ／Ｓ変換器）２２１ａ、ドライバアンプ２２１ｂ、前記発光素子としての半導体レーザー２２１ｃ、本発明に基づく製造方法により作製される光導波路２２１ｄ、受光素子としてのフォトダイオード２２１ｅ、トランスインピーダンスアンプ（ＴＩＡ）２２１ｆ、Ｉ／Ｖ変換アンプ（ＩＶＡ）２２１ｇ及びシリアル／パラレル変換器（Ｓ／Ｐ変換器）２２１ｈを備えている。この場合、Ｐ／Ｓ変換器２２１ａ、ドライバアンプ２２１ｂ及び半導体レーザー２２１ｃは前記第１の回路側に配置され、フォトダイオード２２１ｅ、ＴＩＡ２２１ｆ、ＩＶＡ２２１ｇ及びＳ／Ｐ変換器２２１ｈは前記第２の回路側に配置される。また、光導波路２２１ｄは、上記の各実施の形態で説明した本発明に基づく製造方法により作製され、半導体レーザー２２１ｃから出射された光信号を効果的に入射するよう配置されると共に、光導波路２２１ｄを導波して出射された光信号がフォトダイオード２２１ｅに効果的に受光されるよう配置される。
【００９０】
また、第２の伝送系２２２は、第１の伝送系２２１と同様に、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ、半導体レーザー２２２ｃ、本発明に基づく製造方法により作製される光導波路２２２ｄ、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇ及びＳ／Ｐ変換器２２２ｈを備えている。この場合、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ及び半導体レーザー２２２ｃは前記第２の回路側に配置され、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇ及びＳ／Ｐ変換器２２２ｈは前記第１の回路側に配置される。また、光導波路２２２ｄは、上記の各実施の形態で説明した本発明に基づく製造方法により作製され、半導体レーザー２２２ｃから出射された光信号を効果的に入射するよう配置されると共に、光導波路２２２ｄを導波して出射された光信号がフォトダイオード２２２ｅに効果的に受光されるよう配置される。
【００９１】
ここで、Ｐ／Ｓ変換器２２１ａ、２２２ａはそれぞれ、伝送すべきデータ、例えばｂ0〜ｂ7の８ビットパラレルデータをシリアルデータに変換する。ドライバアンプ２２１ｂ、２２２ｂはそれぞれ、Ｐ／Ｓ変換器２２１ａ、２２２ａで得られたシリアルデータに基づいて半導体レーザー２２１ｃ、２２２ｃを駆動し、この半導体レーザー２２１ｃ、２２２ｃからシリアルデータに対応した光信号を発生させる。ＴＩＡ２２１ｆ、２２２ｆはそれぞれ、フォトダイオード２２１ｅ、２２２ｅからの光電変換による電流信号を、後続のＩＶＡ２２１ｇ、２２２ｇに供給する際に、インピーダンスマッチングをとる。ＩＶＡ２２１ｇ、２２２ｇはそれぞれ、ＴＩＡ２２１ｆ、２２２ｆの出力信号である電流信号を電圧信号に変換する。Ｓ／Ｐ変換器２２１ｈ、２２２ｈはそれぞれ、ＩＶＡ２２１ｇ、２２２ｇの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。
【００９２】
次に、前記第１の回路から前記第２の回路にデータを伝送する際の動作について説明する。前記第１の回路からの伝送すべき８ビットのパラレルデータがＰ／Ｓ変換器２２１ａでシリアルデータに変換され、このシリアルデータがドライバアンプ２２１ｂに供給される。このドライバアンプ２２１ｂにより半導体レーザー２２１ｃが駆動され、この半導体レーザー２２１ｃからシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路２２１ｄを導波し、前記第２の回路側に伝送される。
【００９３】
前記第２の回路側では、光導波路２２１ｄを導波し、出射された光信号がフォトダイオード２２１ｅに受光される。このフォトダイオード２２１ｅからの光電変換による電流信号が、インピーダンスマッチング用のＴＩＡ２２１ｆを介してＩＶＡ２２１ｇに供給され、電圧信号に変換される。そして、このＩＶＡ２２１ｇの出力信号である、伝送されてきたシリアルデータがＳ／Ｐ変換器２２１ｈでパラレルデータに変換され、前記第２の回路へと伝送される。
【００９４】
このようにして、前記第１の回路から前記第２の回路にデータの伝送が行われる。なお、詳細説明は省略するが、前記第２の回路から前記第１の回路にデータを伝送する際の動作についても上記と同様に行われる。図１５に示す光配線２１０では、Ｎチャネル分の光伝送系２２０−１〜２２０−Ｎを有しているので、Ｎチャネル分のデータ送受信を並行して行うことができる。
【００９５】
上述したコンピュータシステム２００においては、図示しないプリント配線板（マザーボード）上に、電子部品としてのＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３、サウスブリッジ２０４及びバス２０５等をそれぞれ構成する半導体チップ、及び光配線として構成された光情報処理装置２１０が実装される。
【００９６】
本実施の形態によれば、電子機器内のチップ間において光配線として構成された前記光情報処理装置を適用しているので、信号授受の高速化及び大容量化を実現することができる。
【００９７】
また、光配線２１０における光導波路２２１ｄ、２２２ｄは、本発明に基づく製造方法によって作製されるので、上述した各実施の形態と同様の効果が奏せられる。
【００９８】
従って、本発明に基づく製造方法により作製される光導波路２２１ｄ、２２２ｄを用いて構成される電子機器は、安定した光入射及び光出射を行うことができる。
【００９９】
第５の実施の形態
図１６は、上記の電子機器としてのゲーム機３００の構成を示している。このゲーム機３００は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインＣＰＵ３０１と、画像処理を行うグラフィックプロセッサ（ＧＰ）３０２と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース（ネットワークＩ／Ｆ）３０３と、インタフェース処理を行うＩＯプロセッサ（ＩＯＰ）３０４と、ＤＶＤやＣＤ等の光ディスク３０５の読み出し制御や読み出されたデータのデコードを行う光ディスク制御部３０６と、メインＣＰＵ３０１に接続されるメインメモリとしてのＤＲＡＭ３０７と、ＩＯプロセッサ３０４が実行する命令やデータを保持するためのＩＯＰメモリ３０８と、主にオペレーティングシステム用のプログラムが格納されたＯＳ−ＲＯＭ３０９と、音声信号処理を行うサウンドプロセッサユニット（ＳＰＵ）３１０と圧縮波形データを格納するサウンドバッファ３１１とを基本構成として備えている。
【０１００】
メインＣＰＵ３０１とネットワークＩ／Ｆ３０３は、光配線２１０ｄにより接続されている。メインＣＰＵ３０１とグラフィックプロセッサ３０２は、光配線２１０ｅにより接続されている。
【０１０１】
なお、光配線２１０ｄ、２１０ｅはそれぞれ、上記した図１５に示すように構成されており、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、及びメインＣＰＵ３０１とグラフィックプロセッサ３０２の間では、光信号によってデータの送受信が行われる。
【０１０２】
メインＣＰＵ３０１とＩＯプロセッサ３０４は、ＳＢＵＳ３１４により接続されている。ＩＯプロセッサ３０４と、光ディスク制御部３０６、ＯＳ−ＲＯＭ３０９及びサウンドプロセッサユニット３１０は、ＳＳＢＵＳ３１５により接続されている。
【０１０３】
メインＣＰＵ３０１は、ＯＳ−ＲＯＭ３０９に格納されたプログラムや、光ディスク３０５から読み出されてＤＲＡＭ３０７にロードされたり、或いは通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ３０２は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。
【０１０４】
ＩＯプロセッサ３０４には、コントローラ（図示せず）が接続されるコントローラポート３２１、メモリカード（図示せず）が装填されるメモリカードスロット３２２、ＵＳＢ接続端子３２３及びＩＥＥＥ１３９４接続端子３２４が接続されている。これにより、ＩＯプロセッサ３０４は、コントローラポート３２１を介して接続されたコントローラ、メモリカードスロット３２２を介して接続されたメモリカード、ＵＳＢ接続端子３２３を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。
【０１０５】
サウンドプロセッサユニット３１０は、サウンドバッファ３１１に格納されている圧縮波形データを、メインＣＰＵ３０１からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。
【０１０６】
上述したゲーム機３００においては、図示しないプリント配線板（マザーボード）上に、メインＣＰＵ３０１等の基本構成電子部品としての半導体チップ、及び光配線として構成された光情報処理装置２１０ｄ、２１０ｅが実装される。
【０１０７】
本実施の形態によれば、電子機器内のチップ間において光配線として構成された前記光情報処理装置を適用しているので、信号授受の高速化及び大容量化を実現することができる。
【０１０８】
また、光配線２１０ｄ、２１０ｅにおける前記光導波路として、上述した本発明に基づく製造方法により作製される光導波路を適用するので、これを用いて構成される電子機器は、安定した光入射及び光出射を行うことができる。
【０１０９】
第６の実施の形態
図１７は、上記の電子機器としてのサーバ４００の構成を示している。このサーバ４００は、ＣＰＵ４０１、４０２と、チップセット４０３と、ネットワークインタフェース（ネットワークＩ／Ｆ）４０４と、メモリ４０５と、ＰＣＩブリッジ４０６と、ルータ４０７とを基本構成として備えている。
【０１１０】
チップセット４０３には、光配線２１０ｆ、２１０ｇを介してＣＰＵ４０１、４０２が接続されていると共に、光配線２１０ｈを介して、ネットワークＩ／Ｆ４０４が接続されている。ネットワークＩ／Ｆ４０４は、ネットワークとのインタフェースを行う。チップセット４０３は、ＣＰＵ４０１、４０２、ネットワークＩ／Ｆ４０４、メモリ４０５及びＰＣＩブリッジ４０６などを制御する。
【０１１１】
なお、光配線２１０ｆ、２１０ｇ、２１０ｈはそれぞれ、上記した図１５に示すように構成されており、ＣＰＵ４０１、４０２とチップセット４０３の間、及びチップセット４０３とネットワークＩ／Ｆ４０４の間では、光信号によってデータの送受信が行われる。
【０１１２】
また、チップセット４０３には、電気配線により、メモリ４０５、ＰＣＩブリッジ４０６及びルータ４０７が接続されている。
【０１１３】
ＰＣＩブリッジ４０６には、ＰＣＩバス４１４を介して、記憶装置などのＰＣＩデバイス４１５〜４１７が接続されている。ルータ４０７は、例えば、スイッチカード４２１及びラインカード４２２〜４２５から構成されている。ラインカード４２２〜４２５は、パケットの前処理を行うプロセッサであり、スイッチカード４２１はパケットの行き先をアドレスに従い切り替えるスイッチである。
【０１１４】
上述したサーバ４００においては、図示しないプリント配線板（マザーボード）上に、ＣＰＵ４０１、４０２、チップセット４０３等の基本構成電子部品としての半導体チップ、及び光配線として構成された光情報処理装置２１０ｆ、２１０ｇ、２１０ｈが実装される。
【０１１５】
本実施の形態によれば、電子機器内のチップ間において光配線として構成された前記光情報処理装置を適用しているので、信号授受の高速化及び大容量化を実現することができる。
【０１１６】
また、光配線２１０ｆ、２１０ｇ、２１０ｈにおける前記光導波路として、上述した本発明に基づく製造方法により作製される光導波路を適用するので、これを用いて構成される電子機器は、安定した光入射及び光出射を行うことができる。
【０１１７】
以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
【０１１８】
例えば、本発明に基づく製造方法により作製される光導波路は、レーザー光に信号を乗せた上述した光配線システムに好適であるが、これ以外にも、光源等の選択によりディスプレイ用などにも適用可能である。
【図面の簡単な説明】
【０１１９】
【図１】第１の実施の形態による、本発明に基づく製造方法の一例を工程順に示す概略断面図である。
【図２】同、本発明に基づく製造方法の一例を工程順に示す概略平面図である。
【図３】同、本発明に基づく製造方法により得られる型の概略図である。
【図４】同、本発明に基づく製造方法の一例を工程順に示す概略断面図である。
【図５】第２の実施の形態による、本発明に基づく製造方法により作製される光導波路を用いて構成した光情報処理装置の概略図である。
【図６】同、本発明に基づく製造方法により作製される光導波路を用いて構成した他の例の光情報処理装置の概略図である。
【図７】同、本発明に基づく製造方法により作製される光導波路を用いて構成した他の例の光情報処理装置の概略図である。
【図８】同、本発明に基づく製造方法により作製される光導波路を用いて構成した他の更に例の光情報処理装置の概略図である。
【図９】第３の実施の形態による、本発明に基づく製造方法によって作製された光導波路を設置するソケットの概略斜視図である。
【図１０】同、前記ソケットに本発明に基づく製造方法によって作製された光導波路を設置してなる光電複合装置の概略斜視図である。
【図１１】同、前記ソケットに接合するインターポーザーの概略斜視図である。
【図１２】同、前記光電複合装置をプリント配線板上に配した概略断面図である。
【図１３】同、前記光電複合装置の実装構造の一例の概略平面図である。
【図１４】第４の実施の形態による、本発明に基づく製造方法によって作製された光導波路を用いて構成された電子機器の一例を示す模式図である。
【図１５】同、前記電子機器において、光配線として構成された前記光情報処理装置の構成の一例を示す模式図である。
【図１６】第５の実施の形態による、本発明に基づく製造方法によって作製された光導波路を用いて構成された電子機器の一例を示す模式図である。
【図１７】第６の実施の形態による、本発明に基づく製造方法によって作製された光導波路を用いて構成された電子機器の一例を示し模式図である。
【図１８】従来例による、光導波路の実装構造を示す概略図である。
【図１９】同、光導波路の概略図である。
【図２０】同、光導波路の製造方法を工程順に示す概略断面図である。
【図２１】同、コアの成形に用いられる型の製造方法を工程順に示す概略断面図である。
【符号の説明】
【０１２０】
１…支持体、２…感光性レジスト、３ａ…端面、３、３’…傾斜面、４…加工刃、
５…型材、６…突起部、７…型、８…凹部、９ａ…コア材、９…コア、１０…レンズ部、
１１…クラッド、１２…接合体、１３…クラッド、１４…切り込み溝、１５…光導波路、
３１…プリント配線板
【特許請求の範囲】
【請求項１】
クラッドとコアとの接合体からなり、前記コアを通して光が導かれるように構成されている光導波路の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去して型を作製する工程と、
前記型を用いて前記コアを成形する工程と
を有する、光導波路の製造方法。
【請求項２】
化学的機械的研磨法によって前記突起部を除去して平坦化する、請求項１に記載した光導波路の製造方法。
【請求項３】
前記パターン材として感光性レジストを用い、前記感光性レジストを露光及び現像処理し、その端面を前記傾斜面に加工する、請求項１に記載した光導波路の製造方法。
【請求項４】
前記傾斜面を含む前記パターン材上に前記型材としてのめっきを施す、請求項１に記載した光導波路の製造方法。
【請求項５】
前記型にコア材を充填し、前記コア材上に前記クラッドを配して、前記コア材を硬化し、前記型と、前記コア及び前記クラッドとを剥離することにより、前記接合体を得る、請求項１に記載した光導波路の製造方法。
【請求項６】
コアの成形に用いられる型の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去する工程と
を有する、型の製造方法。
【請求項７】
化学的機械的研磨法によって前記突起部を除去して平坦化する、請求項６に記載した型の製造方法。
【請求項８】
前記パターン材として感光性レジストを用い、前記感光性レジストを露光及び現像処理し、その端面を前記傾斜面に加工する、請求項６に記載した型の製造方法。
【請求項９】
前記傾斜面を含む前記パターン材上に前記型材としてのめっきを施す、請求項６に記載した型の製造方法。
【請求項１】
クラッドとコアとの接合体からなり、前記コアを通して光が導かれるように構成されている光導波路の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去して型を作製する工程と、
前記型を用いて前記コアを成形する工程と
を有する、光導波路の製造方法。
【請求項２】
化学的機械的研磨法によって前記突起部を除去して平坦化する、請求項１に記載した光導波路の製造方法。
【請求項３】
前記パターン材として感光性レジストを用い、前記感光性レジストを露光及び現像処理し、その端面を前記傾斜面に加工する、請求項１に記載した光導波路の製造方法。
【請求項４】
前記傾斜面を含む前記パターン材上に前記型材としてのめっきを施す、請求項１に記載した光導波路の製造方法。
【請求項５】
前記型にコア材を充填し、前記コア材上に前記クラッドを配して、前記コア材を硬化し、前記型と、前記コア及び前記クラッドとを剥離することにより、前記接合体を得る、請求項１に記載した光導波路の製造方法。
【請求項６】
コアの成形に用いられる型の製造方法において、
支持体上にパターン材を配する工程と、
前記パターン材をコア形状にパターニングする工程と、
前記パターニングされたパターン材の端面を傾斜面に加工する工程と、
前記加工されたパターン材上に型材を設ける工程と、
前記型材と前記パターン材とを剥離する工程と、
前記型材において、前記傾斜面が転写してなる傾斜面の周辺部に存在する突起部を除 去する工程と
を有する、型の製造方法。
【請求項７】
化学的機械的研磨法によって前記突起部を除去して平坦化する、請求項６に記載した型の製造方法。
【請求項８】
前記パターン材として感光性レジストを用い、前記感光性レジストを露光及び現像処理し、その端面を前記傾斜面に加工する、請求項６に記載した型の製造方法。
【請求項９】
前記傾斜面を含む前記パターン材上に前記型材としてのめっきを施す、請求項６に記載した型の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２００６−１９５１９７（Ｐ２００６−１９５１９７Ａ）
【公開日】平成１８年７月２７日（２００６．７．２７）
【国際特許分類】
【出願番号】特願２００５−６９８４（Ｐ２００５−６９８４）
【出願日】平成１７年１月１４日（２００５．１．１４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年７月２７日（２００６．７．２７）
【国際特許分類】
【出願日】平成１７年１月１４日（２００５．１．１４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]