光導波路交差構造
【課題】交差に伴う損失を低減すると共に、端子間の距離を短くすることにより、交差部分を小型化して、PLC上の素子の集積密度を大きくする。
【解決手段】本発明は、両端でそれぞれ第１及び第２の入力端子に接続された第１の導波路と、両端でそれぞれ第１及び第２の出力端子に接続された第２の導波路とを備える。この第１の導波路と第２の導波路は近接して併走する区間を有して、この区間で方向性結合を生じ、第１の入力端子から入力した光は、相対する導波路に移行して、第２の出力端子から出力され、かつ、第２の入力端子から入力した光は、相対する導波路に移行して、第１の出力端子から出力される。
【解決手段】本発明は、両端でそれぞれ第１及び第２の入力端子に接続された第１の導波路と、両端でそれぞれ第１及び第２の出力端子に接続された第２の導波路とを備える。この第１の導波路と第２の導波路は近接して併走する区間を有して、この区間で方向性結合を生じ、第１の入力端子から入力した光は、相対する導波路に移行して、第２の出力端子から出力され、かつ、第２の入力端子から入力した光は、相対する導波路に移行して、第１の出力端子から出力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子間をつなぐ光導波路を交差させなければならない箇所において用いられる光導波路交差構造に関する。
【背景技術】
【０００２】
平面光回路(Planar Lightwave Circuits, PLC)を構成するとき、素子間をつなぐ複数の導波路を交差させなければならない箇所が生じる。図１に、２線路の交差を模式的に示した。理想的な交差は、クロス端（入力１に対する出力２’、または入力２に対する出力１’）にのみ光が抜けるものであるが、実用上重要なことは、バー端（入力１に対する出力１’、または入力２に対する出力２’）への漏話成分が小さいことである。石英PLCにおいては、石英導波路の光の閉じ込めが弱い結果、バー端への漏話成分は無視できる程度に小さく、２線路の単純な交差が、実用上問題なく使える。
【０００３】
シリコン細線やシリコンリブ構造は、光通信に用いられる波長1.3〜1.5μmの光に対して、低損失の導波路として機能とすることが知られており、シリコンCMOSプロセスを利用して作製できることから、石英系平面光回路(Planar Lightwave Circuits, PLC)を凌駕する素子の集積性、ロジックIC混載による高機能化を実現する技術として、近年注目を集めている。こうしたシリコン光導波路の場合、光閉じ込めが強いため、バー端への漏話成分が大きく、これを抑制するための特別な交差構造が、特許文献１に開示されている。
【０００４】
図７は、特許文献１に開示の交差構造を示す図であり、（ａ）は斜視図であり、（ｂ）は、（ａ）中の切断面で切断した断面図である。図示のように、基板（図示せず）上に下部クラッド層が形成され、下部クラッド層上の一部に光導波路１、２が形成されている。例示の交差構造は、特許文献１に明示的言及は無いが、上部クラッド材料１を空気（屈折率n1=1）と想定し、上部クラッド材料２については、n2 > n3を要求している。光導波路１、２は互いに交差する交差箇所を形成しているが、光導波路１が交差箇所において断続しているために、直接接触してはいない。光導波路１の断続部分の先端はそれぞれ、交差箇所に向けて先細るようなテーパ構造をなしている。テーパ構造の上部には、それぞれ下部クラッド層よりも屈折率が大きい上部クラッド層が形成されている。このような交差導波路構造をとることにより、光導波路１中を伝播してきた信号光は、テーパ構造部分において、徐々に光閉じ込めを弱くされるために、屈折率の大きい光導波路１中を伝播できなくなり、屈折率の低い下部クラッド層に部分結合する。その後、信号光は下部クラッド層中を伝播するが、下部クラッド層よりも屈折率が高い上部クラッド層が、伝播させたい方向に沿って上部に形成されているために、下部クラッド中を発散することなく、光導波路１に平行に伝播するように誘導される。下部クラッド層中を伝播する信号光は、交差箇所を越えたあとの、再び徐々に光閉じ込め効果が大きくなってくるテーパ構造部分において、高屈折率のコア層である導波路１に部分結合される。このようにして、信号光は、光導波路２に直接接触することなく導波路交差部分を越え、再び光導波路１中を伝播することができる。
【０００５】
しかし、特許文献１に記載のような交差構造は、次の問題点がある。第１に、テーパー導波路を含んだクロス端出力に1.5dB以上の損失が発生することである。第２に、一対のテーパー導波路を含んだ経路に沿った入力端と出力端の間隔が140μm程度と長くなることである。第３に、Si光導波路のテーパー構造の上に、下部クラッドより屈折率の大きな上部クラッドを形成する必要があり、製造工程が複雑なことである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２０４７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記したような問題点を解決して、交差に伴う損失を低減すると共に、端子間の距離を短くすることにより、交差部分を小型化して、PLC上の素子の集積密度を大きくすることを目的としている。更に、作製においては、上部クラッドを単一材料の単層にし、かつ交差部を反映した特別な造形を不要にして、製造工程を単純化することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の光導波路交差構造は、両端でそれぞれ第１及び第２の入力端子に接続された第１の導波路と、両端でそれぞれ第１及び第２の出力端子に接続された第２の導波路とを備える。この第１の導波路と第２の導波路は近接して併走する区間を有して、この区間で方向性結合を生じ、第１の入力端子から入力した光は、相対する導波路に移行して、第２の出力端子から出力され、かつ、第２の入力端子から入力した光は、相対する導波路に移行して、第１の出力端子から出力される。
【０００９】
この光導波路交差構造は、下部クラッド層の上に、２本の導波路コアのそれぞれとして所定幅及び所定厚さを有するシリコン細線を成膜し、かつ、該シリコン細線を覆う上部クラッド層を成膜することにより構成する。第１の導波路と第２の導波路が近接して併走する区間の前後に、所定の曲率半径R及び所定の曲げ角θを有する曲げ部分を設ける。
【発明の効果】
【００１０】
本発明の交差部は、信号主経路１-２’並びに２-１’（図２参照）に沿った損失を、0.4dB以下にすることが可能である。交差に伴う損失が、このように小さいため、例えばマトリックススイッチのような、信号経路に沿って多数の交差を含む用途に、適用可能である。
【００１１】
加えて、信号主経路である１-２’、２-１’端子間の距離を、20μm以下にすることが可能である。１-１’並びに２-２’端子間の距離は、更に短くできる。交差部分をこのように小型化できることで、PLC上の素子の集積密度を大きくすることが可能になる。更に、作製においては、上部クラッドは単一材料の単層で、交差部を反映した特別な造形は不要なため、製造工程は単純である。
【図面の簡単な説明】
【００１２】
【図１】２入力２出力の光回路として模式化した交差機能を示す図である。
【図２】本発明に基づき構成した交差構造を示す図である。
【図３】本発明を具体化する交差構造例を模式的に表した図であり、上は見下げ、下は上図の２導波路並走区間での断面図を示す。
【図４】導波路間ギャップgと信号主経路（クロス端出力）に生じる損失を示すグラフである。
【図５】本発明の交差構造（ｂ）を、従来の方向性結合器（ａ）と対比して示す図である。
【図６】交差が含まれる光回路の例を示す図であり、(a)３入力３出力のマトリックススイッチ、(b)構成の異なる３入力３出力スイッチ、(c)３波長、１入力２出力の波長選択スイッチを示している。
【図７】特許文献１に開示の交差構造を示す図である。
【発明を実施するための形態】
【００１３】
以下、例示に基づき本発明を説明する。図２は、本発明に基づき構成した交差構造を示す図である。図示の交差構造は、方向性結合器を構成する２本の導波路を備えて、ひとつの導波路の２端を入力端子とし、もう一方の導波路の２端を出力端子とする。この２本の導波路が近接して並走する区間で方向性結合が生じ、端子１から入力した光は、相対する導波路に移行して、端子２’から出力される。即ち、この交差構造は、入力端子に対して斜交いの位置にある出力端子をクロス側出力端子、斜交いでない位置にある出力端子をバー側出力端子とする。
【００１４】
図２に示す通り、一方の線路の２端を入力端、他方の線路の２端を出力端とする方向性結合器を考える。２線路の並走部分の中間を通り、並走方向に平行に延びる線について、入力端子１、２と線対称な位置にある出力端子をそれぞれ１’、２’と付番すると、出力端子１’、２’を、入力端子１にとっての、それぞれバー端、クロス端として利用することができる。入力端子２にとってのバー端、クロス端は出力端子２’、１’である。方向性結合の一般的性質から、光電力はバー端へ全く分配されない。この原理に基づき、本構造は、バー端への漏話がゼロの交差として機能する。また、並走区間の長さと線路間隔の調整によって、入力端２へ透過する光電力を限りなく小さくし、クロス端への光電力分配率を、限りなく100%に近づけることができる。
【００１５】
図３は、本発明を具体化する交差構造例を模式的に表したものである。図３中の上図は上からの見下げ、下図は２線路が並走する位置での断面である。導波路コアとして幅w(nm)、厚さt(nm)のシリコン細線を、下部クラッド層としてSiO2を想定する。このような構造はSOI（Silicon-On-Insulator）基板から公知の手順で作製可能である。上部クラッド層には、導波路コアのシリコンより屈折率が小さい材料であれば、SiO2のほかに、ポリマーや酸窒化物(SiON)を用いることも可能である。以下の実施例では、下部クラッドと同じSiO2を想定する。
【００１６】
特許文献１に記載の方法では、上部クラッドをシリコン細線のテーパー部を覆う形状に加工する必要があるが、本発明では、そのような加工の必要がなく、単なる成膜でよい。更に、特許文献１に記載の方法では、先述のテーパー部を覆う上部クラッドの外側は、屈折率が下部クラッドより小さくなければならないため、その材料が限定的になる結果、保護層を設けることが困難になる。本発明では、上部クラッドを厚く成膜することによって、保護層を兼ねることが可能である。
【００１７】
図３に示すように、２線路の並走区間の長さをL(μm)、この区間での２線路の内側間距離（以下、導波路間ギャップ）をg(nm)とした。並走区間の前後には、曲率半径R(μm)、曲げ角θ（度）の曲げ部分を設ける。シリコン細線の寸法として標準的なw=400(nm)、t=220(nm)、導波路間ギャップとして標準的なg=250(nm)、曲げ条件として標準的なR=10(μm)、θ=20（度）、波長を1.55(μm)、偏波をTEとして、３次元時間領域差分（3D-Finite Difference Time Domain, 3D-FDTD）計算を行うと、L=12.8(μm)のとき、クロス端への電力分配率が100%になることが確認できる。導波路パラメータなどが変わっても、クロス端への電力分配率が100%になるL(μm)は常に存在し、同様の3D-FDTD計算でそれを決めることができる。
【００１８】
導波路間ギャップg(nm)は、製造工程において、設計値からのずれが生じ易いと考えられる。このとき、端子１から入力された光の一部が、端子２に透過するため、信号主経路１-２’にとって損失となる。導波路間ギャップg(nm)の変化に対する、主経路の損失を、上記の3D-FDTD計算で求めた結果を図４に示す。図４は、導波路間ギャップgと信号主経路（クロス端出力）に生じる損失を示すグラフである。図３に示す交差構造について、gが理想値250(nm)から変わった場合に、もう一つの入力端（１を入力端とする場合は２、２を入力端とする場合は１）に僅かながら光電力が分配される結果、クロス端出力に生じる損失を示している。ギャップg(nm)が設計値から±20nm変わっても、主経路の損失は0.4 dB以下に留まる。
【００１９】
次に、図５を参照して、本発明の漏話低減効果について説明する。図５は、本発明の交差構造（ｂ）を、従来の方向性結合器（ａ）と対比して示す図である。図５に示すように、方向性結合器そのものは、従来のものと類似の構成を有しているが、本発明の交差構造（ｂ）は、従来の方向性結合器（ａ）とは、入力・出力ポートの取り方が異なっている。従来の方向性結合器は、主経路を１-２’としたとき、出力端２（バー端）に漏話がある。交差構造にとって、出力バー端への漏話が小さいことが最も重要であり、従来の方向性結合器の入出力では、製造誤差を考えたとき、交差構造としての要求を満たすことができない。
【実施例】
【００２０】
図６に、交差を含むPLCの例を示す。(a)は２×２スイッチを９個用いたマトリックススイッチの場合であり、破線で囲んだ４箇所の交差がある。(b)は６個の１×３スイッチで構成した３×３スイッチであり、交差は９箇所である。(c)は、３波長のアレイ分・合波器と１×２スイッチで構成した波長選択スイッチであり、３箇所の交差を含む。図としての見安さのために、ポート数や波長数は小規模にしたが、入出力ポート数や波長数が多いPLCの場合、含まれる交差数も当然、多くなる。交差ひとつ当たりの損失が小さいことは、PLC全体としての挿入損を小さくするために必要である。また、このPLCが、現実的に作製できるサイズに収まるためには、交差ひとつ当たりの寸法は小さいことが望ましい。このように、現在、石英PLCが用いられているROADM、OXCや波長XCと呼ばれる通信機器の、将来の小型化に本発明は利用される。
【技術分野】
【０００１】
本発明は、素子間をつなぐ光導波路を交差させなければならない箇所において用いられる光導波路交差構造に関する。
【背景技術】
【０００２】
平面光回路(Planar Lightwave Circuits, PLC)を構成するとき、素子間をつなぐ複数の導波路を交差させなければならない箇所が生じる。図１に、２線路の交差を模式的に示した。理想的な交差は、クロス端（入力１に対する出力２’、または入力２に対する出力１’）にのみ光が抜けるものであるが、実用上重要なことは、バー端（入力１に対する出力１’、または入力２に対する出力２’）への漏話成分が小さいことである。石英PLCにおいては、石英導波路の光の閉じ込めが弱い結果、バー端への漏話成分は無視できる程度に小さく、２線路の単純な交差が、実用上問題なく使える。
【０００３】
シリコン細線やシリコンリブ構造は、光通信に用いられる波長1.3〜1.5μmの光に対して、低損失の導波路として機能とすることが知られており、シリコンCMOSプロセスを利用して作製できることから、石英系平面光回路(Planar Lightwave Circuits, PLC)を凌駕する素子の集積性、ロジックIC混載による高機能化を実現する技術として、近年注目を集めている。こうしたシリコン光導波路の場合、光閉じ込めが強いため、バー端への漏話成分が大きく、これを抑制するための特別な交差構造が、特許文献１に開示されている。
【０００４】
図７は、特許文献１に開示の交差構造を示す図であり、（ａ）は斜視図であり、（ｂ）は、（ａ）中の切断面で切断した断面図である。図示のように、基板（図示せず）上に下部クラッド層が形成され、下部クラッド層上の一部に光導波路１、２が形成されている。例示の交差構造は、特許文献１に明示的言及は無いが、上部クラッド材料１を空気（屈折率n1=1）と想定し、上部クラッド材料２については、n2 > n3を要求している。光導波路１、２は互いに交差する交差箇所を形成しているが、光導波路１が交差箇所において断続しているために、直接接触してはいない。光導波路１の断続部分の先端はそれぞれ、交差箇所に向けて先細るようなテーパ構造をなしている。テーパ構造の上部には、それぞれ下部クラッド層よりも屈折率が大きい上部クラッド層が形成されている。このような交差導波路構造をとることにより、光導波路１中を伝播してきた信号光は、テーパ構造部分において、徐々に光閉じ込めを弱くされるために、屈折率の大きい光導波路１中を伝播できなくなり、屈折率の低い下部クラッド層に部分結合する。その後、信号光は下部クラッド層中を伝播するが、下部クラッド層よりも屈折率が高い上部クラッド層が、伝播させたい方向に沿って上部に形成されているために、下部クラッド中を発散することなく、光導波路１に平行に伝播するように誘導される。下部クラッド層中を伝播する信号光は、交差箇所を越えたあとの、再び徐々に光閉じ込め効果が大きくなってくるテーパ構造部分において、高屈折率のコア層である導波路１に部分結合される。このようにして、信号光は、光導波路２に直接接触することなく導波路交差部分を越え、再び光導波路１中を伝播することができる。
【０００５】
しかし、特許文献１に記載のような交差構造は、次の問題点がある。第１に、テーパー導波路を含んだクロス端出力に1.5dB以上の損失が発生することである。第２に、一対のテーパー導波路を含んだ経路に沿った入力端と出力端の間隔が140μm程度と長くなることである。第３に、Si光導波路のテーパー構造の上に、下部クラッドより屈折率の大きな上部クラッドを形成する必要があり、製造工程が複雑なことである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２０４７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記したような問題点を解決して、交差に伴う損失を低減すると共に、端子間の距離を短くすることにより、交差部分を小型化して、PLC上の素子の集積密度を大きくすることを目的としている。更に、作製においては、上部クラッドを単一材料の単層にし、かつ交差部を反映した特別な造形を不要にして、製造工程を単純化することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の光導波路交差構造は、両端でそれぞれ第１及び第２の入力端子に接続された第１の導波路と、両端でそれぞれ第１及び第２の出力端子に接続された第２の導波路とを備える。この第１の導波路と第２の導波路は近接して併走する区間を有して、この区間で方向性結合を生じ、第１の入力端子から入力した光は、相対する導波路に移行して、第２の出力端子から出力され、かつ、第２の入力端子から入力した光は、相対する導波路に移行して、第１の出力端子から出力される。
【０００９】
この光導波路交差構造は、下部クラッド層の上に、２本の導波路コアのそれぞれとして所定幅及び所定厚さを有するシリコン細線を成膜し、かつ、該シリコン細線を覆う上部クラッド層を成膜することにより構成する。第１の導波路と第２の導波路が近接して併走する区間の前後に、所定の曲率半径R及び所定の曲げ角θを有する曲げ部分を設ける。
【発明の効果】
【００１０】
本発明の交差部は、信号主経路１-２’並びに２-１’（図２参照）に沿った損失を、0.4dB以下にすることが可能である。交差に伴う損失が、このように小さいため、例えばマトリックススイッチのような、信号経路に沿って多数の交差を含む用途に、適用可能である。
【００１１】
加えて、信号主経路である１-２’、２-１’端子間の距離を、20μm以下にすることが可能である。１-１’並びに２-２’端子間の距離は、更に短くできる。交差部分をこのように小型化できることで、PLC上の素子の集積密度を大きくすることが可能になる。更に、作製においては、上部クラッドは単一材料の単層で、交差部を反映した特別な造形は不要なため、製造工程は単純である。
【図面の簡単な説明】
【００１２】
【図１】２入力２出力の光回路として模式化した交差機能を示す図である。
【図２】本発明に基づき構成した交差構造を示す図である。
【図３】本発明を具体化する交差構造例を模式的に表した図であり、上は見下げ、下は上図の２導波路並走区間での断面図を示す。
【図４】導波路間ギャップgと信号主経路（クロス端出力）に生じる損失を示すグラフである。
【図５】本発明の交差構造（ｂ）を、従来の方向性結合器（ａ）と対比して示す図である。
【図６】交差が含まれる光回路の例を示す図であり、(a)３入力３出力のマトリックススイッチ、(b)構成の異なる３入力３出力スイッチ、(c)３波長、１入力２出力の波長選択スイッチを示している。
【図７】特許文献１に開示の交差構造を示す図である。
【発明を実施するための形態】
【００１３】
以下、例示に基づき本発明を説明する。図２は、本発明に基づき構成した交差構造を示す図である。図示の交差構造は、方向性結合器を構成する２本の導波路を備えて、ひとつの導波路の２端を入力端子とし、もう一方の導波路の２端を出力端子とする。この２本の導波路が近接して並走する区間で方向性結合が生じ、端子１から入力した光は、相対する導波路に移行して、端子２’から出力される。即ち、この交差構造は、入力端子に対して斜交いの位置にある出力端子をクロス側出力端子、斜交いでない位置にある出力端子をバー側出力端子とする。
【００１４】
図２に示す通り、一方の線路の２端を入力端、他方の線路の２端を出力端とする方向性結合器を考える。２線路の並走部分の中間を通り、並走方向に平行に延びる線について、入力端子１、２と線対称な位置にある出力端子をそれぞれ１’、２’と付番すると、出力端子１’、２’を、入力端子１にとっての、それぞれバー端、クロス端として利用することができる。入力端子２にとってのバー端、クロス端は出力端子２’、１’である。方向性結合の一般的性質から、光電力はバー端へ全く分配されない。この原理に基づき、本構造は、バー端への漏話がゼロの交差として機能する。また、並走区間の長さと線路間隔の調整によって、入力端２へ透過する光電力を限りなく小さくし、クロス端への光電力分配率を、限りなく100%に近づけることができる。
【００１５】
図３は、本発明を具体化する交差構造例を模式的に表したものである。図３中の上図は上からの見下げ、下図は２線路が並走する位置での断面である。導波路コアとして幅w(nm)、厚さt(nm)のシリコン細線を、下部クラッド層としてSiO2を想定する。このような構造はSOI（Silicon-On-Insulator）基板から公知の手順で作製可能である。上部クラッド層には、導波路コアのシリコンより屈折率が小さい材料であれば、SiO2のほかに、ポリマーや酸窒化物(SiON)を用いることも可能である。以下の実施例では、下部クラッドと同じSiO2を想定する。
【００１６】
特許文献１に記載の方法では、上部クラッドをシリコン細線のテーパー部を覆う形状に加工する必要があるが、本発明では、そのような加工の必要がなく、単なる成膜でよい。更に、特許文献１に記載の方法では、先述のテーパー部を覆う上部クラッドの外側は、屈折率が下部クラッドより小さくなければならないため、その材料が限定的になる結果、保護層を設けることが困難になる。本発明では、上部クラッドを厚く成膜することによって、保護層を兼ねることが可能である。
【００１７】
図３に示すように、２線路の並走区間の長さをL(μm)、この区間での２線路の内側間距離（以下、導波路間ギャップ）をg(nm)とした。並走区間の前後には、曲率半径R(μm)、曲げ角θ（度）の曲げ部分を設ける。シリコン細線の寸法として標準的なw=400(nm)、t=220(nm)、導波路間ギャップとして標準的なg=250(nm)、曲げ条件として標準的なR=10(μm)、θ=20（度）、波長を1.55(μm)、偏波をTEとして、３次元時間領域差分（3D-Finite Difference Time Domain, 3D-FDTD）計算を行うと、L=12.8(μm)のとき、クロス端への電力分配率が100%になることが確認できる。導波路パラメータなどが変わっても、クロス端への電力分配率が100%になるL(μm)は常に存在し、同様の3D-FDTD計算でそれを決めることができる。
【００１８】
導波路間ギャップg(nm)は、製造工程において、設計値からのずれが生じ易いと考えられる。このとき、端子１から入力された光の一部が、端子２に透過するため、信号主経路１-２’にとって損失となる。導波路間ギャップg(nm)の変化に対する、主経路の損失を、上記の3D-FDTD計算で求めた結果を図４に示す。図４は、導波路間ギャップgと信号主経路（クロス端出力）に生じる損失を示すグラフである。図３に示す交差構造について、gが理想値250(nm)から変わった場合に、もう一つの入力端（１を入力端とする場合は２、２を入力端とする場合は１）に僅かながら光電力が分配される結果、クロス端出力に生じる損失を示している。ギャップg(nm)が設計値から±20nm変わっても、主経路の損失は0.4 dB以下に留まる。
【００１９】
次に、図５を参照して、本発明の漏話低減効果について説明する。図５は、本発明の交差構造（ｂ）を、従来の方向性結合器（ａ）と対比して示す図である。図５に示すように、方向性結合器そのものは、従来のものと類似の構成を有しているが、本発明の交差構造（ｂ）は、従来の方向性結合器（ａ）とは、入力・出力ポートの取り方が異なっている。従来の方向性結合器は、主経路を１-２’としたとき、出力端２（バー端）に漏話がある。交差構造にとって、出力バー端への漏話が小さいことが最も重要であり、従来の方向性結合器の入出力では、製造誤差を考えたとき、交差構造としての要求を満たすことができない。
【実施例】
【００２０】
図６に、交差を含むPLCの例を示す。(a)は２×２スイッチを９個用いたマトリックススイッチの場合であり、破線で囲んだ４箇所の交差がある。(b)は６個の１×３スイッチで構成した３×３スイッチであり、交差は９箇所である。(c)は、３波長のアレイ分・合波器と１×２スイッチで構成した波長選択スイッチであり、３箇所の交差を含む。図としての見安さのために、ポート数や波長数は小規模にしたが、入出力ポート数や波長数が多いPLCの場合、含まれる交差数も当然、多くなる。交差ひとつ当たりの損失が小さいことは、PLC全体としての挿入損を小さくするために必要である。また、このPLCが、現実的に作製できるサイズに収まるためには、交差ひとつ当たりの寸法は小さいことが望ましい。このように、現在、石英PLCが用いられているROADM、OXCや波長XCと呼ばれる通信機器の、将来の小型化に本発明は利用される。
【特許請求の範囲】
【請求項１】
両端でそれぞれ第１及び第２の入力端子に接続された第１の導波路と、両端でそれぞれ第１及び第２の出力端子に接続された第２の導波路とを備え、
前記第１の導波路と第２の導波路は近接して併走する区間を有して、この区間で方向性結合を生じ、第１の入力端子から入力した光は、相対する導波路に移行して、第２の出力端子から出力され、かつ、第２の入力端子から入力した光は、相対する導波路に移行して、第１の出力端子から出力されることから成る光導波路交差構造。
【請求項２】
下部クラッド層の上に、２本の導波路コアのそれぞれとして所定幅及び所定厚さを有するシリコン細線を成膜し、かつ、該シリコン細線を覆う上部クラッド層を成膜した請求項１に記載の光導波路交差構造。
【請求項３】
前記第１の導波路と第２の導波路が近接して併走する区間の前後に、所定の曲率半径R及び所定の曲げ角θを有する曲げ部分を設けた請求項１又は２に記載の光導波路交差構造。
【請求項１】
両端でそれぞれ第１及び第２の入力端子に接続された第１の導波路と、両端でそれぞれ第１及び第２の出力端子に接続された第２の導波路とを備え、
前記第１の導波路と第２の導波路は近接して併走する区間を有して、この区間で方向性結合を生じ、第１の入力端子から入力した光は、相対する導波路に移行して、第２の出力端子から出力され、かつ、第２の入力端子から入力した光は、相対する導波路に移行して、第１の出力端子から出力されることから成る光導波路交差構造。
【請求項２】
下部クラッド層の上に、２本の導波路コアのそれぞれとして所定幅及び所定厚さを有するシリコン細線を成膜し、かつ、該シリコン細線を覆う上部クラッド層を成膜した請求項１に記載の光導波路交差構造。
【請求項３】
前記第１の導波路と第２の導波路が近接して併走する区間の前後に、所定の曲率半径R及び所定の曲げ角θを有する曲げ部分を設けた請求項１又は２に記載の光導波路交差構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１７０１２３（Ｐ２０１１−１７０１２３Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３４２５６（Ｐ２０１０−３４２５６）
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
[ Back to top ]