光検出回路
【課題】積分動作におけるチャージインジェクションによる検出信号の劣化を高精度に補償し、微弱光を高Ｓ／Ｎで検出する。
【解決手段】光の光量に応じた大きさの電流信号を出力するＰＤ１と、ＰＤ１とにより出力された電流信号に応じた電荷を蓄積するコンデンサ１３を含み、電流信号を積分してコンデンサ１３に蓄積されている電荷の量に応じた積分値を出力する積分回路３と、コンデンサ１３による電荷の蓄積と蓄積された電荷の放電とを切り替えるリセットスイッチ１５と、積分回路３から出力された電流信号の積分値のうち、積分期間の略開始時の電流信号の積分値と略終了時の電流信号の積分値との差分を演算して出力する差分演算部７とを備える光検出回路１０を提供する。
【解決手段】光の光量に応じた大きさの電流信号を出力するＰＤ１と、ＰＤ１とにより出力された電流信号に応じた電荷を蓄積するコンデンサ１３を含み、電流信号を積分してコンデンサ１３に蓄積されている電荷の量に応じた積分値を出力する積分回路３と、コンデンサ１３による電荷の蓄積と蓄積された電荷の放電とを切り替えるリセットスイッチ１５と、積分回路３から出力された電流信号の積分値のうち、積分期間の略開始時の電流信号の積分値と略終了時の電流信号の積分値との差分を演算して出力する差分演算部７とを備える光検出回路１０を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出回路に関するものである。
【背景技術】
【０００２】
従来、積分回路を含む光検出回路が知られている（例えば、特許文献１参照。）。積分回路を含む光検出回路においては、積分動作のセット／リセット時にチャージインジェクション（積分動作のスイッチがオン状態からオフ状態に変化した場合に、スイッチ内にチャージされていた電荷が回路に出力される現象。）が発生し、チャージインジェクションに起因して発生するオフセット電圧により検出信号が劣化することがある。
【０００３】
特許文献１に記載の画像読取装置は、積分回路を含む光検出回路において積分動作のチャージインジェクションによる検出信号の劣化を補償するために増幅回路の一方の入力端子にオフセット補償回路を接続し、オフセット補償回路により制御電圧を調整してオフセット電圧を相殺することとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０３０７１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の画像読取装置は、チャージインジェクションによる検出信号の劣化を補償する精度がオフセット補償回路に用いる部品の精度や回路調整等に影響されるため（すなわち、アナログ的な補償であるため）補償精度にばらつきがあり、検出信号の劣化を高精度に補償することが難しいという問題がある。
【０００６】
本発明は上述した事情に鑑みてなされたものであって、積分動作におけるチャージインジェクションによる検出信号の劣化を高精度に補償し、微弱光を高Ｓ／Ｎで検出することができる光検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は以下の手段を採用する。
本発明は、光の光量に応じた大きさの電流信号を出力する光電変換部と、該光電変換部により出力された前記電流信号に応じた電荷を蓄積するコンデンサを含み、前記電流信号を積分して前記コンデンサに蓄積されている電荷の量に応じた積分値を出力する積分回路と、前記コンデンサによる前記電荷の蓄積と蓄積された前記電荷の放電とを切り替える切替部と、前記積分回路から出力された前記電流信号の積分値のうち、積分期間の略開始時の前記電流信号の積分値と積分期間の略終了時の前記電流信号の積分値との差分を演算して出力する差分演算部とを備える光検出回路を提供する。
【０００８】
本発明によれば、積分回路により、光電変換部によって得られた電流信号を画素単位で出力し、微弱光を高感度かつ高Ｓ／Ｎで検出することができる。この場合において、積分回路を有する検出回路においては、積分回路による積分期間のセット／リセット時にチャージインジェクションが発生し、積分回路から出力される電流信号の積分値にチャージインジェクションに起因して発生するオフセット電圧が含まれてしまうことがある。
【０００９】
本発明に係る光検出回路によれば、差分演算部により、積分回路における積分期間の略開始時の電流信号の積分値と略終了時の電流信号の積分値との差分を演算することでこれらの電流信号に含まれるチャージインジェクションによるオフセット電圧を相殺し、光電変換部により受光された光の光量に応じた大きさの電流信号の有効成分を効率的に検出することが可能になる。
【００１０】
したがって、チャージインジェクションによる検出信号の劣化をデジタル的に高精度に補償し、Ｓ／Ｎ比を向上することができる。また、チャージインジェクション以外の回路ノイズ（回路系の電圧オフセットノイズ）が生じていても、これらのノイズも除去することができる。
【００１１】
上記発明においては、前記差分演算部が、前記積分回路による前記積分期間の開始時から所定時間経過後の前記電流信号の積分値を前記略開始時の電流信号の積分値として用いることとしてもよい。
【００１２】
このように構成することで、切替部によるコンデンサの電荷の放電から蓄積への切り替え直後に、すなわち、積分回路による積分動作の開始時にリンギング等の過渡現象が発生する場合であっても、差分演算部において過渡現象終了後の電流信号の積分値を用いて演算処理し、前記過度現象によるノイズの影響を受けることなく電流信号の有効成分を検出することができる。
【００１３】
また、上記発明においては、前記積分回路が、前記電流信号の積分値から所定値を減算するオフセット補償回路を備えることとしてもよい。
【００１４】
このように構成することで、電流信号の積分値に含まれるチャージインジェクションによるオフセット電圧を低減し、電流信号の有効成分の検出効率を向上することができる。なお、電流信号の積分値を減算する所定値としては、例えば、チャージインジェクションによるオフセット電圧より低い値を用いる。
【発明の効果】
【００１５】
本発明によれば、積分動作におけるチャージインジェクションによる検出信号の劣化を高精度に補償し、微弱光を高Ｓ／Ｎに検出することができるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係る光検出回路の概略構成図である。
【図２】図１の光検出回路における積分回路の出力タイミングとリセットＣＬＫとＡ／Ｄ変換ＣＬＫ等の関係を示す図である。
【図３】本発明の第１の実施形態の変形例に係る光検出回路における積分回路の出力とＡ／Ｄ変換ＣＬＫとの関係を示す図である。
【図４】本発明の第１の実施形態の変形例に係る光検出回路の積分回路およびオフセット補償回路を示す概略構成図である。
【図５】Ａ／Ｄ変換回路におけるダイナミックレンジを示す図である。
【図６】本発明の第２の実施形態に係る顕微鏡システムの概略構成図である。
【図７】本発明の第３の実施形態に係る顕微鏡システムの概略構成図である。
【発明を実施するための形態】
【００１７】
〔第１の実施形態〕
以下、本発明の第１の実施形態に係る光検出回路について、図面を参照して説明する。
本実施形態に係る光検出回路１０は、図１に示すように、標本（図示略）からの光を受光して電流信号を出力する光電変換装置（光電変換部）１と、光電変換装置１により出力された電流信号を時間で積分して積分値を出力する積分回路３と、積分回路３から出力された電流信号の積分値をＡ／Ｄ変換するＡ／Ｄ変換回路５と、Ａ／Ｄ変換回路５によりＡ／Ｄ変換された電流信号の積分値を演算処理して出力する差分演算部７とを備えている。
【００１８】
光電変換装置１としては、例えば、ＰＤ（フォトダイオード）、ＰＭＴ（光電子増倍管）、または、ＡＰＤ（アバランシェ・フォトダイオード）等が用いられる。本実施形態においては、光電変換装置としてＰＤ１を例示して説明する。
【００１９】
積分回路３は、オペアンプ等の増幅回路１１と、ＰＤ１により出力された電流信号に応じた電荷を蓄積するコンデンサ１３と、コンデンサ１３による電荷の蓄積と蓄積した電荷の放電とを切り替えるリセットスイッチ（切替部）１５とを備えている。この積分回路３は、画素毎に電流信号を時間で積分し、コンデンサ１３に蓄積される電荷の量に応じた積分値を出力するようになっている。
【００２０】
増幅回路１１は、反転入力端子（−）と比反転入力端子（＋）と出力端子とを備えている。コンデンサ１３およびリセットスイッチ１５は、増幅回路１１の反転入力端子（−）と出力端子との間に互いに並列に接続されている。増幅回路１１の比反転入力端子（＋）は接地されている。
【００２１】
リセットスイッチ１５は、所定のタイミング信号（リセットＣＬＫ）に同期して開閉、すなわち、コンデンサ１３による積分動作をセット／リセットするようになっている。例えば、リセットスイッチ１５が開いた状態ではコンデンサ１３に電荷が蓄積され（セット）、一方、リセットスイッチ１５が閉じた状態ではコンデンサ１３に蓄積されている電荷が放電される（リセット）ようになっている。
【００２２】
リセットスイッチ１５としては、例えば、Ｊ−ＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳ−ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、または、アナログスイッチ等が用いられる。
【００２３】
Ａ／Ｄ変換回路５は、所定のタイミング信号（Ａ／Ｄ変換ＣＬＫ）に同期して電流信号の積分値をＡ／Ｄ変換するようになっている。Ａ／Ｄ変換回路５による出力信号の階調幅を例えば１０ｂｉｔとする。
【００２４】
差分演算部７は、リセットスイッチ１５およびＡ／Ｄ変換回路５の制御および電流信号の積分値の演算処理等を実行するＣＰＵ２１と、ＣＰＵ２１を作動するためのプログラム２３と、ＣＰＵ２１に入力される各種信号等を記憶するメモリ２５とを備えている。
【００２５】
ＣＰＵ２１は、リセットスイッチ１５に対して１画素毎にリセットＣＬＫを１回出力するようになっている。また、ＣＰＵ２１は、Ａ／Ｄ変換回路５に対して１画素毎に均等なタイミングでＡ／Ｄ変換ＣＬＫを複数回出力するようになっている。
【００２６】
また、ＣＰＵ２１は、Ａ／Ｄ変換回路５から出力される電流信号の積分値のうち、積分回路３における積分期間の略開始時（以下、「積分時刻ｔ１」とする。）の電流信号の積分値と略終了時（以下、「積分時刻ｔ２」とする。）の電流信号の積分値との差分を演算して出力するようになっている。なお、積分開始時、すなわち、積分回路３のリセット直後を時刻ｔ０とする。
【００２７】
このＣＰＵ２１は、例えば、図２に示すように、１画素毎にリセットスイッチ１５にリセットＣＬＫを出力してコンデンサ１３をリセットしてから最初にＡ／Ｄ変換回路５にＡ／Ｄ変換ＣＬＫを出力するタイミングを積分時刻ｔ１とし、また、リセットスイッチ１５に次のリセットＣＬＫを出力する直前にＡ／Ｄ変換回路５にＡ／Ｄ変換ＣＬＫを出力するタイミングを積分時刻ｔ２とするようになっている。
【００２８】
メモリ２５は、ＣＰＵ２１により演算処理される積分時刻ｔ１の電流信号の積分値および積分時刻ｔ２の電流信号の積分値や、演算処理により算出された電流信号の積分値を記憶するようになっている。
【００２９】
以下、このように構成された光検出回路１０の作用について説明する。
本実施形態に係る光検出回路１０により標本からの光を検出する場合、まず、ＰＤ１により標本からの光が受光されて光の光量に応じた大きさの電流信号が積分回路３に出力される。
【００３０】
積分回路３においては、図２に示すように、ＣＰＵ２１の制御により１画素毎にリセットＣＬＫが入力される。リセットＣＬＫに同期してリセットスイッチ１５が開いた状態になると、ＰＤ１から入力された電流信号に応じた電荷がコンデンサ１３に蓄積される。また、コンデンサ１３に蓄積されている電荷の量に応じた電流信号の積分値が増幅回路１１の出力端子からＡ／Ｄ変換回路５へと出力される。
【００３１】
コンデンサ１３に１画素分の電荷が蓄積され、ＣＰＵ２１から入力される次のリセットＣＬＫに同期してリセットスイッチ１５が閉じた状態になると、コンデンサ１３に蓄えられた電荷が放電される。これにより、積分回路３の出力がリセットされる。このようにして、ＣＰＵ２１の制御により、リセットＣＬＫに同期してリセットスイッチ１５が開閉し、１画素毎（Ｄ１，Ｄ２，Ｄ３，Ｄ４・・・）にコンデンサ１３による電荷の蓄積と放電とが繰り返される。
【００３２】
Ａ／Ｄ変換回路５においては、ＣＰＵ２１の制御により、積分回路３から入力される電流信号の積分値がＡ／Ｄ変換ＣＬＫに同期してＡ／Ｄ変換される。Ａ／Ｄ変換回路５によりＡ／Ｄ変換された電流信号の積分値（Ａ／Ｄ変換ＤＡＴＡ）は、入力されるＡ／Ｄ変換ＣＬＫの数サイクル分遅れて差分演算部７へ出力される。
【００３３】
差分演算部７においては、Ａ／Ｄ変換回路５から出力された電流信号の積分値のうち、１画素毎に最初に入力されるＡ／Ｄ変換ＣＬＫに同期する積分時刻ｔ１の電流信号の積分値（電圧Ｖ１）と最後に入力されるＡ／Ｄ変換ＣＬＫに同期する積分時刻ｔ２の電流信号の積分値（電圧Ｖ２）がメモリ２５に記憶される。また、ＣＰＵ２１により、これら積分時刻ｔ１の電流信号の積分値と積分時刻ｔ２の電流信号の積分値との差分が演算されて出力される（Ｄｄｅｆ）。
【００３４】
具体的には、図２に示されるように、ＣＰＵ２１の演算処理により、画素Ｄ１に対しては最初のＡ／Ｄ変換ＣＬＫ（Ｄ１１）に同期する積分時刻ｔ１の電流信号の積分値と最後のＡ／Ｄ変換ＣＬＫ（Ｄ１２）に同期する積分時刻ｔ２の電流信号の積分値の差分（Ｄｄｅｆ１）が出力される。続いて、画素Ｄ２に対しては最初のＡ／Ｄ変換ＣＬＫ（Ｄ２１）に同期する積分時刻ｔ１の電流信号の積分値と最後のＡ／Ｄ変換ＣＬＫ（Ｄ２２）に同期する積分時刻ｔ２の電流信号の積分値の差分（Ｄｄｅｆ２）が出力される。以下、画素Ｄ３以降の画素Ｄｎに対しても同様に演算処理が実行される。
【００３５】
この場合において、積分回路３では、リセットスイッチ１５が閉じた状態から開いた状態に変化した場合にリセットスイッチ１５内にチャージされていた電荷が回路に出力されるチャージインジェクションという現象が発生する。そのため、積分回路３から出力される電流信号の積分値にチャージインジェクションに起因して発生するオフセット電圧が含まれてしまうことがある。
【００３６】
例えば、リセットスイッチ１５による積分回路３のリセット後に生じる総オフセット電圧をＶＯＦ（θ）、環境温度をθ、チャージインジェクションによるオフセット電圧をＶＣＩ（θ）、増幅回路１１およびＡ／Ｄ変換回路５等の回路要素による他のオフセット電圧をＶcircuitＯＦ（θ）とすると、総オフセット電圧ＶＯＦ（θ）は以下の式（１）により表される。
【数１】
【００３７】
また、積分時刻ｔ１の電流信号の積分値（電圧Ｖ１）および積分時刻ｔ２の電流信号の積分値（電圧Ｖ２）は以下の式（２），（３）により表される。
【数２】
ここで、Ｖｐ（ｔ）：ＰＤ１により受光された光の光量に応じた大きさの有効成分のみを含む電流信号
【００３８】
通常、積分時刻ｔ１〜積分時刻ｔ２の時間間隔は非常に短いため、積分時刻ｔ１〜積分時刻ｔ２間では関連する回路素子の発熱量や環境温度の変動はほぼないに等しい。そこで、ＶＯＦ（θ１）＝ＶＯＦ（θ２）と考えて実質的な問題はない。
【００３９】
そうすると、ＣＰＵ２１により算出される積分時刻ｔ１の電流信号の積分値（電圧Ｖ１）と積分時刻ｔ２の電流信号の積分値（電圧Ｖ２）との差分は、以下の式（４）のように表すことができる。
【数３】
【００４０】
すなわち、ＣＰＵ２１における演算処理によれば、総オフセット電圧ＶＯＦ（θ）を相殺することができる。したがって、オフセット電圧ＶＣＩ（θ）およびＶcircuitＯＦ（θ）の影響を受けることなく、ＰＤ１により受光された光の光量に応じた大きさの電流信号の有効成分を効率的に検出することが可能になる。
【００４１】
以上説明したように、本実施形態に係る光検出回路１０によれば、ＣＰＵ２１による演算処理により、チャージインジェクションによる検出信号の劣化をデジタル的に高精度に補償し、Ｓ／Ｎ比を向上することができる。また、チャージインジェクション以外の回路ノイズ（回路系の電圧オフセットノイズ（ＶcircuitＯＦ（θ）））が生じていてもこれらのノイズも除去することができる。
【００４２】
なお、本実施形態は以下のように変形することができる。
例えば、第１の変形例としては、図３に示されるように、差分演算部７が、積分回路３による積分期間の開始時ｔ０から所定時間経過後の電流信号の積分値を積分時刻ｔ１の電流信号の積分値として用いることとしてもよい。所定時間経過後の電流信号の積分値としては、積分時刻ｔ１の時間を遅らせることとすればよく、例えば、１画素毎にＡ／Ｄ変換回路５に入力されるＡ／Ｄ変換ＣＬＫのうち、最初のＡ／Ｄ変換ＣＬＫではなく２番目のＡ／Ｄ変換ＣＬＫに同期してＡ／Ｄ変換された電流信号の積分値を用いることとしてもよい。
【００４３】
このようにすることで、リセットスイッチ１５によるコンデンサ１３の電荷の放電から蓄積への切り替え直後に、すなわち、積分回路３による積分動作の開始時にリンギング等の過渡現象が発生してもノイズの影響を低減することができる。例えば、最初のＡ／Ｄ変換ＣＬＫに同期してＡ／Ｄ変換される電流信号の積分値に過渡現象によるノイズが含まれる場合であっても、過渡現象終了後のＡ／Ｄ変換ＣＬＫに同期してＡ／Ｄ変換された電流信号の積分値を積分時刻ｔ１の電流信号の積分値として用いることで、ノイズの影響を受けない電流信号の有効成分を検出することが可能になる。
【００４４】
また、第２の変形例としては、図４に示すように、積分回路３が、電流信号の積分値から所定値を減算するオフセット補償回路１７を備えることとしてもよい。この場合、増幅回路１１の比反転入力端子（＋）にオフセット補償回路１７を接続することとすればよい。このようにすることで、電流信号の積分値に含まれる総オフセット電圧（ＶＯＦ（θ））を低減することができる。
【００４５】
例えば、積分回路３から出力される電流信号の積分値をＶｏｕt、オフセット補償回路１７により差し引く所定値をＶＯＦＦＳＥＴとすると、Ｖｏｕtは以下の式（５）により表される。
【数４】
【００４６】
また、ＶＯＦ（θ）は環境温度θやばらつきにより値が変動するが、マージンも含めた最小値（ＶＯＦｍｉｎ）をＶＯＦＦＳＥＴとすれば、式（５）を以下の式（６）のように置き換えることができる。
【数５】
【００４７】
ここで、図５に示されるように、上記第１の実施形態では、電流信号の有効成分の積分値（∫Ｖｐ（ｔ）ｄｔ）に総オフセット電圧（ＶＯＦ（θ））が加えられた状態でＡ／Ｄ変換回路５によりＡ／Ｄ変換されるため、Ａ／Ｄ変換回路５におけるダイナミックレンジが総オフセット電圧（ＶＯＦ（θ））の分だけ狭められることになる。
【００４８】
これに対し、本変形例によれば、ＶＯＦ（θ）の平均的な大きさがＶＯＦ（θ）の環境温度θやばらつきによる変動量よりも大きい場合は、ＶＯＦ（θ）−ＶＯＦｍｉｎの値がＶＯＦ（θ）の値と比較して小さくなり、同図に示されるように、Ｖｏｕtに占める∫Ｖｐ（ｔ）ｄｔの割合を大きくすることができる。これにより、Ａ／Ｄ変換回路５におけるダイナミックレンジが狭められる量を最小限にし、ダイナミックレンジを有効活用することができる。また、検出信号の劣化を抑制して電流信号の有効成分の検出効率を向上することができる。
【００４９】
〔第２の実施形態〕
次に、本発明の第２の実施形態に係る光検出回路を用いた顕微鏡システムについて図面を参照して説明する。
本実施形態に係る顕微鏡システム１００は、図６に示すように、レーザ走査型顕微鏡装置３０と、光電変換部としてＰＤ１に代えてＡＰＤ２を備える光検出回路１０とを備えている。
以下、第１の実施形態に係る光検出回路１０と構成を共通する箇所には、同一符号を付して説明を省略する。
【００５０】
レーザ走査型顕微鏡装置３０は、標本（図示略）を搭載するステージ３１と、励起光を射出する光源３３と、光源３３から射出された励起光を２次元的に走査するスキャナ３５と、スキャナ３５により走査された励起光を集光する瞳投影レンズ３７および結像レンズ４１と、励起光を標本に照射する一方、標本において発生した蛍光を集光する対物レンズ４３と、対物レンズ４３により集光され、結像レンズ４１、瞳投影レンズ３７およびスキャナ３５を介して戻る蛍光を励起光から分岐するダイクロイックミラーユニット４５と、分岐された蛍光を波長毎に分岐するビームスプリッタユニット４９と、分岐された一方の蛍光を集光レンズ５３Ａ、共焦点ピンホール５３Ａおよびバリアフィルタユニット５５Ａを介して検出するＰＭＴ（光電子増倍管）１Ａとを備えている。図中、符号３９，４７はミラーである。
【００５１】
また、レーザ走査型顕微鏡装置３０には、ビームスプリッタユニット４９を透過した他の蛍光を検出回路１０のＡＰＤ２に入射させるミラー５１、集光レンズ５３Ｂ、共焦点ピンホール５５Ｂおよびバリアフィルタユニット５７Ｂが備えられている。
符合Ａは、標本が培養されている細胞培養装置を示している。この細胞培養装置は、生きている細胞を一定条件下で培養するための温度やＣＯ２を制御することができるようになっている。
【００５２】
光源３３は、例えば、アルゴンレーザ光源のような励起光源３３ａと、励起光源３３ａから発せられる励起光を調光するＡＯＴＦ３３ｂのような音響光学素子とを備えている。
ステージ３１は、支持アーム３２に対して水平２方向に移動可能に設けられ、ステージ３１に搭載した標本における所定の観察位置が対物レンズ４３の光軸に一致する位置において位置決め状態に停止することができるようになっている。
【００５３】
対物レンズ４３は、直線移動機構（図示略）によって光軸方向（Ｚ方向）に駆動され、合焦位置を調節して位置決め状態に停止することができるようになっている。
ダイクロイックミラーユニット４５は、円板状のターレット（図示略）に周方向に間隔をあけて配置された分光特性が異なる複数のダイクロイックミラー（図示略）により構成されている。ターレットは、モータ等の回転駆動機構（図示略）によって中心まわりに回転可能に支持されており、所望の分光特性を有するダイクロイックミラーを光軸上に配置して位置決め状態に停止することができるようになっている。
【００５４】
ビームスプリッタユニット４９およびバリアフィルタユニット５７Ａ，５７Ｂは、透過する波長帯域が異なる複数のビームスプリッタおよびバリアフィルタ（図示略）が、直線移動可能なスライダ（図示略）にそれぞれ搭載されて構成されている。このビームスプリッタユニット４９およびバリアフィルタユニット５７Ａ，５７Ｂは、スライダを直線移動させることにより、所望の波長帯域を有するビームスプリッタまたはバリアフィルタを選択的に光軸上に位置決め状態に停止させることができるようになっている。
【００５５】
また、ビームスプリッタユニット４９により反射された蛍光はＰＤ１Ａにより検出され、一方、ビームスプリッタユニット４９を透過した蛍光はＡＰＤ２により検出されるようになっている。
【００５６】
光検出回路１０には、ＡＰＤ２により検出された光の電流信号が入力されるようになっている。差分演算部５７は、ＣＰＵ２１、メモリ２５およびプログラム２３に代えて、演算処理装置５１およびタイミング発生器５３を備えている。タイミング発生器５３は、所定の積分時間により光を検出し、そのタイミングに対応して積分回路３へのリセットＣＬＫ、Ａ／Ｄ変換回路５へのＡ／Ｄ変換ＣＬＫおよび演算処理装置５１への差分演算タイミングＣＬＫを出力するようになっている。
【００５７】
演算処理装置５１は、ＣＰＵ２１と同様に、Ａ／Ｄ変換回路５から出力される電流信号の積分値のうち、積分時刻ｔ１の電流信号の積分値と積分時刻ｔ２の電流信号の積分値との差分を演算して出力するようになっている。演算処理装置５１により演算処理された電流信号はＦＣＳデータ解析装置５５に出力されるようになっている。
【００５８】
ＦＣＳデータ解析装置５５は、蛍光分子の蛍光強度の時間変化を測定して蛍光分子の様々な情報（解析結果）を得ることができるようになっている。ＦＣＳデータ解析装置５５により得られた解析結果は顕微鏡システムコントローラ（図示略）に出力されるようになっている。顕微鏡システムコントローラは、ＦＣＳ測定ポイントの指示信号をスキャナ３５に出力し、スキャナ３５の揺動角度を制御するようになっている。
【００５９】
このように構成された本実施形態に係る顕微鏡システム１００の作用について説明する。
本実施形態に係る顕微鏡システム１００は、例えば、ＦＣＳ（蛍光相関分光法）の測定、すなわち、蛍光分子の蛍光強度の時間変化を測定し、蛍光分子の様々な情報を得ることができる。顕微鏡システム１００を用いてＦＣＳの測定を行うには、まず、励起光源３３ａから励起光を発生させ、スキャナ３５により励起光を標本上の測定ポイントに照射する。
【００６０】
標本における励起光の集光位置から発生した蛍光は、対物レンズ４３、結像レンズ４１、瞳投影レンズ３７およびスキャナ３５を介して戻り、ダイクロイックミラーユニット４５によって励起光から分岐されてビームスプリッタユニット４９により波長毎に分岐される。ビームスプリッタユニット４９を透過した蛍光は、集光レンズ５３Ｂ、共焦点ピンホール５５Ｂおよびバリアフィルタユニット５７Ｂを介してＡＰＤ２により検出される。
【００６１】
蛍光検出回路１０においては、ＡＰＤ２により検出された蛍光の電流信号が画素毎に時間で積分され、演算処理装置５１の演算処理により電流信号の積分値の総オフセット電圧ＶＯＦ（θ）が相殺されてＦＣＳデータ解析装置５５に出力される。この場合において、顕微鏡システムコントローラの作動により、スキャナ３５によって標本上の測定ポイントが選択され、例えば、１測定点に関して１〜２分程度の測定が行われる。そして、ＦＣＳデータ解析装置５５によりその解析が行われる。
【００６２】
以上説明したように、本実施形態に係る蛍光観察システム１００によれば、蛍光検出回路１０により１〜２分程度の測定時間における微弱な蛍光を高感度かつ高Ｓ／Ｎで検出することができ、高精度な解析を行うことができる。また、時間が経過するにつれ温度変化の影響が大きくなったとしても、蛍光検出回路１０によりチャージインジェクションによる検出信号の劣化をデジタル的に高精度に補償することができる。したがって、長時間観察する場合にも有効となる。
【００６３】
〔第３の実施形態〕
次に、本発明の第３の実施形態に係る光検出回路を用いた顕微鏡システムについて説明する。
本実施形態に係る顕微鏡システム２００は、図７に示すように、２系統の光検出回路１１０を備え、タイミング発生器５３によりスキャナ３５の走査を制御する点で、第２の実施形態と異なる。
以下、第１の実施形態に係る検出回路１０または第２の実施形態に係る顕微鏡システム１００と構成を共通する箇所には、同一符号を付して説明を省略する。
【００６４】
光検出回路１１０は、レーザ走査型顕微鏡装置３０のビームスプリッタユニット４９により反射された蛍光を検出する第１のＰＭＴ１Ａ、積分回路３Ａ、Ａ／Ｄ変換回路５Ａ、演算処理装置５１Ａと、ビームスプリッタユニット４９を透過した蛍光を検出する第２のＰＭＴ１Ｂ、積分回路３Ｂ、Ａ／Ｄ変換回路５Ｂ、演算処理装置５１Ｂとにより構成されている。また、演算処理装置５１Ａ，５１Ｂとタイミング発生器５３とにより差分演算部５７を構成するようになっている。
【００６５】
タイミング発生器５３は、スキャナ３５の走査と、積分回路３Ａ，３Ｂ、Ａ／Ｄ変換回路５Ａ，５Ｂおよび差分演算装置５１Ａ，５１Ｂの制御とを同期して行うようになっている。具体的には、タイミング発生器５３は、スキャナ３５に光走査位置指示信号を出力し、スキャナ３５の走査位置に対応して積分回路３Ａ，３ＢへのリセットＣＬＫ、Ａ／Ｄ変換回路５Ａ，５ＢへのＡ／Ｄ変換ＣＬＫおよび差分演算装置５１Ａ，５１Ｂへの差分演算タイミングＣＬＫを出力するようになっている。
【００６６】
このように構成された本実施形態に係る顕微鏡システム２００は、例えば、標本の画像を取得するにあたり、画像化範囲を所定の画素数に分割し、分割した各１画素を走査する間に第１のＰＭＴ１Ａ、第２のＰＭＴ１Ｂにより受光された光の光量に応じた電流信号を積分する。
【００６７】
この場合において、タイミング発生器５３の作動により、スキャナ３５の走査と、積分回路３Ａ，３Ｂ、Ａ／Ｄ変換回路５Ａ，５Ｂおよび差分演算装置５１Ａ，５１Ｂの制御とを同期して行うことで、画像取得時にスキャナ３５によって標本上を等速で走査する場合には、各画素間で積分期間（リセットＣＬＫの間隔）が等しくなる。一方、画像取得時にスキャナ３５によって標本上を非等速で走査する場合には、標本上における１画素あたりの走査距離が一定になるようにその走査速度に応じてリセットＣＬＫの間隔が変化する。
【００６８】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本発明を上記各実施形態および変形例に適用したものに限定されることなく、これらの実施形態および変形例を適宜組み合わせた実施形態に適用してもよく、特に限定されるものではない。
【符号の説明】
【００６９】
１ ＰＤ（光電変換部）
１Ａ 第１のＰＭＴ（光電変換部）
１Ｂ 第２のＰＭＴ（光電変換部）
２ ＡＰＤ（光電変換部）
３，３Ａ，３Ｂ 積分回路
７，５７ 差分演算部
１０，１１０ 光検出回路
１３ コンデンサ
１５ リセットスイッチ（切替部）
【技術分野】
【０００１】
本発明は、光検出回路に関するものである。
【背景技術】
【０００２】
従来、積分回路を含む光検出回路が知られている（例えば、特許文献１参照。）。積分回路を含む光検出回路においては、積分動作のセット／リセット時にチャージインジェクション（積分動作のスイッチがオン状態からオフ状態に変化した場合に、スイッチ内にチャージされていた電荷が回路に出力される現象。）が発生し、チャージインジェクションに起因して発生するオフセット電圧により検出信号が劣化することがある。
【０００３】
特許文献１に記載の画像読取装置は、積分回路を含む光検出回路において積分動作のチャージインジェクションによる検出信号の劣化を補償するために増幅回路の一方の入力端子にオフセット補償回路を接続し、オフセット補償回路により制御電圧を調整してオフセット電圧を相殺することとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０３０７１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の画像読取装置は、チャージインジェクションによる検出信号の劣化を補償する精度がオフセット補償回路に用いる部品の精度や回路調整等に影響されるため（すなわち、アナログ的な補償であるため）補償精度にばらつきがあり、検出信号の劣化を高精度に補償することが難しいという問題がある。
【０００６】
本発明は上述した事情に鑑みてなされたものであって、積分動作におけるチャージインジェクションによる検出信号の劣化を高精度に補償し、微弱光を高Ｓ／Ｎで検出することができる光検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は以下の手段を採用する。
本発明は、光の光量に応じた大きさの電流信号を出力する光電変換部と、該光電変換部により出力された前記電流信号に応じた電荷を蓄積するコンデンサを含み、前記電流信号を積分して前記コンデンサに蓄積されている電荷の量に応じた積分値を出力する積分回路と、前記コンデンサによる前記電荷の蓄積と蓄積された前記電荷の放電とを切り替える切替部と、前記積分回路から出力された前記電流信号の積分値のうち、積分期間の略開始時の前記電流信号の積分値と積分期間の略終了時の前記電流信号の積分値との差分を演算して出力する差分演算部とを備える光検出回路を提供する。
【０００８】
本発明によれば、積分回路により、光電変換部によって得られた電流信号を画素単位で出力し、微弱光を高感度かつ高Ｓ／Ｎで検出することができる。この場合において、積分回路を有する検出回路においては、積分回路による積分期間のセット／リセット時にチャージインジェクションが発生し、積分回路から出力される電流信号の積分値にチャージインジェクションに起因して発生するオフセット電圧が含まれてしまうことがある。
【０００９】
本発明に係る光検出回路によれば、差分演算部により、積分回路における積分期間の略開始時の電流信号の積分値と略終了時の電流信号の積分値との差分を演算することでこれらの電流信号に含まれるチャージインジェクションによるオフセット電圧を相殺し、光電変換部により受光された光の光量に応じた大きさの電流信号の有効成分を効率的に検出することが可能になる。
【００１０】
したがって、チャージインジェクションによる検出信号の劣化をデジタル的に高精度に補償し、Ｓ／Ｎ比を向上することができる。また、チャージインジェクション以外の回路ノイズ（回路系の電圧オフセットノイズ）が生じていても、これらのノイズも除去することができる。
【００１１】
上記発明においては、前記差分演算部が、前記積分回路による前記積分期間の開始時から所定時間経過後の前記電流信号の積分値を前記略開始時の電流信号の積分値として用いることとしてもよい。
【００１２】
このように構成することで、切替部によるコンデンサの電荷の放電から蓄積への切り替え直後に、すなわち、積分回路による積分動作の開始時にリンギング等の過渡現象が発生する場合であっても、差分演算部において過渡現象終了後の電流信号の積分値を用いて演算処理し、前記過度現象によるノイズの影響を受けることなく電流信号の有効成分を検出することができる。
【００１３】
また、上記発明においては、前記積分回路が、前記電流信号の積分値から所定値を減算するオフセット補償回路を備えることとしてもよい。
【００１４】
このように構成することで、電流信号の積分値に含まれるチャージインジェクションによるオフセット電圧を低減し、電流信号の有効成分の検出効率を向上することができる。なお、電流信号の積分値を減算する所定値としては、例えば、チャージインジェクションによるオフセット電圧より低い値を用いる。
【発明の効果】
【００１５】
本発明によれば、積分動作におけるチャージインジェクションによる検出信号の劣化を高精度に補償し、微弱光を高Ｓ／Ｎに検出することができるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係る光検出回路の概略構成図である。
【図２】図１の光検出回路における積分回路の出力タイミングとリセットＣＬＫとＡ／Ｄ変換ＣＬＫ等の関係を示す図である。
【図３】本発明の第１の実施形態の変形例に係る光検出回路における積分回路の出力とＡ／Ｄ変換ＣＬＫとの関係を示す図である。
【図４】本発明の第１の実施形態の変形例に係る光検出回路の積分回路およびオフセット補償回路を示す概略構成図である。
【図５】Ａ／Ｄ変換回路におけるダイナミックレンジを示す図である。
【図６】本発明の第２の実施形態に係る顕微鏡システムの概略構成図である。
【図７】本発明の第３の実施形態に係る顕微鏡システムの概略構成図である。
【発明を実施するための形態】
【００１７】
〔第１の実施形態〕
以下、本発明の第１の実施形態に係る光検出回路について、図面を参照して説明する。
本実施形態に係る光検出回路１０は、図１に示すように、標本（図示略）からの光を受光して電流信号を出力する光電変換装置（光電変換部）１と、光電変換装置１により出力された電流信号を時間で積分して積分値を出力する積分回路３と、積分回路３から出力された電流信号の積分値をＡ／Ｄ変換するＡ／Ｄ変換回路５と、Ａ／Ｄ変換回路５によりＡ／Ｄ変換された電流信号の積分値を演算処理して出力する差分演算部７とを備えている。
【００１８】
光電変換装置１としては、例えば、ＰＤ（フォトダイオード）、ＰＭＴ（光電子増倍管）、または、ＡＰＤ（アバランシェ・フォトダイオード）等が用いられる。本実施形態においては、光電変換装置としてＰＤ１を例示して説明する。
【００１９】
積分回路３は、オペアンプ等の増幅回路１１と、ＰＤ１により出力された電流信号に応じた電荷を蓄積するコンデンサ１３と、コンデンサ１３による電荷の蓄積と蓄積した電荷の放電とを切り替えるリセットスイッチ（切替部）１５とを備えている。この積分回路３は、画素毎に電流信号を時間で積分し、コンデンサ１３に蓄積される電荷の量に応じた積分値を出力するようになっている。
【００２０】
増幅回路１１は、反転入力端子（−）と比反転入力端子（＋）と出力端子とを備えている。コンデンサ１３およびリセットスイッチ１５は、増幅回路１１の反転入力端子（−）と出力端子との間に互いに並列に接続されている。増幅回路１１の比反転入力端子（＋）は接地されている。
【００２１】
リセットスイッチ１５は、所定のタイミング信号（リセットＣＬＫ）に同期して開閉、すなわち、コンデンサ１３による積分動作をセット／リセットするようになっている。例えば、リセットスイッチ１５が開いた状態ではコンデンサ１３に電荷が蓄積され（セット）、一方、リセットスイッチ１５が閉じた状態ではコンデンサ１３に蓄積されている電荷が放電される（リセット）ようになっている。
【００２２】
リセットスイッチ１５としては、例えば、Ｊ−ＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳ−ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、または、アナログスイッチ等が用いられる。
【００２３】
Ａ／Ｄ変換回路５は、所定のタイミング信号（Ａ／Ｄ変換ＣＬＫ）に同期して電流信号の積分値をＡ／Ｄ変換するようになっている。Ａ／Ｄ変換回路５による出力信号の階調幅を例えば１０ｂｉｔとする。
【００２４】
差分演算部７は、リセットスイッチ１５およびＡ／Ｄ変換回路５の制御および電流信号の積分値の演算処理等を実行するＣＰＵ２１と、ＣＰＵ２１を作動するためのプログラム２３と、ＣＰＵ２１に入力される各種信号等を記憶するメモリ２５とを備えている。
【００２５】
ＣＰＵ２１は、リセットスイッチ１５に対して１画素毎にリセットＣＬＫを１回出力するようになっている。また、ＣＰＵ２１は、Ａ／Ｄ変換回路５に対して１画素毎に均等なタイミングでＡ／Ｄ変換ＣＬＫを複数回出力するようになっている。
【００２６】
また、ＣＰＵ２１は、Ａ／Ｄ変換回路５から出力される電流信号の積分値のうち、積分回路３における積分期間の略開始時（以下、「積分時刻ｔ１」とする。）の電流信号の積分値と略終了時（以下、「積分時刻ｔ２」とする。）の電流信号の積分値との差分を演算して出力するようになっている。なお、積分開始時、すなわち、積分回路３のリセット直後を時刻ｔ０とする。
【００２７】
このＣＰＵ２１は、例えば、図２に示すように、１画素毎にリセットスイッチ１５にリセットＣＬＫを出力してコンデンサ１３をリセットしてから最初にＡ／Ｄ変換回路５にＡ／Ｄ変換ＣＬＫを出力するタイミングを積分時刻ｔ１とし、また、リセットスイッチ１５に次のリセットＣＬＫを出力する直前にＡ／Ｄ変換回路５にＡ／Ｄ変換ＣＬＫを出力するタイミングを積分時刻ｔ２とするようになっている。
【００２８】
メモリ２５は、ＣＰＵ２１により演算処理される積分時刻ｔ１の電流信号の積分値および積分時刻ｔ２の電流信号の積分値や、演算処理により算出された電流信号の積分値を記憶するようになっている。
【００２９】
以下、このように構成された光検出回路１０の作用について説明する。
本実施形態に係る光検出回路１０により標本からの光を検出する場合、まず、ＰＤ１により標本からの光が受光されて光の光量に応じた大きさの電流信号が積分回路３に出力される。
【００３０】
積分回路３においては、図２に示すように、ＣＰＵ２１の制御により１画素毎にリセットＣＬＫが入力される。リセットＣＬＫに同期してリセットスイッチ１５が開いた状態になると、ＰＤ１から入力された電流信号に応じた電荷がコンデンサ１３に蓄積される。また、コンデンサ１３に蓄積されている電荷の量に応じた電流信号の積分値が増幅回路１１の出力端子からＡ／Ｄ変換回路５へと出力される。
【００３１】
コンデンサ１３に１画素分の電荷が蓄積され、ＣＰＵ２１から入力される次のリセットＣＬＫに同期してリセットスイッチ１５が閉じた状態になると、コンデンサ１３に蓄えられた電荷が放電される。これにより、積分回路３の出力がリセットされる。このようにして、ＣＰＵ２１の制御により、リセットＣＬＫに同期してリセットスイッチ１５が開閉し、１画素毎（Ｄ１，Ｄ２，Ｄ３，Ｄ４・・・）にコンデンサ１３による電荷の蓄積と放電とが繰り返される。
【００３２】
Ａ／Ｄ変換回路５においては、ＣＰＵ２１の制御により、積分回路３から入力される電流信号の積分値がＡ／Ｄ変換ＣＬＫに同期してＡ／Ｄ変換される。Ａ／Ｄ変換回路５によりＡ／Ｄ変換された電流信号の積分値（Ａ／Ｄ変換ＤＡＴＡ）は、入力されるＡ／Ｄ変換ＣＬＫの数サイクル分遅れて差分演算部７へ出力される。
【００３３】
差分演算部７においては、Ａ／Ｄ変換回路５から出力された電流信号の積分値のうち、１画素毎に最初に入力されるＡ／Ｄ変換ＣＬＫに同期する積分時刻ｔ１の電流信号の積分値（電圧Ｖ１）と最後に入力されるＡ／Ｄ変換ＣＬＫに同期する積分時刻ｔ２の電流信号の積分値（電圧Ｖ２）がメモリ２５に記憶される。また、ＣＰＵ２１により、これら積分時刻ｔ１の電流信号の積分値と積分時刻ｔ２の電流信号の積分値との差分が演算されて出力される（Ｄｄｅｆ）。
【００３４】
具体的には、図２に示されるように、ＣＰＵ２１の演算処理により、画素Ｄ１に対しては最初のＡ／Ｄ変換ＣＬＫ（Ｄ１１）に同期する積分時刻ｔ１の電流信号の積分値と最後のＡ／Ｄ変換ＣＬＫ（Ｄ１２）に同期する積分時刻ｔ２の電流信号の積分値の差分（Ｄｄｅｆ１）が出力される。続いて、画素Ｄ２に対しては最初のＡ／Ｄ変換ＣＬＫ（Ｄ２１）に同期する積分時刻ｔ１の電流信号の積分値と最後のＡ／Ｄ変換ＣＬＫ（Ｄ２２）に同期する積分時刻ｔ２の電流信号の積分値の差分（Ｄｄｅｆ２）が出力される。以下、画素Ｄ３以降の画素Ｄｎに対しても同様に演算処理が実行される。
【００３５】
この場合において、積分回路３では、リセットスイッチ１５が閉じた状態から開いた状態に変化した場合にリセットスイッチ１５内にチャージされていた電荷が回路に出力されるチャージインジェクションという現象が発生する。そのため、積分回路３から出力される電流信号の積分値にチャージインジェクションに起因して発生するオフセット電圧が含まれてしまうことがある。
【００３６】
例えば、リセットスイッチ１５による積分回路３のリセット後に生じる総オフセット電圧をＶＯＦ（θ）、環境温度をθ、チャージインジェクションによるオフセット電圧をＶＣＩ（θ）、増幅回路１１およびＡ／Ｄ変換回路５等の回路要素による他のオフセット電圧をＶcircuitＯＦ（θ）とすると、総オフセット電圧ＶＯＦ（θ）は以下の式（１）により表される。
【数１】
【００３７】
また、積分時刻ｔ１の電流信号の積分値（電圧Ｖ１）および積分時刻ｔ２の電流信号の積分値（電圧Ｖ２）は以下の式（２），（３）により表される。
【数２】
ここで、Ｖｐ（ｔ）：ＰＤ１により受光された光の光量に応じた大きさの有効成分のみを含む電流信号
【００３８】
通常、積分時刻ｔ１〜積分時刻ｔ２の時間間隔は非常に短いため、積分時刻ｔ１〜積分時刻ｔ２間では関連する回路素子の発熱量や環境温度の変動はほぼないに等しい。そこで、ＶＯＦ（θ１）＝ＶＯＦ（θ２）と考えて実質的な問題はない。
【００３９】
そうすると、ＣＰＵ２１により算出される積分時刻ｔ１の電流信号の積分値（電圧Ｖ１）と積分時刻ｔ２の電流信号の積分値（電圧Ｖ２）との差分は、以下の式（４）のように表すことができる。
【数３】
【００４０】
すなわち、ＣＰＵ２１における演算処理によれば、総オフセット電圧ＶＯＦ（θ）を相殺することができる。したがって、オフセット電圧ＶＣＩ（θ）およびＶcircuitＯＦ（θ）の影響を受けることなく、ＰＤ１により受光された光の光量に応じた大きさの電流信号の有効成分を効率的に検出することが可能になる。
【００４１】
以上説明したように、本実施形態に係る光検出回路１０によれば、ＣＰＵ２１による演算処理により、チャージインジェクションによる検出信号の劣化をデジタル的に高精度に補償し、Ｓ／Ｎ比を向上することができる。また、チャージインジェクション以外の回路ノイズ（回路系の電圧オフセットノイズ（ＶcircuitＯＦ（θ）））が生じていてもこれらのノイズも除去することができる。
【００４２】
なお、本実施形態は以下のように変形することができる。
例えば、第１の変形例としては、図３に示されるように、差分演算部７が、積分回路３による積分期間の開始時ｔ０から所定時間経過後の電流信号の積分値を積分時刻ｔ１の電流信号の積分値として用いることとしてもよい。所定時間経過後の電流信号の積分値としては、積分時刻ｔ１の時間を遅らせることとすればよく、例えば、１画素毎にＡ／Ｄ変換回路５に入力されるＡ／Ｄ変換ＣＬＫのうち、最初のＡ／Ｄ変換ＣＬＫではなく２番目のＡ／Ｄ変換ＣＬＫに同期してＡ／Ｄ変換された電流信号の積分値を用いることとしてもよい。
【００４３】
このようにすることで、リセットスイッチ１５によるコンデンサ１３の電荷の放電から蓄積への切り替え直後に、すなわち、積分回路３による積分動作の開始時にリンギング等の過渡現象が発生してもノイズの影響を低減することができる。例えば、最初のＡ／Ｄ変換ＣＬＫに同期してＡ／Ｄ変換される電流信号の積分値に過渡現象によるノイズが含まれる場合であっても、過渡現象終了後のＡ／Ｄ変換ＣＬＫに同期してＡ／Ｄ変換された電流信号の積分値を積分時刻ｔ１の電流信号の積分値として用いることで、ノイズの影響を受けない電流信号の有効成分を検出することが可能になる。
【００４４】
また、第２の変形例としては、図４に示すように、積分回路３が、電流信号の積分値から所定値を減算するオフセット補償回路１７を備えることとしてもよい。この場合、増幅回路１１の比反転入力端子（＋）にオフセット補償回路１７を接続することとすればよい。このようにすることで、電流信号の積分値に含まれる総オフセット電圧（ＶＯＦ（θ））を低減することができる。
【００４５】
例えば、積分回路３から出力される電流信号の積分値をＶｏｕt、オフセット補償回路１７により差し引く所定値をＶＯＦＦＳＥＴとすると、Ｖｏｕtは以下の式（５）により表される。
【数４】
【００４６】
また、ＶＯＦ（θ）は環境温度θやばらつきにより値が変動するが、マージンも含めた最小値（ＶＯＦｍｉｎ）をＶＯＦＦＳＥＴとすれば、式（５）を以下の式（６）のように置き換えることができる。
【数５】
【００４７】
ここで、図５に示されるように、上記第１の実施形態では、電流信号の有効成分の積分値（∫Ｖｐ（ｔ）ｄｔ）に総オフセット電圧（ＶＯＦ（θ））が加えられた状態でＡ／Ｄ変換回路５によりＡ／Ｄ変換されるため、Ａ／Ｄ変換回路５におけるダイナミックレンジが総オフセット電圧（ＶＯＦ（θ））の分だけ狭められることになる。
【００４８】
これに対し、本変形例によれば、ＶＯＦ（θ）の平均的な大きさがＶＯＦ（θ）の環境温度θやばらつきによる変動量よりも大きい場合は、ＶＯＦ（θ）−ＶＯＦｍｉｎの値がＶＯＦ（θ）の値と比較して小さくなり、同図に示されるように、Ｖｏｕtに占める∫Ｖｐ（ｔ）ｄｔの割合を大きくすることができる。これにより、Ａ／Ｄ変換回路５におけるダイナミックレンジが狭められる量を最小限にし、ダイナミックレンジを有効活用することができる。また、検出信号の劣化を抑制して電流信号の有効成分の検出効率を向上することができる。
【００４９】
〔第２の実施形態〕
次に、本発明の第２の実施形態に係る光検出回路を用いた顕微鏡システムについて図面を参照して説明する。
本実施形態に係る顕微鏡システム１００は、図６に示すように、レーザ走査型顕微鏡装置３０と、光電変換部としてＰＤ１に代えてＡＰＤ２を備える光検出回路１０とを備えている。
以下、第１の実施形態に係る光検出回路１０と構成を共通する箇所には、同一符号を付して説明を省略する。
【００５０】
レーザ走査型顕微鏡装置３０は、標本（図示略）を搭載するステージ３１と、励起光を射出する光源３３と、光源３３から射出された励起光を２次元的に走査するスキャナ３５と、スキャナ３５により走査された励起光を集光する瞳投影レンズ３７および結像レンズ４１と、励起光を標本に照射する一方、標本において発生した蛍光を集光する対物レンズ４３と、対物レンズ４３により集光され、結像レンズ４１、瞳投影レンズ３７およびスキャナ３５を介して戻る蛍光を励起光から分岐するダイクロイックミラーユニット４５と、分岐された蛍光を波長毎に分岐するビームスプリッタユニット４９と、分岐された一方の蛍光を集光レンズ５３Ａ、共焦点ピンホール５３Ａおよびバリアフィルタユニット５５Ａを介して検出するＰＭＴ（光電子増倍管）１Ａとを備えている。図中、符号３９，４７はミラーである。
【００５１】
また、レーザ走査型顕微鏡装置３０には、ビームスプリッタユニット４９を透過した他の蛍光を検出回路１０のＡＰＤ２に入射させるミラー５１、集光レンズ５３Ｂ、共焦点ピンホール５５Ｂおよびバリアフィルタユニット５７Ｂが備えられている。
符合Ａは、標本が培養されている細胞培養装置を示している。この細胞培養装置は、生きている細胞を一定条件下で培養するための温度やＣＯ２を制御することができるようになっている。
【００５２】
光源３３は、例えば、アルゴンレーザ光源のような励起光源３３ａと、励起光源３３ａから発せられる励起光を調光するＡＯＴＦ３３ｂのような音響光学素子とを備えている。
ステージ３１は、支持アーム３２に対して水平２方向に移動可能に設けられ、ステージ３１に搭載した標本における所定の観察位置が対物レンズ４３の光軸に一致する位置において位置決め状態に停止することができるようになっている。
【００５３】
対物レンズ４３は、直線移動機構（図示略）によって光軸方向（Ｚ方向）に駆動され、合焦位置を調節して位置決め状態に停止することができるようになっている。
ダイクロイックミラーユニット４５は、円板状のターレット（図示略）に周方向に間隔をあけて配置された分光特性が異なる複数のダイクロイックミラー（図示略）により構成されている。ターレットは、モータ等の回転駆動機構（図示略）によって中心まわりに回転可能に支持されており、所望の分光特性を有するダイクロイックミラーを光軸上に配置して位置決め状態に停止することができるようになっている。
【００５４】
ビームスプリッタユニット４９およびバリアフィルタユニット５７Ａ，５７Ｂは、透過する波長帯域が異なる複数のビームスプリッタおよびバリアフィルタ（図示略）が、直線移動可能なスライダ（図示略）にそれぞれ搭載されて構成されている。このビームスプリッタユニット４９およびバリアフィルタユニット５７Ａ，５７Ｂは、スライダを直線移動させることにより、所望の波長帯域を有するビームスプリッタまたはバリアフィルタを選択的に光軸上に位置決め状態に停止させることができるようになっている。
【００５５】
また、ビームスプリッタユニット４９により反射された蛍光はＰＤ１Ａにより検出され、一方、ビームスプリッタユニット４９を透過した蛍光はＡＰＤ２により検出されるようになっている。
【００５６】
光検出回路１０には、ＡＰＤ２により検出された光の電流信号が入力されるようになっている。差分演算部５７は、ＣＰＵ２１、メモリ２５およびプログラム２３に代えて、演算処理装置５１およびタイミング発生器５３を備えている。タイミング発生器５３は、所定の積分時間により光を検出し、そのタイミングに対応して積分回路３へのリセットＣＬＫ、Ａ／Ｄ変換回路５へのＡ／Ｄ変換ＣＬＫおよび演算処理装置５１への差分演算タイミングＣＬＫを出力するようになっている。
【００５７】
演算処理装置５１は、ＣＰＵ２１と同様に、Ａ／Ｄ変換回路５から出力される電流信号の積分値のうち、積分時刻ｔ１の電流信号の積分値と積分時刻ｔ２の電流信号の積分値との差分を演算して出力するようになっている。演算処理装置５１により演算処理された電流信号はＦＣＳデータ解析装置５５に出力されるようになっている。
【００５８】
ＦＣＳデータ解析装置５５は、蛍光分子の蛍光強度の時間変化を測定して蛍光分子の様々な情報（解析結果）を得ることができるようになっている。ＦＣＳデータ解析装置５５により得られた解析結果は顕微鏡システムコントローラ（図示略）に出力されるようになっている。顕微鏡システムコントローラは、ＦＣＳ測定ポイントの指示信号をスキャナ３５に出力し、スキャナ３５の揺動角度を制御するようになっている。
【００５９】
このように構成された本実施形態に係る顕微鏡システム１００の作用について説明する。
本実施形態に係る顕微鏡システム１００は、例えば、ＦＣＳ（蛍光相関分光法）の測定、すなわち、蛍光分子の蛍光強度の時間変化を測定し、蛍光分子の様々な情報を得ることができる。顕微鏡システム１００を用いてＦＣＳの測定を行うには、まず、励起光源３３ａから励起光を発生させ、スキャナ３５により励起光を標本上の測定ポイントに照射する。
【００６０】
標本における励起光の集光位置から発生した蛍光は、対物レンズ４３、結像レンズ４１、瞳投影レンズ３７およびスキャナ３５を介して戻り、ダイクロイックミラーユニット４５によって励起光から分岐されてビームスプリッタユニット４９により波長毎に分岐される。ビームスプリッタユニット４９を透過した蛍光は、集光レンズ５３Ｂ、共焦点ピンホール５５Ｂおよびバリアフィルタユニット５７Ｂを介してＡＰＤ２により検出される。
【００６１】
蛍光検出回路１０においては、ＡＰＤ２により検出された蛍光の電流信号が画素毎に時間で積分され、演算処理装置５１の演算処理により電流信号の積分値の総オフセット電圧ＶＯＦ（θ）が相殺されてＦＣＳデータ解析装置５５に出力される。この場合において、顕微鏡システムコントローラの作動により、スキャナ３５によって標本上の測定ポイントが選択され、例えば、１測定点に関して１〜２分程度の測定が行われる。そして、ＦＣＳデータ解析装置５５によりその解析が行われる。
【００６２】
以上説明したように、本実施形態に係る蛍光観察システム１００によれば、蛍光検出回路１０により１〜２分程度の測定時間における微弱な蛍光を高感度かつ高Ｓ／Ｎで検出することができ、高精度な解析を行うことができる。また、時間が経過するにつれ温度変化の影響が大きくなったとしても、蛍光検出回路１０によりチャージインジェクションによる検出信号の劣化をデジタル的に高精度に補償することができる。したがって、長時間観察する場合にも有効となる。
【００６３】
〔第３の実施形態〕
次に、本発明の第３の実施形態に係る光検出回路を用いた顕微鏡システムについて説明する。
本実施形態に係る顕微鏡システム２００は、図７に示すように、２系統の光検出回路１１０を備え、タイミング発生器５３によりスキャナ３５の走査を制御する点で、第２の実施形態と異なる。
以下、第１の実施形態に係る検出回路１０または第２の実施形態に係る顕微鏡システム１００と構成を共通する箇所には、同一符号を付して説明を省略する。
【００６４】
光検出回路１１０は、レーザ走査型顕微鏡装置３０のビームスプリッタユニット４９により反射された蛍光を検出する第１のＰＭＴ１Ａ、積分回路３Ａ、Ａ／Ｄ変換回路５Ａ、演算処理装置５１Ａと、ビームスプリッタユニット４９を透過した蛍光を検出する第２のＰＭＴ１Ｂ、積分回路３Ｂ、Ａ／Ｄ変換回路５Ｂ、演算処理装置５１Ｂとにより構成されている。また、演算処理装置５１Ａ，５１Ｂとタイミング発生器５３とにより差分演算部５７を構成するようになっている。
【００６５】
タイミング発生器５３は、スキャナ３５の走査と、積分回路３Ａ，３Ｂ、Ａ／Ｄ変換回路５Ａ，５Ｂおよび差分演算装置５１Ａ，５１Ｂの制御とを同期して行うようになっている。具体的には、タイミング発生器５３は、スキャナ３５に光走査位置指示信号を出力し、スキャナ３５の走査位置に対応して積分回路３Ａ，３ＢへのリセットＣＬＫ、Ａ／Ｄ変換回路５Ａ，５ＢへのＡ／Ｄ変換ＣＬＫおよび差分演算装置５１Ａ，５１Ｂへの差分演算タイミングＣＬＫを出力するようになっている。
【００６６】
このように構成された本実施形態に係る顕微鏡システム２００は、例えば、標本の画像を取得するにあたり、画像化範囲を所定の画素数に分割し、分割した各１画素を走査する間に第１のＰＭＴ１Ａ、第２のＰＭＴ１Ｂにより受光された光の光量に応じた電流信号を積分する。
【００６７】
この場合において、タイミング発生器５３の作動により、スキャナ３５の走査と、積分回路３Ａ，３Ｂ、Ａ／Ｄ変換回路５Ａ，５Ｂおよび差分演算装置５１Ａ，５１Ｂの制御とを同期して行うことで、画像取得時にスキャナ３５によって標本上を等速で走査する場合には、各画素間で積分期間（リセットＣＬＫの間隔）が等しくなる。一方、画像取得時にスキャナ３５によって標本上を非等速で走査する場合には、標本上における１画素あたりの走査距離が一定になるようにその走査速度に応じてリセットＣＬＫの間隔が変化する。
【００６８】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本発明を上記各実施形態および変形例に適用したものに限定されることなく、これらの実施形態および変形例を適宜組み合わせた実施形態に適用してもよく、特に限定されるものではない。
【符号の説明】
【００６９】
１ ＰＤ（光電変換部）
１Ａ 第１のＰＭＴ（光電変換部）
１Ｂ 第２のＰＭＴ（光電変換部）
２ ＡＰＤ（光電変換部）
３，３Ａ，３Ｂ 積分回路
７，５７ 差分演算部
１０，１１０ 光検出回路
１３ コンデンサ
１５ リセットスイッチ（切替部）
【特許請求の範囲】
【請求項１】
光の光量に応じた大きさの電流信号を出力する光電変換部と、
該光電変換部により出力された前記電流信号に応じた電荷を蓄積するコンデンサを含み、前記電流信号を積分して前記コンデンサに蓄積されている電荷の量に応じた積分値を出力する積分回路と、
前記コンデンサによる前記電荷の蓄積と蓄積された前記電荷の放電とを切り替える切替部と、
前記積分回路から出力された前記電流信号の積分値のうち、積分期間の略開始時の前記電流信号の積分値と積分期間の略終了時の前記電流信号の積分値との差分を演算して出力する差分演算部とを備える光検出回路。
【請求項２】
前記差分演算部が、前記積分回路による前記積分期間の開始時から所定時間経過後の前記電流信号の積分値を前記略開始時の電流信号の積分値として用いる請求項１に記載の光検出回路。
【請求項３】
前記積分回路が、前記電流信号の積分値から所定値を減算するオフセット補償回路を備える請求項１または請求項２に記載の光検出回路。
【請求項１】
光の光量に応じた大きさの電流信号を出力する光電変換部と、
該光電変換部により出力された前記電流信号に応じた電荷を蓄積するコンデンサを含み、前記電流信号を積分して前記コンデンサに蓄積されている電荷の量に応じた積分値を出力する積分回路と、
前記コンデンサによる前記電荷の蓄積と蓄積された前記電荷の放電とを切り替える切替部と、
前記積分回路から出力された前記電流信号の積分値のうち、積分期間の略開始時の前記電流信号の積分値と積分期間の略終了時の前記電流信号の積分値との差分を演算して出力する差分演算部とを備える光検出回路。
【請求項２】
前記差分演算部が、前記積分回路による前記積分期間の開始時から所定時間経過後の前記電流信号の積分値を前記略開始時の電流信号の積分値として用いる請求項１に記載の光検出回路。
【請求項３】
前記積分回路が、前記電流信号の積分値から所定値を減算するオフセット補償回路を備える請求項１または請求項２に記載の光検出回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２７３２（Ｐ２０１２−２７３２Ａ）
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願番号】特願２０１０−１３９２０４（Ｐ２０１０−１３９２０４）
【出願日】平成２２年６月１８日（２０１０．６．１８）
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願日】平成２２年６月１８日（２０１０．６．１８）
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
[ Back to top ]