制御装置
【課題】制御装置内に設けられた複数のマイコン間の通信において、データの授受時間の制限および一度に授受出来るデータ量の制限を軽減するとともに、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイコンに順次入力することが出来る制御装置を提供する。
【解決手段】信号出力部１７から出力される切替信号の出力値に応じて、マイコン１１またはマイコン２１とＥＥＰＲＯＭ３１との間にて行うデータの授受動作を切り替える。そして、ＥＥＰＲＯＭ３１にデータを記憶する場合は、記憶部３２におけるデータが記憶されていないアドレスを検出し、検出したアドレスの中から最も上段にあるアドレスの領域にデータの入力を行い、ＥＥＰＲＯＭ３１からデータを読み出す場合は、データが記憶されたアドレスを検出し、検出したアドレスの中から最も上段にあるアドレスの領域からデータの出力を行う。
【解決手段】信号出力部１７から出力される切替信号の出力値に応じて、マイコン１１またはマイコン２１とＥＥＰＲＯＭ３１との間にて行うデータの授受動作を切り替える。そして、ＥＥＰＲＯＭ３１にデータを記憶する場合は、記憶部３２におけるデータが記憶されていないアドレスを検出し、検出したアドレスの中から最も上段にあるアドレスの領域にデータの入力を行い、ＥＥＰＲＯＭ３１からデータを読み出す場合は、データが記憶されたアドレスを検出し、検出したアドレスの中から最も上段にあるアドレスの領域からデータの出力を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに通信を行う複数のマイクロコンピュータを有する制御装置に関するものである。
【背景技術】
【０００２】
従来、機器（例えば、テレビ受像機）の動作は、マイクロコンピュータ（以下、「マイコン」と記載）を備えた制御装置により制御されている。
【０００３】
マイコンは、その内部にＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）等の記憶装置を有しており、この記憶装置に記憶されたプログラムやデータ等に従って、演算処理等を行う。
【０００４】
また、制御装置は、マイコンの他に、電気的な操作によりデータの書換えが可能な不揮発性のメモリであるＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）を備えている。
【０００５】
制御装置に備えられたマイコンとＥＥＰＲＯＭは、ＩＩＣ（Inter Integrated Circuit）バスと呼ばれる通信バスにより接続されており、該通信バスを介して、データの出入力が行われる。
【０００６】
近年においては、機器における機能の多様化により、制御装置によって制御を行うデバイス等が増加している。このため、制御装置内に複数のマイコンを備えることにより、これらの制御を行っている。
【０００７】
制御装置内のマイコン間の通信における通信回路としては、ＳＩＯ（Serial Input/Output）やＵＡＲＴ（Universal Asynchronous Receiver-Transmitter）が知られている。
【０００８】
また、該通信回路を介してのデータの転送方式としては、１本のデータ線を用いて順次転送する「シリアル転送方式」と、複数のデータ線を用いて並行して転送する「パラレル転送方式」とが知られている。
【０００９】
ＳＩＯとは、シリアル転送方式による通信回路の１つであり、ＵＡＲＴとは、シリアル転送方式のデータとパラレル転送方式のデータを相互に変換する通信回路である。
【００１０】
ＳＩＯやＵＡＲＴによる双方向通信の場合、予め設定された時間毎に通信が行われるため、この通信の同期を取るためのクロックが、通常、機器を主体的に制御するマスターマイコンからその他のスレーブマイコンに出力される。
【００１１】
このため、各マイコンにおいては、他の処理作業（例えば、演算処理等）中に関わらず、該クロックの出力または入力に備える必要があり、例えば、予めプログラムによって設定された時間２０〔ｍｓ〕毎に、マスターマイコンにてクロック出力のための準備が開始され、スレーブマイコンにて該クロックを入力するための準備が開始される。
【００１２】
そして、マスターマイコンによるクロック出力の準備が整い次第、マスターマイコンからクロックが出力され、スレーブマイコンに該クロックが入力される。これにより、マイコン間の通信が開始され、データの授受が行われる。
【００１３】
また、通信終了後は、データの授受が正常に終了したことを示すＡＣＫ（Acknowledgement）、または、データの授受が正常に終了していないことを示すＮＡＣＫ（Negative Acknowledgement）が、データを入力したマイコンから該データを出力したマイコンへ送信される。
【００１４】
上述した様なマイコン間の通信においては、クロックの出入力作業やＡＣＫ，ＮＡＣＫの確認作業の時間が必要となるため、通信時間内におけるデータの授受時間が限られてしまう。
【００１５】
また、上述したＳＩＯやＵＡＲＴによる転送においては、一度に授受出来るデータ量に限りがあり、また、一方のマイコンから出力されたデータを他方のマイコンに入力するのみであるため、入力側のＣＰＵの負荷状況によっては、入力されたデータが上書きされる等の問題が生じる。
【００１６】
下記特許文献１においては、一時的にデータを記憶するバッファメモリを設け、ＥＥＰＲＯＭに書き込まれるデータの一部を該バッファメモリに一時的に書き込むことにより、電子機器と該電子機器に接続された外部機器との間におけるデータの書き込み処理の時間を短縮することが可能な電子機器が記載されている。
【００１７】
下記特許文献２においては、書き込み命令を表すシリアルデータの出力後におかれるウエイト期間を調整することにより、適切な書込み間隔にて、ＥＥＰＲＯＭへの書き込みを行う装置が記載されている。
【００１８】
特許文献３においては、外部から与えられるビット直列のデータを直接読み出し専用メモリに与えることで、データの書換えを行うデータ書換え回路が記載されている。
【００１９】
【特許文献１】特開２００６−３０３９０８号公報
【特許文献２】特開２００４−３４８５０８号公報
【特許文献３】特開平４−１１４２８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、上述した特許文献１〜３に記載の各装置のいずれにおいても、制御装置内に設けられた複数のマイコン間の通信において、データの授受時間の制限を軽減することが出来る通信を実現することが出来ない。また、一度に授受出来るデータ量の制限を軽減するとともに、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイクロコンピュータに順次入力することが出来ない。
【００２１】
本発明は、上述した問題点に鑑み、制御装置内に設けられた複数のマイコン間の通信において、データの授受時間の制限および一度に授受出来るデータ量の制限を軽減するとともに、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイコンに順次入力することが出来る制御装置を提供することを目的としている。
【課題を解決するための手段】
【００２２】
本発明に係る制御装置は、機器を制御する第１および第２のマイクロコンピュータと、機器を制御するためのデータを格納するとともに、第１または第２のマイクロコンピュータによりデータの出入力が行われる書換え可能なメモリとを備えており、第１のマイクロコンピュータとメモリとの間のデータの授受動作と、第２のマイクロコンピュータとメモリとの間のデータの授受動作とを交互に切り替える切替手段を設けている。
そして、切替手段を、第１のマイクロコンピュータによるデータの授受動作と、第２のマイクロコンピュータによるデータの授受動作とを交互に切り替えるための切替信号を出力する信号出力部と、切替信号を入力する信号入力部とから構成し、第１，第２のマイクロコンピュータの内、いずれか一方のマイクロコンピュータに信号出力部を設け、他方のマイクロコンピュータに信号入力部を設けることにより、信号出力部から出力される切替信号の出力値が第１の値の場合は、信号出力部が設けられたマイクロコンピュータとメモリとの間のデータの授受動作を行い、信号出力部から出力される切替信号の出力値が第２の値の場合は、信号入力部が設けられたマイクロコンピュータとメモリとの間のデータの授受動作を行う。
第１または第２のマイクロコンピュータとメモリとの間のデータの授受は、ＦＩＦＯ（First-In First-Out）方式によるデータの出入力であり、一方のマイクロコンピュータがメモリからデータを読み出した場合は、該データが記憶されたメモリの所定の記憶領域に対して、他方のマイクロコンピュータにより空き領域と検出されるための特定のデータを、一方のマイクロコンピュータにより書き込む。
【００２３】
このようにすることで、第１のマイクロコンピュータと第２のマイクロコンピュータとの間でデータの授受を行う場合、切替信号の値に応じて、一方のマイクロコンピュータがメモリにデータを書き込んだ後に、他方のマイクロコンピュータがメモリからデータを取得することが出来るため、ＡＣＫやＮＡＣＫの確認作業が不要となり、第１のマイクロコンピュータと第２のマイクロコンピュータとの間の通信において、データの授受時間の制限を軽減することが出来る。
また、一度に授受出来るデータ量の制限を軽減し、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイコンに順次入力することが出来る。
【００２４】
本発明の制御装置において、第１のマイクロコンピュータと第２のマイクロコンピュータとの間の通信にて、データの授受を行うための授受手段を設け、該授受手段を、第１のマイクロコンピュータと第２のマイクロコンピュータとを接続するＩＩＣ（Inter Integrated Circuit）バスと、ＩＩＣバスに接続されたメモリとから構成してもよく、第１のマイクロコンピュータから出力されたデータを、ＩＩＣバスを介して、メモリに記憶した後、第２のマイクロコンピュータに入力し、第２のマイクロコンピュータから出力されたデータを、ＩＩＣバスを介して、メモリに記憶した後、第１のマイクロコンピュータに入力してもよい。
【００２５】
このようにすることで、第１のマイクロコンピュータと第２のマイクロコンピュータとの通信において、通信の同期を取るためのクロックの出入力作業は、メモリとの間においてデータを授受する一方のマイコンのみが行えば良く、また、これにより、ＡＣＫ，ＮＡＣＫの確認作業が不要となるため、第１のマイクロコンピュータと第２のマイクロコンピュータとの間の通信において、データの授受時間の制限を軽減することが出来る。
【発明の効果】
【００２６】
本発明によれば、第１のマイクロコンピュータによるデータの授受動作と、第２のマイクロコンピュータによるデータの授受動作とを交互に切り替える切替手段を設けた制御装置により、第１のマイクロコンピュータと第２のマイクロコンピュータとの間でデータの授受を行う場合、切替信号の値に応じて、一方のマイクロコンピュータがメモリにデータを書き込んだ後に、他方のマイコンがメモリからデータを取得することが出来るため、ＡＣＫやＮＡＣＫの確認作業が不要となり、第１のマイクロコンピュータと第２のマイクロコンピュータとの間の通信において、データの授受時間の制限を軽減することが出来る。
また、一度に授受出来るデータ量の制限を軽減し、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイコンに順次入力することが出来る。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態につき、図面を参照しながら説明する。
【００２８】
図１は、本発明の実施形態である制御装置１００の概略構成図である。
図中において、１１，２１は、図示しない機器の各部を制御するためのマイクロコンピュータ（以下、「マイコン」と記載）であり、３１は、電気的な操作によりデータの書換えが可能な不揮発性のメモリであるＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）である。
【００２９】
尚、マイコン１１は、本発明における第１のマイクロコンピュータの実施形態であり、マイコン２１は、本発明における第２のマイクロコンピュータの実施形態である。また、ＥＥＰＲＯＭ３１は、本発明における授受手段の一部を構成する。
【００３０】
１２，２２は、各種制御プログラムやデータ等が記憶された記憶部であり、それぞれＲＯＭ（Read Only Memory）等から成る。
【００３１】
１３は、記憶部１２に記憶された各種制御プログラムやデータ等に従って、演算処理等を行う演算処理部、２３は、記憶部２２に記憶された各種制御プログラムやデータ等に従って、演算処理等を行う演算処理部であり、それぞれＣＰＵ（Central Processing Unit）から成る。
【００３２】
１４は、演算処理部１３の演算結果等から成るデータを一時的に記憶する一時記憶部、２４は、演算処理部２３の演算結果等から成るデータを一時的に記憶する一時記憶部であり、それぞれＲＡＭ（Random Access Memory）等から成る。
【００３３】
１５，２５は、データの出入力を行うデータ出入力部であり、データ出入力部１５とデータ出入力部２５は、信号線Ｐにより接続されている。信号線Ｐは、例えば、ＳＤＡ（Serial Data）線から成る。
【００３４】
１６は、マイコン１１とＥＥＰＲＯＭ３１との間でデータの授受を行う際に、通信の同期を取るためのクロックを出力するクロック出力部であり、２６は、マイコン２１とＥＥＰＲＯＭ３１との間でデータの授受を行う際に、通信の同期を取るためのクロックを出力するクロック出力部である。
【００３５】
ここで、マイコン１１に設けられたクロック出力部１６から出力されたクロックは、ＥＥＰＲＯＭ３１に設けられた後述するクロック入力部３４に入力され、マイコン２１に設けられたクロック出力部２６から出力されたクロックは、ＥＥＰＲＯＭ３１に設けられた後述するクロック入力部３４に入力されるが、見かけ上は、クロック出力部１６とクロック出力部２６とが、信号線Ｑにより接続されており、信号線Ｑは、例えば、ＳＣＬ（Serial Clock）線から成る。
【００３６】
また、信号線Ｐと信号線Ｑにより、通信バスＲが構成され、通信バスＲは、ＩＩＣ（Inter Integrated Circuit）バスから成る。尚、通信バスＲは、本発明における授受手段の一部を構成する。
【００３７】
１７は、マイコン１１によるデータの授受動作と、マイコン２１によるデータの授受動作とを交互に切り替えるための切替信号（２値信号）を出力する信号出力部であり、２７は、信号出力部１７から出力された切替信号を入力するための信号入力部である。信号出力部１７と信号入力部２７は、信号線Ｖで接続されている。また、信号出力部１７と信号入力部２７は、本発明における切替手段を構成している。
【００３８】
ＥＥＰＲＯＭ３１において、３２は、マイコン１１またはマイコン２１から出力されるデータ等を記憶する記憶部である。３３は、データの出入力を行うデータ出入力部である。３４は、マイコン１１またはマイコン２１から出力されるクロックを入力するクロック入力部である。
【００３９】
ＥＥＰＲＯＭ３１は、マイコン１１とマイコン２１との間に接続されており、データ出入力部３３は、信号線Ｓにより、通信バスＲを構成する信号線Ｐに接続され、クロック入力部３４は、信号線Ｔにより、通信バスＲを構成する信号線Ｑに接続されている。
【００４０】
次に、本発明の実施形態である制御機器１００に備えられたマイコン１１とマイコン２１との間の通信によるデータの授受動作について説明する。
【００４１】
以下、マイコン１１から出力したデータをマイコン２１に入力する場合の授受動作について説明する。
【００４２】
マイコン１１では、記憶部１２に記憶された各種制御プログラムやデータ等に従って、演算処理部１３が演算処理等を行う。演算処理部１３の演算結果から成るデータは、マイコン２１やマイコン１１に接続されている図示しないデバイス等に向けて出力される。
【００４３】
マイコン１１から出力されたデータは、一旦、マイコン１１とマイコン２１との間に接続されているＥＥＰＲＯＭ３１に記憶される。そして、マイコン２１が必要に応じて、ＥＥＰＲＯＭ３１からデータを取得することで、マイコン１１とマイコン２１との間のデータの授受が完了する。
【００４４】
マイコン１１からデータを出力する場合は、まず、信号出力部１７から出力されている切替信号の出力値がＨ（High）かＬ（Low）かが、演算処理部１３により検証される。
【００４５】
ここで、信号出力部１７からは、図２に示すような、出力値がＨの区間と、出力値がＬの区間とが、一定時間毎に交互に現れる切替信号Ｗが出力されている。
【００４６】
信号出力部１７から出力された切替信号Ｗ（図２）の出力値がＨ区間内にある場合は、マイコン１１によって、信号線Ｐおよび信号線Ｓが強制的に占有されるため、マイコン１１とＥＥＰＲＯＭ３１との間におけるデータの授受が可能となり、また、マイコン２１とＥＥＰＲＯＭ３１との間におけるデータの授受が不可能となる。
【００４７】
信号出力部１７から出力された切替信号Ｗ（図２）の出力値がＬ区間内にある場合は、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除され、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有されるため、マイコン２１とＥＥＰＲＯＭ３１との間におけるデータの授受が可能となり、また、マイコン１１とＥＥＰＲＯＭ３１との間におけるデータの授受が不可能となる。
【００４８】
演算処理部１３での検証の結果、切替信号Ｗの出力値がＨ区間内にある場合は、演算処理部１３の演算結果等から成るデータが、データ出入力部１５から、信号線Ｐおよび信号線Ｓを介して、ＥＥＰＲＯＭ３１のデータ出入力部３３に入力される。データ出入力部３３に入力された該データは、記憶部３２に記憶される。
【００４９】
ここで、記憶部３２は、例えば、図３で示されるような構成となっている。
【００５０】
図中において、３２ａ，３２ｂは、記憶部３２に入力されたデータを１データ毎に記憶する記憶領域であり、記憶領域３２ａは、マイコン１１から出力されるデータを記憶し、記憶領域３２ｂは、マイコン２１から出力されるデータを記憶する。該記憶領域３２ａ，３２ｂは、それぞれ複数のアドレスを有している。
【００５１】
初期状態では、各記憶領域３２ａ，３２ｂの全てのアドレスに、データが無いことを示すデータ、例えば、「ＦＦ」等のデータが記憶されている。
【００５２】
そして、マイコン１１から記憶部３２にデータが入力される場合は、まず、演算処理部１３によって、記憶領域３２ａの先頭アドレスから最終アドレスまでの検証が行われ、該検証により、「ＦＦ」が記憶されているアドレスが検出される。
【００５３】
演算処理部１３による検証の結果、「ＦＦ」が記憶されたアドレスが複数存在する場合は、検出されたアドレスの中から、最も上段にあるアドレスが選択され、該アドレスの領域から順次データが記憶される。
【００５４】
演算処理部１３の検証の結果、切替信号Ｗの出力値がＬ区間内にある場合は、演算処理部１３の演算結果等から成るデータは、一時記憶部１４に一時的に記憶され、その後、切替信号Ｗの出力値がＨ区間内にある場合に、データ出入力部１５から、信号線Ｐおよび信号線Ｓを介して、ＥＥＰＲＯＭ３１のデータ出入力部３３に入力される。データ出入力部３３に入力された該データは、記憶部３２に記憶される。
【００５５】
尚、データ出入力部１５から、信号線Ｐおよび信号線Ｓを介して、データ出入力部３３にデータが入力される場合は、クロック出力部１６から出力されたクロックが、信号線Ｑおよび信号線Ｔを介して、クロック入力部３４に入力される。これにより、マイコン１１とＥＥＰＲＯＭ３１による通信の同期が図られるため、データの授受動作を円滑に行うことが出来る。
【００５６】
次に、マイコン２１が、必要に応じてＥＥＰＲＯＭ３１の記憶部３２に記憶されているデータを取得する場合は、まず、演算処理部２３により、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されているか否かが検証される。
【００５７】
演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されている場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＬ区間内にある場合は、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有される。そして、記憶部３２に記憶されているデータの内、必要なデータのみが、マイコン２１のデータ出入力部２５に入力され、その後、記憶部２２に記憶される。
【００５８】
ここで、記憶部３２に記憶された該データは、例えば、図３で示されるような状態で記憶されているため、記憶部３２に記憶されたデータを読み出す場合は、まず、演算処理部２３によって、記憶領域３２ａの先頭アドレスから最終アドレスまでの検証が行われ、該検証により、「ＦＦ」が記憶されていないアドレスが検出される。
【００５９】
演算処理部２３による検証の結果、「ＦＦ」が記憶されていないアドレスが複数存在する場合は、検出されたアドレスの中から、最も上段にあるアドレスが選択され、該アドレスの領域から順次データが読み出される。
【００６０】
記憶領域３２ａからデータを読み出した場合は、読み出したアドレスの領域にデータが無いことを示す「ＦＦ」を書き込み、読み出したデータと同じデータを消去する。これにより、記憶部３２が容量超過となることを防止することが出来る。
【００６１】
演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されていない場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＨ区間内にある場合は、所定の時間が経過した後、再度、演算処理部２３による検証を行う。演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されている場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＬ区間内にある場合は、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有される。そして、記憶部３２に記憶されているデータの内、必要なデータのみが、マイコン２１のデータ出入力部２５に入力され、その後、記憶部２２に記憶される。
【００６２】
尚、データ出入力部３３から、信号線Ｐおよび信号線Ｓを介して、データ出入力部２５にデータが入力される場合は、クロック出力部２６から、信号線Ｑおよび信号線Ｔを介して、クロック入力部３４にクロックが出力され、該クロックにより、マイコン２１とＥＥＰＲＯＭ３１による通信の同期が図られる。これにより、マイコン２１とＥＥＰＲＯＭ３１による通信の同期が図られるため、データの授受動作を円滑に行うことが出来る。
【００６３】
マイコン２１では、ＥＥＰＲＯＭ３１の記憶部３２より取得したデータに従って、演算処理部２３が演算処理等を行う。演算処理部２３の演算結果から成るデータは、再度マイコン１１に出力、またはマイコン２１に接続されている図示しないデバイス等に出力され、該データに基づく制御が行われる。
【００６４】
次に、マイコン２１から出力したデータをマイコン１１に入力する場合の動作について説明する。
【００６５】
マイコン２１では、記憶部２２に記憶された各種制御プログラムやデータ等に従って、演算処理部２３が演算処理等を行う。演算処理部２３の演算結果から成るデータは、マイコン１１やマイコン２１に接続されている図示しないデバイス等に向けて出力される。
【００６６】
マイコン２１から出力されたデータは、一旦、マイコン２１とマイコン１１との間に接続されているＥＥＰＲＯＭ３１に記憶される。そして、マイコン１１が必要に応じて、ＥＥＰＲＯＭ３１からデータを取得することで、マイコン２１とマイコン１１との間のデータの授受が完了する。
【００６７】
マイコン２１からデータを出力する場合は、まず、演算処理部２３により、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されているか否かが検証される。
【００６８】
演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されている場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＬ区間内にある場合は、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有される。そして、演算処理部２３の演算結果等から成るデータが、データ出入力部２５から、信号線Ｐおよび信号線Ｓを介して、ＥＥＰＲＯＭ３１のデータ出入力部３３に入力される。データ出入力部３３に入力された該データは、記憶部３２に記憶される。
【００６９】
マイコン２１から記憶部３２にデータが入力される場合は、まず、演算処理部２３によって、記憶領域３２ｂの先頭アドレスから最終アドレスまでの検証が行われ、該検証により、「ＦＦ」が記憶されているアドレスが検出される。
【００７０】
演算処理部２３による検証の結果、「ＦＦ」が記憶されたアドレスが複数存在する場合は、検出されたアドレスの中から、最も上段にあるアドレスが選択され、該アドレスの領域から順次データが記憶される。
【００７１】
演算処理部２３の検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されていない場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＨ区間内にある場合は、所定の時間が経過した後、再度、演算処理部２３による検証を行う。演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されている場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＬ区間内にある場合は、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有される。そして、演算処理部２３の演算結果等から成るデータが、データ出入力部２５から、信号線Ｐおよび信号線Ｓを介して、ＥＥＰＲＯＭ３１のデータ出入力部３３に入力される。データ出入力部３３に入力された該データは、記憶部３２に記憶される。
【００７２】
尚、データ出入力部２５から、信号線Ｐおよび信号線Ｓを介して、データ出入力部３３にデータが入力される場合は、クロック出力部２６から、信号線Ｑおよび信号線Ｔを介して、クロック入力部３４にクロックが出力され、該クロックにより、マイコン２１とＥＥＰＲＯＭ３１による通信の同期が図られる。これにより、マイコン２１とＥＥＰＲＯＭ３１による通信の同期が図られるため、データの授受動作を円滑に行うことが出来る。
【００７３】
次に、マイコン１１が、必要に応じてＥＥＰＲＯＭ３１の記憶部３２に記憶されているデータを取得する場合は、まず、演算処理部１３により、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内にあるか否かが検証される。
【００７４】
演算処理部１３での検証の結果、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内にある場合は、マイコン１１によって、信号線Ｐおよび信号線Ｓが占有される。そして、記憶部３２に記憶されているデータの内、必要なデータのみが、マイコン１１のデータ出入力部１５に入力され、その後、記憶部１２に記憶される。
【００７５】
ここで、記憶部３２に記憶された該データは、例えば、図３で示されるような状態で記憶されているため、記憶部３２に記憶されたデータを読み出す場合は、まず、演算処理部１３によって、記憶領域３２ｂの先頭アドレスから最終アドレスまでの検証が行われ、該検証により、「ＦＦ」が記憶されていないアドレスが検出される。
【００７６】
演算処理部１３による検証の結果、「ＦＦ」が記憶されていないアドレスが複数存在する場合は、検出されたアドレスの中から、最も上段にあるアドレスが選択され、該アドレスの領域から順次データが読み出される。
【００７７】
記憶領域３２ｂからデータを読み出した場合は、読み出したアドレスの領域にデータが無いことを示す「ＦＦ」を書き込み、読み出したデータと同じデータを消去する。これにより、記憶部３２が容量超過となることを防止することが出来る。
【００７８】
演算処理部１３での検証の結果、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内にない場合、つまり、信号出力部１７から出力される切替信号Ｗの出力値がＬ区間内にある場合は、所定の時間が経過した後、再度、演算処理部１３による検証を行う。演算処理部１３での検証の結果、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内にある場合は、マイコン１１によって、信号線Ｐおよび信号線Ｓが占有される。そして、記憶部３２に記憶されているデータの内、必要なデータのみが、マイコン１１のデータ出入力部１５に入力され、その後、記憶部１２に記憶される。
【００７９】
尚、データ出入力部３３から、信号線Ｐおよび信号線Ｓを介して、データ出入力部１５にデータが入力される場合は、クロック出力部１６から、信号線Ｑおよび信号線Ｔを介して、クロック入力部３４にクロックが出力され、該クロックにより、マイコン１１とＥＥＰＲＯＭ３１による通信の同期が図られる。これにより、マイコン１１とＥＥＰＲＯＭ３１による通信の同期が図られるため、データの授受動作を円滑に行うことが出来る。
【００８０】
マイコン１１では、ＥＥＰＲＯＭ３１の記憶部３２より取得したデータに従って、演算処理部１３が演算処理等を行う。演算処理部１３の演算結果から成るデータは、再度マイコン２１に出力、またはマイコン１１に接続されている図示しないデバイス等に出力され、該データに基づく制御が行われる。
【００８１】
このように、上述した実施形態においては、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内である場合は、マイコン１１とＥＥＰＲＯＭ３１との間でデータの授受が行われ、信号出力部１７から出力される切替信号Ｗの出力値がＬ区間内である場合は、マイコン２１とＥＥＰＲＯＭ３１との間でデータの授受が行われる。
【００８２】
よって、データ出入力部１５とデータ出入力部２５との間、つまりマイコン１１とマイコン２１との間におけるＥＥＰＲＯＭ３１を介したデータの授受に際して、クロックの出入力作業は、ＥＥＰＲＯＭ３１との間においてデータを授受する一方のマイコンのみが行えば良く、また、これにより、ＡＣＫ，ＮＡＣＫの確認作業が不要となるため、制御装置１００内に設けられたマイコン１１とマイコン２１との間の通信において、データの授受時間の制限を軽減することが出来る。この結果、マイコン１１，２１における時間管理のプログラムが簡略化される。
【００８３】
また、マイコン１１，２１からＥＥＰＲＯＭ３１にデータを記憶する場合は、記憶領域３２ａ，３２ｂにおけるデータが記憶されていないアドレスが検出され、検出されたアドレスの中から最も上段にあるアドレスの領域から順に、データの入力が行われる。さらに、マイコン１１，２１がＥＥＰＲＯＭ３１からデータを読み出す場合は、記憶領域３２ａ，３２ｂにおけるデータが記憶されたアドレスが検出され、検出されたアドレスの中から最も上段にあるアドレス領域から順に、データの出力が行われる。すなわち、ＦＩＦＯ（First-In First-Out）方式によるデータの出入力が行われる。
【００８４】
よって、一方のマイコンから出力されたデータを、上書き等することなく、他方のマイコンに順次入力することが出来る通信、つまりＦＩＦＯ方式による通信を行うことが出来る。
【００８５】
本発明では、以上述べた以外にも種々の実施形態を採用することができる。例えば、上記実施形態では、マイコン１１とマイコン２１との間にＥＥＰＲＯＭ３１を接続したが、これに限られず、マイコン１１に設けられたＥＥＰＲＯＭにマイコン２１を接続するようにしてもよい。また、書換え可能なメモリとしては、ＥＥＰＲＯＭに限らず、例えば、フラッシュメモリやＳＲＡＭ（Static Random Access Memory）等であってもよい。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態である制御装置を示した図である。
【図２】信号出力部から信号入力部に入力される信号の波形を示した図である。
【図３】ＥＥＰＲＯＭに設けられた記憶部の構成を示した図である。
【符号の説明】
【００８７】
１１，１２ マイクロコンピュータ
１２，２２ 記憶部
１３，２３ 演算処理部
１４，２４ 一時記憶部
１５，２５ データ出入力部
１６，２６ クロック出力部
１７，２７ 信号入力部
３１ ＥＥＰＲＯＭ
３２ 記憶部
３２ａ，３２ｂ 記憶領域
３３ データ出入力部
３４ クロック入力部
【技術分野】
【０００１】
本発明は、互いに通信を行う複数のマイクロコンピュータを有する制御装置に関するものである。
【背景技術】
【０００２】
従来、機器（例えば、テレビ受像機）の動作は、マイクロコンピュータ（以下、「マイコン」と記載）を備えた制御装置により制御されている。
【０００３】
マイコンは、その内部にＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）等の記憶装置を有しており、この記憶装置に記憶されたプログラムやデータ等に従って、演算処理等を行う。
【０００４】
また、制御装置は、マイコンの他に、電気的な操作によりデータの書換えが可能な不揮発性のメモリであるＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）を備えている。
【０００５】
制御装置に備えられたマイコンとＥＥＰＲＯＭは、ＩＩＣ（Inter Integrated Circuit）バスと呼ばれる通信バスにより接続されており、該通信バスを介して、データの出入力が行われる。
【０００６】
近年においては、機器における機能の多様化により、制御装置によって制御を行うデバイス等が増加している。このため、制御装置内に複数のマイコンを備えることにより、これらの制御を行っている。
【０００７】
制御装置内のマイコン間の通信における通信回路としては、ＳＩＯ（Serial Input/Output）やＵＡＲＴ（Universal Asynchronous Receiver-Transmitter）が知られている。
【０００８】
また、該通信回路を介してのデータの転送方式としては、１本のデータ線を用いて順次転送する「シリアル転送方式」と、複数のデータ線を用いて並行して転送する「パラレル転送方式」とが知られている。
【０００９】
ＳＩＯとは、シリアル転送方式による通信回路の１つであり、ＵＡＲＴとは、シリアル転送方式のデータとパラレル転送方式のデータを相互に変換する通信回路である。
【００１０】
ＳＩＯやＵＡＲＴによる双方向通信の場合、予め設定された時間毎に通信が行われるため、この通信の同期を取るためのクロックが、通常、機器を主体的に制御するマスターマイコンからその他のスレーブマイコンに出力される。
【００１１】
このため、各マイコンにおいては、他の処理作業（例えば、演算処理等）中に関わらず、該クロックの出力または入力に備える必要があり、例えば、予めプログラムによって設定された時間２０〔ｍｓ〕毎に、マスターマイコンにてクロック出力のための準備が開始され、スレーブマイコンにて該クロックを入力するための準備が開始される。
【００１２】
そして、マスターマイコンによるクロック出力の準備が整い次第、マスターマイコンからクロックが出力され、スレーブマイコンに該クロックが入力される。これにより、マイコン間の通信が開始され、データの授受が行われる。
【００１３】
また、通信終了後は、データの授受が正常に終了したことを示すＡＣＫ（Acknowledgement）、または、データの授受が正常に終了していないことを示すＮＡＣＫ（Negative Acknowledgement）が、データを入力したマイコンから該データを出力したマイコンへ送信される。
【００１４】
上述した様なマイコン間の通信においては、クロックの出入力作業やＡＣＫ，ＮＡＣＫの確認作業の時間が必要となるため、通信時間内におけるデータの授受時間が限られてしまう。
【００１５】
また、上述したＳＩＯやＵＡＲＴによる転送においては、一度に授受出来るデータ量に限りがあり、また、一方のマイコンから出力されたデータを他方のマイコンに入力するのみであるため、入力側のＣＰＵの負荷状況によっては、入力されたデータが上書きされる等の問題が生じる。
【００１６】
下記特許文献１においては、一時的にデータを記憶するバッファメモリを設け、ＥＥＰＲＯＭに書き込まれるデータの一部を該バッファメモリに一時的に書き込むことにより、電子機器と該電子機器に接続された外部機器との間におけるデータの書き込み処理の時間を短縮することが可能な電子機器が記載されている。
【００１７】
下記特許文献２においては、書き込み命令を表すシリアルデータの出力後におかれるウエイト期間を調整することにより、適切な書込み間隔にて、ＥＥＰＲＯＭへの書き込みを行う装置が記載されている。
【００１８】
特許文献３においては、外部から与えられるビット直列のデータを直接読み出し専用メモリに与えることで、データの書換えを行うデータ書換え回路が記載されている。
【００１９】
【特許文献１】特開２００６−３０３９０８号公報
【特許文献２】特開２００４−３４８５０８号公報
【特許文献３】特開平４−１１４２８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、上述した特許文献１〜３に記載の各装置のいずれにおいても、制御装置内に設けられた複数のマイコン間の通信において、データの授受時間の制限を軽減することが出来る通信を実現することが出来ない。また、一度に授受出来るデータ量の制限を軽減するとともに、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイクロコンピュータに順次入力することが出来ない。
【００２１】
本発明は、上述した問題点に鑑み、制御装置内に設けられた複数のマイコン間の通信において、データの授受時間の制限および一度に授受出来るデータ量の制限を軽減するとともに、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイコンに順次入力することが出来る制御装置を提供することを目的としている。
【課題を解決するための手段】
【００２２】
本発明に係る制御装置は、機器を制御する第１および第２のマイクロコンピュータと、機器を制御するためのデータを格納するとともに、第１または第２のマイクロコンピュータによりデータの出入力が行われる書換え可能なメモリとを備えており、第１のマイクロコンピュータとメモリとの間のデータの授受動作と、第２のマイクロコンピュータとメモリとの間のデータの授受動作とを交互に切り替える切替手段を設けている。
そして、切替手段を、第１のマイクロコンピュータによるデータの授受動作と、第２のマイクロコンピュータによるデータの授受動作とを交互に切り替えるための切替信号を出力する信号出力部と、切替信号を入力する信号入力部とから構成し、第１，第２のマイクロコンピュータの内、いずれか一方のマイクロコンピュータに信号出力部を設け、他方のマイクロコンピュータに信号入力部を設けることにより、信号出力部から出力される切替信号の出力値が第１の値の場合は、信号出力部が設けられたマイクロコンピュータとメモリとの間のデータの授受動作を行い、信号出力部から出力される切替信号の出力値が第２の値の場合は、信号入力部が設けられたマイクロコンピュータとメモリとの間のデータの授受動作を行う。
第１または第２のマイクロコンピュータとメモリとの間のデータの授受は、ＦＩＦＯ（First-In First-Out）方式によるデータの出入力であり、一方のマイクロコンピュータがメモリからデータを読み出した場合は、該データが記憶されたメモリの所定の記憶領域に対して、他方のマイクロコンピュータにより空き領域と検出されるための特定のデータを、一方のマイクロコンピュータにより書き込む。
【００２３】
このようにすることで、第１のマイクロコンピュータと第２のマイクロコンピュータとの間でデータの授受を行う場合、切替信号の値に応じて、一方のマイクロコンピュータがメモリにデータを書き込んだ後に、他方のマイクロコンピュータがメモリからデータを取得することが出来るため、ＡＣＫやＮＡＣＫの確認作業が不要となり、第１のマイクロコンピュータと第２のマイクロコンピュータとの間の通信において、データの授受時間の制限を軽減することが出来る。
また、一度に授受出来るデータ量の制限を軽減し、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイコンに順次入力することが出来る。
【００２４】
本発明の制御装置において、第１のマイクロコンピュータと第２のマイクロコンピュータとの間の通信にて、データの授受を行うための授受手段を設け、該授受手段を、第１のマイクロコンピュータと第２のマイクロコンピュータとを接続するＩＩＣ（Inter Integrated Circuit）バスと、ＩＩＣバスに接続されたメモリとから構成してもよく、第１のマイクロコンピュータから出力されたデータを、ＩＩＣバスを介して、メモリに記憶した後、第２のマイクロコンピュータに入力し、第２のマイクロコンピュータから出力されたデータを、ＩＩＣバスを介して、メモリに記憶した後、第１のマイクロコンピュータに入力してもよい。
【００２５】
このようにすることで、第１のマイクロコンピュータと第２のマイクロコンピュータとの通信において、通信の同期を取るためのクロックの出入力作業は、メモリとの間においてデータを授受する一方のマイコンのみが行えば良く、また、これにより、ＡＣＫ，ＮＡＣＫの確認作業が不要となるため、第１のマイクロコンピュータと第２のマイクロコンピュータとの間の通信において、データの授受時間の制限を軽減することが出来る。
【発明の効果】
【００２６】
本発明によれば、第１のマイクロコンピュータによるデータの授受動作と、第２のマイクロコンピュータによるデータの授受動作とを交互に切り替える切替手段を設けた制御装置により、第１のマイクロコンピュータと第２のマイクロコンピュータとの間でデータの授受を行う場合、切替信号の値に応じて、一方のマイクロコンピュータがメモリにデータを書き込んだ後に、他方のマイコンがメモリからデータを取得することが出来るため、ＡＣＫやＮＡＣＫの確認作業が不要となり、第１のマイクロコンピュータと第２のマイクロコンピュータとの間の通信において、データの授受時間の制限を軽減することが出来る。
また、一度に授受出来るデータ量の制限を軽減し、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイコンに順次入力することが出来る。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態につき、図面を参照しながら説明する。
【００２８】
図１は、本発明の実施形態である制御装置１００の概略構成図である。
図中において、１１，２１は、図示しない機器の各部を制御するためのマイクロコンピュータ（以下、「マイコン」と記載）であり、３１は、電気的な操作によりデータの書換えが可能な不揮発性のメモリであるＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）である。
【００２９】
尚、マイコン１１は、本発明における第１のマイクロコンピュータの実施形態であり、マイコン２１は、本発明における第２のマイクロコンピュータの実施形態である。また、ＥＥＰＲＯＭ３１は、本発明における授受手段の一部を構成する。
【００３０】
１２，２２は、各種制御プログラムやデータ等が記憶された記憶部であり、それぞれＲＯＭ（Read Only Memory）等から成る。
【００３１】
１３は、記憶部１２に記憶された各種制御プログラムやデータ等に従って、演算処理等を行う演算処理部、２３は、記憶部２２に記憶された各種制御プログラムやデータ等に従って、演算処理等を行う演算処理部であり、それぞれＣＰＵ（Central Processing Unit）から成る。
【００３２】
１４は、演算処理部１３の演算結果等から成るデータを一時的に記憶する一時記憶部、２４は、演算処理部２３の演算結果等から成るデータを一時的に記憶する一時記憶部であり、それぞれＲＡＭ（Random Access Memory）等から成る。
【００３３】
１５，２５は、データの出入力を行うデータ出入力部であり、データ出入力部１５とデータ出入力部２５は、信号線Ｐにより接続されている。信号線Ｐは、例えば、ＳＤＡ（Serial Data）線から成る。
【００３４】
１６は、マイコン１１とＥＥＰＲＯＭ３１との間でデータの授受を行う際に、通信の同期を取るためのクロックを出力するクロック出力部であり、２６は、マイコン２１とＥＥＰＲＯＭ３１との間でデータの授受を行う際に、通信の同期を取るためのクロックを出力するクロック出力部である。
【００３５】
ここで、マイコン１１に設けられたクロック出力部１６から出力されたクロックは、ＥＥＰＲＯＭ３１に設けられた後述するクロック入力部３４に入力され、マイコン２１に設けられたクロック出力部２６から出力されたクロックは、ＥＥＰＲＯＭ３１に設けられた後述するクロック入力部３４に入力されるが、見かけ上は、クロック出力部１６とクロック出力部２６とが、信号線Ｑにより接続されており、信号線Ｑは、例えば、ＳＣＬ（Serial Clock）線から成る。
【００３６】
また、信号線Ｐと信号線Ｑにより、通信バスＲが構成され、通信バスＲは、ＩＩＣ（Inter Integrated Circuit）バスから成る。尚、通信バスＲは、本発明における授受手段の一部を構成する。
【００３７】
１７は、マイコン１１によるデータの授受動作と、マイコン２１によるデータの授受動作とを交互に切り替えるための切替信号（２値信号）を出力する信号出力部であり、２７は、信号出力部１７から出力された切替信号を入力するための信号入力部である。信号出力部１７と信号入力部２７は、信号線Ｖで接続されている。また、信号出力部１７と信号入力部２７は、本発明における切替手段を構成している。
【００３８】
ＥＥＰＲＯＭ３１において、３２は、マイコン１１またはマイコン２１から出力されるデータ等を記憶する記憶部である。３３は、データの出入力を行うデータ出入力部である。３４は、マイコン１１またはマイコン２１から出力されるクロックを入力するクロック入力部である。
【００３９】
ＥＥＰＲＯＭ３１は、マイコン１１とマイコン２１との間に接続されており、データ出入力部３３は、信号線Ｓにより、通信バスＲを構成する信号線Ｐに接続され、クロック入力部３４は、信号線Ｔにより、通信バスＲを構成する信号線Ｑに接続されている。
【００４０】
次に、本発明の実施形態である制御機器１００に備えられたマイコン１１とマイコン２１との間の通信によるデータの授受動作について説明する。
【００４１】
以下、マイコン１１から出力したデータをマイコン２１に入力する場合の授受動作について説明する。
【００４２】
マイコン１１では、記憶部１２に記憶された各種制御プログラムやデータ等に従って、演算処理部１３が演算処理等を行う。演算処理部１３の演算結果から成るデータは、マイコン２１やマイコン１１に接続されている図示しないデバイス等に向けて出力される。
【００４３】
マイコン１１から出力されたデータは、一旦、マイコン１１とマイコン２１との間に接続されているＥＥＰＲＯＭ３１に記憶される。そして、マイコン２１が必要に応じて、ＥＥＰＲＯＭ３１からデータを取得することで、マイコン１１とマイコン２１との間のデータの授受が完了する。
【００４４】
マイコン１１からデータを出力する場合は、まず、信号出力部１７から出力されている切替信号の出力値がＨ（High）かＬ（Low）かが、演算処理部１３により検証される。
【００４５】
ここで、信号出力部１７からは、図２に示すような、出力値がＨの区間と、出力値がＬの区間とが、一定時間毎に交互に現れる切替信号Ｗが出力されている。
【００４６】
信号出力部１７から出力された切替信号Ｗ（図２）の出力値がＨ区間内にある場合は、マイコン１１によって、信号線Ｐおよび信号線Ｓが強制的に占有されるため、マイコン１１とＥＥＰＲＯＭ３１との間におけるデータの授受が可能となり、また、マイコン２１とＥＥＰＲＯＭ３１との間におけるデータの授受が不可能となる。
【００４７】
信号出力部１７から出力された切替信号Ｗ（図２）の出力値がＬ区間内にある場合は、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除され、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有されるため、マイコン２１とＥＥＰＲＯＭ３１との間におけるデータの授受が可能となり、また、マイコン１１とＥＥＰＲＯＭ３１との間におけるデータの授受が不可能となる。
【００４８】
演算処理部１３での検証の結果、切替信号Ｗの出力値がＨ区間内にある場合は、演算処理部１３の演算結果等から成るデータが、データ出入力部１５から、信号線Ｐおよび信号線Ｓを介して、ＥＥＰＲＯＭ３１のデータ出入力部３３に入力される。データ出入力部３３に入力された該データは、記憶部３２に記憶される。
【００４９】
ここで、記憶部３２は、例えば、図３で示されるような構成となっている。
【００５０】
図中において、３２ａ，３２ｂは、記憶部３２に入力されたデータを１データ毎に記憶する記憶領域であり、記憶領域３２ａは、マイコン１１から出力されるデータを記憶し、記憶領域３２ｂは、マイコン２１から出力されるデータを記憶する。該記憶領域３２ａ，３２ｂは、それぞれ複数のアドレスを有している。
【００５１】
初期状態では、各記憶領域３２ａ，３２ｂの全てのアドレスに、データが無いことを示すデータ、例えば、「ＦＦ」等のデータが記憶されている。
【００５２】
そして、マイコン１１から記憶部３２にデータが入力される場合は、まず、演算処理部１３によって、記憶領域３２ａの先頭アドレスから最終アドレスまでの検証が行われ、該検証により、「ＦＦ」が記憶されているアドレスが検出される。
【００５３】
演算処理部１３による検証の結果、「ＦＦ」が記憶されたアドレスが複数存在する場合は、検出されたアドレスの中から、最も上段にあるアドレスが選択され、該アドレスの領域から順次データが記憶される。
【００５４】
演算処理部１３の検証の結果、切替信号Ｗの出力値がＬ区間内にある場合は、演算処理部１３の演算結果等から成るデータは、一時記憶部１４に一時的に記憶され、その後、切替信号Ｗの出力値がＨ区間内にある場合に、データ出入力部１５から、信号線Ｐおよび信号線Ｓを介して、ＥＥＰＲＯＭ３１のデータ出入力部３３に入力される。データ出入力部３３に入力された該データは、記憶部３２に記憶される。
【００５５】
尚、データ出入力部１５から、信号線Ｐおよび信号線Ｓを介して、データ出入力部３３にデータが入力される場合は、クロック出力部１６から出力されたクロックが、信号線Ｑおよび信号線Ｔを介して、クロック入力部３４に入力される。これにより、マイコン１１とＥＥＰＲＯＭ３１による通信の同期が図られるため、データの授受動作を円滑に行うことが出来る。
【００５６】
次に、マイコン２１が、必要に応じてＥＥＰＲＯＭ３１の記憶部３２に記憶されているデータを取得する場合は、まず、演算処理部２３により、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されているか否かが検証される。
【００５７】
演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されている場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＬ区間内にある場合は、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有される。そして、記憶部３２に記憶されているデータの内、必要なデータのみが、マイコン２１のデータ出入力部２５に入力され、その後、記憶部２２に記憶される。
【００５８】
ここで、記憶部３２に記憶された該データは、例えば、図３で示されるような状態で記憶されているため、記憶部３２に記憶されたデータを読み出す場合は、まず、演算処理部２３によって、記憶領域３２ａの先頭アドレスから最終アドレスまでの検証が行われ、該検証により、「ＦＦ」が記憶されていないアドレスが検出される。
【００５９】
演算処理部２３による検証の結果、「ＦＦ」が記憶されていないアドレスが複数存在する場合は、検出されたアドレスの中から、最も上段にあるアドレスが選択され、該アドレスの領域から順次データが読み出される。
【００６０】
記憶領域３２ａからデータを読み出した場合は、読み出したアドレスの領域にデータが無いことを示す「ＦＦ」を書き込み、読み出したデータと同じデータを消去する。これにより、記憶部３２が容量超過となることを防止することが出来る。
【００６１】
演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されていない場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＨ区間内にある場合は、所定の時間が経過した後、再度、演算処理部２３による検証を行う。演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されている場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＬ区間内にある場合は、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有される。そして、記憶部３２に記憶されているデータの内、必要なデータのみが、マイコン２１のデータ出入力部２５に入力され、その後、記憶部２２に記憶される。
【００６２】
尚、データ出入力部３３から、信号線Ｐおよび信号線Ｓを介して、データ出入力部２５にデータが入力される場合は、クロック出力部２６から、信号線Ｑおよび信号線Ｔを介して、クロック入力部３４にクロックが出力され、該クロックにより、マイコン２１とＥＥＰＲＯＭ３１による通信の同期が図られる。これにより、マイコン２１とＥＥＰＲＯＭ３１による通信の同期が図られるため、データの授受動作を円滑に行うことが出来る。
【００６３】
マイコン２１では、ＥＥＰＲＯＭ３１の記憶部３２より取得したデータに従って、演算処理部２３が演算処理等を行う。演算処理部２３の演算結果から成るデータは、再度マイコン１１に出力、またはマイコン２１に接続されている図示しないデバイス等に出力され、該データに基づく制御が行われる。
【００６４】
次に、マイコン２１から出力したデータをマイコン１１に入力する場合の動作について説明する。
【００６５】
マイコン２１では、記憶部２２に記憶された各種制御プログラムやデータ等に従って、演算処理部２３が演算処理等を行う。演算処理部２３の演算結果から成るデータは、マイコン１１やマイコン２１に接続されている図示しないデバイス等に向けて出力される。
【００６６】
マイコン２１から出力されたデータは、一旦、マイコン２１とマイコン１１との間に接続されているＥＥＰＲＯＭ３１に記憶される。そして、マイコン１１が必要に応じて、ＥＥＰＲＯＭ３１からデータを取得することで、マイコン２１とマイコン１１との間のデータの授受が完了する。
【００６７】
マイコン２１からデータを出力する場合は、まず、演算処理部２３により、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されているか否かが検証される。
【００６８】
演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されている場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＬ区間内にある場合は、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有される。そして、演算処理部２３の演算結果等から成るデータが、データ出入力部２５から、信号線Ｐおよび信号線Ｓを介して、ＥＥＰＲＯＭ３１のデータ出入力部３３に入力される。データ出入力部３３に入力された該データは、記憶部３２に記憶される。
【００６９】
マイコン２１から記憶部３２にデータが入力される場合は、まず、演算処理部２３によって、記憶領域３２ｂの先頭アドレスから最終アドレスまでの検証が行われ、該検証により、「ＦＦ」が記憶されているアドレスが検出される。
【００７０】
演算処理部２３による検証の結果、「ＦＦ」が記憶されたアドレスが複数存在する場合は、検出されたアドレスの中から、最も上段にあるアドレスが選択され、該アドレスの領域から順次データが記憶される。
【００７１】
演算処理部２３の検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されていない場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＨ区間内にある場合は、所定の時間が経過した後、再度、演算処理部２３による検証を行う。演算処理部２３での検証の結果、マイコン１１による信号線Ｐおよび信号線Ｓの占有が解除されている場合、つまり、信号出力部１７から出力された切替信号Ｗの出力値がＬ区間内にある場合は、マイコン２１によって、信号線Ｐおよび信号線Ｓが占有される。そして、演算処理部２３の演算結果等から成るデータが、データ出入力部２５から、信号線Ｐおよび信号線Ｓを介して、ＥＥＰＲＯＭ３１のデータ出入力部３３に入力される。データ出入力部３３に入力された該データは、記憶部３２に記憶される。
【００７２】
尚、データ出入力部２５から、信号線Ｐおよび信号線Ｓを介して、データ出入力部３３にデータが入力される場合は、クロック出力部２６から、信号線Ｑおよび信号線Ｔを介して、クロック入力部３４にクロックが出力され、該クロックにより、マイコン２１とＥＥＰＲＯＭ３１による通信の同期が図られる。これにより、マイコン２１とＥＥＰＲＯＭ３１による通信の同期が図られるため、データの授受動作を円滑に行うことが出来る。
【００７３】
次に、マイコン１１が、必要に応じてＥＥＰＲＯＭ３１の記憶部３２に記憶されているデータを取得する場合は、まず、演算処理部１３により、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内にあるか否かが検証される。
【００７４】
演算処理部１３での検証の結果、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内にある場合は、マイコン１１によって、信号線Ｐおよび信号線Ｓが占有される。そして、記憶部３２に記憶されているデータの内、必要なデータのみが、マイコン１１のデータ出入力部１５に入力され、その後、記憶部１２に記憶される。
【００７５】
ここで、記憶部３２に記憶された該データは、例えば、図３で示されるような状態で記憶されているため、記憶部３２に記憶されたデータを読み出す場合は、まず、演算処理部１３によって、記憶領域３２ｂの先頭アドレスから最終アドレスまでの検証が行われ、該検証により、「ＦＦ」が記憶されていないアドレスが検出される。
【００７６】
演算処理部１３による検証の結果、「ＦＦ」が記憶されていないアドレスが複数存在する場合は、検出されたアドレスの中から、最も上段にあるアドレスが選択され、該アドレスの領域から順次データが読み出される。
【００７７】
記憶領域３２ｂからデータを読み出した場合は、読み出したアドレスの領域にデータが無いことを示す「ＦＦ」を書き込み、読み出したデータと同じデータを消去する。これにより、記憶部３２が容量超過となることを防止することが出来る。
【００７８】
演算処理部１３での検証の結果、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内にない場合、つまり、信号出力部１７から出力される切替信号Ｗの出力値がＬ区間内にある場合は、所定の時間が経過した後、再度、演算処理部１３による検証を行う。演算処理部１３での検証の結果、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内にある場合は、マイコン１１によって、信号線Ｐおよび信号線Ｓが占有される。そして、記憶部３２に記憶されているデータの内、必要なデータのみが、マイコン１１のデータ出入力部１５に入力され、その後、記憶部１２に記憶される。
【００７９】
尚、データ出入力部３３から、信号線Ｐおよび信号線Ｓを介して、データ出入力部１５にデータが入力される場合は、クロック出力部１６から、信号線Ｑおよび信号線Ｔを介して、クロック入力部３４にクロックが出力され、該クロックにより、マイコン１１とＥＥＰＲＯＭ３１による通信の同期が図られる。これにより、マイコン１１とＥＥＰＲＯＭ３１による通信の同期が図られるため、データの授受動作を円滑に行うことが出来る。
【００８０】
マイコン１１では、ＥＥＰＲＯＭ３１の記憶部３２より取得したデータに従って、演算処理部１３が演算処理等を行う。演算処理部１３の演算結果から成るデータは、再度マイコン２１に出力、またはマイコン１１に接続されている図示しないデバイス等に出力され、該データに基づく制御が行われる。
【００８１】
このように、上述した実施形態においては、信号出力部１７から出力される切替信号Ｗの出力値がＨ区間内である場合は、マイコン１１とＥＥＰＲＯＭ３１との間でデータの授受が行われ、信号出力部１７から出力される切替信号Ｗの出力値がＬ区間内である場合は、マイコン２１とＥＥＰＲＯＭ３１との間でデータの授受が行われる。
【００８２】
よって、データ出入力部１５とデータ出入力部２５との間、つまりマイコン１１とマイコン２１との間におけるＥＥＰＲＯＭ３１を介したデータの授受に際して、クロックの出入力作業は、ＥＥＰＲＯＭ３１との間においてデータを授受する一方のマイコンのみが行えば良く、また、これにより、ＡＣＫ，ＮＡＣＫの確認作業が不要となるため、制御装置１００内に設けられたマイコン１１とマイコン２１との間の通信において、データの授受時間の制限を軽減することが出来る。この結果、マイコン１１，２１における時間管理のプログラムが簡略化される。
【００８３】
また、マイコン１１，２１からＥＥＰＲＯＭ３１にデータを記憶する場合は、記憶領域３２ａ，３２ｂにおけるデータが記憶されていないアドレスが検出され、検出されたアドレスの中から最も上段にあるアドレスの領域から順に、データの入力が行われる。さらに、マイコン１１，２１がＥＥＰＲＯＭ３１からデータを読み出す場合は、記憶領域３２ａ，３２ｂにおけるデータが記憶されたアドレスが検出され、検出されたアドレスの中から最も上段にあるアドレス領域から順に、データの出力が行われる。すなわち、ＦＩＦＯ（First-In First-Out）方式によるデータの出入力が行われる。
【００８４】
よって、一方のマイコンから出力されたデータを、上書き等することなく、他方のマイコンに順次入力することが出来る通信、つまりＦＩＦＯ方式による通信を行うことが出来る。
【００８５】
本発明では、以上述べた以外にも種々の実施形態を採用することができる。例えば、上記実施形態では、マイコン１１とマイコン２１との間にＥＥＰＲＯＭ３１を接続したが、これに限られず、マイコン１１に設けられたＥＥＰＲＯＭにマイコン２１を接続するようにしてもよい。また、書換え可能なメモリとしては、ＥＥＰＲＯＭに限らず、例えば、フラッシュメモリやＳＲＡＭ（Static Random Access Memory）等であってもよい。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態である制御装置を示した図である。
【図２】信号出力部から信号入力部に入力される信号の波形を示した図である。
【図３】ＥＥＰＲＯＭに設けられた記憶部の構成を示した図である。
【符号の説明】
【００８７】
１１，１２ マイクロコンピュータ
１２，２２ 記憶部
１３，２３ 演算処理部
１４，２４ 一時記憶部
１５，２５ データ出入力部
１６，２６ クロック出力部
１７，２７ 信号入力部
３１ ＥＥＰＲＯＭ
３２ 記憶部
３２ａ，３２ｂ 記憶領域
３３ データ出入力部
３４ クロック入力部
【特許請求の範囲】
【請求項１】
機器を制御する第１および第２のマイクロコンピュータと、
前記機器を制御するためのデータを格納するとともに、前記第１または第２のマイクロコンピュータによりデータの出入力が行われる書換え可能なメモリと、
を備えた制御装置において、
前記第１のマイクロコンピュータと前記メモリとの間のデータの授受動作と、前記第２のマイクロコンピュータと前記メモリとの間のデータの授受動作とを交互に切り替える切替手段を設け、
前記切替手段は、前記第１のマイクロコンピュータによるデータの授受動作と、前記第２のマイクロコンピュータによるデータの授受動作とを交互に切り替えるための切替信号を出力する信号出力部と、前記切替信号を入力する信号入力部とから成り、
前記第１，第２のマイクロコンピュータの内、いずれか一方のマイクロコンピュータに前記信号出力部を設け、他方のマイクロコンピュータに前記信号入力部を設けることにより、前記信号出力部から出力される前記切替信号の出力値が第１の値の場合は、前記信号出力部が設けられたマイクロコンピュータと前記メモリとの間のデータの授受動作を行い、前記信号出力部から出力される前記切替信号の出力値が第２の値の場合は、前記信号入力部が設けられたマイクロコンピュータと前記メモリとの間のデータの授受動作を行い、
前記第１または第２のマイクロコンピュータと前記メモリとの間のデータの授受は、ＦＩＦＯ（First-In First-Out）方式によるデータの出入力であり、一方のマイクロコンピュータが前記メモリからデータを読み出した場合は、該データが記憶された前記メモリの所定の記憶領域に対して、他方のマイクロコンピュータにより空き領域と検出されるための特定のデータを、前記一方のマイクロコンピュータにより書き込むことを特徴とする制御装置。
【請求項２】
請求項１に記載の制御装置において、
前記第１のマイクロコンピュータと前記第２のマイクロコンピュータとの間の通信にて、データの授受を行うための授受手段を設け、
前記授受手段は、前記第１のマイクロコンピュータと前記第２のマイクロコンピュータとを接続するＩＩＣ（Inter Integrated Circuit）バスと、前記ＩＩＣバスに接続された前記メモリとから成り、
前記第１のマイクロコンピュータから出力されたデータは、前記ＩＩＣバスを介して、前記メモリに記憶された後、前記第２のマイクロコンピュータに入力され、前記第２のマイクロコンピュータから出力されたデータは、前記ＩＩＣバスを介して、前記メモリに記憶された後、前記第１のマイクロコンピュータに入力されることを特徴とする制御装置。
【請求項１】
機器を制御する第１および第２のマイクロコンピュータと、
前記機器を制御するためのデータを格納するとともに、前記第１または第２のマイクロコンピュータによりデータの出入力が行われる書換え可能なメモリと、
を備えた制御装置において、
前記第１のマイクロコンピュータと前記メモリとの間のデータの授受動作と、前記第２のマイクロコンピュータと前記メモリとの間のデータの授受動作とを交互に切り替える切替手段を設け、
前記切替手段は、前記第１のマイクロコンピュータによるデータの授受動作と、前記第２のマイクロコンピュータによるデータの授受動作とを交互に切り替えるための切替信号を出力する信号出力部と、前記切替信号を入力する信号入力部とから成り、
前記第１，第２のマイクロコンピュータの内、いずれか一方のマイクロコンピュータに前記信号出力部を設け、他方のマイクロコンピュータに前記信号入力部を設けることにより、前記信号出力部から出力される前記切替信号の出力値が第１の値の場合は、前記信号出力部が設けられたマイクロコンピュータと前記メモリとの間のデータの授受動作を行い、前記信号出力部から出力される前記切替信号の出力値が第２の値の場合は、前記信号入力部が設けられたマイクロコンピュータと前記メモリとの間のデータの授受動作を行い、
前記第１または第２のマイクロコンピュータと前記メモリとの間のデータの授受は、ＦＩＦＯ（First-In First-Out）方式によるデータの出入力であり、一方のマイクロコンピュータが前記メモリからデータを読み出した場合は、該データが記憶された前記メモリの所定の記憶領域に対して、他方のマイクロコンピュータにより空き領域と検出されるための特定のデータを、前記一方のマイクロコンピュータにより書き込むことを特徴とする制御装置。
【請求項２】
請求項１に記載の制御装置において、
前記第１のマイクロコンピュータと前記第２のマイクロコンピュータとの間の通信にて、データの授受を行うための授受手段を設け、
前記授受手段は、前記第１のマイクロコンピュータと前記第２のマイクロコンピュータとを接続するＩＩＣ（Inter Integrated Circuit）バスと、前記ＩＩＣバスに接続された前記メモリとから成り、
前記第１のマイクロコンピュータから出力されたデータは、前記ＩＩＣバスを介して、前記メモリに記憶された後、前記第２のマイクロコンピュータに入力され、前記第２のマイクロコンピュータから出力されたデータは、前記ＩＩＣバスを介して、前記メモリに記憶された後、前記第１のマイクロコンピュータに入力されることを特徴とする制御装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−１６９８９０（Ｐ２００９−１６９８９０Ａ）
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願番号】特願２００８−１０１８２（Ｐ２００８−１０１８２）
【出願日】平成２０年１月２１日（２００８．１．２１）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願日】平成２０年１月２１日（２００８．１．２１）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
[ Back to top ]