説明

半導体パッケージ用配線板

【課題】半導体パッケージが薄型化されても、使用環境下やリフロー実装時の温度変化による半導体パッケージの反りを低減でき、半導体パッケージと実装基板とのはんだ接続部の耐温度サイクル性を向上できる半導体パッケージ用配線板を提供する。
【解決手段】少なくとも層間絶縁層14及び該層間絶縁層14の表面に形成された配線層15を有するコア層11と、はんだバンプ3を介して実装基板2に電気的及び機械的に接続される電極パッド22とを備え、半導体素子4が接続されるとともに、実装基板2と接続される半導体パッケージ用配線板5であって、該電極パッド22よりもコア層側に配置されており該電極パッド22に接する応力緩和層21を有し、該コア層11の層間絶縁層14の平面方向の25℃〜165℃の平均の熱膨張係数が5.5×10-6/℃以下であり、該応力緩和層21の25℃の弾性率が2.5GPa以下である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子が接続されるとともに、はんだを介して実装基板に電気的及び機械的に接続される半導体パッケージ用配線板に関する。
【背景技術】
【0002】
近年、携帯型電話機、ノート型パーソナルコンピュータ(PC)などの電子機器の薄型化が一段と進んでいる。これに伴い、電子機器に内蔵される半導体パッケージにも薄型化が望まれている。ここで、半導体パッケージとは、半導体パッケージ用配線板に半導体素子が搭載されたものを指す。
半導体パッケージの薄型化が進むと、半導体素子の熱膨張係数と、半導体パッケージ用配線板の熱膨張係数との差により、使用環境下において半導体パッケージが反ったり、リフローはんだによる実装基板への取り付け工程において半導体パッケージが反ったりすることが起こり得る。これにより、半導体パッケージを実装基板へ取り付ける工程における歩留まりの低下を招く。これに対して、半導体パッケージ用配線板の熱膨張係数を半導体素子の熱膨張係数に近づける対処が採られている。
【0003】
電子機器の薄型化に伴って、半導体パッケージと、半導体パッケージが接続される実装基板との間にも熱膨張係数差の問題がある。しかし、この問題についても同様に、半導体パッケージの熱膨張係数と実装基板の熱膨張係数とを少しでも近づけることで解消できると考えられる。
【0004】
ところが、電子機器の高機能化に伴い、実装基板の回路は複雑化し多層化されているとともに、コストの問題から低熱膨張基材の適用が望まれないため、半導体パッケージと比べて、実装基板の熱膨張係数の低下傾向の方が緩やかである。このため、実装基板の熱膨張係数と、半導体パッケージの熱膨張係数とを近づけるように調整することは、依然として困難性が高い。
半導体パッケージの熱膨張係数と実装基板の熱膨張係数との差が増加すると、半導体パッケージと実装基板との接続部において、加熱と冷却を繰り返すことに対する耐性(耐温度サイクル性)の低下が懸念される。
【0005】
耐温度サイクル性を向上させる代表的な手法としては、半導体パッケージの熱膨張係数と実装基板の熱膨張係数とを近づける手法のほかに、アンダフィル材のような補強材料を、半導体素子と半導体パッケージ用配線板との接続部の周辺に充填する方法が知られている(例えば、特許文献1参照)。
しかし、アンダフィル材を充填する手法は、半導体素子と半導体パッケージ用配線板との接続部を補強するものであり、半導体パッケージ自体の反りを低減するものではない。
このように、半導体パッケージの薄型化が進むほど、半導体パッケージの反り抑制と,半導体パッケージと実装基板との接続部の耐温度サイクル性の向上を両立することが困難になるのが実情であった。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特公平6−71030
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の目的は、半導体パッケージが薄型化されても、使用環境下やリフロー実装時の温度変化による半導体パッケージの反りを低減し、半導体パッケージと実装基板とのはんだ接続部の耐温度サイクル性を向上できる半導体パッケージ用配線板を提供することにある。
【課題を解決するための手段】
【0008】
本発明者らは上記の課題を解決すべく検討を進めた結果、半導体パッケージ用配線板を構成するコア層の層間絶縁層の平面方向の25℃〜165℃の平均の熱膨張係数を特定の範囲に設定するとともに、電極パッドのコア層側に配置されており該電極パッドに接する特定の弾性率を有する応力緩和層を形成することによって、使用環境下やリフロー実装時の温度変化による半導体パッケージの反りを低減できるような熱膨張係数に設定しても、半導体パッケージと実装基板との応力差を緩和し、接続部の耐温度サイクル性を向上できることを見出した。本発明は、かかる知見に基づいて完成したものである。
【0009】
本発明は、以下の内容を含む。
<1>少なくとも層間絶縁層及び該層間絶縁層の表面に形成された配線層を有するコア層と、はんだを介して実装基板に電気的及び機械的に接続される電極パッドとを備え、半導体素子が接続されるとともに、実装基板と接続される半導体パッケージ用配線板であって、該電極パッドのコア層側に配置されており該電極パッドに接する応力緩和層を有し、該コア層の層間絶縁層の平面方向の25℃〜165℃の平均の熱膨張係数が5.5×10-6/℃以下であり、該応力緩和層の25℃の弾性率が2.5GPa以下である半導体パッケージ用配線板。
<2>前記コア層の層間絶縁層の平面方向の165℃〜260℃の平均の熱膨張係数が7.5×10-6/℃以下である<1>の半導体パッケージ用配線板。
<3>前記応力緩和層の厚みが2μm以上である<1>又は<2>の半導体パッケージ用配線板。
<4>前記コア層の層間絶縁層の厚さが、前記半導体パッケージ用配線板の厚みの30%以上を占める<1>〜<3>の半導体パッケージ用配線板。
<5>前記コア層の層間絶縁層がガラスクロスを有し、該ガラスクロスがSガラスからなる<1>〜<4>の半導体パッケージ用配線板。
<6>前記コア層の層間絶縁層がシロキサン樹脂、ポリイミド樹脂、及びエポキシ樹脂を含む樹脂成分から形成されており、該樹脂成分100質量部に対して100〜250質量部のシリカを含有する<1>〜<5>の半導体パッケージ用配線板。
<7>前記コア層の層間絶縁層がシロキサン樹脂及びシアネート樹脂を含む樹脂成分から形成されており、該樹脂成分100質量部に対して100〜200質量部のシリカを含有する<1>〜<5>の半導体パッケージ用配線板。
【発明の効果】
【0010】
本発明によれば、半導体パッケージが薄型化されても、使用環境下やリフロー実装時の温度変化による半導体パッケージの反りを低減し、半導体パッケージと実装基板とのはんだ接続部の耐温度サイクル性を向上できる半導体パッケージ用配線板を提供できる。
【図面の簡単な説明】
【0011】
【図1】本発明の第1実施形態に係る半導体パッケージ用配線板が適用された半導体パッケージ及び半導体パッケージが接続される実装基板を説明する部分断面図である。
【図2】本発明の第2実施形態に係る半導体パッケージ用配線板が適用された半導体パッケージ及び半導体パッケージが接続される実装基板を説明する部分断面図である。
【図3】評価試験用の半導体パッケージ用配線板のサイズ、及び配線パターンを説明する平面図である。
【図4】評価試験用の半導体パッケージ、1パッケージ分の領域を拡大した平面拡大図である。
【図5】評価試験用の半導体パッケージに用いられる実装基板を説明する平面図である。
【発明を実施するための形態】
【0012】
本発明の半導体パッケージ用配線板は、少なくとも層間絶縁層及び該層間絶縁層の表面に形成された配線層を有するコア層と、はんだを介して実装基板に電気的及び機械的に接続される電極パッドとを備え、半導体素子が接続されるとともに、実装基板と接続される半導体パッケージ用配線板であって、該電極パッドのコア層側に配置されており該電極パッドに接する応力緩和層を有し、該コア層の層間絶縁層の平面方向の25℃〜165℃の平均の熱膨張係数が5.5×10-6/℃以下であり、該応力緩和層の25℃の弾性率が2.5GPa以下である。
【0013】
[半導体パッケージの構造]
以下、本発明の一例として、第1実施形態及び第2実施形態について、図面を参照して詳細に説明する。
<第1実施形態>
図1は、本発明の第1実施形態に係る半導体パッケージ用配線板が適用された半導体パッケージ及び半導体パッケージが接続される実装基板を説明する部分断面図である。
図1に示す半導体パッケージ1は、実装基板2に、はんだバンプ3によって電気的及び機械的に接続されている。はんだバンプ3とは、半導体パッケージ1と実装基板2とを接続する接続用電極であって、はんだボールやはんだペースト等で作製されている。
半導体パッケージ1は、半導体素子4と、半導体パッケージ用配線板5と、アンダフィル材7とを含む。半導体素子4は、半導体パッケージ用配線板5に、はんだバンプ6によって電気的及び機械的に接続されており、アンダフィル材7によって補強されている。
【0014】
半導体パッケージ用配線板5は、コア層11と、コア層11の一方の表面に形成されたビルドアップ層12と、コア層11の他方の表面に形成されたビルドアップ層13とを有する。
コア層11は、半導体パッケージ用配線板5のコアを形成する層間絶縁層14と、層間絶縁層14の表面に配置された配線層15とを有する。
ビルドアップ層12は、層間絶縁層16と配線層17とを有する。配線層17は、層間絶縁層16がコア層11の配線層15と接する側と反対側の表面の所定領域に形成される。配線層17が形成されていない層間絶縁層16の表面、及び配線層17の表面は、ソルダレジスト層18により覆われている。
コア層11の他方の表面に形成されるビルドアップ層13は、層間絶縁層19と、配線層20と、層間絶縁層19と配線層20との間に配置されて層間絶縁層19と配線層20とに接する応力緩和層21とを有する。
配線層20は、層間絶縁層19が配線層15と接する側と反対側の表面の所定領域に形成された応力緩和層21の表面に形成される。配線層20の一部には、はんだバンプ3が接続される電極パッド22が形成される。配線層20が形成されていない応力緩和層21の表面、層間絶縁層19の表面に応力緩和層21が形成されていないときは層間絶縁層19の表面、及び配線層20の表面であって電極パッド22を除く部分は、ソルダレジスト層23により覆われている。
【0015】
図1に示すように、半導体パッケージ用配線板5が複数の層間絶縁層と複数の配線層とを有する場合には、応力緩和層21は、実装基板2と電気的及び機械的に接続される電極パッド22と層間絶縁層19との間に配置される。
半導体パッケージ1が接続される実装基板2の表面には、配線層31が形成されている。配線層31の一部には、はんだバンプ3が接続される電極パッド32が形成されている。
配線層31が形成されていない実装基板2の表面、及び配線層31の表面であって、電極パッド32を除く部分は、ソルダレジスト層33により覆われている。
【0016】
図1には省略されているが、半導体パッケージ用配線板5には、配線層15,17,20を半導体パッケージ用配線板5の厚み方向に接続するビアホールやスルーホールが形成されていてもよい。
また、図1には図示されていないが、半導体素子4の入出力端子が半導体パッケージ用配線板5の配線層に、はんだバンプにより接続するフリップチップ方式(フェイスダウン実装)のものが説明されている。しかし、半導体素子4が半導体パッケージ用配線板5に固定されるとともに電気的に接続されればよく、フリップチップ方式に限定されない。
例えば、半導体素子4の入出力端子から導出された金ワイヤなどによって、半導体パッケージ用配線板5の配線層に直接金属間接合するワイヤボンド方式(フェイスアップ実装)であってもよい。
【0017】
<第2実施形態>
図2は、本発明の第2実施形態に係る半導体パッケージ用配線板5が適用された半導体パッケージ1及び半導体パッケージ1が接続される実装基板2を説明する部分断面図である。図1に示す半導体パッケージ用配線板5と同一の構成は、同一の番号を付して詳細な説明は省略する。
図1に示す半導体パッケージ用配線板5は、ビルドアップ層12及び13が形成されている場合について説明した。しかし、ビルドアップ層は必ずしも形成されなくてもよい。図2に示す半導体パッケージ用配線板5は、半導体素子4が配置される表面の反対側にビルドアップ層13が形成されていない。
すなわち、半導体パッケージ用配線板5では、コア層11は、層間絶縁層14と、配線層15と、層間絶縁層14と配線層15との間に配置されて層間絶縁層14と配線層15とに接する応力緩和層41とを有する。
配線層15の一部には、はんだバンプ3が接続される電極パッド42が形成される。配線層15が形成されていない応力緩和層41の表面、層間絶縁層14の表面に応力緩和層41が形成されていないときは層間絶縁層14の表面、及び配線層15の表面であって電極パッド42を除く部分は、ソルダレジスト層43により覆われている。
【0018】
[半導体パッケージ用配線板の各層の説明]
<コア層>
コア層11として、両面プリント配線板を使用することができる。両面プリント配線板は、例えば、層間絶縁層14の表面に形成された配線パターンと裏面に形成された配線パターンとが層間絶縁層14を貫通するめっきスルーホールで電気的に接続されたものである。
【0019】
(コア層の層間絶縁層を形成する樹脂組成物)
コア層11を形成する層間絶縁層14用の樹脂組成物としては、絶縁層を形成することのできる従来の樹脂組成物であれば適用可能である。通常、熱硬化性樹脂と、該熱硬化性樹脂の硬化剤とを含有する熱硬化性樹脂組成物を加熱及び加圧して作製される硬化物を適用可能である。熱硬化性樹脂としては、シロキサン樹脂、ポリイミド樹脂、シアネート樹脂、エポキシ樹脂などが挙げられる。
例えば、コア層11を形成する層間絶縁層14は、シロキサン樹脂、ポリイミド樹脂、エポキシ樹脂を含む樹脂成分100質量部に対してシリカ100〜250質量部を含有する樹脂組成物から形成することができる。
また、層間絶縁層14は、シロキサン樹脂、シアネート樹脂を含む樹脂成分100質量部に対してシリカ100〜200質量部を含有する樹脂組成物から形成することができる。
【0020】
シロキサン樹脂としては、一般式(I)で示される構造の水酸基を含有するシロキサン樹脂を用いることができる。なかでも、シロキサン樹脂の両末端がフェノール性水酸基、アルコール性水酸基、又はアミノ基であると好ましい。
【0021】
【化1】

(式中、R1は各々独立に炭素数1〜5のアルキレン基又はアルキレンオキシ基,Ar1は各々独立に単結合、アリーレン基又は炭素数1〜5のアルキレン基であり、mは5〜100の整数である。)
【0022】
両末端にフェノール性水酸基を有するシロキサン樹脂の市販品としては、例えば、信越化学工業株式会社製、商品名X−22−1821(水酸基価:35KOHmg/g)、商品名X−22−1822(水酸基価:20KOHmg/g)が挙げられる。
また、両末端にアルコール性水酸基を有するシロキサン樹脂の市販品としては、例えば、信越化学工業株式会社製、商品名X−22−160AS(水酸基価:112KOHmg/g)、商品名X−22−4015(水酸基価:27KOHmg/g)等が挙げられる。
また、例えば、東レ・ダウコーニング・シリコーン株式会社製、商品名KF−6001(水酸基価:62KOHmg/g)、商品名KF−6002(水酸基価:35KOHmg/g)、商品名KF−6003(水酸基価:20KOHmg/g)等が挙げられる。
また、アミノ基を含有するシロキサン樹脂の市販品としては、例えば、信越化学工業株式会社製、商品名X−22−161A(アミノ基当量;800)が挙げられる。
【0023】
ポリイミド樹脂としては、例えば、1分子中に少なくとも2個のN−置換マレイミド基を有するマレイミド化合物(成分A)と、酸性置換基を有するアミン化合物(成分B)とを反応させて得られる樹脂である。このような樹脂は、エポキシ樹脂の硬化剤として働く。成分Aと成分Bとは、別途反応させた後、樹脂組成物に添加してもよいし、樹脂組成物を作製する際に、同時に添加してもよい。
成分Aの例としては、例えば、ビス(4−マレイミドフェニル)メタン、ビス(4−マレイミドフェニル)エーテル、ビス(4−マレイミドフェニル)スルホン、3,3−ジメチル−5,5−ジエチル−4,4−ジフェニルメタンビスマレイミド、4−メチル−1,3−フェニレンビスマレイミド、m−フェニレンビスマレイミド、2,2−ビス−(4−(4−マレイミドフェノキシ)フェニル)プロパン等が挙げられる。
これらの中で、反応率が高く、より高耐熱性化できるビス(4−マレイミドフェニル)メタン、m−フェニレンビスマレイミド及びビス(4−マレイミドフェニル)スルホンが好ましく、安価である点からm−フェニレンビスマレイミド及びビス(4−マレイミドフェニル)メタンがより好ましく、溶媒への溶解性の点からビス(4−マレイミドフェニル)メタンが特に好ましい。
成分Bの例としては、例えば、m−アミノフェノール、p−アミノフェノール、o−アミノフェノール、p−アミノ安息香酸、m−アミノ安息香酸、o−アミノ安息香酸、o−アミノベンゼンスルホン酸、m−アミノベンゼンスルホン酸、p−アミノベンゼンスルホン酸、3,5−ジヒドロキシアニリン、3,5−ジカルボキシアニリン等が挙げられる。
これらの中で、溶解性や合成の収率の点からm−アミノフェノール、p−アミノフェノール、p−アミノ安息香酸、m−アミノ安息香酸及び3,5−ジヒドロキシアニリンが好ましく、耐熱性の点からm−アミノフェノール及びp−アミノフェノールがより好ましい。
【0024】
シアネート樹脂としては、例えば、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、ビスフェノールF型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等が挙げられる。これらのうち1種又は2種以上を混合して使用することができる。
中でも、誘電特性、耐熱性、難燃性、低熱膨張性、及び安価である点から、ビスフェノールA型シアネート樹脂、又は一般式(II)に示すノボラック型シアネート樹脂が好ましい。
【0025】
【化2】

(nは、0又は1以上の整数である。)
一般式(II)で示されるノボラック型シアネート樹脂の平均繰り返し数nは、特に限定されないが、1〜30が好ましい。1より少ないと結晶化しやすくなり取り扱いが困難となる場合がある。また、30より多いと硬化物が脆くなる場合がある。
ビスフェノールA型シアネート樹脂の市販品としては、ロンザジャパン株式会社製、商品名Arocy B−10が挙げられる。また、ノボラック型シアネート樹脂の市販品としては、ロンザジャパン株式会社製、商品名プリマセットPT−30(重量平均分子量500〜1,000)、商品名プリマセットPT−60(重量平均分子量2,000〜3,000)等が挙げられる。
【0026】
エポキシ樹脂としては、例えば、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂,ナフタレン型エポキシ樹脂等が挙げられる。
エポキシ樹脂の硬化剤としては、特に制限はないが、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールA型ノボラック樹脂、アミノトリアジンノボラック樹脂、ビスマレイミド含有アミノトリアジンノボラック樹脂等が好ましい。
硬化剤の量は、エポキシ基に対して0.5〜1.5当量とすることが好ましく、0.75〜1.25当量とすることがより好ましい。
【0027】
シリカとしては、溶融シリカを用いることができる。溶融シリカの市販品としては、アドマテック社製の商品名SO−25R)等が挙げられる。本発明の熱硬化性樹脂組成物において、溶融シリカの配合量は、樹脂成分100質量部に対して100〜250質量部とすることが好ましい。
【0028】
層間絶縁層14用の樹脂組成物は、必要に応じて、難燃剤、無機充填材等を含有していてもよい。難燃剤としては、例えば、ハロゲン含有樹脂、リン含有樹脂、窒素含有樹脂等が挙げられる。
無機充填材としては、例えば、破砕シリカ、マイカ、タルク、ガラス短繊維又は微粉末及び中空ガラス、炭酸カルシウム、石英粉末、金属水和物等が挙げられる。これらの中で、低熱膨張性や高弾性、耐熱性、難燃性の点から、水酸化アルミニウム、水酸化マグネシウム等の金属水和物を使用することが好ましい。
シリカを除いた無機充填材の量は、溶剤を除く全固形分中で20〜80質量%とすることが好ましく、30〜70質量%とすることがより好ましい。
【0029】
(層間絶縁層の構成)
コア層11を形成する層間絶縁層14は、通常、上述した熱硬化性樹脂組成物がBステージ化したシート状の樹脂組成物から形成することができる。コア層11を形成する層間絶縁層14は、熱硬化性樹脂を含む樹脂組成物が基材に含浸し、乾燥してBステージ化して作製されたものでもよい。また、熱硬化性樹脂組成物のワニス溶液を基材に含浸することなく、乾燥してBステージ化したものでもよい。基材としては、例えば、ガラス織布やガラス不織布等のガラスクロスが挙げられる。
ガラスクロスなどの基材を用いた場合には、基材を用いない場合と比較して、平面方向の熱膨張係数が小さくなる傾向がある。このため、コア層11を形成する層間絶縁層14には、ガラスクロスなどの基材を用いることが好ましい。
ガラスクロスに用いられるガラスの種類は、特に限定されるものではないが、一般的に広くFRP用ガラスクロスに用いられるアルミノケイ酸ガラスが好適である。中でも、シリカ成分を増量して熱膨張係数を低下させた、いわゆるSガラスを用いることが好ましい。
シリカ成分は、ガラスクロス100質量部に対して60〜70質量部含まれることが好ましく、64〜66質量部含まれることがより好ましい。シリカ成分が60質量部未満になると、層間絶縁層の熱膨張係数を低減させる効果が低くなる。また、シリカ成分が70質量部を超えるとガラスクロスが割れ易くなり、半導体パッケージ用配線板が脆くなる傾向がある。
【0030】
(層間絶縁層の物性)
コア層11を形成する層間絶縁層14の厚みdは、半導体パッケージ用配線板5の厚みDの30%以上を占めることが好ましく、40%以上であることがより好ましい。コア層11を形成する層間絶縁層14の厚みdが半導体パッケージ用配線板5の厚みDに占める割合が30%以上であると、半導体パッケージ1の反りを低減する効果が得られる。
また、コア層11を形成する層間絶縁層14の厚みdに特に制限はないが、0.05mm以上であることが好ましく、0.08mm以上であることがより好ましい。層間絶縁層14の厚みdが0.05mm以上であると、層間絶縁層14単体の反りを抑制できる。
【0031】
コア層11を形成する層間絶縁層14の平面方向の25℃〜165℃の平均の熱膨張係数は、5.5×10-6/℃以下であり、4.5×10-6/℃以下であることがより好ましい。熱膨張係数が5.5×10-6/℃より高くなると、半導体パッケージ1の反りが大きくなる。
また、コア層11を形成する層間絶縁層14の平面方向の165℃〜260℃の平均の熱膨張係数は、7.5×10-6/℃以下であることが好ましく、4.5×10-6/℃以下であることがより好ましい。熱膨張係数が7.5×10-6/℃以下であると、半導体パッケージ1の反りを抑制できる。
【0032】
コア層11を形成する層間絶縁層14の平面方向の25℃〜165℃の平均の熱膨張係数、及び165℃〜260℃の平均の熱膨張係数は、上記(層間絶縁層の構成)で説明した構成によって達成される。すなわち、層間絶縁層を形成する樹脂組成物、樹脂組成物へのシリカの配合量、コア層を形成するガラスクロスなどの基材の種類、基材としてのガラスクロスにおけるシリカ成分量、半導体パッケージ用配線板の厚みに対するコア層を形成する層間絶縁層の厚み比などである。
本発明において、層間絶縁層の平面方向の熱膨張係数とは、層間絶縁層の厚み方向に垂直な方向における線膨張係数を意味し、次のように測定されるものである。
層間絶縁層を形成する樹脂組成物が半硬化状態になったものを積層してプレス成型し、合計厚みが0.2mmとなるようにしたものをテストサンプルとして使用して、TMA装置(TAインスツルメンツ製、装置名:TA2940)を用いて測定する。テストサンプルのサイズは、長さ5mm×幅5mm、測定モードは圧縮、印可加重は0.05N、昇温速度は10℃/分とする。装置内でサンプルの温度を230℃程度まで上げ、その後10℃まで冷却する前処理を行ってから測定を開始し、得られた25℃〜165℃の平均の熱膨張係数、及び165℃〜260℃の平均の熱膨張係数を算出する。
【0033】
<ビルドアップ層>
(ビルドアップ層の層間絶縁層を形成する樹脂組成物)
ビルドアップ層12及び13を形成する層間絶縁層16及び19は、コア層11を形成する層間絶縁層14用の樹脂組成物と同様のものが用いられる。
ビルドアップ層12及び13を形成する層間絶縁層16及び19の厚みは、それぞれ200μm〜10μmとすることができ、より好ましくは、100〜20μmである。ビルドアップ層の厚みが200μm以下であれば、半導体パッケージ1の反りを抑制することができる。また、ビルドアップ層の厚みが10μm以上であれば、良好な層間絶縁性を得ることができる。
【0034】
ビルドアップ層12及び13を形成する層間絶縁層16及び19用の樹脂組成物は、必要に応じて、それぞれ難燃剤、無機充填材等を含有していてもよい。難燃剤としては、例えば、ハロゲン含有樹脂、リン含有樹脂、窒素含有樹脂等が挙げられる。無機充填材としては、例えば、アルミナ、シリカ、無機水和物充填材、アルミノケイ酸塩、水酸化アルミニウム等が挙げられる。
【0035】
ビルドアップ層12及び13を形成する層間絶縁層16及び19は、コア層11を形成する層間絶縁層14と同様に、熱硬化性樹脂組成物がBステージ化したシート状の樹脂組成物から形成されていてもよい。また、熱硬化性樹脂組成物が、ガラスクロスなどの基材に含浸し、乾燥してBステージ化して作製されてものでもよい。
【0036】
<応力緩和層>
(応力緩和層を形成する樹脂組成物)
応力緩和層を形成する樹脂組成物としては、該応力緩和層の25℃の弾性率を2.5GPa以下にすることができる樹脂組成物であり、層間絶縁層と配線層との両者に対する密着性が良好な樹脂組成物を用いる必要がある。
応力緩和層を形成する樹脂組成物としては、低弾性率性を示すエポキシ樹脂やポリイミド樹脂、ポリアミド樹脂など、どのような樹脂でも構わない。
これらの樹脂を低弾性率化するために、ゴム成分等を添加しても構わないし、長鎖な脂肪族炭化水素鎖やエチレングリコール鎖を導入した樹脂を用いても構わない。
【0037】
(応力緩和層の物性)
応力緩和層の25℃の弾性率は、2.5GPa以下であり、1.8GPa以下がより好ましい。応力緩和層の25℃の弾性率が2.5GPaより高くなると、はんだバンプや電極パッドにかかる応力を低減する効果が十分に得られなくなり、耐温度サイクル性が低下する傾向にある。また、応力緩和層の25℃の弾性率は、0.2GPa以上であることが好ましい。0.2GPaを下回ると、配線層の平坦性が確保できなくなるため、好ましくない。
応力緩和層の厚みは、2μm以上であることが好ましく、4μm以上であることがより好ましい。応力緩和層の厚みが2μm以上であると、はんだバンプや電極パッドにかかる応力を低減する効果が十分に得られ、耐温度サイクル性を向上できる。また、応力緩和層の厚みは、10μm以下であることが好ましい。10μm以下であれば、配線層の平坦性を確保できる。
【0038】
応力緩和層の25℃の弾性率は、上述した樹脂組成物の配合、応力緩和層の厚みによって達成される。本発明において、応力緩和層の弾性率は、次のように測定されるものである。
測定対象のサンプルは、測定の都合上、ある程度の厚みが必要となるため、測定対象の応力緩和層を合計厚みが0.4mmとなるように複数枚積層してプレス成型したものをテストサンプルとして使用して、引張曲げ試験機(島津製作所製、装置名:テンシロン)を用いて測定する。テストサンプルのサイズは、長さ50mm×幅25mm×厚さ0.4mm、測定モードは、3点曲げで、サンプルの支持スパンは、20mm、冶具の変位速度は1mm/分とする。
【0039】
<配線層>
コア層11及びビルドアップ層12及び13に形成される配線層15,17及び20の材質としては、例えば、銅が挙げられる。配線層15,17及び20の厚みは、それぞれ3〜20μmであることが好ましく、5〜18μmであることがより好ましい。3μm以上であると、配線層の剛性を高めることができ、半導体パッケージ1の反りを抑制できる。また、配線層15,17及び20の厚みが20μm以下であると、配線層の表面に、層間絶縁層などの層を更に形成する場合に、作業性及び成形性が良好になる。
配線層に形成される電極パッドは、通常、図1,2に示すように、電極パッド22及び42の一部がソルダレジスト層23及び43で覆われるSMD(Solder−Mask−Defined)タイプとすることができる。また、電極パッドがソルダレジスト層で覆われないNSMD(Non−Solder−Mask−Defined)タイプとすることもできる。電極パッド22及び42に施す後処理は、特に限定されない。例えば、半導体パッケージ1と実装基板2との接続に用いるはんだバンプの受けはんだを施してもよく、Ni−Auめっきなどの保護めっきを施してもよい。
【0040】
<半導体パッケージ用配線板の物性>
半導体パッケージ用配線板と構成する各層の厚さは、以下のようにすることが好ましい。
すなわち、コア層の厚みは、30〜300μmであり、ビルドアップ層を有する場合、ビルドアップ層の厚みは、10〜200μmであり、各配線層の厚みは、3〜30μmであり、ソルダレジスト層の厚みは、5〜30μmである。また、各配線層の残銅率は90%以下であることが好ましい。
各層を合成した半導体パッケージ用配線板の合計厚みDは、0.1〜0.5mmであることが好ましい。半導体パッケージ用配線板の厚みDは、さらには0.4mm以下が好ましい。厚みDが0.5mmより厚いものは、半導体パッケージ用配線板の剛性が十分に得られ、「反り」が発生しにくいため、応力緩和層による反りの低減効果が小さい。
【0041】
[半導体パッケージ用配線板の製造方法]
半導体パッケージ用配線板の製造方法について説明する。半導体パッケージ用配線板のコア層の両面にビルドアップ層を形成する場合(図1に示す第1実施形態に相当)と、コア層の実装基板側の表面にはビルドアップ層を形成しない場合(図2に示す第2実施形態に相当)とがある。ビルドアップ層には、ガラスクロスを含むビルドアップ層と、ガラスクロスを含まないビルドアップ層とがある。
【0042】
<半導体パッケージ用配線板のコア層の外側にビルドアップ層を形成する場合>
(ガラスクロスを含むビルドアップ層)
以下に示す製造工程を経ることにより、ガラスクロスを含有するビルドアップ層を有する半導体パッケージ用配線板を作製できる。
まず、コア層を作製する。層間絶縁層用の樹脂組成物をガラスクロスに含浸し、加熱して半硬化のプリプレグを得る。プリプレグの両面に配線層として銅箔を配置し、プレスにより貼り合わせ、銅張り積層板を作製する。必要に応じて、銅張り積層板にスルーホール形成及びスルーホール内壁めっき処理を行う。銅箔をエッチングすることによって、コア層の表裏に配線パターンを形成する。
続いて、ビルドアップ層を形成する。ビルドアップ層の層間絶縁層用の樹脂組成物をビルドアップ層用のガラスクロスに含浸し、加熱して半硬化したプリプレグを作製する。このプリプレグを上記コア層の両面に配置する。さらにその外側に銅箔を配置する。
このとき、プリプレグの実装基板側の表面には、予め応力緩和層が配置された銅箔を、応力緩和層がプリプレグに接するように配置する。これらをプレスにより貼り合わせる。必要に応じて、炭酸ガスレーザ等により、インナービアホールを形成するための所定の加工を行う。
続いて、銅箔をエッチングして、表裏の配線パターンを形成する。必要に応じて、配線パターンの上にソルダレジスト層を塗布する。
【0043】
(ガラスクロスを含まないビルドアップ層)
以下に示す製造工程を経ることにより、ガラスクロスを含まないビルドアップ層を有する半導体パッケージ用配線板を作製できる。
まず、層間絶縁層用の樹脂組成物をガラスクロスに含浸し、加熱して半硬化のプリプレグを得る。プリプレグの両面に銅箔を配置し、プレスにより貼り合わせ、銅張り積層板を作製する。必要に応じて、コア層にスルーホール形成及びスルーホール内壁めっき処理を行う。銅箔をエッチングすることによって表裏の配線を形成する。
層間絶縁層用の樹脂組成物を所定の厚みに塗工、乾燥し、半硬化させる。半硬化させた層間絶縁層用の樹脂組成物をコア層の両面に配置し、真空加圧式ラミネータ等を用いて、真空下で加温するとともに、加圧し、熱風循環式乾燥機内で乾燥させる。このとき、実装基板側には、応力緩和層を配置する。
【0044】
必要に応じて、炭酸ガスレーザ等により、インナービアホールを形成するための所定の加工を行う。また、セミアディティブ工法によって、層間絶縁層の表裏面に配線パターンを形成する。必要に応じて、配線パターンを保護するソルダレジスト層を塗布する。
ビルドアップ層の作製に際し、層間絶縁層用の樹脂組成物の種類などは、特に限定されるものではないが、コア層に用いる層間絶縁層用の樹脂組成物と同じ種類の層間絶縁層用の樹脂組成物を用いてビルドアップ層を形成することが好ましい。これにより、コア層とビルドアップ層との熱膨張係数差がなくなり、コア層とビルドアップ層との界面において余計な応力が生じることなく、良好な密着強度が得られる。
このように製造された半導体パッケージ用配線板は、特定の熱膨張係数を有する層間絶縁層をコア層として有するとともに、応力緩和層を有するため、半導体素子の熱膨張係数と半導体パッケージ用配線板の熱膨張係数との差により、使用環境下において半導体パッケージが反ったり、リフローはんだによる実装基板への取り付け工程において半導体パッケージが反ったりすることが起こりにくく、耐温度サイクル性に優れ、半導体パッケージの薄型化に対応できる。
【0045】
<半導体パッケージ用配線板のコア層の外側にビルドアップ層を形成しない場合>
例えば、ビルドアップ層を設けない場合には、以下のような作製工程を経ることができる。
コア層の層間絶縁層用の樹脂組成物をガラスクロスに含浸し、加熱して半硬化のプリプレグを得る。プリプレグの両面に配線層として銅箔を配置し、プレスにより貼り合わせ、銅張り積層板を作製する。このとき、プリプレグの実装基板側の表面には、予め応力緩和層が配置された銅箔を、応力緩和層がプリプレグに接するように配置する。これらをプレスにより貼り合わせる。
必要に応じて、炭酸ガスレーザ等により、インナービアホールを形成するための所定の加工を行って、銅張り積層板にスルーホール形成及びスルーホール内壁めっき処理を行う。
続いて、銅箔をエッチングして、表裏の配線パターンを形成する。必要に応じて、配線パターンの上にソルダレジスト層を塗布する。
このように製造された半導体パッケージ用配線板は、応力緩和層を有するため、半導体素子の熱膨張係数と半導体パッケージ用配線板の熱膨張係数との差により、使用環境下において半導体パッケージが反ったり、リフローはんだによる実装基板への取り付け工程において半導体パッケージが反ったりすることが起こりにくく、耐温度サイクル性に優れ、半導体パッケージの薄型化に対応できる。
【実施例】
【0046】
次に、下記の実施例により本発明を更に詳しく説明するが、これらの実施例は本発明を制限するものではない。まず、実施例及び比較例で行ったパッケージ反り及び耐温度サイクル性の評価方法と、各物性の測定方法について説明する。
【0047】
[評価方法]
<応力緩和層の弾性率>
応力緩和層の25℃の弾性率は、引張・曲げ試験機(島津製作所製、商品名:テンシロン)を用いて測定した。測定対象のサンプルは、測定の都合上、ある程度の厚みが必要となるため、測定対象の応力緩和層を合計厚みが0.4mmとなるように複数枚積層してプレス成型したものをテストサンプルとして使用した。サンプルサイズは長さ50mm×幅25mm×厚さ0.4mmとした。測定モードは3点曲げで、サンプルの支持スパンは20mm、冶具の変位速度は1mm/分とした。
【0048】
<熱膨張係数>
層間絶縁層及び半導体パッケージ用配線板の平面方向の熱膨張係数は、TMA装置(TAインスツルメンツ製、装置名:TA2940)を用いて測定した。
層間絶縁層の平面方向の熱膨張係数は、以下のように測定した。すなわち、層間絶縁層を形成する樹脂組成物が半硬化状態になったものを積層してプレス成型し、合計厚みが0.2mmとしたものをテストサンプルとして使用した。テストサンプルのサイズは、長さ5mm×幅5mm、測定モードは圧縮、印可加重は0.05N、昇温速度は10℃/分とした。装置内でサンプルの温度を230℃程度まで上げ、その後10℃まで冷却する前処理を行ってから、測定を開始し、25℃〜165℃の平均の熱膨張係数、及び165℃〜260℃の平均の熱膨張係数を算出した。
【0049】
<半導体パッケージの反りの測定>
半導体パッケージの反り(パッケージ反りという)は、シャドウモアレによる非接触反り測定装置(AKROMETRX製、装置名:PS−200)を用いて測定した。測定温度は、25℃と260℃とした。半導体パッケージに13mm×13mmの解析範囲を設定し、半導体素子が配置される側に凸となっていれば「+」、半導体素子が配置される側と反対側に凸となっていれば「−」とした。反りの方向以外の評価条件は、JEITA ED−7306に準拠した。半導体パッケージを実装基板に正しく実装することができる観点から、+120以上及び−120以下の場合をNGとした。
【0050】
<耐温度サイクル性>
耐温度サイクル性は、温度サイクル試験器(楠本化成製、装置名:NT1010)を用いて試験した。テストサンプルに、−55〜125℃の昇温変化を15分かけて与えて、125〜−55℃の降温変化を15分かけて与える、これを1サイクル(=1回)とする温度変化を繰り返し与え、半導体パッケージ用配線板と実装基板との間で形成されたデイジーチェーン回路の電気抵抗値を測定した。この電気抵抗値が初期値の2倍になったときをNGとし、NGになるまでの回数で表した。このほかの評価条件は、JESD22−A104Cにあるcondition Bに準拠した。
【0051】
[層間絶縁層の作製]
コア層及びビルドアップ層を形成する層間絶縁層用の樹脂組成物として、以下の3種類の樹脂組成物を用いた。
<層間絶縁層用の樹脂組成物A>
温度計、攪拌装置、還流冷却管の付いた加熱及び冷却可能な容積3リットルの反応容器に、ビスフェノールA型シアネート樹脂(ロンザジャパン社製;商品名Arocy B−10)を500.0gと、下記一般式(1)に示すシロキサン樹脂(信越化学社製;商品名X−22−1821、水酸基当量;1600)を500.0gと、トルエンを1000g配合し、撹拌しながら昇温した。120℃に到達した後、ナフテン酸亜鉛の8質量%ミネラルスピリット溶液を0.01g添加し、約115〜125℃で4時間還流反応を行った後、室温に冷却し、熱硬化性樹脂の溶液を得た。
【0052】
【化3】

(式中のpは、平均して35〜40の数)
得られた熱硬化性樹脂100重量部(固形分)、及び溶融シリカ(アドマテック社製;商品名SO−25R)150重量部、及び希釈溶剤にメチルエチルケトンを使用して、混合して樹脂分60質量%の均一なワニスを得た。
【0053】
<層間絶縁層用の樹脂組成物B>
温度計、攪拌装置、還流冷却管付き水分定量器の付いた加熱及び冷却可能な容積2リットルの反応容器に、シロキサン樹脂(信越化学社製;商品名X−22−161A、アミノ基当量;800)を99.2gと、ビス(4−マレイミドフェニル)メタンを164.3gと、m−アミノフェノールを4.5g、及びジメチルアセトアミドを250.0g配合し、100℃で3時間反応させて、熱硬化性樹脂の溶液を得た。
得られた熱硬化性樹脂50重量部(固形分)、ビフェニルアラルキル型エポキシ樹脂(日本化薬(株)製、商品名:NC−3000−H)50重量部、溶融シリカ(アドマテック社製;商品名SO−25R)150重量部、硬化促進剤としてイソシアネートマスクイミダゾール(第一工業製薬(株)製、商品名:G−8009L)、及び希釈溶剤としてメチルエチルケトンを使用し、これらを混合して樹脂分65質量%の均一なワニスを得た。
【0054】
<層間絶縁層用の樹脂組成物C>
温度計、攪拌装置、還流冷却管付き水分定量器の付いた加熱及び冷却可能な容積2リットルの反応容器に、ビス(4−マレイミドフェニル)メタンを358.0g、p−アミノフェノールを54.5g、及びプロピレングリコールモノメチルエーテルを412.50g配合し、還流させながら5時間反応させて熱硬化性樹脂の溶液を得た。
得られた熱硬化性樹脂50重量部(固形分)、ビフェニルアラルキル型エポキシ樹脂(日本化薬(株)製、商品名:NC−3000−H)50重量部、溶融シリカ(アドマテック社製:商品名SO−25R)100重量部、ベーマイト(河合石灰工業(株)製、商品名:BMT−3LV)30重量部、硬化促進剤としてイソシアネートマスクイミダゾール(第一工業製薬(株)製、商品名:G−8009L)、及び希釈溶剤としてメチルエチルケトンを使用し、これらを混合して樹脂分65質量%の均一なワニスを得た。
【0055】
[応力緩和層の作製]
<応力緩和層用の樹脂組成物D>
ビフェニル構造を有するノボラック型エポキシ樹脂(日本化薬株式会社製、商品名:NC3000S−H)を80重量部、カルボン酸変性アクリロニトリルブタジエンゴム粒子(JSR株式会社製、商品名:XER−91SE−15)を2重量部、カルボン酸変性ポリビニルアセタール樹脂(積水化学工業株式会社製、商品名:KS−23Z)を5重量部、トリアジン環含有クレゾールノボラック型フェノール樹脂(窒素含有量18%、水酸基当量151、大日本インキ化学工業株式会社製、商品名:フェノライトEXB−9829)を13重量部、1,8−ジアザビシクロウンデセン(関東化学株式会社製、商品名:DBU)を0.3重量部、メチルエチルケトンを150重量部配合した。
【0056】
<応力緩和層用の樹脂組成物E>
フェノールノボラック型エポキシ樹脂(大日本インキ化学工業製、商品名:N−770)を60重量部、クレゾールノボラック型フェノール樹脂(大日本インキ化学工業製、商品名:KA−1165)を40重量部、1,8−ジアザビシクロウンデセン(関東化学株式会社製、商品名:DBU)を0.3重量部、メチルエチルケトン150重量部配合した。
【0057】
[半導体パッケージ用配線板を構成する他の材料]
<ガラスクロス>
コア層形成用のガラスクロスには、シリカ成分を増量したSガラスを用いた。また、IPC型番2117(日東紡績株式会社製)、又はIPC型番1078(日東紡績株式会社製)のものを用いた。また、ビルドアップ層形成用のガラスクロスにはIPC型番1037(日東紡績株式会社製)のものを用いた。
<配線層>
コア層及びビルドアップ層に形成する配線層としては、厚みが12μmの銅箔(三井金属鉱業株式会社製、商品名:3EC−VLP−12)を用いた。
<ソルダレジスト層>
ソルダレジスト層として、SR7200G(日立化成工業株式会社製)を用いた。
【0058】
[半導体パッケージ用配線板の作製]
半導体パッケージ用配線板の作製方法について説明する。
図3に示すように、評価試験用の半導体パッケージ用配線板のサイズ、及び配線パターンを設定した。テスト用の半導体パッケージ用配線板のストリップサイズは、140mm×60mmとした。
ストリップから半導体パッケージの1パッケージ分のサイズをダイシングにより切り出した。1パッケージ分のサイズは、14.4mm×14.4mm(ダイシングライン0.2mmを含み、ダイシングにて個片化後は14mm×14mmになる)とした。
【0059】
<コア層の作製>
上述した層間絶縁層用の樹脂組成物A〜Cのそれぞれを、コア層形成用のガラスクロスに含浸し、加熱して半硬化のプリプレグを得た。この際の加熱条件は、層間絶縁層用の樹脂組成物A、B、Cを使用したいずれの場合も、160℃で3分間とした。
得られたコア層を形成する層間絶縁層の厚さdは、IPCの型番2117のガラスクロスを使用した場合には0.1mmであった。また、厚さdは、IPCの型番1078のガラスクロスを使用した場合には0.06mmであった。
得られたプリプレグの両面に、厚さ12μmの銅箔を重ねて配線層とし、プレス成型することにより、コア層を得た。その際のプレス条件は、層間絶縁層用の樹脂組成物A、B、Cを使用したいずれの場合も、230℃、90分間、2.5MPaとした。
続いて、得られたコア層に、ドリル直径0.1mm、最小ピッチ0.6mmで、1パッケージあたり272箇所に穴あけ処理を施した。その後、形成された穴内部に銅めっきを施すことにより、プリプレグの両面に形成された配線層を電気的に接続した。ダミーのスルーホールを設けた。その後、配線層をエッチングすることにより、配線パターンを作製した。スルーホール部の周囲には、パッドを形成した。配線パターン及びパッド形成後の配線層の残銅率は、60%であった。
【0060】
<ビルドアップ層の作製>
上述した層間絶縁層用の樹脂組成物A〜Cのそれぞれを、ビルドアップ層形成用のガラスクロスに含浸し、加熱して半硬化のプリプレグを得た。この際の加熱条件は、層間絶縁層用の樹脂組成物A、B、Cを使用したいずれの場合も、160℃で3分間とした。
得られたビルドアップ層を形成する層間絶縁層の厚さdは、IPCの型番1027のガラスクロスを使用した場合に、0.04mmであった。
また、上述した応力緩和層用の樹脂組成物D,Eのそれぞれを、12μmのロープロファイル銅箔に、乾燥後所定の厚さ(2μmあるいは4μm)になるように塗布し、160℃/10分乾燥した。これにより、応力緩和層付き銅箔を得た。
上記作製されたコア層の両表面に、ビルドアップ層形成用のガラスクロスを用いて作製されたプリプレグを配置した。プリプレグの一方の表面には、厚さ5μmの銅箔を重ね、プリプレグの他方の表面には、応力緩和層付き銅箔を重ね、プレス成型することにより、ビルドアップ層を形成した。その際のプレス条件は、層間絶縁層用の樹脂組成物A、B、Cを使用したいずれの場合も、230℃、90分間、2.5MPaとした。
【0061】
最外層の配線層をエッチングして、残銅率60%の配線パターンを施した。その際、半導体素子を搭載する表面の配線層には、半導体素子の搭載用電極パッド、配線及びダミーパターンを作製した。また、実装基板側の表面の配線層には、実装基板に搭載されたときにデイジーチェーン回路を形成するように、実装基板へのはんだバンプ搭載用の電極パッド、配線、及びダミーパターンを作製した。
半導体素子が接続されるはんだバンプ用の電極パッドは、直径120μm、200μmピッチで、パッケージの中央部8mm×8mmのエリアに1パッケージあたり1600個配置した。
また、図4に示すように、実装基板が接続されるはんだバンプ用の電極パッドは、直径350μm、最小ピッチ500μmで、パッケージの中央13mm×13mmのエリアに1パッケージあたり480個配置した。
【0062】
続いて、配線層の表面にソルダレジスト層を形成する樹脂を塗布し、80℃、20分の条件で乾燥し、室温で300mJ/cm2で露光し、30℃の1質量%炭酸ナトリウム水溶液で現像した。この後、150℃、1時間の条件で後硬化を行って、厚さ20μmのソルダレジスト層を作製した。
この際に、半導体素子のはんだ電極に対応する位置に、直径100μmの開口部を形成した。また、実装基板の電極パッドに対応する位置に、直径200μmの開口部を形成した。ソルダレジスト層に形成された開口部から露呈した電極パッドに、受けめっきとして、厚み5μmのNiめっき及び厚み0.05μmのAuめっきを施し、半導体パッケージ用配線板を得た。
【0063】
[半導体パッケージの組立]
以下、評価試験に用いるテスト用の半導体パッケージの組立方法を説明する。半導体素子として、WALTS−TEG FC200JY LF(株式会社ウォルツ製)を用いた。半導体パッケージ用配線板と接続される電極は、融点217℃のSn−Ag−Cu系はんだである。半導体素子のサイズは、8mm×8mm×0.12mmであった。
半導体素子のはんだ電極に、金属表面の酸化皮膜を除去するフラックス(千住金属工業株式会社製、製品名:スパークルフラックスWF−6300LF)を厚み30μmで転写し、はんだ電極を半導体パッケージ用配線板に形成された電極パッドに対向するように半導体素子を配置した。続いて、窒素雰囲気下のリフロー炉にて、はんだを溶融し凝固させることにより、半導体素子を半導体パッケージ用配線板に搭載した。
この際、IPC/JEDEC J−STD−020Cによって定められた鉛フリーはんだ用のリフロー条件に従った。その後、フラックスを80℃以上の温水で洗浄した。
【0064】
続いて、半導体素子と半導体パッケージ用配線板の間に、半導体素子と半導体パッケージ用配線板との接続部を補強するアンダフィル材として、CEL−C−3730S(日立化成工業株式会社製)を注入し、硬化させた。このとき、アンダフィル材の硬化条件は、165℃、2時間とした。アンダフィル材を硬化させた後、得られた半導体パッケージから、14mm×14mmのテスト用パッケージをダイサを用いて切り出した。
【0065】
テスト用の半導体パッケージの、はんだバンプが接続される電極パッドに、フラックス(千住金属工業株式会社製、製品名:スパークルフラックスWF−6300LF)を厚み50μmでステンシル印刷した。この上に更に、直径0.25mmの融点217℃のSn−Ag−Cu系はんだボール(千住金属工業株式会社製、商品名:エコソルダーボールS705M)を配置し、半導体素子を半導体パッケージ用配線板に搭載したときと同様に、窒素雰囲気下のリフロー炉にて、はんだを溶融し凝固させることにより、半導体パッケージ用配線板の電極パッド上に、はんだバンプを形成した。
また、実装基板に接続される電極パッドに、はんだペースト(千住金属工業株式会社製、商品名:、エコソルダーペースト M705−221BM5−42−11)を厚さ約100μmでステンシル印刷し、受けはんだを作製した。
【0066】
[実装基板の作製]
以下に、テスト用の半導体パッケージが搭載される実装基板の作製方法について説明する。実装基板の作製方法は、周知の基板作製技術によって作製できる。乾燥処理や洗浄処理などの詳細は、省略する。
実装基板用の層間絶縁層として、厚さ0.6mmのMCL−E−67を用いた。
配線層には18μmの銅箔3EC−VLP−18(三井金属鉱業株式会社製、商品名)を選択した。
実装基板用の層間絶縁層の両面に、銅箔3EC−VLP−18を形成し、エッチングして、テスト用パッケージを搭載するための電極パッドと、テスト用パッケージ搭載時に半導体パッケージ用配線板とのデイジーチェーン回路を形成する配線パターンと、導通チェック用電極とを形成した。電極パッドは、図5に示す14.4mm×14.4mmの1パッケージ分のエリアのうち、中央の13mm×13mmのエリアに、図4を用いて説明したビルドアップ層の電極パッドに対応するようにして、直径350μm、最小ピッチ500μmで、1パッケージあたり480個配置した。
【0067】
配線層の表面にソルダレジスト層を形成する樹脂を塗布し、80℃、20分の条件で乾燥し、室温で300mJ/cm2で露光し、30℃の1質量%炭酸ナトリウム水溶液で現像した。この後、150℃、1時間の条件で後硬化を行って、厚さ20μmのソルダレジスト層を作製した。
この際に、テスト用パッケージを搭載する電極パッドに対応する位置に、直径200μmの開口部を形成した。また、導通チェック用電極部分にも同様に、直径200μmの開口部を設けた。ソルダレジスト層に形成された開口部から露呈した電極パッドに、受けめっきとして、厚み5μmのNiめっき及び厚み0.05μmのAuめっきを施した。
テスト用パッケージを搭載するための電極パッド群の中心位置が中央になるように110mm×50mmに切断した。
【0068】
[テストサンプルの作製]
はんだバンプを形成したテスト用パッケージと実装基板の電極パッド同士を対向させて配置し、半導体素子を半導体パッケージ用配線板に搭載したときと同様に、窒素雰囲気下のリフロー炉にて、はんだを溶融し凝固させることにより、実装基板にテスト用パッケージを搭載した。このようにして、耐温度サイクル性の評価試験に使用するテストサンプルを得た。
【0069】
[実施例1]
樹脂組成物Aを用いてコア層の層間絶縁層を形成した。コア層に用いるガラスクロスには、Sガラスを用いた。また、IPC型番2117のものを用いた。また、樹脂組成物Dを用いて応力緩和層を形成した。応力緩和層の厚さは4μmとし、コア層を形成する層間絶縁層の厚みdが半導体パッケージ用配線板の厚みDに占める割合が40%になるように、半導体パッケージ用配線板全体の厚みDを調整した。
[実施例2]
樹脂組成物Bを用いてコア層の層間絶縁層を形成したこと以外は、実施例1と同様にして半導体パッケージを作製した。
[実施例3]
樹脂組成物Bを用いてコア層の層間絶縁層を形成した。また、応力緩和層の厚みを2μmにしたこと以外は、実施例1と同様にして半導体パッケージを作製した。すなわち、実施例3と実施例2とは、応力緩和層の厚みが異なる。
[実施例4]
コア層に用いるガラスクロスとしてIPC型番1078を用いたこと以外は、実施例1と同様にして半導体パッケージを作製した。
【0070】
[比較例1]
樹脂組成物Cを用いてコア層の層間絶縁層を形成した以外は、実施例1と同様にして半導体パッケージを作製した。
[比較例2]
樹脂組成物Eを用いて応力緩和層を形成した以外は、実施例1と同様にして半導体パッケージを作製した。
[比較例3]
樹脂組成物Eを用いて応力緩和層を形成した以外は、実施例2と同様にして半導体パッケージを作製した。
[比較例4]
樹脂組成物Cを用いてコア層の層間絶縁層を形成したこと、及び樹脂組成物Eを用いて応力緩和層を形成したこと以外は、実施例1と同様にして半導体パッケージを作製した。
[比較例5]
実施例1の構成で、応力緩和層を配置しないで半導体パッケージを作製した。
[比較例6]
樹脂組成物Cを用いてコア層の層間絶縁層を形成した。また、応力緩和層を配置しないで半導体パッケージを作製した。
【0071】
[評価結果]
評価方法において説明した方法で、実施例1〜4、及び比較例1〜6の半導体パッケージを評価した。結果を表1に示す。
【0072】
【表1】

【0073】
実施例1〜4の半導体パッケージの耐温度サイクル性は、応力緩和層が形成されていない比較例5,6の半導体パッケージの耐温度サイクル性に比べて、著しく向上していることが判る。
実施例1の半導体パッケージと比較例1の半導体パッケージとは、耐温度サイクル性は同等であるが、パッケージ反りが抑えられることが判る。これは、コア層の層間絶縁層の平面方向の平均の熱膨張係数が5.5×10-6/℃以下であることに起因する。
実施例1の半導体パッケージと比較例2の半導体パッケージ(実施例2の半導体パッケージと比較例3の半導体パッケージも同様)は、パッケージ反りが同等程度であるが、25℃の弾性率が2.5GPaである応力緩和層を用いた方が、耐温度サイクル性が良好になることが判る。
実施例2の半導体パッケージ及び実施例3の半導体パッケージは、ともに耐温度サイクル性が良好である。応力緩和層の厚みを厚くする(4μmにする)ことにより、耐温度サイクル性が一層良好になることが判る。
ガラスクロスとしてIPC型番2117を用いた実施例3の半導体パッケージは、IPC型番1078を用いた実施例4の半導体パッケージに比べて、応力緩和層の厚みを1/2にしても、パッケージ反りが同等レベルに抑えられる。耐温度サイクル性は、いずれも良好であるが、25〜165℃におけるコア層の層間絶縁層の平面方向の平均の熱膨張係数が5.5×10-6/℃よりも低く、165〜260℃におけるコア層の層間絶縁層の平面方向の平均の熱膨張係数が7.5×10-6/℃よりも低いほど、耐温度サイクル性が向上することが判る。
以上のように、実施例の半導体パッケージは、応力緩和層を備えたことにより、使用環境下やリフロー実装時の温度変化による半導体パッケージの反りを低減できるような熱膨張係数に設定しても、半導体パッケージと実装基板との応力差を緩和することができ、接続部の耐温度サイクル性を向上できることが判る。
【符号の説明】
【0074】
1…半導体パッケージ、 2…実装基板、 3,6…はんだバンプ、 4…半導体素子、 5…半導体パッケージ用配線板 7…アンダフィル材、 11…コア層、 12,13…ビルドアップ層、 14,16,19…層間絶縁層、 15,17,20,31…配線層、 18,23,33,43…ソルダレジスト層、 21,41…応力緩和層、 22,32,42…電極パッド

【特許請求の範囲】
【請求項1】
少なくとも層間絶縁層及び該層間絶縁層の表面に形成された配線層を有するコア層と、
はんだを介して実装基板に電気的及び機械的に接続される電極パッドとを備え、半導体素子が接続されるとともに、実装基板と接続される半導体パッケージ用配線板であって、
該電極パッドのコア層側に配置されており該電極パッドに接する応力緩和層を有し、
該コア層の層間絶縁層の平面方向の25℃〜165℃の平均の熱膨張係数が5.5×10-6/℃以下であり、
該応力緩和層の25℃の弾性率が2.5GPa以下である半導体パッケージ用配線板。
【請求項2】
前記コア層の層間絶縁層の平面方向の165℃〜260℃の平均の熱膨張係数が7.5×10-6/℃以下である請求項1に記載の半導体パッケージ用配線板。
【請求項3】
前記応力緩和層の厚みが2μm以上である請求項1又は2に記載の半導体パッケージ用配線板。
【請求項4】
前記コア層の層間絶縁層の厚さが、前記半導体パッケージ用配線板の厚みの30%以上を占める請求項1〜3のいずれかに記載の半導体パッケージ用配線板。
【請求項5】
前記コア層の層間絶縁層がガラスクロスを有し、該ガラスクロスがSガラスからなる請求項1〜4のいずれかに記載の半導体パッケージ用配線板。
【請求項6】
前記コア層の層間絶縁層がシロキサン樹脂、ポリイミド樹脂、及びエポキシ樹脂を含む樹脂成分から形成されており、該樹脂成分100質量部に対して100〜250質量部のシリカを含有する請求項1〜5のいずれかに記載の半導体パッケージ用配線板。
【請求項7】
前記コア層の層間絶縁層がシロキサン樹脂及びシアネート樹脂を含む樹脂成分から形成されており、該樹脂成分100質量部に対して100〜200質量部のシリカを含有する請求項1〜5のいずれかに記載の半導体パッケージ用配線板。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2013−58576(P2013−58576A)
【公開日】平成25年3月28日(2013.3.28)
【国際特許分類】
【出願番号】特願2011−195513(P2011−195513)
【出願日】平成23年9月7日(2011.9.7)
【出願人】(000004455)日立化成株式会社 (4,649)
【Fターム(参考)】