半導体光素子とその製造方法

【課題】本発明は、リッジなどが形成されて平坦でない半導体表面に対しエピタキシャル成長を行った際に生じる半導体層の突起による弊害を回避できる半導体光素子とその製造方法を提供することを目的とする。
【解決手段】半導体基板と、前記半導体基板上に形成されたリッジと、前記リッジの側面に接して形成された半導体層とを備える。そして、前記リッジの側面であって前記半導体層に埋め込まれた部分の上端部分には（１１１）Ｂ面が形成される。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライエッチングなどの半導体プロセスにより加工され平坦でなくなった半導体表面にエピタキシャル成長を行う工程を有する半導体光素子とその製造方法に関する。
【背景技術】
【０００２】
半導体光素子の製造工程では、微細な凸構造を有する表面にエピタキシャル成長を行う場合がある。そのような半導体光素子としては、光導波路となる微細なリッジ構造を形成したあとに、電流ブロック層をエピタキシャル成長させる場合が挙げられる。リッジ構造にのみ電流を流すために電流ブロック層でリッジ構造を埋め込む半導体光素子は埋込型半導体レーザと呼ばれる。その他、各種デバイスを同一基板にモノリシックに結合するために複数回のエピタキシャル成長が行われる複合デバイスも平坦でない半導体表面にエピタキシャル成長を行う。ここで、同一基板に搭載されるデバイスとしては、レーザ素子、導波路、光結合器、光増幅器、ＥＡ変調器、位相変調器などが挙げられる。
【０００３】
平坦でない半導体表面にエピタキシャル成長を行う工程を含む半導体光素子の製造工程などについては特許文献１乃至５に記載がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３１４８５３号公報
【特許文献２】特開平５−２３５４６７号公報
【特許文献３】特開平４−３４９６７９号公報
【特許文献４】特開昭６２−１２８５１６号公報
【特許文献５】特開平８−５８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
表面に微細構造を有する半導体基板にエピタキシャル成長を行う場合、成長レートには面方位依存性がある。成長レートの面方位依存性に起因してエピタキシャル成長後の半導体層が平坦とならない問題があった。
【０００６】
半導体光素子に用いられるIII-Ｖ族結晶材料を有機金属気相成長法（ＭＯＣＶＤ）によって成長する場合、通常はＶ族原料ガス供給量がIII族ガス供給量より多い条件で成長される。そのような成長条件においては、（１００）面に比べて（１１１）Ａ面の成長が早い。また、（１１１）Ｂ面の成長は遅くなる。このことについて図１５、１６を参照して説明する。半導体基板１００上に形成された活性層１０２、クラッド層１０４が上述の微細構造を形成する。そしてマスク層１０６をクラッド層１０４上に形成する。次いで、半導体基板１００上に半導体層をエピタキシャル成長する。図１６にはエピタキシャル成長した半導体層１０８が記載されている。そうすると、半導体層１０８の（１１１）Ａ面の成長レートが大きいため、半導体基板１００表面に突起が形成される場合がある。当該突起は図１６に（１１１）Ａ面として矢示されている。なお、図１６において半導体層１０８は複数のラインで記載されているが、これは成長の進捗を可視化するものである。つまり、一定時間経過毎に半導体層１０８を線引きして示した。
【０００７】
この突起が形成された結果、後の半導体加工プロセスが狙いどおり行えないことがある。その結果、光導波路近傍に不均一な形状が形成され実効的な屈折率変化が生じ、導波する光の散乱や反射などが生じる。すなわち、半導体光素子の特性に悪影響を及ぼす問題があった。
【０００８】
このような突起発生の抑制のために以下の対策をとることが考えられる。すなわち、半導体層のエピタキシャル成長時の成長炉内圧力を低くする、成長温度を高くする、Ｖ/III比を変更する、または成長時に原料ガスと同時にＨＣｌガスなどのエッチング性ガスを同時に供給するなどの方法がある。しかし上述のような成長条件の変更は、結晶欠陥やアンドープレベルなどの結晶特性を保持する観点や、装置パラメータの制限などから禁止される場合が多い。よって、エピタキシャル成長条件を変えることによる突起の抑制は困難であるという問題があった。
【０００９】
本発明は、上述のような課題を解決するためになされたもので半導体層の突起による弊害を回避した半導体光素子とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願の発明にかかる半導体光素子は、半導体基板と、該半導体基板上に形成されたリッジと、該リッジの側面に接して形成された半導体層とを備える。そして、該リッジの側面であって該半導体層に埋め込まれた部分の上端部分には（１１１）Ｂ面が形成されたことを特徴とする。
【００１１】
本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面であって該マスク層と接する部分に（１１１）Ｂ面を形成するようにエッチングを行う工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする。
【００１２】
本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面をウェットエッチし、該マスク層が該リッジのひさしを形成するように張り出した状態とする工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする。
【００１３】
本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程と、該半導体層を形成する工程で形成された突起部分を物理的な力で除去する工程とを備えたことを特徴とする。
【００１４】
本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程と、該半導体層を形成する工程で形成された突起部分を選択的にエッチングする異方性エッチングを行う工程とを備えたことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、平坦でない半導体表面にエピタキシャル成長を行った際の突起による弊害を抑制できる。
【図面の簡単な説明】
【００１６】
【図１】実施形態１の半導体光素子の断面図である。
【図２】実施形態１の半導体光素子の製造方法を説明するフローチャートである。
【図３】リッジの形成について説明する図である。
【図４】（１１１）Ｂ面の形成について説明する図である。
【図５】半導体層の形成について説明する図である。
【図６】実施形態２の半導体光素子の断面図である。
【図７】実施形態２の半導体光素子の製造方法を説明するフローチャートである。
【図８】リッジの形成について説明する図である。
【図９】マスク層のひさし部分の形成について説明する図である。
【図１０】半導体層の形成について説明する図である。
【図１１】実施形態３における突起の除去について説明する図である。
【図１２】マスク層を尖らせて突起の除去を行うことを説明する図である。
【図１３】マスク層を尖らせて突起の除去を行うことを説明する図である。
【図１４】異方性エッチングにより突起を除去することを説明する図である。
【図１５】本発明の課題を説明する図である。
【図１６】本発明の課題を説明する図である。
【発明を実施するための形態】
【００１７】
実施の形態１
本実施形態は図１乃至図５を参照して説明する。なお、同一または対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態でも同様である。
【００１８】
図１は本実施形態の半導体光素子の断面図である。本実施形態の半導体光素子１０は半導体基板１２上に形成されたリッジを備える。リッジは活性層１４、クラッド層１６、コンタクト層１８を備える。なお、説明の便宜上、コンタクト層を含まない構造をリッジと称することもある。リッジの側面にはリッジに接して半導体層２０が形成される。半導体層２０は電流ブロック層である。半導体層２０は半導体基板１２の（１００）面に形成される。活性層１４とクラッド層１６は半導体層２０によって埋め込まれる。
【００１９】
クラッド層１６の側面はほとんど（０１１）面である。しかし、クラッド層１６の側面であって、半導体層２０によって埋め込まれた部分の上端部分には（１１１）Ｂ面が形成される。
【００２０】
図２は半導体光素子１０の製造方法について説明するフローチャートである。図２に沿って半導体光素子の製造工程を説明する。まず、ステップ５０にてマスク層３０が形成される。マスク層３０は活性層１４となるべき層とクラッド層１６となるべき層の上に形成される。活性層１４となるべき層およびクラッド層１６となるべき層はエッチングされてリッジを構成する層であるのでこのように称する。ステップ５０を終えるとステップ５２へと処理が進められる。ステップ５２は活性層１４となるべき層およびクラッド層１６となるべき層をエッチングしてリッジを形成する工程である。ステップ５２では先ずマスク層３０上にレジストを塗布する。そして転写処理により当該レジストをパターニングする。その後マスク層３０をエッチングしてマスク層３０のパターンを形成する。次いでマスク層３０をマスクとして、活性層１４となるべき層とクラッド層１６となるべき層をエッチングする。こうしてマスク層３０のパターンを反映したリッジが形成される。ステップ５２までを終えると図３に示す構造が得られる。マスク層３０は後述の半導体層がクラッド層１６上に形成されることを防止するものである。マスク層３０はたとえばＳｉＯ２で形成される。
【００２１】
ステップ５２を終えるとステップ５４へと処理が進められる。ステップ５４ではリッジの側面をエッチングする。このエッチングは酸性溶液と過酸化水素の混合溶液を用いたウェットエッチングまたは、ＨＣｌ、ＨＢｒなどのハロゲン系の反応性ガスを用いたガスエッチングである。これらのエッチングは（１１１）Ｂ面のエッチレートが低い。よって、エッチングの結果、図４に記載のリッジ側面形状が形成できる。ステップ５４でリッジがエッチングされた幅は、図４において「Ｌ」で示されている。ここで、（１００）面に成長するべき層厚×＜１００＞方向の成長レート÷＜０１１＞方向の成長レート、で求められる値を「必要エッチング幅」と称する。前述のＬは必要エッチング幅より大きい値である。
【００２２】
ステップ５４を終えるとステップ５６へと処理が進められる。ステップ５６では半導体層２０が形成される。半導体層２０によりバットジョイント構造が形成される。半導体層２０は成長の進捗を可視化するために等時間間隔で線引きされて表示されている。図５に示されるように、ステップ５６を終えるとほぼ平坦の半導体層２０が形成される。
【００２３】
リッジなどの微細構造を有する平坦でない表面にエピタキシャル成長を行う場合は、成長レートの大きい（１１１）Ａ面が形成されることがある。エピタキシャル成長において、（１１１）Ａ面の成長が急速に進み、半導体層の突起が形成される問題があった。しかしながら、本実施形態の半導体光素子はリッジに（１１１）Ｂ面が形成されているためこの問題を解消できる。すなわち、（１１１）Ｂ面は一般的なIII−Ｖ族結晶成長条件において成長レートが遅くなるため、半導体層２０の形成過程での突起の発生を抑制できる。特に、リッジ側面は上述の必要エッチング幅より深くエッチングされるため、半導体層２０の形成過程において突起発生を防止できる。これによりエピタキシャル成長の成長条件の変更を伴わず、突起による弊害を防止できる。
【００２４】
実施の形態２
本実施形態は図６乃至図１０を参照して説明する。本実施形態はＳｉＯ２などのマスク層を利用して半導体層の（１１１）Ａ面方向の成長を抑制することが特徴である。図６は本実施形態の半導体光素子の断面図である。本実施形態の半導体光素子６０は活性層６２、クラッド層６４、コンタクト層１８からなるリッジを備える。活性層６２、クラッド層６４は半導体層６６に埋め込まれる。
【００２５】
図７は半導体光素子６０の製造方法について説明するフローチャートである。図７に沿って半導体光素子６０の製造工程を説明する。ステップ５０および、ステップ５２にて図８に示す構造が形成される。ステップ５０およびステップ５２については実施形態１で説明したので省略する。ステップ５２を終えた段階では、マスク層３０はクラッド層６４上に配置されている。
【００２６】
ステップ５２を終えるとステップ７０へと処理が進められる。ステップ７０では活性層６２とクラッド層６４の側面をウェットエッチングする。このウェットエッチングは、臭化水素酸と過酸化水素水の混合溶液などの、等方的なエッチングレートをもったエッチャントを用いて行う。図９は前述のウェットエッチング後の形状を説明する図である。ウェットエッチングの結果、マスク層３０がひさしのようにリッジに対して数μｍ程度張り出す。マスク層３０のひさし部分は図９において破線７２で囲む部分である。
【００２７】
ステップ７０を終えるとステップ５６へと処理が進められる。ステップ５６では図９に示す構造に対してエピタキシャル成長を行い半導体層６６が形成される。ステップ５６では、マスク層３０のひさしによりマスク層３０上からマイグレーションによりマスク層３０直下に供給されるIII族原子や、直接的にマスク層３０下に供給される原料原子が減少する。従って、マスク層３０下の結晶成長は抑制される。半導体層６６は活性層６２とクラッド層６４の側面と接し、それらを埋め込む。図１０に示されるように、ステップ５６を終えるとほぼ平坦の半導体層６６が形成される。
【００２８】
本実施形態ではマスク層３０の一部であるひさし部分７２が半導体層の（１１１）Ａ面方向の成長を抑制する。そのため、実施形態１と同様に半導体層の突起などの形状不良を抑制できる。なお、本実施形態ではウェットエッチングによりひさし部分を形成したが、ドライエッチングによって形成してもよい。
【００２９】
実施の形態３
本実施形態は図１１乃至図１４を参照して説明する。本実施形態は、半導体層の（１１１）Ａ面が成長し突起が形成された後に、突起を除去する点が特徴である。図１１は本実施形態の半導体光素子の断面図である。図１１に示すように破線で囲まれた突起８２が形成されたあとに、突起８２に物理的な力を加えることにより突起８２を除去する。そのような物理的な力は図１１に矢印で示す方向に行う。また、物理的な力はブラシなどを用いて直接的に力を加えても良いし水流によって力を加えても良い。
【００３０】
図１２を参照して本実施形態の変形例について説明する。図１２に示すように、マスク層８４の形状をリッジ側面方向に尖った形状としても良い。このようにマスク層を尖らせるためには、たとえばマスク層８４のパターニングに用いられるレジストとマスク層８４の付着力を強化すれば良い。あるいはマスク層８４のパターニングをする際のエッチング条件を、側面方向へエッチングレートを増大するように変更することも考えられる。しかしながらマスク層８４を図１２のように尖らせる方法は上述の方法に限定されない。
【００３１】
このようなマスク層８４により突起８２に加わる力を一箇所に集中させ、突起除去性を向上させることができる。同様に図１３に示すマスク層８６のようにマスク層８６を尖らせても良い。半導体基板１２には複数のリッジが形成されることが一般的であるが、図１２、１３のように突起を除去すれば面内で均一な突起除去が可能である。
【００３２】
図１４を参照して本実施形態の変形例について説明する。図１４は半導体層の突起を異方性エッチングにより除去する方法について説明する図である。図１４に破線で示すように、半導体層８０は突起８２を有している。この突起は半導体層８０が（１１１）Ａ面方向に急速に成長したために形成されたものである。この変形例では突起８２の除去のために硫酸、塩酸、リン酸、酒石酸などといった酸性溶液を用いた異方性エッチングを行う。エッチレートの異方性により（１００）方向のエッチング量を最小限に抑制しつつ、（１１１）Ａ面方向のエッチングが進む。その結果、突起８２が選択的にエッチングされるため、突起８２を除去または半導体光素子の特性上無視できる程度まで微小にできる。
【００３３】
ここまでの全ての実施形態においては半導体層がリッジを埋め込む際に突起が形成されることを問題とした。しかしながら、平坦でない表面にエピタキシャル成長を行う場合であって（１１１）Ａ面方向の成長が急速に進む場合には本発明が実施できる。よって、リッジの組成は実施形態の記載に限定されない。また、たとえば、各種デバイスを同一基板に搭載する場合などにも本発明が実施できる。
【符号の説明】
【００３４】
１０半導体光素子、１２半導体基板、１４活性層、１６クラッド層、２０半導体層

【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたリッジと、
前記リッジの側面に接して形成された半導体層とを備え、
前記リッジの側面であって前記半導体層に埋め込まれた部分の上端部分には（１１１）Ｂ面が形成されたことを特徴とする半導体光素子。
【請求項２】
半導体基板上にリッジを形成する工程と、
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面であって前記マスク層と接する部分に（１１１）Ｂ面を形成するようにエッチングを行う工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする半導体光素子の製造方法。
【請求項３】
半導体基板上にリッジを形成する工程と、
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面をウェットエッチし、前記マスク層が前記リッジのひさしを形成するように張り出した状態とする工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする半導体光素子の製造方法。
【請求項４】
半導体基板上にリッジを形成する工程と、
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程と、
前記半導体層を形成する工程で形成された突起部分を物理的な力で除去する工程とを備えたことを特徴とする半導体光素子の製造方法。
【請求項５】
前記マスク層は前記リッジ側面方向に尖った形状となるように形成されることを特徴とする請求項４に記載の半導体光素子の製造方法。
【請求項６】
半導体基板上にリッジを形成する工程と、
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程と、
前記半導体層を形成する工程で形成された突起部分を選択的にエッチングする異方性エッチングを行う工程とを備えたことを特徴とする半導体光素子の製造方法。

【図１】