半導体装置および半導体装置の製造方法
【課題】ガスの発生がきわめて多量な導電性接着剤を用いて半導体素子の接続を行う場合においても、半導体素子の裏面に溝加工などの加工を不要とし、接続層内部にガスがトラップされることにより形成される接続欠陥としてのボイドの発生を抑制することである。
【解決手段】半導体素子1を基材2に接続するための接続層が、空隙層13と、接合層7との積層構造となっていることにより、接続の過程でガスを効率よく接続層の外部に放散することができる。
【解決手段】半導体素子1を基材2に接続するための接続層が、空隙層13と、接合層7との積層構造となっていることにより、接続の過程でガスを効率よく接続層の外部に放散することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関し、より特定的には実装時の加熱により接続層に発生し、半導体装置の動作特性に影響を与えうる接続欠陥の発生を抑制する半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
昨今、RoHS指令に対応して、電子機器の基板実装における鉛フリー化が進展している。高耐熱性が要求されるために鉛含有はんだの使用が継続されている、半導体パッケージ組立における内部接続用の金属材料にも、鉛フリー化が求められつつある。
【0003】
しかし、基板実装時の加熱に対する耐熱性を持ち、かつ半導体素子の特性を損なわない400℃未満の温度で接合が可能な鉛フリー金属材料は、現時点では見出されていない。半導体素子を、それを固定するための基材に搭載する際には、一般に金属として銀を含むペースト(銀ペースト)等の導電性接着剤がボンディング材料として用いられている。
【0004】
上述の例では、銀ペースト等の導電性接着剤を用いて、半導体素子を固定するための基材に半導体素子をダイボンディングする。その方法は、基材の一方の主表面上に銀ペースト等の導電性接着剤を塗布した後、塗布した導電性接着剤の上層側に固定させたい半導体素子を重ね、導電性接着剤中の溶剤を加熱によって気化させて除去することにより接続するといったものである。
【0005】
接着時の加熱により銀ペースト中に含まれる溶剤が気化するために多量のガス(アウトガス)が発生する。このアウトガスが、接続層内部に貯留すると大きな接続欠陥であるボイドを生じる。そのため、実装させたい半導体素子と接続層との接着面積が大幅に減少する結果、接着強度を低下させる可能性がある。また、ボイドが大きくなると、ボイド部分には電流や熱が流れることができないため、局所的に電気抵抗や熱抵抗が高まることになる。その結果、ボイドの上部や周辺部分において半導体素子の温度が上昇してしまう可能性がある。
【0006】
この問題を解決するために、半導体素子の、基材と固定させる際に接着させる一方の接続面に溝加工を施す。すると、この溝が、接続層の溶剤を気化させて除去する際に発生するアウトガスの放散通路として機能するため、アウトガスが接続層内部に貯留するのを防ぎ、接続欠陥の発生量を低減するといった手法がある。この手法は、たとえば特開平06−314718号公報「半導体集積回路ペレット」に記載されている。
【特許文献1】特開平06−314718号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、銀ペーストを鉛フリーの半導体接続材料の候補にすると、電気抵抗率が高いため、やはり発熱が大きくなる問題や、電気特性の低下を招く可能性がある問題を抱えている。そこで、銀ナノ粒子を応用した接続技術が開発され始めている。しかし、これに対して上述の、半導体素子の接続面に溝加工を施して加熱時に発生するアウトガスを放出する方法を採用しようとしても、放出しきれないという問題がある。これは以下の理由によると考えられる。すなわち、一般的な銀ペーストの場合、接続層を形成する接着剤の役割を持つ銀ペースト中の溶剤の比率は50vol%程度であるため、アウトガスの放出も比較的容易に行なえる。ところが、金属ナノ粒子を含むペーストの場合は、金属成分の存在比率が10vol%程度と少なく、ペースト成分のほとんどがガス化して放散される。このため、半導体素子の接続面に部分的に施した溝のみでは十分なガス放散経路を確保できない。このことにより、発生したガスを除去しきれず、接続層内部に接続欠陥としてのボイドとして残存してしまうのである。
【0008】
本発明は上述の問題に鑑みなされたものである。その目的は、半導体素子と基材との接続を行なう場合において、接続層内部にトラップされて形成される接続欠陥としてのボイドの発生を抑制する、半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【0009】
本発明の半導体装置は、主表面を有する基材と、半導体素子と、基材と半導体素子との間にこれらを接続するための、接続層とを備える。その接続層は、その中に連続した空隙が存在する空隙層と、空隙層中よりも連続した空隙が相対的に少ない接合層とを含んだ積層体である。また、上述の半導体装置の製造方法としては、主表面を有する基材を準備する工程と、基材の主表面上に接続層を介して半導体素子を接続する工程とを備える。そして上述の半導体素子を接続する工程は、接続層を形成する工程を含み、接続層を形成する工程には、上述の空隙層を形成する工程と、空隙層と積層される上述の接合層を形成する工程とをさらに含むことを特徴とする。
【発明の効果】
【0010】
本発明における、接続層として空隙層と接合層とを形成しながら接続を行なうといった半導体装置の製造方法によれば、アウトガスの発生が極めて多量なペーストである導電性接着剤を用いて半導体素子の接続を行なう場合においても、半導体素子の裏面に溝加工などの加工が不要である。その結果、本発明における製造方法にて製造した、接続層として連続した空隙が存在する空隙層と、連続した空隙が空隙層よりも相対的に少ない接合層とを含んだ構造を備える半導体装置は、接合層にアウトガスがトラップされている可能性を小さくすることができる。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照しながら、本発明の実施の形態が説明される。なお、各実施の形態において、同一の機能を果たす部位には同一の参照符号が付されており、その説明は、特に必要がなければ、繰り返さない。
【0012】
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。また、図2は、本発明の実施の形態1における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。本発明の実施の形態1における半導体装置100bは、半導体素子1を基材2に接続するための接続層が、空隙層13と、接合層7との積層構造となっていることが特徴である。また、本発明の実施の形態1における半導体装置100bの製造方法では、まず、基材2の一方の主表面上に空隙層13を形成する。そして、空隙層13の、基材2と反対側の主表面上に、図1にて半導体装置の固定前の構造100aが示すように、工程完了後に接合層7となるペースト6を供給する。これにより、図2に示すように、半導体素子1と基材2とを接続する接続層として、空隙層13と接合層7とが、半導体素子1から基材2に向かう方向に見ると互いに隣接する積層構造を形成することができる。
【0013】
このような製造方法を用いることにより、次に述べるような効果が考えられる。すなわち、工程完了後に接合層7となるペースト6に含まれる溶剤の気化により発生したアウトガスは、ペースト6に隣接する配置となっている、上述の空隙層13の内部の空隙を通路として移動できる。その結果、空隙層13の外部にアウトガスを放出させることが可能となる。
【0014】
上述の連続した空隙は、その幅が最大およそ10μmのもので、空隙層13とはたとえば、平均粒径が1μmの銀の粉と平均粒径が0.1μmの銀の粉とを結合材としての揮発性溶剤とともに混合させることにより準備したペースト6を加熱、たとえば焼結させることにより固化させて生成した、厚さが10μmの接続層の一部である。この空隙層13の内部には、接続層の端部まで連続した空隙が多数存在することになる。なお、上述のとおり、連続した空隙の幅を最大およそ10μm以下となるように形成することにより、上述の連続した空隙が、接続時における熱抵抗の原因となることを抑制する。直径が10μm以下の空隙であれば局所的なヒートスポット発生の原因にはならないと考えられる。
【0015】
また、本発明の実施の形態1における半導体装置100bにおいては、空隙層13の厚さが、接合層7の厚さよりも大きいことが好ましい。これは、接続時にペースト6に含まれる結合材としての溶剤が、気化する際に発生するアウトガスの通路としての連続した空隙は、その有効面積が大きいほど効率よくアウトガスを外部に放散できる。したがって、空隙層13の厚さを接合層7の厚さよりも大きくしておくことが好ましい。
【0016】
また、本発明の実施の形態1における半導体装置100bは、空隙層13と接合層7とがそれぞれ1層ずつ存在する2層のみの構造となっている。
【0017】
また、本発明の実施の形態1における半導体装置100bは、接続層を形成する金属粉の材料に関して、銀、金または銅を成分に含めている。半導体素子1と基材2とを良好に接続させるためには、上述の材料の金属粉を用いることが好ましい。
【0018】
また、上述の銀、金、銅のいずれかを含む組成により構成される金属粉は、少なくとも一部の平均粒径が0.1μm以下であり、かつ、接続層を形成するペースト6中における金属粉の存在比率が5vol%以上30vol%以下と、従来より小さい割合で構成することを特徴とする。また、金属粉の粒径が0.1μm以下になると、低温焼成が可能となるといった効果を生むことができる。すなわち、ミクロンオーダーの一般的なサイズの金属粉を用いる場合の融点よりも低い温度にて金属粉が溶融するようになる特別な現象が起こる。そのため、上述のとおり、ペースト6を構成する金属粉は少なくとも一部の粒径を0.1μm以下にすることが好ましい。
【0019】
半導体素子1は、たとえばIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)やバイポーラトランジスタなどの集積回路である。また、基材2は、たとえば半導体素子1と基板とを機械的に接続する役割を果たすリードフレームや、セラミック基板、樹脂のプリント基板などである。
【0020】
図3は、本発明の実施の形態1における半導体装置の製造方法を示すフローチャートである。図4は、基材の一方の主表面上に、空隙層を形成させるためにペーストを供給した状態を示す概略図である。また、図5は、基材の一方の主表面上に、空隙層を形成させる系を加熱した状態を示す概略図である。続いて、本実施の形態における半導体装置の製造方法について、図3、図4、図5および上述の図1および図2を用いて説明する。
【0021】
まず、上述のとおり、予め基材2の一方の主表面上に、空隙層13を形成しておく。その方法としてはまず、ペーストの準備工程(S31)を行なう。具体的にはたとえば、平均粒径1μmの銀の粉および平均粒径0.1μmの銀の粉の混合粉を揮発性溶剤と混合したペースト6を準備する。次にこのペーストの基材への供給工程(S32)を実施する。具体的にはペースト6を、図4に示すように基材2の一方の主表面上に供給する。そのうえで、空隙層の形成(S33)を行なう。これは図5に示すように、たとえば加熱して溶剤を揮発させて銀の粉を焼結させることにより、上述のペースト6を空隙層13とさせる。この空隙層13の主表面上には障害物が存在しないため、溶剤を揮発させる際に発生したガスは空隙層13の上方に自由に放散される。この結果、この空隙層13にはガスが放散された軌跡として、連続した空隙が形成されることになる。
【0022】
空隙層13を形成した後、接合層7を形成することにより、接続層を形成する。そのために、上述した空隙層13の形成に続いてペーストの空隙層表面上への供給工程(S34)を行なう。これは具体的には、上述の空隙層13の、基材2と反対側の主表面上に、たとえば、先に準備した平均粒径1μmの銀の粉と平均粒径0.1μmの銀の粉との混合粉を揮発性溶剤と混合したペースト6を供給する。なお、ここで半導体素子1の基材2と対向する表面上にペースト6を供給しても良い。ここで、銀の粉の粒径は少なくとも一部が0.1μmであればよく、たとえば平均粒径1μmの銀の粉と混合させずに平均粒径0.1μmの銀の粉のみを金属粉として準備してペースト6を形成することも可能である。また、ペースト6を供給する量は、先のペーストの基材への供給工程(S32)にて供給したペーストの量よりも少ないことが好ましい。このことにより、効率よくアウトガスを外部に放散することができる。次に、半導体素子と基材との重ね合わせ工程(S35)に進む。これは上述のペースト6を供給した面の上に半導体素子1を重ね合わせるという工程である。最後に加熱による接続工程(S36)を行なう。すなわち加熱してペースト6に含まれる溶剤を揮発させて銀の粉を焼結させ、接合層7を形成するものである。以上の工程により、図2における100bに示すような構成の半導体装置の製造が完了する。
【0023】
なお、本実施の形態1において、半導体素子1と基材2とを工程(S35)にて重ね合わせる際に、供給したペースト6の一部が半導体素子1や空隙層13の端部からはみ出すことが考えられる。図6は、供給したペーストの一部が重ね合わせの際にはみ出した場合の、接続工程完了後の半導体装置の外観を示す概略図である。加熱による接続工程(S36)を行なうことにより、図6の半導体装置の構成100bに示すように接合層7の一部が半導体素子1や空隙層13の主表面に対してはみ出した状態となる場合がある。しかし、ペースト6のはみ出した部分の加熱により形成された接合層7の端部が、空隙層13の側面の全面を覆わない限り、空隙層13の側面のうち、接合層7の端部に覆われていない箇所に存在する連続した空隙を通って、アウトガスを放散させることが可能である。
【0024】
ここでは、銀の粉を焼結させて接続層を形成する場合について述べたが、これに限るものではなく、上述のとおり、金や銅の粉を用いた場合や、銀、金、または銅の粉を金属粉の組成に含ませた場合でも良好な接続ができ、同様の効果を得ることができる。また、金属粉の平均粒径についても上述の数値に限るものではなく、任意の粒径を使用可能である。また、金属粉の少なくとも一部の粒径を0.1μm以下となるように準備することがさらに好ましい。少なくとも一部の粒径を0.1μm以下とすることにより、上述のとおり、低温焼成が可能となるといった効果を生むことができる。すなわち、ミクロンオーダーの一般的なサイズの金属粉を用いる場合の融点よりも低い温度にて金属粉が溶融するようになる特別な現象が起こる。
【0025】
また、本発明の実施の形態1においては、空隙層13と接合層7との2層のみからなる構造としている。後述のように、空隙層13と接合層7とが3層以上ずつ接続した状態からなる多層構造であっても良い。ただし、本発明の実施の形態1のように2層のみからなる構造にすることにより、工程がシンプルになり、コスト的に有利にすることができる。
【0026】
(実施の形態2)
図7は、本発明の実施の形態2における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。また、図8は、本発明の実施の形態2における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。本実施の形態2における半導体装置は、図7に半導体装置の固定前の構造100aとして示すように、基本的には実施の形態1における半導体装置と同様の構成を備えている。しかし、本実施の実施の形態2における半導体装置100bの配置は、接続層を構成する、空隙層13と接合層7とを合計3層以上積層するとともに、接合層7の主表面のうち少なくとも一方が空隙層13と隣接する多層構造を形成していることを特徴とする。したがって、図8に半導体装置の構成100bとして示すように空隙層13が、接合層7の一方の主表面上と、同じく接合層7の他方の主表面上の両方の面上に存在する構成となっている点においてのみ、実施の形態1と異なる。
【0027】
本実施の実施の形態2における半導体装置の構成100bは、特に図8に示すように、空隙層13が2層存在し、2つの空隙層13に挟まれるように、接合層7が配置されており、合計3層の接続層を構成している。
【0028】
本実施の形態2における半導体装置の製造方法は、基本的には実施の形態1における半導体装置の製造方法と同様のステップを備えている。しかし、空隙層13を、半導体素子1の一方の主表面上と、基材2の一方の主表面上との両方に予め形成させる。それら2つの空隙層13を接合層7で接続することにより、合計3層の接続層を形成するステップが存在する点においてのみ、実施の形態1と異なる。
【0029】
図9は、本発明の実施の形態2における半導体装置の製造方法を示すフローチャートである。続いて、本実施の形態における半導体装置の製造方法について、図9および上述の図7および図8を用いて説明する。
【0030】
まず、上述のとおり、予め半導体素子1の一方の主表面上および、基材2の一方の主表面上とに、空隙層13を形成しておく。その方法としてはまず、ペーストの準備工程(S41)を行なう。具体的にはたとえば、平均粒径1μmの銀の粉および平均粒径0.1μmの銀の粉の混合粉を揮発性溶剤と混合したペースト6を準備する。続いてペーストの半導体素子への供給工程(S42a)、ペーストの基材への供給工程(S42b)を行なう。すなわち先に準備したペースト6を、半導体素子1の一方の主表面上および基材2の一方の主表面上に供給する。そのうえで、上述の工程(S42a)および工程(S42b)にて供給したペースト6から、半導体素子への空隙層の形成工程(S43a)および基材への空隙層の形成工程(S43b)を実施する。すなわち、たとえば加熱して溶剤を揮発させて銀の粉を焼結させることにより、上述のペースト6を空隙層13とさせる(図5参照)。この空隙層13の主表面上には障害物が存在しないため、溶剤を揮発させる際に発生したアウトガスは空隙層13の上方に自由に放散される。この結果、この空隙層13にはアウトガスが放散された軌跡として、連続した空隙が形成されることになる。なお、上述の空隙層13の厚さは10μm程度が好ましい。次に、基材へ再び、ペーストの供給工程(S44b)を行なう。具体的には先に準備したペースト6を、基材2の空隙層13の、基材2と反対側の主表面上に供給する。なお、図9においては、基材2にペースト6を供給しているが、これは半導体素子1の空隙層13の、半導体素子1の反対側の主表面上に供給しても良い。次に、半導体素子と基材との重ね合わせ工程(S45)に進む。すなわち、半導体素子1の空隙層13と、上述の基材2に供給したペースト6とを接着させ、系全体を重ね合わせる。最後に加熱による接続工程(S46)を行なう。これは加熱してペースト6に含まれる溶剤を揮発させて銀の粉を焼結させ、接合層7を形成するものである。以上の工程により、図8における半導体装置の構成100bに示すような構成の半導体装置の製造が完了する。
【0031】
本実施の形態2においては、半導体装置の構成100bに示すように空隙層13が、接合層7の一方の主表面側と他方の主表面側の両側に配置された多層構造となっている。このため、空隙層13が、接合層7の一方の主表面側のみに配置されている実施の形態1の構成に比べ、より効率よく、接合層7内で発生したアウトガスを除去することができる。
【0032】
なお、本実施の形態2においても、工程(S44b)において基材2の空隙層13に供給したペースト6を工程(S45)において半導体素子1と重ね合わせる際に、供給したペースト6の一部が半導体素子1や空隙層13の端部からはみ出すことが考えられる。しかし、ペースト6のはみ出した部分の加熱により形成された接合層7の端部が、空隙層13の側面の全面を覆わない限り、空隙層13の側面のうち、接合層7の端部に覆われていない箇所に存在する連続した空隙を通って、アウトガスを放散させることが可能である。
【0033】
(実施の形態3)
図10は、本発明の実施の形態3における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。また、図11は、本発明の実施の形態3における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。本実施の形態3における半導体装置は、図10に半導体装置の固定前の構造100aとして示すように、基本的には実施の形態2における半導体装置と同様の構成を備えている。しかし、図11に示すように空隙層13が、2つの接合層7のうち一方の接合層7の一方の主表面と、他方の接合層7の一方の主表面とに挟まれるように存在する構成となっている点においてのみ、実施の形態2と異なる。
【0034】
本実施の形態3における半導体装置の製造方法は、基本的には実施の形態2における半導体装置の製造方法と同様のステップを備えている。しかし、空隙層13を、予め別の場所で準備しておき、半導体素子1の一方の主表面上と、基材2の一方の主表面上との両方に供給したペースト6を用いて上述の空隙層13を挟む形となる構成に組立てるステップが存在する。この点において、実施の形態2と異なる。
【0035】
図12は、本発明の実施の形態3における半導体装置の製造方法を示すフローチャートである。続いて、本実施の形態における半導体装置の製造方法について、図12および上述の図10および図11を用いて説明する。
【0036】
まず、ペーストの準備工程(S51)を実施する。具体的にはたとえば、平均粒径1μmの銀の粉および平均粒径0.1μmの銀の粉の混合粉を揮発性溶剤と混合したペースト6を準備する。続いて、空隙層の形成(S52)を行なう。これは、先に別の場所で予め準備したペースト6を焼結させることにより、空隙層13を形成する。上述の空隙層13は、厚さが10μm程度であることが好ましい。このため、仮の基板の一方の主表面上にペースト6を供給したものを焼成し、これを所望の寸法にカットすることにより形成する。続いてペーストの半導体素子への供給工程(S53a)、ペーストの基材への供給工程(S53b)を行なう。すなわち先に準備したペースト6を、半導体素子1の一方の主表面上および基材2の一方の主表面上に供給する。以上の工程を終えたところで、半導体素子と素材と空隙層との重ね合わせ工程(S54)を行なう。すなわち、上述のペースト6を介して、上述の半導体素子1と基材2の両方に、空隙層13が挟まれる形となるように、これらを接着させ重ね合わせる。最後に加熱による接続工程(S55)を行なう。これは加熱してペースト6に含まれる溶剤を揮発させて銀の粉を焼結させ、接合層7を形成するものである。以上の工程により、図11における半導体装置の構成100bに示すような構成の半導体装置の製造が完了する。
【0037】
なお、本実施の形態3において形成する空隙層13として、上述のとおりたとえば平均粒径1μmの銀の粉および平均粒径0.1μmの銀の粉とを混合させて準備したペーストを焼結させた部材を用いても良いが、他に以下のような部材を用いることもできる。本実施の形態3の場合、空隙層13は、半導体素子1や基材2の主表面上に形成させるわけではなく、別の場所で独立に準備する。したがって、空隙層でさえあれば、その形成方法は上述の方法に限るものではなく、スポンジのように金属中に連続した空隙を形成できる方法であれば良い。すなわち、たとえば金属ワイヤをメッシュ状に編み合わせたシートを圧延するなどの方法で結合して製造しても良い。以上の点においても、実施の形態1および実施の形態2とは異なる。
【0038】
実施の形態2、3においても、先の実施の形態1と同様に、本実施の形態の説明においては銀の粉を焼結させて接合層7を形成する場合について述べたが、これに限るものではなく、上述のとおり、金や銅の粉を用いた場合や、銀、金、または銅の粉を金属粉の組成に含ませた場合でも同様の効果が得られる。さらに、白金、パラジウム、ロジウムなどの貴金属粉であれば同様の効果が得られることは言うまでもない。また、金属粉の平均粒径についても上述の数値に限るものではないことは言うまでもない。すなわち、本発明の全ての実施の形態に対しては、銀、金、銅あるいは上述の貴金属を組成に含む金属粉を用いると、上記以外の金属を含む金属粉を用いた場合より安定した接続を得ることができる。
【0039】
また、図13は、実施の形態3と同様の半導体装置の配置を示すが、基材2の一方の主表面上の全面にペーストを施した場合の、接続工程完了前の状態を示す概略図である。図14は、基材2の全面にペーストを施して実施の形態3と同様の配置とした場合における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。上述の実施の形態3においては、図10および図11に示すように、基材2の一方の主表面上に供給するペースト6は、基材2の主表面上全面ではなく、基材2の主表面上のうち、接続されて半導体素子1に対向する部分のみとなっている。しかし、図13の半導体装置の固定前の構造100aに示すように、基材2の一方の主表面上全面にペースト6の供給を行なうこともできる。この場合には、ペースト6が空隙層13の側面上に廻りこむ可能性が大きいと考えられる。また、先の実施の形態1でも述べたとおり、工程(S53a)において半導体素子1の一方の主表面上に供給したペースト6についても、工程(S54)において半導体素子1と空隙層13との重ね合わせを行なった際には、上述のように空隙層13の側面上にペースト6がはみ出す可能性がある。その結果、接続工程完了後には図14の半導体装置の構成100bに示すように接合層7の一部が半導体素子1や空隙層13の主表面に対してはみ出した状態となる場合がある。この場合においても、ペースト6のはみ出した部分の加熱により形成された接合層7の端部が、空隙層13の側面の全面を覆わない限り、空隙層13の側面のうち、接合層7の端部に覆われていない箇所に存在する連続した空隙を通って、アウトガスを放散させることが可能である。
【0040】
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【産業上の利用可能性】
【0041】
本発明の半導体装置および半導体装置の製造方法は、半導体装置の実装技術の改善に特に適している。
【図面の簡単な説明】
【0042】
【図1】本発明の実施の形態1における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。
【図2】本発明の実施の形態1における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図3】本発明の実施の形態1における半導体装置の製造方法を示すフローチャートである。
【図4】基材の一方の主表面上に、空隙層を形成させるためにペーストを供給した状態を示す概略図である。
【図5】基材の一方の主表面上に、空隙層を形成させる系を加熱した状態を示す概略図である。
【図6】供給したペーストの一部が重ね合わせの際にはみ出した場合の、接続工程完了後の半導体装置の外観を示す概略図である。
【図7】本発明の実施の形態2における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。
【図8】本発明の実施の形態2における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図9】本発明の実施の形態2における半導体装置の製造方法を示すフローチャートである。
【図10】本発明の実施の形態3における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。
【図11】本発明の実施の形態3における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図12】本発明の実施の形態3における半導体装置の製造方法を示すフローチャートである。
【図13】実施の形態3と同様の半導体装置の配置を示すが、基材の一方の主表面上の全面にペーストを施した場合の、接続工程完了前の状態を示す概略図である。
【図14】基材の全面にペーストを施して実施の形態3と同様の配置とした場合における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図15】従来の技術により組立てた半導体装置の概略図で、接続層に接続欠陥が多数発生した状態を示す概略図である。
【図16】従来の改良技術により組立てた半導体装置の概略図で、接続欠陥を捕捉する溝加工が接続面に施されている状態を示す概略図である。
【符号の説明】
【0043】
1 半導体素子、2 基材、3 従来技術による接続層、4 接続欠陥としてのボイド、5 従来技術により一方の主表面上に溝加工を施した半導体素子、6 ペースト、7 接合層、13 空隙層、100a 半導体装置の固定前の構造を示す概略図、100b 半導体装置の構成を示す概略図。
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関し、より特定的には実装時の加熱により接続層に発生し、半導体装置の動作特性に影響を与えうる接続欠陥の発生を抑制する半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
昨今、RoHS指令に対応して、電子機器の基板実装における鉛フリー化が進展している。高耐熱性が要求されるために鉛含有はんだの使用が継続されている、半導体パッケージ組立における内部接続用の金属材料にも、鉛フリー化が求められつつある。
【0003】
しかし、基板実装時の加熱に対する耐熱性を持ち、かつ半導体素子の特性を損なわない400℃未満の温度で接合が可能な鉛フリー金属材料は、現時点では見出されていない。半導体素子を、それを固定するための基材に搭載する際には、一般に金属として銀を含むペースト(銀ペースト)等の導電性接着剤がボンディング材料として用いられている。
【0004】
上述の例では、銀ペースト等の導電性接着剤を用いて、半導体素子を固定するための基材に半導体素子をダイボンディングする。その方法は、基材の一方の主表面上に銀ペースト等の導電性接着剤を塗布した後、塗布した導電性接着剤の上層側に固定させたい半導体素子を重ね、導電性接着剤中の溶剤を加熱によって気化させて除去することにより接続するといったものである。
【0005】
接着時の加熱により銀ペースト中に含まれる溶剤が気化するために多量のガス(アウトガス)が発生する。このアウトガスが、接続層内部に貯留すると大きな接続欠陥であるボイドを生じる。そのため、実装させたい半導体素子と接続層との接着面積が大幅に減少する結果、接着強度を低下させる可能性がある。また、ボイドが大きくなると、ボイド部分には電流や熱が流れることができないため、局所的に電気抵抗や熱抵抗が高まることになる。その結果、ボイドの上部や周辺部分において半導体素子の温度が上昇してしまう可能性がある。
【0006】
この問題を解決するために、半導体素子の、基材と固定させる際に接着させる一方の接続面に溝加工を施す。すると、この溝が、接続層の溶剤を気化させて除去する際に発生するアウトガスの放散通路として機能するため、アウトガスが接続層内部に貯留するのを防ぎ、接続欠陥の発生量を低減するといった手法がある。この手法は、たとえば特開平06−314718号公報「半導体集積回路ペレット」に記載されている。
【特許文献1】特開平06−314718号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、銀ペーストを鉛フリーの半導体接続材料の候補にすると、電気抵抗率が高いため、やはり発熱が大きくなる問題や、電気特性の低下を招く可能性がある問題を抱えている。そこで、銀ナノ粒子を応用した接続技術が開発され始めている。しかし、これに対して上述の、半導体素子の接続面に溝加工を施して加熱時に発生するアウトガスを放出する方法を採用しようとしても、放出しきれないという問題がある。これは以下の理由によると考えられる。すなわち、一般的な銀ペーストの場合、接続層を形成する接着剤の役割を持つ銀ペースト中の溶剤の比率は50vol%程度であるため、アウトガスの放出も比較的容易に行なえる。ところが、金属ナノ粒子を含むペーストの場合は、金属成分の存在比率が10vol%程度と少なく、ペースト成分のほとんどがガス化して放散される。このため、半導体素子の接続面に部分的に施した溝のみでは十分なガス放散経路を確保できない。このことにより、発生したガスを除去しきれず、接続層内部に接続欠陥としてのボイドとして残存してしまうのである。
【0008】
本発明は上述の問題に鑑みなされたものである。その目的は、半導体素子と基材との接続を行なう場合において、接続層内部にトラップされて形成される接続欠陥としてのボイドの発生を抑制する、半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【0009】
本発明の半導体装置は、主表面を有する基材と、半導体素子と、基材と半導体素子との間にこれらを接続するための、接続層とを備える。その接続層は、その中に連続した空隙が存在する空隙層と、空隙層中よりも連続した空隙が相対的に少ない接合層とを含んだ積層体である。また、上述の半導体装置の製造方法としては、主表面を有する基材を準備する工程と、基材の主表面上に接続層を介して半導体素子を接続する工程とを備える。そして上述の半導体素子を接続する工程は、接続層を形成する工程を含み、接続層を形成する工程には、上述の空隙層を形成する工程と、空隙層と積層される上述の接合層を形成する工程とをさらに含むことを特徴とする。
【発明の効果】
【0010】
本発明における、接続層として空隙層と接合層とを形成しながら接続を行なうといった半導体装置の製造方法によれば、アウトガスの発生が極めて多量なペーストである導電性接着剤を用いて半導体素子の接続を行なう場合においても、半導体素子の裏面に溝加工などの加工が不要である。その結果、本発明における製造方法にて製造した、接続層として連続した空隙が存在する空隙層と、連続した空隙が空隙層よりも相対的に少ない接合層とを含んだ構造を備える半導体装置は、接合層にアウトガスがトラップされている可能性を小さくすることができる。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照しながら、本発明の実施の形態が説明される。なお、各実施の形態において、同一の機能を果たす部位には同一の参照符号が付されており、その説明は、特に必要がなければ、繰り返さない。
【0012】
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。また、図2は、本発明の実施の形態1における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。本発明の実施の形態1における半導体装置100bは、半導体素子1を基材2に接続するための接続層が、空隙層13と、接合層7との積層構造となっていることが特徴である。また、本発明の実施の形態1における半導体装置100bの製造方法では、まず、基材2の一方の主表面上に空隙層13を形成する。そして、空隙層13の、基材2と反対側の主表面上に、図1にて半導体装置の固定前の構造100aが示すように、工程完了後に接合層7となるペースト6を供給する。これにより、図2に示すように、半導体素子1と基材2とを接続する接続層として、空隙層13と接合層7とが、半導体素子1から基材2に向かう方向に見ると互いに隣接する積層構造を形成することができる。
【0013】
このような製造方法を用いることにより、次に述べるような効果が考えられる。すなわち、工程完了後に接合層7となるペースト6に含まれる溶剤の気化により発生したアウトガスは、ペースト6に隣接する配置となっている、上述の空隙層13の内部の空隙を通路として移動できる。その結果、空隙層13の外部にアウトガスを放出させることが可能となる。
【0014】
上述の連続した空隙は、その幅が最大およそ10μmのもので、空隙層13とはたとえば、平均粒径が1μmの銀の粉と平均粒径が0.1μmの銀の粉とを結合材としての揮発性溶剤とともに混合させることにより準備したペースト6を加熱、たとえば焼結させることにより固化させて生成した、厚さが10μmの接続層の一部である。この空隙層13の内部には、接続層の端部まで連続した空隙が多数存在することになる。なお、上述のとおり、連続した空隙の幅を最大およそ10μm以下となるように形成することにより、上述の連続した空隙が、接続時における熱抵抗の原因となることを抑制する。直径が10μm以下の空隙であれば局所的なヒートスポット発生の原因にはならないと考えられる。
【0015】
また、本発明の実施の形態1における半導体装置100bにおいては、空隙層13の厚さが、接合層7の厚さよりも大きいことが好ましい。これは、接続時にペースト6に含まれる結合材としての溶剤が、気化する際に発生するアウトガスの通路としての連続した空隙は、その有効面積が大きいほど効率よくアウトガスを外部に放散できる。したがって、空隙層13の厚さを接合層7の厚さよりも大きくしておくことが好ましい。
【0016】
また、本発明の実施の形態1における半導体装置100bは、空隙層13と接合層7とがそれぞれ1層ずつ存在する2層のみの構造となっている。
【0017】
また、本発明の実施の形態1における半導体装置100bは、接続層を形成する金属粉の材料に関して、銀、金または銅を成分に含めている。半導体素子1と基材2とを良好に接続させるためには、上述の材料の金属粉を用いることが好ましい。
【0018】
また、上述の銀、金、銅のいずれかを含む組成により構成される金属粉は、少なくとも一部の平均粒径が0.1μm以下であり、かつ、接続層を形成するペースト6中における金属粉の存在比率が5vol%以上30vol%以下と、従来より小さい割合で構成することを特徴とする。また、金属粉の粒径が0.1μm以下になると、低温焼成が可能となるといった効果を生むことができる。すなわち、ミクロンオーダーの一般的なサイズの金属粉を用いる場合の融点よりも低い温度にて金属粉が溶融するようになる特別な現象が起こる。そのため、上述のとおり、ペースト6を構成する金属粉は少なくとも一部の粒径を0.1μm以下にすることが好ましい。
【0019】
半導体素子1は、たとえばIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)やバイポーラトランジスタなどの集積回路である。また、基材2は、たとえば半導体素子1と基板とを機械的に接続する役割を果たすリードフレームや、セラミック基板、樹脂のプリント基板などである。
【0020】
図3は、本発明の実施の形態1における半導体装置の製造方法を示すフローチャートである。図4は、基材の一方の主表面上に、空隙層を形成させるためにペーストを供給した状態を示す概略図である。また、図5は、基材の一方の主表面上に、空隙層を形成させる系を加熱した状態を示す概略図である。続いて、本実施の形態における半導体装置の製造方法について、図3、図4、図5および上述の図1および図2を用いて説明する。
【0021】
まず、上述のとおり、予め基材2の一方の主表面上に、空隙層13を形成しておく。その方法としてはまず、ペーストの準備工程(S31)を行なう。具体的にはたとえば、平均粒径1μmの銀の粉および平均粒径0.1μmの銀の粉の混合粉を揮発性溶剤と混合したペースト6を準備する。次にこのペーストの基材への供給工程(S32)を実施する。具体的にはペースト6を、図4に示すように基材2の一方の主表面上に供給する。そのうえで、空隙層の形成(S33)を行なう。これは図5に示すように、たとえば加熱して溶剤を揮発させて銀の粉を焼結させることにより、上述のペースト6を空隙層13とさせる。この空隙層13の主表面上には障害物が存在しないため、溶剤を揮発させる際に発生したガスは空隙層13の上方に自由に放散される。この結果、この空隙層13にはガスが放散された軌跡として、連続した空隙が形成されることになる。
【0022】
空隙層13を形成した後、接合層7を形成することにより、接続層を形成する。そのために、上述した空隙層13の形成に続いてペーストの空隙層表面上への供給工程(S34)を行なう。これは具体的には、上述の空隙層13の、基材2と反対側の主表面上に、たとえば、先に準備した平均粒径1μmの銀の粉と平均粒径0.1μmの銀の粉との混合粉を揮発性溶剤と混合したペースト6を供給する。なお、ここで半導体素子1の基材2と対向する表面上にペースト6を供給しても良い。ここで、銀の粉の粒径は少なくとも一部が0.1μmであればよく、たとえば平均粒径1μmの銀の粉と混合させずに平均粒径0.1μmの銀の粉のみを金属粉として準備してペースト6を形成することも可能である。また、ペースト6を供給する量は、先のペーストの基材への供給工程(S32)にて供給したペーストの量よりも少ないことが好ましい。このことにより、効率よくアウトガスを外部に放散することができる。次に、半導体素子と基材との重ね合わせ工程(S35)に進む。これは上述のペースト6を供給した面の上に半導体素子1を重ね合わせるという工程である。最後に加熱による接続工程(S36)を行なう。すなわち加熱してペースト6に含まれる溶剤を揮発させて銀の粉を焼結させ、接合層7を形成するものである。以上の工程により、図2における100bに示すような構成の半導体装置の製造が完了する。
【0023】
なお、本実施の形態1において、半導体素子1と基材2とを工程(S35)にて重ね合わせる際に、供給したペースト6の一部が半導体素子1や空隙層13の端部からはみ出すことが考えられる。図6は、供給したペーストの一部が重ね合わせの際にはみ出した場合の、接続工程完了後の半導体装置の外観を示す概略図である。加熱による接続工程(S36)を行なうことにより、図6の半導体装置の構成100bに示すように接合層7の一部が半導体素子1や空隙層13の主表面に対してはみ出した状態となる場合がある。しかし、ペースト6のはみ出した部分の加熱により形成された接合層7の端部が、空隙層13の側面の全面を覆わない限り、空隙層13の側面のうち、接合層7の端部に覆われていない箇所に存在する連続した空隙を通って、アウトガスを放散させることが可能である。
【0024】
ここでは、銀の粉を焼結させて接続層を形成する場合について述べたが、これに限るものではなく、上述のとおり、金や銅の粉を用いた場合や、銀、金、または銅の粉を金属粉の組成に含ませた場合でも良好な接続ができ、同様の効果を得ることができる。また、金属粉の平均粒径についても上述の数値に限るものではなく、任意の粒径を使用可能である。また、金属粉の少なくとも一部の粒径を0.1μm以下となるように準備することがさらに好ましい。少なくとも一部の粒径を0.1μm以下とすることにより、上述のとおり、低温焼成が可能となるといった効果を生むことができる。すなわち、ミクロンオーダーの一般的なサイズの金属粉を用いる場合の融点よりも低い温度にて金属粉が溶融するようになる特別な現象が起こる。
【0025】
また、本発明の実施の形態1においては、空隙層13と接合層7との2層のみからなる構造としている。後述のように、空隙層13と接合層7とが3層以上ずつ接続した状態からなる多層構造であっても良い。ただし、本発明の実施の形態1のように2層のみからなる構造にすることにより、工程がシンプルになり、コスト的に有利にすることができる。
【0026】
(実施の形態2)
図7は、本発明の実施の形態2における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。また、図8は、本発明の実施の形態2における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。本実施の形態2における半導体装置は、図7に半導体装置の固定前の構造100aとして示すように、基本的には実施の形態1における半導体装置と同様の構成を備えている。しかし、本実施の実施の形態2における半導体装置100bの配置は、接続層を構成する、空隙層13と接合層7とを合計3層以上積層するとともに、接合層7の主表面のうち少なくとも一方が空隙層13と隣接する多層構造を形成していることを特徴とする。したがって、図8に半導体装置の構成100bとして示すように空隙層13が、接合層7の一方の主表面上と、同じく接合層7の他方の主表面上の両方の面上に存在する構成となっている点においてのみ、実施の形態1と異なる。
【0027】
本実施の実施の形態2における半導体装置の構成100bは、特に図8に示すように、空隙層13が2層存在し、2つの空隙層13に挟まれるように、接合層7が配置されており、合計3層の接続層を構成している。
【0028】
本実施の形態2における半導体装置の製造方法は、基本的には実施の形態1における半導体装置の製造方法と同様のステップを備えている。しかし、空隙層13を、半導体素子1の一方の主表面上と、基材2の一方の主表面上との両方に予め形成させる。それら2つの空隙層13を接合層7で接続することにより、合計3層の接続層を形成するステップが存在する点においてのみ、実施の形態1と異なる。
【0029】
図9は、本発明の実施の形態2における半導体装置の製造方法を示すフローチャートである。続いて、本実施の形態における半導体装置の製造方法について、図9および上述の図7および図8を用いて説明する。
【0030】
まず、上述のとおり、予め半導体素子1の一方の主表面上および、基材2の一方の主表面上とに、空隙層13を形成しておく。その方法としてはまず、ペーストの準備工程(S41)を行なう。具体的にはたとえば、平均粒径1μmの銀の粉および平均粒径0.1μmの銀の粉の混合粉を揮発性溶剤と混合したペースト6を準備する。続いてペーストの半導体素子への供給工程(S42a)、ペーストの基材への供給工程(S42b)を行なう。すなわち先に準備したペースト6を、半導体素子1の一方の主表面上および基材2の一方の主表面上に供給する。そのうえで、上述の工程(S42a)および工程(S42b)にて供給したペースト6から、半導体素子への空隙層の形成工程(S43a)および基材への空隙層の形成工程(S43b)を実施する。すなわち、たとえば加熱して溶剤を揮発させて銀の粉を焼結させることにより、上述のペースト6を空隙層13とさせる(図5参照)。この空隙層13の主表面上には障害物が存在しないため、溶剤を揮発させる際に発生したアウトガスは空隙層13の上方に自由に放散される。この結果、この空隙層13にはアウトガスが放散された軌跡として、連続した空隙が形成されることになる。なお、上述の空隙層13の厚さは10μm程度が好ましい。次に、基材へ再び、ペーストの供給工程(S44b)を行なう。具体的には先に準備したペースト6を、基材2の空隙層13の、基材2と反対側の主表面上に供給する。なお、図9においては、基材2にペースト6を供給しているが、これは半導体素子1の空隙層13の、半導体素子1の反対側の主表面上に供給しても良い。次に、半導体素子と基材との重ね合わせ工程(S45)に進む。すなわち、半導体素子1の空隙層13と、上述の基材2に供給したペースト6とを接着させ、系全体を重ね合わせる。最後に加熱による接続工程(S46)を行なう。これは加熱してペースト6に含まれる溶剤を揮発させて銀の粉を焼結させ、接合層7を形成するものである。以上の工程により、図8における半導体装置の構成100bに示すような構成の半導体装置の製造が完了する。
【0031】
本実施の形態2においては、半導体装置の構成100bに示すように空隙層13が、接合層7の一方の主表面側と他方の主表面側の両側に配置された多層構造となっている。このため、空隙層13が、接合層7の一方の主表面側のみに配置されている実施の形態1の構成に比べ、より効率よく、接合層7内で発生したアウトガスを除去することができる。
【0032】
なお、本実施の形態2においても、工程(S44b)において基材2の空隙層13に供給したペースト6を工程(S45)において半導体素子1と重ね合わせる際に、供給したペースト6の一部が半導体素子1や空隙層13の端部からはみ出すことが考えられる。しかし、ペースト6のはみ出した部分の加熱により形成された接合層7の端部が、空隙層13の側面の全面を覆わない限り、空隙層13の側面のうち、接合層7の端部に覆われていない箇所に存在する連続した空隙を通って、アウトガスを放散させることが可能である。
【0033】
(実施の形態3)
図10は、本発明の実施の形態3における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。また、図11は、本発明の実施の形態3における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。本実施の形態3における半導体装置は、図10に半導体装置の固定前の構造100aとして示すように、基本的には実施の形態2における半導体装置と同様の構成を備えている。しかし、図11に示すように空隙層13が、2つの接合層7のうち一方の接合層7の一方の主表面と、他方の接合層7の一方の主表面とに挟まれるように存在する構成となっている点においてのみ、実施の形態2と異なる。
【0034】
本実施の形態3における半導体装置の製造方法は、基本的には実施の形態2における半導体装置の製造方法と同様のステップを備えている。しかし、空隙層13を、予め別の場所で準備しておき、半導体素子1の一方の主表面上と、基材2の一方の主表面上との両方に供給したペースト6を用いて上述の空隙層13を挟む形となる構成に組立てるステップが存在する。この点において、実施の形態2と異なる。
【0035】
図12は、本発明の実施の形態3における半導体装置の製造方法を示すフローチャートである。続いて、本実施の形態における半導体装置の製造方法について、図12および上述の図10および図11を用いて説明する。
【0036】
まず、ペーストの準備工程(S51)を実施する。具体的にはたとえば、平均粒径1μmの銀の粉および平均粒径0.1μmの銀の粉の混合粉を揮発性溶剤と混合したペースト6を準備する。続いて、空隙層の形成(S52)を行なう。これは、先に別の場所で予め準備したペースト6を焼結させることにより、空隙層13を形成する。上述の空隙層13は、厚さが10μm程度であることが好ましい。このため、仮の基板の一方の主表面上にペースト6を供給したものを焼成し、これを所望の寸法にカットすることにより形成する。続いてペーストの半導体素子への供給工程(S53a)、ペーストの基材への供給工程(S53b)を行なう。すなわち先に準備したペースト6を、半導体素子1の一方の主表面上および基材2の一方の主表面上に供給する。以上の工程を終えたところで、半導体素子と素材と空隙層との重ね合わせ工程(S54)を行なう。すなわち、上述のペースト6を介して、上述の半導体素子1と基材2の両方に、空隙層13が挟まれる形となるように、これらを接着させ重ね合わせる。最後に加熱による接続工程(S55)を行なう。これは加熱してペースト6に含まれる溶剤を揮発させて銀の粉を焼結させ、接合層7を形成するものである。以上の工程により、図11における半導体装置の構成100bに示すような構成の半導体装置の製造が完了する。
【0037】
なお、本実施の形態3において形成する空隙層13として、上述のとおりたとえば平均粒径1μmの銀の粉および平均粒径0.1μmの銀の粉とを混合させて準備したペーストを焼結させた部材を用いても良いが、他に以下のような部材を用いることもできる。本実施の形態3の場合、空隙層13は、半導体素子1や基材2の主表面上に形成させるわけではなく、別の場所で独立に準備する。したがって、空隙層でさえあれば、その形成方法は上述の方法に限るものではなく、スポンジのように金属中に連続した空隙を形成できる方法であれば良い。すなわち、たとえば金属ワイヤをメッシュ状に編み合わせたシートを圧延するなどの方法で結合して製造しても良い。以上の点においても、実施の形態1および実施の形態2とは異なる。
【0038】
実施の形態2、3においても、先の実施の形態1と同様に、本実施の形態の説明においては銀の粉を焼結させて接合層7を形成する場合について述べたが、これに限るものではなく、上述のとおり、金や銅の粉を用いた場合や、銀、金、または銅の粉を金属粉の組成に含ませた場合でも同様の効果が得られる。さらに、白金、パラジウム、ロジウムなどの貴金属粉であれば同様の効果が得られることは言うまでもない。また、金属粉の平均粒径についても上述の数値に限るものではないことは言うまでもない。すなわち、本発明の全ての実施の形態に対しては、銀、金、銅あるいは上述の貴金属を組成に含む金属粉を用いると、上記以外の金属を含む金属粉を用いた場合より安定した接続を得ることができる。
【0039】
また、図13は、実施の形態3と同様の半導体装置の配置を示すが、基材2の一方の主表面上の全面にペーストを施した場合の、接続工程完了前の状態を示す概略図である。図14は、基材2の全面にペーストを施して実施の形態3と同様の配置とした場合における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。上述の実施の形態3においては、図10および図11に示すように、基材2の一方の主表面上に供給するペースト6は、基材2の主表面上全面ではなく、基材2の主表面上のうち、接続されて半導体素子1に対向する部分のみとなっている。しかし、図13の半導体装置の固定前の構造100aに示すように、基材2の一方の主表面上全面にペースト6の供給を行なうこともできる。この場合には、ペースト6が空隙層13の側面上に廻りこむ可能性が大きいと考えられる。また、先の実施の形態1でも述べたとおり、工程(S53a)において半導体素子1の一方の主表面上に供給したペースト6についても、工程(S54)において半導体素子1と空隙層13との重ね合わせを行なった際には、上述のように空隙層13の側面上にペースト6がはみ出す可能性がある。その結果、接続工程完了後には図14の半導体装置の構成100bに示すように接合層7の一部が半導体素子1や空隙層13の主表面に対してはみ出した状態となる場合がある。この場合においても、ペースト6のはみ出した部分の加熱により形成された接合層7の端部が、空隙層13の側面の全面を覆わない限り、空隙層13の側面のうち、接合層7の端部に覆われていない箇所に存在する連続した空隙を通って、アウトガスを放散させることが可能である。
【0040】
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【産業上の利用可能性】
【0041】
本発明の半導体装置および半導体装置の製造方法は、半導体装置の実装技術の改善に特に適している。
【図面の簡単な説明】
【0042】
【図1】本発明の実施の形態1における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。
【図2】本発明の実施の形態1における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図3】本発明の実施の形態1における半導体装置の製造方法を示すフローチャートである。
【図4】基材の一方の主表面上に、空隙層を形成させるためにペーストを供給した状態を示す概略図である。
【図5】基材の一方の主表面上に、空隙層を形成させる系を加熱した状態を示す概略図である。
【図6】供給したペーストの一部が重ね合わせの際にはみ出した場合の、接続工程完了後の半導体装置の外観を示す概略図である。
【図7】本発明の実施の形態2における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。
【図8】本発明の実施の形態2における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図9】本発明の実施の形態2における半導体装置の製造方法を示すフローチャートである。
【図10】本発明の実施の形態3における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。
【図11】本発明の実施の形態3における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図12】本発明の実施の形態3における半導体装置の製造方法を示すフローチャートである。
【図13】実施の形態3と同様の半導体装置の配置を示すが、基材の一方の主表面上の全面にペーストを施した場合の、接続工程完了前の状態を示す概略図である。
【図14】基材の全面にペーストを施して実施の形態3と同様の配置とした場合における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図15】従来の技術により組立てた半導体装置の概略図で、接続層に接続欠陥が多数発生した状態を示す概略図である。
【図16】従来の改良技術により組立てた半導体装置の概略図で、接続欠陥を捕捉する溝加工が接続面に施されている状態を示す概略図である。
【符号の説明】
【0043】
1 半導体素子、2 基材、3 従来技術による接続層、4 接続欠陥としてのボイド、5 従来技術により一方の主表面上に溝加工を施した半導体素子、6 ペースト、7 接合層、13 空隙層、100a 半導体装置の固定前の構造を示す概略図、100b 半導体装置の構成を示す概略図。
【特許請求の範囲】
【請求項1】
主表面を有する基材と、
半導体素子と、
前記基材と前記半導体素子との間にこれらを接続するための接続層とを備え、
前記接続層は、その中に連続した空隙が存在する空隙層と、前記空隙層中よりも連続した空隙が相対的に少ない接合層とを含んだ積層体であることを特徴とする、半導体装置。
【請求項2】
前記連続した空隙の最大幅が10μm以下であることを特徴とする、請求項1に記載の半導体装置。
【請求項3】
前記接続層は、前記空隙層の厚さが前記接合層の厚さより大きいことを特徴とする、請求項1または2に記載の半導体装置。
【請求項4】
前記接続層は、前記空隙層と前記接合層とが合計3層以上積層するとともに、前記接合層の主表面のうち少なくとも一方が前記空隙層と隣接する多層構造であることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
【請求項5】
前記接続層は、前記空隙層と、前記接合層との2層のみからなることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
【請求項6】
前記空隙層および前記接合層は、金属粉と結合材とを混合させたペーストを、前記金属粉の焼結または前記結合材の硬化によって固化することにより形成されることを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置。
【請求項7】
前記金属粉は、銀、金、または銅を含むことを特徴とする、請求項6に記載の半導体装置。
【請求項8】
前記金属粉は、少なくとも一部の粒径が0.1μm以下であることを特徴とする、請求項6または7に記載の半導体装置。
【請求項9】
前記接続層を形成するペースト中における前記金属粉の存在比率が5vol%以上30vol%以下であることを特徴とする、請求項6〜8のいずれか1項に記載の半導体装置。
【請求項10】
主表面を有する基材を準備する工程と、
前記基材の前記主表面上に接続層を介して半導体素子を接続する工程とを備え、
前記半導体素子を接続する工程は、接続層を形成する工程を含み、
前記接続層を形成する工程には
連続した空隙が存在する空隙層を形成する工程および、
前記空隙層と積層され、連続した空隙が前記空隙層よりも相対的に少ない接合層を形成する工程を含むことを特徴とする、半導体装置の製造方法。
【請求項11】
前記空隙層を形成する工程を行なった後に、前記接合層を形成する工程を行なうことにより、前記接続層を形成することを特徴とする、請求項10に記載の半導体装置の製造方法。
【請求項12】
少なくとも一部の粒径が0.1μm以下である金属粉と結合材とを混合させたペーストを前記空隙層上に形成する工程と、
前記結合材を除去する工程と、
前記金属粉を焼結させて接合層を構成する工程とを備えることを特徴とする、請求項10または11に記載の半導体装置の製造方法。
【請求項1】
主表面を有する基材と、
半導体素子と、
前記基材と前記半導体素子との間にこれらを接続するための接続層とを備え、
前記接続層は、その中に連続した空隙が存在する空隙層と、前記空隙層中よりも連続した空隙が相対的に少ない接合層とを含んだ積層体であることを特徴とする、半導体装置。
【請求項2】
前記連続した空隙の最大幅が10μm以下であることを特徴とする、請求項1に記載の半導体装置。
【請求項3】
前記接続層は、前記空隙層の厚さが前記接合層の厚さより大きいことを特徴とする、請求項1または2に記載の半導体装置。
【請求項4】
前記接続層は、前記空隙層と前記接合層とが合計3層以上積層するとともに、前記接合層の主表面のうち少なくとも一方が前記空隙層と隣接する多層構造であることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
【請求項5】
前記接続層は、前記空隙層と、前記接合層との2層のみからなることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
【請求項6】
前記空隙層および前記接合層は、金属粉と結合材とを混合させたペーストを、前記金属粉の焼結または前記結合材の硬化によって固化することにより形成されることを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置。
【請求項7】
前記金属粉は、銀、金、または銅を含むことを特徴とする、請求項6に記載の半導体装置。
【請求項8】
前記金属粉は、少なくとも一部の粒径が0.1μm以下であることを特徴とする、請求項6または7に記載の半導体装置。
【請求項9】
前記接続層を形成するペースト中における前記金属粉の存在比率が5vol%以上30vol%以下であることを特徴とする、請求項6〜8のいずれか1項に記載の半導体装置。
【請求項10】
主表面を有する基材を準備する工程と、
前記基材の前記主表面上に接続層を介して半導体素子を接続する工程とを備え、
前記半導体素子を接続する工程は、接続層を形成する工程を含み、
前記接続層を形成する工程には
連続した空隙が存在する空隙層を形成する工程および、
前記空隙層と積層され、連続した空隙が前記空隙層よりも相対的に少ない接合層を形成する工程を含むことを特徴とする、半導体装置の製造方法。
【請求項11】
前記空隙層を形成する工程を行なった後に、前記接合層を形成する工程を行なうことにより、前記接続層を形成することを特徴とする、請求項10に記載の半導体装置の製造方法。
【請求項12】
少なくとも一部の粒径が0.1μm以下である金属粉と結合材とを混合させたペーストを前記空隙層上に形成する工程と、
前記結合材を除去する工程と、
前記金属粉を焼結させて接合層を構成する工程とを備えることを特徴とする、請求項10または11に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2009−164208(P2009−164208A)
【公開日】平成21年7月23日(2009.7.23)
【国際特許分類】
【出願番号】特願2007−339952(P2007−339952)
【出願日】平成19年12月28日(2007.12.28)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成21年7月23日(2009.7.23)
【国際特許分類】
【出願日】平成19年12月28日(2007.12.28)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]