半導体装置の製造方法および半導体装置
【課題】半導体装置のセンサの性能を向上させる。
【解決手段】半導体チップ１の主面には、超音波センサを形成する複数の振動子３が配置されている。この半導体チップ１の最上層には振動子３を保護するネガ型の感光性絶縁膜が堆積されている。この感光性絶縁膜に開口部を形成するための露光の際には、半導体チップ１を複数の露光領域に分けて露光し、その各々の露光領域を繋ぎ合わせることで全体を露光する。この際、互いに隣接する露光領域の連結部における繋ぎ露光領域ＳＲの幅方向の中心ＣＬが、繋ぎ露光領域ＳＲの上下の各々の振動子３の中心Ｃ０と中心Ｃ０とを結ぶ線上の中央に位置するように繋ぎ露光領域ＳＲを配置する。
【解決手段】半導体チップ１の主面には、超音波センサを形成する複数の振動子３が配置されている。この半導体チップ１の最上層には振動子３を保護するネガ型の感光性絶縁膜が堆積されている。この感光性絶縁膜に開口部を形成するための露光の際には、半導体チップ１を複数の露光領域に分けて露光し、その各々の露光領域を繋ぎ合わせることで全体を露光する。この際、互いに隣接する露光領域の連結部における繋ぎ露光領域ＳＲの幅方向の中心ＣＬが、繋ぎ露光領域ＳＲの上下の各々の振動子３の中心Ｃ０と中心Ｃ０とを結ぶ線上の中央に位置するように繋ぎ露光領域ＳＲを配置する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、ＭＥＭＳ（Micro Electro Mechanical System）技術により製造される超音波センサの製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
超音波センサは、例えば医療用の超音波エコー診断装置や非破壊検査の超音波探傷装置をはじめ様々な装置に実用化されている。
【０００３】
これまでの超音波センサは、圧電体の振動を利用したものが主流であるが、近年のＭＥＭＳ技術の進歩により、ＭＥＭＳ技術を用いた容量検出型の超音波センサの開発が進められている。
【０００４】
この容量検出型の超音波センサは、互いに対向する電極間に空洞部を持つような構成の振動子を半導体基板上に形成したもので、各電極に直流および交流の電圧を重畳印加することにより、メンブレンが共振周波数付近で振動し、超音波を発生するようになっている。この原理を応用し、上記電極の構造を工夫することで、短軸可変フォーカス対応の１．５次元アレイやリアルタイム３Ｄ撮像対応の二次元アレイの研究開発が行われている。
【０００５】
このような超音波センサに係る技術については、例えば米国特許第６３２０２３９Ｂ１号明細書（特許文献１）に記載があり、シリコン基板を下部電極に用いた容量検出型の超音波トランスデューサが開示されている。
【０００６】
また、例えば米国特許第６２７１６２０Ｂ１号明細書（特許文献２）および「２００３ アイ・イー・イー・イー ウルトラソニックス シンポジウム（ＩＥＥＥ ＵＬＴＲＡＳＯＮＩＣＳ ＳＹＭＰＯＳＩＵＭ）、（ＵＳＡ）、２００３年、Ｐ５７７−ｐ５８０」（非特許文献１）には、パターニングされた下部電極上に形成した構造の容量検出型の超音波トランスデューサが開示されている。
【０００７】
また、例えば米国特許第６５７１４４５Ｂ２号明細書（特許文献３）および米国特許第６５６２６５０Ｂ２号明細書（特許文献４）には、シリコン基板上に形成した信号処理回路の上層に容量検出型の超音波トランスデューサを形成する技術が開示されている。
【０００８】
また、例えば特許第２９０２５０６号明細書（特許文献５）または特開２００４−０７１７６７号公報（特許文献６）には、縮小投影露光処理において、１回で露光可能な領域以上の領域を複数の露光領域に分けて露光する場合に、その分けられた露光領域の連結部では重複露光をする技術が開示されている。これら特許文献５，６には、上記重複露光部分におけるレジストパターンの幅が所望の寸法から変動（シフト）するのを抑制することについては開示されている。しかし、上記重複露光部分におけるレジストパターンの厚さ方向の制御については何ら開示されていない。その理由は、レジストパターンは、ドライエッチング処理に耐えうるのに必要な膜厚が確保されれば良く、その後、アッシング等で除去され半導体チップ上には残らないからである。
【特許文献１】米国特許第６３２０２３９Ｂ１号明細書
【特許文献２】米国特許第６２７１６２０Ｂ１号明細書
【特許文献３】米国特許第６５７１４４５Ｂ２号明細書
【特許文献４】米国特許第６５６２６５０Ｂ２号明細書
【特許文献５】特許第２９０２５０６号明細書
【特許文献６】特開２００４−０７１７６７号公報
【非特許文献１】「２００３ アイ・イー・イー・イー ウルトラソニックス シンポジウム（ＩＥＥＥ ＵＬＴＲＡＳＯＮＩＣＳ ＳＹＭＰＯＳＩＵＭ）」、（ＵＳＡ）、２００３年、ｐ５７７−ｐ５８０
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ここで、本発明者が検討した超音波センサは、ＭＥＭＳ技術を用いた容量検出型の超音波センサである。この超音波センサを構成する半導体チップの主面上には、複数の超音波センサセル（振動子）がハニカム状に密集状態で配置されている。
【００１０】
各超音波センサセルは、半導体チップの主面上に形成された第１電極と、その第１電極上に空洞部を介して対向するように配置された第２電極とを有する容量検出型のセル構成とされている。
【００１１】
さらに、超音波センサを構成する半導体チップの主面上には、上記半導体チップを半導体ウエハから切り出すダイシング工程の際に、半導体チップのセンサ表面を保護する観点等から、上記複数の超音波センサセルを覆うように、例えばネガ型の感光性ポリイミド膜等のような感光性絶縁膜が堆積されている。
【００１２】
ところで、上記ネガ型の感光性絶縁膜に、電極形成用の開口部を露光処理によって形成する場合、半導体チップの全体面積が大きく１回の露光では全体を露光することができない。そこで、上記特許文献５，６のように、半導体チップの主面内を複数の露光領域に分けて露光し、その各々の露光領域を繋ぎ合わせることで全体を露光する（以下、繋ぎ露光という）ことが行われている。
【００１３】
しかし、本発明者は、上記超音波センサにおいて、上記繋ぎ露光を行う場合、以下の課題があることを初めて見出した。
【００１４】
すなわち、上記ネガ型の感光性絶縁膜に対して繋ぎ露光を行うと、露光領域と露光領域との連結部の二重露光が施される繋ぎ露光領域に現像後に突起部が形成され、その部分の膜厚が、露光領域が重ならない他の領域の膜厚に比べて厚くなる。しかし、その突起部が、上記複数の超音波センサセルの各々の空洞部に平面的に重なる位置に形成されると、上記ネガ型の感光性絶縁膜中での超音波の透過減衰量が部分的に変化する結果、超音波の送受信感度にばらつきが生じ、画像ムラが生じるという問題がある。
【００１５】
そこで、本発明の目的は、半導体装置のセンサの性能を向上させることのできる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
すなわち、本発明は、半導体基板上に空洞部を有する複数のセンサセルを形成する工程と、前記半導体基板上に前記複数のセンサセルを覆うようにネガ型の感光性絶縁膜を堆積する工程とを有し、前記ネガ型の感光性絶縁膜に対する露光処理においては、複数の露光領域に分けて露光する工程を有しており、前記複数の露光領域の連結部では、露光領域の一部が重複露光される繋ぎ露光領域が配置されており、前記繋ぎ露光領域は、その短方向の中心が、その繋ぎ露光領域の上下に互いに隣接するセンサセルの中心と中心とを結ぶ線上の中央に位置するように配置されるものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
すなわち、上記繋ぎ露光領域を、その短方向の中心が、その繋ぎ露光領域の上下に互いに隣接するセンサセルの中心と中心とを結ぶ線上の中央に位置するように配置したことにより、半導体装置のセンサの性能を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下の実施の形態においては、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではない。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明はできる限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
（実施の形態１）
本実施の形態１の半導体装置は、例えばＭＥＭＳ技術を用いて製造された超音波送受信センサである。
【００２３】
図１は本実施の形態１の半導体装置を構成する半導体チップ１の全体平面図を示している。半導体チップ１は、厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有している。半導体チップ１の平面形状は、例えば長方形状に形成されている。半導体チップ１の長手方向（第２方向Ｙ）の長さは、例えば４ｃｍ、半導体チップ１の短方向（第１方向Ｘ）の長さは、例えば１ｃｍである。
【００２４】
ただし、半導体チップ１の平面寸法は、これに限定されるものではなく種々変更可能であり、例えば長手方向（第２方向Ｙ）の長さが８ｃｍ、短方向（第１方向Ｘ）の長さが１．５ｃｍ等、大小様々なセンサがある。
【００２５】
この半導体チップ１の第１主面には、センサセルアレイＳＡと、複数のボンディングパッド（以下、パッドという）ＢＰ１，ＢＰ２とが配置されている。
【００２６】
センサセルアレイＳＡには、複数の下部電極配線（第１配線）Ｍ０と、これに直交する複数の上部電極配線（第２配線）Ｍ１と、複数の振動子（センサセル）とが配置されている。
【００２７】
上記下部電極配線Ｍ０は、半導体チップ１の長手方向（第２方向Ｙ）に沿って延在するように形成されており、半導体チップ１の短方向（第１方向Ｘ）に沿って、例えば１６チャネル（channel：以下、ｃｈとも記す）並んで配置されている。
【００２８】
この下部電極配線Ｍ０は、上記パッドＢＰ１に電気的に接続されている。パッドＢＰ１は、センサセルアレイＳＡの外周であって、半導体チップ１の長手方向（第２方向Ｙ）の両端近傍に、下部電極配線Ｍ０に対応するように、半導体チップ１の短辺に沿って複数並んで配置されている。
【００２９】
上記上部電極配線Ｍ１は、半導体チップ１の短方向（第１方向Ｘ）に沿って延在するように形成されており、半導体チップ１の長手方向（第２方向Ｙ）に沿って、例えば１９２ｃｈ並んで配置されている。
【００３０】
この上部電極配線Ｍ１は、上記パッドＢＰ２に電気的に接続されている。パッドＢＰ２は、センサセルアレイＳＡの外周であって、半導体チップ１の短方向（第１方向Ｘ）の両端近傍に、上部電極配線Ｍ１に対応するように、半導体チップ１の長辺に沿って複数並んで配置されている。
【００３１】
上記振動子は、例えば静電型可変容量構成とされており、上記下部電極配線Ｍ０と、上記上部電極配線Ｍ１との交点に配置されている。すなわち、振動子は、センサセルアレイＳＡ内にマトリクス（行列）状に規則的に並んで配置されている。センサセルアレイＳＡ内においては、下部電極配線Ｍ０と上部電極配線Ｍ１との交点には、例えば５０個の振動子が並列に配置されている。
【００３２】
次に、図２は上記半導体チップ１の要部拡大平面図、図３は図２のＸ１−Ｘ１線の断面図を示している。なお、図２は下部電極配線Ｍ０と上部電極配線Ｍ１との交点に１個の振動子を配置した場合の平面図を示している。
【００３３】
半導体チップ１を構成する半導体基板１Ｓは、例えばシリコン（Ｓｉ）単結晶からなり、厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有している。半導体基板１Ｓの第１主面上には、例えば酸化シリコン（ＳｉＯ２等）からなる絶縁膜２を介して上記複数の振動子３が配置されている。
【００３４】
この複数の振動子３は、その各々が、例えば平面六角形状に形成されており、例えばハニカム状に配置されている。これにより、複数の振動子３を高密度に配置することができるので、センサ性能を向上させることができる。
【００３５】
また、各振動子３は、下部電極（第１電極）Ｍ０Ｅと、下部電極Ｍ０Ｅに対向するように設けられた上部電極（第２電極）Ｍ１Ｅと、これら電極間に介在された空洞部ＶＲとを有している。
【００３６】
上記下部電極Ｍ０Ｅは、上記下部電極配線Ｍ０において上記上部電極配線Ｍ１が平面的に重なる部分に形成されている。下部電極Ｍ０Ｅおよび下部電極配線Ｍ０は、例えば窒化チタン（ＴｉＮ）膜、アルミニウム（Ａｌ）膜および窒化チタン膜が下層から順に積層されることで形成されている。窒化チタン膜に代えてタングステン（Ｗ）膜を用いても良い。
【００３７】
この下部電極Ｍ０Ｅおよび下部電極配線Ｍ０の側面には、下部電極Ｍ０Ｅおよび下部電極配線Ｍ０の厚さによる段差を軽減する観点等から、例えば酸化シリコンからなるサイドウォールＳＷが形成されている。下部電極Ｍ０Ｅ、下部電極配線Ｍ０および絶縁膜２の表面は、例えば酸化シリコンからなる絶縁膜４によって覆われている。
【００３８】
この絶縁膜４上には、例えば酸化シリコン膜からなる絶縁膜５が堆積されている。この絶縁膜５上には、上記上部電極Ｍ１Ｅが下部電極Ｍ０Ｅに対向するように設けられている。上部電極Ｍ１Ｅは、上記上部電極配線Ｍ１において上記下部電極配線Ｍ０が平面的に重なる部分に形成されている。上部電極Ｍ１Ｅの平面形状は略六角形状に形成されており、上部電極配線Ｍ１よりも幅広のパターンで形成されている。上部電極Ｍ１Ｅおよび上部電極配線Ｍ１は、例えば窒化チタン膜、アルミニウム膜および窒化チタン膜が下層から順に積層されることで形成されている。窒化チタン膜に代えてタングステン膜を用いても良い。
【００３９】
このような下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間（絶縁膜４，５の間）には、上記空洞部ＶＲが形成されている。空洞部ＶＲの平面形状は、例えば六角形状に形成されている。また、空洞部ＶＲの平面寸法は、上記上部電極Ｍ１Ｅの平面寸法よりも大きい。
【００４０】
上記絶縁膜５上には、上記上部電極Ｍ１Ｅおよび上部電極配線Ｍ１を覆うように、例えば窒化シリコン（Ｓｉ３Ｎ４等）膜からなる絶縁膜８が堆積されている。絶縁膜４，５，８において、上記空洞部ＶＲの六角部の近傍には、空洞部ＶＲに達する孔９が形成されている。この孔９は、後述のように空洞部ＶＲを形成するための孔である。
【００４１】
上記絶縁膜８上には、例えば窒化シリコン膜からなる絶縁膜１０が堆積されている。この絶縁膜１０の一部は、上記孔９内に入り込んでおり、これにより孔９は塞がれている。
【００４２】
上記絶縁膜４，５，８，１０には、上記下部電極配線Ｍ０の一部に達する開口部１３ａが形成されている。この開口部１３ａから露出する下部電極配線Ｍ０の一部が上記パッドＢＰ１になっている。また、上記絶縁膜８，１０には、上記上部電極配線Ｍ１の一部に達する開口部１３ｂが形成されている。この開口部１３ｂから露出する上部電極配線Ｍ１の一部が上記パッドＢＰ２になっている。
【００４３】
さらに、上記絶縁膜１０上には、ネガ型の感光性絶縁膜１５が堆積されている。このネガ型の感光性絶縁膜１５は、例えばネガ型の感光性ポリイミド膜等のようなネガ型の有機系の感光性絶縁膜からなる。
【００４４】
この感光性絶縁膜１５には、上記下部電極配線Ｍ０の一部が達する開口部１６ａが形成されている。この開口部１６ａは、上記開口部１３ａを内包する位置および平面寸法で形成されている。この開口部１６ａから露出する下部電極配線Ｍ０の一部が上記パッドＢＰ１になっている。
【００４５】
また、上記感光性絶縁膜１５には、上記上部電極配線Ｍ１の一部に達する開口部１６ｂが形成されている。この開口部１６ｂは、上記開口部１３ｂを内包する位置および平面寸法で形成されている。この開口部１６ｂから露出する上部電極配線Ｍ１の一部が上記パッドＢＰ２になっている。なお、パッドＢＰ１，ＢＰ２には、ボンディングワイヤが電気的に接続される。
【００４６】
このような感光性絶縁膜１５は、半導体ウエハから半導体チップ１を切り出すためのダイシング工程等において、半導体チップ１の第１主面上の複数の振動子３を保護する保護膜としての機能を有している。
【００４７】
したがって、感光性絶縁膜１５は保護機能の観点から厚膜であることが望ましい。感光性絶縁膜１５をネガ型としたのは、ポジ型に比べて露光に負担をかけずに厚膜化し易いからである。すなわち、ポジ型の場合は、現像により除去する領域（以下、現像領域という）の厚さ方向の全てを露光しなければならないので、厚膜になると露光が難しいのに対して、ネガ型の場合は、パターンとして残す側の表層部を露光すれば現像液に対する耐性が得られるので、厚膜になっても露光が難しくならないからである。
【００４８】
また、感光性としたのは、微細加工を考慮したものである。すなわち、保護膜として非感光性ポリイミド膜を用い、上記レジスト膜を用いたリソグラフィ法およびエッチング法によりパターンを形成する方法もあるが、このエッチングに際してはアルカリ現像液によるウエットエッチングを用いる必要があり、寸法精度が感光性ポリイミド膜に比べて数倍以上低下する問題があるからである。しかも、上記のように保護膜は厚膜が望ましいが、非感光性ポリイミド膜を厚くすればするほど、上記アルカリ現像液の量やエッチング時間が増すので、さらに寸法精度が低下し、実用上不利になるからである。
【００４９】
このような複数の振動子３（互いに隣接する空洞部ＶＲ）の隣接間には、互いに隣接する振動子３（互いに隣接する空洞部ＶＲ）同士を区切るように、柱状体２０が配置されている。この柱状体２０の幅（短方向の寸法；具体的には空洞部ＶＲの隣接間隔）ｄ１は、例えば２μｍ程度である。柱状体２０は、平面で見ると、例えば平面六角格子状（枠状）に形成されている。また、柱状体２０は、断面で見ると、サイドウォールＳＷおよび絶縁膜４，５の一部が積み重ねられることで形成されている。すなわち、柱状体２０は、半導体基板１Ｓに接合され固定されている。
【００５０】
このような超音波送受信センサにおいては、上記下部電極配線Ｍ０（下部電極Ｍ０Ｅ）および上部電極配線Ｍ１（上部電極Ｍ１Ｅ）に直流および交流の電圧を重畳印加することにより、メンブレン（空洞部ＶＲの形成面上）が共振周波数付近で半導体基板１の第１主面に交差する方向に振動し、数ＭＨｚの超音波パルスを発生するようになっている。また、反射波による下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間隔の変位を静電容量の変化として検出するようになっている。
【００５１】
次に、本実施の形態１の半導体装置の製造方法の一例を図４〜図１４により説明する。なお、図４〜図１４は、本実施の形態１の半導体装置の製造工程中における半導体基板１Ｓの上記図２のＸ１−Ｘ１線に相当する箇所の断面図である。
【００５２】
まず、図４に示すように、半導体基板（この段階では半導体ウエハと称する平面略円形状の半導体薄板）１Ｓを用意する。半導体基板１Ｓは、例えばシリコン単結晶からなり、厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有している。
【００５３】
続いて、この半導体基板１Ｓの第１主面の全面に、例えば酸化シリコン（ＳｉＯ２等）膜からなる絶縁膜２を厚さ４００ｎｍ程度堆積した後、その上に、下部電極配線（下部電極）形成用の導体膜Ｍを堆積する。この導体膜Ｍは、例えば窒化チタン膜、アルミニウム膜および窒化チタン膜を下層から順に積層することで形成されている。導体膜Ｍの総厚は、例えば７５０ｎｍ程度である。上記窒化チタン膜に代えてタングステン膜を用いても良い。
【００５４】
その後、この導体膜Ｍをリソグラフィ法およびドライエッチング法によりパターニングすることにより、図５に示すように、半導体基板１Ｓの第１主面の複数のチップ形成領域の各々に、上記下部電極配線Ｍ０（下部電極Ｍ０Ｅ）を形成する。この下部電極配線Ｍ０の隣接間距離は、例えば２μｍ程度である。
【００５５】
なお、上記リソグラフィ法は、レジスト膜の塗布、露光および現像の一連の工程によりレジスト膜を所望のパターン（レジストパターン）にパターニングする方法である。
【００５６】
次いで、図６に示すように、半導体基板１Ｓ（半導体ウエハ）の第１主面上の全面に、上記下部電極配線Ｍ０の表面を覆うように、例えば酸化シリコン膜からなる絶縁膜２１をプラズマＣＶＤ（Chemical Vapor Deposition）法により堆積する。この絶縁膜２１の厚さは、上記下部電極配線Ｍ０の隣接間距離の半分以下であり、例えば６００ｎｍ程度である。
【００５７】
続いて、この絶縁膜２１を、上記下部電極配線Ｍ０の上面（最上層の窒化チタン膜の上面）が露出する程度まで、異方性のドライエッチング法によりエッチバックすることにより、図７に示すように、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）の側面にサイドウォールＳＷを形成する。
【００５８】
次いで、図８に示すように、半導体基板１Ｓの第１主面上の全面に、上記下部電極配線Ｍ０（下部電極Ｍ０Ｅ）の表面およびサイドウォールＳＷの表面を覆うように、例えば酸化シリコン膜からなる絶縁膜４をＣＶＤ法により堆積する。この絶縁膜４の厚さは、例えば２００ｎｍ程度である。
【００５９】
続いて、半導体基板１Ｓの第１主面の絶縁膜４上の全面に、例えば多結晶シリコン膜からなる犠牲膜をＣＶＤ法により厚さ１００ｎｍ程度堆積した後、この犠牲膜をリソグラフィ法およびドライエッチング法によりパターニングすることにより、犠牲パターン２５を形成する。この犠牲パターン２５は、上記空洞部ＶＲを形成するためのパターンであり、犠牲パターン２５の平面形状は、空洞部ＶＲと同じ平面形状に形成されている。
【００６０】
次いで、図９に示すように、半導体基板１Ｓ（半導体ウエハ）の第１主面上の全面に、上記犠牲パターン２５の表面を覆うように、例えば酸化シリコン膜からなる絶縁膜５をＣＶＤ法により厚さ２００ｎｍ程度堆積する。
【００６１】
続いて、絶縁膜５上に、上部電極配線（上部電極）形成用の導体膜を堆積した後、その導体膜を上記下部電極配線Ｍ０と同様にパターニングすることにより、上部電極配線Ｍ１および上部電極Ｍ１Ｅを形成する。
【００６２】
上部電極配線形成用の導体膜は、上記下部電極配線Ｍ０形成用の導体膜Ｍと同じ構成とされている。この上部電極配線形成用の導体膜の総厚は、上記下部電極配線形成用の導体膜Ｍの総厚よりも薄く、例えば４００ｎｍ程度である。
【００６３】
その後、図１０に示すように、半導体基板１Ｓの第１主面上の全面に、例えば窒化シリコン（Ｓｉ３Ｎ４等）膜からなる絶縁膜８をＣＶＤ法により厚さ５００ｎｍ程度堆積した後、リソグラフィ法およびドライエッチング法によって絶縁膜８，５に、上記犠牲パターン２５に到達する孔９を形成する。
【００６４】
次いで、その孔９を通じて、犠牲パターン２５を、例えば水酸化カリウム溶液により選択的にウエットエッチングする。これにより、図１１に示すように、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）と上部電極配線Ｍ１（上部電極Ｍ１Ｅ）との対向面間（上記犠牲パターン２５の除去領域）に空洞部ＶＲを形成する。
【００６５】
なお、下部電極配線Ｍ０において、空洞部ＶＲを介して上部電極配線Ｍ１と対向する部分が下部電極Ｍ０Ｅであり、上部電極配線Ｍ１において、空洞部ＶＲを介して下部電極配線Ｍ０と対向する部分が上部電極Ｍ１Ｅである。
【００６６】
続いて、図１２に示すように、半導体基板１Ｓの第１主面上の全面に、例えば窒化シリコン膜からなる絶縁膜１０をプラズマＣＶＤ法により厚さ８００ｎｍ程度堆積する。これにより、絶縁膜１０の一部を孔９内に埋め込み、孔９を塞ぐ。
【００６７】
その後、図１３に示すように、絶縁膜１０，８，５，４に下部電極配線Ｍ０の一部が露出する開口部１３ａを、また、絶縁膜１０，８に上部電極配線Ｍ１の一部が露出するような開口部１３ｂをリソグラフィ法およびドライエッチング法により形成する。これにより、静電型可変容量構成の振動子３を形成する。
【００６８】
次いで、図１４に示すように、半導体基板１Ｓ（半導体ウエハ）の第１主面上の全面に、例えばネガ型の感光性ポリイミド膜のような感光性絶縁膜１５を厚さが９μｍ程度になるように回転塗布法等により塗布する。
【００６９】
続いて、このネガ型の感光性絶縁膜１５に対して露光および現像処理を施すことにより、図２および図３に示したように、感光性絶縁膜１５に下部電極配線Ｍ０および上部電極配線Ｍ１の一部が露出するような開口部１６ａ，１６ｂを形成する。この露光に際しては、後述のブライトフィールドパターン（Bright Field Pattern）タイプのレチクルを用いた。露光光は、例えば波長が３６５ｎｍのｉ線を用いた。現像処理後の感光性絶縁膜１５の厚さは、例えば３．５μｍ程度である。開口部１６ａ，１６ｂは、それぞれ上記開口部１３ａ，１３ｂを内包する位置および平面寸法で形成されている。この開口部１６ａ，１６ｂから露出する下部電極配線Ｍ０および上部電極配線Ｍ１の一部が上記パッドＢＰ１，ＢＰ２になっている。
【００７０】
その後、半導体基板１Ｓ（半導体ウエハ）から個々のチップ領域を、ダイシング処理により切り出すことにより上記半導体チップ１を製造する。
【００７１】
次に、上記ネガ型の感光性絶縁膜１５に対する露光処理について説明する。
【００７２】
上記ネガ型の感光性絶縁膜１５の露光処理で用いた光学式縮小投影型露光装置の１回で露光可能な露光領域は、通常、２０〜３０ｍｍ程度である。このため、上記した半導体チップ１のように大面積のものの場合、１回の露光では全体を露光することができない。そこで、この場合は、１つのチップ領域を複数の露光領域に分割し、その露光領域毎に繰り返し露光を行い、分割された露光領域の連結部でパターンを繋ぎ合わせる必要がある。
【００７３】
図１５は、その露光処理時の半導体チップ１（この段階では上記半導体ウエハ上でのチップ領域）の複数の露光領域ＥＸ１〜ＥＸ４の様子の一例を示している。
【００７４】
上記のように本実施の形態１においては、例えば半導体チップ１の長手方向（第２方向Ｙ）の長さが４ｃｍ、短方向（第１方向Ｘ）の長さが１ｃｍなので、半導体チップ１の長手方向に計４回の露光を繰り返し、半導体チップ１内で３箇所の繋ぎ露光領域ＳＲを有する方法を採用した。
【００７５】
露光領域ＥＸ１は１回目の露光領域、露光領域ＥＸ２は２回目の露光領域、露光領域ＥＸ３は３回目の露光領域、露光領域ＥＸ４は４回目の露光領域を示している。２回目と３回目との露光領域ＥＸ２，ＥＸ３は同じレチクル（マスク）を用いた。
【００７６】
この分割された複数の露光領域ＥＸ１〜ＥＸ４において、互いに隣接する露光領域（ＥＸ１とＥＸ２、ＥＸ２とＥＸ３、ＥＸ３とＥＸ４）の連結部では、その互いに隣接する露光領域（ＥＸ１とＥＸ２、ＥＸ２とＥＸ３、ＥＸ３とＥＸ４）の一部が重なり合い二重露光が行われている。この二重露光が行われている領域が、上記繋ぎ露光領域ＳＲである。
【００７７】
ここで、図１６は本発明者が検討した半導体チップ１の上記繋ぎ露光領域ＳＲとその周辺領域とを示した一例の要部拡大平面図、図１７は図１６のＹ１−Ｙ１線の断面図を示している。なお、図１６では図面を見易くするため上記下部電極配線Ｍ０および下部電極Ｍ０Ｅの図示を省略している。
【００７８】
上記繋ぎ露光領域ＳＲでは、１回目の露光領域ＥＸ１の一部と、２回目の露光領域ＥＸ２の一部とが重なり二重露光が施される。すなわち、繋ぎ露光領域ＳＲには、他の領域よりも多く露光光が照射される。このため、現像後のネガ型の感光性絶縁膜１５の上面において繋ぎ露光領域ＳＲには突起部１５ａが形成される。突起部１５ａは、ネガ型の感光性絶縁膜１５の上面から弧を描くように部分的に突出するもので、半導体チップ１の短方向（第１方向Ｘ）に沿って連続的に延在している。したがって、現像後のネガ型の感光性絶縁膜１５の繋ぎ露光領域ＳＲは、それ以外の領域よりも膜厚が厚くなっている。本発明者の検討によれば、上記繋ぎ露光領域ＳＲの感光性絶縁膜１５の厚さは、例えば４．４μｍ程度になり、他の領域に比べて２５％程度厚くなることが確認されている。また、突起部１５ａの幅（短方向寸法）は、例えば３〜４μｍ程度である。
【００７９】
ところで、上記図１６に示した例では、繋ぎ露光領域ＳＲが、第１方向Ｘに隣接する複数の振動子３の空洞部ＶＲに平面的に大きく重なって配置されている（ここでは、繋ぎ露光領域ＳＲが空洞部ＶＲのみならず上部電極Ｍ１Ｅにも平面的に大きく重なっている）。すなわち、上記突起部１５ａが、複数の振動子３の空洞部ＶＲに平面的に大きく重なっている（ここでは、突起部１５ａが空洞部ＶＲのみならず上部電極Ｍ１Ｅにも平面的に大きく重なっている）。
【００８０】
しかし、本発明者は、上記のような繋ぎ露光領域の配置の場合、以下の課題が生じることを初めて見出した。すなわち、上記突起部１５ａが、上記複数の振動子３の各々の空洞部ＶＲに平面的に重なる位置に形成されると、上記ネガ型の感光性絶縁膜１５中での超音波の透過減衰量が部分的に変化する結果、超音波の送受信感度にばらつきが生じ、画像ムラが生じるという問題がある。したがって、本発明者は、超音波センサ（静電気容量型のセンサ）において、半導体チップ１の上層に上記感光性絶縁膜１５を設ける場合、感光性絶縁膜１５の膜厚制御が必要になることを初めて見出した。
【００８１】
ところで、上記開口部１６ａ，１６ｂのパターンは、ネガ型の感光性絶縁膜１５に代えて、ポジ型の感光性絶縁膜を用いた場合でも、露光時にダークフィールドパターン（Dark Field Pattern）タイプのレチクルを用いれば形成できる。以下、レチクルの種類とポジ型およびネガ型の感光性絶縁膜との関係について説明する。
【００８２】
図１８および図１９は、それぞれブライトフィールドパターンタイプのレチクルＢＲ１，ＢＲ２およびダークフィールドパターンタイプのレチクルＤＲ１，ＤＲ２の一例の平面図を示している。
【００８３】
図１８のレチクルＢＲ１，ＢＲ２と、図１９のレチクルＤＲ１，ＤＲ２とは、感光性絶縁膜に同じ形状の所望のパターンを形成（転写）するものが示されている。ここでは、図面を見易くするため、露光光が遮光される遮光領域をハッチングで示し、露光光が透過する透光領域を白抜きで示した。ブライトフィールドパターンタイプは、ダークフィールドパターンタイプに比べて透光領域の面積が大きく、遮光領域の面積が小さい。
【００８４】
図１８では、同じ感光性絶縁膜に対して、左右の２枚のレチクルＢＲ１，ＢＲ２を重ねて露光し、その感光性絶縁膜に所望のパターンを転写する。繋ぎ露光領域ＳＲ１は、２枚のレチクルＢＲ１，ＢＲ２の露光領域が重なる領域である。
【００８５】
図１９では、同じ感光性絶縁膜に対して、左右の２枚のレチクルＤＲ１，ＤＲ２を重ねて露光し、その感光性絶縁膜に所望のパターンを転写する。繋ぎ露光領域ＳＲ２は、２枚のレチクルＤＲ１，ＤＲ２の露光領域が重なる領域である。
【００８６】
図２０は、図１８のブライトフィールドパターンタイプのレチクルＢＲ１，ＢＲ２を用いて、ポジ型の感光性絶縁膜（感光性ポリイミド膜等）に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターン２８を示している。図２０（ａ）は平面図、（ｂ）は斜視図を示している。ポジ型の場合、露光された部分が除去されるので、二重露光が行われた繋ぎ露光領域ＳＲ１部分も除去され、現像後に突起部が残らない。
【００８７】
図２１は、図１８のブライトフィールドパターンタイプのレチクルＢＲ１，ＢＲ２を用いて、ネガ型の感光性絶縁膜（感光性ポリイミド膜等）に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターン２９を示している。図２１（ａ）は平面図、（ｂ）は斜視図を示している。ネガ型の場合、露光された部分が残されるので、二重露光が行われた繋ぎ露光領域ＳＲ１部分に現像後に突起部２９ａが形成される。
【００８８】
図２２は、図１９のダークフィールドパターンタイプのレチクルＤＲ１，ＤＲ２を用いて、ポジ型の感光性絶縁膜（感光性ポリイミド膜等）に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターン３０を示している。図２２（ａ）は平面図、（ｂ）は斜視図を示している。この場合、図２１と同様のパターンが形成されるが、ポジ型の場合、露光された部分が除去されるので、二重露光が行われた繋ぎ露光領域ＳＲ２部分も除去され、図２１のネガ型の場合と異なり、現像後に突起部が残らない。
【００８９】
図２３は、図１９のダークフィールドパターンタイプのレチクルＤＲ１，ＤＲ２を用いて、ネガ型の感光性絶縁膜（感光性ポリイミド膜等）に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターン３１を示している。図２３（ａ）は平面図、（ｂ）は斜視図を示している。ネガ型の場合、露光された部分が残されるので、二重露光が行われた繋ぎ露光領域ＳＲ２部分に現像後に突起部３１ａが形成される。
【００９０】
このように、ネガ型を用いた場合、ブライトフィールドパターンおよびダークフィールドパターンに依らず、繋ぎ露光領域に突起部が形成されることが分かる。また、上記開口部１６ａ，１６ｂのパターンを形成するには、図２１および図２２の場合がある。すなわち、ブライトフィールドパターンタイプのレチクルでネガ型、または、ダークフィールドパターンタイプのレチクルでポジ型とする場合である。
【００９１】
したがって、上記繋ぎ露光領域の弊害を考慮した場合、繋ぎ露光領域に突起部が形成されないポジ型の感光性絶縁膜を用いることが好ましいようにも考えられる。しかし、上記のように、ポジ型の場合、上記現像領域の厚さ方向の全てを露光しなければならないので、感光性絶縁膜１５が厚くなると露光時の負担が大きくなる問題がある。
【００９２】
これに対してネガ型の場合は、パターンとして残す側の表層部を現像液に対する耐性が得られるように露光すれば良いので、感光性絶縁膜１５が厚膜になっても露光が難しくならない。したがって、保護膜としての観点からは、感光性絶縁膜１５として、露光に負担をかけずに厚膜化し易いネガ型を用いることが好ましいが、上記繋ぎ露光領域の弊害を解決する必要がある。
【００９３】
そこで、本実施の形態１においては、複数の振動子３（空洞部ＶＲ）をネガ型の感光性絶縁膜１５により覆う構成を有する半導体装置を製造する場合において、複数の振動子３（空洞部ＶＲ）を避けるように、繋ぎ露光領域ＳＲ（突起部１５ａ）を配置した。
【００９４】
図２４は本実施の形態１の半導体チップ１の上記繋ぎ露光領域ＳＲとその周辺領域とを示した一例の要部拡大平面図、図２５は図２４のＹ２−Ｙ２線の断面図を示している。なお、図２４では図面を見易くするため上記下部電極配線Ｍ０および下部電極Ｍ０Ｅの図示を省略している。また、繋ぎ露光領域ＳＲに梨地のハッチングを付した。
【００９５】
本実施の形態１において、上記繋ぎ露光領域ＳＲ（突起部１５ａ）は、繋ぎ露光領域ＳＲの幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その繋ぎ露光領域ＳＲ（突起部１５ａ）の上下（第２方向Ｙ）の互いに隣接する振動子３の空洞部ＶＲ上を通らないように配置されている。
【００９６】
すなわち、繋ぎ露光領域ＳＲ（突起部１５ａ）は、繋ぎ露光領域ＳＲの幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その上下（第２方向Ｙ）に隣接する振動子３の隣接間を通るように配置されている。
【００９７】
したがって、繋ぎ露光領域ＳＲ（突起部１５ａ）は、繋ぎ露光領域ＳＲの幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、上記柱状体２０の領域内を通るように配置されている。柱状体２０は、半導体基板１に接合され固定されている。すなわち、柱状体２０部分は、振動に寄与しない部分であり、柱状体２０上に突起部１５ａが形成されたとしても、上記した超音波の透過減衰量が部分的に変化する問題につながらない。
【００９８】
この繋ぎ露光領域ＳＲの幅（短方向寸法）は、その上下（第２方向Ｙ）に隣接する振動子３の隣接間の寸法（柱状体２０の幅）以下である。また、繋ぎ露光領域ＳＲ（突起部１５ａ）は、半導体チップ１の短方向（第１方向Ｘ）に沿って連続的に延在しているが、その平面形状は直線状ではなく、半導体チップ１の短方向（第１方向Ｘ）に隣接する複数の振動子３の外周一部に沿って鋸の歯のような形状となっている。
【００９９】
ここで、実際の場合、マスク（レチクル）の合わせずれ分があるので、繋ぎ露光領域（突起部１５ａ）が、上記振動子３の隣接間に入るようにしても若干のずれは生じてしまう。このため、繋ぎ露光領域ＳＲは、上記振動子３の隣接間の範囲内に完全に入る場合もあるし、一部が振動子３（空洞部ＶＲ）に若干重なる場合もある。本実施の形態１では、上記のように、振動子３の隣接間が２μｍ程度であるのに対して、突起部１５ａの幅が３〜４μｍ程度なので、突起部１５ａの頂上が振動子３の隣接間の中心に位置した場合でも突起部１５ａの裾の部分（頂上に比べて相対的に低い部分）が振動子３（空洞部ＶＲ）の一部に重なる。
【０１００】
上記のようなマスク（レチクル）の合わせずれによる誤差はあるものの、振動子３（空洞部ＶＲ）を避けるように、繋ぎ露光領域（突起部１５ａ）を配置するには、繋ぎ露光領域の幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その繋ぎ露光領域ＳＲ（突起部１５ａ）の上下（第２方向Ｙ）の互いに隣接する振動子３（繋ぎ露光領域ＳＲを挟むように配置された振動子３）の中心Ｃ０と中心Ｃ０とを結んだ線上の中央に位置するように繋ぎ露光領域ＳＲを配置する。
【０１０１】
このように本実施の形態１によれば、繋ぎ露光領域ＳＲ（突起部１５ａ）が、振動子３（空洞部ＶＲ）を避け、半導体基板１に固定され振動に寄与しない柱状体２０上に配置されるようにしたことにより、上記突起部１５ａに起因する上記ネガ型の感光性絶縁膜１５中での超音波の透過減衰量の変化を抑制または防止することができるので、超音波の送受信感度のばらつきを低減または無くすことができる。すなわち、超音波送受信センサの性能を向上させることができる。このため、超音波送受信センサを有する半導体装置の歩留まりを向上させることができる。
【０１０２】
次に、本実施の形態１の半導体装置を、例えば超音波エコー診断装置に適用した場合について説明する。
【０１０３】
超音波エコー診断装置は、音波の透過性を利用し、外から見ることのできない生体内部を、可聴音領域を越えた超音波を用いてリアルタイムで画像化して目視可能にした医療用診断装置である。この超音波エコー診断装置のプローブ（探触子）を図２６に示す。
【０１０４】
プローブ３５は、超音波の送受信部である。プローブ３５を形成するプローブケース３５ａの先端面には上記半導体チップ１がその第１主面（複数の振動子３の形成面）を外部に向けた状態で取り付けられている。さらに、この半導体チップ１の第１主面側には、音響レンズ３５ｂが取り付けられている。音響レンズ３５ｂは、半導体チップ１の短方向に沿って湾曲している。
【０１０５】
超音波診断に際しては、上記プローブ３５の先端（音響レンズ３５ｂ側）を体表に当てた後、これを徐々に微少位置ずつずらしながら走査する。この時、体表に当てたプローブ３５から生体内に数ＭＨｚの超音波パルスを送波し、音響インピーダンスの異なる組織境界からの反射波（反響またはエコー）を受波する。これにより、生体組織の断層像を得て、対象に関する情報を知ることができるようになっている。超音波を送波してから受波するまでの時間間隔によって反射体の距離情報が得られる。また、反射波のレベルまたは外形から反射体の存在または質に関する情報が得られる。
【０１０６】
このような超音波エコー診断装置のプローブ３５に本実施の形態１の半導体チップ１を用いることにより、プローブ３５のセンサ性能を向上させることができるので、診断画像のムラを低減することができる。
【０１０７】
（実施の形態２）
図２７は本実施の形態２の半導体チップ１の上記繋ぎ露光領域ＳＲとその周辺領域とを示した一例の要部拡大平面図、図２８は図２７のＹ３−Ｙ３線の断面図を示している。なお、図２７では図面を見易くするため上記下部電極配線Ｍ０および下部電極Ｍ０Ｅの図示を省略している。
【０１０８】
本実施の形態２においても、繋ぎ露光領域ＳＲ（突起部１５ａ）が、可能な限り振動子３（空洞部ＶＲ）を避けるように配置されている。すなわち、本実施の形態２においても、繋ぎ露光領域の幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その上下（第２方向Ｙ）に隣接する振動子３の中心Ｃ０と中心Ｃ０とを結んだ線上の中央に位置するように繋ぎ露光領域ＳＲを配置する。
【０１０９】
ただし、本実施の形態２においては、繋ぎ露光領域ＳＲ（突起部１５ａ）が、半導体チップ１の短方向（第１方向Ｘ）に沿ってほぼ直線状に延びており、繋ぎ露光領域ＳＲの幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その上下（第２方向Ｙ）に隣接する振動子３の空洞部ＶＲに若干重なっている。
【０１１０】
ここでは、繋ぎ露光領域ＳＲ（突起部１５ａ）が、その上下（第２方向Ｙ）の振動子３の上部電極Ｍ１Ｅに平面的に重ならないように、その上下の各々の上部電極Ｍ１Ｅの間に配置されている場合が例示されている。なお、本実施の形態２においても、繋ぎ露光領域ＳＲの幅（短方向寸法）は、その上下（第２方向Ｙ）に隣接する振動子３の隣接間の寸法（柱状体２０の幅）以下である。
【０１１１】
また、繋ぎ露光領域ＳＲ（突起部１５ａ）は、半導体チップ１の短方向（第１方向Ｘ）に沿って配置された複数の孔９またはその近傍上を通過するように配置されている。孔９は、空洞部ＶＲの形成領域内に配置されているものの、孔９の内部に絶縁膜１０が埋め込まれており固定されている。すなわち、孔９部分は、振動に寄与しない部分であり、孔９またはその近傍上に突起部１５ａが形成されたとしても、上記した超音波の透過減衰量が部分的に変化する問題につながり難い。
【０１１２】
したがって、繋ぎ露光領域ＳＲ（突起部１５ａ）を、半導体チップ１の短方向（第１方向Ｘ）に沿って配置された複数の孔９上を通過するように配置することにより、上記突起部１５ａに起因する上記ネガ型の感光性絶縁膜１５中での超音波の透過減衰量の変化を抑制できるので、超音波の送受信感度のばらつきを低減することができる。
【０１１３】
このように本実施の形態２によれば、繋ぎ露光領域ＳＲ（突起部１５ａ）が、その上下（第２方向Ｙ）に隣接する振動子３の空洞部ＶＲに若干重なっているものの、その重なり量を図１６および図１７で示した構成よりも小さくすることができる。また、繋ぎ露光領域ＳＲ（突起部１５ａ）が、振動に寄与しない複数の孔９上を通過するように配置されている。これらにより、図１６および図１７で示した構成に比べて、上記突起部１５ａに起因する上記ネガ型の感光性絶縁膜１５中での超音波の透過減衰量の変化を抑制できるので、超音波の送受信感度のばらつきを低減することができる。したがって、超音波送受信センサの性能を向上させることができる。このため、超音波送受信センサを有する半導体装置の歩留まりを向上させることができる。
【０１１４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１１５】
前記実施の形態１，２では、振動子３毎に孔９を配置した場合について説明したが、これに限定されるものではなく、例えば複数の振動子３に共通に孔９を配置しても良い。すなわち、複数の振動子３の角部が向かい合う柱状体の位置に、その複数の振動子３の犠牲パターン２５を除去可能な通路となる共通の孔９を配置しても良い。
【０１１６】
また、前記実施の形態１，２では、ネガ型の感光性絶縁膜として感光性ポリイミド膜を例示したが、これに限定されるものではなく、例えばネガ型の感光性ＳＯＧ（Spin On Glass）膜等のような酸化シリコンからなるネガ型の無機系の感光性絶縁膜を用いても良い。
【０１１７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である超音波センサを有する半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えば圧力センサやマイクロフォン等のような電極間に空洞部を持つ他のセンサを有する半導体装置の製造方法にも適用できる。
【産業上の利用可能性】
【０１１８】
本発明は、ＭＥＭＳ技術を用いたセンサを有する半導体装置の製造業に適用できる。
【図面の簡単な説明】
【０１１９】
【図１】図１は本発明の一実施の形態である半導体装置を構成する半導体チップの全体平面図である。
【図２】図１の半導体チップの要部拡大平面図である。
【図３】図２のＸ１−Ｘ１線の断面図である。
【図４】本発明の一実施の形態である半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図５】図４に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図６】図５に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図７】図６に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図８】図７に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図９】図８に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１０】図９に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１１】図１０に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１２】図１１に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１３】図１２に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１４】図１３に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１５】本発明の一実施の形態である半導体装置の製造工程の露光処理時の半導体チップチップ領域の複数の露光領域の様子の一例を示した平面図である。
【図１６】本発明者が検討したセンサセルを有する半導体チップの繋ぎ露光領域とその周辺領域とを示した一例の要部拡大平面図である。
【図１７】図１６のＹ１−Ｙ１線の断面図である。
【図１８】ブライトフィールドパターンタイプのレチクルの一例の平面図である。
【図１９】ダークフィールドパターンタイプのレチクルの一例の平面図である。
【図２０】（ａ）は、図１８のブライトフィールドパターンタイプのレチクルを用いて、ポジ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターンの平面図、（ｂ）は、そのポジ型の感光性絶縁膜パターンの斜視図である。
【図２１】（ａ）は図１８のブライトフィールドパターンタイプのレチクルを用いて、ネガ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターンの平面図、（ｂ）はそのネガ型の感光性絶縁膜パターンの斜視図である。
【図２２】（ａ）は図１９のダークフィールドパターンタイプのレチクルを用いて、ポジ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターンの平面図、（ｂ）はそのポジ型の感光性絶縁膜パターンの斜視図である。
【図２３】（ａ）は図１９のダークフィールドパターンタイプのレチクルを用いて、ネガ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターンの平面図、（ｂ）はそのネガ型の感光性絶縁膜パターンの斜視図である。
【図２４】本発明の一実施の形態である半導体チップの繋ぎ露光領域とその周辺領域とを示した一例の要部拡大平面図である。
【図２５】図２４のＹ２−Ｙ２線の断面図である。
【図２６】本発明の一実施の形態である半導体装置を適用した超音波エコー診断装置のプローブの説明図である。
【図２７】本発明の他の実施の形態である半導体装置を構成する半導体チップの繋ぎ露光領域とその周辺領域との一例の要部拡大平面図である。
【図２８】図２７のＹ３−Ｙ３線の断面図である。
【符号の説明】
【０１２０】
１ 半導体チップ
１Ｓ 半導体基板
２ 絶縁膜
３ 振動子（センサセル）
４ 絶縁膜
５ 絶縁膜
８ 絶縁膜
９ 孔
１０ 絶縁膜
１３ａ，１３ｂ 開口部
１５ 感光性絶縁膜
１５ａ 突起部
１６ａ，１６ｂ 開口部
２０ 柱状体
２１ 絶縁膜
２５ 犠牲パターン
２８，３０ ポジ型の感光性絶縁膜パターン
２９，３１ ネガ型の感光性絶縁膜パターン
２９ａ，３１ａ 突起部
３５ プローブ
３５ａ プローブケース
３５ｂ 音響レンズ
ＳＡ センサセルアレイ
ＢＰ１，ＢＰ２ ボンディングパッド
Ｍ 導体膜
Ｍ０ 下部電極配線（第１配線）
Ｍ０Ｅ 下部電極（第１電極）
Ｍ１ 上部電極配線（第２配線）
Ｍ１Ｅ 上部電極（第２電極）
ＶＲ 空洞部
ＥＸ１〜ＥＸ４ 露光領域
ＳＲ 繋ぎ露光領域
ＳＲ１，ＳＲ２ 繋ぎ露光領域
ＢＲ１，ＢＲ２，ＤＲ１，ＤＲ２ レチクル
Ｃ０ 中心
ＣＬ 中心
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、ＭＥＭＳ（Micro Electro Mechanical System）技術により製造される超音波センサの製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
超音波センサは、例えば医療用の超音波エコー診断装置や非破壊検査の超音波探傷装置をはじめ様々な装置に実用化されている。
【０００３】
これまでの超音波センサは、圧電体の振動を利用したものが主流であるが、近年のＭＥＭＳ技術の進歩により、ＭＥＭＳ技術を用いた容量検出型の超音波センサの開発が進められている。
【０００４】
この容量検出型の超音波センサは、互いに対向する電極間に空洞部を持つような構成の振動子を半導体基板上に形成したもので、各電極に直流および交流の電圧を重畳印加することにより、メンブレンが共振周波数付近で振動し、超音波を発生するようになっている。この原理を応用し、上記電極の構造を工夫することで、短軸可変フォーカス対応の１．５次元アレイやリアルタイム３Ｄ撮像対応の二次元アレイの研究開発が行われている。
【０００５】
このような超音波センサに係る技術については、例えば米国特許第６３２０２３９Ｂ１号明細書（特許文献１）に記載があり、シリコン基板を下部電極に用いた容量検出型の超音波トランスデューサが開示されている。
【０００６】
また、例えば米国特許第６２７１６２０Ｂ１号明細書（特許文献２）および「２００３ アイ・イー・イー・イー ウルトラソニックス シンポジウム（ＩＥＥＥ ＵＬＴＲＡＳＯＮＩＣＳ ＳＹＭＰＯＳＩＵＭ）、（ＵＳＡ）、２００３年、Ｐ５７７−ｐ５８０」（非特許文献１）には、パターニングされた下部電極上に形成した構造の容量検出型の超音波トランスデューサが開示されている。
【０００７】
また、例えば米国特許第６５７１４４５Ｂ２号明細書（特許文献３）および米国特許第６５６２６５０Ｂ２号明細書（特許文献４）には、シリコン基板上に形成した信号処理回路の上層に容量検出型の超音波トランスデューサを形成する技術が開示されている。
【０００８】
また、例えば特許第２９０２５０６号明細書（特許文献５）または特開２００４−０７１７６７号公報（特許文献６）には、縮小投影露光処理において、１回で露光可能な領域以上の領域を複数の露光領域に分けて露光する場合に、その分けられた露光領域の連結部では重複露光をする技術が開示されている。これら特許文献５，６には、上記重複露光部分におけるレジストパターンの幅が所望の寸法から変動（シフト）するのを抑制することについては開示されている。しかし、上記重複露光部分におけるレジストパターンの厚さ方向の制御については何ら開示されていない。その理由は、レジストパターンは、ドライエッチング処理に耐えうるのに必要な膜厚が確保されれば良く、その後、アッシング等で除去され半導体チップ上には残らないからである。
【特許文献１】米国特許第６３２０２３９Ｂ１号明細書
【特許文献２】米国特許第６２７１６２０Ｂ１号明細書
【特許文献３】米国特許第６５７１４４５Ｂ２号明細書
【特許文献４】米国特許第６５６２６５０Ｂ２号明細書
【特許文献５】特許第２９０２５０６号明細書
【特許文献６】特開２００４−０７１７６７号公報
【非特許文献１】「２００３ アイ・イー・イー・イー ウルトラソニックス シンポジウム（ＩＥＥＥ ＵＬＴＲＡＳＯＮＩＣＳ ＳＹＭＰＯＳＩＵＭ）」、（ＵＳＡ）、２００３年、ｐ５７７−ｐ５８０
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ここで、本発明者が検討した超音波センサは、ＭＥＭＳ技術を用いた容量検出型の超音波センサである。この超音波センサを構成する半導体チップの主面上には、複数の超音波センサセル（振動子）がハニカム状に密集状態で配置されている。
【００１０】
各超音波センサセルは、半導体チップの主面上に形成された第１電極と、その第１電極上に空洞部を介して対向するように配置された第２電極とを有する容量検出型のセル構成とされている。
【００１１】
さらに、超音波センサを構成する半導体チップの主面上には、上記半導体チップを半導体ウエハから切り出すダイシング工程の際に、半導体チップのセンサ表面を保護する観点等から、上記複数の超音波センサセルを覆うように、例えばネガ型の感光性ポリイミド膜等のような感光性絶縁膜が堆積されている。
【００１２】
ところで、上記ネガ型の感光性絶縁膜に、電極形成用の開口部を露光処理によって形成する場合、半導体チップの全体面積が大きく１回の露光では全体を露光することができない。そこで、上記特許文献５，６のように、半導体チップの主面内を複数の露光領域に分けて露光し、その各々の露光領域を繋ぎ合わせることで全体を露光する（以下、繋ぎ露光という）ことが行われている。
【００１３】
しかし、本発明者は、上記超音波センサにおいて、上記繋ぎ露光を行う場合、以下の課題があることを初めて見出した。
【００１４】
すなわち、上記ネガ型の感光性絶縁膜に対して繋ぎ露光を行うと、露光領域と露光領域との連結部の二重露光が施される繋ぎ露光領域に現像後に突起部が形成され、その部分の膜厚が、露光領域が重ならない他の領域の膜厚に比べて厚くなる。しかし、その突起部が、上記複数の超音波センサセルの各々の空洞部に平面的に重なる位置に形成されると、上記ネガ型の感光性絶縁膜中での超音波の透過減衰量が部分的に変化する結果、超音波の送受信感度にばらつきが生じ、画像ムラが生じるという問題がある。
【００１５】
そこで、本発明の目的は、半導体装置のセンサの性能を向上させることのできる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
すなわち、本発明は、半導体基板上に空洞部を有する複数のセンサセルを形成する工程と、前記半導体基板上に前記複数のセンサセルを覆うようにネガ型の感光性絶縁膜を堆積する工程とを有し、前記ネガ型の感光性絶縁膜に対する露光処理においては、複数の露光領域に分けて露光する工程を有しており、前記複数の露光領域の連結部では、露光領域の一部が重複露光される繋ぎ露光領域が配置されており、前記繋ぎ露光領域は、その短方向の中心が、その繋ぎ露光領域の上下に互いに隣接するセンサセルの中心と中心とを結ぶ線上の中央に位置するように配置されるものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
すなわち、上記繋ぎ露光領域を、その短方向の中心が、その繋ぎ露光領域の上下に互いに隣接するセンサセルの中心と中心とを結ぶ線上の中央に位置するように配置したことにより、半導体装置のセンサの性能を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下の実施の形態においては、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではない。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明はできる限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
（実施の形態１）
本実施の形態１の半導体装置は、例えばＭＥＭＳ技術を用いて製造された超音波送受信センサである。
【００２３】
図１は本実施の形態１の半導体装置を構成する半導体チップ１の全体平面図を示している。半導体チップ１は、厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有している。半導体チップ１の平面形状は、例えば長方形状に形成されている。半導体チップ１の長手方向（第２方向Ｙ）の長さは、例えば４ｃｍ、半導体チップ１の短方向（第１方向Ｘ）の長さは、例えば１ｃｍである。
【００２４】
ただし、半導体チップ１の平面寸法は、これに限定されるものではなく種々変更可能であり、例えば長手方向（第２方向Ｙ）の長さが８ｃｍ、短方向（第１方向Ｘ）の長さが１．５ｃｍ等、大小様々なセンサがある。
【００２５】
この半導体チップ１の第１主面には、センサセルアレイＳＡと、複数のボンディングパッド（以下、パッドという）ＢＰ１，ＢＰ２とが配置されている。
【００２６】
センサセルアレイＳＡには、複数の下部電極配線（第１配線）Ｍ０と、これに直交する複数の上部電極配線（第２配線）Ｍ１と、複数の振動子（センサセル）とが配置されている。
【００２７】
上記下部電極配線Ｍ０は、半導体チップ１の長手方向（第２方向Ｙ）に沿って延在するように形成されており、半導体チップ１の短方向（第１方向Ｘ）に沿って、例えば１６チャネル（channel：以下、ｃｈとも記す）並んで配置されている。
【００２８】
この下部電極配線Ｍ０は、上記パッドＢＰ１に電気的に接続されている。パッドＢＰ１は、センサセルアレイＳＡの外周であって、半導体チップ１の長手方向（第２方向Ｙ）の両端近傍に、下部電極配線Ｍ０に対応するように、半導体チップ１の短辺に沿って複数並んで配置されている。
【００２９】
上記上部電極配線Ｍ１は、半導体チップ１の短方向（第１方向Ｘ）に沿って延在するように形成されており、半導体チップ１の長手方向（第２方向Ｙ）に沿って、例えば１９２ｃｈ並んで配置されている。
【００３０】
この上部電極配線Ｍ１は、上記パッドＢＰ２に電気的に接続されている。パッドＢＰ２は、センサセルアレイＳＡの外周であって、半導体チップ１の短方向（第１方向Ｘ）の両端近傍に、上部電極配線Ｍ１に対応するように、半導体チップ１の長辺に沿って複数並んで配置されている。
【００３１】
上記振動子は、例えば静電型可変容量構成とされており、上記下部電極配線Ｍ０と、上記上部電極配線Ｍ１との交点に配置されている。すなわち、振動子は、センサセルアレイＳＡ内にマトリクス（行列）状に規則的に並んで配置されている。センサセルアレイＳＡ内においては、下部電極配線Ｍ０と上部電極配線Ｍ１との交点には、例えば５０個の振動子が並列に配置されている。
【００３２】
次に、図２は上記半導体チップ１の要部拡大平面図、図３は図２のＸ１−Ｘ１線の断面図を示している。なお、図２は下部電極配線Ｍ０と上部電極配線Ｍ１との交点に１個の振動子を配置した場合の平面図を示している。
【００３３】
半導体チップ１を構成する半導体基板１Ｓは、例えばシリコン（Ｓｉ）単結晶からなり、厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有している。半導体基板１Ｓの第１主面上には、例えば酸化シリコン（ＳｉＯ２等）からなる絶縁膜２を介して上記複数の振動子３が配置されている。
【００３４】
この複数の振動子３は、その各々が、例えば平面六角形状に形成されており、例えばハニカム状に配置されている。これにより、複数の振動子３を高密度に配置することができるので、センサ性能を向上させることができる。
【００３５】
また、各振動子３は、下部電極（第１電極）Ｍ０Ｅと、下部電極Ｍ０Ｅに対向するように設けられた上部電極（第２電極）Ｍ１Ｅと、これら電極間に介在された空洞部ＶＲとを有している。
【００３６】
上記下部電極Ｍ０Ｅは、上記下部電極配線Ｍ０において上記上部電極配線Ｍ１が平面的に重なる部分に形成されている。下部電極Ｍ０Ｅおよび下部電極配線Ｍ０は、例えば窒化チタン（ＴｉＮ）膜、アルミニウム（Ａｌ）膜および窒化チタン膜が下層から順に積層されることで形成されている。窒化チタン膜に代えてタングステン（Ｗ）膜を用いても良い。
【００３７】
この下部電極Ｍ０Ｅおよび下部電極配線Ｍ０の側面には、下部電極Ｍ０Ｅおよび下部電極配線Ｍ０の厚さによる段差を軽減する観点等から、例えば酸化シリコンからなるサイドウォールＳＷが形成されている。下部電極Ｍ０Ｅ、下部電極配線Ｍ０および絶縁膜２の表面は、例えば酸化シリコンからなる絶縁膜４によって覆われている。
【００３８】
この絶縁膜４上には、例えば酸化シリコン膜からなる絶縁膜５が堆積されている。この絶縁膜５上には、上記上部電極Ｍ１Ｅが下部電極Ｍ０Ｅに対向するように設けられている。上部電極Ｍ１Ｅは、上記上部電極配線Ｍ１において上記下部電極配線Ｍ０が平面的に重なる部分に形成されている。上部電極Ｍ１Ｅの平面形状は略六角形状に形成されており、上部電極配線Ｍ１よりも幅広のパターンで形成されている。上部電極Ｍ１Ｅおよび上部電極配線Ｍ１は、例えば窒化チタン膜、アルミニウム膜および窒化チタン膜が下層から順に積層されることで形成されている。窒化チタン膜に代えてタングステン膜を用いても良い。
【００３９】
このような下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間（絶縁膜４，５の間）には、上記空洞部ＶＲが形成されている。空洞部ＶＲの平面形状は、例えば六角形状に形成されている。また、空洞部ＶＲの平面寸法は、上記上部電極Ｍ１Ｅの平面寸法よりも大きい。
【００４０】
上記絶縁膜５上には、上記上部電極Ｍ１Ｅおよび上部電極配線Ｍ１を覆うように、例えば窒化シリコン（Ｓｉ３Ｎ４等）膜からなる絶縁膜８が堆積されている。絶縁膜４，５，８において、上記空洞部ＶＲの六角部の近傍には、空洞部ＶＲに達する孔９が形成されている。この孔９は、後述のように空洞部ＶＲを形成するための孔である。
【００４１】
上記絶縁膜８上には、例えば窒化シリコン膜からなる絶縁膜１０が堆積されている。この絶縁膜１０の一部は、上記孔９内に入り込んでおり、これにより孔９は塞がれている。
【００４２】
上記絶縁膜４，５，８，１０には、上記下部電極配線Ｍ０の一部に達する開口部１３ａが形成されている。この開口部１３ａから露出する下部電極配線Ｍ０の一部が上記パッドＢＰ１になっている。また、上記絶縁膜８，１０には、上記上部電極配線Ｍ１の一部に達する開口部１３ｂが形成されている。この開口部１３ｂから露出する上部電極配線Ｍ１の一部が上記パッドＢＰ２になっている。
【００４３】
さらに、上記絶縁膜１０上には、ネガ型の感光性絶縁膜１５が堆積されている。このネガ型の感光性絶縁膜１５は、例えばネガ型の感光性ポリイミド膜等のようなネガ型の有機系の感光性絶縁膜からなる。
【００４４】
この感光性絶縁膜１５には、上記下部電極配線Ｍ０の一部が達する開口部１６ａが形成されている。この開口部１６ａは、上記開口部１３ａを内包する位置および平面寸法で形成されている。この開口部１６ａから露出する下部電極配線Ｍ０の一部が上記パッドＢＰ１になっている。
【００４５】
また、上記感光性絶縁膜１５には、上記上部電極配線Ｍ１の一部に達する開口部１６ｂが形成されている。この開口部１６ｂは、上記開口部１３ｂを内包する位置および平面寸法で形成されている。この開口部１６ｂから露出する上部電極配線Ｍ１の一部が上記パッドＢＰ２になっている。なお、パッドＢＰ１，ＢＰ２には、ボンディングワイヤが電気的に接続される。
【００４６】
このような感光性絶縁膜１５は、半導体ウエハから半導体チップ１を切り出すためのダイシング工程等において、半導体チップ１の第１主面上の複数の振動子３を保護する保護膜としての機能を有している。
【００４７】
したがって、感光性絶縁膜１５は保護機能の観点から厚膜であることが望ましい。感光性絶縁膜１５をネガ型としたのは、ポジ型に比べて露光に負担をかけずに厚膜化し易いからである。すなわち、ポジ型の場合は、現像により除去する領域（以下、現像領域という）の厚さ方向の全てを露光しなければならないので、厚膜になると露光が難しいのに対して、ネガ型の場合は、パターンとして残す側の表層部を露光すれば現像液に対する耐性が得られるので、厚膜になっても露光が難しくならないからである。
【００４８】
また、感光性としたのは、微細加工を考慮したものである。すなわち、保護膜として非感光性ポリイミド膜を用い、上記レジスト膜を用いたリソグラフィ法およびエッチング法によりパターンを形成する方法もあるが、このエッチングに際してはアルカリ現像液によるウエットエッチングを用いる必要があり、寸法精度が感光性ポリイミド膜に比べて数倍以上低下する問題があるからである。しかも、上記のように保護膜は厚膜が望ましいが、非感光性ポリイミド膜を厚くすればするほど、上記アルカリ現像液の量やエッチング時間が増すので、さらに寸法精度が低下し、実用上不利になるからである。
【００４９】
このような複数の振動子３（互いに隣接する空洞部ＶＲ）の隣接間には、互いに隣接する振動子３（互いに隣接する空洞部ＶＲ）同士を区切るように、柱状体２０が配置されている。この柱状体２０の幅（短方向の寸法；具体的には空洞部ＶＲの隣接間隔）ｄ１は、例えば２μｍ程度である。柱状体２０は、平面で見ると、例えば平面六角格子状（枠状）に形成されている。また、柱状体２０は、断面で見ると、サイドウォールＳＷおよび絶縁膜４，５の一部が積み重ねられることで形成されている。すなわち、柱状体２０は、半導体基板１Ｓに接合され固定されている。
【００５０】
このような超音波送受信センサにおいては、上記下部電極配線Ｍ０（下部電極Ｍ０Ｅ）および上部電極配線Ｍ１（上部電極Ｍ１Ｅ）に直流および交流の電圧を重畳印加することにより、メンブレン（空洞部ＶＲの形成面上）が共振周波数付近で半導体基板１の第１主面に交差する方向に振動し、数ＭＨｚの超音波パルスを発生するようになっている。また、反射波による下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間隔の変位を静電容量の変化として検出するようになっている。
【００５１】
次に、本実施の形態１の半導体装置の製造方法の一例を図４〜図１４により説明する。なお、図４〜図１４は、本実施の形態１の半導体装置の製造工程中における半導体基板１Ｓの上記図２のＸ１−Ｘ１線に相当する箇所の断面図である。
【００５２】
まず、図４に示すように、半導体基板（この段階では半導体ウエハと称する平面略円形状の半導体薄板）１Ｓを用意する。半導体基板１Ｓは、例えばシリコン単結晶からなり、厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有している。
【００５３】
続いて、この半導体基板１Ｓの第１主面の全面に、例えば酸化シリコン（ＳｉＯ２等）膜からなる絶縁膜２を厚さ４００ｎｍ程度堆積した後、その上に、下部電極配線（下部電極）形成用の導体膜Ｍを堆積する。この導体膜Ｍは、例えば窒化チタン膜、アルミニウム膜および窒化チタン膜を下層から順に積層することで形成されている。導体膜Ｍの総厚は、例えば７５０ｎｍ程度である。上記窒化チタン膜に代えてタングステン膜を用いても良い。
【００５４】
その後、この導体膜Ｍをリソグラフィ法およびドライエッチング法によりパターニングすることにより、図５に示すように、半導体基板１Ｓの第１主面の複数のチップ形成領域の各々に、上記下部電極配線Ｍ０（下部電極Ｍ０Ｅ）を形成する。この下部電極配線Ｍ０の隣接間距離は、例えば２μｍ程度である。
【００５５】
なお、上記リソグラフィ法は、レジスト膜の塗布、露光および現像の一連の工程によりレジスト膜を所望のパターン（レジストパターン）にパターニングする方法である。
【００５６】
次いで、図６に示すように、半導体基板１Ｓ（半導体ウエハ）の第１主面上の全面に、上記下部電極配線Ｍ０の表面を覆うように、例えば酸化シリコン膜からなる絶縁膜２１をプラズマＣＶＤ（Chemical Vapor Deposition）法により堆積する。この絶縁膜２１の厚さは、上記下部電極配線Ｍ０の隣接間距離の半分以下であり、例えば６００ｎｍ程度である。
【００５７】
続いて、この絶縁膜２１を、上記下部電極配線Ｍ０の上面（最上層の窒化チタン膜の上面）が露出する程度まで、異方性のドライエッチング法によりエッチバックすることにより、図７に示すように、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）の側面にサイドウォールＳＷを形成する。
【００５８】
次いで、図８に示すように、半導体基板１Ｓの第１主面上の全面に、上記下部電極配線Ｍ０（下部電極Ｍ０Ｅ）の表面およびサイドウォールＳＷの表面を覆うように、例えば酸化シリコン膜からなる絶縁膜４をＣＶＤ法により堆積する。この絶縁膜４の厚さは、例えば２００ｎｍ程度である。
【００５９】
続いて、半導体基板１Ｓの第１主面の絶縁膜４上の全面に、例えば多結晶シリコン膜からなる犠牲膜をＣＶＤ法により厚さ１００ｎｍ程度堆積した後、この犠牲膜をリソグラフィ法およびドライエッチング法によりパターニングすることにより、犠牲パターン２５を形成する。この犠牲パターン２５は、上記空洞部ＶＲを形成するためのパターンであり、犠牲パターン２５の平面形状は、空洞部ＶＲと同じ平面形状に形成されている。
【００６０】
次いで、図９に示すように、半導体基板１Ｓ（半導体ウエハ）の第１主面上の全面に、上記犠牲パターン２５の表面を覆うように、例えば酸化シリコン膜からなる絶縁膜５をＣＶＤ法により厚さ２００ｎｍ程度堆積する。
【００６１】
続いて、絶縁膜５上に、上部電極配線（上部電極）形成用の導体膜を堆積した後、その導体膜を上記下部電極配線Ｍ０と同様にパターニングすることにより、上部電極配線Ｍ１および上部電極Ｍ１Ｅを形成する。
【００６２】
上部電極配線形成用の導体膜は、上記下部電極配線Ｍ０形成用の導体膜Ｍと同じ構成とされている。この上部電極配線形成用の導体膜の総厚は、上記下部電極配線形成用の導体膜Ｍの総厚よりも薄く、例えば４００ｎｍ程度である。
【００６３】
その後、図１０に示すように、半導体基板１Ｓの第１主面上の全面に、例えば窒化シリコン（Ｓｉ３Ｎ４等）膜からなる絶縁膜８をＣＶＤ法により厚さ５００ｎｍ程度堆積した後、リソグラフィ法およびドライエッチング法によって絶縁膜８，５に、上記犠牲パターン２５に到達する孔９を形成する。
【００６４】
次いで、その孔９を通じて、犠牲パターン２５を、例えば水酸化カリウム溶液により選択的にウエットエッチングする。これにより、図１１に示すように、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）と上部電極配線Ｍ１（上部電極Ｍ１Ｅ）との対向面間（上記犠牲パターン２５の除去領域）に空洞部ＶＲを形成する。
【００６５】
なお、下部電極配線Ｍ０において、空洞部ＶＲを介して上部電極配線Ｍ１と対向する部分が下部電極Ｍ０Ｅであり、上部電極配線Ｍ１において、空洞部ＶＲを介して下部電極配線Ｍ０と対向する部分が上部電極Ｍ１Ｅである。
【００６６】
続いて、図１２に示すように、半導体基板１Ｓの第１主面上の全面に、例えば窒化シリコン膜からなる絶縁膜１０をプラズマＣＶＤ法により厚さ８００ｎｍ程度堆積する。これにより、絶縁膜１０の一部を孔９内に埋め込み、孔９を塞ぐ。
【００６７】
その後、図１３に示すように、絶縁膜１０，８，５，４に下部電極配線Ｍ０の一部が露出する開口部１３ａを、また、絶縁膜１０，８に上部電極配線Ｍ１の一部が露出するような開口部１３ｂをリソグラフィ法およびドライエッチング法により形成する。これにより、静電型可変容量構成の振動子３を形成する。
【００６８】
次いで、図１４に示すように、半導体基板１Ｓ（半導体ウエハ）の第１主面上の全面に、例えばネガ型の感光性ポリイミド膜のような感光性絶縁膜１５を厚さが９μｍ程度になるように回転塗布法等により塗布する。
【００６９】
続いて、このネガ型の感光性絶縁膜１５に対して露光および現像処理を施すことにより、図２および図３に示したように、感光性絶縁膜１５に下部電極配線Ｍ０および上部電極配線Ｍ１の一部が露出するような開口部１６ａ，１６ｂを形成する。この露光に際しては、後述のブライトフィールドパターン（Bright Field Pattern）タイプのレチクルを用いた。露光光は、例えば波長が３６５ｎｍのｉ線を用いた。現像処理後の感光性絶縁膜１５の厚さは、例えば３．５μｍ程度である。開口部１６ａ，１６ｂは、それぞれ上記開口部１３ａ，１３ｂを内包する位置および平面寸法で形成されている。この開口部１６ａ，１６ｂから露出する下部電極配線Ｍ０および上部電極配線Ｍ１の一部が上記パッドＢＰ１，ＢＰ２になっている。
【００７０】
その後、半導体基板１Ｓ（半導体ウエハ）から個々のチップ領域を、ダイシング処理により切り出すことにより上記半導体チップ１を製造する。
【００７１】
次に、上記ネガ型の感光性絶縁膜１５に対する露光処理について説明する。
【００７２】
上記ネガ型の感光性絶縁膜１５の露光処理で用いた光学式縮小投影型露光装置の１回で露光可能な露光領域は、通常、２０〜３０ｍｍ程度である。このため、上記した半導体チップ１のように大面積のものの場合、１回の露光では全体を露光することができない。そこで、この場合は、１つのチップ領域を複数の露光領域に分割し、その露光領域毎に繰り返し露光を行い、分割された露光領域の連結部でパターンを繋ぎ合わせる必要がある。
【００７３】
図１５は、その露光処理時の半導体チップ１（この段階では上記半導体ウエハ上でのチップ領域）の複数の露光領域ＥＸ１〜ＥＸ４の様子の一例を示している。
【００７４】
上記のように本実施の形態１においては、例えば半導体チップ１の長手方向（第２方向Ｙ）の長さが４ｃｍ、短方向（第１方向Ｘ）の長さが１ｃｍなので、半導体チップ１の長手方向に計４回の露光を繰り返し、半導体チップ１内で３箇所の繋ぎ露光領域ＳＲを有する方法を採用した。
【００７５】
露光領域ＥＸ１は１回目の露光領域、露光領域ＥＸ２は２回目の露光領域、露光領域ＥＸ３は３回目の露光領域、露光領域ＥＸ４は４回目の露光領域を示している。２回目と３回目との露光領域ＥＸ２，ＥＸ３は同じレチクル（マスク）を用いた。
【００７６】
この分割された複数の露光領域ＥＸ１〜ＥＸ４において、互いに隣接する露光領域（ＥＸ１とＥＸ２、ＥＸ２とＥＸ３、ＥＸ３とＥＸ４）の連結部では、その互いに隣接する露光領域（ＥＸ１とＥＸ２、ＥＸ２とＥＸ３、ＥＸ３とＥＸ４）の一部が重なり合い二重露光が行われている。この二重露光が行われている領域が、上記繋ぎ露光領域ＳＲである。
【００７７】
ここで、図１６は本発明者が検討した半導体チップ１の上記繋ぎ露光領域ＳＲとその周辺領域とを示した一例の要部拡大平面図、図１７は図１６のＹ１−Ｙ１線の断面図を示している。なお、図１６では図面を見易くするため上記下部電極配線Ｍ０および下部電極Ｍ０Ｅの図示を省略している。
【００７８】
上記繋ぎ露光領域ＳＲでは、１回目の露光領域ＥＸ１の一部と、２回目の露光領域ＥＸ２の一部とが重なり二重露光が施される。すなわち、繋ぎ露光領域ＳＲには、他の領域よりも多く露光光が照射される。このため、現像後のネガ型の感光性絶縁膜１５の上面において繋ぎ露光領域ＳＲには突起部１５ａが形成される。突起部１５ａは、ネガ型の感光性絶縁膜１５の上面から弧を描くように部分的に突出するもので、半導体チップ１の短方向（第１方向Ｘ）に沿って連続的に延在している。したがって、現像後のネガ型の感光性絶縁膜１５の繋ぎ露光領域ＳＲは、それ以外の領域よりも膜厚が厚くなっている。本発明者の検討によれば、上記繋ぎ露光領域ＳＲの感光性絶縁膜１５の厚さは、例えば４．４μｍ程度になり、他の領域に比べて２５％程度厚くなることが確認されている。また、突起部１５ａの幅（短方向寸法）は、例えば３〜４μｍ程度である。
【００７９】
ところで、上記図１６に示した例では、繋ぎ露光領域ＳＲが、第１方向Ｘに隣接する複数の振動子３の空洞部ＶＲに平面的に大きく重なって配置されている（ここでは、繋ぎ露光領域ＳＲが空洞部ＶＲのみならず上部電極Ｍ１Ｅにも平面的に大きく重なっている）。すなわち、上記突起部１５ａが、複数の振動子３の空洞部ＶＲに平面的に大きく重なっている（ここでは、突起部１５ａが空洞部ＶＲのみならず上部電極Ｍ１Ｅにも平面的に大きく重なっている）。
【００８０】
しかし、本発明者は、上記のような繋ぎ露光領域の配置の場合、以下の課題が生じることを初めて見出した。すなわち、上記突起部１５ａが、上記複数の振動子３の各々の空洞部ＶＲに平面的に重なる位置に形成されると、上記ネガ型の感光性絶縁膜１５中での超音波の透過減衰量が部分的に変化する結果、超音波の送受信感度にばらつきが生じ、画像ムラが生じるという問題がある。したがって、本発明者は、超音波センサ（静電気容量型のセンサ）において、半導体チップ１の上層に上記感光性絶縁膜１５を設ける場合、感光性絶縁膜１５の膜厚制御が必要になることを初めて見出した。
【００８１】
ところで、上記開口部１６ａ，１６ｂのパターンは、ネガ型の感光性絶縁膜１５に代えて、ポジ型の感光性絶縁膜を用いた場合でも、露光時にダークフィールドパターン（Dark Field Pattern）タイプのレチクルを用いれば形成できる。以下、レチクルの種類とポジ型およびネガ型の感光性絶縁膜との関係について説明する。
【００８２】
図１８および図１９は、それぞれブライトフィールドパターンタイプのレチクルＢＲ１，ＢＲ２およびダークフィールドパターンタイプのレチクルＤＲ１，ＤＲ２の一例の平面図を示している。
【００８３】
図１８のレチクルＢＲ１，ＢＲ２と、図１９のレチクルＤＲ１，ＤＲ２とは、感光性絶縁膜に同じ形状の所望のパターンを形成（転写）するものが示されている。ここでは、図面を見易くするため、露光光が遮光される遮光領域をハッチングで示し、露光光が透過する透光領域を白抜きで示した。ブライトフィールドパターンタイプは、ダークフィールドパターンタイプに比べて透光領域の面積が大きく、遮光領域の面積が小さい。
【００８４】
図１８では、同じ感光性絶縁膜に対して、左右の２枚のレチクルＢＲ１，ＢＲ２を重ねて露光し、その感光性絶縁膜に所望のパターンを転写する。繋ぎ露光領域ＳＲ１は、２枚のレチクルＢＲ１，ＢＲ２の露光領域が重なる領域である。
【００８５】
図１９では、同じ感光性絶縁膜に対して、左右の２枚のレチクルＤＲ１，ＤＲ２を重ねて露光し、その感光性絶縁膜に所望のパターンを転写する。繋ぎ露光領域ＳＲ２は、２枚のレチクルＤＲ１，ＤＲ２の露光領域が重なる領域である。
【００８６】
図２０は、図１８のブライトフィールドパターンタイプのレチクルＢＲ１，ＢＲ２を用いて、ポジ型の感光性絶縁膜（感光性ポリイミド膜等）に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターン２８を示している。図２０（ａ）は平面図、（ｂ）は斜視図を示している。ポジ型の場合、露光された部分が除去されるので、二重露光が行われた繋ぎ露光領域ＳＲ１部分も除去され、現像後に突起部が残らない。
【００８７】
図２１は、図１８のブライトフィールドパターンタイプのレチクルＢＲ１，ＢＲ２を用いて、ネガ型の感光性絶縁膜（感光性ポリイミド膜等）に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターン２９を示している。図２１（ａ）は平面図、（ｂ）は斜視図を示している。ネガ型の場合、露光された部分が残されるので、二重露光が行われた繋ぎ露光領域ＳＲ１部分に現像後に突起部２９ａが形成される。
【００８８】
図２２は、図１９のダークフィールドパターンタイプのレチクルＤＲ１，ＤＲ２を用いて、ポジ型の感光性絶縁膜（感光性ポリイミド膜等）に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターン３０を示している。図２２（ａ）は平面図、（ｂ）は斜視図を示している。この場合、図２１と同様のパターンが形成されるが、ポジ型の場合、露光された部分が除去されるので、二重露光が行われた繋ぎ露光領域ＳＲ２部分も除去され、図２１のネガ型の場合と異なり、現像後に突起部が残らない。
【００８９】
図２３は、図１９のダークフィールドパターンタイプのレチクルＤＲ１，ＤＲ２を用いて、ネガ型の感光性絶縁膜（感光性ポリイミド膜等）に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターン３１を示している。図２３（ａ）は平面図、（ｂ）は斜視図を示している。ネガ型の場合、露光された部分が残されるので、二重露光が行われた繋ぎ露光領域ＳＲ２部分に現像後に突起部３１ａが形成される。
【００９０】
このように、ネガ型を用いた場合、ブライトフィールドパターンおよびダークフィールドパターンに依らず、繋ぎ露光領域に突起部が形成されることが分かる。また、上記開口部１６ａ，１６ｂのパターンを形成するには、図２１および図２２の場合がある。すなわち、ブライトフィールドパターンタイプのレチクルでネガ型、または、ダークフィールドパターンタイプのレチクルでポジ型とする場合である。
【００９１】
したがって、上記繋ぎ露光領域の弊害を考慮した場合、繋ぎ露光領域に突起部が形成されないポジ型の感光性絶縁膜を用いることが好ましいようにも考えられる。しかし、上記のように、ポジ型の場合、上記現像領域の厚さ方向の全てを露光しなければならないので、感光性絶縁膜１５が厚くなると露光時の負担が大きくなる問題がある。
【００９２】
これに対してネガ型の場合は、パターンとして残す側の表層部を現像液に対する耐性が得られるように露光すれば良いので、感光性絶縁膜１５が厚膜になっても露光が難しくならない。したがって、保護膜としての観点からは、感光性絶縁膜１５として、露光に負担をかけずに厚膜化し易いネガ型を用いることが好ましいが、上記繋ぎ露光領域の弊害を解決する必要がある。
【００９３】
そこで、本実施の形態１においては、複数の振動子３（空洞部ＶＲ）をネガ型の感光性絶縁膜１５により覆う構成を有する半導体装置を製造する場合において、複数の振動子３（空洞部ＶＲ）を避けるように、繋ぎ露光領域ＳＲ（突起部１５ａ）を配置した。
【００９４】
図２４は本実施の形態１の半導体チップ１の上記繋ぎ露光領域ＳＲとその周辺領域とを示した一例の要部拡大平面図、図２５は図２４のＹ２−Ｙ２線の断面図を示している。なお、図２４では図面を見易くするため上記下部電極配線Ｍ０および下部電極Ｍ０Ｅの図示を省略している。また、繋ぎ露光領域ＳＲに梨地のハッチングを付した。
【００９５】
本実施の形態１において、上記繋ぎ露光領域ＳＲ（突起部１５ａ）は、繋ぎ露光領域ＳＲの幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その繋ぎ露光領域ＳＲ（突起部１５ａ）の上下（第２方向Ｙ）の互いに隣接する振動子３の空洞部ＶＲ上を通らないように配置されている。
【００９６】
すなわち、繋ぎ露光領域ＳＲ（突起部１５ａ）は、繋ぎ露光領域ＳＲの幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その上下（第２方向Ｙ）に隣接する振動子３の隣接間を通るように配置されている。
【００９７】
したがって、繋ぎ露光領域ＳＲ（突起部１５ａ）は、繋ぎ露光領域ＳＲの幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、上記柱状体２０の領域内を通るように配置されている。柱状体２０は、半導体基板１に接合され固定されている。すなわち、柱状体２０部分は、振動に寄与しない部分であり、柱状体２０上に突起部１５ａが形成されたとしても、上記した超音波の透過減衰量が部分的に変化する問題につながらない。
【００９８】
この繋ぎ露光領域ＳＲの幅（短方向寸法）は、その上下（第２方向Ｙ）に隣接する振動子３の隣接間の寸法（柱状体２０の幅）以下である。また、繋ぎ露光領域ＳＲ（突起部１５ａ）は、半導体チップ１の短方向（第１方向Ｘ）に沿って連続的に延在しているが、その平面形状は直線状ではなく、半導体チップ１の短方向（第１方向Ｘ）に隣接する複数の振動子３の外周一部に沿って鋸の歯のような形状となっている。
【００９９】
ここで、実際の場合、マスク（レチクル）の合わせずれ分があるので、繋ぎ露光領域（突起部１５ａ）が、上記振動子３の隣接間に入るようにしても若干のずれは生じてしまう。このため、繋ぎ露光領域ＳＲは、上記振動子３の隣接間の範囲内に完全に入る場合もあるし、一部が振動子３（空洞部ＶＲ）に若干重なる場合もある。本実施の形態１では、上記のように、振動子３の隣接間が２μｍ程度であるのに対して、突起部１５ａの幅が３〜４μｍ程度なので、突起部１５ａの頂上が振動子３の隣接間の中心に位置した場合でも突起部１５ａの裾の部分（頂上に比べて相対的に低い部分）が振動子３（空洞部ＶＲ）の一部に重なる。
【０１００】
上記のようなマスク（レチクル）の合わせずれによる誤差はあるものの、振動子３（空洞部ＶＲ）を避けるように、繋ぎ露光領域（突起部１５ａ）を配置するには、繋ぎ露光領域の幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その繋ぎ露光領域ＳＲ（突起部１５ａ）の上下（第２方向Ｙ）の互いに隣接する振動子３（繋ぎ露光領域ＳＲを挟むように配置された振動子３）の中心Ｃ０と中心Ｃ０とを結んだ線上の中央に位置するように繋ぎ露光領域ＳＲを配置する。
【０１０１】
このように本実施の形態１によれば、繋ぎ露光領域ＳＲ（突起部１５ａ）が、振動子３（空洞部ＶＲ）を避け、半導体基板１に固定され振動に寄与しない柱状体２０上に配置されるようにしたことにより、上記突起部１５ａに起因する上記ネガ型の感光性絶縁膜１５中での超音波の透過減衰量の変化を抑制または防止することができるので、超音波の送受信感度のばらつきを低減または無くすことができる。すなわち、超音波送受信センサの性能を向上させることができる。このため、超音波送受信センサを有する半導体装置の歩留まりを向上させることができる。
【０１０２】
次に、本実施の形態１の半導体装置を、例えば超音波エコー診断装置に適用した場合について説明する。
【０１０３】
超音波エコー診断装置は、音波の透過性を利用し、外から見ることのできない生体内部を、可聴音領域を越えた超音波を用いてリアルタイムで画像化して目視可能にした医療用診断装置である。この超音波エコー診断装置のプローブ（探触子）を図２６に示す。
【０１０４】
プローブ３５は、超音波の送受信部である。プローブ３５を形成するプローブケース３５ａの先端面には上記半導体チップ１がその第１主面（複数の振動子３の形成面）を外部に向けた状態で取り付けられている。さらに、この半導体チップ１の第１主面側には、音響レンズ３５ｂが取り付けられている。音響レンズ３５ｂは、半導体チップ１の短方向に沿って湾曲している。
【０１０５】
超音波診断に際しては、上記プローブ３５の先端（音響レンズ３５ｂ側）を体表に当てた後、これを徐々に微少位置ずつずらしながら走査する。この時、体表に当てたプローブ３５から生体内に数ＭＨｚの超音波パルスを送波し、音響インピーダンスの異なる組織境界からの反射波（反響またはエコー）を受波する。これにより、生体組織の断層像を得て、対象に関する情報を知ることができるようになっている。超音波を送波してから受波するまでの時間間隔によって反射体の距離情報が得られる。また、反射波のレベルまたは外形から反射体の存在または質に関する情報が得られる。
【０１０６】
このような超音波エコー診断装置のプローブ３５に本実施の形態１の半導体チップ１を用いることにより、プローブ３５のセンサ性能を向上させることができるので、診断画像のムラを低減することができる。
【０１０７】
（実施の形態２）
図２７は本実施の形態２の半導体チップ１の上記繋ぎ露光領域ＳＲとその周辺領域とを示した一例の要部拡大平面図、図２８は図２７のＹ３−Ｙ３線の断面図を示している。なお、図２７では図面を見易くするため上記下部電極配線Ｍ０および下部電極Ｍ０Ｅの図示を省略している。
【０１０８】
本実施の形態２においても、繋ぎ露光領域ＳＲ（突起部１５ａ）が、可能な限り振動子３（空洞部ＶＲ）を避けるように配置されている。すなわち、本実施の形態２においても、繋ぎ露光領域の幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その上下（第２方向Ｙ）に隣接する振動子３の中心Ｃ０と中心Ｃ０とを結んだ線上の中央に位置するように繋ぎ露光領域ＳＲを配置する。
【０１０９】
ただし、本実施の形態２においては、繋ぎ露光領域ＳＲ（突起部１５ａ）が、半導体チップ１の短方向（第１方向Ｘ）に沿ってほぼ直線状に延びており、繋ぎ露光領域ＳＲの幅（短方向寸法）の中心ＣＬ（突起部１５ａの頂上）が、その上下（第２方向Ｙ）に隣接する振動子３の空洞部ＶＲに若干重なっている。
【０１１０】
ここでは、繋ぎ露光領域ＳＲ（突起部１５ａ）が、その上下（第２方向Ｙ）の振動子３の上部電極Ｍ１Ｅに平面的に重ならないように、その上下の各々の上部電極Ｍ１Ｅの間に配置されている場合が例示されている。なお、本実施の形態２においても、繋ぎ露光領域ＳＲの幅（短方向寸法）は、その上下（第２方向Ｙ）に隣接する振動子３の隣接間の寸法（柱状体２０の幅）以下である。
【０１１１】
また、繋ぎ露光領域ＳＲ（突起部１５ａ）は、半導体チップ１の短方向（第１方向Ｘ）に沿って配置された複数の孔９またはその近傍上を通過するように配置されている。孔９は、空洞部ＶＲの形成領域内に配置されているものの、孔９の内部に絶縁膜１０が埋め込まれており固定されている。すなわち、孔９部分は、振動に寄与しない部分であり、孔９またはその近傍上に突起部１５ａが形成されたとしても、上記した超音波の透過減衰量が部分的に変化する問題につながり難い。
【０１１２】
したがって、繋ぎ露光領域ＳＲ（突起部１５ａ）を、半導体チップ１の短方向（第１方向Ｘ）に沿って配置された複数の孔９上を通過するように配置することにより、上記突起部１５ａに起因する上記ネガ型の感光性絶縁膜１５中での超音波の透過減衰量の変化を抑制できるので、超音波の送受信感度のばらつきを低減することができる。
【０１１３】
このように本実施の形態２によれば、繋ぎ露光領域ＳＲ（突起部１５ａ）が、その上下（第２方向Ｙ）に隣接する振動子３の空洞部ＶＲに若干重なっているものの、その重なり量を図１６および図１７で示した構成よりも小さくすることができる。また、繋ぎ露光領域ＳＲ（突起部１５ａ）が、振動に寄与しない複数の孔９上を通過するように配置されている。これらにより、図１６および図１７で示した構成に比べて、上記突起部１５ａに起因する上記ネガ型の感光性絶縁膜１５中での超音波の透過減衰量の変化を抑制できるので、超音波の送受信感度のばらつきを低減することができる。したがって、超音波送受信センサの性能を向上させることができる。このため、超音波送受信センサを有する半導体装置の歩留まりを向上させることができる。
【０１１４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１１５】
前記実施の形態１，２では、振動子３毎に孔９を配置した場合について説明したが、これに限定されるものではなく、例えば複数の振動子３に共通に孔９を配置しても良い。すなわち、複数の振動子３の角部が向かい合う柱状体の位置に、その複数の振動子３の犠牲パターン２５を除去可能な通路となる共通の孔９を配置しても良い。
【０１１６】
また、前記実施の形態１，２では、ネガ型の感光性絶縁膜として感光性ポリイミド膜を例示したが、これに限定されるものではなく、例えばネガ型の感光性ＳＯＧ（Spin On Glass）膜等のような酸化シリコンからなるネガ型の無機系の感光性絶縁膜を用いても良い。
【０１１７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である超音波センサを有する半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えば圧力センサやマイクロフォン等のような電極間に空洞部を持つ他のセンサを有する半導体装置の製造方法にも適用できる。
【産業上の利用可能性】
【０１１８】
本発明は、ＭＥＭＳ技術を用いたセンサを有する半導体装置の製造業に適用できる。
【図面の簡単な説明】
【０１１９】
【図１】図１は本発明の一実施の形態である半導体装置を構成する半導体チップの全体平面図である。
【図２】図１の半導体チップの要部拡大平面図である。
【図３】図２のＸ１−Ｘ１線の断面図である。
【図４】本発明の一実施の形態である半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図５】図４に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図６】図５に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図７】図６に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図８】図７に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図９】図８に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１０】図９に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１１】図１０に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１２】図１１に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１３】図１２に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１４】図１３に続く半導体装置の製造工程中における図２のＸ１−Ｘ１線に相当する箇所の半導体基板の断面図である。
【図１５】本発明の一実施の形態である半導体装置の製造工程の露光処理時の半導体チップチップ領域の複数の露光領域の様子の一例を示した平面図である。
【図１６】本発明者が検討したセンサセルを有する半導体チップの繋ぎ露光領域とその周辺領域とを示した一例の要部拡大平面図である。
【図１７】図１６のＹ１−Ｙ１線の断面図である。
【図１８】ブライトフィールドパターンタイプのレチクルの一例の平面図である。
【図１９】ダークフィールドパターンタイプのレチクルの一例の平面図である。
【図２０】（ａ）は、図１８のブライトフィールドパターンタイプのレチクルを用いて、ポジ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターンの平面図、（ｂ）は、そのポジ型の感光性絶縁膜パターンの斜視図である。
【図２１】（ａ）は図１８のブライトフィールドパターンタイプのレチクルを用いて、ネガ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターンの平面図、（ｂ）はそのネガ型の感光性絶縁膜パターンの斜視図である。
【図２２】（ａ）は図１９のダークフィールドパターンタイプのレチクルを用いて、ポジ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたポジ型の感光性絶縁膜パターンの平面図、（ｂ）はそのポジ型の感光性絶縁膜パターンの斜視図である。
【図２３】（ａ）は図１９のダークフィールドパターンタイプのレチクルを用いて、ネガ型の感光性絶縁膜に露光処理を行った場合に現像により形成されたネガ型の感光性絶縁膜パターンの平面図、（ｂ）はそのネガ型の感光性絶縁膜パターンの斜視図である。
【図２４】本発明の一実施の形態である半導体チップの繋ぎ露光領域とその周辺領域とを示した一例の要部拡大平面図である。
【図２５】図２４のＹ２−Ｙ２線の断面図である。
【図２６】本発明の一実施の形態である半導体装置を適用した超音波エコー診断装置のプローブの説明図である。
【図２７】本発明の他の実施の形態である半導体装置を構成する半導体チップの繋ぎ露光領域とその周辺領域との一例の要部拡大平面図である。
【図２８】図２７のＹ３−Ｙ３線の断面図である。
【符号の説明】
【０１２０】
１ 半導体チップ
１Ｓ 半導体基板
２ 絶縁膜
３ 振動子（センサセル）
４ 絶縁膜
５ 絶縁膜
８ 絶縁膜
９ 孔
１０ 絶縁膜
１３ａ，１３ｂ 開口部
１５ 感光性絶縁膜
１５ａ 突起部
１６ａ，１６ｂ 開口部
２０ 柱状体
２１ 絶縁膜
２５ 犠牲パターン
２８，３０ ポジ型の感光性絶縁膜パターン
２９，３１ ネガ型の感光性絶縁膜パターン
２９ａ，３１ａ 突起部
３５ プローブ
３５ａ プローブケース
３５ｂ 音響レンズ
ＳＡ センサセルアレイ
ＢＰ１，ＢＰ２ ボンディングパッド
Ｍ 導体膜
Ｍ０ 下部電極配線（第１配線）
Ｍ０Ｅ 下部電極（第１電極）
Ｍ１ 上部電極配線（第２配線）
Ｍ１Ｅ 上部電極（第２電極）
ＶＲ 空洞部
ＥＸ１〜ＥＸ４ 露光領域
ＳＲ 繋ぎ露光領域
ＳＲ１，ＳＲ２ 繋ぎ露光領域
ＢＲ１，ＢＲ２，ＤＲ１，ＤＲ２ レチクル
Ｃ０ 中心
ＣＬ 中心
【特許請求の範囲】
【請求項１】
（ａ）厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を持つ半導体基板を用意する工程と、
（ｂ）前記半導体基板の前記第１主面の複数のチップ領域の各々に複数のセンサセルを形成する工程と、
（ｃ）前記半導体基板の前記第１主面上に前記複数のセンサセルを覆うようにネガ型の感光性絶縁膜を堆積する工程と、
（ｄ）前記複数のチップ領域の各々のチップ領域において、前記ネガ型の感光性絶縁膜に対して露光処理を施すことにより、前記ネガ型の感光性絶縁膜に所望のパターンを転写する工程と、
（ｅ）前記ネガ型の感光性絶縁膜に対して現像処理を施すことにより、前記ネガ型の感光性絶縁膜に前記所望のパターンを形成する工程とを有し、
前記複数のセンサセルの各々は、
前記半導体基板の前記第１主面上に形成された第１電極と、
前記第１電極に対向するように設けられた第２電極と、
前記第１電極および前記第２電極の間に設けられた空洞部とを有しており、
前記（ｄ）工程は、
前記各々のチップ領域において、１つのチップ領域を複数の露光領域に分けて露光する工程を有しており、
前記複数の露光領域の露光処理においては、
前記複数の露光領域の互いに隣接する露光領域の連結部に、前記互いに隣接する露光領域の一部が互いに重なり合う繋ぎ露光領域が形成されるように露光処理を行っており、
前記繋ぎ露光領域は、その短方向の中心が、前記繋ぎ露光領域を挟むように互いに隣接するセンサセルの中心と中心とを結んだ線上の中央に位置するように形成されることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程は、
前記半導体基板の前記第１主面上に前記第１電極を形成する第１配線を形成する工程と、
前記半導体基板の前記第１主面上に前記第１配線を覆うように第１絶縁膜を形成する工程と、
前記第１配線の前記第１電極上に前記第１絶縁膜を介して前記空洞部を形成するための犠牲パターンを形成する工程と、
前記半導体基板の前記第１主面上に、前記犠牲パターンを覆うように第２絶縁膜を形成する工程と、
前記第２絶縁膜上に前記第２電極を形成する第２配線を形成する工程と、
前記半導体基板の前記第１主面上に前記第２配線を覆うように第３絶縁膜を形成する工程と、
前記第２絶縁膜と前記第３絶縁膜の一部に前記犠牲パターンの一部が露出するような孔を形成する工程と、
前記孔を通じて、前記犠牲パターンを選択的にエッチングすることにより、前記第１電極と前記第２電極との対向面間に前記空洞部を形成する工程と、
前記半導体基板の前記第１主面上に前記第３絶縁膜を覆うように第４絶縁膜を堆積する工程と、
前記第４絶縁膜に対してエッチング処理を施すことにより、前記第１配線および前記第２配線の一部が露出する第１開口部を形成する工程とを有し、
前記（ｅ）工程の所望のパターンは、
前記ネガ型の感光性絶縁膜から前記第１開口部の内部の前記第１配線および前記第２配線の一部が露出するような第２開口部のパターンであることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記繋ぎ露光領域の短方向の中心が、前記互いに隣接するセンサセルの隣接間を通るように、前記繋ぎ露光領域を配置することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、前記複数のセンサセルの隣接間には、前記半導体基板に接合された柱状体が配置されており、
前記繋ぎ露光領域の短方向の中心が、前記柱状体の領域内を通るように、前記繋ぎ露光領域を配置することを特徴とする半導体装置の製造方法。
【請求項５】
請求項３記載の半導体装置の製造方法において、前記繋ぎ露光領域の短方向の寸法は、前記互いに隣接するセンサセルの隣接間の寸法以下であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、前記繋ぎ露光領域の短方向の中心が、前記互いに隣接するセンサセルの前記空洞部上を通らないように、前記繋ぎ露光領域を配置することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、前記複数のセンサセルの各々の平面形状は六角形状に形成されており、前記複数のセンサセルはハニカム状に配置されることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、前記複数のセンサセルは、超音波センサを構成する振動子であることを特徴とする半導体装置の製造方法。
【請求項９】
厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を持つ半導体チップと、
前記半導体チップの前記第１主面上に形成された複数のセンサセルと、
前記半導体チップの前記第１主面上に前記複数のセンサセルを覆うように形成されたネガ型の感光性絶縁膜とを有し、
前記複数のセンサセルの各々は、
前記半導体チップの前記第１主面上に形成された第１電極と、
前記第１電極に対向するように設けられた第２電極と、
前記第１電極および前記第２電極の間に設けられた空洞部とを有しており、
前記ネガ型の感光性絶縁膜の上面には突起部が形成されており、
前記突起部は、その頂上が、前記突起部を挟み込む位置に互いに隣接するセンサセルの中心と中心とを結んだ線上の中央に位置するように形成されていることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、前記突起部は、その頂上が、前記互いに隣接するセンサセルの隣接間に位置するように形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、前記複数のセンサセルの隣接間には、前記半導体チップに接合された柱状体が配置されており、
前記突起部は、その頂上が、前記柱状体の領域内を通るように形成されていることを特徴とする半導体装置。
【請求項１２】
請求項９記載の半導体装置において、前記突起部は、その頂上が、前記互いに隣接するセンサセルの前記空洞部に重ならないように形成されていることを特徴とする半導体装置。
【請求項１３】
請求項９記載の半導体装置において、前記突起部は、前記半導体チップの相対的に短い辺に沿って延在するように形成されていることを特徴とする半導体装置。
【請求項１４】
請求項９記載の半導体装置において、前記複数のセンサセルの各々の平面形状は六角形状に形成されており、前記複数のセンサセルはハニカム状に配置されていることを特徴とする半導体装置。
【請求項１５】
請求項９記載の半導体装置において、前記複数のセンサセルは、超音波センサを構成する振動子であることを特徴とする半導体装置。
【請求項１】
（ａ）厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を持つ半導体基板を用意する工程と、
（ｂ）前記半導体基板の前記第１主面の複数のチップ領域の各々に複数のセンサセルを形成する工程と、
（ｃ）前記半導体基板の前記第１主面上に前記複数のセンサセルを覆うようにネガ型の感光性絶縁膜を堆積する工程と、
（ｄ）前記複数のチップ領域の各々のチップ領域において、前記ネガ型の感光性絶縁膜に対して露光処理を施すことにより、前記ネガ型の感光性絶縁膜に所望のパターンを転写する工程と、
（ｅ）前記ネガ型の感光性絶縁膜に対して現像処理を施すことにより、前記ネガ型の感光性絶縁膜に前記所望のパターンを形成する工程とを有し、
前記複数のセンサセルの各々は、
前記半導体基板の前記第１主面上に形成された第１電極と、
前記第１電極に対向するように設けられた第２電極と、
前記第１電極および前記第２電極の間に設けられた空洞部とを有しており、
前記（ｄ）工程は、
前記各々のチップ領域において、１つのチップ領域を複数の露光領域に分けて露光する工程を有しており、
前記複数の露光領域の露光処理においては、
前記複数の露光領域の互いに隣接する露光領域の連結部に、前記互いに隣接する露光領域の一部が互いに重なり合う繋ぎ露光領域が形成されるように露光処理を行っており、
前記繋ぎ露光領域は、その短方向の中心が、前記繋ぎ露光領域を挟むように互いに隣接するセンサセルの中心と中心とを結んだ線上の中央に位置するように形成されることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程は、
前記半導体基板の前記第１主面上に前記第１電極を形成する第１配線を形成する工程と、
前記半導体基板の前記第１主面上に前記第１配線を覆うように第１絶縁膜を形成する工程と、
前記第１配線の前記第１電極上に前記第１絶縁膜を介して前記空洞部を形成するための犠牲パターンを形成する工程と、
前記半導体基板の前記第１主面上に、前記犠牲パターンを覆うように第２絶縁膜を形成する工程と、
前記第２絶縁膜上に前記第２電極を形成する第２配線を形成する工程と、
前記半導体基板の前記第１主面上に前記第２配線を覆うように第３絶縁膜を形成する工程と、
前記第２絶縁膜と前記第３絶縁膜の一部に前記犠牲パターンの一部が露出するような孔を形成する工程と、
前記孔を通じて、前記犠牲パターンを選択的にエッチングすることにより、前記第１電極と前記第２電極との対向面間に前記空洞部を形成する工程と、
前記半導体基板の前記第１主面上に前記第３絶縁膜を覆うように第４絶縁膜を堆積する工程と、
前記第４絶縁膜に対してエッチング処理を施すことにより、前記第１配線および前記第２配線の一部が露出する第１開口部を形成する工程とを有し、
前記（ｅ）工程の所望のパターンは、
前記ネガ型の感光性絶縁膜から前記第１開口部の内部の前記第１配線および前記第２配線の一部が露出するような第２開口部のパターンであることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記繋ぎ露光領域の短方向の中心が、前記互いに隣接するセンサセルの隣接間を通るように、前記繋ぎ露光領域を配置することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、前記複数のセンサセルの隣接間には、前記半導体基板に接合された柱状体が配置されており、
前記繋ぎ露光領域の短方向の中心が、前記柱状体の領域内を通るように、前記繋ぎ露光領域を配置することを特徴とする半導体装置の製造方法。
【請求項５】
請求項３記載の半導体装置の製造方法において、前記繋ぎ露光領域の短方向の寸法は、前記互いに隣接するセンサセルの隣接間の寸法以下であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、前記繋ぎ露光領域の短方向の中心が、前記互いに隣接するセンサセルの前記空洞部上を通らないように、前記繋ぎ露光領域を配置することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、前記複数のセンサセルの各々の平面形状は六角形状に形成されており、前記複数のセンサセルはハニカム状に配置されることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、前記複数のセンサセルは、超音波センサを構成する振動子であることを特徴とする半導体装置の製造方法。
【請求項９】
厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を持つ半導体チップと、
前記半導体チップの前記第１主面上に形成された複数のセンサセルと、
前記半導体チップの前記第１主面上に前記複数のセンサセルを覆うように形成されたネガ型の感光性絶縁膜とを有し、
前記複数のセンサセルの各々は、
前記半導体チップの前記第１主面上に形成された第１電極と、
前記第１電極に対向するように設けられた第２電極と、
前記第１電極および前記第２電極の間に設けられた空洞部とを有しており、
前記ネガ型の感光性絶縁膜の上面には突起部が形成されており、
前記突起部は、その頂上が、前記突起部を挟み込む位置に互いに隣接するセンサセルの中心と中心とを結んだ線上の中央に位置するように形成されていることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、前記突起部は、その頂上が、前記互いに隣接するセンサセルの隣接間に位置するように形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、前記複数のセンサセルの隣接間には、前記半導体チップに接合された柱状体が配置されており、
前記突起部は、その頂上が、前記柱状体の領域内を通るように形成されていることを特徴とする半導体装置。
【請求項１２】
請求項９記載の半導体装置において、前記突起部は、その頂上が、前記互いに隣接するセンサセルの前記空洞部に重ならないように形成されていることを特徴とする半導体装置。
【請求項１３】
請求項９記載の半導体装置において、前記突起部は、前記半導体チップの相対的に短い辺に沿って延在するように形成されていることを特徴とする半導体装置。
【請求項１４】
請求項９記載の半導体装置において、前記複数のセンサセルの各々の平面形状は六角形状に形成されており、前記複数のセンサセルはハニカム状に配置されていることを特徴とする半導体装置。
【請求項１５】
請求項９記載の半導体装置において、前記複数のセンサセルは、超音波センサを構成する振動子であることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【公開番号】特開２００８−８７２９（Ｐ２００８−８７２９Ａ）
【公開日】平成２０年１月１７日（２００８．１．１７）
【国際特許分類】
【出願番号】特願２００６−１７８９６９（Ｐ２００６−１７８９６９）
【出願日】平成１８年６月２９日（２００６．６．２９）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２０年１月１７日（２００８．１．１７）
【国際特許分類】
【出願日】平成１８年６月２９日（２００６．６．２９）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]