半導体装置の製造方法
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置のコンタクトホールなどを埋め込む材料としてＷ（タングステン）などの膜を使用する際、その密着層であるＴｉＮ膜の形成方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置のコンタクトホールの埋め込み材として、ＣＶＤ法によるブランケットＷ（タングステン）膜を形成してからエッチ・バックして、コンタクトホールや、コンタクト部のみにＷを残すプロセスが良く使われている。そのプロセス及び膜構成の略図を図２に示す。左側は密着層として反応性スパッタＴｉＮとした場合、右側はＣＶＤＴｉＮとした場合である。
【０００３】まずＳｉ基板（２，１）上にコンタクト部に該当する所に、層間絶縁膜（２，３）をエッチングすることによって、コンタクトホールを形成する（図２（ａ））。次に後述のＣＶＤのブランケットＷ膜（２，７）を堆積する場合のそのブランケットＷ（２，７）の膜剥れやアニールによる接合層との反応などを防止する為に、ブランケットＷ膜（２，７）を堆積する前に、ウェハ全面を反応性スパッタ法によって、ＴｉＮ膜（図２（ｂ）左図）或いはＣＶＤ法（化学的気相成長法）（ＬＰ−ＣＶＤ法やＰＥ−ＣＶＤ法）によってＴｉ／ＴｉＮ膜（２，４および２，５）を形成し（図２（ｂ）右図）、Ｗ膜の密着層として用いる。その後、ＣＶＤ法ブランケットＷ膜（２，７）を堆積する（図２（ｃ））。次に、ＲＩＥ（反応性イオンエッチング）技術などによってＷ膜（２，７）を層間絶縁膜（２，３）上まで全面にエッチ・バックしてＷ膜（２，７）をコンタクト部内のみに残しておく。その後、図示しないがＡｌ系の配線を形成する。
【０００４】
【発明が解決しようとする課題】しかし、以上述べたいずれの方法であっても、デバイスにおける微細化によって、問題が生じてしまう。例えば、反応性スパッタＴｉＮ膜の場合、コンタクト内に、まず抵抗を下げる為Ｔｉ膜を堆積しておくが、微細化によって、膜の堆積が不十分になり、極端な場合、コンタクト部内にはＴｉとＴｉＮ膜がほとんど堆積されないこともありうる。又、ＣＶＤ法によるＴｉＮ膜の形成においては、ＴｉＮ膜の底部にＴｉリッチ（ある成分の量が多いこと。通常５０％以上）なＴｉ膜を作っておく手法があるが、ＶＬＳＩの微細化に伴い、ＴｉリッチなＴｉＮ膜の場合、十分なＴｉＳｉ2.0 膜が得られないことによる抵抗の上昇を生じ、またＴｉ膜を有する場合では、ＴｉＳｉ2.0 を作るとき、接合部のＳｉを消費する為、接合部での接合破壊が発生する恐れが生じてしまう。
【０００５】この発明は以上述べたコンタクト内に不完全なＴｉ或いはＴｉＮ膜の堆積、そしてＴｉ膜のＴｉＳｉ2.0 膜になるシリサイディーション化による接合破壊などの問題点を除去する為、ＣＶＤ法（ＬＰ−ＣＶＤ法やＰＥ−ＣＶＤ法など）により、コンタクト内に十分なＴｉＳｉ2.0 膜が形成出来ると共に、接合部でのＳｉの消費を抑えて、低抵抗のコンタクト部でのＴｉＮ膜の形成技術を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明は前述の目的のために、半導体基板内に形成された導電性シリコン層と、半導体基板上に準備された絶縁膜に対して、導電性シリコン層上にコンタクトホールを形成し、このコンタクトホール内に形成された密着層を介して金属を埋め込む半導体装置の製造方法において、密着層はＴｉリッチなＴｉＳｉx 膜と、ＴｉＮ膜とから構成され、該ＴｉＳｉx 膜及びＴｉＮ膜はＣＶＤ法により連続的に形成されるものである。つまり、ＣＶＤブランケットＷ膜の密着層において、ステップカバレージの良い、かつ、ＴｉリッチなＴｉＳｉ2 膜を下地膜として用いることによってコンタクト部の低抵抗化や、デバイスの微細化による浅い接合での接合破壊を防止することによって、高信頼性かつ、低抵抗のコンタクト配線にしたものである。
【０００７】
【作用】前述したように、この発明の製造方法によれば、ＣＶＤ法でブランケットＷ膜の密着層として用いるＴｉＮ膜を形成する時、最初にＴｉリッチなＴｉＳｉX 膜を形成してから、ｉｎ−ｓｉｔｕ（大気にさらすことなく同一チャンバー内で処理すること）で、ＴｉＮ膜を形成するようにしたので、後工程の熱処理で、コンタクト部にＴｉＳｉ2.0 膜を形成させる場合、下地が純Ｔｉ膜ではなくＴｉリッチなＴｉＳｉX 膜である為、接合部のＳｉの消費量を極力に減少出来、接合深さが浅くなっても接合破壊の防止が出来ると共に、コンタクト部の低抵抗化が図れる。
【０００８】
【実施例】この発明の実施例を図１に示す。これに沿って説明すると、まず従来法と同じように層間絶縁膜（１，３）をエッチングしてコンタクト部を形成する。（図１（ａ））その後、後述のＣＶＤブランケットＷ膜（１，７）の密着層として用いるＴｉＮ膜（１，５）を形成する前に、同じＴｉＮ膜形成チャンバ（ｉｎ−ｓｉｔｕ）内で、まず、ＴｉリッチなＴｉＳｉX 膜（１，４）を全面に堆積してから、連続的にＴｉＮ膜（１，５）を堆積する。このプロセスを更に詳細に説明すると、まず膜形成チャンバーに上記コンタクト部形成済みのウェハをセットしてから、例えばＰＥ−ＣＶＤ法の場合ＳｉＨ4 とＴｉＣｌ4 ガスをソースガスとして用いて、それぞれの流量比を１．５〜３．０にして１．０〜２．０Ｔｏｒｒの圧力、３００℃〜６００℃の温度で、２００Ｗ〜８００Ｗのパワーをかけて組成ｘが約１．１〜１．８になるＴｉリッチなＴｉＳｉX 膜（１，４）を形成してから、ＳｉＨ4 ガスを止める。その後圧力、温度とパワーを同じにしても、変化させてもよいが、通常スループットを考慮すると少なくとも、温度を同じ条件にして、ＮＨ3 とＴｉＣｌ4 ガスをソースガスとして用いて、それらの流量比を例えば、１／１０〜１／２０など、ストイキオメトリな（生成エンタルピーが最少の化学的に最も安定な）ＴｉＮ膜（１，４）が形成出来る最適条件にして、ＴｉＮ膜（１，５）を形成する。その後図１（ａ）のように、ＣＶＤ法によるブランケットＷ膜（１，７）を形成してから、ＲＩＥ法などによってエッチ・バックする。この時、層間絶縁膜（１，３）上のＴｉリッチＴｉＳｉX 膜（１，４）、ＴｉＮ膜（１，５）とブランケットＷ膜（１，７）をエッチオフしておく。そうすればコンタクト部内の膜構成としては、ＴｉリッチなＴｉＳｉX 膜／ＴｉＮ膜／Ｗ膜となる。又、ブランケットＷ膜（１，７）を堆積する前に、ＴｉＳｉX 膜（１，４）のアニール工程を入れてもよい。このような構造のコンタクト部においてはアニールを行えば、まずＴｉリッチなＴｉＳｉX 膜（１，４）が下地の接合部のＳｉを消費してＴｉＳｉ2.0 になるが、ＴｉＳｉX 膜（１，４）の組成は約１．１〜１．８である為、同じ膜厚を有する純Ｔｉ膜に比べて、ＴｉＳｉ2.0 膜になる為のＳｉの必要量は、半分以下になる。これによって、十分な厚さを有するＴｉＳｉ2.0 膜が形成出来る。従って抵抗は低くすることができると共に、接合部でのＳｉの消費は、極めて低減出来る。この為、デバイスの微細化によって接合深さが浅くなっても、接合破壊の防止が大きく向上出来る。
【０００９】なお、本実施例は埋め込み材としてＷ膜の例を示したが、Ｗ膜以外のＭｏやＣｒなどの高融点金属、さらにはＡｌなどの金属でも同様の効果を得られる。
【００１０】
【発明の効果】以上、詳細に説明したように、この発明の製造方法によれば、ＣＶＤ法でブランケットＷ膜の密着層として用いるＴｉＮ膜を形成するに当たって、最初にＴｉリッチなＴｉＳｉX 膜を形成してから、ｉｎ−ｓｉｔｕでＴｉＮ膜を形成するようにしたので、後工程の熱処理でコンタクト部にＴｉＳｉ2.0 膜を形成させる場合、下地が純Ｔｉ膜ではなくＴｉリッチなＴｉＳｉX 膜である為、接合部のＳｉの消費量を極力に減少出来、接合深さが浅くなっても、接合破壊の防止が出来ると共に、コンタクト部の低抵抗化が図れる。
【図面の簡単な説明】
【図１】本発明の実施例
【図２】従来例
【符号の説明】
１，４ ＴｉリッチなＴｉＳｉX 膜
１，５ ＴｉＮ膜
１，６ ＴｉＳｉ2.0 膜
１，７ ＣＶＤＷ膜
【０００１】
【産業上の利用分野】この発明は、半導体装置のコンタクトホールなどを埋め込む材料としてＷ（タングステン）などの膜を使用する際、その密着層であるＴｉＮ膜の形成方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置のコンタクトホールの埋め込み材として、ＣＶＤ法によるブランケットＷ（タングステン）膜を形成してからエッチ・バックして、コンタクトホールや、コンタクト部のみにＷを残すプロセスが良く使われている。そのプロセス及び膜構成の略図を図２に示す。左側は密着層として反応性スパッタＴｉＮとした場合、右側はＣＶＤＴｉＮとした場合である。
【０００３】まずＳｉ基板（２，１）上にコンタクト部に該当する所に、層間絶縁膜（２，３）をエッチングすることによって、コンタクトホールを形成する（図２（ａ））。次に後述のＣＶＤのブランケットＷ膜（２，７）を堆積する場合のそのブランケットＷ（２，７）の膜剥れやアニールによる接合層との反応などを防止する為に、ブランケットＷ膜（２，７）を堆積する前に、ウェハ全面を反応性スパッタ法によって、ＴｉＮ膜（図２（ｂ）左図）或いはＣＶＤ法（化学的気相成長法）（ＬＰ−ＣＶＤ法やＰＥ−ＣＶＤ法）によってＴｉ／ＴｉＮ膜（２，４および２，５）を形成し（図２（ｂ）右図）、Ｗ膜の密着層として用いる。その後、ＣＶＤ法ブランケットＷ膜（２，７）を堆積する（図２（ｃ））。次に、ＲＩＥ（反応性イオンエッチング）技術などによってＷ膜（２，７）を層間絶縁膜（２，３）上まで全面にエッチ・バックしてＷ膜（２，７）をコンタクト部内のみに残しておく。その後、図示しないがＡｌ系の配線を形成する。
【０００４】
【発明が解決しようとする課題】しかし、以上述べたいずれの方法であっても、デバイスにおける微細化によって、問題が生じてしまう。例えば、反応性スパッタＴｉＮ膜の場合、コンタクト内に、まず抵抗を下げる為Ｔｉ膜を堆積しておくが、微細化によって、膜の堆積が不十分になり、極端な場合、コンタクト部内にはＴｉとＴｉＮ膜がほとんど堆積されないこともありうる。又、ＣＶＤ法によるＴｉＮ膜の形成においては、ＴｉＮ膜の底部にＴｉリッチ（ある成分の量が多いこと。通常５０％以上）なＴｉ膜を作っておく手法があるが、ＶＬＳＩの微細化に伴い、ＴｉリッチなＴｉＮ膜の場合、十分なＴｉＳｉ2.0 膜が得られないことによる抵抗の上昇を生じ、またＴｉ膜を有する場合では、ＴｉＳｉ2.0 を作るとき、接合部のＳｉを消費する為、接合部での接合破壊が発生する恐れが生じてしまう。
【０００５】この発明は以上述べたコンタクト内に不完全なＴｉ或いはＴｉＮ膜の堆積、そしてＴｉ膜のＴｉＳｉ2.0 膜になるシリサイディーション化による接合破壊などの問題点を除去する為、ＣＶＤ法（ＬＰ−ＣＶＤ法やＰＥ−ＣＶＤ法など）により、コンタクト内に十分なＴｉＳｉ2.0 膜が形成出来ると共に、接合部でのＳｉの消費を抑えて、低抵抗のコンタクト部でのＴｉＮ膜の形成技術を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明は前述の目的のために、半導体基板内に形成された導電性シリコン層と、半導体基板上に準備された絶縁膜に対して、導電性シリコン層上にコンタクトホールを形成し、このコンタクトホール内に形成された密着層を介して金属を埋め込む半導体装置の製造方法において、密着層はＴｉリッチなＴｉＳｉx 膜と、ＴｉＮ膜とから構成され、該ＴｉＳｉx 膜及びＴｉＮ膜はＣＶＤ法により連続的に形成されるものである。つまり、ＣＶＤブランケットＷ膜の密着層において、ステップカバレージの良い、かつ、ＴｉリッチなＴｉＳｉ2 膜を下地膜として用いることによってコンタクト部の低抵抗化や、デバイスの微細化による浅い接合での接合破壊を防止することによって、高信頼性かつ、低抵抗のコンタクト配線にしたものである。
【０００７】
【作用】前述したように、この発明の製造方法によれば、ＣＶＤ法でブランケットＷ膜の密着層として用いるＴｉＮ膜を形成する時、最初にＴｉリッチなＴｉＳｉX 膜を形成してから、ｉｎ−ｓｉｔｕ（大気にさらすことなく同一チャンバー内で処理すること）で、ＴｉＮ膜を形成するようにしたので、後工程の熱処理で、コンタクト部にＴｉＳｉ2.0 膜を形成させる場合、下地が純Ｔｉ膜ではなくＴｉリッチなＴｉＳｉX 膜である為、接合部のＳｉの消費量を極力に減少出来、接合深さが浅くなっても接合破壊の防止が出来ると共に、コンタクト部の低抵抗化が図れる。
【０００８】
【実施例】この発明の実施例を図１に示す。これに沿って説明すると、まず従来法と同じように層間絶縁膜（１，３）をエッチングしてコンタクト部を形成する。（図１（ａ））その後、後述のＣＶＤブランケットＷ膜（１，７）の密着層として用いるＴｉＮ膜（１，５）を形成する前に、同じＴｉＮ膜形成チャンバ（ｉｎ−ｓｉｔｕ）内で、まず、ＴｉリッチなＴｉＳｉX 膜（１，４）を全面に堆積してから、連続的にＴｉＮ膜（１，５）を堆積する。このプロセスを更に詳細に説明すると、まず膜形成チャンバーに上記コンタクト部形成済みのウェハをセットしてから、例えばＰＥ−ＣＶＤ法の場合ＳｉＨ4 とＴｉＣｌ4 ガスをソースガスとして用いて、それぞれの流量比を１．５〜３．０にして１．０〜２．０Ｔｏｒｒの圧力、３００℃〜６００℃の温度で、２００Ｗ〜８００Ｗのパワーをかけて組成ｘが約１．１〜１．８になるＴｉリッチなＴｉＳｉX 膜（１，４）を形成してから、ＳｉＨ4 ガスを止める。その後圧力、温度とパワーを同じにしても、変化させてもよいが、通常スループットを考慮すると少なくとも、温度を同じ条件にして、ＮＨ3 とＴｉＣｌ4 ガスをソースガスとして用いて、それらの流量比を例えば、１／１０〜１／２０など、ストイキオメトリな（生成エンタルピーが最少の化学的に最も安定な）ＴｉＮ膜（１，４）が形成出来る最適条件にして、ＴｉＮ膜（１，５）を形成する。その後図１（ａ）のように、ＣＶＤ法によるブランケットＷ膜（１，７）を形成してから、ＲＩＥ法などによってエッチ・バックする。この時、層間絶縁膜（１，３）上のＴｉリッチＴｉＳｉX 膜（１，４）、ＴｉＮ膜（１，５）とブランケットＷ膜（１，７）をエッチオフしておく。そうすればコンタクト部内の膜構成としては、ＴｉリッチなＴｉＳｉX 膜／ＴｉＮ膜／Ｗ膜となる。又、ブランケットＷ膜（１，７）を堆積する前に、ＴｉＳｉX 膜（１，４）のアニール工程を入れてもよい。このような構造のコンタクト部においてはアニールを行えば、まずＴｉリッチなＴｉＳｉX 膜（１，４）が下地の接合部のＳｉを消費してＴｉＳｉ2.0 になるが、ＴｉＳｉX 膜（１，４）の組成は約１．１〜１．８である為、同じ膜厚を有する純Ｔｉ膜に比べて、ＴｉＳｉ2.0 膜になる為のＳｉの必要量は、半分以下になる。これによって、十分な厚さを有するＴｉＳｉ2.0 膜が形成出来る。従って抵抗は低くすることができると共に、接合部でのＳｉの消費は、極めて低減出来る。この為、デバイスの微細化によって接合深さが浅くなっても、接合破壊の防止が大きく向上出来る。
【０００９】なお、本実施例は埋め込み材としてＷ膜の例を示したが、Ｗ膜以外のＭｏやＣｒなどの高融点金属、さらにはＡｌなどの金属でも同様の効果を得られる。
【００１０】
【発明の効果】以上、詳細に説明したように、この発明の製造方法によれば、ＣＶＤ法でブランケットＷ膜の密着層として用いるＴｉＮ膜を形成するに当たって、最初にＴｉリッチなＴｉＳｉX 膜を形成してから、ｉｎ−ｓｉｔｕでＴｉＮ膜を形成するようにしたので、後工程の熱処理でコンタクト部にＴｉＳｉ2.0 膜を形成させる場合、下地が純Ｔｉ膜ではなくＴｉリッチなＴｉＳｉX 膜である為、接合部のＳｉの消費量を極力に減少出来、接合深さが浅くなっても、接合破壊の防止が出来ると共に、コンタクト部の低抵抗化が図れる。
【図面の簡単な説明】
【図１】本発明の実施例
【図２】従来例
【符号の説明】
１，４ ＴｉリッチなＴｉＳｉX 膜
１，５ ＴｉＮ膜
１，６ ＴｉＳｉ2.0 膜
１，７ ＣＶＤＷ膜
【特許請求の範囲】
【請求項１】 半導体基板内に形成された導電性シリコン層と、該半導体基板上に準備された絶縁膜に対して、該導電性シリコン層上にコンタクトホールを形成し、該コンタクトホール内に形成された密着層を介して金属を埋め込む半導体装置の製造方法において、前記密着層はＴｉを５０％以上有するＴｉＳｉｘ膜と、該ＴｉＳｉ膜上に形成されたＴｉＮ膜とから構成され、該ＴｉＳｉｘ膜及びＴｉＮ膜はＣＶＤ法により連続的に構成されることを特徴とする半導体装置の製造方法。
【請求項２】 前記密着層形成の後、該密着層と前記導電性シリコン層とで接合部を形成するための熱処理を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１】 半導体基板内に形成された導電性シリコン層と、該半導体基板上に準備された絶縁膜に対して、該導電性シリコン層上にコンタクトホールを形成し、該コンタクトホール内に形成された密着層を介して金属を埋め込む半導体装置の製造方法において、前記密着層はＴｉを５０％以上有するＴｉＳｉｘ膜と、該ＴｉＳｉ膜上に形成されたＴｉＮ膜とから構成され、該ＴｉＳｉｘ膜及びＴｉＮ膜はＣＶＤ法により連続的に構成されることを特徴とする半導体装置の製造方法。
【請求項２】 前記密着層形成の後、該密着層と前記導電性シリコン層とで接合部を形成するための熱処理を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【図１】
【図２】
【図２】
【特許番号】特許第３０８５７４５号（Ｐ３０８５７４５）
【登録日】平成１２年７月７日（２０００．７．７）
【発行日】平成１２年９月１１日（２０００．９．１１）
【国際特許分類】
【出願番号】特願平３−２２４２６１
【出願日】平成３年９月４日（１９９１．９．４）
【公開番号】特開平５−６２９３３
【公開日】平成５年３月１２日（１９９３．３．１２）
【審査請求日】平成９年７月１５日（１９９７．７．１５）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【参考文献】
【文献】特開 平３−２８６５２７（ＪＰ，Ａ）
【文献】特開 平３−９６２７６（ＪＰ，Ａ）
【文献】特開 平３−３２７０（ＪＰ，Ａ）
【文献】特開 昭６４−２７２４３（ＪＰ，Ａ）
【文献】特開 昭６３−２７２０４９（ＪＰ，Ａ）
【文献】特開 昭６３−１７２４６３（ＪＰ，Ａ）
【文献】特開 昭６２−２９０１２８（ＪＰ，Ａ）
【登録日】平成１２年７月７日（２０００．７．７）
【発行日】平成１２年９月１１日（２０００．９．１１）
【国際特許分類】
【出願日】平成３年９月４日（１９９１．９．４）
【公開番号】特開平５−６２９３３
【公開日】平成５年３月１２日（１９９３．３．１２）
【審査請求日】平成９年７月１５日（１９９７．７．１５）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【参考文献】
【文献】特開 平３−２８６５２７（ＪＰ，Ａ）
【文献】特開 平３−９６２７６（ＪＰ，Ａ）
【文献】特開 平３−３２７０（ＪＰ，Ａ）
【文献】特開 昭６４−２７２４３（ＪＰ，Ａ）
【文献】特開 昭６３−２７２０４９（ＪＰ，Ａ）
【文献】特開 昭６３−１７２４６３（ＪＰ，Ａ）
【文献】特開 昭６２−２９０１２８（ＪＰ，Ａ）
[ Back to top ]