半導体装置及びその製造方法
【課題】半導体装置の薄型・小型化を図る。
【解決手段】半導体装置１は、上面に複数の配線層４を有し下面に前記配線層４に貫通導体５を介して電気的に接続される複数の下地電極層６を有する配線基板２と、配線基板２の上面に固定され上面に複数の電極を有する半導体チップ３と、配線基板２の上面に形成され半導体チップ３及び配線層４を選択的に覆う層間絶縁膜１０と、層間絶縁膜１０上に形成され一端側が層間絶縁膜１０を貫通して半導体チップ３の電極に接続され、他端側が層間絶縁膜１０を貫通して配線層４に接続される導体層からなる配線１３と、配線基板の上面側に設けられ、配線を覆う絶縁体からなる封止体１４と、下地電極層６に重ねて設けられる突起電極７とを有する。
【解決手段】半導体装置１は、上面に複数の配線層４を有し下面に前記配線層４に貫通導体５を介して電気的に接続される複数の下地電極層６を有する配線基板２と、配線基板２の上面に固定され上面に複数の電極を有する半導体チップ３と、配線基板２の上面に形成され半導体チップ３及び配線層４を選択的に覆う層間絶縁膜１０と、層間絶縁膜１０上に形成され一端側が層間絶縁膜１０を貫通して半導体チップ３の電極に接続され、他端側が層間絶縁膜１０を貫通して配線層４に接続される導体層からなる配線１３と、配線基板の上面側に設けられ、配線を覆う絶縁体からなる封止体１４と、下地電極層６に重ねて設けられる突起電極７とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法、特に、ＢＧＡ（Ball Grid Array ）構造及びＬＧＡ（Land Grid Array ）構造等の表面実装型の半導体装置の製造に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置の集積度向上及び小型・軽量化を図るためのパッケージ構造として、ＢＧＡ構造及びＬＧＡ構造と呼称される表面実装型の半導体装置が知られている。また、生産性を向上させるために、一括モールド方法が採用されている。
【０００３】
この一括モールド方法を採用する半導体装置の製造方法は以下のようになっている。半導体装置の製造において、最初に配線母基板が準備される。この配線母基板は縦横に製品形成部を区画配置した構造になっている。製品形成部は一面側の中央部分が半導体チップを搭載する部分になり、その周囲には複数の配線層が設けられている。また、製品形成部の他の一面（裏面）には前記配線層に貫通導体を介して電気的に接続される下地電極が設けられている。
【０００４】
このような配線母基板を準備した後、配線基板の一面側の各製品形成部に半導体チップを搭載し、その後半導体チップの各電極と製品形成部の配線層を導電性のワイヤで接続する。つぎに、配線基板の一面に絶縁性樹脂によって樹脂層を形成して前記ワイヤ及び半導体チップを覆う。つぎに、前記樹脂層で覆われない配線基板の裏面の各製品形成部の下地電極面にボール電極等の突起電極を形成する。つぎに、配線基板を樹脂層と共に製品形成部の境界で切断して複数の半導体装置を製造する（例えば、特許文献１）。
【０００５】
【特許文献１】特開２００２−１１０７１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本出願人においても、ＢＧＡ構造の半導体装置の小型・薄型化を進めている。従来のＢＧＡ構造の半導体装置では以下のような問題があることがわかった。（１）半導体チップの電極と配線層をワイヤで接続するが、ワイヤ接続構造ではワイヤは弧を描くように張られる（ループ）ことから、ループ構造故にワイヤを覆う樹脂層の厚さが厚くなり、半導体装置の薄型化が妨げられている。
【０００７】
（２）ワイヤボンディングはワイヤ接続箇所の下方領域に接続時の衝撃が加わることから、素子破壊を防止するためにもワイヤの接続位置、即ち、電極（電極パッド）は半導体チップのアクティブ領域を外れた位置に配置される。通常は矩形状の半導体チップの各辺に沿い、各辺に近接した位置に電極（電極パッド）が配される。このため、半導体装置のピン数（外部電極端子数）が多くなる程ワイヤの本数も多くなり、半導体チップの電極も増大する。電極は半導体チップの周辺に沿って並んで配置される結果、半導体装置の機能向上に伴うピン数増大に従って半導体チップも大型化し、半導体装置の小型化を妨げることになる。
【０００８】
本発明の目的は、薄型化及び小型化が可能な半導体装置及びその製造方法を提供することにある。
【０００９】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１１】
（１）半導体装置は、
上面に複数の配線層を有し、前記上面の反対面となる下面に前記配線層に貫通導体を介して電気的に接続される複数の下地電極層を有する配線基板と、
前記配線基板の上面に固定され、上面に複数の電極を有する半導体チップと、
前記配線基板の上面に形成され、前記半導体チップ及び前記配線層を選択的に覆う層間絶縁膜と、
前記層間絶縁膜上に形成され、一端側が前記層間絶縁膜を貫通して前記半導体チップの前記電極に接続され、他端側が前記層間絶縁膜を貫通して前記配線層に接続される導体層からなる配線と、
前記配線基板の上面側に設けられ、前記配線を覆う絶縁体からなる封止体と、
前記下地電極層に重ねて設けられる突起電極とを有する。
【００１２】
このような半導体装置は、以下の工程を有する製造方法で製造される。
（ａ）第１の面及び前記第１の面の反対面となる第２の面を有し、前記第１の面に縦横に区画された複数の製品形成部を有し、前記製品形成部は前記第１の面に形成される複数の配線層と、前記第２の面に形成され前記配線層に貫通導体を介して電気的に接続される複数の下地電極層とを有する構成となる配線母基板を準備する工程と、
（ｂ）前記各製品形成部の前記第１の面に上面に複数の電極を有する半導体チップを固定する工程と、
（ｃ）前記各製品形成部の前記半導体チップの固定位置を検出し、前記電極と前記配線層の位置関係を検出する工程と、
（ｄ）前記製品形成部の前記第１の面に前記半導体チップ及び前記配線層を覆う層間絶縁膜を形成する工程と、
（ｅ）前記電極と前記配線層の位置関係検出情報に基づいて前記電極及び前記配線層上の前記層間絶縁膜にコンタクト孔を形成して前記電極と前記配線層を露出させる工程と、
（ｆ）前記製品形成部の前記第１の面に形成され、かつ前記コンタクト孔を埋める導体層を形成する工程と、
（ｇ）前記電極と前記配線層の位置関係検出情報に基づいて、一端側が前記コンタクト孔を介して前記電極に接続され、他端側が前記コンタクト孔を介して前記導体層に接続される配線を形成する工程と、
（ｈ）前記製品形成部の前記第１の面を絶縁性の樹脂層で覆う工程と、
（ｉ）前記製品形成部の前記第２の面の前記下地電極層に重ねて突起電極を形成する工程と、
（ｊ）前記配線母基板を前記区画の区画線で切断して複数の半導体装置を製造する工程とを有し、
前記工程（ｅ）の前記コンタクト孔の形成及び前記工程（ｇ）の前記配線の形成はホトリソグラフィ技術とエッチング技術で形成し、かつ前記ホトリソグラフィ技術ではホトマスクを使用しない直接描画装置で形成することによって製造される。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）配線基板の導体層と半導体チップの電極はループを描くワイヤにかえて層間絶縁膜上を這って延在する導体層からなる配線によって接続するため、この配線を覆う封止体の厚さも薄くでき、半導体装置の薄型化が達成できる。
【００１４】
（ｂ）導体層形成と、その後のホトリソグラフィ技術及びエッチング技術によって形成する配線によって配線基板の導体層と半導体チップの電極を接続することから、ワイヤボンディングのように半導体チップに大きな衝撃を加えることがない。従って、半導体チップの電極をアクティブ領域上にも配置することが可能になる。
【００１５】
（ｃ）ワイヤボンディングの場合、ワイヤの直径が２５μｍ程度の場合、ボンディングパッドとなる電極の大きさは一辺が８０μｍ程度の正方形である。これに対して、導体層による配線で接続する場合には、電極の一辺が１０μｍ程度の正方形でも充分となる。この結果、電極の占める面積の低減から半導体チップの小型化を図ることができる。
【００１６】
（ｄ）導体層をホトリソグラフィ技術及びエッチング技術でパターニングして形成する配線は、その平面パターンも自由であり、自由に屈曲させて延在させることが可能になる。この結果、アクティブ領域に自由に配置する電極間にも配置できる効果がある。
【００１７】
（ｅ）上記（ｂ）乃至（ｄ）のように、ボンディングパッドとしての電極を小さくでき、電極を半導体チップのアクティブ領域上に配置することも可能になり、さらに配線は屈曲も自在なパターンとすることができることから、電極レイアウト及び配線設計の自由度が増す。従って、アクティブ領域の外側に電極を形成している従来の半導体チップ構造に比較して、アクティブ領域の外側の電極形成領域の縮小化、あるいは廃止が可能になり、半導体チップをより小型にすることもできる。半導体チップの小型化は半導体装置の小型化を促進することになる。
【００１８】
（ｆ）配線形成におけるホトリソグラフィにおいて、１０μｍ程度の解像度がある安価でスループットが高いホトマスクレス露光装置、即ち、直接描画装置で形成することが可能になり、半導体装置の製造コスト低減も達成できる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００２０】
図１乃至図２３は本発明の実施例１の半導体装置に係わる図であり、図１乃至図３は半導体装置の構造に係わる図であり、図４乃至２３は半導体装置の製造方法に係わる図である。図２４乃至図２６は本実施例１の変形例を示す図である。
【００２１】
本実施例１の半導体装置１は図１乃至図３に示すような構造になっている。図１は半導体装置の断面図、図２は封止体を一部除いた半導体装置の平面図、図３は半導体装置の底面図である。
【００２２】
半導体装置１は矩形状（例えば、正方形）の配線基板２を有している。この配線基板２の第１の面２ａ（図１では上面）の中央部分には、図１及び図２に示すように、半導体チップ３が図示しない接着剤を介して搭載（固定）されている。半導体チップ３を外れる周囲の配線基板領域（第２の面）には、配線層４が複数設けられている。配線層４は配線基板２の中央から外側に向かう細長片となり、例えば、配線基板２の各辺に直交する方向に延在する構造になっている。
【００２３】
図１に示すように、各配線層４の外端近傍には配線基板２を貫通する導体５が設けられている。この導体５は、配線基板２の第１の面２ａと反対面となる第２の面２ｂに設けられた、特に限定はされないが、円形の下地電極６と電気的に接続されている。この下地電極６には突起電極７が重ねて形成されている。本実施例１では突起電極７は、例えば、半田からなるボール電極で形成されている。突起電極７は、図３に示すように矩形枠状に配列されている。配線基板２は、例えば、厚さ２００μｍ程度のガラスエポキシ樹脂板からなっている。また、配線層４及び下地電極６の表面は、配線１３や突起電極７との接続状態を良好とするメッキ膜（図示せず）が形成されている。
【００２４】
配線基板２の第１の面２ａ側には絶縁性樹脂からなる層間絶縁膜１０が全体に形成され、半導体チップ３及び配線層４を覆っている。層間絶縁膜１０は、例えば、１０〜２０μｍの厚さのポリイミド樹脂で形成されている。層間絶縁膜１０の半導体チップ３の各電極（図２及び図１０参照：電極９）及び配線層４の内端側を覆う層間絶縁膜１０部分にはコンタクト孔１１，１２が設けられている。このコンタクト孔１１，１２の形成によって電極９（電極パッド９）及び配線層４は露出することになる。そして、コンタクト孔１１の底に露出する電極と、これに対応する配線層４（コンタクト孔１２の底に露出する配線層４）は層間絶縁膜１０上に這うように形成される導体層からなる配線１３によって電気的に接続されている。導体層は導体ペーストの塗布、印刷等によって形成される。
【００２５】
また、配線基板２の第１の面２ａ全体には絶縁性樹脂からなる封止体１４が形成されている。実施例１では、封止体１４はトランスファモールディングによって平坦に形成された絶縁性の樹脂層を切断することによって形成されている。従って、封止体１４の上面は平坦な面になっている。
【００２６】
封止体１４の厚さはワイヤボンディング構造の封止体の厚さに比較して充分薄くなる。この封止体１４の薄型化はそのまま半導体装置１の薄型化となる。
【００２７】
つぎに、半導体装置１の製造方法について、図４乃至図２３を参照して説明する。図４は本実施例１の半導体装置の製造方法を示すフローチャートである。
【００２８】
本実施例１の半導体装置１は、図４のフローチャートで示すように、配線母基板準備Ｓ０１、半導体チップ搭載Ｓ０２、半導体チップ固定位置検出Ｓ０３，層間絶縁膜形成Ｓ０４、層間絶縁膜に配線層形成用開口部形成（マスクレス）Ｓ０５、導体層形成Ｓ０６、導体層選択的除去による配線形成Ｓ０７、樹脂層形成Ｓ０８、突起電極形成Ｓ０９、配線母基板及び樹脂層切断Ｓ１０の各工程を経て製造される。
【００２９】
半導体装置１の製造では、図５に示すように、配線母基板２０が準備される（Ｓ０１）。配線母基板２０は、第１の面２ａ及び第１の面２ａの反対面となる第２の面２ｂ（図８参照）を有する配線基板からなっている。配線母基板２０は、例えば、厚さ２００μｍ程度のガラスエポキシ樹脂板からなっている。
【００３０】
配線母基板２０は、図５に示すように、その平面方向に区画された製品形成部２１を複数有する構造になっている。製品形成部２１は、縦横にマトリックス状に整列配置されている。製品形成部２１は１個の半導体装置が製造される部分である。図５において各製品形成部２１の境界を太い線で示してあるが、実際の配線母基板２０にはこのような線は存在しておらず、説明の便宜上設けた線である。なお、以降の説明においては、主としてこの単一の製品形成部２１で半導体装置の製造方法について説明する。
【００３１】
製品形成部２１は、図６乃至図８に示すような構造になっている。図６は製品形成部２１の第１の面２ａを示す平面図、図７は製品形成部２１の第２の面を示す底面図、図８は図６のＸ−Ｘに沿う断面図である。
【００３２】
製品形成部２１は、区画されて矩形状（例えば、正方形）の領域となっている。この矩形状の製品形成部２１において、図６に示すように、配線母基板２０の第１の面２ａには配線層４が複数形成されている。製品形成部２１において、配線母基板２０の中央領域は半導体チップが固定される領域である。そこで、この半導体チップが固定される領域を外れた周囲に配線層４が設けられている。配線層４は配線母基板２０の中央から外側に向かう細長片となり、例えば、製品形成部２１の各辺に直交する方向に延在する構造になっている。配線層４は各辺に沿って所定間隔で複数並列状態で配置されている。
【００３３】
また、配線層４の外端近傍部分に対応する配線母基板２０の第２の面２ｂには、図７に示すように、特に限定はされないが、円形の下地電極６が形成されている。そして、この下地電極６とその上に対面する配線層４は配線母基板２０を貫通する導体５によって電気的に接続されている。図９には配線層４と下地電極６を接続する導体５を模式的に表示してある。配線層４及び導体５並びに下地電極６は導体ペースト等を塗布あるいは印刷しかつパターニングされて形成されている。配線層４及び下地電極６は、１０μｍ程度の厚さになっている。
【００３４】
このような製品形成部２１に対して、図１０及び図１１に示すように、配線母基板２０の第１の面２ａに図示しない接着剤を介して半導体チップ３が位置決め固定（搭載）される（Ｓ０２）。半導体チップ３の上面には電極（電極パッド）９が位置することになる。図１０に示すように、本実施例１では、正確なる位置決めによる搭載によって、各配線層４の延長線上に電極９が位置するようになっている。しかし、図１２に示すように、場合によっては一部の半導体チップ３は位置ずれを起こして搭載される場合もある。図１２において、薄黒く色付けされた半導体チップ３が位置ずれチップ３ａである。この位置ずれチップ３ａにおいては配線層４の延長線上から電極９が外れるものもあることになる。なお、使用する接着剤によっては配線母基板２０の第１の面２ａに導体層によるボンディングパッドを形成しておいてもよい。
【００３５】
つぎに、配線母基板２０の各製品形成部２１における半導体チップ３の固定位置を検出し、配線層４に対する電極９の位置関係を検出する（Ｓ０３）。
【００３６】
つぎに、図１３に示すように、配線母基板２０の第１の面２ａ全域に層間絶縁膜１０を形成する（Ｓ０４）。層間絶縁膜１０は、例えば、１０〜２０μｍの厚さのポリイミド樹脂で形成する。
【００３７】
つぎに、層間絶縁膜１０にホトリソグラフィ技術とエッチング技術によって、配線層形成用の開口部を形成する（Ｓ０５）。このため、図１３に示すように、層間絶縁膜１０を覆うようにホトレジスト膜２５を形成し、その後ホトマスクを使用しない直接描画装置（マスクレス露光装置）の描画部２６から電子線２７をホトレジスト膜２５の所定箇所に照射して部分的にホトレジスト膜２５を感光させる。図１３に示すように、感光部２８，２９は前述のコンタクト孔１１，１２を形成する部分に対応し、半導体チップ３の電極９上及び配線層４上となる。つぎに、ホトレジスト膜２５を現像処理して感光部２８，２９を除去し、さらにエッチング処理する。これにより、感光部２８，２９に対応した層間絶縁膜１０がエッチングされ、図１４及び図１５に示すように、層間絶縁膜１０にコンタクト孔１１，１２が形成される。コンタクト孔１１の底には電極９が露出し、コンタクト孔１２の底には配線層４が露出することになる。
【００３８】
このコンタクト孔１１，１２の形成における直接描画装置による露光（感光）処理においては、工程Ｓ０３の検出情報のもと露光が行われる。即ち、半導体チップ固定位置検出Ｓ０３においては、配線母基板２０の各製品形成部２１における半導体チップ３の固定位置検出が行われる。そして、所定域の位置ずれに対しては良なる判定が行われる。しかし、図１２に示すような大きな位置ずれにある位置ずれチップ３ａでは不良と判定され、その位置ずれ情報が蓄積される。位置ずれチップ３ａは、設計基準のもとにコンタクト孔１１を形成した場合、コンタクト孔１１は電極９から外れ、コンタクト孔１１の底に電極９が位置しなくなったり、あるいは電極９の一部しか露出しない状態となる。この結果、配線１３を形成した場合、電極９と配線層４が電気的に接続されなくなったり、あるいは接続されても細くショート不良の原因となることになる。
【００３９】
そこで、本実施例１では、位置ずれチップ３ａの場合、直接描画装置が工程Ｓ０３の検出情報に基づいて露光位置を自動的に修正するようになっている。図１６は配線母基板２０に位置ずれして搭載された半導体チップ３（位置ずれチップ３ａ）を示す模式図である。図１６にはコンタクト孔１１，１２も表示してある。
【００４０】
半導体チップの固定位置の位置ずれを検出する場合、図１６に示すように、Ｘ軸及びＹ軸の原点位置Ｏ（０，０）に対する半導体チップ３の位置ずれを検出する。例えば、半導体チップ３の所定の角部Ｐ（ｘ，ｙ）の座標を検出するとともに、Ｘ軸に対する半導体チップ３の一辺の傾斜角θを求める。半導体チップ３は、例えば、シリコン基板をクラッキング（劈開）やダイシング等によって切断することから、そのサイズはばらつきがある。そこで、例えば、ダイシング領域（ライン）の内側の線が交差する角部をＰとし、ダイシング領域（ライン）の内側の線のＸ軸に対する傾斜角θを求める。これにより、配線層４に対する電極９の位置関係を確認できることになる。この検出情報を基にしてホトレジスト膜２５の感光部２８，２９が形成される。なお、配線層４の位置ばらつきが大きい場合には、各製品形成部２１における配線層４及び電極９の位置を検出し、この検出情報に基づいてコンタクト孔１１，１２を形成するようにしてもよい。
【００４１】
つぎに、図１６に示すように、配線母基板２０の第１の面２ａ全体に導体層１３ａを形成する（Ｓ０６）。導体層１３ａは導体ペーストの塗布，印刷等によって形成される。導体層１３ａは、例えば、厚さ１０μｍ程度に形成される。
【００４２】
つぎに、この導体層１３ａをホトリソグラフィ技術とエッチング技術によってパターニングして、所定のコンタクト孔１１の底に露出する電極９と所定のコンタクト孔１２の底に露出する配線層４を電気的に接続する配線１３を形成する。このため、図１７に示すように、導体層１３ａを覆うようにホトレジスト膜３５を形成し、その後工程Ｓ０５の場合と同様に直接描画装置の描画部２６から出射される電子線２７を、ホトレジスト膜３５の所定長さ領域ａに亘って照射して所定のコンタクト孔１１部分から所定のコンタクト孔１２部分のホトレジスト膜３５を感光させる。その後、ホトレジスト膜３５を現像処理する。ホトレジスト膜３５は現像によって感光部分が残留するホトレジストを形成する。そこで、残留したホトレジスト膜３５をエッチングマスクとして導体層１３ａをエッチングすることによって、図１８及び図１９に示すように、電極９と配線層４を電気的に接続する配線１３が形成されることになる（Ｓ０７）。本実施例１では、配線１３は直線的に延在するパターンとなるが、描画部２６を屈曲させて移動しながら露光を行うことによって屈曲するパターンも形成することができる。
【００４３】
つぎに、図２０に示すように、配線母基板２０の第１の面２ａ側全体を絶縁性の樹脂層１４ａで覆う（Ｓ０８）。樹脂層１４ａは、特に限定はされないが、トランスファモールディング装置によって形成する。このため、図２１に示すように、樹脂層１４ａの上面は平坦になる。図２１は図２０のＸ−Ｘ線に沿う一部の断面図である。樹脂層１４ａは、例えば、エポキシ樹脂で形成されている。
【００４４】
つぎに、配線母基板２０の第２の面２ｂを上面とした状態で、第２の面２ｂに露出する下地電極６に重ねて突起電極７を形成する（Ｓ０９）。突起電極７は、例えば、半田ボールを取り付け、かつリフロー（再加熱処理）によって半球状に形成することによって形成する。
【００４５】
つぎに、図２３に示すように、配線母基板２０を各製品形成部２１の境界線で切断して複数の半導体装置１を製造する（Ｓ１０）。図２３は配線母基板２０の第１の面２ａを上面とした状態で分割したものを示す。この分割によって、図１乃至図３に示す半導体装置１が製造される。配線母基板２０は分割されて配線基板２となり、樹脂層１４ａは分割されて封止体１４となる。
【００４６】
図２４乃至図２６は本実施例１の変形例である半導体装置の断面図である。図２４の半導体装置１は本実施例１の変形例１である半導体装置である。この半導体装置１は、実施例１の半導体装置１において、下地電極６に平坦な導体層（ランド）７ａを形成して突起電極を形成したものである。即ち、この半導体装置１はＬＧＡ構造の半導体装置となっている。平坦な導体層（ランド）７ａは印刷等によって形成でき、半導体装置１の製造コスト低減が可能になる。
【００４７】
図２５の半導体装置１は本実施例１の変形例２である半導体装置である。図２５の半導体装置１は実施例１のように封止体１４をトランスファモールディングによって形成することなく、ポリイミド樹脂等の絶縁性樹脂を塗布して形成したものである。この封止体１４は１０μｍ前後と薄くできるため、さらに半導体装置１の薄型化が可能になる。
【００４８】
図２６の半導体装置１は本実施例１の変形例３である半導体装置である。図２６の半導体装置１は、実施例１の半導体装置１において、配線基板２の第１の面２ａに窪み４０を形成し、この窪み４０内に半導体チップ３を搭載した構造になっている。この半導体装置１は窪み４０の深さ分半導体チップ３の上面の高さが低くなることから、半導体装置１の厚さを窪み４０の深さ分薄くすることができる。
【００４９】
本実施例１によれば以下の効果を有する。
（１）配線基板２の配線層４と半導体チップ３の電極９はループを描くワイヤにかえて層間絶縁膜１０上を這って延在する導体層からなる配線１３によって接続するため、この配線１３を覆う封止体１４の厚さも薄くでき、半導体装置１の薄型化が達成できる。
【００５０】
（２）導体層形成と、その後のホトリソグラフィ技術及びエッチング技術によって形成する配線１３によって配線基板２の配線層４と半導体チップ３の電極９を接続することから、ワイヤボンディングのように半導体チップ３に大きな衝撃を加えることがない。従って、半導体チップ３の電極９をアクティブ領域上にも配置することが可能になる。
【００５１】
（３）ワイヤボンディングの場合、ワイヤの直径が２５μｍ程度の場合、ボンディングパッドとなる電極の大きさは一辺が８０μｍ程度の正方形である。これに対して、導体層による配線１３で接続する場合には、電極９の一辺が１０μｍ程度の正方形でも充分となる。この結果、電極９の占める面積の低減から半導体チップ３の小型化を図ることができる。
【００５２】
（４）上記（２）及び（３）のように、ボンディングパッドとしての電極９を小さくでき、電極９を半導体チップ３のアクティブ領域上に配置することも可能になることから、電極レイアウトの自由度が増す。従って、アクティブ領域の外側に電極を形成している従来の半導体チップ構造に比較して、アクティブ領域の外側の電極形成領域の縮小化、あるいは廃止が可能になり、半導体チップ３をより小型にすることもできる。半導体チップ３の小型化は半導体装置１の小型化を促進することになる。
【００５３】
（５）配線１３の形成におけるホトリソグラフィにおいて、１０μｍ程度の解像度がある安価でスループットが高いホトマスクレス露光装置、即ち、直接描画装置で形成することが可能になり、半導体装置１の製造コスト低減も達成できる。
【００５４】
（６）ＬＧＡ構造の半導体装置１の場合には製造コスト低減が可能になる。
【００５５】
（７）封止体１４を絶縁性樹脂の塗布によって形成した半導体装置１ではさらに半導体装置１の薄型化が可能になる。
【００５６】
（８）配線基板２に窪み４０を設け、この窪み４０内に半導体チップ３を搭載した半導体装置１では窪み４０の深さ分薄型化が図れる。
【実施例２】
【００５７】
図２７及び図２８は本発明の実施例２の半導体装置に係わる図であり、図２７は半導体装置の断面図、図２８は半導体装置の一部の封止体を除去した平面図である。
【００５８】
本実施例２の半導体装置１は、図１の半導体装置１において、半導体チップ３のグランド電位（ＧＮＤ）となる電極９に接続される配線１３は半導体チップ３上の層間絶縁膜１０上に所定の面積を有して広がる導体層からなるシールド配線部４５に接続される構造になっている。図２８は封止体１４を一部取り除いた平面図であり、層間絶縁膜１０上に形成される導体層からなる配線１３及びシールド配線部４５が示されている。
【００５９】
図２８では、半導体チップ３のグランド電極に接続される４本の配線１３がシールド配線部４５に連なっている。シールド配線部４５は配線１３を形成する際の導体層１３ａのパターニングの際形成すればよい。
【００６０】
本実施例２の半導体装置１は、半導体チップ３全体が層間絶縁膜１０上のシールド配線部４５でシールドされることから、半導体装置１が安定動作し、信頼性が高くなる。
【実施例３】
【００６１】
図２９は本発明の実施例３である半導体装置の模式的平面図である。本実施例３の半導体装置１は、実施例１の半導体装置１において、半導体チップ３の電極９と配線基板２の第１の面２ａに設けられた配線層４を接続する配線１３を必要に応じて屈曲させたものである。また、半導体チップ３のグランド電極に接続される配線１３（グランド配線）を他の配線（例えば、信号配線）に比較して太くしたものである。太くする配線は前記グランド配線以外に電源を供給する電源電位配線にも適用できる。
【００６２】
配線１３を屈曲させることによって電極９を半導体チップ３のいかなる位置に配置することができる。これは配線１３による電極９との接続において、（１）従来のワイヤボンディング法のように半導体チップ３のアクティブ領域にボンディングのための衝撃によるダメージを与えることがないことによって可能になり、（２）配線１３を直接描画装置を使用して形成することにより可能となるものである。
【００６３】
また、配線の太さの調整は直接描画装置の電子線２７の太さの調整で自由に決めることができる。図２９では太い線で示す配線がグランド配線１３ｄである。
【００６４】
本実施例３の半導体装置１では、導体層１３ａをホトリソグラフィ技術及びエッチング技術でパターニングして配線１３を形成することから、配線パターンは屈曲も含めて自由に選択できる。また、電極９には衝撃が加えられることもないので、電極９を半導体チップ３のアクティブ領域上に自由に配置することが可能になる。また、ボンディングパッドとしての電極９を小さくできる。従って、電極９を小さくできること、電極９を半導体チップ３のアクティブ領域上に配置することが可能になること、さらに配線１３を屈曲も含めて自在なパターンとすることができることから、半導体装置１の製造における電極レイアウト及び配線設計の自由度が増す。従って、本実施例３の半導体装置１においては、アクティブ領域の外側に電極を形成している従来の半導体チップ構造に比較して、半導体チップ３のアクティブ領域の外側の電極形成領域の縮小化、あるいは廃止が可能になり、半導体チップ３をより小型にすることもできる。半導体チップ３の小型化は半導体装置１の小型化を促進することになる。
【００６５】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施例１である半導体装置の断面図である。
【図２】実施例１の半導体装置の封止体を一部除いた平面図である。
【図３】実施例１の半導体装置の底面図である。
【図４】実施例１の半導体装置の製造方法を示すフローチャートである。
【図５】実施例１の半導体装置の製造で使用する配線母基板の第１の面を示す平面図である。
【図６】前記配線母基板の製品形成部の平面図である。
【図７】前記製品形成部の第２の面を示す底面図である。
【図８】図６のＸ−Ｘに沿う断面図である。
【図９】前記配線母基板の上下面の配線を接続する導体を表記した製品形成部の平面図である。
【図１０】半導体チップを搭載した前記製品形成部の平面図である。
【図１１】図１０のＸ−Ｘに沿う断面図である。
【図１２】半導体チップを搭載した前記配線母基板を示す模式的平面図である。
【図１３】描画装置で前記製品形成部の上面に形成したホトレジスト膜を選択的に感光させる状態を示す模式図である。
【図１４】前記製品形成部の上面に形成した層間絶縁膜に選択的にスルーホールを形成した状態を示す平面図である。
【図１５】図１４のＸ−Ｘに沿う断面図である。
【図１６】前記配線母基板に位置ずれして搭載された半導体チップを示す模式図である。
【図１７】描画装置で前記製品形成部の上面に形成した導体層上のホトレジスト膜を選択的に感光させる状態を示す模式図である。
【図１８】層間絶縁膜上に選択的に形成された配線を示す前記配線母基板の平面図である。
【図１９】図１８のＸ−Ｘに沿う断面図である。
【図２０】上面に樹脂層を形成した前記配線母基板の平面図である。
【図２１】図１９のＸ−Ｘに沿う単一の前記配線母基板の断面図である。
【図２２】第２の面を上面として第２の面に突起電極を形成した前記製品形成部の断面図である。
【図２３】前記配線母基板を分割して製造された複数の半導体装置を示す平面図である。
【図２４】本実施例１の変形例１である半導体装置の断面図である。
【図２５】本実施例１の変形例２である半導体装置の断面図である。
【図２６】本実施例１の変形例３である半導体装置の断面図である。
【図２７】本発明の実施例２である半導体装置の断面図である。
【図２８】本実施例２の半導体装置の一部の封止体を除去した平面図である。
【図２９】本発明の実施例３である半導体装置の模式図である。
【符号の説明】
【００６７】
１…半導体装置、２…配線基板、２ａ…第１の面、２ｂ…第２の面、３…半導体チップ、３ａ…位置ずれチップ、４…配線層、５…導体、６…下地電極、７…突起電極、７ａ…平坦な導体層（ランド）、９…電極（電極パッド）、１０…層間絶縁膜、１１，１２…コンタクト孔、１３…配線、１３ａ…導体層、１３ｄ…グランド配線、１４…封止体、１４ａ…樹脂層、２０…配線母基板、２１…製品形成部、２５…ホトレジスト膜、２６…描画部、２７…電子線、２８，２９…感光部、３５…ホトレジスト膜、４０…窪み、４５…シールド配線部。
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法、特に、ＢＧＡ（Ball Grid Array ）構造及びＬＧＡ（Land Grid Array ）構造等の表面実装型の半導体装置の製造に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置の集積度向上及び小型・軽量化を図るためのパッケージ構造として、ＢＧＡ構造及びＬＧＡ構造と呼称される表面実装型の半導体装置が知られている。また、生産性を向上させるために、一括モールド方法が採用されている。
【０００３】
この一括モールド方法を採用する半導体装置の製造方法は以下のようになっている。半導体装置の製造において、最初に配線母基板が準備される。この配線母基板は縦横に製品形成部を区画配置した構造になっている。製品形成部は一面側の中央部分が半導体チップを搭載する部分になり、その周囲には複数の配線層が設けられている。また、製品形成部の他の一面（裏面）には前記配線層に貫通導体を介して電気的に接続される下地電極が設けられている。
【０００４】
このような配線母基板を準備した後、配線基板の一面側の各製品形成部に半導体チップを搭載し、その後半導体チップの各電極と製品形成部の配線層を導電性のワイヤで接続する。つぎに、配線基板の一面に絶縁性樹脂によって樹脂層を形成して前記ワイヤ及び半導体チップを覆う。つぎに、前記樹脂層で覆われない配線基板の裏面の各製品形成部の下地電極面にボール電極等の突起電極を形成する。つぎに、配線基板を樹脂層と共に製品形成部の境界で切断して複数の半導体装置を製造する（例えば、特許文献１）。
【０００５】
【特許文献１】特開２００２−１１０７１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本出願人においても、ＢＧＡ構造の半導体装置の小型・薄型化を進めている。従来のＢＧＡ構造の半導体装置では以下のような問題があることがわかった。（１）半導体チップの電極と配線層をワイヤで接続するが、ワイヤ接続構造ではワイヤは弧を描くように張られる（ループ）ことから、ループ構造故にワイヤを覆う樹脂層の厚さが厚くなり、半導体装置の薄型化が妨げられている。
【０００７】
（２）ワイヤボンディングはワイヤ接続箇所の下方領域に接続時の衝撃が加わることから、素子破壊を防止するためにもワイヤの接続位置、即ち、電極（電極パッド）は半導体チップのアクティブ領域を外れた位置に配置される。通常は矩形状の半導体チップの各辺に沿い、各辺に近接した位置に電極（電極パッド）が配される。このため、半導体装置のピン数（外部電極端子数）が多くなる程ワイヤの本数も多くなり、半導体チップの電極も増大する。電極は半導体チップの周辺に沿って並んで配置される結果、半導体装置の機能向上に伴うピン数増大に従って半導体チップも大型化し、半導体装置の小型化を妨げることになる。
【０００８】
本発明の目的は、薄型化及び小型化が可能な半導体装置及びその製造方法を提供することにある。
【０００９】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１１】
（１）半導体装置は、
上面に複数の配線層を有し、前記上面の反対面となる下面に前記配線層に貫通導体を介して電気的に接続される複数の下地電極層を有する配線基板と、
前記配線基板の上面に固定され、上面に複数の電極を有する半導体チップと、
前記配線基板の上面に形成され、前記半導体チップ及び前記配線層を選択的に覆う層間絶縁膜と、
前記層間絶縁膜上に形成され、一端側が前記層間絶縁膜を貫通して前記半導体チップの前記電極に接続され、他端側が前記層間絶縁膜を貫通して前記配線層に接続される導体層からなる配線と、
前記配線基板の上面側に設けられ、前記配線を覆う絶縁体からなる封止体と、
前記下地電極層に重ねて設けられる突起電極とを有する。
【００１２】
このような半導体装置は、以下の工程を有する製造方法で製造される。
（ａ）第１の面及び前記第１の面の反対面となる第２の面を有し、前記第１の面に縦横に区画された複数の製品形成部を有し、前記製品形成部は前記第１の面に形成される複数の配線層と、前記第２の面に形成され前記配線層に貫通導体を介して電気的に接続される複数の下地電極層とを有する構成となる配線母基板を準備する工程と、
（ｂ）前記各製品形成部の前記第１の面に上面に複数の電極を有する半導体チップを固定する工程と、
（ｃ）前記各製品形成部の前記半導体チップの固定位置を検出し、前記電極と前記配線層の位置関係を検出する工程と、
（ｄ）前記製品形成部の前記第１の面に前記半導体チップ及び前記配線層を覆う層間絶縁膜を形成する工程と、
（ｅ）前記電極と前記配線層の位置関係検出情報に基づいて前記電極及び前記配線層上の前記層間絶縁膜にコンタクト孔を形成して前記電極と前記配線層を露出させる工程と、
（ｆ）前記製品形成部の前記第１の面に形成され、かつ前記コンタクト孔を埋める導体層を形成する工程と、
（ｇ）前記電極と前記配線層の位置関係検出情報に基づいて、一端側が前記コンタクト孔を介して前記電極に接続され、他端側が前記コンタクト孔を介して前記導体層に接続される配線を形成する工程と、
（ｈ）前記製品形成部の前記第１の面を絶縁性の樹脂層で覆う工程と、
（ｉ）前記製品形成部の前記第２の面の前記下地電極層に重ねて突起電極を形成する工程と、
（ｊ）前記配線母基板を前記区画の区画線で切断して複数の半導体装置を製造する工程とを有し、
前記工程（ｅ）の前記コンタクト孔の形成及び前記工程（ｇ）の前記配線の形成はホトリソグラフィ技術とエッチング技術で形成し、かつ前記ホトリソグラフィ技術ではホトマスクを使用しない直接描画装置で形成することによって製造される。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）配線基板の導体層と半導体チップの電極はループを描くワイヤにかえて層間絶縁膜上を這って延在する導体層からなる配線によって接続するため、この配線を覆う封止体の厚さも薄くでき、半導体装置の薄型化が達成できる。
【００１４】
（ｂ）導体層形成と、その後のホトリソグラフィ技術及びエッチング技術によって形成する配線によって配線基板の導体層と半導体チップの電極を接続することから、ワイヤボンディングのように半導体チップに大きな衝撃を加えることがない。従って、半導体チップの電極をアクティブ領域上にも配置することが可能になる。
【００１５】
（ｃ）ワイヤボンディングの場合、ワイヤの直径が２５μｍ程度の場合、ボンディングパッドとなる電極の大きさは一辺が８０μｍ程度の正方形である。これに対して、導体層による配線で接続する場合には、電極の一辺が１０μｍ程度の正方形でも充分となる。この結果、電極の占める面積の低減から半導体チップの小型化を図ることができる。
【００１６】
（ｄ）導体層をホトリソグラフィ技術及びエッチング技術でパターニングして形成する配線は、その平面パターンも自由であり、自由に屈曲させて延在させることが可能になる。この結果、アクティブ領域に自由に配置する電極間にも配置できる効果がある。
【００１７】
（ｅ）上記（ｂ）乃至（ｄ）のように、ボンディングパッドとしての電極を小さくでき、電極を半導体チップのアクティブ領域上に配置することも可能になり、さらに配線は屈曲も自在なパターンとすることができることから、電極レイアウト及び配線設計の自由度が増す。従って、アクティブ領域の外側に電極を形成している従来の半導体チップ構造に比較して、アクティブ領域の外側の電極形成領域の縮小化、あるいは廃止が可能になり、半導体チップをより小型にすることもできる。半導体チップの小型化は半導体装置の小型化を促進することになる。
【００１８】
（ｆ）配線形成におけるホトリソグラフィにおいて、１０μｍ程度の解像度がある安価でスループットが高いホトマスクレス露光装置、即ち、直接描画装置で形成することが可能になり、半導体装置の製造コスト低減も達成できる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００２０】
図１乃至図２３は本発明の実施例１の半導体装置に係わる図であり、図１乃至図３は半導体装置の構造に係わる図であり、図４乃至２３は半導体装置の製造方法に係わる図である。図２４乃至図２６は本実施例１の変形例を示す図である。
【００２１】
本実施例１の半導体装置１は図１乃至図３に示すような構造になっている。図１は半導体装置の断面図、図２は封止体を一部除いた半導体装置の平面図、図３は半導体装置の底面図である。
【００２２】
半導体装置１は矩形状（例えば、正方形）の配線基板２を有している。この配線基板２の第１の面２ａ（図１では上面）の中央部分には、図１及び図２に示すように、半導体チップ３が図示しない接着剤を介して搭載（固定）されている。半導体チップ３を外れる周囲の配線基板領域（第２の面）には、配線層４が複数設けられている。配線層４は配線基板２の中央から外側に向かう細長片となり、例えば、配線基板２の各辺に直交する方向に延在する構造になっている。
【００２３】
図１に示すように、各配線層４の外端近傍には配線基板２を貫通する導体５が設けられている。この導体５は、配線基板２の第１の面２ａと反対面となる第２の面２ｂに設けられた、特に限定はされないが、円形の下地電極６と電気的に接続されている。この下地電極６には突起電極７が重ねて形成されている。本実施例１では突起電極７は、例えば、半田からなるボール電極で形成されている。突起電極７は、図３に示すように矩形枠状に配列されている。配線基板２は、例えば、厚さ２００μｍ程度のガラスエポキシ樹脂板からなっている。また、配線層４及び下地電極６の表面は、配線１３や突起電極７との接続状態を良好とするメッキ膜（図示せず）が形成されている。
【００２４】
配線基板２の第１の面２ａ側には絶縁性樹脂からなる層間絶縁膜１０が全体に形成され、半導体チップ３及び配線層４を覆っている。層間絶縁膜１０は、例えば、１０〜２０μｍの厚さのポリイミド樹脂で形成されている。層間絶縁膜１０の半導体チップ３の各電極（図２及び図１０参照：電極９）及び配線層４の内端側を覆う層間絶縁膜１０部分にはコンタクト孔１１，１２が設けられている。このコンタクト孔１１，１２の形成によって電極９（電極パッド９）及び配線層４は露出することになる。そして、コンタクト孔１１の底に露出する電極と、これに対応する配線層４（コンタクト孔１２の底に露出する配線層４）は層間絶縁膜１０上に這うように形成される導体層からなる配線１３によって電気的に接続されている。導体層は導体ペーストの塗布、印刷等によって形成される。
【００２５】
また、配線基板２の第１の面２ａ全体には絶縁性樹脂からなる封止体１４が形成されている。実施例１では、封止体１４はトランスファモールディングによって平坦に形成された絶縁性の樹脂層を切断することによって形成されている。従って、封止体１４の上面は平坦な面になっている。
【００２６】
封止体１４の厚さはワイヤボンディング構造の封止体の厚さに比較して充分薄くなる。この封止体１４の薄型化はそのまま半導体装置１の薄型化となる。
【００２７】
つぎに、半導体装置１の製造方法について、図４乃至図２３を参照して説明する。図４は本実施例１の半導体装置の製造方法を示すフローチャートである。
【００２８】
本実施例１の半導体装置１は、図４のフローチャートで示すように、配線母基板準備Ｓ０１、半導体チップ搭載Ｓ０２、半導体チップ固定位置検出Ｓ０３，層間絶縁膜形成Ｓ０４、層間絶縁膜に配線層形成用開口部形成（マスクレス）Ｓ０５、導体層形成Ｓ０６、導体層選択的除去による配線形成Ｓ０７、樹脂層形成Ｓ０８、突起電極形成Ｓ０９、配線母基板及び樹脂層切断Ｓ１０の各工程を経て製造される。
【００２９】
半導体装置１の製造では、図５に示すように、配線母基板２０が準備される（Ｓ０１）。配線母基板２０は、第１の面２ａ及び第１の面２ａの反対面となる第２の面２ｂ（図８参照）を有する配線基板からなっている。配線母基板２０は、例えば、厚さ２００μｍ程度のガラスエポキシ樹脂板からなっている。
【００３０】
配線母基板２０は、図５に示すように、その平面方向に区画された製品形成部２１を複数有する構造になっている。製品形成部２１は、縦横にマトリックス状に整列配置されている。製品形成部２１は１個の半導体装置が製造される部分である。図５において各製品形成部２１の境界を太い線で示してあるが、実際の配線母基板２０にはこのような線は存在しておらず、説明の便宜上設けた線である。なお、以降の説明においては、主としてこの単一の製品形成部２１で半導体装置の製造方法について説明する。
【００３１】
製品形成部２１は、図６乃至図８に示すような構造になっている。図６は製品形成部２１の第１の面２ａを示す平面図、図７は製品形成部２１の第２の面を示す底面図、図８は図６のＸ−Ｘに沿う断面図である。
【００３２】
製品形成部２１は、区画されて矩形状（例えば、正方形）の領域となっている。この矩形状の製品形成部２１において、図６に示すように、配線母基板２０の第１の面２ａには配線層４が複数形成されている。製品形成部２１において、配線母基板２０の中央領域は半導体チップが固定される領域である。そこで、この半導体チップが固定される領域を外れた周囲に配線層４が設けられている。配線層４は配線母基板２０の中央から外側に向かう細長片となり、例えば、製品形成部２１の各辺に直交する方向に延在する構造になっている。配線層４は各辺に沿って所定間隔で複数並列状態で配置されている。
【００３３】
また、配線層４の外端近傍部分に対応する配線母基板２０の第２の面２ｂには、図７に示すように、特に限定はされないが、円形の下地電極６が形成されている。そして、この下地電極６とその上に対面する配線層４は配線母基板２０を貫通する導体５によって電気的に接続されている。図９には配線層４と下地電極６を接続する導体５を模式的に表示してある。配線層４及び導体５並びに下地電極６は導体ペースト等を塗布あるいは印刷しかつパターニングされて形成されている。配線層４及び下地電極６は、１０μｍ程度の厚さになっている。
【００３４】
このような製品形成部２１に対して、図１０及び図１１に示すように、配線母基板２０の第１の面２ａに図示しない接着剤を介して半導体チップ３が位置決め固定（搭載）される（Ｓ０２）。半導体チップ３の上面には電極（電極パッド）９が位置することになる。図１０に示すように、本実施例１では、正確なる位置決めによる搭載によって、各配線層４の延長線上に電極９が位置するようになっている。しかし、図１２に示すように、場合によっては一部の半導体チップ３は位置ずれを起こして搭載される場合もある。図１２において、薄黒く色付けされた半導体チップ３が位置ずれチップ３ａである。この位置ずれチップ３ａにおいては配線層４の延長線上から電極９が外れるものもあることになる。なお、使用する接着剤によっては配線母基板２０の第１の面２ａに導体層によるボンディングパッドを形成しておいてもよい。
【００３５】
つぎに、配線母基板２０の各製品形成部２１における半導体チップ３の固定位置を検出し、配線層４に対する電極９の位置関係を検出する（Ｓ０３）。
【００３６】
つぎに、図１３に示すように、配線母基板２０の第１の面２ａ全域に層間絶縁膜１０を形成する（Ｓ０４）。層間絶縁膜１０は、例えば、１０〜２０μｍの厚さのポリイミド樹脂で形成する。
【００３７】
つぎに、層間絶縁膜１０にホトリソグラフィ技術とエッチング技術によって、配線層形成用の開口部を形成する（Ｓ０５）。このため、図１３に示すように、層間絶縁膜１０を覆うようにホトレジスト膜２５を形成し、その後ホトマスクを使用しない直接描画装置（マスクレス露光装置）の描画部２６から電子線２７をホトレジスト膜２５の所定箇所に照射して部分的にホトレジスト膜２５を感光させる。図１３に示すように、感光部２８，２９は前述のコンタクト孔１１，１２を形成する部分に対応し、半導体チップ３の電極９上及び配線層４上となる。つぎに、ホトレジスト膜２５を現像処理して感光部２８，２９を除去し、さらにエッチング処理する。これにより、感光部２８，２９に対応した層間絶縁膜１０がエッチングされ、図１４及び図１５に示すように、層間絶縁膜１０にコンタクト孔１１，１２が形成される。コンタクト孔１１の底には電極９が露出し、コンタクト孔１２の底には配線層４が露出することになる。
【００３８】
このコンタクト孔１１，１２の形成における直接描画装置による露光（感光）処理においては、工程Ｓ０３の検出情報のもと露光が行われる。即ち、半導体チップ固定位置検出Ｓ０３においては、配線母基板２０の各製品形成部２１における半導体チップ３の固定位置検出が行われる。そして、所定域の位置ずれに対しては良なる判定が行われる。しかし、図１２に示すような大きな位置ずれにある位置ずれチップ３ａでは不良と判定され、その位置ずれ情報が蓄積される。位置ずれチップ３ａは、設計基準のもとにコンタクト孔１１を形成した場合、コンタクト孔１１は電極９から外れ、コンタクト孔１１の底に電極９が位置しなくなったり、あるいは電極９の一部しか露出しない状態となる。この結果、配線１３を形成した場合、電極９と配線層４が電気的に接続されなくなったり、あるいは接続されても細くショート不良の原因となることになる。
【００３９】
そこで、本実施例１では、位置ずれチップ３ａの場合、直接描画装置が工程Ｓ０３の検出情報に基づいて露光位置を自動的に修正するようになっている。図１６は配線母基板２０に位置ずれして搭載された半導体チップ３（位置ずれチップ３ａ）を示す模式図である。図１６にはコンタクト孔１１，１２も表示してある。
【００４０】
半導体チップの固定位置の位置ずれを検出する場合、図１６に示すように、Ｘ軸及びＹ軸の原点位置Ｏ（０，０）に対する半導体チップ３の位置ずれを検出する。例えば、半導体チップ３の所定の角部Ｐ（ｘ，ｙ）の座標を検出するとともに、Ｘ軸に対する半導体チップ３の一辺の傾斜角θを求める。半導体チップ３は、例えば、シリコン基板をクラッキング（劈開）やダイシング等によって切断することから、そのサイズはばらつきがある。そこで、例えば、ダイシング領域（ライン）の内側の線が交差する角部をＰとし、ダイシング領域（ライン）の内側の線のＸ軸に対する傾斜角θを求める。これにより、配線層４に対する電極９の位置関係を確認できることになる。この検出情報を基にしてホトレジスト膜２５の感光部２８，２９が形成される。なお、配線層４の位置ばらつきが大きい場合には、各製品形成部２１における配線層４及び電極９の位置を検出し、この検出情報に基づいてコンタクト孔１１，１２を形成するようにしてもよい。
【００４１】
つぎに、図１６に示すように、配線母基板２０の第１の面２ａ全体に導体層１３ａを形成する（Ｓ０６）。導体層１３ａは導体ペーストの塗布，印刷等によって形成される。導体層１３ａは、例えば、厚さ１０μｍ程度に形成される。
【００４２】
つぎに、この導体層１３ａをホトリソグラフィ技術とエッチング技術によってパターニングして、所定のコンタクト孔１１の底に露出する電極９と所定のコンタクト孔１２の底に露出する配線層４を電気的に接続する配線１３を形成する。このため、図１７に示すように、導体層１３ａを覆うようにホトレジスト膜３５を形成し、その後工程Ｓ０５の場合と同様に直接描画装置の描画部２６から出射される電子線２７を、ホトレジスト膜３５の所定長さ領域ａに亘って照射して所定のコンタクト孔１１部分から所定のコンタクト孔１２部分のホトレジスト膜３５を感光させる。その後、ホトレジスト膜３５を現像処理する。ホトレジスト膜３５は現像によって感光部分が残留するホトレジストを形成する。そこで、残留したホトレジスト膜３５をエッチングマスクとして導体層１３ａをエッチングすることによって、図１８及び図１９に示すように、電極９と配線層４を電気的に接続する配線１３が形成されることになる（Ｓ０７）。本実施例１では、配線１３は直線的に延在するパターンとなるが、描画部２６を屈曲させて移動しながら露光を行うことによって屈曲するパターンも形成することができる。
【００４３】
つぎに、図２０に示すように、配線母基板２０の第１の面２ａ側全体を絶縁性の樹脂層１４ａで覆う（Ｓ０８）。樹脂層１４ａは、特に限定はされないが、トランスファモールディング装置によって形成する。このため、図２１に示すように、樹脂層１４ａの上面は平坦になる。図２１は図２０のＸ−Ｘ線に沿う一部の断面図である。樹脂層１４ａは、例えば、エポキシ樹脂で形成されている。
【００４４】
つぎに、配線母基板２０の第２の面２ｂを上面とした状態で、第２の面２ｂに露出する下地電極６に重ねて突起電極７を形成する（Ｓ０９）。突起電極７は、例えば、半田ボールを取り付け、かつリフロー（再加熱処理）によって半球状に形成することによって形成する。
【００４５】
つぎに、図２３に示すように、配線母基板２０を各製品形成部２１の境界線で切断して複数の半導体装置１を製造する（Ｓ１０）。図２３は配線母基板２０の第１の面２ａを上面とした状態で分割したものを示す。この分割によって、図１乃至図３に示す半導体装置１が製造される。配線母基板２０は分割されて配線基板２となり、樹脂層１４ａは分割されて封止体１４となる。
【００４６】
図２４乃至図２６は本実施例１の変形例である半導体装置の断面図である。図２４の半導体装置１は本実施例１の変形例１である半導体装置である。この半導体装置１は、実施例１の半導体装置１において、下地電極６に平坦な導体層（ランド）７ａを形成して突起電極を形成したものである。即ち、この半導体装置１はＬＧＡ構造の半導体装置となっている。平坦な導体層（ランド）７ａは印刷等によって形成でき、半導体装置１の製造コスト低減が可能になる。
【００４７】
図２５の半導体装置１は本実施例１の変形例２である半導体装置である。図２５の半導体装置１は実施例１のように封止体１４をトランスファモールディングによって形成することなく、ポリイミド樹脂等の絶縁性樹脂を塗布して形成したものである。この封止体１４は１０μｍ前後と薄くできるため、さらに半導体装置１の薄型化が可能になる。
【００４８】
図２６の半導体装置１は本実施例１の変形例３である半導体装置である。図２６の半導体装置１は、実施例１の半導体装置１において、配線基板２の第１の面２ａに窪み４０を形成し、この窪み４０内に半導体チップ３を搭載した構造になっている。この半導体装置１は窪み４０の深さ分半導体チップ３の上面の高さが低くなることから、半導体装置１の厚さを窪み４０の深さ分薄くすることができる。
【００４９】
本実施例１によれば以下の効果を有する。
（１）配線基板２の配線層４と半導体チップ３の電極９はループを描くワイヤにかえて層間絶縁膜１０上を這って延在する導体層からなる配線１３によって接続するため、この配線１３を覆う封止体１４の厚さも薄くでき、半導体装置１の薄型化が達成できる。
【００５０】
（２）導体層形成と、その後のホトリソグラフィ技術及びエッチング技術によって形成する配線１３によって配線基板２の配線層４と半導体チップ３の電極９を接続することから、ワイヤボンディングのように半導体チップ３に大きな衝撃を加えることがない。従って、半導体チップ３の電極９をアクティブ領域上にも配置することが可能になる。
【００５１】
（３）ワイヤボンディングの場合、ワイヤの直径が２５μｍ程度の場合、ボンディングパッドとなる電極の大きさは一辺が８０μｍ程度の正方形である。これに対して、導体層による配線１３で接続する場合には、電極９の一辺が１０μｍ程度の正方形でも充分となる。この結果、電極９の占める面積の低減から半導体チップ３の小型化を図ることができる。
【００５２】
（４）上記（２）及び（３）のように、ボンディングパッドとしての電極９を小さくでき、電極９を半導体チップ３のアクティブ領域上に配置することも可能になることから、電極レイアウトの自由度が増す。従って、アクティブ領域の外側に電極を形成している従来の半導体チップ構造に比較して、アクティブ領域の外側の電極形成領域の縮小化、あるいは廃止が可能になり、半導体チップ３をより小型にすることもできる。半導体チップ３の小型化は半導体装置１の小型化を促進することになる。
【００５３】
（５）配線１３の形成におけるホトリソグラフィにおいて、１０μｍ程度の解像度がある安価でスループットが高いホトマスクレス露光装置、即ち、直接描画装置で形成することが可能になり、半導体装置１の製造コスト低減も達成できる。
【００５４】
（６）ＬＧＡ構造の半導体装置１の場合には製造コスト低減が可能になる。
【００５５】
（７）封止体１４を絶縁性樹脂の塗布によって形成した半導体装置１ではさらに半導体装置１の薄型化が可能になる。
【００５６】
（８）配線基板２に窪み４０を設け、この窪み４０内に半導体チップ３を搭載した半導体装置１では窪み４０の深さ分薄型化が図れる。
【実施例２】
【００５７】
図２７及び図２８は本発明の実施例２の半導体装置に係わる図であり、図２７は半導体装置の断面図、図２８は半導体装置の一部の封止体を除去した平面図である。
【００５８】
本実施例２の半導体装置１は、図１の半導体装置１において、半導体チップ３のグランド電位（ＧＮＤ）となる電極９に接続される配線１３は半導体チップ３上の層間絶縁膜１０上に所定の面積を有して広がる導体層からなるシールド配線部４５に接続される構造になっている。図２８は封止体１４を一部取り除いた平面図であり、層間絶縁膜１０上に形成される導体層からなる配線１３及びシールド配線部４５が示されている。
【００５９】
図２８では、半導体チップ３のグランド電極に接続される４本の配線１３がシールド配線部４５に連なっている。シールド配線部４５は配線１３を形成する際の導体層１３ａのパターニングの際形成すればよい。
【００６０】
本実施例２の半導体装置１は、半導体チップ３全体が層間絶縁膜１０上のシールド配線部４５でシールドされることから、半導体装置１が安定動作し、信頼性が高くなる。
【実施例３】
【００６１】
図２９は本発明の実施例３である半導体装置の模式的平面図である。本実施例３の半導体装置１は、実施例１の半導体装置１において、半導体チップ３の電極９と配線基板２の第１の面２ａに設けられた配線層４を接続する配線１３を必要に応じて屈曲させたものである。また、半導体チップ３のグランド電極に接続される配線１３（グランド配線）を他の配線（例えば、信号配線）に比較して太くしたものである。太くする配線は前記グランド配線以外に電源を供給する電源電位配線にも適用できる。
【００６２】
配線１３を屈曲させることによって電極９を半導体チップ３のいかなる位置に配置することができる。これは配線１３による電極９との接続において、（１）従来のワイヤボンディング法のように半導体チップ３のアクティブ領域にボンディングのための衝撃によるダメージを与えることがないことによって可能になり、（２）配線１３を直接描画装置を使用して形成することにより可能となるものである。
【００６３】
また、配線の太さの調整は直接描画装置の電子線２７の太さの調整で自由に決めることができる。図２９では太い線で示す配線がグランド配線１３ｄである。
【００６４】
本実施例３の半導体装置１では、導体層１３ａをホトリソグラフィ技術及びエッチング技術でパターニングして配線１３を形成することから、配線パターンは屈曲も含めて自由に選択できる。また、電極９には衝撃が加えられることもないので、電極９を半導体チップ３のアクティブ領域上に自由に配置することが可能になる。また、ボンディングパッドとしての電極９を小さくできる。従って、電極９を小さくできること、電極９を半導体チップ３のアクティブ領域上に配置することが可能になること、さらに配線１３を屈曲も含めて自在なパターンとすることができることから、半導体装置１の製造における電極レイアウト及び配線設計の自由度が増す。従って、本実施例３の半導体装置１においては、アクティブ領域の外側に電極を形成している従来の半導体チップ構造に比較して、半導体チップ３のアクティブ領域の外側の電極形成領域の縮小化、あるいは廃止が可能になり、半導体チップ３をより小型にすることもできる。半導体チップ３の小型化は半導体装置１の小型化を促進することになる。
【００６５】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施例１である半導体装置の断面図である。
【図２】実施例１の半導体装置の封止体を一部除いた平面図である。
【図３】実施例１の半導体装置の底面図である。
【図４】実施例１の半導体装置の製造方法を示すフローチャートである。
【図５】実施例１の半導体装置の製造で使用する配線母基板の第１の面を示す平面図である。
【図６】前記配線母基板の製品形成部の平面図である。
【図７】前記製品形成部の第２の面を示す底面図である。
【図８】図６のＸ−Ｘに沿う断面図である。
【図９】前記配線母基板の上下面の配線を接続する導体を表記した製品形成部の平面図である。
【図１０】半導体チップを搭載した前記製品形成部の平面図である。
【図１１】図１０のＸ−Ｘに沿う断面図である。
【図１２】半導体チップを搭載した前記配線母基板を示す模式的平面図である。
【図１３】描画装置で前記製品形成部の上面に形成したホトレジスト膜を選択的に感光させる状態を示す模式図である。
【図１４】前記製品形成部の上面に形成した層間絶縁膜に選択的にスルーホールを形成した状態を示す平面図である。
【図１５】図１４のＸ−Ｘに沿う断面図である。
【図１６】前記配線母基板に位置ずれして搭載された半導体チップを示す模式図である。
【図１７】描画装置で前記製品形成部の上面に形成した導体層上のホトレジスト膜を選択的に感光させる状態を示す模式図である。
【図１８】層間絶縁膜上に選択的に形成された配線を示す前記配線母基板の平面図である。
【図１９】図１８のＸ−Ｘに沿う断面図である。
【図２０】上面に樹脂層を形成した前記配線母基板の平面図である。
【図２１】図１９のＸ−Ｘに沿う単一の前記配線母基板の断面図である。
【図２２】第２の面を上面として第２の面に突起電極を形成した前記製品形成部の断面図である。
【図２３】前記配線母基板を分割して製造された複数の半導体装置を示す平面図である。
【図２４】本実施例１の変形例１である半導体装置の断面図である。
【図２５】本実施例１の変形例２である半導体装置の断面図である。
【図２６】本実施例１の変形例３である半導体装置の断面図である。
【図２７】本発明の実施例２である半導体装置の断面図である。
【図２８】本実施例２の半導体装置の一部の封止体を除去した平面図である。
【図２９】本発明の実施例３である半導体装置の模式図である。
【符号の説明】
【００６７】
１…半導体装置、２…配線基板、２ａ…第１の面、２ｂ…第２の面、３…半導体チップ、３ａ…位置ずれチップ、４…配線層、５…導体、６…下地電極、７…突起電極、７ａ…平坦な導体層（ランド）、９…電極（電極パッド）、１０…層間絶縁膜、１１，１２…コンタクト孔、１３…配線、１３ａ…導体層、１３ｄ…グランド配線、１４…封止体、１４ａ…樹脂層、２０…配線母基板、２１…製品形成部、２５…ホトレジスト膜、２６…描画部、２７…電子線、２８，２９…感光部、３５…ホトレジスト膜、４０…窪み、４５…シールド配線部。
【特許請求の範囲】
【請求項１】
上面に複数の配線層を有し、前記上面の反対面となる下面に前記配線層に貫通導体を介して電気的に接続される複数の下地電極層を有する配線基板と、
前記配線基板の上面に固定され、上面に複数の電極を有する半導体チップと、
前記配線基板の上面に形成され、前記半導体チップ及び前記配線層を選択的に覆う層間絶縁膜と、
前記層間絶縁膜上に形成され、一端側が前記層間絶縁膜を貫通して前記半導体チップの前記電極に接続され、他端側が前記層間絶縁膜を貫通して前記配線層に接続される導体層からなる配線と、
前記配線基板の上面側に設けられ、前記配線を覆う絶縁体からなる封止体と、
前記下地電極層に重ねて設けられる突起電極とを有することを特徴とする半導体装置。
【請求項２】
前記配線基板の上面には窪みが設けられ、この窪み内に前記半導体チップが固定されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップのグランド電位となる前記電極に接続される前記配線は他の配線に較べて幅が広くなっていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体チップのグランド電位となる前記電極に接続される前記配線は前記半導体チップ上の前記層間絶縁膜上に所定の面積を有して広がる導体層からなるシールド配線部に接続されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
第１の面及び前記第１の面の反対面となる第２の面を有し、前記第１の面に縦横に区画された複数の製品形成部を有し、前記製品形成部は前記第１の面に形成される複数の配線層と、前記第２の面に形成され前記配線層に貫通導体を介して電気的に接続される複数の下地電極層とを有する構成となる配線母基板を準備する工程と、
前記各製品形成部の前記第１の面に上面に複数の電極を有する半導体チップを固定する工程と、
前記各製品形成部の前記半導体チップの固定位置を検出し、前記電極と前記配線層の位置関係を検出する工程と、
前記製品形成部の前記第１の面に前記半導体チップ及び前記配線層を覆う層間絶縁膜を形成する工程と、
前記電極と前記配線層の位置関係検出情報に基づいて前記電極及び前記配線層上の前記層間絶縁膜にコンタクト孔を形成して前記電極と前記配線層を露出させる工程と、
前記製品形成部の前記第１の面に形成され、かつ前記コンタクト孔を埋める導体層を形成する工程と、
前記電極と前記配線層の位置関係検出情報に基づいて、一端側が前記コンタクト孔を介して前記電極に接続され、他端側が前記コンタクト孔を介して前記導体層に接続される配線を形成する工程と、
前記製品形成部の前記第１の面を絶縁性の樹脂層で覆う工程と、
前記製品形成部の前記第２の面の前記下地電極層に重ねて突起電極を形成する工程と、
前記配線母基板を前記区画の区画線で切断して複数の半導体装置を製造する工程とを有し、
前記コンタクト孔の形成及び前記配線の形成はホトリソグラフィ技術とエッチング技術で形成し、かつ前記ホトリソグラフィ技術ではホトマスクを使用しない直接描画装置で形成することを特徴とする半導体装置の製造方法。
【請求項１】
上面に複数の配線層を有し、前記上面の反対面となる下面に前記配線層に貫通導体を介して電気的に接続される複数の下地電極層を有する配線基板と、
前記配線基板の上面に固定され、上面に複数の電極を有する半導体チップと、
前記配線基板の上面に形成され、前記半導体チップ及び前記配線層を選択的に覆う層間絶縁膜と、
前記層間絶縁膜上に形成され、一端側が前記層間絶縁膜を貫通して前記半導体チップの前記電極に接続され、他端側が前記層間絶縁膜を貫通して前記配線層に接続される導体層からなる配線と、
前記配線基板の上面側に設けられ、前記配線を覆う絶縁体からなる封止体と、
前記下地電極層に重ねて設けられる突起電極とを有することを特徴とする半導体装置。
【請求項２】
前記配線基板の上面には窪みが設けられ、この窪み内に前記半導体チップが固定されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップのグランド電位となる前記電極に接続される前記配線は他の配線に較べて幅が広くなっていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体チップのグランド電位となる前記電極に接続される前記配線は前記半導体チップ上の前記層間絶縁膜上に所定の面積を有して広がる導体層からなるシールド配線部に接続されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
第１の面及び前記第１の面の反対面となる第２の面を有し、前記第１の面に縦横に区画された複数の製品形成部を有し、前記製品形成部は前記第１の面に形成される複数の配線層と、前記第２の面に形成され前記配線層に貫通導体を介して電気的に接続される複数の下地電極層とを有する構成となる配線母基板を準備する工程と、
前記各製品形成部の前記第１の面に上面に複数の電極を有する半導体チップを固定する工程と、
前記各製品形成部の前記半導体チップの固定位置を検出し、前記電極と前記配線層の位置関係を検出する工程と、
前記製品形成部の前記第１の面に前記半導体チップ及び前記配線層を覆う層間絶縁膜を形成する工程と、
前記電極と前記配線層の位置関係検出情報に基づいて前記電極及び前記配線層上の前記層間絶縁膜にコンタクト孔を形成して前記電極と前記配線層を露出させる工程と、
前記製品形成部の前記第１の面に形成され、かつ前記コンタクト孔を埋める導体層を形成する工程と、
前記電極と前記配線層の位置関係検出情報に基づいて、一端側が前記コンタクト孔を介して前記電極に接続され、他端側が前記コンタクト孔を介して前記導体層に接続される配線を形成する工程と、
前記製品形成部の前記第１の面を絶縁性の樹脂層で覆う工程と、
前記製品形成部の前記第２の面の前記下地電極層に重ねて突起電極を形成する工程と、
前記配線母基板を前記区画の区画線で切断して複数の半導体装置を製造する工程とを有し、
前記コンタクト孔の形成及び前記配線の形成はホトリソグラフィ技術とエッチング技術で形成し、かつ前記ホトリソグラフィ技術ではホトマスクを使用しない直接描画装置で形成することを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【公開番号】特開２００６−１３２０５（Ｐ２００６−１３２０５Ａ）
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願番号】特願２００４−１８９６２６（Ｐ２００４−１８９６２６）
【出願日】平成１６年６月２８日（２００４．６．２８）
【出願人】（０００１００９９７）株式会社アキタ電子システムズ (41)
【Ｆターム（参考）】
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願日】平成１６年６月２８日（２００４．６．２８）
【出願人】（０００１００９９７）株式会社アキタ電子システムズ (41)
【Ｆターム（参考）】
[ Back to top ]