半導体装置及びその製造方法
【目的】 ベ−ス表面近傍の不純物濃度を低下させて、ホットキャリアの発生を無くし、ベ−ス抵抗を減少させて高速化を促進した半導体装置及びその製造方法を提供する。
【構成】 バイポ−ラトランジスタのベ−ス領域１１表面にシリサイド膜３１を形成して、ベ−ス抵抗を下げる。この半導体装置の製造工程において、ベ−ス領域１１上に、エミッタ領域１２形成工程前に、Ｔｉなどの金属薄膜を堆積させ、加熱処理して金属薄膜を少なくとも部分的にシリサイド化して、前記シリサイド膜３１を形成する。そして、この膜のボロン吸出し効果によってベ−ス領域１１の表面不純物濃度を減少させる。
【構成】 バイポ−ラトランジスタのベ−ス領域１１表面にシリサイド膜３１を形成して、ベ−ス抵抗を下げる。この半導体装置の製造工程において、ベ−ス領域１１上に、エミッタ領域１２形成工程前に、Ｔｉなどの金属薄膜を堆積させ、加熱処理して金属薄膜を少なくとも部分的にシリサイド化して、前記シリサイド膜３１を形成する。そして、この膜のボロン吸出し効果によってベ−ス領域１１の表面不純物濃度を減少させる。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バイポ−ラトランジスタを有する半導体装置に係り、とくに、ベ−スコンタクト領域にシリサイド膜を形成することを特徴とするバイポ−ラトランジスタを有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、バイポ−ラトランジスタを有する半導体装置の微細化、高速化が著しく進んでいるが、それと共に、ベ−ス、エミッタの各拡散領域のシャロ−化も進んでいる。これら拡散領域がシャロ−化されると、ベ−ス幅が削減でき、その寄生容量も減少させることができる。その結果、バイポ−ラトランジスタの高速化がさらに進む。
【０００３】図１３および図１４を参照して従来のバイポ−ラトランジスタを説明する。図１３は、高速化に対応したバイポ−ラトランジスタの断面図、図１４は、このバイポ−ラトランジスタのベ−ス／エミッタ領域の不純物プロファイルを示す特性図である。このバイポ−ラトランジスタが形成されるウェ−ハ１０は、ｎ＋埋込み拡散領域３を形成したｐ型シリコン半導体基板２とこの半導体基板２の上に成長したｎ型エピタキシャル層１とから構成されている。ｎ型エピタキシャル層１には、素子分離領域５とｎ＋コレクタ領域４とが形成されている。ウェ−ハ１０の表面は、例えば、シリコン熱酸化膜のような厚い絶縁膜６で被覆されている。
【０００４】素子分離領域５に囲まれた素子領域には、ｐ型ベ−ス領域１１が形成されており、この素子領域の中にはｎ＋エミッタ領域１２が形成されている。さらに、ウェ−ハ１０の表面には、エミッタ、ベ−ス、コレクタに接続するそれぞれのエミッタ電極７、ベ−ス電極８、コレクタ電極９が形成されている。絶縁膜６や素子領域を被覆するように半導体基板上に、例えば、ＣＶＤによるＳｉＯ2 などからなる絶縁膜２２を形成する。この絶縁膜２２に設けた複数のコンタクト孔を通じて半導体基板内のエミッタ、ベ−ス、コレクタ等の各領域は、前述の各電極に接続されている。この半導体基板内の各領域の内、エミッタ領域１２は、その表面を被覆する多結晶シリコン膜４１からの不純物の拡散により形成される。予めｎ型不純物を多結晶シリコン膜にド−プしておき、加熱によりド−プした不純物をベ−ス領域１１内に拡散させて、エミッタ１２を形成する。拡散に用いる不純物は、通常Ａｓを用いる。これは、拡散係数が小さいので、シャロ−化したｎ型エミッタ領域１２が形成される。Ｐを不純物に用いると拡散係数が大きいので、シャロ−化には適さない。
【０００５】ここで、このバイポ−ラトランジスタのエミッタ領域１２、ベ−ス領域１１およびｎ型エピタキシャル層１の不純物濃度を調べると、その不純物プロファイルは、図１４の通りである。ウェ−ハ表面からの固相拡散を用いてトランジスタを形成する場合には、不純物濃度分布は、表面近傍が最も高濃度になる。また、イオン注入法を利用した場合でも、シャロ−化を狙うためにイオン注入直後の不純物濃度分布のピ−クを表面近傍もしくはイオン注入の緩衝絶縁膜中に設計するため、注入後のアニ−ル処理で結果的に表面近傍が最も高濃度になり、どちらにしても図のようなプロファイルになっている。
【０００６】
【発明が解決しようとする課題】このように、従来の半導体基板の表面近傍が最も高濃度である不純物濃度分布を有するバイポ−ラトランジスタでは、半導体基板表面領域のベ−ス／エミッタ接合が高不純物濃度領域に形成されるためその耐圧（ＢＶEBO ）が小さくならざるを得なかった。このため、使用する回路に制約があり、さらに、ＢＶEBO 以下の電圧が印加されている場合にもベ−ス／エミッタ接合での空乏層にかかる高電界によるホットキャリアの発生や接合表面の保護絶縁膜へのホットキャリアのトラップによるバイポ−ラトランジスタの電流増幅率の劣化或いはベ−ス内部抵抗の増大という信頼性低下の問題が生じている。
【０００７】本発明の目的は、ベ−ス表面近傍の不純物濃度を低下させることにより、前記表面近傍のベ−ス／エミッタ接合における高い耐圧（ＢＶEBO ）を確保し、さらに、この接合における空乏層にかかる電界を緩和し、ホットキャリアの発生を低減して信頼性を向上させ、加えてベ−ス抵抗を減少させることによって高速化を促進することが可能な半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、半導体装置において、バイポ−ラトランジスタのベ−ス表面にシリサイド膜を設けてベ−ス抵抗を下げることを特徴とし、さらに、このベ−ス領域に、エミッタ領域形成工程前にシリサイド膜を形成し、そのボロン吸いだし効果によりベ−ス領域の表面不純物濃度を下げ、その後エミッタ領域を形成する事を特徴としている。すなわち、本発明の半導体装置は、半導体基板と、前記半導体基板の表面領域に形成されたベ−ス領域と、前記ベ−ス領域上に形成されたシリサイド膜又は少なくとも前記ベ−ス領域に接する部分はシリサイド化された金属薄膜と、前記半導体基板の表面領域に形成され、前記ベ−ス領域と接するエミッタ領域とを備え、前記シリサイド膜又は金属薄膜と前記エミッタ領域とは互いに絶縁されていることを特徴としている。前記シリサイド膜又は金属薄膜は、前記エミッタ領域上に形成されたコンタクト孔を有する絶縁膜によって被覆され、このコンタクト孔内には、サイドウォ−ル絶縁膜が設けられている。前記半導体基板には、ベ−ス電極が形成されており、このベ−ス電極は、前記シリサイド膜又は金属薄膜を介して前記ベ−ス領域に接続している。前記シリサイド膜又は金属薄膜は、チタンシリサイド（ＴｉＳｉ2 ）からなることができる。
【０００９】本発明の半導体装置の製造方法は、半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を少なくとも部分的に取除き、前記ベ−ス領域を部分的に露出する工程と、前記ベ−ス領域の露出している表面領域の所定領域に、前記ベ−ス領域と接するエミッタ領域を形成する工程を備えていることを第１の特徴としている。また、半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記半導体基板上に絶縁膜を形成して前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を被覆する工程と、前記絶縁膜と前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜とを選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記コンタクト孔内にサイドウォ−ル絶縁膜を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを第２の特徴としている。
【００１０】さらに、半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を選択的にエッチング除去して前記ベ−ス領域を部分的に露出する工程と、前記半導体基板上に絶縁膜を形成して前記シリサイド膜を被覆する工程と、前記絶縁膜の前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜がエッチング除去されている部分を選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを第３の特徴としており、半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜をエッチング除去して前記ベ−ス領域を露出させる工程と、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを第４の特徴としている。
【００１１】
【作用】ベ−ス領域の表面不純物濃度が低下することによって、ＢＶEBO が向上し、さらに、ベ−ス抵抗が減少する。また、半導体基板の所要領域に形成したシリサイド膜のシリサイド形成時におけるボロンの吸い出し効果によってベ−ス領域の表面不純物濃度を有効に表面不純物濃度を下げる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明する。まず、図１乃至図７を参照して本発明の第１の実施例を説明する。図１はこの実施例に係るバイポ−ラトランジスタを有する半導体装置の断面図である。このバイポ−ラトランジスタが形成される半導体基板（ウェ−ハ）１０は、ｎ＋埋込み拡散領域３を形成したｐ型シリコン半導体基板２とこの半導体基板２の上に成長したｎ型エピタキシャル層１とから構成されている。ｎ型エピタキシャル層１には、素子分離領域５とｎ＋コレクタ領域４とが形成されている。ウェ−ハ１０の表面は、例えば、シリコン熱酸化膜のような厚い絶縁膜６で被覆されている。素子分離領域に囲まれた素子領域には、表面からの深さが０．２〜０．３μｍ程度のｐ型ベ−ス領域１１が形成されており、この領域の中にｎ＋エミッタ領域１２が形成されている。ベ−ス領域１１表面には、コンタクト開孔部５１およびエミッタ領域１２が形成されている部分を除いて、シリサイド（ＴｉＳｉ2 ）膜３１が形成されている。
【００１３】このシリサイド膜３１及び厚い絶縁膜６を被覆して絶縁膜２２を堆積させる。この絶縁膜２２は、たとえば、ＳｉＯ2 膜からなり、ＣＶＤ（Chemical VapourDeposition）により形成される。絶縁膜２２上には、絶縁膜２４が積層されており、例えば、ＣＶＤにより形成したＳｉ3 Ｎ4 から構成されている。さらに、ウェ−ハ１０の表面には、エミッタ、ベ−ス、コレクタに接続するそれぞれのエミッタ電極７、ベ−ス電極８、コレクタ電極９が形成されている。これら電極は、アルミニウム或いは銅などを含むアルミニウム合金などからなる。
【００１４】この絶縁膜２２、２４に設けた複数のコンタクト孔５１を通じてウェ−ハ１０内のエミッタ１２、ベ−ス１１、コレクタ４等の各領域は、前述の各電極に接続されている。このウェ−ハ１０内の各領域の内、エミッタ領域１２は、その表面を被覆する多結晶シリコン膜４１からの不純物の拡散により形成される。予めｎ型不純物を多結晶シリコン膜にド−プしておき、加熱によりド−プした不純物をベ−ス領域内に拡散させて、エミッタ１２を形成する。拡散に用いる不純物は、通常Ａｓを用いる。これは、拡散係数が小さいのでシャロ−化したｎ型エミッタ領域が形成される。Ｐを不純物に用いると拡散係数が大きいので、シャロ−化には適さない。以上の通りであるので、エミッタ領域１２とエミッタ電極７とは直接接触せずに、多結晶シリコン膜４１が介在されている。コレクタ領域４とコレクタ電極９との間にも多結晶シリコン膜４１が形成されている。ベ−ス電極８とベ−ス領域１１とは、直接に接触しているが、前記シリサイド膜３１を延在させて、両者の間にシリサイド膜を介在させるようにしてこの間の接触抵抗を下げることもできる。
【００１５】また、この実施例ではエミッタ領域１２上のコンタクト孔内のシリサイド膜３１に近い部分にサイドウォ−ル２３１を形成している。この例では、絶縁膜２２の部分にこのサイドウォ−ルを設けている。このサイドウォ−ルは、コレクタ領域４上のコンタクト孔５１内の絶縁膜２２の部分にも形成されている（図６）。このエミッタ領域１２上のコンタクト孔５１内に形成されているサイドウォ−ル２３１によって、前記シリサイド膜３１とエミッタ領域１２とは接触せずに絶縁が保たれている。サイドウォ−ル２３１は、実施例では、ＳｉＯ2 からなるが、例えば、Ｓｉ3 Ｎ4 のような窒化物を用いることもできる。サイドウォ−ル２３１は、例えば、０．１〜０．３μｍ程度に薄くできるので、その厚さに応じてコンタクト孔径を小さくすることができ、半導体装置の微細化に役立てることができる。
【００１６】前記素子分離領域４は、トレンチ構造になっており、周囲は、ＳｉＯ2 膜からなり、その中に多結晶シリコンが充填されている。このような構造でなくても、例えば、トレンチ内部がすべてＳｉＯ2 で充填されていてもよく、さらに、トレンチの代わりに、高濃度のｐ＋領域を用いてもよい。この様に、ベ−ス領域の表面にシリサイド膜を形成したので、ベ−ス抵抗が減少し、デバイスの高速化が進む。また、図７に示すように、シリサイドを形成する際のボロンの吸い出し効果によってベ−ス領域の表面の不純物濃度が減少するので、ベ−ス／エミッタ接合の耐圧が上がり、高電界によるホットキャリアの発生や接合表面の保護絶縁膜へのホットキャリアのトラップによるトランジスタの電流増幅率の劣化を防止する。図７は、シリサイド膜形成によって生じたウェ−ハ内のベ−ス領域のボロンの濃度の減少を示す特性図である。縦軸は、不純物濃度（／ｃｍ3 ）、横軸は、ウェ−ハ（基板）の表面からの深さを示している。
【００１７】次ぎに、この実施例の半導体装置の製造方法を説明する。ｐ型シリコン半導体基板２にｎ型不純物を高濃度にド−プしてｎ＋埋込み領域３を形成し、さらに薄いｎ型エピタキシャル層１をその上に形成してトランジスタ等を集積するウェ−ハ１０とする。このウェ−ハ１０の表面を加熱してシリコン熱酸化膜からなる薄い絶縁膜２１と厚い絶縁膜６を形成する。そして薄い絶縁膜２１を介してｎ型エピタキシャル層１にボロンをイオン注入し、アニ−ルによりボロンを拡散して、例えば、半導体基板表面からの深さ約０．２〜０．３μｍのｐ型ベ−ス領域１１を形成する（図２（ａ））。さらに、ｎ型不純物を絶縁膜２１を介してイオン注入し、かつ拡散してｎ＋埋込み領域３に繋がるｎ＋コレクタ領域４を形成する。コレクタ領域４やベ−ス領域１１などが形成される素子領域を囲むように素子分離領域５が形成されるが、これは、まず、ｎ型エピタキシャル層１に、例えば、ＲＩＥなどの異方性エッチングにより、ｐ型シリコン半導体基板２にまで達する幅の狭い深い溝（トレンチ）を形成する。
【００１８】トレンチの内壁を酸化した後、トレンチ底部にチャネルカット用のボロンを打込み、その後多結晶シリコンをｎ型エピタキシャル層１上に厚く堆積する。ついで、エッチバックによって、トレンチ内のみ多結晶シリコンを残し、最終的に表面を酸化して平坦な素子分離領域５を形成する。したがって、多結晶シリコンは酸化シリコンに包まれてトレンチ内に充填されている。トレンチ内に酸化膜に換えて窒化膜を形成することもできる。
【００１９】次に、ベ−ス領域１１の表面の絶縁膜２１を除去してこの表面を露出する。コレクタ領域４上の絶縁膜は、そのままにしておく。そして露出した表面に、例えば、チタンのような金属薄膜３０をスパッタリングにより堆積する（図２ｂ）。スパッタリング条件は、真空状態を１０-4Ｐａ程度にし、タ−ゲットをチタン、スパッタリングガスをＡｒ（２０〜８０ｓｃｃｍ、圧力０．２〜０．５Ｐａ）、１〜８Ａ（アンペア）のスパッタリングパワ−で実行する。この金属薄膜３０はＲＴＡ又は電気炉により窒素雰囲気中で５００〜６５０℃程度、とくに、約６００℃の温度で１５〜６０秒程度熱処理をする。この熱処理によって金属薄膜３０は、チタンシリサイド（ＴｉＳｉ2 ）膜３１に変化する（図３（ａ））。このとき、チタンとシリコンが反応してこのチタンシリサイド膜３１が形成される際にシリコンウェ−ハ１０中のボロンがシリサイド膜３１の中に吸い出され、シリサイド膜３１とシリコンウェ−ハ１０の界面近傍のシリコンウェ−ハ１０中のボロン濃度が低下する。
【００２０】その時のベ−ス領域１１の不純物分布を図３に示す。図７（ａ）がシリサイド形成前のボロンのウェ−ハ１０表面からの深さ方向の分布を示し、図７（ｂ）はシリサイド形成後のボロンの前記分布を示す。図の様に、ボロンのウェ−ハ１０表面の濃度は、大きく下がる。したがって、エミッタ形成後に形成されるベ−ス／エミッタ接合で生じる空乏層は十分拡がり、空乏層にかかる電界が緩和されて耐圧が向上する。つぎに、シリサイド膜３１の上に絶縁膜２２を形成する（図３（ｂ））。この絶縁膜はＳｉＯ2 からなり、例えば、ＣＶＤ（Chemical VapourDeposition）法により形成される。積層されたシリサイド膜３１と絶縁膜２２はエミッタ領域となる部分を従来から知られているフォトリソグラフィ技術により選択的に除去し、ｎ型エピタキシャル層１のベ−ス領域１１を部分的に露出させる。除去された部分は、コンタクト孔となり、この側壁には絶縁膜からなるサイドウォ−ル２３１を形成する。図４は、その工程の断面図を示すものである。
【００２１】コンタクト孔を含めて絶縁膜２２の上にＳｉＯ2 またはＳｉ3 Ｎ4 膜２３を、例えば、ＣＶＤ法などで形成し（図４（ａ））、そのあと、例えば、ＣＦ4 ＋Ｈ2 などを用いたＲＩＥで、異方性エッチングを行ってこの膜を選択的に除去してコンタクト孔の内壁にサイドウォ−ル絶縁膜２３１を形成する（図４（ｂ））。ベ−ス領域１１の所定部分にコンタクト孔を形成する際に、薄い絶縁膜２１と絶縁膜２２とにコンタクト孔を形成してこれらに覆われているコレクタ領域４を露出するので（図３（ｂ））、サイドウォ−ル絶縁膜２３１は、このコレクタ領域４上のコンタクト孔にも形成される。サイドウォ−ル絶縁膜２３１の膜厚は、例えば、０．３μｍである。
【００２２】ついで、絶縁膜２２およびコンタクト孔を、Ａｓなどのｎ型不純物を高濃度にド−プした多結晶シリコン膜で被覆し、この多結晶シリコン膜を選択的にエッチング除去してコンタクト孔内およびその周辺のみに多結晶シリコン膜４１を形成する。そして、多結晶シリコン膜４１を熱処理することによって、多結晶シリコン膜４１中の不純物をベ−ス領域内に拡散し、例えば、半導体基板表面からの深さ０．１μｍ程度のエミッタ領域１２を形成する（図５）。このあと、絶縁膜２２および多結晶シリコン膜４１を覆うように、例えば、Ｓｉ3 Ｎ4 からなる絶縁膜２４をＣＶＤ法などで形成する。この絶縁膜２４およびその下の絶縁膜２２を選択的にエッチングしてそれぞれコレクタ領域４、ベ−ス領域１１およびエミッタ領域１２の上にコンタクト孔５１を形成する（図６）。そして、絶縁膜２４とコンタクト孔５１内に銅などを含むアルミニウム合金の膜を堆積させ、選択的にエッチング除去してコンタクト孔５１内およびその周辺にエミッタ電極７、ベ−ス電極８、コレクタ電極９を形成する（図１）。この実施例では、ベ−ス領域１１上のシリサイド膜３１は、取除かれて、ベ−ス電極８とベ−ス領域１１とは、直接接触している。エミッタ領域の形成は、イオン注入で行っても良いし、固相拡散等を利用しても良い。
【００２３】この実施例では、ベ−ス領域１１上のシリサイド膜３１は、金属薄膜（Ｔｉ）３０から完全にシリサイド化されているが、本発明の目的、すなわち、ベ−ス抵抗の低下およびボロン濃度の減少が達成されるなら、本発明においては、必ずしも完全にシリサイド化される必要はない。図１２に示すように、ベ−ス領域１１上のシリサイド膜３１は、ベ−ス領域１１と接する領域がシリサイド化していてもその表面部分は、チタンなど金属薄膜のままでも良い。
【００２４】つぎに、図８を参照して第２の実施例を説明する。図は、半導体装置のエミッタ領域形成時の工程断面図である。この実施例は、露出したベ−ス領域１１の表面に金属薄膜を堆積し、これを熱処理によってシリサイド化してベ−ス領域１１の表面領域のボロン濃度を低下させるまでは、第１の実施例と同じであるが、サイドウォ−ル絶縁膜は、特に形成しない。チタンシリサイド膜３１を形成してから、絶縁膜２２を形成する前にエミッタ領域が形成される部分のベ−ス領域１１上のシリサイド膜３１を選択的にエッチング除去して開孔する。そして、この上に、例えば、ＳｉＯ2 のような絶縁膜２２をＣＶＤ法などで形成する。
【００２５】ついで、絶縁膜２２を選択的にエッチングして、ベ−ス領域１１内のエミッタ領域形成部分とコレクタ領域４上の絶縁膜２２にコンタクト孔を形成する。ついで、絶縁膜２２およびコンタクト孔を、Ａｓなどのｎ型不純物を高濃度にド−プした多結晶シリコン膜で被覆し、この多結晶シリコン膜を選択的にエッチング除去してコンタクト孔内およびその周辺のみに多結晶シリコン膜４１を形成する。そして、多結晶シリコン膜４１を熱処理することによって、多結晶シリコン膜４１中の不純物をベ−ス領域内に拡散し、エミッタ領域１２を形成する。このあと絶縁膜２２および多結晶シリコン膜４１を覆うように、例えば、Ｓｉ3 Ｎ4 からなる絶縁膜をＣＶＤ法などで形成する。この上の絶縁膜およびその下の絶縁膜２２を選択的にエッチングしてそれぞれコレクタ領域４、ベ−ス領域１１およびエミッタ領域１２の上にコンタクト孔を形成する。そして、図１に示す半導体装置と同様に、上の絶縁膜とコンタクト孔内に銅などを含むアルミニウム合金の膜を堆積し、選択的にエッチング除去してコンタクト孔内およびその周辺にエミッタ電極、ベ−ス電極、コレクタ電極を形成する。
【００２６】この実施例では、エミッタ領域１２上の絶縁膜２２のコンタクト孔にサイドウォ−ル絶縁膜は、形成していないので、シリサイド膜３１端部とコンタクト孔との間の距離Ｌは、比較的長くしないとシリサイド膜３１とエミッタ領域１２間の絶縁は、十分でなくなる。実際に、Ｌは、１．０〜０．６μｍ程度もあるので、前の実施例が、サイドウォ−ル絶縁膜２３１の厚さ約０．３μｍ程度で良いのに対して、かなり大きく取らなければ成らない。したがって、この実施例は、半導体装置の微細化には不利である。
【００２７】ついで、図９を参照して第３の実施例を説明する。図は、半導体装置のエミッタ領域形成時の工程断面図である。この実施例は、露出したベ−ス領域１１の表面に金属薄膜を堆積し、これを熱処理によりシリサイド化してベ−ス領域１１の表面領域のボロン濃度を低下させるまでは、第１の実施例と同じであるが、サイドウォ−ル絶縁膜は特に形成せず、しかもシリサイド膜を全部取除いてしまうことに特徴がある。まず、絶縁膜を形成する前にベ−ス領域１１表面に形成されているシリサイド膜３１をエッチング除去する（図３（ａ）参照）。そして、この上に、例えば、ＳｉＯ2 のような絶縁膜２２をＣＶＤ法などで形成する。ついで絶縁膜２２を選択的にエッチングしてし、ベ−ス領域１１内のエミッタ領域形成部分とコレクタ領域４上の絶縁膜２２にコンタクト孔を形成する。
【００２８】ついで、絶縁膜２２およびコンタクト孔を、Ａｓなどのｎ型不純物を高濃度にド−プした多結晶シリコン膜で被覆し、この多結晶シリコン膜を選択的にエッチング除去してコンタクト孔内およびその周辺のみに多結晶シリコン膜４１を形成する。そして、多結晶シリコン膜４１を熱処理することによって、多結晶シリコン膜４１中の不純物をベ−ス領域内に拡散し、エミッタ領域１２を形成する。このあと、絶縁膜２２および多結晶シリコン膜４１を覆うように、例えば、Ｓｉ3Ｎ4 からなる絶縁膜をＣＶＤ法などで形成する。この上の絶縁膜およびその下の絶縁膜２２を選択的にエッチングしてそれぞれコレクタ領域４、ベ−ス領域１１およびエミッタ領域１２の上にコンタクト孔を形成する。
【００２９】そして、図１に示す半導体装置と同様に、上の絶縁膜とコンタクト孔内に銅などを含むアルミニウム合金の膜を堆積し、選択的にエッチング除去してコンタクト孔内およびその周辺にエミッタ電極、ベ−ス電極、コレクタ電極を形成する。この実施例では、ベ−ス領域表面近傍のボロン濃度を低下させるので、前記表面近傍のベ−ス／エミッタ接合における耐圧を十分維持し、この接合における空乏層にかかる電界を緩和してホットキャリアの発生を防止することができる。しかし、シリサイド膜を途中で除去するので、ベ−ス抵抗が下らず高速化の点では有利ではない。
【００３０】ついで、図１０、図１１を参照して、シリサイド膜３１が形成されているベ−ス領域１１にエミッタ領域１１を形成する他の方法を説明する。図１０は、シリサイド膜３１とＣＶＤＳｉＯ2 絶縁膜２２のエッチング速度の差によりコンタクト孔５１内のシリサイド膜３１部分をオ−バ−エッチングして絶縁膜２２部分より後退させる（図１０（ａ））。そこに、ＣＶＤＳｉＯ2 などのサイドウォ−ル絶縁膜２３１を堆積させる（図１０（ｂ））。この様にすると、サイドウォ−ル絶縁膜の厚さは、前記実施例の約０．３μｍより薄くでき、シリサイド膜３１が後退した部分にのみサイドウォ−ル絶縁膜を形成することすら可能であるので、微細化に役立っている。図１１は、酸素原子のイオン注入により、シリサイド膜３１のコンタクト孔５１周辺部分を絶縁化するものである。通常の方法で、絶縁膜２２とシリサイド膜３１をエッチングしてコンタクト孔５１を形成する（図１１（ａ））。
【００３１】つぎに、コンタクト孔５１の周辺部分のシリサイド膜３１に絶縁膜を介してイオン注入を行い、その部分を酸化してその部分のみをサイドウォ−ル絶縁膜２３１とする（図１１（ｂ））。とくに、サイドウォ−ル絶縁膜を付け加える必要はないので、さらに微細化が進み、半導体装置の高集積化が可能になる。本発明は、ＥＣＬのようなバイポ−ラＬＳＩなどの半導体装置に適用される。また、前述の実施例では、不純物をド−プした多結晶シリコンからの拡散によってエミッタ領域を形成しているが、本発明では、この方法に限らず、その他の固相拡散法やイオン注入法など既存の方法を用いることができる。
【００３２】
【発明の効果】以上の様に、本発明は、ベ−ス領域表面近傍の不純物濃度が従来より少なくなっているので、ベ−ス／エミッタ接合での空乏層が伸びて接合にかかる電界が緩和されるために耐圧が向上し、ホットキャリアの発生も抑えられる。また、ベ−ス抵抗が減少するので、半導体装置の高速化が促進される。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の断面図。
【図２】第１の実施例の半導体装置の製造工程断面図。
【図３】第１の実施例の半導体装置の製造工程断面図。
【図４】第１の実施例の半導体装置の製造工程断面図。
【図５】第１の実施例の半導体装置の製造工程断面図。
【図６】第１の実施例の半導体装置の製造工程断面図。
【図７】図１に示すウェ−ハ内の不純物濃度分布図。
【図８】第２の実施例の半導体装置の断面図。
【図９】第３の実施例の半導体装置の断面図。
【図１０】本発明の半導体装置の製造工程断面図。
【図１１】本発明の半導体装置の製造工程断面図。
【図１２】本発明のベ−ス領域上のシリサイド膜の断面図。
【図１３】従来の半導体装置の断面図。
【図１４】図１３に示すウェ−ハ内の不純物濃度分布図。
【符号の説明】
１ ｎ型エピタキシャル成長層
１０ ウェ−ハ
１１ ベ−ス領域
１２ エミッタ領域
２ ｐ型シリコン半導体基板
２１ 薄い絶縁膜
２２、２３、２４ 絶縁膜
２３１ サイドウォ−ル絶縁膜
３ ｎ＋埋込み領域
３０ 金属薄膜
３１ シリサイド膜
４ コレクタ領域
４１ 多結晶シリコン膜
５ 素子分離領域
５１ コンタクト孔
６ 厚い絶縁膜
７ エミッタ電極
８ ベ−ス電極
９ コレクタ電極
【０００１】
【産業上の利用分野】本発明は、バイポ−ラトランジスタを有する半導体装置に係り、とくに、ベ−スコンタクト領域にシリサイド膜を形成することを特徴とするバイポ−ラトランジスタを有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、バイポ−ラトランジスタを有する半導体装置の微細化、高速化が著しく進んでいるが、それと共に、ベ−ス、エミッタの各拡散領域のシャロ−化も進んでいる。これら拡散領域がシャロ−化されると、ベ−ス幅が削減でき、その寄生容量も減少させることができる。その結果、バイポ−ラトランジスタの高速化がさらに進む。
【０００３】図１３および図１４を参照して従来のバイポ−ラトランジスタを説明する。図１３は、高速化に対応したバイポ−ラトランジスタの断面図、図１４は、このバイポ−ラトランジスタのベ−ス／エミッタ領域の不純物プロファイルを示す特性図である。このバイポ−ラトランジスタが形成されるウェ−ハ１０は、ｎ＋埋込み拡散領域３を形成したｐ型シリコン半導体基板２とこの半導体基板２の上に成長したｎ型エピタキシャル層１とから構成されている。ｎ型エピタキシャル層１には、素子分離領域５とｎ＋コレクタ領域４とが形成されている。ウェ−ハ１０の表面は、例えば、シリコン熱酸化膜のような厚い絶縁膜６で被覆されている。
【０００４】素子分離領域５に囲まれた素子領域には、ｐ型ベ−ス領域１１が形成されており、この素子領域の中にはｎ＋エミッタ領域１２が形成されている。さらに、ウェ−ハ１０の表面には、エミッタ、ベ−ス、コレクタに接続するそれぞれのエミッタ電極７、ベ−ス電極８、コレクタ電極９が形成されている。絶縁膜６や素子領域を被覆するように半導体基板上に、例えば、ＣＶＤによるＳｉＯ2 などからなる絶縁膜２２を形成する。この絶縁膜２２に設けた複数のコンタクト孔を通じて半導体基板内のエミッタ、ベ−ス、コレクタ等の各領域は、前述の各電極に接続されている。この半導体基板内の各領域の内、エミッタ領域１２は、その表面を被覆する多結晶シリコン膜４１からの不純物の拡散により形成される。予めｎ型不純物を多結晶シリコン膜にド−プしておき、加熱によりド−プした不純物をベ−ス領域１１内に拡散させて、エミッタ１２を形成する。拡散に用いる不純物は、通常Ａｓを用いる。これは、拡散係数が小さいので、シャロ−化したｎ型エミッタ領域１２が形成される。Ｐを不純物に用いると拡散係数が大きいので、シャロ−化には適さない。
【０００５】ここで、このバイポ−ラトランジスタのエミッタ領域１２、ベ−ス領域１１およびｎ型エピタキシャル層１の不純物濃度を調べると、その不純物プロファイルは、図１４の通りである。ウェ−ハ表面からの固相拡散を用いてトランジスタを形成する場合には、不純物濃度分布は、表面近傍が最も高濃度になる。また、イオン注入法を利用した場合でも、シャロ−化を狙うためにイオン注入直後の不純物濃度分布のピ−クを表面近傍もしくはイオン注入の緩衝絶縁膜中に設計するため、注入後のアニ−ル処理で結果的に表面近傍が最も高濃度になり、どちらにしても図のようなプロファイルになっている。
【０００６】
【発明が解決しようとする課題】このように、従来の半導体基板の表面近傍が最も高濃度である不純物濃度分布を有するバイポ−ラトランジスタでは、半導体基板表面領域のベ−ス／エミッタ接合が高不純物濃度領域に形成されるためその耐圧（ＢＶEBO ）が小さくならざるを得なかった。このため、使用する回路に制約があり、さらに、ＢＶEBO 以下の電圧が印加されている場合にもベ−ス／エミッタ接合での空乏層にかかる高電界によるホットキャリアの発生や接合表面の保護絶縁膜へのホットキャリアのトラップによるバイポ−ラトランジスタの電流増幅率の劣化或いはベ−ス内部抵抗の増大という信頼性低下の問題が生じている。
【０００７】本発明の目的は、ベ−ス表面近傍の不純物濃度を低下させることにより、前記表面近傍のベ−ス／エミッタ接合における高い耐圧（ＢＶEBO ）を確保し、さらに、この接合における空乏層にかかる電界を緩和し、ホットキャリアの発生を低減して信頼性を向上させ、加えてベ−ス抵抗を減少させることによって高速化を促進することが可能な半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、半導体装置において、バイポ−ラトランジスタのベ−ス表面にシリサイド膜を設けてベ−ス抵抗を下げることを特徴とし、さらに、このベ−ス領域に、エミッタ領域形成工程前にシリサイド膜を形成し、そのボロン吸いだし効果によりベ−ス領域の表面不純物濃度を下げ、その後エミッタ領域を形成する事を特徴としている。すなわち、本発明の半導体装置は、半導体基板と、前記半導体基板の表面領域に形成されたベ−ス領域と、前記ベ−ス領域上に形成されたシリサイド膜又は少なくとも前記ベ−ス領域に接する部分はシリサイド化された金属薄膜と、前記半導体基板の表面領域に形成され、前記ベ−ス領域と接するエミッタ領域とを備え、前記シリサイド膜又は金属薄膜と前記エミッタ領域とは互いに絶縁されていることを特徴としている。前記シリサイド膜又は金属薄膜は、前記エミッタ領域上に形成されたコンタクト孔を有する絶縁膜によって被覆され、このコンタクト孔内には、サイドウォ−ル絶縁膜が設けられている。前記半導体基板には、ベ−ス電極が形成されており、このベ−ス電極は、前記シリサイド膜又は金属薄膜を介して前記ベ−ス領域に接続している。前記シリサイド膜又は金属薄膜は、チタンシリサイド（ＴｉＳｉ2 ）からなることができる。
【０００９】本発明の半導体装置の製造方法は、半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を少なくとも部分的に取除き、前記ベ−ス領域を部分的に露出する工程と、前記ベ−ス領域の露出している表面領域の所定領域に、前記ベ−ス領域と接するエミッタ領域を形成する工程を備えていることを第１の特徴としている。また、半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記半導体基板上に絶縁膜を形成して前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を被覆する工程と、前記絶縁膜と前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜とを選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記コンタクト孔内にサイドウォ−ル絶縁膜を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを第２の特徴としている。
【００１０】さらに、半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を選択的にエッチング除去して前記ベ−ス領域を部分的に露出する工程と、前記半導体基板上に絶縁膜を形成して前記シリサイド膜を被覆する工程と、前記絶縁膜の前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜がエッチング除去されている部分を選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを第３の特徴としており、半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜をエッチング除去して前記ベ−ス領域を露出させる工程と、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを第４の特徴としている。
【００１１】
【作用】ベ−ス領域の表面不純物濃度が低下することによって、ＢＶEBO が向上し、さらに、ベ−ス抵抗が減少する。また、半導体基板の所要領域に形成したシリサイド膜のシリサイド形成時におけるボロンの吸い出し効果によってベ−ス領域の表面不純物濃度を有効に表面不純物濃度を下げる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明する。まず、図１乃至図７を参照して本発明の第１の実施例を説明する。図１はこの実施例に係るバイポ−ラトランジスタを有する半導体装置の断面図である。このバイポ−ラトランジスタが形成される半導体基板（ウェ−ハ）１０は、ｎ＋埋込み拡散領域３を形成したｐ型シリコン半導体基板２とこの半導体基板２の上に成長したｎ型エピタキシャル層１とから構成されている。ｎ型エピタキシャル層１には、素子分離領域５とｎ＋コレクタ領域４とが形成されている。ウェ−ハ１０の表面は、例えば、シリコン熱酸化膜のような厚い絶縁膜６で被覆されている。素子分離領域に囲まれた素子領域には、表面からの深さが０．２〜０．３μｍ程度のｐ型ベ−ス領域１１が形成されており、この領域の中にｎ＋エミッタ領域１２が形成されている。ベ−ス領域１１表面には、コンタクト開孔部５１およびエミッタ領域１２が形成されている部分を除いて、シリサイド（ＴｉＳｉ2 ）膜３１が形成されている。
【００１３】このシリサイド膜３１及び厚い絶縁膜６を被覆して絶縁膜２２を堆積させる。この絶縁膜２２は、たとえば、ＳｉＯ2 膜からなり、ＣＶＤ（Chemical VapourDeposition）により形成される。絶縁膜２２上には、絶縁膜２４が積層されており、例えば、ＣＶＤにより形成したＳｉ3 Ｎ4 から構成されている。さらに、ウェ−ハ１０の表面には、エミッタ、ベ−ス、コレクタに接続するそれぞれのエミッタ電極７、ベ−ス電極８、コレクタ電極９が形成されている。これら電極は、アルミニウム或いは銅などを含むアルミニウム合金などからなる。
【００１４】この絶縁膜２２、２４に設けた複数のコンタクト孔５１を通じてウェ−ハ１０内のエミッタ１２、ベ−ス１１、コレクタ４等の各領域は、前述の各電極に接続されている。このウェ−ハ１０内の各領域の内、エミッタ領域１２は、その表面を被覆する多結晶シリコン膜４１からの不純物の拡散により形成される。予めｎ型不純物を多結晶シリコン膜にド−プしておき、加熱によりド−プした不純物をベ−ス領域内に拡散させて、エミッタ１２を形成する。拡散に用いる不純物は、通常Ａｓを用いる。これは、拡散係数が小さいのでシャロ−化したｎ型エミッタ領域が形成される。Ｐを不純物に用いると拡散係数が大きいので、シャロ−化には適さない。以上の通りであるので、エミッタ領域１２とエミッタ電極７とは直接接触せずに、多結晶シリコン膜４１が介在されている。コレクタ領域４とコレクタ電極９との間にも多結晶シリコン膜４１が形成されている。ベ−ス電極８とベ−ス領域１１とは、直接に接触しているが、前記シリサイド膜３１を延在させて、両者の間にシリサイド膜を介在させるようにしてこの間の接触抵抗を下げることもできる。
【００１５】また、この実施例ではエミッタ領域１２上のコンタクト孔内のシリサイド膜３１に近い部分にサイドウォ−ル２３１を形成している。この例では、絶縁膜２２の部分にこのサイドウォ−ルを設けている。このサイドウォ−ルは、コレクタ領域４上のコンタクト孔５１内の絶縁膜２２の部分にも形成されている（図６）。このエミッタ領域１２上のコンタクト孔５１内に形成されているサイドウォ−ル２３１によって、前記シリサイド膜３１とエミッタ領域１２とは接触せずに絶縁が保たれている。サイドウォ−ル２３１は、実施例では、ＳｉＯ2 からなるが、例えば、Ｓｉ3 Ｎ4 のような窒化物を用いることもできる。サイドウォ−ル２３１は、例えば、０．１〜０．３μｍ程度に薄くできるので、その厚さに応じてコンタクト孔径を小さくすることができ、半導体装置の微細化に役立てることができる。
【００１６】前記素子分離領域４は、トレンチ構造になっており、周囲は、ＳｉＯ2 膜からなり、その中に多結晶シリコンが充填されている。このような構造でなくても、例えば、トレンチ内部がすべてＳｉＯ2 で充填されていてもよく、さらに、トレンチの代わりに、高濃度のｐ＋領域を用いてもよい。この様に、ベ−ス領域の表面にシリサイド膜を形成したので、ベ−ス抵抗が減少し、デバイスの高速化が進む。また、図７に示すように、シリサイドを形成する際のボロンの吸い出し効果によってベ−ス領域の表面の不純物濃度が減少するので、ベ−ス／エミッタ接合の耐圧が上がり、高電界によるホットキャリアの発生や接合表面の保護絶縁膜へのホットキャリアのトラップによるトランジスタの電流増幅率の劣化を防止する。図７は、シリサイド膜形成によって生じたウェ−ハ内のベ−ス領域のボロンの濃度の減少を示す特性図である。縦軸は、不純物濃度（／ｃｍ3 ）、横軸は、ウェ−ハ（基板）の表面からの深さを示している。
【００１７】次ぎに、この実施例の半導体装置の製造方法を説明する。ｐ型シリコン半導体基板２にｎ型不純物を高濃度にド−プしてｎ＋埋込み領域３を形成し、さらに薄いｎ型エピタキシャル層１をその上に形成してトランジスタ等を集積するウェ−ハ１０とする。このウェ−ハ１０の表面を加熱してシリコン熱酸化膜からなる薄い絶縁膜２１と厚い絶縁膜６を形成する。そして薄い絶縁膜２１を介してｎ型エピタキシャル層１にボロンをイオン注入し、アニ−ルによりボロンを拡散して、例えば、半導体基板表面からの深さ約０．２〜０．３μｍのｐ型ベ−ス領域１１を形成する（図２（ａ））。さらに、ｎ型不純物を絶縁膜２１を介してイオン注入し、かつ拡散してｎ＋埋込み領域３に繋がるｎ＋コレクタ領域４を形成する。コレクタ領域４やベ−ス領域１１などが形成される素子領域を囲むように素子分離領域５が形成されるが、これは、まず、ｎ型エピタキシャル層１に、例えば、ＲＩＥなどの異方性エッチングにより、ｐ型シリコン半導体基板２にまで達する幅の狭い深い溝（トレンチ）を形成する。
【００１８】トレンチの内壁を酸化した後、トレンチ底部にチャネルカット用のボロンを打込み、その後多結晶シリコンをｎ型エピタキシャル層１上に厚く堆積する。ついで、エッチバックによって、トレンチ内のみ多結晶シリコンを残し、最終的に表面を酸化して平坦な素子分離領域５を形成する。したがって、多結晶シリコンは酸化シリコンに包まれてトレンチ内に充填されている。トレンチ内に酸化膜に換えて窒化膜を形成することもできる。
【００１９】次に、ベ−ス領域１１の表面の絶縁膜２１を除去してこの表面を露出する。コレクタ領域４上の絶縁膜は、そのままにしておく。そして露出した表面に、例えば、チタンのような金属薄膜３０をスパッタリングにより堆積する（図２ｂ）。スパッタリング条件は、真空状態を１０-4Ｐａ程度にし、タ−ゲットをチタン、スパッタリングガスをＡｒ（２０〜８０ｓｃｃｍ、圧力０．２〜０．５Ｐａ）、１〜８Ａ（アンペア）のスパッタリングパワ−で実行する。この金属薄膜３０はＲＴＡ又は電気炉により窒素雰囲気中で５００〜６５０℃程度、とくに、約６００℃の温度で１５〜６０秒程度熱処理をする。この熱処理によって金属薄膜３０は、チタンシリサイド（ＴｉＳｉ2 ）膜３１に変化する（図３（ａ））。このとき、チタンとシリコンが反応してこのチタンシリサイド膜３１が形成される際にシリコンウェ−ハ１０中のボロンがシリサイド膜３１の中に吸い出され、シリサイド膜３１とシリコンウェ−ハ１０の界面近傍のシリコンウェ−ハ１０中のボロン濃度が低下する。
【００２０】その時のベ−ス領域１１の不純物分布を図３に示す。図７（ａ）がシリサイド形成前のボロンのウェ−ハ１０表面からの深さ方向の分布を示し、図７（ｂ）はシリサイド形成後のボロンの前記分布を示す。図の様に、ボロンのウェ−ハ１０表面の濃度は、大きく下がる。したがって、エミッタ形成後に形成されるベ−ス／エミッタ接合で生じる空乏層は十分拡がり、空乏層にかかる電界が緩和されて耐圧が向上する。つぎに、シリサイド膜３１の上に絶縁膜２２を形成する（図３（ｂ））。この絶縁膜はＳｉＯ2 からなり、例えば、ＣＶＤ（Chemical VapourDeposition）法により形成される。積層されたシリサイド膜３１と絶縁膜２２はエミッタ領域となる部分を従来から知られているフォトリソグラフィ技術により選択的に除去し、ｎ型エピタキシャル層１のベ−ス領域１１を部分的に露出させる。除去された部分は、コンタクト孔となり、この側壁には絶縁膜からなるサイドウォ−ル２３１を形成する。図４は、その工程の断面図を示すものである。
【００２１】コンタクト孔を含めて絶縁膜２２の上にＳｉＯ2 またはＳｉ3 Ｎ4 膜２３を、例えば、ＣＶＤ法などで形成し（図４（ａ））、そのあと、例えば、ＣＦ4 ＋Ｈ2 などを用いたＲＩＥで、異方性エッチングを行ってこの膜を選択的に除去してコンタクト孔の内壁にサイドウォ−ル絶縁膜２３１を形成する（図４（ｂ））。ベ−ス領域１１の所定部分にコンタクト孔を形成する際に、薄い絶縁膜２１と絶縁膜２２とにコンタクト孔を形成してこれらに覆われているコレクタ領域４を露出するので（図３（ｂ））、サイドウォ−ル絶縁膜２３１は、このコレクタ領域４上のコンタクト孔にも形成される。サイドウォ−ル絶縁膜２３１の膜厚は、例えば、０．３μｍである。
【００２２】ついで、絶縁膜２２およびコンタクト孔を、Ａｓなどのｎ型不純物を高濃度にド−プした多結晶シリコン膜で被覆し、この多結晶シリコン膜を選択的にエッチング除去してコンタクト孔内およびその周辺のみに多結晶シリコン膜４１を形成する。そして、多結晶シリコン膜４１を熱処理することによって、多結晶シリコン膜４１中の不純物をベ−ス領域内に拡散し、例えば、半導体基板表面からの深さ０．１μｍ程度のエミッタ領域１２を形成する（図５）。このあと、絶縁膜２２および多結晶シリコン膜４１を覆うように、例えば、Ｓｉ3 Ｎ4 からなる絶縁膜２４をＣＶＤ法などで形成する。この絶縁膜２４およびその下の絶縁膜２２を選択的にエッチングしてそれぞれコレクタ領域４、ベ−ス領域１１およびエミッタ領域１２の上にコンタクト孔５１を形成する（図６）。そして、絶縁膜２４とコンタクト孔５１内に銅などを含むアルミニウム合金の膜を堆積させ、選択的にエッチング除去してコンタクト孔５１内およびその周辺にエミッタ電極７、ベ−ス電極８、コレクタ電極９を形成する（図１）。この実施例では、ベ−ス領域１１上のシリサイド膜３１は、取除かれて、ベ−ス電極８とベ−ス領域１１とは、直接接触している。エミッタ領域の形成は、イオン注入で行っても良いし、固相拡散等を利用しても良い。
【００２３】この実施例では、ベ−ス領域１１上のシリサイド膜３１は、金属薄膜（Ｔｉ）３０から完全にシリサイド化されているが、本発明の目的、すなわち、ベ−ス抵抗の低下およびボロン濃度の減少が達成されるなら、本発明においては、必ずしも完全にシリサイド化される必要はない。図１２に示すように、ベ−ス領域１１上のシリサイド膜３１は、ベ−ス領域１１と接する領域がシリサイド化していてもその表面部分は、チタンなど金属薄膜のままでも良い。
【００２４】つぎに、図８を参照して第２の実施例を説明する。図は、半導体装置のエミッタ領域形成時の工程断面図である。この実施例は、露出したベ−ス領域１１の表面に金属薄膜を堆積し、これを熱処理によってシリサイド化してベ−ス領域１１の表面領域のボロン濃度を低下させるまでは、第１の実施例と同じであるが、サイドウォ−ル絶縁膜は、特に形成しない。チタンシリサイド膜３１を形成してから、絶縁膜２２を形成する前にエミッタ領域が形成される部分のベ−ス領域１１上のシリサイド膜３１を選択的にエッチング除去して開孔する。そして、この上に、例えば、ＳｉＯ2 のような絶縁膜２２をＣＶＤ法などで形成する。
【００２５】ついで、絶縁膜２２を選択的にエッチングして、ベ−ス領域１１内のエミッタ領域形成部分とコレクタ領域４上の絶縁膜２２にコンタクト孔を形成する。ついで、絶縁膜２２およびコンタクト孔を、Ａｓなどのｎ型不純物を高濃度にド−プした多結晶シリコン膜で被覆し、この多結晶シリコン膜を選択的にエッチング除去してコンタクト孔内およびその周辺のみに多結晶シリコン膜４１を形成する。そして、多結晶シリコン膜４１を熱処理することによって、多結晶シリコン膜４１中の不純物をベ−ス領域内に拡散し、エミッタ領域１２を形成する。このあと絶縁膜２２および多結晶シリコン膜４１を覆うように、例えば、Ｓｉ3 Ｎ4 からなる絶縁膜をＣＶＤ法などで形成する。この上の絶縁膜およびその下の絶縁膜２２を選択的にエッチングしてそれぞれコレクタ領域４、ベ−ス領域１１およびエミッタ領域１２の上にコンタクト孔を形成する。そして、図１に示す半導体装置と同様に、上の絶縁膜とコンタクト孔内に銅などを含むアルミニウム合金の膜を堆積し、選択的にエッチング除去してコンタクト孔内およびその周辺にエミッタ電極、ベ−ス電極、コレクタ電極を形成する。
【００２６】この実施例では、エミッタ領域１２上の絶縁膜２２のコンタクト孔にサイドウォ−ル絶縁膜は、形成していないので、シリサイド膜３１端部とコンタクト孔との間の距離Ｌは、比較的長くしないとシリサイド膜３１とエミッタ領域１２間の絶縁は、十分でなくなる。実際に、Ｌは、１．０〜０．６μｍ程度もあるので、前の実施例が、サイドウォ−ル絶縁膜２３１の厚さ約０．３μｍ程度で良いのに対して、かなり大きく取らなければ成らない。したがって、この実施例は、半導体装置の微細化には不利である。
【００２７】ついで、図９を参照して第３の実施例を説明する。図は、半導体装置のエミッタ領域形成時の工程断面図である。この実施例は、露出したベ−ス領域１１の表面に金属薄膜を堆積し、これを熱処理によりシリサイド化してベ−ス領域１１の表面領域のボロン濃度を低下させるまでは、第１の実施例と同じであるが、サイドウォ−ル絶縁膜は特に形成せず、しかもシリサイド膜を全部取除いてしまうことに特徴がある。まず、絶縁膜を形成する前にベ−ス領域１１表面に形成されているシリサイド膜３１をエッチング除去する（図３（ａ）参照）。そして、この上に、例えば、ＳｉＯ2 のような絶縁膜２２をＣＶＤ法などで形成する。ついで絶縁膜２２を選択的にエッチングしてし、ベ−ス領域１１内のエミッタ領域形成部分とコレクタ領域４上の絶縁膜２２にコンタクト孔を形成する。
【００２８】ついで、絶縁膜２２およびコンタクト孔を、Ａｓなどのｎ型不純物を高濃度にド−プした多結晶シリコン膜で被覆し、この多結晶シリコン膜を選択的にエッチング除去してコンタクト孔内およびその周辺のみに多結晶シリコン膜４１を形成する。そして、多結晶シリコン膜４１を熱処理することによって、多結晶シリコン膜４１中の不純物をベ−ス領域内に拡散し、エミッタ領域１２を形成する。このあと、絶縁膜２２および多結晶シリコン膜４１を覆うように、例えば、Ｓｉ3Ｎ4 からなる絶縁膜をＣＶＤ法などで形成する。この上の絶縁膜およびその下の絶縁膜２２を選択的にエッチングしてそれぞれコレクタ領域４、ベ−ス領域１１およびエミッタ領域１２の上にコンタクト孔を形成する。
【００２９】そして、図１に示す半導体装置と同様に、上の絶縁膜とコンタクト孔内に銅などを含むアルミニウム合金の膜を堆積し、選択的にエッチング除去してコンタクト孔内およびその周辺にエミッタ電極、ベ−ス電極、コレクタ電極を形成する。この実施例では、ベ−ス領域表面近傍のボロン濃度を低下させるので、前記表面近傍のベ−ス／エミッタ接合における耐圧を十分維持し、この接合における空乏層にかかる電界を緩和してホットキャリアの発生を防止することができる。しかし、シリサイド膜を途中で除去するので、ベ−ス抵抗が下らず高速化の点では有利ではない。
【００３０】ついで、図１０、図１１を参照して、シリサイド膜３１が形成されているベ−ス領域１１にエミッタ領域１１を形成する他の方法を説明する。図１０は、シリサイド膜３１とＣＶＤＳｉＯ2 絶縁膜２２のエッチング速度の差によりコンタクト孔５１内のシリサイド膜３１部分をオ−バ−エッチングして絶縁膜２２部分より後退させる（図１０（ａ））。そこに、ＣＶＤＳｉＯ2 などのサイドウォ−ル絶縁膜２３１を堆積させる（図１０（ｂ））。この様にすると、サイドウォ−ル絶縁膜の厚さは、前記実施例の約０．３μｍより薄くでき、シリサイド膜３１が後退した部分にのみサイドウォ−ル絶縁膜を形成することすら可能であるので、微細化に役立っている。図１１は、酸素原子のイオン注入により、シリサイド膜３１のコンタクト孔５１周辺部分を絶縁化するものである。通常の方法で、絶縁膜２２とシリサイド膜３１をエッチングしてコンタクト孔５１を形成する（図１１（ａ））。
【００３１】つぎに、コンタクト孔５１の周辺部分のシリサイド膜３１に絶縁膜を介してイオン注入を行い、その部分を酸化してその部分のみをサイドウォ−ル絶縁膜２３１とする（図１１（ｂ））。とくに、サイドウォ−ル絶縁膜を付け加える必要はないので、さらに微細化が進み、半導体装置の高集積化が可能になる。本発明は、ＥＣＬのようなバイポ−ラＬＳＩなどの半導体装置に適用される。また、前述の実施例では、不純物をド−プした多結晶シリコンからの拡散によってエミッタ領域を形成しているが、本発明では、この方法に限らず、その他の固相拡散法やイオン注入法など既存の方法を用いることができる。
【００３２】
【発明の効果】以上の様に、本発明は、ベ−ス領域表面近傍の不純物濃度が従来より少なくなっているので、ベ−ス／エミッタ接合での空乏層が伸びて接合にかかる電界が緩和されるために耐圧が向上し、ホットキャリアの発生も抑えられる。また、ベ−ス抵抗が減少するので、半導体装置の高速化が促進される。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の断面図。
【図２】第１の実施例の半導体装置の製造工程断面図。
【図３】第１の実施例の半導体装置の製造工程断面図。
【図４】第１の実施例の半導体装置の製造工程断面図。
【図５】第１の実施例の半導体装置の製造工程断面図。
【図６】第１の実施例の半導体装置の製造工程断面図。
【図７】図１に示すウェ−ハ内の不純物濃度分布図。
【図８】第２の実施例の半導体装置の断面図。
【図９】第３の実施例の半導体装置の断面図。
【図１０】本発明の半導体装置の製造工程断面図。
【図１１】本発明の半導体装置の製造工程断面図。
【図１２】本発明のベ−ス領域上のシリサイド膜の断面図。
【図１３】従来の半導体装置の断面図。
【図１４】図１３に示すウェ−ハ内の不純物濃度分布図。
【符号の説明】
１ ｎ型エピタキシャル成長層
１０ ウェ−ハ
１１ ベ−ス領域
１２ エミッタ領域
２ ｐ型シリコン半導体基板
２１ 薄い絶縁膜
２２、２３、２４ 絶縁膜
２３１ サイドウォ−ル絶縁膜
３ ｎ＋埋込み領域
３０ 金属薄膜
３１ シリサイド膜
４ コレクタ領域
４１ 多結晶シリコン膜
５ 素子分離領域
５１ コンタクト孔
６ 厚い絶縁膜
７ エミッタ電極
８ ベ−ス電極
９ コレクタ電極
【特許請求の範囲】
【請求項１】 半導体基板と、前記半導体基板の表面領域に形成されたベ−ス領域と、前記ベ−ス領域上に形成されたシリサイド膜又は少なくとも前記ベ−ス領域に接する部分はシリサイド化された金属薄膜と、前記半導体基板の表面領域に形成され、前記ベ−ス領域と接するエミッタ領域とを備え、前記シリサイド膜又は前記金属薄膜と前記エミッタ領域とは互いに絶縁されていることを特徴とする半導体装置。
【請求項２】 前記シリサイド膜又は前記金属薄膜は、前記エミッタ領域上に形成されたコンタクト孔を有する絶縁膜によって被覆され、このコンタクト孔内には、サイドウォ−ル絶縁膜が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】 前記半導体基板には、ベ−ス電極が形成されており、このベ−ス電極は、前記シリサイド膜又は前記金属薄膜を介して前記ベ−ス領域に接続していることを特徴とする請求項１に記載の半導体装置。
【請求項４】 前記シリサイド膜は、チタンシリサイドからなることを特徴とする請求項３に記載の半導体装置。
【請求項５】 半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を少なくとも部分的に取除き、前記ベ−ス領域を部分的に露出する工程と、前記ベ−ス領域の露出している表面領域の所定領域に、前記ベ−ス領域と接するエミッタ領域を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項６】 半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記半導体基板上に絶縁膜を形成して前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を被覆する工程と、前記絶縁膜と前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜とを選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記コンタクト孔内にサイドウォ−ル絶縁膜を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項７】 半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を選択的にエッチング除去して前記ベ−ス領域を部分的に露出する工程と、前記半導体基板上に絶縁膜を形成して前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を被覆する工程と、前記絶縁膜の前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜がエッチング除去されている部分を選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項８】 半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜をエッチング除去して前記ベ−ス領域を露出させる工程と、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１】 半導体基板と、前記半導体基板の表面領域に形成されたベ−ス領域と、前記ベ−ス領域上に形成されたシリサイド膜又は少なくとも前記ベ−ス領域に接する部分はシリサイド化された金属薄膜と、前記半導体基板の表面領域に形成され、前記ベ−ス領域と接するエミッタ領域とを備え、前記シリサイド膜又は前記金属薄膜と前記エミッタ領域とは互いに絶縁されていることを特徴とする半導体装置。
【請求項２】 前記シリサイド膜又は前記金属薄膜は、前記エミッタ領域上に形成されたコンタクト孔を有する絶縁膜によって被覆され、このコンタクト孔内には、サイドウォ−ル絶縁膜が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】 前記半導体基板には、ベ−ス電極が形成されており、このベ−ス電極は、前記シリサイド膜又は前記金属薄膜を介して前記ベ−ス領域に接続していることを特徴とする請求項１に記載の半導体装置。
【請求項４】 前記シリサイド膜は、チタンシリサイドからなることを特徴とする請求項３に記載の半導体装置。
【請求項５】 半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を少なくとも部分的に取除き、前記ベ−ス領域を部分的に露出する工程と、前記ベ−ス領域の露出している表面領域の所定領域に、前記ベ−ス領域と接するエミッタ領域を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項６】 半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記半導体基板上に絶縁膜を形成して前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を被覆する工程と、前記絶縁膜と前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜とを選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記コンタクト孔内にサイドウォ−ル絶縁膜を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項７】 半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を選択的にエッチング除去して前記ベ−ス領域を部分的に露出する工程と、前記半導体基板上に絶縁膜を形成して前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜を被覆する工程と、前記絶縁膜の前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜がエッチング除去されている部分を選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項８】 半導体基板の表面領域にベ−ス領域を形成する工程と、前記ベ−ス領域上に金属薄膜を形成する工程と、前記金属薄膜を加熱して少なくともベ−ス領域に接する部分をシリサイド化する工程と、前記少なくともベ−ス領域に接する部分をシリサイド化した金属薄膜をエッチング除去して前記ベ−ス領域を露出させる工程と、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を選択的にエッチング除去して、この絶縁膜にコンタクト孔を形成する工程と、前記半導体基板外部から前記コンタクト孔を通して前記半導体基板内に不純物を拡散してエミッタ領域を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図１０】
【図７】
【図８】
【図９】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図１０】
【図７】
【図８】
【図９】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開平６−２１０７２
【公開日】平成６年（１９９４）１月２８日
【国際特許分類】
【出願番号】特願平４−１９２６９１
【出願日】平成４年（１９９２）６月２９日
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【公開日】平成６年（１９９４）１月２８日
【国際特許分類】
【出願日】平成４年（１９９２）６月２９日
【出願人】（０００００３０７８）株式会社東芝 (54,554)
[ Back to top ]