半導体装置
【課題】 製品としての半導体集積回路の仕様や特性などを無線ＩＣタグで管理することが可能な半導体集積回路およびこれをパッケージに実装してなる半導体装置を安価に提供することができるようにする。
【解決手段】 所定の機能を有する本来の半導体集積回路（１１０）が形成される半導体チップ（１００）上に無線ＩＣタグ形成領域を設け、同一チップ上に無線ＩＣタグ（１２０）を形成するとともに、当該半導体チップ上もしくは当該半導体チップが実装されるパッケージ（２４０）にアンテナとなる導電性パターン（１５０，２２１）を形成するようにした。
【解決手段】 所定の機能を有する本来の半導体集積回路（１１０）が形成される半導体チップ（１００）上に無線ＩＣタグ形成領域を設け、同一チップ上に無線ＩＣタグ（１２０）を形成するとともに、当該半導体チップ上もしくは当該半導体チップが実装されるパッケージ（２４０）にアンテナとなる導電性パターン（１５０，２２１）を形成するようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に適用して有効な技術に関し、特に一般に無線ＩＣタグと呼ばれる無線通信機能を有する電子荷札用半導体集積回路を本来の機能を有する回路と同一チップ上に形成してなる半導体集積回路さらにはこれをパッケージに実装してなる半導体装置に関する。
【背景技術】
【０００２】
従来、識別コードなど所定のデータを記憶したＲＯＭ（リード・オンリ・メモリ）と、外部の読取装置との間で無線による送受信を行なう送受信回路と、外部からの要求等に応じて上記ＲＯＭからデータを読み出して送受信回路により外部へデータを出力させる制御や所定の演算処理などを行なったりする論理回路と、これらの回路に電源電圧を供給する電源回路などを内蔵した無線通信機能を有する電子荷札用半導体集積回路（以下、無線ＩＣタグと称する）が知られている（特許文献１）。
【０００３】
かかる無線ＩＣタグは、ユーザに出荷される製品の包装としての容器や箱に組み込んで製造年月日や製品の種類、仕様、特性などの情報を内蔵ＲＯＭに記憶させて出荷して製品の情報管理に、また流通課程では内蔵ＲＯＭに流通経路などの情報を追加書き込みして製品の流通を管理するのに利用したり、店舗では内蔵ＲＯＭに商品コード等を記憶させて商品にタグとして付着しておいて、在庫管理やレジを通過する際に所定の読取装置でＲＯＭ内のコードを読み取ることで従来のバーコードによる精算システムに代わるものとして利用されるようになって来ている。
【特許文献１】特開平０７−２００７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来、無線ＩＣタグそれ自身は独立した製品として製造されていた。そのため、例えば半導体集積回路のように多数の製品がまとめて容器や箱に収納されて出荷され１つ１つが別個の容器や箱に収納されることのない製品にあっては、１つ１つの製品を無線ＩＣタグでそれぞれ管理することが困難であった。そこで、製品としての半導体集積回路チップのパッケージ内に無線ＩＣタグチップを実装して製品管理に利用する技術が考えられる。
【０００５】
しかしながら、そのようにすると、製造コストが増加したり、パッケージ内のどちらか一方のチップに故障が発生すると不良品となるので、歩留まりが低下したりするという課題がある。
【０００６】
この発明の目的は、製品としての半導体集積回路の仕様や特性などを無線ＩＣタグで管理することが可能な半導体装置を提供することにある。
【０００７】
この発明の他の目的は、無線ＩＣタグを搭載しパッケージに実装してなる半導体装置を安価に提供することができるようにすることにある。
【０００８】
この発明のさらに他の目的は、無線ＩＣタグを搭載しパッケージに実装してなる半導体装置の歩留まりを向上させることができる技術を提供することにある。
【０００９】
この発明のさらに他の目的は、無線ＩＣタグを本来の半導体集積回路と同一のチップ上に形成した場合に、無線ＩＣタグ部と本来の半導体集積回路部との間のリーク電流を防止して低消費電力化を図るとともに微弱な電波によるリード・ライトが可能な半導体集積回路およびこれをパッケージに実装してなる半導体装置を提供することにある。
【００１０】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、所定の機能を有する本来の半導体集積回路が形成される半導体チップ上に無線ＩＣタグ形成領域を設け、同一チップ上に無線ＩＣタグを形成するとともに、当該半導体チップ上もしくは当該半導体チップが実装されるパッケージにアンテナとなる導電性パターンを形成するようにしたものである。
【００１２】
上記した手段によれば、半導体集積回路の仕様や特性などの情報をそれ自身に持たせることができるため管理が容易になるとともに、本来の半導体集積回路が形成される半導体チップ上に無線ＩＣタグを形成するため、別個のチップに形成する場合に比べて製造コストを下げることができる。また、パッケージには１つのチップが実装されるだけであるため、別個のチップに形成し実装する場合に比べて歩留まりも向上させることができる。
【００１３】
また、望ましくは、無線ＩＣタグ部と本来の半導体集積回路部とで電源ラインを分離するとともに、両者の間にはこれらを電気的に分離する絶縁分離領域を設けるようにする。これにより、同一のチップ上に形成した場合に、無線ＩＣタグ部と本来の半導体集積回路部との間でリーク電流が流れるのを防止することができ、リークがある場合に比べて、本来の半導体集積回路では低消費電力化を図れるとともに無線ＩＣタグでは微弱な電波によるリード・ライトが可能になる。
【００１４】
さらに、本願の他の発明は、本来の半導体集積回路が形成された半導体チップと無線ＩＣタグが形成された半導体チップとをひとつのパッケージ内に実装するとともに、いずれかの半導体チップ上もしくはこれらの半導体チップが実装されるパッケージにアンテナとなる導電性パターンを形成するようにしたものである。これによって、内部の半導体集積回路の仕様や特性などの情報を半導体装置それ自身に持たせることができるため管理が容易になる。
【００１５】
また、望ましくは、前記無線ＩＣタグには、電気的に書き込み可能な不揮発性メモリ回路を設け、該メモリ回路は読み出し専用の領域と、１度だけ書き込みが可能な領域と、複数回書き込みが可能な領域（書き替え可能領域）とに分けるようにする。これにより、当該半導体集積回路に関する書き替え不要なデータが誤って上書きされて消失したり、不正に改ざんされたりするおそれがなくデータの信頼性が向上する一方、ユーザが必要に応じて更新のための書き込みを行ないたいデータも格納することができ、使い勝手が向上するようになる。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、半導体集積回路の仕様や特性などの情報を、それをパッケージに実装した半導体装置自身に持たせることができるため管理が容易になるとともに、製造コストを下げ、歩留まりも向上させることができる。また、リーク電流が流れるのを防止して、低消費電力化を図れるとともに微弱な電波によるリード・ライトが可能になるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用した半導体集積回路の第１の実施例を示す。図１において、符号１００で示されているのは単結晶シリコンのような１個の半導体チップ、１０１は該チップの周縁部に沿って並んで形成されたボンディングパッドである。
【００１８】
図１に示されているように、本実施例においては、半導体チップ１００上に本来の半導体集積回路部（本体ＩＣ）１１０の他に無線ＩＣタグ部１２０が設けられ、半導体集積回路部１１０と無線ＩＣタグ部１２０との間には両者を電気的に分離する絶縁分離領域１３０が設けられている。ボンディングパッド１０１のうち１０１ａ，１０１ｂは、無線ＩＣタグ部１２０用のパッドであり、後述のアンテナに接続される。絶縁分離領域１３０は半導体チップの表面を選択酸化して形成される絶縁体あるいは半導体チップの表面に溝を掘って絶縁材料を充填してなる絶縁構造で構成することができる。
【００１９】
特に制限されるものでないが、無線ＩＣタグ部１２０は、図２に示すように、外部の読取装置との間で無線による送受信を行なう送受信回路１２１と、製造元コードや製造番号など所定のデータを記憶するメモリ回路１２２と、外部からの要求等に応じて上記メモリ回路１２２へデータを書き込んだりデータを読み出して送受信回路１２１により外部へデータを出力させる制御や所定の演算処理などを行なったりするコントロール回路１２３と、上記各回路１２１〜１２３に供給する電源電圧を生成する電源回路１２４などから構成されている。
【００２０】
上記送受信回路１２１にはアンテナ１５０が接続され、アンテナを介して受信した交流信号に含まれる受信情報を抽出（復調）する機能や送信情報を搬送波に乗せた交流信号を形成（変調）してアンテナを駆動して送信する機能を有するように構成される。上記電源回路１２４は、コイルの誘導現象を利用して電力の供給を受け、受信側コイルに生じた交流信号をダイオードブリッジ回路などで整流して内部直流電源電圧を生成するように構成される。誘導現象を利用して電力の供給を受ける方式は、非接触型ＩＣカードなどでも利用されている公知の技術であるので、詳しい説明は省略する。無線ＩＣタグ部１２０はマイクロ波で送受信するものであっても良い。
【００２１】
上記メモリ回路１２２は、製造工程や流通過程で後からデータを書き込むことができるようにするため、読み出し専用のＲＯＭ（リード・オンリ・メモリ）と電気的に書き込み可能なＥＰＲＯＭや電気的に書き込み消去可能なＥＥＰＲＯＭのような不揮発性メモリにより構成される。表１には、上記メモリ回路１２２が例えば２５６バイトのような記憶容量を有するように形成された場合のデータフォーマットと各領域の機能、格納すべきデータの例が示されている。
【００２２】
【表１】
【００２３】
表１に示されているように、この実施例では、メモリ回路１２２は読み出しのみ可能な領域と、１回だけ書き込み可能な領域と、何度も書き込み可能な領域とに分けられている。
【００２４】
このうち、読み出しのみ可能な領域には、製造番号や製造年月日、ウェハ特性などメーカ側の情報が格納される。これらの情報は製品に固有のものであり書き替える必要がないので、この領域は、マスクＲＯＭやヒューズＲＯＭなど再書き込み不能なメモリにより構成したり、ＥＰＲＯＭにより構成しチップ状態でのみ書込みができパッケージに実装された後に外部端子から書込みができないような構成にすることができる。
【００２５】
１回だけ書き込み可能な領域には、流通来歴や素子の特性、配線特性など変更不要であってＩＣに固有の情報が格納される。この領域は、１回だけ書き込みが行なえればよいので、ＥＰＲＯＭにより構成することができる。流通来歴を書き込めるようにするためには、パッケージに実装された後に外部端子から書込みができるような構成にするのがよい。
【００２６】
何度も書き込み可能な領域は、ユーザが自由に任意の情報を格納することができるように開放されている記憶領域として提供される。この領域は、何度も書き込みが行なえるようにするため、フラッシュメモリやＥＥＰＲＯＭにより構成され、かつパッケージに実装された後に外部端子から書込みができるような構成にされる。
【００２７】
上記のように、３つの領域をそれぞれ異なるハードウェアのメモリにより構成する代わりに、全体を電気的に書き込み消去可能な不揮発性メモリにより構成し、アドレスを用いてコントロール回路１２３によってソフト的に各領域の機能を管理するように構成しても良い。具体的には、例えばアドレスの上位２ビットが"００"の領域は読み出し専用、上位２ビットが"０１"の領域は１回だけ書き込み可能、上位２ビットが"１０"および"１１"の領域は何度も書き込み可能な領域と定義して管理することが考えられる。この場合、上位２ビットはフラグとみなすことができる。
【００２８】
図３は、本発明を適用した半導体集積回路の第２の実施例を示す。
この実施例の半導体集積回路は、無線ＩＣタグ部１２０に、アンテナ接続用の一対のパッド１０１ａ，１０１ｂの他に、製造ライン等でパッケージに封入される前にプローブを当てて内部のＲＯＭにデータを格納するためのパッドＰ１，Ｐ２を設けたものである。このパッドＰ１，Ｐ２は、ボンディングワイヤによってパッケージ側のリード端子に接続されることがないようになっている。
【００２９】
図３のうち（Ａ）は、アンテナ接続用のパッド１０１ａ，１０１ｂに電源用のプローブを当てて電源電圧を直接印加してＩＣタグ内の論理回路とメモリ回路を活性化させることができるように電源回路が構成されている場合、あるいはアンテナを介して電源を与える場合で、後述のようにパッケージではなく当該半導体チップの上にアンテナとなる導電パターン１５０が形成されていてパッドＰ１，Ｐ２にプローブを当ててデータを格納する場合、に適用することができる実施例である。
【００３０】
図３（Ｂ）は、ウェハ状態でパッドＰ１，Ｐ２にプローブを当ててデータを格納する場合に、本来の半導体集積回路部１１０の電源電圧端子から無線ＩＣタグ部１２０へも電源電圧を供給できるようにした例であり、後述のようにチップのパッケージにアンテナとなる導電パターンが形成される場合に適用すると有効な実施例である。この実施例においては、無線ＩＣタグ部１２０のアンテナ接続用のパッド１０１ａ，１０１ｂと本来の半導体集積回路部１１０の給電用パッド１０１ｃ，１０１ｄとの間を接続する電源ラインＬ１，Ｌ２とその途中に設けられたスイッチ素子ＳＷ１，ＳＷ２と、該スイッチの状態を制御するレジスタＲＥＧが設けられている。レジスタＲＥＧは、チップに電源電圧が印加されると自動的にスイッチ素子ＳＷ１，ＳＷ２をオン状態にするように設定が行なわれ、内部の制御回路の動作でオフ状態に変更できるように構成すると良い。
【００３１】
図４には、上記半導体チップ１００をパッケージに実装した第１の実施例の半導体装置が示されている。このうち（Ａ）は平面説明図、（Ｂ）は断面説明図である。図４において、図１と同一もしくは相当する部位には同一の符号を付して重複した説明は省略する。
【００３２】
図４（Ａ）に示されているように、この実施例においては、半導体チップ１００が載置された絶縁基板２１０の表面にチップ１００を囲むように、アンテナコイルとなる導電パターン２２１と電源ラインとなるリング状の導電パターン２２２，２２３が設けられている。これらの導電パターン２２１〜２２３のうち、アンテナコイルとなる導電パターン２２１は一部が切断されて２つの端部には、一端が無線ＩＣタグ用のパッド１０１ａ，１０１ｂに結合されたボンディングワイヤ２３１，２３２の他端が結合されている。
【００３３】
また、電源ライン用の導電パターン２２２，２２３には、それぞれ半導体チップ１００のボンディングパッド１０１のうち半導体集積回路部１１０の電源パッドと電気的に接続するボンディングワイヤ２３３，２３４の一端が結合されている。なお、図４（Ａ）において、半導体チップ１００の周囲に放射状に設けられているのはリード端子であり、各リード端子２０１には半導体チップ１００のボンディングパッド１０１のうち信号入出力用のパッドと電気的に接続するボンディングワイヤ２３５の一端が結合されている。２４０は、パッケージを構成する樹脂もしくはレジンである。
【００３４】
この実施例において、電源ライン用の導電パターン２２２，２２３は、必須のものではなく省略することが可能である。また、この実施例においては、半導体チップ１００を絶縁基板２１０の表面に載置しているが、絶縁基板２１０の内側をくり抜いて窓を有する枠状に形成して、半導体チップ１００をリードフレームのダイ部分に載置して上記窓から臨むようにしても良い。
【００３５】
図５は、本発明を適用した半導体装置の第２の実施例を示す。
この実施例は、図４の実施例における電源ラインとなるリング状の導電パターン２２２，２２３を設けずに、代わりにアンテナコイルとなる導電パターン２２１を渦巻状に形成し、内端と外端に無線ＩＣタグ用のパッド１０１ａ，１０１ｂに結合されたボンディングワイヤ２３１，２３２の他端を結合したものである。この実施例によれば、チップやパッケージの大きさが同じであれば、図４の実施例に比べてアンテナコイルのインダクタンスを大きくして微弱な信号で外部装置と通信を行なうことができる。導電パターン２２１の巻き数はパターンの加工精度とチップおよびパッケージサイズとの関係によって決定されるが、許される範囲でできるだけ巻き数を多くするのが望ましい。
【００３６】
また、この実施例では、アンテナコイルとなる導電パターン２２１を、リード端子が形成されるリードフレームによって構成することができる。すなわち、組み立て時には図示しないリードフレーム本体と一体の４隅のリード２０１ａ〜２０１ｄによってアンテナコイルとなる導電パターン２２１を保持し、チップ１００を樹脂もしくはレジンでモールドした後に、リード２０１ａ〜２０１ｄを他のリードと同様にリードフレーム本体から切り離すことで、電位的にフローティングなアンテナコイルとすることができる。
【００３７】
さらに、第１の実施例では、リード端子２０１がリードピンとして構成されているのに対し、第２の実施例では、リード端子２０１の外側の端部がパッケージ２４０の下面に露出するように折り曲げられ、半田ボール２５０によってリード端子２０１をプリント基板上に実装させるように構成されている。リード端子の形状は第１の実施例と第２の実施例で逆にしてもよい。第１の実施例と第２の実施例では、リード端子の形状は図示されているものに限定されるものでなく、これら以外の形状であっても良い。
【００３８】
図６（Ａ）、（Ｂ）は上記実施例の変形例を示す。この変形例は、本来の半導体集積回路部１１０が形成された半導体チップ１００上に２つの無線ＩＣタグ部１２０ａ，１２０ｂを設けて同一のデータを格納しておくようにしたものである。これにより、データを読み出したときに２つのデータのうち一方が失われていても残りを有効なデータとすることで、歩留まりを向上させることができるとともに、読み出した２つのデータを比較し両者が一致したときにのみ有効なデータであると判定することでデータの信頼性を向上させることができる。
【００３９】
この変形例は、１つの半導体チップ１００上に２つの無線ＩＣタグ部１２０ａ，１２０ｂが設けられていても、デバイス全体が小さいのでアンテナを介してのデータの格納、読み出しは前記実施例と全く同じでよく、２つの無線ＩＣタグ部１２０ａ，１２０ｂに対して別々に行なう必要はなく１回の動作で行なうことができる。
【００４０】
図６（Ａ）の変形例と（Ｂ）の変形例との差異は、（Ａ）の変形例では２つの無線ＩＣタグ部１２０ａ，１２０ｂが互いに離れた位置に設けられているとともにアンテナとなる導電パターン２２１が２つの無線ＩＣタグ部１２０ａ，１２０ｂに対して別々に設けられているのに対し、（Ｂ）の変形例では２つの無線ＩＣタグ部１２０ａ，１２０ｂが隣接して配置されるとともにアンテナとなる導電パターン２２１が共通に設けられている点である。
【００４１】
半導体集積回路は欠陥が局所的に発生することが多いので、図６（Ａ）の変形例の方は歩留まり向上を優先したい場合に適用すると有効であり、（Ｂ）の変形例の方は信頼性向上を優先したい場合に適用すると有効である。また、（Ｂ）の変形例は同一の面積であれば（Ａ）よりもアンテナコイルの巻き線数を多くすることができるので、より微弱な電波でデータのリード・ライトが行なえるという利点がある。
【００４２】
図７は、本発明を適用した半導体装置の第３の実施例を示す。図７（Ａ）は横から見た状態、（Ｂ）は下から見た状態である。この実施例は、パッケージ２４０の下面にアンテナコイルとなる渦巻状の導電パターン２２１を設けたものである。さらに、渦巻状の導電パターン２２１の両端にそれぞれ無線ＩＣタグ用のパッド１０１ａ，１０１ｂにボンディングワイヤ２３１ａ，２３１ｂで接続されたリード端子２０１ａ，２０１ｂを接続するための配線パターン２６１ａ，２６１ｂがパッケージ２４０の下面にされ、半田ボール２５０ａ，２５０ｂによってリード端子と配線パターンとが接続されるようになっている。
【００４３】
図８は、本発明を適用した半導体装置の第４の実施例を示す。この実施例は、ＢＧＡ（Ball Grid Array）型のパッケージに適用したものである。図８（Ａ）は横から見た状態（図８ＣのＡ−Ａ’線に沿った断面）、図８（Ｂ）はＢＧＡ基板２４１を上から見た状態、図８（Ｃ）はＢＧＡ基板２４１を下から見た状態である。パッケージとなるＢＧＡ基板２４１には表裏に導電体からなる配線パターン２２１，２６１〜２６３を形成した絶縁基板が用いられ、上面の中央にＩＣタグを搭載した半導体チップ１００が半田ボール２５２を用いたボンディングで実装されているとともに、下面の中央にアンテナコイルとなるツイン渦巻状の導電パターン２２１がプリント配線技術で形成されている。
【００４４】
また、ＢＧＡ基板２４１の底面の周縁部には、特に制限されるものでないが、外部端子となる半田ボール２５０が２列に配置されているとともに、ＢＧＡ基板２４１のツイン渦巻状の導電パターン２２１の両端に対応する位置には貫通孔に導電材料を充填してなるビア（ｖｉａ）と呼ばれる構造２７１および半田ボール２５１および配線パターン２６１によって、無線ＩＣタグのアンテナ接続用パッド（１０１ａ，１０１ｂ）とアンテナコイルとしての導電パターン２２１の端部に接続されている。さらに、半導体チップ１００の本来の半導体集積回路の入出力端子および電源端子としてのパッドは、各パッドに対応して設けられた半田ボール２５２とＢＧＡ基板２４１を構成する多層基板の内部に形成された配線パターン２６２およびビア２７２によってＢＧＡ基板２４１の底面に配置された外部端子としての半田ボール２５０に接続されている。
【００４５】
図９は、本発明を適用した半導体集積回路の第３の実施例を示す。このうち図９（Ａ）の半導体集積回路は、回路が形成された半導体チップ１００の上方に層間絶縁膜を介して多層配線技術で形成したアンテナコイルとなる渦巻状の導電パターン１５０を設けたものである。渦巻状の導電パターン１５０の両端は、層間絶縁膜に形成されたスルーホール１６１〜１６３とリード配線１５２によって無線ＩＣタグ１２０のアンテナ接続用パッドに接続されるようになっている。
【００４６】
図９（Ｂ）は、回路形成領域の上方にアンテナコイルとなる導電パターン１５０を設ける代わりに、パッドの外側つまり半導体チップ１１０の周縁部にアンテナコイルとなる導電パターン１５０を設けるようにしたものである。この場合、複数の配線層を利用して基板と垂直の方向にリングを重ねたような複数巻き線のコイルとして形成することができる。
【００４７】
図９（Ａ）のように回路形成領域の上方にアンテナコイルとなる導電パターン１５０を設ける場合には、配線層の数を増やさずに渦巻状の導電パターン１５０を形成しようとすると本来の配線を避けるように配線層を変えながら全体を設計しなければならない。そのため、パターン設計が面倒となるが、図９（Ｂ）のように回路形成領域の外側にアンテナコイルとなる導電パターン１５０を設ける場合には、他の配線との干渉を考慮しなくても良いため、パターン設計が容易になるという利点がある。
【００４８】
図１０は、本発明を適用したパッケージ実装状態の半導体装置の他の実施例を示す。この実施例は、本来の半導体集積回路１１０が形成された半導体チップ１００Ａとは別個に無線ＩＣタグ用半導体集積回路１２０が形成された半導体チップ１００Ｂを、共通の絶縁基板２１０に載せて１つのパッケージに実装するようにしたものである。
【００４９】
特に制限されるものでないが、この実施例では、無線ＩＣタグ用半導体チップ１００Ｂのパッド１０１ａ，１０１ｂが接続されるアンテナコイルとなるリング状の導電パターン１５０は絶縁基板２１０に形成されている。アンテナコイルとなる導電パターン２２１は、図５に示されているように絶縁基板２１０上にて渦巻状に形成したり、図８に示されているようにパッケージ２４０の下面に形成したり、図９（Ａ）に示されているように半導体チップ１００に形成したものを用いるようにしてもよい。
【００５０】
図１１は、本発明を適用したパッケージ実装状態の半導体装置のさらに他の実施例を示す。この実施例は、本来の半導体集積回路１１０が形成された半導体チップ１００Ａとは別個に無線通信用半導体集積回路１２０’が形成された半導体チップ１００Ｂを、共通の絶縁基板２１０に載せて１つのパッケージに実装するようにしたものである。ここで、無線通信用半導体集積回路１２０’とは、例えば図２に示されているような構成を有する無線ＩＣタグ部１２０のうちメモリ１２２を除いたような構成を有するものを指す。アンテナコイルとなる導電パターン２２１は、図１０の実施例と同様である。
【００５１】
この実施例では、識別コードやＩＣの仕様、製造履歴等のデータは、半導体チップ１００Ａ上に形成されているメモリ１１２を使用して記憶される。また、半導体チップ１００Ａ上のメモリ１１２に、無線通信用半導体集積回路１２０’によってデータをリード・ライトできるようにするため、無線通信用半導体集積回路１２０’にはアンテナ（２２１）に接続されるパッド１０１ａ，１０１ｂとは別個に、本来の半導体集積回路１１０との間でデータの入出力を行なうためのパッド１０１ｃ，１０１ｄが設けられ、本来の半導体集積回路１１０側の対応するパッドとボンディングワイヤで接続される。
【００５２】
この場合、一方のパッドは同期用のクロックの送信、他方のパッドはデータの送受信のために使用される。パッドの数を少なくするためにはシリアル通信が有効であり、その場合、シリアルインタフェース回路を本来の半導体集積回路１１０と無線通信用半導体集積回路１２０’のそれぞれに設けるようにすると良い。パッドの数を増やしてもかまわない場合には、無線通信用半導体集積回路１２０’と半導体チップ１００Ａ上のメモリ１１２との間でパラレルにデータを送受信するように構成することができる。
【００５３】
その場合、半導体集積回路１１０は、無線ＩＣタグを設けない場合とほぼ同一の構成とすることも可能である。また、本来の半導体集積回路１１０がシングルチップマイコンやシステムＬＳＩのようにもともとシリアルインタフェース回路を有するＬＳＩの場合には、既存のシリアルインタフェース回路を使用して無線通信用半導体集積回路１２０’との間でデータの送受信を行なうように構成することができる。
【００５４】
なお、この実施例では、無線通信用半導体集積回路１２０’によって半導体チップ１００Ａ上のメモリ１１２にデータをリード・ライトする際には、アンテナを介して無線通信用半導体集積回路１２０’に交流信号を与える一方、本来の半導体集積回路１１０に対しても外部端子（リード端子、パッド等）から電源電圧を供給して回路全体もしくは部分的にメモリ回路１１２を活性化してやる必要がある。
【００５５】
メモリ回路１１２は、本来の半導体集積回路１１０がもともと備えるものを利用する仕方のほか、本来の半導体集積回路１１０とはまったく分離されたメモリ回路１１２を半導体チップ１００Ａに形成して用いるようにしても良い。その場合、そのメモリ回路１１２の電源電圧は、無線通信用半導体集積回路１２０’から与えるように構成することができる。従って、かかる電源電圧を無線通信用半導体集積回路１２０’からメモリ回路１１２へ供給するためのパッドをそれぞれのチップに設けると良い。
【００５６】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、アンテナコイルとなる導電パターン２２１を半導体チップが搭載される絶縁基板２１０の上面またはパッケージ２４０の下面あるいは半導体チップ上に形成したものを説明したが、これらに限定されるものでなく、絶縁基板２１０の下面もしくは内部またはパッケージ２４０の上面もしくは内部に設けたり、ボンディングワイヤによって形成したりすることも可能である。
【産業上の利用可能性】
【００５７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路をパッケージに実装した半導体装置に適用したものを説明したが、本発明はそれに限定されず、半導体集積回路を搭載したプリント配線基板やＩＣカード、モジュールなどにも利用することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明を適用した半導体集積回路の第１の実施例を示す平面構成図である。
【図２】無線ＩＣタグ部の構成例を示すブロック図である。
【図３】本発明を適用した半導体集積回路の第２の実施例を示す平面構成図である。
【図４】図４（Ａ）は上記実施例の半導体集積回路をパッケージに実装した半導体装置の第１の実施例を示す平面説明図、図４（Ｂ）はその断面説明図である。
【図５】図５（Ａ）は上記実施例の半導体集積回路をパッケージに実装した半導体装置の第２の実施例を示す平面説明図、図５（Ｂ）はその断面説明図である。
【図６】図６（Ａ）、（Ｂ）は上記実施例の変形例を示す平面説明図である。
【図７】図７（Ａ）は上記実施例の半導体集積回路をパッケージに実装した半導体装置の第３の実施例を示す断面説明図、図７（Ｂ）はその底面図である。
【図８】図８（Ａ）は上記実施例の半導体集積回路をパッケージに実装した半導体装置の第４の実施例を示す断面説明図、図８（Ｂ）はＢＧＡ基板の平面図、図８（Ｃ）はＢＧＡ基板の底面図である。
【図９】図９（Ａ）は本発明を適用した半導体集積回路の第３の実施例を示す平面構成図、図９（Ｂ）はその変形例を示す平面説明図である。
【図１０】本発明を適用したパッケージ実装状態の半導体装置の他の実施例を示す平面説明図である。
【図１１】本発明を適用したパッケージ実装状態の半導体装置のさらに他の実施例を示す平面説明図である。
【符号の説明】
【００５９】
１００ 半導体チップ
１０１ ボンディングパッド
１０１ａ，１０１ｂ アンテナ接続用パッド
１１０ 本来の半導体集積回路部
１２０ 無線ＩＣタグ部
１３０ 絶縁分離領域
１５０ アンテナコイルとしての配線パターン
１６１〜１６３ スルーホール
２０１ リード端子
２１０ 絶縁基板
２２１ アンテナコイルとしての配線パターン
２３１，２３２ ボンディングワイヤ
２４０ パッケージ
２５０ 半田ボール
２６１，２６２ 配線パターン
２７１，２７２ ビア（ｖｉａ）
【技術分野】
【０００１】
本発明は、半導体集積回路に適用して有効な技術に関し、特に一般に無線ＩＣタグと呼ばれる無線通信機能を有する電子荷札用半導体集積回路を本来の機能を有する回路と同一チップ上に形成してなる半導体集積回路さらにはこれをパッケージに実装してなる半導体装置に関する。
【背景技術】
【０００２】
従来、識別コードなど所定のデータを記憶したＲＯＭ（リード・オンリ・メモリ）と、外部の読取装置との間で無線による送受信を行なう送受信回路と、外部からの要求等に応じて上記ＲＯＭからデータを読み出して送受信回路により外部へデータを出力させる制御や所定の演算処理などを行なったりする論理回路と、これらの回路に電源電圧を供給する電源回路などを内蔵した無線通信機能を有する電子荷札用半導体集積回路（以下、無線ＩＣタグと称する）が知られている（特許文献１）。
【０００３】
かかる無線ＩＣタグは、ユーザに出荷される製品の包装としての容器や箱に組み込んで製造年月日や製品の種類、仕様、特性などの情報を内蔵ＲＯＭに記憶させて出荷して製品の情報管理に、また流通課程では内蔵ＲＯＭに流通経路などの情報を追加書き込みして製品の流通を管理するのに利用したり、店舗では内蔵ＲＯＭに商品コード等を記憶させて商品にタグとして付着しておいて、在庫管理やレジを通過する際に所定の読取装置でＲＯＭ内のコードを読み取ることで従来のバーコードによる精算システムに代わるものとして利用されるようになって来ている。
【特許文献１】特開平０７−２００７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来、無線ＩＣタグそれ自身は独立した製品として製造されていた。そのため、例えば半導体集積回路のように多数の製品がまとめて容器や箱に収納されて出荷され１つ１つが別個の容器や箱に収納されることのない製品にあっては、１つ１つの製品を無線ＩＣタグでそれぞれ管理することが困難であった。そこで、製品としての半導体集積回路チップのパッケージ内に無線ＩＣタグチップを実装して製品管理に利用する技術が考えられる。
【０００５】
しかしながら、そのようにすると、製造コストが増加したり、パッケージ内のどちらか一方のチップに故障が発生すると不良品となるので、歩留まりが低下したりするという課題がある。
【０００６】
この発明の目的は、製品としての半導体集積回路の仕様や特性などを無線ＩＣタグで管理することが可能な半導体装置を提供することにある。
【０００７】
この発明の他の目的は、無線ＩＣタグを搭載しパッケージに実装してなる半導体装置を安価に提供することができるようにすることにある。
【０００８】
この発明のさらに他の目的は、無線ＩＣタグを搭載しパッケージに実装してなる半導体装置の歩留まりを向上させることができる技術を提供することにある。
【０００９】
この発明のさらに他の目的は、無線ＩＣタグを本来の半導体集積回路と同一のチップ上に形成した場合に、無線ＩＣタグ部と本来の半導体集積回路部との間のリーク電流を防止して低消費電力化を図るとともに微弱な電波によるリード・ライトが可能な半導体集積回路およびこれをパッケージに実装してなる半導体装置を提供することにある。
【００１０】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、所定の機能を有する本来の半導体集積回路が形成される半導体チップ上に無線ＩＣタグ形成領域を設け、同一チップ上に無線ＩＣタグを形成するとともに、当該半導体チップ上もしくは当該半導体チップが実装されるパッケージにアンテナとなる導電性パターンを形成するようにしたものである。
【００１２】
上記した手段によれば、半導体集積回路の仕様や特性などの情報をそれ自身に持たせることができるため管理が容易になるとともに、本来の半導体集積回路が形成される半導体チップ上に無線ＩＣタグを形成するため、別個のチップに形成する場合に比べて製造コストを下げることができる。また、パッケージには１つのチップが実装されるだけであるため、別個のチップに形成し実装する場合に比べて歩留まりも向上させることができる。
【００１３】
また、望ましくは、無線ＩＣタグ部と本来の半導体集積回路部とで電源ラインを分離するとともに、両者の間にはこれらを電気的に分離する絶縁分離領域を設けるようにする。これにより、同一のチップ上に形成した場合に、無線ＩＣタグ部と本来の半導体集積回路部との間でリーク電流が流れるのを防止することができ、リークがある場合に比べて、本来の半導体集積回路では低消費電力化を図れるとともに無線ＩＣタグでは微弱な電波によるリード・ライトが可能になる。
【００１４】
さらに、本願の他の発明は、本来の半導体集積回路が形成された半導体チップと無線ＩＣタグが形成された半導体チップとをひとつのパッケージ内に実装するとともに、いずれかの半導体チップ上もしくはこれらの半導体チップが実装されるパッケージにアンテナとなる導電性パターンを形成するようにしたものである。これによって、内部の半導体集積回路の仕様や特性などの情報を半導体装置それ自身に持たせることができるため管理が容易になる。
【００１５】
また、望ましくは、前記無線ＩＣタグには、電気的に書き込み可能な不揮発性メモリ回路を設け、該メモリ回路は読み出し専用の領域と、１度だけ書き込みが可能な領域と、複数回書き込みが可能な領域（書き替え可能領域）とに分けるようにする。これにより、当該半導体集積回路に関する書き替え不要なデータが誤って上書きされて消失したり、不正に改ざんされたりするおそれがなくデータの信頼性が向上する一方、ユーザが必要に応じて更新のための書き込みを行ないたいデータも格納することができ、使い勝手が向上するようになる。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、半導体集積回路の仕様や特性などの情報を、それをパッケージに実装した半導体装置自身に持たせることができるため管理が容易になるとともに、製造コストを下げ、歩留まりも向上させることができる。また、リーク電流が流れるのを防止して、低消費電力化を図れるとともに微弱な電波によるリード・ライトが可能になるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用した半導体集積回路の第１の実施例を示す。図１において、符号１００で示されているのは単結晶シリコンのような１個の半導体チップ、１０１は該チップの周縁部に沿って並んで形成されたボンディングパッドである。
【００１８】
図１に示されているように、本実施例においては、半導体チップ１００上に本来の半導体集積回路部（本体ＩＣ）１１０の他に無線ＩＣタグ部１２０が設けられ、半導体集積回路部１１０と無線ＩＣタグ部１２０との間には両者を電気的に分離する絶縁分離領域１３０が設けられている。ボンディングパッド１０１のうち１０１ａ，１０１ｂは、無線ＩＣタグ部１２０用のパッドであり、後述のアンテナに接続される。絶縁分離領域１３０は半導体チップの表面を選択酸化して形成される絶縁体あるいは半導体チップの表面に溝を掘って絶縁材料を充填してなる絶縁構造で構成することができる。
【００１９】
特に制限されるものでないが、無線ＩＣタグ部１２０は、図２に示すように、外部の読取装置との間で無線による送受信を行なう送受信回路１２１と、製造元コードや製造番号など所定のデータを記憶するメモリ回路１２２と、外部からの要求等に応じて上記メモリ回路１２２へデータを書き込んだりデータを読み出して送受信回路１２１により外部へデータを出力させる制御や所定の演算処理などを行なったりするコントロール回路１２３と、上記各回路１２１〜１２３に供給する電源電圧を生成する電源回路１２４などから構成されている。
【００２０】
上記送受信回路１２１にはアンテナ１５０が接続され、アンテナを介して受信した交流信号に含まれる受信情報を抽出（復調）する機能や送信情報を搬送波に乗せた交流信号を形成（変調）してアンテナを駆動して送信する機能を有するように構成される。上記電源回路１２４は、コイルの誘導現象を利用して電力の供給を受け、受信側コイルに生じた交流信号をダイオードブリッジ回路などで整流して内部直流電源電圧を生成するように構成される。誘導現象を利用して電力の供給を受ける方式は、非接触型ＩＣカードなどでも利用されている公知の技術であるので、詳しい説明は省略する。無線ＩＣタグ部１２０はマイクロ波で送受信するものであっても良い。
【００２１】
上記メモリ回路１２２は、製造工程や流通過程で後からデータを書き込むことができるようにするため、読み出し専用のＲＯＭ（リード・オンリ・メモリ）と電気的に書き込み可能なＥＰＲＯＭや電気的に書き込み消去可能なＥＥＰＲＯＭのような不揮発性メモリにより構成される。表１には、上記メモリ回路１２２が例えば２５６バイトのような記憶容量を有するように形成された場合のデータフォーマットと各領域の機能、格納すべきデータの例が示されている。
【００２２】
【表１】
【００２３】
表１に示されているように、この実施例では、メモリ回路１２２は読み出しのみ可能な領域と、１回だけ書き込み可能な領域と、何度も書き込み可能な領域とに分けられている。
【００２４】
このうち、読み出しのみ可能な領域には、製造番号や製造年月日、ウェハ特性などメーカ側の情報が格納される。これらの情報は製品に固有のものであり書き替える必要がないので、この領域は、マスクＲＯＭやヒューズＲＯＭなど再書き込み不能なメモリにより構成したり、ＥＰＲＯＭにより構成しチップ状態でのみ書込みができパッケージに実装された後に外部端子から書込みができないような構成にすることができる。
【００２５】
１回だけ書き込み可能な領域には、流通来歴や素子の特性、配線特性など変更不要であってＩＣに固有の情報が格納される。この領域は、１回だけ書き込みが行なえればよいので、ＥＰＲＯＭにより構成することができる。流通来歴を書き込めるようにするためには、パッケージに実装された後に外部端子から書込みができるような構成にするのがよい。
【００２６】
何度も書き込み可能な領域は、ユーザが自由に任意の情報を格納することができるように開放されている記憶領域として提供される。この領域は、何度も書き込みが行なえるようにするため、フラッシュメモリやＥＥＰＲＯＭにより構成され、かつパッケージに実装された後に外部端子から書込みができるような構成にされる。
【００２７】
上記のように、３つの領域をそれぞれ異なるハードウェアのメモリにより構成する代わりに、全体を電気的に書き込み消去可能な不揮発性メモリにより構成し、アドレスを用いてコントロール回路１２３によってソフト的に各領域の機能を管理するように構成しても良い。具体的には、例えばアドレスの上位２ビットが"００"の領域は読み出し専用、上位２ビットが"０１"の領域は１回だけ書き込み可能、上位２ビットが"１０"および"１１"の領域は何度も書き込み可能な領域と定義して管理することが考えられる。この場合、上位２ビットはフラグとみなすことができる。
【００２８】
図３は、本発明を適用した半導体集積回路の第２の実施例を示す。
この実施例の半導体集積回路は、無線ＩＣタグ部１２０に、アンテナ接続用の一対のパッド１０１ａ，１０１ｂの他に、製造ライン等でパッケージに封入される前にプローブを当てて内部のＲＯＭにデータを格納するためのパッドＰ１，Ｐ２を設けたものである。このパッドＰ１，Ｐ２は、ボンディングワイヤによってパッケージ側のリード端子に接続されることがないようになっている。
【００２９】
図３のうち（Ａ）は、アンテナ接続用のパッド１０１ａ，１０１ｂに電源用のプローブを当てて電源電圧を直接印加してＩＣタグ内の論理回路とメモリ回路を活性化させることができるように電源回路が構成されている場合、あるいはアンテナを介して電源を与える場合で、後述のようにパッケージではなく当該半導体チップの上にアンテナとなる導電パターン１５０が形成されていてパッドＰ１，Ｐ２にプローブを当ててデータを格納する場合、に適用することができる実施例である。
【００３０】
図３（Ｂ）は、ウェハ状態でパッドＰ１，Ｐ２にプローブを当ててデータを格納する場合に、本来の半導体集積回路部１１０の電源電圧端子から無線ＩＣタグ部１２０へも電源電圧を供給できるようにした例であり、後述のようにチップのパッケージにアンテナとなる導電パターンが形成される場合に適用すると有効な実施例である。この実施例においては、無線ＩＣタグ部１２０のアンテナ接続用のパッド１０１ａ，１０１ｂと本来の半導体集積回路部１１０の給電用パッド１０１ｃ，１０１ｄとの間を接続する電源ラインＬ１，Ｌ２とその途中に設けられたスイッチ素子ＳＷ１，ＳＷ２と、該スイッチの状態を制御するレジスタＲＥＧが設けられている。レジスタＲＥＧは、チップに電源電圧が印加されると自動的にスイッチ素子ＳＷ１，ＳＷ２をオン状態にするように設定が行なわれ、内部の制御回路の動作でオフ状態に変更できるように構成すると良い。
【００３１】
図４には、上記半導体チップ１００をパッケージに実装した第１の実施例の半導体装置が示されている。このうち（Ａ）は平面説明図、（Ｂ）は断面説明図である。図４において、図１と同一もしくは相当する部位には同一の符号を付して重複した説明は省略する。
【００３２】
図４（Ａ）に示されているように、この実施例においては、半導体チップ１００が載置された絶縁基板２１０の表面にチップ１００を囲むように、アンテナコイルとなる導電パターン２２１と電源ラインとなるリング状の導電パターン２２２，２２３が設けられている。これらの導電パターン２２１〜２２３のうち、アンテナコイルとなる導電パターン２２１は一部が切断されて２つの端部には、一端が無線ＩＣタグ用のパッド１０１ａ，１０１ｂに結合されたボンディングワイヤ２３１，２３２の他端が結合されている。
【００３３】
また、電源ライン用の導電パターン２２２，２２３には、それぞれ半導体チップ１００のボンディングパッド１０１のうち半導体集積回路部１１０の電源パッドと電気的に接続するボンディングワイヤ２３３，２３４の一端が結合されている。なお、図４（Ａ）において、半導体チップ１００の周囲に放射状に設けられているのはリード端子であり、各リード端子２０１には半導体チップ１００のボンディングパッド１０１のうち信号入出力用のパッドと電気的に接続するボンディングワイヤ２３５の一端が結合されている。２４０は、パッケージを構成する樹脂もしくはレジンである。
【００３４】
この実施例において、電源ライン用の導電パターン２２２，２２３は、必須のものではなく省略することが可能である。また、この実施例においては、半導体チップ１００を絶縁基板２１０の表面に載置しているが、絶縁基板２１０の内側をくり抜いて窓を有する枠状に形成して、半導体チップ１００をリードフレームのダイ部分に載置して上記窓から臨むようにしても良い。
【００３５】
図５は、本発明を適用した半導体装置の第２の実施例を示す。
この実施例は、図４の実施例における電源ラインとなるリング状の導電パターン２２２，２２３を設けずに、代わりにアンテナコイルとなる導電パターン２２１を渦巻状に形成し、内端と外端に無線ＩＣタグ用のパッド１０１ａ，１０１ｂに結合されたボンディングワイヤ２３１，２３２の他端を結合したものである。この実施例によれば、チップやパッケージの大きさが同じであれば、図４の実施例に比べてアンテナコイルのインダクタンスを大きくして微弱な信号で外部装置と通信を行なうことができる。導電パターン２２１の巻き数はパターンの加工精度とチップおよびパッケージサイズとの関係によって決定されるが、許される範囲でできるだけ巻き数を多くするのが望ましい。
【００３６】
また、この実施例では、アンテナコイルとなる導電パターン２２１を、リード端子が形成されるリードフレームによって構成することができる。すなわち、組み立て時には図示しないリードフレーム本体と一体の４隅のリード２０１ａ〜２０１ｄによってアンテナコイルとなる導電パターン２２１を保持し、チップ１００を樹脂もしくはレジンでモールドした後に、リード２０１ａ〜２０１ｄを他のリードと同様にリードフレーム本体から切り離すことで、電位的にフローティングなアンテナコイルとすることができる。
【００３７】
さらに、第１の実施例では、リード端子２０１がリードピンとして構成されているのに対し、第２の実施例では、リード端子２０１の外側の端部がパッケージ２４０の下面に露出するように折り曲げられ、半田ボール２５０によってリード端子２０１をプリント基板上に実装させるように構成されている。リード端子の形状は第１の実施例と第２の実施例で逆にしてもよい。第１の実施例と第２の実施例では、リード端子の形状は図示されているものに限定されるものでなく、これら以外の形状であっても良い。
【００３８】
図６（Ａ）、（Ｂ）は上記実施例の変形例を示す。この変形例は、本来の半導体集積回路部１１０が形成された半導体チップ１００上に２つの無線ＩＣタグ部１２０ａ，１２０ｂを設けて同一のデータを格納しておくようにしたものである。これにより、データを読み出したときに２つのデータのうち一方が失われていても残りを有効なデータとすることで、歩留まりを向上させることができるとともに、読み出した２つのデータを比較し両者が一致したときにのみ有効なデータであると判定することでデータの信頼性を向上させることができる。
【００３９】
この変形例は、１つの半導体チップ１００上に２つの無線ＩＣタグ部１２０ａ，１２０ｂが設けられていても、デバイス全体が小さいのでアンテナを介してのデータの格納、読み出しは前記実施例と全く同じでよく、２つの無線ＩＣタグ部１２０ａ，１２０ｂに対して別々に行なう必要はなく１回の動作で行なうことができる。
【００４０】
図６（Ａ）の変形例と（Ｂ）の変形例との差異は、（Ａ）の変形例では２つの無線ＩＣタグ部１２０ａ，１２０ｂが互いに離れた位置に設けられているとともにアンテナとなる導電パターン２２１が２つの無線ＩＣタグ部１２０ａ，１２０ｂに対して別々に設けられているのに対し、（Ｂ）の変形例では２つの無線ＩＣタグ部１２０ａ，１２０ｂが隣接して配置されるとともにアンテナとなる導電パターン２２１が共通に設けられている点である。
【００４１】
半導体集積回路は欠陥が局所的に発生することが多いので、図６（Ａ）の変形例の方は歩留まり向上を優先したい場合に適用すると有効であり、（Ｂ）の変形例の方は信頼性向上を優先したい場合に適用すると有効である。また、（Ｂ）の変形例は同一の面積であれば（Ａ）よりもアンテナコイルの巻き線数を多くすることができるので、より微弱な電波でデータのリード・ライトが行なえるという利点がある。
【００４２】
図７は、本発明を適用した半導体装置の第３の実施例を示す。図７（Ａ）は横から見た状態、（Ｂ）は下から見た状態である。この実施例は、パッケージ２４０の下面にアンテナコイルとなる渦巻状の導電パターン２２１を設けたものである。さらに、渦巻状の導電パターン２２１の両端にそれぞれ無線ＩＣタグ用のパッド１０１ａ，１０１ｂにボンディングワイヤ２３１ａ，２３１ｂで接続されたリード端子２０１ａ，２０１ｂを接続するための配線パターン２６１ａ，２６１ｂがパッケージ２４０の下面にされ、半田ボール２５０ａ，２５０ｂによってリード端子と配線パターンとが接続されるようになっている。
【００４３】
図８は、本発明を適用した半導体装置の第４の実施例を示す。この実施例は、ＢＧＡ（Ball Grid Array）型のパッケージに適用したものである。図８（Ａ）は横から見た状態（図８ＣのＡ−Ａ’線に沿った断面）、図８（Ｂ）はＢＧＡ基板２４１を上から見た状態、図８（Ｃ）はＢＧＡ基板２４１を下から見た状態である。パッケージとなるＢＧＡ基板２４１には表裏に導電体からなる配線パターン２２１，２６１〜２６３を形成した絶縁基板が用いられ、上面の中央にＩＣタグを搭載した半導体チップ１００が半田ボール２５２を用いたボンディングで実装されているとともに、下面の中央にアンテナコイルとなるツイン渦巻状の導電パターン２２１がプリント配線技術で形成されている。
【００４４】
また、ＢＧＡ基板２４１の底面の周縁部には、特に制限されるものでないが、外部端子となる半田ボール２５０が２列に配置されているとともに、ＢＧＡ基板２４１のツイン渦巻状の導電パターン２２１の両端に対応する位置には貫通孔に導電材料を充填してなるビア（ｖｉａ）と呼ばれる構造２７１および半田ボール２５１および配線パターン２６１によって、無線ＩＣタグのアンテナ接続用パッド（１０１ａ，１０１ｂ）とアンテナコイルとしての導電パターン２２１の端部に接続されている。さらに、半導体チップ１００の本来の半導体集積回路の入出力端子および電源端子としてのパッドは、各パッドに対応して設けられた半田ボール２５２とＢＧＡ基板２４１を構成する多層基板の内部に形成された配線パターン２６２およびビア２７２によってＢＧＡ基板２４１の底面に配置された外部端子としての半田ボール２５０に接続されている。
【００４５】
図９は、本発明を適用した半導体集積回路の第３の実施例を示す。このうち図９（Ａ）の半導体集積回路は、回路が形成された半導体チップ１００の上方に層間絶縁膜を介して多層配線技術で形成したアンテナコイルとなる渦巻状の導電パターン１５０を設けたものである。渦巻状の導電パターン１５０の両端は、層間絶縁膜に形成されたスルーホール１６１〜１６３とリード配線１５２によって無線ＩＣタグ１２０のアンテナ接続用パッドに接続されるようになっている。
【００４６】
図９（Ｂ）は、回路形成領域の上方にアンテナコイルとなる導電パターン１５０を設ける代わりに、パッドの外側つまり半導体チップ１１０の周縁部にアンテナコイルとなる導電パターン１５０を設けるようにしたものである。この場合、複数の配線層を利用して基板と垂直の方向にリングを重ねたような複数巻き線のコイルとして形成することができる。
【００４７】
図９（Ａ）のように回路形成領域の上方にアンテナコイルとなる導電パターン１５０を設ける場合には、配線層の数を増やさずに渦巻状の導電パターン１５０を形成しようとすると本来の配線を避けるように配線層を変えながら全体を設計しなければならない。そのため、パターン設計が面倒となるが、図９（Ｂ）のように回路形成領域の外側にアンテナコイルとなる導電パターン１５０を設ける場合には、他の配線との干渉を考慮しなくても良いため、パターン設計が容易になるという利点がある。
【００４８】
図１０は、本発明を適用したパッケージ実装状態の半導体装置の他の実施例を示す。この実施例は、本来の半導体集積回路１１０が形成された半導体チップ１００Ａとは別個に無線ＩＣタグ用半導体集積回路１２０が形成された半導体チップ１００Ｂを、共通の絶縁基板２１０に載せて１つのパッケージに実装するようにしたものである。
【００４９】
特に制限されるものでないが、この実施例では、無線ＩＣタグ用半導体チップ１００Ｂのパッド１０１ａ，１０１ｂが接続されるアンテナコイルとなるリング状の導電パターン１５０は絶縁基板２１０に形成されている。アンテナコイルとなる導電パターン２２１は、図５に示されているように絶縁基板２１０上にて渦巻状に形成したり、図８に示されているようにパッケージ２４０の下面に形成したり、図９（Ａ）に示されているように半導体チップ１００に形成したものを用いるようにしてもよい。
【００５０】
図１１は、本発明を適用したパッケージ実装状態の半導体装置のさらに他の実施例を示す。この実施例は、本来の半導体集積回路１１０が形成された半導体チップ１００Ａとは別個に無線通信用半導体集積回路１２０’が形成された半導体チップ１００Ｂを、共通の絶縁基板２１０に載せて１つのパッケージに実装するようにしたものである。ここで、無線通信用半導体集積回路１２０’とは、例えば図２に示されているような構成を有する無線ＩＣタグ部１２０のうちメモリ１２２を除いたような構成を有するものを指す。アンテナコイルとなる導電パターン２２１は、図１０の実施例と同様である。
【００５１】
この実施例では、識別コードやＩＣの仕様、製造履歴等のデータは、半導体チップ１００Ａ上に形成されているメモリ１１２を使用して記憶される。また、半導体チップ１００Ａ上のメモリ１１２に、無線通信用半導体集積回路１２０’によってデータをリード・ライトできるようにするため、無線通信用半導体集積回路１２０’にはアンテナ（２２１）に接続されるパッド１０１ａ，１０１ｂとは別個に、本来の半導体集積回路１１０との間でデータの入出力を行なうためのパッド１０１ｃ，１０１ｄが設けられ、本来の半導体集積回路１１０側の対応するパッドとボンディングワイヤで接続される。
【００５２】
この場合、一方のパッドは同期用のクロックの送信、他方のパッドはデータの送受信のために使用される。パッドの数を少なくするためにはシリアル通信が有効であり、その場合、シリアルインタフェース回路を本来の半導体集積回路１１０と無線通信用半導体集積回路１２０’のそれぞれに設けるようにすると良い。パッドの数を増やしてもかまわない場合には、無線通信用半導体集積回路１２０’と半導体チップ１００Ａ上のメモリ１１２との間でパラレルにデータを送受信するように構成することができる。
【００５３】
その場合、半導体集積回路１１０は、無線ＩＣタグを設けない場合とほぼ同一の構成とすることも可能である。また、本来の半導体集積回路１１０がシングルチップマイコンやシステムＬＳＩのようにもともとシリアルインタフェース回路を有するＬＳＩの場合には、既存のシリアルインタフェース回路を使用して無線通信用半導体集積回路１２０’との間でデータの送受信を行なうように構成することができる。
【００５４】
なお、この実施例では、無線通信用半導体集積回路１２０’によって半導体チップ１００Ａ上のメモリ１１２にデータをリード・ライトする際には、アンテナを介して無線通信用半導体集積回路１２０’に交流信号を与える一方、本来の半導体集積回路１１０に対しても外部端子（リード端子、パッド等）から電源電圧を供給して回路全体もしくは部分的にメモリ回路１１２を活性化してやる必要がある。
【００５５】
メモリ回路１１２は、本来の半導体集積回路１１０がもともと備えるものを利用する仕方のほか、本来の半導体集積回路１１０とはまったく分離されたメモリ回路１１２を半導体チップ１００Ａに形成して用いるようにしても良い。その場合、そのメモリ回路１１２の電源電圧は、無線通信用半導体集積回路１２０’から与えるように構成することができる。従って、かかる電源電圧を無線通信用半導体集積回路１２０’からメモリ回路１１２へ供給するためのパッドをそれぞれのチップに設けると良い。
【００５６】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、アンテナコイルとなる導電パターン２２１を半導体チップが搭載される絶縁基板２１０の上面またはパッケージ２４０の下面あるいは半導体チップ上に形成したものを説明したが、これらに限定されるものでなく、絶縁基板２１０の下面もしくは内部またはパッケージ２４０の上面もしくは内部に設けたり、ボンディングワイヤによって形成したりすることも可能である。
【産業上の利用可能性】
【００５７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路をパッケージに実装した半導体装置に適用したものを説明したが、本発明はそれに限定されず、半導体集積回路を搭載したプリント配線基板やＩＣカード、モジュールなどにも利用することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明を適用した半導体集積回路の第１の実施例を示す平面構成図である。
【図２】無線ＩＣタグ部の構成例を示すブロック図である。
【図３】本発明を適用した半導体集積回路の第２の実施例を示す平面構成図である。
【図４】図４（Ａ）は上記実施例の半導体集積回路をパッケージに実装した半導体装置の第１の実施例を示す平面説明図、図４（Ｂ）はその断面説明図である。
【図５】図５（Ａ）は上記実施例の半導体集積回路をパッケージに実装した半導体装置の第２の実施例を示す平面説明図、図５（Ｂ）はその断面説明図である。
【図６】図６（Ａ）、（Ｂ）は上記実施例の変形例を示す平面説明図である。
【図７】図７（Ａ）は上記実施例の半導体集積回路をパッケージに実装した半導体装置の第３の実施例を示す断面説明図、図７（Ｂ）はその底面図である。
【図８】図８（Ａ）は上記実施例の半導体集積回路をパッケージに実装した半導体装置の第４の実施例を示す断面説明図、図８（Ｂ）はＢＧＡ基板の平面図、図８（Ｃ）はＢＧＡ基板の底面図である。
【図９】図９（Ａ）は本発明を適用した半導体集積回路の第３の実施例を示す平面構成図、図９（Ｂ）はその変形例を示す平面説明図である。
【図１０】本発明を適用したパッケージ実装状態の半導体装置の他の実施例を示す平面説明図である。
【図１１】本発明を適用したパッケージ実装状態の半導体装置のさらに他の実施例を示す平面説明図である。
【符号の説明】
【００５９】
１００ 半導体チップ
１０１ ボンディングパッド
１０１ａ，１０１ｂ アンテナ接続用パッド
１１０ 本来の半導体集積回路部
１２０ 無線ＩＣタグ部
１３０ 絶縁分離領域
１５０ アンテナコイルとしての配線パターン
１６１〜１６３ スルーホール
２０１ リード端子
２１０ 絶縁基板
２２１ アンテナコイルとしての配線パターン
２３１，２３２ ボンディングワイヤ
２４０ パッケージ
２５０ 半田ボール
２６１，２６２ 配線パターン
２７１，２７２ ビア（ｖｉａ）
【特許請求の範囲】
【請求項１】
所定の機能を有する本来の半導体集積回路と、該半導体集積回路と電気的に分離され該半導体集積回路に関するデータを記憶し非接触で外部装置との間でデータの送受信を行なう無線タグ回路と、が一つの半導体チップ上に形成され、当該半導体チップが実装されたパッケージにアンテナとなる導電性パターンが形成されていることを特徴とする半導体装置。
【請求項２】
前記半導体チップは、前記アンテナとなる導電性パターンが形成されている絶縁基板上に搭載され、該絶縁基板およびリード端子とともにパッケージに封入されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記アンテナとなる導電性パターンは前記絶縁基板の前記半導体チップが搭載されている面に形成され、該導電性パターンの端部と前記半導体チップ上の前記無線タグ回路に接続されたパッドとの間がボンディングワイヤによって接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体チップはリード端子とともにパッケージに封入され、前記導電性パターンは前記パッケージの表面に形成され、前記無線タグ回路のアンテナと接続されるべきパッドに電気的に接続されたリード端子の他方の端部が前記導電性パターンに接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体チップは配線層が形成されたパッケージ基板の表面に実装され、前記アンテナとなる導電性パターンは前記パッケージ基板の裏面に形成され、前記導電性パターンの端部と前記無線タグ回路のアンテナと接続されるべきパッドとの間が前記パッケージに形成された配線層によって接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
所定の機能を有する本来の半導体集積回路と、該半導体集積回路と電気的に分離され前記半導体集積回路に関するデータを記憶し非接触で外部装置との間でデータの送受信を行なう無線タグ回路と、が一つの半導体チップ上に形成され、当該半導体チップにアンテナとなる導電性パターンが形成されていることを特徴とする半導体装置。
【請求項７】
前記半導体チップには、前記無線タグ回路のアンテナと接続されるべきパッドとは別に、前記無線タグ回路と外部装置との間で接触方式によりデータの送受信を行なうためのパッドが設けられていることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記半導体チップの表面の前記本来の半導体集積回路と前記無線タグ回路との間に絶縁領域が形成されていることを特徴とする請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
前記半導体チップには同一構成の２以上の無線タグ回路と２以上のアンテナ用導電パターンとが形成され、前記２以上の無線タグ回路の各パッドには別個のアンテナ用導電パターンが接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記半導体チップには同一構成の２以上の無線タグ回路と１つのアンテナ用導電パターンとが形成され、前記２以上の無線タグ回路の各パッドは前記１つのアンテナ用導電パターンに共通に接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項１１】
前記無線ＩＣタグ回路には、電気的に書き込み可能な不揮発性メモリ回路が形成され、該メモリ回路は読み出し専用の領域と、１度だけ書き込みが可能な領域と、複数回書き込みが可能な領域とに分けられていることを特徴とする請求項１〜１０のいずれかに記載の半導体装置。
【請求項１２】
所定の機能を有する本来の半導体集積回路が形成された第１の半導体チップと、前記半導体集積回路に関するデータを記憶し非接触で外部装置との間でデータの送受信を行なう無線ＩＣタグ回路が形成された第２の半導体チップとを有し、前記第１の半導体チップと第２の半導体チップが実装されたパッケージにアンテナとなる導電性パターンが形成されていることを特徴とする半導体装置。
【請求項１３】
所定の機能を有する本来の半導体集積回路および該半導体集積回路に関するデータを記憶可能なメモリ回路が形成された第１の半導体チップと、非接触で外部装置との間でデータの送受信を行なう無線タグ回路が形成された第２の半導体チップとを有し、前記第１の半導体チップと第２の半導体チップが実装されたパッケージにアンテナとなる導電性パターンが形成されていることを特徴とする半導体装置。
【請求項１４】
前記半導体チップは、前記アンテナとなる導電性パターンが形成されている絶縁基板上に搭載され、該絶縁基板およびリード端子とともにパッケージに封入されていることを特徴とする請求項１２または１３に記載の半導体装置。
【請求項１】
所定の機能を有する本来の半導体集積回路と、該半導体集積回路と電気的に分離され該半導体集積回路に関するデータを記憶し非接触で外部装置との間でデータの送受信を行なう無線タグ回路と、が一つの半導体チップ上に形成され、当該半導体チップが実装されたパッケージにアンテナとなる導電性パターンが形成されていることを特徴とする半導体装置。
【請求項２】
前記半導体チップは、前記アンテナとなる導電性パターンが形成されている絶縁基板上に搭載され、該絶縁基板およびリード端子とともにパッケージに封入されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記アンテナとなる導電性パターンは前記絶縁基板の前記半導体チップが搭載されている面に形成され、該導電性パターンの端部と前記半導体チップ上の前記無線タグ回路に接続されたパッドとの間がボンディングワイヤによって接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体チップはリード端子とともにパッケージに封入され、前記導電性パターンは前記パッケージの表面に形成され、前記無線タグ回路のアンテナと接続されるべきパッドに電気的に接続されたリード端子の他方の端部が前記導電性パターンに接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体チップは配線層が形成されたパッケージ基板の表面に実装され、前記アンテナとなる導電性パターンは前記パッケージ基板の裏面に形成され、前記導電性パターンの端部と前記無線タグ回路のアンテナと接続されるべきパッドとの間が前記パッケージに形成された配線層によって接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
所定の機能を有する本来の半導体集積回路と、該半導体集積回路と電気的に分離され前記半導体集積回路に関するデータを記憶し非接触で外部装置との間でデータの送受信を行なう無線タグ回路と、が一つの半導体チップ上に形成され、当該半導体チップにアンテナとなる導電性パターンが形成されていることを特徴とする半導体装置。
【請求項７】
前記半導体チップには、前記無線タグ回路のアンテナと接続されるべきパッドとは別に、前記無線タグ回路と外部装置との間で接触方式によりデータの送受信を行なうためのパッドが設けられていることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記半導体チップの表面の前記本来の半導体集積回路と前記無線タグ回路との間に絶縁領域が形成されていることを特徴とする請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
前記半導体チップには同一構成の２以上の無線タグ回路と２以上のアンテナ用導電パターンとが形成され、前記２以上の無線タグ回路の各パッドには別個のアンテナ用導電パターンが接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記半導体チップには同一構成の２以上の無線タグ回路と１つのアンテナ用導電パターンとが形成され、前記２以上の無線タグ回路の各パッドは前記１つのアンテナ用導電パターンに共通に接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項１１】
前記無線ＩＣタグ回路には、電気的に書き込み可能な不揮発性メモリ回路が形成され、該メモリ回路は読み出し専用の領域と、１度だけ書き込みが可能な領域と、複数回書き込みが可能な領域とに分けられていることを特徴とする請求項１〜１０のいずれかに記載の半導体装置。
【請求項１２】
所定の機能を有する本来の半導体集積回路が形成された第１の半導体チップと、前記半導体集積回路に関するデータを記憶し非接触で外部装置との間でデータの送受信を行なう無線ＩＣタグ回路が形成された第２の半導体チップとを有し、前記第１の半導体チップと第２の半導体チップが実装されたパッケージにアンテナとなる導電性パターンが形成されていることを特徴とする半導体装置。
【請求項１３】
所定の機能を有する本来の半導体集積回路および該半導体集積回路に関するデータを記憶可能なメモリ回路が形成された第１の半導体チップと、非接触で外部装置との間でデータの送受信を行なう無線タグ回路が形成された第２の半導体チップとを有し、前記第１の半導体チップと第２の半導体チップが実装されたパッケージにアンテナとなる導電性パターンが形成されていることを特徴とする半導体装置。
【請求項１４】
前記半導体チップは、前記アンテナとなる導電性パターンが形成されている絶縁基板上に搭載され、該絶縁基板およびリード端子とともにパッケージに封入されていることを特徴とする請求項１２または１３に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００６−２２１２１１（Ｐ２００６−２２１２１１Ａ）
【公開日】平成１８年８月２４日（２００６．８．２４）
【国際特許分類】
【出願番号】特願２００５−３１２００（Ｐ２００５−３１２００）
【出願日】平成１７年２月８日（２００５．２．８）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１８年８月２４日（２００６．８．２４）
【国際特許分類】
【出願日】平成１７年２月８日（２００５．２．８）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]