半導体集積素子
【課題】 発光素子部及び光変調素子部の特性を確保すると共に信頼性の低下を抑制可能な半導体集積素子を提供する。
【解決手段】
半導体集積素子１は、半導体レーザ素子部２と半導体光変調素子部４とを備えている。半導体レーザ素子部２の第１の導波路２２としてリッジ導波路を採用すると共に、半導体光変調素子部４の第３の導波路４２としてハイメサ導波路を採用しているので、各素子部２，４の特性を確保できる。半導体集積素子１は、半導体レーザ素子部２と半導体光変調素子部４との間に半導体導波部３をさらに備えている。半導体導波部３のコア層３０４は、半導体光変調素子部４のコア層４０４と一体に形成されており、半導体レーザ素子部２の活性層２０４にバットジョイント接合されている。このため、その接合部における反射光が半導体レーザ素子部２に戻ることに起因して信頼性が低下することを抑制できる。
【解決手段】
半導体集積素子１は、半導体レーザ素子部２と半導体光変調素子部４とを備えている。半導体レーザ素子部２の第１の導波路２２としてリッジ導波路を採用すると共に、半導体光変調素子部４の第３の導波路４２としてハイメサ導波路を採用しているので、各素子部２，４の特性を確保できる。半導体集積素子１は、半導体レーザ素子部２と半導体光変調素子部４との間に半導体導波部３をさらに備えている。半導体導波部３のコア層３０４は、半導体光変調素子部４のコア層４０４と一体に形成されており、半導体レーザ素子部２の活性層２０４にバットジョイント接合されている。このため、その接合部における反射光が半導体レーザ素子部２に戻ることに起因して信頼性が低下することを抑制できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積素子に関する。
【背景技術】
【０００２】
上記技術分野の従来の技術として、例えば、特許文献１に記載の光集積回路が知られている。この光集積回路は、半導体レーザと半導体光変調器とを半導体基板の上に集積して設けている。これらの半導体レーザ及び半導体光変調器は、互いに接続されたハイメサ導波路を有している。半導体レーザのハイメサ導波路におけるコア層と、半導体光変調器のハイメサ導波路におけるコア層とは、バットジョイント法により互いに接合（バットジョイント接合）されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２６３６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体光素子の導波路としては、メサがコア層を含むハイメサ導波路に加えて、コア層を含む基部の上にメサ（リッジ部）を形成したリッジ導波路が知られている。本発明者の知見によれば、半導体集積素子の各半導体光素子部において、これらの導波路のいずれを用いるかは、各半導体光素子部の特性に応じて適宜選択することが望ましい。本発明者は、そのような知見に基づいて鋭意研究を重ねた結果、発光素子部と光変調素子部とを集積する際には、発光素子部の導波路としてリッジ導波路を採用すると共に、光変調素子部の導波路としてハイメサ導波路を採用すれば、発光素子部及び光変調素子部の特性を確保することが可能であることを見出した。
【０００５】
本発明は、そのような知見に基づいて更なる研究を重ねた結果になされたものであり、発光素子部及び光変調素子部の特性を確保すると共に信頼性の低下を抑制可能な半導体集積素子を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る半導体集積素子は、所定の方向に順に配列された第１の部分、第２の部分及び第３の部分を有する基板と、第１の部分の上に設けられ、第１の導波路を有する発光素子部と、第２の部分の上に設けられ、第２の導波路を有する導波部と、第３の部分の上に設けられ、第３の導波路を有する光変調素子部と、を備え、第１の導波路は、ＩＩＩ−Ｖ族化合物半導体からなり光を発生するための第１のコア層を含む第１の基部と、第１の基部の上に設けられ所定の方向に延びる第１のリッジ部とを有し、第２の導波路は、ＩＩＩ−Ｖ族化合物半導体からなる第２のコア層を含む第２の基部と、第２の基部の上に設けられ所定の方向に延びる第２のリッジ部とを有し、第３の導波路は、ＩＩＩ−Ｖ族化合物半導体からなり光を変調するための第３のコア層を含み所定の方向に延びるストライプメサを有し、基板の第１の部分は、所定の方向に交差する方向に順に配列された第１の領域、第２の領域、及び第３の領域を含み、基板の第２の部分は、所定の方向に交差する方向に順に配列された第４の領域、第５の領域、及び第６の領域を含み、第１の基部及び第１のコア層は、第１の領域、第２の領域、及び第３の領域の上に設けられ、第１のリッジ部は、第２の領域、及び第１の基部の上に設けられ、第２の基部及び第２のコア層は、第４の領域、第５の領域、及び第６の領域の上に設けられ、第２のリッジ部は、第５の領域、及び第２の基部の上に設けられ、第２の基部の一端及び第２のリッジ部の一端は、それぞれ、第１の基部及び第１のリッジ部に接続され、第２のリッジ部の他端は、ストライプメサに接続され、第２のコア層は、バットジョイント法により第１のコア層に接合されていると共に、第３のコア層と一体に形成されている、ことを特徴とする。
【０００７】
この半導体集積素子は、発光素子部と光変調素子部とを備えている。発光素子部は、第１のコア層を含む第１の基部と、その第１の基部の上に設けられた第１のリッジ部とを有する第１の導波路を備えている。第１のコア層は、基板の第１の部分における第１〜３の領域の上に設けられており、第１のリッジ部は第２の領域の上に設けられている。したがって、第１のコア層は、第１のリッジ部に含まれておらず、その幅は、第１のリッジ部の幅よりも広い。つまり、この半導体集積素子においては、発光素子部の導波路として、リッジ導波路を採用している。このため、この発光素子部においては、第１のリッジ部の幅で規定される第１のコア層の発光領域が、第１のコア層の側面（第１の基部の側面）に露出していない。よって、この半導体集積素子によれば、当該発光領域の劣化に起因する発光特性の低下を抑制し、発光素子部の特性を確保することが可能となる。また、この半導体集積素子においては、光変調素子部は、ストライプメサを有する第３の導波路を備えている。メサストライプは、第３のコア層を含んでいる。つまり、この半導体集積素子においては、光変調素子部の導波路として、ハイメサ導波路を採用している。このため、ストライプメサのメサ幅を制御して第３のコア層の幅を調整することにより、単一モードの光を好適に導波させることが可能となる。よって、この半導体集積素子によれば、光変調素子部における特性を確保することが可能となる。
【０００８】
ところで、上述した特許文献１に記載の半導体集積回路のように、半導体レーザのコア層と半導体光変調器のコア層とをバットジョイント接合すると、半導体レーザからのレーザ光の一部が、その接合部において反射される。その反射光が、例えば半導体レーザに戻ると、半導体レーザにおけるレーザ発振が不安定になる場合がある。その結果、特許文献１に記載の半導体集積回路にあっては、信頼性が損なわれる虞がある。
【０００９】
これに対して、本発明に係る半導体集積素子によれば、そのような信頼性の低下を抑制することができる。すなわち、本発明に係る半導体集積素子は、発光素子部の第１の導波路と光変調素子部の第３の導波路との間に、導波部の第２の導波路が設けられている。第２の導波路は、第２のコア層を含む第２の基部と、第２の基部の上に設けられた第２のリッジ部とを有している。つまり、導波部の導波路として、リッジ導波路を採用している。また、導波部の第２のコア層が、光変調素子部の第３のコア層と一体に形成されると共に、発光素子部の第１のコア層にバットジョイント接合されている。つまり、この半導体集積素子においては、バットジョイント接合部が、ハイメサ導波路側でなく、リッジ導波路側に設けられている。したがって、バットジョイント接合部が比較的幅広となるので、発光素子部からの光が、比較的拡散した状態でバットジョイント接合部を通過することとなる。このため、バットジョイント接合部での光の反射が低減されるので、反射光が発光素子部に戻ることに起因した信頼性の低下を抑制することが可能となる。
【００１０】
本発明に係る半導体集積素子においては、第１のリッジ部の幅は、所定の方向に沿って第１の幅で略一定であり、ストライプメサの幅は、第１の幅よりも狭い第２の幅で所定の方向に沿って略一定であり、第２のリッジ部は、一端を含む第１のリッジ領域と、他端を含む第２のリッジ領域とからなり、第１のリッジ領域の幅は、所定の方向に沿って第１の幅から第２の幅まで狭まっており、第２のリッジ領域の幅は、所定の方向に沿って第２の幅で略一定であるものとすることができる。この場合、第１のリッジ領域が、モード整合部として機能する。このため、発光素子部と光変調素子部との間におけるモードの不整合を抑制することができる。
【００１１】
或いは、本発明に係る半導体集積素子においては、第１のリッジ部の幅は、所定の方向に沿って第１の幅で略一定であり、第２のリッジ部は、一端を含む第１のリッジ領域と、他端を含む第２のリッジ領域とからなり、第１のリッジ領域の幅は、所定の方向に沿って第１の幅で略一定であり、第２のリッジ領域の幅は、第１の幅から第２の幅まで所定の方向に沿って狭まっており、ストライプメサは、第２のリッジ部の他端に接続された第１のメサ領域と、第１のメサ領域から延びる第２のメサ領域とからなり、第１のメサ領域の幅は、第２の幅から第３の幅まで所定の方向に沿って狭まっており、第２のメサ領域の幅は、所定の方向に沿って第３の幅で略一定であるものとすることができる。この場合、第２のリッジ領域と第１のメサ領域とが、モード整合部として機能する。このため、発光素子部と光変調素子部との間におけるモードの不整合を抑制することができる。
【発明の効果】
【００１２】
本発明によれば、発光素子部及び光変調素子部の特性を確保すると共に信頼性の低下を抑制可能な半導体集積素子を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る半導体集積素子の一実施形態を示す平面図である。
【図２】図１に示された領域ＡＲの拡大斜視図である。
【図３】図１に示された領域ＡＲの拡大斜視図である。
【図４】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図５】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図６】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図７】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図８】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図９】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１０】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１１】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１２】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１３】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１４】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１５】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１６】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１７】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１８】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１９】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図２０】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図２１】図２及び図３に示された半導体集積素子の変形例を示す平面図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る半導体集積素子の一実施形態について、図面を参照して詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
図１は、本発明に係る半導体集積素子の一実施形態を示す平面図である。なお、以下の図面には、直交座標系Ｓが示されている。直交座標系Ｓにおけるｘ軸は、半導体レーザ素子部及び半導体導波部における光の導波方向を示している。直交座標系Ｓにおけるｙ軸は、半導体集積素子１の基板の主面に直交する方向であり、半導体集積素子１の厚さ方向を示している。直交座標系Ｓにおけるｚ軸は、ｘ軸及びｙ軸に直交する方向である。
【００１６】
図１に示されるように、半導体集積素子１は、半導体レーザ素子部（発光素子部）２と、半導体導波部（導波部）３と、半導体光変調素子部（光変調素子部）４とを備えている。半導体レーザ素子部２、半導体導波部３、及び半導体光変調素子部４は、所定の方向（ここではｘ軸の方向）に沿って順に配列されている。
【００１７】
半導体レーザ素子部２は、光を発生する部分である。半導体レーザ素子部２は、例えば、分布帰還型半導体レーザを含む。半導体導波部３は、半導体レーザ素子部２からの光を半導体光変調素子部４へ導波する。半導体光変調素子部４は、半導体導波部３からの光を変調する部分である。半導体光変調素子部４は、例えば、マッハツェンダ型光変調器を含む。
【００１８】
半導体レーザ素子部２は、第１の導波路２１〜２３を有している。第１の導波路２１〜２３は、ｘ軸の方向に沿って延在している。第１の導波路２１〜２３は、ｘ軸の方向に交差する方向（ここではｚ軸の方向）に沿って順に配列されている。第１の導波路２１〜２３は、互いに略平行である。第１の導波路２１と第１の導波路２２との間隔は、第１の導波路２２と第１の導波路２３との間隔よりも広い。
【００１９】
半導体導波部３は、第２の導波路３１〜３３を有している。第２の導波路３１〜３３は、ｘ軸の方向に沿って延在している。第２の導波路３１〜３３は、ｚ軸の方向に沿って順に配列されている。第２の導波路３１〜３３は、互いに略平行である。第２の導波路３１と第２の導波路３２との間隔は、第２の導波路３２と第２の導波路３３との間隔よりも広い。第２の導波路３１の一端は、第１の導波路２１の一端に接続されている。第２の導波路３２の一端は、第１の導波路２２の一端に接続されている。第２の導波路３３の一端は、第１の導波路２３の一端に接続されている。
【００２０】
半導体光変調素子部４は、ｘ軸の方向に沿って順に配列された光カプラ４Ａ，４Ｂを有している。光カプラ４Ａ，４Ｂは、例えば、２×２ＭＭＩカプラとすることができる。半導体光変調素子部４は、第３の導波路４１〜４３を有している。第３の導波路４１〜４３は、ｚ軸の方向に沿って順に配列されている。第３の導波路４１の一端は、第２の導波路３１の他端に接続されている。第３の導波路４２の一端は、第２の導波路３２の他端に接続されており、他端は、光カプラ４Ａに接続されている。第３の導波路４３の一端は、第２の導波路３３の他端に接続されており、他端は、光カプラ４Ａに接続されている。
【００２１】
半導体光変調素子部４は、第４の導波路４４，４５を有している。第４の導波路４４，４５は、ｚ軸の方向に沿って順に配列されている。第４の導波路４４，４５の一端は、それぞれ、光カプラ４Ａに接続されている。第４の導波路４４，４５の他端は、それぞれ、光カプラ４Ｂに接続されている。光カプラ４Ａ，４Ｂと第４の導波路４４，４５とは、例えばマッハツェンダ型光変調器ＭＺを構成している。
【００２２】
半導体光変調素子部４は、第５の導波路４６，４７とモニタＰＤ４Ｃとを有している。第５の導波路４６，４７の一端は、それぞれ、光カプラ４Ｂに接続されている。第５の導波路４６の他端は、モニタＰＤ４Ｃに接続されている。モニタＰＤ４Ｃには、第３の導波路４１の他端が接続されている。第５の導波路４７の他端は、半導体集積素子１の端面に到達している。
【００２３】
このように構成される半導体集積素子１においては、半導体レーザ素子部２において発生したレーザ光は、第１の導波路２２，２３、第２の導波路３２，３３、及び第３の導波路４２，４３の順に導波されて、光カプラ４Ａに入射する。光カプラ４Ａから出射したレーザ光は、第４の導波路４４，４５を介して光カプラ４Ｂに入射する。光カプラ４Ｂから出射したレーザ光の一部は、第５の導波路４７を導波して半導体集積素子１の外部に伝送される。光カプラ４Ｂから出射したレーザ光の残部は、第５の導波路４６を導波してモニタＰＤ４Ｃに入射した後に、第３の導波路４１、第２の導波路３１、及び第１の導波路２１の順に導波して半導体集積素子１の外部に伝送される。
【００２４】
引き続いて、半導体集積素子１の詳細について説明する。図２及び図３は、図１に示された領域ＡＲの拡大斜視図である。図２及び図３には、半導体レーザ素子部２の第１の導波路２２、半導体導波部３の第２の導波路３２、及び半導体光変調素子部４の第３の導波路４２が示されている。なお、図２及び図３においては、後述するテラス部を破線で示している。
【００２５】
図２及び図３に示されるように、半導体集積素子１は、半導体基板（基板）１０を備えている。半導体基板１０は、ｘ軸の方向に順に配列された第１の部分１１、第２の部分１２、及び第３の部分１３を有している。第１の部分１１は、ｘ軸の方向に交差する方向（ここではｚ軸の方向）に順に配列された領域（第１の領域）１１１、領域（第２の領域）１１２、及び領域（第３の領域）１１３を含んでいる。第２の部分は、ｚ軸の方向に順に配列された領域（第４の領域）１２４、領域（第５の領域）１２５、及び領域（第６の領域）１２６を含んでいる（図４参照）。領域１２４、領域１２５、及び領域１２６は、ぞれぞれ、領域１１１、領域１１２、及び領域１１３のそれぞれに対応する位置に配置されている。
【００２６】
半導体基板１０の第３の部分１３には、第２の部分１２の領域１２４及び領域１２６のそれぞれに対応する位置において、ｘ軸の方向に沿って延びる一対の凹部１３ａが設けられている。換言すれば、第３の部分１３には、第２の部分１２の領域１２５に対応する位置において、ｘ軸の方向に沿って延びる凸部１３ｂが設けられている。このような半導体基板１０は、第１導電型（例えばｎ型）を有する。半導体基板１０は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。半導体基板１０のドーパントとしては、例えばＳｎを用いることができる。
【００２７】
半導体レーザ素子部２及びその第１の導波路２２は、半導体基板１０の第１の部分１１の上に設けられている。第１の導波路２２は、第１の部分１１の領域１１１、領域１１２、及び領域１１３の上に設けられた基部（第１の基部）２５と、領域１１２及び基部２５の上に設けられたリッジ部（第１のリッジ部）２６とを含んでいる。リッジ部２６は、ｚ軸の方向について基部２５の略中央に配置されている。リッジ部２６は、ｘ軸の方向に沿って延在している。リッジ部２６は、一対の溝部２８により規定されており、その溝部２８は、一対のテラス部２９により規定されている。基部２５の幅Ｗ２５は、例えば１０μｍ〜１５μｍ程度である。リッジ部２６の幅Ｗ２６は、例えば１μｍ〜２μｍ程度である。
【００２８】
第１の導波路２２の基部２５及びリッジ部２６は、半導体基板１０の上に設けられた半導体積層構造２００を有している。半導体積層構造２００は、ＩＩＩ−Ｖ族化合物半導体からなり光を発生するための活性層（第１のコア層）２０４を含む（半導体積層構造２００の詳細については後述する）。活性層２０４は、基部２５に含まれており、領域１１１、領域１１２、及び領域１１３の上に設けられている。ｚ軸の方向についての活性層２０４の幅（すなわち基部２５の幅Ｗ２５）は、リッジ部２６の幅Ｗ２６よりも広い。このように、半導体レーザ素子部２の第１の導波路２２は、リッジ導波路となっている。
【００２９】
半導体導波部３及びその第２の導波路３２は、半導体基板１０の第２の部分１２の上に設けられている。第２の導波路３２は、第２の部分１２の領域１２４、領域１２５、及び領域１２６の上に設けられた基部（第２の基部）３５と、領域１２５及び基部３５の上に設けられたリッジ部（第２のリッジ部）３６とを含んでいる。リッジ部３６は、ｚ軸の方向について基部３５の略中央に配置されている。リッジ部３６は、ｘ軸の方向に沿って延在している。
【００３０】
基部３５の一端３５ａ及びリッジ部３６の一端３６ａは、それぞれ、基部２５及びリッジ部２６に接続されている。リッジ部３６の他端３６ｂは、後述するストライプメサ４０に接続されている。リッジ部３６は、一対の溝部３８により規定されており、その溝部３８は、一対のテラス部３９により規定されている。ｚ軸方向についての基部３５の幅は、基部２５の幅Ｗ２５と略同一である。リッジ部３６の幅Ｗ３６は、リッジ部２６の幅Ｗ２６と略同一である。
【００３１】
第３の導波路３２の基部３５及びリッジ部３６は、半導体基板１０の上に設けられた積層構造を有している。その半導体積層構造は、後述するストライプメサ４０の半導体積層構造４００と同様であるが、特に、基部３５がＩＩＩ−Ｖ族化合物半導体からなるコア層（第２のコア層）３０４を含む。コア層３０４は、第２の部分１２Ａの領域１２４、領域１２５及び領域１２６の上に設けられている。基部３５及びリッジ部３６の半導体積層構造の各半導体層は、半導体積層構造４００の各半導体層と一体に形成されていると共に、半導体積層構造２００の各半導体層に接合されている。特に、コア層３０４が、半導体積層構造４００におけるコア層４０４と一体に（連続して）形成されていると共に、半導体積層構造２００における活性層２０４にバットジョイント法により接合されている。このため、コア層３０４と活性層２０４との接合部（バットジョイント接合部）には、異常成長部分Ｐ１が生じている場合がある。
【００３２】
ｚ軸方向についてのコア層３０４の幅は（すなわち基部３５の幅）は、リッジ部３６の幅Ｗ３６よりも広い。このように、半導体導波部３の第３の導波路３２は、リッジ導波路となっている。なお、ｘ軸の方向についての基部３５及びリッジ部３６の長さ（すなわち半導体導波部３、及び第２の導波路３２の長さ）Ｌ３６は、例えば、１０μｍ程度である。
【００３３】
半導体光変調素子部４及びその第３の導波路４２は、半導体基板１０の第３の部分１３の上に設けられている。第３の導波路４２は、ストライプメサ４０を有している。ストライプメサ４０は、半導体基板１０の凸部１３ｂの上に設けられている。ストライプメサ４０は、ｘ軸の方向に沿って延在している。ストライプメサ４０は、一対の溝部４８により規定されており、その溝部４８は、一対のテラス部４９により規定されている。ストライプメサ４０のメサ幅Ｗ４０は、リッジ部３６のＷ３６と略同一である。なお、溝部２８，３８，４８は互いに略同一の幅でもって連続して形成されており、テラス部２９，３９，４９は互いに略同一の幅でもって連続して形成されている。
【００３４】
ストライプメサ４０は、半導体基板１０の上に設けられた半導体積層構造４００を有している。半導体積層構造４００は、ＩＩＩ−Ｖ族化合物半導体からなり光を変調するためのコア層（第３のコア層）４０４を含む（半導体積層構造４００の詳細については後述する）。したがって、ストライプメサ４０は、ＩＩＩ−Ｖ族化合物半導体からなるコア層４０４を含む。ｚ軸方向についてのコア層４０４の幅は、ストライプメサ４０のメサ幅Ｗ４０と略同一である。このように、半導体光変調素子部４の第３の導波路４２は、ハイメサ導波路となっている。
【００３５】
ここで、上述したように、半導体集積素子１においては、半導体レーザ素子部２の第１の導波路２１〜２３としてリッジ導波路を採用しており、半導体導波部３の第２の導波路３１〜３３としてリッジ導波路を採用しており、半導体光変調素子部４の第３の導波路４１〜４３としてハイメサ導波路を採用している。したがって、半導体基板１０の第２の部分１２と第３の部分１３との境界（半導体導波部３と半導体光変調素子部４との境界）Ｂ２３が、リッジ導波路とハイメサ導波路との境界を示している。また、バットジョイント接合部は、半導体基板１０の第１の部分１１と第２の部分１２との境界（半導体レーザ素子部２と半導体導波部３との境界）Ｂ１２の上に位置している。
【００３６】
なお、半導体集積素子１は、パッシベーション膜（不図示）と、樹脂体（不図示）と、電極（不図示）とをさらに備えている。パッシベーション膜は、少なくともリッジ部２６の上面に開口を有するように、リッジ部２６の側面、リッジ部３６の表面、ストライプメサ４０の表面、溝部２８，３８，４８の底面、及び、テラス部２９，３９，４９の表面の上に設けられている。樹脂体は、少なくともリッジ部２６の上面に開口を有するように、パッシベーション膜の上に設けられている。
【００３７】
したがって、半導体集積素子１においては、少なくとも、リッジ部２６の側面、リッジ部３６の側面、及びストライプメサ４０の側面は樹脂体により埋め込まれている。電極は、パッシベーション膜の開口及び樹脂体の開口を介して、リッジ部２６の上面に接合されている。電極は、例えば、半導体レーザ素子部２の活性層２０４に電流を注入するために用いられる。なお、半導体集積素子１は、半導体光変調素子部４に電圧を印加するための別の電極をさらに備えてもよい。その場合には、ストライプメサ４０の上面にもパッシベーション膜と樹脂体とに開口を設け、その開口を介して、その別の電極をストライプメサ４０の上面に接合すればよい。なお、リッジ部３６の上には、電極を設けない。
【００３８】
引き続いて、基部２５及びリッジ部２６の半導体積層構造２００の一例について詳細に説明する。半導体積層構造２００は、例えば、半導体基板１０の上に順に積層されたバッファ層２０１、回折格子層２０２、スペーサ層２０３、活性層２０４、クラッド層２０５、エッチストップ層２０６、クラッド層２０７、サイドエッチ層２０８、キャップ層２０９、クラッド層２１０、及びコンタクト層２１１を含む。特に、活性層２０４は、基部２５に含まれており、半導体基板１０の領域１１１、領域１１２、及び領域１１３の上に設けられている。また、電極と接合を成すリッジ部２６の上面は、コンタクト層２１１の表面である。
【００３９】
バッファ層２０１は、第１導電型を有している。バッファ層２０１は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。バッファ層２０１の厚さは、例えば５００ｎｍ程度である。回折格子層２０２は、第１導電型を有している。回折格子層２０２は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。回折格子層２０２の厚さは、例えば８０ｎｍ程度である。回折格子層２０２のバンドギャップ波長は、例えば１３３０ｎｍ程度である。
【００４０】
スペーサ層２０３は、第１導電型を有している。スペーサ層２０３は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。スペーサ層２０３の厚さは、例えば１００ｎｍ程度である。これらの各層２０１〜２０３がｎ型の導電型を有する場合には、そのドーパントとして、例えばＳｉ等を用いることができる。また、これらの各層２０１〜２０３のキャリア濃度は、いずれも、例えば５×１０１７程度である。
【００４１】
活性層２０４は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。活性層２０４は、例えば、一対のＳＨＣ層２１２の間においてバリア層２１３とウエル層２１４とを交互に繰り返し積層してなる多重量子井戸構造を有している。バリア層２１３及びウエル層２１４は、例えば、それぞれ７層ずつとすることができる。バリア層２１３は、例えばＩｎＧａＡｓＰからなる。バリア層２１３のバンドギャップ波長は、例えば１２００ｎｍ程度である。バリア層２１３の厚さは、例えば１０ｎｍ程度である。
【００４２】
ウエル層２１４は、例えばＩｎＧａＡｓＰからなる。ウエル層２１４の圧縮歪みは、例えば１％程度である。ウエル層２１４の厚さは、例えば５ｎｍ程度である。ＳＨＣ層２１２は、例えばＩｎＧａＡｓＰからなる。ＳＨＣ層２１２のバンドギャップ波長は、例えば１１５０ｎｍ程度である。ＳＨＣ層の厚さは、例えば、５０ｎｍ程度である。活性層２０４の合計厚さは、例えば２２５ｎｍ程度である。このようにして構成される活性層２０４のＰＬ波長は、例えば１５５０ｎｍ程度である。
【００４３】
クラッド層２０５は、第１導電型と異なる第２導電型（例えばｐ型）を有している。クラッド層２０５は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層２０５の厚さは、例えば６０ｎｍ程度である。エッチストップ層２０６は、第２導電型を有している。エッチストップ層２０６は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。エッチストップ層２０６の厚さは、例えば１０ｎｍ程度である。エッチストップ層２０６のバンドギャップ波長は、例えば１１００ｎｍ程度である。
【００４４】
クラッド層２０７は、第２導電型を有している。クラッド層２０７は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層２０７の厚さは、例えば４６０ｎｍ程度である。サイドエッチ層２０８は、第２導電型を有している。サイドエッチ層２０８は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。サイドエッチ層２０８の厚さは、例えば２０ｎｍ程度である。サイドエッチ層２０８のバンドギャップ波長は、例えば１１５０ｎｍ程度である。
【００４５】
キャップ層２０９は、第２導電型を有している。キャップ層２０９は、例えばＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。キャップ層２０９の厚さは、例えば２０ｎｍ程度である。これらの各層２０５〜２０９がｐ型の導電型を有する場合、そのドーパントとしては、例えばＺｎを用いることができる。また、これらの各層２０５〜２０９のキャリア濃度は、いずれも、例えば、５×１０１７程度である。
【００４６】
クラッド層２１０は、第２導電型を有している。クラッド層２１０は、例えばＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層２１０の厚さは、例えば１２００ｎｍ程度である。クラッド層２１０のキャリア濃度は、例えば、１×１０１８程度である。コンタクト層２１１は、第２導電型を有している。コンタクト層２１１は、例えば、ＩｎＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。コンタクト層２１１の厚さは、例えば１００ｎｍ程度である。コンタクト層２１１のキャリア濃度は、例えば、１．５×１０１９程度である。これらの各半導体層２１０，２１１がｐ型の導電型を有する場合、そのドーパントとしては、例えばＺｎを用いることができる。
【００４７】
引き続いて、ストライプメサ４０の半導体積層構造４００の一例について詳細に説明する。半導体積層構造４００は、例えば、半導体基板１０の上に順に積層されたバッファ層４０１、コア層４０４、クラッド層４０５、エッチストップ層４０６、クラッド層４０７、クラッド層４０８、及びコンタクト層４０９を含む。バッファ層４０１は、第１導電型を有する。バッファ層４０１は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。バッファ層４０１の厚さは、例えば５０ｎｍ程度である。バッファ層４０１がｎ型の導電型を有する場合、そのドーパントとしては、例えばＳｉを用いることができる。
【００４８】
コア層４０４は、ＩＩＩ−Ｖ族化合物半導体からなる。コア層４０４は、例えば、バリア層４１０とウエル層４１１とを交互に繰り返し積層してなる多重量子井戸構造を有している。バリア層４１０及びウエル層４１１は、例えば、それぞれ２５層ずつとすることができる。バリア層４１０は、例えば、ＩｎＰに格子整合するＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。バリア層４１０の厚さは、例えば５ｎｍ程度である。
【００４９】
ウエル層４１１は、例えば、ＩｎＰに格子整合するＡｌＧａＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。ウエル層４１１のバンドギャップ波長は、例えば１４８０ｎｍ程度である。ウエル層４１１の厚さは、例えば１０ｎｍ程度である。したがって、コア層４０４の厚さは、例えば３８０ｎｍ程度である。このように構成されるコア層４０４は、上述したように、半導体導波部３のコア層３０４と一体に形成され、光学的に結合されている。
【００５０】
クラッド層４０５は、第２導電型を有する。クラッド層４０５は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層４０５の厚さは、例えば３５ｎｍ程度である。エッチストップ層４０６は、第２導電型を有する。エッチストップ層４０６は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。エッチストップ層４０６の厚さは、例えば１０ｎｍ程度である。エッチストップ層４０６のバンドギャップ波長は、例えば１１００ｎｍ程度である。クラッド層４０７は、第２導電型を有する。クラッド層４０７は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層４０７の厚さは、その表面が半導体積層構造２００のキャップ層２０９の表面と略同一面となるように制御される。
【００５１】
これらの各半導体層４０５〜４０７のキャリア濃度は、例えば、５×１０１７程度である。また、これらの各半導体層４０５〜４０７がｐ型の導電型を有する場合、そのドーパントとしては、例えばＺｎを用いることができる。クラッド層４０８及びコンタクト層４０９のぞれぞれは、半導体積層構造２００のクラッド層２１０及びコンタクト層２１１のそれぞれと一体に形成されており、同一の構成を有する。
【００５２】
ここで、上述したように、半導体導波部３の基部３５及びリッジ部３６の半導体積層構造は、半導体積層構造４００と一体に形成されており、同一の構成を有している。ただし、基部３５及びリッジ部３６の半導体積層構造は、その上面に電極を設けないことから、コンタクト層４０９を有していなくてもよい。
【００５３】
引き続いて、以上のように構成される半導体集積素子１を製造する方法について、図４〜図２０を参照して詳細に説明する。図４〜図２０は、半導体集積素子１を製造する方法の主要な工程を示す図である。図４に示されるように、この方法においては、まず、半導体基板１０のための半導体基板１０Ａを用意する（工程Ｓ１０１）。半導体基板１０Ａは、主面１０ｓを有している。半導体基板１０Ａは、所定の方向（ここではｘ軸の方向）に沿って順に配列された第１の部分１１Ａ、第２の部分１２Ａ、及び第３の部分１３Ａを含む。
【００５４】
第１の部分１１Ａは、所定の方向に交差する方向（ここではｚ軸の方向）に順に配列された領域１１１、領域１１２、及び領域１１３と、ｚ軸の方向においてこれらの領域１１１〜１１３の両側に配置された領域１１４とを含む。第２の部分１２Ａは、ｚ軸の方向に順に配列された領域１２４、領域１２５、及び領域１２６と、ｚ軸の方向においてこれらの領域１２４〜１２６の両側に配置された領域１２７とを含む。
【００５５】
続いて、図５に示されるように、半導体レーザ素子部２の半導体積層構造２００のための半導体積層２００Ａを、半導体基板１０Ａの主面１０ｓの上に設ける（工程Ｓ１０２）。半導体積層２００Ａは、クラッド層２１０及びコンタクト層２１１を含まない点以外は、半導体積層構造２００と同様の積層構造を有する。したがって、半導体積層２００Ａは、例えば、有機金属気相成長法によって、各半導体層２０１〜２０９を、この順で半導体基板１０Ａの主面１０ｓの上に成長することにより設けられる。ただし、回折格子層２０２は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる半導体層をバッファ層２０１の上に８０ｎｍ程度成長した後に、例えば干渉露光を用いたリソグラフィプロセスにより、周期的な凹凸構造をその半導体層に設けることによって形成される。
【００５６】
続いて、図６及び図７に示されるように、半導体積層２００Ａの上面２００ｓの一部の上にマスク５０を設ける（工程Ｓ１０３）。ここでの半導体積層２００Ａの上面２００ｓは、キャップ層２０９の表面である。マスク５０は、例えば矩形状を呈している。ｘ軸の方向におけるマスク５０の一方のエッジ５０ａは、第１の部分１１Ａのエッジ１１ａの上に位置している。ｘ軸方向におけるマスク５０の他方のエッジ５０ｂは、少なくとも第２の部分１２Ａと第３の部分１３Ａとの境界Ｂ２３よりも第１の部分１１Ａ側に位置している。ｚ軸方向についてのマスク５０の幅Ｗ５０は、後に溝部２８及びリッジ部２６となる部分の幅（すなわち領域１１１〜１１３の幅）Ｗ２８よりも広い。マスク５０は、例えば、シリコン酸化物（例えばＳｉＯ２）により構成することができる。マスク５０は、例えば、化学気相成長法及びリソグラフィにより形成することができる。
【００５７】
続いて、図８に示されるように、マスク５０を用いて半導体積層２００Ａをエッチングし、半導体積層２５０を形成する（工程Ｓ１０４）。このエッチングは、半導体基板１０Ａの主面１０ｓに到達するまで行われる。このエッチングの一例について、詳細に説明する。まず、塩酸＋酢酸系のエッチャントを用いて、キャップ層２０９をエッチングする。続いて、硫酸＋過水系のエッチャントを用いて、サイドエッチ層２０８をエッチングする。このとき、図９に示されるように、サイドエッチ層２０８にサイドエッチをいれて、ひさし部Ｐ２を設ける。なお、図９は、図１０のIX−IX線に沿った模式的な断面図である。
【００５８】
続いて、臭化水素を含むエッチャントを用いて、クラッド層２０７をエッチングする。これにより、例えばＩｎＰの（１１１）面が露出する。続いて、硫酸＋過水系のエッチャントを用いて、エッチストップ層２０６をエッチングする。このときにも、エッチストップ層２０６にサイドエッチをいれて、ひさし部Ｐ３を設ける。その後、臭化水素を含むエッチャントを用いたクラッド層２０５のエッチング、塩酸＋過水系のエッチャントを用いた活性層２０４のエッチング、臭化水素を含むエッチャントを用いたスペーサ層２０３のエッチング、及び、塩酸＋過水系のエッチャントを用いた回折格子層２０２のエッチングを順に実施する。
【００５９】
続く工程では、図１０及び図１１に示されるように、上記工程Ｓ１０４で露出した半導体基板１０Ａの主面１０ｓの上に、半導体積層構造４００のための半導体積層４００Ａを設ける（工程Ｓ１０５）。半導体積層４００Ａは、クラッド層４０８及びコンタクト層４０９を有さない点以外は、半導体積層構造４００と同様の積層構造を有する。したがって、半導体積層４００Ａは、マスク５０を選択成長マスクとして用いて、例えば有機金属気相成長法により、各半導体層４０１，４０４，４０５，４０６，４０７を半導体基板１０Ａの主面１０ｓの上に順に再成長することにより設けられる。なお、図１１は、図１０のXI−XI線に沿った模式的な断面図である。
【００６０】
この工程Ｓ１０５により、半導体積層２５０の各半導体層に半導体積層４００Ａの各半導体層が接合される。特に、半導体積層４００Ａのコア層４０４が、半導体積層２５０の活性層２０４にバットジョイント接合される。このため、そのバットジョイント接合部において、異常成長部分Ｐ１が生じる場合がある。この異常成長部分Ｐ１は、ひさし部Ｐ３の下部に入り込むように、ひさし部Ｐ３により規定される。なお、この工程Ｓ１０５においては、クラッド層４０７の再成長厚さを調整して、クラッド層４０７の上面と半導体積層２５０のキャップ層２０９の上面とを略同一面となるようにする。クラッド層４０７の再成長厚さは、例えば、ひさし部Ｐ２により規定される。
【００６１】
続いて、図１２に示されるように、マスク５０を除去する（工程Ｓ１０６）。マスク５０の除去には、例えばフッ酸を用いることができる。この工程Ｓ１０６により、マスク５０が除去されて、半導体積層２５０の上面２５０ｓ及び半導体積層４００Ａの上面４００ｓが露出する。半導体積層２５０の上面２５０ｓは、キャップ層２０９の表面である。半導体積層４００Ａの上面４００ｓは、クラッド層４０７の表面である。
【００６２】
続いて、図１３に示されるように、半導体積層２５０の上面２５０ｓ及び半導体積層４００Ａの上面４００ｓの上に、半導体積層構造２００及び半導体積層構造４００のための半導体積層５００を設ける（工程Ｓ１０７）。半導体積層５００は、半導体積層構造２００におけるクラッド層２１０及びコンタクト層２１１（或いは、半導体積層構造４００におけるクラッド層４０８及びコンタクト層４０９）からなる。したがって、半導体積層５００は、例えば、有機金属気相成長法により、半導体積層２５０の上面２５０ｓ及び半導体積層４００Ａの上面４００ｓの上に、各半導体層２１０，２１１（４０８，４０９）を順に成長することにより設けられる。
【００６３】
続いて、図１４及び図１５に示されるように、半導体積層５００の上面５００ｓの上にマスク６０を設ける（工程Ｓ１０８）。半導体積層５００の上面５００ｓは、コンタクト層２１１（或いはコンタクト層４０９）の表面である。マスク６０は、例えば、シリコン酸化物（例えばＳｉＯ２）により構成することができる。マスク６０は、例えば、化学気相成長法及びリソグラフィにより形成することができる。なお、図１５の（ａ）部は、図１４におけるｙ軸の方向からの平面図であり、図１５の（ｂ）部は、図１５の（ａ）部のXV−XV線に沿った模式的な断面図である。
【００６４】
マスク６０は、第１の部分６１、一対の第２の部分６２、及び第３の部分６３からなる。第１の部分６１は、ｘ軸の方向に沿って延在するストライプ状を呈している。第１の部分６１は、半導体基板１０Ａの第１の部分１１Ａの領域１１２、及び第２の部分１２Ａの領域１２５の上に配置されており、リッジ部２６、及びリッジ部３６を規定する。第２の部分６２は、ｘ軸の方向に沿って延びるストライプ状を呈している。第２の部分６２は、半導体基板１０Ａの第１の部分１１Ａの領域１１４のそれぞれ、及び第２の部分１２Ａの領域１２７のそれぞれの上に配置されており、一対のテラス部２９のそれぞれ、及びテラス部３９のそれぞれを規定する。第３の部分６３は、矩形状を呈している。第３の部分６３は、半導体基板１０Ａの第３の部分１３Ａの上に配置されている。第３の部分６３は、第１の部分６１と第２の部分６２とを互いに接続している。
【００６５】
マスク６０には、一対の開口部６４が設けられている。開口部６４は、半導体基板１０Ａの第１の部分１１Ａの領域１１１及び領域１１３、及び第２の部分１２Ａの領域１２４領域１２６のそれぞれの上に配置されている。開口部６４は、ｘ軸の方向に延びるストライプ状を呈している。開口部６４は、一対の溝部２８のそれぞれ、及び溝部３８のそれぞれを規定する。開口部６４は、ｘ軸方向におけるマスク６０の一方のエッジ６０ａから第２の部分１２Ａと第３の部分１３Ａとの境界Ｂ２３の上まで延在している。すなわち、開口部６４は、バットジョイント接合部が位置する第１の部分１１Ａと第２の部分１２Ａとの境界Ｂ１２を越えて延在している。したがって、半導体積層５００の上面５００ｓは、バットジョイント接合部が位置する境界Ｂ１２の上においてマスク６０から露出していると共に、半導体基板１０Ａの第３の部分１３Ａの上においてマスク６０に覆われている。
【００６６】
続いて、図１６及び図１７に示されるように、マスク６０を用いて、半導体積層５００、半導体積層４００Ａ、及び半導体積層２５０をエッチングする（工程Ｓ１０９）。このエッチングにより、半導体基板１０Ａの第１の部分１１Ａ及び第２の部分１２Ａの上に、基部２５，３５、リッジ部２６，３６、溝部２８，３８、及びテラス部２９，３９が形成される（すなわち第１の導波路２２及び第２の導波路３２が形成される）。また、半導体基板１０Ａの第３の部分１３Ａの上に、半導体積層４５０，５５０が形成される。このエッチングは、半導体積層２５０のエッチストップ層２０６、及び半導体積層４００Ａのエッチストップ層４０６まで選択的に行われる。
【００６７】
つまり、このエッチングにおいては、活性層２０４及びコア層４０４（すなわち第２の導波路３２のコア層３０４）はエッチングされない。したがって、基部２５が、半導体積層構造２００のエッチストップ層２０６よりも下側の部分を含み、リッジ部２６が、半導体積層構造２００のエッチストップ層２０６よりも上側の部分を含む。また、基部３５が、半導体積層構造４００のエッチストップ層４０６よりも下側の部分を含み、リッジ部３６が、半導体積層構造４００のエッチストップ層４０６よりも上側の部分を含む。
【００６８】
続いて、図１８及び図１９に示されるように、半導体積層５５０の上面５５０ｓ等の上にマスク７０を設ける（工程Ｓ１１０）。より具体的には、この工程Ｓ１１０においては、半導体積層５５０の上面５５０ｓ、リッジ部２６，３６の上面、溝部２８，３８の内面、及びテラス部２９，３９の上面の上にマスク７０を設ける。半導体積層５５０の上面５５０ｓは、コンタクト層２１１（或いはコンタクト層４０９）の表面である。マスク７０は、例えば、シリコン酸化物（例えばＳｉＯ２）により構成することができる。マスク７０は、例えば、化学気相成長法及びリソグラフィにより形成することができる。
【００６９】
マスク７０は、第１の部分７１、一対の第２の部分７２、及び第３の部分７３からなる。第１の部分７１は、ｘ軸の方向に沿って延びるストライプ状を呈している。第１の部分７１は、半導体基板１０Ａの第３の部分１３Ａにおける領域１２５に対応する部分の上に配置されている。第１の部分７１は、ストライプメサ４０を規定する。第２の部分７２は、ｘ軸の方向に沿って延在するストライプ状を呈している。第２の部分７２は、半導体基板１０Ａの第３の部分１３Ａにおける領域１２７に対応する部分の上にそれぞれ配置されている。第２の部分７２は、テラス部４９を規定する。第３の部分７３は、半導体基板１０Ａの第１の部分１１Ａ及び第２の部分１２Ａの上に設けられており、第１の部分７１と第２の部分７２とを互いに接続している。
【００７０】
マスク７０には、一対の開口部７４が設けられている。開口部７４は、半導体基板１０Ａの第３の部分１３Ａにおける領域１２４，１２６に対応する部分のそれぞれの上に配置されている。開口部７４は、ｘ軸の方向に沿って延在するストライプ状を呈している。開口部７４は、一対の溝部４８のそれぞれを規定する。開口部７４は、半導体基板１０Ａの第３の部分１３Ａの上において、第２の部分１２Ａと第３の部分１３Ａとの境界Ｂ２３まで延在している。
【００７１】
続いて、図２０に示されるように、マスク７０を用いて半導体積層５５０，４５０をエッチングする（工程Ｓ１１１）。このエッチングにより、半導体積層５５０，４５０から、ストライプメサ４０、溝部４８、及びテラス部４９が形成される（すなわち、第３の導波路４２が形成される）。また、半導体基板１０Ａの一部がエッチングされて、凹部１３ａ及び凸部１３ｂを含む半導体基板１０が形成される。そして、マスク７０を除去した後に、上述したパッシベーション膜、樹脂体、及び電極を設けることにより、図２及び図３に示された構成の半導体集積素子１を得る。
【００７２】
以上説明したように、半導体集積素子１は、半導体レーザ素子部２と、半導体光変調素子部４とを備えている。半導体レーザ素子部２は、活性層２０４を含む基部２５と、その基部２５の上に設けられたリッジ部２６とを有する第１の導波路２２を備えている。半導体集積素子１においては、第１の導波路２２として、リッジ導波路を採用している。このため、この半導体レーザ素子部２においては、リッジ部２６の幅Ｗ２６で規定される活性層２０４の発光領域が、活性層２０４の側面（基部２５の側面）に露出しない。よって、半導体集積素子１によれば、当該発光領域の劣化に起因する発光特性の低下を抑制し、半導体レーザ素子部２の特性を確保することが可能となる。
【００７３】
また、半導体集積素子１においては、半導体光変調素子部４は、コア層４０４を含むストライプメサ４０を有する第３の導波路４２を備えている。半導体集積素子１においては、その第４の導波路４２として、ハイメサ導波路を採用している。このため、ストライプメサ４０のメサ幅Ｗ４０を制御してコア層４０４の幅を調整することにより、単一モードの光を好適に導波させることが可能となる。よって、半導体集積素子１によれば、半導体光変調素子部４における特性を確保することが可能となる。
【００７４】
また、半導体集積素子１においては、半導体レーザ素子部２の第１の導波路２２と半導体光変調素子部４の第３の導波路４２との間に、半導体導波部３の第２の導波路３２が設けられている。第２の導波路３２は、コア層３０４を含む基部３５と、基部３５の上に設けられたリッジ部３６とを有している。つまり、半導体導波部３の導波路として、リッジ導波路を採用している。また、半導体導波部３のコア層３０４が、半導体光変調素子部４のコア層４０４と一体に形成されると共に、半導体レーザ素子部２の活性層２０４にバットジョイント接合されている。つまり、この半導体集積素子１においては、バットジョイント接合部が、ハイメサ導波路側でなく、リッジ導波路側に設けられている。したがって、バットジョイント接合部が比較的幅広となるので、半導体レーザ素子部２からの光が、比較的拡散した状態でバットジョイント接合部を通過することとなる。このため、バットジョイント接合部での光の反射が低減されるので、反射光が半導体レーザ素子部２に戻ることに起因した信頼性の低下を抑制することが可能となる。
【００７５】
以上の実施形態は、本発明に係る半導体集積素子の一実施形態を説明したものである。よって、本発明に係る半導体集積素子は、上述した半導体集積素子１に限定されるものではない。本発明に係る半導体集積素子は、特許請求の範囲に示された各請求項の要旨を変更しない範囲において、半導体集積素子１を任意に変形したものとすることができる。
【００７６】
例えば、半導体集積素子１は、図２１の（ａ）部に示される態様とすることができる。図２１の（ａ）部に示されるように、この半導体集積素子１においては、リッジ部２６の幅Ｗ２６は、ｘ軸の方向に沿って第１の幅で略一定である。また、ストライプメサ４０のメサ幅Ｗ４０は、第１の幅よりも狭い第２の幅でｘ軸の方向に沿って略一定である。これに対して、リッジ部３６は、その幅が変化する領域を含む。すなわち、リッジ部３６は、一端３６ａを含む第１のリッジ領域３６ｃと、他端３６ｂを含む第２のリッジ領域３６ｄとからなる。
【００７７】
第１のリッジ領域３６ｃの幅Ｗ３６ｃは、ｘ軸の方向に沿って第１の幅で略一定である。第２のリッジ領域３６ｄの幅Ｗ３６ｄは、第１の幅から第２の幅までｘ軸の方向に沿って徐々に狭まっている。このような半導体集積素子１においては、この第２のリッジ領域３６ｄが、モード整合部として機能する。このため、この半導体集積素子１によれば、半導体レーザ素子部２と半導体光変調素子部４との間におけるモードの不整合を抑制することができる。
【００７８】
或いは、半導体集積素子１は、図２１の（ｂ）部に示される態様とすることができる。この半導体集積素子１においては、図２１の（ｂ）部に示されるように、リッジ部２６の幅Ｗ２６は、ｘ軸の方向に沿って第１の幅で略一定である。リッジ部３６は、一端３６ａを含む第１のリッジ領域３６ｃと、他端３６ｂを含む第２のリッジ領域３６ｄとからなる。第１のリッジ領域３６ｃの幅Ｗ３６ｃは、ｘ軸の方向に沿って第１の幅で略一定である。第２のリッジ領域３６ｄの幅Ｗ３６ｄは、第１の幅から第２の幅までｘ軸の方向に沿って徐々に狭まっている。また、ストライプメサ４０は、リッジ部３６の他端３６ｂに接続された第１のメサ領域４０ｃと、第１のメサ領域４０ｃから延びる第２のメサ領域４０ｄとからなる。
【００７９】
第１のメサ領域４０ｃのメサ幅Ｗ４０ｃは、第２の幅から第３の幅までｘ軸の方向に沿って徐々に狭まっている。第２のメサ領域４０ｄのメサ幅Ｗ４０ｄは、ｘ軸の方向に沿って第３の幅で略一定である。このような半導体集積素子１においては、第２のリッジ領域３６ｄと第１のメサ領域４０ｃとが、モード整合部として機能する。このため、この半導体集積素子１によっても、半導体レーザ素子部２と半導体光変調素子部４との間におけるモードの不整合を抑制することができる。
【符号の説明】
【００８０】
１…半導体集積素子、２…半導体レーザ素子部（発光素子部）、３…半導体導波部（導波部）、４…半導体光変調素子部（光変調部）、１０…半導体基板（基板）、１１…第１の部分、１２…第２の部分、１３…第３の部分、２１〜２３…第１の導波路、２５…基部（第１の基部）、２６…リッジ部（第１のリッジ部）、３１〜３３…第２の導波路、３５…基部（第２の基部）、３６…リッジ部（第２のリッジ部）、３６ｃ…第１のリッジ領域、３６ｄ…第２のリッジ領域、４０…ストライプメサ、４１〜４３…第３の導波路、１１１…領域（第１の領域）、１１２…領域（第２の領域）、１１３…領域（第３の領域）、１２４…領域（第４の領域）、１２５…領域（第５の領域）、１２６…領域（第６の領域）、２０４…活性層（第１のコア層）、３０４…コア層（第２のコア層）、４０４…コア層（第３のコア層）。
【技術分野】
【０００１】
本発明は、半導体集積素子に関する。
【背景技術】
【０００２】
上記技術分野の従来の技術として、例えば、特許文献１に記載の光集積回路が知られている。この光集積回路は、半導体レーザと半導体光変調器とを半導体基板の上に集積して設けている。これらの半導体レーザ及び半導体光変調器は、互いに接続されたハイメサ導波路を有している。半導体レーザのハイメサ導波路におけるコア層と、半導体光変調器のハイメサ導波路におけるコア層とは、バットジョイント法により互いに接合（バットジョイント接合）されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２６３６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体光素子の導波路としては、メサがコア層を含むハイメサ導波路に加えて、コア層を含む基部の上にメサ（リッジ部）を形成したリッジ導波路が知られている。本発明者の知見によれば、半導体集積素子の各半導体光素子部において、これらの導波路のいずれを用いるかは、各半導体光素子部の特性に応じて適宜選択することが望ましい。本発明者は、そのような知見に基づいて鋭意研究を重ねた結果、発光素子部と光変調素子部とを集積する際には、発光素子部の導波路としてリッジ導波路を採用すると共に、光変調素子部の導波路としてハイメサ導波路を採用すれば、発光素子部及び光変調素子部の特性を確保することが可能であることを見出した。
【０００５】
本発明は、そのような知見に基づいて更なる研究を重ねた結果になされたものであり、発光素子部及び光変調素子部の特性を確保すると共に信頼性の低下を抑制可能な半導体集積素子を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る半導体集積素子は、所定の方向に順に配列された第１の部分、第２の部分及び第３の部分を有する基板と、第１の部分の上に設けられ、第１の導波路を有する発光素子部と、第２の部分の上に設けられ、第２の導波路を有する導波部と、第３の部分の上に設けられ、第３の導波路を有する光変調素子部と、を備え、第１の導波路は、ＩＩＩ−Ｖ族化合物半導体からなり光を発生するための第１のコア層を含む第１の基部と、第１の基部の上に設けられ所定の方向に延びる第１のリッジ部とを有し、第２の導波路は、ＩＩＩ−Ｖ族化合物半導体からなる第２のコア層を含む第２の基部と、第２の基部の上に設けられ所定の方向に延びる第２のリッジ部とを有し、第３の導波路は、ＩＩＩ−Ｖ族化合物半導体からなり光を変調するための第３のコア層を含み所定の方向に延びるストライプメサを有し、基板の第１の部分は、所定の方向に交差する方向に順に配列された第１の領域、第２の領域、及び第３の領域を含み、基板の第２の部分は、所定の方向に交差する方向に順に配列された第４の領域、第５の領域、及び第６の領域を含み、第１の基部及び第１のコア層は、第１の領域、第２の領域、及び第３の領域の上に設けられ、第１のリッジ部は、第２の領域、及び第１の基部の上に設けられ、第２の基部及び第２のコア層は、第４の領域、第５の領域、及び第６の領域の上に設けられ、第２のリッジ部は、第５の領域、及び第２の基部の上に設けられ、第２の基部の一端及び第２のリッジ部の一端は、それぞれ、第１の基部及び第１のリッジ部に接続され、第２のリッジ部の他端は、ストライプメサに接続され、第２のコア層は、バットジョイント法により第１のコア層に接合されていると共に、第３のコア層と一体に形成されている、ことを特徴とする。
【０００７】
この半導体集積素子は、発光素子部と光変調素子部とを備えている。発光素子部は、第１のコア層を含む第１の基部と、その第１の基部の上に設けられた第１のリッジ部とを有する第１の導波路を備えている。第１のコア層は、基板の第１の部分における第１〜３の領域の上に設けられており、第１のリッジ部は第２の領域の上に設けられている。したがって、第１のコア層は、第１のリッジ部に含まれておらず、その幅は、第１のリッジ部の幅よりも広い。つまり、この半導体集積素子においては、発光素子部の導波路として、リッジ導波路を採用している。このため、この発光素子部においては、第１のリッジ部の幅で規定される第１のコア層の発光領域が、第１のコア層の側面（第１の基部の側面）に露出していない。よって、この半導体集積素子によれば、当該発光領域の劣化に起因する発光特性の低下を抑制し、発光素子部の特性を確保することが可能となる。また、この半導体集積素子においては、光変調素子部は、ストライプメサを有する第３の導波路を備えている。メサストライプは、第３のコア層を含んでいる。つまり、この半導体集積素子においては、光変調素子部の導波路として、ハイメサ導波路を採用している。このため、ストライプメサのメサ幅を制御して第３のコア層の幅を調整することにより、単一モードの光を好適に導波させることが可能となる。よって、この半導体集積素子によれば、光変調素子部における特性を確保することが可能となる。
【０００８】
ところで、上述した特許文献１に記載の半導体集積回路のように、半導体レーザのコア層と半導体光変調器のコア層とをバットジョイント接合すると、半導体レーザからのレーザ光の一部が、その接合部において反射される。その反射光が、例えば半導体レーザに戻ると、半導体レーザにおけるレーザ発振が不安定になる場合がある。その結果、特許文献１に記載の半導体集積回路にあっては、信頼性が損なわれる虞がある。
【０００９】
これに対して、本発明に係る半導体集積素子によれば、そのような信頼性の低下を抑制することができる。すなわち、本発明に係る半導体集積素子は、発光素子部の第１の導波路と光変調素子部の第３の導波路との間に、導波部の第２の導波路が設けられている。第２の導波路は、第２のコア層を含む第２の基部と、第２の基部の上に設けられた第２のリッジ部とを有している。つまり、導波部の導波路として、リッジ導波路を採用している。また、導波部の第２のコア層が、光変調素子部の第３のコア層と一体に形成されると共に、発光素子部の第１のコア層にバットジョイント接合されている。つまり、この半導体集積素子においては、バットジョイント接合部が、ハイメサ導波路側でなく、リッジ導波路側に設けられている。したがって、バットジョイント接合部が比較的幅広となるので、発光素子部からの光が、比較的拡散した状態でバットジョイント接合部を通過することとなる。このため、バットジョイント接合部での光の反射が低減されるので、反射光が発光素子部に戻ることに起因した信頼性の低下を抑制することが可能となる。
【００１０】
本発明に係る半導体集積素子においては、第１のリッジ部の幅は、所定の方向に沿って第１の幅で略一定であり、ストライプメサの幅は、第１の幅よりも狭い第２の幅で所定の方向に沿って略一定であり、第２のリッジ部は、一端を含む第１のリッジ領域と、他端を含む第２のリッジ領域とからなり、第１のリッジ領域の幅は、所定の方向に沿って第１の幅から第２の幅まで狭まっており、第２のリッジ領域の幅は、所定の方向に沿って第２の幅で略一定であるものとすることができる。この場合、第１のリッジ領域が、モード整合部として機能する。このため、発光素子部と光変調素子部との間におけるモードの不整合を抑制することができる。
【００１１】
或いは、本発明に係る半導体集積素子においては、第１のリッジ部の幅は、所定の方向に沿って第１の幅で略一定であり、第２のリッジ部は、一端を含む第１のリッジ領域と、他端を含む第２のリッジ領域とからなり、第１のリッジ領域の幅は、所定の方向に沿って第１の幅で略一定であり、第２のリッジ領域の幅は、第１の幅から第２の幅まで所定の方向に沿って狭まっており、ストライプメサは、第２のリッジ部の他端に接続された第１のメサ領域と、第１のメサ領域から延びる第２のメサ領域とからなり、第１のメサ領域の幅は、第２の幅から第３の幅まで所定の方向に沿って狭まっており、第２のメサ領域の幅は、所定の方向に沿って第３の幅で略一定であるものとすることができる。この場合、第２のリッジ領域と第１のメサ領域とが、モード整合部として機能する。このため、発光素子部と光変調素子部との間におけるモードの不整合を抑制することができる。
【発明の効果】
【００１２】
本発明によれば、発光素子部及び光変調素子部の特性を確保すると共に信頼性の低下を抑制可能な半導体集積素子を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る半導体集積素子の一実施形態を示す平面図である。
【図２】図１に示された領域ＡＲの拡大斜視図である。
【図３】図１に示された領域ＡＲの拡大斜視図である。
【図４】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図５】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図６】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図７】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図８】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図９】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１０】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１１】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１２】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１３】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１４】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１５】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１６】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１７】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１８】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図１９】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図２０】図２及び図３に示された半導体集積素子を製造する方法の主要な工程を示す図である。
【図２１】図２及び図３に示された半導体集積素子の変形例を示す平面図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る半導体集積素子の一実施形態について、図面を参照して詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
図１は、本発明に係る半導体集積素子の一実施形態を示す平面図である。なお、以下の図面には、直交座標系Ｓが示されている。直交座標系Ｓにおけるｘ軸は、半導体レーザ素子部及び半導体導波部における光の導波方向を示している。直交座標系Ｓにおけるｙ軸は、半導体集積素子１の基板の主面に直交する方向であり、半導体集積素子１の厚さ方向を示している。直交座標系Ｓにおけるｚ軸は、ｘ軸及びｙ軸に直交する方向である。
【００１６】
図１に示されるように、半導体集積素子１は、半導体レーザ素子部（発光素子部）２と、半導体導波部（導波部）３と、半導体光変調素子部（光変調素子部）４とを備えている。半導体レーザ素子部２、半導体導波部３、及び半導体光変調素子部４は、所定の方向（ここではｘ軸の方向）に沿って順に配列されている。
【００１７】
半導体レーザ素子部２は、光を発生する部分である。半導体レーザ素子部２は、例えば、分布帰還型半導体レーザを含む。半導体導波部３は、半導体レーザ素子部２からの光を半導体光変調素子部４へ導波する。半導体光変調素子部４は、半導体導波部３からの光を変調する部分である。半導体光変調素子部４は、例えば、マッハツェンダ型光変調器を含む。
【００１８】
半導体レーザ素子部２は、第１の導波路２１〜２３を有している。第１の導波路２１〜２３は、ｘ軸の方向に沿って延在している。第１の導波路２１〜２３は、ｘ軸の方向に交差する方向（ここではｚ軸の方向）に沿って順に配列されている。第１の導波路２１〜２３は、互いに略平行である。第１の導波路２１と第１の導波路２２との間隔は、第１の導波路２２と第１の導波路２３との間隔よりも広い。
【００１９】
半導体導波部３は、第２の導波路３１〜３３を有している。第２の導波路３１〜３３は、ｘ軸の方向に沿って延在している。第２の導波路３１〜３３は、ｚ軸の方向に沿って順に配列されている。第２の導波路３１〜３３は、互いに略平行である。第２の導波路３１と第２の導波路３２との間隔は、第２の導波路３２と第２の導波路３３との間隔よりも広い。第２の導波路３１の一端は、第１の導波路２１の一端に接続されている。第２の導波路３２の一端は、第１の導波路２２の一端に接続されている。第２の導波路３３の一端は、第１の導波路２３の一端に接続されている。
【００２０】
半導体光変調素子部４は、ｘ軸の方向に沿って順に配列された光カプラ４Ａ，４Ｂを有している。光カプラ４Ａ，４Ｂは、例えば、２×２ＭＭＩカプラとすることができる。半導体光変調素子部４は、第３の導波路４１〜４３を有している。第３の導波路４１〜４３は、ｚ軸の方向に沿って順に配列されている。第３の導波路４１の一端は、第２の導波路３１の他端に接続されている。第３の導波路４２の一端は、第２の導波路３２の他端に接続されており、他端は、光カプラ４Ａに接続されている。第３の導波路４３の一端は、第２の導波路３３の他端に接続されており、他端は、光カプラ４Ａに接続されている。
【００２１】
半導体光変調素子部４は、第４の導波路４４，４５を有している。第４の導波路４４，４５は、ｚ軸の方向に沿って順に配列されている。第４の導波路４４，４５の一端は、それぞれ、光カプラ４Ａに接続されている。第４の導波路４４，４５の他端は、それぞれ、光カプラ４Ｂに接続されている。光カプラ４Ａ，４Ｂと第４の導波路４４，４５とは、例えばマッハツェンダ型光変調器ＭＺを構成している。
【００２２】
半導体光変調素子部４は、第５の導波路４６，４７とモニタＰＤ４Ｃとを有している。第５の導波路４６，４７の一端は、それぞれ、光カプラ４Ｂに接続されている。第５の導波路４６の他端は、モニタＰＤ４Ｃに接続されている。モニタＰＤ４Ｃには、第３の導波路４１の他端が接続されている。第５の導波路４７の他端は、半導体集積素子１の端面に到達している。
【００２３】
このように構成される半導体集積素子１においては、半導体レーザ素子部２において発生したレーザ光は、第１の導波路２２，２３、第２の導波路３２，３３、及び第３の導波路４２，４３の順に導波されて、光カプラ４Ａに入射する。光カプラ４Ａから出射したレーザ光は、第４の導波路４４，４５を介して光カプラ４Ｂに入射する。光カプラ４Ｂから出射したレーザ光の一部は、第５の導波路４７を導波して半導体集積素子１の外部に伝送される。光カプラ４Ｂから出射したレーザ光の残部は、第５の導波路４６を導波してモニタＰＤ４Ｃに入射した後に、第３の導波路４１、第２の導波路３１、及び第１の導波路２１の順に導波して半導体集積素子１の外部に伝送される。
【００２４】
引き続いて、半導体集積素子１の詳細について説明する。図２及び図３は、図１に示された領域ＡＲの拡大斜視図である。図２及び図３には、半導体レーザ素子部２の第１の導波路２２、半導体導波部３の第２の導波路３２、及び半導体光変調素子部４の第３の導波路４２が示されている。なお、図２及び図３においては、後述するテラス部を破線で示している。
【００２５】
図２及び図３に示されるように、半導体集積素子１は、半導体基板（基板）１０を備えている。半導体基板１０は、ｘ軸の方向に順に配列された第１の部分１１、第２の部分１２、及び第３の部分１３を有している。第１の部分１１は、ｘ軸の方向に交差する方向（ここではｚ軸の方向）に順に配列された領域（第１の領域）１１１、領域（第２の領域）１１２、及び領域（第３の領域）１１３を含んでいる。第２の部分は、ｚ軸の方向に順に配列された領域（第４の領域）１２４、領域（第５の領域）１２５、及び領域（第６の領域）１２６を含んでいる（図４参照）。領域１２４、領域１２５、及び領域１２６は、ぞれぞれ、領域１１１、領域１１２、及び領域１１３のそれぞれに対応する位置に配置されている。
【００２６】
半導体基板１０の第３の部分１３には、第２の部分１２の領域１２４及び領域１２６のそれぞれに対応する位置において、ｘ軸の方向に沿って延びる一対の凹部１３ａが設けられている。換言すれば、第３の部分１３には、第２の部分１２の領域１２５に対応する位置において、ｘ軸の方向に沿って延びる凸部１３ｂが設けられている。このような半導体基板１０は、第１導電型（例えばｎ型）を有する。半導体基板１０は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。半導体基板１０のドーパントとしては、例えばＳｎを用いることができる。
【００２７】
半導体レーザ素子部２及びその第１の導波路２２は、半導体基板１０の第１の部分１１の上に設けられている。第１の導波路２２は、第１の部分１１の領域１１１、領域１１２、及び領域１１３の上に設けられた基部（第１の基部）２５と、領域１１２及び基部２５の上に設けられたリッジ部（第１のリッジ部）２６とを含んでいる。リッジ部２６は、ｚ軸の方向について基部２５の略中央に配置されている。リッジ部２６は、ｘ軸の方向に沿って延在している。リッジ部２６は、一対の溝部２８により規定されており、その溝部２８は、一対のテラス部２９により規定されている。基部２５の幅Ｗ２５は、例えば１０μｍ〜１５μｍ程度である。リッジ部２６の幅Ｗ２６は、例えば１μｍ〜２μｍ程度である。
【００２８】
第１の導波路２２の基部２５及びリッジ部２６は、半導体基板１０の上に設けられた半導体積層構造２００を有している。半導体積層構造２００は、ＩＩＩ−Ｖ族化合物半導体からなり光を発生するための活性層（第１のコア層）２０４を含む（半導体積層構造２００の詳細については後述する）。活性層２０４は、基部２５に含まれており、領域１１１、領域１１２、及び領域１１３の上に設けられている。ｚ軸の方向についての活性層２０４の幅（すなわち基部２５の幅Ｗ２５）は、リッジ部２６の幅Ｗ２６よりも広い。このように、半導体レーザ素子部２の第１の導波路２２は、リッジ導波路となっている。
【００２９】
半導体導波部３及びその第２の導波路３２は、半導体基板１０の第２の部分１２の上に設けられている。第２の導波路３２は、第２の部分１２の領域１２４、領域１２５、及び領域１２６の上に設けられた基部（第２の基部）３５と、領域１２５及び基部３５の上に設けられたリッジ部（第２のリッジ部）３６とを含んでいる。リッジ部３６は、ｚ軸の方向について基部３５の略中央に配置されている。リッジ部３６は、ｘ軸の方向に沿って延在している。
【００３０】
基部３５の一端３５ａ及びリッジ部３６の一端３６ａは、それぞれ、基部２５及びリッジ部２６に接続されている。リッジ部３６の他端３６ｂは、後述するストライプメサ４０に接続されている。リッジ部３６は、一対の溝部３８により規定されており、その溝部３８は、一対のテラス部３９により規定されている。ｚ軸方向についての基部３５の幅は、基部２５の幅Ｗ２５と略同一である。リッジ部３６の幅Ｗ３６は、リッジ部２６の幅Ｗ２６と略同一である。
【００３１】
第３の導波路３２の基部３５及びリッジ部３６は、半導体基板１０の上に設けられた積層構造を有している。その半導体積層構造は、後述するストライプメサ４０の半導体積層構造４００と同様であるが、特に、基部３５がＩＩＩ−Ｖ族化合物半導体からなるコア層（第２のコア層）３０４を含む。コア層３０４は、第２の部分１２Ａの領域１２４、領域１２５及び領域１２６の上に設けられている。基部３５及びリッジ部３６の半導体積層構造の各半導体層は、半導体積層構造４００の各半導体層と一体に形成されていると共に、半導体積層構造２００の各半導体層に接合されている。特に、コア層３０４が、半導体積層構造４００におけるコア層４０４と一体に（連続して）形成されていると共に、半導体積層構造２００における活性層２０４にバットジョイント法により接合されている。このため、コア層３０４と活性層２０４との接合部（バットジョイント接合部）には、異常成長部分Ｐ１が生じている場合がある。
【００３２】
ｚ軸方向についてのコア層３０４の幅は（すなわち基部３５の幅）は、リッジ部３６の幅Ｗ３６よりも広い。このように、半導体導波部３の第３の導波路３２は、リッジ導波路となっている。なお、ｘ軸の方向についての基部３５及びリッジ部３６の長さ（すなわち半導体導波部３、及び第２の導波路３２の長さ）Ｌ３６は、例えば、１０μｍ程度である。
【００３３】
半導体光変調素子部４及びその第３の導波路４２は、半導体基板１０の第３の部分１３の上に設けられている。第３の導波路４２は、ストライプメサ４０を有している。ストライプメサ４０は、半導体基板１０の凸部１３ｂの上に設けられている。ストライプメサ４０は、ｘ軸の方向に沿って延在している。ストライプメサ４０は、一対の溝部４８により規定されており、その溝部４８は、一対のテラス部４９により規定されている。ストライプメサ４０のメサ幅Ｗ４０は、リッジ部３６のＷ３６と略同一である。なお、溝部２８，３８，４８は互いに略同一の幅でもって連続して形成されており、テラス部２９，３９，４９は互いに略同一の幅でもって連続して形成されている。
【００３４】
ストライプメサ４０は、半導体基板１０の上に設けられた半導体積層構造４００を有している。半導体積層構造４００は、ＩＩＩ−Ｖ族化合物半導体からなり光を変調するためのコア層（第３のコア層）４０４を含む（半導体積層構造４００の詳細については後述する）。したがって、ストライプメサ４０は、ＩＩＩ−Ｖ族化合物半導体からなるコア層４０４を含む。ｚ軸方向についてのコア層４０４の幅は、ストライプメサ４０のメサ幅Ｗ４０と略同一である。このように、半導体光変調素子部４の第３の導波路４２は、ハイメサ導波路となっている。
【００３５】
ここで、上述したように、半導体集積素子１においては、半導体レーザ素子部２の第１の導波路２１〜２３としてリッジ導波路を採用しており、半導体導波部３の第２の導波路３１〜３３としてリッジ導波路を採用しており、半導体光変調素子部４の第３の導波路４１〜４３としてハイメサ導波路を採用している。したがって、半導体基板１０の第２の部分１２と第３の部分１３との境界（半導体導波部３と半導体光変調素子部４との境界）Ｂ２３が、リッジ導波路とハイメサ導波路との境界を示している。また、バットジョイント接合部は、半導体基板１０の第１の部分１１と第２の部分１２との境界（半導体レーザ素子部２と半導体導波部３との境界）Ｂ１２の上に位置している。
【００３６】
なお、半導体集積素子１は、パッシベーション膜（不図示）と、樹脂体（不図示）と、電極（不図示）とをさらに備えている。パッシベーション膜は、少なくともリッジ部２６の上面に開口を有するように、リッジ部２６の側面、リッジ部３６の表面、ストライプメサ４０の表面、溝部２８，３８，４８の底面、及び、テラス部２９，３９，４９の表面の上に設けられている。樹脂体は、少なくともリッジ部２６の上面に開口を有するように、パッシベーション膜の上に設けられている。
【００３７】
したがって、半導体集積素子１においては、少なくとも、リッジ部２６の側面、リッジ部３６の側面、及びストライプメサ４０の側面は樹脂体により埋め込まれている。電極は、パッシベーション膜の開口及び樹脂体の開口を介して、リッジ部２６の上面に接合されている。電極は、例えば、半導体レーザ素子部２の活性層２０４に電流を注入するために用いられる。なお、半導体集積素子１は、半導体光変調素子部４に電圧を印加するための別の電極をさらに備えてもよい。その場合には、ストライプメサ４０の上面にもパッシベーション膜と樹脂体とに開口を設け、その開口を介して、その別の電極をストライプメサ４０の上面に接合すればよい。なお、リッジ部３６の上には、電極を設けない。
【００３８】
引き続いて、基部２５及びリッジ部２６の半導体積層構造２００の一例について詳細に説明する。半導体積層構造２００は、例えば、半導体基板１０の上に順に積層されたバッファ層２０１、回折格子層２０２、スペーサ層２０３、活性層２０４、クラッド層２０５、エッチストップ層２０６、クラッド層２０７、サイドエッチ層２０８、キャップ層２０９、クラッド層２１０、及びコンタクト層２１１を含む。特に、活性層２０４は、基部２５に含まれており、半導体基板１０の領域１１１、領域１１２、及び領域１１３の上に設けられている。また、電極と接合を成すリッジ部２６の上面は、コンタクト層２１１の表面である。
【００３９】
バッファ層２０１は、第１導電型を有している。バッファ層２０１は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。バッファ層２０１の厚さは、例えば５００ｎｍ程度である。回折格子層２０２は、第１導電型を有している。回折格子層２０２は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。回折格子層２０２の厚さは、例えば８０ｎｍ程度である。回折格子層２０２のバンドギャップ波長は、例えば１３３０ｎｍ程度である。
【００４０】
スペーサ層２０３は、第１導電型を有している。スペーサ層２０３は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。スペーサ層２０３の厚さは、例えば１００ｎｍ程度である。これらの各層２０１〜２０３がｎ型の導電型を有する場合には、そのドーパントとして、例えばＳｉ等を用いることができる。また、これらの各層２０１〜２０３のキャリア濃度は、いずれも、例えば５×１０１７程度である。
【００４１】
活性層２０４は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。活性層２０４は、例えば、一対のＳＨＣ層２１２の間においてバリア層２１３とウエル層２１４とを交互に繰り返し積層してなる多重量子井戸構造を有している。バリア層２１３及びウエル層２１４は、例えば、それぞれ７層ずつとすることができる。バリア層２１３は、例えばＩｎＧａＡｓＰからなる。バリア層２１３のバンドギャップ波長は、例えば１２００ｎｍ程度である。バリア層２１３の厚さは、例えば１０ｎｍ程度である。
【００４２】
ウエル層２１４は、例えばＩｎＧａＡｓＰからなる。ウエル層２１４の圧縮歪みは、例えば１％程度である。ウエル層２１４の厚さは、例えば５ｎｍ程度である。ＳＨＣ層２１２は、例えばＩｎＧａＡｓＰからなる。ＳＨＣ層２１２のバンドギャップ波長は、例えば１１５０ｎｍ程度である。ＳＨＣ層の厚さは、例えば、５０ｎｍ程度である。活性層２０４の合計厚さは、例えば２２５ｎｍ程度である。このようにして構成される活性層２０４のＰＬ波長は、例えば１５５０ｎｍ程度である。
【００４３】
クラッド層２０５は、第１導電型と異なる第２導電型（例えばｐ型）を有している。クラッド層２０５は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層２０５の厚さは、例えば６０ｎｍ程度である。エッチストップ層２０６は、第２導電型を有している。エッチストップ層２０６は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。エッチストップ層２０６の厚さは、例えば１０ｎｍ程度である。エッチストップ層２０６のバンドギャップ波長は、例えば１１００ｎｍ程度である。
【００４４】
クラッド層２０７は、第２導電型を有している。クラッド層２０７は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層２０７の厚さは、例えば４６０ｎｍ程度である。サイドエッチ層２０８は、第２導電型を有している。サイドエッチ層２０８は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。サイドエッチ層２０８の厚さは、例えば２０ｎｍ程度である。サイドエッチ層２０８のバンドギャップ波長は、例えば１１５０ｎｍ程度である。
【００４５】
キャップ層２０９は、第２導電型を有している。キャップ層２０９は、例えばＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。キャップ層２０９の厚さは、例えば２０ｎｍ程度である。これらの各層２０５〜２０９がｐ型の導電型を有する場合、そのドーパントとしては、例えばＺｎを用いることができる。また、これらの各層２０５〜２０９のキャリア濃度は、いずれも、例えば、５×１０１７程度である。
【００４６】
クラッド層２１０は、第２導電型を有している。クラッド層２１０は、例えばＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層２１０の厚さは、例えば１２００ｎｍ程度である。クラッド層２１０のキャリア濃度は、例えば、１×１０１８程度である。コンタクト層２１１は、第２導電型を有している。コンタクト層２１１は、例えば、ＩｎＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。コンタクト層２１１の厚さは、例えば１００ｎｍ程度である。コンタクト層２１１のキャリア濃度は、例えば、１．５×１０１９程度である。これらの各半導体層２１０，２１１がｐ型の導電型を有する場合、そのドーパントとしては、例えばＺｎを用いることができる。
【００４７】
引き続いて、ストライプメサ４０の半導体積層構造４００の一例について詳細に説明する。半導体積層構造４００は、例えば、半導体基板１０の上に順に積層されたバッファ層４０１、コア層４０４、クラッド層４０５、エッチストップ層４０６、クラッド層４０７、クラッド層４０８、及びコンタクト層４０９を含む。バッファ層４０１は、第１導電型を有する。バッファ層４０１は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。バッファ層４０１の厚さは、例えば５０ｎｍ程度である。バッファ層４０１がｎ型の導電型を有する場合、そのドーパントとしては、例えばＳｉを用いることができる。
【００４８】
コア層４０４は、ＩＩＩ−Ｖ族化合物半導体からなる。コア層４０４は、例えば、バリア層４１０とウエル層４１１とを交互に繰り返し積層してなる多重量子井戸構造を有している。バリア層４１０及びウエル層４１１は、例えば、それぞれ２５層ずつとすることができる。バリア層４１０は、例えば、ＩｎＰに格子整合するＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。バリア層４１０の厚さは、例えば５ｎｍ程度である。
【００４９】
ウエル層４１１は、例えば、ＩｎＰに格子整合するＡｌＧａＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。ウエル層４１１のバンドギャップ波長は、例えば１４８０ｎｍ程度である。ウエル層４１１の厚さは、例えば１０ｎｍ程度である。したがって、コア層４０４の厚さは、例えば３８０ｎｍ程度である。このように構成されるコア層４０４は、上述したように、半導体導波部３のコア層３０４と一体に形成され、光学的に結合されている。
【００５０】
クラッド層４０５は、第２導電型を有する。クラッド層４０５は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層４０５の厚さは、例えば３５ｎｍ程度である。エッチストップ層４０６は、第２導電型を有する。エッチストップ層４０６は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。エッチストップ層４０６の厚さは、例えば１０ｎｍ程度である。エッチストップ層４０６のバンドギャップ波長は、例えば１１００ｎｍ程度である。クラッド層４０７は、第２導電型を有する。クラッド層４０７は、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。クラッド層４０７の厚さは、その表面が半導体積層構造２００のキャップ層２０９の表面と略同一面となるように制御される。
【００５１】
これらの各半導体層４０５〜４０７のキャリア濃度は、例えば、５×１０１７程度である。また、これらの各半導体層４０５〜４０７がｐ型の導電型を有する場合、そのドーパントとしては、例えばＺｎを用いることができる。クラッド層４０８及びコンタクト層４０９のぞれぞれは、半導体積層構造２００のクラッド層２１０及びコンタクト層２１１のそれぞれと一体に形成されており、同一の構成を有する。
【００５２】
ここで、上述したように、半導体導波部３の基部３５及びリッジ部３６の半導体積層構造は、半導体積層構造４００と一体に形成されており、同一の構成を有している。ただし、基部３５及びリッジ部３６の半導体積層構造は、その上面に電極を設けないことから、コンタクト層４０９を有していなくてもよい。
【００５３】
引き続いて、以上のように構成される半導体集積素子１を製造する方法について、図４〜図２０を参照して詳細に説明する。図４〜図２０は、半導体集積素子１を製造する方法の主要な工程を示す図である。図４に示されるように、この方法においては、まず、半導体基板１０のための半導体基板１０Ａを用意する（工程Ｓ１０１）。半導体基板１０Ａは、主面１０ｓを有している。半導体基板１０Ａは、所定の方向（ここではｘ軸の方向）に沿って順に配列された第１の部分１１Ａ、第２の部分１２Ａ、及び第３の部分１３Ａを含む。
【００５４】
第１の部分１１Ａは、所定の方向に交差する方向（ここではｚ軸の方向）に順に配列された領域１１１、領域１１２、及び領域１１３と、ｚ軸の方向においてこれらの領域１１１〜１１３の両側に配置された領域１１４とを含む。第２の部分１２Ａは、ｚ軸の方向に順に配列された領域１２４、領域１２５、及び領域１２６と、ｚ軸の方向においてこれらの領域１２４〜１２６の両側に配置された領域１２７とを含む。
【００５５】
続いて、図５に示されるように、半導体レーザ素子部２の半導体積層構造２００のための半導体積層２００Ａを、半導体基板１０Ａの主面１０ｓの上に設ける（工程Ｓ１０２）。半導体積層２００Ａは、クラッド層２１０及びコンタクト層２１１を含まない点以外は、半導体積層構造２００と同様の積層構造を有する。したがって、半導体積層２００Ａは、例えば、有機金属気相成長法によって、各半導体層２０１〜２０９を、この順で半導体基板１０Ａの主面１０ｓの上に成長することにより設けられる。ただし、回折格子層２０２は、例えば、ＩｎＧａＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる半導体層をバッファ層２０１の上に８０ｎｍ程度成長した後に、例えば干渉露光を用いたリソグラフィプロセスにより、周期的な凹凸構造をその半導体層に設けることによって形成される。
【００５６】
続いて、図６及び図７に示されるように、半導体積層２００Ａの上面２００ｓの一部の上にマスク５０を設ける（工程Ｓ１０３）。ここでの半導体積層２００Ａの上面２００ｓは、キャップ層２０９の表面である。マスク５０は、例えば矩形状を呈している。ｘ軸の方向におけるマスク５０の一方のエッジ５０ａは、第１の部分１１Ａのエッジ１１ａの上に位置している。ｘ軸方向におけるマスク５０の他方のエッジ５０ｂは、少なくとも第２の部分１２Ａと第３の部分１３Ａとの境界Ｂ２３よりも第１の部分１１Ａ側に位置している。ｚ軸方向についてのマスク５０の幅Ｗ５０は、後に溝部２８及びリッジ部２６となる部分の幅（すなわち領域１１１〜１１３の幅）Ｗ２８よりも広い。マスク５０は、例えば、シリコン酸化物（例えばＳｉＯ２）により構成することができる。マスク５０は、例えば、化学気相成長法及びリソグラフィにより形成することができる。
【００５７】
続いて、図８に示されるように、マスク５０を用いて半導体積層２００Ａをエッチングし、半導体積層２５０を形成する（工程Ｓ１０４）。このエッチングは、半導体基板１０Ａの主面１０ｓに到達するまで行われる。このエッチングの一例について、詳細に説明する。まず、塩酸＋酢酸系のエッチャントを用いて、キャップ層２０９をエッチングする。続いて、硫酸＋過水系のエッチャントを用いて、サイドエッチ層２０８をエッチングする。このとき、図９に示されるように、サイドエッチ層２０８にサイドエッチをいれて、ひさし部Ｐ２を設ける。なお、図９は、図１０のIX−IX線に沿った模式的な断面図である。
【００５８】
続いて、臭化水素を含むエッチャントを用いて、クラッド層２０７をエッチングする。これにより、例えばＩｎＰの（１１１）面が露出する。続いて、硫酸＋過水系のエッチャントを用いて、エッチストップ層２０６をエッチングする。このときにも、エッチストップ層２０６にサイドエッチをいれて、ひさし部Ｐ３を設ける。その後、臭化水素を含むエッチャントを用いたクラッド層２０５のエッチング、塩酸＋過水系のエッチャントを用いた活性層２０４のエッチング、臭化水素を含むエッチャントを用いたスペーサ層２０３のエッチング、及び、塩酸＋過水系のエッチャントを用いた回折格子層２０２のエッチングを順に実施する。
【００５９】
続く工程では、図１０及び図１１に示されるように、上記工程Ｓ１０４で露出した半導体基板１０Ａの主面１０ｓの上に、半導体積層構造４００のための半導体積層４００Ａを設ける（工程Ｓ１０５）。半導体積層４００Ａは、クラッド層４０８及びコンタクト層４０９を有さない点以外は、半導体積層構造４００と同様の積層構造を有する。したがって、半導体積層４００Ａは、マスク５０を選択成長マスクとして用いて、例えば有機金属気相成長法により、各半導体層４０１，４０４，４０５，４０６，４０７を半導体基板１０Ａの主面１０ｓの上に順に再成長することにより設けられる。なお、図１１は、図１０のXI−XI線に沿った模式的な断面図である。
【００６０】
この工程Ｓ１０５により、半導体積層２５０の各半導体層に半導体積層４００Ａの各半導体層が接合される。特に、半導体積層４００Ａのコア層４０４が、半導体積層２５０の活性層２０４にバットジョイント接合される。このため、そのバットジョイント接合部において、異常成長部分Ｐ１が生じる場合がある。この異常成長部分Ｐ１は、ひさし部Ｐ３の下部に入り込むように、ひさし部Ｐ３により規定される。なお、この工程Ｓ１０５においては、クラッド層４０７の再成長厚さを調整して、クラッド層４０７の上面と半導体積層２５０のキャップ層２０９の上面とを略同一面となるようにする。クラッド層４０７の再成長厚さは、例えば、ひさし部Ｐ２により規定される。
【００６１】
続いて、図１２に示されるように、マスク５０を除去する（工程Ｓ１０６）。マスク５０の除去には、例えばフッ酸を用いることができる。この工程Ｓ１０６により、マスク５０が除去されて、半導体積層２５０の上面２５０ｓ及び半導体積層４００Ａの上面４００ｓが露出する。半導体積層２５０の上面２５０ｓは、キャップ層２０９の表面である。半導体積層４００Ａの上面４００ｓは、クラッド層４０７の表面である。
【００６２】
続いて、図１３に示されるように、半導体積層２５０の上面２５０ｓ及び半導体積層４００Ａの上面４００ｓの上に、半導体積層構造２００及び半導体積層構造４００のための半導体積層５００を設ける（工程Ｓ１０７）。半導体積層５００は、半導体積層構造２００におけるクラッド層２１０及びコンタクト層２１１（或いは、半導体積層構造４００におけるクラッド層４０８及びコンタクト層４０９）からなる。したがって、半導体積層５００は、例えば、有機金属気相成長法により、半導体積層２５０の上面２５０ｓ及び半導体積層４００Ａの上面４００ｓの上に、各半導体層２１０，２１１（４０８，４０９）を順に成長することにより設けられる。
【００６３】
続いて、図１４及び図１５に示されるように、半導体積層５００の上面５００ｓの上にマスク６０を設ける（工程Ｓ１０８）。半導体積層５００の上面５００ｓは、コンタクト層２１１（或いはコンタクト層４０９）の表面である。マスク６０は、例えば、シリコン酸化物（例えばＳｉＯ２）により構成することができる。マスク６０は、例えば、化学気相成長法及びリソグラフィにより形成することができる。なお、図１５の（ａ）部は、図１４におけるｙ軸の方向からの平面図であり、図１５の（ｂ）部は、図１５の（ａ）部のXV−XV線に沿った模式的な断面図である。
【００６４】
マスク６０は、第１の部分６１、一対の第２の部分６２、及び第３の部分６３からなる。第１の部分６１は、ｘ軸の方向に沿って延在するストライプ状を呈している。第１の部分６１は、半導体基板１０Ａの第１の部分１１Ａの領域１１２、及び第２の部分１２Ａの領域１２５の上に配置されており、リッジ部２６、及びリッジ部３６を規定する。第２の部分６２は、ｘ軸の方向に沿って延びるストライプ状を呈している。第２の部分６２は、半導体基板１０Ａの第１の部分１１Ａの領域１１４のそれぞれ、及び第２の部分１２Ａの領域１２７のそれぞれの上に配置されており、一対のテラス部２９のそれぞれ、及びテラス部３９のそれぞれを規定する。第３の部分６３は、矩形状を呈している。第３の部分６３は、半導体基板１０Ａの第３の部分１３Ａの上に配置されている。第３の部分６３は、第１の部分６１と第２の部分６２とを互いに接続している。
【００６５】
マスク６０には、一対の開口部６４が設けられている。開口部６４は、半導体基板１０Ａの第１の部分１１Ａの領域１１１及び領域１１３、及び第２の部分１２Ａの領域１２４領域１２６のそれぞれの上に配置されている。開口部６４は、ｘ軸の方向に延びるストライプ状を呈している。開口部６４は、一対の溝部２８のそれぞれ、及び溝部３８のそれぞれを規定する。開口部６４は、ｘ軸方向におけるマスク６０の一方のエッジ６０ａから第２の部分１２Ａと第３の部分１３Ａとの境界Ｂ２３の上まで延在している。すなわち、開口部６４は、バットジョイント接合部が位置する第１の部分１１Ａと第２の部分１２Ａとの境界Ｂ１２を越えて延在している。したがって、半導体積層５００の上面５００ｓは、バットジョイント接合部が位置する境界Ｂ１２の上においてマスク６０から露出していると共に、半導体基板１０Ａの第３の部分１３Ａの上においてマスク６０に覆われている。
【００６６】
続いて、図１６及び図１７に示されるように、マスク６０を用いて、半導体積層５００、半導体積層４００Ａ、及び半導体積層２５０をエッチングする（工程Ｓ１０９）。このエッチングにより、半導体基板１０Ａの第１の部分１１Ａ及び第２の部分１２Ａの上に、基部２５，３５、リッジ部２６，３６、溝部２８，３８、及びテラス部２９，３９が形成される（すなわち第１の導波路２２及び第２の導波路３２が形成される）。また、半導体基板１０Ａの第３の部分１３Ａの上に、半導体積層４５０，５５０が形成される。このエッチングは、半導体積層２５０のエッチストップ層２０６、及び半導体積層４００Ａのエッチストップ層４０６まで選択的に行われる。
【００６７】
つまり、このエッチングにおいては、活性層２０４及びコア層４０４（すなわち第２の導波路３２のコア層３０４）はエッチングされない。したがって、基部２５が、半導体積層構造２００のエッチストップ層２０６よりも下側の部分を含み、リッジ部２６が、半導体積層構造２００のエッチストップ層２０６よりも上側の部分を含む。また、基部３５が、半導体積層構造４００のエッチストップ層４０６よりも下側の部分を含み、リッジ部３６が、半導体積層構造４００のエッチストップ層４０６よりも上側の部分を含む。
【００６８】
続いて、図１８及び図１９に示されるように、半導体積層５５０の上面５５０ｓ等の上にマスク７０を設ける（工程Ｓ１１０）。より具体的には、この工程Ｓ１１０においては、半導体積層５５０の上面５５０ｓ、リッジ部２６，３６の上面、溝部２８，３８の内面、及びテラス部２９，３９の上面の上にマスク７０を設ける。半導体積層５５０の上面５５０ｓは、コンタクト層２１１（或いはコンタクト層４０９）の表面である。マスク７０は、例えば、シリコン酸化物（例えばＳｉＯ２）により構成することができる。マスク７０は、例えば、化学気相成長法及びリソグラフィにより形成することができる。
【００６９】
マスク７０は、第１の部分７１、一対の第２の部分７２、及び第３の部分７３からなる。第１の部分７１は、ｘ軸の方向に沿って延びるストライプ状を呈している。第１の部分７１は、半導体基板１０Ａの第３の部分１３Ａにおける領域１２５に対応する部分の上に配置されている。第１の部分７１は、ストライプメサ４０を規定する。第２の部分７２は、ｘ軸の方向に沿って延在するストライプ状を呈している。第２の部分７２は、半導体基板１０Ａの第３の部分１３Ａにおける領域１２７に対応する部分の上にそれぞれ配置されている。第２の部分７２は、テラス部４９を規定する。第３の部分７３は、半導体基板１０Ａの第１の部分１１Ａ及び第２の部分１２Ａの上に設けられており、第１の部分７１と第２の部分７２とを互いに接続している。
【００７０】
マスク７０には、一対の開口部７４が設けられている。開口部７４は、半導体基板１０Ａの第３の部分１３Ａにおける領域１２４，１２６に対応する部分のそれぞれの上に配置されている。開口部７４は、ｘ軸の方向に沿って延在するストライプ状を呈している。開口部７４は、一対の溝部４８のそれぞれを規定する。開口部７４は、半導体基板１０Ａの第３の部分１３Ａの上において、第２の部分１２Ａと第３の部分１３Ａとの境界Ｂ２３まで延在している。
【００７１】
続いて、図２０に示されるように、マスク７０を用いて半導体積層５５０，４５０をエッチングする（工程Ｓ１１１）。このエッチングにより、半導体積層５５０，４５０から、ストライプメサ４０、溝部４８、及びテラス部４９が形成される（すなわち、第３の導波路４２が形成される）。また、半導体基板１０Ａの一部がエッチングされて、凹部１３ａ及び凸部１３ｂを含む半導体基板１０が形成される。そして、マスク７０を除去した後に、上述したパッシベーション膜、樹脂体、及び電極を設けることにより、図２及び図３に示された構成の半導体集積素子１を得る。
【００７２】
以上説明したように、半導体集積素子１は、半導体レーザ素子部２と、半導体光変調素子部４とを備えている。半導体レーザ素子部２は、活性層２０４を含む基部２５と、その基部２５の上に設けられたリッジ部２６とを有する第１の導波路２２を備えている。半導体集積素子１においては、第１の導波路２２として、リッジ導波路を採用している。このため、この半導体レーザ素子部２においては、リッジ部２６の幅Ｗ２６で規定される活性層２０４の発光領域が、活性層２０４の側面（基部２５の側面）に露出しない。よって、半導体集積素子１によれば、当該発光領域の劣化に起因する発光特性の低下を抑制し、半導体レーザ素子部２の特性を確保することが可能となる。
【００７３】
また、半導体集積素子１においては、半導体光変調素子部４は、コア層４０４を含むストライプメサ４０を有する第３の導波路４２を備えている。半導体集積素子１においては、その第４の導波路４２として、ハイメサ導波路を採用している。このため、ストライプメサ４０のメサ幅Ｗ４０を制御してコア層４０４の幅を調整することにより、単一モードの光を好適に導波させることが可能となる。よって、半導体集積素子１によれば、半導体光変調素子部４における特性を確保することが可能となる。
【００７４】
また、半導体集積素子１においては、半導体レーザ素子部２の第１の導波路２２と半導体光変調素子部４の第３の導波路４２との間に、半導体導波部３の第２の導波路３２が設けられている。第２の導波路３２は、コア層３０４を含む基部３５と、基部３５の上に設けられたリッジ部３６とを有している。つまり、半導体導波部３の導波路として、リッジ導波路を採用している。また、半導体導波部３のコア層３０４が、半導体光変調素子部４のコア層４０４と一体に形成されると共に、半導体レーザ素子部２の活性層２０４にバットジョイント接合されている。つまり、この半導体集積素子１においては、バットジョイント接合部が、ハイメサ導波路側でなく、リッジ導波路側に設けられている。したがって、バットジョイント接合部が比較的幅広となるので、半導体レーザ素子部２からの光が、比較的拡散した状態でバットジョイント接合部を通過することとなる。このため、バットジョイント接合部での光の反射が低減されるので、反射光が半導体レーザ素子部２に戻ることに起因した信頼性の低下を抑制することが可能となる。
【００７５】
以上の実施形態は、本発明に係る半導体集積素子の一実施形態を説明したものである。よって、本発明に係る半導体集積素子は、上述した半導体集積素子１に限定されるものではない。本発明に係る半導体集積素子は、特許請求の範囲に示された各請求項の要旨を変更しない範囲において、半導体集積素子１を任意に変形したものとすることができる。
【００７６】
例えば、半導体集積素子１は、図２１の（ａ）部に示される態様とすることができる。図２１の（ａ）部に示されるように、この半導体集積素子１においては、リッジ部２６の幅Ｗ２６は、ｘ軸の方向に沿って第１の幅で略一定である。また、ストライプメサ４０のメサ幅Ｗ４０は、第１の幅よりも狭い第２の幅でｘ軸の方向に沿って略一定である。これに対して、リッジ部３６は、その幅が変化する領域を含む。すなわち、リッジ部３６は、一端３６ａを含む第１のリッジ領域３６ｃと、他端３６ｂを含む第２のリッジ領域３６ｄとからなる。
【００７７】
第１のリッジ領域３６ｃの幅Ｗ３６ｃは、ｘ軸の方向に沿って第１の幅で略一定である。第２のリッジ領域３６ｄの幅Ｗ３６ｄは、第１の幅から第２の幅までｘ軸の方向に沿って徐々に狭まっている。このような半導体集積素子１においては、この第２のリッジ領域３６ｄが、モード整合部として機能する。このため、この半導体集積素子１によれば、半導体レーザ素子部２と半導体光変調素子部４との間におけるモードの不整合を抑制することができる。
【００７８】
或いは、半導体集積素子１は、図２１の（ｂ）部に示される態様とすることができる。この半導体集積素子１においては、図２１の（ｂ）部に示されるように、リッジ部２６の幅Ｗ２６は、ｘ軸の方向に沿って第１の幅で略一定である。リッジ部３６は、一端３６ａを含む第１のリッジ領域３６ｃと、他端３６ｂを含む第２のリッジ領域３６ｄとからなる。第１のリッジ領域３６ｃの幅Ｗ３６ｃは、ｘ軸の方向に沿って第１の幅で略一定である。第２のリッジ領域３６ｄの幅Ｗ３６ｄは、第１の幅から第２の幅までｘ軸の方向に沿って徐々に狭まっている。また、ストライプメサ４０は、リッジ部３６の他端３６ｂに接続された第１のメサ領域４０ｃと、第１のメサ領域４０ｃから延びる第２のメサ領域４０ｄとからなる。
【００７９】
第１のメサ領域４０ｃのメサ幅Ｗ４０ｃは、第２の幅から第３の幅までｘ軸の方向に沿って徐々に狭まっている。第２のメサ領域４０ｄのメサ幅Ｗ４０ｄは、ｘ軸の方向に沿って第３の幅で略一定である。このような半導体集積素子１においては、第２のリッジ領域３６ｄと第１のメサ領域４０ｃとが、モード整合部として機能する。このため、この半導体集積素子１によっても、半導体レーザ素子部２と半導体光変調素子部４との間におけるモードの不整合を抑制することができる。
【符号の説明】
【００８０】
１…半導体集積素子、２…半導体レーザ素子部（発光素子部）、３…半導体導波部（導波部）、４…半導体光変調素子部（光変調部）、１０…半導体基板（基板）、１１…第１の部分、１２…第２の部分、１３…第３の部分、２１〜２３…第１の導波路、２５…基部（第１の基部）、２６…リッジ部（第１のリッジ部）、３１〜３３…第２の導波路、３５…基部（第２の基部）、３６…リッジ部（第２のリッジ部）、３６ｃ…第１のリッジ領域、３６ｄ…第２のリッジ領域、４０…ストライプメサ、４１〜４３…第３の導波路、１１１…領域（第１の領域）、１１２…領域（第２の領域）、１１３…領域（第３の領域）、１２４…領域（第４の領域）、１２５…領域（第５の領域）、１２６…領域（第６の領域）、２０４…活性層（第１のコア層）、３０４…コア層（第２のコア層）、４０４…コア層（第３のコア層）。
【特許請求の範囲】
【請求項１】
所定の方向に順に配列された第１の部分、第２の部分及び第３の部分を有する基板と、
前記第１の部分の上に設けられ、第１の導波路を有する発光素子部と、
前記第２の部分の上に設けられ、第２の導波路を有する導波部と、
前記第３の部分の上に設けられ、第３の導波路を有する光変調素子部と、
を備え、
前記第１の導波路は、ＩＩＩ−Ｖ族化合物半導体からなり光を発生するための第１のコア層を含む第１の基部と、前記第１の基部の上に設けられ前記所定の方向に延びる第１のリッジ部とを有し、
前記第２の導波路は、ＩＩＩ−Ｖ族化合物半導体からなる第２のコア層を含む第２の基部と、前記第２の基部の上に設けられ前記所定の方向に延びる第２のリッジ部とを有し、
前記第３の導波路は、ＩＩＩ−Ｖ族化合物半導体からなり光を変調するための第３のコア層を含み前記所定の方向に延びるストライプメサを有し、
前記基板の前記第１の部分は、前記所定の方向に交差する方向に順に配列された第１の領域、第２の領域、及び第３の領域を含み、
前記基板の前記第２の部分は、前記所定の方向に交差する方向に順に配列された第４の領域、第５の領域、及び第６の領域を含み、
前記第１の基部及び前記第１のコア層は、前記第１の領域、前記第２の領域、及び前記第３の領域の上に設けられ、
前記第１のリッジ部は、前記第２の領域、及び前記第１の基部の上に設けられ、
前記第２の基部及び前記第２のコア層は、前記第４の領域、前記第５の領域、及び前記第６の領域の上に設けられ、
前記第２のリッジ部は、前記第５の領域、及び前記第２の基部の上に設けられ、
前記第２の基部の一端及び前記第２のリッジ部の一端は、それぞれ、前記第１の基部及び前記第１のリッジ部に接続され、
前記第２のリッジ部の他端は、前記ストライプメサに接続され、
前記第２のコア層は、バットジョイント法により前記第１のコア層に接合されていると共に、第３のコア層と一体に形成されている、
ことを特徴とする半導体集積素子。
【請求項２】
前記第１のリッジ部の幅は、前記所定の方向に沿って第１の幅で略一定であり、
前記ストライプメサの幅は、前記第１の幅よりも狭い第２の幅で前記所定の方向に沿って略一定であり、
前記第２のリッジ部は、前記一端を含む第１のリッジ領域と、前記他端を含む第２のリッジ領域とからなり、
前記第１のリッジ領域の幅は、前記所定の方向に沿って前記第１の幅から前記第２の幅まで狭まっており、
前記第２のリッジ領域の幅は、前記所定の方向に沿って前記第２の幅で略一定である、ことを特徴とする請求項１に記載の半導体集積素子。
【請求項３】
前記第１のリッジ部の幅は、前記所定の方向に沿って第１の幅で略一定であり、
前記第２のリッジ部は、前記一端を含む第１のリッジ領域と、前記他端を含む第２のリッジ領域とからなり、
前記第１のリッジ領域の幅は、前記所定の方向に沿って前記第１の幅で略一定であり、
前記第２のリッジ領域の幅は、前記第１の幅から第２の幅まで前記所定の方向に沿って狭まっており、
前記ストライプメサは、前記第２のリッジ部の前記他端に接続された第１のメサ領域と、前記第１のメサ領域から延びる第２のメサ領域とからなり、
前記第１のメサ領域の幅は、前記第２の幅から第３の幅まで前記所定の方向に沿って狭まっており、
前記第２のメサ領域の幅は、前記所定の方向に沿って前記第３の幅で略一定である、ことを特徴とする請求項１に記載の半導体集積素子。
【請求項１】
所定の方向に順に配列された第１の部分、第２の部分及び第３の部分を有する基板と、
前記第１の部分の上に設けられ、第１の導波路を有する発光素子部と、
前記第２の部分の上に設けられ、第２の導波路を有する導波部と、
前記第３の部分の上に設けられ、第３の導波路を有する光変調素子部と、
を備え、
前記第１の導波路は、ＩＩＩ−Ｖ族化合物半導体からなり光を発生するための第１のコア層を含む第１の基部と、前記第１の基部の上に設けられ前記所定の方向に延びる第１のリッジ部とを有し、
前記第２の導波路は、ＩＩＩ−Ｖ族化合物半導体からなる第２のコア層を含む第２の基部と、前記第２の基部の上に設けられ前記所定の方向に延びる第２のリッジ部とを有し、
前記第３の導波路は、ＩＩＩ−Ｖ族化合物半導体からなり光を変調するための第３のコア層を含み前記所定の方向に延びるストライプメサを有し、
前記基板の前記第１の部分は、前記所定の方向に交差する方向に順に配列された第１の領域、第２の領域、及び第３の領域を含み、
前記基板の前記第２の部分は、前記所定の方向に交差する方向に順に配列された第４の領域、第５の領域、及び第６の領域を含み、
前記第１の基部及び前記第１のコア層は、前記第１の領域、前記第２の領域、及び前記第３の領域の上に設けられ、
前記第１のリッジ部は、前記第２の領域、及び前記第１の基部の上に設けられ、
前記第２の基部及び前記第２のコア層は、前記第４の領域、前記第５の領域、及び前記第６の領域の上に設けられ、
前記第２のリッジ部は、前記第５の領域、及び前記第２の基部の上に設けられ、
前記第２の基部の一端及び前記第２のリッジ部の一端は、それぞれ、前記第１の基部及び前記第１のリッジ部に接続され、
前記第２のリッジ部の他端は、前記ストライプメサに接続され、
前記第２のコア層は、バットジョイント法により前記第１のコア層に接合されていると共に、第３のコア層と一体に形成されている、
ことを特徴とする半導体集積素子。
【請求項２】
前記第１のリッジ部の幅は、前記所定の方向に沿って第１の幅で略一定であり、
前記ストライプメサの幅は、前記第１の幅よりも狭い第２の幅で前記所定の方向に沿って略一定であり、
前記第２のリッジ部は、前記一端を含む第１のリッジ領域と、前記他端を含む第２のリッジ領域とからなり、
前記第１のリッジ領域の幅は、前記所定の方向に沿って前記第１の幅から前記第２の幅まで狭まっており、
前記第２のリッジ領域の幅は、前記所定の方向に沿って前記第２の幅で略一定である、ことを特徴とする請求項１に記載の半導体集積素子。
【請求項３】
前記第１のリッジ部の幅は、前記所定の方向に沿って第１の幅で略一定であり、
前記第２のリッジ部は、前記一端を含む第１のリッジ領域と、前記他端を含む第２のリッジ領域とからなり、
前記第１のリッジ領域の幅は、前記所定の方向に沿って前記第１の幅で略一定であり、
前記第２のリッジ領域の幅は、前記第１の幅から第２の幅まで前記所定の方向に沿って狭まっており、
前記ストライプメサは、前記第２のリッジ部の前記他端に接続された第１のメサ領域と、前記第１のメサ領域から延びる第２のメサ領域とからなり、
前記第１のメサ領域の幅は、前記第２の幅から第３の幅まで前記所定の方向に沿って狭まっており、
前記第２のメサ領域の幅は、前記所定の方向に沿って前記第３の幅で略一定である、ことを特徴とする請求項１に記載の半導体集積素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１３−１１０２７１（Ｐ２０１３−１１０２７１Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５４１１２（Ｐ２０１１−２５４１１２）
【出願日】平成２３年１１月２１日（２０１１．１１．２１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月２１日（２０１１．１１．２１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]