受信回路、超音波プローブ及び超音波画像表示装置
【課題】 超音波プローブ用に消費電力の小さい受信回路を提供する。
【解決手段】 受信回路（１０）は、超音波振動子で受信されたエコー信号の電流を増幅する増幅部（１２）と、増幅部に接続され出力電流に遅延時間を与える第１回路と第２回路とを有する遅延部（１４）と、を備える。そして、第１回路（１４２）及び第２回路（１４４）は、４ｎ（ｎは自然数）のキャパシタバンク（ＣＡ，ＣＢ）を有し、キャパシタバンクはそれぞれ、増幅部で増幅された出力電流が書き込まれ、容量が異なる二以上のコンデンサと、第１及び第２コンデンサに出力電流を書き込む書き込みスイッチ（ＷＳ）と、第１及び第２コンデンサに書き込まれた出力電流を読み出す読み出しスイッチ（ＲＳ）と、を有する。
【解決手段】 受信回路（１０）は、超音波振動子で受信されたエコー信号の電流を増幅する増幅部（１２）と、増幅部に接続され出力電流に遅延時間を与える第１回路と第２回路とを有する遅延部（１４）と、を備える。そして、第１回路（１４２）及び第２回路（１４４）は、４ｎ（ｎは自然数）のキャパシタバンク（ＣＡ，ＣＢ）を有し、キャパシタバンクはそれぞれ、増幅部で増幅された出力電流が書き込まれ、容量が異なる二以上のコンデンサと、第１及び第２コンデンサに出力電流を書き込む書き込みスイッチ（ＷＳ）と、第１及び第２コンデンサに書き込まれた出力電流を読み出す読み出しスイッチ（ＲＳ）と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波のエコー信号が増幅された出力信号に所定の遅延時間を与える遅延部を有する受信回路、この受信回路を備える超音波プローブ及び超音波画像表示装置に関する。
【背景技術】
【０００２】
超音波画像表示装置においては、超音波プローブに設けられた複数の超音波振動子から超音波の送信を行い、各超音波振動子でエコー信号を受信する。各超音波振動子で受信されたエコー信号は、受信回路に入力されて整相加算される。これにより、一つの受信ビームが形成される。
【０００３】
この受信回路においては、超音波振動子毎に設けられた増幅部でエコー信号が増幅される。例えば、特許文献１に示されるように、各増幅部の出力信号は、遅延部で所定の時間だけ遅延を与えられた後、加算部で加算されるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−６８９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、遅延部は、抵抗器とコンデンサとで構成されるＲＣ回路が使用される。しかし、ＲＣ回路は、多数の増幅部を使用しなければならず、また抵抗ノイズを低減させるため抵抗値の低い抵抗器が使用する。このためＲＣ回路を使った遅延部は、エネルギー消費量が大きい。
【課題を解決するための手段】
【０００６】
第１の観点の受信回路は、超音波振動子で受信されたエコー信号の電流を増幅する増幅部と、増幅部に接続され出力電流に遅延時間を与える第１回路と第２回路とを有する遅延部と、を備える。そして、第１回路及び第２回路は、４ｎ（ｎは自然数）のキャパシタバンクを有し、キャパシタバンクはそれぞれ、増幅部で増幅された出力電流が書き込まれ、容量が異なる二以上のコンデンサと、第１及び第２コンデンサに出力電流を書き込む書き込みスイッチと、第１及び第２コンデンサに書き込まれた出力電流を読み出す読み出しスイッチと、を有する。
【０００７】
第２の観点の受信回路は、読み出しスイッチによって、第１回路のコンデンサから出力電流が読み出されるタイミングと第２回路のコンデンサから出力電流が読み出されるタイミングとが９０°位相異なる。
第３の観点の受信回路は、第１回路のコンデンサから出力電流を読み出すタイミングと、第２回路のコンデンサから出力電流を読み出すタイミングとが同じであり、第２回路が９０°移相器を有する。
第４の観点の受信回路において、第１回路の４ｎのキャパシタバンクと第２回路の４ｎのキャパシタバンクとは、書き込みスイッチによって該キャパシタバンク毎に書き込みタイミングが同じである。
【０００８】
第５の観点の受信回路において、書き込みスイッチによって、出力電流が第１回路及び第２回路のすべてのコンデンサに書き込まれ、読み出しスイッチによって、遅延時間に応じてコンデンサのうち、所定のコンデンサから出力電流を読み出す。
第６の観点の受信回路において、書き込みスイッチによって、出力電流が第１回路及び第２回路の所定のコンデンサに書き込まれ、読み出しスイッチによって、遅延時間に応じて所定のコンデンサから出力電流を読み出す。
第７の観点の受信回路において、書き込みスイッチによって、第１回路の４ｎのキャパシタバンクが、それぞれ（９０°／ｎ）位相異なって出力電流が書き込まれる。
【０００９】
第８の観点の受信回路において、二以上のコンデンサのそれぞれの容量比は、遅延時間を均等に分割するように設定されている。
第９の観点の受信回路内の遅延部は、超音波振動子の各チャンネルに設けられている。
第１０の観点の受信回路のコンデンサの総容量は、超音波プローブと超音波画像表示装置の装置本体とを接続するケーブルの容量よりも小さい。
第１１の観点の受信回路は、読み出しスイッチの後段側で、遅延部からの出力ラインにおいて遅延部の出力電流を加算する。
【００１０】
第１２の観点の受信回路の増幅部は、電圧信号である入力信号を増幅するとともに電流信号に変換して出力するＶ／Ｉ増幅部又は電流信号である入力信号を増幅して電流信号を出力するＩ／Ｉ増幅部のいずれかである。
第１３の観点の受信回路は、読み出しスイッチ及び書き込みスイッチのスイッチングクロック周波数を可変するスイッチ制御部をさらに備える。
第１４の観点の受信回路は、第１２の観点において、スイッチングクロック周波数が被検体のエコー反射点が深くなるほど低くなる。
また、上記第１の観点から第１２の観点の受信回路を超音波プローブが設けてもよい。またその超音波プローブは超音波画像表示装置に使用される。
【発明の効果】
【００１１】
本発明の受信回路は、コンデンサを使用することにより消費電力を抑制することができる。また受信回路は、容量が異なる二以上のコンデンサを使用して、出力信号に所定の遅延時間を設定することができる。
【図面の簡単な説明】
【００１２】
【図１】超音波画像表示装置の実施の形態の一例を示す概略図である。
【図２】受信回路１０を示すブロック図である。
【図３】第１実施形態の受信回路１０内の遅延部１４の構成を示す図である。
【図４】遅延部１４のキャパシタバンクＣＡの構成を示す図である。
【図５】４つのキャパシタバンクＣＡ及び４つのキャパシタバンクＣＢ内のコンデンサへ、書き込み、読み出し及び電荷のクリアするタイミングについて説明する図である。
【図６】時刻Ｔ０及び時刻Ｔ１における、書き込みスイッチＷＳと読み出しスイッチＲＳとの状態を示した図である。
【図７】時刻Ｔ２及び時刻Ｔ３における、書き込みスイッチＷＳと読み出しスイッチＲＳとの状態を示した図である。
【図８】時刻Ｔ０における、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳの状態を示した図である。
【図９】時刻Ｔ１における、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳの状態を示した図である。
【図１０】４つのコンデンサＣの容量と一周期ＣＹとの関係を示した図である。
【図１１】２２．５°毎に出力電流を移相する際に、コンデンサＣ１〜Ｃ４に対するオンオフスイッチＣＳの状態を示した表である。
【図１２】時刻Ｔ１における、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳの状態を示した図である。
【図１３】時刻Ｔ１における、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳの状態を示した図である。
【図１４】第３実施形態の受信回路１０内の遅延部１４’の構成を示す図である。
【図１５】８つのキャパシタバンクＣＡ及び８つのキャパシタバンクＣＢ内のコンデンサへ、書き込み、読み出し及び電荷のクリアするタイミングについて説明する図である。
【図１６】３つのコンデンサＣの容量と一周期ＣＹとの関係を示した図である。
【図１７】第６実施形態の受信回路１０内の遅延部１４”の構成を示す図である。
【図１８】（ａ）は、中心周波数と被検体の深さとの関係を示したグラフである。 （ｂ）は、位相と被検体の深さとの関係を示したグラフである。 （ｃ）は、スイッチイングクロック周波数と被検体の深さとの関係を示したグラフである。
【発明を実施するための形態】
【００１３】
（第１実施形態）
（超音波画像表示装置の構成）
図１は、第１実施形態の超音波画像表示装置１００の一例を示す概略図である。図１に示されるように、超音波画像表示装置１００は、装置本体１０１とこの装置本体１０１と接続された超音波プローブ１０２とを有している。この超音波プローブ１０２は、ケーブル１０３を介して装置本体１０１と接続されている。
【００１４】
超音波プローブ１０２には、超音波振動子で受信した超音波のエコー信号が入力される受信回路１０が設けられている。また、超音波プローブ１０２には、特に図示しないがこの超音波プローブ１０２の超音波振動子を所定の送信条件で駆動させ、スキャン面を超音波ビームによって音線順次で走査させる送信回路が設けられていてもよい。
【００１５】
装置本体１０１には、受信回路１０からの出力信号がケーブル１０３を介して入力される。出力信号は、装置本体１０１内の図示しないＡ／Ｄ変換部においてＡ／Ｄ変換される。そして、超音波画像表示装置１００は、Ａ／Ｄ変換後のエコー信号に基づいて超音波画像を作成し、この超音波画像が装置本体１０１の表示部１０４に表示される。
【００１６】
（受信回路の構成）
図２は、受信回路１０を示すブロック図である。受信回路１０は、増幅部１２と遅延部１４とを有している。増幅部１２と遅延部１４とは、チャンネル０（ｃｈ０）〜チャンネルｘ（ｃｈｘ：ｘは任意の自然数）まで設けられた複数の超音波振動子Ｔｒ毎に設けられている。各超音波振動子Ｔｒで受信されたエコー信号は、増幅部１２で増幅され、その後遅延部１４で所定の遅延時間が与えられる。超音波プローブ１０２に配置される超音波振動子Ｔｒは、一次元アレイ又は二次元アレイに配列されもよい。超音波振動子Ｔｒは、個々に又はグループ単位で、電子的に制御されてもよい。
【００１７】
増幅部１２は、電流出力回路で構成されている。この電流出力回路は、電圧信号である入力信号を増幅するとともに電流信号に変換して出力するＶ／Ｉ増幅部又は電流信号である入力信号を増幅して電流信号を出力するＩ／Ｉ増幅部のいずれかである。
【００１８】
（遅延部の構成）
図３は、受信回路１０内の遅延部１４の構成を示す図である。図３に示されるように、遅延部１４は、大別すると、Ａ群回路１４２とＢ群回路１４４とを有している。Ａ群回路１４２は、キャパシタバンクＣＡ（ＣＡ１〜ＣＡ４）と、書き込みスイッチＷＳ（ＷＳ１ａ〜ＷＳ４ａ、ＷＳ１ｂ〜ＷＳ４ｂ）と、読み出しスイッチＲＳ（ＲＳ１ａ〜ＲＳ４ａ、ＲＳ１ｂ〜ＲＳ４ｂ）とを有している。Ｂ群回路１４４は、キャパシタバンクＣＢ（ＣＢ１〜ＣＢ４）と、書き込みスイッチＷＳ（ＷＳ１ａ〜ＷＳ４ａ、ＷＳ１ｂ〜ＷＳ４ｂ）と、読み出しスイッチＲＳ（ＲＳ１ａ〜ＲＳ４ａ、ＲＳ１ｂ〜ＲＳ４ｂ）とを有している。第１実施形態では、Ａ群回路１４２がキャパシタバンクＣＡ１〜ＣＡ４を有し、Ｂ群回路１４４がキャパシタバンクＣＢ１〜ＣＢ４を有している。しかし、この実施形態に限られず、Ａ群回路１４２及びＢ群回路１４４は、それぞれキャパシタバンクを４ｎ（ｎは自然数）有していてもよい。基本的に、Ａ群回路１４２とＢ群回路１４４とは、同じ構成である。キャパシタバンクについては図４を使って後述する。
【００１９】
Ａ群回路１４２のキャパシタバンクＣＡ１には、書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続され、さらに読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続されている。同様に、キャパシタバンクＣＡ２には、書き込みスイッチＷＳ２ａ及びＷＳ２ｂが接続され、さらに読み出しスイッチＲＳ２ａ及びＲＳ２ｂが接続されている。図３に示されるように、キャパシタバンクＣＡ３及びキャパシタバンクＣＡ４も同様である。
【００２０】
Ｂ群回路１４４のキャパシタバンクＣＢ１には、書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続され、さらに読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続されている。同様に、キャパシタバンクＣＢ２には、書き込みスイッチＷＳ２ａ及びＷＳ２ｂが接続され、さらに読み出しスイッチＲＳ２ａ及びＲＳ２ｂが接続されている。図３に示されるように、キャパシタバンクＣＢ３及びキャパシタバンクＣＢ４も同様である。
【００２１】
Ａ群回路１４２及びＢ群回路１４４の書き込みスイッチＷＳの一端側は、増幅部１２と接続され、他端側は、キャパシタバンクＣＡ又はキャパシタバンクＣＢの一端側と接続されている。また、Ａ群回路１４２の読み出しスイッチＲＳの一端側は、キャパシタバンクＣＡの一端側と接続され、他端側は、切り換えスイッチＳＷＡに接続されている。同様に、Ｂ群回路１４４の読み出しスイッチＲＳの一端側は、キャパシタバンクＣＢの一端側と接続され、他端側は、切り換えスイッチＳＷＢに接続されている。
【００２２】
切り換えスイッチＳＷＡの出力側及び切り換えスイッチＳＷＢの出力側は、差動増幅部１６に接続される。遅延部１４は、このような回路構成により、電流サンプリングを行う。なお、図４において、書き込みスイッチＷＳ１ａ〜ＷＳ４ａ及びＷＳ１ｂ〜ＷＳ４ｂが設けられているが、書き込みスイッチＷＳ１ｂ〜ＷＳ４ｂが無く直接つながっていてもよい。同様に、読み出しスイッチＲＳ１ａ〜ＲＳ４ａ又はＲＳ１ｂ〜ＲＳ４ｂの一方が無くてもよい。
【００２３】
差動増幅部１６は、差動電圧増幅器又は差動Ｉ／Ｖ変換器又は差動Ｉ／Ｉ変換器を使用することができる。電圧をケーブルに検出する際には、接続されたコンデンサＣの総容量を等しくする必要がある。このため差動増幅部１６に総容量を等しくする補完コンデンサを用意する。つまり、キャパシタバンクＣＡ及びキャパシタバンクＣＢのコンデンサＣ１〜Ｃ４の接続された容量に応じて、総容量を等しくするため、電荷の蓄積されていない補完コンデンサと接続するようにする。
【００２４】
また、差動増幅部１６を設けずに、そのまま電流出力されるように、切り換えスイッチＳＷＡの出力側及び切り換えスイッチＳＷＢの出力側の一端が出力され、切り換えスイッチＳＷＡの出力側及び切り換えスイッチＳＷＢの出力側の他端がグランドと接続されるようにしてもよい。差動増幅部１６を設けずに、そのままケーブル１０３に電流出力される場合には、コンデンサＣに書き込まれた電流がケーブル１０３を流れるように、コンデンサＣの総容量は、ケーブル１０３の容量よりも小さくなっていることが好ましい。従って、ケーブル１０３として、コンデンサＣの総容量よりも容量が大きいケーブルを選択することが好ましい。コンデンサの容量は位相によって異なり最小と最大では８相、または１６相では１．４倍（０．３２ｘ２＋０．３８ｘ２）になり、ケーブルの容量が２０倍ならば３％程度の振幅誤差を有するが、実害は殆どない。
【００２５】
（キャパシタバンクの構成）
図４は、遅延部１４のＡ群回路１４２のキャパシタバンクＣＡ１及びＣＡ２の構成を示す図である。図示しないが、キャパシタバンクＣＡ３及びＣＡ４も同様な構成である。また、Ｂ群回路１４４のキャパシタバンクＣＢ１〜ＣＢ４も同様な構成である。このため、キャパシタバンクＣＡ１の構成を説明し、他のキャパシタバンクについては説明を割愛する。
【００２６】
キャパシタバンクＣＡ１は、コンデンサＣ１〜Ｃ４と、電流のオン/オフを切り換えるオンオフスイッチＣＳ（ＣＳ１ａ〜ＣＳ４ａ、ＣＳ１ｂ〜ＣＳ４ｂ）と、クリアースイッチｃｃとを有している。第１実施形態では、キャパシタバンクＣＡ１が、４つのコンデンサＣを有しているが、これに限られず、キャパシタバンクＣＡ１は、２以上のコンデンサＣを有していればよい。
【００２７】
コンデンサＣ１は、その両端にオンオフスイッチＣＳ１ａ及びＣＳ１ｂを有している。同様に、コンデンサＣ２は、その両端にオンオフスイッチＣＳ２ａ及びＣＳ２ｂを有している。コンデンサＣ３及びコンデンサＣ４も同様である。各オンオフスイッチＣＳは、書き込みスイッチＷＳ１ａ及びＷＳ１ｂ、又は読み出しスイッチＲＳ１ａ及びＷＳ１ｂに接続される。各コンデンサＣにはクリアースイッチｃｃが並列に接続されている。クリアースイッチｃｃが接続されると、コンデンサＣに書き込まれた電荷（出力電流）がクリア（放電）される。なお、図５において、オンオフスイッチＣＳ１ａ〜ＣＳ４ａ及びＣＳ１ｂ〜ＣＳ４ｂが設けられているが、オンオフスイッチＣＳ１ａ〜ＣＳ４ａ又はＣＳ１ｂ〜ＣＳ４ｂの一方が無くてもよい。
【００２８】
（遅延部の動作）
次に、遅延部１４の動作について説明する。図５は、キャパシタバンクＣＡ（ＣＡ１〜ＣＡ４）及びキャパシタバンクＣＢ（ＣＢ１〜ＣＢ４）内のコンデンサＣへ、出力電流の書き込み、読み出し及び電荷のクリアのタイミングについて説明する図である。図６は、時刻Ｔ０及び時刻Ｔ１における、書き込みスイッチＷＳと読み出しスイッチＲＳとの状態を示した図である。図７は、時刻Ｔ２及び時刻Ｔ３における、書き込みスイッチＷＳと読み出しスイッチＲＳとの状態を示した図である。さらに、図８は、時刻Ｔ０における、キャパシタバンクＣＡ１及びキャパシタバンクＣＡ２のスイッチチング状態を示した図である。図９は、時刻Ｔ１における、キャパシタバンクＣＡ１及びキャパシタバンクＣＡ２のスイッチチング状態を示した図である。
【００２９】
図５では、書き込みが“Ｗ”で、読み出しが“Ｒ”で、電荷のクリアが“Ｃ”で示されている。また図５では、時刻Ｔ０（０）から時刻Ｔ４（４ＣＹ／４）までが一周期ＣＹであり、一周期ＣＹが４等分されて示されている。出力電流の書き込み、読み出し及び電荷のクリアのタイミングに関して、時刻Ｔ０（０）と時刻Ｔ４（４ＣＹ／４）とは同じであり、出力電流の書き込み、読み出し及び電荷のクリアは、その以降時刻Ｔ５（５ＣＹ／４），時刻Ｔ６（６ＣＹ／４）……と続いていく。
【００３０】
＜時刻Ｔ０（０）＞
図５で示された時刻Ｔ０（０）において、Ａ群回路１４２のキャパシタバンクＣＡ１は書き込み（Ｗ）、キャパシタバンクＣＡ２は電荷のクリア（Ｃ）、キャパシタバンクＣＡ４は読み出し（Ｒ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ１は書き込み（Ｗ）、キャパシタバンクＣＢ２は電荷のクリア（Ｃ）、キャパシタバンクＣＢ３は読み出し（Ｒ）と示されている。
【００３１】
図６の上段は、時刻Ｔ０（０）の書き込みスイッチＷＳ及び読み出しスイッチＲＳの状態を示している。Ａ群回路１４２のキャパシタバンクＣＡ１には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。さらに図８に示されるように、オンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）は、コンデンサＣ１〜Ｃ４に接続されている。このため、増幅部１２（図３を参照）で増幅された出力電流が、コンデンサＣ１〜Ｃ４に書き込まれる（蓄積される）。Ａ群回路１４２のキャパシタバンクＣＡ４には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。図示されていないが、オンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）は、キャパシタバンクＣＡ４内のコンデンサＣ１〜Ｃ４に接続されている。このためコンデンサＣ１〜Ｃ４に蓄積された電荷（出力電流）が、作動増幅部１６（図３を参照）に読み出される。
【００３２】
また、時刻Ｔ０（０）において、キャパシタバンクＣＡ２の各コンデンサＣは、クリアースイッチｃｃが接続状態であり、各コンデンサＣに蓄積された電荷がクリアされる。
【００３３】
図６の上段において、Ｂ群回路１４４のキャパシタバンクＣＢ１には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。このとき、Ｂ群回路１４４のキャパシタバンクＣＢ１内のコンデンサＣ１〜Ｃ４に書き込まれる（蓄積される）。また、キャパシタバンクＣＢ３には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このとき、キャパシタバンクＣＢ３内のコンデンサＣ１〜Ｃ４に蓄積された電荷（出力電流）が、作動増幅部１６に読み出される。
【００３４】
＜時刻Ｔ１（ＣＹ／４）＞
図５で示された時刻Ｔ１（ＣＹ／４）において、Ａ群回路１４２のキャパシタバンクＣＡ１は読み出し（Ｒ）、キャパシタバンクＣＡ２は書き込み（Ｗ）、キャパシタバンクＣＡ３は電荷のクリア（Ｃ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ２は書き込み（Ｗ）、キャパシタバンクＣＢ３は電荷のクリア（Ｃ）、キャパシタバンクＣＢ４は読み出し（Ｒ）と示されている。
【００３５】
図６の下段は、時刻Ｔ１（ＣＹ／４）の書き込みスイッチＷＳ及び読み出しスイッチＲＳの状態を示している。Ａ群回路１４２のキャパシタバンクＣＡ１には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。さらに図９に示されるように、オンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）は、コンデンサＣ１〜Ｃ４に接続されている。このため、コンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６（図３を参照）に読み出される。Ａ群回路１４２のキャパシタバンクＣＡ２には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。図９に示されるように、オンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）は、キャパシタバンクＣＡ２内のコンデンサＣ１〜Ｃ４に接続されている。このため増幅部１２（図３を参照）で増幅された出力電流が、コンデンサＣ１〜Ｃ４に書き込まれる。
【００３６】
また、時刻Ｔ１（ＣＹ／４）において、キャパシタバンクＣＡ３の各コンデンサＣは、クリアースイッチｃｃが接続状態であり、各コンデンサＣに蓄積された電荷がクリアされる。
【００３７】
図６の下段において、Ｂ群回路１４４のキャパシタバンクＣＢ２には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。このとき、Ｂ群回路１４４のキャパシタバンクＣＢ１内のコンデンサＣ１〜Ｃ４に書き込まれる。また、キャパシタバンクＣＢ４には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このとき、キャパシタバンクＣＢ４内のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。
【００３８】
＜時刻Ｔ２（２ＣＹ／４）＞
図５で示された時刻Ｔ２（２ＣＹ／４）において、Ａ群回路１４２のキャパシタバンクＣＡ２は読み出し（Ｒ）、キャパシタバンクＣＡ３は書き込み（Ｗ）、キャパシタバンクＣＡ４は電荷のクリア（Ｃ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ１は読み出し（Ｒ）、キャパシタバンクＣＢ３は書き込み（Ｗ）、キャパシタバンクＣＢ４は電荷のクリア（Ｃ）と示されている。
【００３９】
図７の上段は、時刻Ｔ２（２ＣＹ／４）の書き込みスイッチＷＳ及び読み出しスイッチＲＳの状態を示している。Ａ群回路１４２のキャパシタバンクＣＡ２には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このため、キャパシタバンクＣＡ２のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。Ａ群回路１４２のキャパシタバンクＣＡ３には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。増幅部１２で増幅された出力電流が、キャパシタバンクＣＡ３のコンデンサＣ１〜Ｃ４に書き込まれる。
【００４０】
また、時刻Ｔ２（２ＣＹ／４）において、キャパシタバンクＣＡ４の各コンデンサＣは、クリアースイッチｃｃが接続状態であり、各コンデンサＣに蓄積された電荷がクリアされる。
【００４１】
図７の上段において、Ｂ群回路１４４のキャパシタバンクＣＢ１には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このとき、キャパシタバンクＣＢ１内のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。また、キャパシタバンクＣＢ３には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。このとき、Ｂ群回路１４４のキャパシタバンクＣＢ３内のコンデンサＣ１〜Ｃ４に書き込まれる。
【００４２】
＜時刻Ｔ３（３ＣＹ／４）＞
図５で示された時刻Ｔ３（３ＣＹ／４）において、Ａ群回路１４２のキャパシタバンクＣＡ１は電荷のクリア（Ｃ）、キャパシタバンクＣＡ３は読み出し（Ｒ）、キャパシタバンクＣＡ４は書き込み（Ｗ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ１は電荷のクリア（Ｃ）、キャパシタバンクＣＢ３は読み出し（Ｒ）、キャパシタバンクＣＢ４は書き込み（Ｗ）と示されている。
【００４３】
図７の下段は、時刻Ｔ３（３ＣＹ／４）の書き込みスイッチＷＳ及び読み出しスイッチＲＳの状態を示している。Ａ群回路１４２のキャパシタバンクＣＡ３には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このため、キャパシタバンクＣＡ３のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。Ａ群回路１４２のキャパシタバンクＣＡ４には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。増幅部１２で増幅された出力電流が、キャパシタバンクＣＡ４のコンデンサＣ１〜Ｃ４に書き込まれる。
【００４４】
また、時刻Ｔ３（３ＣＹ／４）において、キャパシタバンクＣＡ１の各コンデンサＣは、クリアースイッチｃｃが接続状態であり、各コンデンサＣに蓄積された電荷がクリアされる。
【００４５】
図７の下段において、Ｂ群回路１４４のキャパシタバンクＣＢ２には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このとき、キャパシタバンクＣＢ２内のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。また、キャパシタバンクＣＢ４には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。このとき、Ｂ群回路１４４のキャパシタバンクＣＢ４内のコンデンサＣ１〜Ｃ４に書き込まれる。
【００４６】
（遅延時間（移相）の制御）
次に出力電流の遅延について説明する。遅延は、増幅部１２（図３を参照）で増幅された出力電流の移相（位相を移す）ことによって行われる。そして遅延時間は、Ａ群回路１４２のキャパシタバンクＣＡ及びＢ群回路１４４のキャパシタバンクＣＢ内のコンデンサＣの容量を変更することで、決定される。図１０は、各コンデンサＣの容量と一周期ＣＹとの関係を示した図である。また、図１１は、０°から３６０°まで２２．５°毎に出力電流を移相する際に、コンデンサＣ１〜Ｃ４に対するオンオフスイッチの状態を示した表である。
【００４７】
各コンデンサの容量比は、コンデンサＣ１が０．０８、コンデンサＣ２が０．２２、コンデンサＣ３が０．３２、及びコンデンサＣ４が０．３８に設定されている。コンデンサＣ１〜Ｃ４の容量比を合計すると１になる。これは、図１０の左上図のＡ群回路１４２の周期を見れば理解されるように、コンデンサＣ１の容量比が“１−ｃｏｓ（２２．５°）”、コンデンサＣ２の容量比が“ｃｏｓ（２２．５°）−ｃｏｓ（４５°）”、コンデンサＣ３の容量比が“ｃｏｓ（４５°）−ｃｏｓ（６７．５°）”、コンデンサＣ４の容量比が“ｃｏｓ（６７．５°）”に設定されていることに対応している。
【００４８】
図１０の左上図のＡ群回路１４２に示されるように、キャパシタバンクＣＡ内のコンデンサＣ１〜Ｃ４をオンオフスイッチＣＳでオンオフすることによって、出力電流を０°（３６０°）、２２．５°（３３７．５°）、４５°（３１５°）、６７．５°（２９２．５）に移相することができる。またＡ群回路１４２の正負極性を切り換えると、図１０の右上図に示されるように、出力電流を１１２．５°（２４７．５°）、１３５°（２２５°）、１５７．５°（２０２．５°）、１８０°に移相することができる。Ａ群回路１４２の正負極性の切り換えは、切り換えスイッチＳＷＡ（図３を参照）によって行われる。
【００４９】
図１０の左下図のＢ群回路１４４に示されるように、キャパシタバンクＣＢ内のコンデンサＣ１〜Ｃ４をオンオフスイッチＣＳでオンオフすることによって、出力電流を２２．５°（１５７．５°）、４５°（１３５°）、６７．５°（１１２．５）、９０°に移相することができる。またＢ群回路１４４の正負極性を切り換えると、図１０の右下図に示されるように、出力電流を２０２．５°（３３７．５°）、２２５°（３１５°）、２４７．５°（２９２．５°）、２７０°に移相することができる。Ｂ群回路１４４の正負極性の切り換えは、切り換えスイッチＳＷＢ（図３を参照）によって行われる。
【００５０】
以上をまとめると、図１１に示されるように、コンデンサＣ１〜Ｃ４に対するオンオフ、並びにＡ群回路１４２及びＢ群回路１４４の正負極性の切り換えによって、０°から３６０°まで２２．５°毎に出力電流を移相することができる。なお、Ａ群回路１４２とＢ群回路１４４とが同じ回路構成であるにもかかわらず、Ｂ群回路１４４がＡ群回路１４２に対して９０°位相がずれている。その理由は、特に図５で示されたように、Ａ群回路１４２とＢ群回路１４４とが同じタイミングで出力電流をコンデンサＣに書き込んでいる一方で、Ｂ群回路１４４からのコンデンサＣの出力電流の読み出しタイミングが、Ａ群回路１４４からのコンデンサＣの出力電流の読み出しタイミングより９０°位相分遅れているからである。
【００５１】
図９及び図１２を使って、遅延時間（移相）の制御を詳細に説明する。
図９及び図１２は、時刻Ｔ１（ＣＹ／４）のキャパシタバンクＣＡ１及びキャパシタバンクＣＡ２を示している。そして、キャパシタバンクＣＡ２に、増幅部１２（図３を参照）で増幅された出力電流が、コンデンサＣ１〜Ｃ４に書き込まれている。一方、キャパシタバンクＣＡ１からコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６（図３を参照）に読み出される。
【００５２】
図９に示されたキャパシタバンクＣＡ１は、すべてのコンデンサＣ１〜Ｃ４にオンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）が接続されている。すなわち、図１１において、遅延部１４が出力電流の移相を０°に設定する場合を示している。
【００５３】
これに対して、図１２に示されたキャパシタバンクＣＡ１は、コンデンサＣ３にオンオフスイッチＣＳ３ａ（ＣＳ３ｂ）が接続され、コンデンサＣ４にオンオフスイッチＣＳ４ａ（ＣＳ４ｂ）が接続されている。すなわち、図１１において、遅延部１４が出力電流の移相を４５°に設定する場合を示している。
【００５４】
このように、第１実施形態の遅延部１４は、コンデンサＣ１〜Ｃ４に蓄積された電荷の読み出しを切り換えることによって、出力電流の遅延時間（移相）を設定している。
【００５５】
（第２実施形態）
第１実施形態では、図８及び図９で示されたように、出力電力をコンデンサＣに書き込む際には、キャパシタバンクＣＡのコンデンサＣ１〜Ｃ４にすべて書き込まれていた。第２実施形態では、遅延時間に応じて所定のコンデンサにのみ出力電流を書き込む。
【００５６】
図１３は、時刻Ｔ１（ＣＹ／４）のキャパシタバンクＣＡ１及びキャパシタバンクＣＡ２を示している。また、遅延部１４は、遅延時間を６７．５°に設定している。図１３では、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳ４ａ及びＣＳ４ｂが、コンデンサＣ４に接続されている。そして増幅部１２で増幅された出力電流が、キャパシタバンクＣＡ２のコンデンサＣ４にのみ書き込まれている。一方、キャパシタバンクＣＡ１からコンデンサＣ４のみに蓄積された電荷が、作動増幅部１６（図３を参照）に読み出される。
【００５７】
このように、第２実施形態では、遅延時間に応じて所定のコンデンサＣにのみ出力電流を書き込む。遅延時間に必要なコンデンサＣのみに出力電流を書き込みため、消費電流の低減を図ることができる。
【００５８】
（第３実施形態）
第１実施形態では、図５に示されたように、Ｂ群回路１４４のキャパシタバンクＣＢ１〜ＣＢ４は、Ａ群回路１４２のキャパシタバンクＣＡ１〜ＣＡ４よりも、９０°位相ずれて出力電流を読み出していた。第３実施形態では、Ｂ群回路１４４の読み出しラインに９０度移相器を配置した。
【００５９】
図１４は、第３実施形態の受信回路１０内の遅延部１４’の構成を示す図である。第３実施形態の遅延部１４’の構成は、図３に示された第１実施形態の遅延部１４の構成と基本的に同じである。しかし、Ｂ群回路１４４の読み出しラインに９０度移相器１５を配置している。このため、第３実施形態では、第１実施形態のように、キャパシタバンクＣＡ及びキャパシタバンクＣＢ内のコンデンサＣへ出力電流の書き込むタイミングを同じにして、出力電流をコンデンサＣから読み出すタイミングを９０°位相をずらす必要がない。すなわち、第３実施形態の遅延部１４’は、キャパシタバンクＣＡ及びキャパシタバンクＣＢ内のコンデンサＣへ出力電流の書き込むタイミングと、出力電流をコンデンサＣから読み出すタイミングとを同期させることができる。
【００６０】
（第４実施形態）
第１実施形態から第３実施形態では、図３に示されたように、Ａ群回路１４２は、４つのキャパシタバンクＣＡ１〜ＣＡ４を有し、Ｂ群回路１４４は、４つのキャパシタバンクＣＢ１〜ＣＢ４を有していた。また、Ａ群回路１４２とＢ群回路１４４とが、それぞれ４つのキャパシタバンクを有しているため、遅延部１４は、一周期ＣＹが４等分して、出力電流の書き込み及び読み出しを行っていた。第４実施形態では、Ａ群回路１４２とＢ群回路１４４とが、それぞれ８つのキャパシタバンクを有している（不図示）。
【００６１】
図１５は、書き込みが“Ｗ”で、読み出しが“Ｒ”で、電荷のクリアが“Ｃ”で示されている。また図１５では、時刻Ｔ０（０）から時刻Ｔ８（８ＣＹ／８）までが一周期ＣＹであり、一周期ＣＹが８等分されて示されている。出力電流の書き込み、読み出し及び電荷のクリアのタイミングに関して、時刻Ｔ０（０）と時刻Ｔ８（８ＣＹ／４）とは同じであり、出力電流の書き込み、読み出し及び電荷のクリアは、その以降時刻Ｔ９（９ＣＹ／８），時刻Ｔ１０（１０ＣＹ／８）……と続いていく。
【００６２】
例えば、時刻Ｔ１（ＣＹ／８）において、Ａ群回路１４２のキャパシタバンクＣＡ１は読み出し（Ｒ）、キャパシタバンクＣＡ２は書き込み（Ｗ）、キャパシタバンクＣＡ３は電荷のクリア（Ｃ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ２は書き込み（Ｗ）、キャパシタバンクＣＢ３は電荷のクリア（Ｃ）、キャパシタバンクＣＢ７は読み出し（Ｒ）と示されている。
【００６３】
Ａ群回路１４２とＢ群回路１４４とが、それぞれ８つのキャパシタバンクを有している場合であっても、Ａ群回路１４２のキャパシタバンクへの書き込みタイミングと、Ｂ群回路１４４のキャパシタバンクへの書き込みタイミングとは、同時に行われる。また、Ａ群回路１４２のキャパシタバンクからの読み出しタイミングと、Ｂ群回路１４４のキャパシタバンクからの読み出しタイミングとは、９０°位相ずれている。Ａ群回路１４２とＢ群回路１４４とが、それぞれ８つのキャパシタバンクを有していると、出力電流を書き込む回数（サンプル回数）が増えるため、遅延部１４は、より精度良く遅延時間を制御できる。
【００６４】
（第５実施形態）
第１実施形態から第４実施形態では、図９等に示されたように、１つのキャパシタバンクＣＡ又はＣＢ内に、容量が異なる４つのコンデンサＣ１〜Ｃ４を有していた。第５実施形態では、１つのキャパシタバンクＣＡ又はＣＢ内に容量が異なる３つのコンデンサＣ１〜Ｃ３を有している。
【００６５】
図１６は、３つのコンデンサＣの容量と一周期ＣＹとの関係を示した図である。
各コンデンサの容量比は、コンデンサＣ１が０．１３、コンデンサＣ２が０．３７、及びコンデンサＣ３が０．５に設定されている。コンデンサＣ１〜Ｃ３の容量比を合計すると１になる。これは、図１６の左上図のＡ群回路１４２の周期を見れば理解されるように、コンデンサＣ１の容量比が“１−ｃｏｓ（３０°）”、コンデンサＣ２の容量比が“ｃｏｓ（３０°）−ｃｏｓ（６０°）”、コンデンサＣ３の容量比が“ｃｏｓ（６０°）”に設定されていることに対応している。
【００６６】
図１６の左上図のＡ群回路１４２に示されるように、キャパシタバンクＣＡ内のコンデンサＣ１〜Ｃ３をオンオフスイッチＣＳでオンオフすることによって、出力電流を０°（３６０°）、３０°（３３０°）、６０°（３００）に移相することができる。またＡ群回路１４２の正負極性を切り換えると、図１６の右上図に示されるように、出力電流を１２０°（２４０°）、１５０°（２１０°）、１８０°に移相することができる。Ａ群回路１４２の正負極性の切り換えは、切り換えスイッチＳＷＡ（図３を参照）によって行われる。
【００６７】
図１６の左下図のＢ群回路１４４に示されるように、キャパシタバンクＣＢ内のコンデンサＣ１〜Ｃ３をオンオフスイッチＣＳでオンオフすることによって、出力電流を３０°（１５０°）、６０°（１２０°）、９０°に移相することができる。またＢ群回路１４４の正負極性を切り換えると、図１６の右下図に示されるように、出力電流を２１０°（３３０°）、２４０°（３００°）、２７０°に移相することができる。Ｂ群回路１４４の正負極性の切り換えは、切り換えスイッチＳＷＢ（図３を参照）によって行われる。
【００６８】
図示しないが、１つのキャパシタバンクＣＡ又はＣＢ内に、容量が異なる２つのコンデンサＣ１〜Ｃ２を有してもよいし、１つのキャパシタバンクＣＡ又はＣＢ内に、容量が異なる５つのコンデンサＣ１〜Ｃ５を有してもよい。容量が異なる２つのコンデンサＣ１〜Ｃ２であれば、容量比は、コンデンサＣ１が０．２９（１−ｃｏｓ（４５°））、コンデンサＣ２が０．７１（ｃｏｓ（４５°））になる。また容量が異なる５つのコンデンサＣ１〜Ｃ５であれば、容量比は、コンデンサＣ１が０．０５（１−ｃｏｓ（１８°））、コンデンサＣ２が０．１４（ｃｏｓ（１８°）−ｃｏｓ（３６°））、コンデンサＣ３が０．２２（ｃｏｓ（３６°）−ｃｏｓ（５４°））、コンデンサＣ４が０．２８（ｃｏｓ（５４°）−ｃｏｓ（７２°））、コンデンサＣ５が０．３１（ｃｏｓ（７２°））になる。
【００６９】
第１実施形態から第５実施形態までは、遅延部１４は、１周期（３６０°）の遅延時間を設定できるようにしたが、半周期（０〜１８０°又は９０°位相から２７０°）の遅延時間を設定できるようにしてもよい。半周期の遅延時間であれば、切り替えスイッチＳＷＡ又は切り換えスイッチＳＷＢ（図３、図１４を参照）を省略することができる。
【００７０】
（第６実施形態）
第１実施形態から第５実施形態までは、受信回路１０内の遅延部１４は、書き込みスイッチＷＳ及び読み出しスイッチＲＳのスイッチングクロック周波数が一定である場合を説明した。第６実施形態では、遅延部１４”が、スイッチングクロック周波数を可変するスイッチ制御部１６を有する例を説明する。特に第６実施形態は、第１実施形態で説明した図３と比較して説明するが、第２実施形態から第５実施形態にも適用できる。
【００７１】
被検体内の深い位置ほど、中心周波数が低い周波数で送信しないと減衰が大きくなり、深部で反射されたエコー信号が超音波プローブ１０２に戻ってこない。このため、深部ほど中心周波数が低い周波数が送信されることが好ましい。第１実施形態から第５実施形態までは、中心周波数が被検体の深さに対して考慮せず、中心周波数が一定状態で、出力電流の遅延時間（移相）を設定した。
【００７２】
第６実施形態では、遅延部１４”は、エコー反射点の深度に応じた補正である、時間・周波数制御（ＴＦＣ：time-frequency control）を行う。時間・周波数制御によって、中心周波数が変えると、Ｂ-ｍｏｄｅ表示用に良いフォーカシングが可能となる。
【００７３】
図１７は、受信回路１０内の遅延部１４”の構成を示す図である。図１７の遅延部１４”は、図３に示された遅延部１４と比較して、スイッチ制御部１６を有する点で異なる。スイッチ制御部１６は、一定のクロック周波数を受け取り、可変したクロック周波数を書き込みスイッチＷＳ及び読み出しスイッチＲＳに出力する。具体的には、スイッチ制御部１６は、可変した周波数を、Ａ群回路１４２及びＢ群回路１４４の書き込みスイッチＷＳ（ＷＳ１ａ〜ＷＳ４ａ、ＷＳ１ｂ〜ＷＳ４ｂ）と読み出しスイッチＲＳ（ＲＳ１ａ〜ＲＳ４ａ、ＲＳ１ｂ〜ＲＳ４ｂ）とに出力する。
【００７４】
図１８（ａ）は、中心周波数と被検体の深さとの関係を示したグラフである。図１８（ｂ）は、位相と被検体の深さとの関係を示したグラフである。また図１８（ｃ）は、スイッチのクロック周波数と被検体の深さとの関係を示したグラフである。ここで、被検体のエコー反射点が深くなればなるほど、エコー信号が戻ってくる時間が長くなるため、横軸はエコー信号が戻ってくる時間でもある。つまり、図１８（ａ）は時間・周波数制御を示したグラフでもある。
【００７５】
図１８（ａ）のグラフｆ１は、第１実施形態から第５実施形態までの中心周波数である。被検体の浅部であっても深部であっても中心周波数は一定である。そしてグラフｆ６は、被検体のエコー反射点が深くなればなるほど中心周波数が低くなるグラフである。第６実施形態では、このような時間周波数制御を行うため、Ａ群回路１４２及びＢ群回路１４４の書き込みスイッチＷＳ（ＷＳ１ａ〜ＷＳ４ａ、ＷＳ１ｂ〜ＷＳ４ｂ）と読み出しスイッチＲＳ（ＲＳ１ａ〜ＲＳ４ａ、ＲＳ１ｂ〜ＲＳ４ｂ）とのスイッチングクロック周波数を、被検体のエコー反射点に応じて変化させる。つまり、図５では、時刻Ｔ０（０）、時刻Ｔ１（ＣＹ／４）、時刻Ｔ２（２ＣＹ／４）、時刻Ｔ３（３ＣＹ／４）、時刻Ｔ４（４ＣＹ／４）と均等に割り振られていたが、この時刻Ｔが可変となる。
【００７６】
図１８（ｃ）のグラフｃ１は、図５で示された、時刻Ｔ０（０）、時刻Ｔ１（ＣＹ／４）等である。被検体のエコー反射点に関係なくスイッチングクロック周波数が一定である。グラフｃ６は、被検体のエコー反射点が深くなるほど、スイッチングクロック周波数が低くなり、被検体のエコー反射点が浅いほど、スイッチングクロック周波数が高くなることを示している。
【００７７】
グラフｃ６に示されるようにスイッチングクロック周波数が変化すると、図１８（ｂ）に示されるように、位相も変化する。図１８（ｂ）のグラフｐ１は、第１実施形態から第５実施形態までの位相であり、グラフｐ６は、第６実施形態の位相である。グラフｐ６のように、被検体のエコー反射点が浅い位置から深い位置まで位相を大きく変えることで、図１８（ａ）のグラフｆ６に示されるように、中心周波数を可変できる。したがってスイッチ制御部１６は、ダイナミックフォーカス用の受信の遅延を制御できる。
【００７８】
以上、本発明の最適な実施形態について詳細に説明したが、当業者に明らかなように、本発明はその技術的範囲内において実施形態に様々な変更・変形を加えて実施することができる。
【符号の説明】
【００７９】
１０ … 受信回路
１２ … 増幅器
１４、１４’ … 遅延部
１６ … 差動増幅部
１００ … 超音波画像表示装置
１０１ … 装置本体
１０２ … 超音波プローブ
１０３ … ケーブル
１４２ … Ａ群回路
１４４ … Ｂ群回路
ＣＡ（ＣＡ１〜ＣＡ８）、ＣＢ（ＣＢ１〜ＣＢ８） … キャパシタバンク
ＷＳ … 書き込みスイッチ
ＲＳ … 読み出しスイッチ
ＣＳ … オンオフスイッチ
ｃｃ … クリアースイッチ
Ｃ（Ｃ１〜Ｃ５） … コンデンサ
【技術分野】
【０００１】
本発明は、超音波のエコー信号が増幅された出力信号に所定の遅延時間を与える遅延部を有する受信回路、この受信回路を備える超音波プローブ及び超音波画像表示装置に関する。
【背景技術】
【０００２】
超音波画像表示装置においては、超音波プローブに設けられた複数の超音波振動子から超音波の送信を行い、各超音波振動子でエコー信号を受信する。各超音波振動子で受信されたエコー信号は、受信回路に入力されて整相加算される。これにより、一つの受信ビームが形成される。
【０００３】
この受信回路においては、超音波振動子毎に設けられた増幅部でエコー信号が増幅される。例えば、特許文献１に示されるように、各増幅部の出力信号は、遅延部で所定の時間だけ遅延を与えられた後、加算部で加算されるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−６８９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、遅延部は、抵抗器とコンデンサとで構成されるＲＣ回路が使用される。しかし、ＲＣ回路は、多数の増幅部を使用しなければならず、また抵抗ノイズを低減させるため抵抗値の低い抵抗器が使用する。このためＲＣ回路を使った遅延部は、エネルギー消費量が大きい。
【課題を解決するための手段】
【０００６】
第１の観点の受信回路は、超音波振動子で受信されたエコー信号の電流を増幅する増幅部と、増幅部に接続され出力電流に遅延時間を与える第１回路と第２回路とを有する遅延部と、を備える。そして、第１回路及び第２回路は、４ｎ（ｎは自然数）のキャパシタバンクを有し、キャパシタバンクはそれぞれ、増幅部で増幅された出力電流が書き込まれ、容量が異なる二以上のコンデンサと、第１及び第２コンデンサに出力電流を書き込む書き込みスイッチと、第１及び第２コンデンサに書き込まれた出力電流を読み出す読み出しスイッチと、を有する。
【０００７】
第２の観点の受信回路は、読み出しスイッチによって、第１回路のコンデンサから出力電流が読み出されるタイミングと第２回路のコンデンサから出力電流が読み出されるタイミングとが９０°位相異なる。
第３の観点の受信回路は、第１回路のコンデンサから出力電流を読み出すタイミングと、第２回路のコンデンサから出力電流を読み出すタイミングとが同じであり、第２回路が９０°移相器を有する。
第４の観点の受信回路において、第１回路の４ｎのキャパシタバンクと第２回路の４ｎのキャパシタバンクとは、書き込みスイッチによって該キャパシタバンク毎に書き込みタイミングが同じである。
【０００８】
第５の観点の受信回路において、書き込みスイッチによって、出力電流が第１回路及び第２回路のすべてのコンデンサに書き込まれ、読み出しスイッチによって、遅延時間に応じてコンデンサのうち、所定のコンデンサから出力電流を読み出す。
第６の観点の受信回路において、書き込みスイッチによって、出力電流が第１回路及び第２回路の所定のコンデンサに書き込まれ、読み出しスイッチによって、遅延時間に応じて所定のコンデンサから出力電流を読み出す。
第７の観点の受信回路において、書き込みスイッチによって、第１回路の４ｎのキャパシタバンクが、それぞれ（９０°／ｎ）位相異なって出力電流が書き込まれる。
【０００９】
第８の観点の受信回路において、二以上のコンデンサのそれぞれの容量比は、遅延時間を均等に分割するように設定されている。
第９の観点の受信回路内の遅延部は、超音波振動子の各チャンネルに設けられている。
第１０の観点の受信回路のコンデンサの総容量は、超音波プローブと超音波画像表示装置の装置本体とを接続するケーブルの容量よりも小さい。
第１１の観点の受信回路は、読み出しスイッチの後段側で、遅延部からの出力ラインにおいて遅延部の出力電流を加算する。
【００１０】
第１２の観点の受信回路の増幅部は、電圧信号である入力信号を増幅するとともに電流信号に変換して出力するＶ／Ｉ増幅部又は電流信号である入力信号を増幅して電流信号を出力するＩ／Ｉ増幅部のいずれかである。
第１３の観点の受信回路は、読み出しスイッチ及び書き込みスイッチのスイッチングクロック周波数を可変するスイッチ制御部をさらに備える。
第１４の観点の受信回路は、第１２の観点において、スイッチングクロック周波数が被検体のエコー反射点が深くなるほど低くなる。
また、上記第１の観点から第１２の観点の受信回路を超音波プローブが設けてもよい。またその超音波プローブは超音波画像表示装置に使用される。
【発明の効果】
【００１１】
本発明の受信回路は、コンデンサを使用することにより消費電力を抑制することができる。また受信回路は、容量が異なる二以上のコンデンサを使用して、出力信号に所定の遅延時間を設定することができる。
【図面の簡単な説明】
【００１２】
【図１】超音波画像表示装置の実施の形態の一例を示す概略図である。
【図２】受信回路１０を示すブロック図である。
【図３】第１実施形態の受信回路１０内の遅延部１４の構成を示す図である。
【図４】遅延部１４のキャパシタバンクＣＡの構成を示す図である。
【図５】４つのキャパシタバンクＣＡ及び４つのキャパシタバンクＣＢ内のコンデンサへ、書き込み、読み出し及び電荷のクリアするタイミングについて説明する図である。
【図６】時刻Ｔ０及び時刻Ｔ１における、書き込みスイッチＷＳと読み出しスイッチＲＳとの状態を示した図である。
【図７】時刻Ｔ２及び時刻Ｔ３における、書き込みスイッチＷＳと読み出しスイッチＲＳとの状態を示した図である。
【図８】時刻Ｔ０における、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳの状態を示した図である。
【図９】時刻Ｔ１における、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳの状態を示した図である。
【図１０】４つのコンデンサＣの容量と一周期ＣＹとの関係を示した図である。
【図１１】２２．５°毎に出力電流を移相する際に、コンデンサＣ１〜Ｃ４に対するオンオフスイッチＣＳの状態を示した表である。
【図１２】時刻Ｔ１における、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳの状態を示した図である。
【図１３】時刻Ｔ１における、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳの状態を示した図である。
【図１４】第３実施形態の受信回路１０内の遅延部１４’の構成を示す図である。
【図１５】８つのキャパシタバンクＣＡ及び８つのキャパシタバンクＣＢ内のコンデンサへ、書き込み、読み出し及び電荷のクリアするタイミングについて説明する図である。
【図１６】３つのコンデンサＣの容量と一周期ＣＹとの関係を示した図である。
【図１７】第６実施形態の受信回路１０内の遅延部１４”の構成を示す図である。
【図１８】（ａ）は、中心周波数と被検体の深さとの関係を示したグラフである。 （ｂ）は、位相と被検体の深さとの関係を示したグラフである。 （ｃ）は、スイッチイングクロック周波数と被検体の深さとの関係を示したグラフである。
【発明を実施するための形態】
【００１３】
（第１実施形態）
（超音波画像表示装置の構成）
図１は、第１実施形態の超音波画像表示装置１００の一例を示す概略図である。図１に示されるように、超音波画像表示装置１００は、装置本体１０１とこの装置本体１０１と接続された超音波プローブ１０２とを有している。この超音波プローブ１０２は、ケーブル１０３を介して装置本体１０１と接続されている。
【００１４】
超音波プローブ１０２には、超音波振動子で受信した超音波のエコー信号が入力される受信回路１０が設けられている。また、超音波プローブ１０２には、特に図示しないがこの超音波プローブ１０２の超音波振動子を所定の送信条件で駆動させ、スキャン面を超音波ビームによって音線順次で走査させる送信回路が設けられていてもよい。
【００１５】
装置本体１０１には、受信回路１０からの出力信号がケーブル１０３を介して入力される。出力信号は、装置本体１０１内の図示しないＡ／Ｄ変換部においてＡ／Ｄ変換される。そして、超音波画像表示装置１００は、Ａ／Ｄ変換後のエコー信号に基づいて超音波画像を作成し、この超音波画像が装置本体１０１の表示部１０４に表示される。
【００１６】
（受信回路の構成）
図２は、受信回路１０を示すブロック図である。受信回路１０は、増幅部１２と遅延部１４とを有している。増幅部１２と遅延部１４とは、チャンネル０（ｃｈ０）〜チャンネルｘ（ｃｈｘ：ｘは任意の自然数）まで設けられた複数の超音波振動子Ｔｒ毎に設けられている。各超音波振動子Ｔｒで受信されたエコー信号は、増幅部１２で増幅され、その後遅延部１４で所定の遅延時間が与えられる。超音波プローブ１０２に配置される超音波振動子Ｔｒは、一次元アレイ又は二次元アレイに配列されもよい。超音波振動子Ｔｒは、個々に又はグループ単位で、電子的に制御されてもよい。
【００１７】
増幅部１２は、電流出力回路で構成されている。この電流出力回路は、電圧信号である入力信号を増幅するとともに電流信号に変換して出力するＶ／Ｉ増幅部又は電流信号である入力信号を増幅して電流信号を出力するＩ／Ｉ増幅部のいずれかである。
【００１８】
（遅延部の構成）
図３は、受信回路１０内の遅延部１４の構成を示す図である。図３に示されるように、遅延部１４は、大別すると、Ａ群回路１４２とＢ群回路１４４とを有している。Ａ群回路１４２は、キャパシタバンクＣＡ（ＣＡ１〜ＣＡ４）と、書き込みスイッチＷＳ（ＷＳ１ａ〜ＷＳ４ａ、ＷＳ１ｂ〜ＷＳ４ｂ）と、読み出しスイッチＲＳ（ＲＳ１ａ〜ＲＳ４ａ、ＲＳ１ｂ〜ＲＳ４ｂ）とを有している。Ｂ群回路１４４は、キャパシタバンクＣＢ（ＣＢ１〜ＣＢ４）と、書き込みスイッチＷＳ（ＷＳ１ａ〜ＷＳ４ａ、ＷＳ１ｂ〜ＷＳ４ｂ）と、読み出しスイッチＲＳ（ＲＳ１ａ〜ＲＳ４ａ、ＲＳ１ｂ〜ＲＳ４ｂ）とを有している。第１実施形態では、Ａ群回路１４２がキャパシタバンクＣＡ１〜ＣＡ４を有し、Ｂ群回路１４４がキャパシタバンクＣＢ１〜ＣＢ４を有している。しかし、この実施形態に限られず、Ａ群回路１４２及びＢ群回路１４４は、それぞれキャパシタバンクを４ｎ（ｎは自然数）有していてもよい。基本的に、Ａ群回路１４２とＢ群回路１４４とは、同じ構成である。キャパシタバンクについては図４を使って後述する。
【００１９】
Ａ群回路１４２のキャパシタバンクＣＡ１には、書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続され、さらに読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続されている。同様に、キャパシタバンクＣＡ２には、書き込みスイッチＷＳ２ａ及びＷＳ２ｂが接続され、さらに読み出しスイッチＲＳ２ａ及びＲＳ２ｂが接続されている。図３に示されるように、キャパシタバンクＣＡ３及びキャパシタバンクＣＡ４も同様である。
【００２０】
Ｂ群回路１４４のキャパシタバンクＣＢ１には、書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続され、さらに読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続されている。同様に、キャパシタバンクＣＢ２には、書き込みスイッチＷＳ２ａ及びＷＳ２ｂが接続され、さらに読み出しスイッチＲＳ２ａ及びＲＳ２ｂが接続されている。図３に示されるように、キャパシタバンクＣＢ３及びキャパシタバンクＣＢ４も同様である。
【００２１】
Ａ群回路１４２及びＢ群回路１４４の書き込みスイッチＷＳの一端側は、増幅部１２と接続され、他端側は、キャパシタバンクＣＡ又はキャパシタバンクＣＢの一端側と接続されている。また、Ａ群回路１４２の読み出しスイッチＲＳの一端側は、キャパシタバンクＣＡの一端側と接続され、他端側は、切り換えスイッチＳＷＡに接続されている。同様に、Ｂ群回路１４４の読み出しスイッチＲＳの一端側は、キャパシタバンクＣＢの一端側と接続され、他端側は、切り換えスイッチＳＷＢに接続されている。
【００２２】
切り換えスイッチＳＷＡの出力側及び切り換えスイッチＳＷＢの出力側は、差動増幅部１６に接続される。遅延部１４は、このような回路構成により、電流サンプリングを行う。なお、図４において、書き込みスイッチＷＳ１ａ〜ＷＳ４ａ及びＷＳ１ｂ〜ＷＳ４ｂが設けられているが、書き込みスイッチＷＳ１ｂ〜ＷＳ４ｂが無く直接つながっていてもよい。同様に、読み出しスイッチＲＳ１ａ〜ＲＳ４ａ又はＲＳ１ｂ〜ＲＳ４ｂの一方が無くてもよい。
【００２３】
差動増幅部１６は、差動電圧増幅器又は差動Ｉ／Ｖ変換器又は差動Ｉ／Ｉ変換器を使用することができる。電圧をケーブルに検出する際には、接続されたコンデンサＣの総容量を等しくする必要がある。このため差動増幅部１６に総容量を等しくする補完コンデンサを用意する。つまり、キャパシタバンクＣＡ及びキャパシタバンクＣＢのコンデンサＣ１〜Ｃ４の接続された容量に応じて、総容量を等しくするため、電荷の蓄積されていない補完コンデンサと接続するようにする。
【００２４】
また、差動増幅部１６を設けずに、そのまま電流出力されるように、切り換えスイッチＳＷＡの出力側及び切り換えスイッチＳＷＢの出力側の一端が出力され、切り換えスイッチＳＷＡの出力側及び切り換えスイッチＳＷＢの出力側の他端がグランドと接続されるようにしてもよい。差動増幅部１６を設けずに、そのままケーブル１０３に電流出力される場合には、コンデンサＣに書き込まれた電流がケーブル１０３を流れるように、コンデンサＣの総容量は、ケーブル１０３の容量よりも小さくなっていることが好ましい。従って、ケーブル１０３として、コンデンサＣの総容量よりも容量が大きいケーブルを選択することが好ましい。コンデンサの容量は位相によって異なり最小と最大では８相、または１６相では１．４倍（０．３２ｘ２＋０．３８ｘ２）になり、ケーブルの容量が２０倍ならば３％程度の振幅誤差を有するが、実害は殆どない。
【００２５】
（キャパシタバンクの構成）
図４は、遅延部１４のＡ群回路１４２のキャパシタバンクＣＡ１及びＣＡ２の構成を示す図である。図示しないが、キャパシタバンクＣＡ３及びＣＡ４も同様な構成である。また、Ｂ群回路１４４のキャパシタバンクＣＢ１〜ＣＢ４も同様な構成である。このため、キャパシタバンクＣＡ１の構成を説明し、他のキャパシタバンクについては説明を割愛する。
【００２６】
キャパシタバンクＣＡ１は、コンデンサＣ１〜Ｃ４と、電流のオン/オフを切り換えるオンオフスイッチＣＳ（ＣＳ１ａ〜ＣＳ４ａ、ＣＳ１ｂ〜ＣＳ４ｂ）と、クリアースイッチｃｃとを有している。第１実施形態では、キャパシタバンクＣＡ１が、４つのコンデンサＣを有しているが、これに限られず、キャパシタバンクＣＡ１は、２以上のコンデンサＣを有していればよい。
【００２７】
コンデンサＣ１は、その両端にオンオフスイッチＣＳ１ａ及びＣＳ１ｂを有している。同様に、コンデンサＣ２は、その両端にオンオフスイッチＣＳ２ａ及びＣＳ２ｂを有している。コンデンサＣ３及びコンデンサＣ４も同様である。各オンオフスイッチＣＳは、書き込みスイッチＷＳ１ａ及びＷＳ１ｂ、又は読み出しスイッチＲＳ１ａ及びＷＳ１ｂに接続される。各コンデンサＣにはクリアースイッチｃｃが並列に接続されている。クリアースイッチｃｃが接続されると、コンデンサＣに書き込まれた電荷（出力電流）がクリア（放電）される。なお、図５において、オンオフスイッチＣＳ１ａ〜ＣＳ４ａ及びＣＳ１ｂ〜ＣＳ４ｂが設けられているが、オンオフスイッチＣＳ１ａ〜ＣＳ４ａ又はＣＳ１ｂ〜ＣＳ４ｂの一方が無くてもよい。
【００２８】
（遅延部の動作）
次に、遅延部１４の動作について説明する。図５は、キャパシタバンクＣＡ（ＣＡ１〜ＣＡ４）及びキャパシタバンクＣＢ（ＣＢ１〜ＣＢ４）内のコンデンサＣへ、出力電流の書き込み、読み出し及び電荷のクリアのタイミングについて説明する図である。図６は、時刻Ｔ０及び時刻Ｔ１における、書き込みスイッチＷＳと読み出しスイッチＲＳとの状態を示した図である。図７は、時刻Ｔ２及び時刻Ｔ３における、書き込みスイッチＷＳと読み出しスイッチＲＳとの状態を示した図である。さらに、図８は、時刻Ｔ０における、キャパシタバンクＣＡ１及びキャパシタバンクＣＡ２のスイッチチング状態を示した図である。図９は、時刻Ｔ１における、キャパシタバンクＣＡ１及びキャパシタバンクＣＡ２のスイッチチング状態を示した図である。
【００２９】
図５では、書き込みが“Ｗ”で、読み出しが“Ｒ”で、電荷のクリアが“Ｃ”で示されている。また図５では、時刻Ｔ０（０）から時刻Ｔ４（４ＣＹ／４）までが一周期ＣＹであり、一周期ＣＹが４等分されて示されている。出力電流の書き込み、読み出し及び電荷のクリアのタイミングに関して、時刻Ｔ０（０）と時刻Ｔ４（４ＣＹ／４）とは同じであり、出力電流の書き込み、読み出し及び電荷のクリアは、その以降時刻Ｔ５（５ＣＹ／４），時刻Ｔ６（６ＣＹ／４）……と続いていく。
【００３０】
＜時刻Ｔ０（０）＞
図５で示された時刻Ｔ０（０）において、Ａ群回路１４２のキャパシタバンクＣＡ１は書き込み（Ｗ）、キャパシタバンクＣＡ２は電荷のクリア（Ｃ）、キャパシタバンクＣＡ４は読み出し（Ｒ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ１は書き込み（Ｗ）、キャパシタバンクＣＢ２は電荷のクリア（Ｃ）、キャパシタバンクＣＢ３は読み出し（Ｒ）と示されている。
【００３１】
図６の上段は、時刻Ｔ０（０）の書き込みスイッチＷＳ及び読み出しスイッチＲＳの状態を示している。Ａ群回路１４２のキャパシタバンクＣＡ１には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。さらに図８に示されるように、オンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）は、コンデンサＣ１〜Ｃ４に接続されている。このため、増幅部１２（図３を参照）で増幅された出力電流が、コンデンサＣ１〜Ｃ４に書き込まれる（蓄積される）。Ａ群回路１４２のキャパシタバンクＣＡ４には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。図示されていないが、オンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）は、キャパシタバンクＣＡ４内のコンデンサＣ１〜Ｃ４に接続されている。このためコンデンサＣ１〜Ｃ４に蓄積された電荷（出力電流）が、作動増幅部１６（図３を参照）に読み出される。
【００３２】
また、時刻Ｔ０（０）において、キャパシタバンクＣＡ２の各コンデンサＣは、クリアースイッチｃｃが接続状態であり、各コンデンサＣに蓄積された電荷がクリアされる。
【００３３】
図６の上段において、Ｂ群回路１４４のキャパシタバンクＣＢ１には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。このとき、Ｂ群回路１４４のキャパシタバンクＣＢ１内のコンデンサＣ１〜Ｃ４に書き込まれる（蓄積される）。また、キャパシタバンクＣＢ３には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このとき、キャパシタバンクＣＢ３内のコンデンサＣ１〜Ｃ４に蓄積された電荷（出力電流）が、作動増幅部１６に読み出される。
【００３４】
＜時刻Ｔ１（ＣＹ／４）＞
図５で示された時刻Ｔ１（ＣＹ／４）において、Ａ群回路１４２のキャパシタバンクＣＡ１は読み出し（Ｒ）、キャパシタバンクＣＡ２は書き込み（Ｗ）、キャパシタバンクＣＡ３は電荷のクリア（Ｃ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ２は書き込み（Ｗ）、キャパシタバンクＣＢ３は電荷のクリア（Ｃ）、キャパシタバンクＣＢ４は読み出し（Ｒ）と示されている。
【００３５】
図６の下段は、時刻Ｔ１（ＣＹ／４）の書き込みスイッチＷＳ及び読み出しスイッチＲＳの状態を示している。Ａ群回路１４２のキャパシタバンクＣＡ１には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。さらに図９に示されるように、オンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）は、コンデンサＣ１〜Ｃ４に接続されている。このため、コンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６（図３を参照）に読み出される。Ａ群回路１４２のキャパシタバンクＣＡ２には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。図９に示されるように、オンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）は、キャパシタバンクＣＡ２内のコンデンサＣ１〜Ｃ４に接続されている。このため増幅部１２（図３を参照）で増幅された出力電流が、コンデンサＣ１〜Ｃ４に書き込まれる。
【００３６】
また、時刻Ｔ１（ＣＹ／４）において、キャパシタバンクＣＡ３の各コンデンサＣは、クリアースイッチｃｃが接続状態であり、各コンデンサＣに蓄積された電荷がクリアされる。
【００３７】
図６の下段において、Ｂ群回路１４４のキャパシタバンクＣＢ２には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。このとき、Ｂ群回路１４４のキャパシタバンクＣＢ１内のコンデンサＣ１〜Ｃ４に書き込まれる。また、キャパシタバンクＣＢ４には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このとき、キャパシタバンクＣＢ４内のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。
【００３８】
＜時刻Ｔ２（２ＣＹ／４）＞
図５で示された時刻Ｔ２（２ＣＹ／４）において、Ａ群回路１４２のキャパシタバンクＣＡ２は読み出し（Ｒ）、キャパシタバンクＣＡ３は書き込み（Ｗ）、キャパシタバンクＣＡ４は電荷のクリア（Ｃ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ１は読み出し（Ｒ）、キャパシタバンクＣＢ３は書き込み（Ｗ）、キャパシタバンクＣＢ４は電荷のクリア（Ｃ）と示されている。
【００３９】
図７の上段は、時刻Ｔ２（２ＣＹ／４）の書き込みスイッチＷＳ及び読み出しスイッチＲＳの状態を示している。Ａ群回路１４２のキャパシタバンクＣＡ２には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このため、キャパシタバンクＣＡ２のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。Ａ群回路１４２のキャパシタバンクＣＡ３には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。増幅部１２で増幅された出力電流が、キャパシタバンクＣＡ３のコンデンサＣ１〜Ｃ４に書き込まれる。
【００４０】
また、時刻Ｔ２（２ＣＹ／４）において、キャパシタバンクＣＡ４の各コンデンサＣは、クリアースイッチｃｃが接続状態であり、各コンデンサＣに蓄積された電荷がクリアされる。
【００４１】
図７の上段において、Ｂ群回路１４４のキャパシタバンクＣＢ１には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このとき、キャパシタバンクＣＢ１内のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。また、キャパシタバンクＣＢ３には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。このとき、Ｂ群回路１４４のキャパシタバンクＣＢ３内のコンデンサＣ１〜Ｃ４に書き込まれる。
【００４２】
＜時刻Ｔ３（３ＣＹ／４）＞
図５で示された時刻Ｔ３（３ＣＹ／４）において、Ａ群回路１４２のキャパシタバンクＣＡ１は電荷のクリア（Ｃ）、キャパシタバンクＣＡ３は読み出し（Ｒ）、キャパシタバンクＣＡ４は書き込み（Ｗ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ１は電荷のクリア（Ｃ）、キャパシタバンクＣＢ３は読み出し（Ｒ）、キャパシタバンクＣＢ４は書き込み（Ｗ）と示されている。
【００４３】
図７の下段は、時刻Ｔ３（３ＣＹ／４）の書き込みスイッチＷＳ及び読み出しスイッチＲＳの状態を示している。Ａ群回路１４２のキャパシタバンクＣＡ３には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このため、キャパシタバンクＣＡ３のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。Ａ群回路１４２のキャパシタバンクＣＡ４には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。増幅部１２で増幅された出力電流が、キャパシタバンクＣＡ４のコンデンサＣ１〜Ｃ４に書き込まれる。
【００４４】
また、時刻Ｔ３（３ＣＹ／４）において、キャパシタバンクＣＡ１の各コンデンサＣは、クリアースイッチｃｃが接続状態であり、各コンデンサＣに蓄積された電荷がクリアされる。
【００４５】
図７の下段において、Ｂ群回路１４４のキャパシタバンクＣＢ２には読み出しスイッチＲＳ１ａ及びＲＳ１ｂが接続している。このとき、キャパシタバンクＣＢ２内のコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６に読み出される。また、キャパシタバンクＣＢ４には書き込みスイッチＷＳ１ａ及びＷＳ１ｂが接続している。このとき、Ｂ群回路１４４のキャパシタバンクＣＢ４内のコンデンサＣ１〜Ｃ４に書き込まれる。
【００４６】
（遅延時間（移相）の制御）
次に出力電流の遅延について説明する。遅延は、増幅部１２（図３を参照）で増幅された出力電流の移相（位相を移す）ことによって行われる。そして遅延時間は、Ａ群回路１４２のキャパシタバンクＣＡ及びＢ群回路１４４のキャパシタバンクＣＢ内のコンデンサＣの容量を変更することで、決定される。図１０は、各コンデンサＣの容量と一周期ＣＹとの関係を示した図である。また、図１１は、０°から３６０°まで２２．５°毎に出力電流を移相する際に、コンデンサＣ１〜Ｃ４に対するオンオフスイッチの状態を示した表である。
【００４７】
各コンデンサの容量比は、コンデンサＣ１が０．０８、コンデンサＣ２が０．２２、コンデンサＣ３が０．３２、及びコンデンサＣ４が０．３８に設定されている。コンデンサＣ１〜Ｃ４の容量比を合計すると１になる。これは、図１０の左上図のＡ群回路１４２の周期を見れば理解されるように、コンデンサＣ１の容量比が“１−ｃｏｓ（２２．５°）”、コンデンサＣ２の容量比が“ｃｏｓ（２２．５°）−ｃｏｓ（４５°）”、コンデンサＣ３の容量比が“ｃｏｓ（４５°）−ｃｏｓ（６７．５°）”、コンデンサＣ４の容量比が“ｃｏｓ（６７．５°）”に設定されていることに対応している。
【００４８】
図１０の左上図のＡ群回路１４２に示されるように、キャパシタバンクＣＡ内のコンデンサＣ１〜Ｃ４をオンオフスイッチＣＳでオンオフすることによって、出力電流を０°（３６０°）、２２．５°（３３７．５°）、４５°（３１５°）、６７．５°（２９２．５）に移相することができる。またＡ群回路１４２の正負極性を切り換えると、図１０の右上図に示されるように、出力電流を１１２．５°（２４７．５°）、１３５°（２２５°）、１５７．５°（２０２．５°）、１８０°に移相することができる。Ａ群回路１４２の正負極性の切り換えは、切り換えスイッチＳＷＡ（図３を参照）によって行われる。
【００４９】
図１０の左下図のＢ群回路１４４に示されるように、キャパシタバンクＣＢ内のコンデンサＣ１〜Ｃ４をオンオフスイッチＣＳでオンオフすることによって、出力電流を２２．５°（１５７．５°）、４５°（１３５°）、６７．５°（１１２．５）、９０°に移相することができる。またＢ群回路１４４の正負極性を切り換えると、図１０の右下図に示されるように、出力電流を２０２．５°（３３７．５°）、２２５°（３１５°）、２４７．５°（２９２．５°）、２７０°に移相することができる。Ｂ群回路１４４の正負極性の切り換えは、切り換えスイッチＳＷＢ（図３を参照）によって行われる。
【００５０】
以上をまとめると、図１１に示されるように、コンデンサＣ１〜Ｃ４に対するオンオフ、並びにＡ群回路１４２及びＢ群回路１４４の正負極性の切り換えによって、０°から３６０°まで２２．５°毎に出力電流を移相することができる。なお、Ａ群回路１４２とＢ群回路１４４とが同じ回路構成であるにもかかわらず、Ｂ群回路１４４がＡ群回路１４２に対して９０°位相がずれている。その理由は、特に図５で示されたように、Ａ群回路１４２とＢ群回路１４４とが同じタイミングで出力電流をコンデンサＣに書き込んでいる一方で、Ｂ群回路１４４からのコンデンサＣの出力電流の読み出しタイミングが、Ａ群回路１４４からのコンデンサＣの出力電流の読み出しタイミングより９０°位相分遅れているからである。
【００５１】
図９及び図１２を使って、遅延時間（移相）の制御を詳細に説明する。
図９及び図１２は、時刻Ｔ１（ＣＹ／４）のキャパシタバンクＣＡ１及びキャパシタバンクＣＡ２を示している。そして、キャパシタバンクＣＡ２に、増幅部１２（図３を参照）で増幅された出力電流が、コンデンサＣ１〜Ｃ４に書き込まれている。一方、キャパシタバンクＣＡ１からコンデンサＣ１〜Ｃ４に蓄積された電荷が、作動増幅部１６（図３を参照）に読み出される。
【００５２】
図９に示されたキャパシタバンクＣＡ１は、すべてのコンデンサＣ１〜Ｃ４にオンオフスイッチＣＳ１ａ（ＣＳ１ｂ）〜ＣＳ４ａ（ＣＳ４ｂ）が接続されている。すなわち、図１１において、遅延部１４が出力電流の移相を０°に設定する場合を示している。
【００５３】
これに対して、図１２に示されたキャパシタバンクＣＡ１は、コンデンサＣ３にオンオフスイッチＣＳ３ａ（ＣＳ３ｂ）が接続され、コンデンサＣ４にオンオフスイッチＣＳ４ａ（ＣＳ４ｂ）が接続されている。すなわち、図１１において、遅延部１４が出力電流の移相を４５°に設定する場合を示している。
【００５４】
このように、第１実施形態の遅延部１４は、コンデンサＣ１〜Ｃ４に蓄積された電荷の読み出しを切り換えることによって、出力電流の遅延時間（移相）を設定している。
【００５５】
（第２実施形態）
第１実施形態では、図８及び図９で示されたように、出力電力をコンデンサＣに書き込む際には、キャパシタバンクＣＡのコンデンサＣ１〜Ｃ４にすべて書き込まれていた。第２実施形態では、遅延時間に応じて所定のコンデンサにのみ出力電流を書き込む。
【００５６】
図１３は、時刻Ｔ１（ＣＹ／４）のキャパシタバンクＣＡ１及びキャパシタバンクＣＡ２を示している。また、遅延部１４は、遅延時間を６７．５°に設定している。図１３では、キャパシタバンクＣＡ１及びＣＡ２のオンオフスイッチＣＳ４ａ及びＣＳ４ｂが、コンデンサＣ４に接続されている。そして増幅部１２で増幅された出力電流が、キャパシタバンクＣＡ２のコンデンサＣ４にのみ書き込まれている。一方、キャパシタバンクＣＡ１からコンデンサＣ４のみに蓄積された電荷が、作動増幅部１６（図３を参照）に読み出される。
【００５７】
このように、第２実施形態では、遅延時間に応じて所定のコンデンサＣにのみ出力電流を書き込む。遅延時間に必要なコンデンサＣのみに出力電流を書き込みため、消費電流の低減を図ることができる。
【００５８】
（第３実施形態）
第１実施形態では、図５に示されたように、Ｂ群回路１４４のキャパシタバンクＣＢ１〜ＣＢ４は、Ａ群回路１４２のキャパシタバンクＣＡ１〜ＣＡ４よりも、９０°位相ずれて出力電流を読み出していた。第３実施形態では、Ｂ群回路１４４の読み出しラインに９０度移相器を配置した。
【００５９】
図１４は、第３実施形態の受信回路１０内の遅延部１４’の構成を示す図である。第３実施形態の遅延部１４’の構成は、図３に示された第１実施形態の遅延部１４の構成と基本的に同じである。しかし、Ｂ群回路１４４の読み出しラインに９０度移相器１５を配置している。このため、第３実施形態では、第１実施形態のように、キャパシタバンクＣＡ及びキャパシタバンクＣＢ内のコンデンサＣへ出力電流の書き込むタイミングを同じにして、出力電流をコンデンサＣから読み出すタイミングを９０°位相をずらす必要がない。すなわち、第３実施形態の遅延部１４’は、キャパシタバンクＣＡ及びキャパシタバンクＣＢ内のコンデンサＣへ出力電流の書き込むタイミングと、出力電流をコンデンサＣから読み出すタイミングとを同期させることができる。
【００６０】
（第４実施形態）
第１実施形態から第３実施形態では、図３に示されたように、Ａ群回路１４２は、４つのキャパシタバンクＣＡ１〜ＣＡ４を有し、Ｂ群回路１４４は、４つのキャパシタバンクＣＢ１〜ＣＢ４を有していた。また、Ａ群回路１４２とＢ群回路１４４とが、それぞれ４つのキャパシタバンクを有しているため、遅延部１４は、一周期ＣＹが４等分して、出力電流の書き込み及び読み出しを行っていた。第４実施形態では、Ａ群回路１４２とＢ群回路１４４とが、それぞれ８つのキャパシタバンクを有している（不図示）。
【００６１】
図１５は、書き込みが“Ｗ”で、読み出しが“Ｒ”で、電荷のクリアが“Ｃ”で示されている。また図１５では、時刻Ｔ０（０）から時刻Ｔ８（８ＣＹ／８）までが一周期ＣＹであり、一周期ＣＹが８等分されて示されている。出力電流の書き込み、読み出し及び電荷のクリアのタイミングに関して、時刻Ｔ０（０）と時刻Ｔ８（８ＣＹ／４）とは同じであり、出力電流の書き込み、読み出し及び電荷のクリアは、その以降時刻Ｔ９（９ＣＹ／８），時刻Ｔ１０（１０ＣＹ／８）……と続いていく。
【００６２】
例えば、時刻Ｔ１（ＣＹ／８）において、Ａ群回路１４２のキャパシタバンクＣＡ１は読み出し（Ｒ）、キャパシタバンクＣＡ２は書き込み（Ｗ）、キャパシタバンクＣＡ３は電荷のクリア（Ｃ）と示されている。また、Ｂ群回路１４４のキャパシタバンクＣＢ２は書き込み（Ｗ）、キャパシタバンクＣＢ３は電荷のクリア（Ｃ）、キャパシタバンクＣＢ７は読み出し（Ｒ）と示されている。
【００６３】
Ａ群回路１４２とＢ群回路１４４とが、それぞれ８つのキャパシタバンクを有している場合であっても、Ａ群回路１４２のキャパシタバンクへの書き込みタイミングと、Ｂ群回路１４４のキャパシタバンクへの書き込みタイミングとは、同時に行われる。また、Ａ群回路１４２のキャパシタバンクからの読み出しタイミングと、Ｂ群回路１４４のキャパシタバンクからの読み出しタイミングとは、９０°位相ずれている。Ａ群回路１４２とＢ群回路１４４とが、それぞれ８つのキャパシタバンクを有していると、出力電流を書き込む回数（サンプル回数）が増えるため、遅延部１４は、より精度良く遅延時間を制御できる。
【００６４】
（第５実施形態）
第１実施形態から第４実施形態では、図９等に示されたように、１つのキャパシタバンクＣＡ又はＣＢ内に、容量が異なる４つのコンデンサＣ１〜Ｃ４を有していた。第５実施形態では、１つのキャパシタバンクＣＡ又はＣＢ内に容量が異なる３つのコンデンサＣ１〜Ｃ３を有している。
【００６５】
図１６は、３つのコンデンサＣの容量と一周期ＣＹとの関係を示した図である。
各コンデンサの容量比は、コンデンサＣ１が０．１３、コンデンサＣ２が０．３７、及びコンデンサＣ３が０．５に設定されている。コンデンサＣ１〜Ｃ３の容量比を合計すると１になる。これは、図１６の左上図のＡ群回路１４２の周期を見れば理解されるように、コンデンサＣ１の容量比が“１−ｃｏｓ（３０°）”、コンデンサＣ２の容量比が“ｃｏｓ（３０°）−ｃｏｓ（６０°）”、コンデンサＣ３の容量比が“ｃｏｓ（６０°）”に設定されていることに対応している。
【００６６】
図１６の左上図のＡ群回路１４２に示されるように、キャパシタバンクＣＡ内のコンデンサＣ１〜Ｃ３をオンオフスイッチＣＳでオンオフすることによって、出力電流を０°（３６０°）、３０°（３３０°）、６０°（３００）に移相することができる。またＡ群回路１４２の正負極性を切り換えると、図１６の右上図に示されるように、出力電流を１２０°（２４０°）、１５０°（２１０°）、１８０°に移相することができる。Ａ群回路１４２の正負極性の切り換えは、切り換えスイッチＳＷＡ（図３を参照）によって行われる。
【００６７】
図１６の左下図のＢ群回路１４４に示されるように、キャパシタバンクＣＢ内のコンデンサＣ１〜Ｃ３をオンオフスイッチＣＳでオンオフすることによって、出力電流を３０°（１５０°）、６０°（１２０°）、９０°に移相することができる。またＢ群回路１４４の正負極性を切り換えると、図１６の右下図に示されるように、出力電流を２１０°（３３０°）、２４０°（３００°）、２７０°に移相することができる。Ｂ群回路１４４の正負極性の切り換えは、切り換えスイッチＳＷＢ（図３を参照）によって行われる。
【００６８】
図示しないが、１つのキャパシタバンクＣＡ又はＣＢ内に、容量が異なる２つのコンデンサＣ１〜Ｃ２を有してもよいし、１つのキャパシタバンクＣＡ又はＣＢ内に、容量が異なる５つのコンデンサＣ１〜Ｃ５を有してもよい。容量が異なる２つのコンデンサＣ１〜Ｃ２であれば、容量比は、コンデンサＣ１が０．２９（１−ｃｏｓ（４５°））、コンデンサＣ２が０．７１（ｃｏｓ（４５°））になる。また容量が異なる５つのコンデンサＣ１〜Ｃ５であれば、容量比は、コンデンサＣ１が０．０５（１−ｃｏｓ（１８°））、コンデンサＣ２が０．１４（ｃｏｓ（１８°）−ｃｏｓ（３６°））、コンデンサＣ３が０．２２（ｃｏｓ（３６°）−ｃｏｓ（５４°））、コンデンサＣ４が０．２８（ｃｏｓ（５４°）−ｃｏｓ（７２°））、コンデンサＣ５が０．３１（ｃｏｓ（７２°））になる。
【００６９】
第１実施形態から第５実施形態までは、遅延部１４は、１周期（３６０°）の遅延時間を設定できるようにしたが、半周期（０〜１８０°又は９０°位相から２７０°）の遅延時間を設定できるようにしてもよい。半周期の遅延時間であれば、切り替えスイッチＳＷＡ又は切り換えスイッチＳＷＢ（図３、図１４を参照）を省略することができる。
【００７０】
（第６実施形態）
第１実施形態から第５実施形態までは、受信回路１０内の遅延部１４は、書き込みスイッチＷＳ及び読み出しスイッチＲＳのスイッチングクロック周波数が一定である場合を説明した。第６実施形態では、遅延部１４”が、スイッチングクロック周波数を可変するスイッチ制御部１６を有する例を説明する。特に第６実施形態は、第１実施形態で説明した図３と比較して説明するが、第２実施形態から第５実施形態にも適用できる。
【００７１】
被検体内の深い位置ほど、中心周波数が低い周波数で送信しないと減衰が大きくなり、深部で反射されたエコー信号が超音波プローブ１０２に戻ってこない。このため、深部ほど中心周波数が低い周波数が送信されることが好ましい。第１実施形態から第５実施形態までは、中心周波数が被検体の深さに対して考慮せず、中心周波数が一定状態で、出力電流の遅延時間（移相）を設定した。
【００７２】
第６実施形態では、遅延部１４”は、エコー反射点の深度に応じた補正である、時間・周波数制御（ＴＦＣ：time-frequency control）を行う。時間・周波数制御によって、中心周波数が変えると、Ｂ-ｍｏｄｅ表示用に良いフォーカシングが可能となる。
【００７３】
図１７は、受信回路１０内の遅延部１４”の構成を示す図である。図１７の遅延部１４”は、図３に示された遅延部１４と比較して、スイッチ制御部１６を有する点で異なる。スイッチ制御部１６は、一定のクロック周波数を受け取り、可変したクロック周波数を書き込みスイッチＷＳ及び読み出しスイッチＲＳに出力する。具体的には、スイッチ制御部１６は、可変した周波数を、Ａ群回路１４２及びＢ群回路１４４の書き込みスイッチＷＳ（ＷＳ１ａ〜ＷＳ４ａ、ＷＳ１ｂ〜ＷＳ４ｂ）と読み出しスイッチＲＳ（ＲＳ１ａ〜ＲＳ４ａ、ＲＳ１ｂ〜ＲＳ４ｂ）とに出力する。
【００７４】
図１８（ａ）は、中心周波数と被検体の深さとの関係を示したグラフである。図１８（ｂ）は、位相と被検体の深さとの関係を示したグラフである。また図１８（ｃ）は、スイッチのクロック周波数と被検体の深さとの関係を示したグラフである。ここで、被検体のエコー反射点が深くなればなるほど、エコー信号が戻ってくる時間が長くなるため、横軸はエコー信号が戻ってくる時間でもある。つまり、図１８（ａ）は時間・周波数制御を示したグラフでもある。
【００７５】
図１８（ａ）のグラフｆ１は、第１実施形態から第５実施形態までの中心周波数である。被検体の浅部であっても深部であっても中心周波数は一定である。そしてグラフｆ６は、被検体のエコー反射点が深くなればなるほど中心周波数が低くなるグラフである。第６実施形態では、このような時間周波数制御を行うため、Ａ群回路１４２及びＢ群回路１４４の書き込みスイッチＷＳ（ＷＳ１ａ〜ＷＳ４ａ、ＷＳ１ｂ〜ＷＳ４ｂ）と読み出しスイッチＲＳ（ＲＳ１ａ〜ＲＳ４ａ、ＲＳ１ｂ〜ＲＳ４ｂ）とのスイッチングクロック周波数を、被検体のエコー反射点に応じて変化させる。つまり、図５では、時刻Ｔ０（０）、時刻Ｔ１（ＣＹ／４）、時刻Ｔ２（２ＣＹ／４）、時刻Ｔ３（３ＣＹ／４）、時刻Ｔ４（４ＣＹ／４）と均等に割り振られていたが、この時刻Ｔが可変となる。
【００７６】
図１８（ｃ）のグラフｃ１は、図５で示された、時刻Ｔ０（０）、時刻Ｔ１（ＣＹ／４）等である。被検体のエコー反射点に関係なくスイッチングクロック周波数が一定である。グラフｃ６は、被検体のエコー反射点が深くなるほど、スイッチングクロック周波数が低くなり、被検体のエコー反射点が浅いほど、スイッチングクロック周波数が高くなることを示している。
【００７７】
グラフｃ６に示されるようにスイッチングクロック周波数が変化すると、図１８（ｂ）に示されるように、位相も変化する。図１８（ｂ）のグラフｐ１は、第１実施形態から第５実施形態までの位相であり、グラフｐ６は、第６実施形態の位相である。グラフｐ６のように、被検体のエコー反射点が浅い位置から深い位置まで位相を大きく変えることで、図１８（ａ）のグラフｆ６に示されるように、中心周波数を可変できる。したがってスイッチ制御部１６は、ダイナミックフォーカス用の受信の遅延を制御できる。
【００７８】
以上、本発明の最適な実施形態について詳細に説明したが、当業者に明らかなように、本発明はその技術的範囲内において実施形態に様々な変更・変形を加えて実施することができる。
【符号の説明】
【００７９】
１０ … 受信回路
１２ … 増幅器
１４、１４’ … 遅延部
１６ … 差動増幅部
１００ … 超音波画像表示装置
１０１ … 装置本体
１０２ … 超音波プローブ
１０３ … ケーブル
１４２ … Ａ群回路
１４４ … Ｂ群回路
ＣＡ（ＣＡ１〜ＣＡ８）、ＣＢ（ＣＢ１〜ＣＢ８） … キャパシタバンク
ＷＳ … 書き込みスイッチ
ＲＳ … 読み出しスイッチ
ＣＳ … オンオフスイッチ
ｃｃ … クリアースイッチ
Ｃ（Ｃ１〜Ｃ５） … コンデンサ
【特許請求の範囲】
【請求項１】
超音波プローブ内に配置される受信回路であって、
超音波振動子で受信されたエコー信号を増幅する増幅部と、
前記増幅部に接続され、前記出力に遅延時間を与える第１回路と第２回路とを有する遅延部と、を備え、
前記第１回路及び前記第２回路は、複数のキャパシタバンクを有し、
前記キャパシタバンクはそれぞれ、
前記増幅部で増幅された信号が書き込まれ、容量が異なる二以上のコンデンサと、
前記第１及び前記第２コンデンサに前記出力電流を書き込む書き込みスイッチと、
前記第１及び前記第２コンデンサに書き込まれた前記出力を読み出す読み出しスイッチと、
を有する受信回路。
【請求項２】
前記読み出しスイッチによって、前記第１回路の前記コンデンサから前記出力電流が読み出されるタイミングと前記第２回路の前記コンデンサから前記出力電流が読み出されるタイミングとが９０°位相異なる請求項１に記載の受信回路。
【請求項３】
前記第１回路の複数のキャパシタバンクと前記第２回路の４ｎのキャパシタバンクとは、前記書き込みスイッチによって該キャパシタバンク毎に書き込みタイミングが同じである請求項１または請求項２に記載の受信回路。
【請求項４】
前記書き込みスイッチによって、前記出力が前記第１回路及び前記第２回路のすべての前記コンデンサに書き込まれ、前記読み出しスイッチによって、前記遅延時間に応じて前記コンデンサのうち、所定のコンデンサから前記出力電流又は電荷を読み出す請求項１から請求項３のいずれか一項に記載の受信回路。
【請求項５】
前記書き込みスイッチによって、前記出力電圧が前記第１回路及び前記第２回路の所定の前記コンデンサに書き込まれ、前記読み出しスイッチによって、前記遅延時間に応じて少なくとも前記所定のコンデンサから前記出力電流又は電荷を読み出す請求項１から請求項４のいずれか一項に記載の受信回路。
【請求項６】
前記書き込みスイッチによって、前記第１回路の複数の前記キャパシタバンクは、それぞれ（９０°／ｎ）（ｎは自然数）位相異なって前記出力電流が書き込まれる請求項１から請求項４のいずれか一項に記載の受信回路。
【請求項７】
前記二以上のコンデンサのそれぞれの容量比は、前記遅延時間を均等に分割するように設定されている請求項１から請求項６のいずれか一項に記載の受信回路。
【請求項８】
前記遅延部は、前記超音波振動子の各チャンネルに設けられている請求項１から請求項８のいずれか一項に記載の受信回路。
【請求項９】
前記コンデンサの総容量は、前記超音波プローブと超音波画像表示装置の装置本体とを接続するケーブルの容量よりも小さい請求項１から請求項９のいずれか一項に記載の受信回路。
【請求項１０】
前記読み出しスイッチの後段側で、前記遅延部からの出力ラインにおいて前記遅延部の出力電流又は電荷を加算する請求項１から請求項９のいずれか一項に記載の受信回路。
【請求項１１】
前記増幅部は、入力信号を増幅するとともに電流信号に変換して出力する電流出力型増幅器である請求項１から請求項１０のいずれか一項に記載の受信回路。
【請求項１２】
前記読み出しスイッチ及び前記書き込みスイッチのスイッチングクロック周波数を可変するスイッチ制御部をさらに備える請求項１から請求項１１のいずれか一項に記載の受信回路。
【請求項１３】
前記スイッチングクロック周波数は、被検体のエコー反射点が深くなるほど低くなる請求項１２に記載の受信回路。
【請求項１４】
請求項１から請求項１３に記載のいずれか一項の受信回路を設けた超音波プローブ。
【請求項１５】
請求項１４に記載の超音波プローブを備える超音波画像表示装置。
【請求項１】
超音波プローブ内に配置される受信回路であって、
超音波振動子で受信されたエコー信号を増幅する増幅部と、
前記増幅部に接続され、前記出力に遅延時間を与える第１回路と第２回路とを有する遅延部と、を備え、
前記第１回路及び前記第２回路は、複数のキャパシタバンクを有し、
前記キャパシタバンクはそれぞれ、
前記増幅部で増幅された信号が書き込まれ、容量が異なる二以上のコンデンサと、
前記第１及び前記第２コンデンサに前記出力電流を書き込む書き込みスイッチと、
前記第１及び前記第２コンデンサに書き込まれた前記出力を読み出す読み出しスイッチと、
を有する受信回路。
【請求項２】
前記読み出しスイッチによって、前記第１回路の前記コンデンサから前記出力電流が読み出されるタイミングと前記第２回路の前記コンデンサから前記出力電流が読み出されるタイミングとが９０°位相異なる請求項１に記載の受信回路。
【請求項３】
前記第１回路の複数のキャパシタバンクと前記第２回路の４ｎのキャパシタバンクとは、前記書き込みスイッチによって該キャパシタバンク毎に書き込みタイミングが同じである請求項１または請求項２に記載の受信回路。
【請求項４】
前記書き込みスイッチによって、前記出力が前記第１回路及び前記第２回路のすべての前記コンデンサに書き込まれ、前記読み出しスイッチによって、前記遅延時間に応じて前記コンデンサのうち、所定のコンデンサから前記出力電流又は電荷を読み出す請求項１から請求項３のいずれか一項に記載の受信回路。
【請求項５】
前記書き込みスイッチによって、前記出力電圧が前記第１回路及び前記第２回路の所定の前記コンデンサに書き込まれ、前記読み出しスイッチによって、前記遅延時間に応じて少なくとも前記所定のコンデンサから前記出力電流又は電荷を読み出す請求項１から請求項４のいずれか一項に記載の受信回路。
【請求項６】
前記書き込みスイッチによって、前記第１回路の複数の前記キャパシタバンクは、それぞれ（９０°／ｎ）（ｎは自然数）位相異なって前記出力電流が書き込まれる請求項１から請求項４のいずれか一項に記載の受信回路。
【請求項７】
前記二以上のコンデンサのそれぞれの容量比は、前記遅延時間を均等に分割するように設定されている請求項１から請求項６のいずれか一項に記載の受信回路。
【請求項８】
前記遅延部は、前記超音波振動子の各チャンネルに設けられている請求項１から請求項８のいずれか一項に記載の受信回路。
【請求項９】
前記コンデンサの総容量は、前記超音波プローブと超音波画像表示装置の装置本体とを接続するケーブルの容量よりも小さい請求項１から請求項９のいずれか一項に記載の受信回路。
【請求項１０】
前記読み出しスイッチの後段側で、前記遅延部からの出力ラインにおいて前記遅延部の出力電流又は電荷を加算する請求項１から請求項９のいずれか一項に記載の受信回路。
【請求項１１】
前記増幅部は、入力信号を増幅するとともに電流信号に変換して出力する電流出力型増幅器である請求項１から請求項１０のいずれか一項に記載の受信回路。
【請求項１２】
前記読み出しスイッチ及び前記書き込みスイッチのスイッチングクロック周波数を可変するスイッチ制御部をさらに備える請求項１から請求項１１のいずれか一項に記載の受信回路。
【請求項１３】
前記スイッチングクロック周波数は、被検体のエコー反射点が深くなるほど低くなる請求項１２に記載の受信回路。
【請求項１４】
請求項１から請求項１３に記載のいずれか一項の受信回路を設けた超音波プローブ。
【請求項１５】
請求項１４に記載の超音波プローブを備える超音波画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１３−１０６９３１（Ｐ２０１３−１０６９３１Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１２−１５１３５（Ｐ２０１２−１５１３５）
【出願日】平成２４年１月２７日（２０１２．１．２７）
【出願人】（３０００１９２３８）ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー (1,125)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２４年１月２７日（２０１２．１．２７）
【出願人】（３０００１９２３８）ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー (1,125)
【Ｆターム（参考）】
[ Back to top ]