可変利得増幅器
【課題】オフセットキャンセル能力を維持し、かつ、電圧利得を可変可能とする可変利得増幅器を提供する。
【解決手段】入力信号を差動増幅する差動増幅回路１１と、差動増幅回路１１の出力信号の所定の低域成分のみを差動増幅回路１１へフィードバックし、出力信号の直流成分を除去するオフセットキャンセル回路１２と、出力端子２１，２２におけるコモン出力レベルを、参照電圧Ｖｒｅｆで設定される所定電圧になるように、差動増幅回路１１の第３及び第４のトランジスタ３，４のゲート電圧を調整するコモンモードフィードバック回路１０３とを具備し、オフセットキャンセル回路１２は、所定の低域成分に対するカットオフ周波数を変化させることなく零点の周波数のみを可変可能に構成されたものとなっている。
【解決手段】入力信号を差動増幅する差動増幅回路１１と、差動増幅回路１１の出力信号の所定の低域成分のみを差動増幅回路１１へフィードバックし、出力信号の直流成分を除去するオフセットキャンセル回路１２と、出力端子２１，２２におけるコモン出力レベルを、参照電圧Ｖｒｅｆで設定される所定電圧になるように、差動増幅回路１１の第３及び第４のトランジスタ３，４のゲート電圧を調整するコモンモードフィードバック回路１０３とを具備し、オフセットキャンセル回路１２は、所定の低域成分に対するカットオフ周波数を変化させることなく零点の周波数のみを可変可能に構成されたものとなっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅器に係り、特に、無線通信における信号受信装置等で使用される直流オフセットキャンセル機能を備えた可変利得増幅器における直流オフセットキャンセル機能の向上等を図ったものに関する。
【背景技術】
【０００２】
無線通信において、受信方式の一つであるダイレクト・コンバージョン方式やＬｏｗ−ＩＦ方式などを用いた回路にあっては、周波数を下げた後の信号には、直流オフセットが生じているため、信号増幅を行うために、この直流オフセットを除去する必要があり、従来から様々な対策が提案、実用化されている（例えば、非特許文献１等参照）。
例えば、図４には、そのような従来の可変利得増幅器の一構成例が示されており、以下、同図を参照しつつ、この従来回路について説明する。
この可変利得増幅器は、差動増幅回路１０１Ａと、オフセットキャンセル回路１０２Ａと、コモンモードフィードバック（ＣＭＦＢ）回路１０３Ａとに大別されて構成されたものとなっている。
【０００３】
差動増幅回路１０１Ａは、差動入力部を構成するトランジスタＭ１，Ｍ２と、負荷抵抗として動作するトランジスタＭ３，Ｍ４と、定電流源として動作するトランジスタＭ５，Ｍ６と、利得可変用の可変抵抗素子ＶＲ１とを主たる構成要素として構成されたものとなっている。
かかる構成において、トランジスタＭ１のドレインは、出力端子ＯＵＴ＋に、トランジスタＭ２のドレインは、出力端子ＯＵＴ−に、それぞれ接続されており、差動増幅信号が出力されるようになっている。
そして、入力信号ＩＮ＋、ＩＮ−に対する電圧利得Ａｖは、トランジスタＭ１，Ｍ２のトランスコンダクタンスをｇｍ、トランジスタＭ３，Ｍ４のソース・ドレイン間の抵抗をｒｏ、可変抵抗素子ＶＲ１の抵抗値をＶＲとすると、下記する式１により表される。
【０００４】
Ａｖ＝ｇｍ×ｒｏ／（１＋ｇｍ×ＶＲ）・・・式１
【０００５】
すなわち、差動増幅回路の電圧利得Ａｖは、可変抵抗素子ＶＲ１の抵抗値ＶＲを変化させることにより可変可能であるということができる。
【０００６】
オフセットキャンセル回路１０２Ａは、差動入力部を構成するトランジスタＭ９，Ｍ１０と、抵抗として動作するトランジスタＭ７，Ｍ８と、固定容量素子Ｃ１，Ｃ２を主たる構成要素として構成されたものとなっている。
抵抗として作用するトランジスタＭ７，Ｍ８は、固定容量素子Ｃ１，Ｃ２と直列接続されることで、ローパスフィルタとして動作するようになっており、例えば、図５に示されたような特性を示すものとなっている。
そして、出力端子ＯＵＴ＋，ＯＵＴ−に生じた出力信号の内、ローパスフィルタされたＤＣ（直流）成分が、トランジスタＭ９と固定容量素子Ｃ１及びトランジスタＭ７との相互の接続点Ａ２、トランジスタＭ１０と固定容量素子Ｃ２及びトランジスタＭ８との相互の接続点Ｂ２に生じ、トランジスタＭ９，Ｍ１０からなる差動入力部に入力されるようになっている。
【０００７】
かかる入力が生ずると、接続点Ａ２，Ｂ２における電圧に応じた電流を、トランジスタＭ９，Ｍ１０のドレインが差動増幅回路１０１Ａの差動入力部のトランジスタＭ１，Ｍ２のソースから引き出すため、結果としてオフセットキャンセル回路１０２Ａは、ハイパスフィルタの特性を有し、ＤＣ成分がカットされるようになっている。
【０００８】
ここで、トランジスタＭ７，Ｍ８と容量素子Ｃ１，Ｃ２で構成されるローパスフィルタの伝達関数は、下記する式２のように表される。
【０００９】
Ｔ（ｓ）＝１／（１＋ｓ・Ｒｔ・Ｃ）・・・式２
【００１０】
式２において、ＲｔはトランジスタＭ７，Ｍ８の抵抗値、Ｃは容量素子Ｃ１，Ｃ２の容量値である。
カットオフ周波数以下のＤＣ付近の周波数帯においては、オフセットキャンセル回路１０２Ａが機能し、オフセットキャンセル回路１０２Ａの直流利得をＡｖｏｃとすると、オフセットキャンセル能力、すなわち、ＤＣ付近の電圧利得Ａｖｄｃは、下記する式３のようになる。
【００１１】
Ａｖｄｃ＝Ａｖ／（１＋Ａｖｏｃ・Ａｖ）・・・式３
【００１２】
ここで、Ａｖは、差動増幅回路１０１Ａの電圧利得である。
この式３より、Ａｖの変化によりＡｖｄｃも変化することが理解できる。なお、オフセットキャンセル回路１０２Ａの直流利得Ａｖｏｃは、トランジスタＭ９，Ｍ１０のトランスコンダクタンス値と定電流源２０Ａの電流値によって一意に決定される。そして、カットオフ周波数より十分大きい周波数帯においては、先のローパスフィルタの影響を受けないため、差動増幅回路１０１Ａの電圧利得Ａｖが支配的となる。
【００１３】
コモンモードフィードバック回路１０３Ａは、例えば、非特許文献２等において開示され、良く知られている構成のものである。
かかるコモンモードフィードバック回路１０３Ａは、出力端子ＯＵＴ＋，ＯＵＴ−におけるコモン出力レベルを、参照電圧Ｖｒｅｆで設定される所定電圧になるように、差動増幅回路１０１ＡのトランジスタＭ３，Ｍ４のゲート電圧を調整するように構成されたものとなっている。
【００１４】
図６には、図４に示された従来回路において、可変抵抗素子ＶＲ１の抵抗値ＶＲを変化させた場合における電圧利得の周波数特性に関するシミュレーション結果が示されている。
同図において、横軸は対数表示による入力信号の周波数を示し、縦軸は出力ＯＵＴ＋における無効電力のレベルを示すものとなっている。
同図によれば、電圧利得の周波数特性は、ハイパスフィルタの特性となっており、ＶＲが小さいほど無効電力が小さくなる、すなわち、換言すれば、電圧利得は大きくなることが理解できる。
【先行技術文献】
【特許文献】
【００１５】
【非特許文献１】Y. Zheng他著，「A Low Power Noncoherent CMOS UWB Transceiver ICs」，IEEE RFIC Symposium，２００５年，p. 347-350
【非特許文献２】松澤昭著，「ＣＭＯＳ演算増幅器」，電子情報通信学会論文誌Ｃ Vol. J84-C No.5，２００１年，p. 357-373
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記従来回路においては、ＤＣ付近の電圧利得Ａｖｄｃも変化しており、可変抵抗素子ＶＲ１の抵抗値ＶＲが小さいほど電圧利得は大きくなるが、同時にＤＣ付近の電圧利得Ａｖｄｃも上昇し、オフセットキャンセル能力が低下するという問題がある。
【００１７】
本発明は、上記実状に鑑みてなされたもので、オフセットキャンセル能力を維持し、かつ、電圧利得を可変可能とする可変利得増幅器を提供するものである。
【課題を解決するための手段】
【００１８】
上記本発明の目的を達成するため、本発明に係る可変利得増幅器は、
入力信号を差動増幅する差動増幅回路と、前記差動増幅回路の出力信号の所定の低域成分のみを前記差動増幅回路へフィードバックし、前記出力信号の直流成分を除去をするオフセットキャンセル回路とを具備し、
前記オフセットキャンセル回路は、前記所定の低域成分に対するカットオフ周波数を変化させることなく零点の周波数のみを可変可能に構成されてなるものである。
【発明の効果】
【００１９】
本発明によれば、オフセットキャンセル回路のカットオフ周波数は固定のままで、零点の周波数のみを可変することで、差動増幅回路の利得は一定でありながらオフセットキャンセル回路の零点の周波数変化による電圧利得の制限がなされるため、ＤＣ付近の電圧利得は一定のままでカットオフ周波数より十分高い周波数帯においては電圧利得の変更が可能な可変利得増幅器を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態における可変利得増幅器の回路構成例を示す回路図である。
【図２】本発明の実施の形態の可変利得増幅器におけるローパスフィルタの周波数特性を示す特性線図である。
【図３】本発明の実施の形態の可変利得増幅器における電圧利得特性のシミュレーション結果を示す特性線図である。
【図４】従来の可変利得増幅器の回路構成例を示す回路図である。
【図５】従来の可変利得増幅器におけるローパスフィルタの周波数特性を示す特性線図である。
【図６】従来の可変利得増幅器における電圧利得特性のシミュレーション結果を示す特性線図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における利得可変増幅器の回路構成について、図１を参照しつつ説明する。
この利得可変増幅回路は、差動増幅回路１１と、オフセットキャンセル回路１２と、コモンモードフィードバック回路（図１においては「ＣＭＦＢ」と表記）１０３とに大別されて構成されたものとなっている。
【００２２】
差動増幅回路１１は、第１乃至第６のトランジスタ（図１においては、それぞれ「Ｍ１」、「Ｍ２」、「Ｍ３」、「Ｍ４」、「Ｍ５」、「Ｍ６」と表示）１〜６を主たる構成要素として構成されたものとなっている。なお、本発明の実施の形態においては、第１及び第２のトランジスタ１，２と、第５及び第６のトランジスタ５，６は、ｎチャネルＭＯＳトランジスタが用いられており、第３及び第４のトランジスタ３，４は、ｐチャネルＭＯＳトランジスタが用いられている。
【００２３】
第１及び第２トランジスタ１，２は、差動入力部を構成するものとなっており、第１のトランジスタ１のゲートには、入力信号ＩＮ＋が、第２のトランジスタ２のゲートには、入力信号ＩＮ−が、それぞれ印加されるようになっている。
また、第１のトランジスタ１のドレインには、第３のトランジスタ３のドレインが接続されると共に、その接続点には出力端子２２が接続される一方、第２のトランジスタ２のドレインには、第４のトランジスタ４のドレインが接続されると共に、その接続点には出力端子２１が接続されている。
【００２４】
さらに、第１のトランジスタ１のソースは、第５のトランジスタ５のドレイン及び後述するオフセットキャンセル回路１２の第９のトランジスタ９のドレインに接続されている一方、第２のトランジスタ２のソースは、第６のトランジスタ６のドレイン及び後述するオフセットキャンセル回路１２の第１０のトランジスタ９のドレインに接続されている。
そして、第１のトランジスタ１と第５のトランジスタ５の接続点と、第２のトランジスタ２と第６のトランジスタ６の接続点の間には、固定抵抗器（図１においては「Ｒ１」と表記）１５が接続されている。
【００２５】
第３及び第４のトランジスタ３，４は、ゲートが相互に接続されると共に、後述するコモンモードフィードバック回路１０３の出力段に接続されている。
また、第３及び第４のトランジスタ３，４はのソースには、電源電圧ＶＤＤが印加されるようになっている。
かかる第３及び第４のトランジスタ３，４は、差動入力部を構成する第１及び第２のトランジスタ１，２に対して負荷抵抗として動作するものとなっている。
【００２６】
一方、第５及び第６のトランジスタ５，６は、ゲートが相互に接続されて、バイアス電圧ＶＢ１が印加されるようになっている。
また、第５及び第６のトランジスタ５，６のソースは、共にグランドに接続されている。
かかる構成の差動増幅回路１１において、入力信号ＩＮ＋，ＩＮ−に対する電圧利得Ａｖは、第１及び第２のトランジスタ１，２のトランスコンダクタンスをｇｍ、第３及び第４のトランジスタ３，４のソース・ドレイン間の抵抗をｒｏ、固定抵抗器１５の抵抗値をＲとすると、下記する式４により表すことができる。
【００２７】
Ａｖ＝ｇｍ・ｒｏ／（１＋ｇｍ・Ｒ）・・・式４
【００２８】
式４より、差動増幅回路１１の電圧利得は固定であることが理解できる。
なお、固定抵抗器１５は必ずしも必要ではなく、設けない構成としても良い。
【００２９】
次に、オフセットキャンセル回路１２は、差動入力部を構成する第９及び第１０トランジスタ（図１においては、それぞれ「Ｍ９」、「Ｍ１０」と表記）９，１０と、抵抗素子として機能する第７及び第８のトランジスタ（図１においては、それぞれ「Ｍ７」、「Ｍ８」と表記）７，８と、２つの可変容量素子（図１においては、それぞれ「ＶＣ１」、「ＶＣ２」と表記）１８，１９とを主たる構成要素として構成されたものとなっている。
なお、本発明の実施の形態においては、第７乃至第１０のトランジスタ７〜１０は、ｎチャネルＭＯＳトランジスタが用いられている。
【００３０】
まず、第９及び第１０のトランジスタ９，１０は、ソースが相互に接続され、その接続点とグランドとの間には、定電流源２０が接続されている。
また、第９のトランジスタ９のゲートとグランドとの間には、第１の固定容量素子（図１においては「Ｃ１」と表記）１６が、第１０のトランジスタ１０のゲートとグランドとの間には、第２の固定容量素子（図１においては「Ｃ２」と表記）１７が、それぞれ接続されている。
【００３１】
さらに、第９のトランジスタ９のゲートと出力端子２２との間には、第７のトランジスタ７が直列接続されて設けられている。すなわち、第７のトランジスタ７のドレインが出力端子２２に、ソースが第９のトランジスタ９のゲートに、それぞれ接続されている。
同様に、第１０のトランジスタ１０のゲートと出力端子２１との間には、第８のトランジスタ８が直列接続されて設けられている。すなわち、第８のトランジスタ８のドレインが出力端子２１に、ソースが第１０のトランジスタ１０のゲートに、それぞれ接続されている。
【００３２】
そして、第７及び第８のトランジスタ７，８のゲートは相互に接続されて、バイアス電圧ＶＢ２が印加されるようになっている。
さらに、第７のトランジスタ７のドレインと第９のトランジスタ９のゲートの間には、第１の可変容量素子（図１においては「ＶＣ１」と表記）１８が、第８のトランジスタ８のドレインと第１０のトランジスタ１０のゲートの間には、第２の可変容量素子（図１においては「ＶＣ２」と表記）１９が、それぞれ接続されている。
【００３３】
かかる構成において、第７及び第８のトランジスタ７，８は、抵抗素子として作用し、第７のトランジスタ７と第１の固定容量素子１６とが直列接続されてローパスフィルタとして動作する一方、第８のトランジスタ８と第２の固定容量素子１７とが直列接続されてローパスフィルタとして動作するようになっている。
第７及び第８のトランジスタ７，８の抵抗素子としての抵抗値は、１／｛μｎ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｇｓ・Ｖｔｈ）｝となる。
ここで、μｎは電子の移動度、Ｃｏｘは単位面積当たりのゲート容量、Ｗはゲート幅、Ｌはゲート長、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈはしきい値電圧である。
【００３４】
このオフセットキャンセル回路１２においては、出力端子２１，２２に得られる出力信号ＯＵＴ＋，ＯＵＴ−の信号成分の内、ローパスフィルタされたＤＣ成分が、接続点Ａ１、Ｂ１（図１参照）に生じ、第９及び第１０のトランジスタ９，１０からなる差動入力部に入力される。そして、接続点Ａ１、Ｂ１の電圧に応じた電流を、第９及び第１０のトランジスタ９，１０のドレインが、差動増幅回路１１の差動入力部を構成する第１及び第２のトランジスタ１，２のソースから引き出すため、結果としてハイパスフィルタの特性を有するものとなり、ＤＣ成分をカットするオフセットキャンセルの機能を果たすものとなっている。
なお、第１の可変容量素子１８の最大容量値は、第１の固定容量素子１６の容量値より小さい値に設定されており、同様に、第２の可変容量素子１９の最大容量値は、第２の固定容量素子１７の容量値より小さい値に設定されたものとなっている。
【００３５】
次に、コモンモードフィードバック回路１０３は、従来同様の構成を有してなるものである。
すなわち、コモンモードフィードバック回路１０３は、出力端子２１，２２におけるコモン出力レベルを、参照電圧Ｖｒｅｆで設定される所定電圧になるように、差動増幅回路１１の第３及び第４のトランジスタ３，４のゲート電圧を調整するように構成されたものとなっている。
【００３６】
次に、上述した本発明の実施の形態における利得可変増幅器の動作について、主に、オフセットキャンセル動作を中心に説明することとする。
まず、オフセットキャンセル回路１２におけるローパスフィルタの伝達関数は、下記する式５の如くとなる。
【００３７】
Ｔ（ｓ）＝（１＋ｓ・Ｒｔ・ＶＣ）／｛１＋ｓ・Ｒｔ・（ＶＣ＋Ｃ）｝・・・式５
【００３８】
ここで、Ｒｔは第７及び第８のトランジスタ７，８の抵抗値、ＶＣは可変容量素子１８，１９の容量値、Ｃは固定容量素子１６，１７の容量値である。
かかる式５において、Ｃ≫ＶＣの際、式５は下記する式６のように表される。
【００３９】
Ｔ（ｓ）＝（１＋ｓ・Ｒｔ・ＶＣ）／｛１＋ｓ・Ｒｔ・Ｃ）｝・・・式６
【００４０】
かかる場合、カットオフ周波数は、１／（２・π・Ｒｔ・Ｃ）となり、ＲｔもＣも固定であるため、当然の事ながらこのカットオフ周波数は固定となる。
そして、零点の周波数は、１／（２・π・Ｒｔ・ＶＣ）となり、ＶＣを変化させることにより零点の周波数が可変できることとなる。
図２には、第１及び第２の可変容量素子１８，１９の容量ＶＣを変化させた際の出力電圧の変化特性、すなわち、第７のトランジスタ７と第１の固定容量素子１６、及び、第８のトランジスタ８と第２の固定容量素子１７のそれぞれで構成されるローパスフィルタの周波数特性を表した特性線図が示されており、以下、同図について説明する。
【００４１】
同図において、横軸は対数表示による周波数を、縦軸は出力端子２１，２２における電圧レベルを、それぞれ表している。
図２に示された特性から、次述する事が言える。
まず、一般的に差動増幅回路１１における電圧利得は十分大きく、その出力信号ＯＵＴ＋，ＯＵＴ−が、オフセットキャンセル回路１２に構成されたローパスフィルタに入力されているため、カットオフ周波数より十分大きい周波数帯においては、先に述べたローパスフィルタの零点の周波数で電圧利得が制限されることとなる。
【００４２】
一方、カットオフ周波数以下の周波数帯においては、先に説明したように差動増幅回路１１の電圧利得Ａｖは固定で、カットオフ周波数も固定である。また、オフセットキャンセル回路１２の直流利得は、第９及び第１０のトランジスタ９，１０のトランスコンダクタンス値、及び、定電流源２０の電流値Ｉ１によって決定され固定であるため、ＤＣ付近の電圧利得Ａｖｄｃは固定である。
そのため、可変容量素子１８，１９の容量値ＶＣを変えることにより、オフセットキャンセル能力を低下させることなく電圧利得を変えることができる。
さらに、カットオフ周波数を固定にすることにより、電圧利得を変化させても低域での余分な周波数成分（例えば、低周波のノイズ成分など）の電圧利得を抑えることができる。
なお、可変容量素子１８，１９は、例えば、バラクタ・ダイオードを用いても良いし、固定容量素子を複数並列に並べて、スイッチで切り替えるような構成としても良い。また、第７及び第８のトランジスタ７，８は、ｐチャネルのＭＯＳトランジスタを用いても良い。
【００４３】
次に、図３に示された本発明の実施の形態における可変利得増幅器の電圧利得特性のシミュレーション結果が示されており、以下、同図について説明する。
同図は、可変容量素子１８，１９の容量値ＶＣを変化させた場合における電圧利得の周波数特性に関するシミュレーション結果を示すものであり、同図において、横軸は対数表示による入力信号の周波数を、縦軸は出力信号ＯＵＴ＋の無効電力のレベルを示すものとなっている。
【００４４】
同図によれば、可変容量素子１８，１９の容量値ＶＣを変えることにより、ＤＣ付近の電圧利得は変わることなく、カットオフ周波数よりも十分大きい周波数帯においては、電圧利得が可変可能であることが理解できる。
すなわち、図３によれば、容量値ＶＣが小さいほど、オフセットキャンセル回路１２のローパスフィルタにより制限される値が小さくなるため、結果として無効電力が小、換言すれば、電圧利得が大となる一方、逆に容量値ＶＣが大きいほど、オフセットキャンセル回路１２のローパスフィルタにより制限される値が大きくなるため、結果として無効電力が大、換言すれば、電圧利得が小となることが理解できる。
【産業上の利用可能性】
【００４５】
オフセットキャンセル機能の安定した動作が所望される可変利得増幅器に適用できる。
【符号の説明】
【００４６】
１１…差動増幅回路
１２…オフセットキャンセル回路
１８…第１の可変容量素子
１９…第２の可変容量素子
１０３…コモンモードフィードバック回路
【技術分野】
【０００１】
本発明は、可変利得増幅器に係り、特に、無線通信における信号受信装置等で使用される直流オフセットキャンセル機能を備えた可変利得増幅器における直流オフセットキャンセル機能の向上等を図ったものに関する。
【背景技術】
【０００２】
無線通信において、受信方式の一つであるダイレクト・コンバージョン方式やＬｏｗ−ＩＦ方式などを用いた回路にあっては、周波数を下げた後の信号には、直流オフセットが生じているため、信号増幅を行うために、この直流オフセットを除去する必要があり、従来から様々な対策が提案、実用化されている（例えば、非特許文献１等参照）。
例えば、図４には、そのような従来の可変利得増幅器の一構成例が示されており、以下、同図を参照しつつ、この従来回路について説明する。
この可変利得増幅器は、差動増幅回路１０１Ａと、オフセットキャンセル回路１０２Ａと、コモンモードフィードバック（ＣＭＦＢ）回路１０３Ａとに大別されて構成されたものとなっている。
【０００３】
差動増幅回路１０１Ａは、差動入力部を構成するトランジスタＭ１，Ｍ２と、負荷抵抗として動作するトランジスタＭ３，Ｍ４と、定電流源として動作するトランジスタＭ５，Ｍ６と、利得可変用の可変抵抗素子ＶＲ１とを主たる構成要素として構成されたものとなっている。
かかる構成において、トランジスタＭ１のドレインは、出力端子ＯＵＴ＋に、トランジスタＭ２のドレインは、出力端子ＯＵＴ−に、それぞれ接続されており、差動増幅信号が出力されるようになっている。
そして、入力信号ＩＮ＋、ＩＮ−に対する電圧利得Ａｖは、トランジスタＭ１，Ｍ２のトランスコンダクタンスをｇｍ、トランジスタＭ３，Ｍ４のソース・ドレイン間の抵抗をｒｏ、可変抵抗素子ＶＲ１の抵抗値をＶＲとすると、下記する式１により表される。
【０００４】
Ａｖ＝ｇｍ×ｒｏ／（１＋ｇｍ×ＶＲ）・・・式１
【０００５】
すなわち、差動増幅回路の電圧利得Ａｖは、可変抵抗素子ＶＲ１の抵抗値ＶＲを変化させることにより可変可能であるということができる。
【０００６】
オフセットキャンセル回路１０２Ａは、差動入力部を構成するトランジスタＭ９，Ｍ１０と、抵抗として動作するトランジスタＭ７，Ｍ８と、固定容量素子Ｃ１，Ｃ２を主たる構成要素として構成されたものとなっている。
抵抗として作用するトランジスタＭ７，Ｍ８は、固定容量素子Ｃ１，Ｃ２と直列接続されることで、ローパスフィルタとして動作するようになっており、例えば、図５に示されたような特性を示すものとなっている。
そして、出力端子ＯＵＴ＋，ＯＵＴ−に生じた出力信号の内、ローパスフィルタされたＤＣ（直流）成分が、トランジスタＭ９と固定容量素子Ｃ１及びトランジスタＭ７との相互の接続点Ａ２、トランジスタＭ１０と固定容量素子Ｃ２及びトランジスタＭ８との相互の接続点Ｂ２に生じ、トランジスタＭ９，Ｍ１０からなる差動入力部に入力されるようになっている。
【０００７】
かかる入力が生ずると、接続点Ａ２，Ｂ２における電圧に応じた電流を、トランジスタＭ９，Ｍ１０のドレインが差動増幅回路１０１Ａの差動入力部のトランジスタＭ１，Ｍ２のソースから引き出すため、結果としてオフセットキャンセル回路１０２Ａは、ハイパスフィルタの特性を有し、ＤＣ成分がカットされるようになっている。
【０００８】
ここで、トランジスタＭ７，Ｍ８と容量素子Ｃ１，Ｃ２で構成されるローパスフィルタの伝達関数は、下記する式２のように表される。
【０００９】
Ｔ（ｓ）＝１／（１＋ｓ・Ｒｔ・Ｃ）・・・式２
【００１０】
式２において、ＲｔはトランジスタＭ７，Ｍ８の抵抗値、Ｃは容量素子Ｃ１，Ｃ２の容量値である。
カットオフ周波数以下のＤＣ付近の周波数帯においては、オフセットキャンセル回路１０２Ａが機能し、オフセットキャンセル回路１０２Ａの直流利得をＡｖｏｃとすると、オフセットキャンセル能力、すなわち、ＤＣ付近の電圧利得Ａｖｄｃは、下記する式３のようになる。
【００１１】
Ａｖｄｃ＝Ａｖ／（１＋Ａｖｏｃ・Ａｖ）・・・式３
【００１２】
ここで、Ａｖは、差動増幅回路１０１Ａの電圧利得である。
この式３より、Ａｖの変化によりＡｖｄｃも変化することが理解できる。なお、オフセットキャンセル回路１０２Ａの直流利得Ａｖｏｃは、トランジスタＭ９，Ｍ１０のトランスコンダクタンス値と定電流源２０Ａの電流値によって一意に決定される。そして、カットオフ周波数より十分大きい周波数帯においては、先のローパスフィルタの影響を受けないため、差動増幅回路１０１Ａの電圧利得Ａｖが支配的となる。
【００１３】
コモンモードフィードバック回路１０３Ａは、例えば、非特許文献２等において開示され、良く知られている構成のものである。
かかるコモンモードフィードバック回路１０３Ａは、出力端子ＯＵＴ＋，ＯＵＴ−におけるコモン出力レベルを、参照電圧Ｖｒｅｆで設定される所定電圧になるように、差動増幅回路１０１ＡのトランジスタＭ３，Ｍ４のゲート電圧を調整するように構成されたものとなっている。
【００１４】
図６には、図４に示された従来回路において、可変抵抗素子ＶＲ１の抵抗値ＶＲを変化させた場合における電圧利得の周波数特性に関するシミュレーション結果が示されている。
同図において、横軸は対数表示による入力信号の周波数を示し、縦軸は出力ＯＵＴ＋における無効電力のレベルを示すものとなっている。
同図によれば、電圧利得の周波数特性は、ハイパスフィルタの特性となっており、ＶＲが小さいほど無効電力が小さくなる、すなわち、換言すれば、電圧利得は大きくなることが理解できる。
【先行技術文献】
【特許文献】
【００１５】
【非特許文献１】Y. Zheng他著，「A Low Power Noncoherent CMOS UWB Transceiver ICs」，IEEE RFIC Symposium，２００５年，p. 347-350
【非特許文献２】松澤昭著，「ＣＭＯＳ演算増幅器」，電子情報通信学会論文誌Ｃ Vol. J84-C No.5，２００１年，p. 357-373
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記従来回路においては、ＤＣ付近の電圧利得Ａｖｄｃも変化しており、可変抵抗素子ＶＲ１の抵抗値ＶＲが小さいほど電圧利得は大きくなるが、同時にＤＣ付近の電圧利得Ａｖｄｃも上昇し、オフセットキャンセル能力が低下するという問題がある。
【００１７】
本発明は、上記実状に鑑みてなされたもので、オフセットキャンセル能力を維持し、かつ、電圧利得を可変可能とする可変利得増幅器を提供するものである。
【課題を解決するための手段】
【００１８】
上記本発明の目的を達成するため、本発明に係る可変利得増幅器は、
入力信号を差動増幅する差動増幅回路と、前記差動増幅回路の出力信号の所定の低域成分のみを前記差動増幅回路へフィードバックし、前記出力信号の直流成分を除去をするオフセットキャンセル回路とを具備し、
前記オフセットキャンセル回路は、前記所定の低域成分に対するカットオフ周波数を変化させることなく零点の周波数のみを可変可能に構成されてなるものである。
【発明の効果】
【００１９】
本発明によれば、オフセットキャンセル回路のカットオフ周波数は固定のままで、零点の周波数のみを可変することで、差動増幅回路の利得は一定でありながらオフセットキャンセル回路の零点の周波数変化による電圧利得の制限がなされるため、ＤＣ付近の電圧利得は一定のままでカットオフ周波数より十分高い周波数帯においては電圧利得の変更が可能な可変利得増幅器を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態における可変利得増幅器の回路構成例を示す回路図である。
【図２】本発明の実施の形態の可変利得増幅器におけるローパスフィルタの周波数特性を示す特性線図である。
【図３】本発明の実施の形態の可変利得増幅器における電圧利得特性のシミュレーション結果を示す特性線図である。
【図４】従来の可変利得増幅器の回路構成例を示す回路図である。
【図５】従来の可変利得増幅器におけるローパスフィルタの周波数特性を示す特性線図である。
【図６】従来の可変利得増幅器における電圧利得特性のシミュレーション結果を示す特性線図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における利得可変増幅器の回路構成について、図１を参照しつつ説明する。
この利得可変増幅回路は、差動増幅回路１１と、オフセットキャンセル回路１２と、コモンモードフィードバック回路（図１においては「ＣＭＦＢ」と表記）１０３とに大別されて構成されたものとなっている。
【００２２】
差動増幅回路１１は、第１乃至第６のトランジスタ（図１においては、それぞれ「Ｍ１」、「Ｍ２」、「Ｍ３」、「Ｍ４」、「Ｍ５」、「Ｍ６」と表示）１〜６を主たる構成要素として構成されたものとなっている。なお、本発明の実施の形態においては、第１及び第２のトランジスタ１，２と、第５及び第６のトランジスタ５，６は、ｎチャネルＭＯＳトランジスタが用いられており、第３及び第４のトランジスタ３，４は、ｐチャネルＭＯＳトランジスタが用いられている。
【００２３】
第１及び第２トランジスタ１，２は、差動入力部を構成するものとなっており、第１のトランジスタ１のゲートには、入力信号ＩＮ＋が、第２のトランジスタ２のゲートには、入力信号ＩＮ−が、それぞれ印加されるようになっている。
また、第１のトランジスタ１のドレインには、第３のトランジスタ３のドレインが接続されると共に、その接続点には出力端子２２が接続される一方、第２のトランジスタ２のドレインには、第４のトランジスタ４のドレインが接続されると共に、その接続点には出力端子２１が接続されている。
【００２４】
さらに、第１のトランジスタ１のソースは、第５のトランジスタ５のドレイン及び後述するオフセットキャンセル回路１２の第９のトランジスタ９のドレインに接続されている一方、第２のトランジスタ２のソースは、第６のトランジスタ６のドレイン及び後述するオフセットキャンセル回路１２の第１０のトランジスタ９のドレインに接続されている。
そして、第１のトランジスタ１と第５のトランジスタ５の接続点と、第２のトランジスタ２と第６のトランジスタ６の接続点の間には、固定抵抗器（図１においては「Ｒ１」と表記）１５が接続されている。
【００２５】
第３及び第４のトランジスタ３，４は、ゲートが相互に接続されると共に、後述するコモンモードフィードバック回路１０３の出力段に接続されている。
また、第３及び第４のトランジスタ３，４はのソースには、電源電圧ＶＤＤが印加されるようになっている。
かかる第３及び第４のトランジスタ３，４は、差動入力部を構成する第１及び第２のトランジスタ１，２に対して負荷抵抗として動作するものとなっている。
【００２６】
一方、第５及び第６のトランジスタ５，６は、ゲートが相互に接続されて、バイアス電圧ＶＢ１が印加されるようになっている。
また、第５及び第６のトランジスタ５，６のソースは、共にグランドに接続されている。
かかる構成の差動増幅回路１１において、入力信号ＩＮ＋，ＩＮ−に対する電圧利得Ａｖは、第１及び第２のトランジスタ１，２のトランスコンダクタンスをｇｍ、第３及び第４のトランジスタ３，４のソース・ドレイン間の抵抗をｒｏ、固定抵抗器１５の抵抗値をＲとすると、下記する式４により表すことができる。
【００２７】
Ａｖ＝ｇｍ・ｒｏ／（１＋ｇｍ・Ｒ）・・・式４
【００２８】
式４より、差動増幅回路１１の電圧利得は固定であることが理解できる。
なお、固定抵抗器１５は必ずしも必要ではなく、設けない構成としても良い。
【００２９】
次に、オフセットキャンセル回路１２は、差動入力部を構成する第９及び第１０トランジスタ（図１においては、それぞれ「Ｍ９」、「Ｍ１０」と表記）９，１０と、抵抗素子として機能する第７及び第８のトランジスタ（図１においては、それぞれ「Ｍ７」、「Ｍ８」と表記）７，８と、２つの可変容量素子（図１においては、それぞれ「ＶＣ１」、「ＶＣ２」と表記）１８，１９とを主たる構成要素として構成されたものとなっている。
なお、本発明の実施の形態においては、第７乃至第１０のトランジスタ７〜１０は、ｎチャネルＭＯＳトランジスタが用いられている。
【００３０】
まず、第９及び第１０のトランジスタ９，１０は、ソースが相互に接続され、その接続点とグランドとの間には、定電流源２０が接続されている。
また、第９のトランジスタ９のゲートとグランドとの間には、第１の固定容量素子（図１においては「Ｃ１」と表記）１６が、第１０のトランジスタ１０のゲートとグランドとの間には、第２の固定容量素子（図１においては「Ｃ２」と表記）１７が、それぞれ接続されている。
【００３１】
さらに、第９のトランジスタ９のゲートと出力端子２２との間には、第７のトランジスタ７が直列接続されて設けられている。すなわち、第７のトランジスタ７のドレインが出力端子２２に、ソースが第９のトランジスタ９のゲートに、それぞれ接続されている。
同様に、第１０のトランジスタ１０のゲートと出力端子２１との間には、第８のトランジスタ８が直列接続されて設けられている。すなわち、第８のトランジスタ８のドレインが出力端子２１に、ソースが第１０のトランジスタ１０のゲートに、それぞれ接続されている。
【００３２】
そして、第７及び第８のトランジスタ７，８のゲートは相互に接続されて、バイアス電圧ＶＢ２が印加されるようになっている。
さらに、第７のトランジスタ７のドレインと第９のトランジスタ９のゲートの間には、第１の可変容量素子（図１においては「ＶＣ１」と表記）１８が、第８のトランジスタ８のドレインと第１０のトランジスタ１０のゲートの間には、第２の可変容量素子（図１においては「ＶＣ２」と表記）１９が、それぞれ接続されている。
【００３３】
かかる構成において、第７及び第８のトランジスタ７，８は、抵抗素子として作用し、第７のトランジスタ７と第１の固定容量素子１６とが直列接続されてローパスフィルタとして動作する一方、第８のトランジスタ８と第２の固定容量素子１７とが直列接続されてローパスフィルタとして動作するようになっている。
第７及び第８のトランジスタ７，８の抵抗素子としての抵抗値は、１／｛μｎ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｇｓ・Ｖｔｈ）｝となる。
ここで、μｎは電子の移動度、Ｃｏｘは単位面積当たりのゲート容量、Ｗはゲート幅、Ｌはゲート長、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈはしきい値電圧である。
【００３４】
このオフセットキャンセル回路１２においては、出力端子２１，２２に得られる出力信号ＯＵＴ＋，ＯＵＴ−の信号成分の内、ローパスフィルタされたＤＣ成分が、接続点Ａ１、Ｂ１（図１参照）に生じ、第９及び第１０のトランジスタ９，１０からなる差動入力部に入力される。そして、接続点Ａ１、Ｂ１の電圧に応じた電流を、第９及び第１０のトランジスタ９，１０のドレインが、差動増幅回路１１の差動入力部を構成する第１及び第２のトランジスタ１，２のソースから引き出すため、結果としてハイパスフィルタの特性を有するものとなり、ＤＣ成分をカットするオフセットキャンセルの機能を果たすものとなっている。
なお、第１の可変容量素子１８の最大容量値は、第１の固定容量素子１６の容量値より小さい値に設定されており、同様に、第２の可変容量素子１９の最大容量値は、第２の固定容量素子１７の容量値より小さい値に設定されたものとなっている。
【００３５】
次に、コモンモードフィードバック回路１０３は、従来同様の構成を有してなるものである。
すなわち、コモンモードフィードバック回路１０３は、出力端子２１，２２におけるコモン出力レベルを、参照電圧Ｖｒｅｆで設定される所定電圧になるように、差動増幅回路１１の第３及び第４のトランジスタ３，４のゲート電圧を調整するように構成されたものとなっている。
【００３６】
次に、上述した本発明の実施の形態における利得可変増幅器の動作について、主に、オフセットキャンセル動作を中心に説明することとする。
まず、オフセットキャンセル回路１２におけるローパスフィルタの伝達関数は、下記する式５の如くとなる。
【００３７】
Ｔ（ｓ）＝（１＋ｓ・Ｒｔ・ＶＣ）／｛１＋ｓ・Ｒｔ・（ＶＣ＋Ｃ）｝・・・式５
【００３８】
ここで、Ｒｔは第７及び第８のトランジスタ７，８の抵抗値、ＶＣは可変容量素子１８，１９の容量値、Ｃは固定容量素子１６，１７の容量値である。
かかる式５において、Ｃ≫ＶＣの際、式５は下記する式６のように表される。
【００３９】
Ｔ（ｓ）＝（１＋ｓ・Ｒｔ・ＶＣ）／｛１＋ｓ・Ｒｔ・Ｃ）｝・・・式６
【００４０】
かかる場合、カットオフ周波数は、１／（２・π・Ｒｔ・Ｃ）となり、ＲｔもＣも固定であるため、当然の事ながらこのカットオフ周波数は固定となる。
そして、零点の周波数は、１／（２・π・Ｒｔ・ＶＣ）となり、ＶＣを変化させることにより零点の周波数が可変できることとなる。
図２には、第１及び第２の可変容量素子１８，１９の容量ＶＣを変化させた際の出力電圧の変化特性、すなわち、第７のトランジスタ７と第１の固定容量素子１６、及び、第８のトランジスタ８と第２の固定容量素子１７のそれぞれで構成されるローパスフィルタの周波数特性を表した特性線図が示されており、以下、同図について説明する。
【００４１】
同図において、横軸は対数表示による周波数を、縦軸は出力端子２１，２２における電圧レベルを、それぞれ表している。
図２に示された特性から、次述する事が言える。
まず、一般的に差動増幅回路１１における電圧利得は十分大きく、その出力信号ＯＵＴ＋，ＯＵＴ−が、オフセットキャンセル回路１２に構成されたローパスフィルタに入力されているため、カットオフ周波数より十分大きい周波数帯においては、先に述べたローパスフィルタの零点の周波数で電圧利得が制限されることとなる。
【００４２】
一方、カットオフ周波数以下の周波数帯においては、先に説明したように差動増幅回路１１の電圧利得Ａｖは固定で、カットオフ周波数も固定である。また、オフセットキャンセル回路１２の直流利得は、第９及び第１０のトランジスタ９，１０のトランスコンダクタンス値、及び、定電流源２０の電流値Ｉ１によって決定され固定であるため、ＤＣ付近の電圧利得Ａｖｄｃは固定である。
そのため、可変容量素子１８，１９の容量値ＶＣを変えることにより、オフセットキャンセル能力を低下させることなく電圧利得を変えることができる。
さらに、カットオフ周波数を固定にすることにより、電圧利得を変化させても低域での余分な周波数成分（例えば、低周波のノイズ成分など）の電圧利得を抑えることができる。
なお、可変容量素子１８，１９は、例えば、バラクタ・ダイオードを用いても良いし、固定容量素子を複数並列に並べて、スイッチで切り替えるような構成としても良い。また、第７及び第８のトランジスタ７，８は、ｐチャネルのＭＯＳトランジスタを用いても良い。
【００４３】
次に、図３に示された本発明の実施の形態における可変利得増幅器の電圧利得特性のシミュレーション結果が示されており、以下、同図について説明する。
同図は、可変容量素子１８，１９の容量値ＶＣを変化させた場合における電圧利得の周波数特性に関するシミュレーション結果を示すものであり、同図において、横軸は対数表示による入力信号の周波数を、縦軸は出力信号ＯＵＴ＋の無効電力のレベルを示すものとなっている。
【００４４】
同図によれば、可変容量素子１８，１９の容量値ＶＣを変えることにより、ＤＣ付近の電圧利得は変わることなく、カットオフ周波数よりも十分大きい周波数帯においては、電圧利得が可変可能であることが理解できる。
すなわち、図３によれば、容量値ＶＣが小さいほど、オフセットキャンセル回路１２のローパスフィルタにより制限される値が小さくなるため、結果として無効電力が小、換言すれば、電圧利得が大となる一方、逆に容量値ＶＣが大きいほど、オフセットキャンセル回路１２のローパスフィルタにより制限される値が大きくなるため、結果として無効電力が大、換言すれば、電圧利得が小となることが理解できる。
【産業上の利用可能性】
【００４５】
オフセットキャンセル機能の安定した動作が所望される可変利得増幅器に適用できる。
【符号の説明】
【００４６】
１１…差動増幅回路
１２…オフセットキャンセル回路
１８…第１の可変容量素子
１９…第２の可変容量素子
１０３…コモンモードフィードバック回路
【特許請求の範囲】
【請求項１】
入力信号を差動増幅する差動増幅回路と、前記差動増幅回路の出力信号の所定の低域成分のみを前記差動増幅回路へフィードバックし、前記出力信号の直流成分を除去をするオフセットキャンセル回路とを具備し、
前記オフセットキャンセル回路は、前記所定の低域成分に対するカットオフ周波数を変化させることなく零点の周波数のみを可変可能に構成されてなることを特徴とする可変利得増幅器。
【請求項２】
前記オフセットキャンセル回路は、差動増幅を行うよう接続された２つのトランジスタからなる差動入力部と、前記差動入力部の反転入力端子と前記差動増幅回路の一方の出力端子の間に接続された第１の抵抗素子と、前記差動入力部の非反転入力端子と前記差動増幅回路の他方の出力端子の間に接続された第２の抵抗素子と、前記第１の抵抗素子とグランドとの間に接続された第１の固定容量素子と、前記第１の抵抗素子に並列に接続された第１の可変容量素子と、前記第２の抵抗素子とグランドとの間に接続された第２の固定容量素子と、前記第２の抵抗素子に並列に接続された第２の可変容量素子とを具備してなり、前記第１の可変容量素子の容量値は、前記第１の固定容量素子の容量値より小さく、かつ、前記第２の可変容量素子の容量値は、前記第２の固定容量素子の容量値より小さく、それぞれ設定されてなることを特徴とする請求項１記載の可変利得増幅器。
【請求項１】
入力信号を差動増幅する差動増幅回路と、前記差動増幅回路の出力信号の所定の低域成分のみを前記差動増幅回路へフィードバックし、前記出力信号の直流成分を除去をするオフセットキャンセル回路とを具備し、
前記オフセットキャンセル回路は、前記所定の低域成分に対するカットオフ周波数を変化させることなく零点の周波数のみを可変可能に構成されてなることを特徴とする可変利得増幅器。
【請求項２】
前記オフセットキャンセル回路は、差動増幅を行うよう接続された２つのトランジスタからなる差動入力部と、前記差動入力部の反転入力端子と前記差動増幅回路の一方の出力端子の間に接続された第１の抵抗素子と、前記差動入力部の非反転入力端子と前記差動増幅回路の他方の出力端子の間に接続された第２の抵抗素子と、前記第１の抵抗素子とグランドとの間に接続された第１の固定容量素子と、前記第１の抵抗素子に並列に接続された第１の可変容量素子と、前記第２の抵抗素子とグランドとの間に接続された第２の固定容量素子と、前記第２の抵抗素子に並列に接続された第２の可変容量素子とを具備してなり、前記第１の可変容量素子の容量値は、前記第１の固定容量素子の容量値より小さく、かつ、前記第２の可変容量素子の容量値は、前記第２の固定容量素子の容量値より小さく、それぞれ設定されてなることを特徴とする請求項１記載の可変利得増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−７４４６０（Ｐ２０１３−７４４６０Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１１９４９（Ｐ２０１１−２１１９４９）
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
[ Back to top ]