周波数合成器
要約書なし。
【発明の詳細な説明】
【技術分野】
本発明は、周波数の基準となる基準信号に同期した所望の周波数の信号を生成する周波数合成器に関する。
【背景技術】
位相同期ループ（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）は、高度に進展した電子回路技術およびディジタル信号処理技術が適用されることによって、下記の利点が安定に、かつ相乗的に実現されるために、家電製品だけではなく、高い精度で安定に同期が維持されるべき幹線系の通信網および通信装置にも多く搭載されている。
・ ディジタル領域において、広範な帯域に対する柔軟な適応が容易に達成される。
・ 温度、電源電圧その他の環境条件の変化や相異に対する柔軟な適応が可能である。
・ 主要部のＩＣ化が容易である。
・ 調整が容易である。
・ 諸元の精度が著しく高くなくても、所望の性能が安定に達成され、かつ維持される。
図１０は、位相同期ループが備えられた周波数合成器の第一の構成例を示す図である。
図において、位相比較器（ＤＰＤ：Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ）４１の一方の入力には、定常的に標準の周波数ｆｒ（ここでは、簡単のため、「８キロヘルツ」であると仮定する。）を有する基準信号が入力され、その位相比較器４１の出力はディジタル信号処理部（ＤＳＰ：Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）４２を介して電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｉｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）４３の入力に接続される。この電圧制御発振器４３の出力には所望の周波数Ｆ（ここでは、簡単のため、「３．２４メガヘルツ」であると仮定する。）の出力信号が得られ、その出力信号はプリスケーラ４４およびクロック信号生成部４５の入力に分配される。このプリスケーラ４４の出力は位相比較器４１の他方の入力に接続され、かつクロック信号生成部４５の出力はその位相比較器４１のクロック端子に接続される。
このような周波数合成器では、クロック信号生成部４５は、電圧制御発振器４３によって出力された出力信号を既定の逓倍率ｍ（＝２４＝７７．７６×１０６／（３．２４×１０６））で逓倍することによって、既定の周波数ｆｃ（ここでは、「７７．７６メガヘルツ」であると仮定する。）のクロック信号を生成する。
また、プリスケーラ４４は、上述した出力信号を既定の分周比ｄ（＝４０５＝３．２４×１０６／（８×１０３））で分周することによって「帰還信号」を生成する。
位相比較器４１は、このクロック信号の前縁（または後縁）の時点における基準信号と帰還信号との位相の差Δθを検出する。
ディジタル信号処理部４２は、基準信号の周期（＝１／ｆｒ）の３２倍に等しい時間τ（＝４ミリ秒＝１／（８×１０３）×３２）の周期（以下、「積分期間」という。）毎に、このようにして検出された位相の差Δθの列を積分し、その積分の結果に含まれる不要な高調波の成分を除去することによって、電圧制御発振器４３に与えられるべき制御信号の瞬時値Ｖｃをその位相の差Δθが圧縮される値に維持する。
したがって、電圧制御発振器３２によって生成される出力信号の周波数Ｆは、上述した基準信号の周波数ｆｒが所望の値に精度よく維持され、かつプリスケーラ４４とクロック信号生成部４５とにそれぞれ適正な分周比ｄと逓倍率ｍとが設定される限り、所望の値Ｆ（＝３．２４メガヘルツ）に精度よく、安定に維持される。
図１１は、位相同期ループが備えられた周波数合成器の第二の構成例を示す図である。
図１１に示す周波数合成器の構成は、図１０に示す周波数合成器（以下、「第一の従来例」という。）の構成とは、下記の点で異なる。
・ ディジタル信号処理部４２に代えてディジタル信号処理部（ＤＳＰ）４２Ａが備えられ、かつクロック信号生成部４５に代えてクロック信号生成部４５Ａが備えられる。
・ 局部基準信号発振器（ＯＳＣ）５１が備えられる。
・ クロック信号生成部４５Ａの入力には、電圧制御発振器４３の出力ではなく、局部基準信号発振器５１の出力が接続される。
・ ディジタル信号処理部４２Ａと局部基準信号発振器５１との出力にそれぞれ接続された２つの入力を有し、後段に縦続接続された低域フィルタ（ＬＰＦ）５２と共に、既述の電圧制御発振器４３を代替する直接周波数合成部（ＤＤＳ）５３が備えられる。
このような構成の周波数合成器（以下、「第二の従来例」という。）では、クロック信号生成部４５Ａは、局部基準信号発振器５１によって生成される局部基準信号（ここでは、簡単のため、周波数がｆＬであると仮定する。）をその局部基準信号の周波数に適合した分周比ｄ′で分周することによって、既述の周波数ｆｃのクロック信号を生成する。
また、ディジタル信号処理部４２Ａは、直接周波数合成部（ＤＤＳ）５３の特性に適合し、その直接周波数合成部５３と低域フィルタ５２とによって生成される出力信号の周波数Ｆが所望の値に維持される値の列として、その直接周波数合成部５３に既述の制御信号の瞬時値Ｖｃを与える。
したがって、出力信号の周波数は、第一の従来例と同様に、所望の値Ｆに精度よく、安定に維持される。
ところで、上述した第一の従来例では、例えば、出力信号の周波数Ｆの精度や安定度の向上は、位相比較器４１によって検出される位相の差Δθの精度が十分に高くなければ達成されず、そのためには、この位相比較器４１に与えられるクロック信号の周波数ｆｃが高い値に設定されなければならなかった。
しかし、このようなクロック信号の周波数ｆｃが高い値に設定されるためには、クロック信号生成部４５、４５Ａにはその周波数ｆｃが十分に達成される程度に高い周波数で動作する素子や回路が適用されなければならない。
したがって、実際には、出力信号の周波数の精度の向上は、コスト、消費電力、熱設計その他の制約に阻まれて、実現が困難である場合が多かった。
さらに、第一の従来例では、既述のクロック信号は、出力信号が直接分周（あるいは逓倍）されることによって生成されるために、例えば、基準信号の周波数ｆｒがシフトし、あるいは変動した場合であっても、このような不適正な値の周波数に比例した値に保たれる。
したがって、基準信号の周波数ｆｒの正規性の判別は、別途監視する手段が付加されなければ、困難であった。
【発明の開示】
本発明は、構成が大幅に複雑化することなく、安価に性能が高められ、その性能が安定に維持される周波数合成器を提供することを目的とする。
また、本発明の目的は、クロック信号の周波数が大幅に大きな値に設定されなくても、間接周波数合成の精度が高められる点にある。
なお、本願明細書では、「間接周波数合成」とは、『基準の周波数を与える信号に逓倍、分周、周波数変換、濾波の組み合わせとして達成される処理を施すことによって周波数の和、差、積、商として所望の周波数を得る「直接周波数合成」』ではなく、その信号と出力信号との位相差を最小化する位相同期ループを介して間接的にその出力信号の周波数を所望の周波数に設定する「周波数合成」を意味する。
さらに、本発明の目的は、出力信号の周波数が安定に精度よく所望の値に維持される点にある。
また、本発明の目的は、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される点にある。
さらに、本発明の目的は、間接周波数合成の過程で、基準信号に対する位相同期が安価に、かつ安定に維持される点にある。
また、本発明の目的は、出力信号の周波数が所望の値に精度よく安定に維持される点にある。
さらに、本発明の目的は、帰還路の構成に対する柔軟な適応が図られ、かつ位相同期ループの正常な応答が安定に維持される点にある。
また、本発明の目的は、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される点にある。
さらに、本発明の目的は、周波数合成手段の多様な構成や特性に対する適応に併せて、多様なシステムや機器に対する本発明の適用が可能となる点にある。
また、本発明の目的は、位相同期ループを介して行われる間接周波数合成の下で出力信号が安定に精度よく生成される点にある。
さらに、本発明の目的は、構成の複雑化とコストの増加とを伴うことなく、本発明が適用されたシステムや機器の性能が高められ、かつ信頼性が高く維持される点にある。
上述した目的は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成が行われ、その結果として生成された出力信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、この位相の差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、クロック信号の周波数が維持される点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、その基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
また、上述した目的は、クロック信号の生成が間接周波数合成に適用される周波数の基準を局部的に与える標準信号に施される周波数合成によって達成される点で、上記の周波数合成器と異なる周波数合成器によって達成される。
このような周波数合成器では、基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、その基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
さらに、上述した目的は、基準信号の周波数の偏差と、既述の位相の差が圧縮される頻度を示す第二の周波数以下の閾値とが比較され、前者が後者以下であるときには出力信号に、前者が後者を上回るときには、間接周波数合成に適用される周波数の基準を局部的に与える標準信号に、それぞれ周波数合成が施されることによってクロック信号が生成される点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、既述の間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
また、上述した目的は、既述の位相の差が圧縮される頻度を示す第二の周波数以下の既定値を基準信号の周波数の偏差が上回る値域に、間接周波数合成の合成比が属するときには出力信号に、この値域にその合成比が属さないときには、間接周波数合成の周波数の基準を局部的に与える標準信号に、それぞれ周波数合成が施されることによってクロック信号が生成される点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、既述の間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
さらに、上述した目的は、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置宛に、その基準信号の周波数の偏差を引き渡し、その装置によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置によって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
また、上述した目的は、出力信号を生成する間接周波数合成の合成比に基づいて、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置宛に、その合成比を引き渡し、この装置によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置によって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
さらに、上述した目的は、基準信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、出力信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく好適な値に保たれる。
また、上述した目的は、出力信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、出力信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく好適な値に保たれる。
さらに、上述した目的は、出力信号を生成する間接周波数合成に先行して、基準信号の成分の内、その基準信号の周波数の公称値と第二の周波数との和と差との双方、もしくは何れか一方に該当する周波数の成分を抑圧する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号に、その基準信号の周波数より既述の第二の周波数に亘って低い周波数、あるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
また、上述した目的は、間接周波数合成を実現する帰還路で、出力信号の成分の内、基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と第二の周波数との和と差との双方、もしくは何れか一方に該当する特定の周波数の成分を抑圧する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、上述した帰還信号に、その帰還信号の周波数の標準値より第二の周波数に亘って低い周波数、あるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
さらに、上述した目的は、出力信号を帰還信号に変換する過程で、特定の周波数の成分を抑圧する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、帰還信号に含まれ、その帰還信号の周波数の標準値より第二の周波数に亘って低い周波数、あるいは高い周波数の成分は、既述の帰還路においてこの帰還信号の占有帯域と異なる周波数帯で抑圧される。
また、上述した目的は、第一の周波数が基準信号の周波数と出力信号の周波数の公称値との公倍数である点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、位相同期ループにおいて基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに同じ位相の列として得られる。
さらに、上述した目的は、既述の位相の差が圧縮される頻度を示す第二の周波数が基準信号の周波数の整数倍の値である点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、位相同期ループにおいて基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに与えられる位相の列として得られる。
また、上述した目的は、第一の整数が間接周波数合成の精度の低下が許容される程度に大きな値に設定された点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、出力信号の生成を実現する間接周波数合成は、柔軟に、かつ多様な形態で実現される。
さらに、上述した目的は、第二の整数が間接周波数合成の精度の低下が許容される程度に小さな値に設定された点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、その基準信号と帰還信号との位相の差が位相同期ループにおいて求められるべき周期を示すクロック信号の周波数は、所望の高い値に設定される。
また、上述した目的は、標準信号、または選択手段によって選択された標準信号に対する位相の偏差を第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいてクロック信号を生成する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、上述した帯域における標準信号とクロック信号との位相の比較を実現するためにこれらの標準信号およびクロック信号の個々の分周に適用されるべき分周比は、同様の位相の比較が第二の周波数を含む帯域で行われる場合に比べて、小さな値に設定される。
【図面の簡単な説明】
図１は、本発明にかかわる周波数合成器の第一の原理ブロック図である。
図２は、本発明にかかわる周波数合成器の第二の原理ブロック図である。
図３は、本発明にかかわる周波数合成器の第三の原理ブロック図である。
図４は、本発明にかかわる周波数合成器の第四の原理ブロック図である。
図５は、本発明にかかわる周波数合成器の第五の原理ブロック図である。
図６は、本発明にかかわる周波数合成器の第六の原理ブロック図である。
図７は、本発明の第一ないし第三の実施形態を示す図である。
図８は、本発明の第四の実施形態を示す図である。
図９は、本発明の第五の実施形態を示す図である。
図１０は、従来の周波数合成器の第一の構成例を示す図である。
図１１は、従来の周波数合成器の第二の構成例を示す図である。
【発明を実施するための最良の形態】
まず、図１〜図６を参照して本発明にかかわる周波数合成器の原理を説明する。
図１は、本発明にかかわる周波数合成器の第一の原理ブロック図である。
図１に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第一の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。クロック生成手段１２は、出力信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号に対して位相同期が図られるために、周波数合成手段１１によってその基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、上述した基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
したがって、クロック信号の周波数が大幅に大きな値に設定されなくても、周波数合成手段１１によって行われる間接周波数合成の精度が高められる。
図２は、本発明にかかわる周波数合成器の第二の原理ブロック図である。
図２に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２Ａ、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第二の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮される間接周波数合成を行い、この出力信号を生成する。クロック生成手段１２Ａは、間接周波数合成に適用される周波数の基準を局部的に与える標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号に対して位相同期が図られるために、周波数合成手段１１によってその基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、上述した基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
したがって、クロック信号の周波数が大幅に大きな値に設定されなくても、周波数合成手段１１によって行われる間接周波数合成の精度が高められる。
図３は、本発明にかかわる周波数合成器の第三の原理ブロック図である。
図３に示す周波数合成器は、周波数合成手段１１、選択手段１３、クロック生成手段１２Ｂ、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第三の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。選択手段１３は、基準信号の周波数の偏差と、上述した位相の差が圧縮される頻度を示す第二の周波数以下の閾値とを比較し、前者が後者以下であるときに出力信号を選択し、かつ前者が後者を上回るときに、間接周波数合成に適用される周波数の基準を局部的に与える標準信号を選択する。クロック生成手段１２Ｂは、選択手段１３によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、周波数合成手段１１によって行われる間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
したがって、出力信号の周波数は、安定に精度よく所望の値に維持される。
図４は、本発明にかかわる周波数合成器の第四の原理ブロック図である。
図４に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２Ｃ、選択手段１３Ａ、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第四の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。選択手段１３Ａは、差が圧縮される頻度を示す第二の周波数以下の既定値を基準信号の周波数の偏差が上回る値域に、周波数合成手段１１によって間接周波数合成が行われる合成比が属するときに出力信号を選択し、この値域にその合成比が属さないときに、間接周波数合成の周波数の基準を局部的に与える標準信号を選択する。クロック生成手段１２Ｃは、選択手段１３Ａによって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、周波数合成手段１１によって行われる間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
したがって、出力信号の周波数は、安定に精度よく所望の値に維持される。
図５は、本発明にかかわる周波数合成器の第五の原理ブロック図である。
図５に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２Ｄ、インタフェース手段１５、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第五の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。インタフェース手段１５は、基準信号の周波数の偏差に基づいて、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置１４に、その基準信号の周波数の偏差を引き渡す。クロック生成手段１２Ｄは、装置１４によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置１４によって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
したがって、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される。
図６は、本発明にかかわる周波数合成器の第六の原理ブロック図である。
図６に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２Ｅ、インタフェース手段１５Ａ、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第六の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。インタフェース手段１５Ａは、周波数合成手段１１によって間接周波数合成が行われる合成比に基づいて、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置１４Ａに、その合成比を引き渡す。クロック生成手段１２Ｅは、装置１４Ａによって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置１４Ａによって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
したがって、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される。
本発明にかかわる第七の周波数合成器の原理は、下記の通りである。
クロック生成手段１２、１２Ａは、基準信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく適切な値に保たれる。
したがって、出力信号の周波数は、安価に、かつ安定に所望の値に維持される。
本発明にかかわる第八の周波数合成器の原理は、下記の通りである。
クロック生成手段１２、１２Ａは、出力信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、出力信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく適切な値に保たれる。
したがって、周波数合成手段１１によって行われる間接周波数合成の過程では、基準信号に対する位相同期が安価に、かつ安定に維持される。
本発明にかかわる第九の周波数合成器の原理は、下記の通りである。
前置濾波手段１６は、周波数合成手段１１の前段で、基準信号の成分の内、その基準信号の周波数の公称値と第二の周波数との和と差との双方もしくは何れか一方に該当する周波数の成分を抑圧する。
このような周波数合成器では、基準信号に、その基準信号の周波数ｆｒより既述の第二の周波数に亘って低いあるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
したがって、出力信号の周波数は、所望の値に精度よく安定に維持される。
本発明にかかわる第十の周波数合成器の原理は、下記の通りである。
帰還濾波手段１７は、周波数合成手段１１において間接周波数合成を実現する帰還路で、出力信号の成分の内、基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と第二の周波数との和と差との双方もしくは何れか一方に該当する特定の周波数の成分を抑圧する。
このような周波数合成器では、上述した帰還信号に、その帰還信号の周波数の標準値より第二の周波数に亘って低いあるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
したがって、出力信号の周波数は、所望の値に精度よく安定に維持される。
本発明にかかわる第十一の周波数合成器の原理は、下記の通りである。
帰還濾波手段１７は、出力信号を帰還信号に変換する過程で、特定の周波数の成分を抑圧する。
このような周波数合成器では、帰還信号に含まれ、その帰還信号の周波数の標準値より第二の周波数に亘って低いあるいは高い周波数の成分は、位相同期ループを構成する帰還路においてこの帰還信号の占有帯域と異なる周波数帯で抑圧される。
したがって、帰還路の構成に対する柔軟な適応に併せて、上述した成分が帰還路を介して帰還されることに起因する位相同期ループの不正常な応答の回避が確度高く達成される。
本発明にかかわる第十二の周波数合成器の原理は、下記の通りである。
第一の周波数は、基準信号の周波数と出力信号の周波数の公称値との公倍数である。
このような周波数合成器では、第一の周波数は、基準信号の周波数だけではなく、生成されるべき出力信号の周波数の公称値の倍数に該当するので、位相同期ループにおいてこの基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに同じ位相の列として得られる。
したがって、上述した第一の周波数が基準信号の周波数のみの倍数に設定される場合に比べて、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される。
本発明にかかわる第十三の周波数合成器の原理は、下記の通りである。
周波数合成手段１１によって既述の差が圧縮される頻度を示す第二の周波数は、基準信号の周波数の整数倍の値である。
このような周波数合成器では、位相同期ループにおいて基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに与えられる位相の列として得られる。
したがって、上述した第二の周波数が基準信号の周波数の整数倍に該当せず、あるいはこの基準信号の周波数に比べて精度や安定度が低い場合に比べて、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される。
本発明にかかわる第十四の周波数合成器の原理は、下記の通りである。
第一の整数は、間接周波数合成の精度の低下が許容される程度に大きな値に設定される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、出力信号の生成を実現する間接周波数合成は、柔軟に、かつ多様な形態で実現される。
したがって、周波数合成手段１１の多様な構成や特性に対する適応に併せて、多様なシステムや機器に対する本発明の適用が可能となる。
本発明にかかわる第十五の周波数合成器の原理は、下記の通りである。
第二の整数は、間接周波数合成の精度の低下が許容される程度に小さな値に設定される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、その基準信号と帰還信号との位相の差が位相同期ループにおいて求められるべき周期を示すクロック信号の周波数は、所望の高い値に設定される。
したがって、出力信号は、上記の位相同期ループを介して行われる間接周波数合成の下で安定に精度よく生成される。
本発明にかかわる第十六の周波数合成器の原理は、下記の通りである。
クロック生成手段１２Ａ〜１２Ｅは、標準信号、または選択手段によって選択された標準信号に対する位相の偏差を第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいてクロック信号を生成する。
このような周波数合成器では、上述した帯域において標準信号とクロック信号との位相の比較を実現するためにこれらの標準信号およびクロック信号の個々の分周に適用されるべき分周比は、同様の位相の比較が第二の周波数を含む帯域で行われる場合に比べて、小さな値に設定される。
したがって、上述した間接周波数合成によりクロック信号の生成を実現する位相同期ループでは、これらの分周比が大きな値に設定される場合に比べて、ロックアップとロック状態の維持とが安定に実現される。
以下、図面に基づいて本発明の実施形態について説明する。
図７は、本発明の第一ないし第三の実施形態を示す図である。
図において、既述のクロック信号生成部４５Ａに代えてクロック信号生成部２１が備えられ、そのクロック信号生成部２１の入力にはセレクタ２２の出力が接続される。セレクタ２２の一方の入力には低域フィルタ５２の出力が接続され、そのセレクタ２２の他方の入力には局部基準信号発振器５１の出力が接続される。カウンタ２３の一方の入力には、既述の基準信号が与えられ、そのカウンタ２３の他方の入力にはクロック信号生成部２１の出力が接続される。カウンタ２３の計数出力はディジタル信号処理部４２Ａの入力ポートに接続され、そのディジタル信号処理部４２Ａの出力ポートはクロック信号生成部２１の制御入力とセレクタ２２の選択入力とに接続される。
［実施形態１］
以下、図７を参照して本発明の第一の実施形態の動作を説明する。
クロック信号生成部２１の内部には、既述の出力信号の周波数Ｆ（＝３．２４メガヘルツ）、積分期間の長さτ（＝４ミリ秒＝１／２５０ヘルツ）、既述の第一および第二の従来例におけるクロック信号の周波数ｆｃ（＝７７．７６メガヘルツ）および局部基準信号の周波数ｆＬに対して下式（１）、（２）で示される２通りの逓倍率Ｍ０、Ｍ１が予め蓄積される。
Ｍ０＝［（ｆｃ＋１／τ）／Ｆ］ または ［（ｆｃ−１／τ）／Ｆ］ ・・・（１）
Ｍ１＝［（ｆｃ＋１／τ）／ｆＬ］または ［（ｆｃ−１／τ）／ｆＬ］・・・（２）
また、カウンタ２３は、基準信号（ここでは、簡単のため、デューティ比が「０．５」であると仮定する。）の論理値が「１」である期間毎に「クロック信号の前縁（または後縁）が検出される回数Ｎ」を計数し、その回数Ｎをディジタル信号処理部４２Ａに適宜通知する。
ディジタル信号処理部４２Ａは、『「クロック信号生成部２１によって実際に生成されるクロック信号の周波数」の公称値と、既述のデューティ比とに対して、このようにして通知された回数Ｎが適正な値であると判断されるべき値域』が予め与えられる。
さらに、ディジタル信号処理部４２Ａは、上述した回数Ｎが与えられる度に、下記の処理を行う。
・ 回数Ｎ（またはこの回数Ｎと「先行して与えられた単一もしくは複数の回数」との平均値）がこの値域に属するか否かを判別する。
・ その判別の結果が真である場合には、その旨を論理値「１」で示す二値信号をセレクタ２２とクロック信号生成部２１とに与える。
・ この判別の結果が偽である場合には、その旨を論理値「０」で示す二値信号をセレクタ２２とクロック信号生成部２１とに与える。
セレクタ２２は、上述した二値信号の論理値に応じて下記の信号をクロック信号生成部２１に与える。
・ 出力信号…二値信号の論理値が「１」である場合
・ 局部基準信号…二値信号の論理値が「０」である場合
また、クロック信号生成部２１は、上述した逓倍率Ｍ０、Ｍ１の内、上述した二値信号の論理値に対応した下記の逓倍率を適用することによって、クロック信号を生成する。
・ 逓倍率Ｍ０…二値信号の論理値が「１」である場合
・ 逓倍率Ｍ１…二値信号の論理値が「０」である場合
したがって、クロック信号生成部２１によって生成されるクロック信号の周波数は、上述した判別の結果の如何にかかわらず、上式（１）、（２）の右辺の分子に示されるように、従来例より「積分期間」の長さτの逆数（＝２５０ヘルツ）に等しい周波数（以下、「オフセット周波数」という。）に亘って高い（あるいは低い）周波数に設定される。
すなわち、基準信号と帰還信号との位相の差Δθが位相比較器４１によって求められる時点は、その基準信号に対する相対的な位相が一定である時点にはならず、下記の▲１▼、▲２▼の何れかに示すように、その位相が「既述の積分期間の長さτと基準信号の周波数ｆｒとに対して示される３２（＝τ／ｆｒ）個の異なる値」となる時点にサイクリックに設定される。
▲１▼ ０、（２π・１／３２）、（２π・２／３２）、…、（２π・３１／３２）、０、…
▲２▼ ０、（２π・３１／３２）、（２π・３０／３２）、…、（２π・１／３２）、０、…
このように本実施形態によれば、上記の３２個の異なる位相でサイクリックに得られる「基準信号と帰還信号との位相の差Δθ」がディジタル信号処理部４２Ａによって積分され、その積分の結果として精度よく得られる位相差（クロック信号の周波数ｆｃ（＝７７．７６メガヘルツ）に対して、０．４ナノ秒（＝１／（７７．７６×１０６×３２））の分解能で得られる。）に基づいて、直接周波数合成部５３に与えられるべき制御信号の瞬時値の列が得られる。
したがって、出力信号の周波数の精度は、コスト、消費電力、熱設計その他の制約を伴い得るクロック信号の周波数の大幅な増加を伴うことなく、高められる。
さらに、本実施形態によれば、基準信号の周波数ｆｒと、実効的なクロック信号の周波数との偏差がカウンタ２３によって比較され、前者が後者を下回るときには出力信号がクロック信号生成部２１に与えられ、反対に上回るときには局部基準信号がクロック信号生成部２１に与える。
したがって、基準信号の周波数ｆｒが大幅に変動し、あるいはシフトした場合であっても、位相比較器４１によって検出される位相の差Δθの分解能は、クロック信号の周期に相当する値より小さな値に維持される。
なお、本実施形態では、既述の周波数ｆｃ（＝７７．７６メガヘルツ）は、基準信号の周波数ｆｒ（＝８キロヘルツ）と出力信号の周波数Ｆ（＝３．２４メガヘルツ）との公倍数に設定されている。
しかし、このような周波数ｆｃは、応答性、出力信号の歪率その他の総合的な性能の低下が許容される場合には、例えば、単に基準信号の周波数ｆｒの整数倍の値に設定されてもよい。
また、本実施形態では、出力信号は、局部基準発振器５１と連係し、かつプリスケーラ４４、位相比較器４１およびディジタル信号処理部４２Ａから構成される位相同期ループに応答する直接周波数合成部５３と低域フィルタ５２とによって生成されている。
しかし、本発明はこのような構成に限定されず、例えば、図１０に示すように、直接周波数合成部５３および低域フィルタ５２に代わって、これらによって行われる処理と等価な処理を行う電圧制御発振器４３が備えられてもよい。
［実施形態２］
以下、本発明の第二の実施形態について説明する。
図７において、既述の基準信号は、フィルタ２４を介してカウンタ２３および位相比較器４１に与えられる。
以下、図７を参照して本発明の第二の実施形態の動作を説明する。
フィルタ２４は、基準信号の周波数の公称値ｆｒに通過域を有し、その公称値ｆｒと既述のオフセット周波数（２５０ヘルツ）との和と差との双方または何れか一方に等しい周波数に減衰域（あるいは減衰極）を有する。
また、基準信号に含まれる成分の内、上述した減衰域（あるいは減衰極）に分布する成分は、フィルタ２４によって抑圧（除去）されることなく位相比較器４１に入力された場合には、一般に、この位相比較器４１によって生成される「既述のクロック信号との変調積」の成分の大半が直流成分となるために、ディジタル信号処理部４２Ａによって行われる低域濾波の過程ではほとんど除去されない。
したがって、本実施形態によれば、基準信号に、その基準信号の周波数ｆｒよりオフセット周波数に亘って低い（あるいは高い）周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避され、出力信号の周波数が所望の値Ｆに精度よく安定に維持される。
［実施形態３］
以下、図７を参照して本発明の第三の実施形態の動作を説明する。
本実施形態の特徴は、プリスケーラ４４または位相比較器４１によって行われる下記の処理にある。
プリスケーラ４４の最終段または位相比較器４１の初段には、基準信号の周波数の公称値ｆｒに通過域を有し、その公称値ｆｒと既述のオフセット周波数（２５０ヘルツ）との和と差との双方または何れか一方に等しい周波数に減衰域（あるいは減衰極）を有する濾波回路が備えられる。
また、プリスケーラ４４によって生成される帰還信号に含まれる成分の内、上述した減衰域（あるいは減衰極）に分布する成分は、何ら抑圧（除去）されることなく位相比較器４１に与えられた場合には、一般に、位相比較器４１によって生成される「その基準信号との変調積」の成分の大半が直流成分となるために、ディジタル信号処理部４２Ａによって行われる低域濾波の過程ではほとんど除去されない。
したがって、本実施形態によれば、帰還信号に、その帰還信号の周波数の公称値よりオフセット周波数に亘って低い（あるいは高い）周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避され、出力信号の周波数が所望の値Ｆに精度よく安定に維持される。
なお、本実施形態では、上記の減衰域（あるいは減衰極）は、プリスケーラ４４の最終段または位相比較器４１の初段に備えられた濾波回路によって形成されている。
しかし、このような減衰域（あるいは減衰極）は、例えば、プリスケーラ４４によって行われる分周の過程で適宜行われる信号処理や濾波処理（段階的に異なる周波数帯で行われる分散処理を含む。）の過程で形成されてもよい。
［実施形態４］
図８は、本発明の第四の実施形態を示す図である。
図において、ディジタル信号処理部４２Ａの出力ポートは、クロック信号生成部２１の制御入力およびセレクタ２２の選択入力に接続されることなく、図示されない監視制御装置に接続され、これらのクロック信号生成部２１の制御入力およびセレクタ２２の選択入力にはこの監視制御装置の出力が接続される。
以下、図８を参照して本発明の第四の実施形態の動作を説明する。
本実施形態の特徴は、ディジタル信号処理部４２Ａと上述した監視制御装置との連係の下で行われる下記の処理の手順にある。
クロック信号生成部２１の内部には、既述の２通りの逓倍率Ｍ０、Ｍ１が予め蓄積される。
また、カウンタ２３は、既述の第一の実施形態と同様に、基準信号の論理値が「１」である期間毎に「クロック信号の前縁（または後縁）が検出される回数Ｎ」を計数する。
ディジタル信号処理部４２Ａは、このような回数Ｎ（後述する監視制御の形態に整合する限り、如何なる処理が施されてもよい。）を上述した監視制御装置宛に適宜通知する。
監視制御装置には、例えば、『「クロック信号生成部２１によって実際に生成されるクロック信号の周波数」の公称値と、既述のデューティ比とに対して上記の通知された回数Ｎが適正な値であると判断されるべき値域』が予め与えられる。
さらに、監視制御装置は、上述した回数Ｎに所定の監視制御の形態に適合した形態で、例えば、下記の処理を行う。
・ 回数Ｎ（またはこの回数Ｎと「先行して与えられた単一もしくは複数の回数」との平均値）が上述した値域に属するか否かを判別する。
・ その判別の結果が真である場合には、その旨を論理値「１」で示す二値信号をセレクタ２２とクロック信号生成部２１とに与える。
・ この判別の結果が偽である場合には、その旨を論理値「０」で示す二値信号をセレクタ２２とクロック信号生成部２１とに与える。
一方、セレクタ２２は、上述した二値信号の論理値に対応した下記の信号をクロック信号生成部２１に与える。
・ 出力信号…二値信号の論理値が「１」である場合
・ 局部基準信号…二値信号の論理値が「０」である場合
また、クロック信号生成部２１は、上述した逓倍率Ｍ０、Ｍ１の内、上述した二値信号の論理値に対応した下記の逓倍率を適用することによって、クロック信号を生成する。
・ 逓倍率Ｍ０…二値信号の論理値が「１」である場合
・ 逓倍率Ｍ１…二値信号の論理値が「０」である場合
したがって、クロック信号生成部２１によって生成されるクロック信号の周波数は、上述した判別の結果の如何にかかわらず、所定の監視制御を行う監視制御装置の主導の下で、上式（１）、（２）の右辺の分子に示されるように、従来例より「積分期間」の長さτの逆数（＝２５０ヘルツ）に等しい「オフセット周波数」に亘って高い（あるいは低い）周波数に設定される。
［実施形態５］
図９は、本発明の第五の実施形態を示す図である。
本実施形態は、下記の通りに構成される。
（１）低域フィルタ５２の出力ではなく、分周器３１の出力がセレクタ２２の一方の入力に接続される。
（２）ディジタル信号処理部４２Ａに代えてディジタル信号処理部４２Ｂが備えられる。
（３）ディジタル信号処理部４２Ｂの特定の出力ポートは、縦続接続された直接周波数合成部（ＤＤＳ）３２および低域フィルタ（ＬＰＦ）３３を介して上述した分周器３１の入力に接続される。
（３）クロック信号生成部２１は、下記の要素からなる位相同期発振器として構成される。
・ 一方の入力にセレクタ２２の出力が接続された位相比較器３５
・ 位相比較器３５の出力に直列に接続された低域フィルタ（ＬＰＦ）３６
・ 低域フィルタ３６の出力に直列に接続され、かつクロック信号生成部２１の最終段として配置された電圧制御発振器（ＶＣＯ）３７
・ 電圧制御発振器３７の出力に直列に接続され、かつ出力が位相比較器３５の他方の入力に接続された分周器３８
以下、図９を参照して本発明の第五の実施形態の動作を説明する。
本実施形態の特徴は、下記の事項にある。
・ ディジタル信号処理部４２Ｂの主導の下で直接周波数合成部３２、低域フィルタ３３および分周器３１が連係することによって生成され、かつセレクタ２２を介してクロック信号生成部２１に与えられる信号の周波数
・ 分周器３１と、クロック信号生成部２１に備えられた分周器３８とにそれぞれ設定される分周比
ディジタル信号処理部４２Ｂは、直接周波数合成部５３に対して既述の通りに与えられる制御信号の瞬時値Ｖｃの更新（初期設定を含む。）に並行して、直接周波数合成部３２の特性に応じて精度よく定まる下記の副制御信号の何れか一方を直接周波数合成部３２に与える。
・ 上記の瞬時値Ｖｃと、『「出力信号の周波数の目標値（公称値）Ｆ（＝３．２４メガヘルツ）と、オフセット周波数（＝２５０ヘルツ）の「２４」分の１に等しい周波数δとの和に、直接周波数合成部３２によって生成される信号の周波数が設定される」との条件を示す補正値α』との和に等しい瞬時値ｖｃ（＝Ｖｃ＋α）の制御信号（以下、「副制御信号」という。）
・ 直接周波数合成部３２によって生成される信号の周波数の推定値が「出力信号の周波数の目標値（公称値）Ｆ（＝３．２４メガヘルツ）と、オフセット周波数（＝２５０ヘルツ）の「２４」分の１に等しい周波数δとの和」に等しい値となる瞬時値ｖｃの制御信号（以下、「副制御信号」という。）
直接周波数合成部３２は、「局部基準信号発振器５１によって生成された局部基準信号」に、「このような副制御信号の瞬時値ｖｃで示される合成比」による直接周波数合成を施すことによって、約３．２４００１０４メガヘルツ（＝３．２４メガヘルツ＋（２５０／２４）ヘルツ）の周波数の信号を生成する。
低域フィルタ３３は、この信号に含まれるスプリアスその他の不要な周波数成分を除去することによって「疑似出力信号」を生成する。分周器３１は、その「疑似出力信号」を分周比「１」で分周する。
クロック信号生成部２１では、分周器３８は、電圧制御発振器３７によって生成され、かつ公称値が既述の７７．７６メガヘルツより２５０ヘルツに亘って高い周波数ｆｃのクロック信号を２４分周することによって、周波数が約３．２４００１０４メガヘルツ（＝３．２４メガヘルツ＋（２５０／２４）ヘルツ）であるフィードバック信号を生成する。位相比較器３５は、フィードバック信号と、分周器３１によって出力された疑似出力信号との位相の差を瞬時値として示す制御電圧を出力する。低域フィルタ３６は、その制御電圧に重畳された雑音の成分を除去する。電圧制御発振器３７は、このようにして低域フィルタ３６を介して与えられる制御電圧に応じて発振周波数を可変することによって、クロック信号の周波数ｆｃを上述した公称値（＝７７．７６０２５メガヘルツ）に維持する。
すなわち、本実施形態では、出力信号を生成する回路の帰還路に追従せず、またはその帰還路とは別に備えられた直接周波数合成部３２および低域フィルタ３３によって生成され、かつ周波数が（Ｆ＋δ）に精度よく一致した疑似出力信号に応答する位相同期発振器（間接方式の周波数合成を行うシンセサイザ）によってクロック信号が生成されるにもかかわらず、出力信号の周波数Ｆとクロック信号の周波数ｆｃとの何れが高い値に設定され、もしくは既述のオフセット周波数が小さな値に設定される場合であっても、その位相同期発振器の帰還路と前段とにそれぞれ配置された分周器３８、３１の分周比は「２４」、「１」と小さな値に設定される。
なお、これらの分周器３８、３１の分周比は、例えば、疑似出力信号に代えて出力信号が直接周波数合成部３２に入力され、かつ下記の条件が成立する場合には、それぞれ「１２９６０（＝３．２４×１０６／２５０）」、「３１１．０４１（＝（７７．７６×１０６＋２５０）／２５０）」と大幅に大きな値となる。
・ 出力信号の周波数Ｆが３．２４メガヘルツである。
・ オフセット周波数が２５０ヘルツである。
・ クロック信号の周波数ｆｃが７７．７６０２５メガヘルツである。
したがって、本実施形態によれば、このような分周比が大きな値に設定され、そのために位相比較器３５に入力される帰還信号と、その帰還信号の位相の偏差の基準となる信号との周波数がオフセット周波数のような小さな値に設定された場合に生じる下記の問題が確度高く回避される。
・ クロック信号生成部２１に備えられた位相同期ループのカットオフ周波数が小さな値となる。
・ このような小さなカットオフ周波数に起因して、その位相同期ループの安定なロックアップと、ロック状態の維持とが妨げられる。
・ オフセット周波数の選定、分周器３８、３１の分周比、クロック信号生成部２１の構成（周波数合成の方式を含む。）に、これらの問題点に起因する制約が生じ、かつ性能や信頼性の確保や維持だけではなく、設計、調整および保守にかかわる自由度の確保や低廉化にも制約が生じる。
また、本実施形態は、従来例および既述の第一ないし第四の実施形態にも備えられ得る直接周波数合成部３２、低域フィルタ３３および分周器３１が付加され、かつディジタル信号処理部４２、４２Ａによって実行されるべきソフトウエア（ファームウエア）に軽微の改良が施されることによって実現される。
すなわち、構成要素の標準化が損なわれることなくコストの削減に併せて、性能の確保が容易に実現されるので、本実施形態にかかわる周波数合成器が備えられた機器やシステムでは、価格性能比に併せて、信頼性が総合的に高められる。
なお、本実施形態では、直接周波数合成部３２によって生成される疑似出力信号の周波数の精度が具体的に示されていない。
しかし、このような精度は、例えば、直接周波数合成部３２のビット値が「３２」であり、その直接周波数合成部３２によって生成されるべき信号の周波数の公称値が１７メガヘルツである場合には、３．９５８ミリヘルツ（＝１７メガヘルツ／２３２）となる。
また、このような精度の下では、クロック信号生成部２１（位相比較器３５）に入力され、かつ公称値が（３．２４メガヘルツ＋１０．４１６６６６６ヘルツ）である疑似出力信号の周波数は、（３．２４メガヘルツ＋１０．４１７７７４３ヘルツ）に設定され、かつクロック信号の周波数ｆｃは、７７．７６０２５００３ＭＨｚと既述の作用効果が十分な精度で達成される値に設定される。
さらに、本実施形態では、直接周波数合成部３２は、ディジタル信号処理部４２Ｂの配下で作動せず、かつ自立的に疑似出力信号、またはその疑似出力信号の生成に適用されるべき信号を生成してもよい。
また、本実施形態では、局部基準信号ではなく、基準信号が直接周波数合成部３２に入力されてもよい。
さらに、本実施形態では、分周器３８、３１の分周比は、帰還信号の周波数がオフセット周波数より大きな値となり、かつ出力信号の周波数Ｆが所望の精度で安定に生成されると共に、既述の問題が確実に回避される限り、如何なる値に設定されてもよい。
また、本実施形態では、直接周波数合成部３２、低域フィルタ３３および分周器３１がセレクタ２２の前段に配置され、これらの直接周波数合成部３２、低域フィルタ３３および分周器３１がクロック信号生成部２１と連係することによって、クロック信号が生成されている。
しかし、本発明はこのような構成に限定されず、例えば、局部基準信号に位相同期する単一の位相同期発振器によって所望の周波数ｆｃのクロック信号が生成される場合には、直接周波数合成部３２および低域フィルタ３３が備えられなくてもよい。
さらに、本実施形態では、分周器３８、３１の分周比が適正に設定されることによって、位相比較器３５に入力される帰還信号の周波数がオフセット周波数より高い周波数に設定されている。
しかし、本発明はこのような構成に限定されず、その帰還信号の周波数が適正な値に設定される限り、分周器３８、３１に代えて、周波数変換回路その他の如何なる周波数合成回路が備えられてもよい。
また、上述した各実施形態では、既述の二値信号の論理値は、基準信号の周波数ｆｒの偏差とクロック信号の周波数の偏差との比を示す回数Ｎが既定の値域に属するか否かの判別の結果として求められている。
しかし、この二値信号の論理値は、例えば、位相比較器４１によって求められた位相の差Δθ（またはその位相の差Δθの積分値）が既定の値域に属するか否かの判別の結果として求められてもよい。
さらに、上述した各実施形態では、クロック信号の周波数は、上式（１）、（２）の右辺の分子に記載されるように、積分期間の長さτに対して、（ｆｃ±１／τ）に等しい値に設定されている。
しかし、本発明はこのような構成に限定されず、既述の各実施形態によって達成される効果が損なわれることなく所望の性能や精度が達成される限り、例えば、下記の事項が可能となるように、「２」以上の整数ｉに対して、（ｆｃ±ｉ／τ）に等しい値に設定されてもよい。
・ 基準信号の周波数ｆｃの柔軟な選定
・ 位相比較器４１の精度、ディジタル信号処理部４２、４２Ａの応答性や処理量、直接周波数合成部５３の特性その他に対する柔軟な適応
また、上述した各実施形態では、積分期間の長さτは、基準信号の周期（＝１／ｆｒ）の３２倍の値に設定されている。
しかし、このような積分帰還の長さτは、既述の各実施形態によって達成される効果が損なわれることなく所望の性能や精度が達成される限り、例えば、「３２」未満の整数と基準信号の周期（＝１／ｆｒ）との積に等しい値に設定されてもよい。
さらに、上述した各実施形態では、基準信号、出力信号、クロック信号および帰還信号の周波数は、既述の効果が所望の精度や確度で達成される限り、如何なる値であってもよい。
また、上述した各実施形態では、クロック信号生成部２１によって逓倍が行われ、かつプリスケーラ４４によって分周が行われている。
しかし、本発明はこのような構成に限定されず、これらのクロック信号生成部２１およびプリスケーラ４４によって行われる処理は、周波数の基準信号ｆｒに応じて所望の周波数Ｆの出力信号が間接方式の周波数合成の下で生成される限り、例えば、逓倍、分周、混合、濾波の全てまたは一部の如何なる組み合わせ（周波数合成や周波数変換を含む。）として行われてもよい。
さらに、上述した各実施形態では、クロック信号は、クロック信号生成部２１によって出力信号または局部基準信号に施される周波数合成（逓倍）の下で生成されている。
しかし、本発明はこのような構成に限定されず、例えば、上述した周波数合成（逓倍）の処理の全てまたは一部は、セレクタ２２に内蔵されたハードウエアと、そのセレクタ２の前段に配置され、あるいは付加されたハードウエアとの双方もしくは何れか一方によって行われてもよい。
また、上述した各実施形態では、各部で行われる処理の大半がディジタル領域で実現されている。
しかし、本発明はこのような構成に限定されず、これらの処理の全てまたは一部は、既述の実施形態に記載された処理に実質的に等価であり、かつ所望の精度や応答性が確保される限り、アナログ領域で行われてもよい。
さらに、上述した各実施形態では、既述の２通りの逓倍率Ｍ０、Ｍ１は、クロック信号生成部２１に予め与えられている。
しかし、本発明はこのような構成に限定されず、例えば、ディジタル信号処理部４２Ａや既述の監視制御装置によって適宜与えられてもよい。
また、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲において多様な形態による実施形態が可能であり、かつ構成要素の一部もしくは全てに如何なる改良が施されてもよい。
【産業上の利用の可能性】
上述したように本発明にかかわる第一および第二の周波数合成器では、クロック信号の周波数が大幅に大きな値に設定されなくても、間接周波数合成の精度が高められる。
また、本発明にかかわる第三、第四、第九および第十の周波数合成器では、出力信号の周波数が安定に精度よく所望の値に維持される。
さらに、本発明にかかわる第五および第六の周波数合成器では、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される。
また、本発明にかかわる第七の周波数合成器では、出力信号の周波数が安価に、かつ安定に所望の値に維持される。
さらに、本発明にかかわる第八の周波数合成器では、基準信号に対する位相同期が安価に、かつ安定に維持される。
また、本発明にかかわる第十一の周波数合成器では、帰還路の構成に対する柔軟な適応に併せて、上述した成分が帰還路を介して帰還されることに起因する位相同期ループの不正常な応答の回避が確度高く達成される。
さらに、本発明にかかわる第十二および十三の周波数合成器では、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される。
また、本発明にかかわる第十四の周波数合成器では、周波数合成手段の多様な構成や特性に対する適応に併せて、多様なシステムや機器に対する本発明の適用が可能となる。
さらに、本発明にかかわる第十五の周波数合成器では、出力信号が位相同期ループを介して行われる間接周波数合成の下で安定に精度よく生成される。
したがって、これらの発明が適用されたシステムや機器では、構成の複雑化とコストの増加とを伴うことなく、性能が高められ、かつ信頼性が高く維持される。
また、本発明にかかわる第十六の周波数合成器では、間接周波数合成によりクロック信号の生成を実現する位相同期ループは、安定にロックアップし、かつロック状態を維持することができる。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【技術分野】
本発明は、周波数の基準となる基準信号に同期した所望の周波数の信号を生成する周波数合成器に関する。
【背景技術】
位相同期ループ（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）は、高度に進展した電子回路技術およびディジタル信号処理技術が適用されることによって、下記の利点が安定に、かつ相乗的に実現されるために、家電製品だけではなく、高い精度で安定に同期が維持されるべき幹線系の通信網および通信装置にも多く搭載されている。
・ ディジタル領域において、広範な帯域に対する柔軟な適応が容易に達成される。
・ 温度、電源電圧その他の環境条件の変化や相異に対する柔軟な適応が可能である。
・ 主要部のＩＣ化が容易である。
・ 調整が容易である。
・ 諸元の精度が著しく高くなくても、所望の性能が安定に達成され、かつ維持される。
図１０は、位相同期ループが備えられた周波数合成器の第一の構成例を示す図である。
図において、位相比較器（ＤＰＤ：Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ）４１の一方の入力には、定常的に標準の周波数ｆｒ（ここでは、簡単のため、「８キロヘルツ」であると仮定する。）を有する基準信号が入力され、その位相比較器４１の出力はディジタル信号処理部（ＤＳＰ：Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）４２を介して電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｉｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）４３の入力に接続される。この電圧制御発振器４３の出力には所望の周波数Ｆ（ここでは、簡単のため、「３．２４メガヘルツ」であると仮定する。）の出力信号が得られ、その出力信号はプリスケーラ４４およびクロック信号生成部４５の入力に分配される。このプリスケーラ４４の出力は位相比較器４１の他方の入力に接続され、かつクロック信号生成部４５の出力はその位相比較器４１のクロック端子に接続される。
このような周波数合成器では、クロック信号生成部４５は、電圧制御発振器４３によって出力された出力信号を既定の逓倍率ｍ（＝２４＝７７．７６×１０６／（３．２４×１０６））で逓倍することによって、既定の周波数ｆｃ（ここでは、「７７．７６メガヘルツ」であると仮定する。）のクロック信号を生成する。
また、プリスケーラ４４は、上述した出力信号を既定の分周比ｄ（＝４０５＝３．２４×１０６／（８×１０３））で分周することによって「帰還信号」を生成する。
位相比較器４１は、このクロック信号の前縁（または後縁）の時点における基準信号と帰還信号との位相の差Δθを検出する。
ディジタル信号処理部４２は、基準信号の周期（＝１／ｆｒ）の３２倍に等しい時間τ（＝４ミリ秒＝１／（８×１０３）×３２）の周期（以下、「積分期間」という。）毎に、このようにして検出された位相の差Δθの列を積分し、その積分の結果に含まれる不要な高調波の成分を除去することによって、電圧制御発振器４３に与えられるべき制御信号の瞬時値Ｖｃをその位相の差Δθが圧縮される値に維持する。
したがって、電圧制御発振器３２によって生成される出力信号の周波数Ｆは、上述した基準信号の周波数ｆｒが所望の値に精度よく維持され、かつプリスケーラ４４とクロック信号生成部４５とにそれぞれ適正な分周比ｄと逓倍率ｍとが設定される限り、所望の値Ｆ（＝３．２４メガヘルツ）に精度よく、安定に維持される。
図１１は、位相同期ループが備えられた周波数合成器の第二の構成例を示す図である。
図１１に示す周波数合成器の構成は、図１０に示す周波数合成器（以下、「第一の従来例」という。）の構成とは、下記の点で異なる。
・ ディジタル信号処理部４２に代えてディジタル信号処理部（ＤＳＰ）４２Ａが備えられ、かつクロック信号生成部４５に代えてクロック信号生成部４５Ａが備えられる。
・ 局部基準信号発振器（ＯＳＣ）５１が備えられる。
・ クロック信号生成部４５Ａの入力には、電圧制御発振器４３の出力ではなく、局部基準信号発振器５１の出力が接続される。
・ ディジタル信号処理部４２Ａと局部基準信号発振器５１との出力にそれぞれ接続された２つの入力を有し、後段に縦続接続された低域フィルタ（ＬＰＦ）５２と共に、既述の電圧制御発振器４３を代替する直接周波数合成部（ＤＤＳ）５３が備えられる。
このような構成の周波数合成器（以下、「第二の従来例」という。）では、クロック信号生成部４５Ａは、局部基準信号発振器５１によって生成される局部基準信号（ここでは、簡単のため、周波数がｆＬであると仮定する。）をその局部基準信号の周波数に適合した分周比ｄ′で分周することによって、既述の周波数ｆｃのクロック信号を生成する。
また、ディジタル信号処理部４２Ａは、直接周波数合成部（ＤＤＳ）５３の特性に適合し、その直接周波数合成部５３と低域フィルタ５２とによって生成される出力信号の周波数Ｆが所望の値に維持される値の列として、その直接周波数合成部５３に既述の制御信号の瞬時値Ｖｃを与える。
したがって、出力信号の周波数は、第一の従来例と同様に、所望の値Ｆに精度よく、安定に維持される。
ところで、上述した第一の従来例では、例えば、出力信号の周波数Ｆの精度や安定度の向上は、位相比較器４１によって検出される位相の差Δθの精度が十分に高くなければ達成されず、そのためには、この位相比較器４１に与えられるクロック信号の周波数ｆｃが高い値に設定されなければならなかった。
しかし、このようなクロック信号の周波数ｆｃが高い値に設定されるためには、クロック信号生成部４５、４５Ａにはその周波数ｆｃが十分に達成される程度に高い周波数で動作する素子や回路が適用されなければならない。
したがって、実際には、出力信号の周波数の精度の向上は、コスト、消費電力、熱設計その他の制約に阻まれて、実現が困難である場合が多かった。
さらに、第一の従来例では、既述のクロック信号は、出力信号が直接分周（あるいは逓倍）されることによって生成されるために、例えば、基準信号の周波数ｆｒがシフトし、あるいは変動した場合であっても、このような不適正な値の周波数に比例した値に保たれる。
したがって、基準信号の周波数ｆｒの正規性の判別は、別途監視する手段が付加されなければ、困難であった。
【発明の開示】
本発明は、構成が大幅に複雑化することなく、安価に性能が高められ、その性能が安定に維持される周波数合成器を提供することを目的とする。
また、本発明の目的は、クロック信号の周波数が大幅に大きな値に設定されなくても、間接周波数合成の精度が高められる点にある。
なお、本願明細書では、「間接周波数合成」とは、『基準の周波数を与える信号に逓倍、分周、周波数変換、濾波の組み合わせとして達成される処理を施すことによって周波数の和、差、積、商として所望の周波数を得る「直接周波数合成」』ではなく、その信号と出力信号との位相差を最小化する位相同期ループを介して間接的にその出力信号の周波数を所望の周波数に設定する「周波数合成」を意味する。
さらに、本発明の目的は、出力信号の周波数が安定に精度よく所望の値に維持される点にある。
また、本発明の目的は、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される点にある。
さらに、本発明の目的は、間接周波数合成の過程で、基準信号に対する位相同期が安価に、かつ安定に維持される点にある。
また、本発明の目的は、出力信号の周波数が所望の値に精度よく安定に維持される点にある。
さらに、本発明の目的は、帰還路の構成に対する柔軟な適応が図られ、かつ位相同期ループの正常な応答が安定に維持される点にある。
また、本発明の目的は、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される点にある。
さらに、本発明の目的は、周波数合成手段の多様な構成や特性に対する適応に併せて、多様なシステムや機器に対する本発明の適用が可能となる点にある。
また、本発明の目的は、位相同期ループを介して行われる間接周波数合成の下で出力信号が安定に精度よく生成される点にある。
さらに、本発明の目的は、構成の複雑化とコストの増加とを伴うことなく、本発明が適用されたシステムや機器の性能が高められ、かつ信頼性が高く維持される点にある。
上述した目的は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成が行われ、その結果として生成された出力信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、この位相の差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、クロック信号の周波数が維持される点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、その基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
また、上述した目的は、クロック信号の生成が間接周波数合成に適用される周波数の基準を局部的に与える標準信号に施される周波数合成によって達成される点で、上記の周波数合成器と異なる周波数合成器によって達成される。
このような周波数合成器では、基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、その基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
さらに、上述した目的は、基準信号の周波数の偏差と、既述の位相の差が圧縮される頻度を示す第二の周波数以下の閾値とが比較され、前者が後者以下であるときには出力信号に、前者が後者を上回るときには、間接周波数合成に適用される周波数の基準を局部的に与える標準信号に、それぞれ周波数合成が施されることによってクロック信号が生成される点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、既述の間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
また、上述した目的は、既述の位相の差が圧縮される頻度を示す第二の周波数以下の既定値を基準信号の周波数の偏差が上回る値域に、間接周波数合成の合成比が属するときには出力信号に、この値域にその合成比が属さないときには、間接周波数合成の周波数の基準を局部的に与える標準信号に、それぞれ周波数合成が施されることによってクロック信号が生成される点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、既述の間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
さらに、上述した目的は、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置宛に、その基準信号の周波数の偏差を引き渡し、その装置によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置によって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
また、上述した目的は、出力信号を生成する間接周波数合成の合成比に基づいて、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置宛に、その合成比を引き渡し、この装置によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置によって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
さらに、上述した目的は、基準信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、出力信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく好適な値に保たれる。
また、上述した目的は、出力信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、出力信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく好適な値に保たれる。
さらに、上述した目的は、出力信号を生成する間接周波数合成に先行して、基準信号の成分の内、その基準信号の周波数の公称値と第二の周波数との和と差との双方、もしくは何れか一方に該当する周波数の成分を抑圧する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号に、その基準信号の周波数より既述の第二の周波数に亘って低い周波数、あるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
また、上述した目的は、間接周波数合成を実現する帰還路で、出力信号の成分の内、基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と第二の周波数との和と差との双方、もしくは何れか一方に該当する特定の周波数の成分を抑圧する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、上述した帰還信号に、その帰還信号の周波数の標準値より第二の周波数に亘って低い周波数、あるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
さらに、上述した目的は、出力信号を帰還信号に変換する過程で、特定の周波数の成分を抑圧する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、帰還信号に含まれ、その帰還信号の周波数の標準値より第二の周波数に亘って低い周波数、あるいは高い周波数の成分は、既述の帰還路においてこの帰還信号の占有帯域と異なる周波数帯で抑圧される。
また、上述した目的は、第一の周波数が基準信号の周波数と出力信号の周波数の公称値との公倍数である点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、位相同期ループにおいて基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに同じ位相の列として得られる。
さらに、上述した目的は、既述の位相の差が圧縮される頻度を示す第二の周波数が基準信号の周波数の整数倍の値である点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、位相同期ループにおいて基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに与えられる位相の列として得られる。
また、上述した目的は、第一の整数が間接周波数合成の精度の低下が許容される程度に大きな値に設定された点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、出力信号の生成を実現する間接周波数合成は、柔軟に、かつ多様な形態で実現される。
さらに、上述した目的は、第二の整数が間接周波数合成の精度の低下が許容される程度に小さな値に設定された点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、その基準信号と帰還信号との位相の差が位相同期ループにおいて求められるべき周期を示すクロック信号の周波数は、所望の高い値に設定される。
また、上述した目的は、標準信号、または選択手段によって選択された標準信号に対する位相の偏差を第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいてクロック信号を生成する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、上述した帯域における標準信号とクロック信号との位相の比較を実現するためにこれらの標準信号およびクロック信号の個々の分周に適用されるべき分周比は、同様の位相の比較が第二の周波数を含む帯域で行われる場合に比べて、小さな値に設定される。
【図面の簡単な説明】
図１は、本発明にかかわる周波数合成器の第一の原理ブロック図である。
図２は、本発明にかかわる周波数合成器の第二の原理ブロック図である。
図３は、本発明にかかわる周波数合成器の第三の原理ブロック図である。
図４は、本発明にかかわる周波数合成器の第四の原理ブロック図である。
図５は、本発明にかかわる周波数合成器の第五の原理ブロック図である。
図６は、本発明にかかわる周波数合成器の第六の原理ブロック図である。
図７は、本発明の第一ないし第三の実施形態を示す図である。
図８は、本発明の第四の実施形態を示す図である。
図９は、本発明の第五の実施形態を示す図である。
図１０は、従来の周波数合成器の第一の構成例を示す図である。
図１１は、従来の周波数合成器の第二の構成例を示す図である。
【発明を実施するための最良の形態】
まず、図１〜図６を参照して本発明にかかわる周波数合成器の原理を説明する。
図１は、本発明にかかわる周波数合成器の第一の原理ブロック図である。
図１に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第一の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。クロック生成手段１２は、出力信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号に対して位相同期が図られるために、周波数合成手段１１によってその基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、上述した基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
したがって、クロック信号の周波数が大幅に大きな値に設定されなくても、周波数合成手段１１によって行われる間接周波数合成の精度が高められる。
図２は、本発明にかかわる周波数合成器の第二の原理ブロック図である。
図２に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２Ａ、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第二の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮される間接周波数合成を行い、この出力信号を生成する。クロック生成手段１２Ａは、間接周波数合成に適用される周波数の基準を局部的に与える標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号に対して位相同期が図られるために、周波数合成手段１１によってその基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、上述した基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
したがって、クロック信号の周波数が大幅に大きな値に設定されなくても、周波数合成手段１１によって行われる間接周波数合成の精度が高められる。
図３は、本発明にかかわる周波数合成器の第三の原理ブロック図である。
図３に示す周波数合成器は、周波数合成手段１１、選択手段１３、クロック生成手段１２Ｂ、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第三の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。選択手段１３は、基準信号の周波数の偏差と、上述した位相の差が圧縮される頻度を示す第二の周波数以下の閾値とを比較し、前者が後者以下であるときに出力信号を選択し、かつ前者が後者を上回るときに、間接周波数合成に適用される周波数の基準を局部的に与える標準信号を選択する。クロック生成手段１２Ｂは、選択手段１３によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、周波数合成手段１１によって行われる間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
したがって、出力信号の周波数は、安定に精度よく所望の値に維持される。
図４は、本発明にかかわる周波数合成器の第四の原理ブロック図である。
図４に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２Ｃ、選択手段１３Ａ、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第四の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。選択手段１３Ａは、差が圧縮される頻度を示す第二の周波数以下の既定値を基準信号の周波数の偏差が上回る値域に、周波数合成手段１１によって間接周波数合成が行われる合成比が属するときに出力信号を選択し、この値域にその合成比が属さないときに、間接周波数合成の周波数の基準を局部的に与える標準信号を選択する。クロック生成手段１２Ｃは、選択手段１３Ａによって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、周波数合成手段１１によって行われる間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
したがって、出力信号の周波数は、安定に精度よく所望の値に維持される。
図５は、本発明にかかわる周波数合成器の第五の原理ブロック図である。
図５に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２Ｄ、インタフェース手段１５、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第五の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。インタフェース手段１５は、基準信号の周波数の偏差に基づいて、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置１４に、その基準信号の周波数の偏差を引き渡す。クロック生成手段１２Ｄは、装置１４によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置１４によって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
したがって、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される。
図６は、本発明にかかわる周波数合成器の第六の原理ブロック図である。
図６に示す周波数合成器は、周波数合成手段１１、クロック生成手段１２Ｅ、インタフェース手段１５Ａ、前置濾波手段１６および帰還濾波手段１７から構成される。
本発明にかかわる第六の周波数合成器の原理は、下記の通りである。
周波数合成手段１１は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。インタフェース手段１５Ａは、周波数合成手段１１によって間接周波数合成が行われる合成比に基づいて、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置１４Ａに、その合成比を引き渡す。クロック生成手段１２Ｅは、装置１４Ａによって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段１１によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置１４Ａによって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
したがって、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される。
本発明にかかわる第七の周波数合成器の原理は、下記の通りである。
クロック生成手段１２、１２Ａは、基準信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく適切な値に保たれる。
したがって、出力信号の周波数は、安価に、かつ安定に所望の値に維持される。
本発明にかかわる第八の周波数合成器の原理は、下記の通りである。
クロック生成手段１２、１２Ａは、出力信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、出力信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく適切な値に保たれる。
したがって、周波数合成手段１１によって行われる間接周波数合成の過程では、基準信号に対する位相同期が安価に、かつ安定に維持される。
本発明にかかわる第九の周波数合成器の原理は、下記の通りである。
前置濾波手段１６は、周波数合成手段１１の前段で、基準信号の成分の内、その基準信号の周波数の公称値と第二の周波数との和と差との双方もしくは何れか一方に該当する周波数の成分を抑圧する。
このような周波数合成器では、基準信号に、その基準信号の周波数ｆｒより既述の第二の周波数に亘って低いあるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
したがって、出力信号の周波数は、所望の値に精度よく安定に維持される。
本発明にかかわる第十の周波数合成器の原理は、下記の通りである。
帰還濾波手段１７は、周波数合成手段１１において間接周波数合成を実現する帰還路で、出力信号の成分の内、基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と第二の周波数との和と差との双方もしくは何れか一方に該当する特定の周波数の成分を抑圧する。
このような周波数合成器では、上述した帰還信号に、その帰還信号の周波数の標準値より第二の周波数に亘って低いあるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
したがって、出力信号の周波数は、所望の値に精度よく安定に維持される。
本発明にかかわる第十一の周波数合成器の原理は、下記の通りである。
帰還濾波手段１７は、出力信号を帰還信号に変換する過程で、特定の周波数の成分を抑圧する。
このような周波数合成器では、帰還信号に含まれ、その帰還信号の周波数の標準値より第二の周波数に亘って低いあるいは高い周波数の成分は、位相同期ループを構成する帰還路においてこの帰還信号の占有帯域と異なる周波数帯で抑圧される。
したがって、帰還路の構成に対する柔軟な適応に併せて、上述した成分が帰還路を介して帰還されることに起因する位相同期ループの不正常な応答の回避が確度高く達成される。
本発明にかかわる第十二の周波数合成器の原理は、下記の通りである。
第一の周波数は、基準信号の周波数と出力信号の周波数の公称値との公倍数である。
このような周波数合成器では、第一の周波数は、基準信号の周波数だけではなく、生成されるべき出力信号の周波数の公称値の倍数に該当するので、位相同期ループにおいてこの基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに同じ位相の列として得られる。
したがって、上述した第一の周波数が基準信号の周波数のみの倍数に設定される場合に比べて、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される。
本発明にかかわる第十三の周波数合成器の原理は、下記の通りである。
周波数合成手段１１によって既述の差が圧縮される頻度を示す第二の周波数は、基準信号の周波数の整数倍の値である。
このような周波数合成器では、位相同期ループにおいて基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに与えられる位相の列として得られる。
したがって、上述した第二の周波数が基準信号の周波数の整数倍に該当せず、あるいはこの基準信号の周波数に比べて精度や安定度が低い場合に比べて、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される。
本発明にかかわる第十四の周波数合成器の原理は、下記の通りである。
第一の整数は、間接周波数合成の精度の低下が許容される程度に大きな値に設定される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、出力信号の生成を実現する間接周波数合成は、柔軟に、かつ多様な形態で実現される。
したがって、周波数合成手段１１の多様な構成や特性に対する適応に併せて、多様なシステムや機器に対する本発明の適用が可能となる。
本発明にかかわる第十五の周波数合成器の原理は、下記の通りである。
第二の整数は、間接周波数合成の精度の低下が許容される程度に小さな値に設定される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、その基準信号と帰還信号との位相の差が位相同期ループにおいて求められるべき周期を示すクロック信号の周波数は、所望の高い値に設定される。
したがって、出力信号は、上記の位相同期ループを介して行われる間接周波数合成の下で安定に精度よく生成される。
本発明にかかわる第十六の周波数合成器の原理は、下記の通りである。
クロック生成手段１２Ａ〜１２Ｅは、標準信号、または選択手段によって選択された標準信号に対する位相の偏差を第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいてクロック信号を生成する。
このような周波数合成器では、上述した帯域において標準信号とクロック信号との位相の比較を実現するためにこれらの標準信号およびクロック信号の個々の分周に適用されるべき分周比は、同様の位相の比較が第二の周波数を含む帯域で行われる場合に比べて、小さな値に設定される。
したがって、上述した間接周波数合成によりクロック信号の生成を実現する位相同期ループでは、これらの分周比が大きな値に設定される場合に比べて、ロックアップとロック状態の維持とが安定に実現される。
以下、図面に基づいて本発明の実施形態について説明する。
図７は、本発明の第一ないし第三の実施形態を示す図である。
図において、既述のクロック信号生成部４５Ａに代えてクロック信号生成部２１が備えられ、そのクロック信号生成部２１の入力にはセレクタ２２の出力が接続される。セレクタ２２の一方の入力には低域フィルタ５２の出力が接続され、そのセレクタ２２の他方の入力には局部基準信号発振器５１の出力が接続される。カウンタ２３の一方の入力には、既述の基準信号が与えられ、そのカウンタ２３の他方の入力にはクロック信号生成部２１の出力が接続される。カウンタ２３の計数出力はディジタル信号処理部４２Ａの入力ポートに接続され、そのディジタル信号処理部４２Ａの出力ポートはクロック信号生成部２１の制御入力とセレクタ２２の選択入力とに接続される。
［実施形態１］
以下、図７を参照して本発明の第一の実施形態の動作を説明する。
クロック信号生成部２１の内部には、既述の出力信号の周波数Ｆ（＝３．２４メガヘルツ）、積分期間の長さτ（＝４ミリ秒＝１／２５０ヘルツ）、既述の第一および第二の従来例におけるクロック信号の周波数ｆｃ（＝７７．７６メガヘルツ）および局部基準信号の周波数ｆＬに対して下式（１）、（２）で示される２通りの逓倍率Ｍ０、Ｍ１が予め蓄積される。
Ｍ０＝［（ｆｃ＋１／τ）／Ｆ］ または ［（ｆｃ−１／τ）／Ｆ］ ・・・（１）
Ｍ１＝［（ｆｃ＋１／τ）／ｆＬ］または ［（ｆｃ−１／τ）／ｆＬ］・・・（２）
また、カウンタ２３は、基準信号（ここでは、簡単のため、デューティ比が「０．５」であると仮定する。）の論理値が「１」である期間毎に「クロック信号の前縁（または後縁）が検出される回数Ｎ」を計数し、その回数Ｎをディジタル信号処理部４２Ａに適宜通知する。
ディジタル信号処理部４２Ａは、『「クロック信号生成部２１によって実際に生成されるクロック信号の周波数」の公称値と、既述のデューティ比とに対して、このようにして通知された回数Ｎが適正な値であると判断されるべき値域』が予め与えられる。
さらに、ディジタル信号処理部４２Ａは、上述した回数Ｎが与えられる度に、下記の処理を行う。
・ 回数Ｎ（またはこの回数Ｎと「先行して与えられた単一もしくは複数の回数」との平均値）がこの値域に属するか否かを判別する。
・ その判別の結果が真である場合には、その旨を論理値「１」で示す二値信号をセレクタ２２とクロック信号生成部２１とに与える。
・ この判別の結果が偽である場合には、その旨を論理値「０」で示す二値信号をセレクタ２２とクロック信号生成部２１とに与える。
セレクタ２２は、上述した二値信号の論理値に応じて下記の信号をクロック信号生成部２１に与える。
・ 出力信号…二値信号の論理値が「１」である場合
・ 局部基準信号…二値信号の論理値が「０」である場合
また、クロック信号生成部２１は、上述した逓倍率Ｍ０、Ｍ１の内、上述した二値信号の論理値に対応した下記の逓倍率を適用することによって、クロック信号を生成する。
・ 逓倍率Ｍ０…二値信号の論理値が「１」である場合
・ 逓倍率Ｍ１…二値信号の論理値が「０」である場合
したがって、クロック信号生成部２１によって生成されるクロック信号の周波数は、上述した判別の結果の如何にかかわらず、上式（１）、（２）の右辺の分子に示されるように、従来例より「積分期間」の長さτの逆数（＝２５０ヘルツ）に等しい周波数（以下、「オフセット周波数」という。）に亘って高い（あるいは低い）周波数に設定される。
すなわち、基準信号と帰還信号との位相の差Δθが位相比較器４１によって求められる時点は、その基準信号に対する相対的な位相が一定である時点にはならず、下記の▲１▼、▲２▼の何れかに示すように、その位相が「既述の積分期間の長さτと基準信号の周波数ｆｒとに対して示される３２（＝τ／ｆｒ）個の異なる値」となる時点にサイクリックに設定される。
▲１▼ ０、（２π・１／３２）、（２π・２／３２）、…、（２π・３１／３２）、０、…
▲２▼ ０、（２π・３１／３２）、（２π・３０／３２）、…、（２π・１／３２）、０、…
このように本実施形態によれば、上記の３２個の異なる位相でサイクリックに得られる「基準信号と帰還信号との位相の差Δθ」がディジタル信号処理部４２Ａによって積分され、その積分の結果として精度よく得られる位相差（クロック信号の周波数ｆｃ（＝７７．７６メガヘルツ）に対して、０．４ナノ秒（＝１／（７７．７６×１０６×３２））の分解能で得られる。）に基づいて、直接周波数合成部５３に与えられるべき制御信号の瞬時値の列が得られる。
したがって、出力信号の周波数の精度は、コスト、消費電力、熱設計その他の制約を伴い得るクロック信号の周波数の大幅な増加を伴うことなく、高められる。
さらに、本実施形態によれば、基準信号の周波数ｆｒと、実効的なクロック信号の周波数との偏差がカウンタ２３によって比較され、前者が後者を下回るときには出力信号がクロック信号生成部２１に与えられ、反対に上回るときには局部基準信号がクロック信号生成部２１に与える。
したがって、基準信号の周波数ｆｒが大幅に変動し、あるいはシフトした場合であっても、位相比較器４１によって検出される位相の差Δθの分解能は、クロック信号の周期に相当する値より小さな値に維持される。
なお、本実施形態では、既述の周波数ｆｃ（＝７７．７６メガヘルツ）は、基準信号の周波数ｆｒ（＝８キロヘルツ）と出力信号の周波数Ｆ（＝３．２４メガヘルツ）との公倍数に設定されている。
しかし、このような周波数ｆｃは、応答性、出力信号の歪率その他の総合的な性能の低下が許容される場合には、例えば、単に基準信号の周波数ｆｒの整数倍の値に設定されてもよい。
また、本実施形態では、出力信号は、局部基準発振器５１と連係し、かつプリスケーラ４４、位相比較器４１およびディジタル信号処理部４２Ａから構成される位相同期ループに応答する直接周波数合成部５３と低域フィルタ５２とによって生成されている。
しかし、本発明はこのような構成に限定されず、例えば、図１０に示すように、直接周波数合成部５３および低域フィルタ５２に代わって、これらによって行われる処理と等価な処理を行う電圧制御発振器４３が備えられてもよい。
［実施形態２］
以下、本発明の第二の実施形態について説明する。
図７において、既述の基準信号は、フィルタ２４を介してカウンタ２３および位相比較器４１に与えられる。
以下、図７を参照して本発明の第二の実施形態の動作を説明する。
フィルタ２４は、基準信号の周波数の公称値ｆｒに通過域を有し、その公称値ｆｒと既述のオフセット周波数（２５０ヘルツ）との和と差との双方または何れか一方に等しい周波数に減衰域（あるいは減衰極）を有する。
また、基準信号に含まれる成分の内、上述した減衰域（あるいは減衰極）に分布する成分は、フィルタ２４によって抑圧（除去）されることなく位相比較器４１に入力された場合には、一般に、この位相比較器４１によって生成される「既述のクロック信号との変調積」の成分の大半が直流成分となるために、ディジタル信号処理部４２Ａによって行われる低域濾波の過程ではほとんど除去されない。
したがって、本実施形態によれば、基準信号に、その基準信号の周波数ｆｒよりオフセット周波数に亘って低い（あるいは高い）周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避され、出力信号の周波数が所望の値Ｆに精度よく安定に維持される。
［実施形態３］
以下、図７を参照して本発明の第三の実施形態の動作を説明する。
本実施形態の特徴は、プリスケーラ４４または位相比較器４１によって行われる下記の処理にある。
プリスケーラ４４の最終段または位相比較器４１の初段には、基準信号の周波数の公称値ｆｒに通過域を有し、その公称値ｆｒと既述のオフセット周波数（２５０ヘルツ）との和と差との双方または何れか一方に等しい周波数に減衰域（あるいは減衰極）を有する濾波回路が備えられる。
また、プリスケーラ４４によって生成される帰還信号に含まれる成分の内、上述した減衰域（あるいは減衰極）に分布する成分は、何ら抑圧（除去）されることなく位相比較器４１に与えられた場合には、一般に、位相比較器４１によって生成される「その基準信号との変調積」の成分の大半が直流成分となるために、ディジタル信号処理部４２Ａによって行われる低域濾波の過程ではほとんど除去されない。
したがって、本実施形態によれば、帰還信号に、その帰還信号の周波数の公称値よりオフセット周波数に亘って低い（あるいは高い）周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避され、出力信号の周波数が所望の値Ｆに精度よく安定に維持される。
なお、本実施形態では、上記の減衰域（あるいは減衰極）は、プリスケーラ４４の最終段または位相比較器４１の初段に備えられた濾波回路によって形成されている。
しかし、このような減衰域（あるいは減衰極）は、例えば、プリスケーラ４４によって行われる分周の過程で適宜行われる信号処理や濾波処理（段階的に異なる周波数帯で行われる分散処理を含む。）の過程で形成されてもよい。
［実施形態４］
図８は、本発明の第四の実施形態を示す図である。
図において、ディジタル信号処理部４２Ａの出力ポートは、クロック信号生成部２１の制御入力およびセレクタ２２の選択入力に接続されることなく、図示されない監視制御装置に接続され、これらのクロック信号生成部２１の制御入力およびセレクタ２２の選択入力にはこの監視制御装置の出力が接続される。
以下、図８を参照して本発明の第四の実施形態の動作を説明する。
本実施形態の特徴は、ディジタル信号処理部４２Ａと上述した監視制御装置との連係の下で行われる下記の処理の手順にある。
クロック信号生成部２１の内部には、既述の２通りの逓倍率Ｍ０、Ｍ１が予め蓄積される。
また、カウンタ２３は、既述の第一の実施形態と同様に、基準信号の論理値が「１」である期間毎に「クロック信号の前縁（または後縁）が検出される回数Ｎ」を計数する。
ディジタル信号処理部４２Ａは、このような回数Ｎ（後述する監視制御の形態に整合する限り、如何なる処理が施されてもよい。）を上述した監視制御装置宛に適宜通知する。
監視制御装置には、例えば、『「クロック信号生成部２１によって実際に生成されるクロック信号の周波数」の公称値と、既述のデューティ比とに対して上記の通知された回数Ｎが適正な値であると判断されるべき値域』が予め与えられる。
さらに、監視制御装置は、上述した回数Ｎに所定の監視制御の形態に適合した形態で、例えば、下記の処理を行う。
・ 回数Ｎ（またはこの回数Ｎと「先行して与えられた単一もしくは複数の回数」との平均値）が上述した値域に属するか否かを判別する。
・ その判別の結果が真である場合には、その旨を論理値「１」で示す二値信号をセレクタ２２とクロック信号生成部２１とに与える。
・ この判別の結果が偽である場合には、その旨を論理値「０」で示す二値信号をセレクタ２２とクロック信号生成部２１とに与える。
一方、セレクタ２２は、上述した二値信号の論理値に対応した下記の信号をクロック信号生成部２１に与える。
・ 出力信号…二値信号の論理値が「１」である場合
・ 局部基準信号…二値信号の論理値が「０」である場合
また、クロック信号生成部２１は、上述した逓倍率Ｍ０、Ｍ１の内、上述した二値信号の論理値に対応した下記の逓倍率を適用することによって、クロック信号を生成する。
・ 逓倍率Ｍ０…二値信号の論理値が「１」である場合
・ 逓倍率Ｍ１…二値信号の論理値が「０」である場合
したがって、クロック信号生成部２１によって生成されるクロック信号の周波数は、上述した判別の結果の如何にかかわらず、所定の監視制御を行う監視制御装置の主導の下で、上式（１）、（２）の右辺の分子に示されるように、従来例より「積分期間」の長さτの逆数（＝２５０ヘルツ）に等しい「オフセット周波数」に亘って高い（あるいは低い）周波数に設定される。
［実施形態５］
図９は、本発明の第五の実施形態を示す図である。
本実施形態は、下記の通りに構成される。
（１）低域フィルタ５２の出力ではなく、分周器３１の出力がセレクタ２２の一方の入力に接続される。
（２）ディジタル信号処理部４２Ａに代えてディジタル信号処理部４２Ｂが備えられる。
（３）ディジタル信号処理部４２Ｂの特定の出力ポートは、縦続接続された直接周波数合成部（ＤＤＳ）３２および低域フィルタ（ＬＰＦ）３３を介して上述した分周器３１の入力に接続される。
（３）クロック信号生成部２１は、下記の要素からなる位相同期発振器として構成される。
・ 一方の入力にセレクタ２２の出力が接続された位相比較器３５
・ 位相比較器３５の出力に直列に接続された低域フィルタ（ＬＰＦ）３６
・ 低域フィルタ３６の出力に直列に接続され、かつクロック信号生成部２１の最終段として配置された電圧制御発振器（ＶＣＯ）３７
・ 電圧制御発振器３７の出力に直列に接続され、かつ出力が位相比較器３５の他方の入力に接続された分周器３８
以下、図９を参照して本発明の第五の実施形態の動作を説明する。
本実施形態の特徴は、下記の事項にある。
・ ディジタル信号処理部４２Ｂの主導の下で直接周波数合成部３２、低域フィルタ３３および分周器３１が連係することによって生成され、かつセレクタ２２を介してクロック信号生成部２１に与えられる信号の周波数
・ 分周器３１と、クロック信号生成部２１に備えられた分周器３８とにそれぞれ設定される分周比
ディジタル信号処理部４２Ｂは、直接周波数合成部５３に対して既述の通りに与えられる制御信号の瞬時値Ｖｃの更新（初期設定を含む。）に並行して、直接周波数合成部３２の特性に応じて精度よく定まる下記の副制御信号の何れか一方を直接周波数合成部３２に与える。
・ 上記の瞬時値Ｖｃと、『「出力信号の周波数の目標値（公称値）Ｆ（＝３．２４メガヘルツ）と、オフセット周波数（＝２５０ヘルツ）の「２４」分の１に等しい周波数δとの和に、直接周波数合成部３２によって生成される信号の周波数が設定される」との条件を示す補正値α』との和に等しい瞬時値ｖｃ（＝Ｖｃ＋α）の制御信号（以下、「副制御信号」という。）
・ 直接周波数合成部３２によって生成される信号の周波数の推定値が「出力信号の周波数の目標値（公称値）Ｆ（＝３．２４メガヘルツ）と、オフセット周波数（＝２５０ヘルツ）の「２４」分の１に等しい周波数δとの和」に等しい値となる瞬時値ｖｃの制御信号（以下、「副制御信号」という。）
直接周波数合成部３２は、「局部基準信号発振器５１によって生成された局部基準信号」に、「このような副制御信号の瞬時値ｖｃで示される合成比」による直接周波数合成を施すことによって、約３．２４００１０４メガヘルツ（＝３．２４メガヘルツ＋（２５０／２４）ヘルツ）の周波数の信号を生成する。
低域フィルタ３３は、この信号に含まれるスプリアスその他の不要な周波数成分を除去することによって「疑似出力信号」を生成する。分周器３１は、その「疑似出力信号」を分周比「１」で分周する。
クロック信号生成部２１では、分周器３８は、電圧制御発振器３７によって生成され、かつ公称値が既述の７７．７６メガヘルツより２５０ヘルツに亘って高い周波数ｆｃのクロック信号を２４分周することによって、周波数が約３．２４００１０４メガヘルツ（＝３．２４メガヘルツ＋（２５０／２４）ヘルツ）であるフィードバック信号を生成する。位相比較器３５は、フィードバック信号と、分周器３１によって出力された疑似出力信号との位相の差を瞬時値として示す制御電圧を出力する。低域フィルタ３６は、その制御電圧に重畳された雑音の成分を除去する。電圧制御発振器３７は、このようにして低域フィルタ３６を介して与えられる制御電圧に応じて発振周波数を可変することによって、クロック信号の周波数ｆｃを上述した公称値（＝７７．７６０２５メガヘルツ）に維持する。
すなわち、本実施形態では、出力信号を生成する回路の帰還路に追従せず、またはその帰還路とは別に備えられた直接周波数合成部３２および低域フィルタ３３によって生成され、かつ周波数が（Ｆ＋δ）に精度よく一致した疑似出力信号に応答する位相同期発振器（間接方式の周波数合成を行うシンセサイザ）によってクロック信号が生成されるにもかかわらず、出力信号の周波数Ｆとクロック信号の周波数ｆｃとの何れが高い値に設定され、もしくは既述のオフセット周波数が小さな値に設定される場合であっても、その位相同期発振器の帰還路と前段とにそれぞれ配置された分周器３８、３１の分周比は「２４」、「１」と小さな値に設定される。
なお、これらの分周器３８、３１の分周比は、例えば、疑似出力信号に代えて出力信号が直接周波数合成部３２に入力され、かつ下記の条件が成立する場合には、それぞれ「１２９６０（＝３．２４×１０６／２５０）」、「３１１．０４１（＝（７７．７６×１０６＋２５０）／２５０）」と大幅に大きな値となる。
・ 出力信号の周波数Ｆが３．２４メガヘルツである。
・ オフセット周波数が２５０ヘルツである。
・ クロック信号の周波数ｆｃが７７．７６０２５メガヘルツである。
したがって、本実施形態によれば、このような分周比が大きな値に設定され、そのために位相比較器３５に入力される帰還信号と、その帰還信号の位相の偏差の基準となる信号との周波数がオフセット周波数のような小さな値に設定された場合に生じる下記の問題が確度高く回避される。
・ クロック信号生成部２１に備えられた位相同期ループのカットオフ周波数が小さな値となる。
・ このような小さなカットオフ周波数に起因して、その位相同期ループの安定なロックアップと、ロック状態の維持とが妨げられる。
・ オフセット周波数の選定、分周器３８、３１の分周比、クロック信号生成部２１の構成（周波数合成の方式を含む。）に、これらの問題点に起因する制約が生じ、かつ性能や信頼性の確保や維持だけではなく、設計、調整および保守にかかわる自由度の確保や低廉化にも制約が生じる。
また、本実施形態は、従来例および既述の第一ないし第四の実施形態にも備えられ得る直接周波数合成部３２、低域フィルタ３３および分周器３１が付加され、かつディジタル信号処理部４２、４２Ａによって実行されるべきソフトウエア（ファームウエア）に軽微の改良が施されることによって実現される。
すなわち、構成要素の標準化が損なわれることなくコストの削減に併せて、性能の確保が容易に実現されるので、本実施形態にかかわる周波数合成器が備えられた機器やシステムでは、価格性能比に併せて、信頼性が総合的に高められる。
なお、本実施形態では、直接周波数合成部３２によって生成される疑似出力信号の周波数の精度が具体的に示されていない。
しかし、このような精度は、例えば、直接周波数合成部３２のビット値が「３２」であり、その直接周波数合成部３２によって生成されるべき信号の周波数の公称値が１７メガヘルツである場合には、３．９５８ミリヘルツ（＝１７メガヘルツ／２３２）となる。
また、このような精度の下では、クロック信号生成部２１（位相比較器３５）に入力され、かつ公称値が（３．２４メガヘルツ＋１０．４１６６６６６ヘルツ）である疑似出力信号の周波数は、（３．２４メガヘルツ＋１０．４１７７７４３ヘルツ）に設定され、かつクロック信号の周波数ｆｃは、７７．７６０２５００３ＭＨｚと既述の作用効果が十分な精度で達成される値に設定される。
さらに、本実施形態では、直接周波数合成部３２は、ディジタル信号処理部４２Ｂの配下で作動せず、かつ自立的に疑似出力信号、またはその疑似出力信号の生成に適用されるべき信号を生成してもよい。
また、本実施形態では、局部基準信号ではなく、基準信号が直接周波数合成部３２に入力されてもよい。
さらに、本実施形態では、分周器３８、３１の分周比は、帰還信号の周波数がオフセット周波数より大きな値となり、かつ出力信号の周波数Ｆが所望の精度で安定に生成されると共に、既述の問題が確実に回避される限り、如何なる値に設定されてもよい。
また、本実施形態では、直接周波数合成部３２、低域フィルタ３３および分周器３１がセレクタ２２の前段に配置され、これらの直接周波数合成部３２、低域フィルタ３３および分周器３１がクロック信号生成部２１と連係することによって、クロック信号が生成されている。
しかし、本発明はこのような構成に限定されず、例えば、局部基準信号に位相同期する単一の位相同期発振器によって所望の周波数ｆｃのクロック信号が生成される場合には、直接周波数合成部３２および低域フィルタ３３が備えられなくてもよい。
さらに、本実施形態では、分周器３８、３１の分周比が適正に設定されることによって、位相比較器３５に入力される帰還信号の周波数がオフセット周波数より高い周波数に設定されている。
しかし、本発明はこのような構成に限定されず、その帰還信号の周波数が適正な値に設定される限り、分周器３８、３１に代えて、周波数変換回路その他の如何なる周波数合成回路が備えられてもよい。
また、上述した各実施形態では、既述の二値信号の論理値は、基準信号の周波数ｆｒの偏差とクロック信号の周波数の偏差との比を示す回数Ｎが既定の値域に属するか否かの判別の結果として求められている。
しかし、この二値信号の論理値は、例えば、位相比較器４１によって求められた位相の差Δθ（またはその位相の差Δθの積分値）が既定の値域に属するか否かの判別の結果として求められてもよい。
さらに、上述した各実施形態では、クロック信号の周波数は、上式（１）、（２）の右辺の分子に記載されるように、積分期間の長さτに対して、（ｆｃ±１／τ）に等しい値に設定されている。
しかし、本発明はこのような構成に限定されず、既述の各実施形態によって達成される効果が損なわれることなく所望の性能や精度が達成される限り、例えば、下記の事項が可能となるように、「２」以上の整数ｉに対して、（ｆｃ±ｉ／τ）に等しい値に設定されてもよい。
・ 基準信号の周波数ｆｃの柔軟な選定
・ 位相比較器４１の精度、ディジタル信号処理部４２、４２Ａの応答性や処理量、直接周波数合成部５３の特性その他に対する柔軟な適応
また、上述した各実施形態では、積分期間の長さτは、基準信号の周期（＝１／ｆｒ）の３２倍の値に設定されている。
しかし、このような積分帰還の長さτは、既述の各実施形態によって達成される効果が損なわれることなく所望の性能や精度が達成される限り、例えば、「３２」未満の整数と基準信号の周期（＝１／ｆｒ）との積に等しい値に設定されてもよい。
さらに、上述した各実施形態では、基準信号、出力信号、クロック信号および帰還信号の周波数は、既述の効果が所望の精度や確度で達成される限り、如何なる値であってもよい。
また、上述した各実施形態では、クロック信号生成部２１によって逓倍が行われ、かつプリスケーラ４４によって分周が行われている。
しかし、本発明はこのような構成に限定されず、これらのクロック信号生成部２１およびプリスケーラ４４によって行われる処理は、周波数の基準信号ｆｒに応じて所望の周波数Ｆの出力信号が間接方式の周波数合成の下で生成される限り、例えば、逓倍、分周、混合、濾波の全てまたは一部の如何なる組み合わせ（周波数合成や周波数変換を含む。）として行われてもよい。
さらに、上述した各実施形態では、クロック信号は、クロック信号生成部２１によって出力信号または局部基準信号に施される周波数合成（逓倍）の下で生成されている。
しかし、本発明はこのような構成に限定されず、例えば、上述した周波数合成（逓倍）の処理の全てまたは一部は、セレクタ２２に内蔵されたハードウエアと、そのセレクタ２の前段に配置され、あるいは付加されたハードウエアとの双方もしくは何れか一方によって行われてもよい。
また、上述した各実施形態では、各部で行われる処理の大半がディジタル領域で実現されている。
しかし、本発明はこのような構成に限定されず、これらの処理の全てまたは一部は、既述の実施形態に記載された処理に実質的に等価であり、かつ所望の精度や応答性が確保される限り、アナログ領域で行われてもよい。
さらに、上述した各実施形態では、既述の２通りの逓倍率Ｍ０、Ｍ１は、クロック信号生成部２１に予め与えられている。
しかし、本発明はこのような構成に限定されず、例えば、ディジタル信号処理部４２Ａや既述の監視制御装置によって適宜与えられてもよい。
また、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲において多様な形態による実施形態が可能であり、かつ構成要素の一部もしくは全てに如何なる改良が施されてもよい。
【産業上の利用の可能性】
上述したように本発明にかかわる第一および第二の周波数合成器では、クロック信号の周波数が大幅に大きな値に設定されなくても、間接周波数合成の精度が高められる。
また、本発明にかかわる第三、第四、第九および第十の周波数合成器では、出力信号の周波数が安定に精度よく所望の値に維持される。
さらに、本発明にかかわる第五および第六の周波数合成器では、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される。
また、本発明にかかわる第七の周波数合成器では、出力信号の周波数が安価に、かつ安定に所望の値に維持される。
さらに、本発明にかかわる第八の周波数合成器では、基準信号に対する位相同期が安価に、かつ安定に維持される。
また、本発明にかかわる第十一の周波数合成器では、帰還路の構成に対する柔軟な適応に併せて、上述した成分が帰還路を介して帰還されることに起因する位相同期ループの不正常な応答の回避が確度高く達成される。
さらに、本発明にかかわる第十二および十三の周波数合成器では、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される。
また、本発明にかかわる第十四の周波数合成器では、周波数合成手段の多様な構成や特性に対する適応に併せて、多様なシステムや機器に対する本発明の適用が可能となる。
さらに、本発明にかかわる第十五の周波数合成器では、出力信号が位相同期ループを介して行われる間接周波数合成の下で安定に精度よく生成される。
したがって、これらの発明が適用されたシステムや機器では、構成の複雑化とコストの増加とを伴うことなく、性能が高められ、かつ信頼性が高く維持される。
また、本発明にかかわる第十六の周波数合成器では、間接周波数合成によりクロック信号の生成を実現する位相同期ループは、安定にロックアップし、かつロック状態を維持することができる。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【特許請求の範囲】
【請求項１】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記出力信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項２】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮される間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記間接周波数合成に適用される周波数の基準を局部的に与える標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項３】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記基準信号の周波数の偏差と前記差が圧縮される頻度を示す第二の周波数以下の閾値とを比較し、前者が後者以下であるときに前記出力信号を選択し、かつ前者が後者を上回るときに、前記間接周波数合成に適用される周波数の基準を局部的に与える標準信号を選択する選択手段と、
前記選択手段によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項４】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記差が圧縮される頻度を示す第二の周波数以下の既定値を前記基準信号の周波数の偏差が上回る値域に、前記周波数合成手段によって前記間接周波数合成が行われる合成比が属するときに前記出力信号を選択し、この値域にその合成比が属さないときに、前記間接周波数合成の周波数の基準を局部的に与える標準信号を選択する選択手段と、
前記選択手段によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項５】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記基準信号の周波数の偏差に基づいて、前記出力信号と、前記間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置に、その基準信号の周波数の偏差を引き渡すインタフェース手段と、
前記装置によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項６】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記周波数合成手段によって前記間接周波数合成が行われる合成比に基づいて、前記出力信号と、前記間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置に、その合成比を引き渡すインタフェース手段と、
前記装置によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項７】
請求の範囲１に記載の周波数合成器において、
前記クロック生成手段は、
前記基準信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。
【請求項８】
請求の範囲２に記載の周波数合成器において、
前記クロック生成手段は、
前記基準信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。
【請求項９】
請求の範囲１に記載の周波数合成器において、
前記クロック生成手段は、
前記出力信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。
【請求項１０】
請求の範囲２に記載の周波数合成器において、
前記クロック生成手段は、
前記出力信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。
【請求項１１】
請求の範囲１に記載の周波数合成器において、
前記周波数合成手段の前段で、前記基準信号の成分の内、その基準信号の周波数の公称値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する周波数の成分を抑圧する前置濾波手段を備えた
ことを特徴とする周波数合成器。
【請求項１２】
請求の範囲２に記載の周波数合成器において、
前記周波数合成手段の前段で、前記基準信号の成分の内、その基準信号の周波数の公称値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する周波数の成分を抑圧する前置濾波手段を備えた
ことを特徴とする周波数合成器。
【請求項１３】
請求の範囲１に記載の周波数合成器において、
前記周波数合成手段において前記間接周波数合成を実現する帰還路で、前記出力信号の成分の内、前記基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する特定の周波数の成分を抑圧する帰還濾波手段を備えた
ことを特徴とする周波数合成器。
【請求項１４】
請求の範囲２に記載の周波数合成器において、
前記周波数合成手段において前記間接周波数合成を実現する帰還路で、前記出力信号の成分の内、前記基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する特定の周波数の成分を抑圧する帰還濾波手段を備えた
ことを特徴とする周波数合成器。
【請求項１５】
請求の範囲１３に記載の周波数合成器において、
前記帰還濾波手段は、
前記出力信号を前記帰還信号に変換する過程で前記特定の周波数の成分を抑圧する
ことを特徴とする周波数合成器。
【請求項１６】
請求の範囲１４に記載の周波数合成器において、
前記帰還濾波手段は、
前記出力信号を前記帰還信号に変換する過程で前記特定の周波数の成分を抑圧する
ことを特徴とする周波数合成器。
【請求項１７】
請求の範囲１に記載の周波数合成器において、
前記第一の周波数は、
前記基準信号の周波数と前記出力信号の周波数の公称値との公倍数である
ことを特徴とする周波数合成器。
【請求項１８】
請求の範囲２に記載の周波数合成器において、
前記第一の周波数は、
前記基準信号の周波数と前記出力信号の周波数の公称値との公倍数である
ことを特徴とする周波数合成器。
【請求項１９】
請求の範囲１に記載の周波数合成器において、
前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数は、
前記基準信号の周波数の整数倍の値である
ことを特徴とする周波数合成器。
【請求項２０】
請求の範囲２に記載の周波数合成器において、
前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数は、
前記基準信号の周波数の整数倍の値である
ことを特徴とする周波数合成器。
【請求項２１】
請求の範囲１に記載の周波数合成器において、
前記第一の整数は、
前記間接周波数合成の精度の低下が許容される程度に大きな値に設定された
ことを特徴とする周波数合成器。
【請求項２２】
請求の範囲２に記載の周波数合成器において、
前記第一の整数は、
前記間接周波数合成の精度の低下が許容される程度に大きな値に設定された
ことを特徴とする周波数合成器。
【請求項２３】
請求の範囲１に記載の周波数合成器において、
前記第二の整数は、
前記間接周波数合成の精度の低下が許容される程度に小さな値に設定された
ことを特徴とする周波数合成器。
【請求項２４】
請求の範囲２に記載の周波数合成器において、
前記第二の整数は、
前記間接周波数合成の精度の低下が許容される程度に小さな値に設定された
ことを特徴とする周波数合成器。
【請求項２５】
請求の範囲２に記載の周波数合成器において、
前記クロック生成手段は、
前記第二の周波数より高い周波数の帯域で前記標準信号に対する位相の偏差を監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【請求項２６】
請求の範囲３に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【請求項２７】
請求の範囲４に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【請求項２８】
請求の範囲５に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【請求項２９】
請求の範囲６に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【請求項１】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記出力信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項２】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮される間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記間接周波数合成に適用される周波数の基準を局部的に与える標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項３】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記基準信号の周波数の偏差と前記差が圧縮される頻度を示す第二の周波数以下の閾値とを比較し、前者が後者以下であるときに前記出力信号を選択し、かつ前者が後者を上回るときに、前記間接周波数合成に適用される周波数の基準を局部的に与える標準信号を選択する選択手段と、
前記選択手段によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項４】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記差が圧縮される頻度を示す第二の周波数以下の既定値を前記基準信号の周波数の偏差が上回る値域に、前記周波数合成手段によって前記間接周波数合成が行われる合成比が属するときに前記出力信号を選択し、この値域にその合成比が属さないときに、前記間接周波数合成の周波数の基準を局部的に与える標準信号を選択する選択手段と、
前記選択手段によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項５】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記基準信号の周波数の偏差に基づいて、前記出力信号と、前記間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置に、その基準信号の周波数の偏差を引き渡すインタフェース手段と、
前記装置によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項６】
周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記周波数合成手段によって前記間接周波数合成が行われる合成比に基づいて、前記出力信号と、前記間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置に、その合成比を引き渡すインタフェース手段と、
前記装置によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。
【請求項７】
請求の範囲１に記載の周波数合成器において、
前記クロック生成手段は、
前記基準信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。
【請求項８】
請求の範囲２に記載の周波数合成器において、
前記クロック生成手段は、
前記基準信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。
【請求項９】
請求の範囲１に記載の周波数合成器において、
前記クロック生成手段は、
前記出力信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。
【請求項１０】
請求の範囲２に記載の周波数合成器において、
前記クロック生成手段は、
前記出力信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。
【請求項１１】
請求の範囲１に記載の周波数合成器において、
前記周波数合成手段の前段で、前記基準信号の成分の内、その基準信号の周波数の公称値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する周波数の成分を抑圧する前置濾波手段を備えた
ことを特徴とする周波数合成器。
【請求項１２】
請求の範囲２に記載の周波数合成器において、
前記周波数合成手段の前段で、前記基準信号の成分の内、その基準信号の周波数の公称値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する周波数の成分を抑圧する前置濾波手段を備えた
ことを特徴とする周波数合成器。
【請求項１３】
請求の範囲１に記載の周波数合成器において、
前記周波数合成手段において前記間接周波数合成を実現する帰還路で、前記出力信号の成分の内、前記基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する特定の周波数の成分を抑圧する帰還濾波手段を備えた
ことを特徴とする周波数合成器。
【請求項１４】
請求の範囲２に記載の周波数合成器において、
前記周波数合成手段において前記間接周波数合成を実現する帰還路で、前記出力信号の成分の内、前記基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する特定の周波数の成分を抑圧する帰還濾波手段を備えた
ことを特徴とする周波数合成器。
【請求項１５】
請求の範囲１３に記載の周波数合成器において、
前記帰還濾波手段は、
前記出力信号を前記帰還信号に変換する過程で前記特定の周波数の成分を抑圧する
ことを特徴とする周波数合成器。
【請求項１６】
請求の範囲１４に記載の周波数合成器において、
前記帰還濾波手段は、
前記出力信号を前記帰還信号に変換する過程で前記特定の周波数の成分を抑圧する
ことを特徴とする周波数合成器。
【請求項１７】
請求の範囲１に記載の周波数合成器において、
前記第一の周波数は、
前記基準信号の周波数と前記出力信号の周波数の公称値との公倍数である
ことを特徴とする周波数合成器。
【請求項１８】
請求の範囲２に記載の周波数合成器において、
前記第一の周波数は、
前記基準信号の周波数と前記出力信号の周波数の公称値との公倍数である
ことを特徴とする周波数合成器。
【請求項１９】
請求の範囲１に記載の周波数合成器において、
前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数は、
前記基準信号の周波数の整数倍の値である
ことを特徴とする周波数合成器。
【請求項２０】
請求の範囲２に記載の周波数合成器において、
前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数は、
前記基準信号の周波数の整数倍の値である
ことを特徴とする周波数合成器。
【請求項２１】
請求の範囲１に記載の周波数合成器において、
前記第一の整数は、
前記間接周波数合成の精度の低下が許容される程度に大きな値に設定された
ことを特徴とする周波数合成器。
【請求項２２】
請求の範囲２に記載の周波数合成器において、
前記第一の整数は、
前記間接周波数合成の精度の低下が許容される程度に大きな値に設定された
ことを特徴とする周波数合成器。
【請求項２３】
請求の範囲１に記載の周波数合成器において、
前記第二の整数は、
前記間接周波数合成の精度の低下が許容される程度に小さな値に設定された
ことを特徴とする周波数合成器。
【請求項２４】
請求の範囲２に記載の周波数合成器において、
前記第二の整数は、
前記間接周波数合成の精度の低下が許容される程度に小さな値に設定された
ことを特徴とする周波数合成器。
【請求項２５】
請求の範囲２に記載の周波数合成器において、
前記クロック生成手段は、
前記第二の周波数より高い周波数の帯域で前記標準信号に対する位相の偏差を監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【請求項２６】
請求の範囲３に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【請求項２７】
請求の範囲４に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【請求項２８】
請求の範囲５に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【請求項２９】
請求の範囲６に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
【国際公開番号】ＷＯ２００４／０４７３０１
【国際公開日】平成１６年６月３日（２００４．６．３）
【発行日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願番号】特願２００４−５５３１３６（Ｐ２００４−５５３１３６）
【国際出願番号】ＰＣＴ／ＪＰ２００３／０１０９３２
【国際出願日】平成１５年８月２８日（２００３．８．２８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【国際公開日】平成１６年６月３日（２００４．６．３）
【発行日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【国際出願番号】ＰＣＴ／ＪＰ２００３／０１０９３２
【国際出願日】平成１５年８月２８日（２００３．８．２８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]