固体撮像装置
【課題】寄生容量の影響による増幅器の増幅率の低下を防止することができる固体撮像装置を提供することを課題とする。
【解決手段】光電変換素子を有し、画素信号を出力する画素と、画素により出力される画素信号を増幅する増幅器とを有し、増幅器は、オペアンプ（１０）と、オペアンプの入力端子及び画素間に接続される入力容量（２）と、オペアンプの入力端子及び出力端子間に接続される帰還容量（３）と、オペアンプの入力端子及び出力端子間に接続される初期化スイッチ（１）と、帰還容量と並列に接続される第１の容量（４）と、帰還容量と並列に接続される第２の容量（５）と、帰還容量の一端と第１の容量の一端との間に接続される第１のスイッチ（７）と、第１の容量の一端と第２の容量の一端との間に接続される第２のスイッチ（８）とを有し、帰還容量の一端は、第１のスイッチ及び第２のスイッチを介して第２の容量の一端に接続される。
【解決手段】光電変換素子を有し、画素信号を出力する画素と、画素により出力される画素信号を増幅する増幅器とを有し、増幅器は、オペアンプ（１０）と、オペアンプの入力端子及び画素間に接続される入力容量（２）と、オペアンプの入力端子及び出力端子間に接続される帰還容量（３）と、オペアンプの入力端子及び出力端子間に接続される初期化スイッチ（１）と、帰還容量と並列に接続される第１の容量（４）と、帰還容量と並列に接続される第２の容量（５）と、帰還容量の一端と第１の容量の一端との間に接続される第１のスイッチ（７）と、第１の容量の一端と第２の容量の一端との間に接続される第２のスイッチ（８）とを有し、帰還容量の一端は、第１のスイッチ及び第２のスイッチを介して第２の容量の一端に接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳセンサなどのように光電変換素子を有する画素が１次元および２次元に配列され、画素からの電圧出力を列毎に設けた回路で読み出す固体撮像装置においては、列毎の読み出し回路で電圧増幅を行う事によりＳＮ比を改善できる。
【０００３】
電圧増幅を行うための読み出し回路毎のアンプ（以後、列アンプと略す）は光電変換素子の出力信号のダイナミックレンジを損なわない範囲で増幅する事がＳＮ比の面から重要である。また、非常に低輝度の被写体を撮像する場合は、列アンプで信号を増幅することでＳＮ比を向上する事が出来る。
【０００４】
撮像システムにおいて列アンプの増幅率は、被写体の照度に応じて可変とするのが通例である。可変増幅率を有する列アンプ回路の関し、特許文献１がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１７５５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、画素ピッチが小さくなると、特許文献１では寄生容量が無視できなくなり、特に高いゲイン設定時に所望の増幅率にならない誤差を生じていた。固体撮像装置としての課題は以下の３つである。
【０００７】
（１）寄生容量の影響による増幅率の低下を補うために、入力容量を大きくする必要があり、チップ面積の増大を招く。
（２）寄生容量の原因となる配線間容量、スイッチの端子間容量は、絶縁膜の膜厚ばらつき、金属配線層の膜厚などの製造ばらつきの影響を受けるため、増幅率も製造ばらつきの影響を受けやすい。
（３）寄生容量を通じて外乱が混入しやすく、特に高増幅率の時に顕著となる。
【０００８】
本発明の目的は、寄生容量の影響による増幅器の増幅率の変動（低下）を防止することができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の固体撮像装置は、光電変換素子を有し、画素信号を出力する画素と、前記画素により出力される画素信号を増幅する増幅器とを有し、前記増幅器は、オペアンプと、前記オペアンプの入力端子及び前記画素間に接続される入力容量と、前記オペアンプの入力端子及び出力端子間に接続される帰還容量と、前記オペアンプの入力端子及び出力端子間に接続される初期化スイッチと、前記入力容量又は前記帰還容量と並列に接続される第１の容量と、前記入力容量又は前記帰還容量と並列に接続される第２の容量と、前記入力容量又は前記帰還容量の一端と前記第１の容量の一端との間に接続される第１のスイッチと、前記第１の容量の一端と前記第２の容量の一端との間に接続される第２のスイッチとを有し、前記入力容量又は前記帰還容量の一端は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする。
【発明の効果】
【００１０】
寄生容量の影響による増幅器の増幅率の変動（低下）を防止することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態による固体撮像装置の構成例を示す図である。
【図２】第１の実施形態による増幅器の構成例を示す回路図である。
【図３】図２の固体撮像装置に対応する回路レイアウトの図である。
【図４】本発明の第２の実施形態による増幅器の構成例を示す回路図である。
【図５】本発明の第３の実施形態による増幅器の構成例を示す回路図である。
【図６】本発明の第４の実施形態による増幅器の構成例を示す回路図である。
【図７】本発明の第５の実施形態による増幅器の構成例を示す回路図である。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示す図である。図中の各構成は同一の半導体基板上に設けられている。画素部１０１は、ＣＭＯＳセンサなどの電圧出力型光電変換素子を有する複数の画素５１が２次元行列状に配列されている。同じ行の画素５１は、制御線Ｖ１、Ｖ２、・・・、Ｖｎによって共通に接続されており、垂直走査回路６０からの信号を受けて、同じタイミングで垂直信号線ＶＳ１、ＶＳ２、・・・、ＶＳｎに画素信号を出力する。ゲイン回路２０は、各垂直信号線ＶＳ１、ＶＳ２、・・・、ＶＳｎ毎に設けられた増幅率可変の増幅器を有し、垂直信号線ＶＳ１、ＶＳ２、・・・、ＶＳｎに出力された画素信号を増幅する。増幅器の増幅率は、外部から入力される増幅率制御信号である信号φＧによって設定される。ゲイン回路２０の各増幅器に対応して設けられたメモリを含むメモリ回路３０は、ゲイン回路２０の増幅器で増幅された信号を一時的に保持する。メモリ回路３０のメモリは、水平走査回路４０によって順次走査され、出力部である出力アンプ５０を介して固体撮像装置から出力される。図中のφＶ１、φＧ、φＭ、φＨはそれぞれ、対応する回路の駆動を制御するための信号である。実際には複数の信号からなるものもあるが、簡単のために１つの信号として表している。
【００１３】
図２は、本実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図中、１は初期化スイッチＳＷ０であり、オンすることで帰還容量３〜６を初期化する。２は入力容量Ｃ０であり、３は帰還容量ａであり、４は帰還容量（第１の容量）ｂであり、５は帰還容量（第２の容量）ｃであり、６は帰還容量（第３の容量）ｄである。容量ａ，ｂ，ｃ，ｄは、ａ≦ｂ≦ｃ≦ｄの関係を有する。７は増幅率切替スイッチ（第１のスイッチ）ＳＷ１ｏであり、８は第２の増幅率切替スイッチ（第２のスイッチ）ＳＷ２ｏであり、９は第３の増幅率切替スイッチＳＷ３ｏである。１０はオペアンプである。増幅率切替スイッチ７，８，９は、図１の増幅率制御信号φＧによりオン／オフされる。また、増幅率切替スイッチ７，８，９は、出力線９９３に対して寄生容量を切断し、寄生容量を低減させる事ができる。
【００１４】
オペアンプ１０は、正入力端子には電位Ｖｒｅｆが入力され、負入力端子９９２が入力容量２を介して入力端子ｉｎに接続され、出力端子が出力端子ＯＵＴに接続される。入力端子ｉｎは。図１の垂直信号線ＶＳ１、ＶＳ２、・・・、ＶＳｎに接続される。出力端子ＯＵＴは、図１のメモリ回路３０に接続される。９９１は入力端子ｉｎであり、９９３は出力端子ＯＵＴである。初期化スイッチ１は、オペアンプ１０の負入力端子９９２及び出力端子９９３間に接続される。帰還容量３〜６は、オペアンプ１０の負入力端子９９２及び出力端子９９３間に並列に接続される。増幅率切替スイッチ７は、帰還容量３及び４の右端子（一端）間に接続される。増幅率切替スイッチ８は、帰還容量４及び５の右端子間に接続される。増幅率切替スイッチ９は、帰還容量５及び６の右端子間に接続される。帰還容量３の右端子は、出力端子９９３に接続される。オペアンプ１０の出力端子９９３は、増幅率切替スイッチ７及び８を介して帰還容量５の右端子に接続され、増幅率切替スイッチ７、８及び９を介して帰還容量６の右端子に接続される。
【００１５】
以下、寄生容量を考慮した増幅率を求める。図中、１３は帰還容量３に付随する寄生容量Ｃｐ０ａであり、１４は帰還容量４に付随する寄生容量Ｃｐ０ｂであり、１５は帰還容量５に付随する寄生容量Ｃｐ０ｃであり、１６は帰還容量６に付随する寄生容量Ｃｐ０ｄである。１７，１８，１９は、それぞれ、増幅率切替スイッチ７に付随する寄生容量、増幅率切替スイッチ８に付随する寄生容量、増幅率切替スイッチ９に付随する寄生容量であり、いずれも容量値Ｃｐ１を有するものとする。
【００１６】
スイッチ７のみをオンすると、帰還容量値がａ＋ｂとなり、増幅率を小さくする事ができる。さらに、スイッチ８をオンすると、帰還容量値がａ＋ｂ＋ｃとなり、増幅率をより小さくする事ができる。さらに、スイッチ９をオンすることで、最小の増幅率を設定できる。スイッチ７をオフとしたまま、スイッチ８及び９をオンしても、増幅率を変化させることはできない。同様に、スイッチ８をオフとした状態で、スイッチ９をオンしても、増幅率を変えることはできない。つまり、スイッチ７〜９のオンとオフを組み合わせる際には、必ずスイッチ７、８、９の順でスイッチをオンする。そのため、増幅率の設定は、スイッチ７〜９のすべてをオフとした増幅率が１の状態、スイッチ７だけをオンとした増幅率が２の状態、スイッチ７及び８だけをオンした増幅率が４の状態、スイッチ７〜９のすべてをオンとした増幅率が８の状態の４通りとなる。固体撮像装置における増幅率の設定は、被写体照度に応じて設定する為、細微な設定を必要とせず、通例×１、×２、×４、×８などの特定の倍数値だけで充分である。そのため、本実施形態の構成は充分に実用に供するものである。
【００１７】
図３は、図２の固体撮像装置に対応する回路レイアウトの図である。１〜１０は既に説明したため割愛する。９９１は入力端子、９９２はオペアンプ１０の負入力端子である。９９４は出力端子、９９５はスイッチ７及び８間の電極、９９６はスイッチ８及び９間の電極、９９７はスイッチ９及び帰還容量６間の電極である。
【００１８】
電極９９４〜９９７は、出力端子９９４に対してスイッチ７〜９により切断される事で、オペアンプ１０の負入力端子９９２及び出力端子９９４間の寄生容量が小さくなっている。寄生容量を含めた図２の帰還容量は以下の様に計算される。
【００１９】
図２において、寄生容量１３の容量値はＣｐ０ａ、寄生容量１４の容量値はＣｐ０ｂ、寄生容量１５の容量値はＣｐ０ｃ、寄生容量１６の容量値はＣｐ０ｄである。寄生容量１７〜１９の各容量値はＣｐ１である。
【００２０】
容量１５（Ｃｐ０ｃ）より下側の等価容量をＣｘｄとすると、容量Ｃｘｄは次式（１）で表わされる。
【００２１】
【数１】
【００２２】
また、容量１４（Ｃｐ０ｂ）より下側の等価容量をＣｘｃとすると、容量Ｃｘｃは次式（２）で表わされる。
【００２３】
【数２】
【００２４】
また、容量１３（Ｃｐ０ａ）より下側の等価容量をＣｘｂとすると、容量Ｃｘｂは次式（３）で表わされる。
【００２５】
【数３】
【００２６】
よって、図２の増幅器の増幅率Ｇａｉｎは、次式（４）で表わされる。
【００２７】
【数４】
【００２８】
帰還容量３の容量値ａ、帰還容量４の容量値ｂ、帰還容量５の容量値ｃ及び帰還容量６の容量値ｄは、寄生容量１７〜１９の各容量値Ｃｐ１より大きいので、以下のように近似できる。
【００２９】
ｄ＋Ｃｐ０ｄ＞＞Ｃｐ１
ｃ＋Ｃｘｄ＋Ｃｐ０ｃ＞＞Ｃｐ１
ｂ＋Ｃｘｃ＋Ｃｐ０ｂ＞＞Ｃｐ１
【００３０】
これを式（１）〜（４）に当てはめると、次式が成立する。
【００３１】
Ｃｘｄ≒Ｃｐ１
Ｃｘｃ≒Ｃｐ１／２
Ｃｘｂ≒Ｃｐ１／３
【００３２】
これにより、式（４）は、次式（５）のように簡略化できる。
【００３３】
【数５】
【００３４】
式（５）より、増幅率Ｇａｉｎは、寄生容量の影響が低減されることがわかる。これらより、増幅率Ｇａｉｎは製造ばらつきにより変動する要因が低減される。また、寄生容量の影響による増幅率Ｇａｉｎの低下を防止することができる。
【００３５】
（第２の実施形態）
図４は、本発明の第２の実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図４は寄生容量を考慮した回路となっている。以下、本実施形態が第１の実施形態と異なる点を説明する。図中、１２１は増幅率切替スイッチ（第１のスイッチ）ＳＷ１であり、１２２は増幅率切替スイッチ（第２のスイッチ）ＳＷ２であり、１２３は増幅率切替スイッチＳＷ３である。また、１２４，１２５，１２６は、それぞれ、増幅率切替スイッチ１２１に付随する寄生容量、増幅率切替スイッチ１２２に付随する寄生容量、増幅率切り替スイッチ１２３に付随する寄生容量であり、容量値Ｃｐ１を有するものとする。容量ａ，ｂ，ｃ，ｄは、ａ≦ｂ≦ｃ≦ｄの関係を有する。
【００３６】
増幅率切り替スイッチ１２１は、帰還容量ａ及びｂの左端子間に接続される。増幅率切り替スイッチ１２２は、帰還容量ｂ及びｃの左端子間に接続される。増幅率切り替スイッチ１２３は、帰還容量ｃ及びｄの左端子間に接続される。帰還容量ａの左端子は、オペアンプ１０の負入力端子に接続される。オペアンプ１０の負入力端子は、増幅率切替スイッチ１２１及び１２２を介して帰還容量ｃの左端子に接続され、増幅率切替スイッチ１２１、１２２及び１２３を介して帰還容量ｄの左端子に接続される。
【００３７】
本実施形態が第1の実施形態と異なる点は、増幅率切り替スイッチ１２１〜１２３をオペアンプ１０の入力端子側に配した点である。寄生容量を考慮した増幅率の計算式は、第１の実施形態と全く同じとなる。
【００３８】
本実施形態においては、オペアンプ１０の帰還端に増幅率切替スイッチ１２１，１２２，１２３を設ける為、各々増幅率切替スイッチ１２１〜１２３の端子の電位は正入力端子電位Ｖｒｅｆから大きく変化しない。そのため、増幅率切替スイッチ１２１〜１２３は電位Ｖｒｅｆ近傍の信号電圧を両端子に伝達できる単極性のトランジスタスイッチを用いる事ができる。
【００３９】
具体的には、電源電圧ＶＤＤ＝５Ｖ、電位Ｖｒｅｆ＝１Ｖの際、増幅率切替スイッチ１２１，１２２，１２３はＮＭＯＳトランジスタを用いればよい。第１の実施形態の場合、増幅率切替スイッチ７，８，９は、電位変動が大きいオペアンプ１０の出力端子側にあるため、増幅率切替スイッチ７，８，９をＣＭＯＳ型のスイッチとする必要がある。
【００４０】
（第３の実施形態）
図５は、本発明の第３の実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図５は寄生容量を考慮した回路となっている。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態では、オペアンプ１０の入力端子側と出力端子側の両方にスイッチを入れた構成を示す。具体的には、図４の構成に加えて、出力端子側にスイッチ７，８，９を第1の実施形態と同様に配置している。スイッチ７は第１のスイッチ、スイッチ８は第２のスイッチ、スイッチ１２１は第３のスイッチ、スイッチ１２２は第４のスイッチである。図中の番号は既に記述したものと同一であるため、その説明を割愛する。
【００４１】
本実施形態で増幅率を最大にする際には、増幅率切替スイッチ７，８，９，１２１，１２２，１２３の全てをオフとする。オペアンプ１０の負入力端子と出力端子の間に発生する寄生容量は、帰還容量ｂ，ｃ，ｄより小さい寄生容量１７（Ｃｐ１ｏ）、寄生容量１８（Ｃｐ２ｏ）、寄生容量１９（Ｃｐ３ｏ）が直列に入ることによって、第1の実施形態及び第２の実施形態より更に低減する。これは他の増幅率設定を行った場合も同様である。
【００４２】
（第４の実施形態）
図６は、本発明の第４の実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図６は寄生容量を考慮した回路となっている。以下、本実施形態が第１の実施形態と異なる点を説明する。図中、２０９はオペアンプ、２１０は入力容量ａ、２１１は入力容量（第１の容量）ｂである。２１１ｐは入力容量２１１に付随する寄生容量、２１２は入力容量（第２の容量）ｃ、２１２ｐは入力容量２１２に付随する寄生容量、２１３は入力容量（第３の容量）ｄ、２１３ｐは入力容量２１３に付随する寄生容量である。２１４，２１５，２１６は、それぞれ、第１の増幅率切替スイッチＳＷ１、第２の増幅率切替スイッチＳＷ２、第３の増幅率切替スイッチＳＷ３である。また、２１４ｐは増幅率切替スイッチ２１４に付随する寄生容量、２１５ｐは増幅率切替スイッチ２１５に付随する寄生容量、２１６ｐは増幅率切替スイッチ２１６に付随する寄生容量であり、全て同じ値Ｃｐ１を有するものとする。また、２１７は帰還容量ＣＦであり、２１８は帰還容量初期化スイッチＳＷ０である。
【００４３】
オペアンプ２０９は、正入力端子には電位Ｖｒｅｆが入力され、負入力端子が入力容量２１０を介して入力端子ｉｎに接続され、出力端子が出力端子ＯＵＴに接続される。帰還容量初期化スイッチ２１８及び帰還容量２１７は、オペアンプ２０９の負入力端子及び出力端子間に並列に接続される。入力容量２１０〜２１３は、入力端子ｉｎ及びオペアンプ２０９の負入力端子間に並列に接続される。増幅率切替スイッチ２１４は、入力容量２１０及び２１１の右端子間に接続される。増幅率切替スイッチ２１５は、入力容量２１１及び２１２の右端子間に接続される。増幅率切替スイッチ２１６は、入力容量２１２及び２１３の右端子間に接続される。入力容量２１０の右端子は、オペアンプ２０９の負入力端子に接続される。オペアンプ１０の負入力端子は、増幅率切替スイッチ２１４及び２１５を介して入力容量２１２の右端子に接続され、増幅率切替スイッチ２１４、２１５及び２１６を介して入力容量２１３の右端子に接続される。
【００４４】
第１、第２及び第３の実施形態は、列アンプの帰還容量を改良するものであったが、同一の概念を入力容量に適用したものが本実施形態である。詳細な計算式は割愛するが、増幅率切替スイッチ２１４，２１５，２１６をオフとした際の寄生容量は低減されるため、製造ばらつきによる増幅率の変動を小さく抑えることができる。また、寄生容量を介した、ノイズ混入の影響が軽減される。
【００４５】
（第５の実施形態）
図７は、本発明の第５の実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図７は寄生容量を考慮した回路となっている。以下、本実施形態が第２の実施形態と異なる点を説明する。本実施形態は、第２の実施形態（図４）を改良したものである。増幅率切替スイッチ１２１，１２２，１２３の一端を固定電位Ｖｆｉｘとするためのスイッチ１３１，１３２，１３３を設けた。
【００４６】
スイッチ１３１は、帰還容量ｂの左端子を固定電位Ｖｆｉｘのノードに接続するための第１の固定電位ノードスイッチである。スイッチ１３２は、帰還容量ｃの左端子を固定電位Ｖｆｉｘのノードに接続するための第２の固定電位ノードスイッチである。スイッチ１３３は、帰還容量ｄの左端子を固定電位Ｖｆｉｘのノードに接続するための第３の固定電位ノードスイッチである。
【００４７】
動作を簡単に説明する。オペアンプ１０の増幅率を最大に設定する時は、増幅率切替スイッチ１２１，１２２，１２３を全てオフとする。その時、スイッチ１３１，１３２，１３３は全てオンとする。オペアンプ１０の負入力端子と出力端子の間の寄生容量は、第１及び第２の実施形態と全く同じである。ただし、第１及び第２の実施形態では浮遊状態となっていた増幅率切替スイッチ１２１，１２２，１２３の一端が電位Ｖｆｉｘに固定されるため、回路の外部から混入するノイズの影響を小さくすることができる。
【００４８】
同様に、帰還容量をａ＋ｂと設定する場合には、増幅率切替スイッチ１２１をオン、増幅率切替スイッチ１２２及び１２３をオフ、スイッチ１３１をオフ、スイッチ１３２及び１３３をオンとする。この操作により、上記の原理と同様に、外部からの混入ノイズの影響を固定電位Ｖｆｉｘの働きで、小さくすることができる。
【００４９】
第１〜第５の実施形態によれば、固体撮像装置のゲイン回路（列アンプ回路）２０のレイアウト面積を増大させることなく、所望の増幅率切り替え回路を実現できる。また、金属配線層、層間絶縁膜の厚さの製造ばらつきによる増幅率の変動が小さいゲイン回路２０を得ることができる。また、寄生容量を通じて外乱が混入しにくいゲイン回路２０を得ることができる。
【００５０】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５１】
１ 初期化スイッチ、２ 入力容量、３〜６ 帰還容量、７〜９ 増幅率切替スイッチ
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳセンサなどのように光電変換素子を有する画素が１次元および２次元に配列され、画素からの電圧出力を列毎に設けた回路で読み出す固体撮像装置においては、列毎の読み出し回路で電圧増幅を行う事によりＳＮ比を改善できる。
【０００３】
電圧増幅を行うための読み出し回路毎のアンプ（以後、列アンプと略す）は光電変換素子の出力信号のダイナミックレンジを損なわない範囲で増幅する事がＳＮ比の面から重要である。また、非常に低輝度の被写体を撮像する場合は、列アンプで信号を増幅することでＳＮ比を向上する事が出来る。
【０００４】
撮像システムにおいて列アンプの増幅率は、被写体の照度に応じて可変とするのが通例である。可変増幅率を有する列アンプ回路の関し、特許文献１がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１７５５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、画素ピッチが小さくなると、特許文献１では寄生容量が無視できなくなり、特に高いゲイン設定時に所望の増幅率にならない誤差を生じていた。固体撮像装置としての課題は以下の３つである。
【０００７】
（１）寄生容量の影響による増幅率の低下を補うために、入力容量を大きくする必要があり、チップ面積の増大を招く。
（２）寄生容量の原因となる配線間容量、スイッチの端子間容量は、絶縁膜の膜厚ばらつき、金属配線層の膜厚などの製造ばらつきの影響を受けるため、増幅率も製造ばらつきの影響を受けやすい。
（３）寄生容量を通じて外乱が混入しやすく、特に高増幅率の時に顕著となる。
【０００８】
本発明の目的は、寄生容量の影響による増幅器の増幅率の変動（低下）を防止することができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の固体撮像装置は、光電変換素子を有し、画素信号を出力する画素と、前記画素により出力される画素信号を増幅する増幅器とを有し、前記増幅器は、オペアンプと、前記オペアンプの入力端子及び前記画素間に接続される入力容量と、前記オペアンプの入力端子及び出力端子間に接続される帰還容量と、前記オペアンプの入力端子及び出力端子間に接続される初期化スイッチと、前記入力容量又は前記帰還容量と並列に接続される第１の容量と、前記入力容量又は前記帰還容量と並列に接続される第２の容量と、前記入力容量又は前記帰還容量の一端と前記第１の容量の一端との間に接続される第１のスイッチと、前記第１の容量の一端と前記第２の容量の一端との間に接続される第２のスイッチとを有し、前記入力容量又は前記帰還容量の一端は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする。
【発明の効果】
【００１０】
寄生容量の影響による増幅器の増幅率の変動（低下）を防止することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態による固体撮像装置の構成例を示す図である。
【図２】第１の実施形態による増幅器の構成例を示す回路図である。
【図３】図２の固体撮像装置に対応する回路レイアウトの図である。
【図４】本発明の第２の実施形態による増幅器の構成例を示す回路図である。
【図５】本発明の第３の実施形態による増幅器の構成例を示す回路図である。
【図６】本発明の第４の実施形態による増幅器の構成例を示す回路図である。
【図７】本発明の第５の実施形態による増幅器の構成例を示す回路図である。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示す図である。図中の各構成は同一の半導体基板上に設けられている。画素部１０１は、ＣＭＯＳセンサなどの電圧出力型光電変換素子を有する複数の画素５１が２次元行列状に配列されている。同じ行の画素５１は、制御線Ｖ１、Ｖ２、・・・、Ｖｎによって共通に接続されており、垂直走査回路６０からの信号を受けて、同じタイミングで垂直信号線ＶＳ１、ＶＳ２、・・・、ＶＳｎに画素信号を出力する。ゲイン回路２０は、各垂直信号線ＶＳ１、ＶＳ２、・・・、ＶＳｎ毎に設けられた増幅率可変の増幅器を有し、垂直信号線ＶＳ１、ＶＳ２、・・・、ＶＳｎに出力された画素信号を増幅する。増幅器の増幅率は、外部から入力される増幅率制御信号である信号φＧによって設定される。ゲイン回路２０の各増幅器に対応して設けられたメモリを含むメモリ回路３０は、ゲイン回路２０の増幅器で増幅された信号を一時的に保持する。メモリ回路３０のメモリは、水平走査回路４０によって順次走査され、出力部である出力アンプ５０を介して固体撮像装置から出力される。図中のφＶ１、φＧ、φＭ、φＨはそれぞれ、対応する回路の駆動を制御するための信号である。実際には複数の信号からなるものもあるが、簡単のために１つの信号として表している。
【００１３】
図２は、本実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図中、１は初期化スイッチＳＷ０であり、オンすることで帰還容量３〜６を初期化する。２は入力容量Ｃ０であり、３は帰還容量ａであり、４は帰還容量（第１の容量）ｂであり、５は帰還容量（第２の容量）ｃであり、６は帰還容量（第３の容量）ｄである。容量ａ，ｂ，ｃ，ｄは、ａ≦ｂ≦ｃ≦ｄの関係を有する。７は増幅率切替スイッチ（第１のスイッチ）ＳＷ１ｏであり、８は第２の増幅率切替スイッチ（第２のスイッチ）ＳＷ２ｏであり、９は第３の増幅率切替スイッチＳＷ３ｏである。１０はオペアンプである。増幅率切替スイッチ７，８，９は、図１の増幅率制御信号φＧによりオン／オフされる。また、増幅率切替スイッチ７，８，９は、出力線９９３に対して寄生容量を切断し、寄生容量を低減させる事ができる。
【００１４】
オペアンプ１０は、正入力端子には電位Ｖｒｅｆが入力され、負入力端子９９２が入力容量２を介して入力端子ｉｎに接続され、出力端子が出力端子ＯＵＴに接続される。入力端子ｉｎは。図１の垂直信号線ＶＳ１、ＶＳ２、・・・、ＶＳｎに接続される。出力端子ＯＵＴは、図１のメモリ回路３０に接続される。９９１は入力端子ｉｎであり、９９３は出力端子ＯＵＴである。初期化スイッチ１は、オペアンプ１０の負入力端子９９２及び出力端子９９３間に接続される。帰還容量３〜６は、オペアンプ１０の負入力端子９９２及び出力端子９９３間に並列に接続される。増幅率切替スイッチ７は、帰還容量３及び４の右端子（一端）間に接続される。増幅率切替スイッチ８は、帰還容量４及び５の右端子間に接続される。増幅率切替スイッチ９は、帰還容量５及び６の右端子間に接続される。帰還容量３の右端子は、出力端子９９３に接続される。オペアンプ１０の出力端子９９３は、増幅率切替スイッチ７及び８を介して帰還容量５の右端子に接続され、増幅率切替スイッチ７、８及び９を介して帰還容量６の右端子に接続される。
【００１５】
以下、寄生容量を考慮した増幅率を求める。図中、１３は帰還容量３に付随する寄生容量Ｃｐ０ａであり、１４は帰還容量４に付随する寄生容量Ｃｐ０ｂであり、１５は帰還容量５に付随する寄生容量Ｃｐ０ｃであり、１６は帰還容量６に付随する寄生容量Ｃｐ０ｄである。１７，１８，１９は、それぞれ、増幅率切替スイッチ７に付随する寄生容量、増幅率切替スイッチ８に付随する寄生容量、増幅率切替スイッチ９に付随する寄生容量であり、いずれも容量値Ｃｐ１を有するものとする。
【００１６】
スイッチ７のみをオンすると、帰還容量値がａ＋ｂとなり、増幅率を小さくする事ができる。さらに、スイッチ８をオンすると、帰還容量値がａ＋ｂ＋ｃとなり、増幅率をより小さくする事ができる。さらに、スイッチ９をオンすることで、最小の増幅率を設定できる。スイッチ７をオフとしたまま、スイッチ８及び９をオンしても、増幅率を変化させることはできない。同様に、スイッチ８をオフとした状態で、スイッチ９をオンしても、増幅率を変えることはできない。つまり、スイッチ７〜９のオンとオフを組み合わせる際には、必ずスイッチ７、８、９の順でスイッチをオンする。そのため、増幅率の設定は、スイッチ７〜９のすべてをオフとした増幅率が１の状態、スイッチ７だけをオンとした増幅率が２の状態、スイッチ７及び８だけをオンした増幅率が４の状態、スイッチ７〜９のすべてをオンとした増幅率が８の状態の４通りとなる。固体撮像装置における増幅率の設定は、被写体照度に応じて設定する為、細微な設定を必要とせず、通例×１、×２、×４、×８などの特定の倍数値だけで充分である。そのため、本実施形態の構成は充分に実用に供するものである。
【００１７】
図３は、図２の固体撮像装置に対応する回路レイアウトの図である。１〜１０は既に説明したため割愛する。９９１は入力端子、９９２はオペアンプ１０の負入力端子である。９９４は出力端子、９９５はスイッチ７及び８間の電極、９９６はスイッチ８及び９間の電極、９９７はスイッチ９及び帰還容量６間の電極である。
【００１８】
電極９９４〜９９７は、出力端子９９４に対してスイッチ７〜９により切断される事で、オペアンプ１０の負入力端子９９２及び出力端子９９４間の寄生容量が小さくなっている。寄生容量を含めた図２の帰還容量は以下の様に計算される。
【００１９】
図２において、寄生容量１３の容量値はＣｐ０ａ、寄生容量１４の容量値はＣｐ０ｂ、寄生容量１５の容量値はＣｐ０ｃ、寄生容量１６の容量値はＣｐ０ｄである。寄生容量１７〜１９の各容量値はＣｐ１である。
【００２０】
容量１５（Ｃｐ０ｃ）より下側の等価容量をＣｘｄとすると、容量Ｃｘｄは次式（１）で表わされる。
【００２１】
【数１】
【００２２】
また、容量１４（Ｃｐ０ｂ）より下側の等価容量をＣｘｃとすると、容量Ｃｘｃは次式（２）で表わされる。
【００２３】
【数２】
【００２４】
また、容量１３（Ｃｐ０ａ）より下側の等価容量をＣｘｂとすると、容量Ｃｘｂは次式（３）で表わされる。
【００２５】
【数３】
【００２６】
よって、図２の増幅器の増幅率Ｇａｉｎは、次式（４）で表わされる。
【００２７】
【数４】
【００２８】
帰還容量３の容量値ａ、帰還容量４の容量値ｂ、帰還容量５の容量値ｃ及び帰還容量６の容量値ｄは、寄生容量１７〜１９の各容量値Ｃｐ１より大きいので、以下のように近似できる。
【００２９】
ｄ＋Ｃｐ０ｄ＞＞Ｃｐ１
ｃ＋Ｃｘｄ＋Ｃｐ０ｃ＞＞Ｃｐ１
ｂ＋Ｃｘｃ＋Ｃｐ０ｂ＞＞Ｃｐ１
【００３０】
これを式（１）〜（４）に当てはめると、次式が成立する。
【００３１】
Ｃｘｄ≒Ｃｐ１
Ｃｘｃ≒Ｃｐ１／２
Ｃｘｂ≒Ｃｐ１／３
【００３２】
これにより、式（４）は、次式（５）のように簡略化できる。
【００３３】
【数５】
【００３４】
式（５）より、増幅率Ｇａｉｎは、寄生容量の影響が低減されることがわかる。これらより、増幅率Ｇａｉｎは製造ばらつきにより変動する要因が低減される。また、寄生容量の影響による増幅率Ｇａｉｎの低下を防止することができる。
【００３５】
（第２の実施形態）
図４は、本発明の第２の実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図４は寄生容量を考慮した回路となっている。以下、本実施形態が第１の実施形態と異なる点を説明する。図中、１２１は増幅率切替スイッチ（第１のスイッチ）ＳＷ１であり、１２２は増幅率切替スイッチ（第２のスイッチ）ＳＷ２であり、１２３は増幅率切替スイッチＳＷ３である。また、１２４，１２５，１２６は、それぞれ、増幅率切替スイッチ１２１に付随する寄生容量、増幅率切替スイッチ１２２に付随する寄生容量、増幅率切り替スイッチ１２３に付随する寄生容量であり、容量値Ｃｐ１を有するものとする。容量ａ，ｂ，ｃ，ｄは、ａ≦ｂ≦ｃ≦ｄの関係を有する。
【００３６】
増幅率切り替スイッチ１２１は、帰還容量ａ及びｂの左端子間に接続される。増幅率切り替スイッチ１２２は、帰還容量ｂ及びｃの左端子間に接続される。増幅率切り替スイッチ１２３は、帰還容量ｃ及びｄの左端子間に接続される。帰還容量ａの左端子は、オペアンプ１０の負入力端子に接続される。オペアンプ１０の負入力端子は、増幅率切替スイッチ１２１及び１２２を介して帰還容量ｃの左端子に接続され、増幅率切替スイッチ１２１、１２２及び１２３を介して帰還容量ｄの左端子に接続される。
【００３７】
本実施形態が第1の実施形態と異なる点は、増幅率切り替スイッチ１２１〜１２３をオペアンプ１０の入力端子側に配した点である。寄生容量を考慮した増幅率の計算式は、第１の実施形態と全く同じとなる。
【００３８】
本実施形態においては、オペアンプ１０の帰還端に増幅率切替スイッチ１２１，１２２，１２３を設ける為、各々増幅率切替スイッチ１２１〜１２３の端子の電位は正入力端子電位Ｖｒｅｆから大きく変化しない。そのため、増幅率切替スイッチ１２１〜１２３は電位Ｖｒｅｆ近傍の信号電圧を両端子に伝達できる単極性のトランジスタスイッチを用いる事ができる。
【００３９】
具体的には、電源電圧ＶＤＤ＝５Ｖ、電位Ｖｒｅｆ＝１Ｖの際、増幅率切替スイッチ１２１，１２２，１２３はＮＭＯＳトランジスタを用いればよい。第１の実施形態の場合、増幅率切替スイッチ７，８，９は、電位変動が大きいオペアンプ１０の出力端子側にあるため、増幅率切替スイッチ７，８，９をＣＭＯＳ型のスイッチとする必要がある。
【００４０】
（第３の実施形態）
図５は、本発明の第３の実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図５は寄生容量を考慮した回路となっている。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態では、オペアンプ１０の入力端子側と出力端子側の両方にスイッチを入れた構成を示す。具体的には、図４の構成に加えて、出力端子側にスイッチ７，８，９を第1の実施形態と同様に配置している。スイッチ７は第１のスイッチ、スイッチ８は第２のスイッチ、スイッチ１２１は第３のスイッチ、スイッチ１２２は第４のスイッチである。図中の番号は既に記述したものと同一であるため、その説明を割愛する。
【００４１】
本実施形態で増幅率を最大にする際には、増幅率切替スイッチ７，８，９，１２１，１２２，１２３の全てをオフとする。オペアンプ１０の負入力端子と出力端子の間に発生する寄生容量は、帰還容量ｂ，ｃ，ｄより小さい寄生容量１７（Ｃｐ１ｏ）、寄生容量１８（Ｃｐ２ｏ）、寄生容量１９（Ｃｐ３ｏ）が直列に入ることによって、第1の実施形態及び第２の実施形態より更に低減する。これは他の増幅率設定を行った場合も同様である。
【００４２】
（第４の実施形態）
図６は、本発明の第４の実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図６は寄生容量を考慮した回路となっている。以下、本実施形態が第１の実施形態と異なる点を説明する。図中、２０９はオペアンプ、２１０は入力容量ａ、２１１は入力容量（第１の容量）ｂである。２１１ｐは入力容量２１１に付随する寄生容量、２１２は入力容量（第２の容量）ｃ、２１２ｐは入力容量２１２に付随する寄生容量、２１３は入力容量（第３の容量）ｄ、２１３ｐは入力容量２１３に付随する寄生容量である。２１４，２１５，２１６は、それぞれ、第１の増幅率切替スイッチＳＷ１、第２の増幅率切替スイッチＳＷ２、第３の増幅率切替スイッチＳＷ３である。また、２１４ｐは増幅率切替スイッチ２１４に付随する寄生容量、２１５ｐは増幅率切替スイッチ２１５に付随する寄生容量、２１６ｐは増幅率切替スイッチ２１６に付随する寄生容量であり、全て同じ値Ｃｐ１を有するものとする。また、２１７は帰還容量ＣＦであり、２１８は帰還容量初期化スイッチＳＷ０である。
【００４３】
オペアンプ２０９は、正入力端子には電位Ｖｒｅｆが入力され、負入力端子が入力容量２１０を介して入力端子ｉｎに接続され、出力端子が出力端子ＯＵＴに接続される。帰還容量初期化スイッチ２１８及び帰還容量２１７は、オペアンプ２０９の負入力端子及び出力端子間に並列に接続される。入力容量２１０〜２１３は、入力端子ｉｎ及びオペアンプ２０９の負入力端子間に並列に接続される。増幅率切替スイッチ２１４は、入力容量２１０及び２１１の右端子間に接続される。増幅率切替スイッチ２１５は、入力容量２１１及び２１２の右端子間に接続される。増幅率切替スイッチ２１６は、入力容量２１２及び２１３の右端子間に接続される。入力容量２１０の右端子は、オペアンプ２０９の負入力端子に接続される。オペアンプ１０の負入力端子は、増幅率切替スイッチ２１４及び２１５を介して入力容量２１２の右端子に接続され、増幅率切替スイッチ２１４、２１５及び２１６を介して入力容量２１３の右端子に接続される。
【００４４】
第１、第２及び第３の実施形態は、列アンプの帰還容量を改良するものであったが、同一の概念を入力容量に適用したものが本実施形態である。詳細な計算式は割愛するが、増幅率切替スイッチ２１４，２１５，２１６をオフとした際の寄生容量は低減されるため、製造ばらつきによる増幅率の変動を小さく抑えることができる。また、寄生容量を介した、ノイズ混入の影響が軽減される。
【００４５】
（第５の実施形態）
図７は、本発明の第５の実施形態によるゲイン回路２０の各列に設けられる増幅器の構成例を示す回路図である。図７は寄生容量を考慮した回路となっている。以下、本実施形態が第２の実施形態と異なる点を説明する。本実施形態は、第２の実施形態（図４）を改良したものである。増幅率切替スイッチ１２１，１２２，１２３の一端を固定電位Ｖｆｉｘとするためのスイッチ１３１，１３２，１３３を設けた。
【００４６】
スイッチ１３１は、帰還容量ｂの左端子を固定電位Ｖｆｉｘのノードに接続するための第１の固定電位ノードスイッチである。スイッチ１３２は、帰還容量ｃの左端子を固定電位Ｖｆｉｘのノードに接続するための第２の固定電位ノードスイッチである。スイッチ１３３は、帰還容量ｄの左端子を固定電位Ｖｆｉｘのノードに接続するための第３の固定電位ノードスイッチである。
【００４７】
動作を簡単に説明する。オペアンプ１０の増幅率を最大に設定する時は、増幅率切替スイッチ１２１，１２２，１２３を全てオフとする。その時、スイッチ１３１，１３２，１３３は全てオンとする。オペアンプ１０の負入力端子と出力端子の間の寄生容量は、第１及び第２の実施形態と全く同じである。ただし、第１及び第２の実施形態では浮遊状態となっていた増幅率切替スイッチ１２１，１２２，１２３の一端が電位Ｖｆｉｘに固定されるため、回路の外部から混入するノイズの影響を小さくすることができる。
【００４８】
同様に、帰還容量をａ＋ｂと設定する場合には、増幅率切替スイッチ１２１をオン、増幅率切替スイッチ１２２及び１２３をオフ、スイッチ１３１をオフ、スイッチ１３２及び１３３をオンとする。この操作により、上記の原理と同様に、外部からの混入ノイズの影響を固定電位Ｖｆｉｘの働きで、小さくすることができる。
【００４９】
第１〜第５の実施形態によれば、固体撮像装置のゲイン回路（列アンプ回路）２０のレイアウト面積を増大させることなく、所望の増幅率切り替え回路を実現できる。また、金属配線層、層間絶縁膜の厚さの製造ばらつきによる増幅率の変動が小さいゲイン回路２０を得ることができる。また、寄生容量を通じて外乱が混入しにくいゲイン回路２０を得ることができる。
【００５０】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５１】
１ 初期化スイッチ、２ 入力容量、３〜６ 帰還容量、７〜９ 増幅率切替スイッチ
【特許請求の範囲】
【請求項１】
光電変換素子を有し、画素信号を出力する画素と、
前記画素により出力される画素信号を増幅する増幅器とを有し、
前記増幅器は、
オペアンプと、
前記オペアンプの入力端子及び前記画素間に接続される入力容量と、
前記オペアンプの入力端子及び出力端子間に接続される帰還容量と、
前記オペアンプの入力端子及び出力端子間に接続される初期化スイッチと、
前記入力容量又は前記帰還容量と並列に接続される第１の容量と、
前記入力容量又は前記帰還容量と並列に接続される第２の容量と、
前記入力容量又は前記帰還容量の一端と前記第１の容量の一端との間に接続される第１のスイッチと、
前記第１の容量の一端と前記第２の容量の一端との間に接続される第２のスイッチとを有し、
前記入力容量又は前記帰還容量の一端は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする固体撮像装置。
【請求項２】
前記第１の容量は、前記帰還容量と並列に接続され、
前記第２の容量は、前記帰還容量と並列に接続され、
前記第１のスイッチは、前記帰還容量の一端と前記第１の容量の一端との間に接続され、
前記第２のスイッチは、前記第１の容量の一端と前記第２の容量の一端との間に接続されることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記オペアンプの出力端子は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記オペアンプの入力端子は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする請求項２記載の固体撮像装置。
【請求項５】
さらに、前記帰還容量の他端と前記第１の容量の他端との間に接続される第３のスイッチと、
前記第１の容量の他端と前記第２の容量の他端との間に接続される第４のスイッチとを有し、
前記オペアンプの出力端子は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続され、
前記オペアンプの入力端子は、前記第３のスイッチ及び前記第３のスイッチを介して前記第２の容量の他端に接続されることを特徴とする請求項２記載の固体撮像装置。
【請求項６】
前記第１の容量は、前記入力容量と並列に接続され、
前記第２の容量は、前記入力容量と並列に接続され、
前記第１のスイッチは、前記入力容量の一端と前記第１の容量の一端との間に接続され、
前記第２のスイッチは、前記第１の容量の一端と前記第２の容量の一端との間に接続され、
前記オペアンプの入力端子は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする請求項１記載の固体撮像装置。
【請求項７】
さらに、前記第１の容量の一端を固定電位ノードに接続するための第１の固定電位ノードスイッチと、
前記第２の容量の一端を固定電位ノードに接続するための第２の固定電位ノードスイッチとを有することを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項１】
光電変換素子を有し、画素信号を出力する画素と、
前記画素により出力される画素信号を増幅する増幅器とを有し、
前記増幅器は、
オペアンプと、
前記オペアンプの入力端子及び前記画素間に接続される入力容量と、
前記オペアンプの入力端子及び出力端子間に接続される帰還容量と、
前記オペアンプの入力端子及び出力端子間に接続される初期化スイッチと、
前記入力容量又は前記帰還容量と並列に接続される第１の容量と、
前記入力容量又は前記帰還容量と並列に接続される第２の容量と、
前記入力容量又は前記帰還容量の一端と前記第１の容量の一端との間に接続される第１のスイッチと、
前記第１の容量の一端と前記第２の容量の一端との間に接続される第２のスイッチとを有し、
前記入力容量又は前記帰還容量の一端は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする固体撮像装置。
【請求項２】
前記第１の容量は、前記帰還容量と並列に接続され、
前記第２の容量は、前記帰還容量と並列に接続され、
前記第１のスイッチは、前記帰還容量の一端と前記第１の容量の一端との間に接続され、
前記第２のスイッチは、前記第１の容量の一端と前記第２の容量の一端との間に接続されることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記オペアンプの出力端子は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記オペアンプの入力端子は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする請求項２記載の固体撮像装置。
【請求項５】
さらに、前記帰還容量の他端と前記第１の容量の他端との間に接続される第３のスイッチと、
前記第１の容量の他端と前記第２の容量の他端との間に接続される第４のスイッチとを有し、
前記オペアンプの出力端子は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続され、
前記オペアンプの入力端子は、前記第３のスイッチ及び前記第３のスイッチを介して前記第２の容量の他端に接続されることを特徴とする請求項２記載の固体撮像装置。
【請求項６】
前記第１の容量は、前記入力容量と並列に接続され、
前記第２の容量は、前記入力容量と並列に接続され、
前記第１のスイッチは、前記入力容量の一端と前記第１の容量の一端との間に接続され、
前記第２のスイッチは、前記第１の容量の一端と前記第２の容量の一端との間に接続され、
前記オペアンプの入力端子は、前記第１のスイッチ及び前記第２のスイッチを介して前記第２の容量の一端に接続されることを特徴とする請求項１記載の固体撮像装置。
【請求項７】
さらに、前記第１の容量の一端を固定電位ノードに接続するための第１の固定電位ノードスイッチと、
前記第２の容量の一端を固定電位ノードに接続するための第２の固定電位ノードスイッチとを有することを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−３５７８７（Ｐ２０１１−３５７８７Ａ）
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願番号】特願２００９−１８１７８４（Ｐ２００９−１８１７８４）
【出願日】平成２１年８月４日（２００９．８．４）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願日】平成２１年８月４日（２００９．８．４）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]