変調アグノスティック（ＡＧＮＯＳＴＩＣ）デジタルハイブリッドモード電力増幅器のシステム及び方法
広帯域通信システムにおいて高効率性及び高線形性を実現するＲＦデジタルハイブリッドモード電力増幅器システムが開示される。本発明は、ＲＦ領域内の電力増幅器を線形化する適応デジタル予歪の方法に基づく。本開示により、電力増幅器システムはフィールド再構成可能となり、マルチ変調スキーム（変調アグノスティック）、マルチキャリア及びマルチチャネルをサポートできる。その結果、デジタルハイブリッドモード電力増幅器システムは、ベースバンドＩ−Ｑ信号情報をすぐに入手することができない基地局、リピータ及び屋内信号カバレージシステムなどの無線伝送システムに特に適している。
【発明の詳細な説明】
【関連出願】
【０００１】
[001]本出願は、以下の出願の利益を主張する。
２００９年３月３１日に出願された米国特許出願第１２／４１５，６７６号、及びそれを介して、２００８年３月３１日に出願された米国特許出願第６１／０４１，１６４号（これは、２００９年４月２４日に出願された米国仮特許出願第６１／１７２，６４２号の利益も主張する）、
２００９年１０月２１日に出願された米国特許出願第１２／６０３，４１９号、及びそれを介して、２００８年４月２３日に出願された米国特許出願第１２／１０８，５０７号、及びそれを介して、２００７年４月２３日に出願された米国特許出願第６０／９２５，５７７号、
２００８年１２月８日に出願された米国特許出願第１２／３３０，４５１号、及びそれを介して、２００７年１２月７日に出願された米国特許出願第６１／０１２，４１６号、
２００７年１２月２０日に出願された米国特許出願第１１／９６１，９６９号、及びそれを介して、２００６年１２月２６日に出願された米国特許出願第６０／８７７，０３５号、及び２００７年４月２３日に出願された米国特許出願第６０／９２５，６０３号、
２００８年４月２３日に出願された米国特許出願第１２／１０８，５０２号、及びそれを介して、２００８年１月２８日に出願された米国特許出願第１２／０２１，２４１号、及びそれを介して、２００７年１月２６日に出願された米国特許出願第６０／８９７，７４６号。
２００９年１２月２１日に出願され、「ＭＵＬＴＩ−ＢＡＮＤ ＷＩＤＥＢＡＮＤ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＤＩＧＩＴＡＬ ＰＲＥＤＩＳＴＯＲＴＩＯＮ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎを発明者とする米国特許出願第６１／２８８，８３８号。
２００９年１２月２１日に出願され、「ＲＥＭＯＴＥ ＲＡＤＩＯ ＨＥＡＤ ＵＮＩＴ ＳＹＳＴＥＭ ＷＩＴＨ ＷＩＤＥＢＡＮＤ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＡＮＤ ＭＥＴＨＯＤ」と題し、Ｃｈｅｎｇｘｕｎ Ｗａｎｇ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎを発明者とする米国特許出願第６１／２８８，８４０号。
２００９年１２月２１日に出願され、「ＭＯＤＵＬＡＴＩＯＮ ＡＧＮＯＳＴＩＣ ＤＩＧＩＴＡＬ ＨＹＢＲＩＤ ＭＯＤＥ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ、Ｓｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎ、Ｙｉｎｇ Ｘｉａｏを発明者とする米国特許出願第６１／２８８，８４４号。
２００９年１２月２１日に出願され、「ＨＩＧＨ ＥＦＦＩＣＩＥＮＣＹ， ＲＥＭＯＴＥＬＹ ＲＥＣＯＮＦＩＧＵＲＡＢＬＥ ＲＥＭＯＴＥ ＲＡＤＩＯ ＨＥＡＤ ＵＮＩＴ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＷＩＲＥＬＥＳＳ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎ及びＹｉｎｇ Ｘｉａｏを発明者とする米国特許出願第６１／２８８，８４７号。
上記はすべて、すべての目的のために参照により本明細書に組み込まれる。
【発明の分野】
【０００２】
[002]本発明は、複素変調技法を使用した無線通信システムに概して関係する。より具体的には、本発明は無線通信のための電力増幅器システムに関係する。
【背景技術】
【０００３】
[003]広帯域符号分割多元接続（ＷＣＤＭＡ）及び直交周波数分割多重（ＯＦＤＭ）のような複素変調技法を使用した広帯域移動体通信システムは、大きなピーク対平均電力比（ＰＡＰＲ）の仕様を有し、そのためＲＦ伝送用に線形性の高い電力増幅器が必要となる。従来型のフィードフォワード線形電力増幅器（ＦＦＬＰＡ）が、電力効率が悪いにもかかわらず、その優れた線形性能ゆえに広く利用されている。
【０００４】
[004]従来型ＦＦＬＰＡは、誤差減算、及び専用ハードウェア回路との電力マッチングの原理に主として基づいて、ＰＡに対する非線形補正を実現する。このようなアプローチは、伝送電力バランス、時間遅延及びメインＰＡにより生成された誤差を正確にマッチングさせるために補助ＰＡ及び複雑なハードウェア回路を使用しなければならない。完全なマッチングが得られた後に、メインＰＡからの非線形歪み誤差が、補助ＰＡからのかかる歪み誤差によってキャンセルされ得る。多くの変数及びパラメータをとりわけ含む非線形予歪回路の複雑性ゆえに、ＦＦＬＰＡはかなりの微調整労力及び他のキャリブレーション労力を必要とする。さらに、かかる伝統的なＦＦＬＰＡスキームは、メインＰＡの信号と補助ＰＡの信号とを完全に整合させることが必須であることから、温度及び湿度の変化のような変動する環境条件に対して脆弱でもある。その結果、伝統的な予歪スキームは、実装にコストがかかり、商業的な無線システム環境における予歪の精度及び安定性が限られる。
【０００５】
[005]ＦＦＬＰＡの効率の悪さを克服するために、デジタル信号処理（ＤＳＰ）技術の近年の進歩によってデジタルベースバンド予歪（ＰＤ）が実証されている。さらに、電力効率を改善するために、こうした線形化システムに対してドハティ電力増幅器（ＤＰＡ）も適用されている。しかしながら、より安価なアーキテクチャによるさらなる線形性及びより高い効率性のような、電力増幅器の性能向上が依然必要とされている。
【０００６】
[006]従来型のＤＳＰベースのＰＤスキームはデジタルマイクロプロセッサを利用して、ＰＡの非線形性をコンピューティング、計算及び補正し、その方法として通常、ＰＡシステム内の信号の迅速なトラッキング及び調整を行う。しかし、従来型のＤＳＰベースのＰＤスキームは、温度のような環境の変化による増幅器の線形性能の変化、及びメモリ効果から生じるＰＡの出力信号の非対称歪みに見舞われる。こうした変化及び歪みは補償されなければならない。従来型のＰＤアルゴリズムは、広帯域フィードバック信号に基づいており、必要な情報を捕捉するために高速アナログ−デジタル変換器（ＡＤＣ）を必要とする。さらに、基準信号と歪み信号との誤差信号を捕捉するために、時間同期が概して必要とされる。この時間マッチングプロセスは、従来型のＰＤスキームの線形化性能にさらに影響を及ぼし得る小さな同期誤差をもたらす場合がある。基準信号及び歪み信号を整合させるために、振幅及び位相同期も必要とされる。
【０００７】
[007]さらに、従来型のＰＤスキームは、必要な理想的信号又は基準信号としてベースバンドにおいて符号化された同相（Ｉ）及び直交（Ｑ）チャネル信号を必要とする。その結果、従来型のＰＤスキームは、標準又は変調固有になることが多く、各ベースバンドシステムに精密に合うように仕立てられなければならない。したがって、従来型のＰＤスキームを基地局に配置するために、基地局のベースバンドアーキテクチャにＰＤエンジンを組み込なければならない。この組み込みは、現実的な実装上の課題となる。既存の基地局又は基地局設計のベースバンドアーキテクチャを変更することは、しばしば不都合又は不可能だからである。ＰＤスキームが特定の基地局設計に対してセットアップされると、しばしば、再構成可能とはならず、その結果、標準又は変調の将来の変更に対してアップグレード可能とはならない。さらに、伝統的なＰＤアプローチは、ベースバンドＩ−Ｑ信号源を動作させる必要があることから、リピータ及び屋内信号カバレージサブシステムのようなベースバンドＩ−Ｑ信号源を有していない一部のＲＦシステムに対しては適用不可能である。
【発明の概要】
【０００８】
[008]したがって、本発明は上記の問題を考慮して行われており、本発明の目的は、広帯域通信システムアプリケーションのために高線形性及び高効率性を備えた電力増幅器システムの高性能でコスト効果の高い方法を提供することである。本開示は、マルチ変調スキーム（変調アグノスティック）、マルチキャリア及びマルチチャネルをサポートするフィールド再構成可能な電力増幅器システムを提供する。本発明のマルチチャネル構成では、複数の帯域向けの複数のＰＡがあり得る。
【０００９】
[009]上記の目的を達成するため、本発明は、ＲＦ領域内の電力増幅器を線形化する適応デジタル予歪の方法に概して基づく。本発明の様々な実施形態が開示される。一実施形態では、波高因子低減、ＰＤ、電力効率向上技法及び係数適応アルゴリズムの組み合わせがＰＡシステム内で利用される。別の実施形態では、性能を向上させるためにアナログ直交変調器補償構造も利用される。
【００１０】
[0010]本発明のいくつかの実施形態は、電力増幅器の特性の変動を監視すること、及び自己適応アルゴリズムにより自己調整することができる。本開示の１つのそのような自己適応アルゴリズムは、デジタル予歪アルゴリズムと呼ばれ、デジタル領域で実施される。
【００１１】
[0011]本発明の適用は、すべての無線基地局、アクセスポイント、モバイル機器及び無線端末、ポータブル無線デバイス、並びにマイクロ波通信及び衛星通信のようなその他の無線通信システムとともに使用するのに好適である。
【００１２】
[0012]広帯域通信システムにおいて高効率性及び高線形性を実現するＲＦデジタルハイブリッドモード電力増幅器システムが開示される。本発明は、ＲＦ領域内の電力増幅器を線形化する適応デジタル予歪の方法に基づく。増幅器出力信号の線形性の変化及び非対称歪みのような電力増幅器の特性が、フィードバック経路でサンプリングされ、デジタルモジュール内で適応アルゴリズムによって制御される。したがって、一実施形態では、本発明は、電力増幅器システムのメモリ効果及び非線形性を補償することができるほか、性能を電力付加効率、隣接チャネル漏洩比（ＡＣＬＲ）及びピーク対平均電力比の点で改善する。本開示により、電力増幅器システムはフィールド再構成可能となり、マルチ変調スキーム（変調アグノスティック）、マルチキャリア及びマルチチャネルをサポートできる。その結果、デジタルハイブリッドモード電力増幅器システムは、ベースバンドＩ−Ｑ信号情報をすぐに入手することができない基地局、リピータ及び屋内信号カバレージシステムなどの無線伝送システムに特に適している。
【００１３】
[0013]本発明のさらなる目的及び利点は、添付の図面とともに行う以下の詳細な説明からより十分に理解できよう。
【図面の簡単な説明】
【００１４】
【図１】[0014] デジタルハイブリッドモード電力増幅器システムの基本形を示すブロック図である。
【図２】[0015] 本発明の一実施形態による電力増幅器システムの単純なデジタル予歪ブロック図を示すブロック図である。
【図３】[0016] 本発明のデジタルハイブリッドモード電力増幅器システムにおける多項式ベースの予歪を示すブロック図である。
【図４】[0017] 本発明のデジタルハイブリッドモード電力増幅器システムにおける自己適応に適用されるデジタル予歪アルゴリズムのブロック図である。
【図５】[0018] 本発明の遅延推定ブロック図である。
【図６】[0019] 本発明の非整数遅延のブロック図である。
【図７】[0020] 本発明の別の実施形態によるダウンコンバータ（ＤＮＣ）及びＵＰＣベースのクリッピング誤差修復経路が実装されたデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図８】[0021] 本発明の別の実施形態によるＤＮＣ及びアナログ直交変調器（ＡＱＭ）が実装されたデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図９】[0022] アナログ直交変調器補償構造の一実施形態を示すブロック図である。用語集
【００１５】
[0023]本明細書で使用する頭字語は、以下の意味を有する。
ＡＣＬＲ 隣接チャネル漏洩比
ＡＣＰＲ 隣接チャネル電力比
ＡＤＣ アナログ−デジタル変換器
ＡＱＤＭ アナログ直交復調器
ＡＱＭ アナログ直交変調器
ＡＱＤＭＣ アナログ直交復調器コレクタ
ＡＱＭＣ アナログ直交変調器コレクタ
ＢＰＦ バンドパスフィルタ
ＣＤＭＡ 符号分割多元接続
ＣＦＲ 波高因子低減
ＤＡＣ デジタル−アナログ変換器
ＤＥＴ 検出器
ＤＨＭＰＡ デジタルハイブリッドモード電力増幅器
ＤＤＣ デジタルダウンコンバータ
ＤＮＣ ダウンコンバータ
ＤＰＡ ドハティ電力増幅器
ＤＱＤＭ デジタル直交復調器
ＤＱＭ デジタル直交変調器
ＤＳＰ デジタル信号処理
ＤＵＣ デジタルアップコンバータ
ＥＥＲ エンベロープ除去及び修復
ＥＦ エンベロープフォローイング
ＥＴ エンベロープトラッキング
ＥＶＭ 誤差ベクトル振幅
ＦＦＬＰＡ フィードフォワード線形電力増幅器
ＦＩＲ 有限インパルス応答
ＦＰＧＡ フィールドプログラマブルゲートアレイ
ＧＳＭ 移動体通信用グローバルシステム
Ｉ−Ｑ 同相／直交
ＩＦ 中間周波数
ＬＩＮＣ 非線形コンポーネント使用線形増幅
ＬＯ 局所発振器
ＬＰＦ ローパスフィルタ
ＭＣＰＡ マルチキャリア電力増幅器
ＭＤＳ 多方向性サーチ
ＯＦＤＭ 直交周波数分割多重
ＰＡ 電力増幅器
ＰＡＰＲ ピーク対平均電力比
ＰＤ デジタルベースバンド予歪
ＰＬＬ 位相ロックループ
ＱＡＭ 直交振幅変調
ＱＰＳＫ ４位相シフトキーイング
ＲＦ 無線周波数
ＳＡＷ 表面弾性波フィルタ
ＵＭＴＳ ユニバーサル移動体通信システム
ＵＰＣ アップコンバータ
ＷＣＤＭＡ 広帯域符号分割多元接続
ＷＬＡＮ 無線ローカルエリアネットワーク
【発明の詳細な説明】
【００１６】
[0024]本発明は、適応デジタル予歪アルゴリズムを利用する新規のＲＦアウトＰＡシステムである。本発明は、デジタルモジュール及びアナログモジュールのハイブリッドシステムである。ハイブリッドシステムのデジタルモジュール及びアナログモジュールの相互作用は、広帯域幅を維持又は拡大しつつ、スペクトル再生の線形化及びＰＡの電力効率の向上の両方を行う。したがって、本発明は広帯域複素変調キャリアについて、より高い効率性及びより高い線形性を実現する。
【００１７】
[0025]図１は、少なくともいくつかの実施形態におけるデジタルモジュール、アナログモジュール及びフィードバック経路を含むものとして考え得る基本システムアーキテクチャを示すハイレベルブロック図である。デジタルモジュールは、ＰＤアルゴリズム、他の補助ＤＳＰアルゴリズム及び関連デジタル回路を含むデジタル予歪コントローラ１０１である。アナログモジュールは、メイン電力増幅器１０２、他の補助アナログ回路、たとえばＤＰＡ及びシステム全体の関連周辺アナログ回路である。本発明は、「ブラックボックス」プラグアンドプレイ型システムである。これは、ＲＦ変調信号１００を入力として受け入れ、実質的に同じであるが増幅されたＲＦ信号１０３を出力として与えるＲＦイン／ＲＦアウトだからである。本発明の一実施形態により、ベースバンド入力信号をデジタル予歪器コントローラに直接適用できる。本発明の一実施形態により、光入力信号をデジタル予歪器コントローラに直接適用できる。フィードバック経路は本質的に、予歪コントローラ１０１に出力信号の一表現を与える。本発明は以下でデジタルハイブリッドモード電力増幅器（ＤＨＭＰＡ）システムと呼ばれることがある。
【００１８】
[0026]デジタル予歪器アルゴリズム
【００１９】
[0027]デジタル予歪（ＤＰＤ）は、電力増幅器（ＰＡ）を線形化する技法である。図２は、線形のデジタル的にプリディストーションされ（予歪処理され）たＰＡの一実施形態をブロック図の形式で示している。ＤＰＤブロックにおいて、メモリ多項式モデルが、予歪関数として使用され（図３）、以下の式に従う。
【数１】
ここでａｉｊはＤＰＤ係数である。
【００２０】
[0028]ＤＰＤ推定器ブロックにおいて、最小２乗アルゴリズムを利用してＤＰＤ係数を見つけ、次いで当該係数をＤＰＤブロックに転送する。図４に詳細なＤＰＤアルゴリズムが示されている。
【００２１】
[0029]図３は、本発明のＤＨＭＰＡシステムにおける予歪（ＰＤ）部分を示すブロック図である。本発明におけるＰＤは、適応多項式ベースのデジタル予歪システムを概して利用する。ＰＤの別の実施形態は、ＬＵＴベースのデジタル予歪システムを利用する。より具体的には、図３及び後述する図７及び図８で開示される実施形態に示されるＰＤは、「Ａ Ｍｅｔｈｏｄ ｆｏｒ Ｂａｓｅｂａｎｄ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｌｉｎｅａｒｉｚａｔｉｏｎ ｉｎ Ｍｕｌｔｉ−Ｃｈａｎｎｅｌ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓ」と題する米国特許出願第１１／９６１，９６９号で示される適応アルゴリズムによりデジタルプロセッサ内で処理される。図３のＤＨＭＰＡシステムのためのＰＤは、複数の有限インパルス応答（ＦＩＲ）フィルタ、すなわち、ＦＩＲ１ ３０１、ＦＩＲ２ ３０３、ＦＩＲ３ ３０５及びＦＩＲ４ ３０７を有する。ＰＤはまた、３次積生成ブロック３０２、５次積生成ブロック３０４及び７次積生成ブロック３０６を含む。ＦＩＲフィルタからの出力信号は、加算ブロック３０８において結合される。複数のＦＩＲフィルタに対する係数は、デジタル予歪アルゴリズムによって更新される。
【００２２】
[0030]遅延推定アルゴリズム：
【００２３】
[0031]ＤＰＤ推定器はｘ（ｎ）と対応するフィードバック信号ｙ（ｎ−Δｄ）とを比較して、ＤＰＤ係数を見つける。ここでΔｄはフィードバック経路の遅延である。フィードバック経路遅延はＰＡごとに異なり、この遅延は係数推定において信号が到着する前に識別される必要がある。この設計では、送信ｘ（ｎ）及びフィードバックデータｙ（ｎ）の振幅差相関関数を適用して、フィードバック経路遅延を見つける。この相関は以下によって与えられる。
【数２】
相関Ｃ（ｍ）を最大化する遅延ｎが、フィードバック経路遅延である。図５に遅延推定ブロックが示されている。
【００２４】
[0032]フィードバック経路はアナログ回路を通過するため、送信経路とフィードバック経路との間の遅延は、非整数のサンプル遅延であり得る。信号をより正確に同期化するには、非整数遅延推定が必要である。図６に示すように、設計を単純化するために、この設計では半サンプル遅延が考えられている。少なくともいくつかの実施形態ではより小さな非整数の遅延を利用することもできることが理解されよう。
【００２５】
[0033]半サンプル遅延データを取得するにあたり、アップサンプリング手法が一般的に選択されるが、この設計では、ＦＰＧＡにおける非常に高いサンプリング周波数を回避するために、補間方法を使用して半サンプル遅延データを取得する。整数遅延及び非整数遅延を伴うデータは、並行して転送される。非整数遅延の補間関数は以下のとおりである。
【数３】
ここでｃｉは重み係数である。
【００２６】
[0034]非整数遅延経路が選択されるか、それとも整数遅延経路が選択されるかは、振幅差相関器の結果によって決定される。相関結果が奇相関である場合、整数経路が選択され、そうでない場合は非整数遅延経路が選択される。
【００２７】
[0035]位相オフセット推定及び補正アルゴリズム：
【００２８】
[0036]送信信号とフィードバック信号との間の位相オフセットは、回路内に存在する。ＤＰＤ係数推定の収斂を改善し速めるために、この位相オフセットを除去する必要がある。
【００２９】
[0037]送信信号ｘ（ｎ）及びフィードバック信号ｙ（ｎ）は以下のように表すことができる。
ｘ（ｎ）＝｜ｘ（ｎ）｜ｅｊθｘ及びｙ（ｎ）＝｜ｙ（ｎ）｜ｅｊθｙ
位相オフセットｅｊ（θｘ−θｙ）は以下により計算できる。
【数４】
したがって、送信経路とフィードバック経路との間の経路位相オフセットは以下のとおりである。
【数５】
位相オフセットを除去したフィードバック信号は、以下により計算できる。
【数６】
【００３０】
[0038]振幅補正
【００３１】
[0039]ＰＡのゲインは若干変化する可能性があることから、フィードバックゲインを補正して、ゲインミスマッチによる誤差を回避する必要がある。フィードバック信号は以下の関数により補正される。
【数７】
この設計では、Ｎは４０９６が選択される。Ｎの選択は、所望の正確性に依拠する。
【００３２】
[0040]ＱＲ＿ＲＬＳ適応アルゴリズム
【００３３】
[0041]ＤＰＤ係数推定の最小２乗解は以下のとおり公式化される。
【数８】
ｈｋ＝ｘ（ｎ−ｉ）｜ｘ（ｎ−ｉ）｜ｊ、ｗｋ＝ａｉｊと定義し、ここでｋ＝（ｉ−１）Ｎ＋ｊである。最小２乗公式は以下のように表すことができる。
【数９】
この設計では、ＱＲ−ＲＬＳアルゴリズム（Ｈａｙｋｉｎ、１９９６年）を実施して、この問題を解く。ＱＲ＿ＲＬＳアルゴリズムの公式は以下のとおりである。
【数１０】
ここでφｉは対角行列であり、ｑｉはベクトルである。
ＱＲ＿ＲＬＳアルゴリズムは、ユニタリ変換を通じて（ｉ-１）番目のモーメントからｉ番目のモーメントφｉ及びｑｉを取得する。
【数１１】
θｉは、ユニタリ変換のユニタリ行列である。
【００３４】
[0042]ＦＰＧＡにおいてより効率的にＱＲ＿ＲＬＳアルゴリズムを適用するために、ユニタリ変換プロセスにおいて、平方根演算なしのギブンス回転が適用される（Ｅ．Ｎ．Ｆｒａｎｔｚｅｓｋａｋｉｓ、１９９４年）。
【数１２】
【００３５】
[0043]ＲＬＳアルゴリズムにおいて、ｉ番目のモーメントは以下のように実現する。
【数１３】
ｗｉは以下を解くことにより取得できる。
【数１４】
【００３６】
[0044]反復プロセスにおいて、データのブロック（この設計では、１つのブロックに４０９６個のデータがある）がメモリに記憶され、アルゴリズムはメモリ内のすべてのデータを使用して、ＤＰＤ係数を推定する。ＤＰＤの性能をより安定的にするために、ＤＰＤ係数は、データの１ブロックが処理された後に限り更新される。次の反復プロセスのために行列Ａを使用し、その結果、収斂が速くなる。
【００３７】
[0045]ＤＰＤの性能が安定的であることを保証するために、以下のようにＤＰＤ係数を更新するときに重み係数ｆを使用する。
ｗｉ＝ｆ×ｗｉ−１＋（１−ｆ）ｗｉ
【００３８】
[0046]ＤＰＤ係数推定器は係数ｗｉを、ＱＲ＿ＲＬＳアルゴリズムを使用して計算する。これらのｗｉをＤＰＤブロックにコピーして、ＰＡを線形化する。
【００３９】
[0047]図７及び８は、ＤＨＭＰＡシステムのより高度な実施形態のブロック図であり、同じ要素は同じ番号で示されており、図８で番号が付けられていない要素は、図７に示す同じ参照番号を有する。図７及び８の実施形態は、１つのデジタルプロセッサの適応アルゴリズムを有するＰＤよりも前に、波高因子低減（ＣＦＲ）を適用し、これにより、ＰＡＰＲ、ＥＶＭ及びＡＣＰＲが低減されて、ＰＡの温度変化に起因するメモリ効果及び線形性の変化が補償される。デジタルプロセッサはほぼ任意の形態をとることができる。便宜上、ＦＰＧＡ実装を例として示しているが、多くの実施形態において汎用プロセッサも受け入れることができる。実施形態のデジタルモジュールに実装されるＣＦＲは、参照により本明細書に組み込まれる２００８年３月３１日に出願された「Ａｎ Ｅｆｆｉｃｉｅｎｔ Ｐｅａｋ Ｃａｎｃｅｌｌａｔｉｏｎ Ｍｅｔｈｏｄ Ｆｏｒ Ｒｅｄｕｃｉｎｇ Ｔｈｅ Ｐｅａｋ−Ｔｏ− Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ Ｉｎ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓ」と題する米国特許出願第６１／０４１，１６４号で示されたスケールド（ｓｃａｌｅｄ）反復パルスキャンセレーション（ｐｕｌｓｅ ｃａｎｃｅｌｌａｔｉｏｎ）に基づく。ＣＦＲは、性能を向上させるために含まれ、よって随意である。ＣＦＲは、全体的な機能に影響を及ぼすことなく実施形態から除去することができる。
【００４０】
[0048]図７は、本発明の一実施形態によるＤＱＭが実装されたＤＨＭＰＡシステムを示すブロック図である。図７に示すシステムは、ＲＦイン７００及び／又はマルチキャリアデジタル信号７０５のデュアルモードを入力に、ＲＦ信号を出力７１０に有する。信号入力のデュアルモードにより、最大限の柔軟性、すなわちＲＦイン（「ＲＦインモード」）又はベースバンドデジタルイン（「ベースバンドインモード」）が許容される。図７に示すシステムは３つの主要部分、すなわち、再構成可能デジタル（以下、「ＦＰＧＡベースデジタル」と呼ぶ）モジュール７１５、電力増幅器モジュール７６０及びフィードバック経路７２５を含む。
【００４１】
[0049]ＦＰＧＡベースデジタル部分は、デジタルプロセッサ７１５（たとえばＦＰＧＡ）、デジタル−アナログ変換器７３５（ＤＡＣ）、アナログ−デジタル変換器７４０（ＡＤＣ）及び位相ロックループ（ＰＬＬ）７４５を含む。図７の実施形態はデュアル入力モードを有するため、デジタルプロセッサは信号処理の２つの経路を有する。ＲＦ信号入力経路において、デジタルプロセッサはデジタル直交復調器（ＤＱＤＭ）、ＣＦＲ、ＰＤ及びデジタル直交変調器（ＤＱＭ）を実装している。ベースバンドデジタル入力経路において、デジタルアップコンバータ（ＤＵＣ）、ＣＦＲ、ＰＤ及びＤＱＭが実装される。
【００４２】
[0050]図７に示す実施形態のＲＦインモードは、ＦＰＧＡベースデジタル部分の前にダウンコンバータ（ＤＮＣ）７５０を、ＦＰＧＡの前にＡＤＣ７４０を実装している。アナログダウンコンバートされた信号が、ＦＰＧＡベースデジタルモジュールに提供され、ＡＤＣ７４０によってデジタル信号に変換される。デジタル変換された信号はＤＱＤＭによって復調されて実信号及び虚信号の両方が生成され、次いでＣＦＲによって信号のＰＡＰＲが低減される。ピークが低減された信号は、増幅器を線形化するために予歪処理され、ＤＱＭを通過して実信号が生成され、次いでＦＰＧＡベースデジタル部分のＤＡＣによって中間周波数（ＩＦ）アナログ信号に変換される。しかし、すべての実施形態でＦＰＧＡにおけるＤＱＤＭ及びＤＱＭの実装が必要とされているわけではない。図７及び８に示すように、デジタル変調器が使用されない場合、ＦＰＧＡフィーディングＡＱＭモジュール８００の後ろにある２つのＤＡＣの８０１を使用して、実信号及び虚信号をそれぞれ生成することができる（「ＡＱＭ実装」）。
【００４３】
[0051]図７のシステムのベースバンドインモードの動作は、ＲＦインモードとはわずかに異なる。Ｉ−Ｑ信号のようなマルチチャネルからのデジタルデータストリームが、ＦＰＧＡベースデジタルモジュールに来て、ＤＵＣによってデジタルＩＦ信号へとデジタル的にアップコンバートされる。この上記点より、ベースバンドインモード及びＲＦインモードは同様に進行する。次いで、かかるＩＦ信号がＣＦＲブロックを通過して、信号のＰＡＰＲが低減される。このＰＡＰＲ抑制信号はデジタル的に予歪処理されて、電力増幅器の非線形歪みが事前に補償される。
【００４４】
[0052]いずれかの入力モードにおいて、アクティブなデバイスの自己発熱、バイアスネットワーク及び周波数依存性に起因するメモリ効果は、ＰＤの適応アルゴリズムによっても補償される。ＰＤの係数は、基準信号を伴うフィードバック経路７２５からの広帯域キャプチャ済み出力信号の同期化によって適応させられる。デジタル予歪アルゴリズムは、同期化及び補償を実行する。予歪処理された信号がＤＱＭを通過して実信号を生成し、次いで図示のようにＤＡＣ７４０によってＩＦアナログ信号に変換される。上記で開示したように、ＤＱＭをすべての実施形態におけるＦＰＧＡに又は全く実装する必要はない。代替的に、ＤＱＭがＦＰＧＡで使用されない場合、ＡＱＭ実装には２つのＤＡＣを実装して、それぞれ実信号及び虚信号を生成することができる。電力増幅器のゲートバイアス電圧７５３が、適応アルゴリズムによって決定され、次いでＤＡＣ５３５を介して調整されることで、電力増幅器における温度変化に起因する線形性の変動が安定する。 .
【００４５】
[0053]電力増幅器部分は、ＦＰＧＡベースデジタルモジュールからの実信号のためのＵＰＣ（図７の実施形態に示すものなど）又は実信号及び複素信号のためのＡＱＭ（図８のＤＨＭＰＡシステムの実施形態など）、多段駆動増幅器を備える高電力増幅器、並びに温度センサを含む。ＤＨＭＰＡシステムの効率性能を改善するために、実施形態に応じて効率性向上技法、たとえばドハティ、エンベロープ除去及び修復（ＥＥＲ）、エンベロープトラッキング（ＥＴ）、エンベロープフォローイング（ＥＦ）、非線形コンポーネント使用線形増幅（ＬＩＮＣ）を使用することができる。これらの電力効率技法は、混合及び整合させることが可能で、基本的なＤＨＭＰＡシステムに対するオプション機能である。１つのそのようなドハティ電力増幅器技法が、参照により本明細書に組み込まれる２００７年４月２３日に出願された「Ｎ−Ｗａｙ Ｄｏｈｅｒｔｙ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ」と題する同一出願人による米国仮特許出願第６０／９２５，５７７号、及び２００９年１０月２１日に出願された「Ｎ−Ｗａｙ Ｄｏｈｅｒｔｙ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｐｏｗｅｒ Ｔｒａｃｋｉｎｇ」と題する米国特許出願第１２／６０３，４１９号で示されている。 増幅器の線形性能を安定化させるために、増幅器の温度が温度センサにより監視され、次いで増幅器のゲートバイアスがＦＰＧＡベースデジタル部分によって制御される。
【００４６】
[0054]フィードバック部分は、方向性結合器、混合器、ゲイン増幅器、バンドパスフィルタ（ＢＰＦ）及びデジタル−アナログ変換器（ＤＡＣ）を含む。実施形態に応じて、これらのアナログコンポーネントを他のアナログコンポーネントと混合及び整合させることができる。増幅器のＲＦ出力信号の部分は、方向性結合器によってサンプリングされ、次いで混合器で局所発振信号によってＩＦアナログ信号にダウンコンバートされる。ＩＦアナログ信号は、帯域外歪みを捕捉することができるゲイン増幅器及びＢＰＦ（たとえば表面弾性波フィルタ）を通過する。ＢＰＦの出力が、ＦＰＧＡベースデジタルモジュールのＡＤＣに提供され、それにより、デジタルＰＤの動的パラメータが、出力電力レベル及びメモリ効果に起因する非対称歪みに応じて決定される。さらに、検出器５８０が温度を検出して線形性の変化を計算し、次いでＰＡのゲートバイアス電圧を調整する。ＰＤアルゴリズム及び自己適応フィードバックアルゴリズムの詳細は、多項式ベースの予歪アルゴリズムを示す上述の図３、及び本発明のいくつかの実施形態で使用できるデジタル予歪器同期化アルゴリズムのブロック図を示す同じく上述の図４から理解できよう。
【００４７】
[0055]ＷｉＭＡＸ又は他のＯＦＤＭベースのスキームのようなブロードバンド無線アクセスに対する厳格なＥＶＭ要求の場合（ＥＶＭ＜２．５％）、ＦＰＧＡベースデジタル部分におけるＣＦＲは、厳格なＥＶＭ仕様を満たすためにＰＡＰＲの小さな低減しか達成できない。一般的な状況では、これは、ＣＦＲの電力効率向上能力が制限されることを意味する。本発明のいくつかの実施形態では、「クリッピング誤差修復経路」７９０の使用により、ＣＦＲからの帯域内歪みを補償し、その結果、かかる厳格なＥＶＭ環境においてＤＨＭＰＡシステム電力効率を最大化する新規の技法が含まれる。上記のように、クリッピング誤差修復経路は、追加的なＤＡＣ７３５をＦＰＧＡベースデジタル部分に、余分のＵＰＣ７２０を電力増幅器部分に有する（図７及び８参照）。クリッピング誤差修復経路により、電力増幅器の出力におけるＣＦＲから生じる帯域内歪みを補償することができる。さらに、メイン経路とクリッピング誤差修復経路との任意の遅延ミスマッチを、ＦＰＧＡにおけるデジタル遅延を使用して整合させることができる。
【００４８】
[0056]図７を再び参照すると、ＲＦ入力信号はまずベースバンドデジタル信号にダウンコンバートされ、次いでデジタルＩＦ信号にデジタル的にアップコンバートされる（−７．５ＭＨｚ、−２．５ＭＨｚ、２．５ＭＨｚ、７．５ＭＨｚ）。図７のシステムがベースバンドインモードを有する場合、マルチチャネルからのデジタルデータストリームは、デジタルプロセッサに入るとき直接的にデジタルＩＦ信号にデジタル的にアップコンバートされる（−７．５ＭＨｚ、−２．５ＭＨｚ、２．５ＭＨｚ、７．５ＭＨｚ）。次いでＣＦＲはＰＡＰＲを低減させる。ピークが低減された信号はＤＰＡを線形化するために予歪処理され、実信号及び虚信号を対象として２つのＤＡＣを通過し、最終的にＡＱＭを通過する。
【００４９】
[0057]図９は、アナログ直交変調器補償構造の一実施形態を示すブロック図である。入力信号は同相成分ＸＩ及び直交成分ＸＱに分けられる。アナログ直交変調器補償構造は、４つの実フィルタ｛ｇ１１、ｇ１２、ｇ２１、ｇ２２｝及び２つのＤＣオフセット補償パラメータｃ１、ｃ２を含む。ＡＱＭにおけるＤＣオフセットが、パラメータｃ１、ｃ２によって補償される。ＡＱＭの周波数依存性が、フィルタ｛ｇ１１、ｇ１２、ｇ２１、ｇ２２｝によって補償される。実フィルタの順番は、必要とされる補償のレベルによる。出力信号ＹＩ及びＹＱが、ＡＱＭの同相ポート及び直交ポートに提供される。
【００５０】
[0058]図８に示すシステムの電力増幅器部分及びフィードバック部分の構成は、図７に示すシステムと同じである。
【００５１】
[0059]図８に示すシステムにおいて、ＤＮＣがＲＦ信号を低ＩＦ信号に周波数変換する。次いでＩＦ信号はＡＤＣに与えられ、それに伴い、ＣＦＲ及び予歪（ＰＤ）が従うベースバンドにデジタル的にダウンコンバートされる。ＰＤの出力はベースバンド信号であり、次いでベースバンド信号はＩＦ周波数までデジタル的にアップコンバートされてＤＡＣに与えられる。次いでＤＡＣの出力はアップコンバータ（ＵＰＣ）を介してＲＦ周波数までさらに周波数変換される。図８のシステムの電力増幅器部分及びフィードバック部分の構成は、図７のシステムと同じである。
【００５２】
[0060]要約すると、本発明のＤＨＭＰＡシステムは、従来技術と比べて効率性及び線形性を向上させる。それは、ＤＨＭＰＡシステムが、１つのデジタルプロセッサでＣＦＲ、ＤＰＤ及び適応アルゴリズムを実施できるからであり、結果的にハードウェアリソース及び処理時間の節約となる。ＤＨＭＰＡシステムはまた、再構成可能かつフィールドプログラマブルであり、それは、アルゴリズム及び電力効率向上機能を、いつでもデジタルプロセッサ内のソフトウェアのように調整できるからである。
【００５３】
[0061]さらに、ＤＨＭＰＡシステムはＲＦ変調信号を入力として受け入れることから、ベースバンドにおいて符号化されたＩ及びＱチャネル信号を使用する必要はない。したがって、無線基地局システムの性能は、既存のＰＡモジュールをＤＨＭＰＡに置き換えるだけで向上させることができる。結果として、本発明が「プラグアンドプレイ」ＰＡシステムソリューションを提供することで、高効率性及び高線形性を有するＰＡシステム性能から利益を得るために既存の基地局システムの構造を変更したり、信号チャネルの新たなセットを再構築したりする必要がなくなる。
【００５４】
[0062]さらに、ＤＨＭＰＡＧシステムは、符号分割多元接続（ＣＤＭＡ）、移動体通信用グローバルシステム（ＧＳＭ）、ＷＣＤＭＡ、ＣＤＭＡ２０００及び無線ＬＡＮシステムにおける４位相シフトキーイング（ＱＰＳＫ）、直交振幅変調（ＱＡＭ）、直交周波数分割多重（ＯＦＤＭ）などの変調スキームに対してアグノスティックである。これは、ＤＨＭＰＡシステムがマルチ変調スキーム、マルチキャリア及びマルチチャネルをサポートできることを意味する。本発明のＤＨＭＰＡシステムの他の利点として、必要なベースバンド信号情報をすぐに入手することができないリピータ又は屋内カバレージシステムにおけるＰＡの非線形性の補正がある。
【００５５】
[0063]本発明について好ましい実施形態を参照して説明してきたが、本発明は説明した詳細に限定されないことが理解されよう。これまでの説明では、様々な代替及び修正を推奨しており、当業者は他の形態を思いつくだろう。したがって、すべてのかかる代替及び修正が、添付の請求項に定める本発明の範囲に含まれることが意図されている。
【関連出願】
【０００１】
[001]本出願は、以下の出願の利益を主張する。
２００９年３月３１日に出願された米国特許出願第１２／４１５，６７６号、及びそれを介して、２００８年３月３１日に出願された米国特許出願第６１／０４１，１６４号（これは、２００９年４月２４日に出願された米国仮特許出願第６１／１７２，６４２号の利益も主張する）、
２００９年１０月２１日に出願された米国特許出願第１２／６０３，４１９号、及びそれを介して、２００８年４月２３日に出願された米国特許出願第１２／１０８，５０７号、及びそれを介して、２００７年４月２３日に出願された米国特許出願第６０／９２５，５７７号、
２００８年１２月８日に出願された米国特許出願第１２／３３０，４５１号、及びそれを介して、２００７年１２月７日に出願された米国特許出願第６１／０１２，４１６号、
２００７年１２月２０日に出願された米国特許出願第１１／９６１，９６９号、及びそれを介して、２００６年１２月２６日に出願された米国特許出願第６０／８７７，０３５号、及び２００７年４月２３日に出願された米国特許出願第６０／９２５，６０３号、
２００８年４月２３日に出願された米国特許出願第１２／１０８，５０２号、及びそれを介して、２００８年１月２８日に出願された米国特許出願第１２／０２１，２４１号、及びそれを介して、２００７年１月２６日に出願された米国特許出願第６０／８９７，７４６号。
２００９年１２月２１日に出願され、「ＭＵＬＴＩ−ＢＡＮＤ ＷＩＤＥＢＡＮＤ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＤＩＧＩＴＡＬ ＰＲＥＤＩＳＴＯＲＴＩＯＮ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎを発明者とする米国特許出願第６１／２８８，８３８号。
２００９年１２月２１日に出願され、「ＲＥＭＯＴＥ ＲＡＤＩＯ ＨＥＡＤ ＵＮＩＴ ＳＹＳＴＥＭ ＷＩＴＨ ＷＩＤＥＢＡＮＤ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＡＮＤ ＭＥＴＨＯＤ」と題し、Ｃｈｅｎｇｘｕｎ Ｗａｎｇ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎを発明者とする米国特許出願第６１／２８８，８４０号。
２００９年１２月２１日に出願され、「ＭＯＤＵＬＡＴＩＯＮ ＡＧＮＯＳＴＩＣ ＤＩＧＩＴＡＬ ＨＹＢＲＩＤ ＭＯＤＥ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ、Ｓｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎ、Ｙｉｎｇ Ｘｉａｏを発明者とする米国特許出願第６１／２８８，８４４号。
２００９年１２月２１日に出願され、「ＨＩＧＨ ＥＦＦＩＣＩＥＮＣＹ， ＲＥＭＯＴＥＬＹ ＲＥＣＯＮＦＩＧＵＲＡＢＬＥ ＲＥＭＯＴＥ ＲＡＤＩＯ ＨＥＡＤ ＵＮＩＴ ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＷＩＲＥＬＥＳＳ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ」と題し、Ｗａｎ−Ｊｏｎｇ Ｋｉｍ、Ｋｙｏｕｎｇ−Ｊｏｏｎ Ｃｈｏ及びＳｈａｗｎ Ｐａｔｒｉｃｋ Ｓｔａｐｌｅｔｏｎ及びＹｉｎｇ Ｘｉａｏを発明者とする米国特許出願第６１／２８８，８４７号。
上記はすべて、すべての目的のために参照により本明細書に組み込まれる。
【発明の分野】
【０００２】
[002]本発明は、複素変調技法を使用した無線通信システムに概して関係する。より具体的には、本発明は無線通信のための電力増幅器システムに関係する。
【背景技術】
【０００３】
[003]広帯域符号分割多元接続（ＷＣＤＭＡ）及び直交周波数分割多重（ＯＦＤＭ）のような複素変調技法を使用した広帯域移動体通信システムは、大きなピーク対平均電力比（ＰＡＰＲ）の仕様を有し、そのためＲＦ伝送用に線形性の高い電力増幅器が必要となる。従来型のフィードフォワード線形電力増幅器（ＦＦＬＰＡ）が、電力効率が悪いにもかかわらず、その優れた線形性能ゆえに広く利用されている。
【０００４】
[004]従来型ＦＦＬＰＡは、誤差減算、及び専用ハードウェア回路との電力マッチングの原理に主として基づいて、ＰＡに対する非線形補正を実現する。このようなアプローチは、伝送電力バランス、時間遅延及びメインＰＡにより生成された誤差を正確にマッチングさせるために補助ＰＡ及び複雑なハードウェア回路を使用しなければならない。完全なマッチングが得られた後に、メインＰＡからの非線形歪み誤差が、補助ＰＡからのかかる歪み誤差によってキャンセルされ得る。多くの変数及びパラメータをとりわけ含む非線形予歪回路の複雑性ゆえに、ＦＦＬＰＡはかなりの微調整労力及び他のキャリブレーション労力を必要とする。さらに、かかる伝統的なＦＦＬＰＡスキームは、メインＰＡの信号と補助ＰＡの信号とを完全に整合させることが必須であることから、温度及び湿度の変化のような変動する環境条件に対して脆弱でもある。その結果、伝統的な予歪スキームは、実装にコストがかかり、商業的な無線システム環境における予歪の精度及び安定性が限られる。
【０００５】
[005]ＦＦＬＰＡの効率の悪さを克服するために、デジタル信号処理（ＤＳＰ）技術の近年の進歩によってデジタルベースバンド予歪（ＰＤ）が実証されている。さらに、電力効率を改善するために、こうした線形化システムに対してドハティ電力増幅器（ＤＰＡ）も適用されている。しかしながら、より安価なアーキテクチャによるさらなる線形性及びより高い効率性のような、電力増幅器の性能向上が依然必要とされている。
【０００６】
[006]従来型のＤＳＰベースのＰＤスキームはデジタルマイクロプロセッサを利用して、ＰＡの非線形性をコンピューティング、計算及び補正し、その方法として通常、ＰＡシステム内の信号の迅速なトラッキング及び調整を行う。しかし、従来型のＤＳＰベースのＰＤスキームは、温度のような環境の変化による増幅器の線形性能の変化、及びメモリ効果から生じるＰＡの出力信号の非対称歪みに見舞われる。こうした変化及び歪みは補償されなければならない。従来型のＰＤアルゴリズムは、広帯域フィードバック信号に基づいており、必要な情報を捕捉するために高速アナログ−デジタル変換器（ＡＤＣ）を必要とする。さらに、基準信号と歪み信号との誤差信号を捕捉するために、時間同期が概して必要とされる。この時間マッチングプロセスは、従来型のＰＤスキームの線形化性能にさらに影響を及ぼし得る小さな同期誤差をもたらす場合がある。基準信号及び歪み信号を整合させるために、振幅及び位相同期も必要とされる。
【０００７】
[007]さらに、従来型のＰＤスキームは、必要な理想的信号又は基準信号としてベースバンドにおいて符号化された同相（Ｉ）及び直交（Ｑ）チャネル信号を必要とする。その結果、従来型のＰＤスキームは、標準又は変調固有になることが多く、各ベースバンドシステムに精密に合うように仕立てられなければならない。したがって、従来型のＰＤスキームを基地局に配置するために、基地局のベースバンドアーキテクチャにＰＤエンジンを組み込なければならない。この組み込みは、現実的な実装上の課題となる。既存の基地局又は基地局設計のベースバンドアーキテクチャを変更することは、しばしば不都合又は不可能だからである。ＰＤスキームが特定の基地局設計に対してセットアップされると、しばしば、再構成可能とはならず、その結果、標準又は変調の将来の変更に対してアップグレード可能とはならない。さらに、伝統的なＰＤアプローチは、ベースバンドＩ−Ｑ信号源を動作させる必要があることから、リピータ及び屋内信号カバレージサブシステムのようなベースバンドＩ−Ｑ信号源を有していない一部のＲＦシステムに対しては適用不可能である。
【発明の概要】
【０００８】
[008]したがって、本発明は上記の問題を考慮して行われており、本発明の目的は、広帯域通信システムアプリケーションのために高線形性及び高効率性を備えた電力増幅器システムの高性能でコスト効果の高い方法を提供することである。本開示は、マルチ変調スキーム（変調アグノスティック）、マルチキャリア及びマルチチャネルをサポートするフィールド再構成可能な電力増幅器システムを提供する。本発明のマルチチャネル構成では、複数の帯域向けの複数のＰＡがあり得る。
【０００９】
[009]上記の目的を達成するため、本発明は、ＲＦ領域内の電力増幅器を線形化する適応デジタル予歪の方法に概して基づく。本発明の様々な実施形態が開示される。一実施形態では、波高因子低減、ＰＤ、電力効率向上技法及び係数適応アルゴリズムの組み合わせがＰＡシステム内で利用される。別の実施形態では、性能を向上させるためにアナログ直交変調器補償構造も利用される。
【００１０】
[0010]本発明のいくつかの実施形態は、電力増幅器の特性の変動を監視すること、及び自己適応アルゴリズムにより自己調整することができる。本開示の１つのそのような自己適応アルゴリズムは、デジタル予歪アルゴリズムと呼ばれ、デジタル領域で実施される。
【００１１】
[0011]本発明の適用は、すべての無線基地局、アクセスポイント、モバイル機器及び無線端末、ポータブル無線デバイス、並びにマイクロ波通信及び衛星通信のようなその他の無線通信システムとともに使用するのに好適である。
【００１２】
[0012]広帯域通信システムにおいて高効率性及び高線形性を実現するＲＦデジタルハイブリッドモード電力増幅器システムが開示される。本発明は、ＲＦ領域内の電力増幅器を線形化する適応デジタル予歪の方法に基づく。増幅器出力信号の線形性の変化及び非対称歪みのような電力増幅器の特性が、フィードバック経路でサンプリングされ、デジタルモジュール内で適応アルゴリズムによって制御される。したがって、一実施形態では、本発明は、電力増幅器システムのメモリ効果及び非線形性を補償することができるほか、性能を電力付加効率、隣接チャネル漏洩比（ＡＣＬＲ）及びピーク対平均電力比の点で改善する。本開示により、電力増幅器システムはフィールド再構成可能となり、マルチ変調スキーム（変調アグノスティック）、マルチキャリア及びマルチチャネルをサポートできる。その結果、デジタルハイブリッドモード電力増幅器システムは、ベースバンドＩ−Ｑ信号情報をすぐに入手することができない基地局、リピータ及び屋内信号カバレージシステムなどの無線伝送システムに特に適している。
【００１３】
[0013]本発明のさらなる目的及び利点は、添付の図面とともに行う以下の詳細な説明からより十分に理解できよう。
【図面の簡単な説明】
【００１４】
【図１】[0014] デジタルハイブリッドモード電力増幅器システムの基本形を示すブロック図である。
【図２】[0015] 本発明の一実施形態による電力増幅器システムの単純なデジタル予歪ブロック図を示すブロック図である。
【図３】[0016] 本発明のデジタルハイブリッドモード電力増幅器システムにおける多項式ベースの予歪を示すブロック図である。
【図４】[0017] 本発明のデジタルハイブリッドモード電力増幅器システムにおける自己適応に適用されるデジタル予歪アルゴリズムのブロック図である。
【図５】[0018] 本発明の遅延推定ブロック図である。
【図６】[0019] 本発明の非整数遅延のブロック図である。
【図７】[0020] 本発明の別の実施形態によるダウンコンバータ（ＤＮＣ）及びＵＰＣベースのクリッピング誤差修復経路が実装されたデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図８】[0021] 本発明の別の実施形態によるＤＮＣ及びアナログ直交変調器（ＡＱＭ）が実装されたデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図９】[0022] アナログ直交変調器補償構造の一実施形態を示すブロック図である。用語集
【００１５】
[0023]本明細書で使用する頭字語は、以下の意味を有する。
ＡＣＬＲ 隣接チャネル漏洩比
ＡＣＰＲ 隣接チャネル電力比
ＡＤＣ アナログ−デジタル変換器
ＡＱＤＭ アナログ直交復調器
ＡＱＭ アナログ直交変調器
ＡＱＤＭＣ アナログ直交復調器コレクタ
ＡＱＭＣ アナログ直交変調器コレクタ
ＢＰＦ バンドパスフィルタ
ＣＤＭＡ 符号分割多元接続
ＣＦＲ 波高因子低減
ＤＡＣ デジタル−アナログ変換器
ＤＥＴ 検出器
ＤＨＭＰＡ デジタルハイブリッドモード電力増幅器
ＤＤＣ デジタルダウンコンバータ
ＤＮＣ ダウンコンバータ
ＤＰＡ ドハティ電力増幅器
ＤＱＤＭ デジタル直交復調器
ＤＱＭ デジタル直交変調器
ＤＳＰ デジタル信号処理
ＤＵＣ デジタルアップコンバータ
ＥＥＲ エンベロープ除去及び修復
ＥＦ エンベロープフォローイング
ＥＴ エンベロープトラッキング
ＥＶＭ 誤差ベクトル振幅
ＦＦＬＰＡ フィードフォワード線形電力増幅器
ＦＩＲ 有限インパルス応答
ＦＰＧＡ フィールドプログラマブルゲートアレイ
ＧＳＭ 移動体通信用グローバルシステム
Ｉ−Ｑ 同相／直交
ＩＦ 中間周波数
ＬＩＮＣ 非線形コンポーネント使用線形増幅
ＬＯ 局所発振器
ＬＰＦ ローパスフィルタ
ＭＣＰＡ マルチキャリア電力増幅器
ＭＤＳ 多方向性サーチ
ＯＦＤＭ 直交周波数分割多重
ＰＡ 電力増幅器
ＰＡＰＲ ピーク対平均電力比
ＰＤ デジタルベースバンド予歪
ＰＬＬ 位相ロックループ
ＱＡＭ 直交振幅変調
ＱＰＳＫ ４位相シフトキーイング
ＲＦ 無線周波数
ＳＡＷ 表面弾性波フィルタ
ＵＭＴＳ ユニバーサル移動体通信システム
ＵＰＣ アップコンバータ
ＷＣＤＭＡ 広帯域符号分割多元接続
ＷＬＡＮ 無線ローカルエリアネットワーク
【発明の詳細な説明】
【００１６】
[0024]本発明は、適応デジタル予歪アルゴリズムを利用する新規のＲＦアウトＰＡシステムである。本発明は、デジタルモジュール及びアナログモジュールのハイブリッドシステムである。ハイブリッドシステムのデジタルモジュール及びアナログモジュールの相互作用は、広帯域幅を維持又は拡大しつつ、スペクトル再生の線形化及びＰＡの電力効率の向上の両方を行う。したがって、本発明は広帯域複素変調キャリアについて、より高い効率性及びより高い線形性を実現する。
【００１７】
[0025]図１は、少なくともいくつかの実施形態におけるデジタルモジュール、アナログモジュール及びフィードバック経路を含むものとして考え得る基本システムアーキテクチャを示すハイレベルブロック図である。デジタルモジュールは、ＰＤアルゴリズム、他の補助ＤＳＰアルゴリズム及び関連デジタル回路を含むデジタル予歪コントローラ１０１である。アナログモジュールは、メイン電力増幅器１０２、他の補助アナログ回路、たとえばＤＰＡ及びシステム全体の関連周辺アナログ回路である。本発明は、「ブラックボックス」プラグアンドプレイ型システムである。これは、ＲＦ変調信号１００を入力として受け入れ、実質的に同じであるが増幅されたＲＦ信号１０３を出力として与えるＲＦイン／ＲＦアウトだからである。本発明の一実施形態により、ベースバンド入力信号をデジタル予歪器コントローラに直接適用できる。本発明の一実施形態により、光入力信号をデジタル予歪器コントローラに直接適用できる。フィードバック経路は本質的に、予歪コントローラ１０１に出力信号の一表現を与える。本発明は以下でデジタルハイブリッドモード電力増幅器（ＤＨＭＰＡ）システムと呼ばれることがある。
【００１８】
[0026]デジタル予歪器アルゴリズム
【００１９】
[0027]デジタル予歪（ＤＰＤ）は、電力増幅器（ＰＡ）を線形化する技法である。図２は、線形のデジタル的にプリディストーションされ（予歪処理され）たＰＡの一実施形態をブロック図の形式で示している。ＤＰＤブロックにおいて、メモリ多項式モデルが、予歪関数として使用され（図３）、以下の式に従う。
【数１】
ここでａｉｊはＤＰＤ係数である。
【００２０】
[0028]ＤＰＤ推定器ブロックにおいて、最小２乗アルゴリズムを利用してＤＰＤ係数を見つけ、次いで当該係数をＤＰＤブロックに転送する。図４に詳細なＤＰＤアルゴリズムが示されている。
【００２１】
[0029]図３は、本発明のＤＨＭＰＡシステムにおける予歪（ＰＤ）部分を示すブロック図である。本発明におけるＰＤは、適応多項式ベースのデジタル予歪システムを概して利用する。ＰＤの別の実施形態は、ＬＵＴベースのデジタル予歪システムを利用する。より具体的には、図３及び後述する図７及び図８で開示される実施形態に示されるＰＤは、「Ａ Ｍｅｔｈｏｄ ｆｏｒ Ｂａｓｅｂａｎｄ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｌｉｎｅａｒｉｚａｔｉｏｎ ｉｎ Ｍｕｌｔｉ−Ｃｈａｎｎｅｌ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓ」と題する米国特許出願第１１／９６１，９６９号で示される適応アルゴリズムによりデジタルプロセッサ内で処理される。図３のＤＨＭＰＡシステムのためのＰＤは、複数の有限インパルス応答（ＦＩＲ）フィルタ、すなわち、ＦＩＲ１ ３０１、ＦＩＲ２ ３０３、ＦＩＲ３ ３０５及びＦＩＲ４ ３０７を有する。ＰＤはまた、３次積生成ブロック３０２、５次積生成ブロック３０４及び７次積生成ブロック３０６を含む。ＦＩＲフィルタからの出力信号は、加算ブロック３０８において結合される。複数のＦＩＲフィルタに対する係数は、デジタル予歪アルゴリズムによって更新される。
【００２２】
[0030]遅延推定アルゴリズム：
【００２３】
[0031]ＤＰＤ推定器はｘ（ｎ）と対応するフィードバック信号ｙ（ｎ−Δｄ）とを比較して、ＤＰＤ係数を見つける。ここでΔｄはフィードバック経路の遅延である。フィードバック経路遅延はＰＡごとに異なり、この遅延は係数推定において信号が到着する前に識別される必要がある。この設計では、送信ｘ（ｎ）及びフィードバックデータｙ（ｎ）の振幅差相関関数を適用して、フィードバック経路遅延を見つける。この相関は以下によって与えられる。
【数２】
相関Ｃ（ｍ）を最大化する遅延ｎが、フィードバック経路遅延である。図５に遅延推定ブロックが示されている。
【００２４】
[0032]フィードバック経路はアナログ回路を通過するため、送信経路とフィードバック経路との間の遅延は、非整数のサンプル遅延であり得る。信号をより正確に同期化するには、非整数遅延推定が必要である。図６に示すように、設計を単純化するために、この設計では半サンプル遅延が考えられている。少なくともいくつかの実施形態ではより小さな非整数の遅延を利用することもできることが理解されよう。
【００２５】
[0033]半サンプル遅延データを取得するにあたり、アップサンプリング手法が一般的に選択されるが、この設計では、ＦＰＧＡにおける非常に高いサンプリング周波数を回避するために、補間方法を使用して半サンプル遅延データを取得する。整数遅延及び非整数遅延を伴うデータは、並行して転送される。非整数遅延の補間関数は以下のとおりである。
【数３】
ここでｃｉは重み係数である。
【００２６】
[0034]非整数遅延経路が選択されるか、それとも整数遅延経路が選択されるかは、振幅差相関器の結果によって決定される。相関結果が奇相関である場合、整数経路が選択され、そうでない場合は非整数遅延経路が選択される。
【００２７】
[0035]位相オフセット推定及び補正アルゴリズム：
【００２８】
[0036]送信信号とフィードバック信号との間の位相オフセットは、回路内に存在する。ＤＰＤ係数推定の収斂を改善し速めるために、この位相オフセットを除去する必要がある。
【００２９】
[0037]送信信号ｘ（ｎ）及びフィードバック信号ｙ（ｎ）は以下のように表すことができる。
ｘ（ｎ）＝｜ｘ（ｎ）｜ｅｊθｘ及びｙ（ｎ）＝｜ｙ（ｎ）｜ｅｊθｙ
位相オフセットｅｊ（θｘ−θｙ）は以下により計算できる。
【数４】
したがって、送信経路とフィードバック経路との間の経路位相オフセットは以下のとおりである。
【数５】
位相オフセットを除去したフィードバック信号は、以下により計算できる。
【数６】
【００３０】
[0038]振幅補正
【００３１】
[0039]ＰＡのゲインは若干変化する可能性があることから、フィードバックゲインを補正して、ゲインミスマッチによる誤差を回避する必要がある。フィードバック信号は以下の関数により補正される。
【数７】
この設計では、Ｎは４０９６が選択される。Ｎの選択は、所望の正確性に依拠する。
【００３２】
[0040]ＱＲ＿ＲＬＳ適応アルゴリズム
【００３３】
[0041]ＤＰＤ係数推定の最小２乗解は以下のとおり公式化される。
【数８】
ｈｋ＝ｘ（ｎ−ｉ）｜ｘ（ｎ−ｉ）｜ｊ、ｗｋ＝ａｉｊと定義し、ここでｋ＝（ｉ−１）Ｎ＋ｊである。最小２乗公式は以下のように表すことができる。
【数９】
この設計では、ＱＲ−ＲＬＳアルゴリズム（Ｈａｙｋｉｎ、１９９６年）を実施して、この問題を解く。ＱＲ＿ＲＬＳアルゴリズムの公式は以下のとおりである。
【数１０】
ここでφｉは対角行列であり、ｑｉはベクトルである。
ＱＲ＿ＲＬＳアルゴリズムは、ユニタリ変換を通じて（ｉ-１）番目のモーメントからｉ番目のモーメントφｉ及びｑｉを取得する。
【数１１】
θｉは、ユニタリ変換のユニタリ行列である。
【００３４】
[0042]ＦＰＧＡにおいてより効率的にＱＲ＿ＲＬＳアルゴリズムを適用するために、ユニタリ変換プロセスにおいて、平方根演算なしのギブンス回転が適用される（Ｅ．Ｎ．Ｆｒａｎｔｚｅｓｋａｋｉｓ、１９９４年）。
【数１２】
【００３５】
[0043]ＲＬＳアルゴリズムにおいて、ｉ番目のモーメントは以下のように実現する。
【数１３】
ｗｉは以下を解くことにより取得できる。
【数１４】
【００３６】
[0044]反復プロセスにおいて、データのブロック（この設計では、１つのブロックに４０９６個のデータがある）がメモリに記憶され、アルゴリズムはメモリ内のすべてのデータを使用して、ＤＰＤ係数を推定する。ＤＰＤの性能をより安定的にするために、ＤＰＤ係数は、データの１ブロックが処理された後に限り更新される。次の反復プロセスのために行列Ａを使用し、その結果、収斂が速くなる。
【００３７】
[0045]ＤＰＤの性能が安定的であることを保証するために、以下のようにＤＰＤ係数を更新するときに重み係数ｆを使用する。
ｗｉ＝ｆ×ｗｉ−１＋（１−ｆ）ｗｉ
【００３８】
[0046]ＤＰＤ係数推定器は係数ｗｉを、ＱＲ＿ＲＬＳアルゴリズムを使用して計算する。これらのｗｉをＤＰＤブロックにコピーして、ＰＡを線形化する。
【００３９】
[0047]図７及び８は、ＤＨＭＰＡシステムのより高度な実施形態のブロック図であり、同じ要素は同じ番号で示されており、図８で番号が付けられていない要素は、図７に示す同じ参照番号を有する。図７及び８の実施形態は、１つのデジタルプロセッサの適応アルゴリズムを有するＰＤよりも前に、波高因子低減（ＣＦＲ）を適用し、これにより、ＰＡＰＲ、ＥＶＭ及びＡＣＰＲが低減されて、ＰＡの温度変化に起因するメモリ効果及び線形性の変化が補償される。デジタルプロセッサはほぼ任意の形態をとることができる。便宜上、ＦＰＧＡ実装を例として示しているが、多くの実施形態において汎用プロセッサも受け入れることができる。実施形態のデジタルモジュールに実装されるＣＦＲは、参照により本明細書に組み込まれる２００８年３月３１日に出願された「Ａｎ Ｅｆｆｉｃｉｅｎｔ Ｐｅａｋ Ｃａｎｃｅｌｌａｔｉｏｎ Ｍｅｔｈｏｄ Ｆｏｒ Ｒｅｄｕｃｉｎｇ Ｔｈｅ Ｐｅａｋ−Ｔｏ− Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ Ｉｎ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍｓ」と題する米国特許出願第６１／０４１，１６４号で示されたスケールド（ｓｃａｌｅｄ）反復パルスキャンセレーション（ｐｕｌｓｅ ｃａｎｃｅｌｌａｔｉｏｎ）に基づく。ＣＦＲは、性能を向上させるために含まれ、よって随意である。ＣＦＲは、全体的な機能に影響を及ぼすことなく実施形態から除去することができる。
【００４０】
[0048]図７は、本発明の一実施形態によるＤＱＭが実装されたＤＨＭＰＡシステムを示すブロック図である。図７に示すシステムは、ＲＦイン７００及び／又はマルチキャリアデジタル信号７０５のデュアルモードを入力に、ＲＦ信号を出力７１０に有する。信号入力のデュアルモードにより、最大限の柔軟性、すなわちＲＦイン（「ＲＦインモード」）又はベースバンドデジタルイン（「ベースバンドインモード」）が許容される。図７に示すシステムは３つの主要部分、すなわち、再構成可能デジタル（以下、「ＦＰＧＡベースデジタル」と呼ぶ）モジュール７１５、電力増幅器モジュール７６０及びフィードバック経路７２５を含む。
【００４１】
[0049]ＦＰＧＡベースデジタル部分は、デジタルプロセッサ７１５（たとえばＦＰＧＡ）、デジタル−アナログ変換器７３５（ＤＡＣ）、アナログ−デジタル変換器７４０（ＡＤＣ）及び位相ロックループ（ＰＬＬ）７４５を含む。図７の実施形態はデュアル入力モードを有するため、デジタルプロセッサは信号処理の２つの経路を有する。ＲＦ信号入力経路において、デジタルプロセッサはデジタル直交復調器（ＤＱＤＭ）、ＣＦＲ、ＰＤ及びデジタル直交変調器（ＤＱＭ）を実装している。ベースバンドデジタル入力経路において、デジタルアップコンバータ（ＤＵＣ）、ＣＦＲ、ＰＤ及びＤＱＭが実装される。
【００４２】
[0050]図７に示す実施形態のＲＦインモードは、ＦＰＧＡベースデジタル部分の前にダウンコンバータ（ＤＮＣ）７５０を、ＦＰＧＡの前にＡＤＣ７４０を実装している。アナログダウンコンバートされた信号が、ＦＰＧＡベースデジタルモジュールに提供され、ＡＤＣ７４０によってデジタル信号に変換される。デジタル変換された信号はＤＱＤＭによって復調されて実信号及び虚信号の両方が生成され、次いでＣＦＲによって信号のＰＡＰＲが低減される。ピークが低減された信号は、増幅器を線形化するために予歪処理され、ＤＱＭを通過して実信号が生成され、次いでＦＰＧＡベースデジタル部分のＤＡＣによって中間周波数（ＩＦ）アナログ信号に変換される。しかし、すべての実施形態でＦＰＧＡにおけるＤＱＤＭ及びＤＱＭの実装が必要とされているわけではない。図７及び８に示すように、デジタル変調器が使用されない場合、ＦＰＧＡフィーディングＡＱＭモジュール８００の後ろにある２つのＤＡＣの８０１を使用して、実信号及び虚信号をそれぞれ生成することができる（「ＡＱＭ実装」）。
【００４３】
[0051]図７のシステムのベースバンドインモードの動作は、ＲＦインモードとはわずかに異なる。Ｉ−Ｑ信号のようなマルチチャネルからのデジタルデータストリームが、ＦＰＧＡベースデジタルモジュールに来て、ＤＵＣによってデジタルＩＦ信号へとデジタル的にアップコンバートされる。この上記点より、ベースバンドインモード及びＲＦインモードは同様に進行する。次いで、かかるＩＦ信号がＣＦＲブロックを通過して、信号のＰＡＰＲが低減される。このＰＡＰＲ抑制信号はデジタル的に予歪処理されて、電力増幅器の非線形歪みが事前に補償される。
【００４４】
[0052]いずれかの入力モードにおいて、アクティブなデバイスの自己発熱、バイアスネットワーク及び周波数依存性に起因するメモリ効果は、ＰＤの適応アルゴリズムによっても補償される。ＰＤの係数は、基準信号を伴うフィードバック経路７２５からの広帯域キャプチャ済み出力信号の同期化によって適応させられる。デジタル予歪アルゴリズムは、同期化及び補償を実行する。予歪処理された信号がＤＱＭを通過して実信号を生成し、次いで図示のようにＤＡＣ７４０によってＩＦアナログ信号に変換される。上記で開示したように、ＤＱＭをすべての実施形態におけるＦＰＧＡに又は全く実装する必要はない。代替的に、ＤＱＭがＦＰＧＡで使用されない場合、ＡＱＭ実装には２つのＤＡＣを実装して、それぞれ実信号及び虚信号を生成することができる。電力増幅器のゲートバイアス電圧７５３が、適応アルゴリズムによって決定され、次いでＤＡＣ５３５を介して調整されることで、電力増幅器における温度変化に起因する線形性の変動が安定する。 .
【００４５】
[0053]電力増幅器部分は、ＦＰＧＡベースデジタルモジュールからの実信号のためのＵＰＣ（図７の実施形態に示すものなど）又は実信号及び複素信号のためのＡＱＭ（図８のＤＨＭＰＡシステムの実施形態など）、多段駆動増幅器を備える高電力増幅器、並びに温度センサを含む。ＤＨＭＰＡシステムの効率性能を改善するために、実施形態に応じて効率性向上技法、たとえばドハティ、エンベロープ除去及び修復（ＥＥＲ）、エンベロープトラッキング（ＥＴ）、エンベロープフォローイング（ＥＦ）、非線形コンポーネント使用線形増幅（ＬＩＮＣ）を使用することができる。これらの電力効率技法は、混合及び整合させることが可能で、基本的なＤＨＭＰＡシステムに対するオプション機能である。１つのそのようなドハティ電力増幅器技法が、参照により本明細書に組み込まれる２００７年４月２３日に出願された「Ｎ−Ｗａｙ Ｄｏｈｅｒｔｙ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ」と題する同一出願人による米国仮特許出願第６０／９２５，５７７号、及び２００９年１０月２１日に出願された「Ｎ−Ｗａｙ Ｄｏｈｅｒｔｙ Ｄｉｓｔｒｉｂｕｔｅｄ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｐｏｗｅｒ Ｔｒａｃｋｉｎｇ」と題する米国特許出願第１２／６０３，４１９号で示されている。 増幅器の線形性能を安定化させるために、増幅器の温度が温度センサにより監視され、次いで増幅器のゲートバイアスがＦＰＧＡベースデジタル部分によって制御される。
【００４６】
[0054]フィードバック部分は、方向性結合器、混合器、ゲイン増幅器、バンドパスフィルタ（ＢＰＦ）及びデジタル−アナログ変換器（ＤＡＣ）を含む。実施形態に応じて、これらのアナログコンポーネントを他のアナログコンポーネントと混合及び整合させることができる。増幅器のＲＦ出力信号の部分は、方向性結合器によってサンプリングされ、次いで混合器で局所発振信号によってＩＦアナログ信号にダウンコンバートされる。ＩＦアナログ信号は、帯域外歪みを捕捉することができるゲイン増幅器及びＢＰＦ（たとえば表面弾性波フィルタ）を通過する。ＢＰＦの出力が、ＦＰＧＡベースデジタルモジュールのＡＤＣに提供され、それにより、デジタルＰＤの動的パラメータが、出力電力レベル及びメモリ効果に起因する非対称歪みに応じて決定される。さらに、検出器５８０が温度を検出して線形性の変化を計算し、次いでＰＡのゲートバイアス電圧を調整する。ＰＤアルゴリズム及び自己適応フィードバックアルゴリズムの詳細は、多項式ベースの予歪アルゴリズムを示す上述の図３、及び本発明のいくつかの実施形態で使用できるデジタル予歪器同期化アルゴリズムのブロック図を示す同じく上述の図４から理解できよう。
【００４７】
[0055]ＷｉＭＡＸ又は他のＯＦＤＭベースのスキームのようなブロードバンド無線アクセスに対する厳格なＥＶＭ要求の場合（ＥＶＭ＜２．５％）、ＦＰＧＡベースデジタル部分におけるＣＦＲは、厳格なＥＶＭ仕様を満たすためにＰＡＰＲの小さな低減しか達成できない。一般的な状況では、これは、ＣＦＲの電力効率向上能力が制限されることを意味する。本発明のいくつかの実施形態では、「クリッピング誤差修復経路」７９０の使用により、ＣＦＲからの帯域内歪みを補償し、その結果、かかる厳格なＥＶＭ環境においてＤＨＭＰＡシステム電力効率を最大化する新規の技法が含まれる。上記のように、クリッピング誤差修復経路は、追加的なＤＡＣ７３５をＦＰＧＡベースデジタル部分に、余分のＵＰＣ７２０を電力増幅器部分に有する（図７及び８参照）。クリッピング誤差修復経路により、電力増幅器の出力におけるＣＦＲから生じる帯域内歪みを補償することができる。さらに、メイン経路とクリッピング誤差修復経路との任意の遅延ミスマッチを、ＦＰＧＡにおけるデジタル遅延を使用して整合させることができる。
【００４８】
[0056]図７を再び参照すると、ＲＦ入力信号はまずベースバンドデジタル信号にダウンコンバートされ、次いでデジタルＩＦ信号にデジタル的にアップコンバートされる（−７．５ＭＨｚ、−２．５ＭＨｚ、２．５ＭＨｚ、７．５ＭＨｚ）。図７のシステムがベースバンドインモードを有する場合、マルチチャネルからのデジタルデータストリームは、デジタルプロセッサに入るとき直接的にデジタルＩＦ信号にデジタル的にアップコンバートされる（−７．５ＭＨｚ、−２．５ＭＨｚ、２．５ＭＨｚ、７．５ＭＨｚ）。次いでＣＦＲはＰＡＰＲを低減させる。ピークが低減された信号はＤＰＡを線形化するために予歪処理され、実信号及び虚信号を対象として２つのＤＡＣを通過し、最終的にＡＱＭを通過する。
【００４９】
[0057]図９は、アナログ直交変調器補償構造の一実施形態を示すブロック図である。入力信号は同相成分ＸＩ及び直交成分ＸＱに分けられる。アナログ直交変調器補償構造は、４つの実フィルタ｛ｇ１１、ｇ１２、ｇ２１、ｇ２２｝及び２つのＤＣオフセット補償パラメータｃ１、ｃ２を含む。ＡＱＭにおけるＤＣオフセットが、パラメータｃ１、ｃ２によって補償される。ＡＱＭの周波数依存性が、フィルタ｛ｇ１１、ｇ１２、ｇ２１、ｇ２２｝によって補償される。実フィルタの順番は、必要とされる補償のレベルによる。出力信号ＹＩ及びＹＱが、ＡＱＭの同相ポート及び直交ポートに提供される。
【００５０】
[0058]図８に示すシステムの電力増幅器部分及びフィードバック部分の構成は、図７に示すシステムと同じである。
【００５１】
[0059]図８に示すシステムにおいて、ＤＮＣがＲＦ信号を低ＩＦ信号に周波数変換する。次いでＩＦ信号はＡＤＣに与えられ、それに伴い、ＣＦＲ及び予歪（ＰＤ）が従うベースバンドにデジタル的にダウンコンバートされる。ＰＤの出力はベースバンド信号であり、次いでベースバンド信号はＩＦ周波数までデジタル的にアップコンバートされてＤＡＣに与えられる。次いでＤＡＣの出力はアップコンバータ（ＵＰＣ）を介してＲＦ周波数までさらに周波数変換される。図８のシステムの電力増幅器部分及びフィードバック部分の構成は、図７のシステムと同じである。
【００５２】
[0060]要約すると、本発明のＤＨＭＰＡシステムは、従来技術と比べて効率性及び線形性を向上させる。それは、ＤＨＭＰＡシステムが、１つのデジタルプロセッサでＣＦＲ、ＤＰＤ及び適応アルゴリズムを実施できるからであり、結果的にハードウェアリソース及び処理時間の節約となる。ＤＨＭＰＡシステムはまた、再構成可能かつフィールドプログラマブルであり、それは、アルゴリズム及び電力効率向上機能を、いつでもデジタルプロセッサ内のソフトウェアのように調整できるからである。
【００５３】
[0061]さらに、ＤＨＭＰＡシステムはＲＦ変調信号を入力として受け入れることから、ベースバンドにおいて符号化されたＩ及びＱチャネル信号を使用する必要はない。したがって、無線基地局システムの性能は、既存のＰＡモジュールをＤＨＭＰＡに置き換えるだけで向上させることができる。結果として、本発明が「プラグアンドプレイ」ＰＡシステムソリューションを提供することで、高効率性及び高線形性を有するＰＡシステム性能から利益を得るために既存の基地局システムの構造を変更したり、信号チャネルの新たなセットを再構築したりする必要がなくなる。
【００５４】
[0062]さらに、ＤＨＭＰＡＧシステムは、符号分割多元接続（ＣＤＭＡ）、移動体通信用グローバルシステム（ＧＳＭ）、ＷＣＤＭＡ、ＣＤＭＡ２０００及び無線ＬＡＮシステムにおける４位相シフトキーイング（ＱＰＳＫ）、直交振幅変調（ＱＡＭ）、直交周波数分割多重（ＯＦＤＭ）などの変調スキームに対してアグノスティックである。これは、ＤＨＭＰＡシステムがマルチ変調スキーム、マルチキャリア及びマルチチャネルをサポートできることを意味する。本発明のＤＨＭＰＡシステムの他の利点として、必要なベースバンド信号情報をすぐに入手することができないリピータ又は屋内カバレージシステムにおけるＰＡの非線形性の補正がある。
【００５５】
[0063]本発明について好ましい実施形態を参照して説明してきたが、本発明は説明した詳細に限定されないことが理解されよう。これまでの説明では、様々な代替及び修正を推奨しており、当業者は他の形態を思いつくだろう。したがって、すべてのかかる代替及び修正が、添付の請求項に定める本発明の範囲に含まれることが意図されている。
【特許請求の範囲】
【請求項１】
電力増幅器の出力を線形化するデジタル予歪システムであって、
無線通信向けの入力信号と、
増幅された信号を出力する少なくとも１つの電力増幅器と、
前記電力増幅器のノイズ特性の表現を含む前記増幅された信号から導出される少なくとも１つのフィードバック信号と、
前記少なくとも１つのフィードバック信号に応答して、ａｉｊが予歪係数である方程式
【数１】
に少なくとも部分的に従って予歪係数を決定する推定器論理回路と、
前記入力信号を予歪処理して予歪処理済み信号を前記少なくとも１つの電力増幅器に供給するデジタル予歪論理回路と、
を備えるデジタル予歪システム。
【請求項２】
電力増幅器の出力を線形化するデジタル予歪システムであって、
無線通信に適した入力信号と、
増幅された信号を出力する少なくとも１つの電力増幅器と、
前記少なくとも１つの電力増幅器のノイズ特性の表現を含む前記増幅された信号から導出される少なくとも１つのフィードバック信号と、
前記少なくとも１つのフィードバック信号に応答して、方程式
【数２】
によって与えられる補正から特定されるフィードバック経路遅延に少なくとも部分的に基づいて予歪係数を生成する推定器論理回路と
を備えるデジタル予歪システム。
【請求項１】
電力増幅器の出力を線形化するデジタル予歪システムであって、
無線通信向けの入力信号と、
増幅された信号を出力する少なくとも１つの電力増幅器と、
前記電力増幅器のノイズ特性の表現を含む前記増幅された信号から導出される少なくとも１つのフィードバック信号と、
前記少なくとも１つのフィードバック信号に応答して、ａｉｊが予歪係数である方程式
【数１】
に少なくとも部分的に従って予歪係数を決定する推定器論理回路と、
前記入力信号を予歪処理して予歪処理済み信号を前記少なくとも１つの電力増幅器に供給するデジタル予歪論理回路と、
を備えるデジタル予歪システム。
【請求項２】
電力増幅器の出力を線形化するデジタル予歪システムであって、
無線通信に適した入力信号と、
増幅された信号を出力する少なくとも１つの電力増幅器と、
前記少なくとも１つの電力増幅器のノイズ特性の表現を含む前記増幅された信号から導出される少なくとも１つのフィードバック信号と、
前記少なくとも１つのフィードバック信号に応答して、方程式
【数２】
によって与えられる補正から特定されるフィードバック経路遅延に少なくとも部分的に基づいて予歪係数を生成する推定器論理回路と
を備えるデジタル予歪システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公表番号】特表２０１３−５１５４２３（Ｐ２０１３−５１５４２３Ａ）
【公表日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１２−５４５４６９（Ｐ２０１２−５４５４６９）
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【国際出願番号】ＰＣＴ／ＩＢ２０１０／００３４４９
【国際公開番号】ＷＯ２０１１／０７７２４７
【国際公開日】平成２３年６月３０日（２０１１．６．３０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＷＣＤＭＡ
２．ＧＳＭ
【出願人】（５１１２５７０５６）ダリ システムズ カンパニー リミテッド (3)
【Ｆターム（参考）】
【公表日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【国際出願番号】ＰＣＴ／ＩＢ２０１０／００３４４９
【国際公開番号】ＷＯ２０１１／０７７２４７
【国際公開日】平成２３年６月３０日（２０１１．６．３０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＷＣＤＭＡ
２．ＧＳＭ
【出願人】（５１１２５７０５６）ダリ システムズ カンパニー リミテッド (3)
【Ｆターム（参考）】
[ Back to top ]