多出力電源装置
【課題】多出力電源装置１のコンデンサ１０を接続するための端子の増加を抑える。
【解決手段】多出力電源装置１では、コンデンサ１０の両端子間電圧に基づいて電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２をそれぞれ出力する電源制御回路２０Ａ、２０Ｂを備える。このため、１つのコンデンサ１０を用いることにより、電源制御回路２０Ａの電源電圧Ｖｏｕｔ１が電源制御回路２０Ｂの電源電圧Ｖｏｕｔ２よりも大きな状態を維持しつつ、電源制御回路２０Ａ、２０Ｂの電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２がそれぞれの目標値に向かって上昇させることができる。
【解決手段】多出力電源装置１では、コンデンサ１０の両端子間電圧に基づいて電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２をそれぞれ出力する電源制御回路２０Ａ、２０Ｂを備える。このため、１つのコンデンサ１０を用いることにより、電源制御回路２０Ａの電源電圧Ｖｏｕｔ１が電源制御回路２０Ｂの電源電圧Ｖｏｕｔ２よりも大きな状態を維持しつつ、電源制御回路２０Ａ、２０Ｂの電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２がそれぞれの目標値に向かって上昇させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の異なる電源電圧を出力する多出力電源装置に関するものである。
【背景技術】
【０００２】
従来、多出力電源装置では、互いに異なる出力電圧を出力する第１、第２の電源制御回路と、第１、第２の電源制御回路に設けられて定電流電源からそれぞれ充電される第１、第２のソフトスタート用コンデンサと、を備え、第１、第２のソフトスタート用コンデンサが定電流電源からそれぞれ充電される際に、第１のソフトスタート用コンデンサの出力電圧の上昇に伴って第１の電源制御回路の出力電圧が目標値に向かって上昇し、第２のソフトスタート用コンデンサの出力電圧の上昇に伴って第２の電源制御回路の出力電圧が目標値に向かって上昇するように構成されたものがある（例えば、特許文献１）。
【０００３】
このものにおいては、第１の電源制御回路の出力電圧の目標値が第２の電源制御回路の出力電圧の目標値に比べて大きくなるように設定されている。そして、ソフトスタート用コンデンサの容量を電源制御回路毎に異なる値に設定することにより、第１、第２の電源制御回路の出力電圧が上昇する際に、第１の電源制御回路の出力電圧が第２の電源制御回路の出力電圧よりも大きな状態を維持するようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１５４２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１では、第１の電源制御回路の出力電圧が第２の電源制御回路の出力電圧よりも大きな状態を維持しつつ、第１、第２の電源制御回路の出力電圧がそれぞれの目標値に向かって上昇するように設定することができるものの、電源制御回路毎にソフトスタート用コンデンサを接続するための端子を設けることが必要となる。
【０００６】
本発明は上記点に鑑みて、第１、第２の電源制御回路の出力電圧がそれぞれ目標値に向かって上昇するように構成される多出力電源装置において、ソフトスタート用コンデンサを接続するための端子の増加を抑えるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）をそれぞれ出力する第１、第２の電源制御回路（２０Ａ、２０Ｂ）を備える多出力電源装置であって、
定電流電源（１３）から流れる一定電流によって充電されるソフトスタート用コンデンサ（１０）と、
前記ソフトスタート用コンデンサ（１０）の両電極間電圧に基づき、第１の出力電圧（ＳＳ１）とこの第１の出力電圧よりも低い第２の出力電圧（ＳＳ２）とをそれぞれ出力するもので、前記定電流電源（１３）からの充電に伴う前記ソフトスタート用コンデンサの両電極間電圧の立ち上がり時にて前記第１、第２の出力電圧（ＳＳ１、ＳＳ２）がそれぞれ徐々に上昇するように構成される電圧出力回路（１５、１５Ａ）とを備え、
前記第２の電源制御回路（２０Ｂ）は、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第２の電源電圧（Ｖｏｕｔ２）がその目標値に向けて上昇するように構成され、
前記第１の電源制御回路（２０Ａ）は、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第１の電源電圧（Ｖｏｕｔ１）がその目標値に向けて上昇し、かつ前記第１の電源電圧（Ｖｏｕｔ１）の目標値が前記第２の電源電圧（Ｖｏｕｔ２）の目標値よりも高い目標値に設定されるように構成されていることを特徴とする。
【０００８】
請求項１に記載の発明によれば、電圧出力回路（１５、１５Ａ）にて１つのソフトスタート用コンデンサを用いることにより、第１の出力電圧（ＳＳ１）と第２の出力電圧（ＳＳ２）とをそれぞれ出力させる。このため、ソフトスタート用コンデンサの個数を増加させることなく、第１、第２の電源制御回路（２０Ａ、２０Ｂ）によって第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）を出力させることができる。したがって、ソフトスタート用コンデンサを接続するための端子の増加を抑えることができる。
【０００９】
請求項２に記載の発明では、前記電圧出力回路（１５）は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第１の出力電圧（ＳＳ１）として出力し、前記第１の出力電圧（ＳＳ１）を第１、第２の抵抗素子（１５ｂ、１５ｃ）により分圧した分圧電圧を前記第２の出力電圧（ＳＳ２）として出力することを特徴とする。
【００１０】
請求項２に記載の発明によれば、電圧出力回路（１５）において、第１の出力電圧（ＳＳ１）を第１、第２の抵抗素子（１５ｂ、１５ｃ）により分圧した分圧電圧を第２の出力電圧（ＳＳ２）として出力する。このため、第１、第２の出力電圧（ＳＳ１、ＳＳ２）の出力をそれぞれ同時に開始させることができるので、前記第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）の出力を同時に開始させることができる。
【００１１】
請求項３に記載の発明では、前記電圧出力回路（１５Ａ）は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第１の出力電圧（ＳＳ１）として出力し、前記第１の出力電圧（ＳＳ１）が閾値以上になったときに、前記第１の出力電圧（ＳＳ１）よりも所定値小さい前記第２の出力電圧（ＳＳ２）の出力を開始することを特徴とする。
【００１２】
請求項３に記載の発明によれば、電圧出力回路（１５Ａ）において、第１の出力電圧（ＳＳ１）が閾値以上になったときに、第１の出力電圧（ＳＳ１）よりも所定値小さい第２の出力電圧（ＳＳ２）の出力を開始する。このため、図７（ｂ）に示すように、第１の出力電圧（ＳＳ１）の出力の開始に対して第２の出力電圧（ＳＳ２）の出力の開始を遅延させることができるので、図７（ａ）に示すように、第１の電源電圧（Ｖｏｕｔ１）の出力と第２の電源電圧（Ｖｏｕｔ２）の出力とを異なるタイミングで開始させることができる。ここで、上述の閾値と上述の所定値とを同一の値にしてもよく、或いは、上述の閾値と上述の所定値とを相違する値にしてもよい。
【００１３】
請求項４に記載の発明では、前記第１の電源制御回路（２０Ａ）は、電源（Ｖｉｎ）とグランドとの間に配置される第１の平滑コンデンサ（３９ａ）と、前記電源と前記第１の平滑コンデンサとの間に配置される第１のリアクトル（３８ａ）と、前記電源と前記第１のリアクトルとの間に配置される第１のトランジスタ（３６ａ）と、前記第１のリアクトルと前記第１のトランジスタとの間の共通接続端子とグランドとの間に配置される第１のダイオード（３７ａ）と、前記第１のトランジスタをスイッチングする第１の駆動回路（３５ａ）と、前記第１の平滑コンデンサ（３９ａ）の両端子間に直列接続される第１、第２の抵抗素子（４０ａ、４１ａ）とを備え、
前記第１の駆動回路（３５ａ）が前記第１のトランジスタ（３６ａ）をオンするときには、前記電源から電流を前記第１のトランジスタおよび前記第１のリアクトル（３８ａ）を通して前記第１の平滑コンデンサ（３９ａ）に流して前記第１の平滑コンデンサにエネルギを蓄え、前記第１の駆動回路（３５ａ）が前記第１のトランジスタをオフするときには、前記第１のリアクトルから電流を前記第１の平滑コンデンサを通して前記第１のダイオード（３７ａ）に流して前記第１の平滑コンデンサにエネルギを蓄え、
前記第１の出力電圧（ＳＳ１）が第１の基準電圧（Ｖｒｅｆ）に一致したときに、前記第１の電源電圧（Ｖｏｕｔ１）がその目標値と同一になるようになっており、
前記第１、第２の抵抗素子（４０ａ、４１ａ）の間の共通接続端子の出力電圧（Ｖａ）と前記第１の出力電圧（ＳＳ１）との差分に基づいて前記第１、第２の抵抗素子の間の共通接続端子の出力電圧（Ｖａ）を前記第１の基準電圧（Ｖｒｅｆ）に近づけるように前記第１の駆動回路（３５ａ）が前記第１のトランジスタを制御することにより、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第１の電源電圧（Ｖｏｕｔ１）がその目標値に向けて上昇するようになっていることを特徴とする。
【００１４】
請求項５に記載の発明では、前記第２の電源制御回路（２０Ｂ）は、前記電源とグランドと間に配置される第２の平滑コンデンサ（３９ｂ）と、前記電源と前記第２の平滑コンデンサ（３９ｂ）との間に配置される第２のリアクトル（３８ｂ）と、前記電源と前記第２のリアクトルとの間に配置される第２のトランジスタ（３６ｂ）と、前記第２のリアクトルと前記第２のトランジスタとの間の共通接続端子とグランドとの間に配置される第２のダイオード（３７ｂ）と、前記第２のトランジスタをスイッチングする第２の駆動回路（３５ｂ）と、前記第２の平滑コンデンサ（３９ｂ）の両端子間に直列接続される第３、第４の抵抗素子（４０ｂ、４１ｂ）とを備え、
前記第２の駆動回路（３５ｂ）が前記第２のトランジスタ（３６ｂ）をオンするときには、前記電源から電流を前記第２のトランジスタおよび前記第２のリアクトルを通して前記第２の平滑コンデンサに流して前記第２の平滑コンデンサ（３９ｂ）にエネルギを蓄え、前記第２の駆動回路が前記第２のトランジスタをオフするときには、前記第２のリアクトルから電流を前記第２の平滑コンデンサを通して前記第２のダイオードに流して前記第２の平滑コンデンサ（３９ｂ）にエネルギを蓄え、
前記第２の出力電圧（ＳＳ２）が第２の基準電圧（Ｖｒｅｆ）に一致したときに、前記第２の電源電圧（Ｖｏｕｔ２）がその目標値と同一になるようになっており、
前記第３、第４の抵抗素子（４０ｂ、４１ｂ）の間の共通接続端子の出力電圧（Ｖｂ）と前記第２の出力電圧（ＳＳ２）との差分に基づいて前記第３、第４の抵抗素子の間の共通接続端子の出力電圧（Ｖｂ）を前記第２の基準電圧（Ｖｒｅｆ）に近づけるように前記第２の駆動回路（３５ｂ）が前記第２のトランジスタを制御することにより、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第２の電源電圧（Ｖｏｕｔ２）がその目標値に向けて上昇するようになっていることを特徴とする。
【００１５】
請求項６に記載の発明では、前記電源とグランドとの間で前記第１の平滑コンデンサ（３９ａ）に並列に配置される第３の平滑コンデンサ（３９ｃ）と、前記第１の平滑コンデンサ（３９ａ）から前記第３の平滑コンデンサ（３９ｃ）に流れる電流を制御する第３のトランジスタ（３６ｃ）と、前記第３のトランジスタ（３６ｃ）を制御する第３の駆動回路（３５ｃ）と、前記第３の平滑コンデンサ（３９ｃ）の両端子間に直列接続される第５、第６の抵抗素子（４０ｃ、４１ｃ）とを備え、前記第３の平滑コンデンサ（３９ｃ）の両電極間電圧を前記第３の電源電圧（Ｖｏｕｔ３）として出力する第３の電源制御回路（２０Ｃ）を備え、
前記第１の出力電圧（ＳＳ１）が第３の基準電圧（Ｖｒｅｆ）に一致したときに、前記第３の電源電圧（Ｖｏｕｔ３）がその目標値と同一になるようになっており、
前記第５、第６の抵抗素子（４０ｃ、４１ｃ）の間の共通接続端子の出力電圧（Ｖｃ）と前記第１の出力電圧（ＳＳ１）との差分に基づいて前記第５、第６の抵抗素子の間の共通接続端子の出力電圧（Ｖｃ）を前記第３の基準電圧（Ｖｒｅｆ）に近づけるように前記第３の駆動回路（３５ｃ）が前記第３のトランジスタを制御することにより、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第３の電源電圧（Ｖｏｕｔ３）がその目標値に向けて上昇するようになっていることを特徴とする。
【００１６】
請求項６に記載の発明によれば、第３の電源制御回路（２０Ｃ）を用いることにより、第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）以外に第３の電源電圧（Ｖｏｕｔ３）を出力することができる。
【００１７】
請求項７に記載の発明では、前記電源とグランドとの間で前記第２の平滑コンデンサ（３９ｂ）に並列に配置される第４の平滑コンデンサ（３９ｄ）と、前記第２の平滑コンデンサ（３９ｂ）から前記第４の平滑コンデンサ（３９ｄ）に流れる電流を制御する第４のトランジスタ（３６ｄ）と、前記第４のトランジスタを制御する第４の駆動回路（３５ｄ）と、前記第４の平滑コンデンサ（３９ｄ）の両端子間に直列接続される第７、第８の抵抗素子（４０ｄ、４１ｄ）とを備え、前記第４の平滑コンデンサ（３９ｄ）の両電極間電圧を前記第４の電源電圧（Ｖｏｕｔ４）として出力する第４の電源制御回路（２０Ｄ）を備え、
前記第２の出力電圧（ＳＳ２）が第４の基準電圧（Ｖｒｅｆ）に一致したときに、前記第４の電源電圧（Ｖｏｕｔ４）がその目標値と同一になるようになっており、
前記第７、第８の抵抗素子（４０ｄ、４１ｄ）の間の共通接続端子の出力電圧（Ｖｄ）と前記第２の出力電圧（ＳＳ２）との差分に基づいて前記第７、第８の抵抗素子の間の共通接続端子の出力電圧（Ｖｄ）を前記第４の基準電圧（Ｖｒｅｆ）に近づけるように前記第４の駆動回路（３５ｄ）が前記第４のトランジスタを制御することにより、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第４の電源電圧（Ｖｏｕｔ４）がその目標値に向けて上昇するようになっていることを特徴とする。
【００１８】
請求項７に記載の発明によれば、第４の電源制御回路（２０Ｄ）を用いることにより、第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）以外に第４の電源電圧（Ｖｏｕｔ４）を出力することができる。
【００１９】
請求項８に記載の発明では、前記第３の電源電圧（Ｖｏｕｔ３）が前記第２の電源電圧（Ｖｏｕｔ２）よりも大きくなったときに、前記第４の電源制御回路（２０Ｄ）を制御して前記第４の電源電圧（Ｖｏｕｔ４）の出力を開始させるシーケンス制御回路（２１）を備えることを特徴とする。
【００２０】
ここで、図１１に示すように、第４の電源制御回路（２０Ｄ）が第４の電源電圧（Ｖｏｕｔ４）の出力を開始するタイミング（ｔ２）に対して、第３の電源制御回路（２０Ｃ）が第３の電源電圧（Ｖｏｕｔ３）の出力を開始するタイミング（ｔ１）の方が遅れる場合には、第３の電源電圧（Ｖｏｕｔ３）よりも第４の電源電圧（Ｖｏｕｔ４）の方が大きくなる場合がある。
【００２１】
そこで、請求項８に記載の発明によれば、第３の電源電圧（Ｖｏｕｔ３）が第２の電源電圧（Ｖｏｕｔ２）よりも大きくなったときに、シーケンス制御回路（２１）が第４の電源制御回路（２０Ｄ）を制御して第４の電源電圧（Ｖｏｕｔ４）の出力を開始させることにより、第４の電源電圧（Ｖｏｕｔ４）が第３の電源電圧（Ｖｏｕｔ３）よりも大きくなることを未然に避けることができる。
【００２２】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態における多出力電源装置の回路構成を示す図である。
【図２】第１実施形態における多出力電源装置の回路構成の詳細を示す図である。
【図３】第１実施形態における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図４】第１実施形態の第１変形例における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図５】第１実施形態の第２変形例における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図６】本発明の第２実施形態における多出力電源装置の回路構成を示す図である。
【図７】第２実施形態における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図８】本発明の第３実施形態における多出力電源装置の回路構成を示す図である。
【図９】第３実施形態における多出力電源装置の回路構成の詳細を示す図である。
【図１０】第３実施形態の多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図１１】第３実施形態の比較例における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図１２】第３実施形態の多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２５】
（第１実施形態）
図１、図２に本発明の多出力電源装置１の本実施形態を示す。図１は本実施形態の多出力電源装置１の概略構成を示すブロック図である。
【００２６】
まず、本実施形態の多出力電源装置１の概略構成について図１を参照して説明する。
【００２７】
多出力電源装置１において、コンデンサ１０は、ソフトスタート用コンデンサであって、後述する定電流電源１３（図２参照）から流れる一定電流に基づいて充電される。
【００２８】
増幅回路１５は、電圧出力回路を構成するもので、定電流電源１３による充電に伴うコンデンサ１０の両端子間の電圧の立ち上がり時にて、コンデンサ１０の両電極間電圧を電圧増幅した出力電圧ＳＳ１とこの出力電圧ＳＳ１よりも低い出力電圧ＳＳ２（＜ＳＳ１）とをそれぞれ出力する。
【００２９】
本実施形態の出力電圧ＳＳ１が第１の出力電圧に相当し、出力電圧ＳＳ２が第２の出力電圧に相当する。
【００３０】
電源制御回路２０Ａは、誤差増幅回路３０ａおよび電源制御回路３１ａを備え、増幅回路１５の出力電圧ＳＳ１に基づいて電源電圧Ｖｏｕｔ１を出力する。電源制御回路２０Ｂは、誤差増幅回路３０ｂおよび電源制御回路３１ｂを備え、増幅回路１５の出力電圧ＳＳ２に基づいて電源電圧Ｖｏｕｔ２を出力する。
【００３１】
電源制御回路２０Ａは、電源電圧Ｖｏｕｔ１が電源電圧Ｖｏｕｔ２よりも大きい状態を維持しつつ、出力電圧ＳＳ１の上昇に伴って電源電圧Ｖｏｕｔ１がその目標値に向けて上昇するように構成されている。電源制御回路２０Ｂは、出力電圧ＳＳ２の上昇に伴って電源電圧Ｖｏｕｔ２がその目標値に向けて上昇するように構成されている。
【００３２】
本実施形態の多出力電源装置１の詳細について図２を参照して説明する。図２は多出力電源装置１の回路構成の詳細を示す電気回路図である。
【００３３】
図２の多出力電源装置１は、コンデンサ１０、定電流電源１３、電源制御回路２０Ａ、２０Ｂ以外に、増幅回路１５、抵抗素子１７、およびスイッチＳＷを備える。
【００３４】
コンデンサ１０は、増幅回路１５のオペアンプ１５の非反転入力端子（＋）とグランドとの間に配置されている。
【００３５】
定電流電源１３は、電源Ｖｓｓとオペアンプ１５の非反転入力端子（＋）との間に配置されている。定電流電源１３は、電源ＶｓｓからスイッチＳＷを介してコンデンサ１０のプラス電極側に一定電流を流す。
【００３６】
増幅回路１５は、オペアンプ１５ａおよび抵抗素子１５ｂ、１５ｃを備える。スイッチＳＷは、定電流電源１３とコンデンサ１０のプラス電極との間に配置されている。スイッチＳＷは、トランジスタ、アナログスイッチなどの半導体スイッチや機械式リレーからなるものであって、他の制御装置からの制御信号に基づいて定電流電源２とオペアンプ１５の非反転入力端子（＋）との間を接続、或いは開放する。
【００３７】
抵抗素子１７は、オペアンプ１５の非反転入力端子（＋）とグランドとの間でコンデンサ１０に並列に配置されている。抵抗素子１７は、コンデンサ１０に蓄えられたエネルギを放出するために用いられる。
【００３８】
抵抗素子１５ｂ、１５ｃは、オペアンプ１５ａの出力端子とグランドとの間に直列に接続されて分圧回路を構成する。分圧回路は、オペアンプ１５ａの出力電圧を抵抗素子１５ｂ、１５ｃにより分圧した分圧電圧を抵抗素子１５ｂ、１５ｃの共通接続端子からオペアンプ１５ａの反転入力端子（−）に出力する。
【００３９】
オペアンプ１５ａは、コンデンサ１０の両端子間電圧を電圧増幅率Ａで電圧増幅してこの増幅した電圧を出力電圧ＳＳ１として出力する。本実施形態の電圧増幅率Ａは、抵抗素子１５ｂ、１５ｃの抵抗値によって設定されている。分圧回路は、オペアンプ１５ａの出力電圧を抵抗素子１５ｂ、１５ｃによって分圧した分圧電圧を出力電圧ＳＳ２として電源制御回路２０Ｂの誤差増幅回路３０ｂに出力する。
【００４０】
また、電源制御回路２０Ａの誤差増幅器３０ａは、上記特許文献１に記載の図１に示すように周知の回路である。そこで、誤差増幅器３０ａの回路構成についてはその概略を説明する。
【００４１】
誤差増幅器３０ａは、２つの非反転入力端子（＋）と１つの反転入力端子（−）とを有している。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、オペアンプ１５から出力される出力電圧ＳＳ１が与えられる。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）以外の他方の非反転入力端子（＋）には、基準電圧出力回路３２ａから出力される基準電圧が与えられる。
【００４２】
本実施形態の基準電圧出力回路３２ａとして、例えば、一定電圧を出力するバンドギャップリファレンス回路を用いられる。基準電圧出力回路３２ａの出力電圧の値は、電源電圧Ｖｏｕｔ１の目標値を定めるために予め決められた一定電圧が設定されている。
【００４３】
反転入力端子（−）には、後述する抵抗素子４０ａ、４１ａの間の共通接続端子が接続されている。誤差増幅器３０ａは、後述するように、２つの非反転入力端子（＋）のうち低い方の電圧が与えられる非反転入力端子（＋）と、反転入力端子（−）との間の電圧差を増幅した増幅電圧を出力する。
【００４４】
電源制御回路２０Ａの電源制御回路３１ａは、三角波発生回路３３ａ、コンパレータ３４ａ、ゲート駆動回路３５ａ、トランジスタ３６ａ、リアクトル３８ａ、ツェナーダイオード３７ａ、平滑コンデンサ３９ａ、および抵抗素子４０ａ、４１ａを備える。
【００４５】
三角波発生回路３３ａは、その出力電圧の波形（すなわち、信号波形）が二等辺三角形となる三角波信号を一定周期毎に繰り返し出力する。コンパレータ３４ａは、三角波発生回路３３ａの出力信号と誤差増幅器３０ａの出力信号との比較結果に応じてローレベル或いはハイレベルの出力信号を出力する。ゲート駆動回路３５ａは、コンパレータ３３ａの出力信号に基づいてトランジスタ３６ａを制御する。
【００４６】
トランジスタ３６ａは、電源Ｖｉｎとグランドとの間に配置されて、スイッチングすることにより、電源Ｖｉｎから平滑コンデンサ３９ｂ側に流れる電流を制御する。本実施形態のトランジスタ３６ａとしてはｐＭＯＳトランジスタが用いられている。
【００４７】
リアクトル３８ａは、トランジスタ３６ａのドレイン端子とグランドとの間に配置されている。ツェナーダイオード３７ａは、リアクトル３６ａとトランジスタ３５ａとの間の共通接続端子とグランドとの間に配置されている。
【００４８】
なお、本実施形態の電源Ｖｉｎおよび電源Ｖｓｓは、互いに出力電圧が相違する値に設定されている。
【００４９】
平滑コンデンサ３９ａは、リアクトル３６ａの２つの端子うちツェナーダイオード３７ａに対して反対側の端子とグランドとの間に配置されている。平滑コンデンサ３９ａは、その両端子間から両端子間の電圧としての第１の電源電圧Ｖｏｕｔ１を出力する。
【００５０】
抵抗素子４０ａ、４１ａは、コンデンサ３８ａとリアクトル３６ａとの間の共通接続端子とグランドと間に直列接続されて分圧回路を構成する。分圧回路は、平滑コンデンサ３９ａの両端子間電圧を抵抗素子４０ａ、４１ａによって分圧した分圧電圧を誤差増幅器３０ａの反転入力端子（−）に出力する。
【００５１】
本実施形態の抵抗素子４０ａ、４１ａは、電源電圧Ｖｏｕｔ１がその目標値と同一であるとき、抵抗素子４０ａ、４１ａの間の共通接続端子から出力される出力電圧Ｖａが基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと同一になるように設定されている。
【００５２】
電源制御回路２０Ｂの誤差増幅回路３０ｂは、出力電圧ＳＳ１に代わる出力電圧ＳＳ２が入力されるだけで、誤差増幅回路３０ａと同様のものである。
【００５３】
誤差増幅回路３０ｂの反転入力端子（−）には、後述する抵抗素子４０ｂ、４１ｂの間の共通接続端子の出力電圧Ｖｂが与えられる。誤差増幅回路３０ｂの２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、抵抗素子１５ｂ、１５ｃの共通接続端子の出力電圧ＳＳ２が与えられる。誤差増幅回路３０ｂの２つの非反転入力端子（＋）のうち他方の非反転入力端子（＋）には、基準電圧出力回路３２ｂから出力される基準電圧Ｖｒｅｆが与えられる。
【００５４】
誤差増幅器３０ａは、後述するように、２つの非反転入力端子（＋）のうち低い方の電圧が与えられる非反転入力端子（＋）と、反転入力端子（−）との間の電圧差を増幅した増幅電圧を出力する。
【００５５】
電源制御回路２０Ｂの電源制御回路３１ｂは、電源制御回路３１ａと同様に、三角波発生回路３３ｂ、コンパレータ３４ｂ、ゲート駆動回路３５ｂ、トランジスタ３６ｂ、リアクトル３８ｂ、ツェナーダイオード３７ｂ、平滑コンデンサ３９ｂ、および抵抗素子４０ｂ、４１ｂを備える。
【００５６】
ここで、三角波発生回路３３ｂは三角波発生回路３３ａに対応し、コンパレータ３４ｂはコンパレータ３４ａに対応し、ゲート駆動回路３５ｂはゲート駆動回路３５ａに対応し、トランジスタ３６ｂはトランジスタ３６ａに対応し、リアクトル３８ｂはリアクトル３８ａに対応し、ツェナーダイオード３７ｂはツェナーダイオード３７ａに対応し、平滑コンデンサ３９ｂは平滑コンデンサ３９ａに対応し、抵抗素子４０ｂ、４１ｂは抵抗素子４０ａ、４１ａに対応している。
【００５７】
ここで、抵抗素子４０ｂ、４１ｂは、電源電圧Ｖｏｕｔ２がその目標値と同一であるとき、抵抗素子４０ｂ、４１ｂの間の共通接続端子から出力される出力電圧Ｖｂが基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆと同一になるように設定されている。
【００５８】
本実施形態の基準電圧出力回路３２ａ、３２ｂは、それぞれの出力電圧Ｖｒｅｆ（基準電圧）が互いに同一の値に設定されている。電源電圧Ｖｏｕｔ２の目標値は、電源電圧Ｖｏｕｔ１の目標値よりも低い値に設定されている。
【００５９】
次に、本実施形態の多出力電源装置１の作動について説明する。
【００６０】
まず、スイッチＳＷがオンして、スイッチＳＷによって定電流電源１３とコンデンサ１０のプラス電極との間が接続されると、定電流電源１３が電源Ｖｓｓから供給される電力に基づいて、スイッチＳＷを通してコンデンサ１０に一定電流を流し始める。これにより、コンデンサ１０にエネルギを蓄えることが開始される。このため、コンデンサ１０の両端子間電圧が時間の経過に伴って徐々に上昇する。
【００６１】
これに伴い、オペアンプ１５ａは、コンデンサ１０の両端子間の電圧を増幅した出力電圧ＳＳ１を誤差増幅器３０ａの２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）に出力する。
【００６２】
オペアンプ１５ａから出力される出力電圧ＳＳ１は、時間経過に伴って徐々に大きくなる（図３（ｂ）参照）。本実施形態において、縦軸を電圧とし、横軸を時間としたときに、出力電圧ＳＳ１と時間との関係は、上に凸となる電圧波形となる。
【００６３】
ここで、出力電圧ＳＳ１が、基準電圧出力回路３２ａから出力される一定電圧Ｖｒｅｆに比べて低いときには、誤差増幅器３０ａは、抵抗素子４０ａ、４１ａ間の共通接続端子から出力される電圧Ｖａと出力電圧ＳＳ１との差分を増幅した増幅電圧を出力する。
【００６４】
コンパレータ３４ａは、三角波発生回路３３ａの出力信号と誤差増幅器３０ａの出力信号とを比較する。
【００６５】
このとき、誤差増幅器３０ａの出力信号のレベルが三角波発生回路３３ａの出力信号のレベル以上であるときには、コンパレータ３４ａの出力信号のレベルがハイレベルになる。誤差増幅器３０ａの出力信号のレベルが三角波発生回路３３ａの出力信号のレベル未満であるときに、コンパレータ３４ａの出力信号のレベルがローレベルになる。このため、コンパレータ３４ａの出力信号は、ハイレベルとローレベルとが交互に繰り返されるパルス信号となる。このパルス信号は、ＰＷＭ比較出力として、ゲート駆動回路３５ａに与えられる。ゲート駆動回路３５ａは、コンパレータ３４ａの出力信号に基づいてトランジスタ３６ａをスイッチングする。
【００６６】
具体的には、コンパレータ３４ａの出力信号レベルがハイレベルのとき、ゲート駆動回路３５ａがトランジスタ３６ａをオンさせる。このとき、電源Ｖｉｎから電流がトランジスタ３６ａおよびリアクトル３８ａを通して平滑コンデンサ３９ａに流れる。これにより、平滑コンデンサ３９ａにエネルギが蓄えられるとともに、リアクトル３８ａにもエネルギが蓄えられる。
【００６７】
コンパレータ３４ａの出力信号レベルがローレベルのとき、ゲート駆動回路３５ａがトランジスタ３６ａをオフさせる。このとき、リアクトル３８ａに蓄えられたエネルギに基づいて、リアクトル３８ａから電流が平滑コンデンサ３９ａを通してツェナーダイオード３７ａに流れる。このため、平滑コンデンサ３９ａにエネルギが蓄えられる。
【００６８】
このようにトランジスタ３６ａがスイッチングすることにより、平滑コンデンサ３９ａの両端子間電圧が時間経過に伴って徐々に上昇するため、図３（ａ）に示すように、平滑コンデンサ３９ａの両端子間から出力される電源電圧Ｖｏｕｔ１が時間に比例して大きくなる。図３（ａ）は、縦軸を電圧（Ｖ）とし、横軸を時間（ｔｉｍｅ）として、電源電圧Ｖｏｕｔ１（Ｖｏｕｔ２）と時間との関係を示している。これに伴い、抵抗素子４０ａ、４０ｂの間の共通接続端子の出力電圧Ｖａは時間経過に伴って上昇することになる。
【００６９】
その後、図３（ｂ）中タイミングＴｓｓ１において、電源電圧Ｖｏｕｔ１がその目標値と同一になると、抵抗素子４０ａ、４１ａの間の共通接続端子の出力電圧Ｖａが基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと同一になる。このとき、出力電圧ＳＳ１が基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと同一になる。このため、誤差増幅器３０ａは、出力電圧ＳＳ１（＝出力電圧Ｖｒｅｆ）と抵抗素子４０ａ、４１ａの間の共通接続端子からの出力電圧Ｖａとの差分（Ｖｒｅｆ−Ｖａ）を増幅した電圧として零ボルトを出力する。
【００７０】
次に、出力電圧ＳＳ１が一定電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ａは、出力電圧ＳＳ１に代わる基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと抵抗素子４０ａ、４１ａの間の共通接続端子からの出力電圧Ｖａとの差分（Ｖｒｅｆ−Ｖａ）を増幅した電圧を出力する。
【００７１】
このように出力電圧ＳＳ１が一定電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ａは、出力電圧ＳＳ１に代わる基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと抵抗素子４０ａ、４１ａの間の共通接続端子からの出力電圧Ｖａとの差分（Ｖｒｅｆ−Ｖａ）を増幅した電圧を出力する。これに伴い、コンパレータ３４ａは、誤差増幅器３０ａの出力信号と三角波発生回路３３ａの出力信号とを比較する。
【００７２】
このとき、誤差増幅器３０ａの出力信号のレベルが三角波発生回路３３ａの出力信号のレベル以上であるときには、コンパレータ３４ａの出力信号のレベルがハイレベルになる。誤差増幅器３０ａの出力信号のレベルが三角波発生回路３３ａの出力信号のレベル未満であるときに、コンパレータ３４ａの出力信号のレベルがローレベルになる。このようなコンパレータ３４ａの出力信号に基づいてゲート駆動回路３５ａがトランジスタ３６ａをスイッチングする。
【００７３】
ここで、コンパレータ３４ａの出力信号がローレベルのときにはトランジスタ３６ａをオフし、コンパレータ３４ａの出力信号がハイレベルのときにはトランジスタ３６ａをオンする。よって、平滑コンデンサ３９ａに流れる電流が制御される。このことにより、ゲート駆動回路３５ａが上述の差分（Ｖｒｅｆ−Ｖａ）を小さくするようにトランジスタ３６ａを制御することになる。このため、電源電圧Ｖｏｕｔ１が時間経過に伴って徐々に上昇して目標値に到達した後、電源電圧Ｖｏｕｔ１が目標値と同一値となる状態を維持することになる。
【００７４】
図３（ｂ）では、電源電圧Ｖｏｕｔ１が時間に比例して上昇して目標値に到達すると、その後、電源電圧Ｖｏｕｔ１が目標値と同一値となる状態を維持する例が示されている。
【００７５】
また、抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力される出力電圧ＳＳ２は、電源制御回路２０Ｂの誤差増幅器３０ｂの非反転入力端子（＋）に与えられる。
【００７６】
一方、抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力される出力電圧ＳＳ２は、時間経過に伴って徐々に大きくなる（図３（ｂ）参照）。本実施形態において、縦軸を電圧とし、横軸を時間としたときに、出力電圧ＳＳ２と時間との関係は、上に凸となる電圧波形となる。
【００７７】
ここで、出力電圧ＳＳ２が、基準電圧出力回路３２ａから出力される一定電圧Ｖｒｅｆに比べて低いときには、誤差増幅器３０ｂは、抵抗素子４０ｂ、４１ｂ間の共通接続端子から出力される電圧Ｖｂと出力電圧ＳＳ２との差分を増幅した増幅電圧を出力する。
【００７８】
コンパレータ３４ａは、三角波発生回路３３ｂの出力信号と誤差増幅器３０ｂの出力信号とを比較する。
【００７９】
このとき、誤差増幅器３０ｂの出力信号のレベルが三角波発生回路３３ｂの出力信号のレベル以上であるときには、コンパレータ３４ｂの出力信号のレベルがハイレベルになる。誤差増幅器３０ｂの出力信号のレベルが三角波発生回路３３ｂの出力信号のレベル未満であるときに、コンパレータ３４ｂの出力信号のレベルがローレベルになる。このため、コンパレータ３４ｂの出力信号は、ハイレベルとローレベルとが交互に繰り返されるパルス信号となる。このパルス信号は、ＰＷＭ比較出力として、ゲート駆動回路３５ｂに与えられる。ゲート駆動回路３５ｂは、コンパレータ３４ｂの出力信号に基づいてトランジスタ３６ｂをスイッチングする。
【００８０】
具体的には、コンパレータ３４ｂの出力信号レベルがハイレベルのとき、ゲート駆動回路３５ｂがトランジスタ３６ｂをオンさせる。このとき、電源Ｖｉｎから電流がトランジスタ３６ｂおよびリアクトル３８ｂを通して平滑コンデンサ３９ｂに流れる。これにより、平滑コンデンサ３９ｂにエネルギが蓄えられるとともに、リアクトル３８ｂにもエネルギが蓄えられる。
【００８１】
コンパレータ３４ｂの出力信号レベルがローレベルのとき、ゲート駆動回路３５ｂがトランジスタ３６ｂをオフさせる。このとき、リアクトル３８ｂに蓄えられたエネルギに基づいて、リアクトル３８ｂから電流が平滑コンデンサ３９ｂを通してツェナーダイオード３７ｂに流れる。このため、平滑コンデンサ３９ｂにエネルギが蓄えられる。
【００８２】
このようにトランジスタ３６ｂがスイッチングすることにより、平滑コンデンサ３９ｂの両端子間電圧が時間経過に伴って徐々に上昇する（図３（ａ）参照）。図３（ａ）では、平滑コンデンサ３９ｂの両端子間から出力される電源電圧Ｖｏｕｔ２が時間に比例して大きくなる例が示されている。これに伴い、抵抗素子４０ｂ、４１ｂの間の共通接続端子の出力電圧Ｖｂは時間経過に伴って上昇することになる。
【００８３】
その後、図３（ｂ）中タイミングＴｓｓ２において、電源電圧Ｖｏｕｔ２がその目標値と同一になると、抵抗素子４０ｂ、４１ｂの間の共通接続端子の出力電圧Ｖｂが基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆと同一になる。このとき、出力電圧ＳＳ２が基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆと同一になる。このため、誤差増幅器３０ｂは、出力電圧ＳＳ２と抵抗素子４０ａ、４１ａの間の共通接続端子からの出力電圧Ｖａとの差分（ＳＳ２−Ｖｂ）を増幅した電圧として、零ボルトを出力する。
【００８４】
次に、出力電圧ＳＳ２が一定電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ｂは、出力電圧ＳＳ２に代わる基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆと抵抗素子４０ｂ、４１ｂの間の共通接続端子からの出力電圧Ｖｂとの差分（Ｖｒｅｆ−Ｖｂ）を増幅した電圧を出力する。これに伴い、コンパレータ３４ｂは、誤差増幅器３０ｂの出力信号と三角波発生回路３３ｂの出力信号とを比較する。
【００８５】
このとき、誤差増幅器３０ｂの出力信号のレベルが三角波発生回路３３ｂの出力信号のレベル以上であるときには、コンパレータ３４ｂの出力信号のレベルがハイレベルになる。誤差増幅器３０ｂの出力信号のレベルが三角波発生回路３３ｂの出力信号のレベル未満であるときに、コンパレータ３４ｂの出力信号のレベルがローレベルになる。このようなコンパレータ３４ｂの出力信号に基づいてゲート駆動回路３５ｂがトランジスタ３６ｂをスイッチングする。
【００８６】
ここで、コンパレータ３４ｂの出力信号がローレベルであるときにはトランジスタ３６ｂをオフし、コンパレータ３４ｂの出力信号がハイレベルであるときにはトランジスタ３６ｂをオンする。よって、平滑コンデンサ３９ｂに流れる電流が制御される。このことにより、ゲート駆動回路３５ｂが上述の差分（Ｖｒｅｆ−Ｖｂ）を小さくするようにトランジスタ３６ｂを制御することになる。このため、電源電圧Ｖｏｕｔ２が時間経過に伴って徐々に上昇して目標値に到達した後、電源電圧Ｖｏｕｔ２が目標値と同一値となる状態を維持することになる。図３（ｂ）では、電源電圧Ｖｏｕｔ２が時間に比例して上昇して目標値に到達すると、その後、電源電圧Ｖｏｕｔ２が目標値と同一値になる状態を維持する例が示されている。
【００８７】
以上説明した本実施形態によれば、多出力電源装置１では、定電流電源１３から充電されるコンデンサ１０と、コンデンサ１０の両端子間電圧を電圧増幅した出力電圧ＳＳ１を出力するオペアンプ１５と、抵抗素子１５ｂ、１５ｃにより出力電圧ＳＳ１を分圧して出力電圧ＳＳ１よりも低い出力電圧ＳＳ２を抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力する分圧回路とを備える。
【００８８】
電源制御回路２０Ａのゲート駆動回路３５ａは、出力電圧ＳＳ１に基づき、抵抗素子４０ａ、４１ａの間の共通接続端子から出力される出力電圧Ｖａと基準電圧出力回路３２ａの出力電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ａを制御する。このため、平滑コンデンサ３９ａの両端子間から出力される電源電圧Ｖｏｕｔ１は時間経過に伴って目標値に向かって徐々に大きくなり、その後、電源電圧Ｖｏｕｔ１が目標値と同一になると電源電圧Ｖｏｕｔ１が目標値と同一値となる状態を維持する。
【００８９】
電源制御回路２０Ｂのゲート駆動回路３５ｂは、出力電圧ＳＳ２に基づき、抵抗素子４０ｂ、４１ｂの間の共通接続端子から出力される出力電圧Ｖｂと基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｂを制御する。このため、平滑コンデンサ３９ｂの両端子間から出力される電源電圧Ｖｏｕｔ２は時間経過に伴って目標値に向かって徐々に大きくなり、その後、電源電圧Ｖｏｕｔ２が目標値と同一になる。電源電圧Ｖｏｕｔ１の目標値は、電源電圧Ｖｏｕｔ２の目標値よりも高く設定されている。このため、電源電圧Ｖｏｕｔ１は、電源電圧Ｖｏｕｔ２よりも高い値を維持することになる。
【００９０】
以上により、１つのコンデンサ１０を用いることにより、電源制御回路２０Ａ、２０Ｂが、それぞれの目標値に向かって上昇する電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２を出力することができる。これにより、コンデンサ１０を接続するための端子の増加を抑えることができる。
【００９１】
上述の第１実施形態では、電源電圧Ｖｏｕｔ１が目標値に到達したタイミングＴｓｓ１の後のタイミングＴｓｓ２において、電源電圧Ｖｏｕｔ２が目標値に到達する例について説明したが、これに限らず、次の（１）、（２）のようにしてもよい。
（１）図４（ａ）、（ｂ）に示すように、電源電圧Ｖｏｕｔ１が目標値に到達したタイミングＴｓｓ２よりも前のタイミングＴｓｓ１において、電源電圧Ｖｏｕｔ２がその目標値に到達するようにしてもよい。
【００９２】
この場合、誤差増幅器３０ａに対して基準電圧出力回路３２ａから出力される一定電圧Ｖｒｅｆ１よりも、誤差増幅器３０ｂに対して基準電圧出力回路３２ｂから出力される一定電圧Ｖｒｅｆ２（＜Ｖｒｅｆ１）を低い値に設定することが必要になる。
（２）図５（ａ）、（ｂ）に示すように、電源電圧Ｖｏｕｔ１が目標値に到達したタイミングＴｓｓ２と同一のタイミングＴｓｓ１（＝Ｔｓｓ２）において、電源電圧Ｖｏｕｔ２が目標値に到達するようにしてもよい。
【００９３】
この場合も、基準電圧出力回路３２ａから出力される一定電圧Ｖｒｅｆ１よりも、基準電圧出力回路３２ｂから出力される一定電圧Ｖｒｅｆ２を低い値に設定することが必要になる。
【００９４】
（第２実施形態）
上述の第１実施形態では、同一のタイミングで電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２の出力をそれぞれ開始させる例について説明したが、これに代えて、本実施形態では、電源電圧Ｖｏｕｔ１の出力を開始させるタイミングの後で電源電圧Ｖｏｕｔ２の出力を開始させる例について説明する。
【００９５】
図６に本実施形態の多出力電源装置１Ａの構成を示す。多出力電源装置１Ａは、図２の電源制御回路２０Ａ、２０Ｂ、コンデンサ１０、定電流電源１３、抵抗素子１７、スイッチＳＷ、およびオペアンプ１５ａに対して、定電流電源１５ｆ、抵抗素子１５ｃ、スイッチＳＷａ、オペアンプ１５ｅ、コンパレータ１６、および基準電圧出力回路１８を追加したものである。
【００９６】
図６中のコンデンサ１０は図２中のコンデンサ１０と同一であり、図６中の定電流電源１３は図２中の定電流電源１３と同一であり、図６中の抵抗素子１７は図２中の抵抗素子１７と同一であり、図６中のスイッチＳＷは図２中のスイッチＳＷと同一であり、図６中の電源制御回路２０Ａは図２中の電源制御回路２０Ａと同一であり、図６中の電源制御回路２０Ｂは図２中の電源制御回路２０Ｂと同一である。
【００９７】
そこで、以下、本実施形態と上記第１実施形態との相違点について図６を参照して説明する。
【００９８】
本実施形態のオペアンプ１５ａでは、その出力端子が反転入力端子（−）に接続されており、オペアンプ１５ａの非反転入力端子（＋）にはコンデンサ１０のプラス電極が接続されている。これにより、オペアンプ１５ａは、増幅率Ａを１としてコンデンサ１０の両端子間電圧を電圧増幅するボルテージフォロア回路を構成することになる。
【００９９】
抵抗素子１５ｃは、オペアンプ１５ａの出力端子とグランドとの間に接続されている。定電流電源１５ｆは、抵抗素子１５ｃとグランドとの間に接続されている。スイッチＳＷａは、抵抗素子１５ｃとグランドとの間において定電流電源１５ｆに対して並列に配置されている。
【０１００】
本実施形態のスイッチＳＷａは、トランジスタ、アナログスイッチなどの半導体スイッチや機械式リレーからなるもので、コンパレータ１６の出力信号に応じて抵抗素子１５ｃとグランドとの間を接続或いは開放する。
【０１０１】
オペアンプ１５ｅは、電圧増幅率Ｂを１として、この電圧増幅率Ｂ（＝１）にて共通接続端子１９とグランドとの間の電圧を電圧増幅した電圧を出力電圧ＳＳ２として出力する。出力電圧ＳＳ２は、出力電圧ＳＳ１から抵抗素子１５ｃの電圧降下分減らした電圧である。オペアンプ１５ｅでは、その出力端子が非反転入力端子（−）に接続されている。
【０１０２】
コンパレータ１６は、オペアンプ１５ｅの出力電圧ＳＳ１と基準電圧出力回路１８から出力される一定電圧Ｖｒｅｆ０とを比較する。本実施形態のコンパレータ１６の非反転入力端子（−）には、基準電圧出力回路１８から出力される基準電圧Ｖｒｅｆ０が与えられる。出力電圧Ｖｒｅｆ０は、基準電圧出力回路３２ａ（３２ｂ）の出力電圧Ｖｒｅｆよりも低い値に設定されている。本実施形態の基準電圧Ｖｒｅｆ０としては、後述するように、抵抗素子１５ｃの電圧降下分と同一値が設定されている。
【０１０３】
なお、図６の回路構成のうち電源制御回路２０Ａ、２０Ｂおよびコンデンサ１０以外の定電流電源１３、抵抗素子１５ｃ、１７、スイッチＳＷ、ＳＷａ、オペアンプ１５ａ、１５ｅ、定電流電源１５ｆ、コンパレータ１６、および基準電圧出力回路１８は、電圧出力回路１５Ａを構成している。
【０１０４】
次に、本実施形態の多出力電源装置１Ａの作動について説明する。
【０１０５】
まず、スイッチＳＷがオンすると、スイッチＳＷによって定電流電源１３とコンデンサ１０のプラス電極との間が接続されると、定電流電源１３は、電源Ｖｓｓから供給される電力に基づいて、スイッチＳＷを通してコンデンサ１０のプラス電極に一定電流を流し始める。これにより、コンデンサ１０にエネルギを蓄えることが開始される。このため、コンデンサ１０の両端子間電圧が時間経過に伴って徐々に上昇する。このとき、オペアンプ１５ａは、コンデンサ１０の両端子間電圧を電圧増幅率Ａ（＝１）で増幅した出力電圧ＳＳ１を出力する。よって、出力電圧ＳＳ１は、時間経過に伴って徐々に大きくなる（図７（ｂ）参照）。
【０１０６】
ここで、出力電圧ＳＳ１が基準電圧出力回路１８から出力される基準電圧Ｖｒｅｆ０よりも低いときには、コンパレータ１６はローレベル信号をスイッチＳＷａに出力する。このため、スイッチＳＷａが抵抗素子１５ｃとグランドとの間を接続する。このため、共通接続端子１９がスイッチＳＷａを介してグランドに接続される。よって、オペアンプ１５ｅの非反転入力端子（＋）には、共通接続端子１９から零ボルトの出力電圧が入力される。したがって、オペアンプ１５ｅの出力電圧ＳＳ２は零になる。すなわち、オペアンプ１５ｅはその出力電圧ＳＳ２の出力を停止している。
【０１０７】
その後、タイミングＴ０において、出力電圧ＳＳ１が基準電圧Ｖｒｅｆ０と同一になる。さらにその後にて、出力電圧ＳＳ１が基準電圧出力回路１８から出力される基準電圧Ｖｒｅｆ０よりも高くなる（Ｖｒｅｆ０＜ＳＳ１）。このとき、コンパレータ１６の出力信号はローレベルからハイレベルに変化する。これに伴い、スイッチＳＷａが抵抗素子１５ｃとグランドとの間を開放する。このため、オペアンプ１５ａの出力端子とグランドとの間には、抵抗素子１５ｃと定電流電源１５ｆとが直列に接続されることになる。このとき、オペアンプ１５ａの出力端子から一定電流が抵抗素子１５ｃおよび定電流電源１５ｆを通してグランドに流れる。このため、抵抗素子１５ｃの両端子間には、上記一定電流に基づいて電圧ｄＶが生じる。よって、オペアンプ１５ｅの非反転入力端子（＋）には、オペアンプ１５ａの出力電圧ＳＳ１から抵抗素子１５ｃの両端子間電圧ｄＶ（すなわち、抵抗素子１５ｃの電圧降下分）を減らした電圧（＝ＳＳ１−ｄＶ）が共通接続端子１９の出力電圧として加わる。このため、オペアンプ１５ｅは、共通接続端子１９の出力電圧を電圧増幅率Ｂ（＝１）で電圧増幅した出力電圧ＳＳ２の出力を開始する。したがって、出力電圧ＳＳ２は、オペアンプ１５ａの出力電圧ＳＳ１から抵抗素子１５ｃの両端子間電圧ｄＶを減らした電圧（＝ＳＳ１−ｄＶ）となる。
【０１０８】
このようにオペアンプ１５ａが出力電圧ＳＳ１の出力を開始した後のタイミングＴ０（図７（ａ）、（ｂ）参照）でオペアンプ１５ｅが出力電圧ＳＳ２の出力を開始する。すなわち、電源制御回路２０Ａが出力電圧ＳＳ１に基づいた電源電圧Ｖｏｕｔ１の出力を開始した後のタイミングＴ０（図７（ａ）、（ｂ）参照）で、電源制御回路２０Ｂが起動して出力電圧ＳＳ２に基づいた電源電圧Ｖｏｕｔ２の出力を開始することになる。
【０１０９】
その後、上述の第１実施形態と同様、電源制御回路２０Ａは、出力電圧ＳＳ１に基づいて電源電圧Ｖｏｕｔ１を出力する。電源制御回路２０Ｂは、出力電圧ＳＳ２に基づいて電源電圧Ｖｏｕｔ２を出力する。
【０１１０】
以上説明した本実施形態によれば、定電流電源１５ｆ、抵抗素子１５ｃ、スイッチＳＷａ、オペアンプ１５ｅ、コンパレータ１６および基準電圧出力回路１８を用いることにより、オペアンプ１５ａが出力電圧ＳＳ１の出力を開始した後のタイミングＴ０でオペアンプ１５ｅが出力電圧ＳＳ２の出力を開始することができる。したがって、電源制御回路２０Ａが出力電圧ＳＳ１に基づいた電源電圧Ｖｏｕｔ１の出力を開始した後のタイミングＴ０で、電源制御回路２０Ｂが出力電圧ＳＳ２に基づいた電源電圧Ｖｏｕｔ２の出力を開始することができる。
【０１１１】
上述の第２実施形態では、基準電圧Ｖｒｅｆ０としては、抵抗素子１５ｃの電圧降下分の電圧と同一値が設定されている例について説明したが、これに限らず、基準電圧Ｖｒｅｆ０としては、抵抗素子１５ｃの電圧降下分の電圧値（＝ｄＶ）と相違する値を設定してもよい。
【０１１２】
（第３実施形態）
上述の第１実施形態では、電源制御回路２０Ａ、２０Ｂを用いて電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２を出力する例について説明したが、本第３実施形態では、図８に示すように、電源制御回路２０Ａ、２０Ｂ以外に、電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２に応じて電源電圧Ｖｏｕｔ３、Ｖｏｕｔ４を出力する電源制御回路２０Ｃ、２０Ｄを追加した例について説明する。
【０１１３】
図９に本実施形態の多出力電源装置１Ｂの回路構成の詳細を示す。
【０１１４】
図９の多出力電源装置１Ｂは、図２のコンデンサ１０、定電流電源１３、増幅回路１５、抵抗素子１７、スイッチＳＷ、および電源制御回路２０Ａ、２０Ｂに対して、電源制御回路２０Ｃ、２０Ｄ、およびシーケンス制御回路２１を追加したものである。
【０１１５】
図９の多出力電源装置１Ｂのうち電源制御回路２０Ｃ、２０Ｄおよびシーケンス制御回路２１以外の構成（１０、１３、１５、１７、ＳＷ、２０Ａ、２０Ｂ）は、図２の構成と同じである。そこで、以下、電源制御回路２０Ｃ、２０Ｄおよびシーケンス制御回路２１について説明する。
【０１１６】
図９の電源制御回路２０Ｃは、出力電圧ＳＳ１に基づいて電源電圧Ｖｏｕｔ３を出力する第３の電源制御回路であって、誤差増幅回路３０ｃ、ゲート駆動回路３５ｃ、トランジスタ３６ｃ、平滑コンデンサ３９ｃ、および抵抗素子４０ｃ、４１ｃを備える。
【０１１７】
誤差増幅器３０ｃは、誤差増幅器３０ａと同様に、２つの非反転入力端子（＋）のうち低い方の電圧が与えられる非反転入力端子（＋）と、反転入力端子（−）との間の差分を増幅する。
【０１１８】
本実施形態の２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、オペアンプ１５ａの出力電圧ＳＳ１が与えられる。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）以外の他方の非反転入力端子（＋）には、基準電圧出力回路３２ｃから出力される一定電圧Ｖｒｅｆが与えられる。基準電圧出力回路３２ｃの出力電圧Ｖｒｅｆは、基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと同一である。
【０１１９】
反転入力端子（−）には、抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃが与えられる。抵抗素子４０ｃ、４１ｃは、電源電圧Ｖｏｕｔ３がその目標値と同一であるとき、抵抗素子４０ｃ、４１ｃの間の共通接続端子から出力される出力電圧Ｖｃが基準電圧出力回路３２ｃの出力電圧Ｖｒｅｆと同一になるように設定されている。
【０１２０】
ゲート駆動回路３５ｃは、誤差増幅器３０ｃの出力電圧に応じてトランジスタ３６ｃを制御する。トランジスタ３６ｃは、電源制御回路２０Ａの平滑コンデンサ３９ａのプラス電極と平滑コンデンサ３９ｃのプラス電極との間に配置されている。平滑コンデンサ３９ｃは、トランジスタ３６ｃのドレイン端子とグランドとの間に配置されている。平滑コンデンサ３９ｃは、トランジスタ３６ｃの出力電圧を平滑する。抵抗素子４０ｃ、４１ｃは、平滑コンデンサ３９ｃのプラス電極とグランドとの間で直列接続されて分圧回路を構成する。分圧回路は、平滑コンデンサ３９ｃの両端子間電圧を抵抗素子４０ｃ、４１ｃにより分圧した分圧電圧を抵抗素子４０ｃ、４１ｃの間の共通接続端子から出力する。
【０１２１】
図９の電源制御回路２０Ｄは、出力電圧ＳＳ２に基づいて電源電圧Ｖｏｕｔ４を出力する第４の電源制御回路であって、誤差増幅回路３０ｄ、ゲート駆動回路３５ｄ、トランジスタ３６ｄ、平滑コンデンサ３９ｄ、および抵抗素子４０ｄ、４１ｄを備える。
【０１２２】
電源制御回路２０Ｄは、誤差増幅回路３０ｄに対して出力電圧ＳＳ１に代わる出力電圧ＳＳ２が入力されて、かつ平滑コンデンサ３９ｄが平滑コンデンサ３９ａに代わる平滑コンデンサ３９ｂから充電されること以外、電源制御回路２０Ｃと実質的に同様であるので、電源制御回路２０Ｄの構成の詳細の説明を簡素化する。
【０１２３】
ここで、誤差増幅回路３０ｄは誤差増幅回路３０ｃに対応し、ゲート駆動回路３５ｄはゲート駆動回路３５ｃに対応し、トランジスタ３６ｄはトランジスタ３６ｃに対応し、平滑コンデンサ３９ｄは平滑コンデンサ３９ｃに対応し、抵抗素子４０ｄは抵抗素子４０ｃに対応し、抵抗素子４１ｄは抵抗素子４１ｃに対応し、基準電圧出力回路３２ｄは基準電圧出力回路３２ｃに対応する。
【０１２４】
基準電圧出力回路３２ｄから出力される基準電圧Ｖｒｅｆは基準電圧出力回路３２ｃから出力される基準電圧Ｖｒｅｆと同一である。抵抗素子４０ｄ、４１ｄは、電源電圧Ｖｏｕｔ４がその目標値と同一であるとき、抵抗素子４０ｄ、４１ｄの間の共通接続端子から出力される出力電圧Ｖｄが基準電圧出力回路３２ｄの出力電圧Ｖｒｅｆと同一になるように設定されている。
【０１２５】
シーケンス制御回路２１は、トランジスタ２４、コンパレータ２５および抵抗素子２２ａ、２２ｂ、２３ａ、２３ｂを備える。
【０１２６】
トランジスタ２４は、電源制御回路２０Ｄの誤差増幅回路３０ｄの出力端子とグランドとの間に配置されている。コンパレータ２５は、電源電圧Ｖｏｕｔ２と電源電圧Ｖｏｕｔ４とを比較してその比較結果に応じてトランジスタ２４を制御する。
【０１２７】
抵抗素子２２ａ、２２ｂは、電源制御回路２０Ｂの出力端子とグランドとの間に直列接続されて分圧回路を構成する。分圧回路は、電源電圧Ｖｏｕｔ２を抵抗素子２２ａ、２２ｂにより分圧した分圧電圧を抵抗素子２２ａ、２２ｂの共通接続端子から出力する。
【０１２８】
抵抗素子２３ａ、２３ｂは、電源制御回路２０Ｃの出力端子とグランドとの間に直列接続されて分圧回路を構成する。分圧回路は、電源電圧Ｖｏｕｔ３を抵抗素子２３ａ、２３ｂにより分圧した分圧電圧を抵抗素子２３ａ、２３ｂの共通接続端子から出力する。
【０１２９】
次に、本実施形態の多出力電源装置１Ｂの作動について説明する。
【０１３０】
まず、スイッチＳＷがオンされると、上述の第１実施形態と同様に、定電流電源１３からスイッチＳＷを介してコンデンサ１０に流れる一定電流に基づいて、コンデンサ１０が充電される。これに伴い、コンデンサ１０の両端子間電圧が時間経過に伴って徐々に上昇する。このため、オペアンプ１５ａの出力電圧ＳＳ１が時間経過に伴って徐々に上昇する。これに加えて、抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力される出力電圧ＳＳ２が徐々に上昇する。
【０１３１】
これに伴い、上述の第１実施形態と同様に、電源制御回路２０Ａが出力電圧ＳＳ１に基づいて電源電圧Ｖｏｕｔ１を出力し、電源制御回路２０Ｂが出力電圧ＳＳ２に基づいて電源電圧Ｖｏｕｔ２を出力する。
【０１３２】
ここで、電源制御回路２０Ｃの誤差増幅回路３０ｃの反転入力端子（−）には、抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃが与えられる。誤差増幅回路３０ｃの２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、オペアンプ１５ａの出力電圧ＳＳ１が入力される。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）以外の他の非反転入力端子（＋）には、基準電圧出力回路３２ｃから出力される出力電圧Ｖｒｅｆが入力されることになる。
【０１３３】
最初は、出力電圧ＳＳ１が基準電圧出力回路３２ｃの出力電圧Ｖｒｅｆよりも低い。このため、誤差増幅器３０ｃは、出力電圧ＳＳ１と抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃとの差分（＝ＳＳ１−Ｖｃ）を電圧増幅した電圧を出力する。
【０１３４】
ここで、出力電圧ＳＳ１が基準電圧出力回路３２ｃの出力電圧Ｖｒｅｆに近づくほど、誤差増幅器３０ｃの出力電圧は、徐々に小さくなる。これに伴い、ゲート駆動回路３５ｃは、トランジスタ３６ｃのゲート端子に与える電圧を大きくする。したがって、トランジスタ３６ｃのオン抵抗が徐々に大きくなる。よって、出力電圧ＳＳ１の上昇に伴って、平滑コンデンサ３９ａからトランジスタ３６ｃを通して平滑コンデンサ３９ｃに流れる電流が減少する。したがって、平滑コンデンサ３９ｃの両端子間電圧から出力される電源電圧Ｖｏｕｔ３は、時間経過に伴って徐々に上昇する。そして、抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃが時間経過に伴って上昇する。
【０１３５】
その後、図１０（ｂ）中タイミングＴｓｓ１にて、電源電圧Ｖｏｕｔ３がその目標値と同一になると、抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃは基準電圧Ｖｒｅｆと同一になる。このとき、出力電圧ＳＳ１が基準電圧Ｖｒｅｆと同一になる。
【０１３６】
次に、出力電圧ＳＳ１が基準電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ｃは、出力電圧ＳＳ１に代わる基準電圧Ｖｒｅｆと抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃとの差分（＝Ｖｒｅｆ−Ｖｃ）を電圧増幅した電圧を出力する。すると、ゲート駆動回路３５ｃは、誤差増幅器３０ｃの出力電圧に基づいてトランジスタ３６ｃを制御する。
【０１３７】
具体的には、差分（＝Ｖｒｅｆ−Ｖｃ）が大きくなり、誤差増幅器３０ｃの出力電圧が大きくなると、ゲート駆動回路３５ｃは、トランジスタ３６ｃのゲート端子に与える電圧を小さくする。したがって、トランジスタ３６ｃのオン抵抗が小さくなるので、平滑コンデンサ３９ａからトランジスタ３６ｃを通して平滑コンデンサ３９ｃに流れる電流が増加する。一方、差分（＝Ｖｒｅｆ−Ｖｃ）が減少して、誤差増幅器３０ｃの出力電圧が小さくなると、ゲート駆動回路３５ｃは、トランジスタ３６ｃのゲート端子に与える電圧を大きくする。したがって、トランジスタ３６ｃのオン抵抗が大きくなるので、平滑コンデンサ３９ａからトランジスタ３６ｃを通して平滑コンデンサ３９ｃに流れる電流が減少する。
【０１３８】
このようにゲート駆動回路３５ｃがトランジスタ３６ｃを制御することにより、平滑コンデンサ３９ｃに流れる電流を制御することにより、平滑コンデンサ３９ｃの両端子間電圧から出力される電源電圧Ｖｏｕｔ３は、その目標値と同一値を維持することになる。
【０１３９】
以上により、出力電圧ＳＳ１が基準電圧Ｖｒｅｆよりも低いときには、ゲート駆動回路３５ｃが抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃと基準電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｃを制御することにより、電源電圧Ｖｏｕｔ３がその目標値に向けて時間経過に伴って徐々に上昇することになる。その後、出力電圧ＳＳ１が基準電圧Ｖｒｅｆよりも高くなると、ゲート駆動回路３５ｃが抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃと基準電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｃを制御することにより、電源電圧Ｖｏｕｔ３がその目標値と同一値になる。
【０１４０】
図１０（ａ）では、電源電圧Ｖｏｕｔ３は、時間に比例して大きくなり、その後電源電圧Ｖｏｕｔ３がその目標値と同一値になる例を示している。
【０１４１】
本実施形態の電源電圧Ｖｏｕｔ３の目標値は、電源電圧Ｖｏｕｔ１の目標値よりも小さく、かつ電源電圧Ｖｏｕｔ２の目標値よりも大きくなっている。
【０１４２】
また、電源制御回路２０Ｄの誤差増幅回路３０ｄの反転入力端子（−）には、抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄが与えられる。誤差増幅回路３０ｄの２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力電圧ＳＳ２が入力される。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）以外の他の非反転入力端子（＋）には、基準電圧出力回路３２ｄから出力される基準電圧Ｖｒｅｆが入力される。
【０１４３】
最初は、出力電圧ＳＳ２が基準電圧出力回路３２ｄの出力電圧Ｖｒｅｆよりも低くなる。このため、誤差増幅器３０ｄは、出力電圧ＳＳ２と抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄとの差分（＝ＳＳ１−Ｖｄ）を電圧増幅した電圧を出力する。
【０１４４】
ここで、出力電圧ＳＳ２が基準電圧出力回路３２ｄの出力電圧Ｖｒｅｆに近づくほど、誤差増幅器３０ｄの出力電圧は、徐々に小さくなる。これに伴い、ゲート駆動回路３５ｄは、トランジスタ３６ｄのゲート端子に与える電圧を大きくする。したがって、トランジスタ３６ｄのオン抵抗が徐々に大きくなる。よって、出力電圧ＳＳ２の上昇に伴って、平滑コンデンサ３９ｂからトランジスタ３６ｄを通して平滑コンデンサ３９ｄに流れる電流が減少する。したがって、平滑コンデンサ３９ｄの両端子間電圧から出力される電源電圧Ｖｏｕｔ４は、時間経過に伴って徐々に上昇する。そして、抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄが時間経過に伴って上昇する。
【０１４５】
その後、図１０（ｂ）中タイミングＴｓｓ２にて、電源電圧Ｖｏｕｔ４がその目標値と同一になると、抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄは基準電圧Ｖｒｅｆと同一になる。このとき、出力電圧ＳＳ２が基準電圧Ｖｒｅｆと同一になる。
【０１４６】
次に、出力電圧ＳＳ２が基準電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ｄは、出力電圧ＳＳ２に代わる基準電圧Ｖｒｅｆと抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄとの差分（＝Ｖｄ−Ｖｒｅｆ）を電圧増幅した電圧を出力する。すると、ゲート駆動回路３５ｄは、誤差増幅器３０ｄの出力電圧に応じてトランジスタ３６ｄを制御する。
【０１４７】
具体的には、差分（＝Ｖｒｅｆ−Ｖｄ）が大きくなり、誤差増幅器３０ｄの出力電圧が大きくなると、ゲート駆動回路３５ｄは、トランジスタ３６ｄのゲート端子に与える電圧を小さくする。したがって、トランジスタ３６ｄのオン抵抗が小さくなるので、平滑コンデンサ３９ｂからトランジスタ３６ｄを通して平滑コンデンサ３９ｄに流れる電流が増加する。一方、差分（＝Ｖｒｅｆ−Ｖｄ）が減少して、誤差増幅器３０ｄの出力電圧が小さくなると、ゲート駆動回路３５ｄは、トランジスタ３６ｄのゲート端子に与える電圧を大きくする。したがって、トランジスタ３６ｄのオン抵抗が大きくなるので、平滑コンデンサ３９ｂからトランジスタ３６ｄを通して平滑コンデンサ３９ｄに流れる電流が減少する。
【０１４８】
このようにゲート駆動回路３５ｄがトランジスタ３６ｄを制御することにより、平滑コンデンサ３９ｄの両端子間電圧から出力される電源電圧Ｖｏｕｔ４は、その目標値と同一値を維持することになる。
【０１４９】
以上により、出力電圧ＳＳ２が基準電圧Ｖｒｅｆよりも低いときには、ゲート駆動回路３５ｄが抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄと基準電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｄを制御することにより、電源電圧Ｖｏｕｔ４がその目標値に向けて時間経過に伴って徐々に上昇することになる。その後、出力電圧ＳＳ２が基準電圧Ｖｒｅｆよりも高くなると、ゲート駆動回路３５ｄが抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄと基準電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｄを制御することにより、電源電圧Ｖｏｕｔ４がその目標値と同一値になる。
【０１５０】
図１０（ａ）では、電源電圧Ｖｏｕｔ４は、時間に比例して大きくなり、その後電源電圧Ｖｏｕｔ４がその目標値と同一値になる例を示している。
【０１５１】
本実施形態の電源電圧Ｖｏｕｔ４の目標値は、電源電圧Ｖｏｕｔ２の目標値よりも小さくなっている。このため、電源制御回路２０Ａ、２０Ｂ、２０Ｃ、２０Ｄが同時に起動して、電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４の出力を同時に開始するときには、図１０（ｂ）に示すように、電源電圧Ｖｏｕｔ１＞電源電圧Ｖｏｕｔ３＞電源電圧Ｖｏｕｔ２＞電源電圧Ｖｏｕｔ４の関係になる。
【０１５２】
ここで、図９のシーケンス制御回路２１を用いてない場合において、ゲート駆動回路３５ｃを起動させるのに必要な最低電源電圧Ｖｔｈ１が、ゲート駆動回路３５ｄを起動させるのに必要な最低電源電圧Ｖｔｈ２に比べて高い場合には（Ｖｔｈ１＞Ｖｔｈ２）、図１１（ａ）、（ｂ）に示すように、電源電圧Ｖｏｕｔ４の立ち上がり開始時期ｔ２よりも、電源電圧Ｖｏｕｔ３の立ち上がり開始時期ｔ１の方が後となり、電源電圧Ｖｏｕｔ３が電源電圧Ｖｏｕｔ４よりも低くなるタイミングが生じることになる。
【０１５３】
これに対して、本実施形態では、電源電圧Ｖｏｕｔ３が電源電圧Ｖｏｕｔ２よりも低いときには、抵抗素子２３ａ、２３ｂの共通接続端子の出力電圧は、抵抗素子２２ａ、２２ｂの共通接続端子の出力電圧よりも低くなる。このため、コンパレータ２５の出力信号レベルはハイレベルになる。よって、トランジスタ２４はコンパレータ２５の出力信号に基づいてオンするので、誤差増幅回路３０ｄの出力端子とグランドとの間がトランジスタ２４を介して接続される。このため、ゲート駆動回路３５ｄには、零ボルトの電圧が与えられる。したがって、ゲート駆動回路３５ｄがトランジスタ３６ｄをオフすることになる。
【０１５４】
その後、電源電圧Ｖｏｕｔ３が電源電圧Ｖｏｕｔ２よりも高くなると、抵抗素子２３ａ、２３ｂの共通接続端子の出力電圧は、抵抗素子２２ａ、２２ｂの共通接続端子の出力電圧よりも高くなる。このため、コンパレータ２５の出力信号レベルはハイレベルからローレベルに変化する。よって、トランジスタ２４はコンパレータ２５の出力信号に基づいてオフするので、誤差増幅回路３０ｄの出力端子とグランドとの間が開放される。このため、ゲート駆動回路３５ｄには、誤差増幅回路３０ｄの出力電圧が与えられる。したがって、ゲート駆動回路３５ｄによるトランジスタ３６ｄの制御を開始する。このことにより、平滑コンデンサ３９ｂからトランジスタ３６ｄを通して平滑コンデンサ３９ｄへの充電が開始されて、平滑コンデンサ３９ｄの両端子間からの電源電圧Ｖｏｕｔ４の出力が開始される。
【０１５５】
以上説明した本実施形態によれば、多出力電源装置１Ｂは電源制御回路２０Ａ、２０Ｂに対して電源制御回路２０Ｃ、２０Ｄを追加した構成になっている。したがって、電源制御回路２０Ｃによって出力電圧ＳＳ１に応じて電源電圧Ｖｏｕｔ３を出力させることができるとともに、電源制御回路２０Ｄによって出力電圧ＳＳ２に応じて電源電圧Ｖｏｕｔ４を出力させることができる
本実施形態では、シーケンス制御回路２１を用いているので、電源電圧Ｖｏｕｔ３が電源電圧Ｖｏｕｔ２よりも高くなると、シーケンス制御回路２１によってゲート駆動回路３５ｄによるトランジスタ３６ｄの制御を開始して、電源電圧Ｖｏｕｔ４の立ち上がりが開始される。このため、電源電圧Ｖｏｕｔ４が電源電圧Ｖｏｕｔ３よりも高くなることを未然に避けることが可能になる。
【０１５６】
（他の実施形態）
上述の第１実施形態では、コンデンサ１０の両端子間電圧に応じて２つの出力電圧ＳＳ１、ＳＳ２を生成し、これら出力電圧ＳＳ１、ＳＳ２に応じて２つの電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２を出力する多出力電源装置１について説明したが、これに代えて、コンデンサ１０の両端子間電圧に応じて３つ以上の出力電圧ＳＳ１、ＳＳ２、・・・ＳＳＮを生成し、これら出力電圧ＳＳ１、ＳＳ２・・・ＳＳＮに応じて３つ以上の電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２・・・ＶｏｕｔＮを出力するようにしてもよい。なお、Ｎは３以上の整数である。
【０１５７】
上述の第１、第２、第３の実施形態では、スイッチＳＷとして、他の制御装置からの制御信号に基づいて定電流電源２とオペアンプ１５の非反転入力端子（＋）との間を接続、或いは開放するものについて説明したが、これに代えて、スイッチＳＷとして、使用者の作動によって定電流電源２とオペアンプ１５の非反転入力端子（＋）との間を接続、或いは開放するものを用いてもよい。
【０１５８】
上述の第１実施形態では、抵抗素子１５ｂ、１５ｃを用いてオペアンプ１５ａの電圧増幅率Ａを設定した例について説明したが、これに代えて、抵抗素子１５ｂ、１５ｃを削除してオペアンプ１５ａの電圧増幅率Ａを１とし、オペアンプ１５ａをボルテージホローワとして作動させるようにしてもよい。
【０１５９】
上述の第２実施形態では、オペアンプ１５ａをボルテージホローワ回路として作動させる例について説明したが、これに代えて、オペアンプ１５ａとしては、コンデンサ１０の両端子間電圧を１よりも大きい電圧増幅率で増幅させるように構成してもよい。
【０１６０】
上述の第２実施形態では、上述の第１実施形態における電源制御回路２０Ａ、２０Ｂの電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２に応じて電源電圧Ｖｏｕｔ３、Ｖｏｕｔ４を出力する電源制御回路２０Ｃ、２０Ｄを電源制御回路２０Ａ、２０Ｂに追加した例について説明したが、これに代えて、上述の第２実施形態における電源制御回路２０Ａ、２０Ｂの電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２に応じて電源電圧Ｖｏｕｔ３、Ｖｏｕｔ４を出力する電源制御回路２０Ｃ、２０Ｄを電源制御回路２０Ａ、２０Ｂに追加してもよい。
【０１６１】
上述の第３実施形態では、電源電圧Ｖｏｕｔ１が目標値に到達するタイミング後に、電源電圧Ｖｏｕｔ２が目標値に到達するようにした例について説明したが、これに限らず、電源電圧Ｖｏｕｔ１が目標値に到達したタイミング前において、電源電圧Ｖｏｕｔ２がその目標値に到達するようにしてもよい。或いは、電源電圧Ｖｏｕｔ１が目標値に到達したタイミングと同一タイミングにおいて、電源電圧Ｖｏｕｔ２が目標値に到達するようにしてもよい。
【０１６２】
上述の第１、第２、第３実施形態では、トランジスタ３６ａ、３６ｂとしてはｐＭＯＳトランジスタを用いた例について説明したが、これに限らず、ｎＭＯＳトランジスタ、ＩＧＢＴ、バイポーラトランジスタなどの各種の半導体スイッチを用いてもよい。
【０１６３】
上述の第３実施形態のトランジスタ３６ｃ、３６ｄにおいても、トランジスタ３６ａ、３６ｂと同様に、ｐＭＯＳトランジスタ以外の各種の半導体スイッチを用いてもよい。
【０１６４】
上述の第３実施形態では、電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２がそれぞれ同一のタイミングで立ち上がる例について説明したが、これに代えて、本実施形態では、電源電圧Ｖｏｕｔ１が立ち上がるタイミングの後で電源電圧Ｖｏｕｔ２が立ち上がるようにしてもよい。
【符号の説明】
【０１６５】
１ 多出力電源装置
１Ａ 多出力電源装置
１Ｂ 多出力電源装置
１０ コンデンサ（ソフトスタート用コンデンサ）
１３ 定電流電源
１５ 増幅回路
１５ａ オペアンプ
１５ｂ 抵抗素子
１５ｃ 抵抗素子
１５ｆ 定電流電源
１５ｅ オペアンプ
１６ コンパレータ
１７ 抵抗素子
１８ 基準電圧出力回路
２０Ａ 電源制御回路（第１の電源制御回路）
２０Ｂ 電源制御回路（第２の電源制御回路）
２０Ｃ 電源制御回路（第３の電源制御回路）
２０Ｄ 電源制御回路（第４の電源制御回路）
２１ シーケンス制御回路
２２ａ 抵抗素子
２２ｂ 抵抗素子
２３ａ 抵抗素子
２３ｂ 抵抗素子
２４ トランジスタ
２５ コンパレータ
３０ａ 誤差増幅回路
３０ｂ 誤差増幅回路
３０ｃ 誤差増幅回路
３０ｄ 誤差増幅回路
３２ａ 基準電圧出力回路
３２ｂ 基準電圧出力回路
３２ｃ 基準電圧出力回路
３２ｄ 基準電圧出力回路
３３ａ 三角波発生回路
３３ｂ 三角波発生回路
３４ａ コンパレータ
３４ｂ コンパレータ
３５ａ ゲート駆動回路（第１の駆動回路）
３５ｂ ゲート駆動回路（第２の駆動回路）
３５ｃ ゲート駆動回路（第３の駆動回路）
３５ｄ ゲート駆動回路（第４の駆動回路）
３６ａ トランジスタ（第１のトランジスタ）
３６ｂ トランジスタ（第２のトランジスタ）
３６ｃ トランジスタ（第３のトランジスタ）
３６ｄ トランジスタ（第４のトランジスタ）
３７ａ ツェナーダイオード（第１のダイオード）
３７ｂ ツェナーダイオード（第２のダイオード）
３８ａ リアクトル（第１のリアクトル）
３８ｂ リアクトル（第２のリアクトル）
３９ａ コンデンサ（第１の平滑コンデンサ）
３９ｂ コンデンサ（第２の平滑コンデンサ）
３９ｃ コンデンサ（第３の平滑コンデンサ）
３９ｄ コンデンサ（第４の平滑コンデンサ）
４０ａ 抵抗素子
４１ａ 抵抗素子
４０ｂ 抵抗素子
４１ｂ 抵抗素子
４０ｃ 抵抗素子
４１ｃ 抵抗素子
４０ｄ 抵抗素子
４１ｄ 抵抗素子
ＳＳ１ 出力電圧（第１の出力電圧）
ＳＳ２ 出力電圧（第１の出力電圧）
Ｖｏｕｔ１ 電源電圧（第１の電源電圧）
Ｖｏｕｔ２ 電源電圧（第２の電源電圧）
Ｖｏｕｔ３ 電源電圧（第３の電源電圧）
Ｖｏｕｔ４ 電源電圧（第４の電源電圧）
ＳＷ スイッチ
ＳＷａ スイッチ
【技術分野】
【０００１】
本発明は、複数の異なる電源電圧を出力する多出力電源装置に関するものである。
【背景技術】
【０００２】
従来、多出力電源装置では、互いに異なる出力電圧を出力する第１、第２の電源制御回路と、第１、第２の電源制御回路に設けられて定電流電源からそれぞれ充電される第１、第２のソフトスタート用コンデンサと、を備え、第１、第２のソフトスタート用コンデンサが定電流電源からそれぞれ充電される際に、第１のソフトスタート用コンデンサの出力電圧の上昇に伴って第１の電源制御回路の出力電圧が目標値に向かって上昇し、第２のソフトスタート用コンデンサの出力電圧の上昇に伴って第２の電源制御回路の出力電圧が目標値に向かって上昇するように構成されたものがある（例えば、特許文献１）。
【０００３】
このものにおいては、第１の電源制御回路の出力電圧の目標値が第２の電源制御回路の出力電圧の目標値に比べて大きくなるように設定されている。そして、ソフトスタート用コンデンサの容量を電源制御回路毎に異なる値に設定することにより、第１、第２の電源制御回路の出力電圧が上昇する際に、第１の電源制御回路の出力電圧が第２の電源制御回路の出力電圧よりも大きな状態を維持するようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１５４２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１では、第１の電源制御回路の出力電圧が第２の電源制御回路の出力電圧よりも大きな状態を維持しつつ、第１、第２の電源制御回路の出力電圧がそれぞれの目標値に向かって上昇するように設定することができるものの、電源制御回路毎にソフトスタート用コンデンサを接続するための端子を設けることが必要となる。
【０００６】
本発明は上記点に鑑みて、第１、第２の電源制御回路の出力電圧がそれぞれ目標値に向かって上昇するように構成される多出力電源装置において、ソフトスタート用コンデンサを接続するための端子の増加を抑えるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）をそれぞれ出力する第１、第２の電源制御回路（２０Ａ、２０Ｂ）を備える多出力電源装置であって、
定電流電源（１３）から流れる一定電流によって充電されるソフトスタート用コンデンサ（１０）と、
前記ソフトスタート用コンデンサ（１０）の両電極間電圧に基づき、第１の出力電圧（ＳＳ１）とこの第１の出力電圧よりも低い第２の出力電圧（ＳＳ２）とをそれぞれ出力するもので、前記定電流電源（１３）からの充電に伴う前記ソフトスタート用コンデンサの両電極間電圧の立ち上がり時にて前記第１、第２の出力電圧（ＳＳ１、ＳＳ２）がそれぞれ徐々に上昇するように構成される電圧出力回路（１５、１５Ａ）とを備え、
前記第２の電源制御回路（２０Ｂ）は、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第２の電源電圧（Ｖｏｕｔ２）がその目標値に向けて上昇するように構成され、
前記第１の電源制御回路（２０Ａ）は、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第１の電源電圧（Ｖｏｕｔ１）がその目標値に向けて上昇し、かつ前記第１の電源電圧（Ｖｏｕｔ１）の目標値が前記第２の電源電圧（Ｖｏｕｔ２）の目標値よりも高い目標値に設定されるように構成されていることを特徴とする。
【０００８】
請求項１に記載の発明によれば、電圧出力回路（１５、１５Ａ）にて１つのソフトスタート用コンデンサを用いることにより、第１の出力電圧（ＳＳ１）と第２の出力電圧（ＳＳ２）とをそれぞれ出力させる。このため、ソフトスタート用コンデンサの個数を増加させることなく、第１、第２の電源制御回路（２０Ａ、２０Ｂ）によって第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）を出力させることができる。したがって、ソフトスタート用コンデンサを接続するための端子の増加を抑えることができる。
【０００９】
請求項２に記載の発明では、前記電圧出力回路（１５）は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第１の出力電圧（ＳＳ１）として出力し、前記第１の出力電圧（ＳＳ１）を第１、第２の抵抗素子（１５ｂ、１５ｃ）により分圧した分圧電圧を前記第２の出力電圧（ＳＳ２）として出力することを特徴とする。
【００１０】
請求項２に記載の発明によれば、電圧出力回路（１５）において、第１の出力電圧（ＳＳ１）を第１、第２の抵抗素子（１５ｂ、１５ｃ）により分圧した分圧電圧を第２の出力電圧（ＳＳ２）として出力する。このため、第１、第２の出力電圧（ＳＳ１、ＳＳ２）の出力をそれぞれ同時に開始させることができるので、前記第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）の出力を同時に開始させることができる。
【００１１】
請求項３に記載の発明では、前記電圧出力回路（１５Ａ）は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第１の出力電圧（ＳＳ１）として出力し、前記第１の出力電圧（ＳＳ１）が閾値以上になったときに、前記第１の出力電圧（ＳＳ１）よりも所定値小さい前記第２の出力電圧（ＳＳ２）の出力を開始することを特徴とする。
【００１２】
請求項３に記載の発明によれば、電圧出力回路（１５Ａ）において、第１の出力電圧（ＳＳ１）が閾値以上になったときに、第１の出力電圧（ＳＳ１）よりも所定値小さい第２の出力電圧（ＳＳ２）の出力を開始する。このため、図７（ｂ）に示すように、第１の出力電圧（ＳＳ１）の出力の開始に対して第２の出力電圧（ＳＳ２）の出力の開始を遅延させることができるので、図７（ａ）に示すように、第１の電源電圧（Ｖｏｕｔ１）の出力と第２の電源電圧（Ｖｏｕｔ２）の出力とを異なるタイミングで開始させることができる。ここで、上述の閾値と上述の所定値とを同一の値にしてもよく、或いは、上述の閾値と上述の所定値とを相違する値にしてもよい。
【００１３】
請求項４に記載の発明では、前記第１の電源制御回路（２０Ａ）は、電源（Ｖｉｎ）とグランドとの間に配置される第１の平滑コンデンサ（３９ａ）と、前記電源と前記第１の平滑コンデンサとの間に配置される第１のリアクトル（３８ａ）と、前記電源と前記第１のリアクトルとの間に配置される第１のトランジスタ（３６ａ）と、前記第１のリアクトルと前記第１のトランジスタとの間の共通接続端子とグランドとの間に配置される第１のダイオード（３７ａ）と、前記第１のトランジスタをスイッチングする第１の駆動回路（３５ａ）と、前記第１の平滑コンデンサ（３９ａ）の両端子間に直列接続される第１、第２の抵抗素子（４０ａ、４１ａ）とを備え、
前記第１の駆動回路（３５ａ）が前記第１のトランジスタ（３６ａ）をオンするときには、前記電源から電流を前記第１のトランジスタおよび前記第１のリアクトル（３８ａ）を通して前記第１の平滑コンデンサ（３９ａ）に流して前記第１の平滑コンデンサにエネルギを蓄え、前記第１の駆動回路（３５ａ）が前記第１のトランジスタをオフするときには、前記第１のリアクトルから電流を前記第１の平滑コンデンサを通して前記第１のダイオード（３７ａ）に流して前記第１の平滑コンデンサにエネルギを蓄え、
前記第１の出力電圧（ＳＳ１）が第１の基準電圧（Ｖｒｅｆ）に一致したときに、前記第１の電源電圧（Ｖｏｕｔ１）がその目標値と同一になるようになっており、
前記第１、第２の抵抗素子（４０ａ、４１ａ）の間の共通接続端子の出力電圧（Ｖａ）と前記第１の出力電圧（ＳＳ１）との差分に基づいて前記第１、第２の抵抗素子の間の共通接続端子の出力電圧（Ｖａ）を前記第１の基準電圧（Ｖｒｅｆ）に近づけるように前記第１の駆動回路（３５ａ）が前記第１のトランジスタを制御することにより、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第１の電源電圧（Ｖｏｕｔ１）がその目標値に向けて上昇するようになっていることを特徴とする。
【００１４】
請求項５に記載の発明では、前記第２の電源制御回路（２０Ｂ）は、前記電源とグランドと間に配置される第２の平滑コンデンサ（３９ｂ）と、前記電源と前記第２の平滑コンデンサ（３９ｂ）との間に配置される第２のリアクトル（３８ｂ）と、前記電源と前記第２のリアクトルとの間に配置される第２のトランジスタ（３６ｂ）と、前記第２のリアクトルと前記第２のトランジスタとの間の共通接続端子とグランドとの間に配置される第２のダイオード（３７ｂ）と、前記第２のトランジスタをスイッチングする第２の駆動回路（３５ｂ）と、前記第２の平滑コンデンサ（３９ｂ）の両端子間に直列接続される第３、第４の抵抗素子（４０ｂ、４１ｂ）とを備え、
前記第２の駆動回路（３５ｂ）が前記第２のトランジスタ（３６ｂ）をオンするときには、前記電源から電流を前記第２のトランジスタおよび前記第２のリアクトルを通して前記第２の平滑コンデンサに流して前記第２の平滑コンデンサ（３９ｂ）にエネルギを蓄え、前記第２の駆動回路が前記第２のトランジスタをオフするときには、前記第２のリアクトルから電流を前記第２の平滑コンデンサを通して前記第２のダイオードに流して前記第２の平滑コンデンサ（３９ｂ）にエネルギを蓄え、
前記第２の出力電圧（ＳＳ２）が第２の基準電圧（Ｖｒｅｆ）に一致したときに、前記第２の電源電圧（Ｖｏｕｔ２）がその目標値と同一になるようになっており、
前記第３、第４の抵抗素子（４０ｂ、４１ｂ）の間の共通接続端子の出力電圧（Ｖｂ）と前記第２の出力電圧（ＳＳ２）との差分に基づいて前記第３、第４の抵抗素子の間の共通接続端子の出力電圧（Ｖｂ）を前記第２の基準電圧（Ｖｒｅｆ）に近づけるように前記第２の駆動回路（３５ｂ）が前記第２のトランジスタを制御することにより、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第２の電源電圧（Ｖｏｕｔ２）がその目標値に向けて上昇するようになっていることを特徴とする。
【００１５】
請求項６に記載の発明では、前記電源とグランドとの間で前記第１の平滑コンデンサ（３９ａ）に並列に配置される第３の平滑コンデンサ（３９ｃ）と、前記第１の平滑コンデンサ（３９ａ）から前記第３の平滑コンデンサ（３９ｃ）に流れる電流を制御する第３のトランジスタ（３６ｃ）と、前記第３のトランジスタ（３６ｃ）を制御する第３の駆動回路（３５ｃ）と、前記第３の平滑コンデンサ（３９ｃ）の両端子間に直列接続される第５、第６の抵抗素子（４０ｃ、４１ｃ）とを備え、前記第３の平滑コンデンサ（３９ｃ）の両電極間電圧を前記第３の電源電圧（Ｖｏｕｔ３）として出力する第３の電源制御回路（２０Ｃ）を備え、
前記第１の出力電圧（ＳＳ１）が第３の基準電圧（Ｖｒｅｆ）に一致したときに、前記第３の電源電圧（Ｖｏｕｔ３）がその目標値と同一になるようになっており、
前記第５、第６の抵抗素子（４０ｃ、４１ｃ）の間の共通接続端子の出力電圧（Ｖｃ）と前記第１の出力電圧（ＳＳ１）との差分に基づいて前記第５、第６の抵抗素子の間の共通接続端子の出力電圧（Ｖｃ）を前記第３の基準電圧（Ｖｒｅｆ）に近づけるように前記第３の駆動回路（３５ｃ）が前記第３のトランジスタを制御することにより、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第３の電源電圧（Ｖｏｕｔ３）がその目標値に向けて上昇するようになっていることを特徴とする。
【００１６】
請求項６に記載の発明によれば、第３の電源制御回路（２０Ｃ）を用いることにより、第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）以外に第３の電源電圧（Ｖｏｕｔ３）を出力することができる。
【００１７】
請求項７に記載の発明では、前記電源とグランドとの間で前記第２の平滑コンデンサ（３９ｂ）に並列に配置される第４の平滑コンデンサ（３９ｄ）と、前記第２の平滑コンデンサ（３９ｂ）から前記第４の平滑コンデンサ（３９ｄ）に流れる電流を制御する第４のトランジスタ（３６ｄ）と、前記第４のトランジスタを制御する第４の駆動回路（３５ｄ）と、前記第４の平滑コンデンサ（３９ｄ）の両端子間に直列接続される第７、第８の抵抗素子（４０ｄ、４１ｄ）とを備え、前記第４の平滑コンデンサ（３９ｄ）の両電極間電圧を前記第４の電源電圧（Ｖｏｕｔ４）として出力する第４の電源制御回路（２０Ｄ）を備え、
前記第２の出力電圧（ＳＳ２）が第４の基準電圧（Ｖｒｅｆ）に一致したときに、前記第４の電源電圧（Ｖｏｕｔ４）がその目標値と同一になるようになっており、
前記第７、第８の抵抗素子（４０ｄ、４１ｄ）の間の共通接続端子の出力電圧（Ｖｄ）と前記第２の出力電圧（ＳＳ２）との差分に基づいて前記第７、第８の抵抗素子の間の共通接続端子の出力電圧（Ｖｄ）を前記第４の基準電圧（Ｖｒｅｆ）に近づけるように前記第４の駆動回路（３５ｄ）が前記第４のトランジスタを制御することにより、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第４の電源電圧（Ｖｏｕｔ４）がその目標値に向けて上昇するようになっていることを特徴とする。
【００１８】
請求項７に記載の発明によれば、第４の電源制御回路（２０Ｄ）を用いることにより、第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）以外に第４の電源電圧（Ｖｏｕｔ４）を出力することができる。
【００１９】
請求項８に記載の発明では、前記第３の電源電圧（Ｖｏｕｔ３）が前記第２の電源電圧（Ｖｏｕｔ２）よりも大きくなったときに、前記第４の電源制御回路（２０Ｄ）を制御して前記第４の電源電圧（Ｖｏｕｔ４）の出力を開始させるシーケンス制御回路（２１）を備えることを特徴とする。
【００２０】
ここで、図１１に示すように、第４の電源制御回路（２０Ｄ）が第４の電源電圧（Ｖｏｕｔ４）の出力を開始するタイミング（ｔ２）に対して、第３の電源制御回路（２０Ｃ）が第３の電源電圧（Ｖｏｕｔ３）の出力を開始するタイミング（ｔ１）の方が遅れる場合には、第３の電源電圧（Ｖｏｕｔ３）よりも第４の電源電圧（Ｖｏｕｔ４）の方が大きくなる場合がある。
【００２１】
そこで、請求項８に記載の発明によれば、第３の電源電圧（Ｖｏｕｔ３）が第２の電源電圧（Ｖｏｕｔ２）よりも大きくなったときに、シーケンス制御回路（２１）が第４の電源制御回路（２０Ｄ）を制御して第４の電源電圧（Ｖｏｕｔ４）の出力を開始させることにより、第４の電源電圧（Ｖｏｕｔ４）が第３の電源電圧（Ｖｏｕｔ３）よりも大きくなることを未然に避けることができる。
【００２２】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態における多出力電源装置の回路構成を示す図である。
【図２】第１実施形態における多出力電源装置の回路構成の詳細を示す図である。
【図３】第１実施形態における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図４】第１実施形態の第１変形例における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図５】第１実施形態の第２変形例における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図６】本発明の第２実施形態における多出力電源装置の回路構成を示す図である。
【図７】第２実施形態における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図８】本発明の第３実施形態における多出力電源装置の回路構成を示す図である。
【図９】第３実施形態における多出力電源装置の回路構成の詳細を示す図である。
【図１０】第３実施形態の多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図１１】第３実施形態の比較例における多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【図１２】第３実施形態の多出力電源装置から出力される電源電圧、および増幅回路から出力される電圧ＳＳ１、ＳＳ２のタイミングチャートである。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２５】
（第１実施形態）
図１、図２に本発明の多出力電源装置１の本実施形態を示す。図１は本実施形態の多出力電源装置１の概略構成を示すブロック図である。
【００２６】
まず、本実施形態の多出力電源装置１の概略構成について図１を参照して説明する。
【００２７】
多出力電源装置１において、コンデンサ１０は、ソフトスタート用コンデンサであって、後述する定電流電源１３（図２参照）から流れる一定電流に基づいて充電される。
【００２８】
増幅回路１５は、電圧出力回路を構成するもので、定電流電源１３による充電に伴うコンデンサ１０の両端子間の電圧の立ち上がり時にて、コンデンサ１０の両電極間電圧を電圧増幅した出力電圧ＳＳ１とこの出力電圧ＳＳ１よりも低い出力電圧ＳＳ２（＜ＳＳ１）とをそれぞれ出力する。
【００２９】
本実施形態の出力電圧ＳＳ１が第１の出力電圧に相当し、出力電圧ＳＳ２が第２の出力電圧に相当する。
【００３０】
電源制御回路２０Ａは、誤差増幅回路３０ａおよび電源制御回路３１ａを備え、増幅回路１５の出力電圧ＳＳ１に基づいて電源電圧Ｖｏｕｔ１を出力する。電源制御回路２０Ｂは、誤差増幅回路３０ｂおよび電源制御回路３１ｂを備え、増幅回路１５の出力電圧ＳＳ２に基づいて電源電圧Ｖｏｕｔ２を出力する。
【００３１】
電源制御回路２０Ａは、電源電圧Ｖｏｕｔ１が電源電圧Ｖｏｕｔ２よりも大きい状態を維持しつつ、出力電圧ＳＳ１の上昇に伴って電源電圧Ｖｏｕｔ１がその目標値に向けて上昇するように構成されている。電源制御回路２０Ｂは、出力電圧ＳＳ２の上昇に伴って電源電圧Ｖｏｕｔ２がその目標値に向けて上昇するように構成されている。
【００３２】
本実施形態の多出力電源装置１の詳細について図２を参照して説明する。図２は多出力電源装置１の回路構成の詳細を示す電気回路図である。
【００３３】
図２の多出力電源装置１は、コンデンサ１０、定電流電源１３、電源制御回路２０Ａ、２０Ｂ以外に、増幅回路１５、抵抗素子１７、およびスイッチＳＷを備える。
【００３４】
コンデンサ１０は、増幅回路１５のオペアンプ１５の非反転入力端子（＋）とグランドとの間に配置されている。
【００３５】
定電流電源１３は、電源Ｖｓｓとオペアンプ１５の非反転入力端子（＋）との間に配置されている。定電流電源１３は、電源ＶｓｓからスイッチＳＷを介してコンデンサ１０のプラス電極側に一定電流を流す。
【００３６】
増幅回路１５は、オペアンプ１５ａおよび抵抗素子１５ｂ、１５ｃを備える。スイッチＳＷは、定電流電源１３とコンデンサ１０のプラス電極との間に配置されている。スイッチＳＷは、トランジスタ、アナログスイッチなどの半導体スイッチや機械式リレーからなるものであって、他の制御装置からの制御信号に基づいて定電流電源２とオペアンプ１５の非反転入力端子（＋）との間を接続、或いは開放する。
【００３７】
抵抗素子１７は、オペアンプ１５の非反転入力端子（＋）とグランドとの間でコンデンサ１０に並列に配置されている。抵抗素子１７は、コンデンサ１０に蓄えられたエネルギを放出するために用いられる。
【００３８】
抵抗素子１５ｂ、１５ｃは、オペアンプ１５ａの出力端子とグランドとの間に直列に接続されて分圧回路を構成する。分圧回路は、オペアンプ１５ａの出力電圧を抵抗素子１５ｂ、１５ｃにより分圧した分圧電圧を抵抗素子１５ｂ、１５ｃの共通接続端子からオペアンプ１５ａの反転入力端子（−）に出力する。
【００３９】
オペアンプ１５ａは、コンデンサ１０の両端子間電圧を電圧増幅率Ａで電圧増幅してこの増幅した電圧を出力電圧ＳＳ１として出力する。本実施形態の電圧増幅率Ａは、抵抗素子１５ｂ、１５ｃの抵抗値によって設定されている。分圧回路は、オペアンプ１５ａの出力電圧を抵抗素子１５ｂ、１５ｃによって分圧した分圧電圧を出力電圧ＳＳ２として電源制御回路２０Ｂの誤差増幅回路３０ｂに出力する。
【００４０】
また、電源制御回路２０Ａの誤差増幅器３０ａは、上記特許文献１に記載の図１に示すように周知の回路である。そこで、誤差増幅器３０ａの回路構成についてはその概略を説明する。
【００４１】
誤差増幅器３０ａは、２つの非反転入力端子（＋）と１つの反転入力端子（−）とを有している。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、オペアンプ１５から出力される出力電圧ＳＳ１が与えられる。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）以外の他方の非反転入力端子（＋）には、基準電圧出力回路３２ａから出力される基準電圧が与えられる。
【００４２】
本実施形態の基準電圧出力回路３２ａとして、例えば、一定電圧を出力するバンドギャップリファレンス回路を用いられる。基準電圧出力回路３２ａの出力電圧の値は、電源電圧Ｖｏｕｔ１の目標値を定めるために予め決められた一定電圧が設定されている。
【００４３】
反転入力端子（−）には、後述する抵抗素子４０ａ、４１ａの間の共通接続端子が接続されている。誤差増幅器３０ａは、後述するように、２つの非反転入力端子（＋）のうち低い方の電圧が与えられる非反転入力端子（＋）と、反転入力端子（−）との間の電圧差を増幅した増幅電圧を出力する。
【００４４】
電源制御回路２０Ａの電源制御回路３１ａは、三角波発生回路３３ａ、コンパレータ３４ａ、ゲート駆動回路３５ａ、トランジスタ３６ａ、リアクトル３８ａ、ツェナーダイオード３７ａ、平滑コンデンサ３９ａ、および抵抗素子４０ａ、４１ａを備える。
【００４５】
三角波発生回路３３ａは、その出力電圧の波形（すなわち、信号波形）が二等辺三角形となる三角波信号を一定周期毎に繰り返し出力する。コンパレータ３４ａは、三角波発生回路３３ａの出力信号と誤差増幅器３０ａの出力信号との比較結果に応じてローレベル或いはハイレベルの出力信号を出力する。ゲート駆動回路３５ａは、コンパレータ３３ａの出力信号に基づいてトランジスタ３６ａを制御する。
【００４６】
トランジスタ３６ａは、電源Ｖｉｎとグランドとの間に配置されて、スイッチングすることにより、電源Ｖｉｎから平滑コンデンサ３９ｂ側に流れる電流を制御する。本実施形態のトランジスタ３６ａとしてはｐＭＯＳトランジスタが用いられている。
【００４７】
リアクトル３８ａは、トランジスタ３６ａのドレイン端子とグランドとの間に配置されている。ツェナーダイオード３７ａは、リアクトル３６ａとトランジスタ３５ａとの間の共通接続端子とグランドとの間に配置されている。
【００４８】
なお、本実施形態の電源Ｖｉｎおよび電源Ｖｓｓは、互いに出力電圧が相違する値に設定されている。
【００４９】
平滑コンデンサ３９ａは、リアクトル３６ａの２つの端子うちツェナーダイオード３７ａに対して反対側の端子とグランドとの間に配置されている。平滑コンデンサ３９ａは、その両端子間から両端子間の電圧としての第１の電源電圧Ｖｏｕｔ１を出力する。
【００５０】
抵抗素子４０ａ、４１ａは、コンデンサ３８ａとリアクトル３６ａとの間の共通接続端子とグランドと間に直列接続されて分圧回路を構成する。分圧回路は、平滑コンデンサ３９ａの両端子間電圧を抵抗素子４０ａ、４１ａによって分圧した分圧電圧を誤差増幅器３０ａの反転入力端子（−）に出力する。
【００５１】
本実施形態の抵抗素子４０ａ、４１ａは、電源電圧Ｖｏｕｔ１がその目標値と同一であるとき、抵抗素子４０ａ、４１ａの間の共通接続端子から出力される出力電圧Ｖａが基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと同一になるように設定されている。
【００５２】
電源制御回路２０Ｂの誤差増幅回路３０ｂは、出力電圧ＳＳ１に代わる出力電圧ＳＳ２が入力されるだけで、誤差増幅回路３０ａと同様のものである。
【００５３】
誤差増幅回路３０ｂの反転入力端子（−）には、後述する抵抗素子４０ｂ、４１ｂの間の共通接続端子の出力電圧Ｖｂが与えられる。誤差増幅回路３０ｂの２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、抵抗素子１５ｂ、１５ｃの共通接続端子の出力電圧ＳＳ２が与えられる。誤差増幅回路３０ｂの２つの非反転入力端子（＋）のうち他方の非反転入力端子（＋）には、基準電圧出力回路３２ｂから出力される基準電圧Ｖｒｅｆが与えられる。
【００５４】
誤差増幅器３０ａは、後述するように、２つの非反転入力端子（＋）のうち低い方の電圧が与えられる非反転入力端子（＋）と、反転入力端子（−）との間の電圧差を増幅した増幅電圧を出力する。
【００５５】
電源制御回路２０Ｂの電源制御回路３１ｂは、電源制御回路３１ａと同様に、三角波発生回路３３ｂ、コンパレータ３４ｂ、ゲート駆動回路３５ｂ、トランジスタ３６ｂ、リアクトル３８ｂ、ツェナーダイオード３７ｂ、平滑コンデンサ３９ｂ、および抵抗素子４０ｂ、４１ｂを備える。
【００５６】
ここで、三角波発生回路３３ｂは三角波発生回路３３ａに対応し、コンパレータ３４ｂはコンパレータ３４ａに対応し、ゲート駆動回路３５ｂはゲート駆動回路３５ａに対応し、トランジスタ３６ｂはトランジスタ３６ａに対応し、リアクトル３８ｂはリアクトル３８ａに対応し、ツェナーダイオード３７ｂはツェナーダイオード３７ａに対応し、平滑コンデンサ３９ｂは平滑コンデンサ３９ａに対応し、抵抗素子４０ｂ、４１ｂは抵抗素子４０ａ、４１ａに対応している。
【００５７】
ここで、抵抗素子４０ｂ、４１ｂは、電源電圧Ｖｏｕｔ２がその目標値と同一であるとき、抵抗素子４０ｂ、４１ｂの間の共通接続端子から出力される出力電圧Ｖｂが基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆと同一になるように設定されている。
【００５８】
本実施形態の基準電圧出力回路３２ａ、３２ｂは、それぞれの出力電圧Ｖｒｅｆ（基準電圧）が互いに同一の値に設定されている。電源電圧Ｖｏｕｔ２の目標値は、電源電圧Ｖｏｕｔ１の目標値よりも低い値に設定されている。
【００５９】
次に、本実施形態の多出力電源装置１の作動について説明する。
【００６０】
まず、スイッチＳＷがオンして、スイッチＳＷによって定電流電源１３とコンデンサ１０のプラス電極との間が接続されると、定電流電源１３が電源Ｖｓｓから供給される電力に基づいて、スイッチＳＷを通してコンデンサ１０に一定電流を流し始める。これにより、コンデンサ１０にエネルギを蓄えることが開始される。このため、コンデンサ１０の両端子間電圧が時間の経過に伴って徐々に上昇する。
【００６１】
これに伴い、オペアンプ１５ａは、コンデンサ１０の両端子間の電圧を増幅した出力電圧ＳＳ１を誤差増幅器３０ａの２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）に出力する。
【００６２】
オペアンプ１５ａから出力される出力電圧ＳＳ１は、時間経過に伴って徐々に大きくなる（図３（ｂ）参照）。本実施形態において、縦軸を電圧とし、横軸を時間としたときに、出力電圧ＳＳ１と時間との関係は、上に凸となる電圧波形となる。
【００６３】
ここで、出力電圧ＳＳ１が、基準電圧出力回路３２ａから出力される一定電圧Ｖｒｅｆに比べて低いときには、誤差増幅器３０ａは、抵抗素子４０ａ、４１ａ間の共通接続端子から出力される電圧Ｖａと出力電圧ＳＳ１との差分を増幅した増幅電圧を出力する。
【００６４】
コンパレータ３４ａは、三角波発生回路３３ａの出力信号と誤差増幅器３０ａの出力信号とを比較する。
【００６５】
このとき、誤差増幅器３０ａの出力信号のレベルが三角波発生回路３３ａの出力信号のレベル以上であるときには、コンパレータ３４ａの出力信号のレベルがハイレベルになる。誤差増幅器３０ａの出力信号のレベルが三角波発生回路３３ａの出力信号のレベル未満であるときに、コンパレータ３４ａの出力信号のレベルがローレベルになる。このため、コンパレータ３４ａの出力信号は、ハイレベルとローレベルとが交互に繰り返されるパルス信号となる。このパルス信号は、ＰＷＭ比較出力として、ゲート駆動回路３５ａに与えられる。ゲート駆動回路３５ａは、コンパレータ３４ａの出力信号に基づいてトランジスタ３６ａをスイッチングする。
【００６６】
具体的には、コンパレータ３４ａの出力信号レベルがハイレベルのとき、ゲート駆動回路３５ａがトランジスタ３６ａをオンさせる。このとき、電源Ｖｉｎから電流がトランジスタ３６ａおよびリアクトル３８ａを通して平滑コンデンサ３９ａに流れる。これにより、平滑コンデンサ３９ａにエネルギが蓄えられるとともに、リアクトル３８ａにもエネルギが蓄えられる。
【００６７】
コンパレータ３４ａの出力信号レベルがローレベルのとき、ゲート駆動回路３５ａがトランジスタ３６ａをオフさせる。このとき、リアクトル３８ａに蓄えられたエネルギに基づいて、リアクトル３８ａから電流が平滑コンデンサ３９ａを通してツェナーダイオード３７ａに流れる。このため、平滑コンデンサ３９ａにエネルギが蓄えられる。
【００６８】
このようにトランジスタ３６ａがスイッチングすることにより、平滑コンデンサ３９ａの両端子間電圧が時間経過に伴って徐々に上昇するため、図３（ａ）に示すように、平滑コンデンサ３９ａの両端子間から出力される電源電圧Ｖｏｕｔ１が時間に比例して大きくなる。図３（ａ）は、縦軸を電圧（Ｖ）とし、横軸を時間（ｔｉｍｅ）として、電源電圧Ｖｏｕｔ１（Ｖｏｕｔ２）と時間との関係を示している。これに伴い、抵抗素子４０ａ、４０ｂの間の共通接続端子の出力電圧Ｖａは時間経過に伴って上昇することになる。
【００６９】
その後、図３（ｂ）中タイミングＴｓｓ１において、電源電圧Ｖｏｕｔ１がその目標値と同一になると、抵抗素子４０ａ、４１ａの間の共通接続端子の出力電圧Ｖａが基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと同一になる。このとき、出力電圧ＳＳ１が基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと同一になる。このため、誤差増幅器３０ａは、出力電圧ＳＳ１（＝出力電圧Ｖｒｅｆ）と抵抗素子４０ａ、４１ａの間の共通接続端子からの出力電圧Ｖａとの差分（Ｖｒｅｆ−Ｖａ）を増幅した電圧として零ボルトを出力する。
【００７０】
次に、出力電圧ＳＳ１が一定電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ａは、出力電圧ＳＳ１に代わる基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと抵抗素子４０ａ、４１ａの間の共通接続端子からの出力電圧Ｖａとの差分（Ｖｒｅｆ−Ｖａ）を増幅した電圧を出力する。
【００７１】
このように出力電圧ＳＳ１が一定電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ａは、出力電圧ＳＳ１に代わる基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと抵抗素子４０ａ、４１ａの間の共通接続端子からの出力電圧Ｖａとの差分（Ｖｒｅｆ−Ｖａ）を増幅した電圧を出力する。これに伴い、コンパレータ３４ａは、誤差増幅器３０ａの出力信号と三角波発生回路３３ａの出力信号とを比較する。
【００７２】
このとき、誤差増幅器３０ａの出力信号のレベルが三角波発生回路３３ａの出力信号のレベル以上であるときには、コンパレータ３４ａの出力信号のレベルがハイレベルになる。誤差増幅器３０ａの出力信号のレベルが三角波発生回路３３ａの出力信号のレベル未満であるときに、コンパレータ３４ａの出力信号のレベルがローレベルになる。このようなコンパレータ３４ａの出力信号に基づいてゲート駆動回路３５ａがトランジスタ３６ａをスイッチングする。
【００７３】
ここで、コンパレータ３４ａの出力信号がローレベルのときにはトランジスタ３６ａをオフし、コンパレータ３４ａの出力信号がハイレベルのときにはトランジスタ３６ａをオンする。よって、平滑コンデンサ３９ａに流れる電流が制御される。このことにより、ゲート駆動回路３５ａが上述の差分（Ｖｒｅｆ−Ｖａ）を小さくするようにトランジスタ３６ａを制御することになる。このため、電源電圧Ｖｏｕｔ１が時間経過に伴って徐々に上昇して目標値に到達した後、電源電圧Ｖｏｕｔ１が目標値と同一値となる状態を維持することになる。
【００７４】
図３（ｂ）では、電源電圧Ｖｏｕｔ１が時間に比例して上昇して目標値に到達すると、その後、電源電圧Ｖｏｕｔ１が目標値と同一値となる状態を維持する例が示されている。
【００７５】
また、抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力される出力電圧ＳＳ２は、電源制御回路２０Ｂの誤差増幅器３０ｂの非反転入力端子（＋）に与えられる。
【００７６】
一方、抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力される出力電圧ＳＳ２は、時間経過に伴って徐々に大きくなる（図３（ｂ）参照）。本実施形態において、縦軸を電圧とし、横軸を時間としたときに、出力電圧ＳＳ２と時間との関係は、上に凸となる電圧波形となる。
【００７７】
ここで、出力電圧ＳＳ２が、基準電圧出力回路３２ａから出力される一定電圧Ｖｒｅｆに比べて低いときには、誤差増幅器３０ｂは、抵抗素子４０ｂ、４１ｂ間の共通接続端子から出力される電圧Ｖｂと出力電圧ＳＳ２との差分を増幅した増幅電圧を出力する。
【００７８】
コンパレータ３４ａは、三角波発生回路３３ｂの出力信号と誤差増幅器３０ｂの出力信号とを比較する。
【００７９】
このとき、誤差増幅器３０ｂの出力信号のレベルが三角波発生回路３３ｂの出力信号のレベル以上であるときには、コンパレータ３４ｂの出力信号のレベルがハイレベルになる。誤差増幅器３０ｂの出力信号のレベルが三角波発生回路３３ｂの出力信号のレベル未満であるときに、コンパレータ３４ｂの出力信号のレベルがローレベルになる。このため、コンパレータ３４ｂの出力信号は、ハイレベルとローレベルとが交互に繰り返されるパルス信号となる。このパルス信号は、ＰＷＭ比較出力として、ゲート駆動回路３５ｂに与えられる。ゲート駆動回路３５ｂは、コンパレータ３４ｂの出力信号に基づいてトランジスタ３６ｂをスイッチングする。
【００８０】
具体的には、コンパレータ３４ｂの出力信号レベルがハイレベルのとき、ゲート駆動回路３５ｂがトランジスタ３６ｂをオンさせる。このとき、電源Ｖｉｎから電流がトランジスタ３６ｂおよびリアクトル３８ｂを通して平滑コンデンサ３９ｂに流れる。これにより、平滑コンデンサ３９ｂにエネルギが蓄えられるとともに、リアクトル３８ｂにもエネルギが蓄えられる。
【００８１】
コンパレータ３４ｂの出力信号レベルがローレベルのとき、ゲート駆動回路３５ｂがトランジスタ３６ｂをオフさせる。このとき、リアクトル３８ｂに蓄えられたエネルギに基づいて、リアクトル３８ｂから電流が平滑コンデンサ３９ｂを通してツェナーダイオード３７ｂに流れる。このため、平滑コンデンサ３９ｂにエネルギが蓄えられる。
【００８２】
このようにトランジスタ３６ｂがスイッチングすることにより、平滑コンデンサ３９ｂの両端子間電圧が時間経過に伴って徐々に上昇する（図３（ａ）参照）。図３（ａ）では、平滑コンデンサ３９ｂの両端子間から出力される電源電圧Ｖｏｕｔ２が時間に比例して大きくなる例が示されている。これに伴い、抵抗素子４０ｂ、４１ｂの間の共通接続端子の出力電圧Ｖｂは時間経過に伴って上昇することになる。
【００８３】
その後、図３（ｂ）中タイミングＴｓｓ２において、電源電圧Ｖｏｕｔ２がその目標値と同一になると、抵抗素子４０ｂ、４１ｂの間の共通接続端子の出力電圧Ｖｂが基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆと同一になる。このとき、出力電圧ＳＳ２が基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆと同一になる。このため、誤差増幅器３０ｂは、出力電圧ＳＳ２と抵抗素子４０ａ、４１ａの間の共通接続端子からの出力電圧Ｖａとの差分（ＳＳ２−Ｖｂ）を増幅した電圧として、零ボルトを出力する。
【００８４】
次に、出力電圧ＳＳ２が一定電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ｂは、出力電圧ＳＳ２に代わる基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆと抵抗素子４０ｂ、４１ｂの間の共通接続端子からの出力電圧Ｖｂとの差分（Ｖｒｅｆ−Ｖｂ）を増幅した電圧を出力する。これに伴い、コンパレータ３４ｂは、誤差増幅器３０ｂの出力信号と三角波発生回路３３ｂの出力信号とを比較する。
【００８５】
このとき、誤差増幅器３０ｂの出力信号のレベルが三角波発生回路３３ｂの出力信号のレベル以上であるときには、コンパレータ３４ｂの出力信号のレベルがハイレベルになる。誤差増幅器３０ｂの出力信号のレベルが三角波発生回路３３ｂの出力信号のレベル未満であるときに、コンパレータ３４ｂの出力信号のレベルがローレベルになる。このようなコンパレータ３４ｂの出力信号に基づいてゲート駆動回路３５ｂがトランジスタ３６ｂをスイッチングする。
【００８６】
ここで、コンパレータ３４ｂの出力信号がローレベルであるときにはトランジスタ３６ｂをオフし、コンパレータ３４ｂの出力信号がハイレベルであるときにはトランジスタ３６ｂをオンする。よって、平滑コンデンサ３９ｂに流れる電流が制御される。このことにより、ゲート駆動回路３５ｂが上述の差分（Ｖｒｅｆ−Ｖｂ）を小さくするようにトランジスタ３６ｂを制御することになる。このため、電源電圧Ｖｏｕｔ２が時間経過に伴って徐々に上昇して目標値に到達した後、電源電圧Ｖｏｕｔ２が目標値と同一値となる状態を維持することになる。図３（ｂ）では、電源電圧Ｖｏｕｔ２が時間に比例して上昇して目標値に到達すると、その後、電源電圧Ｖｏｕｔ２が目標値と同一値になる状態を維持する例が示されている。
【００８７】
以上説明した本実施形態によれば、多出力電源装置１では、定電流電源１３から充電されるコンデンサ１０と、コンデンサ１０の両端子間電圧を電圧増幅した出力電圧ＳＳ１を出力するオペアンプ１５と、抵抗素子１５ｂ、１５ｃにより出力電圧ＳＳ１を分圧して出力電圧ＳＳ１よりも低い出力電圧ＳＳ２を抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力する分圧回路とを備える。
【００８８】
電源制御回路２０Ａのゲート駆動回路３５ａは、出力電圧ＳＳ１に基づき、抵抗素子４０ａ、４１ａの間の共通接続端子から出力される出力電圧Ｖａと基準電圧出力回路３２ａの出力電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ａを制御する。このため、平滑コンデンサ３９ａの両端子間から出力される電源電圧Ｖｏｕｔ１は時間経過に伴って目標値に向かって徐々に大きくなり、その後、電源電圧Ｖｏｕｔ１が目標値と同一になると電源電圧Ｖｏｕｔ１が目標値と同一値となる状態を維持する。
【００８９】
電源制御回路２０Ｂのゲート駆動回路３５ｂは、出力電圧ＳＳ２に基づき、抵抗素子４０ｂ、４１ｂの間の共通接続端子から出力される出力電圧Ｖｂと基準電圧出力回路３２ｂの出力電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｂを制御する。このため、平滑コンデンサ３９ｂの両端子間から出力される電源電圧Ｖｏｕｔ２は時間経過に伴って目標値に向かって徐々に大きくなり、その後、電源電圧Ｖｏｕｔ２が目標値と同一になる。電源電圧Ｖｏｕｔ１の目標値は、電源電圧Ｖｏｕｔ２の目標値よりも高く設定されている。このため、電源電圧Ｖｏｕｔ１は、電源電圧Ｖｏｕｔ２よりも高い値を維持することになる。
【００９０】
以上により、１つのコンデンサ１０を用いることにより、電源制御回路２０Ａ、２０Ｂが、それぞれの目標値に向かって上昇する電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２を出力することができる。これにより、コンデンサ１０を接続するための端子の増加を抑えることができる。
【００９１】
上述の第１実施形態では、電源電圧Ｖｏｕｔ１が目標値に到達したタイミングＴｓｓ１の後のタイミングＴｓｓ２において、電源電圧Ｖｏｕｔ２が目標値に到達する例について説明したが、これに限らず、次の（１）、（２）のようにしてもよい。
（１）図４（ａ）、（ｂ）に示すように、電源電圧Ｖｏｕｔ１が目標値に到達したタイミングＴｓｓ２よりも前のタイミングＴｓｓ１において、電源電圧Ｖｏｕｔ２がその目標値に到達するようにしてもよい。
【００９２】
この場合、誤差増幅器３０ａに対して基準電圧出力回路３２ａから出力される一定電圧Ｖｒｅｆ１よりも、誤差増幅器３０ｂに対して基準電圧出力回路３２ｂから出力される一定電圧Ｖｒｅｆ２（＜Ｖｒｅｆ１）を低い値に設定することが必要になる。
（２）図５（ａ）、（ｂ）に示すように、電源電圧Ｖｏｕｔ１が目標値に到達したタイミングＴｓｓ２と同一のタイミングＴｓｓ１（＝Ｔｓｓ２）において、電源電圧Ｖｏｕｔ２が目標値に到達するようにしてもよい。
【００９３】
この場合も、基準電圧出力回路３２ａから出力される一定電圧Ｖｒｅｆ１よりも、基準電圧出力回路３２ｂから出力される一定電圧Ｖｒｅｆ２を低い値に設定することが必要になる。
【００９４】
（第２実施形態）
上述の第１実施形態では、同一のタイミングで電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２の出力をそれぞれ開始させる例について説明したが、これに代えて、本実施形態では、電源電圧Ｖｏｕｔ１の出力を開始させるタイミングの後で電源電圧Ｖｏｕｔ２の出力を開始させる例について説明する。
【００９５】
図６に本実施形態の多出力電源装置１Ａの構成を示す。多出力電源装置１Ａは、図２の電源制御回路２０Ａ、２０Ｂ、コンデンサ１０、定電流電源１３、抵抗素子１７、スイッチＳＷ、およびオペアンプ１５ａに対して、定電流電源１５ｆ、抵抗素子１５ｃ、スイッチＳＷａ、オペアンプ１５ｅ、コンパレータ１６、および基準電圧出力回路１８を追加したものである。
【００９６】
図６中のコンデンサ１０は図２中のコンデンサ１０と同一であり、図６中の定電流電源１３は図２中の定電流電源１３と同一であり、図６中の抵抗素子１７は図２中の抵抗素子１７と同一であり、図６中のスイッチＳＷは図２中のスイッチＳＷと同一であり、図６中の電源制御回路２０Ａは図２中の電源制御回路２０Ａと同一であり、図６中の電源制御回路２０Ｂは図２中の電源制御回路２０Ｂと同一である。
【００９７】
そこで、以下、本実施形態と上記第１実施形態との相違点について図６を参照して説明する。
【００９８】
本実施形態のオペアンプ１５ａでは、その出力端子が反転入力端子（−）に接続されており、オペアンプ１５ａの非反転入力端子（＋）にはコンデンサ１０のプラス電極が接続されている。これにより、オペアンプ１５ａは、増幅率Ａを１としてコンデンサ１０の両端子間電圧を電圧増幅するボルテージフォロア回路を構成することになる。
【００９９】
抵抗素子１５ｃは、オペアンプ１５ａの出力端子とグランドとの間に接続されている。定電流電源１５ｆは、抵抗素子１５ｃとグランドとの間に接続されている。スイッチＳＷａは、抵抗素子１５ｃとグランドとの間において定電流電源１５ｆに対して並列に配置されている。
【０１００】
本実施形態のスイッチＳＷａは、トランジスタ、アナログスイッチなどの半導体スイッチや機械式リレーからなるもので、コンパレータ１６の出力信号に応じて抵抗素子１５ｃとグランドとの間を接続或いは開放する。
【０１０１】
オペアンプ１５ｅは、電圧増幅率Ｂを１として、この電圧増幅率Ｂ（＝１）にて共通接続端子１９とグランドとの間の電圧を電圧増幅した電圧を出力電圧ＳＳ２として出力する。出力電圧ＳＳ２は、出力電圧ＳＳ１から抵抗素子１５ｃの電圧降下分減らした電圧である。オペアンプ１５ｅでは、その出力端子が非反転入力端子（−）に接続されている。
【０１０２】
コンパレータ１６は、オペアンプ１５ｅの出力電圧ＳＳ１と基準電圧出力回路１８から出力される一定電圧Ｖｒｅｆ０とを比較する。本実施形態のコンパレータ１６の非反転入力端子（−）には、基準電圧出力回路１８から出力される基準電圧Ｖｒｅｆ０が与えられる。出力電圧Ｖｒｅｆ０は、基準電圧出力回路３２ａ（３２ｂ）の出力電圧Ｖｒｅｆよりも低い値に設定されている。本実施形態の基準電圧Ｖｒｅｆ０としては、後述するように、抵抗素子１５ｃの電圧降下分と同一値が設定されている。
【０１０３】
なお、図６の回路構成のうち電源制御回路２０Ａ、２０Ｂおよびコンデンサ１０以外の定電流電源１３、抵抗素子１５ｃ、１７、スイッチＳＷ、ＳＷａ、オペアンプ１５ａ、１５ｅ、定電流電源１５ｆ、コンパレータ１６、および基準電圧出力回路１８は、電圧出力回路１５Ａを構成している。
【０１０４】
次に、本実施形態の多出力電源装置１Ａの作動について説明する。
【０１０５】
まず、スイッチＳＷがオンすると、スイッチＳＷによって定電流電源１３とコンデンサ１０のプラス電極との間が接続されると、定電流電源１３は、電源Ｖｓｓから供給される電力に基づいて、スイッチＳＷを通してコンデンサ１０のプラス電極に一定電流を流し始める。これにより、コンデンサ１０にエネルギを蓄えることが開始される。このため、コンデンサ１０の両端子間電圧が時間経過に伴って徐々に上昇する。このとき、オペアンプ１５ａは、コンデンサ１０の両端子間電圧を電圧増幅率Ａ（＝１）で増幅した出力電圧ＳＳ１を出力する。よって、出力電圧ＳＳ１は、時間経過に伴って徐々に大きくなる（図７（ｂ）参照）。
【０１０６】
ここで、出力電圧ＳＳ１が基準電圧出力回路１８から出力される基準電圧Ｖｒｅｆ０よりも低いときには、コンパレータ１６はローレベル信号をスイッチＳＷａに出力する。このため、スイッチＳＷａが抵抗素子１５ｃとグランドとの間を接続する。このため、共通接続端子１９がスイッチＳＷａを介してグランドに接続される。よって、オペアンプ１５ｅの非反転入力端子（＋）には、共通接続端子１９から零ボルトの出力電圧が入力される。したがって、オペアンプ１５ｅの出力電圧ＳＳ２は零になる。すなわち、オペアンプ１５ｅはその出力電圧ＳＳ２の出力を停止している。
【０１０７】
その後、タイミングＴ０において、出力電圧ＳＳ１が基準電圧Ｖｒｅｆ０と同一になる。さらにその後にて、出力電圧ＳＳ１が基準電圧出力回路１８から出力される基準電圧Ｖｒｅｆ０よりも高くなる（Ｖｒｅｆ０＜ＳＳ１）。このとき、コンパレータ１６の出力信号はローレベルからハイレベルに変化する。これに伴い、スイッチＳＷａが抵抗素子１５ｃとグランドとの間を開放する。このため、オペアンプ１５ａの出力端子とグランドとの間には、抵抗素子１５ｃと定電流電源１５ｆとが直列に接続されることになる。このとき、オペアンプ１５ａの出力端子から一定電流が抵抗素子１５ｃおよび定電流電源１５ｆを通してグランドに流れる。このため、抵抗素子１５ｃの両端子間には、上記一定電流に基づいて電圧ｄＶが生じる。よって、オペアンプ１５ｅの非反転入力端子（＋）には、オペアンプ１５ａの出力電圧ＳＳ１から抵抗素子１５ｃの両端子間電圧ｄＶ（すなわち、抵抗素子１５ｃの電圧降下分）を減らした電圧（＝ＳＳ１−ｄＶ）が共通接続端子１９の出力電圧として加わる。このため、オペアンプ１５ｅは、共通接続端子１９の出力電圧を電圧増幅率Ｂ（＝１）で電圧増幅した出力電圧ＳＳ２の出力を開始する。したがって、出力電圧ＳＳ２は、オペアンプ１５ａの出力電圧ＳＳ１から抵抗素子１５ｃの両端子間電圧ｄＶを減らした電圧（＝ＳＳ１−ｄＶ）となる。
【０１０８】
このようにオペアンプ１５ａが出力電圧ＳＳ１の出力を開始した後のタイミングＴ０（図７（ａ）、（ｂ）参照）でオペアンプ１５ｅが出力電圧ＳＳ２の出力を開始する。すなわち、電源制御回路２０Ａが出力電圧ＳＳ１に基づいた電源電圧Ｖｏｕｔ１の出力を開始した後のタイミングＴ０（図７（ａ）、（ｂ）参照）で、電源制御回路２０Ｂが起動して出力電圧ＳＳ２に基づいた電源電圧Ｖｏｕｔ２の出力を開始することになる。
【０１０９】
その後、上述の第１実施形態と同様、電源制御回路２０Ａは、出力電圧ＳＳ１に基づいて電源電圧Ｖｏｕｔ１を出力する。電源制御回路２０Ｂは、出力電圧ＳＳ２に基づいて電源電圧Ｖｏｕｔ２を出力する。
【０１１０】
以上説明した本実施形態によれば、定電流電源１５ｆ、抵抗素子１５ｃ、スイッチＳＷａ、オペアンプ１５ｅ、コンパレータ１６および基準電圧出力回路１８を用いることにより、オペアンプ１５ａが出力電圧ＳＳ１の出力を開始した後のタイミングＴ０でオペアンプ１５ｅが出力電圧ＳＳ２の出力を開始することができる。したがって、電源制御回路２０Ａが出力電圧ＳＳ１に基づいた電源電圧Ｖｏｕｔ１の出力を開始した後のタイミングＴ０で、電源制御回路２０Ｂが出力電圧ＳＳ２に基づいた電源電圧Ｖｏｕｔ２の出力を開始することができる。
【０１１１】
上述の第２実施形態では、基準電圧Ｖｒｅｆ０としては、抵抗素子１５ｃの電圧降下分の電圧と同一値が設定されている例について説明したが、これに限らず、基準電圧Ｖｒｅｆ０としては、抵抗素子１５ｃの電圧降下分の電圧値（＝ｄＶ）と相違する値を設定してもよい。
【０１１２】
（第３実施形態）
上述の第１実施形態では、電源制御回路２０Ａ、２０Ｂを用いて電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２を出力する例について説明したが、本第３実施形態では、図８に示すように、電源制御回路２０Ａ、２０Ｂ以外に、電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２に応じて電源電圧Ｖｏｕｔ３、Ｖｏｕｔ４を出力する電源制御回路２０Ｃ、２０Ｄを追加した例について説明する。
【０１１３】
図９に本実施形態の多出力電源装置１Ｂの回路構成の詳細を示す。
【０１１４】
図９の多出力電源装置１Ｂは、図２のコンデンサ１０、定電流電源１３、増幅回路１５、抵抗素子１７、スイッチＳＷ、および電源制御回路２０Ａ、２０Ｂに対して、電源制御回路２０Ｃ、２０Ｄ、およびシーケンス制御回路２１を追加したものである。
【０１１５】
図９の多出力電源装置１Ｂのうち電源制御回路２０Ｃ、２０Ｄおよびシーケンス制御回路２１以外の構成（１０、１３、１５、１７、ＳＷ、２０Ａ、２０Ｂ）は、図２の構成と同じである。そこで、以下、電源制御回路２０Ｃ、２０Ｄおよびシーケンス制御回路２１について説明する。
【０１１６】
図９の電源制御回路２０Ｃは、出力電圧ＳＳ１に基づいて電源電圧Ｖｏｕｔ３を出力する第３の電源制御回路であって、誤差増幅回路３０ｃ、ゲート駆動回路３５ｃ、トランジスタ３６ｃ、平滑コンデンサ３９ｃ、および抵抗素子４０ｃ、４１ｃを備える。
【０１１７】
誤差増幅器３０ｃは、誤差増幅器３０ａと同様に、２つの非反転入力端子（＋）のうち低い方の電圧が与えられる非反転入力端子（＋）と、反転入力端子（−）との間の差分を増幅する。
【０１１８】
本実施形態の２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、オペアンプ１５ａの出力電圧ＳＳ１が与えられる。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）以外の他方の非反転入力端子（＋）には、基準電圧出力回路３２ｃから出力される一定電圧Ｖｒｅｆが与えられる。基準電圧出力回路３２ｃの出力電圧Ｖｒｅｆは、基準電圧出力回路３２ａの出力電圧Ｖｒｅｆと同一である。
【０１１９】
反転入力端子（−）には、抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃが与えられる。抵抗素子４０ｃ、４１ｃは、電源電圧Ｖｏｕｔ３がその目標値と同一であるとき、抵抗素子４０ｃ、４１ｃの間の共通接続端子から出力される出力電圧Ｖｃが基準電圧出力回路３２ｃの出力電圧Ｖｒｅｆと同一になるように設定されている。
【０１２０】
ゲート駆動回路３５ｃは、誤差増幅器３０ｃの出力電圧に応じてトランジスタ３６ｃを制御する。トランジスタ３６ｃは、電源制御回路２０Ａの平滑コンデンサ３９ａのプラス電極と平滑コンデンサ３９ｃのプラス電極との間に配置されている。平滑コンデンサ３９ｃは、トランジスタ３６ｃのドレイン端子とグランドとの間に配置されている。平滑コンデンサ３９ｃは、トランジスタ３６ｃの出力電圧を平滑する。抵抗素子４０ｃ、４１ｃは、平滑コンデンサ３９ｃのプラス電極とグランドとの間で直列接続されて分圧回路を構成する。分圧回路は、平滑コンデンサ３９ｃの両端子間電圧を抵抗素子４０ｃ、４１ｃにより分圧した分圧電圧を抵抗素子４０ｃ、４１ｃの間の共通接続端子から出力する。
【０１２１】
図９の電源制御回路２０Ｄは、出力電圧ＳＳ２に基づいて電源電圧Ｖｏｕｔ４を出力する第４の電源制御回路であって、誤差増幅回路３０ｄ、ゲート駆動回路３５ｄ、トランジスタ３６ｄ、平滑コンデンサ３９ｄ、および抵抗素子４０ｄ、４１ｄを備える。
【０１２２】
電源制御回路２０Ｄは、誤差増幅回路３０ｄに対して出力電圧ＳＳ１に代わる出力電圧ＳＳ２が入力されて、かつ平滑コンデンサ３９ｄが平滑コンデンサ３９ａに代わる平滑コンデンサ３９ｂから充電されること以外、電源制御回路２０Ｃと実質的に同様であるので、電源制御回路２０Ｄの構成の詳細の説明を簡素化する。
【０１２３】
ここで、誤差増幅回路３０ｄは誤差増幅回路３０ｃに対応し、ゲート駆動回路３５ｄはゲート駆動回路３５ｃに対応し、トランジスタ３６ｄはトランジスタ３６ｃに対応し、平滑コンデンサ３９ｄは平滑コンデンサ３９ｃに対応し、抵抗素子４０ｄは抵抗素子４０ｃに対応し、抵抗素子４１ｄは抵抗素子４１ｃに対応し、基準電圧出力回路３２ｄは基準電圧出力回路３２ｃに対応する。
【０１２４】
基準電圧出力回路３２ｄから出力される基準電圧Ｖｒｅｆは基準電圧出力回路３２ｃから出力される基準電圧Ｖｒｅｆと同一である。抵抗素子４０ｄ、４１ｄは、電源電圧Ｖｏｕｔ４がその目標値と同一であるとき、抵抗素子４０ｄ、４１ｄの間の共通接続端子から出力される出力電圧Ｖｄが基準電圧出力回路３２ｄの出力電圧Ｖｒｅｆと同一になるように設定されている。
【０１２５】
シーケンス制御回路２１は、トランジスタ２４、コンパレータ２５および抵抗素子２２ａ、２２ｂ、２３ａ、２３ｂを備える。
【０１２６】
トランジスタ２４は、電源制御回路２０Ｄの誤差増幅回路３０ｄの出力端子とグランドとの間に配置されている。コンパレータ２５は、電源電圧Ｖｏｕｔ２と電源電圧Ｖｏｕｔ４とを比較してその比較結果に応じてトランジスタ２４を制御する。
【０１２７】
抵抗素子２２ａ、２２ｂは、電源制御回路２０Ｂの出力端子とグランドとの間に直列接続されて分圧回路を構成する。分圧回路は、電源電圧Ｖｏｕｔ２を抵抗素子２２ａ、２２ｂにより分圧した分圧電圧を抵抗素子２２ａ、２２ｂの共通接続端子から出力する。
【０１２８】
抵抗素子２３ａ、２３ｂは、電源制御回路２０Ｃの出力端子とグランドとの間に直列接続されて分圧回路を構成する。分圧回路は、電源電圧Ｖｏｕｔ３を抵抗素子２３ａ、２３ｂにより分圧した分圧電圧を抵抗素子２３ａ、２３ｂの共通接続端子から出力する。
【０１２９】
次に、本実施形態の多出力電源装置１Ｂの作動について説明する。
【０１３０】
まず、スイッチＳＷがオンされると、上述の第１実施形態と同様に、定電流電源１３からスイッチＳＷを介してコンデンサ１０に流れる一定電流に基づいて、コンデンサ１０が充電される。これに伴い、コンデンサ１０の両端子間電圧が時間経過に伴って徐々に上昇する。このため、オペアンプ１５ａの出力電圧ＳＳ１が時間経過に伴って徐々に上昇する。これに加えて、抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力される出力電圧ＳＳ２が徐々に上昇する。
【０１３１】
これに伴い、上述の第１実施形態と同様に、電源制御回路２０Ａが出力電圧ＳＳ１に基づいて電源電圧Ｖｏｕｔ１を出力し、電源制御回路２０Ｂが出力電圧ＳＳ２に基づいて電源電圧Ｖｏｕｔ２を出力する。
【０１３２】
ここで、電源制御回路２０Ｃの誤差増幅回路３０ｃの反転入力端子（−）には、抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃが与えられる。誤差増幅回路３０ｃの２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、オペアンプ１５ａの出力電圧ＳＳ１が入力される。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）以外の他の非反転入力端子（＋）には、基準電圧出力回路３２ｃから出力される出力電圧Ｖｒｅｆが入力されることになる。
【０１３３】
最初は、出力電圧ＳＳ１が基準電圧出力回路３２ｃの出力電圧Ｖｒｅｆよりも低い。このため、誤差増幅器３０ｃは、出力電圧ＳＳ１と抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃとの差分（＝ＳＳ１−Ｖｃ）を電圧増幅した電圧を出力する。
【０１３４】
ここで、出力電圧ＳＳ１が基準電圧出力回路３２ｃの出力電圧Ｖｒｅｆに近づくほど、誤差増幅器３０ｃの出力電圧は、徐々に小さくなる。これに伴い、ゲート駆動回路３５ｃは、トランジスタ３６ｃのゲート端子に与える電圧を大きくする。したがって、トランジスタ３６ｃのオン抵抗が徐々に大きくなる。よって、出力電圧ＳＳ１の上昇に伴って、平滑コンデンサ３９ａからトランジスタ３６ｃを通して平滑コンデンサ３９ｃに流れる電流が減少する。したがって、平滑コンデンサ３９ｃの両端子間電圧から出力される電源電圧Ｖｏｕｔ３は、時間経過に伴って徐々に上昇する。そして、抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃが時間経過に伴って上昇する。
【０１３５】
その後、図１０（ｂ）中タイミングＴｓｓ１にて、電源電圧Ｖｏｕｔ３がその目標値と同一になると、抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃは基準電圧Ｖｒｅｆと同一になる。このとき、出力電圧ＳＳ１が基準電圧Ｖｒｅｆと同一になる。
【０１３６】
次に、出力電圧ＳＳ１が基準電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ｃは、出力電圧ＳＳ１に代わる基準電圧Ｖｒｅｆと抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃとの差分（＝Ｖｒｅｆ−Ｖｃ）を電圧増幅した電圧を出力する。すると、ゲート駆動回路３５ｃは、誤差増幅器３０ｃの出力電圧に基づいてトランジスタ３６ｃを制御する。
【０１３７】
具体的には、差分（＝Ｖｒｅｆ−Ｖｃ）が大きくなり、誤差増幅器３０ｃの出力電圧が大きくなると、ゲート駆動回路３５ｃは、トランジスタ３６ｃのゲート端子に与える電圧を小さくする。したがって、トランジスタ３６ｃのオン抵抗が小さくなるので、平滑コンデンサ３９ａからトランジスタ３６ｃを通して平滑コンデンサ３９ｃに流れる電流が増加する。一方、差分（＝Ｖｒｅｆ−Ｖｃ）が減少して、誤差増幅器３０ｃの出力電圧が小さくなると、ゲート駆動回路３５ｃは、トランジスタ３６ｃのゲート端子に与える電圧を大きくする。したがって、トランジスタ３６ｃのオン抵抗が大きくなるので、平滑コンデンサ３９ａからトランジスタ３６ｃを通して平滑コンデンサ３９ｃに流れる電流が減少する。
【０１３８】
このようにゲート駆動回路３５ｃがトランジスタ３６ｃを制御することにより、平滑コンデンサ３９ｃに流れる電流を制御することにより、平滑コンデンサ３９ｃの両端子間電圧から出力される電源電圧Ｖｏｕｔ３は、その目標値と同一値を維持することになる。
【０１３９】
以上により、出力電圧ＳＳ１が基準電圧Ｖｒｅｆよりも低いときには、ゲート駆動回路３５ｃが抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃと基準電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｃを制御することにより、電源電圧Ｖｏｕｔ３がその目標値に向けて時間経過に伴って徐々に上昇することになる。その後、出力電圧ＳＳ１が基準電圧Ｖｒｅｆよりも高くなると、ゲート駆動回路３５ｃが抵抗素子４０ｃ、４１ｃの間の共通接続端子の出力電圧Ｖｃと基準電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｃを制御することにより、電源電圧Ｖｏｕｔ３がその目標値と同一値になる。
【０１４０】
図１０（ａ）では、電源電圧Ｖｏｕｔ３は、時間に比例して大きくなり、その後電源電圧Ｖｏｕｔ３がその目標値と同一値になる例を示している。
【０１４１】
本実施形態の電源電圧Ｖｏｕｔ３の目標値は、電源電圧Ｖｏｕｔ１の目標値よりも小さく、かつ電源電圧Ｖｏｕｔ２の目標値よりも大きくなっている。
【０１４２】
また、電源制御回路２０Ｄの誤差増幅回路３０ｄの反転入力端子（−）には、抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄが与えられる。誤差増幅回路３０ｄの２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）には、抵抗素子１５ｂ、１５ｃの間の共通接続端子から出力電圧ＳＳ２が入力される。２つの非反転入力端子（＋）のうち一方の非反転入力端子（＋）以外の他の非反転入力端子（＋）には、基準電圧出力回路３２ｄから出力される基準電圧Ｖｒｅｆが入力される。
【０１４３】
最初は、出力電圧ＳＳ２が基準電圧出力回路３２ｄの出力電圧Ｖｒｅｆよりも低くなる。このため、誤差増幅器３０ｄは、出力電圧ＳＳ２と抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄとの差分（＝ＳＳ１−Ｖｄ）を電圧増幅した電圧を出力する。
【０１４４】
ここで、出力電圧ＳＳ２が基準電圧出力回路３２ｄの出力電圧Ｖｒｅｆに近づくほど、誤差増幅器３０ｄの出力電圧は、徐々に小さくなる。これに伴い、ゲート駆動回路３５ｄは、トランジスタ３６ｄのゲート端子に与える電圧を大きくする。したがって、トランジスタ３６ｄのオン抵抗が徐々に大きくなる。よって、出力電圧ＳＳ２の上昇に伴って、平滑コンデンサ３９ｂからトランジスタ３６ｄを通して平滑コンデンサ３９ｄに流れる電流が減少する。したがって、平滑コンデンサ３９ｄの両端子間電圧から出力される電源電圧Ｖｏｕｔ４は、時間経過に伴って徐々に上昇する。そして、抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄが時間経過に伴って上昇する。
【０１４５】
その後、図１０（ｂ）中タイミングＴｓｓ２にて、電源電圧Ｖｏｕｔ４がその目標値と同一になると、抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄは基準電圧Ｖｒｅｆと同一になる。このとき、出力電圧ＳＳ２が基準電圧Ｖｒｅｆと同一になる。
【０１４６】
次に、出力電圧ＳＳ２が基準電圧Ｖｒｅｆよりも大きくなると、誤差増幅器３０ｄは、出力電圧ＳＳ２に代わる基準電圧Ｖｒｅｆと抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄとの差分（＝Ｖｄ−Ｖｒｅｆ）を電圧増幅した電圧を出力する。すると、ゲート駆動回路３５ｄは、誤差増幅器３０ｄの出力電圧に応じてトランジスタ３６ｄを制御する。
【０１４７】
具体的には、差分（＝Ｖｒｅｆ−Ｖｄ）が大きくなり、誤差増幅器３０ｄの出力電圧が大きくなると、ゲート駆動回路３５ｄは、トランジスタ３６ｄのゲート端子に与える電圧を小さくする。したがって、トランジスタ３６ｄのオン抵抗が小さくなるので、平滑コンデンサ３９ｂからトランジスタ３６ｄを通して平滑コンデンサ３９ｄに流れる電流が増加する。一方、差分（＝Ｖｒｅｆ−Ｖｄ）が減少して、誤差増幅器３０ｄの出力電圧が小さくなると、ゲート駆動回路３５ｄは、トランジスタ３６ｄのゲート端子に与える電圧を大きくする。したがって、トランジスタ３６ｄのオン抵抗が大きくなるので、平滑コンデンサ３９ｂからトランジスタ３６ｄを通して平滑コンデンサ３９ｄに流れる電流が減少する。
【０１４８】
このようにゲート駆動回路３５ｄがトランジスタ３６ｄを制御することにより、平滑コンデンサ３９ｄの両端子間電圧から出力される電源電圧Ｖｏｕｔ４は、その目標値と同一値を維持することになる。
【０１４９】
以上により、出力電圧ＳＳ２が基準電圧Ｖｒｅｆよりも低いときには、ゲート駆動回路３５ｄが抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄと基準電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｄを制御することにより、電源電圧Ｖｏｕｔ４がその目標値に向けて時間経過に伴って徐々に上昇することになる。その後、出力電圧ＳＳ２が基準電圧Ｖｒｅｆよりも高くなると、ゲート駆動回路３５ｄが抵抗素子４０ｄ、４１ｄの間の共通接続端子の出力電圧Ｖｄと基準電圧Ｖｒｅｆとの差分を小さくするようにトランジスタ３６ｄを制御することにより、電源電圧Ｖｏｕｔ４がその目標値と同一値になる。
【０１５０】
図１０（ａ）では、電源電圧Ｖｏｕｔ４は、時間に比例して大きくなり、その後電源電圧Ｖｏｕｔ４がその目標値と同一値になる例を示している。
【０１５１】
本実施形態の電源電圧Ｖｏｕｔ４の目標値は、電源電圧Ｖｏｕｔ２の目標値よりも小さくなっている。このため、電源制御回路２０Ａ、２０Ｂ、２０Ｃ、２０Ｄが同時に起動して、電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４の出力を同時に開始するときには、図１０（ｂ）に示すように、電源電圧Ｖｏｕｔ１＞電源電圧Ｖｏｕｔ３＞電源電圧Ｖｏｕｔ２＞電源電圧Ｖｏｕｔ４の関係になる。
【０１５２】
ここで、図９のシーケンス制御回路２１を用いてない場合において、ゲート駆動回路３５ｃを起動させるのに必要な最低電源電圧Ｖｔｈ１が、ゲート駆動回路３５ｄを起動させるのに必要な最低電源電圧Ｖｔｈ２に比べて高い場合には（Ｖｔｈ１＞Ｖｔｈ２）、図１１（ａ）、（ｂ）に示すように、電源電圧Ｖｏｕｔ４の立ち上がり開始時期ｔ２よりも、電源電圧Ｖｏｕｔ３の立ち上がり開始時期ｔ１の方が後となり、電源電圧Ｖｏｕｔ３が電源電圧Ｖｏｕｔ４よりも低くなるタイミングが生じることになる。
【０１５３】
これに対して、本実施形態では、電源電圧Ｖｏｕｔ３が電源電圧Ｖｏｕｔ２よりも低いときには、抵抗素子２３ａ、２３ｂの共通接続端子の出力電圧は、抵抗素子２２ａ、２２ｂの共通接続端子の出力電圧よりも低くなる。このため、コンパレータ２５の出力信号レベルはハイレベルになる。よって、トランジスタ２４はコンパレータ２５の出力信号に基づいてオンするので、誤差増幅回路３０ｄの出力端子とグランドとの間がトランジスタ２４を介して接続される。このため、ゲート駆動回路３５ｄには、零ボルトの電圧が与えられる。したがって、ゲート駆動回路３５ｄがトランジスタ３６ｄをオフすることになる。
【０１５４】
その後、電源電圧Ｖｏｕｔ３が電源電圧Ｖｏｕｔ２よりも高くなると、抵抗素子２３ａ、２３ｂの共通接続端子の出力電圧は、抵抗素子２２ａ、２２ｂの共通接続端子の出力電圧よりも高くなる。このため、コンパレータ２５の出力信号レベルはハイレベルからローレベルに変化する。よって、トランジスタ２４はコンパレータ２５の出力信号に基づいてオフするので、誤差増幅回路３０ｄの出力端子とグランドとの間が開放される。このため、ゲート駆動回路３５ｄには、誤差増幅回路３０ｄの出力電圧が与えられる。したがって、ゲート駆動回路３５ｄによるトランジスタ３６ｄの制御を開始する。このことにより、平滑コンデンサ３９ｂからトランジスタ３６ｄを通して平滑コンデンサ３９ｄへの充電が開始されて、平滑コンデンサ３９ｄの両端子間からの電源電圧Ｖｏｕｔ４の出力が開始される。
【０１５５】
以上説明した本実施形態によれば、多出力電源装置１Ｂは電源制御回路２０Ａ、２０Ｂに対して電源制御回路２０Ｃ、２０Ｄを追加した構成になっている。したがって、電源制御回路２０Ｃによって出力電圧ＳＳ１に応じて電源電圧Ｖｏｕｔ３を出力させることができるとともに、電源制御回路２０Ｄによって出力電圧ＳＳ２に応じて電源電圧Ｖｏｕｔ４を出力させることができる
本実施形態では、シーケンス制御回路２１を用いているので、電源電圧Ｖｏｕｔ３が電源電圧Ｖｏｕｔ２よりも高くなると、シーケンス制御回路２１によってゲート駆動回路３５ｄによるトランジスタ３６ｄの制御を開始して、電源電圧Ｖｏｕｔ４の立ち上がりが開始される。このため、電源電圧Ｖｏｕｔ４が電源電圧Ｖｏｕｔ３よりも高くなることを未然に避けることが可能になる。
【０１５６】
（他の実施形態）
上述の第１実施形態では、コンデンサ１０の両端子間電圧に応じて２つの出力電圧ＳＳ１、ＳＳ２を生成し、これら出力電圧ＳＳ１、ＳＳ２に応じて２つの電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２を出力する多出力電源装置１について説明したが、これに代えて、コンデンサ１０の両端子間電圧に応じて３つ以上の出力電圧ＳＳ１、ＳＳ２、・・・ＳＳＮを生成し、これら出力電圧ＳＳ１、ＳＳ２・・・ＳＳＮに応じて３つ以上の電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２・・・ＶｏｕｔＮを出力するようにしてもよい。なお、Ｎは３以上の整数である。
【０１５７】
上述の第１、第２、第３の実施形態では、スイッチＳＷとして、他の制御装置からの制御信号に基づいて定電流電源２とオペアンプ１５の非反転入力端子（＋）との間を接続、或いは開放するものについて説明したが、これに代えて、スイッチＳＷとして、使用者の作動によって定電流電源２とオペアンプ１５の非反転入力端子（＋）との間を接続、或いは開放するものを用いてもよい。
【０１５８】
上述の第１実施形態では、抵抗素子１５ｂ、１５ｃを用いてオペアンプ１５ａの電圧増幅率Ａを設定した例について説明したが、これに代えて、抵抗素子１５ｂ、１５ｃを削除してオペアンプ１５ａの電圧増幅率Ａを１とし、オペアンプ１５ａをボルテージホローワとして作動させるようにしてもよい。
【０１５９】
上述の第２実施形態では、オペアンプ１５ａをボルテージホローワ回路として作動させる例について説明したが、これに代えて、オペアンプ１５ａとしては、コンデンサ１０の両端子間電圧を１よりも大きい電圧増幅率で増幅させるように構成してもよい。
【０１６０】
上述の第２実施形態では、上述の第１実施形態における電源制御回路２０Ａ、２０Ｂの電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２に応じて電源電圧Ｖｏｕｔ３、Ｖｏｕｔ４を出力する電源制御回路２０Ｃ、２０Ｄを電源制御回路２０Ａ、２０Ｂに追加した例について説明したが、これに代えて、上述の第２実施形態における電源制御回路２０Ａ、２０Ｂの電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２に応じて電源電圧Ｖｏｕｔ３、Ｖｏｕｔ４を出力する電源制御回路２０Ｃ、２０Ｄを電源制御回路２０Ａ、２０Ｂに追加してもよい。
【０１６１】
上述の第３実施形態では、電源電圧Ｖｏｕｔ１が目標値に到達するタイミング後に、電源電圧Ｖｏｕｔ２が目標値に到達するようにした例について説明したが、これに限らず、電源電圧Ｖｏｕｔ１が目標値に到達したタイミング前において、電源電圧Ｖｏｕｔ２がその目標値に到達するようにしてもよい。或いは、電源電圧Ｖｏｕｔ１が目標値に到達したタイミングと同一タイミングにおいて、電源電圧Ｖｏｕｔ２が目標値に到達するようにしてもよい。
【０１６２】
上述の第１、第２、第３実施形態では、トランジスタ３６ａ、３６ｂとしてはｐＭＯＳトランジスタを用いた例について説明したが、これに限らず、ｎＭＯＳトランジスタ、ＩＧＢＴ、バイポーラトランジスタなどの各種の半導体スイッチを用いてもよい。
【０１６３】
上述の第３実施形態のトランジスタ３６ｃ、３６ｄにおいても、トランジスタ３６ａ、３６ｂと同様に、ｐＭＯＳトランジスタ以外の各種の半導体スイッチを用いてもよい。
【０１６４】
上述の第３実施形態では、電源電圧Ｖｏｕｔ１、Ｖｏｕｔ２がそれぞれ同一のタイミングで立ち上がる例について説明したが、これに代えて、本実施形態では、電源電圧Ｖｏｕｔ１が立ち上がるタイミングの後で電源電圧Ｖｏｕｔ２が立ち上がるようにしてもよい。
【符号の説明】
【０１６５】
１ 多出力電源装置
１Ａ 多出力電源装置
１Ｂ 多出力電源装置
１０ コンデンサ（ソフトスタート用コンデンサ）
１３ 定電流電源
１５ 増幅回路
１５ａ オペアンプ
１５ｂ 抵抗素子
１５ｃ 抵抗素子
１５ｆ 定電流電源
１５ｅ オペアンプ
１６ コンパレータ
１７ 抵抗素子
１８ 基準電圧出力回路
２０Ａ 電源制御回路（第１の電源制御回路）
２０Ｂ 電源制御回路（第２の電源制御回路）
２０Ｃ 電源制御回路（第３の電源制御回路）
２０Ｄ 電源制御回路（第４の電源制御回路）
２１ シーケンス制御回路
２２ａ 抵抗素子
２２ｂ 抵抗素子
２３ａ 抵抗素子
２３ｂ 抵抗素子
２４ トランジスタ
２５ コンパレータ
３０ａ 誤差増幅回路
３０ｂ 誤差増幅回路
３０ｃ 誤差増幅回路
３０ｄ 誤差増幅回路
３２ａ 基準電圧出力回路
３２ｂ 基準電圧出力回路
３２ｃ 基準電圧出力回路
３２ｄ 基準電圧出力回路
３３ａ 三角波発生回路
３３ｂ 三角波発生回路
３４ａ コンパレータ
３４ｂ コンパレータ
３５ａ ゲート駆動回路（第１の駆動回路）
３５ｂ ゲート駆動回路（第２の駆動回路）
３５ｃ ゲート駆動回路（第３の駆動回路）
３５ｄ ゲート駆動回路（第４の駆動回路）
３６ａ トランジスタ（第１のトランジスタ）
３６ｂ トランジスタ（第２のトランジスタ）
３６ｃ トランジスタ（第３のトランジスタ）
３６ｄ トランジスタ（第４のトランジスタ）
３７ａ ツェナーダイオード（第１のダイオード）
３７ｂ ツェナーダイオード（第２のダイオード）
３８ａ リアクトル（第１のリアクトル）
３８ｂ リアクトル（第２のリアクトル）
３９ａ コンデンサ（第１の平滑コンデンサ）
３９ｂ コンデンサ（第２の平滑コンデンサ）
３９ｃ コンデンサ（第３の平滑コンデンサ）
３９ｄ コンデンサ（第４の平滑コンデンサ）
４０ａ 抵抗素子
４１ａ 抵抗素子
４０ｂ 抵抗素子
４１ｂ 抵抗素子
４０ｃ 抵抗素子
４１ｃ 抵抗素子
４０ｄ 抵抗素子
４１ｄ 抵抗素子
ＳＳ１ 出力電圧（第１の出力電圧）
ＳＳ２ 出力電圧（第１の出力電圧）
Ｖｏｕｔ１ 電源電圧（第１の電源電圧）
Ｖｏｕｔ２ 電源電圧（第２の電源電圧）
Ｖｏｕｔ３ 電源電圧（第３の電源電圧）
Ｖｏｕｔ４ 電源電圧（第４の電源電圧）
ＳＷ スイッチ
ＳＷａ スイッチ
【特許請求の範囲】
【請求項１】
第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）をそれぞれ出力する第１、第２の電源制御回路（２０Ａ、２０Ｂ）を備える多出力電源装置であって、
定電流電源（１３）から流れる一定電流によって充電されるソフトスタート用コンデンサ（１０）と、
前記ソフトスタート用コンデンサ（１０）の両電極間電圧に基づき、第１の出力電圧（ＳＳ１）とこの第１の出力電圧よりも低い第２の出力電圧（ＳＳ２）とをそれぞれ出力するもので、前記定電流電源（１３）からの充電に伴う前記ソフトスタート用コンデンサの両電極間電圧の立ち上がり時にて前記第１、第２の出力電圧（ＳＳ１、ＳＳ２）がそれぞれ徐々に上昇するように構成される電圧出力回路（１５、１５Ａ）とを備え、
前記第２の電源制御回路（２０Ｂ）は、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第２の電源電圧（Ｖｏｕｔ２）がその目標値に向けて上昇するように構成され、
前記第１の電源制御回路（２０Ａ）は、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第１の電源電圧（Ｖｏｕｔ１）がその目標値に向けて上昇し、かつ前記第１の電源電圧（Ｖｏｕｔ１）の目標値が前記第２の電源電圧（Ｖｏｕｔ２）の目標値よりも高い目標値に設定されるように構成されていることを特徴とする多出力電源装置。
【請求項２】
前記電圧出力回路（１５）は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第１の出力電圧（ＳＳ１）として出力し、前記第１の出力電圧（ＳＳ１）を第１、第２の抵抗素子（１５ｂ、１５ｃ）により分圧した分圧電圧を前記第２の出力電圧（ＳＳ２）として出力することを特徴とする請求項１に記載の多出力電源装置。
【請求項３】
前記電圧出力回路（１５Ａ）は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第１の出力電圧（ＳＳ１）として出力し、前記第１の出力電圧（ＳＳ１）が閾値以上になったときに、前記第１の出力電圧（ＳＳ１）よりも所定値小さい前記第２の出力電圧（ＳＳ２）の出力を開始することを特徴とする請求項１に記載の多出力電源装置。
【請求項４】
前記第１の電源制御回路（２０Ａ）は、電源（Ｖｉｎ）とグランドとの間に配置される第１の平滑コンデンサ（３９ａ）と、前記電源と前記第１の平滑コンデンサとの間に配置される第１のリアクトル（３８ａ）と、前記電源と前記第１のリアクトルとの間に配置される第１のトランジスタ（３６ａ）と、前記第１のリアクトルと前記第１のトランジスタとの間の共通接続端子とグランドとの間に配置される第１のダイオード（３７ａ）と、前記第１のトランジスタをスイッチングする第１の駆動回路（３５ａ）と、前記第１の平滑コンデンサ（３９ａ）の両端子間に直列接続される第１、第２の抵抗素子（４０ａ、４１ａ）とを備え、
前記第１の駆動回路（３５ａ）が前記第１のトランジスタ（３６ａ）をオンするときには、前記電源から電流を前記第１のトランジスタおよび前記第１のリアクトル（３８ａ）を通して前記第１の平滑コンデンサ（３９ａ）に流して前記第１の平滑コンデンサにエネルギを蓄え、前記第１の駆動回路（３５ａ）が前記第１のトランジスタをオフするときには、前記第１のリアクトルから電流を前記第１の平滑コンデンサを通して前記第１のダイオード（３７ａ）に流して前記第１の平滑コンデンサにエネルギを蓄え、
前記第１の出力電圧（ＳＳ１）が第１の基準電圧（Ｖｒｅｆ）に一致したときに、前記第１の電源電圧（Ｖｏｕｔ１）がその目標値と同一になるようになっており、
前記第１、第２の抵抗素子（４０ａ、４１ａ）の間の共通接続端子の出力電圧（Ｖａ）と前記第１の出力電圧（ＳＳ１）との差分に基づいて前記第１、第２の抵抗素子の間の共通接続端子の出力電圧（Ｖａ）を前記第１の基準電圧（Ｖｒｅｆ）に近づけるように前記第１の駆動回路（３５ａ）が前記第１のトランジスタを制御することにより、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第１の電源電圧（Ｖｏｕｔ１）がその目標値に向けて上昇するようになっていることを特徴とする請求項２または３に記載の多出力電源装置。
【請求項５】
前記第２の電源制御回路（２０Ｂ）は、前記電源とグランドと間に配置される第２の平滑コンデンサ（３９ｂ）と、前記電源と前記第２の平滑コンデンサ（３９ｂ）との間に配置される第２のリアクトル（３８ｂ）と、前記電源と前記第２のリアクトルとの間に配置される第２のトランジスタ（３６ｂ）と、前記第２のリアクトルと前記第２のトランジスタとの間の共通接続端子とグランドとの間に配置される第２のダイオード（３７ｂ）と、前記第２のトランジスタをスイッチングする第２の駆動回路（３５ｂ）と、前記第２の平滑コンデンサ（３９ｂ）の両端子間に直列接続される第３、第４の抵抗素子（４０ｂ、４１ｂ）とを備え、
前記第２の駆動回路（３５ｂ）が前記第２のトランジスタ（３６ｂ）をオンするときには、前記電源から電流を前記第２のトランジスタおよび前記第２のリアクトルを通して前記第２の平滑コンデンサに流して前記第２の平滑コンデンサ（３９ｂ）にエネルギを蓄え、前記第２の駆動回路が前記第２のトランジスタをオフするときには、前記第２のリアクトルから電流を前記第２の平滑コンデンサを通して前記第２のダイオードに流して前記第２の平滑コンデンサ（３９ｂ）にエネルギを蓄え、
前記第２の出力電圧（ＳＳ２）が第２の基準電圧（Ｖｒｅｆ）に一致したときに、前記第２の電源電圧（Ｖｏｕｔ２）がその目標値と同一になるようになっており、
前記第３、第４の抵抗素子（４０ｂ、４１ｂ）の間の共通接続端子の出力電圧（Ｖｂ）と前記第２の出力電圧（ＳＳ２）との差分に基づいて前記第３、第４の抵抗素子の間の共通接続端子の出力電圧（Ｖｂ）を前記第２の基準電圧（Ｖｒｅｆ）に近づけるように前記第２の駆動回路（３５ｂ）が前記第２のトランジスタを制御することにより、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第２の電源電圧（Ｖｏｕｔ２）がその目標値に向けて上昇するようになっていることを特徴とする請求項４に記載の多出力電源装置。
【請求項６】
前記電源とグランドとの間で前記第１の平滑コンデンサ（３９ａ）に並列に配置される第３の平滑コンデンサ（３９ｃ）と、前記第１の平滑コンデンサ（３９ａ）から前記第３の平滑コンデンサ（３９ｃ）に流れる電流を制御する第３のトランジスタ（３６ｃ）と、前記第３のトランジスタ（３６ｃ）を制御する第３の駆動回路（３５ｃ）と、前記第３の平滑コンデンサ（３９ｃ）の両端子間に直列接続される第５、第６の抵抗素子（４０ｃ、４１ｃ）とを備え、前記第３の平滑コンデンサ（３９ｃ）の両電極間電圧を前記第３の電源電圧（Ｖｏｕｔ３）として出力する第３の電源制御回路（２０Ｃ）を備え、
前記第１の出力電圧（ＳＳ１）が第３の基準電圧（Ｖｒｅｆ）に一致したときに、前記第３の電源電圧（Ｖｏｕｔ３）がその目標値と同一になるようになっており、
前記第５、第６の抵抗素子（４０ｃ、４１ｃ）の間の共通接続端子の出力電圧（Ｖｃ）と前記第１の出力電圧（ＳＳ１）との差分に基づいて前記第５、第６の抵抗素子の間の共通接続端子の出力電圧（Ｖｃ）を前記第３の基準電圧（Ｖｒｅｆ）に近づけるように前記第３の駆動回路（３５ｃ）が前記第３のトランジスタを制御することにより、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第３の電源電圧（Ｖｏｕｔ３）がその目標値に向けて上昇するようになっていることを特徴とする請求項５に記載の多出力電源装置。
【請求項７】
前記電源とグランドとの間で前記第２の平滑コンデンサ（３９ｂ）に並列に配置される第４の平滑コンデンサ（３９ｄ）と、前記第２の平滑コンデンサ（３９ｂ）から前記第４の平滑コンデンサ（３９ｄ）に流れる電流を制御する第４のトランジスタ（３６ｄ）と、前記第４のトランジスタを制御する第４の駆動回路（３５ｄ）と、前記第４の平滑コンデンサ（３９ｄ）の両端子間に直列接続される第７、第８の抵抗素子（４０ｄ、４１ｄ）とを備え、前記第４の平滑コンデンサ（３９ｄ）の両電極間電圧を前記第４の電源電圧（Ｖｏｕｔ４）として出力する第４の電源制御回路（２０Ｄ）を備え、
前記第２の出力電圧（ＳＳ２）が第４の基準電圧（Ｖｒｅｆ）に一致したときに、前記第４の電源電圧（Ｖｏｕｔ４）がその目標値と同一になるようになっており、
前記第７、第８の抵抗素子（４０ｄ、４１ｄ）の間の共通接続端子の出力電圧（Ｖｄ）と前記第２の出力電圧（ＳＳ２）との差分に基づいて前記第７、第８の抵抗素子の間の共通接続端子の出力電圧（Ｖｄ）を前記第４の基準電圧（Ｖｒｅｆ）に近づけるように前記第４の駆動回路（３５ｄ）が前記第４のトランジスタを制御することにより、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第４の電源電圧（Ｖｏｕｔ４）がその目標値に向けて上昇するようになっていることを特徴とする請求項６に記載の多出力電源装置。
【請求項８】
前記第３の電源電圧（Ｖｏｕｔ３）が前記第２の電源電圧（Ｖｏｕｔ２）よりも大きくなったときに、前記第４の電源制御回路（２０Ｄ）を制御して前記第４の電源電圧（Ｖｏｕｔ４）の出力を開始させるシーケンス制御回路（２１）を備えることを特徴とする請求項７に記載の多出力電源装置。
【請求項１】
第１、第２の電源電圧（Ｖｏｕｔ１、Ｖｏｕｔ２）をそれぞれ出力する第１、第２の電源制御回路（２０Ａ、２０Ｂ）を備える多出力電源装置であって、
定電流電源（１３）から流れる一定電流によって充電されるソフトスタート用コンデンサ（１０）と、
前記ソフトスタート用コンデンサ（１０）の両電極間電圧に基づき、第１の出力電圧（ＳＳ１）とこの第１の出力電圧よりも低い第２の出力電圧（ＳＳ２）とをそれぞれ出力するもので、前記定電流電源（１３）からの充電に伴う前記ソフトスタート用コンデンサの両電極間電圧の立ち上がり時にて前記第１、第２の出力電圧（ＳＳ１、ＳＳ２）がそれぞれ徐々に上昇するように構成される電圧出力回路（１５、１５Ａ）とを備え、
前記第２の電源制御回路（２０Ｂ）は、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第２の電源電圧（Ｖｏｕｔ２）がその目標値に向けて上昇するように構成され、
前記第１の電源制御回路（２０Ａ）は、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第１の電源電圧（Ｖｏｕｔ１）がその目標値に向けて上昇し、かつ前記第１の電源電圧（Ｖｏｕｔ１）の目標値が前記第２の電源電圧（Ｖｏｕｔ２）の目標値よりも高い目標値に設定されるように構成されていることを特徴とする多出力電源装置。
【請求項２】
前記電圧出力回路（１５）は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第１の出力電圧（ＳＳ１）として出力し、前記第１の出力電圧（ＳＳ１）を第１、第２の抵抗素子（１５ｂ、１５ｃ）により分圧した分圧電圧を前記第２の出力電圧（ＳＳ２）として出力することを特徴とする請求項１に記載の多出力電源装置。
【請求項３】
前記電圧出力回路（１５Ａ）は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第１の出力電圧（ＳＳ１）として出力し、前記第１の出力電圧（ＳＳ１）が閾値以上になったときに、前記第１の出力電圧（ＳＳ１）よりも所定値小さい前記第２の出力電圧（ＳＳ２）の出力を開始することを特徴とする請求項１に記載の多出力電源装置。
【請求項４】
前記第１の電源制御回路（２０Ａ）は、電源（Ｖｉｎ）とグランドとの間に配置される第１の平滑コンデンサ（３９ａ）と、前記電源と前記第１の平滑コンデンサとの間に配置される第１のリアクトル（３８ａ）と、前記電源と前記第１のリアクトルとの間に配置される第１のトランジスタ（３６ａ）と、前記第１のリアクトルと前記第１のトランジスタとの間の共通接続端子とグランドとの間に配置される第１のダイオード（３７ａ）と、前記第１のトランジスタをスイッチングする第１の駆動回路（３５ａ）と、前記第１の平滑コンデンサ（３９ａ）の両端子間に直列接続される第１、第２の抵抗素子（４０ａ、４１ａ）とを備え、
前記第１の駆動回路（３５ａ）が前記第１のトランジスタ（３６ａ）をオンするときには、前記電源から電流を前記第１のトランジスタおよび前記第１のリアクトル（３８ａ）を通して前記第１の平滑コンデンサ（３９ａ）に流して前記第１の平滑コンデンサにエネルギを蓄え、前記第１の駆動回路（３５ａ）が前記第１のトランジスタをオフするときには、前記第１のリアクトルから電流を前記第１の平滑コンデンサを通して前記第１のダイオード（３７ａ）に流して前記第１の平滑コンデンサにエネルギを蓄え、
前記第１の出力電圧（ＳＳ１）が第１の基準電圧（Ｖｒｅｆ）に一致したときに、前記第１の電源電圧（Ｖｏｕｔ１）がその目標値と同一になるようになっており、
前記第１、第２の抵抗素子（４０ａ、４１ａ）の間の共通接続端子の出力電圧（Ｖａ）と前記第１の出力電圧（ＳＳ１）との差分に基づいて前記第１、第２の抵抗素子の間の共通接続端子の出力電圧（Ｖａ）を前記第１の基準電圧（Ｖｒｅｆ）に近づけるように前記第１の駆動回路（３５ａ）が前記第１のトランジスタを制御することにより、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第１の電源電圧（Ｖｏｕｔ１）がその目標値に向けて上昇するようになっていることを特徴とする請求項２または３に記載の多出力電源装置。
【請求項５】
前記第２の電源制御回路（２０Ｂ）は、前記電源とグランドと間に配置される第２の平滑コンデンサ（３９ｂ）と、前記電源と前記第２の平滑コンデンサ（３９ｂ）との間に配置される第２のリアクトル（３８ｂ）と、前記電源と前記第２のリアクトルとの間に配置される第２のトランジスタ（３６ｂ）と、前記第２のリアクトルと前記第２のトランジスタとの間の共通接続端子とグランドとの間に配置される第２のダイオード（３７ｂ）と、前記第２のトランジスタをスイッチングする第２の駆動回路（３５ｂ）と、前記第２の平滑コンデンサ（３９ｂ）の両端子間に直列接続される第３、第４の抵抗素子（４０ｂ、４１ｂ）とを備え、
前記第２の駆動回路（３５ｂ）が前記第２のトランジスタ（３６ｂ）をオンするときには、前記電源から電流を前記第２のトランジスタおよび前記第２のリアクトルを通して前記第２の平滑コンデンサに流して前記第２の平滑コンデンサ（３９ｂ）にエネルギを蓄え、前記第２の駆動回路が前記第２のトランジスタをオフするときには、前記第２のリアクトルから電流を前記第２の平滑コンデンサを通して前記第２のダイオードに流して前記第２の平滑コンデンサ（３９ｂ）にエネルギを蓄え、
前記第２の出力電圧（ＳＳ２）が第２の基準電圧（Ｖｒｅｆ）に一致したときに、前記第２の電源電圧（Ｖｏｕｔ２）がその目標値と同一になるようになっており、
前記第３、第４の抵抗素子（４０ｂ、４１ｂ）の間の共通接続端子の出力電圧（Ｖｂ）と前記第２の出力電圧（ＳＳ２）との差分に基づいて前記第３、第４の抵抗素子の間の共通接続端子の出力電圧（Ｖｂ）を前記第２の基準電圧（Ｖｒｅｆ）に近づけるように前記第２の駆動回路（３５ｂ）が前記第２のトランジスタを制御することにより、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第２の電源電圧（Ｖｏｕｔ２）がその目標値に向けて上昇するようになっていることを特徴とする請求項４に記載の多出力電源装置。
【請求項６】
前記電源とグランドとの間で前記第１の平滑コンデンサ（３９ａ）に並列に配置される第３の平滑コンデンサ（３９ｃ）と、前記第１の平滑コンデンサ（３９ａ）から前記第３の平滑コンデンサ（３９ｃ）に流れる電流を制御する第３のトランジスタ（３６ｃ）と、前記第３のトランジスタ（３６ｃ）を制御する第３の駆動回路（３５ｃ）と、前記第３の平滑コンデンサ（３９ｃ）の両端子間に直列接続される第５、第６の抵抗素子（４０ｃ、４１ｃ）とを備え、前記第３の平滑コンデンサ（３９ｃ）の両電極間電圧を前記第３の電源電圧（Ｖｏｕｔ３）として出力する第３の電源制御回路（２０Ｃ）を備え、
前記第１の出力電圧（ＳＳ１）が第３の基準電圧（Ｖｒｅｆ）に一致したときに、前記第３の電源電圧（Ｖｏｕｔ３）がその目標値と同一になるようになっており、
前記第５、第６の抵抗素子（４０ｃ、４１ｃ）の間の共通接続端子の出力電圧（Ｖｃ）と前記第１の出力電圧（ＳＳ１）との差分に基づいて前記第５、第６の抵抗素子の間の共通接続端子の出力電圧（Ｖｃ）を前記第３の基準電圧（Ｖｒｅｆ）に近づけるように前記第３の駆動回路（３５ｃ）が前記第３のトランジスタを制御することにより、前記第１の出力電圧（ＳＳ１）の上昇に伴って前記第３の電源電圧（Ｖｏｕｔ３）がその目標値に向けて上昇するようになっていることを特徴とする請求項５に記載の多出力電源装置。
【請求項７】
前記電源とグランドとの間で前記第２の平滑コンデンサ（３９ｂ）に並列に配置される第４の平滑コンデンサ（３９ｄ）と、前記第２の平滑コンデンサ（３９ｂ）から前記第４の平滑コンデンサ（３９ｄ）に流れる電流を制御する第４のトランジスタ（３６ｄ）と、前記第４のトランジスタを制御する第４の駆動回路（３５ｄ）と、前記第４の平滑コンデンサ（３９ｄ）の両端子間に直列接続される第７、第８の抵抗素子（４０ｄ、４１ｄ）とを備え、前記第４の平滑コンデンサ（３９ｄ）の両電極間電圧を前記第４の電源電圧（Ｖｏｕｔ４）として出力する第４の電源制御回路（２０Ｄ）を備え、
前記第２の出力電圧（ＳＳ２）が第４の基準電圧（Ｖｒｅｆ）に一致したときに、前記第４の電源電圧（Ｖｏｕｔ４）がその目標値と同一になるようになっており、
前記第７、第８の抵抗素子（４０ｄ、４１ｄ）の間の共通接続端子の出力電圧（Ｖｄ）と前記第２の出力電圧（ＳＳ２）との差分に基づいて前記第７、第８の抵抗素子の間の共通接続端子の出力電圧（Ｖｄ）を前記第４の基準電圧（Ｖｒｅｆ）に近づけるように前記第４の駆動回路（３５ｄ）が前記第４のトランジスタを制御することにより、前記第２の出力電圧（ＳＳ２）の上昇に伴って前記第４の電源電圧（Ｖｏｕｔ４）がその目標値に向けて上昇するようになっていることを特徴とする請求項６に記載の多出力電源装置。
【請求項８】
前記第３の電源電圧（Ｖｏｕｔ３）が前記第２の電源電圧（Ｖｏｕｔ２）よりも大きくなったときに、前記第４の電源制御回路（２０Ｄ）を制御して前記第４の電源電圧（Ｖｏｕｔ４）の出力を開始させるシーケンス制御回路（２１）を備えることを特徴とする請求項７に記載の多出力電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−７４６７２（Ｐ２０１３−７４６７２Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１０６７３（Ｐ２０１１−２１０６７３）
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]