多層配線基板と半導体チップの接続方法
接続不良が少なく、接続密度が高く、接続信頼性の高い多層配線基板と半導体チップの接続方法を提供すること。
【構成】 配線層を形成した基板上に、配線層を介してビアポストを形成した後、絶縁層によりビアポストを覆う。配線層およびビアポストの表面上には接着層である酸化銅（ＣｕＯ）の針状結晶が形成されている。次に、ビアポストの頭だしを行い、かつ絶縁層とビアポストの上端面とにより平坦面を形成する。さらに、同様な工程を繰り返して、多層配線基板を形成する。その後、絶縁層のエッチングを行うとともに、エッチングにより露出した部分の酸化銅（ＣｕＯ）の針状結晶が除去される。このため、ビアポストの一部が、露出する。この露出部がバンプ２９として機能する。そして、半導体チップと多層配線基板との接続を、半導体チップ３３上に形成されているパッドとバンプとを接続することにより行う。
【構成】 配線層を形成した基板上に、配線層を介してビアポストを形成した後、絶縁層によりビアポストを覆う。配線層およびビアポストの表面上には接着層である酸化銅（ＣｕＯ）の針状結晶が形成されている。次に、ビアポストの頭だしを行い、かつ絶縁層とビアポストの上端面とにより平坦面を形成する。さらに、同様な工程を繰り返して、多層配線基板を形成する。その後、絶縁層のエッチングを行うとともに、エッチングにより露出した部分の酸化銅（ＣｕＯ）の針状結晶が除去される。このため、ビアポストの一部が、露出する。この露出部がバンプ２９として機能する。そして、半導体チップと多層配線基板との接続を、半導体チップ３３上に形成されているパッドとバンプとを接続することにより行う。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、多層配線基板と半導体チップの接続方法に関する。
【０００２】
【従来の技術】従来、多層配線基板と半導体チップの接続は、バンプを介して行っている。例えば、多層配線基板において、絶縁層を介して積層する上下の配線層間の導通を絶縁層に形成される孔（ビアホールまたはヴィアホールとも称する。）を通して行う。このようにして配線層間の導通を行った後、最表層の配線にスパッタやめっき等でパッド層を形成する。その後、半田バンプ等が形成された半導体チップをフェイスダウン接続する。
【０００３】
【発明が解決しようとする課題】従来の多層配線基板と半導体チップの接続方法では、配線層に厚みがあるため、配線層上に形成される絶縁層の厚さに、ばらつきが生じる。このため、配線層が積層されるたびに、上側となる表面層（以下、最表層ともいう。）での平坦度が損なわれていく。そのため、素子を実装するとき、半導体チップに形成された半田バンプ等と最表層の配線に形成されたパッドとの間の距離が一定ではなくなり、従って、両者の間に接続不良が生じたりする。
【０００４】また、この接続不良を避けるために、半田を多量につけた半田バンプ等を半導体チップに形成すると、半田バンプの占有面積が広がるため接続密度が低下してしまう。
【０００５】また、半導体チップに形成された半田バンプ等と最表層の配線に形成されたパッドとの距離が一定ではないため、半田バンプとパッドとの接続部に応力が不均一に生じ、接続の信頼性が低下してしまう。
【０００６】従って、接続不良が少なく、接続密度が高く、接続信頼性の高い多層配線基板と半導体チップの接続方法が望まれていた。
【０００７】
【課題を解決するための手段】このため、この発明の多層配線基板と半導体チップとを接続すの１つの方法によれば、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）下層配線層とビアポストとを覆うように基板上に絶縁層を形成する工程と、（ｃ）絶縁層をその上面側から除去していってビアポストの上端面の頭出しを行い、続いてビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として基板表面と対向する平坦面を形成する工程と、（ｄ）平坦面上に上層配線層を形成する工程と、（ｅ）上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）および（ｃ）の工程を行う工程と、（ｇ）ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする。
【０００８】この接続方法の好適実施例では、少なくともビアポストの側面に、絶縁層との密着性を良くするための接着層を形成するのが良く、さらに残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも上層配線層を露出させることなく、エッチングした後、ビアポストの上端面と半導体チップ上の電極とを導体を介して接続するのが良い。
【０００９】また、多層配線基板と半導体チップとを接続すのもう１つの方法によれば、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）下層配線層とビアポストとを覆うように基板上に絶縁層を形成する工程と、（ｃ）絶縁層をその上面側から除去していってビアポストの上端面の頭出しを行い、続いてビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として基板表面と対向する平坦面を形成する工程と、（ｄ）平坦面上に上層配線層を形成する工程と、（ｅ）上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｃ）および（ｃ）の工程を行う工程と、（ｇ）残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも上層配線層を露出させることなく、エッチングする工程と、（ｈ）ビアポストの上端面と半導体チップ上の電極とを異方性導電性膜を介して接続する工程とを含むことを特徴とする。
【００１０】この接続方法の好適実施例では、最上層の配線層以外の配線層上に形成されたビアポストの側面に、絶縁層との密着性を良くするための接着層を形成するのが良い。
【００１１】
【作用】上述したこの発明の多層配線基板と半導体チップとの接続方法によれば、多層配線基板を形成するとき、同一の配線層上に設けられたビアポストの上端面を同一の高さで平坦化処理が行われている。従って、最上層の配線層に形成したビアポストの上端面間では高低差がないため、半導体チップの電極（パッド）位置に合わせた距離間隔でビアポストを設計通りに位置決め形成できる。また、この平坦化処理が施されたビアポストは、多層配線基板と半導体チップとを接続する場合、従来は半導体チップ側に設けていたバンプに代わるバンプとして機能させることができる。従って、半導体チップ上に形成されたパットと最上層の配線層上に設けられたバンプとの距離は一定となる。
【００１２】その結果、半導体チップを多層配線基板に実装するときの接続不良を低減することが可能となる。また、半導体チップ側にバンプを設ける必要がなく、ビアポスト自体をバンプとして利用できるので、半導体チップのパッド間距離、従ってビアポスト間距離の短縮を図ることができ、よって接続密度を高くすることも可能となる。さらに、接続信頼性の向上を図ることも可能になる。
【００１３】
【実施例】以下、図面を参照して、この発明の実施例を説明する。これら図面において、各構成成分は、この発明が理解できる程度に各構成成分の形状、大きさ、および配置関係を概略的に示してあるにすぎない。また、断面のハッチング等は一部分を除き省略する。
【００１４】図１（Ａ）〜（Ｃ）、図２（Ａ）〜（Ｅ）、図３（Ａ）および（Ｂ）は、第１実施例の接続方法を説明するための工程図であり、各工程段階での図は、断面切口を概略的に示す断面図で示してある。
【００１５】先ず、基板１１上に、下層配線層１３を形成する（図１（Ａ））。基板１１として、例えば、セラミックス基板やプリント配線基板などが用いられる。また、下層配線層１３は、例えば、銅（Ｃｕ）を用い、めっきによるウェットプロセスで形成される場合は、無電解めっき、ホトリソ工程、エッチング、電解めっきを経て作製される。また、スパッタなどのドライプロセスにより作製しても良い。
【００１６】次に、基板１１と下層配線層１３とを覆うように、例えば厚さ２５μｍの感光性レジスト（例えば、ヘキスト社製 ＬＰ−１０（商品名））を形成した後、感光性レジストのパターニングを行い、下層配線層１３上にビアポストを形成するための、例えば直径５０μｍの開口（ビアホールまたはヴィアホールとも称する。）１５を作製する（図１（Ｂ））。なお、図中１７はパターニング済み感光性レジスト膜を示す。
【００１７】次に、開口１５内に、例えば、銅（Ｃｕ）を用い、電解めっきを１〜２時間行うことにより直径５０μｍ、高さ２５μｍの第１ビアポスト１９を形成した後、パターニング済み感光性レジスト膜１７を除去する（図１（Ｃ））。パターニング済み感光性レジスト膜１７の除去は、例えばアセトンを用いたボイル洗浄やアセトンを用いた超音波洗浄により行う。
【００１８】次に、第１ビアポスト１９の表面および下層配線層１３の表面に第１絶縁層２３との密着性をよくするための接着層２１を形成する（図２（Ａ））。接着層２１は、例えばＢＯ処理液（エバラ電産製 エレクトロブライト＃４９９（商品名））を用いて、ＢＯ処理を行うことにより形成される。ＢＯ処理プロセスは、（１）アルカリ洗浄、（２）水洗、（３）中和、酸洗浄、（４）水洗、（５）ソフトエッチ、（６）水洗、（７）プリディップ、（８）ＢＯ処理、（９）水洗、（10）湯洗、（11）乾燥の工程により行われる。そして、ＢＯ処理により、ビアポスト１９および下層配線層１３上に酸化銅（ＣｕＯ）の針状結晶が成長する。ＣｕＯの針状結晶が形成すると、アンカー効果、つまり表面上に凹凸ができることにより面積が広くなるための投錨効果により、後に形成される第１絶縁層２３として使用する樹脂との密着性が向上する。さらに、酸化銅（ＣｕＯ）の針状結晶は、酸に溶解し易いため還元処理を行い、耐酸性を向上させる。還元処理は、先ず、亜鉛粉末を４０ｇ／ｍ2 の割合で塗布し、その後、約３０℃の硫酸（２０ｗｔ％）に１分程浸した後、水洗することにより行う。また、ＣｕＯの針状結晶は、例えば、ＢＦ処理液（日立化成工業社製）を用いて、ＢＦ処理により形成することもできるし、クロム酸を用いて、クロメート処理により形成することもできる。また、接着剤を用いて、第１ビアポストおよび下層配線層１３と第１絶縁層２３との密着性を向上することもできる。接着層２１は、必ずしも必要ではないが、少なくとも、第２ビアポストの側面に形成されていればより良い。さらに、第１ビアポスト１９の側面や配線層（下層配線層１３、上層配線層２７）上に接着層２１を形成することにより接続信頼性は向上する。
【００１９】次に、下層配線層１３と第１ビアポスト１９とを覆うように基板１１上に第１絶縁層２３を形成する（図２（Ｂ））。第１絶縁層２３は、例えばエポキシ樹脂を用いて、スピンコーティング法により約２５μｍの厚さに形成する。また、第１絶縁層２３として、ＢＴ樹脂やポリイミドなどを用いることもできるし、他の方法として、ドライフィルムをラミネートすることにより第１絶縁層２３を形成することもできるし、印刷やバーコーティングなどを用いて形成することもできる。
【００２０】次に、第１絶縁層２３をその上面側から除去していき、第１ビアポスト１９の上端面の頭出しを行う。続いて第１ビアポスト１９の上端面と残存した第１絶縁層の表面とに対し平坦化処理を行って、両者で全体として第１平坦面２５ａを形成する（図２（Ｃ））。この実施例では、この除去と平坦化処理とを、例えばバフ研磨機を用いて行う。なお、図中１９ａ、２３ａは、平坦化済み第１ビアポスト、平坦化済み第１絶縁層をそれぞれ示している。複数設けられた平坦化済み第１ビアポスト１９ａの上端面は平坦化処理されているので、それぞれの上端面間では高低差がなく、それぞれの第１ビアポストは同一の高さとなっている。
【００２１】さらに、必要ならば上述の配線層を形成してから平坦面を形成するまでの各工程を同様に行うことにより、第２平坦面２５ｂを形成する。なお、図中１９ｂ，２３ｂ，２７は、平坦化済み第２ビアポスト、平坦化済み第２絶縁層、上層配線層を示している。この平坦化済み第２ビアポスト１９ｂも、平坦化済み第１ビアポスト１９ａと同様に、同一の高さとなっている。
【００２２】次に、残存している絶縁層、すなわちこの場合には平坦化済み第２絶縁層２３ｂのエッチングを行う（図２（Ｅ））。このエッチングは平坦化済み第２絶縁層２３ｂの表面から厚みの一部分にわたり行う。そこで、平坦化済み第２絶縁層２３ｂのエッチングは、例えば、過マンガン酸カリウム水溶液を用いて、サーキュボジット ２００ ＭＢＬ プロセスにより行われる。このプロセスは、樹脂の膨潤、過マンガン酸カリウム水溶液による樹脂のエッチング、中和の３つの工程からなり、各工程には、シプレイファーイースト社製の溶液が用いられる。なお、中和の工程おいて、絶縁層がエッチングされた結果、露出した酸化銅（ＣｕＯ）の針状結晶が除去される。絶縁層および酸化銅（ＣｕＯ）の針状結晶が除去されたビアポストは、バンプ２９として機能させることができる。従って、バンプは均一な高さである。なお、図中２３ｃはエッチング済み第２絶縁層である。なお、第２絶縁層のエッチングは、必ずしも行う必要はないが、エッチングを行うことにより、半田めっき３１の形成が容易になり、多層配線基板３５と半導体チップ３３の接続が容易になる。
【００２３】次に、バンプ２９の半田めっき３１を行った後（図３（Ａ））、半導体チップ３３を多層配線基板３５にフェイスダウン接続する（図３（Ｂ））。半導体チップ３３と多層配線基板３５との接続は、半導体チップ３３上に形成されているパッド３７とバンプ２９とを接続することにより行う。
【００２４】このような方法により、多層配線基板と半導体チップとを接続すると、半導体チップ上に形成されたパットとバンプとの距離は一定となる。その結果、半導体チップを多層配線基板に実装するときの接続不良を低減することが可能となる。また、平坦性の良い基板が形成できることから、配線も微細にすることが可能になり、接続部のサイズも小さくできる。その結果、接続密度を高くすることも可能となる。また、接続信頼性の向上を図ることも可能になる。さらに、多層配線基板と半導体チップとを接続した後、封止樹脂を半導体チップ３３と多層配線基板３５との間に均一に注入することができるため、接続信頼性において良い効果が得られる。
【００２５】図４（Ａ）〜（Ｄ）は、第２実施例の接続方法を概略的に示す断面図である。
【００２６】第１実施例と同様な方法により、多層配線基板３５を形成する（図４（Ａ））。しかし、第２ビアポストの表面および上層配線層２７の表面には、接着層２１は形成されていない。従って、平坦化済み第２ビアポスト１９ｂと平坦化済み第２絶縁層２３ｂとの密着性は良くない。このため、平坦化済み第２絶縁層２３ｂのエッチングを行う場合、エッチング液が平坦化済み第２ビアポスト１９ｂの周囲に染み込む。そして、ビアポスト周辺エッチング部４１が形成される（図４（Ｂ））。
【００２７】次に、異方性導電性膜（以下、ＡＣＦと称する場合がある。）４３を平坦化済み第２ビアポスト１９ｂの上端面上に接着し（図４（Ｃ））、その後、半導体チップ３３を熱圧着し、多層配線基板３５と半導体チップ３３を接続する。この場合、ＡＣＦとして、例えばエポシキ系の樹脂中に、プラスチック球に金めっきした導電ボールを均一に分散させたものを用い、ＡＣＦ４３が軟化する約１５０℃で、約３×１０5 ｋｇ／ｍ2 の圧力で約１０秒間圧着した後、約２３０℃で約１８×１０5 ｋｇ／ｍ2 の圧力で約４５秒間熱圧着する。そして、熱圧着の方向にだけ導通するようになる。なお、図中４５は熱圧着済みＡＣＦである。
【００２８】このような方法により、多層配線基板と半導体チップとを接続すると、半導体チップ上に形成されたパットとバンプとの距離は一定となる。その結果、半導体チップを多層配線基板に実装するときの接続不良を低減することが可能となる。また、平坦性の良い基板が形成できることから、配線も微細にすることが可能になり、接続部のサイズも小さくできる。その結果、接続密度を高くすることも可能となる。また、接続信頼性の向上を図ることも可能になる。さらに、ＡＣＦの熱圧着により多層配線基板と半導体チップを接続する場合であっても、ビアポスト周辺エッチング部にＡＣＦが流れ込むため、半導体チップの外側へのＡＣＦの流れ出しを防止することが可能である。
【００２９】この発明は、上述した実施例に限定されるものではないことは明らかである。
【００３０】例えば、この実施例では２つの配線層が形成されている配線基板と半導体チップの接続方法について説明したが、３層以上の配線層が形成されている配線基板についても同様に用いることができる。
【００３１】
【発明の効果】上述した説明から明らかなように、この発明の多層配線基板と半導体チップとの接続方法によれば、多層配線基板を形成するとき、同一の配線層上に設けられたビアポストの上端面を同一の高さで平坦化処理が行われている。従って、最上層の配線層に形成したビアポストの上端面間では高低差がないため、半導体チップの電極（パッド）位置に合わせた距離間隔でビアポストを設計通りに位置決め形成できる。また、この平坦化処理が施されたビアポストは、多層配線基板と半導体チップとを接続する場合、従来は半導体チップ側に設けていたバンプに代わるバンプとして機能させることができる。従って、半導体チップ上に形成されたパットと最上層の配線層上に設けられたバンプとの距離は一定となる。
【００３２】その結果、半導体チップを多層配線基板に実装するときの接続不良を低減することが可能となる。また、半導体チップ側にバンプを設ける必要がなく、ビアポスト自体をバンプとして利用できるので、半導体チップのパッド間距離、従ってビアポスト間距離の短縮を図ることができ、よって接続密度を高くすることも可能となる。さらに、接続信頼性の向上を図ることも可能になる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は第１実施例の接続方法の工程を概略的に示す断面図である。
【図２】（Ａ）〜（Ｅ）は第１実施例の接続方法の図１に続く工程を概略的に示す断面図である。
【図３】（Ａ）、（Ｂ）は第１実施例の接続方法の図２に続く工程を概略的に示す断面図である。
【図４】（Ａ）〜（Ｄ）は第２実施例の接続方法の工程を概略的に示す断面図である。
【符号の説明】
１１：基板 １３：下層配線層
１５：開口
１７：パターニング済みレジスト膜
１９：第１ビアポスト
１９ａ：平坦化済み第１ビアポスト
１９ｂ：平坦化済み第２ビアポスト
２１：接着層 ２３：第１絶縁層
２３ａ：平坦化済み第１絶縁層
２３ｂ：平坦化済み第２絶縁層
２３ｃ：エッチング済み第２絶縁層
２５ａ：第１平坦面 ２５ｂ：第２平坦面
２７：上層配線層 ２９：バンプ
３１：半田めっき ３３：半導体チップ
３５：多層配線基板 ３７：パット
４１：ビアポスト周辺エッチング部
４３：異方性導電性膜（ＡＣＦ）
４５：熱圧着済みＡＣＦ
【０００１】
【産業上の利用分野】この発明は、多層配線基板と半導体チップの接続方法に関する。
【０００２】
【従来の技術】従来、多層配線基板と半導体チップの接続は、バンプを介して行っている。例えば、多層配線基板において、絶縁層を介して積層する上下の配線層間の導通を絶縁層に形成される孔（ビアホールまたはヴィアホールとも称する。）を通して行う。このようにして配線層間の導通を行った後、最表層の配線にスパッタやめっき等でパッド層を形成する。その後、半田バンプ等が形成された半導体チップをフェイスダウン接続する。
【０００３】
【発明が解決しようとする課題】従来の多層配線基板と半導体チップの接続方法では、配線層に厚みがあるため、配線層上に形成される絶縁層の厚さに、ばらつきが生じる。このため、配線層が積層されるたびに、上側となる表面層（以下、最表層ともいう。）での平坦度が損なわれていく。そのため、素子を実装するとき、半導体チップに形成された半田バンプ等と最表層の配線に形成されたパッドとの間の距離が一定ではなくなり、従って、両者の間に接続不良が生じたりする。
【０００４】また、この接続不良を避けるために、半田を多量につけた半田バンプ等を半導体チップに形成すると、半田バンプの占有面積が広がるため接続密度が低下してしまう。
【０００５】また、半導体チップに形成された半田バンプ等と最表層の配線に形成されたパッドとの距離が一定ではないため、半田バンプとパッドとの接続部に応力が不均一に生じ、接続の信頼性が低下してしまう。
【０００６】従って、接続不良が少なく、接続密度が高く、接続信頼性の高い多層配線基板と半導体チップの接続方法が望まれていた。
【０００７】
【課題を解決するための手段】このため、この発明の多層配線基板と半導体チップとを接続すの１つの方法によれば、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）下層配線層とビアポストとを覆うように基板上に絶縁層を形成する工程と、（ｃ）絶縁層をその上面側から除去していってビアポストの上端面の頭出しを行い、続いてビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として基板表面と対向する平坦面を形成する工程と、（ｄ）平坦面上に上層配線層を形成する工程と、（ｅ）上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）および（ｃ）の工程を行う工程と、（ｇ）ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする。
【０００８】この接続方法の好適実施例では、少なくともビアポストの側面に、絶縁層との密着性を良くするための接着層を形成するのが良く、さらに残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも上層配線層を露出させることなく、エッチングした後、ビアポストの上端面と半導体チップ上の電極とを導体を介して接続するのが良い。
【０００９】また、多層配線基板と半導体チップとを接続すのもう１つの方法によれば、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）下層配線層とビアポストとを覆うように基板上に絶縁層を形成する工程と、（ｃ）絶縁層をその上面側から除去していってビアポストの上端面の頭出しを行い、続いてビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として基板表面と対向する平坦面を形成する工程と、（ｄ）平坦面上に上層配線層を形成する工程と、（ｅ）上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｃ）および（ｃ）の工程を行う工程と、（ｇ）残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも上層配線層を露出させることなく、エッチングする工程と、（ｈ）ビアポストの上端面と半導体チップ上の電極とを異方性導電性膜を介して接続する工程とを含むことを特徴とする。
【００１０】この接続方法の好適実施例では、最上層の配線層以外の配線層上に形成されたビアポストの側面に、絶縁層との密着性を良くするための接着層を形成するのが良い。
【００１１】
【作用】上述したこの発明の多層配線基板と半導体チップとの接続方法によれば、多層配線基板を形成するとき、同一の配線層上に設けられたビアポストの上端面を同一の高さで平坦化処理が行われている。従って、最上層の配線層に形成したビアポストの上端面間では高低差がないため、半導体チップの電極（パッド）位置に合わせた距離間隔でビアポストを設計通りに位置決め形成できる。また、この平坦化処理が施されたビアポストは、多層配線基板と半導体チップとを接続する場合、従来は半導体チップ側に設けていたバンプに代わるバンプとして機能させることができる。従って、半導体チップ上に形成されたパットと最上層の配線層上に設けられたバンプとの距離は一定となる。
【００１２】その結果、半導体チップを多層配線基板に実装するときの接続不良を低減することが可能となる。また、半導体チップ側にバンプを設ける必要がなく、ビアポスト自体をバンプとして利用できるので、半導体チップのパッド間距離、従ってビアポスト間距離の短縮を図ることができ、よって接続密度を高くすることも可能となる。さらに、接続信頼性の向上を図ることも可能になる。
【００１３】
【実施例】以下、図面を参照して、この発明の実施例を説明する。これら図面において、各構成成分は、この発明が理解できる程度に各構成成分の形状、大きさ、および配置関係を概略的に示してあるにすぎない。また、断面のハッチング等は一部分を除き省略する。
【００１４】図１（Ａ）〜（Ｃ）、図２（Ａ）〜（Ｅ）、図３（Ａ）および（Ｂ）は、第１実施例の接続方法を説明するための工程図であり、各工程段階での図は、断面切口を概略的に示す断面図で示してある。
【００１５】先ず、基板１１上に、下層配線層１３を形成する（図１（Ａ））。基板１１として、例えば、セラミックス基板やプリント配線基板などが用いられる。また、下層配線層１３は、例えば、銅（Ｃｕ）を用い、めっきによるウェットプロセスで形成される場合は、無電解めっき、ホトリソ工程、エッチング、電解めっきを経て作製される。また、スパッタなどのドライプロセスにより作製しても良い。
【００１６】次に、基板１１と下層配線層１３とを覆うように、例えば厚さ２５μｍの感光性レジスト（例えば、ヘキスト社製 ＬＰ−１０（商品名））を形成した後、感光性レジストのパターニングを行い、下層配線層１３上にビアポストを形成するための、例えば直径５０μｍの開口（ビアホールまたはヴィアホールとも称する。）１５を作製する（図１（Ｂ））。なお、図中１７はパターニング済み感光性レジスト膜を示す。
【００１７】次に、開口１５内に、例えば、銅（Ｃｕ）を用い、電解めっきを１〜２時間行うことにより直径５０μｍ、高さ２５μｍの第１ビアポスト１９を形成した後、パターニング済み感光性レジスト膜１７を除去する（図１（Ｃ））。パターニング済み感光性レジスト膜１７の除去は、例えばアセトンを用いたボイル洗浄やアセトンを用いた超音波洗浄により行う。
【００１８】次に、第１ビアポスト１９の表面および下層配線層１３の表面に第１絶縁層２３との密着性をよくするための接着層２１を形成する（図２（Ａ））。接着層２１は、例えばＢＯ処理液（エバラ電産製 エレクトロブライト＃４９９（商品名））を用いて、ＢＯ処理を行うことにより形成される。ＢＯ処理プロセスは、（１）アルカリ洗浄、（２）水洗、（３）中和、酸洗浄、（４）水洗、（５）ソフトエッチ、（６）水洗、（７）プリディップ、（８）ＢＯ処理、（９）水洗、（10）湯洗、（11）乾燥の工程により行われる。そして、ＢＯ処理により、ビアポスト１９および下層配線層１３上に酸化銅（ＣｕＯ）の針状結晶が成長する。ＣｕＯの針状結晶が形成すると、アンカー効果、つまり表面上に凹凸ができることにより面積が広くなるための投錨効果により、後に形成される第１絶縁層２３として使用する樹脂との密着性が向上する。さらに、酸化銅（ＣｕＯ）の針状結晶は、酸に溶解し易いため還元処理を行い、耐酸性を向上させる。還元処理は、先ず、亜鉛粉末を４０ｇ／ｍ2 の割合で塗布し、その後、約３０℃の硫酸（２０ｗｔ％）に１分程浸した後、水洗することにより行う。また、ＣｕＯの針状結晶は、例えば、ＢＦ処理液（日立化成工業社製）を用いて、ＢＦ処理により形成することもできるし、クロム酸を用いて、クロメート処理により形成することもできる。また、接着剤を用いて、第１ビアポストおよび下層配線層１３と第１絶縁層２３との密着性を向上することもできる。接着層２１は、必ずしも必要ではないが、少なくとも、第２ビアポストの側面に形成されていればより良い。さらに、第１ビアポスト１９の側面や配線層（下層配線層１３、上層配線層２７）上に接着層２１を形成することにより接続信頼性は向上する。
【００１９】次に、下層配線層１３と第１ビアポスト１９とを覆うように基板１１上に第１絶縁層２３を形成する（図２（Ｂ））。第１絶縁層２３は、例えばエポキシ樹脂を用いて、スピンコーティング法により約２５μｍの厚さに形成する。また、第１絶縁層２３として、ＢＴ樹脂やポリイミドなどを用いることもできるし、他の方法として、ドライフィルムをラミネートすることにより第１絶縁層２３を形成することもできるし、印刷やバーコーティングなどを用いて形成することもできる。
【００２０】次に、第１絶縁層２３をその上面側から除去していき、第１ビアポスト１９の上端面の頭出しを行う。続いて第１ビアポスト１９の上端面と残存した第１絶縁層の表面とに対し平坦化処理を行って、両者で全体として第１平坦面２５ａを形成する（図２（Ｃ））。この実施例では、この除去と平坦化処理とを、例えばバフ研磨機を用いて行う。なお、図中１９ａ、２３ａは、平坦化済み第１ビアポスト、平坦化済み第１絶縁層をそれぞれ示している。複数設けられた平坦化済み第１ビアポスト１９ａの上端面は平坦化処理されているので、それぞれの上端面間では高低差がなく、それぞれの第１ビアポストは同一の高さとなっている。
【００２１】さらに、必要ならば上述の配線層を形成してから平坦面を形成するまでの各工程を同様に行うことにより、第２平坦面２５ｂを形成する。なお、図中１９ｂ，２３ｂ，２７は、平坦化済み第２ビアポスト、平坦化済み第２絶縁層、上層配線層を示している。この平坦化済み第２ビアポスト１９ｂも、平坦化済み第１ビアポスト１９ａと同様に、同一の高さとなっている。
【００２２】次に、残存している絶縁層、すなわちこの場合には平坦化済み第２絶縁層２３ｂのエッチングを行う（図２（Ｅ））。このエッチングは平坦化済み第２絶縁層２３ｂの表面から厚みの一部分にわたり行う。そこで、平坦化済み第２絶縁層２３ｂのエッチングは、例えば、過マンガン酸カリウム水溶液を用いて、サーキュボジット ２００ ＭＢＬ プロセスにより行われる。このプロセスは、樹脂の膨潤、過マンガン酸カリウム水溶液による樹脂のエッチング、中和の３つの工程からなり、各工程には、シプレイファーイースト社製の溶液が用いられる。なお、中和の工程おいて、絶縁層がエッチングされた結果、露出した酸化銅（ＣｕＯ）の針状結晶が除去される。絶縁層および酸化銅（ＣｕＯ）の針状結晶が除去されたビアポストは、バンプ２９として機能させることができる。従って、バンプは均一な高さである。なお、図中２３ｃはエッチング済み第２絶縁層である。なお、第２絶縁層のエッチングは、必ずしも行う必要はないが、エッチングを行うことにより、半田めっき３１の形成が容易になり、多層配線基板３５と半導体チップ３３の接続が容易になる。
【００２３】次に、バンプ２９の半田めっき３１を行った後（図３（Ａ））、半導体チップ３３を多層配線基板３５にフェイスダウン接続する（図３（Ｂ））。半導体チップ３３と多層配線基板３５との接続は、半導体チップ３３上に形成されているパッド３７とバンプ２９とを接続することにより行う。
【００２４】このような方法により、多層配線基板と半導体チップとを接続すると、半導体チップ上に形成されたパットとバンプとの距離は一定となる。その結果、半導体チップを多層配線基板に実装するときの接続不良を低減することが可能となる。また、平坦性の良い基板が形成できることから、配線も微細にすることが可能になり、接続部のサイズも小さくできる。その結果、接続密度を高くすることも可能となる。また、接続信頼性の向上を図ることも可能になる。さらに、多層配線基板と半導体チップとを接続した後、封止樹脂を半導体チップ３３と多層配線基板３５との間に均一に注入することができるため、接続信頼性において良い効果が得られる。
【００２５】図４（Ａ）〜（Ｄ）は、第２実施例の接続方法を概略的に示す断面図である。
【００２６】第１実施例と同様な方法により、多層配線基板３５を形成する（図４（Ａ））。しかし、第２ビアポストの表面および上層配線層２７の表面には、接着層２１は形成されていない。従って、平坦化済み第２ビアポスト１９ｂと平坦化済み第２絶縁層２３ｂとの密着性は良くない。このため、平坦化済み第２絶縁層２３ｂのエッチングを行う場合、エッチング液が平坦化済み第２ビアポスト１９ｂの周囲に染み込む。そして、ビアポスト周辺エッチング部４１が形成される（図４（Ｂ））。
【００２７】次に、異方性導電性膜（以下、ＡＣＦと称する場合がある。）４３を平坦化済み第２ビアポスト１９ｂの上端面上に接着し（図４（Ｃ））、その後、半導体チップ３３を熱圧着し、多層配線基板３５と半導体チップ３３を接続する。この場合、ＡＣＦとして、例えばエポシキ系の樹脂中に、プラスチック球に金めっきした導電ボールを均一に分散させたものを用い、ＡＣＦ４３が軟化する約１５０℃で、約３×１０5 ｋｇ／ｍ2 の圧力で約１０秒間圧着した後、約２３０℃で約１８×１０5 ｋｇ／ｍ2 の圧力で約４５秒間熱圧着する。そして、熱圧着の方向にだけ導通するようになる。なお、図中４５は熱圧着済みＡＣＦである。
【００２８】このような方法により、多層配線基板と半導体チップとを接続すると、半導体チップ上に形成されたパットとバンプとの距離は一定となる。その結果、半導体チップを多層配線基板に実装するときの接続不良を低減することが可能となる。また、平坦性の良い基板が形成できることから、配線も微細にすることが可能になり、接続部のサイズも小さくできる。その結果、接続密度を高くすることも可能となる。また、接続信頼性の向上を図ることも可能になる。さらに、ＡＣＦの熱圧着により多層配線基板と半導体チップを接続する場合であっても、ビアポスト周辺エッチング部にＡＣＦが流れ込むため、半導体チップの外側へのＡＣＦの流れ出しを防止することが可能である。
【００２９】この発明は、上述した実施例に限定されるものではないことは明らかである。
【００３０】例えば、この実施例では２つの配線層が形成されている配線基板と半導体チップの接続方法について説明したが、３層以上の配線層が形成されている配線基板についても同様に用いることができる。
【００３１】
【発明の効果】上述した説明から明らかなように、この発明の多層配線基板と半導体チップとの接続方法によれば、多層配線基板を形成するとき、同一の配線層上に設けられたビアポストの上端面を同一の高さで平坦化処理が行われている。従って、最上層の配線層に形成したビアポストの上端面間では高低差がないため、半導体チップの電極（パッド）位置に合わせた距離間隔でビアポストを設計通りに位置決め形成できる。また、この平坦化処理が施されたビアポストは、多層配線基板と半導体チップとを接続する場合、従来は半導体チップ側に設けていたバンプに代わるバンプとして機能させることができる。従って、半導体チップ上に形成されたパットと最上層の配線層上に設けられたバンプとの距離は一定となる。
【００３２】その結果、半導体チップを多層配線基板に実装するときの接続不良を低減することが可能となる。また、半導体チップ側にバンプを設ける必要がなく、ビアポスト自体をバンプとして利用できるので、半導体チップのパッド間距離、従ってビアポスト間距離の短縮を図ることができ、よって接続密度を高くすることも可能となる。さらに、接続信頼性の向上を図ることも可能になる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は第１実施例の接続方法の工程を概略的に示す断面図である。
【図２】（Ａ）〜（Ｅ）は第１実施例の接続方法の図１に続く工程を概略的に示す断面図である。
【図３】（Ａ）、（Ｂ）は第１実施例の接続方法の図２に続く工程を概略的に示す断面図である。
【図４】（Ａ）〜（Ｄ）は第２実施例の接続方法の工程を概略的に示す断面図である。
【符号の説明】
１１：基板 １３：下層配線層
１５：開口
１７：パターニング済みレジスト膜
１９：第１ビアポスト
１９ａ：平坦化済み第１ビアポスト
１９ｂ：平坦化済み第２ビアポスト
２１：接着層 ２３：第１絶縁層
２３ａ：平坦化済み第１絶縁層
２３ｂ：平坦化済み第２絶縁層
２３ｃ：エッチング済み第２絶縁層
２５ａ：第１平坦面 ２５ｂ：第２平坦面
２７：上層配線層 ２９：バンプ
３１：半田めっき ３３：半導体チップ
３５：多層配線基板 ３７：パット
４１：ビアポスト周辺エッチング部
４３：異方性導電性膜（ＡＣＦ）
４５：熱圧着済みＡＣＦ
【特許請求の範囲】
【請求項１】 多層配線基板の複数の配線層をビアポストを介して半導体チップに接続するに当り、最上層配線層上に形成される前記ビアポストをバンプとして用い、前記ビアポストと前記半導体チップ上の電極とを導体を介して接続する工程を含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項２】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）前記下層配線層と前記ビアポストとを覆うように前記基板上に絶縁層を形成する工程と、（ｃ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｄ）前記平坦面上に上層配線層を形成する工程と、（ｅ）前記上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）および（ｃ）の工程を行う工程と、（ｇ）前記ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項３】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）少なくとも前記ビアポストの側面に、絶縁層との密着性を良くするための接着層を形成する工程と、（ｃ）前記下層配線層と接着層形成済みビアポストとを覆うように前記基板上に前記絶縁層を形成する工程と、（ｄ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｅ）前記平坦面上に上層配線層を形成する工程と、（ｆ）前記上層配線層上にビアポストを形成する工程と、（ｇ）必要ならば（ｂ）から（ｆ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）から（ｄ）までの工程を行う工程と、（ｈ）前記ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項４】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）前記下層配線層と前記ビアポストとを覆うように前記基板上に絶縁層を形成する工程と、（ｃ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｄ）前記平坦面上に上層配線層を形成する工程と、（ｅ）前記上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）および（ｃ）の工程を行う工程と、（ｇ）前記残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも前記上層配線層を露出させることなく、エッチングする工程と、（ｈ）前記ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項５】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）少なくとも前記ビアポストの側面に、絶縁層との密着性を良くするための接着層を形成する工程と、（ｃ）前記下層配線層と接着層形成済みビアポストとを覆うように前記基板上に前記絶縁層を形成する工程と、（ｄ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｅ）前記平坦面上に上層配線層を形成する工程と、（ｆ）前記上層配線層上にビアポストを形成する工程と、（ｇ）必要ならば（ｂ）から（ｆ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）から（ｄ）までの工程を行う工程と、（ｈ）前記残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも前記上層配線層を露出させることなく、エッチングする工程と、（ｉ）前記ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項６】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）前記下層配線層と前記ビアポストとを覆うように前記基板上に絶縁層を形成する工程と、（ｃ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｄ）前記平坦面上に上層配線層を形成する工程と、（ｅ）前記上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）および（ｃ）の工程を行う工程と、（ｇ）前記残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも前記上層配線層を露出させることなく、エッチングする工程と、（ｈ）前記ビアポストの上端面と半導体チップ上の電極とを異方性導電性膜を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項７】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）少なくとも前記ビアポストの側面に、絶縁層との密着性を良くするための接着層を形成する工程と、（ｃ）前記下層配線層と接着層形成済みビアポストとを覆うように前記基板上に前記絶縁層を形成する工程と、（ｄ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｅ）前記平坦面上に上層配線層を形成する工程と、（ｆ）前記上層配線層上にビアポストを形成する工程と、（ｇ）必要ならば（ｂ）から（ｆ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｃ）および（ｄ）の工程を行う工程と、（ｈ）前記残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも前記上層配線層を露出させることなく、エッチングする工程と、（ｉ）前記ビアポストの上端面と半導体チップ上の電極とを異方性導電性膜を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項１】 多層配線基板の複数の配線層をビアポストを介して半導体チップに接続するに当り、最上層配線層上に形成される前記ビアポストをバンプとして用い、前記ビアポストと前記半導体チップ上の電極とを導体を介して接続する工程を含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項２】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）前記下層配線層と前記ビアポストとを覆うように前記基板上に絶縁層を形成する工程と、（ｃ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｄ）前記平坦面上に上層配線層を形成する工程と、（ｅ）前記上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）および（ｃ）の工程を行う工程と、（ｇ）前記ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項３】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）少なくとも前記ビアポストの側面に、絶縁層との密着性を良くするための接着層を形成する工程と、（ｃ）前記下層配線層と接着層形成済みビアポストとを覆うように前記基板上に前記絶縁層を形成する工程と、（ｄ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｅ）前記平坦面上に上層配線層を形成する工程と、（ｆ）前記上層配線層上にビアポストを形成する工程と、（ｇ）必要ならば（ｂ）から（ｆ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）から（ｄ）までの工程を行う工程と、（ｈ）前記ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項４】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）前記下層配線層と前記ビアポストとを覆うように前記基板上に絶縁層を形成する工程と、（ｃ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｄ）前記平坦面上に上層配線層を形成する工程と、（ｅ）前記上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）および（ｃ）の工程を行う工程と、（ｇ）前記残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも前記上層配線層を露出させることなく、エッチングする工程と、（ｈ）前記ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項５】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）少なくとも前記ビアポストの側面に、絶縁層との密着性を良くするための接着層を形成する工程と、（ｃ）前記下層配線層と接着層形成済みビアポストとを覆うように前記基板上に前記絶縁層を形成する工程と、（ｄ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｅ）前記平坦面上に上層配線層を形成する工程と、（ｆ）前記上層配線層上にビアポストを形成する工程と、（ｇ）必要ならば（ｂ）から（ｆ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）から（ｄ）までの工程を行う工程と、（ｈ）前記残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも前記上層配線層を露出させることなく、エッチングする工程と、（ｉ）前記ビアポストの上端面と半導体チップ上の電極とを導体を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項６】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）前記下層配線層と前記ビアポストとを覆うように前記基板上に絶縁層を形成する工程と、（ｃ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｄ）前記平坦面上に上層配線層を形成する工程と、（ｅ）前記上層配線層上にビアポストを形成する工程と、（ｆ）必要ならば（ｂ）から（ｅ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｂ）および（ｃ）の工程を行う工程と、（ｇ）前記残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも前記上層配線層を露出させることなく、エッチングする工程と、（ｈ）前記ビアポストの上端面と半導体チップ上の電極とを異方性導電性膜を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【請求項７】 多層配線基板と半導体チップとを接続するに当たり、（ａ）基板上に形成されている下層配線層上にビアポストを形成する工程と、（ｂ）少なくとも前記ビアポストの側面に、絶縁層との密着性を良くするための接着層を形成する工程と、（ｃ）前記下層配線層と接着層形成済みビアポストとを覆うように前記基板上に前記絶縁層を形成する工程と、（ｄ）前記絶縁層をその上面側から除去していって前記ビアポストの上端面の頭出しを行い、続いて前記ビアポストの上端面と残存した絶縁層の表面とを平坦化処理して、全体として前記基板表面と対向する平坦面を形成する工程と、（ｅ）前記平坦面上に上層配線層を形成する工程と、（ｆ）前記上層配線層上にビアポストを形成する工程と、（ｇ）必要ならば（ｂ）から（ｆ）の工程をＮ（Ｎは１以上の整数）回繰り返した後、（ｃ）および（ｄ）の工程を行う工程と、（ｈ）前記残存した絶縁層を、その表面から厚みの一部分にわたり少なくとも前記上層配線層を露出させることなく、エッチングする工程と、（ｉ）前記ビアポストの上端面と半導体チップ上の電極とを異方性導電性膜を介して接続する工程とを含むことを特徴とする多層配線基板と半導体チップの接続方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開平８−１２４９６５
【公開日】平成８年（１９９６）５月１７日
【国際特許分類】
【出願番号】特願平６−２６４１８１
【出願日】平成６年（１９９４）１０月２７日
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【公開日】平成８年（１９９６）５月１７日
【国際特許分類】
【出願日】平成６年（１９９４）１０月２７日
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
[ Back to top ]