容量検出装置
【課題】調整用容量素子の最小値よりも高い精度でオフセットを調整可能にすること。
【解決手段】電荷読取機構（１２）から積分器（１３）へ転送される電荷からオフセットを除去するオフセット調整回路（１４）を備えた容量検出装置（１０）において、オフセット調整回路（１４）は、複数の容量素子からなり電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子（２１）と、可変容量素子（２１）と並列に接続され可変容量素子（２１）を構成する容量素子の最小値である調整用容量素子（２３）とを備え、可変容量素子（２１）でＭ回繰り返しオフセット除去する間に調整用容量素子（２３）でＮ回（Ｍ＞Ｎ；Ｍ、Ｎは自然数）だけオフセット除去するように駆動制御する。
【解決手段】電荷読取機構（１２）から積分器（１３）へ転送される電荷からオフセットを除去するオフセット調整回路（１４）を備えた容量検出装置（１０）において、オフセット調整回路（１４）は、複数の容量素子からなり電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子（２１）と、可変容量素子（２１）と並列に接続され可変容量素子（２１）を構成する容量素子の最小値である調整用容量素子（２３）とを備え、可変容量素子（２１）でＭ回繰り返しオフセット除去する間に調整用容量素子（２３）でＮ回（Ｍ＞Ｎ；Ｍ、Ｎは自然数）だけオフセット除去するように駆動制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量式センサで検出される微小な静電容量の変化を電荷に変換して積分器へ転送する過程でオフセット調整する容量検出装置に関する。
【背景技術】
【０００２】
従来、静電容量式センサで微小な静電容量の変化を検出し、検出した静電容量の変化分を電荷読取機構で電荷に変換し、電荷読取機構で読み取った電荷を積分器へ転送して積分することで電圧信号に変換する容量検出装置がある。電荷読取機構が静電容量式センサから読み取って積分器へ転送する電荷には、本来の検出対象容量以外の容量成分（以下、「オフセット」という）が含まれている。電荷読取機構から積分器へ電荷を転送する過程でオフセットを除去することが望ましい。
【０００３】
電荷読取機構から積分器へ電荷を転送するラインに電荷引き抜き（又は注入）のためのオフセット調整回路を設けることができる。オフセット調整回路は、一端が電荷を転送する電荷転送ラインに接続され、他端から駆動パルスを印加可能な可変容量素子を備える。積分動作（電荷読取機構から積分器への電荷転送）に同期して、積分１回ごとに駆動パルスを加えて転送電荷からオフセット相当の電荷を引き抜いている。オフセット調整回路に備える可変容量素子の分解能は、可変容量素子を構成する複数の調整用容量素子の合成容量で決まる。調整用容量素子の数を選択して可変容量素子で合成容量に相当する電荷をオフセットとして引き抜いている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、可変容量素子を構成する個々のコンデンサは、半導体プロセスの制約により小容量化には限界がある。このため、オフセット調整回路が１回の積分動作で可変容量素子で引き抜く（又は注入）容量の精度にも限界があり、必ずしも十分な分解能を実現できなかった。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、調整用容量素子の最小値よりも高い精度でオフセットを調整可能な容量検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の容量検出装置は、周囲の状況によって静電容量が変化する静電容量素子と、前記静電容量素子の電荷を読み取る電荷読取機構と、前記電荷読取機構から転送される読取り電荷を積分して電圧信号に変換する積分器と、前記電荷読取機構から前記積分器へ転送される電荷からオフセットを除去するオフセット調整回路と、前記オフセット調整回路の動作を制御する制御回路と、を具備し、前記オフセット調整回路は、複数の容量素子からなり前記電荷読取機構と前記積分器との間に形成される電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子と、前記電荷転送ラインに対して前記可変容量素子と並列に接続され、前記可変容量素子を構成する容量素子の最小値に対応した容量値を有する調整用容量素子と、を備え、前記制御回路は、前記電荷読取機構から前記積分器へ電荷転送する度に前記可変容量素子でオフセット除去するように前記可変容量素子を駆動し、前記可変容量素子でＭ回繰り返しオフセット除去する間に前記調整用容量素子でＮ回（Ｍ＞Ｎ；Ｍ、Ｎは自然数）だけオフセット除去するように前記調整用容量素子を駆動することを特徴とする。
【０００８】
この構成によれば、可変容量素子でＭ回繰り返しオフセット除去する間に調整用容量素子でＮ回だけオフセット除去するように調整用容量素子を駆動するので、仮に調整用容量素子の容量値を半導体プロセス上の最小値Ｃminとすれば、オフセット調整回路で擬似的にＣmin×（Ｎ／Ｍ）の分解能を実現できる。
【発明の効果】
【０００９】
本発明によれば、調整用容量素子の最小値よりも高い精度でオフセットを調整可能な容量検出装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る容量検出装置の概略図である。
【図２】実施の形態において連続積分回数ＭをＭ＝５とした場合のタイミング図である。
【図３】可変容量素子だけでオフセット調整する場合の比較例を示す図である。
【図４】自己容量方式の静電容量センサに適合した容量検出装置の詳細ブロック図である。
【図５】図４に示す容量検出装置のタイミング図である。
【図６】相互容量方式の静電容量センサに適合した容量検出装置の詳細ブロック図である。
【図７】図６に示す容量検出装置のタイミング図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は実施の形態に係る容量検出装置の概略図である。本実施の形態に係る容量検出装置１０は、静電容量式センサ１１で検出された静電容量（電荷）を読み取る電荷読取機構１２と、電荷読取機構１２で読み取られた電荷を積分して電圧信号に変換する積分器１３と、電荷読取機構１２から積分器１３へ転送される電荷からオフセットを除去するオフセット調整回路１４と、積分器１３の出力する電圧信号をデジタル信号に変換するＡ／Ｄ変換器１５と、オフセット調整を含む装置全体の動作を制御する制御回路１６とを備える。
【００１２】
静電容量式センサ１１は、センサ容量Ｃｓを構成するセンサ電極の周囲の状況によって静電容量が変化する。例えば、静電容量式センサ１１をタッチパネルのセンサに適用した場合には、操作者の指の接近に応じて静電容量が変化する。
【００１３】
オフセット調整回路１４は、最小容量Ｃminの調整用容量素子Ｃ１，Ｃ２，Ｃ３を並列接続した可変容量素子２１と、調整用容量素子Ｃ１，Ｃ２，Ｃ３の一端と電荷転送ラインＬ１との間を独立にＯＮ／ＯＦＦするスイッチＳＷ１，ＳＷ２，ＳＷ３と、可変容量素子２１を構成する各調整用容量素子Ｃ１，Ｃ２，Ｃ３の他端に対して並列に駆動パルスを印加するパルス発生源２２と、可変容量素子２１に対して並列に接続された最小容量Ｃminからなる１つの調整用容量素子２３と、調整用容量素子２３に対して駆動パルスを印加するパルス発生源２４とを備えている。オフセット調整回路１４を構成する調整用容量素子Ｃ１，Ｃ２，Ｃ３と調整用容量素子２３とは同一の集積回路内に形成されている。最小容量Ｃminは半導体プロセス上の制約を考慮して実現可能な最小容量であってもよい。
【００１４】
制御回路１６は、電荷読取機構１２で読み取られた電荷をＭ回連続して積分器１３へ転送し、Ｍ回にＮ回だけリセット信号をアクティブにして積分器１３をリセットする。このとき、制御回路１６は、電荷読取機構１２から積分器１３への電荷転送に同期して１回の積分毎に駆動パルスが可変容量素子２１へ印加されるようにパルス発生源２２を制御し、かつ、Ｍ回の連続積分の過程でＮ回（Ｎ回は０回から（Ｍ−１）回）だけ駆動パルスが調整用容量素子２３へ印加されるようにパルス発生源２４を制御する。Ｍ＞Ｎであり、Ｍ、Ｎは自然数である。Ｍ回の連続積分（電荷転送）において、可変容量素子２１に設定された容量値で毎回（Ｍ回）引き抜き（又は注入）が行われるが、調整用容量素子２３の最小容量ＣminはＮ回だけ引き抜く（又は注入）ように制御される。これは、擬似的に最小容量ＣminはＮ／Ｍの容量値でオフセット調整していることになる。例えば、Ｍ＝１６、Ｎ＝１とすれば、１６回の連続積分動作中（可変容量素子２１に対して１６個の駆動パルスを発生）に調整用容量素子２３に対して１回だけ駆動パルスを発生させる。最小容量Ｃmin＝１００ｆＦであれば、１００ｆＦ×１／１６＝６．２５ｆＦの分解能を得たことに相当する。
【００１５】
次に、以上のように構成された本実施の形態の動作について説明する。
図２は連続積分回数ＭをＭ＝５とした場合のタイミング図を示している。制御回路１６は、静電容量式センサ１１に対する駆動パルスを生成するパルス発生源１６に対して所定周期でタイミング信号（Ａ：図２（ａ））を供給すると共に、電荷読取機構１２に対しても電荷転送のための制御信号を供給する。このとき、タイミング信号（Ａ）と同一タイミングで可変容量素子２１のパルス発生源２２に対してタイミング信号（Ｂ：図２（ｂ））を供給する。駆動パルスを５パルス供給した後に、Ａ／Ｄ変換器１５に対して読み取りトリガ（Ｈ：図２（ｈ））が与えられ、Ａ／Ｄ変換器１５が積分器１３の積分出力を読み取った後、積分器１３に対してリセット信号（Ｇ：図２（ｇ））が供給される。そして、制御回路１６は、５回の連続積分中の１回だけ、調整用容量素子２３のパルス発生源２４に対してタイミング信号（Ｃ：図２（ｃ））を供給している。
【００１６】
図２に示すように、電荷読取機構１２がタイミング信号（Ａ）に同期して電荷転送し（Ｄ：図２（ｄ））、電荷転送に同期して、可変容量素子２１のパルス発生源２２にタイミング信号（Ｂ）が与えられるので、電荷転送の度（１回の積分毎）に、可変容量素子２１を構成する調整用容量素子Ｃ１〜Ｃ３のうちＯＮしているスイッチ（ＳＷ１〜ＳＷ３）を介して電荷転送ラインＬ１に接続されている調整用容量素子に電荷が引き抜かれる（又は注入）。図２（ｅ）（図１中のＥ）における２番目から５番目の信号波形が可変容量素子２１だけで電荷引き抜きした電荷に相当する。図２に示す例では、５回の連続積分のうち初回の積分に供される転送電荷に対して、タイミング信号（Ｃ）によって調整用容量素子２３に駆動パルスが与えられて最小容量Ｃminが引き抜かれる。これにより、オフセット調整回路１４では、擬似的にＣmin／５の分解能を実現している。図２（ｅ）に示す波線部分はＣmin／５の分解能によっても僅かに残るオフセット誤差を示している。
【００１７】
積分器１３は、Ｃmin／５の分解能でオフセット調整された転送電荷を積分して積分値を電圧信号（Ｆ：図２（ｆ））として出力している。電圧信号（Ｆ）には破線で示すように僅かにオフセット誤差が含まれている。Ａ／Ｄ変換器１５は、積分器１３の５回目の積分値である電圧信号（Ｆ）を取り込んでデジタル信号に変換し、後段の処理回路（不図示）へ出力している。
【００１８】
図３は可変容量素子２１だけでオフセット調整する場合の比較例である。同図（ａ）（ｂ）（ｄ）〜（ｈ）は、図２（ａ）（ｂ）（ｄ）〜（ｈ）の信号波形に対応する。
同図に示すように、可変容量素子２１だけでオフセット調整する場合、最小容量Ｃminよりも高い分解能が得られないので、転送電荷から可変容量素子２１で電荷を引き抜く度にオフセット誤差が生じる。このオフセット誤差は積分器１３がリセットされるまで積分の度に累積され、積分器１３の５回目の積分値である電圧信号（Ｆ：図２（ｆ））には大きなオフセット誤差が生じる。
【００１９】
以上のように、本実施の形態によれば、オフセット調整回路１４において、可変容量素子２１と並列に最小容量Ｃminからなる調整用容量素子２３を設け、可変容量素子２１ではＭ回の積分回数のうち全ての積分動作に同期して電荷を引き抜くが、調整用容量素子２３ではＭ回の積分回数のうちＮ回（Ｍ＞Ｎ）だけ最小容量Ｃminでの電荷の引き抜きを行うので、オフセット調整回路１４で擬似的にＣmin×（Ｎ／Ｍ）の分解能を実現できる。
【００２０】
次に、自己容量方式又は相互容量方式の静電容量センサに適合した容量検出装置の詳細構成について説明する。自己容量方式は、自己容量（センサ電極とGND間容量）を検出対象とする。相互容量方式は、２つのセンサ電極間に形成される相互容量、又は基準電極と２つのセンサ電極の間に形成される相互容量の差として定義される容量を検出対象とする。
【００２１】
図４は自己容量方式の静電容量センサに適合した容量検出装置の詳細ブロックである。基本構成は、図１に示す容量検出装置と同一であり、電荷読取機構１２が自己容量方式の静電容量センサに適合した回路構成となっている。
【００２２】
自己容量方式の静電容量センサは、静電容量変化を検出するセンサ容量Ｃｓと固定容量である参照容量Ｃｒｅｆとで構成されている。自己容量方式の場合、センサ容量Ｃｓ及び参照容量Ｃｒｅｆのそれぞれの一端はグランドに接続される。センサ容量Ｃｓ及び参照容量Ｃｒｅｆの他端にはスイッチＳＷ００を介して電圧Ｖｄｄで充電可能であり、センサ容量Ｃｓ及び参照容量ＣｒｅｆはスイッチＳＷ１１によってリセットされる。センサ容量Ｃｓ及び参照容量ＣｒｅｆはスイッチＳＷ２を介して電荷読取機構１２内の再分配容量Ｃｐｍ、Ｃｎｍの一端に接続されている。再分配容量Ｃｐｍ、ＣｎｍにはスイッチＳＷ１２を介して電圧Ｖｄｄで充電可能に構成されており、スイッチＳＷ０１によってリセット可能に構成されている。再分配容量Ｃｐｍ、ＣｎｍはスイッチＳＷ３を介してクロススイッチＸＳＷの入力端に接続されている。クロススイッチＸＳＷの一方の入力端には、オフセット調整回路１４における可変容量素子２１＿ｐ及び調整用容量２３＿ｐが並列に接続されている。また、クロススイッチＸＳＷの他方の入力端には、オフセット調整回路１４における可変容量素子２１＿ｎ及び調整用容量２３＿ｎが並列に接続されている。オフセット調整回路１４は、図１に示す回路構成と基本的に同じであるが、差動回路構成に対応して電荷転送ラインＬｐ、Ｌｎの双方の極性に対応してオフセット調整回路が設けられている。なお、電荷転送ラインＬｐ、ＬｎにはスイッチＳＷ２０を介して電圧Ｖｄｄ／２が印加される。クロススイッチＸＳＷの出力端に積分器１３が接続されている。
【００２３】
図５は上記容量検出装置のタイミングチャートである。同図では、４回の積分に１回の割合で調整用容量２３＿ｐ／２３＿ｎによる最小容量Ｃminでの電荷引き抜き（負極性側では注入）を行う。なお、１回の積分の都度、可変容量素子２１＿ｐ／２１＿ｎによる電荷引き抜き（負極性側では注入）を行う。
【００２４】
積分器１３がリセットされるのと同時に、スイッチＳＷ００／ＳＷ０１がＯＮすることにより、センサ容量Ｃｓ及び参照容量Ｃｒｅｆが電圧Ｖｄｄで充電され、再分配容量Ｃｐｍ、Ｃｎｍがリセットされる。スイッチＳＷ００／ＳＷ０１をＯＦＦした後、スイッチＳＷ２／ＳＷ２０をＯＮする。スイッチＳＷ２をＯＮすることにより、センサ容量Ｃｓの電荷が再分配容量Ｃｐｍへ分配されると共に、参照容量Ｃｒｅｆの電荷が再分配容量Ｃｎｍへ分配される。また、スイッチＳＷ２０をＯＮすることにより、電荷転送ラインＬｐ，Ｌｎに固定電圧Ｖｄｄ／２が印加される。スイッチＳＷ２／ＳＷ２０をＯＦＦするタイミングで、スイッチＳＷ３をＯＮして再分配容量Ｃｐｍ、Ｃｎｍと積分器１３とを接続すると共に、それまでハイレベル状態にあった駆動パルスＢＣＤＰ０／ＢＣＤＮ０、ＢＣＤＰ１／ＢＣＤＮ１を立ち下げる。駆動パルスＢＣＤＰ０／ＢＣＤＮ０を立ち下げ時の立ち下げパルスが、可変容量素子２１＿ｐ／２１＿ｎに与えられる駆動パルスとなり、駆動パルスＢＣＤＰ１／ＢＣＤＮ１を立ち下げ時の立ち下げパルスが、調整用容量２３＿ｐ／２３＿ｎに与えられる駆動パルスとなる。スイッチＳＷ３をＯＮするタイミングでクロススイッチＸＳＷはパラレル接続に設定される。この結果、センサ容量Ｃｓ側の電荷が分配された再分配容量Ｃｐｍの電荷が電荷転送ラインＬｐを経由して積分器１３の一方の入力端子（正極側）へ入力される。また、参照容量Ｃｒｅｆ側の電荷が分配された再分配容量Ｃｎｍの電荷が電荷転送ラインＬｎを経由して積分器１３の他方の入力端子（負極側）へ入力される。このとき、可変容量素子２１＿ｐ／２１＿ｎ及び調整用容量２３＿ｐ／２３＿ｎには共に駆動パルスが与えられているので、可変容量素子２１＿ｐ／２１＿ｎ及び調整用容量２３＿ｐ／２３＿ｎのそれぞれにおいて電荷の引き抜き（又は注入）が行われる。
【００２５】
次に、スイッチＳＷ３がＯＦＦしてからスイッチＳＷ１１／ＳＷ１２がＯＮする。スイッチＳＷ１１をＯＮすることにより、センサ容量Ｃｓ及び参照容量Ｃｒｅｆがリセットされ、スイッチＳＷ１２をＯＮすることにより、再分配容量Ｃｐｍ、Ｃｎｍが電圧Ｖｄｄで充電される。スイッチＳＷ１１／ＳＷ１２をＯＦＦした後、スイッチＳＷ２／ＳＷ２０をオンする。スイッチＳＷ２をＯＮすることにより、電圧Ｖｄｄで充電された再分配容量Ｃｐｍ、Ｃｎｍとリセットされたセンサ容量Ｃｓ及び参照容量Ｃｒｅｆとの間で電荷の再分配が行われる。スイッチＳＷ２をＯＦＦした後、スイッチＳＷ３をＯＮすると共に、駆動パルスＢＣＤＰ０／ＢＣＤＮ０だけを立ち上げる。スイッチＳＷ３をＯＮすることにより、クロス状態に設定されているクロススイッチＸＳＷを経由して再分配容量Ｃｐｍ、Ｃｎｍの電荷が積分器１３に前回とは逆極性で転送される。このとき、駆動パルスＢＣＤＰ０／ＢＣＤＮ０を立ち上げる時の立ち上げパルスが、可変容量素子２１＿ｐ／２１＿ｎに与えられる駆動パルスとなり、可変容量素子２１＿ｐ／２１＿ｎだけによるオフセット調整（電荷の引き抜く／注入）が行われる。以降、同様にして駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立ち上がり／立ち下りエッジで３回、４回と積分が繰り返され、そのたびに可変容量素子２１＿ｐ／２１＿ｎだけによるオフセット調整が行われる。そして、最初から数えて５回目の積分では、駆動パルスＢＣＤＰ０／ＢＣＤＮ０とＢＣＤＰ１／ＢＣＤＮ１とが同時に立ち下げられる。これにより、駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立下りエッジで生成される駆動パルスにて可変容量素子２１＿ｐ／２１＿ｎによる電荷引き抜き／注入が行われ、ＢＣＤＰ１／ＢＣＤＮ１の立下りエッジで生成される駆動パルスにて調整用容量２３＿ｐ／２３＿ｎにおいて電荷の引き抜き／注入が行われる。
【００２６】
以上のように、４回の積分に１回の割合で調整用容量２３＿ｐ／２３＿ｎによる最小容量Ｃminでの電荷の引き抜き／注入を行うので、オフセット調整回路１４で擬似的にＣmin×（１／５）の分解能を実現できる。
【００２７】
図６は相互容量方式の静電容量センサに適合した容量検出装置の詳細ブロックである。基本構成は、図１に示す容量検出装置と同一であり、電荷読取機構１２が相互容量方式の静電容量センサに適合した回路構成となっている。
【００２８】
相互容量方式の静電容量センサは、静電容量変化を検出するセンサ容量Ｃｓと固定容量である参照容量Ｃｒｅｆとで構成されている。相互容量方式の場合、センサ容量Ｃｓ及び参照容量Ｃｒｅｆのそれぞれの一端は電源電圧Ｖｄｄ／２側となり、他端には駆動パルスＳＤＲＶを供給可能に構成されている。センサ容量Ｃｓと再分配容量Ｃｐｍとの間はスイッチＳＷ１３ｐで接続され、参照容量Ｃｒｅｆと再分配容量Ｃｎｍとの間はスイッチＳＷ１３ｎで接続されている。センサ容量Ｃｓの一方の端子に対してスイッチＳＷ０２ｐ、ＳＷ１３ｐを介して電圧Ｖｄｄ／２が印加される。また、参照容量Ｃｒｅｆの一方の端子に対してスイッチＳＷ０２ｎ、ＳＷ１３ｎを介して電圧Ｖｄｄ／２が印加される。その他の構成は図４に示す容量検出装置と同様である。
【００２９】
図７は上記容量検出装置のタイミングチャートである。同図では、４回の積分に１回の割合で調整用容量２３＿ｐ／２３＿ｎによる最小容量Ｃminでの電荷引き抜き（負極性側では注入）を行う。なお、１回の積分の都度、可変容量素子２１＿ｐ／２１＿ｎによる電荷引き抜き（負極性側では注入）を行う。
【００３０】
積分器１３がリセットされるのと同時に、スイッチＳＷ０２ｐ／ＳＷ０２ｎがＯＮすることにより、再分配容量Ｃｐｍ、Ｃｎｍが電圧Ｖｄｄ／２で充電される。その後、スイッチＳＷ０２ｐ／ＳＷ０２ｎをＯＦＦするのに同期して、スイッチＳＷ１３ｐ、１３ｎ、２０をＯＮすると共に、駆動パルスＳＤＲＶを立ち上げる。駆動パルスＳＤＲＶの立ち上がりエッジによってセンサ容量Ｃｓ及び参照容量Ｃｒｅｆの容量に対応した電荷が再分配容量Ｃｐｍ、Ｃｎｍへ分配される。次に、スイッチＳＷ１３ｐ、１３ｎ、２０をＯＦＦしたら、スイッチＳＷ３をＯＮするとともに、それまでハイレベルに維持されていた駆動パルスＢＣＤＰ０／ＢＣＤＮ０、ＢＣＤＰ１／ＢＣＤＮ１を立ち下げる。駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立ち下げエッジによって可変容量素子２１＿ｐ／２１＿ｎに与えられる駆動パルスとなり、駆動パルスＢＣＤＰ１／ＢＣＤＮ１の立ち下げエッジが調整用容量２３＿ｐ／２３＿ｎに与えられる駆動パルスとなる。スイッチＳＷ３をＯＮするタイミングでクロススイッチＸＳＷはパラレル接続に設定される。この結果、センサ容量Ｃｓ側の電荷が分配された再分配容量Ｃｐｍの電荷が電荷転送ラインＬｐを経由して積分器１３の一方の入力端子（正極側）へ入力される。また、参照容量Ｃｒｅｆ側の電荷が分配された再分配容量Ｃｎｍの電荷が電荷転送ラインＬｎを経由して積分器１３の他方の入力端子（負極側）へ入力される。このとき、可変容量素子２１＿ｐ／２１＿ｎ及び調整用容量２３＿ｐ／２３＿ｎには共に駆動パルスが与えられているので、可変容量素子２１＿ｐ／２１＿ｎ及び調整用容量２３＿ｐ／２３＿ｎのそれぞれにおいて電荷の引き抜き（又は注入）が行われる。
【００３１】
次に、再びスイッチＳＷ０２ｐ、ＳＷ０２ｎをＯＮすると、再分配容量Ｃｐｍ、Ｃｎｍが電圧Ｖｄｄ／２で充電される。その後、スイッチＳＷ０２ｐ／ＳＷ０２ｎをＯＦＦするのに同期して、スイッチＳＷ１３ｐ、１３ｎ、２０をＯＮすると共に、駆動パルスＳＤＲＶを立ち下げる。駆動パルスＳＤＲＶの立ち下がりエッジによってセンサ容量Ｃｓ及び参照容量Ｃｒｅｆの容量に対応した電荷が再分配容量Ｃｐｍ、Ｃｎｍへ分配される。次に、スイッチＳＷ１３ｐ、１３ｎ、２０をＯＦＦしたら、スイッチＳＷ３をＯＮするとともに、それまでローレベルに維持されていた駆動パルスＢＣＤＰ０／ＢＣＤＮ０を立ち上げる。駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立ち上がりエッジが可変容量素子２１＿ｐ／２１＿ｎに与えられる駆動パルスとなる。駆動パルスＢＣＤＰ１／ＢＣＤＮ１は変化させないので、調整用容量２３＿ｐ／２３＿ｎは駆動されない。スイッチＳＷ３をＯＮするタイミングでクロススイッチＸＳＷはクロス接続に設定される。この結果、センサ容量Ｃｓ側の電荷が分配された再分配容量Ｃｐｍの電荷が積分器１３の他方の入力端子（負極側）へ入力され、参照容量Ｃｒｅｆ側の電荷が分配された再分配容量Ｃｎｍの電荷が積分器１３の一方の入力端子（正極側）へ入力される。このとき、可変容量素子２１＿ｐ／２１＿ｎだけに駆動パルスが与えられているので、可変容量素子２１＿ｐ／２１＿ｎだけによる電荷の引き抜き（又は注入）が行われる。以降、同様にして駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立ち上がり／立ち下りエッジで３回、４回と積分が繰り返され、そのたびに可変容量素子２１＿ｐ／２１＿ｎだけによるオフセット調整が行われる。そして、最初から数えて５回目の積分では、駆動パルスＢＣＤＰ０／ＢＣＤＮ０とＢＣＤＰ１／ＢＣＤＮ１とが同時に立ち下げられる。これにより、駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立下りエッジで生成される駆動パルスにて可変容量素子２１＿ｐ／２１＿ｎによる電荷引き抜き／注入が行われ、ＢＣＤＰ１／ＢＣＤＮ１の立下りエッジで生成される駆動パルスにて調整用容量２３＿ｐ／２３＿ｎにおいて電荷の引き抜き／注入が行われる。
【００３２】
以上のように、４回の積分に１回の割合で調整用容量２３＿ｐ／２３＿ｎによる最小容量Ｃminでの電荷の引き抜き／注入を行うので、オフセット調整回路１４で擬似的にＣmin×（１／５）の分解能を実現できる。
【００３３】
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている回路構成については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更可能である。その他、本発明の目的を逸脱しない限りにおいて適宜変更実施可能である。
【産業上の利用可能性】
【００３４】
本発明は、タッチセンサ等の静電容量センサの容量検出装置に適用可能である。
【符号の説明】
【００３５】
１０ 容量検出装置
１１ 静電容量式センサ
１２ 電荷読取機構
１３ 積分器
１４ オフセット調整回路
１５ Ａ／Ｄ変換器
１６ 制御回路
２１ 可変容量素子
２２ パルス発生源
２３ 調整用容量素子
２４ パルス発生源
【技術分野】
【０００１】
本発明は、静電容量式センサで検出される微小な静電容量の変化を電荷に変換して積分器へ転送する過程でオフセット調整する容量検出装置に関する。
【背景技術】
【０００２】
従来、静電容量式センサで微小な静電容量の変化を検出し、検出した静電容量の変化分を電荷読取機構で電荷に変換し、電荷読取機構で読み取った電荷を積分器へ転送して積分することで電圧信号に変換する容量検出装置がある。電荷読取機構が静電容量式センサから読み取って積分器へ転送する電荷には、本来の検出対象容量以外の容量成分（以下、「オフセット」という）が含まれている。電荷読取機構から積分器へ電荷を転送する過程でオフセットを除去することが望ましい。
【０００３】
電荷読取機構から積分器へ電荷を転送するラインに電荷引き抜き（又は注入）のためのオフセット調整回路を設けることができる。オフセット調整回路は、一端が電荷を転送する電荷転送ラインに接続され、他端から駆動パルスを印加可能な可変容量素子を備える。積分動作（電荷読取機構から積分器への電荷転送）に同期して、積分１回ごとに駆動パルスを加えて転送電荷からオフセット相当の電荷を引き抜いている。オフセット調整回路に備える可変容量素子の分解能は、可変容量素子を構成する複数の調整用容量素子の合成容量で決まる。調整用容量素子の数を選択して可変容量素子で合成容量に相当する電荷をオフセットとして引き抜いている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、可変容量素子を構成する個々のコンデンサは、半導体プロセスの制約により小容量化には限界がある。このため、オフセット調整回路が１回の積分動作で可変容量素子で引き抜く（又は注入）容量の精度にも限界があり、必ずしも十分な分解能を実現できなかった。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、調整用容量素子の最小値よりも高い精度でオフセットを調整可能な容量検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の容量検出装置は、周囲の状況によって静電容量が変化する静電容量素子と、前記静電容量素子の電荷を読み取る電荷読取機構と、前記電荷読取機構から転送される読取り電荷を積分して電圧信号に変換する積分器と、前記電荷読取機構から前記積分器へ転送される電荷からオフセットを除去するオフセット調整回路と、前記オフセット調整回路の動作を制御する制御回路と、を具備し、前記オフセット調整回路は、複数の容量素子からなり前記電荷読取機構と前記積分器との間に形成される電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子と、前記電荷転送ラインに対して前記可変容量素子と並列に接続され、前記可変容量素子を構成する容量素子の最小値に対応した容量値を有する調整用容量素子と、を備え、前記制御回路は、前記電荷読取機構から前記積分器へ電荷転送する度に前記可変容量素子でオフセット除去するように前記可変容量素子を駆動し、前記可変容量素子でＭ回繰り返しオフセット除去する間に前記調整用容量素子でＮ回（Ｍ＞Ｎ；Ｍ、Ｎは自然数）だけオフセット除去するように前記調整用容量素子を駆動することを特徴とする。
【０００８】
この構成によれば、可変容量素子でＭ回繰り返しオフセット除去する間に調整用容量素子でＮ回だけオフセット除去するように調整用容量素子を駆動するので、仮に調整用容量素子の容量値を半導体プロセス上の最小値Ｃminとすれば、オフセット調整回路で擬似的にＣmin×（Ｎ／Ｍ）の分解能を実現できる。
【発明の効果】
【０００９】
本発明によれば、調整用容量素子の最小値よりも高い精度でオフセットを調整可能な容量検出装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る容量検出装置の概略図である。
【図２】実施の形態において連続積分回数ＭをＭ＝５とした場合のタイミング図である。
【図３】可変容量素子だけでオフセット調整する場合の比較例を示す図である。
【図４】自己容量方式の静電容量センサに適合した容量検出装置の詳細ブロック図である。
【図５】図４に示す容量検出装置のタイミング図である。
【図６】相互容量方式の静電容量センサに適合した容量検出装置の詳細ブロック図である。
【図７】図６に示す容量検出装置のタイミング図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は実施の形態に係る容量検出装置の概略図である。本実施の形態に係る容量検出装置１０は、静電容量式センサ１１で検出された静電容量（電荷）を読み取る電荷読取機構１２と、電荷読取機構１２で読み取られた電荷を積分して電圧信号に変換する積分器１３と、電荷読取機構１２から積分器１３へ転送される電荷からオフセットを除去するオフセット調整回路１４と、積分器１３の出力する電圧信号をデジタル信号に変換するＡ／Ｄ変換器１５と、オフセット調整を含む装置全体の動作を制御する制御回路１６とを備える。
【００１２】
静電容量式センサ１１は、センサ容量Ｃｓを構成するセンサ電極の周囲の状況によって静電容量が変化する。例えば、静電容量式センサ１１をタッチパネルのセンサに適用した場合には、操作者の指の接近に応じて静電容量が変化する。
【００１３】
オフセット調整回路１４は、最小容量Ｃminの調整用容量素子Ｃ１，Ｃ２，Ｃ３を並列接続した可変容量素子２１と、調整用容量素子Ｃ１，Ｃ２，Ｃ３の一端と電荷転送ラインＬ１との間を独立にＯＮ／ＯＦＦするスイッチＳＷ１，ＳＷ２，ＳＷ３と、可変容量素子２１を構成する各調整用容量素子Ｃ１，Ｃ２，Ｃ３の他端に対して並列に駆動パルスを印加するパルス発生源２２と、可変容量素子２１に対して並列に接続された最小容量Ｃminからなる１つの調整用容量素子２３と、調整用容量素子２３に対して駆動パルスを印加するパルス発生源２４とを備えている。オフセット調整回路１４を構成する調整用容量素子Ｃ１，Ｃ２，Ｃ３と調整用容量素子２３とは同一の集積回路内に形成されている。最小容量Ｃminは半導体プロセス上の制約を考慮して実現可能な最小容量であってもよい。
【００１４】
制御回路１６は、電荷読取機構１２で読み取られた電荷をＭ回連続して積分器１３へ転送し、Ｍ回にＮ回だけリセット信号をアクティブにして積分器１３をリセットする。このとき、制御回路１６は、電荷読取機構１２から積分器１３への電荷転送に同期して１回の積分毎に駆動パルスが可変容量素子２１へ印加されるようにパルス発生源２２を制御し、かつ、Ｍ回の連続積分の過程でＮ回（Ｎ回は０回から（Ｍ−１）回）だけ駆動パルスが調整用容量素子２３へ印加されるようにパルス発生源２４を制御する。Ｍ＞Ｎであり、Ｍ、Ｎは自然数である。Ｍ回の連続積分（電荷転送）において、可変容量素子２１に設定された容量値で毎回（Ｍ回）引き抜き（又は注入）が行われるが、調整用容量素子２３の最小容量ＣminはＮ回だけ引き抜く（又は注入）ように制御される。これは、擬似的に最小容量ＣminはＮ／Ｍの容量値でオフセット調整していることになる。例えば、Ｍ＝１６、Ｎ＝１とすれば、１６回の連続積分動作中（可変容量素子２１に対して１６個の駆動パルスを発生）に調整用容量素子２３に対して１回だけ駆動パルスを発生させる。最小容量Ｃmin＝１００ｆＦであれば、１００ｆＦ×１／１６＝６．２５ｆＦの分解能を得たことに相当する。
【００１５】
次に、以上のように構成された本実施の形態の動作について説明する。
図２は連続積分回数ＭをＭ＝５とした場合のタイミング図を示している。制御回路１６は、静電容量式センサ１１に対する駆動パルスを生成するパルス発生源１６に対して所定周期でタイミング信号（Ａ：図２（ａ））を供給すると共に、電荷読取機構１２に対しても電荷転送のための制御信号を供給する。このとき、タイミング信号（Ａ）と同一タイミングで可変容量素子２１のパルス発生源２２に対してタイミング信号（Ｂ：図２（ｂ））を供給する。駆動パルスを５パルス供給した後に、Ａ／Ｄ変換器１５に対して読み取りトリガ（Ｈ：図２（ｈ））が与えられ、Ａ／Ｄ変換器１５が積分器１３の積分出力を読み取った後、積分器１３に対してリセット信号（Ｇ：図２（ｇ））が供給される。そして、制御回路１６は、５回の連続積分中の１回だけ、調整用容量素子２３のパルス発生源２４に対してタイミング信号（Ｃ：図２（ｃ））を供給している。
【００１６】
図２に示すように、電荷読取機構１２がタイミング信号（Ａ）に同期して電荷転送し（Ｄ：図２（ｄ））、電荷転送に同期して、可変容量素子２１のパルス発生源２２にタイミング信号（Ｂ）が与えられるので、電荷転送の度（１回の積分毎）に、可変容量素子２１を構成する調整用容量素子Ｃ１〜Ｃ３のうちＯＮしているスイッチ（ＳＷ１〜ＳＷ３）を介して電荷転送ラインＬ１に接続されている調整用容量素子に電荷が引き抜かれる（又は注入）。図２（ｅ）（図１中のＥ）における２番目から５番目の信号波形が可変容量素子２１だけで電荷引き抜きした電荷に相当する。図２に示す例では、５回の連続積分のうち初回の積分に供される転送電荷に対して、タイミング信号（Ｃ）によって調整用容量素子２３に駆動パルスが与えられて最小容量Ｃminが引き抜かれる。これにより、オフセット調整回路１４では、擬似的にＣmin／５の分解能を実現している。図２（ｅ）に示す波線部分はＣmin／５の分解能によっても僅かに残るオフセット誤差を示している。
【００１７】
積分器１３は、Ｃmin／５の分解能でオフセット調整された転送電荷を積分して積分値を電圧信号（Ｆ：図２（ｆ））として出力している。電圧信号（Ｆ）には破線で示すように僅かにオフセット誤差が含まれている。Ａ／Ｄ変換器１５は、積分器１３の５回目の積分値である電圧信号（Ｆ）を取り込んでデジタル信号に変換し、後段の処理回路（不図示）へ出力している。
【００１８】
図３は可変容量素子２１だけでオフセット調整する場合の比較例である。同図（ａ）（ｂ）（ｄ）〜（ｈ）は、図２（ａ）（ｂ）（ｄ）〜（ｈ）の信号波形に対応する。
同図に示すように、可変容量素子２１だけでオフセット調整する場合、最小容量Ｃminよりも高い分解能が得られないので、転送電荷から可変容量素子２１で電荷を引き抜く度にオフセット誤差が生じる。このオフセット誤差は積分器１３がリセットされるまで積分の度に累積され、積分器１３の５回目の積分値である電圧信号（Ｆ：図２（ｆ））には大きなオフセット誤差が生じる。
【００１９】
以上のように、本実施の形態によれば、オフセット調整回路１４において、可変容量素子２１と並列に最小容量Ｃminからなる調整用容量素子２３を設け、可変容量素子２１ではＭ回の積分回数のうち全ての積分動作に同期して電荷を引き抜くが、調整用容量素子２３ではＭ回の積分回数のうちＮ回（Ｍ＞Ｎ）だけ最小容量Ｃminでの電荷の引き抜きを行うので、オフセット調整回路１４で擬似的にＣmin×（Ｎ／Ｍ）の分解能を実現できる。
【００２０】
次に、自己容量方式又は相互容量方式の静電容量センサに適合した容量検出装置の詳細構成について説明する。自己容量方式は、自己容量（センサ電極とGND間容量）を検出対象とする。相互容量方式は、２つのセンサ電極間に形成される相互容量、又は基準電極と２つのセンサ電極の間に形成される相互容量の差として定義される容量を検出対象とする。
【００２１】
図４は自己容量方式の静電容量センサに適合した容量検出装置の詳細ブロックである。基本構成は、図１に示す容量検出装置と同一であり、電荷読取機構１２が自己容量方式の静電容量センサに適合した回路構成となっている。
【００２２】
自己容量方式の静電容量センサは、静電容量変化を検出するセンサ容量Ｃｓと固定容量である参照容量Ｃｒｅｆとで構成されている。自己容量方式の場合、センサ容量Ｃｓ及び参照容量Ｃｒｅｆのそれぞれの一端はグランドに接続される。センサ容量Ｃｓ及び参照容量Ｃｒｅｆの他端にはスイッチＳＷ００を介して電圧Ｖｄｄで充電可能であり、センサ容量Ｃｓ及び参照容量ＣｒｅｆはスイッチＳＷ１１によってリセットされる。センサ容量Ｃｓ及び参照容量ＣｒｅｆはスイッチＳＷ２を介して電荷読取機構１２内の再分配容量Ｃｐｍ、Ｃｎｍの一端に接続されている。再分配容量Ｃｐｍ、ＣｎｍにはスイッチＳＷ１２を介して電圧Ｖｄｄで充電可能に構成されており、スイッチＳＷ０１によってリセット可能に構成されている。再分配容量Ｃｐｍ、ＣｎｍはスイッチＳＷ３を介してクロススイッチＸＳＷの入力端に接続されている。クロススイッチＸＳＷの一方の入力端には、オフセット調整回路１４における可変容量素子２１＿ｐ及び調整用容量２３＿ｐが並列に接続されている。また、クロススイッチＸＳＷの他方の入力端には、オフセット調整回路１４における可変容量素子２１＿ｎ及び調整用容量２３＿ｎが並列に接続されている。オフセット調整回路１４は、図１に示す回路構成と基本的に同じであるが、差動回路構成に対応して電荷転送ラインＬｐ、Ｌｎの双方の極性に対応してオフセット調整回路が設けられている。なお、電荷転送ラインＬｐ、ＬｎにはスイッチＳＷ２０を介して電圧Ｖｄｄ／２が印加される。クロススイッチＸＳＷの出力端に積分器１３が接続されている。
【００２３】
図５は上記容量検出装置のタイミングチャートである。同図では、４回の積分に１回の割合で調整用容量２３＿ｐ／２３＿ｎによる最小容量Ｃminでの電荷引き抜き（負極性側では注入）を行う。なお、１回の積分の都度、可変容量素子２１＿ｐ／２１＿ｎによる電荷引き抜き（負極性側では注入）を行う。
【００２４】
積分器１３がリセットされるのと同時に、スイッチＳＷ００／ＳＷ０１がＯＮすることにより、センサ容量Ｃｓ及び参照容量Ｃｒｅｆが電圧Ｖｄｄで充電され、再分配容量Ｃｐｍ、Ｃｎｍがリセットされる。スイッチＳＷ００／ＳＷ０１をＯＦＦした後、スイッチＳＷ２／ＳＷ２０をＯＮする。スイッチＳＷ２をＯＮすることにより、センサ容量Ｃｓの電荷が再分配容量Ｃｐｍへ分配されると共に、参照容量Ｃｒｅｆの電荷が再分配容量Ｃｎｍへ分配される。また、スイッチＳＷ２０をＯＮすることにより、電荷転送ラインＬｐ，Ｌｎに固定電圧Ｖｄｄ／２が印加される。スイッチＳＷ２／ＳＷ２０をＯＦＦするタイミングで、スイッチＳＷ３をＯＮして再分配容量Ｃｐｍ、Ｃｎｍと積分器１３とを接続すると共に、それまでハイレベル状態にあった駆動パルスＢＣＤＰ０／ＢＣＤＮ０、ＢＣＤＰ１／ＢＣＤＮ１を立ち下げる。駆動パルスＢＣＤＰ０／ＢＣＤＮ０を立ち下げ時の立ち下げパルスが、可変容量素子２１＿ｐ／２１＿ｎに与えられる駆動パルスとなり、駆動パルスＢＣＤＰ１／ＢＣＤＮ１を立ち下げ時の立ち下げパルスが、調整用容量２３＿ｐ／２３＿ｎに与えられる駆動パルスとなる。スイッチＳＷ３をＯＮするタイミングでクロススイッチＸＳＷはパラレル接続に設定される。この結果、センサ容量Ｃｓ側の電荷が分配された再分配容量Ｃｐｍの電荷が電荷転送ラインＬｐを経由して積分器１３の一方の入力端子（正極側）へ入力される。また、参照容量Ｃｒｅｆ側の電荷が分配された再分配容量Ｃｎｍの電荷が電荷転送ラインＬｎを経由して積分器１３の他方の入力端子（負極側）へ入力される。このとき、可変容量素子２１＿ｐ／２１＿ｎ及び調整用容量２３＿ｐ／２３＿ｎには共に駆動パルスが与えられているので、可変容量素子２１＿ｐ／２１＿ｎ及び調整用容量２３＿ｐ／２３＿ｎのそれぞれにおいて電荷の引き抜き（又は注入）が行われる。
【００２５】
次に、スイッチＳＷ３がＯＦＦしてからスイッチＳＷ１１／ＳＷ１２がＯＮする。スイッチＳＷ１１をＯＮすることにより、センサ容量Ｃｓ及び参照容量Ｃｒｅｆがリセットされ、スイッチＳＷ１２をＯＮすることにより、再分配容量Ｃｐｍ、Ｃｎｍが電圧Ｖｄｄで充電される。スイッチＳＷ１１／ＳＷ１２をＯＦＦした後、スイッチＳＷ２／ＳＷ２０をオンする。スイッチＳＷ２をＯＮすることにより、電圧Ｖｄｄで充電された再分配容量Ｃｐｍ、Ｃｎｍとリセットされたセンサ容量Ｃｓ及び参照容量Ｃｒｅｆとの間で電荷の再分配が行われる。スイッチＳＷ２をＯＦＦした後、スイッチＳＷ３をＯＮすると共に、駆動パルスＢＣＤＰ０／ＢＣＤＮ０だけを立ち上げる。スイッチＳＷ３をＯＮすることにより、クロス状態に設定されているクロススイッチＸＳＷを経由して再分配容量Ｃｐｍ、Ｃｎｍの電荷が積分器１３に前回とは逆極性で転送される。このとき、駆動パルスＢＣＤＰ０／ＢＣＤＮ０を立ち上げる時の立ち上げパルスが、可変容量素子２１＿ｐ／２１＿ｎに与えられる駆動パルスとなり、可変容量素子２１＿ｐ／２１＿ｎだけによるオフセット調整（電荷の引き抜く／注入）が行われる。以降、同様にして駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立ち上がり／立ち下りエッジで３回、４回と積分が繰り返され、そのたびに可変容量素子２１＿ｐ／２１＿ｎだけによるオフセット調整が行われる。そして、最初から数えて５回目の積分では、駆動パルスＢＣＤＰ０／ＢＣＤＮ０とＢＣＤＰ１／ＢＣＤＮ１とが同時に立ち下げられる。これにより、駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立下りエッジで生成される駆動パルスにて可変容量素子２１＿ｐ／２１＿ｎによる電荷引き抜き／注入が行われ、ＢＣＤＰ１／ＢＣＤＮ１の立下りエッジで生成される駆動パルスにて調整用容量２３＿ｐ／２３＿ｎにおいて電荷の引き抜き／注入が行われる。
【００２６】
以上のように、４回の積分に１回の割合で調整用容量２３＿ｐ／２３＿ｎによる最小容量Ｃminでの電荷の引き抜き／注入を行うので、オフセット調整回路１４で擬似的にＣmin×（１／５）の分解能を実現できる。
【００２７】
図６は相互容量方式の静電容量センサに適合した容量検出装置の詳細ブロックである。基本構成は、図１に示す容量検出装置と同一であり、電荷読取機構１２が相互容量方式の静電容量センサに適合した回路構成となっている。
【００２８】
相互容量方式の静電容量センサは、静電容量変化を検出するセンサ容量Ｃｓと固定容量である参照容量Ｃｒｅｆとで構成されている。相互容量方式の場合、センサ容量Ｃｓ及び参照容量Ｃｒｅｆのそれぞれの一端は電源電圧Ｖｄｄ／２側となり、他端には駆動パルスＳＤＲＶを供給可能に構成されている。センサ容量Ｃｓと再分配容量Ｃｐｍとの間はスイッチＳＷ１３ｐで接続され、参照容量Ｃｒｅｆと再分配容量Ｃｎｍとの間はスイッチＳＷ１３ｎで接続されている。センサ容量Ｃｓの一方の端子に対してスイッチＳＷ０２ｐ、ＳＷ１３ｐを介して電圧Ｖｄｄ／２が印加される。また、参照容量Ｃｒｅｆの一方の端子に対してスイッチＳＷ０２ｎ、ＳＷ１３ｎを介して電圧Ｖｄｄ／２が印加される。その他の構成は図４に示す容量検出装置と同様である。
【００２９】
図７は上記容量検出装置のタイミングチャートである。同図では、４回の積分に１回の割合で調整用容量２３＿ｐ／２３＿ｎによる最小容量Ｃminでの電荷引き抜き（負極性側では注入）を行う。なお、１回の積分の都度、可変容量素子２１＿ｐ／２１＿ｎによる電荷引き抜き（負極性側では注入）を行う。
【００３０】
積分器１３がリセットされるのと同時に、スイッチＳＷ０２ｐ／ＳＷ０２ｎがＯＮすることにより、再分配容量Ｃｐｍ、Ｃｎｍが電圧Ｖｄｄ／２で充電される。その後、スイッチＳＷ０２ｐ／ＳＷ０２ｎをＯＦＦするのに同期して、スイッチＳＷ１３ｐ、１３ｎ、２０をＯＮすると共に、駆動パルスＳＤＲＶを立ち上げる。駆動パルスＳＤＲＶの立ち上がりエッジによってセンサ容量Ｃｓ及び参照容量Ｃｒｅｆの容量に対応した電荷が再分配容量Ｃｐｍ、Ｃｎｍへ分配される。次に、スイッチＳＷ１３ｐ、１３ｎ、２０をＯＦＦしたら、スイッチＳＷ３をＯＮするとともに、それまでハイレベルに維持されていた駆動パルスＢＣＤＰ０／ＢＣＤＮ０、ＢＣＤＰ１／ＢＣＤＮ１を立ち下げる。駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立ち下げエッジによって可変容量素子２１＿ｐ／２１＿ｎに与えられる駆動パルスとなり、駆動パルスＢＣＤＰ１／ＢＣＤＮ１の立ち下げエッジが調整用容量２３＿ｐ／２３＿ｎに与えられる駆動パルスとなる。スイッチＳＷ３をＯＮするタイミングでクロススイッチＸＳＷはパラレル接続に設定される。この結果、センサ容量Ｃｓ側の電荷が分配された再分配容量Ｃｐｍの電荷が電荷転送ラインＬｐを経由して積分器１３の一方の入力端子（正極側）へ入力される。また、参照容量Ｃｒｅｆ側の電荷が分配された再分配容量Ｃｎｍの電荷が電荷転送ラインＬｎを経由して積分器１３の他方の入力端子（負極側）へ入力される。このとき、可変容量素子２１＿ｐ／２１＿ｎ及び調整用容量２３＿ｐ／２３＿ｎには共に駆動パルスが与えられているので、可変容量素子２１＿ｐ／２１＿ｎ及び調整用容量２３＿ｐ／２３＿ｎのそれぞれにおいて電荷の引き抜き（又は注入）が行われる。
【００３１】
次に、再びスイッチＳＷ０２ｐ、ＳＷ０２ｎをＯＮすると、再分配容量Ｃｐｍ、Ｃｎｍが電圧Ｖｄｄ／２で充電される。その後、スイッチＳＷ０２ｐ／ＳＷ０２ｎをＯＦＦするのに同期して、スイッチＳＷ１３ｐ、１３ｎ、２０をＯＮすると共に、駆動パルスＳＤＲＶを立ち下げる。駆動パルスＳＤＲＶの立ち下がりエッジによってセンサ容量Ｃｓ及び参照容量Ｃｒｅｆの容量に対応した電荷が再分配容量Ｃｐｍ、Ｃｎｍへ分配される。次に、スイッチＳＷ１３ｐ、１３ｎ、２０をＯＦＦしたら、スイッチＳＷ３をＯＮするとともに、それまでローレベルに維持されていた駆動パルスＢＣＤＰ０／ＢＣＤＮ０を立ち上げる。駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立ち上がりエッジが可変容量素子２１＿ｐ／２１＿ｎに与えられる駆動パルスとなる。駆動パルスＢＣＤＰ１／ＢＣＤＮ１は変化させないので、調整用容量２３＿ｐ／２３＿ｎは駆動されない。スイッチＳＷ３をＯＮするタイミングでクロススイッチＸＳＷはクロス接続に設定される。この結果、センサ容量Ｃｓ側の電荷が分配された再分配容量Ｃｐｍの電荷が積分器１３の他方の入力端子（負極側）へ入力され、参照容量Ｃｒｅｆ側の電荷が分配された再分配容量Ｃｎｍの電荷が積分器１３の一方の入力端子（正極側）へ入力される。このとき、可変容量素子２１＿ｐ／２１＿ｎだけに駆動パルスが与えられているので、可変容量素子２１＿ｐ／２１＿ｎだけによる電荷の引き抜き（又は注入）が行われる。以降、同様にして駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立ち上がり／立ち下りエッジで３回、４回と積分が繰り返され、そのたびに可変容量素子２１＿ｐ／２１＿ｎだけによるオフセット調整が行われる。そして、最初から数えて５回目の積分では、駆動パルスＢＣＤＰ０／ＢＣＤＮ０とＢＣＤＰ１／ＢＣＤＮ１とが同時に立ち下げられる。これにより、駆動パルスＢＣＤＰ０／ＢＣＤＮ０の立下りエッジで生成される駆動パルスにて可変容量素子２１＿ｐ／２１＿ｎによる電荷引き抜き／注入が行われ、ＢＣＤＰ１／ＢＣＤＮ１の立下りエッジで生成される駆動パルスにて調整用容量２３＿ｐ／２３＿ｎにおいて電荷の引き抜き／注入が行われる。
【００３２】
以上のように、４回の積分に１回の割合で調整用容量２３＿ｐ／２３＿ｎによる最小容量Ｃminでの電荷の引き抜き／注入を行うので、オフセット調整回路１４で擬似的にＣmin×（１／５）の分解能を実現できる。
【００３３】
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている回路構成については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更可能である。その他、本発明の目的を逸脱しない限りにおいて適宜変更実施可能である。
【産業上の利用可能性】
【００３４】
本発明は、タッチセンサ等の静電容量センサの容量検出装置に適用可能である。
【符号の説明】
【００３５】
１０ 容量検出装置
１１ 静電容量式センサ
１２ 電荷読取機構
１３ 積分器
１４ オフセット調整回路
１５ Ａ／Ｄ変換器
１６ 制御回路
２１ 可変容量素子
２２ パルス発生源
２３ 調整用容量素子
２４ パルス発生源
【特許請求の範囲】
【請求項１】
周囲の状況によって静電容量が変化する静電容量素子と、前記静電容量素子の電荷を読み取る電荷読取機構と、前記電荷読取機構から転送される読取り電荷を積分して電圧信号に変換する積分器と、前記電荷読取機構から前記積分器へ転送される電荷からオフセットを除去するオフセット調整回路と、前記オフセット調整回路の動作を制御する制御回路と、を具備し、
前記オフセット調整回路は、
複数の容量素子からなり前記電荷読取機構と前記積分器との間に形成される電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子と、
前記電荷転送ラインに対して前記可変容量素子と並列に接続され、前記可変容量素子を構成する容量素子の最小値に対応した容量値を有する調整用容量素子と、を備え、
前記制御回路は、前記電荷読取機構から前記積分器へ電荷転送する度に前記可変容量素子でオフセット除去するように前記可変容量素子を駆動し、前記可変容量素子でＭ回繰り返しオフセット除去する間に前記調整用容量素子でＮ回（Ｍ＞Ｎ；Ｍ、Ｎは自然数）だけオフセット除去するように前記調整用容量素子を駆動することを特徴とする容量検出装置。
【請求項２】
前記可変容量素子と前記調整用容量素子は１つの集積回路内に形成されたことを特徴とする請求項１記載の容量検出装置。
【請求項３】
予め、前記可変容量素子によるオフセット誤差を前記調整用容量素子で吸収するように前記可変容量素子の駆動回数Ｍと前記調整用容量素子の駆動回数Ｎとが決定されていることを特徴とする請求項１又は請求項２記載の容量検出装置。
【請求項１】
周囲の状況によって静電容量が変化する静電容量素子と、前記静電容量素子の電荷を読み取る電荷読取機構と、前記電荷読取機構から転送される読取り電荷を積分して電圧信号に変換する積分器と、前記電荷読取機構から前記積分器へ転送される電荷からオフセットを除去するオフセット調整回路と、前記オフセット調整回路の動作を制御する制御回路と、を具備し、
前記オフセット調整回路は、
複数の容量素子からなり前記電荷読取機構と前記積分器との間に形成される電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子と、
前記電荷転送ラインに対して前記可変容量素子と並列に接続され、前記可変容量素子を構成する容量素子の最小値に対応した容量値を有する調整用容量素子と、を備え、
前記制御回路は、前記電荷読取機構から前記積分器へ電荷転送する度に前記可変容量素子でオフセット除去するように前記可変容量素子を駆動し、前記可変容量素子でＭ回繰り返しオフセット除去する間に前記調整用容量素子でＮ回（Ｍ＞Ｎ；Ｍ、Ｎは自然数）だけオフセット除去するように前記調整用容量素子を駆動することを特徴とする容量検出装置。
【請求項２】
前記可変容量素子と前記調整用容量素子は１つの集積回路内に形成されたことを特徴とする請求項１記載の容量検出装置。
【請求項３】
予め、前記可変容量素子によるオフセット誤差を前記調整用容量素子で吸収するように前記可変容量素子の駆動回数Ｍと前記調整用容量素子の駆動回数Ｎとが決定されていることを特徴とする請求項１又は請求項２記載の容量検出装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１４５４６８（Ｐ２０１２−１４５４６８Ａ）
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願番号】特願２０１１−４５５２（Ｐ２０１１−４５５２）
【出願日】平成２３年１月１３日（２０１１．１．１３）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願日】平成２３年１月１３日（２０１１．１．１３）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
[ Back to top ]