弾性波デバイスの製造方法
【課題】櫛型電極の周囲に空隙が無く、かつ誘電体層がその表面が平坦となる弾性波デバイスを提供する。
【解決手段】弾性波デバイスの製造方法は、圧電基板１上に設けられた弾性波を励振する櫛型電極２と、櫛型電極２を覆うように設けられた誘電体層３を具備する弾性波デバイスの製造方法であって、圧電基板１に櫛型電極２を形成する工程と、櫛型電極１を覆うように、櫛型電極１の膜厚より厚い膜厚を有する誘電体層３を形成する工程と、誘電体層３を覆うようにエッチバック層４を形成する工程と、エッチバック層４と誘電体層３の一部をエッチングまたは研磨する工程とを有する。エッチングまたは研磨する工程において、エッチバック層４を削る速さと誘電体層３を削る速さが等しくなる条件で、エッチバック層が全て除去されるまでエッチングまたは研磨がなされる。
【解決手段】弾性波デバイスの製造方法は、圧電基板１上に設けられた弾性波を励振する櫛型電極２と、櫛型電極２を覆うように設けられた誘電体層３を具備する弾性波デバイスの製造方法であって、圧電基板１に櫛型電極２を形成する工程と、櫛型電極１を覆うように、櫛型電極１の膜厚より厚い膜厚を有する誘電体層３を形成する工程と、誘電体層３を覆うようにエッチバック層４を形成する工程と、エッチバック層４と誘電体層３の一部をエッチングまたは研磨する工程とを有する。エッチングまたは研磨する工程において、エッチバック層４を削る速さと誘電体層３を削る速さが等しくなる条件で、エッチバック層が全て除去されるまでエッチングまたは研磨がなされる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、弾性波デバイスの製造方法に関する。
【背景技術】
【０００２】
携帯電話など移動通信機器のＲＦ帯フィルタ、ＩＦ帯フィルタとしては、弾性表面波（ＳＡＷ）フィルタが広く用いられている。ＳＡＷフィルタは、タンタル酸リチウム結晶などの圧電性基板上にアルミニウムなどで櫛型電極を形成しただけの簡単な構造で、急峻なカットオフ特性と、小型軽量・安価の特長を有する。しかしながら、移動通信機器の発達に伴い、カットオフ特性と小型低背化への要求は年々厳しくなってきており、ＳＡＷフィルタでは実現困難になりつつある。
【０００３】
異なる媒質の境界を進む波を利用する弾性境界波デバイスは、周波数温度係数が小さいため急峻なカットオフ特性が得られることや、ハーメチックシールが不要であるため小型低背化できることから、ＳＡＷフィルタに替わるデバイスとして期待され、開発が進められている。
【０００４】
弾性境界波デバイスは、圧電基板に形成した櫛型電極の上に、少なくとも一つの誘電体層を積層した構造からなる（例えば、特許文献１、２参照）。
【０００５】
弾性境界波デバイスの製造方法として、最も簡単には、櫛型電極を形成した後に誘電体層を積層する方法が考えられる。図５は、この方法で形成された弾性境界波デバイスの断面図である。図５に示す弾性境界波デバイスでは、圧電基板４１上の櫛型電極４２を覆うように形成された誘電体層４３の表面に、櫛型電極４２の形状を反映した凹凸が生じる。このような凹凸があると弾性波の閉じ込めが弱く、フィルタ特性における帯域外抑圧度が損なわれることが知られている。したがって、誘電体層の表面が平坦になるような製造方法が求められる。
【０００６】
図６は、誘電体層の平坦化を実現するための製造方法の従来例を示す図である。まず、誘電体層４３を櫛型電極４２と同じ膜厚で成膜し（図６Ａ）、櫛型電極４２のポジネガ反転パターンをレジスト４４で形成する（図６Ｂ）。誘電体層４３をRIEで加工した後（図６Ｃ）、櫛型電極４２の材料を蒸着し（図６Ｄ）、レジスト４４を溶解してリフトオフする（図６Ｅ）。最後に誘電体層４３を所望の膜厚まで追加成膜する（図６Ｆ）。
【特許文献１】特開２００６−２７９６０９号公報
【特許文献２】特開２００８−６７２８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図６Ｄの櫛型電極材料の蒸着工程において、電極材料はレジスト４４側壁に付着しながら堆積するため、櫛型電極４２はテーパを持った形状になる。したがって前もって形成した誘電体パターン４３との間にトレンチ４５が生じる。また、図７に示すように、電極材料は誘電体パターン４３の側壁にも付着成長し、リフトオフ後もバリ４６となって残る場合もある。この上に誘電体層を追加成膜すると、櫛型電極の周囲に空隙が生じる。この空隙は弾性波の伝播損失を増大させ、フィルタ特性等を悪化させる原因となることが知られている。
【０００８】
以上のように、低損失でかつ抑圧度の大きい弾性境界波フィルタを得るには、櫛型電極の周囲に空隙が無く、誘電体層が緻密でかつその表面が平坦であることが必要である。そのため、本発明は、櫛型電極の周囲に空隙が無く、かつ誘電体層がその表面が平坦となる弾性波デバイスを提供することを目的する。
【課題を解決するための手段】
【０００９】
本願に開示する弾性波デバイスの製造方法は、圧電基板上に設けられた弾性波を励振する櫛型電極と、前記櫛型電極を覆うように設けられた誘電体層を具備する弾性波デバイスの製造方法であって、前記圧電基板に櫛型電極を形成する工程と、前記櫛型電極を覆うように、前記櫛型電極の膜厚より厚い膜厚を有する誘電体層を形成する工程と、前記誘電体層を覆うようにエッチバック層を形成する工程と、前記エッチバック層と誘電体層の一部をエッチングまたは研磨する工程とを有し、前記エッチングまたは研磨する工程において、前記エッチバック層を削る速さと誘電体層を削る速さが等しくなる条件で、エッチバック層が全て除去されるまでエッチングまたは研磨する。
【００１０】
上記製造方法によれば、櫛型電極の形成後、前記櫛型電極を覆うように、前記櫛形電極の膜厚より厚い膜厚を有する誘電体層を形成するので、櫛型電極と誘電体層との間に空隙が生じにくい。さらに、エッチバック層と誘電体層は、エッチングまたは研磨される際に、等しい速さで、エッチバック層が除去されるまで削られるので、表面が平坦化された誘電体層が残る。その結果、伝播損失が小さい弾性波デバイスが得られる。
【発明の効果】
【００１１】
本願明細書の開示によれば、櫛型電極の周囲に空隙が無く、かつ誘電体層がその表面が平坦となる弾性波デバイスを提供することが可能になる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態において、前記櫛型電極を形成する工程は、前記圧電基板に少なくとも２層のレジストで櫛型電極パターンを形成する工程と、櫛型電極材料を形成する工程と、レジストを除去する工程とを含み、前記少なくとも２層のレジストは、下に設けられる層の周縁が上に設けられる層の周縁より内側になるように形成されるようにしてもよい。
【００１３】
上記構成の２層のレジストは、アンダーカットが入った形状になる。すなわち、次工程で櫛型電極材料が形成される際に、レジストに電極材料が付着して成長しにくい形状になる。そのため、櫛型電極の周囲に空隙が生じることが防がれる。
【００１４】
本発明の実施形態において、前記櫛型電極を形成する工程は、
前記圧電基板に犠牲層を形成する工程と、犠牲層の上にレジストで櫛型電極の反転パターンを形成する工程と、前記レジストが形成された状態で犠牲層をエッチングする工程と、櫛型電極材料を形成する工程と、レジストを除去する工程と、犠牲層を除去する工程とを含んでもよい。
【００１５】
上記製造方法では、犠牲層を除去した後は櫛型電極材料が圧電基板に残り、その上から誘電体層が形成されるので、誘電体層と櫛型電極との間に空隙が生じることはない。
【００１６】
本発明の実施形態において、前記エッチバック層は、前記誘電体層を真空成膜した後、スピンコーティングにより形成されてもよい。
【００１７】
これにより、櫛型電極の上は真空成膜によって全て緻密な誘電体層が形成され、エッチバック層の表面はスピンコーティングにより平坦に形成される。そのため、エッチバック層が除去されるまで削られた後は、表面が平坦で、かつ緻密な誘電体層が残る。その結果、櫛型電極の周囲に空隙が無く、誘電体層が緻密でかつその表面が平坦である弾性波デバイスが得られる。なお、真空成膜は、緻密化が可能な成膜手段であればよく、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタイングおよび真空蒸着等が含まれる。
【００１８】
本発明の実施形態において、前記エッチバック層は、ＳＯＧにより形成され、前記エッチングまたは研磨する工程において、前記エッチバック層と前記誘電体層が同じエッチングレートとなるような条件でエッチングする態様であってもよい。これにより、エッチバック層と誘電体層は、等しい速さでエッチングされ削られる。
【００１９】
本発明の実施形態において、前記誘電体層は、ＳｉＯ2で形成され、前記エッチバック層はＳＯＧにより形成され、前記エッチバック層および誘電体層の一部は、反応性イオンエッチングにより、混合ガスに対するＣＦ４ガスの流量比が２０％〜２５％の条件で、エッチバック層が全て除去されるまでエッチングされる態様とすることができる。これにより、エッチバック層と誘電体層を、等しい速さで削ることができる。
【００２０】
（第１の実施形態）
図１Ａ〜図１Ｆは、第１の実施形態における弾性波デバイスの製造工程を示す図である。まず、図１Ａに示すように、圧電基板１上に、櫛型電極２を形成するための電極層２ａをスパッタ成膜する。圧電基板１は、例えば、タンタル酸リチウム、ニオブ酸リチウムなどである。櫛型電極２の電極層２ａの形成においては、例えば、まず密着層としてチタンを３０ｎｍの厚さで成膜し、続けて銅を１００ｎｍの厚さでスパッタ成膜することができる。これを、フォトリソとイオンミリングで加工して０．５μｍ幅の櫛型電極２を形成する（図１Ｂおよび図１Ｃ参照）。
【００２１】
次に、図１Ｄに示すように、誘電体層３としてＳｉＯ2を、ＴＥＯＳ−ＣＶＤで１μｍの厚さで成膜する。さらに、図１Ｅに示すように、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ；塗布ガラス）を５００ｎｍの厚さでスピンコートし、４００℃で焼成する。このＳＯＧ膜がエッチバック層４となる。エッチバック層４の表面を十分平坦にするため、ＳＯＧ膜（エッチバック層４）の厚さは櫛型電極２の厚さの２倍以上であることが好ましい。
【００２２】
次に、ＣＦ４とＣＨＦ３の混合ガスを用いて基板全面をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を行う。この時、ＳＯＧ膜（エッチバック層４）とＴＥＯＳ−ＣＶＤで成膜したＳｉＯ2膜（誘電体層３）のエッチングレートが同程度になるようＲＩＥ条件を設定する。ＲＩＥ条件として、例えば、混合ガスに対するＣＦ４ガスの流量比が挙げられる。以下、この流量比について説明する。
【００２３】
図２は、ＳＯＧ膜およびＳｉＯ2膜それぞれの流量比：ＣＦ４／（ＣＦ４＋ＣＨＦ３）とエッチングレートの関係を示すグラフである。図２に示すように、混合ガスに対するＣＦ４ガスの流量比が１０％以上３４％以下の範囲においてＳＯＧ膜とＳｉＯ2膜のエッチングレートがほぼ等しくなる。特に、２２％のときに、ＳＯＧ膜とＳｉＯ2膜のエッチングレートが最も近くなる。
【００２４】
一例として、混合ガスの流量は２００ｓｃｃｍ、圧力は１０Ｐａ、放電電力は１００Ｗとすることができる。ＲＩＥは、ＳＯＧ膜が全て無くなり、さらにＳｉＯ2膜の厚さが櫛型電極上で、所定の値（例えば、６００ｎｍ）になった時点で停止する。その結果、図１Ｆに示すように、緻密で表面が平坦な誘電体層が櫛型電極上に残る。
【００２５】
なお、エッチングレートが同程度になるようＲＩＥ条件は、上記例に限定されない。また、エッチバック層４と誘電体層３に用いる材料も上記例（ＳＯＧ膜およびＳｉＯ2膜）に限られない。エッチバック層４と誘電体層３に応じて、適切なエッチング方法およびエッチング条件を適宜設定することができる。
【００２６】
以上、図１に示したように、本実施形態では、まず、櫛型電極２を形成した後、ＣＶＤ等により緻密な誘電体層３を成膜する。誘電体層３は所望の厚みよりやや厚く成膜しておく。次にエッチバック層４としてＳＯＧを塗布、焼成して表面を平坦化する。その後、エッチバック層（ＳＯＧ膜）と誘電体層（ＳｉＯ2膜）が同じエッチングレートとなるような条件で、圧電基板１全面のエッチングを行う（エッチバック）。ＳＯＧが全てエッチングされ、さらに誘電体層が所望の厚みまで薄くなった時点でエッチングを停止する。これにより、図６Ｆに示したようなトレンチ４５（空隙）が生じない。また、櫛型電極２の上は全て緻密な誘電体層３からなり、かつ誘電体層３の表面は平坦となる。
【００２７】
ここで、別の方法として、まず櫛型電極２を形成した後にＳＯＧを塗布・焼成して表面を平坦化し、さらに誘電体層３を追加成膜する方法も可能である。しかし、この方法では、櫛型電極２の周囲にＳＯＧが残ることになる。ＳＯＧ膜はＣＶＤ膜に比べて緻密性が劣るので、これも弾性波の伝播損失を悪化させる原因となる。そのため、図１に示す工程のように、櫛型電極２の上には、緻密な誘電体層３を形成することが好ましい。
【００２８】
なお、上記実施形態では、エッチバック層４および誘電体層３を、削る速度が同じになる条件でエッチングする例を示したが、同じ速度で削ることが可能であれば、削る手段はエッチングでなくてもよい。例えば、ＣＭＰ（化学機械研磨）またはその他の研磨手段で、エッチバック層４および誘電体層３を削ることもできる。
【００２９】
（第２の実施形態）
図３は、第２の実施形態における弾性波デバイスの製造工程を示す図である。図３Ａに示すように、まず、圧電基板１にリフトオフ用の２層レジストを用いて櫛型電極２とはポジネガ反転したレジストパターンを形成する。２層レジストは、圧電基板１上に形成された下層５ａおよびその上に形成された上層５ｂを含む。２層レジストは下層５ａの現像液に対する溶解度が上層５ｂより速いため、アンダーカットが入った形状になっている。
【００３０】
次に、図３Ｂに示すように、櫛型電極２を形成するための電極材料を蒸着で成膜する。レジストを溶剤で除去し、リフトオフすると、図３Ｃに示すように、櫛型電極２が圧電基板１に残る。その後の図３Ｄ〜図３Ｆに示す工程は、上記の図１Ｄ〜図１Ｆと同様である。
【００３１】
なお、上記第１の実施形態では櫛型電極２のパターニングにイオンミリングを用いる場合を説明したが、イオンミリングによるオーバーエッチングで櫛型電極２間の圧電基板１がイオン衝撃により削られ、伝播損失が悪化する場合がある。これに対して、本実施形態によれば、圧電基板１の損傷が無く、低損失のデバイスが得られる。
【００３２】
（第３の実施形態）
図４は、第３の実施形態における弾性波デバイスの製造工程を示す図である。図４Ａに示すように。まず、圧電基板１に犠牲層７としてシリコンを２００ｎｍの厚さでスパッタ成膜する。次に、図４Ｂに示すように、櫛型電極２とはポジネガ反転したレジスト５ｃのパターンを形成する。
【００３３】
次に、図４Ｃに示すように、ＳＦ６ガスにより犠牲層７のシリコンをＲＩＥする。このとき、シリコンに１００ｎｍ程度のアンダーカットが入るようにＲＩＥ条件を設定する。一例として、ＳＦ６ガス流量１５０ｓｃｃｍ、圧力５Ｐａ、放電電力４０Ｗとすることができる。
【００３４】
次に、櫛型電極２の電極材料（例えば、銅）を蒸着し（図４Ｄ）、レジスト５ｃを溶剤で除去しリフトオフする（図４Ｅ）。さらに、先と同じ条件でＲＩＥを行い犠牲層７のシリコンを除去する。その結果、図４Ｆに示すように、銅からなる櫛型電極２はエッチングされないで圧電基板１に残る。その後の図４Ｇ〜図４Ｉに示す工程は、上記の図１Ｄ〜図１Ｆと同様である。
【００３５】
上記第２の実施形態における２層レジストは、フォトリソ工程でのベーク温度が１８０℃程度と高く、圧電基板１に割れが生じる場合がある。本実施形態では、高温工程が無く、アンダーカット形状の再現性や面内均一性も、第２の実施形態より優れている傾向にある。また、犠牲層７のシリコンにアンダーカットが入っているため、図７に示したような櫛型電極２の側壁でのバリ成長が無い。その結果、櫛型電極２に誘電体層３を被覆しても櫛型電極２周囲に空隙が生じない。
【００３６】
以上の実施形態に関し、さらに以下の付記を開示する。
【００３７】
（付記１）
圧電基板上に設けられた弾性波を励振する櫛型電極と、前記櫛型電極を覆うように設けられた誘電体層を具備する弾性波デバイスの製造方法であって、
前記圧電基板に櫛型電極を形成する工程と、
前記櫛型電極を覆うように、前記櫛型電極の膜厚より厚い膜厚を有する誘電体層を形成する工程と、
前記誘電体層を覆うようにエッチバック層を形成する工程と、前記エッチバック層と誘電体層の一部をエッチングまたは研磨する工程とを有し、
前記エッチングまたは研磨する工程において、前記エッチバック層を削る速さと誘電体層を削る速さが等しくなる条件で、エッチバック層が全て除去されるまでエッチングまたは研磨する、弾性波デバイスの製造方法。
【００３８】
（付記２）
前記櫛型電極を形成する工程は、前記圧電基板に少なくとも２層のレジストで櫛型電極パターンを形成する工程と、櫛型電極材料を形成する工程と、レジストを除去する工程とを含み、
前記少なくとも２層のレジストは、下に設けられる層の周縁が上に設けられる層の周縁より内側になるように形成される、付記１に記載の弾性波デバイスの製造方法。
【００３９】
（付記３）
前記櫛型電極を形成する工程は、
前記圧電基板に犠牲層を形成する工程と、犠牲層の上にレジストで櫛型電極の反転パターンを形成する工程と、前記レジストが形成された状態で犠牲層をエッチングする工程と、櫛型電極材料を形成する工程と、レジストを除去する工程と、犠牲層を除去する工程とを含む、付記１に記載の弾性波デバイスの製造方法。
【００４０】
（付記４）
前記エッチバック層は、前記誘電体層を真空成膜した後、スピンコーティングにより形成される、付記１〜３のいずれかに記載の弾性波デバイス。
【００４１】
（付記５）
前記エッチバック層は、ＳＯＧにより形成され、
前記エッチングまたは研磨する工程において、前記エッチバック層と前記誘電体層が同じエッチングレートとなるような条件でエッチングする、付記１〜４のいずれかに記載の弾性波デバイスの製造方法。
【００４２】
（付記６）
前記誘電体層は、ＳｉＯ2で形成され、前記エッチバック層はＳＯＧにより形成され、
前記エッチバック層および誘電体層の一部は、反応性イオンエッチングにより、混合ガスに対するＣＦ４ガスの流量比が２０％〜２５％の条件で、エッチバック層が全て除去されるまでエッチングされることを特徴とする、付記１〜５のいずれかに記載の弾性波デバイスの製造方法。
【図面の簡単な説明】
【００４３】
【図１】第１の実施形態における弾性波デバイスの製造工程を示す図
【図２】ＳＯＧ膜、ＳｉＯ2膜それぞれの流量比とエッチングレートの関係を示すグラフ
【図３】第２の実施形態における弾性波デバイスの製造工程を示す図
【図４】第３の実施形態における弾性波デバイスの製造工程を示す図
【図５】従来の方法で形成された弾性境界波デバイスの断面図
【図６】誘電体層の平坦化を実現するための製造方法の従来例を示す図
【図７】電極材料が誘電体パターン４３の側壁に付着する場合の例を示す図
【符号の説明】
【００４４】
１ 圧電基板
２ 櫛型電極
２ａ 電極層
３ 誘電体層
４ エッチバック層
５ａ 下層
５ｂ 上層
５ｃ レジスト
７ 犠牲層
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【技術分野】
【０００１】
本発明は、弾性波デバイスの製造方法に関する。
【背景技術】
【０００２】
携帯電話など移動通信機器のＲＦ帯フィルタ、ＩＦ帯フィルタとしては、弾性表面波（ＳＡＷ）フィルタが広く用いられている。ＳＡＷフィルタは、タンタル酸リチウム結晶などの圧電性基板上にアルミニウムなどで櫛型電極を形成しただけの簡単な構造で、急峻なカットオフ特性と、小型軽量・安価の特長を有する。しかしながら、移動通信機器の発達に伴い、カットオフ特性と小型低背化への要求は年々厳しくなってきており、ＳＡＷフィルタでは実現困難になりつつある。
【０００３】
異なる媒質の境界を進む波を利用する弾性境界波デバイスは、周波数温度係数が小さいため急峻なカットオフ特性が得られることや、ハーメチックシールが不要であるため小型低背化できることから、ＳＡＷフィルタに替わるデバイスとして期待され、開発が進められている。
【０００４】
弾性境界波デバイスは、圧電基板に形成した櫛型電極の上に、少なくとも一つの誘電体層を積層した構造からなる（例えば、特許文献１、２参照）。
【０００５】
弾性境界波デバイスの製造方法として、最も簡単には、櫛型電極を形成した後に誘電体層を積層する方法が考えられる。図５は、この方法で形成された弾性境界波デバイスの断面図である。図５に示す弾性境界波デバイスでは、圧電基板４１上の櫛型電極４２を覆うように形成された誘電体層４３の表面に、櫛型電極４２の形状を反映した凹凸が生じる。このような凹凸があると弾性波の閉じ込めが弱く、フィルタ特性における帯域外抑圧度が損なわれることが知られている。したがって、誘電体層の表面が平坦になるような製造方法が求められる。
【０００６】
図６は、誘電体層の平坦化を実現するための製造方法の従来例を示す図である。まず、誘電体層４３を櫛型電極４２と同じ膜厚で成膜し（図６Ａ）、櫛型電極４２のポジネガ反転パターンをレジスト４４で形成する（図６Ｂ）。誘電体層４３をRIEで加工した後（図６Ｃ）、櫛型電極４２の材料を蒸着し（図６Ｄ）、レジスト４４を溶解してリフトオフする（図６Ｅ）。最後に誘電体層４３を所望の膜厚まで追加成膜する（図６Ｆ）。
【特許文献１】特開２００６−２７９６０９号公報
【特許文献２】特開２００８−６７２８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図６Ｄの櫛型電極材料の蒸着工程において、電極材料はレジスト４４側壁に付着しながら堆積するため、櫛型電極４２はテーパを持った形状になる。したがって前もって形成した誘電体パターン４３との間にトレンチ４５が生じる。また、図７に示すように、電極材料は誘電体パターン４３の側壁にも付着成長し、リフトオフ後もバリ４６となって残る場合もある。この上に誘電体層を追加成膜すると、櫛型電極の周囲に空隙が生じる。この空隙は弾性波の伝播損失を増大させ、フィルタ特性等を悪化させる原因となることが知られている。
【０００８】
以上のように、低損失でかつ抑圧度の大きい弾性境界波フィルタを得るには、櫛型電極の周囲に空隙が無く、誘電体層が緻密でかつその表面が平坦であることが必要である。そのため、本発明は、櫛型電極の周囲に空隙が無く、かつ誘電体層がその表面が平坦となる弾性波デバイスを提供することを目的する。
【課題を解決するための手段】
【０００９】
本願に開示する弾性波デバイスの製造方法は、圧電基板上に設けられた弾性波を励振する櫛型電極と、前記櫛型電極を覆うように設けられた誘電体層を具備する弾性波デバイスの製造方法であって、前記圧電基板に櫛型電極を形成する工程と、前記櫛型電極を覆うように、前記櫛型電極の膜厚より厚い膜厚を有する誘電体層を形成する工程と、前記誘電体層を覆うようにエッチバック層を形成する工程と、前記エッチバック層と誘電体層の一部をエッチングまたは研磨する工程とを有し、前記エッチングまたは研磨する工程において、前記エッチバック層を削る速さと誘電体層を削る速さが等しくなる条件で、エッチバック層が全て除去されるまでエッチングまたは研磨する。
【００１０】
上記製造方法によれば、櫛型電極の形成後、前記櫛型電極を覆うように、前記櫛形電極の膜厚より厚い膜厚を有する誘電体層を形成するので、櫛型電極と誘電体層との間に空隙が生じにくい。さらに、エッチバック層と誘電体層は、エッチングまたは研磨される際に、等しい速さで、エッチバック層が除去されるまで削られるので、表面が平坦化された誘電体層が残る。その結果、伝播損失が小さい弾性波デバイスが得られる。
【発明の効果】
【００１１】
本願明細書の開示によれば、櫛型電極の周囲に空隙が無く、かつ誘電体層がその表面が平坦となる弾性波デバイスを提供することが可能になる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態において、前記櫛型電極を形成する工程は、前記圧電基板に少なくとも２層のレジストで櫛型電極パターンを形成する工程と、櫛型電極材料を形成する工程と、レジストを除去する工程とを含み、前記少なくとも２層のレジストは、下に設けられる層の周縁が上に設けられる層の周縁より内側になるように形成されるようにしてもよい。
【００１３】
上記構成の２層のレジストは、アンダーカットが入った形状になる。すなわち、次工程で櫛型電極材料が形成される際に、レジストに電極材料が付着して成長しにくい形状になる。そのため、櫛型電極の周囲に空隙が生じることが防がれる。
【００１４】
本発明の実施形態において、前記櫛型電極を形成する工程は、
前記圧電基板に犠牲層を形成する工程と、犠牲層の上にレジストで櫛型電極の反転パターンを形成する工程と、前記レジストが形成された状態で犠牲層をエッチングする工程と、櫛型電極材料を形成する工程と、レジストを除去する工程と、犠牲層を除去する工程とを含んでもよい。
【００１５】
上記製造方法では、犠牲層を除去した後は櫛型電極材料が圧電基板に残り、その上から誘電体層が形成されるので、誘電体層と櫛型電極との間に空隙が生じることはない。
【００１６】
本発明の実施形態において、前記エッチバック層は、前記誘電体層を真空成膜した後、スピンコーティングにより形成されてもよい。
【００１７】
これにより、櫛型電極の上は真空成膜によって全て緻密な誘電体層が形成され、エッチバック層の表面はスピンコーティングにより平坦に形成される。そのため、エッチバック層が除去されるまで削られた後は、表面が平坦で、かつ緻密な誘電体層が残る。その結果、櫛型電極の周囲に空隙が無く、誘電体層が緻密でかつその表面が平坦である弾性波デバイスが得られる。なお、真空成膜は、緻密化が可能な成膜手段であればよく、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタイングおよび真空蒸着等が含まれる。
【００１８】
本発明の実施形態において、前記エッチバック層は、ＳＯＧにより形成され、前記エッチングまたは研磨する工程において、前記エッチバック層と前記誘電体層が同じエッチングレートとなるような条件でエッチングする態様であってもよい。これにより、エッチバック層と誘電体層は、等しい速さでエッチングされ削られる。
【００１９】
本発明の実施形態において、前記誘電体層は、ＳｉＯ2で形成され、前記エッチバック層はＳＯＧにより形成され、前記エッチバック層および誘電体層の一部は、反応性イオンエッチングにより、混合ガスに対するＣＦ４ガスの流量比が２０％〜２５％の条件で、エッチバック層が全て除去されるまでエッチングされる態様とすることができる。これにより、エッチバック層と誘電体層を、等しい速さで削ることができる。
【００２０】
（第１の実施形態）
図１Ａ〜図１Ｆは、第１の実施形態における弾性波デバイスの製造工程を示す図である。まず、図１Ａに示すように、圧電基板１上に、櫛型電極２を形成するための電極層２ａをスパッタ成膜する。圧電基板１は、例えば、タンタル酸リチウム、ニオブ酸リチウムなどである。櫛型電極２の電極層２ａの形成においては、例えば、まず密着層としてチタンを３０ｎｍの厚さで成膜し、続けて銅を１００ｎｍの厚さでスパッタ成膜することができる。これを、フォトリソとイオンミリングで加工して０．５μｍ幅の櫛型電極２を形成する（図１Ｂおよび図１Ｃ参照）。
【００２１】
次に、図１Ｄに示すように、誘電体層３としてＳｉＯ2を、ＴＥＯＳ−ＣＶＤで１μｍの厚さで成膜する。さらに、図１Ｅに示すように、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ；塗布ガラス）を５００ｎｍの厚さでスピンコートし、４００℃で焼成する。このＳＯＧ膜がエッチバック層４となる。エッチバック層４の表面を十分平坦にするため、ＳＯＧ膜（エッチバック層４）の厚さは櫛型電極２の厚さの２倍以上であることが好ましい。
【００２２】
次に、ＣＦ４とＣＨＦ３の混合ガスを用いて基板全面をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を行う。この時、ＳＯＧ膜（エッチバック層４）とＴＥＯＳ−ＣＶＤで成膜したＳｉＯ2膜（誘電体層３）のエッチングレートが同程度になるようＲＩＥ条件を設定する。ＲＩＥ条件として、例えば、混合ガスに対するＣＦ４ガスの流量比が挙げられる。以下、この流量比について説明する。
【００２３】
図２は、ＳＯＧ膜およびＳｉＯ2膜それぞれの流量比：ＣＦ４／（ＣＦ４＋ＣＨＦ３）とエッチングレートの関係を示すグラフである。図２に示すように、混合ガスに対するＣＦ４ガスの流量比が１０％以上３４％以下の範囲においてＳＯＧ膜とＳｉＯ2膜のエッチングレートがほぼ等しくなる。特に、２２％のときに、ＳＯＧ膜とＳｉＯ2膜のエッチングレートが最も近くなる。
【００２４】
一例として、混合ガスの流量は２００ｓｃｃｍ、圧力は１０Ｐａ、放電電力は１００Ｗとすることができる。ＲＩＥは、ＳＯＧ膜が全て無くなり、さらにＳｉＯ2膜の厚さが櫛型電極上で、所定の値（例えば、６００ｎｍ）になった時点で停止する。その結果、図１Ｆに示すように、緻密で表面が平坦な誘電体層が櫛型電極上に残る。
【００２５】
なお、エッチングレートが同程度になるようＲＩＥ条件は、上記例に限定されない。また、エッチバック層４と誘電体層３に用いる材料も上記例（ＳＯＧ膜およびＳｉＯ2膜）に限られない。エッチバック層４と誘電体層３に応じて、適切なエッチング方法およびエッチング条件を適宜設定することができる。
【００２６】
以上、図１に示したように、本実施形態では、まず、櫛型電極２を形成した後、ＣＶＤ等により緻密な誘電体層３を成膜する。誘電体層３は所望の厚みよりやや厚く成膜しておく。次にエッチバック層４としてＳＯＧを塗布、焼成して表面を平坦化する。その後、エッチバック層（ＳＯＧ膜）と誘電体層（ＳｉＯ2膜）が同じエッチングレートとなるような条件で、圧電基板１全面のエッチングを行う（エッチバック）。ＳＯＧが全てエッチングされ、さらに誘電体層が所望の厚みまで薄くなった時点でエッチングを停止する。これにより、図６Ｆに示したようなトレンチ４５（空隙）が生じない。また、櫛型電極２の上は全て緻密な誘電体層３からなり、かつ誘電体層３の表面は平坦となる。
【００２７】
ここで、別の方法として、まず櫛型電極２を形成した後にＳＯＧを塗布・焼成して表面を平坦化し、さらに誘電体層３を追加成膜する方法も可能である。しかし、この方法では、櫛型電極２の周囲にＳＯＧが残ることになる。ＳＯＧ膜はＣＶＤ膜に比べて緻密性が劣るので、これも弾性波の伝播損失を悪化させる原因となる。そのため、図１に示す工程のように、櫛型電極２の上には、緻密な誘電体層３を形成することが好ましい。
【００２８】
なお、上記実施形態では、エッチバック層４および誘電体層３を、削る速度が同じになる条件でエッチングする例を示したが、同じ速度で削ることが可能であれば、削る手段はエッチングでなくてもよい。例えば、ＣＭＰ（化学機械研磨）またはその他の研磨手段で、エッチバック層４および誘電体層３を削ることもできる。
【００２９】
（第２の実施形態）
図３は、第２の実施形態における弾性波デバイスの製造工程を示す図である。図３Ａに示すように、まず、圧電基板１にリフトオフ用の２層レジストを用いて櫛型電極２とはポジネガ反転したレジストパターンを形成する。２層レジストは、圧電基板１上に形成された下層５ａおよびその上に形成された上層５ｂを含む。２層レジストは下層５ａの現像液に対する溶解度が上層５ｂより速いため、アンダーカットが入った形状になっている。
【００３０】
次に、図３Ｂに示すように、櫛型電極２を形成するための電極材料を蒸着で成膜する。レジストを溶剤で除去し、リフトオフすると、図３Ｃに示すように、櫛型電極２が圧電基板１に残る。その後の図３Ｄ〜図３Ｆに示す工程は、上記の図１Ｄ〜図１Ｆと同様である。
【００３１】
なお、上記第１の実施形態では櫛型電極２のパターニングにイオンミリングを用いる場合を説明したが、イオンミリングによるオーバーエッチングで櫛型電極２間の圧電基板１がイオン衝撃により削られ、伝播損失が悪化する場合がある。これに対して、本実施形態によれば、圧電基板１の損傷が無く、低損失のデバイスが得られる。
【００３２】
（第３の実施形態）
図４は、第３の実施形態における弾性波デバイスの製造工程を示す図である。図４Ａに示すように。まず、圧電基板１に犠牲層７としてシリコンを２００ｎｍの厚さでスパッタ成膜する。次に、図４Ｂに示すように、櫛型電極２とはポジネガ反転したレジスト５ｃのパターンを形成する。
【００３３】
次に、図４Ｃに示すように、ＳＦ６ガスにより犠牲層７のシリコンをＲＩＥする。このとき、シリコンに１００ｎｍ程度のアンダーカットが入るようにＲＩＥ条件を設定する。一例として、ＳＦ６ガス流量１５０ｓｃｃｍ、圧力５Ｐａ、放電電力４０Ｗとすることができる。
【００３４】
次に、櫛型電極２の電極材料（例えば、銅）を蒸着し（図４Ｄ）、レジスト５ｃを溶剤で除去しリフトオフする（図４Ｅ）。さらに、先と同じ条件でＲＩＥを行い犠牲層７のシリコンを除去する。その結果、図４Ｆに示すように、銅からなる櫛型電極２はエッチングされないで圧電基板１に残る。その後の図４Ｇ〜図４Ｉに示す工程は、上記の図１Ｄ〜図１Ｆと同様である。
【００３５】
上記第２の実施形態における２層レジストは、フォトリソ工程でのベーク温度が１８０℃程度と高く、圧電基板１に割れが生じる場合がある。本実施形態では、高温工程が無く、アンダーカット形状の再現性や面内均一性も、第２の実施形態より優れている傾向にある。また、犠牲層７のシリコンにアンダーカットが入っているため、図７に示したような櫛型電極２の側壁でのバリ成長が無い。その結果、櫛型電極２に誘電体層３を被覆しても櫛型電極２周囲に空隙が生じない。
【００３６】
以上の実施形態に関し、さらに以下の付記を開示する。
【００３７】
（付記１）
圧電基板上に設けられた弾性波を励振する櫛型電極と、前記櫛型電極を覆うように設けられた誘電体層を具備する弾性波デバイスの製造方法であって、
前記圧電基板に櫛型電極を形成する工程と、
前記櫛型電極を覆うように、前記櫛型電極の膜厚より厚い膜厚を有する誘電体層を形成する工程と、
前記誘電体層を覆うようにエッチバック層を形成する工程と、前記エッチバック層と誘電体層の一部をエッチングまたは研磨する工程とを有し、
前記エッチングまたは研磨する工程において、前記エッチバック層を削る速さと誘電体層を削る速さが等しくなる条件で、エッチバック層が全て除去されるまでエッチングまたは研磨する、弾性波デバイスの製造方法。
【００３８】
（付記２）
前記櫛型電極を形成する工程は、前記圧電基板に少なくとも２層のレジストで櫛型電極パターンを形成する工程と、櫛型電極材料を形成する工程と、レジストを除去する工程とを含み、
前記少なくとも２層のレジストは、下に設けられる層の周縁が上に設けられる層の周縁より内側になるように形成される、付記１に記載の弾性波デバイスの製造方法。
【００３９】
（付記３）
前記櫛型電極を形成する工程は、
前記圧電基板に犠牲層を形成する工程と、犠牲層の上にレジストで櫛型電極の反転パターンを形成する工程と、前記レジストが形成された状態で犠牲層をエッチングする工程と、櫛型電極材料を形成する工程と、レジストを除去する工程と、犠牲層を除去する工程とを含む、付記１に記載の弾性波デバイスの製造方法。
【００４０】
（付記４）
前記エッチバック層は、前記誘電体層を真空成膜した後、スピンコーティングにより形成される、付記１〜３のいずれかに記載の弾性波デバイス。
【００４１】
（付記５）
前記エッチバック層は、ＳＯＧにより形成され、
前記エッチングまたは研磨する工程において、前記エッチバック層と前記誘電体層が同じエッチングレートとなるような条件でエッチングする、付記１〜４のいずれかに記載の弾性波デバイスの製造方法。
【００４２】
（付記６）
前記誘電体層は、ＳｉＯ2で形成され、前記エッチバック層はＳＯＧにより形成され、
前記エッチバック層および誘電体層の一部は、反応性イオンエッチングにより、混合ガスに対するＣＦ４ガスの流量比が２０％〜２５％の条件で、エッチバック層が全て除去されるまでエッチングされることを特徴とする、付記１〜５のいずれかに記載の弾性波デバイスの製造方法。
【図面の簡単な説明】
【００４３】
【図１】第１の実施形態における弾性波デバイスの製造工程を示す図
【図２】ＳＯＧ膜、ＳｉＯ2膜それぞれの流量比とエッチングレートの関係を示すグラフ
【図３】第２の実施形態における弾性波デバイスの製造工程を示す図
【図４】第３の実施形態における弾性波デバイスの製造工程を示す図
【図５】従来の方法で形成された弾性境界波デバイスの断面図
【図６】誘電体層の平坦化を実現するための製造方法の従来例を示す図
【図７】電極材料が誘電体パターン４３の側壁に付着する場合の例を示す図
【符号の説明】
【００４４】
１ 圧電基板
２ 櫛型電極
２ａ 電極層
３ 誘電体層
４ エッチバック層
５ａ 下層
５ｂ 上層
５ｃ レジスト
７ 犠牲層
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【特許請求の範囲】
【請求項１】
圧電基板上に設けられた弾性波を励振する櫛型電極と、前記櫛型電極を覆うように設けられた誘電体層を具備する弾性波デバイスの製造方法であって、
前記圧電基板に櫛型電極を形成する工程と、
前記櫛型電極を覆うように、前記櫛型電極の膜厚より厚い膜厚を有する誘電体層を形成する工程と、
前記誘電体層を覆うようにエッチバック層を形成する工程と、前記エッチバック層と誘電体層の一部をエッチングまたは研磨する工程とを有し、
前記エッチングまたは研磨する工程において、前記エッチバック層を削る速さと誘電体層を削る速さが等しくなる条件で、エッチバック層が全て除去されるまでエッチングまたは研磨する、弾性波デバイスの製造方法。
【請求項２】
前記櫛型電極を形成する工程は、前記圧電基板に少なくとも２層のレジストで櫛型電極パターンを形成する工程と、櫛型電極材料を形成する工程と、レジストを除去する工程とを含み、
前記少なくとも２層のレジストは、下に設けられる層の周縁が上に設けられる層の周縁より内側になるように形成される、請求項１に記載の弾性波デバイスの製造方法。
【請求項３】
前記櫛型電極を形成する工程は、
前記圧電基板に犠牲層を形成する工程と、犠牲層の上にレジストで櫛型電極の反転パターンを形成する工程と、前記レジストが形成された状態で犠牲層をエッチングする工程と、櫛型電極材料を形成する工程と、レジストを除去する工程と、犠牲層を除去する工程とを含む、請求項１に記載の弾性波デバイスの製造方法。
【請求項４】
前記エッチバック層は、ＳＯＧにより形成され、
前記エッチングまたは研磨する工程において、前記エッチバック層と前記誘電体層が同じエッチングレートとなるような条件でエッチングする、請求項１〜３のいずれか１項に記載の弾性波デバイスの製造方法。
【請求項５】
前記誘電体層は、ＳｉＯ2で形成され、前記エッチバック層はＳＯＧにより形成され、
前記エッチバック層および誘電体層の一部は、反応性イオンエッチングにより、混合ガスに対するＣＦ４ガスの流量比が２０％〜２５％の条件で、エッチバック層が全て除去されるまでエッチングされることを特徴とする、請求項１〜４のいずれか１項に記載の弾性波デバイスの製造方法。
【請求項１】
圧電基板上に設けられた弾性波を励振する櫛型電極と、前記櫛型電極を覆うように設けられた誘電体層を具備する弾性波デバイスの製造方法であって、
前記圧電基板に櫛型電極を形成する工程と、
前記櫛型電極を覆うように、前記櫛型電極の膜厚より厚い膜厚を有する誘電体層を形成する工程と、
前記誘電体層を覆うようにエッチバック層を形成する工程と、前記エッチバック層と誘電体層の一部をエッチングまたは研磨する工程とを有し、
前記エッチングまたは研磨する工程において、前記エッチバック層を削る速さと誘電体層を削る速さが等しくなる条件で、エッチバック層が全て除去されるまでエッチングまたは研磨する、弾性波デバイスの製造方法。
【請求項２】
前記櫛型電極を形成する工程は、前記圧電基板に少なくとも２層のレジストで櫛型電極パターンを形成する工程と、櫛型電極材料を形成する工程と、レジストを除去する工程とを含み、
前記少なくとも２層のレジストは、下に設けられる層の周縁が上に設けられる層の周縁より内側になるように形成される、請求項１に記載の弾性波デバイスの製造方法。
【請求項３】
前記櫛型電極を形成する工程は、
前記圧電基板に犠牲層を形成する工程と、犠牲層の上にレジストで櫛型電極の反転パターンを形成する工程と、前記レジストが形成された状態で犠牲層をエッチングする工程と、櫛型電極材料を形成する工程と、レジストを除去する工程と、犠牲層を除去する工程とを含む、請求項１に記載の弾性波デバイスの製造方法。
【請求項４】
前記エッチバック層は、ＳＯＧにより形成され、
前記エッチングまたは研磨する工程において、前記エッチバック層と前記誘電体層が同じエッチングレートとなるような条件でエッチングする、請求項１〜３のいずれか１項に記載の弾性波デバイスの製造方法。
【請求項５】
前記誘電体層は、ＳｉＯ2で形成され、前記エッチバック層はＳＯＧにより形成され、
前記エッチバック層および誘電体層の一部は、反応性イオンエッチングにより、混合ガスに対するＣＦ４ガスの流量比が２０％〜２５％の条件で、エッチバック層が全て除去されるまでエッチングされることを特徴とする、請求項１〜４のいずれか１項に記載の弾性波デバイスの製造方法。
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７】
【公開番号】特開２０１０−４５５３３（Ｐ２０１０−４５５３３Ａ）
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願番号】特願２００８−２０７３０９（Ｐ２００８−２０７３０９）
【出願日】平成２０年８月１１日（２００８．８．１１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願日】平成２０年８月１１日（２００８．８．１１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]