昇降圧チョッパ制御装置
【課題】昇降圧チョッパの損失低下と制御応答の高速化を目的とする。
【解決手段】昇降圧チョッパ制御装置のデューティ演算器において、第１スイッチング素子のオンデューティの最大制限値をｄ１とし、第３スイッチング素子のオンデューティの最大制限値をｄ２とし、第１直流電圧源の電圧をＶ１とし、第２直流電圧源の電圧をＶ２として、電圧指令Ｖｒｅｆにｄ２・Ｖ２−ｄ１・Ｖ１を加算して新たな電圧指令Ｖｒを求め、Ｖｒ≧０の場合はＤ１＝ｄ１およびＤ２＝ｄ２−Ｖｒ／Ｖ２とし、Ｖｒ＜０の場合はＤ１＝ｄ１＋Ｖｒ／Ｖ１およびＤ２＝ｄ２とする。
【解決手段】昇降圧チョッパ制御装置のデューティ演算器において、第１スイッチング素子のオンデューティの最大制限値をｄ１とし、第３スイッチング素子のオンデューティの最大制限値をｄ２とし、第１直流電圧源の電圧をＶ１とし、第２直流電圧源の電圧をＶ２として、電圧指令Ｖｒｅｆにｄ２・Ｖ２−ｄ１・Ｖ１を加算して新たな電圧指令Ｖｒを求め、Ｖｒ≧０の場合はＤ１＝ｄ１およびＤ２＝ｄ２−Ｖｒ／Ｖ２とし、Ｖｒ＜０の場合はＤ１＝ｄ１＋Ｖｒ／Ｖ１およびＤ２＝ｄ２とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇降圧チョッパ制御装置に関するもので、昇降圧チョッパの損失低減と制御応答の両立を図るものである。
【背景技術】
【０００２】
図２に昇降圧チョッパの回路構成を示す。昇降圧チョッパは、第１スイッチング素子５１と第２スイッチング素子５２とが直列に接続された第１チョッパ２１と、第３スイッチング素子５３と第４スイッチング素子５４とが直列に接続された第２チョッパ２２と、前記第１から第４のスイッチング素子それぞれに逆並列に接続された４つのダイオード（６１〜６４）と、前記第１チョッパ２１に並列に接続された第１直流電圧源３１と、前記第２チョッパ２２に並列に接続されて前記第１直流電圧源３１と負極が接続されている第２直流電圧源３２と、前記第１及び第２スイッチング素子の接点と前記第３及び第４スイッチング素子の接点との間に接続されたリアクトル４とで構成される。第１スイッチング素子５１は、オンデューティＤ１のデューティでスイッチングされ、第２スイッチング素子５２は、第１スイッチング素子５１の反転信号でスイッチングされる。第３スイッチング素子５３は、オンデューティＤ２のデューティでスイッチングされ、第４スイッチング素子５４は、第３スイッチング素子５３の反転信号でスイッチングされる。
【０００３】
図３は、昇降圧チョッパの制御装置の一例を表している。電流指令生成器１１は、第２電圧検出器１４で検出された第２直流電圧源３２の電圧Ｖ２が所定値になるようにその差を比例積分増幅したものをリアクトル４の電流指令Ｉｒｅｆとして出力する。電流制御器１２は、電流検出器４１で検出されたリアクトル４の電流が電流指令Ｉｒｅｆに追従するようにリアクトル４の両端の電圧の指令Ｖｒｅｆを出力する。デューティ演算器１３は、リアクトル４の両端電圧が電流制御器１２の出力の電圧指令Ｖｒｅｆと一致するように第２電圧検出器１４で検出された第２直流電圧源３２の電圧Ｖ２と第１電圧検出器１５で検出された第１直流電圧源３１の電圧Ｖ１を用いて第１スイッチング素子５１のオンデューティＤ１と第３スイッチング素子５３のオンデューティＤ２とを出力する。
次に従来のデューティ演算器１３について示す。
【０００４】
リアクトル４の第１直流電圧源３１側の電位は、第１直流電圧源３１の電圧をＶ１とするとＤ１・Ｖ１であり、リアクトル４の第２直流電圧源３２側の電位は、第２直流電圧源３２の電圧をＶ２とするとＤ２・Ｖ２である。ここで『・』は積を表す。従って、リアクトル４の両端の電圧がその指令Ｖｒｅｆに一致しているとすると
【０００５】
［数１］
Ｄ１・Ｖ１＝Ｖｒｅｆ＋Ｄ２・Ｖ２ …式（１）
【０００６】
が成り立つ。
従来例１においては、第１スイッチング素子５１と第４スイッチング素子５４とを同じタイミングでオンオフ動作させ、第２スイッチング素子５２と第３スイッチング素子５３とを同じタイミングでオンオフ動作させる。すると
【０００７】
［数２］
Ｄ２＝１−Ｄ１ …式（２）
【０００８】
の関係が成り立つ。これを式（１）に代入すると、
【０００９】
［数３］
Ｄ１＝（Ｖｒｅｆ＋Ｖ２）／（Ｖ１＋Ｖ２） …式（３）
【００１０】
となる。つまり従来例１のデューティ演算器１３は、式（３）で得られたＤ１と式（２）で得られたＤ２を出力することとなる。
従来例２のデューティ演算器１３においては、Ｄ２を所定値Ｄ２ｃに固定し、式（１）から
【００１１】
［数４］
Ｄ１＝（Ｖｒｅｆ＋Ｄ２ｃ・Ｖ２）／Ｖ１ …式（４）
【００１２】
とする。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−１２０９４０号公報
【特許文献２】特開２００３−０８８１４０号公報
【特許文献３】特開２００４−３５０４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
図４は、横軸に第１直流電圧源と第２直流電圧源の電圧比として、定常状態（Ｖｒｅf＝０）での前記従来例１と従来例２の第１スイッチング素子５１のオンデューティＤ１を表したものである。また図５は、第３スイッチング素子５３のオンデューティＤ２を表したものである。従来例２では所定値Ｄ２ｃ＝０．８としている。従来例２では（Ｖ２／Ｖ１）＞（１／０．８）においてＤ１＞１となりこれは実現不可能なので（Ｖ２／Ｖ１）＞（１／０．８）が実現できなくなる。また従来例１と従来例２の両方において、全ての電圧比にわたってＤ１及びＤ２が１未満の数値となるため、全てのスイッチング素子が常時スイッチングすることとなり、スイッチング損失が大きくなる。
図６は、横軸に第１直流電圧源と第２直流電圧源の電圧比として、第１直流電圧源の出力電流に対するリアクトル電流比を表したものであり、それはＤ１の逆数に相当する。これにより従来例１は従来例２より、大きな電流をリアクトルに流す必要があることが分かる。すると従来例１では銅損の増加やリアクトル体積の増加となる。
【００１５】
【表１】
【００１６】
表１は、過渡時にリアクトル４に印加可能な最大及び最小の電圧を示している。従来例２は従来例１より印加可能電圧範囲が狭いことから、制御応答が遅くなる。
【００１７】
以上に示したように解決しようとする問題点は、従来例１ではリアクトル電流が大きいことからリアクトルの損失や体積が大きいことであり、従来例２では、電圧比が制限され制御応答が遅いことであり、両者においては、全てのスイッチング素子が常時スイッチングすることからスイッチング損失が大きいことである。
【課題を解決するための手段】
【００１８】
本発明は、上記問題点を解決するために、第１スイッチング素子と第２スイッチング素子とが直列に接続された第１チョッパと、第３スイッチング素子と第４スイッチング素子とが直列に接続された第２チョッパと、前記第１から第４のスイッチング素子それぞれに逆並列に接続された４つのダイオードと、前記第１チョッパに並列に接続された第１直流電圧源と、前記第２チョッパに並列に接続されて前記第１直流電圧源と負極が接続されている第２直流電圧源と、前記第１及び第２スイッチング素子の接点と前記第３及び第４スイッチング素子の接点との間に接続されたリアクトルとで構成される昇降圧チョッパがあって、前記第１直流電圧源と前記第２直流電圧源との間の双方向電力転送を制御するために前記リアクトルに流れる電流の指令Ｉｒｅｆを出力する電力制御器（電流指令生成器）と、前記リアクトルの電流が前記電力制御器（電流指令生成器）の出力の電流指令Ｉｒｅｆに追従するように前記リアクトルの両端の電圧の指令Ｖｒｅｆを出力する電流制御器と、前記リアクトルの両端電圧が前記電流制御器の出力の電圧指令Ｖｒｅｆと一致するように前記第１スイッチング素子のオンデューティＤ１と前記第３スイッチング素子のオンデューティＤ２とを出力するデューティ演算器からなる昇降圧チョッパ制御装置において、前記第１スイッチング素子のオンデューティの最大制限値をｄ１とし、前記第３スイッチング素子のオンデューティの最大制限値をｄ２とし、前記第１直流電圧源の電圧をＶ１とし、前記第２直流電圧源の電圧をＶ２として、前記電圧指令Ｖｒｅｆにｄ２・Ｖ２−ｄ１・Ｖ１を加算して新たな電圧指令Ｖｒを求め、Ｖｒ≧０の場合はＤ１＝ｄ１およびＤ２＝ｄ２−Ｖｒ／Ｖ２とし、Ｖｒ＜０の場合はＤ１＝ｄ１＋Ｖｒ／Ｖ１およびＤ２＝ｄ２とする前記デューティ演算器であることを特徴とする。
【発明の効果】
【００１９】
第１スイッチング素子のオンデューティの最大制限値ｄ１と第３スイッチング素子のオンデューティの最大制限値ｄ２の両方を１とした場合において、電圧比に対する本発明を適用した時のＤ１特性を図４に、Ｄ２特性を図５に、リアクトル電流比を図６に示す。図４及び図５の発明の特性において、電圧比（Ｖ２／Ｖ１）が１以下ではＤ２が１に固定されて第３スイッチング素子が常時オンとなり、電圧比が１以上ではＤ１が１に固定されて第１スイッチング素子が常時オンとなるのでスイッチング損失が低減できることが分かる。またＤ１及びＤ２が１を超えることがないので電圧比の制限が無い。
【００２０】
図６の発明のリアクトル電流比は、従来例１及び従来例２のそれよりも小さいのでリアクトルの損失や体積を小さくできる。そして、ｄ１＝ｄ２＝１の場合は、表１に示されるようにリアクトル４に印加可能な電圧範囲が従来例１と同様に広いので制御応答を損なわない。
【図面の簡単な説明】
【００２１】
【図１】本発明のデューティ演算器を示した説明図である。
【図２】昇降圧チョッパの回路構成を示した説明図である。
【図３】昇降圧チョッパの制御装置の一例を示した説明図である。
【図４】各デューティ演算器におけるデューティＤ１特性である。
【図５】各デューティ演算器におけるデューティＤ２特性である。
【図６】各デューティ演算器におけるリアクトル電流比特性である。
【発明を実施するための形態】
【００２２】
デューティ演算器１３は、前述したようにリアクトル４の両端電圧が電流制御器１２の出力の電圧指令Ｖｒｅｆと一致するように第２電圧検出器１４で検出された第２直流電圧源３２の電圧Ｖ２と第１電圧検出器１５で検出された第１直流電圧源３１の電圧Ｖ１を用いて第１スイッチング素子５１のオンデューティＤ１と第３スイッチング素子５３のオンデューティＤ２とを出力する。つまり、デューティ演算器１３の入力はＶｒｅｆの１つで、出力はＤ１とＤ２の２つとなっており、それらの関係は式（１）で表され、Ｖｒｅｆを実現するためのＤ１やＤ２は多数存在することとなる。また第１スイッチング素子５１や第３スイッチング素子５３に流れる電流は、リアクトル４に流れる電流のそれぞれＤ１倍とＤ２倍となる。つまり第１スイッチング素子５１の電流が同じでもＤ１を大きくした方がリアクトル電流を小さくできることになり、第３スイッチング素子５３の電流が同じでもＤ２を大きくした方がリアクトル電流を小さくできることになる。従って、リアクトル電流を小さくするためにＤ１やＤ２はなるべく大きな値を選択するようにする。
例えばＤ１をその最大制限値ｄ１とすると、Ｄ１は式（５）、Ｄ２は式（６）となる。
【００２３】
［数５］
Ｄ１＝ｄ１ …式（５）
［数６］
Ｄ２＝（Ｄ１・Ｖ１−Ｖｒｅｆ）／Ｖ２＝ｄ２−Ｖｒ／Ｖ２ …式（６）
［数７］
Ｖｒ＝Ｖｒｅｆ＋ｄ２・Ｖ２−ｄ１・Ｖ１ …式（７）
【００２４】
ここでＶｒは式（７）で表され、ｄ２はＤ２の最大制限値である。この場合、Ｄ２はｄ２以下でなければならないのでＶｒ≧０の条件が必要となる。
またＤ２をその最大制限値ｄ２とすると、Ｄ１は式（８）、Ｄ２は式（９）となる。
【００２５】
［数８］
Ｄ１＝（Ｖｒｅｆ＋ｄ２・Ｖ２）／Ｖ１＝ｄ１＋Ｖｒ／Ｖ１ …式（８）
［数９］
Ｄ２＝ｄ２ …式（９）
【００２６】
この場合、Ｄ１はｄ１以下でなければならないのでＶｒ＜０の条件が必要となる。
以上より、Ｖｒを式（７）で求めて、Ｖｒ≧０の場合は式（５）と式（６）でＤ１とＤ２を求め、Ｖｒ＜０の場合は式（８）と式（９）でＤ１とＤ２を求めればよいことになる。
【００２７】
図１は、上記式（５）〜式（９）に基づいて、本発明のデューティ演算器１３をブロック図で表したものである。第１電圧検出器１５で検出された第１直流電圧源３１の電圧Ｖ１と第１スイッチング素子のオンデューティの最大制限値ｄ１との積を乗算器８２で求め、加減算器８１で入力した電圧指令Ｖｒｅfから引き、第２電圧検出器１４で検出された第２直流電圧源３２の電圧Ｖ２と第３スイッチング素子のオンデューティの最大制限値ｄ２との積を乗算器８３で求め、加減算器８１で入力した電圧指令Ｖｒｅfに加えることで新たな電圧指令Ｖｒが得られる。Ｖｒは極性判別器８８で極性が判別されてＶｒ≧０の時１、Ｖｒ＜０の時−１が極性判別器８８より出力される。極性判別器８８の出力が１の時はスイッチ８９とスイッチ９０は１の方にスイッチされて、Ｄ１はｄ１となり、Ｄ２は除算器８５でＶｒをＶ２で割ったものとｄ２との差を加減算器８７で求めたものとなる。極性判別器８８の出力が−１の時はスイッチ８９とスイッチ９０は−１の方にスイッチされて、Ｄ１は除算器８４でＶｒをＶ１で割ったものとｄ１との和を加算器８６で求めたものとなり、Ｄ２はｄ２となる。
【００２８】
前述したように第２スイッチング素子５２や第４スイッチング素子５４は、それぞれ第１スイッチング素子５１や第３スイッチング素子５３の反転信号でスイッチングされるが、実際の適用では電源短絡を防止するためにスイッチングの際に第１スイッチング素子と第２スイッチング素子および第３スイッチング素子と第４スイッチング素子がともにオフとなるデッドタイム期間が設けられる。このデッドタイム期間により、Ｄ１やＤ２が１未満で１に非常に近い場合は、Ｄ１やＤ２通りのスイッチングができなくなるときがあり、リアクトルに低周波数の電流が流れるようになりリアクトルから磁気騒音が発生することがある。それを避けるために、デューティ最大制限値ｄ１やｄ２を１未満の値に設定する。そうすると、Ｄ１やＤ２が１になることがなくなって常時スイッチングすることとなり、本発明の１つの特徴であるスイッチング損失低下の効果が薄らぐが、ｄ１やｄ２は１に近い大きな値なので、リアクトルの損失や体積を小さくできる効果や高速な制御応答性はそのままである。
なお、上記は、Ｖｒ≧０とＶｒ＜０で条件分けをし、記述しているが、これは表記上の一例である。Ｖｒ＝０の場合は、既述にある、Ｖｒ≧０として計算する場合と、Ｖｒ＜０として計算する場合の、どちらの式・計算も成り立つ。
【産業上の利用可能性】
【００２９】
本発明の昇降圧チョッパ制御装置は、例えば電気自動車のバッテリとインバータの直流電源との間に適用した場合、変動するバッテリ電圧に対してインバータ直流電源電圧を最適な値に低損失で高速に制御することが可能となる。またバッテリの代りに電気２重層キャパシタを適用した場合でも、大きく変動するキャパシタ電圧に瞬時に対応してインバータ直流電源電圧を最適な値とすることができる。
【符号の説明】
【００３０】
１１ 電流指令生成器
１２ 電流制御器
１３ デューティ演算器
１４ 第２電圧検出器
１５ 第１電圧検出器
２１ 第１チョッパ
２２ 第２チョッパ
３１ 第１直流電圧源
３２ 第２直流電圧源
４ リアクトル
４１ 電流検出器
５１ 第１スイッチング素子
５２ 第２スイッチング素子
５３ 第３スイッチング素子
５４ 第４スイッチング素子
６１、６２、６３、６４ ダイオード
８１、８７ 加減算器
８２、８３ 乗算器
８４、８５ 除算器
８６ 加算器
８８ 極性判別器
８９、９０ スイッチ
【技術分野】
【０００１】
本発明は、昇降圧チョッパ制御装置に関するもので、昇降圧チョッパの損失低減と制御応答の両立を図るものである。
【背景技術】
【０００２】
図２に昇降圧チョッパの回路構成を示す。昇降圧チョッパは、第１スイッチング素子５１と第２スイッチング素子５２とが直列に接続された第１チョッパ２１と、第３スイッチング素子５３と第４スイッチング素子５４とが直列に接続された第２チョッパ２２と、前記第１から第４のスイッチング素子それぞれに逆並列に接続された４つのダイオード（６１〜６４）と、前記第１チョッパ２１に並列に接続された第１直流電圧源３１と、前記第２チョッパ２２に並列に接続されて前記第１直流電圧源３１と負極が接続されている第２直流電圧源３２と、前記第１及び第２スイッチング素子の接点と前記第３及び第４スイッチング素子の接点との間に接続されたリアクトル４とで構成される。第１スイッチング素子５１は、オンデューティＤ１のデューティでスイッチングされ、第２スイッチング素子５２は、第１スイッチング素子５１の反転信号でスイッチングされる。第３スイッチング素子５３は、オンデューティＤ２のデューティでスイッチングされ、第４スイッチング素子５４は、第３スイッチング素子５３の反転信号でスイッチングされる。
【０００３】
図３は、昇降圧チョッパの制御装置の一例を表している。電流指令生成器１１は、第２電圧検出器１４で検出された第２直流電圧源３２の電圧Ｖ２が所定値になるようにその差を比例積分増幅したものをリアクトル４の電流指令Ｉｒｅｆとして出力する。電流制御器１２は、電流検出器４１で検出されたリアクトル４の電流が電流指令Ｉｒｅｆに追従するようにリアクトル４の両端の電圧の指令Ｖｒｅｆを出力する。デューティ演算器１３は、リアクトル４の両端電圧が電流制御器１２の出力の電圧指令Ｖｒｅｆと一致するように第２電圧検出器１４で検出された第２直流電圧源３２の電圧Ｖ２と第１電圧検出器１５で検出された第１直流電圧源３１の電圧Ｖ１を用いて第１スイッチング素子５１のオンデューティＤ１と第３スイッチング素子５３のオンデューティＤ２とを出力する。
次に従来のデューティ演算器１３について示す。
【０００４】
リアクトル４の第１直流電圧源３１側の電位は、第１直流電圧源３１の電圧をＶ１とするとＤ１・Ｖ１であり、リアクトル４の第２直流電圧源３２側の電位は、第２直流電圧源３２の電圧をＶ２とするとＤ２・Ｖ２である。ここで『・』は積を表す。従って、リアクトル４の両端の電圧がその指令Ｖｒｅｆに一致しているとすると
【０００５】
［数１］
Ｄ１・Ｖ１＝Ｖｒｅｆ＋Ｄ２・Ｖ２ …式（１）
【０００６】
が成り立つ。
従来例１においては、第１スイッチング素子５１と第４スイッチング素子５４とを同じタイミングでオンオフ動作させ、第２スイッチング素子５２と第３スイッチング素子５３とを同じタイミングでオンオフ動作させる。すると
【０００７】
［数２］
Ｄ２＝１−Ｄ１ …式（２）
【０００８】
の関係が成り立つ。これを式（１）に代入すると、
【０００９】
［数３］
Ｄ１＝（Ｖｒｅｆ＋Ｖ２）／（Ｖ１＋Ｖ２） …式（３）
【００１０】
となる。つまり従来例１のデューティ演算器１３は、式（３）で得られたＤ１と式（２）で得られたＤ２を出力することとなる。
従来例２のデューティ演算器１３においては、Ｄ２を所定値Ｄ２ｃに固定し、式（１）から
【００１１】
［数４］
Ｄ１＝（Ｖｒｅｆ＋Ｄ２ｃ・Ｖ２）／Ｖ１ …式（４）
【００１２】
とする。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−１２０９４０号公報
【特許文献２】特開２００３−０８８１４０号公報
【特許文献３】特開２００４−３５０４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
図４は、横軸に第１直流電圧源と第２直流電圧源の電圧比として、定常状態（Ｖｒｅf＝０）での前記従来例１と従来例２の第１スイッチング素子５１のオンデューティＤ１を表したものである。また図５は、第３スイッチング素子５３のオンデューティＤ２を表したものである。従来例２では所定値Ｄ２ｃ＝０．８としている。従来例２では（Ｖ２／Ｖ１）＞（１／０．８）においてＤ１＞１となりこれは実現不可能なので（Ｖ２／Ｖ１）＞（１／０．８）が実現できなくなる。また従来例１と従来例２の両方において、全ての電圧比にわたってＤ１及びＤ２が１未満の数値となるため、全てのスイッチング素子が常時スイッチングすることとなり、スイッチング損失が大きくなる。
図６は、横軸に第１直流電圧源と第２直流電圧源の電圧比として、第１直流電圧源の出力電流に対するリアクトル電流比を表したものであり、それはＤ１の逆数に相当する。これにより従来例１は従来例２より、大きな電流をリアクトルに流す必要があることが分かる。すると従来例１では銅損の増加やリアクトル体積の増加となる。
【００１５】
【表１】
【００１６】
表１は、過渡時にリアクトル４に印加可能な最大及び最小の電圧を示している。従来例２は従来例１より印加可能電圧範囲が狭いことから、制御応答が遅くなる。
【００１７】
以上に示したように解決しようとする問題点は、従来例１ではリアクトル電流が大きいことからリアクトルの損失や体積が大きいことであり、従来例２では、電圧比が制限され制御応答が遅いことであり、両者においては、全てのスイッチング素子が常時スイッチングすることからスイッチング損失が大きいことである。
【課題を解決するための手段】
【００１８】
本発明は、上記問題点を解決するために、第１スイッチング素子と第２スイッチング素子とが直列に接続された第１チョッパと、第３スイッチング素子と第４スイッチング素子とが直列に接続された第２チョッパと、前記第１から第４のスイッチング素子それぞれに逆並列に接続された４つのダイオードと、前記第１チョッパに並列に接続された第１直流電圧源と、前記第２チョッパに並列に接続されて前記第１直流電圧源と負極が接続されている第２直流電圧源と、前記第１及び第２スイッチング素子の接点と前記第３及び第４スイッチング素子の接点との間に接続されたリアクトルとで構成される昇降圧チョッパがあって、前記第１直流電圧源と前記第２直流電圧源との間の双方向電力転送を制御するために前記リアクトルに流れる電流の指令Ｉｒｅｆを出力する電力制御器（電流指令生成器）と、前記リアクトルの電流が前記電力制御器（電流指令生成器）の出力の電流指令Ｉｒｅｆに追従するように前記リアクトルの両端の電圧の指令Ｖｒｅｆを出力する電流制御器と、前記リアクトルの両端電圧が前記電流制御器の出力の電圧指令Ｖｒｅｆと一致するように前記第１スイッチング素子のオンデューティＤ１と前記第３スイッチング素子のオンデューティＤ２とを出力するデューティ演算器からなる昇降圧チョッパ制御装置において、前記第１スイッチング素子のオンデューティの最大制限値をｄ１とし、前記第３スイッチング素子のオンデューティの最大制限値をｄ２とし、前記第１直流電圧源の電圧をＶ１とし、前記第２直流電圧源の電圧をＶ２として、前記電圧指令Ｖｒｅｆにｄ２・Ｖ２−ｄ１・Ｖ１を加算して新たな電圧指令Ｖｒを求め、Ｖｒ≧０の場合はＤ１＝ｄ１およびＤ２＝ｄ２−Ｖｒ／Ｖ２とし、Ｖｒ＜０の場合はＤ１＝ｄ１＋Ｖｒ／Ｖ１およびＤ２＝ｄ２とする前記デューティ演算器であることを特徴とする。
【発明の効果】
【００１９】
第１スイッチング素子のオンデューティの最大制限値ｄ１と第３スイッチング素子のオンデューティの最大制限値ｄ２の両方を１とした場合において、電圧比に対する本発明を適用した時のＤ１特性を図４に、Ｄ２特性を図５に、リアクトル電流比を図６に示す。図４及び図５の発明の特性において、電圧比（Ｖ２／Ｖ１）が１以下ではＤ２が１に固定されて第３スイッチング素子が常時オンとなり、電圧比が１以上ではＤ１が１に固定されて第１スイッチング素子が常時オンとなるのでスイッチング損失が低減できることが分かる。またＤ１及びＤ２が１を超えることがないので電圧比の制限が無い。
【００２０】
図６の発明のリアクトル電流比は、従来例１及び従来例２のそれよりも小さいのでリアクトルの損失や体積を小さくできる。そして、ｄ１＝ｄ２＝１の場合は、表１に示されるようにリアクトル４に印加可能な電圧範囲が従来例１と同様に広いので制御応答を損なわない。
【図面の簡単な説明】
【００２１】
【図１】本発明のデューティ演算器を示した説明図である。
【図２】昇降圧チョッパの回路構成を示した説明図である。
【図３】昇降圧チョッパの制御装置の一例を示した説明図である。
【図４】各デューティ演算器におけるデューティＤ１特性である。
【図５】各デューティ演算器におけるデューティＤ２特性である。
【図６】各デューティ演算器におけるリアクトル電流比特性である。
【発明を実施するための形態】
【００２２】
デューティ演算器１３は、前述したようにリアクトル４の両端電圧が電流制御器１２の出力の電圧指令Ｖｒｅｆと一致するように第２電圧検出器１４で検出された第２直流電圧源３２の電圧Ｖ２と第１電圧検出器１５で検出された第１直流電圧源３１の電圧Ｖ１を用いて第１スイッチング素子５１のオンデューティＤ１と第３スイッチング素子５３のオンデューティＤ２とを出力する。つまり、デューティ演算器１３の入力はＶｒｅｆの１つで、出力はＤ１とＤ２の２つとなっており、それらの関係は式（１）で表され、Ｖｒｅｆを実現するためのＤ１やＤ２は多数存在することとなる。また第１スイッチング素子５１や第３スイッチング素子５３に流れる電流は、リアクトル４に流れる電流のそれぞれＤ１倍とＤ２倍となる。つまり第１スイッチング素子５１の電流が同じでもＤ１を大きくした方がリアクトル電流を小さくできることになり、第３スイッチング素子５３の電流が同じでもＤ２を大きくした方がリアクトル電流を小さくできることになる。従って、リアクトル電流を小さくするためにＤ１やＤ２はなるべく大きな値を選択するようにする。
例えばＤ１をその最大制限値ｄ１とすると、Ｄ１は式（５）、Ｄ２は式（６）となる。
【００２３】
［数５］
Ｄ１＝ｄ１ …式（５）
［数６］
Ｄ２＝（Ｄ１・Ｖ１−Ｖｒｅｆ）／Ｖ２＝ｄ２−Ｖｒ／Ｖ２ …式（６）
［数７］
Ｖｒ＝Ｖｒｅｆ＋ｄ２・Ｖ２−ｄ１・Ｖ１ …式（７）
【００２４】
ここでＶｒは式（７）で表され、ｄ２はＤ２の最大制限値である。この場合、Ｄ２はｄ２以下でなければならないのでＶｒ≧０の条件が必要となる。
またＤ２をその最大制限値ｄ２とすると、Ｄ１は式（８）、Ｄ２は式（９）となる。
【００２５】
［数８］
Ｄ１＝（Ｖｒｅｆ＋ｄ２・Ｖ２）／Ｖ１＝ｄ１＋Ｖｒ／Ｖ１ …式（８）
［数９］
Ｄ２＝ｄ２ …式（９）
【００２６】
この場合、Ｄ１はｄ１以下でなければならないのでＶｒ＜０の条件が必要となる。
以上より、Ｖｒを式（７）で求めて、Ｖｒ≧０の場合は式（５）と式（６）でＤ１とＤ２を求め、Ｖｒ＜０の場合は式（８）と式（９）でＤ１とＤ２を求めればよいことになる。
【００２７】
図１は、上記式（５）〜式（９）に基づいて、本発明のデューティ演算器１３をブロック図で表したものである。第１電圧検出器１５で検出された第１直流電圧源３１の電圧Ｖ１と第１スイッチング素子のオンデューティの最大制限値ｄ１との積を乗算器８２で求め、加減算器８１で入力した電圧指令Ｖｒｅfから引き、第２電圧検出器１４で検出された第２直流電圧源３２の電圧Ｖ２と第３スイッチング素子のオンデューティの最大制限値ｄ２との積を乗算器８３で求め、加減算器８１で入力した電圧指令Ｖｒｅfに加えることで新たな電圧指令Ｖｒが得られる。Ｖｒは極性判別器８８で極性が判別されてＶｒ≧０の時１、Ｖｒ＜０の時−１が極性判別器８８より出力される。極性判別器８８の出力が１の時はスイッチ８９とスイッチ９０は１の方にスイッチされて、Ｄ１はｄ１となり、Ｄ２は除算器８５でＶｒをＶ２で割ったものとｄ２との差を加減算器８７で求めたものとなる。極性判別器８８の出力が−１の時はスイッチ８９とスイッチ９０は−１の方にスイッチされて、Ｄ１は除算器８４でＶｒをＶ１で割ったものとｄ１との和を加算器８６で求めたものとなり、Ｄ２はｄ２となる。
【００２８】
前述したように第２スイッチング素子５２や第４スイッチング素子５４は、それぞれ第１スイッチング素子５１や第３スイッチング素子５３の反転信号でスイッチングされるが、実際の適用では電源短絡を防止するためにスイッチングの際に第１スイッチング素子と第２スイッチング素子および第３スイッチング素子と第４スイッチング素子がともにオフとなるデッドタイム期間が設けられる。このデッドタイム期間により、Ｄ１やＤ２が１未満で１に非常に近い場合は、Ｄ１やＤ２通りのスイッチングができなくなるときがあり、リアクトルに低周波数の電流が流れるようになりリアクトルから磁気騒音が発生することがある。それを避けるために、デューティ最大制限値ｄ１やｄ２を１未満の値に設定する。そうすると、Ｄ１やＤ２が１になることがなくなって常時スイッチングすることとなり、本発明の１つの特徴であるスイッチング損失低下の効果が薄らぐが、ｄ１やｄ２は１に近い大きな値なので、リアクトルの損失や体積を小さくできる効果や高速な制御応答性はそのままである。
なお、上記は、Ｖｒ≧０とＶｒ＜０で条件分けをし、記述しているが、これは表記上の一例である。Ｖｒ＝０の場合は、既述にある、Ｖｒ≧０として計算する場合と、Ｖｒ＜０として計算する場合の、どちらの式・計算も成り立つ。
【産業上の利用可能性】
【００２９】
本発明の昇降圧チョッパ制御装置は、例えば電気自動車のバッテリとインバータの直流電源との間に適用した場合、変動するバッテリ電圧に対してインバータ直流電源電圧を最適な値に低損失で高速に制御することが可能となる。またバッテリの代りに電気２重層キャパシタを適用した場合でも、大きく変動するキャパシタ電圧に瞬時に対応してインバータ直流電源電圧を最適な値とすることができる。
【符号の説明】
【００３０】
１１ 電流指令生成器
１２ 電流制御器
１３ デューティ演算器
１４ 第２電圧検出器
１５ 第１電圧検出器
２１ 第１チョッパ
２２ 第２チョッパ
３１ 第１直流電圧源
３２ 第２直流電圧源
４ リアクトル
４１ 電流検出器
５１ 第１スイッチング素子
５２ 第２スイッチング素子
５３ 第３スイッチング素子
５４ 第４スイッチング素子
６１、６２、６３、６４ ダイオード
８１、８７ 加減算器
８２、８３ 乗算器
８４、８５ 除算器
８６ 加算器
８８ 極性判別器
８９、９０ スイッチ
【特許請求の範囲】
【請求項１】
第１スイッチング素子と第２スイッチング素子とが直列に接続された第１チョッパと、第３スイッチング素子と第４スイッチング素子とが直列に接続された第２チョッパと、前記第１から第４のスイッチング素子それぞれに逆並列に接続された４つのダイオードと、前記第１チョッパに並列に接続された第１直流電圧源と、前記第２チョッパに並列に接続されて前記第１直流電圧源と負極が接続されている第２直流電圧源と、前記第１及び第２スイッチング素子の接点と前記第３及び第４スイッチング素子の接点との間に接続されたリアクトルとで構成される昇降圧チョッパがあって、前記第１直流電圧源と前記第２直流電圧源との間の双方向電力転送を制御するために前記リアクトルに流れる電流の指令Ｉｒｅｆを出力する電力制御器と、前記リアクトルの電流が前記電力制御器の出力の電流指令Ｉｒｅｆに追従するように前記リアクトルの両端の電圧の指令Ｖｒｅｆを出力する電流制御器と、前記リアクトルの両端電圧が前記電流制御器の出力の電圧指令Ｖｒｅｆと一致するように前記第１スイッチング素子のオンデューティＤ１と前記第３スイッチング素子のオンデューティＤ２とを出力するデューティ演算器からなる昇降圧チョッパ制御装置において、
前記第１スイッチング素子のオンデューティの最大制限値をｄ１とし、前記第３スイッチング素子のオンデューティの最大制限値をｄ２とし、前記第１直流電圧源の電圧をＶ１とし、前記第２直流電圧源の電圧をＶ２として、前記電圧指令Ｖｒｅｆにｄ２・Ｖ２−ｄ１・Ｖ１を加算して新たな電圧指令Ｖｒを求め、Ｖｒ≧０の場合はＤ１＝ｄ１およびＤ２＝ｄ２−Ｖｒ／Ｖ２とし、Ｖｒ＜０の場合はＤ１＝ｄ１＋Ｖｒ／Ｖ１およびＤ２＝ｄ２とする前記デューティ演算器であることを特徴とする昇降圧チョッパ制御装置。
【請求項１】
第１スイッチング素子と第２スイッチング素子とが直列に接続された第１チョッパと、第３スイッチング素子と第４スイッチング素子とが直列に接続された第２チョッパと、前記第１から第４のスイッチング素子それぞれに逆並列に接続された４つのダイオードと、前記第１チョッパに並列に接続された第１直流電圧源と、前記第２チョッパに並列に接続されて前記第１直流電圧源と負極が接続されている第２直流電圧源と、前記第１及び第２スイッチング素子の接点と前記第３及び第４スイッチング素子の接点との間に接続されたリアクトルとで構成される昇降圧チョッパがあって、前記第１直流電圧源と前記第２直流電圧源との間の双方向電力転送を制御するために前記リアクトルに流れる電流の指令Ｉｒｅｆを出力する電力制御器と、前記リアクトルの電流が前記電力制御器の出力の電流指令Ｉｒｅｆに追従するように前記リアクトルの両端の電圧の指令Ｖｒｅｆを出力する電流制御器と、前記リアクトルの両端電圧が前記電流制御器の出力の電圧指令Ｖｒｅｆと一致するように前記第１スイッチング素子のオンデューティＤ１と前記第３スイッチング素子のオンデューティＤ２とを出力するデューティ演算器からなる昇降圧チョッパ制御装置において、
前記第１スイッチング素子のオンデューティの最大制限値をｄ１とし、前記第３スイッチング素子のオンデューティの最大制限値をｄ２とし、前記第１直流電圧源の電圧をＶ１とし、前記第２直流電圧源の電圧をＶ２として、前記電圧指令Ｖｒｅｆにｄ２・Ｖ２−ｄ１・Ｖ１を加算して新たな電圧指令Ｖｒを求め、Ｖｒ≧０の場合はＤ１＝ｄ１およびＤ２＝ｄ２−Ｖｒ／Ｖ２とし、Ｖｒ＜０の場合はＤ１＝ｄ１＋Ｖｒ／Ｖ１およびＤ２＝ｄ２とする前記デューティ演算器であることを特徴とする昇降圧チョッパ制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１５２０７４（Ｐ２０１２−１５２０７４Ａ）
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願番号】特願２０１１−１０４３８（Ｐ２０１１−１０４３８）
【出願日】平成２３年１月２１日（２０１１．１．２１）
【出願人】（０００００３１１５）東洋電機製造株式会社 (380)
【Ｆターム（参考）】
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願日】平成２３年１月２１日（２０１１．１．２１）
【出願人】（０００００３１１５）東洋電機製造株式会社 (380)
【Ｆターム（参考）】
[ Back to top ]