暗号処理装置
【課題】暗号化処理、メッセージ認証コード生成処理、擬似乱数生成処理の全てを、１つのハードウェア構成において可能とする。
【解決手段】処理モード制御部１１０において、共通鍵暗号化処理を行う暗号化モード、メッセージ認証コードの生成処理を行うＭＡＣ生成モード、および擬似乱数の生成処理を行う乱数生成モード、のいずれかを設定する。するとセレクタ１０４〜１０６は、該処理モードに応じて入力信号を選択的に切り替え、選択された各信号はＸＯＲ部１０７でＸＯＲされて暗号化処理部１０１に入力される。これにより暗号化処理部１０１においては、暗号化モード時には平文の暗号化データを出力し、ＭＡＣ生成モード時にはメッセージ認証コードを出力し、乱数生成モード時には擬似乱数を出力する。
【解決手段】処理モード制御部１１０において、共通鍵暗号化処理を行う暗号化モード、メッセージ認証コードの生成処理を行うＭＡＣ生成モード、および擬似乱数の生成処理を行う乱数生成モード、のいずれかを設定する。するとセレクタ１０４〜１０６は、該処理モードに応じて入力信号を選択的に切り替え、選択された各信号はＸＯＲ部１０７でＸＯＲされて暗号化処理部１０１に入力される。これにより暗号化処理部１０１においては、暗号化モード時には平文の暗号化データを出力し、ＭＡＣ生成モード時にはメッセージ認証コードを出力し、乱数生成モード時には擬似乱数を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は共通鍵暗号アルゴリズムを利用した暗号処理を行う暗号処理装置に関する。
【背景技術】
【０００２】
近年、様々なデジタル機器が扱う大量のデジタルデータを高速に暗号処理するニーズが高まってきている。このようなニーズに応える暗号化アルゴリズムとして、共通鍵暗号処理アルゴリズムがよく知られている。その中でも、ＦＩＰＳ−197（Federal Information Processing Standard 197）に規定されるＡＥＳ(Advanced Encryption Standard)が現在標準となっている。
【０００３】
また、デジタル機器間でデータを送受信する際には、メッセージ認証と呼ばれる技術により、送受信されるデータが改竄されていないことを検証する必要がある。そのためには例えば、送受信されるデータからＭＡＣ（メッセージ認証コード）をＭＡＣ生成アルゴリズムにより算出し、ＭＡＣ生成後、データの改竄がないことをする。
【０００４】
ＭＡＣ生成アルゴリズムにおいては、ハッシュ関数が広く利用されているが、近年、このハッシュ関数の標準アルゴリズムであるＭＤ５、ＳＨＡ−１に脆弱性が指摘されており、十分な安全性の維持が危ぶまれている。このため、安全性が高く、高速処理に向いているアルゴリズムであるＡＥＳを利用したＭＡＣ生成アルゴリズムを採用する動きが出てきている。例えば、標準通信プロトコルであるＩＰsecでは、ＡＥＳ−ＸＣＢＣ−ＭＡＣ−９６が採用されている。
【０００５】
一方、暗号処理においてはそのアルゴリズムだけでなく、高品質で十分な量の乱数を生成することが、高い安全性を確保するためには必要である。この乱数生成においても、ＡＥＳを用いた擬似乱数生成アルゴリズムがANSI X9.31 Appendix A.2.4に規定されており、有力な標準アルゴリズムの一つになっている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来のＡＥＳを用いた暗号化処理、ＭＡＣ生成処理、擬似乱数生成処理を行う場合、十分な処理速度を得ようとすると、それぞれ個別にＡＥＳのハードウエア・アクセラレータを用意する必要があり、回路規模の増大を招いていた。また、一つのハードウエア・アクセラレータを用いて上記の処理を行なおうとすると、ソフトウエア処理を組み合わせることが必須であり、処理速度性能の低下を招いていた。
【０００７】
本発明は上述した問題を解決するためになされたものであり、最小限の回路規模からなる１つのハードウェア構成によって、共通鍵暗号処理、認証処理、擬似乱数生成処理の全てを実行可能とする暗号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために一手段として、本発明の暗号処理装置は以下の構成を備える。
【０００９】
すなわち、共通鍵暗号化処理を行う暗号化モード、メッセージ認証コードの生成処理を行うＭＡＣ生成モード、および擬似乱数の生成処理を行う乱数生成モード、のいずれかを処理モードとして設定する処理モード設定手段と、該設定された処理モードに応じて、入力信号を選択的に切り替える複数の選択手段と、前記複数の選択手段のそれぞれで選択された信号に基づく演算によって暗号化対象データを生成する演算手段と、前記暗号化対象データに対する暗号化処理を行う暗号化手段と、を有し、前記暗号化手段は、前記暗号化モードの設定時には平文の暗号化データを出力し、前記ＭＡＣ生成モードの設定時にはメッセージ認証コードを出力し、前記乱数生成モードの設定時には擬似乱数を出力することを特徴とする。
【発明の効果】
【００１０】
上記構成からなる本発明によれば、最小限の回路規模からなる１つのハードウェア構成において、共通鍵暗号処理、認証処理、擬似乱数生成処理の全てを実行することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付の図面を参照して、本発明をその好適な実施形態に基づいて詳細に説明する。なお、以下の実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
【００１２】
＜第１実施形態＞
本実施形態においては、ＦＩＰＳ−197に規定されるＡＥＳ−128による共通鍵暗号処理を行うとして、以下に説明を行う。
【００１３】
本実施形態における特徴的な構成および動作の説明を行うに先立って、その理解を容易とするために、本実施形態で実行される共通鍵暗号処理の概念についてまず説明する。
【００１４】
●共通鍵暗号化概念
共通鍵暗号処理においては。処理性能や安全性の異なる複数の暗号モードが定義されており、用途によっていずれのモードを利用するかが選択される。このうち、安全性が高い暗号モードとして標準的に利用されているのが、ＣＢＣ(Cipher Block Chain)モードである。
【００１５】
ここで図２に、ＣＢＣモードにおける暗号化処理の概念を示す。同図においてＰ0，Ｐ1，Ｐ2は、暗号化処理の対象となる平文を128ビット単位のブロックに分割したものであり、このブロック単位で暗号化処理を行なう。またＩＶは、暗号化用のイニシャルベクタと呼ばれる初期値である。128ビットのブロックに分割された平文は、まずＰ0がイニシャルベクタＩＶとＸＯＲ処理された後、ＡＥＳによる暗号化処理が施されることによって、平文ブロックＰ0に対応する暗号文Ｃ0が得られる。次の平文ブロックＰ1は、暗号文Ｃ0とＸＯＲ処理された後に、ＡＥＳによる暗号化処理が施されることによって、暗号文Ｃ1が得られる。平文ブロックＰ2以降についても同様の手順で、暗号化処理が行われていく。
【００１６】
次に、ＡＥＳにおける認証処理について説明する。ＡＥＳを利用したＭＡＣ生成アルゴリズムとして、ＡＥＳ-ＸＣＢＣ-ＭＡＣがある。ここで図３及び図４に、ＸＣＢＣ-ＭＡＣ生成処理の概念を示し、説明する。
【００１７】
図３は、ＭＡＣの生成対象となるメッセージ長が、暗号化処理のブロック長の整数倍である場合の例を示す。同図においてメッセージは、128ビット単位のメッセージブロックＭ0，Ｍ1，Ｍ2，Ｍ3，Ｍ4に分割され、順次、ＸＣＢＣ-ＭＡＣ生成アルゴリズムにおけるＭＡＣ生成用の鍵値Ｋ1を用いて暗号化処理が施される。
【００１８】
まず最初のメッセージブロックＭ0が暗号化され、次にメッセージブロックＭ1がＭ0の暗号化結果とＸＯＲ処理された後に、暗号化される。このように、Ｍ2，Ｍ3と順次暗号化された後、最後のメッセージブロックＭ4と、メッセージブロックＭ3の暗号化結果、及びＭＡＣ生成用の鍵値Ｋ2、がＸＯＲ処理された後、暗号化処理される。これにより、メッセージ全体のＭＡＣが得られる。
【００１９】
図４は、ＭＡＣ生成の対象となるメッセージ長が、暗号化処理のブロック長の整数倍にならない場合の例を示す。この場合同図に示すように、最後のメッセージブロックＭ4において、128ビットに満たない部分が"100...000"でパディングされて128ビットのブロックとなっている。そして図３の場合と同様の処理を行なって、メッセージ全体のＭＡＣを得る。ただし、最終ブロックＭ4のＸＯＲ処理には、ＭＡＣ生成用の鍵値Ｋ3を使用する。
【００２０】
次に図５に、ANSI X9.31 Appendix A.2.4による擬似乱数生成処理の概念を示す。同図においてＤＴ0，ＤＴ1，ＤＴ2は、不図示のタイマより取得される現在時刻を示すタイムスタンプ値としてのday/timeベクタ、Ｖ0，Ｖ1，Ｖ2は乱数シード、Ｉ0，Ｉ1，Ｉ2は中間値、Ｒ0，Ｒ1，Ｒ2は生成された乱数データ、である。同図によれば、乱数データＲ0については、128ビットのday/timeベクタＤＴ0を暗号化した中間値Ｉ0と乱数シードＶ0をＸＯＲ処理し、該結果を暗号化することによって、128ビット分の乱数データとして得られる。また、乱数データＲ1については、128ビットのday/timeベクタＤＴ1を暗号化した中間値Ｉ1と、直前に得られた乱数データＲ0とのＸＯＲ結果を暗号化して乱数シードＶ1を求める。そして、乱数シードＶ1と中間値Ｉ1をＸＯＲ処理し、該結果をさらに暗号化することによって、128ビット分の乱数データＲ1を得る。なお、乱数データＲ2についても乱数データＲ1同様に、day/timeベクタＤＴ2と、直前に生成された乱数データＲ1とに基づいて生成される。
【００２１】
●装置構成
図１は、本実施形態における暗号処理装置のブロック構成を示す図であり、該構成によってＣＢＣモードの暗号化処理、メッセージ認証コード（ＭＡＣ）生成処理、および擬似乱数生成処理のいずれをも実行可能とする。同図において、１０１は入力された暗号化対象データに対して暗号化処理を施す暗号化処理部、１０２は暗号化処理部１０１の出力データを保持しておくためのデータ保持部、１０４〜１０６は処理モードに応じた信号を選択するセレクタである。１０７はセレクタ１０４〜１０６の出力に対して排他的論理和演算（ＸＯＲ）を施すことによって、暗号化処理部１０１における暗号化の対象となるデータを生成するＸＯＲ演算器である。また、１０８はデータ保持部１０２の出力を擬似乱数生成モードのときのみ取り込むための乱数データ制御部、１０９は乱数データ制御部１０８からの乱数データを保持しておくための乱数保持部、である。そして１１０は処理モード制御部であり、本実施形態における処理モード設定を行い、該設定された処理モードに応じて上記各構成の動作を制御する。本実施形態において設定可能な処理モードとはすなわち、共通鍵暗号化処理を行う暗号化モード、メッセージ認証コードの生成処理を行うＭＡＣ生成モード、および擬似乱数の生成処理を行う乱数生成モード、のいずれかである。
【００２２】
本実施形態においては、設定された処理モードによって、各セレクタ１０４〜１０６における選択が切り替えられる。この切り替え制御は、処理モード制御部１１０から各セレクタ１０４〜１０６へ入力される、現在の処理モードに応じた選択制御信号に基づいて行われるものとする。
【００２３】
●暗号化処理
まず、本実施形態における暗号化モード設定時の処理について説明する。上述したように図１に示す構成からなる本実施形態の暗号処理装置においては、処理モード制御部１１０において暗号化モードが設定されることによって、図２に示したＣＢＣモードの暗号化処理を実行する。図６に、この場合のタイミングチャートを示す。図６においてはすなわち、暗号化処理部１０１において時間ｔの経過に応じて平文ブロックＰiの暗号化処理が順次行われ、各暗号化処理におけるセレクタ出力例を示している。
【００２４】
図６によれば、まず最初の平文ブロックＰ0の暗号化処理においては、セレクタ１０４は平文ブロックＰ0を、セレクタ１０５はイニシャルベクタＩＶを、セレクタ１０６は定数データ'０'を出力し続ける。次に平文ブロックＰ1の暗号化処理においては、セレクタ１０４は平文ブロックＰ1を、セレクタ１０５は平文ブロックＰ0の暗号文Ｃ0を、セレクタ１０６は定数データ'０'を出力し続ける。平文ブロックＰ2以降についても平文ブロックＰ1と同様である。
【００２５】
すなわち暗号化モード設定時には、第１のセレクタであるセレクタ１０４では現在の処理対象となる平文ブロックＰiが出力され、第２のセレクタであるセレクタ１０５では直前に処理された平文ブロックＰi-1の暗号文Ｃi-1が出力される。そして第３のセレクタであるセレクタ１０６では定数データ'０'が出力される。本実施形態の暗号処理装置ではこのように、ＣＢＣモードの暗号化処理が行なわれる。
【００２６】
●ＭＡＣ生成処理
次に、本実施形態におけるＭＡＣ生成モード設定時の処理について説明する。本実施形態の暗号処理装置においては、処理モード制御部１１０においてＭＡＣ生成モードが設定されることによって、図３，図４に示したＸＣＢＣ-ＭＡＣ処理を実行する。図７に、この場合のタイミングチャートを示す。図７においてはすなわち、暗号化処理部１０１において時間ｔの経過に応じてメッセージブロックＭiの暗号化処理が順次行われ、各暗号化処理におけるセレクタ出力例を示している。
【００２７】
図７によれば、まず最初のメッセージブロックＭ0の暗号化処理においては、セレクタ１０４はメッセージブロックＭ0を、セレクタ１０５及びセレクタ１０６は定数データ'０'を出力し続ける。次にメッセージブロックＭ1〜Ｍ3の暗号化処理においては、セレクタ１０４はメッセージブロックＭ1〜Ｍ3を、セレクタ１０５はメッセージブロックＭ0〜Ｍ2が暗号化されたデータＣ0〜Ｃ2を、セレクタ１０６は定数データ'０'を出力し続ける。そして最終のメッセージブロックＭ4の暗号化処理においては、セレクタ１０４はメッセージブロックＭ4を、セレクタ１０５はメッセージブロックＭ3が暗号化されたデータＣ3を、セレクタ１０６は鍵値Ｋ2またはＫ3を出力し続ける。
【００２８】
なお、セレクタ１０６における鍵値Ｋ2，Ｋ3の選択は、ＭＡＣ生成の対象となるメッセージ長が暗号化処理ブロック長の整数倍であるか否かを不図示の制御部において判定し、該判定結果が選択制御信号に反映されることによって行われる。セレクタ１０６ではすなわち、メッセージ長が暗号化処理ブロック長の整数倍であれば鍵値Ｋ2を選択し、そうでなければ鍵値Ｋ3を選択するように制御される。なお、ＭＡＣ生成用の鍵値Ｋ1，Ｋ2，Ｋ3については、予め最適な値が設定されているものとする。
【００２９】
すなわちＭＡＣ生成モード設定時には、第１のセレクタであるセレクタ１０４では現処理対象のメッセージブロックＭiが出力され、第２のセレクタであるセレクタ１０５では直前に処理されたメッセージブロックＭi-1の暗号化データＣi-1が出力される。そして第３のセレクタであるセレクタ１０６では、最終のメッセージブロックでは鍵値Ｋ2またはＫ3が出力され、それ以外のメッセージブロックでは定数データ'０'が出力される。本実施形態の暗号処理装置ではこのような一連の処理によってＸＣＢＣ-ＭＡＣ処理が行われ、メッセージブロックＭ0〜Ｍ4で構成されるメッセージのＭＡＣが得られる。
【００３０】
●擬似乱数生成処理
次に、本実施形態における擬似乱数生成モード設定時の処理について説明する。本実施形態の暗号処理装置においては、処理モード制御部１１０において擬似乱数生成モードが設定されることによって、図５に示した擬似乱数生成処理を実行する。図８に、この場合のタイミングチャートを示す。図８においてはすなわち、暗号化処理部１０１において時間ｔの経過に応じて、まず中間値Ｉ0と乱数データＲ0の生成が行われ、続いて中間値Ｉi，乱数シードＶi，乱数データＲiの生成が順次行われ、各生成処理におけるセレクタ出力例を示している。
【００３１】
図８によれば、まず中間値Ｉ0の生成を行うが、このときセレクタ１０４はday/timeベクタＤＴ0を出力し、セレクタ１０５及びセレクタ１０６は定数データ'０'を出力し続ける。次に乱数データＲ0を生成するが、このときセレクタ１０４は定数データ'０'を、セレクタ１０５は既に生成されている中間値Ｉ0を、セレクタ１０６は乱数シードの初期値であるＶ0を出力し続ける。
【００３２】
そして次に中間値Ｉ1の生成を行うが、このときセレクタ１０４はday/timeベクタＤＴ1を出力し、セレクタ１０５及びセレクタ１０６は定数データ'０'を出力し続ける。そして次に乱数シードＶ1の生成を行うが、このときセレクタ１０４は定数データ'０'を、セレクタ１０５は既に生成されている中間値Ｉ1を、セレクタ１０６はデータ保持部１０２に保持されている乱数データＲ0を出力し続ける。そして次に乱数データＲ1の生成を行うが、このときセレクタ１０４は定数データ'０'を、セレクタ１０５は既に生成されている乱数シードＶ1を、セレクタ１０６はデータ保持部１０２に保持されている中間値Ｉ1を出力し続ける。
【００３３】
以降、上述した中間値Ｉ1，乱数シードＶ1，乱数データＲ1、の生成時と同様に、中間値Ｉ2，乱数シードＶ2，乱数データＲ2、そして中間値Ｉ3，乱数シードＶ3，乱数データＲ3、・・・、という順序で擬似乱数生成処理が進行する。これによって、乱数列Ｒ0，Ｒ1，Ｒ2，・・・が得られる。
【００３４】
すなわち擬似乱数生成モード設定時には、第１のセレクタであるセレクタ１０４ではＩi生成時にのみday/timeベクタＤＴiが出力され、それ以外では定数データ'０'が出力される。また第２のセレクタであるセレクタ１０５では、Ｒ0生成時には直前に生成されたＩ0が出力され、Ｖi出力時には直前に生成されたＩiが出力され、Ｒ0以外のＲi出力時にはデータ保持部１０２に保持されていたＶiが出力される。なお、それ以外のセレクタ１０５の出力は全て定数データ'０'である。そして第３のセレクタであるセレクタ１０６では、Ｒ0生成時には乱数シードの初期値Ｖ0が出力され、Ｖi生成時には直前に生成されたＲi-1が出力され、Ｒ0以外のＲi出力時にはデータ保持部１０２に保持されていたＩiが出力される。
【００３５】
なお本実施形態においては、乱数データ制御部１０８に対し、処理モード制御部１１０より現在の処理モードを示す信号が入力されている。したがって乱数データ制御部１０８では、擬似乱数生成モード時にのみ、生成された乱数列Ｒ0，Ｒ1，Ｒ2，・・・を乱数保持部１０９に格納する。これにより、生成した乱数列を乱数保持部１０９より随時取り出して利用することができる。
【００３６】
以上説明したように本実施形態の暗号処理装置によれば、暗号化処理部への入力に排他的論和部を接続し、該排他的論和部への入力信号を、処理モードに応じて第１乃至第３のセレクタにより選択的に切り替える。これにより、最小限の回路規模からなる１つの共通鍵暗号処理ハードウエア・アクセラレータによって、暗号化処理、ＭＡＣ生成処理、擬似乱数生成処理のそれぞれを容易に行なうことができる。
【００３７】
なお、本実施形態においてはＡＥＳ−128を例として説明を行ったが、ＡＥＳ−192、ＡＥＳ-256についても同様に、本発明は実現可能である。
【００３８】
また、本実施形態いにおいてはＣＢＣモードによる暗号化処理を行う例について説明を行ったが、本発明はＣＢＣモードの復号処理をはじめ、ＥＣＢモードやＣＴＲモード等の他の暗号モードにおける処理に対しても適用可能である。また、鍵長の異なる他の共通鍵暗号アルゴリズムについても、本発明と同様の装置により同様の処理が可能であることは言うまでもない。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る一実施形態における暗号処理装置の構成を示すブロック図である。
【図２】ＣＢＣモードにおける暗号化処理の概念を示す図である。
【図３】メッセージ長がブロックの整数倍である場合のＸＣＢＣ-ＭＡＣ生成処理の概念を示す図である。
【図４】メッセージ長がブロックの整数倍でない場合のＸＣＢＣ-ＭＡＣ生成処理の概念を示す図である。
【図５】ANSI X9.31 AppendixA.2.4に示される擬似乱数生成処理の概念を示す図である。
【図６】本実施形態におけるＣＢＣモードの暗号化処理を示すタイミングチャートである。
【図７】本実施形態におけるＸＣＢＣ-ＭＡＣ生成処理を示すタイミングチャートである。
【図８】本実施形態における擬似乱数生成処理を示すタイミングチャートである。
【技術分野】
【０００１】
本発明は共通鍵暗号アルゴリズムを利用した暗号処理を行う暗号処理装置に関する。
【背景技術】
【０００２】
近年、様々なデジタル機器が扱う大量のデジタルデータを高速に暗号処理するニーズが高まってきている。このようなニーズに応える暗号化アルゴリズムとして、共通鍵暗号処理アルゴリズムがよく知られている。その中でも、ＦＩＰＳ−197（Federal Information Processing Standard 197）に規定されるＡＥＳ(Advanced Encryption Standard)が現在標準となっている。
【０００３】
また、デジタル機器間でデータを送受信する際には、メッセージ認証と呼ばれる技術により、送受信されるデータが改竄されていないことを検証する必要がある。そのためには例えば、送受信されるデータからＭＡＣ（メッセージ認証コード）をＭＡＣ生成アルゴリズムにより算出し、ＭＡＣ生成後、データの改竄がないことをする。
【０００４】
ＭＡＣ生成アルゴリズムにおいては、ハッシュ関数が広く利用されているが、近年、このハッシュ関数の標準アルゴリズムであるＭＤ５、ＳＨＡ−１に脆弱性が指摘されており、十分な安全性の維持が危ぶまれている。このため、安全性が高く、高速処理に向いているアルゴリズムであるＡＥＳを利用したＭＡＣ生成アルゴリズムを採用する動きが出てきている。例えば、標準通信プロトコルであるＩＰsecでは、ＡＥＳ−ＸＣＢＣ−ＭＡＣ−９６が採用されている。
【０００５】
一方、暗号処理においてはそのアルゴリズムだけでなく、高品質で十分な量の乱数を生成することが、高い安全性を確保するためには必要である。この乱数生成においても、ＡＥＳを用いた擬似乱数生成アルゴリズムがANSI X9.31 Appendix A.2.4に規定されており、有力な標準アルゴリズムの一つになっている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来のＡＥＳを用いた暗号化処理、ＭＡＣ生成処理、擬似乱数生成処理を行う場合、十分な処理速度を得ようとすると、それぞれ個別にＡＥＳのハードウエア・アクセラレータを用意する必要があり、回路規模の増大を招いていた。また、一つのハードウエア・アクセラレータを用いて上記の処理を行なおうとすると、ソフトウエア処理を組み合わせることが必須であり、処理速度性能の低下を招いていた。
【０００７】
本発明は上述した問題を解決するためになされたものであり、最小限の回路規模からなる１つのハードウェア構成によって、共通鍵暗号処理、認証処理、擬似乱数生成処理の全てを実行可能とする暗号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために一手段として、本発明の暗号処理装置は以下の構成を備える。
【０００９】
すなわち、共通鍵暗号化処理を行う暗号化モード、メッセージ認証コードの生成処理を行うＭＡＣ生成モード、および擬似乱数の生成処理を行う乱数生成モード、のいずれかを処理モードとして設定する処理モード設定手段と、該設定された処理モードに応じて、入力信号を選択的に切り替える複数の選択手段と、前記複数の選択手段のそれぞれで選択された信号に基づく演算によって暗号化対象データを生成する演算手段と、前記暗号化対象データに対する暗号化処理を行う暗号化手段と、を有し、前記暗号化手段は、前記暗号化モードの設定時には平文の暗号化データを出力し、前記ＭＡＣ生成モードの設定時にはメッセージ認証コードを出力し、前記乱数生成モードの設定時には擬似乱数を出力することを特徴とする。
【発明の効果】
【００１０】
上記構成からなる本発明によれば、最小限の回路規模からなる１つのハードウェア構成において、共通鍵暗号処理、認証処理、擬似乱数生成処理の全てを実行することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付の図面を参照して、本発明をその好適な実施形態に基づいて詳細に説明する。なお、以下の実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
【００１２】
＜第１実施形態＞
本実施形態においては、ＦＩＰＳ−197に規定されるＡＥＳ−128による共通鍵暗号処理を行うとして、以下に説明を行う。
【００１３】
本実施形態における特徴的な構成および動作の説明を行うに先立って、その理解を容易とするために、本実施形態で実行される共通鍵暗号処理の概念についてまず説明する。
【００１４】
●共通鍵暗号化概念
共通鍵暗号処理においては。処理性能や安全性の異なる複数の暗号モードが定義されており、用途によっていずれのモードを利用するかが選択される。このうち、安全性が高い暗号モードとして標準的に利用されているのが、ＣＢＣ(Cipher Block Chain)モードである。
【００１５】
ここで図２に、ＣＢＣモードにおける暗号化処理の概念を示す。同図においてＰ0，Ｐ1，Ｐ2は、暗号化処理の対象となる平文を128ビット単位のブロックに分割したものであり、このブロック単位で暗号化処理を行なう。またＩＶは、暗号化用のイニシャルベクタと呼ばれる初期値である。128ビットのブロックに分割された平文は、まずＰ0がイニシャルベクタＩＶとＸＯＲ処理された後、ＡＥＳによる暗号化処理が施されることによって、平文ブロックＰ0に対応する暗号文Ｃ0が得られる。次の平文ブロックＰ1は、暗号文Ｃ0とＸＯＲ処理された後に、ＡＥＳによる暗号化処理が施されることによって、暗号文Ｃ1が得られる。平文ブロックＰ2以降についても同様の手順で、暗号化処理が行われていく。
【００１６】
次に、ＡＥＳにおける認証処理について説明する。ＡＥＳを利用したＭＡＣ生成アルゴリズムとして、ＡＥＳ-ＸＣＢＣ-ＭＡＣがある。ここで図３及び図４に、ＸＣＢＣ-ＭＡＣ生成処理の概念を示し、説明する。
【００１７】
図３は、ＭＡＣの生成対象となるメッセージ長が、暗号化処理のブロック長の整数倍である場合の例を示す。同図においてメッセージは、128ビット単位のメッセージブロックＭ0，Ｍ1，Ｍ2，Ｍ3，Ｍ4に分割され、順次、ＸＣＢＣ-ＭＡＣ生成アルゴリズムにおけるＭＡＣ生成用の鍵値Ｋ1を用いて暗号化処理が施される。
【００１８】
まず最初のメッセージブロックＭ0が暗号化され、次にメッセージブロックＭ1がＭ0の暗号化結果とＸＯＲ処理された後に、暗号化される。このように、Ｍ2，Ｍ3と順次暗号化された後、最後のメッセージブロックＭ4と、メッセージブロックＭ3の暗号化結果、及びＭＡＣ生成用の鍵値Ｋ2、がＸＯＲ処理された後、暗号化処理される。これにより、メッセージ全体のＭＡＣが得られる。
【００１９】
図４は、ＭＡＣ生成の対象となるメッセージ長が、暗号化処理のブロック長の整数倍にならない場合の例を示す。この場合同図に示すように、最後のメッセージブロックＭ4において、128ビットに満たない部分が"100...000"でパディングされて128ビットのブロックとなっている。そして図３の場合と同様の処理を行なって、メッセージ全体のＭＡＣを得る。ただし、最終ブロックＭ4のＸＯＲ処理には、ＭＡＣ生成用の鍵値Ｋ3を使用する。
【００２０】
次に図５に、ANSI X9.31 Appendix A.2.4による擬似乱数生成処理の概念を示す。同図においてＤＴ0，ＤＴ1，ＤＴ2は、不図示のタイマより取得される現在時刻を示すタイムスタンプ値としてのday/timeベクタ、Ｖ0，Ｖ1，Ｖ2は乱数シード、Ｉ0，Ｉ1，Ｉ2は中間値、Ｒ0，Ｒ1，Ｒ2は生成された乱数データ、である。同図によれば、乱数データＲ0については、128ビットのday/timeベクタＤＴ0を暗号化した中間値Ｉ0と乱数シードＶ0をＸＯＲ処理し、該結果を暗号化することによって、128ビット分の乱数データとして得られる。また、乱数データＲ1については、128ビットのday/timeベクタＤＴ1を暗号化した中間値Ｉ1と、直前に得られた乱数データＲ0とのＸＯＲ結果を暗号化して乱数シードＶ1を求める。そして、乱数シードＶ1と中間値Ｉ1をＸＯＲ処理し、該結果をさらに暗号化することによって、128ビット分の乱数データＲ1を得る。なお、乱数データＲ2についても乱数データＲ1同様に、day/timeベクタＤＴ2と、直前に生成された乱数データＲ1とに基づいて生成される。
【００２１】
●装置構成
図１は、本実施形態における暗号処理装置のブロック構成を示す図であり、該構成によってＣＢＣモードの暗号化処理、メッセージ認証コード（ＭＡＣ）生成処理、および擬似乱数生成処理のいずれをも実行可能とする。同図において、１０１は入力された暗号化対象データに対して暗号化処理を施す暗号化処理部、１０２は暗号化処理部１０１の出力データを保持しておくためのデータ保持部、１０４〜１０６は処理モードに応じた信号を選択するセレクタである。１０７はセレクタ１０４〜１０６の出力に対して排他的論理和演算（ＸＯＲ）を施すことによって、暗号化処理部１０１における暗号化の対象となるデータを生成するＸＯＲ演算器である。また、１０８はデータ保持部１０２の出力を擬似乱数生成モードのときのみ取り込むための乱数データ制御部、１０９は乱数データ制御部１０８からの乱数データを保持しておくための乱数保持部、である。そして１１０は処理モード制御部であり、本実施形態における処理モード設定を行い、該設定された処理モードに応じて上記各構成の動作を制御する。本実施形態において設定可能な処理モードとはすなわち、共通鍵暗号化処理を行う暗号化モード、メッセージ認証コードの生成処理を行うＭＡＣ生成モード、および擬似乱数の生成処理を行う乱数生成モード、のいずれかである。
【００２２】
本実施形態においては、設定された処理モードによって、各セレクタ１０４〜１０６における選択が切り替えられる。この切り替え制御は、処理モード制御部１１０から各セレクタ１０４〜１０６へ入力される、現在の処理モードに応じた選択制御信号に基づいて行われるものとする。
【００２３】
●暗号化処理
まず、本実施形態における暗号化モード設定時の処理について説明する。上述したように図１に示す構成からなる本実施形態の暗号処理装置においては、処理モード制御部１１０において暗号化モードが設定されることによって、図２に示したＣＢＣモードの暗号化処理を実行する。図６に、この場合のタイミングチャートを示す。図６においてはすなわち、暗号化処理部１０１において時間ｔの経過に応じて平文ブロックＰiの暗号化処理が順次行われ、各暗号化処理におけるセレクタ出力例を示している。
【００２４】
図６によれば、まず最初の平文ブロックＰ0の暗号化処理においては、セレクタ１０４は平文ブロックＰ0を、セレクタ１０５はイニシャルベクタＩＶを、セレクタ１０６は定数データ'０'を出力し続ける。次に平文ブロックＰ1の暗号化処理においては、セレクタ１０４は平文ブロックＰ1を、セレクタ１０５は平文ブロックＰ0の暗号文Ｃ0を、セレクタ１０６は定数データ'０'を出力し続ける。平文ブロックＰ2以降についても平文ブロックＰ1と同様である。
【００２５】
すなわち暗号化モード設定時には、第１のセレクタであるセレクタ１０４では現在の処理対象となる平文ブロックＰiが出力され、第２のセレクタであるセレクタ１０５では直前に処理された平文ブロックＰi-1の暗号文Ｃi-1が出力される。そして第３のセレクタであるセレクタ１０６では定数データ'０'が出力される。本実施形態の暗号処理装置ではこのように、ＣＢＣモードの暗号化処理が行なわれる。
【００２６】
●ＭＡＣ生成処理
次に、本実施形態におけるＭＡＣ生成モード設定時の処理について説明する。本実施形態の暗号処理装置においては、処理モード制御部１１０においてＭＡＣ生成モードが設定されることによって、図３，図４に示したＸＣＢＣ-ＭＡＣ処理を実行する。図７に、この場合のタイミングチャートを示す。図７においてはすなわち、暗号化処理部１０１において時間ｔの経過に応じてメッセージブロックＭiの暗号化処理が順次行われ、各暗号化処理におけるセレクタ出力例を示している。
【００２７】
図７によれば、まず最初のメッセージブロックＭ0の暗号化処理においては、セレクタ１０４はメッセージブロックＭ0を、セレクタ１０５及びセレクタ１０６は定数データ'０'を出力し続ける。次にメッセージブロックＭ1〜Ｍ3の暗号化処理においては、セレクタ１０４はメッセージブロックＭ1〜Ｍ3を、セレクタ１０５はメッセージブロックＭ0〜Ｍ2が暗号化されたデータＣ0〜Ｃ2を、セレクタ１０６は定数データ'０'を出力し続ける。そして最終のメッセージブロックＭ4の暗号化処理においては、セレクタ１０４はメッセージブロックＭ4を、セレクタ１０５はメッセージブロックＭ3が暗号化されたデータＣ3を、セレクタ１０６は鍵値Ｋ2またはＫ3を出力し続ける。
【００２８】
なお、セレクタ１０６における鍵値Ｋ2，Ｋ3の選択は、ＭＡＣ生成の対象となるメッセージ長が暗号化処理ブロック長の整数倍であるか否かを不図示の制御部において判定し、該判定結果が選択制御信号に反映されることによって行われる。セレクタ１０６ではすなわち、メッセージ長が暗号化処理ブロック長の整数倍であれば鍵値Ｋ2を選択し、そうでなければ鍵値Ｋ3を選択するように制御される。なお、ＭＡＣ生成用の鍵値Ｋ1，Ｋ2，Ｋ3については、予め最適な値が設定されているものとする。
【００２９】
すなわちＭＡＣ生成モード設定時には、第１のセレクタであるセレクタ１０４では現処理対象のメッセージブロックＭiが出力され、第２のセレクタであるセレクタ１０５では直前に処理されたメッセージブロックＭi-1の暗号化データＣi-1が出力される。そして第３のセレクタであるセレクタ１０６では、最終のメッセージブロックでは鍵値Ｋ2またはＫ3が出力され、それ以外のメッセージブロックでは定数データ'０'が出力される。本実施形態の暗号処理装置ではこのような一連の処理によってＸＣＢＣ-ＭＡＣ処理が行われ、メッセージブロックＭ0〜Ｍ4で構成されるメッセージのＭＡＣが得られる。
【００３０】
●擬似乱数生成処理
次に、本実施形態における擬似乱数生成モード設定時の処理について説明する。本実施形態の暗号処理装置においては、処理モード制御部１１０において擬似乱数生成モードが設定されることによって、図５に示した擬似乱数生成処理を実行する。図８に、この場合のタイミングチャートを示す。図８においてはすなわち、暗号化処理部１０１において時間ｔの経過に応じて、まず中間値Ｉ0と乱数データＲ0の生成が行われ、続いて中間値Ｉi，乱数シードＶi，乱数データＲiの生成が順次行われ、各生成処理におけるセレクタ出力例を示している。
【００３１】
図８によれば、まず中間値Ｉ0の生成を行うが、このときセレクタ１０４はday/timeベクタＤＴ0を出力し、セレクタ１０５及びセレクタ１０６は定数データ'０'を出力し続ける。次に乱数データＲ0を生成するが、このときセレクタ１０４は定数データ'０'を、セレクタ１０５は既に生成されている中間値Ｉ0を、セレクタ１０６は乱数シードの初期値であるＶ0を出力し続ける。
【００３２】
そして次に中間値Ｉ1の生成を行うが、このときセレクタ１０４はday/timeベクタＤＴ1を出力し、セレクタ１０５及びセレクタ１０６は定数データ'０'を出力し続ける。そして次に乱数シードＶ1の生成を行うが、このときセレクタ１０４は定数データ'０'を、セレクタ１０５は既に生成されている中間値Ｉ1を、セレクタ１０６はデータ保持部１０２に保持されている乱数データＲ0を出力し続ける。そして次に乱数データＲ1の生成を行うが、このときセレクタ１０４は定数データ'０'を、セレクタ１０５は既に生成されている乱数シードＶ1を、セレクタ１０６はデータ保持部１０２に保持されている中間値Ｉ1を出力し続ける。
【００３３】
以降、上述した中間値Ｉ1，乱数シードＶ1，乱数データＲ1、の生成時と同様に、中間値Ｉ2，乱数シードＶ2，乱数データＲ2、そして中間値Ｉ3，乱数シードＶ3，乱数データＲ3、・・・、という順序で擬似乱数生成処理が進行する。これによって、乱数列Ｒ0，Ｒ1，Ｒ2，・・・が得られる。
【００３４】
すなわち擬似乱数生成モード設定時には、第１のセレクタであるセレクタ１０４ではＩi生成時にのみday/timeベクタＤＴiが出力され、それ以外では定数データ'０'が出力される。また第２のセレクタであるセレクタ１０５では、Ｒ0生成時には直前に生成されたＩ0が出力され、Ｖi出力時には直前に生成されたＩiが出力され、Ｒ0以外のＲi出力時にはデータ保持部１０２に保持されていたＶiが出力される。なお、それ以外のセレクタ１０５の出力は全て定数データ'０'である。そして第３のセレクタであるセレクタ１０６では、Ｒ0生成時には乱数シードの初期値Ｖ0が出力され、Ｖi生成時には直前に生成されたＲi-1が出力され、Ｒ0以外のＲi出力時にはデータ保持部１０２に保持されていたＩiが出力される。
【００３５】
なお本実施形態においては、乱数データ制御部１０８に対し、処理モード制御部１１０より現在の処理モードを示す信号が入力されている。したがって乱数データ制御部１０８では、擬似乱数生成モード時にのみ、生成された乱数列Ｒ0，Ｒ1，Ｒ2，・・・を乱数保持部１０９に格納する。これにより、生成した乱数列を乱数保持部１０９より随時取り出して利用することができる。
【００３６】
以上説明したように本実施形態の暗号処理装置によれば、暗号化処理部への入力に排他的論和部を接続し、該排他的論和部への入力信号を、処理モードに応じて第１乃至第３のセレクタにより選択的に切り替える。これにより、最小限の回路規模からなる１つの共通鍵暗号処理ハードウエア・アクセラレータによって、暗号化処理、ＭＡＣ生成処理、擬似乱数生成処理のそれぞれを容易に行なうことができる。
【００３７】
なお、本実施形態においてはＡＥＳ−128を例として説明を行ったが、ＡＥＳ−192、ＡＥＳ-256についても同様に、本発明は実現可能である。
【００３８】
また、本実施形態いにおいてはＣＢＣモードによる暗号化処理を行う例について説明を行ったが、本発明はＣＢＣモードの復号処理をはじめ、ＥＣＢモードやＣＴＲモード等の他の暗号モードにおける処理に対しても適用可能である。また、鍵長の異なる他の共通鍵暗号アルゴリズムについても、本発明と同様の装置により同様の処理が可能であることは言うまでもない。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る一実施形態における暗号処理装置の構成を示すブロック図である。
【図２】ＣＢＣモードにおける暗号化処理の概念を示す図である。
【図３】メッセージ長がブロックの整数倍である場合のＸＣＢＣ-ＭＡＣ生成処理の概念を示す図である。
【図４】メッセージ長がブロックの整数倍でない場合のＸＣＢＣ-ＭＡＣ生成処理の概念を示す図である。
【図５】ANSI X9.31 AppendixA.2.4に示される擬似乱数生成処理の概念を示す図である。
【図６】本実施形態におけるＣＢＣモードの暗号化処理を示すタイミングチャートである。
【図７】本実施形態におけるＸＣＢＣ-ＭＡＣ生成処理を示すタイミングチャートである。
【図８】本実施形態における擬似乱数生成処理を示すタイミングチャートである。
【特許請求の範囲】
【請求項１】
共通鍵暗号化処理を行う暗号化モード、メッセージ認証コードの生成処理を行うＭＡＣ生成モード、および擬似乱数の生成処理を行う乱数生成モード、のいずれかを処理モードとして設定する処理モード設定手段と、
該設定された処理モードに応じて、入力信号を選択的に切り替える複数の選択手段と、
前記複数の選択手段のそれぞれで選択された複数の信号に対する演算によって暗号化対象データを生成する演算手段と、
前記暗号化対象データに対する暗号化処理を行う暗号化手段と、を有し、
前記暗号化手段は、前記暗号化モードの設定時には平文の暗号化データを出力し、前記ＭＡＣ生成モードの設定時にはメッセージ認証コードを出力し、前記乱数生成モードの設定時には擬似乱数を出力することを特徴とする暗号処理装置。
【請求項２】
前記暗号化手段は、前記暗号化モードの設定時にはＣＢＣモードによる暗号化データを出力することを特徴とする請求項１に記載の暗号処理装置。
【請求項３】
前記暗号化手段は、前記ＭＡＣ生成モードの設定時にはメッセージ認証コードとしてＸＣＢＣ−ＭＡＣを出力することを特徴とする請求項１または２に記載の暗号処理装置。
【請求項４】
前記暗号化手段は、前記乱数生成モードの設定時にはANSI X9.31 Appendix A.2.4で規定される処理による擬似乱数を出力することを特徴とする前記請求項１乃至３のいずれか１項に記載の暗号処理装置。
【請求項５】
前記演算手段は、前記複数の選択手段のそれぞれで選択された複数の信号に対する排他的論理和演算を行って、前記暗号化対象データを生成することを特徴とする請求項１乃至４のいずれか１項に記載の暗号処理装置。
【請求項６】
前記複数の選択手段として第１乃至第３のセレクタを有し、前記暗号化モードの設定時には、
前記第１のセレクタは、暗号化対象となる平文ブロックのデータを選択し、
前記第２のセレクタは、暗号化用のイニシャルベクタと、前記暗号化手段から出力された暗号化データと、のいずれかを選択し、
前記第３のセレクタは、定数データを選択する
ことを特徴とする請求項５に記載の暗号処理装置。
【請求項７】
前記複数の選択手段として第１乃至第３のセレクタを有し、前記ＭＡＣ生成モードの設定時には、
前記第１のセレクタは、メッセージ認証コードの生成対象となるメッセージブロックのデータを選択し、
前記第２のセレクタは、前記暗号化手段から出力された暗号化データと、定数データと、のいずれかを選択し、
前記第３のセレクタは、メッセージ認証コードの生成用の鍵値と、定数データと、のいずれかを選択する
ことを特徴とする請求項５に記載の暗号処理装置。
【請求項８】
前記複数の選択手段として第１乃至第３のセレクタを有し、前記乱数生成モードの設定時には、
前記第１のセレクタは、タイムスタンプ値と、定数データと、のいずれかを選択し、
前記第２のセレクタは、前記暗号化手段から出力された暗号化データと、定数データと、のいずれかを選択し、
前記第３のセレクタは、乱数シードの初期値と、前記暗号化手段から出力された暗号化データと、定数データと、のいずれかを選択する
ことを特徴とする請求項５に記載の暗号処理装置。
【請求項９】
前記定数データは０であることを特徴とする請求項６乃至８のいずれか１項に記載の暗号処理装置。
【請求項１０】
さらに、前記暗号化手段の出力データを保持するデータ保持手段を有し、
前記第３のセレクタは、前記暗号化手段の出力データとして、前記データ保持手段に保持された出力データを選択することを特徴とする請求項６乃至９のいずれか１項に記載の暗号処理装置。
【請求項１１】
さらに、前記乱数生成モードの設定時に前記暗号化手段から出力された擬似乱数を保持する乱数保持手段を有することを特徴とする請求項１乃至１０のいずれか１項に記載の暗号処理装置。
【請求項１】
共通鍵暗号化処理を行う暗号化モード、メッセージ認証コードの生成処理を行うＭＡＣ生成モード、および擬似乱数の生成処理を行う乱数生成モード、のいずれかを処理モードとして設定する処理モード設定手段と、
該設定された処理モードに応じて、入力信号を選択的に切り替える複数の選択手段と、
前記複数の選択手段のそれぞれで選択された複数の信号に対する演算によって暗号化対象データを生成する演算手段と、
前記暗号化対象データに対する暗号化処理を行う暗号化手段と、を有し、
前記暗号化手段は、前記暗号化モードの設定時には平文の暗号化データを出力し、前記ＭＡＣ生成モードの設定時にはメッセージ認証コードを出力し、前記乱数生成モードの設定時には擬似乱数を出力することを特徴とする暗号処理装置。
【請求項２】
前記暗号化手段は、前記暗号化モードの設定時にはＣＢＣモードによる暗号化データを出力することを特徴とする請求項１に記載の暗号処理装置。
【請求項３】
前記暗号化手段は、前記ＭＡＣ生成モードの設定時にはメッセージ認証コードとしてＸＣＢＣ−ＭＡＣを出力することを特徴とする請求項１または２に記載の暗号処理装置。
【請求項４】
前記暗号化手段は、前記乱数生成モードの設定時にはANSI X9.31 Appendix A.2.4で規定される処理による擬似乱数を出力することを特徴とする前記請求項１乃至３のいずれか１項に記載の暗号処理装置。
【請求項５】
前記演算手段は、前記複数の選択手段のそれぞれで選択された複数の信号に対する排他的論理和演算を行って、前記暗号化対象データを生成することを特徴とする請求項１乃至４のいずれか１項に記載の暗号処理装置。
【請求項６】
前記複数の選択手段として第１乃至第３のセレクタを有し、前記暗号化モードの設定時には、
前記第１のセレクタは、暗号化対象となる平文ブロックのデータを選択し、
前記第２のセレクタは、暗号化用のイニシャルベクタと、前記暗号化手段から出力された暗号化データと、のいずれかを選択し、
前記第３のセレクタは、定数データを選択する
ことを特徴とする請求項５に記載の暗号処理装置。
【請求項７】
前記複数の選択手段として第１乃至第３のセレクタを有し、前記ＭＡＣ生成モードの設定時には、
前記第１のセレクタは、メッセージ認証コードの生成対象となるメッセージブロックのデータを選択し、
前記第２のセレクタは、前記暗号化手段から出力された暗号化データと、定数データと、のいずれかを選択し、
前記第３のセレクタは、メッセージ認証コードの生成用の鍵値と、定数データと、のいずれかを選択する
ことを特徴とする請求項５に記載の暗号処理装置。
【請求項８】
前記複数の選択手段として第１乃至第３のセレクタを有し、前記乱数生成モードの設定時には、
前記第１のセレクタは、タイムスタンプ値と、定数データと、のいずれかを選択し、
前記第２のセレクタは、前記暗号化手段から出力された暗号化データと、定数データと、のいずれかを選択し、
前記第３のセレクタは、乱数シードの初期値と、前記暗号化手段から出力された暗号化データと、定数データと、のいずれかを選択する
ことを特徴とする請求項５に記載の暗号処理装置。
【請求項９】
前記定数データは０であることを特徴とする請求項６乃至８のいずれか１項に記載の暗号処理装置。
【請求項１０】
さらに、前記暗号化手段の出力データを保持するデータ保持手段を有し、
前記第３のセレクタは、前記暗号化手段の出力データとして、前記データ保持手段に保持された出力データを選択することを特徴とする請求項６乃至９のいずれか１項に記載の暗号処理装置。
【請求項１１】
さらに、前記乱数生成モードの設定時に前記暗号化手段から出力された擬似乱数を保持する乱数保持手段を有することを特徴とする請求項１乃至１０のいずれか１項に記載の暗号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−１３０３５３（Ｐ２０１０−１３０３５３Ａ）
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願番号】特願２００８−３０２９０８（Ｐ２００８−３０２９０８）
【出願日】平成２０年１１月２７日（２００８．１１．２７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願日】平成２０年１１月２７日（２００８．１１．２７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]