有機ELアクティブマトリックスの駆動方法、駆動回路および表示装置
【課題】アモルファスシリコンTFTと有機EL素子の特性変動を常に補償可能とし、精度の良い電流−電圧測特性の測定と、信頼度の高い画素単位の係数の補間演算を両立可能とする有機ELアクティブマトリックスの駆動方法、駆動回路および表示装置を提供すること。
【解決手段】マトリックス表示パネルをm×nのブロックに分割する。S201のIV特性測定は、1つのブロックで√IdV特性を1次式:√Id=AVg+Biで近似できるように最低3点以上を行う。時間が経つと、この3つの電圧では期待する電流が得られなくなるので、適宜Vg1n〜Vg3nに変更する必要ある。S202では、S201で測定したIdV特性から√IdV特性に変換し、その√IdV特性の1次式を求める。S203で、1次式の係数AnとオフセットBnを補正データ記憶回路25に保存する。
【解決手段】マトリックス表示パネルをm×nのブロックに分割する。S201のIV特性測定は、1つのブロックで√IdV特性を1次式:√Id=AVg+Biで近似できるように最低3点以上を行う。時間が経つと、この3つの電圧では期待する電流が得られなくなるので、適宜Vg1n〜Vg3nに変更する必要ある。S202では、S201で測定したIdV特性から√IdV特性に変換し、その√IdV特性の1次式を求める。S203で、1次式の係数AnとオフセットBnを補正データ記憶回路25に保存する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有機ELアクティブマトリックスの駆動方法、駆動回路および表示装置に関し、より詳細には、有機または無機エレクトロルミネッセンス(EL)素子などを用いたEL表示パネル(表示装置)などの自発光表示パネル(表示装置)の駆動方法、駆動回路および表示装置に関する。
【背景技術】
【0002】
電気光学変換物質として有機エレクトロルミネッセンス(EL)材料あるいは無機EL材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。EL表示パネルは各画素に発光素子を有する自発光型である。EL表示パネルは、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。
【0003】
図18に、従来のアクティブマトリクス方式の有機EL表示パネルにおける、1画素の等価回路を示す。画素回路10は発光素子である有機EL素子11、第1のトランジスタ(駆動用TFT:Thin Film Transistor)12、第2のトランジスタ(スイッチング用TFT:Thin Film Transistor)13および蓄積容量C14からなる。
【0004】
この画素回路10を駆動するソ−スドライバ17は、電圧の強弱で示された映像(階調信号)出力し、液晶表示パネルを駆動するドライバ回路と構成が類似する。ソ−スドライバ17から、映像(階調)信号としての電圧信号がソース信号線15に印加される。印加された電圧信号が画素回路10に印加されC14に保持される。このコンデンサC14保持された電圧に応じた電流Idが流れ、有機EL素子11が所定の輝度で発光する。
【0005】
尚、ゲートドライバ18は、この映像(階調)信号を1行単位で記憶するためにあり、具体的には、各行のTFT13を順番のonしていく。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006−284716号公報
【特許文献2】特開2004−101767号公報
【特許文献3】特開2007−011205号公報
【特許文献4】特開2001−350442号公報
【特許文献5】特開2005−070614号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
有機EL表示パネルは、低温ポリシリコン、またはアモルファスTFTを用いてパネルを構成する。しかし、有機EL素子は、これらのTFTの特性にバラツキがあると、表示(輝度)ムラが発生する。
【0008】
特にアモルファスTFTの場合、通電時間に伴い閾値電圧Vthが経時的に上昇変動する。また、同時に有機EL素子の電圧も上昇変動する。これらの変動のために、図19のTFTの基本特性である電流−電圧特性(IV特性:図19では、電流Idを線形表現のために√Idとしている)は、通電時間で閾値電圧Vth(VthiからVthn)と傾斜係数A(Ai〜An)が異なる特性となる。尚、有機EL素子の電圧が変動すると、電源電圧が一定であるためにTFTのドレインとソースとの間の電圧Vdsにも変動がおよぶために駆動電流Idが変わる。これらの変動により、初期の階調電圧Vgiを与えていると、段々に電流が低下し、かつ発光輝度が低下する問題を起こす。
【0009】
この課題解決のために、変動するVthをAD変換などで読み取った後、一時記憶し、表示する階調電圧Vdataに加算し、画素回路10へ補正した表示電圧Vdispを与える方法が開示されている(特許文献1参照)。しかし、この方法では有機EL素子の電圧変動に伴う、駆動電流の変動を抑制することはできない。
【0010】
また、上記したVthと有機EL素子の電圧の経時変動と類似する、画素ごとの特性バラツキを補正する方法が開示されている(特許文献2参照)。しかし、この方法では、常に変動してく特性の補償には、表示動作を一旦停止し、補正動作を実行する必要があるという問題があり、実用的ではない。
【0011】
このような問題から、電流−電圧測測定が通常の表示処理に影響を低減するために、電流−電圧測測定を電源がオンからオフに遷移したと判断したときに行い、電源がオフからオンに遷移したと判断したときには通常の表示処理を行う方法(特許文献3参照)や、電流値の測定を映像信号に存在するブランキング期間に行うことで通常の表示処理への影響を低減する方法がある(特許文献4参照)。
【0012】
また、第1群の電流値と第2群の電流値とから各画素の電流値を推定することで、測定する電流値を大幅に削減し、電流−電圧測定にかかる時間を短縮することで、通常の表示処理への影響を低減する方法がある(特許文献5参照)。
【0013】
しかしながら、これらの方法を用いても、表示が開始されるまで非常に時間がかかることや、電流−電圧測測定の精度が不十分であるなどの課題があった。
【0014】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、アモルファスシリコンTFTと有機EL素子の特性変動を常に補償可能とし、精度の良い電流−電圧測特性の測定と、信頼度の高い画素単位の係数の補間演算を両立可能とする有機ELアクティブマトリックスの駆動方法、駆動回路および表示装置を提供することにある。
【課題を解決するための手段】
【0015】
上記の課題を解決するために、請求項1に記載の発明は、有機ELアクティブマトリックスの駆動方法であって、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置において、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割するステップと、前記分割したブロック毎の第1の電流−電圧特性を順に測定する第1の測定するステップと、前記第1の測定するステップから所定の時間間隔を置いて、前記分割したブロック毎の第2の電流−電圧特性を順に測定する第2の測定するステップと、前記第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正するステップと、を有することを特徴とする。
【0016】
請求項2に記載の発明は、請求項1に記載の有機ELアクティブマトリックスの駆動方法において、前記補正するステップは、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正するステップを含むことを特徴とする。
【0017】
請求項3に記載の発明は、請求項2に記載の有機ELアクティブマトリックスの駆動方法において、前記補正するステップが、縦および横方向に隣接するブロックの中心画素間の画素に、前記隣接する中心画素間の傾斜係数およびオフセットの差分を比例配分して、前記中心画素間の画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正するステップと、前記補正された前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップとを含むことを特徴とする。
【0018】
請求項4に記載の発明は、請求項2に記載の有機ELアクティブマトリックスの駆動方法において、前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持つことを特徴とする。
【0019】
請求項5に記載の発明は、請求項4に記載の有機ELアクティブマトリックスの駆動方法において、前記ブロックには各画素に所定の重み係数が割り当てられ、前記補正するステップが、前記ブロックの重なった領域の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎に割り当てられてられた重み係数の割合で補間するステップと、前記補間された第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップとを含むことを特徴とする。
【0020】
請求項6に記載の発明は、請求項5に記載の有機ELアクティブマトリックスの駆動方法において、前記重み係数が、ブロックの中心画素からの距離に応じて変化していることを特徴とする。
【0021】
請求項7に記載の発明は、請求項1乃至6のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記測定するステップが、ソースドライバとゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み、前記ブロック毎の電流−電圧特性を測定するステップを含むことを特徴とする。
【0022】
請求項8に記載の発明は、請求項2乃至7のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記測定するステップが、前記表示装置を前面off(黒表示)した後、ブロック毎の電流−電圧特性を3点以上測定するステップを含み、前記補正するステップが、前記1次式の傾斜係数とオフセットを算出して記憶装置に保存するステップを含むことを特徴とする。
【0023】
請求項9に記載の発明は、請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記表示装置が通常の表示処理を行わない期間である電源投入時又は遮断時に前記測定するステップを実施することを特徴とする。
【0024】
請求項10に記載の発明は、請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記表示装置の表示周期となる1画面毎に表示を停止する期間を1行又は1水平時間以上設け、1つのブロックの電流−電圧特性の測定を前記表示停止期間に行うことを特徴とする。
【0025】
請求項11に記載の発明は、請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記表示装置の表示周期となる1画面毎に表示を停止する所定の期間を設け、1つのブロックの電流−電圧特性の測定を複数周期にわたって前記表示停止期間に行うことを特徴とする。
【0026】
請求項12に記載の発明は、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置を駆動する有機ELアクティブマトリックスの駆動回路であって、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、前記測定された電流−電圧特性を記憶する補正データ記憶回路と、前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器と、前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイとを備えたソースドライバ、および前記表示装置の行方向を制御する出力回路を備えたゲートドライバを備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする。
【0027】
請求項13に記載の発明は、有機ELアクティブマトリックスの表示装置であって、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示パネル、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、前記測定された電流−電圧特性を記憶する補正データ記憶回路と、前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器と、前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイとを備えたソースドライバ、および前記表示装置の行方向を制御する出力回路を備えたゲートドライバを備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする。
【発明の効果】
【0028】
本発明によれば、アモルファスシリコンTFTと有機EL素子の特性変動を常に補償可能とし、精度の良いIV特性の測定と、信頼度の高い画素単位の係数の補間演算を両立し、表示装置の機能および性能を損なうことなく、輝度ムラの経時変動を低減する効果がある。
【図面の簡単な説明】
【0029】
【図1】(a)は本発明の実施形態1に係る有機ELアクティブマトリックスの駆動回路図であり、(b)はゲートドライバの出力回路の詳細な回路図である。
【図2】本発明の実施形態1に係る有機ELアクティブマトリックス駆動回路の動作フローを示す図である。
【図3】各ブロックにおける√IdV特性を示す図である。
【図4】階調電圧範囲と階調電流との関係を示す図である。
【図5】電源投入時にIV測定処理を行う場合の各処理のタイミングを示す図である。
【図6】表示周期毎に設けられた表示停止期間にIV測定処理を行う場合の各処理のタイミングを示す図である。
【図7】表示周期毎に設けられた表示停止期間の複数期間にわたって1ブロックのIV測定処理を行う場合の各処理のタイミングを示す図である。
【図8】本発明の実施形態2に係る有機ELアクティブマトリックス駆動回路図である。
【図9】本発明の実施例2に係る有機ELアクティブマトリックス駆動回路の動作フローを示す図である。
【図10】(a)〜(c)は、本発明の実施形態2に係る有機ELアクティブマトリックスの駆動方法であって、縦および横方向に隣接するブロックの中心画素間の傾斜係数AとオフセットBを補間する過程を示す図である。
【図11】(a)〜(b)は、本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法におけるブロックの分割方法を示す図である。
【図12】(a)〜(c)は、本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法における各ブロックと対応する√IdVの1次式を示す図である。
【図13】(a)〜(b)は、本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法におけるブロック内の各画素への重み付けの例を示す図である。
【図14】本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法におけるブロックの重なった領域の補間方法を示す図である。
【図15】本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法において、重なり合わないブロックを示す図である。
【図16】本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法における重なり合わないブロックにおける補間方法を示す図である。
【図17】本発明の実施例2、3に係る有機ELアクティブマトリックスの駆動回路の別の動作フローを示す図である。
【図18】従来のアクティブマトリックス方式の有機EL表示パネルにおける1画素の等価回路を示す図である。
【図19】TFTの電流−電圧特性の経時変化を示す図である。
【発明を実施するための形態】
【0030】
以下、本発明の実施の形態について、詳細に説明する。
【0031】
(実施形態1)
図1(a)に、本発明の実施形態1に係る有機ELアクティブマトリックス駆動回路図を示す。ソースドライバ17は、マトクックス表示パネル20(表示装置)の中の画素回路に階調電圧を与えるDA変換アレイ29、電流計21、AD変換器23および基準データ源24からなるIV測定回路22、補正データ記憶回路25、補正演算器26、動作切替回路27およびSW28から構成されている。マトリックス表示パネル20の中には、図18に示す画素回路10が複数配置されている。
【0032】
図1(b)に、ゲートドライバの出力回路の詳細な回路図を示す。表示パネルの行方向を制御するゲートドライバ18は、出力回路41、全ての行を同時にonする全ライン選択回路42および複数の行を同時にonするブロック選択回路43から構成されている。出力回路41は、通常1行毎順にonするシフトレジスタ44の出力信号と、全ての行を同時にonする全ライン選択信号と、複数の行を同時にonするブロック選択信号とを論理和する行数と同数のOR回路45を有している。
【0033】
図2に、実施形態1に係る有機ELアクティブマトリックス駆動回路の動作フローを示す。ここには、2つの処理系がある。
【0034】
一方は通常の表示処理で、外部からの表示データ30、つまり階調信号を受け取り、補正データ記憶回路25を介し、そのデータ値をDA変換器29で対応する階調電圧Vgに変換してマトリックス表示パネル20に与える表示処理系である。
【0035】
もう一方は、IV測定回路22によるVthおよび有機EL素子の電圧が変動したIV特性を測定するIV測定処理系である。
【0036】
まず、S201〜S203からなるIV特性の測定の処理系から説明する。
【0037】
1度のIV特性の測定では、マトリックス表示パネル20をm×nのブロックに分割し、その内の1ブロックのみを対象とする。すなわち、対象とする1ブロックのみをonにして、残りのブロックは全てoffにする。図1では、マトリックス表示パネル20の左上の1ブロックを測定対象として例示している。この分割は、可能な限り多くするのが望ましいが、測定電流精度および処理時間を勘案して適切な数を選ぶ。
【0038】
S201のIV特性測定は、図3に示すように、1つのブロックで√IdV特性を1次式:√Id=AVg+Biで近似できるように最低3点以上を行う。この例では、電圧Vg1i〜Vg3iを与え、その時の3つの電流(Id1〜Id3)を電流計21で測定し、かつAD変換器23でデジタル値に変換する。これにより基本のIdV特性を知ることができる。
【0039】
尚、図3で示すように通電時間が長くなっていくと、この所定の時間間隔で補正データ記憶回路25に保存したAnとBnを更新する。
但し、時間が経つと、初期の3つの電圧V1i〜V3iでは期待する電流が得られなくなるので、適宜V1n〜V3nに変更する必要ある。これは、IV特性の変動を監視していれば容易である。また、図3に示す電流Id1〜Id3は、特定の決まった電流値である必要はなく、目的とする√IdV特性を1次式:√Id=AVg+Biで近似できる任意の電流値3点であればよい。
【0040】
S202では、S201で測定したIdV特性から√IdV特性に変換し、その√IdV特性の1次式を求める。そして、S203で、1次式の係数AnとオフセットBnを補正データ記憶回路25に保存する。
【0041】
S201〜S203のIV特性の測定の処理は全ブロックに対して行い、通常の表示処理系に移る。
【0042】
尚、通電時間が長くなると、1次式は、√Id(ti)=AiVg+Biから、√Id(tn)=AnVg+Biに変わっていくので、S201〜S203の処理を繰り返して補正データ記憶回路25に格納された1次式の係数AnとオフセットBnを更新する。
【0043】
表示処理系では、S204で階調信号Vgiを受けると、S205で補正演算器26が式(1)を用いて補正階調信号Vgnに変換する。
【0044】
【数1】
【0045】
ここで、Aiが初期の√IdVの係数、Anが経時した√IdVの係数、Biが初期閾値電圧Vthi、Bnが経時した閾値電圧Vthnであり、しずれも補正データ記憶回路25に記憶されている値である。
【0046】
次にS206では、DA変換アレイ29で補正階調信号Vgnを電圧Vgnに変換する。
【0047】
上記S201〜S206のIV特性の測定と階調信号Vgの補正処理は、マトリックス表示パネル20の全ブロックに対してそれぞれ同様に行われる。各ブロックをon、offする制御は、IV測定回路22が基準データ24を使って選択したブロックのみに電流がながれるように、DA変換器26にデータを与えることで行う。実際のDA変換アレイ26は、画素の数に応じた数がある。
【0048】
この結果、図4に示すように閾値電圧Vthおよび有機EL素子の電圧が変動しても、その変動に応じて階調電圧範囲がti〜tnと変化するため、有機EL素子の輝度を調整する階調電流0〜100%は変動しない。従って、経時的な輝度の変動をなくすことができる。
【0049】
次にIV特性の測定の時間的な処理について説明する。IV特性の測定に時間を要すと、本来の表示機能、性能が損なわれために、表示に支障のない時間を選ぶ必要がある。IV特性の測定を行うタイミングは、動作切替回路27が判断し、SW28を制御してIV測定回路22側を有効にする。以下、動作切替回路27の処理について説明する。
【0050】
図5は、電源投入時に、例えば1秒間程度、各ブロックのIV特性を順に測定し、係数AとオフセットBを一括して求める例である。図示はしないが、電源遮断前にも同様にIV特性測定処理系を実施することが可能である。
【0051】
図5の下の方の拡大図はさらに詳しいIV測定のタイミング図である。順に処理を説明する。
【0052】
まず、IV測定に先立ち表示画面をリセット(黒表示)する。このリセットはDA変換アレイ29の出力が0Vで、ゲートドイライバ18の出力回路41の全出力を全面選択回路42の指示でon状態にして、画素回路に0Vの電圧を書き込む処理である。
【0053】
次に3点のIV特性を測定するために、Vg1〜Vg3をDA変換アレイ29の測定対象とした各ブロックに対応する位置から順に出力する。その時、ゲートドイライバ18も出力回路41をブロック選択回路43の指示で部分的にon状態にして、Vg1〜Vg3の電圧を画素回路に書き込み可能にする。これによりVg1〜Vg3に対する電流を電流計21で測定する。
【0054】
1つブロックのIV測定が終わると、次のブロックの測定に移り、最後のブロック(m,n)まで上記IV特性の測定処理を繰り返す。
【0055】
図6は、上記の電源投入時および電源遮断時にIV特性の測定ができない場合の例で、1フレーム(画面)に表示のoff期間(V同期)を設け、この期間を利用してIV特性の測定処理を行う。
【0056】
図6の下の方の拡大図は、さらに詳しいIV測定のタイミング図である。上記で説明したように、IV特性測定に先立って表示画面をリセットした後、順番にVg1〜Vg3をDA変換アレイ29の内、測定対象としたブロックに対応する位置から出力する。その時、ゲートドイライバ18も出力回路41をブロック選択回路43の指示で部分的にon状態にして、Vg1〜Vg3の電圧を画素回路に書き込みを可能にする。これによりVg1〜Vg3に対する電流を電流計21で測定する。これで1ブロックに対するIV特性の測定が完了する。
【0057】
また、このoff期間での処理時間が不足の場合、図7のようにIV特性の3点の測定を1点ずつに分けて測定する方法もある。この例では分割座標(1,1)からはじめ最終座標の(m、n)まで3点のIV特性を順番に行う様子を示している。
【0058】
図7の下の方の拡大図は、さらに詳しいIV測定のタイミング図である。上記で説明したように、IV特性測定に先立って表示画面をリセットした後、3つの電圧Vg1〜Vg3の内、1つの電圧VgnをDA変換アレイ29の内、測定対象としたブロックに対応する位置から出力する。その時、ゲートドイライバ18も出力回路41をブロック選択回路43の指示で部分的on状態にして、Vgnの電圧を画素回路に書き込みを可能にする。これによりVgnに対する電流を電流計21で測定する。これで1ブロックに対するIV特性の測定が完了する。
【0059】
この方法では、最終の(m、n)ブロックのIV特性測定が終わるまでに時間を要すが、Vthおよび有機EL素子の電圧変動は直ぐに大きく変動しないため、実用上支障のない時間である。
【0060】
尚、この時に測定順番はIV測定回路22と動作切替回路27が連動して制御する。
【0061】
以上のように、本実施形態1では表示時間に支障を与えることなく、Vthおよび有機ELの電圧変動を補償することができる。
【0062】
(実施形態2)
実施形態1は、有機EL表示パネルを複数ブロックに分割し、分割したブロック毎にそれぞれIV特性の測定を行い、ブロック毎に閾値電圧Vthと傾斜係数Aを求め、求めた閾値電圧Vthと傾斜係数Aとを補間演算することにより画素単位の係数を求めるものである。
【0063】
但し、有機EL表示パネルの1画素当たりに流れる電流は最高輝度の場合においても数μA程度であることから、1つのブロックの領域をある程度大きくしないと精度の良い電流の測定は行えない。しかし1つのブロックの領域を大きくするということは表示画面の分割数を減らすことになり、すなわちIV特性の測定を行うブロックの数が減ることに繋がる。これは画素単位の係数を求める際に少ない情報(ブロック数)から求めることを意味しており、補間演算において求めた画素単位の係数の信頼度が低くなってしまうことに繋がる。
【0064】
そこで、実施形態2では、画素単位のVI特性における傾斜係数AとオフセットBを隣接するブロック間で補間する補正を行うことで、各ブロック単独で行う補間よりも高精度の補間が可能になる。
【0065】
図8に、本発明の実施形態2に係る有機ELアクティブマトリックス駆動回路図を示す。ソースドライバ17は、マトクックス表示パネル20(表示装置)の中の画素回路に階調電圧を与えるDA変換アレイ29、電流計21、AD変換器23および基準データ源24からなるIV測定回路22、ブロック単位で補正データを記憶する補正データ記憶回路25、画素単位で補正データを記憶する補正データ記憶回路31、補正演算器26、動作切替回路27およびSW28から構成されている。マトリックス表示パネル20の中には、図18に示す画素回路10が複数配置されている。
【0066】
一方、ゲートドライバ18は、マトリックス表示パネル20の行方向を制御するために、出力回路41、全ての行を同時にonする全ライン選択回路42および複数の行を同時にonするブロック選択回路43から構成されている。出力回路41は、実施形態1と同様に、通常1行のみを順番にonするシフトレジスタ44の出力信号と、全ての行をonする全ライン選択信号と、複数の行を同時にonするブロック選択信号とを論理和するOR回路45から構成されている。
【0067】
以上のように、実施形態2が回路構成において実施形態1と異なるのは、ソースドライバ17内の補正データ記憶回路25と補正演算器26との間に画素補正データ記憶回路31を有する点のみである。ゲートドライバ18は実施形態1と同じ構成である。
【0068】
図9に、実施形態2に係る有機ELアクティブマトリックス駆動回路の動作フローを示す。ここには、実施形態1と同様に、通常の表示処理系とIV特性を測定するIV測定処理系の2つの処理系がある。本実施形態2では、表示処理系は実施形態1と同様であるが、IV測定処理系は実施形態1とは異なる。
【0069】
ここでは実施形態1と異なる、S901〜S906からなるIV測定処理系について説明する。
【0070】
IV特性の測定は、マトリックス表示パネル20をm×nのブロックに分割し、その内の1ブロックのみを対象としてIV特性の測定を行う。すなわち、対象とする1ブロックのみをonにして、残りのブロックは全てoffにする。図8では、マトリックス表示パネル20の左上の1ブロックを測定対象として例示している。この分割は、可能な限り多くするのが望ましいが、測定電流精度および処理時間を勘案して適切な数を選ぶ。
【0071】
S901のIV特性測定は、1つのブロックで√IdV特性を1次式:√Id=AVg+Biで近似できるように最低3点以上を行う。
【0072】
時間が経つと、この3つ電圧では期待する電流がえら得ない場合あるので、適宜Vg1n〜Vg3nに変更する必要ある。電流Id1〜Id3は、目的とする√IdV特性を1次式:√Id=AVg+Biが近似できる任意の電流3点であればよい。
【0073】
1つのブロックのIV特性の測定が終わると、S903で、処理1のIdV特性から√IdV特性に変換し、その特性の1次式を求める。そして、S904で、1次式の係数AnとオフセットBnを補正データ記憶回路25に保存する。尚、通電時間が増えると、この1次式は、√Id(ti)=AiVg+Biから、√Id(tn)=AnVg+Biに変わっていくので、所定の時間間隔でS201〜S203の処理を繰り返し、補正データ記憶回路25に保存したAnとBnを更新する。
【0074】
1ブロックの測定が終わると、次のブロックにIV特性の測定を順に移す。S905で、測定が行われていないブロックが存在すると判定されると、次のブロックに移ってS901からの処理を実行させる。
【0075】
そして全てのブロックでIV特性の測定が終わり、かつ係数AとオフセットBの更新が終了すると、S906で、画素単位の係数AnとオフセットBnを生成する。その後、それらを補正データ記憶回路31に記憶する。
【0076】
この画素単位での係数とオフセットの生成方法について図10(a)〜(c)で説明する。図10(a)では、1つのブロックを3×3画素とした場合を例示している。
【0077】
まず、横方向に隣接するブロック同士の係数AとオフセットBとの差を、その画素の位置に応じて比例配分する方式で、式(2)および(3)に基づいてブロックの中心画素についてのみ補間していく。
A(m,n)+(A(m−1,n)−A(m,n))*ΔL/Lx ・・・式(2)
B(m,n)+(B(m−1,n)−B(m,n))*ΔL/Lx ・・・式(3)
ここで、Lxは隣接するブロックとの横方向の中心間距離、ΔLは補間しようとする画素の位置である。中心間距離は、画素数で表すものとする。
【0078】
図10(b)には、今、補間した画素を横のハッチングで示す。
【0079】
次に縦方向も、隣接するブロック同士係数AとオフセットBとの差を、その画素の位置に応じて比例配分する方式で、全ての画素について補間していく。図10(c)には、縦方向について補間した画素を縦のハッチングで示す。
【0080】
以上の処理で、画素単位に補間された係数AとオフセットBは、補正データ記憶回路31に記憶される。
【0081】
これで、IV特性の測定の処理を終わりの通常の表示処理に移る。
【0082】
表示処理系のS908では、画素単位で階調電圧信号Vgiを受けたあと、補正演算器26が実施形態1と同様に式(1)を用いて補正した階調電圧信号Vgnに画素単位で変換する。
【0083】
次にS909では、DA変換アレイ29で補正階調信号Vgnを電圧Vgnに変換する。
【0084】
この結果、実施形態1と同様に、図4に示すようにVthおよび有機EL素子の電圧が変動しても、階調電圧範囲がti〜tnのごとく変化するために、有機EL素子の輝度を調整する階調電流0〜100%は変動しない。従って、経時的な輝度の変動をなくすことができる。
【0085】
本実施形態2のIV特性の測定の時間的な処理は、実施形態1と同様に行うことができ、実施形態2における動作切替回路27の処理は、実施形態1と同様に行われる。
【0086】
但し、図6に示すような、電源の投入および遮断時にIV特性の測定ができないために1フレーム(画面)に表示のoff期間(V同期)を設け、この期間をIV測定に利用する場合、全ブロックのIV特性の測定と補正データ(係数AとオフセットB)が一気に出来ない。そのため、IV測定処理フローは図17のように、S1702において各ブロックでのIV特性測定の終了と、S1705において全ブロックの補正データ終了とを確認しながら、係数AとオフセットBを処理するS1703、S1704およびS1706の実行判断が必要となる。
【0087】
この結果、表示時間に支障なく、Vthおよび有機ELの電圧変動を補償することができる。
【0088】
(実施形態3)
実施形態3は、実施形態2と同じ有機ELアクティブマトリックス駆動回路を用い、実施形態2と異なるVI測定処理系を有するものである。
【0089】
実施形態1、2は、有機EL表示パネルを複数ブロックに分割し、分割したブロック毎にそれぞれIV特性の測定を行い、ブロック毎に閾値電圧Vthと傾斜係数Aを求め、求めた閾値電圧Vthと傾斜係数Aとを補間演算することにより画素単位の係数を求めるものである。
【0090】
但し、有機EL表示パネルの1画素当たりに流れる電流は最高輝度の場合においても数μA程度であることから、1つのブロックの領域をある程度大きくしないと精度の良い電流の測定は行えない。しかし1つのブロックの領域を大きくするということは表示画面の分割数を減らすことになり、すなわちIV特性の測定を行うブロックの数が減ることに繋がる。これは画素単位の係数を求める際に少ない情報(ブロック数)から求めることを意味しており、補間演算において求めた画素単位の係数の信頼度が低くなってしまうことに繋がる。
【0091】
そこで、実施形態3では、IV特性の測定の際、分割したブロックの測定領域は隣接するブロックと重なり合う領域を持つこととする。これにより画素単位の係数を、該当画素を含む複数のブロックの情報から求めることができ、単純に表示画面を重なりなく分割した場合に比べ、より多くの情報から高精度に画素単位の係数を求めることができる。
【0092】
S906の画素単位の傾斜係数AとオフセットBの生成方法について図11〜17で説明する。
【0093】
図11(a)には、1つのブロックを4×4画素とした場合を例示する。さらに図11(b)に示す通り、隣接するブロック同士は2画素ずつ重なり合う領域を持つこととしている。図12(a)に、図11(b)の左上のブロックI、図12(b)にブロックIと2画素分重なった右隣のブロックII、図12(c)にブロックIIと2画素分重なった右隣のブロックIIIを示す。また、VI測定処理系のS903、S904において求めたブロック毎の傾斜係数AとオフセットBは、ブロックIの傾斜係数をAI、オフセットをBI、同様にブロックIIの傾斜係数をAII、オフセットをBII、ブロックIIIの傾斜係数をAIII、オフセットをBIIIとする。
【0094】
次に、前記のブロック毎の傾斜係数AとオフセットBに対して重み付けを行うが、図13(a)に示す通り、1つのブロックは4×4画素としているので、画素毎に異なる重み係数を持つ場合にはa〜pまでの最大16個の異なる重み係数を持つことができる。さらに図13(b)ではブロックの中心からの距離に比例した重み係数を持つ例を示しており、ここでは4×4画素のうち中央4画素の重み係数を2、周囲12画素の重み係数を1としている。これらのブロック毎の傾斜係数AとオフセットB、及びブロック内の重み係数を用いて補間演算を行い、画素単位での傾斜係数AとオフセットBを生成する。
【0095】
次に補間演算について説明するが、図14に示す例では横方向についてのみの説明としているが、縦方向についても横方向と同様の補間演算を行い、画素単位での傾斜係数とオフセットの生成を行うこととする。
【0096】
図14において係数を求める画素を(i)とすると、(i)の画素はブロックIとブロックIIに含まれていることから、前記の傾斜係数AIとAII、及びオフセットBIとBIIを用いて補間演算を行うことになる。この時、図14(b)の重み係数を用いると、(i)の画素はブロックIの重み係数2の位置であり、なおかつブロックIIの重み係数1の位置であることが分かる。これらの関係から(i)の画素の傾斜係数A(i)は、下記の式(4)の補間演算式により求めることができる。
A(i)=(2×AI+1×AII)/3 ・・・式(4)
同様に、(i)の画素のオフセットB(i)は下記の式(5)により求めることができる。
B(i)=(2×BI+1×BII)/3 ・・・式(5)
上記の式(4)および式(5)において3で除算しているのは、ブロックIとブロックIIの重み係数によって乗算したAI、AII、BI、BIIの値を元の値に戻すためであり、式(4)および式(5)において用いられている重み係数の和(2+1=3)の値である。
【0097】
同様に(ii)の画素の係数を求める場合には、下記の式(6)および式(7)により求めることができる。
A(ii)=(1×AI+2×AII)/3 ・・・式(6)
B(ii)=(1×BI+2×BII)/3 ・・・式(7)
同様に(iii)の画素の係数を求める場合には、下記の式(8)および式(9)により求めることができる。
A(iii)=(2×AII+1×AIII)/3 ・・・式(8)
B(iii)=(2×BII+1×BIII)/3 ・・・式(9)
ここでは、図13(b)のブロックの中心からの距離に比例した重み係数を用いているが、それに限定するものではなく、図13(a)に示す16個の重み係数を任意に設定しても構わない。その際においても、除算する値については補間演算式の中で乗算を行っている重み係数の和の値を用いることには変わりはない。
【0098】
なお図15に示す通りマトリックス表示パネル20の四隅の領域は、横方向と縦方向の両方ともに隣接するブロック同士において重なり合うブロックが存在しない領域である。これらの領域の場合には前記までの補間演算は行わず、係数を求める画素を含むブロックの係数をそのまま画素単位の係数として用いることとする。
【0099】
図16に示す例では横方向についてのみの説明としているが、縦方向についても同様である。図16において係数を求める画素を(i)′とすると、(i)′の画素を含むブロックはブロックIであるので、そのまま前記の傾斜係数AIとオフセットBIを画素単位の係数として用いることとし、下記の式(10)および式(11)により求めることができる。
A(i)′= AI ・・・式(10)
B(i)′= BI ・・・式(11)
同様に(ii)′の画素の係数を求める場合には、下記の式(12)および式(13)により求めることができる。
A(ii)′= AI ・・・式(12)
B(ii)′= BI ・・・式(13)
なお、図12(a)においてIV測定を行う1つのブロックを4×4画素としているが、それに限定するものではなく、同様に図12(b)において隣接するブロック同士の重なり合う領域についても2画素に限定するものではない。
【0100】
以上の処理で、画素単位に補間された傾斜係数AとオフセットBは、補正データ記憶回路31に記憶される。
【0101】
ここまででIV特性の測定の処理を終了し、通常の表示処理に移る。
【0102】
表示処理のS908では、画素単位で階調電圧信号Vgiを受けたあと、補正演算器26が実施形態1、2と同様に式(1)を用いて補正した階調電圧信号Vgnに画素単位で変換する。
【0103】
次にS909では、DA変換アレイ29で補正階調信号Vgnを電圧Vgnに変換する。
【0104】
この結果、実施形態1、2と同様に、図4に示すようにVthおよび有機EL素子の電圧が変動した場合においても、階調電圧範囲がti〜tnのごとく変化するために、有機EL素子の輝度を調整する階調電流0%〜100%は変動しない。従って、経時的な輝度の変動をなくすことができる。
【0105】
本実施形態3のIV特性の測定の時間的な処理は、実施形態1、2と同様に行うことができ、実施形態3における動作切替回路27の処理は、実施形態1、2と同様に行われる。
【0106】
但し、図6に示すような、電源の投入および遮断時にIV特性の測定ができないために1フレーム(画面)に表示のoff期間(V同期)を設け、この期間をIV測定に利用する場合、全ブロックのIV特性の測定と補正データ(係数AとオフセットB)が一気に出来ない。そのため、IV測定処理フローは図17のように、S1702において各ブロックでのIV特性測定の終了と、S1705において全ブロックの補正データ終了とを確認しながら、係数AとオフセットBを処理するS1703、S1704およびS1706の実行判断が必要となる。
【0107】
この結果、表示時間に支障なく、Vthおよび有機ELの電圧変動を補償することができる。
【符号の説明】
【0108】
10 画素回路
11 有機EL
12 TFT
13 TFT
14 コンデンサ
15 ソース信号線
16 ゲート信号線
17 ソースドライバ
18 ゲートドライバ
19 電源
20 マトリックス表示パネル
21 電流計
22 IV(電流−電圧)測定回路
23 AD変換器
24 基準電源
25 補正データ記憶回路
26 補正演算器
27 動作切替回路
28 スイッチ
29 DA変換アレイ
30 表示データ
41 出力回路
42 全ライン選択回路
43 ブロック選択回路
44 シフトレジスタ
45 OR回路
【技術分野】
【0001】
本発明は、有機ELアクティブマトリックスの駆動方法、駆動回路および表示装置に関し、より詳細には、有機または無機エレクトロルミネッセンス(EL)素子などを用いたEL表示パネル(表示装置)などの自発光表示パネル(表示装置)の駆動方法、駆動回路および表示装置に関する。
【背景技術】
【0002】
電気光学変換物質として有機エレクトロルミネッセンス(EL)材料あるいは無機EL材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。EL表示パネルは各画素に発光素子を有する自発光型である。EL表示パネルは、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。
【0003】
図18に、従来のアクティブマトリクス方式の有機EL表示パネルにおける、1画素の等価回路を示す。画素回路10は発光素子である有機EL素子11、第1のトランジスタ(駆動用TFT:Thin Film Transistor)12、第2のトランジスタ(スイッチング用TFT:Thin Film Transistor)13および蓄積容量C14からなる。
【0004】
この画素回路10を駆動するソ−スドライバ17は、電圧の強弱で示された映像(階調信号)出力し、液晶表示パネルを駆動するドライバ回路と構成が類似する。ソ−スドライバ17から、映像(階調)信号としての電圧信号がソース信号線15に印加される。印加された電圧信号が画素回路10に印加されC14に保持される。このコンデンサC14保持された電圧に応じた電流Idが流れ、有機EL素子11が所定の輝度で発光する。
【0005】
尚、ゲートドライバ18は、この映像(階調)信号を1行単位で記憶するためにあり、具体的には、各行のTFT13を順番のonしていく。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006−284716号公報
【特許文献2】特開2004−101767号公報
【特許文献3】特開2007−011205号公報
【特許文献4】特開2001−350442号公報
【特許文献5】特開2005−070614号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
有機EL表示パネルは、低温ポリシリコン、またはアモルファスTFTを用いてパネルを構成する。しかし、有機EL素子は、これらのTFTの特性にバラツキがあると、表示(輝度)ムラが発生する。
【0008】
特にアモルファスTFTの場合、通電時間に伴い閾値電圧Vthが経時的に上昇変動する。また、同時に有機EL素子の電圧も上昇変動する。これらの変動のために、図19のTFTの基本特性である電流−電圧特性(IV特性:図19では、電流Idを線形表現のために√Idとしている)は、通電時間で閾値電圧Vth(VthiからVthn)と傾斜係数A(Ai〜An)が異なる特性となる。尚、有機EL素子の電圧が変動すると、電源電圧が一定であるためにTFTのドレインとソースとの間の電圧Vdsにも変動がおよぶために駆動電流Idが変わる。これらの変動により、初期の階調電圧Vgiを与えていると、段々に電流が低下し、かつ発光輝度が低下する問題を起こす。
【0009】
この課題解決のために、変動するVthをAD変換などで読み取った後、一時記憶し、表示する階調電圧Vdataに加算し、画素回路10へ補正した表示電圧Vdispを与える方法が開示されている(特許文献1参照)。しかし、この方法では有機EL素子の電圧変動に伴う、駆動電流の変動を抑制することはできない。
【0010】
また、上記したVthと有機EL素子の電圧の経時変動と類似する、画素ごとの特性バラツキを補正する方法が開示されている(特許文献2参照)。しかし、この方法では、常に変動してく特性の補償には、表示動作を一旦停止し、補正動作を実行する必要があるという問題があり、実用的ではない。
【0011】
このような問題から、電流−電圧測測定が通常の表示処理に影響を低減するために、電流−電圧測測定を電源がオンからオフに遷移したと判断したときに行い、電源がオフからオンに遷移したと判断したときには通常の表示処理を行う方法(特許文献3参照)や、電流値の測定を映像信号に存在するブランキング期間に行うことで通常の表示処理への影響を低減する方法がある(特許文献4参照)。
【0012】
また、第1群の電流値と第2群の電流値とから各画素の電流値を推定することで、測定する電流値を大幅に削減し、電流−電圧測定にかかる時間を短縮することで、通常の表示処理への影響を低減する方法がある(特許文献5参照)。
【0013】
しかしながら、これらの方法を用いても、表示が開始されるまで非常に時間がかかることや、電流−電圧測測定の精度が不十分であるなどの課題があった。
【0014】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、アモルファスシリコンTFTと有機EL素子の特性変動を常に補償可能とし、精度の良い電流−電圧測特性の測定と、信頼度の高い画素単位の係数の補間演算を両立可能とする有機ELアクティブマトリックスの駆動方法、駆動回路および表示装置を提供することにある。
【課題を解決するための手段】
【0015】
上記の課題を解決するために、請求項1に記載の発明は、有機ELアクティブマトリックスの駆動方法であって、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置において、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割するステップと、前記分割したブロック毎の第1の電流−電圧特性を順に測定する第1の測定するステップと、前記第1の測定するステップから所定の時間間隔を置いて、前記分割したブロック毎の第2の電流−電圧特性を順に測定する第2の測定するステップと、前記第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正するステップと、を有することを特徴とする。
【0016】
請求項2に記載の発明は、請求項1に記載の有機ELアクティブマトリックスの駆動方法において、前記補正するステップは、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正するステップを含むことを特徴とする。
【0017】
請求項3に記載の発明は、請求項2に記載の有機ELアクティブマトリックスの駆動方法において、前記補正するステップが、縦および横方向に隣接するブロックの中心画素間の画素に、前記隣接する中心画素間の傾斜係数およびオフセットの差分を比例配分して、前記中心画素間の画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正するステップと、前記補正された前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップとを含むことを特徴とする。
【0018】
請求項4に記載の発明は、請求項2に記載の有機ELアクティブマトリックスの駆動方法において、前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持つことを特徴とする。
【0019】
請求項5に記載の発明は、請求項4に記載の有機ELアクティブマトリックスの駆動方法において、前記ブロックには各画素に所定の重み係数が割り当てられ、前記補正するステップが、前記ブロックの重なった領域の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎に割り当てられてられた重み係数の割合で補間するステップと、前記補間された第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップとを含むことを特徴とする。
【0020】
請求項6に記載の発明は、請求項5に記載の有機ELアクティブマトリックスの駆動方法において、前記重み係数が、ブロックの中心画素からの距離に応じて変化していることを特徴とする。
【0021】
請求項7に記載の発明は、請求項1乃至6のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記測定するステップが、ソースドライバとゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み、前記ブロック毎の電流−電圧特性を測定するステップを含むことを特徴とする。
【0022】
請求項8に記載の発明は、請求項2乃至7のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記測定するステップが、前記表示装置を前面off(黒表示)した後、ブロック毎の電流−電圧特性を3点以上測定するステップを含み、前記補正するステップが、前記1次式の傾斜係数とオフセットを算出して記憶装置に保存するステップを含むことを特徴とする。
【0023】
請求項9に記載の発明は、請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記表示装置が通常の表示処理を行わない期間である電源投入時又は遮断時に前記測定するステップを実施することを特徴とする。
【0024】
請求項10に記載の発明は、請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記表示装置の表示周期となる1画面毎に表示を停止する期間を1行又は1水平時間以上設け、1つのブロックの電流−電圧特性の測定を前記表示停止期間に行うことを特徴とする。
【0025】
請求項11に記載の発明は、請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記表示装置の表示周期となる1画面毎に表示を停止する所定の期間を設け、1つのブロックの電流−電圧特性の測定を複数周期にわたって前記表示停止期間に行うことを特徴とする。
【0026】
請求項12に記載の発明は、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置を駆動する有機ELアクティブマトリックスの駆動回路であって、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、前記測定された電流−電圧特性を記憶する補正データ記憶回路と、前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器と、前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイとを備えたソースドライバ、および前記表示装置の行方向を制御する出力回路を備えたゲートドライバを備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする。
【0027】
請求項13に記載の発明は、有機ELアクティブマトリックスの表示装置であって、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示パネル、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、前記測定された電流−電圧特性を記憶する補正データ記憶回路と、前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器と、前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイとを備えたソースドライバ、および前記表示装置の行方向を制御する出力回路を備えたゲートドライバを備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする。
【発明の効果】
【0028】
本発明によれば、アモルファスシリコンTFTと有機EL素子の特性変動を常に補償可能とし、精度の良いIV特性の測定と、信頼度の高い画素単位の係数の補間演算を両立し、表示装置の機能および性能を損なうことなく、輝度ムラの経時変動を低減する効果がある。
【図面の簡単な説明】
【0029】
【図1】(a)は本発明の実施形態1に係る有機ELアクティブマトリックスの駆動回路図であり、(b)はゲートドライバの出力回路の詳細な回路図である。
【図2】本発明の実施形態1に係る有機ELアクティブマトリックス駆動回路の動作フローを示す図である。
【図3】各ブロックにおける√IdV特性を示す図である。
【図4】階調電圧範囲と階調電流との関係を示す図である。
【図5】電源投入時にIV測定処理を行う場合の各処理のタイミングを示す図である。
【図6】表示周期毎に設けられた表示停止期間にIV測定処理を行う場合の各処理のタイミングを示す図である。
【図7】表示周期毎に設けられた表示停止期間の複数期間にわたって1ブロックのIV測定処理を行う場合の各処理のタイミングを示す図である。
【図8】本発明の実施形態2に係る有機ELアクティブマトリックス駆動回路図である。
【図9】本発明の実施例2に係る有機ELアクティブマトリックス駆動回路の動作フローを示す図である。
【図10】(a)〜(c)は、本発明の実施形態2に係る有機ELアクティブマトリックスの駆動方法であって、縦および横方向に隣接するブロックの中心画素間の傾斜係数AとオフセットBを補間する過程を示す図である。
【図11】(a)〜(b)は、本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法におけるブロックの分割方法を示す図である。
【図12】(a)〜(c)は、本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法における各ブロックと対応する√IdVの1次式を示す図である。
【図13】(a)〜(b)は、本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法におけるブロック内の各画素への重み付けの例を示す図である。
【図14】本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法におけるブロックの重なった領域の補間方法を示す図である。
【図15】本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法において、重なり合わないブロックを示す図である。
【図16】本発明の実施形態3に係る有機ELアクティブマトリックスの駆動方法における重なり合わないブロックにおける補間方法を示す図である。
【図17】本発明の実施例2、3に係る有機ELアクティブマトリックスの駆動回路の別の動作フローを示す図である。
【図18】従来のアクティブマトリックス方式の有機EL表示パネルにおける1画素の等価回路を示す図である。
【図19】TFTの電流−電圧特性の経時変化を示す図である。
【発明を実施するための形態】
【0030】
以下、本発明の実施の形態について、詳細に説明する。
【0031】
(実施形態1)
図1(a)に、本発明の実施形態1に係る有機ELアクティブマトリックス駆動回路図を示す。ソースドライバ17は、マトクックス表示パネル20(表示装置)の中の画素回路に階調電圧を与えるDA変換アレイ29、電流計21、AD変換器23および基準データ源24からなるIV測定回路22、補正データ記憶回路25、補正演算器26、動作切替回路27およびSW28から構成されている。マトリックス表示パネル20の中には、図18に示す画素回路10が複数配置されている。
【0032】
図1(b)に、ゲートドライバの出力回路の詳細な回路図を示す。表示パネルの行方向を制御するゲートドライバ18は、出力回路41、全ての行を同時にonする全ライン選択回路42および複数の行を同時にonするブロック選択回路43から構成されている。出力回路41は、通常1行毎順にonするシフトレジスタ44の出力信号と、全ての行を同時にonする全ライン選択信号と、複数の行を同時にonするブロック選択信号とを論理和する行数と同数のOR回路45を有している。
【0033】
図2に、実施形態1に係る有機ELアクティブマトリックス駆動回路の動作フローを示す。ここには、2つの処理系がある。
【0034】
一方は通常の表示処理で、外部からの表示データ30、つまり階調信号を受け取り、補正データ記憶回路25を介し、そのデータ値をDA変換器29で対応する階調電圧Vgに変換してマトリックス表示パネル20に与える表示処理系である。
【0035】
もう一方は、IV測定回路22によるVthおよび有機EL素子の電圧が変動したIV特性を測定するIV測定処理系である。
【0036】
まず、S201〜S203からなるIV特性の測定の処理系から説明する。
【0037】
1度のIV特性の測定では、マトリックス表示パネル20をm×nのブロックに分割し、その内の1ブロックのみを対象とする。すなわち、対象とする1ブロックのみをonにして、残りのブロックは全てoffにする。図1では、マトリックス表示パネル20の左上の1ブロックを測定対象として例示している。この分割は、可能な限り多くするのが望ましいが、測定電流精度および処理時間を勘案して適切な数を選ぶ。
【0038】
S201のIV特性測定は、図3に示すように、1つのブロックで√IdV特性を1次式:√Id=AVg+Biで近似できるように最低3点以上を行う。この例では、電圧Vg1i〜Vg3iを与え、その時の3つの電流(Id1〜Id3)を電流計21で測定し、かつAD変換器23でデジタル値に変換する。これにより基本のIdV特性を知ることができる。
【0039】
尚、図3で示すように通電時間が長くなっていくと、この所定の時間間隔で補正データ記憶回路25に保存したAnとBnを更新する。
但し、時間が経つと、初期の3つの電圧V1i〜V3iでは期待する電流が得られなくなるので、適宜V1n〜V3nに変更する必要ある。これは、IV特性の変動を監視していれば容易である。また、図3に示す電流Id1〜Id3は、特定の決まった電流値である必要はなく、目的とする√IdV特性を1次式:√Id=AVg+Biで近似できる任意の電流値3点であればよい。
【0040】
S202では、S201で測定したIdV特性から√IdV特性に変換し、その√IdV特性の1次式を求める。そして、S203で、1次式の係数AnとオフセットBnを補正データ記憶回路25に保存する。
【0041】
S201〜S203のIV特性の測定の処理は全ブロックに対して行い、通常の表示処理系に移る。
【0042】
尚、通電時間が長くなると、1次式は、√Id(ti)=AiVg+Biから、√Id(tn)=AnVg+Biに変わっていくので、S201〜S203の処理を繰り返して補正データ記憶回路25に格納された1次式の係数AnとオフセットBnを更新する。
【0043】
表示処理系では、S204で階調信号Vgiを受けると、S205で補正演算器26が式(1)を用いて補正階調信号Vgnに変換する。
【0044】
【数1】
【0045】
ここで、Aiが初期の√IdVの係数、Anが経時した√IdVの係数、Biが初期閾値電圧Vthi、Bnが経時した閾値電圧Vthnであり、しずれも補正データ記憶回路25に記憶されている値である。
【0046】
次にS206では、DA変換アレイ29で補正階調信号Vgnを電圧Vgnに変換する。
【0047】
上記S201〜S206のIV特性の測定と階調信号Vgの補正処理は、マトリックス表示パネル20の全ブロックに対してそれぞれ同様に行われる。各ブロックをon、offする制御は、IV測定回路22が基準データ24を使って選択したブロックのみに電流がながれるように、DA変換器26にデータを与えることで行う。実際のDA変換アレイ26は、画素の数に応じた数がある。
【0048】
この結果、図4に示すように閾値電圧Vthおよび有機EL素子の電圧が変動しても、その変動に応じて階調電圧範囲がti〜tnと変化するため、有機EL素子の輝度を調整する階調電流0〜100%は変動しない。従って、経時的な輝度の変動をなくすことができる。
【0049】
次にIV特性の測定の時間的な処理について説明する。IV特性の測定に時間を要すと、本来の表示機能、性能が損なわれために、表示に支障のない時間を選ぶ必要がある。IV特性の測定を行うタイミングは、動作切替回路27が判断し、SW28を制御してIV測定回路22側を有効にする。以下、動作切替回路27の処理について説明する。
【0050】
図5は、電源投入時に、例えば1秒間程度、各ブロックのIV特性を順に測定し、係数AとオフセットBを一括して求める例である。図示はしないが、電源遮断前にも同様にIV特性測定処理系を実施することが可能である。
【0051】
図5の下の方の拡大図はさらに詳しいIV測定のタイミング図である。順に処理を説明する。
【0052】
まず、IV測定に先立ち表示画面をリセット(黒表示)する。このリセットはDA変換アレイ29の出力が0Vで、ゲートドイライバ18の出力回路41の全出力を全面選択回路42の指示でon状態にして、画素回路に0Vの電圧を書き込む処理である。
【0053】
次に3点のIV特性を測定するために、Vg1〜Vg3をDA変換アレイ29の測定対象とした各ブロックに対応する位置から順に出力する。その時、ゲートドイライバ18も出力回路41をブロック選択回路43の指示で部分的にon状態にして、Vg1〜Vg3の電圧を画素回路に書き込み可能にする。これによりVg1〜Vg3に対する電流を電流計21で測定する。
【0054】
1つブロックのIV測定が終わると、次のブロックの測定に移り、最後のブロック(m,n)まで上記IV特性の測定処理を繰り返す。
【0055】
図6は、上記の電源投入時および電源遮断時にIV特性の測定ができない場合の例で、1フレーム(画面)に表示のoff期間(V同期)を設け、この期間を利用してIV特性の測定処理を行う。
【0056】
図6の下の方の拡大図は、さらに詳しいIV測定のタイミング図である。上記で説明したように、IV特性測定に先立って表示画面をリセットした後、順番にVg1〜Vg3をDA変換アレイ29の内、測定対象としたブロックに対応する位置から出力する。その時、ゲートドイライバ18も出力回路41をブロック選択回路43の指示で部分的にon状態にして、Vg1〜Vg3の電圧を画素回路に書き込みを可能にする。これによりVg1〜Vg3に対する電流を電流計21で測定する。これで1ブロックに対するIV特性の測定が完了する。
【0057】
また、このoff期間での処理時間が不足の場合、図7のようにIV特性の3点の測定を1点ずつに分けて測定する方法もある。この例では分割座標(1,1)からはじめ最終座標の(m、n)まで3点のIV特性を順番に行う様子を示している。
【0058】
図7の下の方の拡大図は、さらに詳しいIV測定のタイミング図である。上記で説明したように、IV特性測定に先立って表示画面をリセットした後、3つの電圧Vg1〜Vg3の内、1つの電圧VgnをDA変換アレイ29の内、測定対象としたブロックに対応する位置から出力する。その時、ゲートドイライバ18も出力回路41をブロック選択回路43の指示で部分的on状態にして、Vgnの電圧を画素回路に書き込みを可能にする。これによりVgnに対する電流を電流計21で測定する。これで1ブロックに対するIV特性の測定が完了する。
【0059】
この方法では、最終の(m、n)ブロックのIV特性測定が終わるまでに時間を要すが、Vthおよび有機EL素子の電圧変動は直ぐに大きく変動しないため、実用上支障のない時間である。
【0060】
尚、この時に測定順番はIV測定回路22と動作切替回路27が連動して制御する。
【0061】
以上のように、本実施形態1では表示時間に支障を与えることなく、Vthおよび有機ELの電圧変動を補償することができる。
【0062】
(実施形態2)
実施形態1は、有機EL表示パネルを複数ブロックに分割し、分割したブロック毎にそれぞれIV特性の測定を行い、ブロック毎に閾値電圧Vthと傾斜係数Aを求め、求めた閾値電圧Vthと傾斜係数Aとを補間演算することにより画素単位の係数を求めるものである。
【0063】
但し、有機EL表示パネルの1画素当たりに流れる電流は最高輝度の場合においても数μA程度であることから、1つのブロックの領域をある程度大きくしないと精度の良い電流の測定は行えない。しかし1つのブロックの領域を大きくするということは表示画面の分割数を減らすことになり、すなわちIV特性の測定を行うブロックの数が減ることに繋がる。これは画素単位の係数を求める際に少ない情報(ブロック数)から求めることを意味しており、補間演算において求めた画素単位の係数の信頼度が低くなってしまうことに繋がる。
【0064】
そこで、実施形態2では、画素単位のVI特性における傾斜係数AとオフセットBを隣接するブロック間で補間する補正を行うことで、各ブロック単独で行う補間よりも高精度の補間が可能になる。
【0065】
図8に、本発明の実施形態2に係る有機ELアクティブマトリックス駆動回路図を示す。ソースドライバ17は、マトクックス表示パネル20(表示装置)の中の画素回路に階調電圧を与えるDA変換アレイ29、電流計21、AD変換器23および基準データ源24からなるIV測定回路22、ブロック単位で補正データを記憶する補正データ記憶回路25、画素単位で補正データを記憶する補正データ記憶回路31、補正演算器26、動作切替回路27およびSW28から構成されている。マトリックス表示パネル20の中には、図18に示す画素回路10が複数配置されている。
【0066】
一方、ゲートドライバ18は、マトリックス表示パネル20の行方向を制御するために、出力回路41、全ての行を同時にonする全ライン選択回路42および複数の行を同時にonするブロック選択回路43から構成されている。出力回路41は、実施形態1と同様に、通常1行のみを順番にonするシフトレジスタ44の出力信号と、全ての行をonする全ライン選択信号と、複数の行を同時にonするブロック選択信号とを論理和するOR回路45から構成されている。
【0067】
以上のように、実施形態2が回路構成において実施形態1と異なるのは、ソースドライバ17内の補正データ記憶回路25と補正演算器26との間に画素補正データ記憶回路31を有する点のみである。ゲートドライバ18は実施形態1と同じ構成である。
【0068】
図9に、実施形態2に係る有機ELアクティブマトリックス駆動回路の動作フローを示す。ここには、実施形態1と同様に、通常の表示処理系とIV特性を測定するIV測定処理系の2つの処理系がある。本実施形態2では、表示処理系は実施形態1と同様であるが、IV測定処理系は実施形態1とは異なる。
【0069】
ここでは実施形態1と異なる、S901〜S906からなるIV測定処理系について説明する。
【0070】
IV特性の測定は、マトリックス表示パネル20をm×nのブロックに分割し、その内の1ブロックのみを対象としてIV特性の測定を行う。すなわち、対象とする1ブロックのみをonにして、残りのブロックは全てoffにする。図8では、マトリックス表示パネル20の左上の1ブロックを測定対象として例示している。この分割は、可能な限り多くするのが望ましいが、測定電流精度および処理時間を勘案して適切な数を選ぶ。
【0071】
S901のIV特性測定は、1つのブロックで√IdV特性を1次式:√Id=AVg+Biで近似できるように最低3点以上を行う。
【0072】
時間が経つと、この3つ電圧では期待する電流がえら得ない場合あるので、適宜Vg1n〜Vg3nに変更する必要ある。電流Id1〜Id3は、目的とする√IdV特性を1次式:√Id=AVg+Biが近似できる任意の電流3点であればよい。
【0073】
1つのブロックのIV特性の測定が終わると、S903で、処理1のIdV特性から√IdV特性に変換し、その特性の1次式を求める。そして、S904で、1次式の係数AnとオフセットBnを補正データ記憶回路25に保存する。尚、通電時間が増えると、この1次式は、√Id(ti)=AiVg+Biから、√Id(tn)=AnVg+Biに変わっていくので、所定の時間間隔でS201〜S203の処理を繰り返し、補正データ記憶回路25に保存したAnとBnを更新する。
【0074】
1ブロックの測定が終わると、次のブロックにIV特性の測定を順に移す。S905で、測定が行われていないブロックが存在すると判定されると、次のブロックに移ってS901からの処理を実行させる。
【0075】
そして全てのブロックでIV特性の測定が終わり、かつ係数AとオフセットBの更新が終了すると、S906で、画素単位の係数AnとオフセットBnを生成する。その後、それらを補正データ記憶回路31に記憶する。
【0076】
この画素単位での係数とオフセットの生成方法について図10(a)〜(c)で説明する。図10(a)では、1つのブロックを3×3画素とした場合を例示している。
【0077】
まず、横方向に隣接するブロック同士の係数AとオフセットBとの差を、その画素の位置に応じて比例配分する方式で、式(2)および(3)に基づいてブロックの中心画素についてのみ補間していく。
A(m,n)+(A(m−1,n)−A(m,n))*ΔL/Lx ・・・式(2)
B(m,n)+(B(m−1,n)−B(m,n))*ΔL/Lx ・・・式(3)
ここで、Lxは隣接するブロックとの横方向の中心間距離、ΔLは補間しようとする画素の位置である。中心間距離は、画素数で表すものとする。
【0078】
図10(b)には、今、補間した画素を横のハッチングで示す。
【0079】
次に縦方向も、隣接するブロック同士係数AとオフセットBとの差を、その画素の位置に応じて比例配分する方式で、全ての画素について補間していく。図10(c)には、縦方向について補間した画素を縦のハッチングで示す。
【0080】
以上の処理で、画素単位に補間された係数AとオフセットBは、補正データ記憶回路31に記憶される。
【0081】
これで、IV特性の測定の処理を終わりの通常の表示処理に移る。
【0082】
表示処理系のS908では、画素単位で階調電圧信号Vgiを受けたあと、補正演算器26が実施形態1と同様に式(1)を用いて補正した階調電圧信号Vgnに画素単位で変換する。
【0083】
次にS909では、DA変換アレイ29で補正階調信号Vgnを電圧Vgnに変換する。
【0084】
この結果、実施形態1と同様に、図4に示すようにVthおよび有機EL素子の電圧が変動しても、階調電圧範囲がti〜tnのごとく変化するために、有機EL素子の輝度を調整する階調電流0〜100%は変動しない。従って、経時的な輝度の変動をなくすことができる。
【0085】
本実施形態2のIV特性の測定の時間的な処理は、実施形態1と同様に行うことができ、実施形態2における動作切替回路27の処理は、実施形態1と同様に行われる。
【0086】
但し、図6に示すような、電源の投入および遮断時にIV特性の測定ができないために1フレーム(画面)に表示のoff期間(V同期)を設け、この期間をIV測定に利用する場合、全ブロックのIV特性の測定と補正データ(係数AとオフセットB)が一気に出来ない。そのため、IV測定処理フローは図17のように、S1702において各ブロックでのIV特性測定の終了と、S1705において全ブロックの補正データ終了とを確認しながら、係数AとオフセットBを処理するS1703、S1704およびS1706の実行判断が必要となる。
【0087】
この結果、表示時間に支障なく、Vthおよび有機ELの電圧変動を補償することができる。
【0088】
(実施形態3)
実施形態3は、実施形態2と同じ有機ELアクティブマトリックス駆動回路を用い、実施形態2と異なるVI測定処理系を有するものである。
【0089】
実施形態1、2は、有機EL表示パネルを複数ブロックに分割し、分割したブロック毎にそれぞれIV特性の測定を行い、ブロック毎に閾値電圧Vthと傾斜係数Aを求め、求めた閾値電圧Vthと傾斜係数Aとを補間演算することにより画素単位の係数を求めるものである。
【0090】
但し、有機EL表示パネルの1画素当たりに流れる電流は最高輝度の場合においても数μA程度であることから、1つのブロックの領域をある程度大きくしないと精度の良い電流の測定は行えない。しかし1つのブロックの領域を大きくするということは表示画面の分割数を減らすことになり、すなわちIV特性の測定を行うブロックの数が減ることに繋がる。これは画素単位の係数を求める際に少ない情報(ブロック数)から求めることを意味しており、補間演算において求めた画素単位の係数の信頼度が低くなってしまうことに繋がる。
【0091】
そこで、実施形態3では、IV特性の測定の際、分割したブロックの測定領域は隣接するブロックと重なり合う領域を持つこととする。これにより画素単位の係数を、該当画素を含む複数のブロックの情報から求めることができ、単純に表示画面を重なりなく分割した場合に比べ、より多くの情報から高精度に画素単位の係数を求めることができる。
【0092】
S906の画素単位の傾斜係数AとオフセットBの生成方法について図11〜17で説明する。
【0093】
図11(a)には、1つのブロックを4×4画素とした場合を例示する。さらに図11(b)に示す通り、隣接するブロック同士は2画素ずつ重なり合う領域を持つこととしている。図12(a)に、図11(b)の左上のブロックI、図12(b)にブロックIと2画素分重なった右隣のブロックII、図12(c)にブロックIIと2画素分重なった右隣のブロックIIIを示す。また、VI測定処理系のS903、S904において求めたブロック毎の傾斜係数AとオフセットBは、ブロックIの傾斜係数をAI、オフセットをBI、同様にブロックIIの傾斜係数をAII、オフセットをBII、ブロックIIIの傾斜係数をAIII、オフセットをBIIIとする。
【0094】
次に、前記のブロック毎の傾斜係数AとオフセットBに対して重み付けを行うが、図13(a)に示す通り、1つのブロックは4×4画素としているので、画素毎に異なる重み係数を持つ場合にはa〜pまでの最大16個の異なる重み係数を持つことができる。さらに図13(b)ではブロックの中心からの距離に比例した重み係数を持つ例を示しており、ここでは4×4画素のうち中央4画素の重み係数を2、周囲12画素の重み係数を1としている。これらのブロック毎の傾斜係数AとオフセットB、及びブロック内の重み係数を用いて補間演算を行い、画素単位での傾斜係数AとオフセットBを生成する。
【0095】
次に補間演算について説明するが、図14に示す例では横方向についてのみの説明としているが、縦方向についても横方向と同様の補間演算を行い、画素単位での傾斜係数とオフセットの生成を行うこととする。
【0096】
図14において係数を求める画素を(i)とすると、(i)の画素はブロックIとブロックIIに含まれていることから、前記の傾斜係数AIとAII、及びオフセットBIとBIIを用いて補間演算を行うことになる。この時、図14(b)の重み係数を用いると、(i)の画素はブロックIの重み係数2の位置であり、なおかつブロックIIの重み係数1の位置であることが分かる。これらの関係から(i)の画素の傾斜係数A(i)は、下記の式(4)の補間演算式により求めることができる。
A(i)=(2×AI+1×AII)/3 ・・・式(4)
同様に、(i)の画素のオフセットB(i)は下記の式(5)により求めることができる。
B(i)=(2×BI+1×BII)/3 ・・・式(5)
上記の式(4)および式(5)において3で除算しているのは、ブロックIとブロックIIの重み係数によって乗算したAI、AII、BI、BIIの値を元の値に戻すためであり、式(4)および式(5)において用いられている重み係数の和(2+1=3)の値である。
【0097】
同様に(ii)の画素の係数を求める場合には、下記の式(6)および式(7)により求めることができる。
A(ii)=(1×AI+2×AII)/3 ・・・式(6)
B(ii)=(1×BI+2×BII)/3 ・・・式(7)
同様に(iii)の画素の係数を求める場合には、下記の式(8)および式(9)により求めることができる。
A(iii)=(2×AII+1×AIII)/3 ・・・式(8)
B(iii)=(2×BII+1×BIII)/3 ・・・式(9)
ここでは、図13(b)のブロックの中心からの距離に比例した重み係数を用いているが、それに限定するものではなく、図13(a)に示す16個の重み係数を任意に設定しても構わない。その際においても、除算する値については補間演算式の中で乗算を行っている重み係数の和の値を用いることには変わりはない。
【0098】
なお図15に示す通りマトリックス表示パネル20の四隅の領域は、横方向と縦方向の両方ともに隣接するブロック同士において重なり合うブロックが存在しない領域である。これらの領域の場合には前記までの補間演算は行わず、係数を求める画素を含むブロックの係数をそのまま画素単位の係数として用いることとする。
【0099】
図16に示す例では横方向についてのみの説明としているが、縦方向についても同様である。図16において係数を求める画素を(i)′とすると、(i)′の画素を含むブロックはブロックIであるので、そのまま前記の傾斜係数AIとオフセットBIを画素単位の係数として用いることとし、下記の式(10)および式(11)により求めることができる。
A(i)′= AI ・・・式(10)
B(i)′= BI ・・・式(11)
同様に(ii)′の画素の係数を求める場合には、下記の式(12)および式(13)により求めることができる。
A(ii)′= AI ・・・式(12)
B(ii)′= BI ・・・式(13)
なお、図12(a)においてIV測定を行う1つのブロックを4×4画素としているが、それに限定するものではなく、同様に図12(b)において隣接するブロック同士の重なり合う領域についても2画素に限定するものではない。
【0100】
以上の処理で、画素単位に補間された傾斜係数AとオフセットBは、補正データ記憶回路31に記憶される。
【0101】
ここまででIV特性の測定の処理を終了し、通常の表示処理に移る。
【0102】
表示処理のS908では、画素単位で階調電圧信号Vgiを受けたあと、補正演算器26が実施形態1、2と同様に式(1)を用いて補正した階調電圧信号Vgnに画素単位で変換する。
【0103】
次にS909では、DA変換アレイ29で補正階調信号Vgnを電圧Vgnに変換する。
【0104】
この結果、実施形態1、2と同様に、図4に示すようにVthおよび有機EL素子の電圧が変動した場合においても、階調電圧範囲がti〜tnのごとく変化するために、有機EL素子の輝度を調整する階調電流0%〜100%は変動しない。従って、経時的な輝度の変動をなくすことができる。
【0105】
本実施形態3のIV特性の測定の時間的な処理は、実施形態1、2と同様に行うことができ、実施形態3における動作切替回路27の処理は、実施形態1、2と同様に行われる。
【0106】
但し、図6に示すような、電源の投入および遮断時にIV特性の測定ができないために1フレーム(画面)に表示のoff期間(V同期)を設け、この期間をIV測定に利用する場合、全ブロックのIV特性の測定と補正データ(係数AとオフセットB)が一気に出来ない。そのため、IV測定処理フローは図17のように、S1702において各ブロックでのIV特性測定の終了と、S1705において全ブロックの補正データ終了とを確認しながら、係数AとオフセットBを処理するS1703、S1704およびS1706の実行判断が必要となる。
【0107】
この結果、表示時間に支障なく、Vthおよび有機ELの電圧変動を補償することができる。
【符号の説明】
【0108】
10 画素回路
11 有機EL
12 TFT
13 TFT
14 コンデンサ
15 ソース信号線
16 ゲート信号線
17 ソースドライバ
18 ゲートドライバ
19 電源
20 マトリックス表示パネル
21 電流計
22 IV(電流−電圧)測定回路
23 AD変換器
24 基準電源
25 補正データ記憶回路
26 補正演算器
27 動作切替回路
28 スイッチ
29 DA変換アレイ
30 表示データ
41 出力回路
42 全ライン選択回路
43 ブロック選択回路
44 シフトレジスタ
45 OR回路
【特許請求の範囲】
【請求項1】
有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置において、
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割するステップと、
前記分割したブロック毎の第1の電流−電圧特性を順に測定する第1の測定するステップと、
前記第1の測定するステップから所定の時間間隔を置いて、前記分割したブロック毎の第2の電流−電圧特性を順に測定する第2の測定するステップと、
前記第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正するステップと、
を有することを特徴とする有機ELアクティブマトリックスの駆動方法。
【請求項2】
前記補正するステップは、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正するステップを含むことを特徴とする請求項1に記載の有機ELアクティブマトリックスの駆動方法。
【請求項3】
前記補正するステップは、
縦および横方向に隣接するブロックの中心画素間の画素に、前記隣接する中心画素間の傾斜係数およびオフセットの差分を比例配分して、前記中心画素間の画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正するステップと、
前記補正された前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップと
を含むことを特徴とする請求項2に記載の有機ELアクティブマトリックスの駆動方法。
【請求項4】
前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持つことを特徴とする請求項2に記載の有機ELアクティブマトリックスの駆動方法。
【請求項5】
前記ブロックには各画素に所定の重み係数が割り当てられ、
前記補正するステップは、
前記ブロックの重なった領域の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎に割り当てられてられた重み係数の割合で補間するステップと、
前記補間された第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップと
を含むことを特徴とする請求項4に記載の有機ELアクティブマトリックスの駆動方法。
【請求項6】
前記重み係数は、ブロックの中心画素からの距離に応じて変化していることを特徴とする請求項5に記載の有機ELアクティブマトリックスの駆動方法。
【請求項7】
前記測定するステップは、ソースドライバとゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み、前記ブロック毎の電流−電圧特性を測定するステップを含むことを特徴とする請求項1乃至6のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項8】
前記測定するステップは、前記表示装置を前面off(黒表示)した後、ブロック毎の電流−電圧特性を3点以上測定するステップを含み、
前記補正するステップは、前記1次式の傾斜係数とオフセットを算出して記憶装置に保存するステップを含む
ことを特徴とする請求項2乃至7のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項9】
前記表示装置が通常の表示処理を行わない期間である電源投入時又は遮断時に前記測定するステップを実施することを特徴とする請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項10】
前記表示装置の表示周期となる1画面毎に表示を停止する期間を1行又は1水平時間以上設け、1つのブロックの電流−電圧特性の測定を前記表示停止期間に行うことを特徴とする請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項11】
前記表示装置の表示周期となる1画面毎に表示を停止する所定の期間を設け、1つのブロックの電流−電圧特性の測定を複数周期にわたって前記表示停止期間に行うことを特徴とする請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項12】
有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置を駆動する有機ELアクティブマトリックスの駆動回路であって、
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、
前記測定された電流−電圧特性を記憶する補正データ記憶回路と、
前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器と、
前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイと
を備えたソースドライバ、および
前記表示装置の行方向を制御する出力回路を備えたゲートドライバ
を備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする有機ELアクティブマトリックスの駆動回路。
【請求項13】
有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示パネル、
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、
前記測定された電流−電圧特性を記憶する補正データ記憶回路と、
前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器と、
前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイと
を備えたソースドライバ、および
前記表示装置の行方向を制御する出力回路を備えたゲートドライバ
を備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする有機ELアクティブマトリックスの表示装置。
【請求項1】
有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置において、
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割するステップと、
前記分割したブロック毎の第1の電流−電圧特性を順に測定する第1の測定するステップと、
前記第1の測定するステップから所定の時間間隔を置いて、前記分割したブロック毎の第2の電流−電圧特性を順に測定する第2の測定するステップと、
前記第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正するステップと、
を有することを特徴とする有機ELアクティブマトリックスの駆動方法。
【請求項2】
前記補正するステップは、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正するステップを含むことを特徴とする請求項1に記載の有機ELアクティブマトリックスの駆動方法。
【請求項3】
前記補正するステップは、
縦および横方向に隣接するブロックの中心画素間の画素に、前記隣接する中心画素間の傾斜係数およびオフセットの差分を比例配分して、前記中心画素間の画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正するステップと、
前記補正された前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップと
を含むことを特徴とする請求項2に記載の有機ELアクティブマトリックスの駆動方法。
【請求項4】
前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持つことを特徴とする請求項2に記載の有機ELアクティブマトリックスの駆動方法。
【請求項5】
前記ブロックには各画素に所定の重み係数が割り当てられ、
前記補正するステップは、
前記ブロックの重なった領域の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎に割り当てられてられた重み係数の割合で補間するステップと、
前記補間された第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップと
を含むことを特徴とする請求項4に記載の有機ELアクティブマトリックスの駆動方法。
【請求項6】
前記重み係数は、ブロックの中心画素からの距離に応じて変化していることを特徴とする請求項5に記載の有機ELアクティブマトリックスの駆動方法。
【請求項7】
前記測定するステップは、ソースドライバとゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み、前記ブロック毎の電流−電圧特性を測定するステップを含むことを特徴とする請求項1乃至6のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項8】
前記測定するステップは、前記表示装置を前面off(黒表示)した後、ブロック毎の電流−電圧特性を3点以上測定するステップを含み、
前記補正するステップは、前記1次式の傾斜係数とオフセットを算出して記憶装置に保存するステップを含む
ことを特徴とする請求項2乃至7のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項9】
前記表示装置が通常の表示処理を行わない期間である電源投入時又は遮断時に前記測定するステップを実施することを特徴とする請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項10】
前記表示装置の表示周期となる1画面毎に表示を停止する期間を1行又は1水平時間以上設け、1つのブロックの電流−電圧特性の測定を前記表示停止期間に行うことを特徴とする請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項11】
前記表示装置の表示周期となる1画面毎に表示を停止する所定の期間を設け、1つのブロックの電流−電圧特性の測定を複数周期にわたって前記表示停止期間に行うことを特徴とする請求項1乃至8のいずれかに記載の有機ELアクティブマトリックスの駆動方法。
【請求項12】
有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置を駆動する有機ELアクティブマトリックスの駆動回路であって、
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、
前記測定された電流−電圧特性を記憶する補正データ記憶回路と、
前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器と、
前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイと
を備えたソースドライバ、および
前記表示装置の行方向を制御する出力回路を備えたゲートドライバ
を備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする有機ELアクティブマトリックスの駆動回路。
【請求項13】
有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示パネル、
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、
前記測定された電流−電圧特性を記憶する補正データ記憶回路と、
前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器と、
前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイと
を備えたソースドライバ、および
前記表示装置の行方向を制御する出力回路を備えたゲートドライバ
を備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする有機ELアクティブマトリックスの表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2010−256783(P2010−256783A)
【公開日】平成22年11月11日(2010.11.11)
【国際特許分類】
【出願番号】特願2009−109213(P2009−109213)
【出願日】平成21年4月28日(2009.4.28)
【出願人】(000005234)富士電機ホールディングス株式会社 (3,146)
【Fターム(参考)】
【公開日】平成22年11月11日(2010.11.11)
【国際特許分類】
【出願日】平成21年4月28日(2009.4.28)
【出願人】(000005234)富士電機ホールディングス株式会社 (3,146)
【Fターム(参考)】
[ Back to top ]