液晶性ポリマー及び多層ポリマーベースの無線周波/無線マルチバンド用途の受動信号処理コンポーネント
【課題】液晶ポリマー(LCP)及び他の多層ポリマーベースの基板を用いて製造された、全有機完全パッケージ小型帯域通過フィルタ、バラン、ダイプレクサ、マルチプレクサ、カプラ及びそれらの組合せを提供する。
【解決手段】デバイスは、マルチバンド無線デバイスに必要な密度及びパフォーマンスを実現できるように、LCP層上に形成された集積化された受動コンポーネントを有する1つ以上のLCP層を用いて製造される。複数のLCP層を含むデザインにおいて、LCP層は、プリプレグ層によって分離されている。本発明の態様によれば、コプレーナ導波路、ハイブリッドストリップライン/コプレーナ導波路および/またはマイクロストリップトポロジーは、集積された受動コンポーネントを形成するのに用いられ、デバイスは、10μmより小さいライン幅を有する少なくとも18インチ×12インチで、大面積パネル上に大量生産できる。
【解決手段】デバイスは、マルチバンド無線デバイスに必要な密度及びパフォーマンスを実現できるように、LCP層上に形成された集積化された受動コンポーネントを有する1つ以上のLCP層を用いて製造される。複数のLCP層を含むデザインにおいて、LCP層は、プリプレグ層によって分離されている。本発明の態様によれば、コプレーナ導波路、ハイブリッドストリップライン/コプレーナ導波路および/またはマイクロストリップトポロジーは、集積された受動コンポーネントを形成するのに用いられ、デバイスは、10μmより小さいライン幅を有する少なくとも18インチ×12インチで、大面積パネル上に大量生産できる。
【発明の詳細な説明】
【技術分野】
【0001】
[0001]
関連出願の相互参照
この出願は、2004年2月23日に出願された「マルチバンド用途の液晶性ポリマーベースのR/F無線コンポーネント(“Liquid Crystalline Polymer−Based R/F Wireless Components for Multi−band Applications”)」というタイトルの米国特許仮出願第60/546,998号の利益を請求する。また、この出願は、2003年3月28日に出願された「多層有機積層体を用いて形成した集積受動デバイス(“Integrated Passive Devices Fabricated Utilizing Multi−Layer,Organic Laminates”)というタイトルの米国特許出願第10/402,313号の一部継続出願であり、2003年3月28日に出願された「3次元オール有機相互接続構造を形成する方法(“Methods for Fabricating Three−Dimensional All Organic Interconnect Structures”)」というタイトルの米国特許出願第10/402,315号及び2003年3月28日に出願された「独立型有機ベースの受動デバイス(“Stand−Alone Organic−Based Passive Devices”)」というタイトルの米国特許出願第10/405,024号に関連する。上記出願の全てを本願明細書に援用する。
【0002】
背景技術
I.技術分野
[0002]
本発明は、一般に、有機積層体を用いて形成された集積受動デバイスに関する。
【0003】
II.関連技術の説明
[0003]
近年、音声通信は、無線周波数数(RF)データの転送のための無数の目的のうちの単に一つになってきている。増えつつある帯域、サイズの縮小、インテグレーション、およびデザイン及び製造技術の改良は、より多くの機能性を、ハンドヘルドコンピュータ、ゲーム装置、放送機器、GPS、衛星TV、ラストマイルアクセス及びレーダー装置等のコンピュータデバイスに詰め込むことを可能にした。市場が、(例えば、クワッドバンドGSM、WCDMA、TCDMAを用いた)全世界で広いサービスエリアに対して呼が落ちず、また、放送及び衛星機器からエンターテインメントをリアルタイムで受信し、測位システムを用いてナビゲートし、インターネットやプリンタ及びスキャナ等のローカルクライアントに途切れなく接続することができる携帯電話を要求することが現実になりつつある。この状況において、単一のハンドヘルドコンピュータ、PDAまたは、ラップトップ等のクライアントは、以下の統合された規格(または、それらに類似の規格)、すなわち、IEEE 802.11 a/b/g WLAN(無線ローカルエリアネットワーク)、LMDS/MMDS(ローカル・マルチポイント配信サービス)、衛星/ディジタルTV(ディジタル放送サービス)、UWB(超広帯域)、GPS(全地球測位システム)セルラー及びブルートゥースを有するであろう。
【0004】
[0004]
このようなレベルの性能、演算及び接続性を実現するためのイニシアチヴの一つは、インダクタ、キャパシタ及び抵抗器等の受動デバイスのインテグレーションであった。受動デバイスは、今日の携帯電話で使用される全てのコンポーネントのうちの75〜85%を占める。相対的に、コンポーネントのわずか15〜25%が、能動デバイスである。インダクタ、キャパシタ及び伝送線路等の受動デバイスは、マルチバンドRFシステムに用いられる、フィルタ、ダイプレクサ、マルチプレクサ、デュプレクサ、バラン及びカプラを構成するために組み合わされる。従って、それらのデバイスのサイズは、それらの多機能デバイスの実行可能性にとって非常に重要である。
【0005】
[0005]
現在、低温焼成セラミック(LTCC)、多層セラミック(MLC)、セラミック一体鋳造技術、弾性表面波(SAW)及び圧電薄膜共振器(FBAR)は、フロントエンドRF受動帯域フィルタ、デュプレクサ、マルチプレクサ、カプラ及びバラン等の表面実装コンポーネントの実装のための一般的な技術である。LTCCは、広帯域の周波数に対する動作に対して最適化することができるインダクタ及びキャパシタ等の小型の集約したコンポーネントを使用するため、広く用いられているセラミック技術であり、一方、一体鋳造、SAW、FBAR及びMLCコンポーネントは、異なる周波数に対して異なる構成要素を使用し、また、異なる機能に必要なマルチバンド用途のデバイスのインテグレーションを制限する。加えて、LTCCは、20層を超えて一体化する能力によって、インテグレーテッドマルチバンド、マルチ規格用途のためのいくつかの集約素子フィルタ、バラン、カプラ、マルチプレクサ、整合回路及びダイプレクサを組合わせる、マルチバンド用途のフロントエンドモジュールのインテグレーションのための好ましいプラットフォームになった。
【0006】
[0006]
LTCCフロントエンドモジュールにとって、各層を接続する微小ビアを有する10〜15の金属層を備えることは一般的であり、多くの場合、帯域通過フィルタのより厳しい要求を満たすように多層セラミック層上に実装されたSAW及びFBARを含む。必要な密度を可能にする多数の層に対する必要性は、より多くの設計時間及び高い金型費、収縮の問題及び性能の問題に形を変える。また、密度の増加は遅くなってきており、75コンポーネント/cm2より先に達していない。現在の密度要求を満たすために、ディスクリートコンポーネントが、LTCCモジュールの上面にディスクリートコンポーネントとして実装されている。所望の密度を実現するディスクリート素子、または薄膜ベースのデバイスを使用することに対する必要性を除いて、そのようなモジュールは、プリント回路基板(PCB)上に実装する必要がある。さらに、LTCCは、一般に、6×6平方インチ以上のパネルサイズで製造することができないため、高コストになりがちである。また、LTCCは、一般に、プロセス許容範囲及び比較的低い誘電損(例えば、1GHzでtanδ=0.005〜0.007)により、比較的低い性能を有する。
【0007】
[0007]
従って、当業界には、マルチバンド、マルチ規格用途の、比較的小さい設置面積を有する高周波用の低損失で安価なフィルタ、バラン及びダイプレクサに対する満たされない要求がある。
【0008】
発明の概要
[0008]
本発明の実施形態によれば、無線用途の信号処理モジュールは、第1の面と、第1の面と反対側の第2の面とを有する液晶性ポリマー(LCP)と、LCP層の第1の面上の第1のパターン化した金属層及びLCP層の第2の面上の第2の金属パターン化金属層であって、第1及び第2の金属層が、第1及び第2の金属層が互いに相互に作用して、第1の共振器及び第2の共振器を形成するように一体化されたコンポーネントを形成するようにパターン化されている第1及び第2の金属層と、LCP層と反対側の第1の金属層上の第1のプリプレグ層と、LCP層と反対側の第2の金属層上の第2のプリプレグ層と、第1の金属層と反対側の第1のプリプレグ層上の第1のラミネート層と、第2の金属層と反対側の第2のプリプレグ層上の第2のラミネート層とを含む。
【0009】
[0009]
本発明の態様によれば、上記信号処理モジュールの上記第1の共振器は、上記第1のパターン化した金属層内に形成された第1のインダクタと、上記第2のパターン化した金属層内に形成された第2のインダクタとを含み、第1のインダクタは、第1の微小ビアによって第2のインダクタに接続されている。本発明の別の態様によれば、第1の共振器は、第2の共振器に磁気結合されている。本発明の他の態様によれば、信号処理モジュールは、第1及び第2の金属層内に形成され、かつ第1の共振器を第2の共振器に電気的に接続する第3の共振器も含み、第3の共振器は、阻止帯域における主要な減衰ゼロを可能にする。本発明の別の態様によれば、第1及び第2の共振器は、伝送線路共振器を含む。本発明の他の態様によれば、第1及び第2の共振器は、コプレーナ導波路、ストリップライン及びマイクロストリップトポロジーのうちの一つ以上を含む。本発明の他の態様によれば、信号処理モジュールは、上記第1のラミネート層の第1の面上にあって、第1のキャパシタプレートを形成するようにパターン化された第3の金属層と、第1の面と反対側の第1のラミネート層の第2の面上にあって、第2のキャパシタプレートを形成するようにパターン化された第4の金属層も含み、第1のキャパシタプレート及び第2のキャパシタプレートは、平行なプレートキャパシタを形成する。本発明の別の態様によれば、信号処理モジュールは、第1のプリプレグ層と反対側の第1のラミネート層上の第1のシールド層と、第2のプリプレグ層と反対側の第2のラミネート層上の第2のシールド層も含む。本発明のまた別の態様によれば、信号処理モジュールの一体化されたコンポーネントは、キャパシタ及びインダクタのうちの少なくとも一方を含む。
【0010】
[0010]
本発明の別の実施形態によれば、マルチバンド無線用途のダイプレクサは、第1の面と、第1の面と反対側の第2の面とを有する液晶性ポリマー(LCP)層と、LCP層の第1の面上の第1のパターン化した金属層、及びLCP層の第2の面上の第2の金属パターン金属層であって、第1及び第2の金属層が、第1及び第2の金属層が互いに相互に作用して、第1のフィルタと、共通ポートによって接続された第2のフィルタとを形成するように一体化されたコンポーネントを形成するようにパターン化されている第1及び第2の金属層と、LCP層と反対側の第1の金属層上の第1のプリプレグ層と、LCP層と反対側の第2の金属層上の第2のプリプレグ層と、第1の金属層と反対側の第1のプリプレグ層上の第1のラミネート層と、第2の金属層と反対側の第2のプリプレグ層上の第2のラミネート層とを含む。
【0011】
[0011]
本発明の態様によれば、上記ダイプレクサの上記第1のフィルタは、上記第1のパターン化された金属層内に形成された第1のインダクタと、上記第2の金属層内に形成された第2のインダクタとを含み、第1のインダクタは、第1の微小ビアによって第2のインダクタに接続されている。本発明の別の態様によれば、ダイプレクサの第1及び第2の金属層は、コプレーナ導波路、ストリップライン及びマイクロストリップトポロジーのうちの一つ以上を含む。本発明の他の態様によれば、ダイプレクサは、第1のラミネート層の第1の面上にあって、第1のキャパシタプレートを形成するようにパターン化された第3の金属層と、第1の面と反対側の第1のラミネート層の第2の面上にあって、第2のキャパシタプレートを形成するようにパターン化された第4の金属層も含み、第1のキャパシタプレート及び第2のキャパシタプレートは、平行なキャパシタプレートを形成する。本発明の別の態様によれば、ダイプレクサは、第1のプリプレグ層と反対側の第1のラミネート層上の第1のシールド層と、第2のプリプレグ層と反対側の第2のラミネート層上の第2のシールド層も含む。本発明の他の態様によれば、ダイプレクサの一体化されたコンポーネントは、キャパシタ及びインダクタの少なくとも一方を含む。
【0012】
[0012]
本発明の別の実施形態によれば、無線用途のバランは、第1の面と、第1の面の反対側の第2の面とを有する高K有機層と、上記LCP層の第1の面上の第1のパターン化された金属層、及びLCP層の第2の面上の第2のパターン化された金属層であって、第1及び第2の金属層が、第1及び第2の金属層が互いに相互に作用して、第1の受動デバイス及び第2の受動デバイスを形成するように、一体化されたコンポーネントを形成するようにパターン化されている第1及び第2の金属層と、LCP層と反対側の第1の金属層上の第1のプリプレグ層と、LCP層と反対側の第2の金属層上の第2のプリプレグ層と、第1の金属層と反対側の第1のプリプレグ層上の第1の外側有機層と、第2の金属層と反対側の第2のプリプレグ層上の第2の外側有機層とを含む。
【0013】
[0013]
本発明の態様によれば、上記バランの上記第1の外側有機層は、ラミネート層、LCP層または高K有機層のうちの一つを含む。本発明の別の態様によれば、バランの上記第1の金属層は、第1のキャパシタを形成するようにパターン化されており、上記第2の金属層は、第2のキャパシタを形成するようにパターン化されており、さらに、第3のキャパシタプレートのためにパターン化された第1の外側有機層上の第3の金属層を含み、第1、第2及び第3のキャパシタプレートはキャパシタを形成する。本発明の他の態様によれば、バランの一体化されたコンポーネントは、キャパシタ及びインダクタの少なくとも一方を含む。本発明のまた別の態様によれば、バランは、上記第1のプリプレグ層と反対側の第1の外側有機層上の第1のシールド層と、第2のプリプレグ層と反対側の第2の外側有機層上の第2のシールド層とを含む。
【0014】
[0014]
本発明のまた別の実施形態によれば、マルチバンド無線用途の信号処理モジュールは、第1の面と、第1の面の反対側の第2の面とを有する第1の液晶性ポリマー(LCP)層と、第1のLCP層の第1の面上の第1のパターン化された金属層、及び第1のLCP層の第2の面上の第2のパターン化された金属層であって、第1及び第2の金属層が、第1及び第2の金属層が互いに相互に作用して、少なくとも、第1のフィルタと、共通ポートによって接続された第2のフィルタとを形成するように一体化されたコンポーネントを形成するようにパターン化されている第1及び第2の金属層と、第1の面と、第1の面の反対側の第2の面とを有する第2のLCP層と、第2のLCP層の第1の面上の第3のパターン化された金属層、及び第2のLCP層の第2の面上の第4のパターン化された金属層であって、第3及び第4の金属層が、第3及び第4の金属層が互いに相互に作用して、少なくとも、第1のフィルタと、共通ポートによって接続された第2のフィルタとを形成するように、一体化されたコンポーネントを形成するようにパターン化されている第3及び第4の金属層と、第1のLCP層と第2のLCP層との間に配置された第1のプリプレグ層と、第1のLCP層と反対側の第2の金属層上の第2のプリプレグ層と、第2のLCP層と反対側の第3の金属層上の第3のプリプレグ層と、第2の金属層と反対側の第2のプリプレグ層上の第1の外側有機層と、第3の金属層と反対側の第3のプリプレグ層上の第2の外側有機層とを含む。
【0015】
[0015]
本発明の態様によれば、上記モジュールは、上記第2のプリプレグ層と反対側の上記第1の外側有機層上の第1のシールド層と、上記第3のプリプレグ層と反対側の上記第2の外側有機層上の第2のシールド層も含む。本発明の別の態様によれば、モジュールの第1の外側有機層は、ラミネート層、LCP層または高K有機層のうちの一つを含む。本発明の他の態様によれば、モジュールは、第2のプリプレグ層と反対側の第1の外側有機層上の第1のRCF層と、第3のプリプレグ層と反対側の第2の外側有機層上の第2のRCF層も含む。
【0016】
[0016]
本発明の他のシステム、方法、特徴及び効果は、当業者には、以下の図面及び詳細な説明を考察すれば、明らかになるであろう。全てのこのような追加的なシステム、方法、特徴及び効果が、この説明の範囲内に含まれ、本発明の範囲内にあり、および添付クレームによって保護されることが意図されている。
【図面の簡単な説明】
【0017】
[0017]
本発明をこのように概略的に説明したが、次に、縮尺通りである必要はない添付図面に関して説明する。
【0018】
[0018]
【図1A】図2、図3及び図4に示す誘電体フィルタの動作を説明するための第1の等価回路図である。
【0019】
[0019]
【図1B】伝送線路またはインダクタ共振器素子を用いた図1Aの誘電体フィルタの動作を説明するための第2の等価回路図である。
【0020】
[0020]
【図2A】本発明の実施形態による第1の有機誘電体フィルタの図を示す。
【図2B】本発明の実施形態による第1の有機誘電体フィルタの図を示す。
【図2C】本発明の実施形態による第1の有機誘電体フィルタの図を示す。
【0021】
[0021]
【図3A】本発明の実施形態による第2の有機誘電体フィルタの図を示す。
【図3B】本発明の実施形態による第2の有機誘電体フィルタの図を示す。
【図3C】本発明の実施形態による第2の有機誘電体フィルタの図を示す。
【0022】
[0022]
【図4A】本発明の実施形態による第3の有機誘電体フィルタの図を示す。
【図4B】本発明の実施形態による第3の有機誘電体フィルタの図を示す。
【0023】
[0023]
【図5】図2A〜図2Cの第1の有機誘電体フィルタ等の、本発明による有機誘電体フィルタの製造方法を示す。
【0024】
[0024]
【図6】図3A〜図3Cの有機誘電体フィルタ等の、本発明による有機誘電体フィルタの製造方法を示す。
【0025】
[0025]
【図7】本発明の実施形態による有機帯域通過フィルタの平面のX線である。
【0026】
[0026]
【図8】図7の有機帯域通過フィルタの側面斜視のX線である。
【0027】
[0027]
【図9】図7の有機帯域通過フィルタのハードウェア相関関係へのモデルのグラフである。
【0028】
[0028]
【図10】本発明の実施形態によるBGA型有機フィルタの平面写真である。
【0029】
[0029]
【図11】図10のBGA型有機フィルタの測定及びモデル化データのグラフである。
【0030】
[0030]
【図12】本発明の実施形態によるSMDキャパシタを含む有機誘電体フィルタの平面写真である。
【0031】
[0031]
【図13】図12の有機誘電体フィルタのハードウェア相関関係へのモデルのグラフである。
【0032】
[0032]
【図14A】本発明の実施形態による二極二次帯域通過フィルタの概略図である。
【0033】
[0033]
【図14B】図3Aの共振器アームの変形例を示す。
【図14C】図3Aの共振器アームの変形例を示す。
【図14D】図3Aの共振器アームの変形例を示す。
【0034】
[0034]
【図15】本発明の実施形態による2.4GHz帯域通過フィルタの3D図を示す。
【0035】
[0035]
【図16】本発明の実施形態による2.4GHz帯域通過フィルタの測定及びモデル化データを示す。
【0036】
[0036]
【図17A】本発明の実施形態による基板の変形例を示す。
【図17B】本発明の実施形態による基板の変形例を示す。
【図17C】本発明の実施形態による基板の変形例を示す。
【図17D】本発明の実施形態による基板の変形例を示す。
【図17E】本発明の実施形態による基板の変形例を示す。
【図17F】本発明の実施形態による基板の変形例を示す。
【0037】
[0037]
【図18】本発明の実施形態による、個々のコンポーネントにわずかな寄生を伴うタイプ2の帯域通過フィルタの3D図を示す。
【0038】
[0038]
【図19】本発明の実施形態によるダイプレクサの概略図である。
【0039】
[0039]
【図20】本発明の実施形態による第1のダイプレクサの3D図を示す。
【0040】
[0040]
【図21】本発明の実施形態によるダイプレクサの測定データを示す。
【0041】
[0041]
【図22】本発明の実施形態による第2のダイプレクサの3D図を示す。
【0042】
[0042]
【図23】本発明の実施形態によるコンパクトなダイプレクサの概略図である。
【0043】
[0043]
【図24】本発明の実施形態によるコンパクトなダイプレクサの測定データを示す。
【0044】
[0044]
【図25A】ローパス/帯域通過ダイプレクサの応答を示す。
【図25B】ローパス/帯域通過ダイプレクサの応答を示す。
【図25C】ローパス/帯域通過ダイプレクサの応答を示す。
【0045】
[0045]
【図26】本発明の実施形態による格子型バランの概略図である。
【0046】
[0046]
【図27】本発明の実施形態による第2のバランの概略図である。
【0047】
[0047]
【図28】本発明の実施形態による802.11b/g型バランの応答を示す。
【0048】
[0048]
【図29】本発明の実施形態による802.11a型バランの応答を示す。
【0049】
[0049]
【図30】本発明の実施形態による802.11a型バランの3D図を示す。
【0050】
[0050]
【図31】本発明の実施形態による、多数の集積受動デバイスを有する集積デバイスを示す。
【0051】
[0051]
【図32】本発明の実施形態による、多数の集積受動デバイスを有する集積デバイスの3D図を示す。
【0052】
詳細な説明
[0052]
以下、本発明を、本発明の実施形態の全てではないがいくつかが示されている添付図面を参照してより完全に説明する。実際には、これらの発明は、多くの異なる形態で具体化することができ、本願明細書に記載された実施形態に限定するものと解釈すべきではなく、むしろ、それらの実施形態は、この開示が適用可能な法的必要条件を満たすように記載されている。同様の数字は、全体を通して同様の要素を指す。
【0053】
[0053]
本発明によるフィルタの動作を、図1Aの帯域通過フィルタ10を参照して以下に説明する。しかし、当業者には、本発明の教示が他の集積受動デバイスに容易に当てはまることが正しく理解されるであろう。従って、本発明の範囲は、帯域通過フィルタに限定されず、これらに限定するものではないが、ダイプレクサ、デュプレクサ、マルチプレクサ、バラン、パワーコンバイナ、帯域停止/帯域消去フィルタ及びパワーディバイダローパスフィルタ及びハイパスフィルタ等の他のデバイスを含む。
【0054】
[0054]
図を参照して、図1Aは、本発明による誘電体帯域通過フィルタ10の等価回路図である。図1Aにおいて、インダクタ12、14は、それぞれ、対応するキャパシタ16、18と協働して、それぞれ共振器20、22を構成する。インダクタ12、14は、図2〜図4を参照して以下に論じるストリップラインまたはCPW/ストリップラインあるいはCPW/マイクロストリップインダクタに相当する。キャパシタ16及び18は、それぞれ、インダクタ12及び14と同じ層上に形成された、または、ディスクリートのキャパシタによって形成されたキャパシタに相当する。キャパシタ24は、相互共振器カップリングのために形成されたキャパシタに相当する。図1Aにおいて、キャパシタ26及び28は、それぞれ、入力及び出力における所望のインピーダンスに対する整合を実現できる。また、Mは、インダクタ12、14間の磁気結合である。インダクタ12、14のインダクタンスは、共振器の等価インダクタンスコンポーネントを表すこともでき、キャパシタ16及び18のキャパシタンスは、共振器のキャパシタンスコンポーネントを表すことができる。図1Aに示す回路トポロジーは、二極フィルタの一実施形態を示すが、インダクタ12、14とキャパシタ24との間の相互インダクタンスによって追加的な極を実現することができる。また、共振器は、そのような応答を、ノードキャパシタ結合、ノードインダクタ結合、分路入力構造、入力構造または網キャパシタ結合等のトポロジーを用いた、一次、二次〜n次バターワースフィルタ、チェビシェフフィルタ、楕円フィルタ、ブリンクオフフィルタ、対称フィルタ、非対称フィルタ、ノッチ付加フィルタとしてエミュレートする伝達特性を実現する様々な構成でより多くのインダクタ及びキャパシタを付加することにより、所要の結合要素を用いて付加することができる。
【0055】
[0055]
フィルタの阻止帯域特性は、デュプレクサ設計における、送信経路と受信経路との間の分離を決める際の重要な要因である。阻止帯域除去は、上述したように共振器の数を増やすか、または、伝達零点を付加することにより、強化することができることがよく知られている。
【0056】
[0056]
図1Bは、伝送路またはインダクタ共振素子を用いた誘電体フィルタの代替の等価回路図10であり、インダクタ112は、所望の中心周波数で共振する。巻数、コンダクタの長さ、外径及び内径等の回路110の物理的パラメータは、所望の周波数でインダクタ112を共振させるように変更することができる。このことは、共振器のキャパシタの必要性を取り除くことにより、フィルタリング機能を実現するのに必要なコンポーネントの数を低減する。しかし、増加したインダクタンスが回路の損失を増加させることができても、不都合なことに、キャパシタンスを増加させるメタライゼーションの長さは増大する。インダクタ素子が大きくまたは高損失になりすぎた場合には、図1Aに示したような回路等の代替の回路デザインを用いることが好ましい。図1A及び図1Bの回路においては、コンポーネント間の結合を、磁気結合、電気的結合またはそれらの組合せによって達成できることに注意すべきである。
【0057】
[0057]
図1Aの等価回路図による誘電体フィルタの例示的な物理的レイアウトを図2〜図4に示す。図2〜図4の誘電体フィルタは、二極構造と、相互インダクタンスによって実現された追加的極と、図1Aに示す等価回路図によるキャパシタ24とを有する。
【0058】
[0058]
図2A〜図2Cを参照すると、本発明による図1Aの回路によって示されたフィルタの表面実装型デバイス(SMD)の実施形態が示されている。具体的には、有機帯域通過フィルタ200は、(限定するものではないが、LCPまたはPPE等の薄いラミネートとすることができる)有機誘電体層236上に互いに近接して形成された蛇行インダクタであり、好ましくは、(蛇行インダクタ212及び214を形成するラインが、同一平面上のアース、すなわち、内蔵シールド230に接続されている)短絡ハイブリッドCPWストリップライン、または、めっきされたスルーホール232および/または外部シールド電極234に接続されている同一平面上の内蔵シールド230及び追加的なアース248及び250の存在下のストリップラインのいずれかとして構成されているインダクタ212及び214を備える。
【0059】
[0059]
これらのインダクタは、互いに非常に近接しているため、図1AにおいてMで表されている、それらのフィルタ間の磁気結合は、フィルタの通過帯域幅を増加させて、そのパフォーマンスを低下させる可能性がある。しかし、2つの離れ離れの金属プレート(パターニング導電性層238を用いて形成された一方のプレートと、パターン化された導電性層240を用いて形成された他方のプレート)を用いて形成され、キャパシタプレート224a及び224bとして示されている(同一平面上の内蔵シールド230を有する、または、有しない)中間共振器平行プレート結合キャパシタ224が設けられている。キャパシタプレート224a、224bは、中間共振器結合キャパシタ電極の各プレートが、磁気結合の効果を補正するのを助け、かつ非常にコンパクトなフィルタを形成するのに役立つ共振器を分離するように接続される方法で、第1の有機誘電体層236を挟み込む。中心キャパシタンスは、指定された帯域幅を実現するために、フェムトファラッド程度に小さく、または、ピコファラッド程度に大きくすることができる。より小さなキャパシタンスは、帯域幅を小さくするのに役に立つ。また、相互インダクタンス等価回路と並列のキャパシタ224は、下方帯域または上方帯域における極を生ずる。
【0060】
[0060]
導電性層240によって形成された底部プレートは、ビアを位置決めして捉えるためのパッド246を有するビア244等の、有機誘電体層236内の1つ以上の微小ビアを用いて、インダクタ212に接続する。有機コア層252、254上にそれぞれ形成された第1及び第2のシールド電極248、250であって、コア層252及び254が、有機誘電体層236をその間に挟み込むように配置されているシールド電極。インダクタ212及びキャパシタ216によって形成された第1の共振器260と、インダクタ214及びキャパシタ218によって形成された第2の共振器262とは、平行プレートキャパシタ224によって互いに電気的に結合されており、それによって、中間共振器結合が、前記磁気結合及び電気的結合の組合せで実施される。
【0061】
[0061]
本発明による誘電体フィルタにおいては、上記インダクタは、必要なキャパシタンスを所望の長さで実現できず、インダクタ212、214は、キャパシタ224と同様に接続し、共振器ペア260、262を一緒に構成する、挟み込まれた誘電体と同じ第1の有機誘電体層236を用いて、それぞれキャパシタ216、218の接地された/分路された平行プレート216a、218aを分離することができる。
【0062】
[0062]
蛇行インダクタ212、214の一方によって得られる等価インダクタンスL、およびキャパシタ216、218の一方による等価キャパシタンスCは、以下の式(1)で定義される周波数Fo、すなわち、フィルタの中心周波数付近で共振する。
【数1】
【0063】
[0063]
キャパシタプレート216a及び218aは、有機誘電体層236の反対側面上に、対応する接地プレート217を有する。共通プレートを有することは、各キャパシタ216、218の寄生インダクタンス間の相互インダクタンスとして共通プレートを含むことにより、設計中に片付けるべきキャパシタ間の結合をもたらす。この結合は、追加的な極を実現するのに用いることができるが、結合が、合成段階中に、通過帯域の問題を生じる場合には、プレート217を別々のプレートに分割することにより、または、プレート217を、インダクタ212、214の側で内蔵シールド230に接続するパッド274上にいくつかのビアを追加することにより問題を低減することができ、それにより、過剰電流を減らすことが促進され、またそれにより、コンポーネント間の結合が低減される。
【0064】
[0064]
また、平行プレート/インターディジタルキャパシタ226及び228は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第1の及び続く共振器素子260、262のどちら側でも用いることができる。別法として、インダクタまたは伝送線路、あるいは、キャパシタ、インダクタ及び伝送線路の組合せを要望どおりに用いることができる。キャパシタ226、228を整合のために用いる場合、中心キャパシタンスは、所要の公称キャパシタンスの点から見てキャパシタ224のキャパシタンスであり、すなわち、キャパシタ226及びキャパシタ228によるキャパシタンスは、キャパシタ224に比例するということになる。
【0065】
[0065]
図2A〜図2Cに示す本発明の実施形態による誘電体フィルタは、少なくとも有機誘電体層252、236、254を備え、かつシールド電極248及び250に接続されている積層構造の異なる側面にそれぞれ形成された、少なくとも2つの外部シールド電極234を備えることができる。このことは、4つの角部上のめっきされたスルーホール232の使用が十分であるCPWトポロジーにおけるシールド目的に対しては、好ましい、または、好ましくない可能性がある。めっきされたスルーホール232を用いることは、外部シールド電極234のために必要な追加的な空間を節約することができ、また、関連する処理コストを節約することができる。しかし、ストリップライン及びマイクロストリップフィルタトポロジーにおいては、めっきされたスルーホール232及び外部シールド電極234は、それぞれの側面に沿ったいずれかの箇所で、短絡したインダクタ/共振器及びキャパシタのための接続部を一緒に形成する。別法として、第1の誘電体層の同じ面上に同一平面の内蔵シールド230を有するCPWトポロジーは、シールドを内部に形成し、また、共振器/インダクタ及びキャパシタに対する接地接続性を与える。しかし、一般的には、より雑音性の環境においては、外部接地電極を有することも好適である可能性がある。
【0066】
[0066]
誘電体フィルタ200は、一方の側面上の外部入力端子電極264と外部出力端子電極266との間に形成された(シールド電極248、250、スルーホール232または側部シールド電極234等の)少なくとも誘電体シート252、236、254及び外部接地電極を備える積層体の一方の側の面上に形成されている外部入力端子電極264と外部出力端子電極266も備える。
【0067】
[0067]
誘電体コア層252及び254上にそれぞれ形成されたシールド電極248及び250は、好ましくは、同じ形状からなり、また、入力端子電極264及び出力端子電極266の位置決め端子のための空間を残すようにパターン化される。本発明を説明するために、シールド電極248、250を、図2Aではなく、図2B及び図2Cに示す。
【0068】
[0068]
第1の有機誘電体層236は、PPE、N6000、エポキシベースのN4000−13、または、他の何らかの適当な低損失誘電体等の単一の側部銅LCPラミネート等を備えることができる。
【0069】
[0069]
保護層270、272は、構造を、酸化等の環境の影響から保護するために、および入力端子264及び出力端子266、及びめっきされたスルーホール232によって形成された接地パッドに流れるはんだのためのパターンを形成するために、それぞれ、誘電体コア層252、254に対向するシールド電極248、250上に形成されている。保護層270、272は、はんだマスクを備えてもよく、または、より高い公差を伴うより厳しい用途においては、プリプレグまたはLCP等の他の材料が好ましい場合がある。本発明を説明するために、保護層270、272を図2Cではなく、図2A及び図2Bに示す。
【0070】
[0070]
本発明による誘電体フィルタにおいては、図2A〜図2Cに示すように、ビア244を用いて、デバイス間の接続を形成するための初期工程は、LCP層(または、他の適切な有機誘電体)及び銅層を貫通して(用いる誘電体の厚さ程度に径が小さい)スルーホールを穿孔することによって行われる。次いで、LCP銅ラミネートの両面が、例えば、無電解または真空蒸着銅によって金属化される。次に、銅は、ラミネートの両面で電気めっきされて、有機誘電体層236上に金属化パターン238、240を形成する。そして、銅は、主要なフィルタコンポーネントを画成するようにプリント及びエッチングされる。
【0071】
[0071]
図2A〜図2Cに示す実施形態による誘電体フィルタにおいては、誘電体コア層252、254は、LCP、または、第1の基板よりも概して厚い適当な誘電体、及びアルミニウム、銅、モリブデン金属(高出力用途の場合)を、コンポーネントを封入する所定の厚さまでフィルタの両面に積層することができる。全ての金属は、好ましくは、電気めっきされ、エッチングされて、単一の入力及び出力のための空間を残すように、デバイスの上部及び底部にパターン化される。
【0072】
[0072]
図2A〜図2Cに示す実施形態による誘電体フィルタにおいては、側壁の接地シールド電極232、234は、必要に応じて、単一または多数の接続され穿孔されかつめっきされたスルーホールにより、または、切断装置を用いて製作した後、無電解で、またはスパッタシード銅を介してスルーホールに接続することができる。銅は、スルーホール内で及び表面で電気めっきすることができる。そして、銅は、SMD接続を形成するように、プリント及びエッチングすることができる。2つの層及びSMDデバイスのパッケージングのプロセスフローは、図5と共に詳細に説明する。
【0073】
[0073]
図3A〜図3Cを参照すると、本発明による有機帯域通過フィルタ300のBGA/CSPの実施形態が示されている。本質的に、図2A〜図2C及び図3A〜図3Cに示すフィルタにおける全ての内部構造は、パッケージングが異なること、およびそれによって、デバイスをパッケージする手段を除いて同様である。例えば、図3A〜図3Cにおいて、薄いラミネート(例えば、有機誘電体層336)は、2つの厚いコアの間ではパッケージされないが、一方の側で1つのコア層354によって、基板336の反対側で第1の保護層370によってパッケージされている。より厚いコア354の反対側は、シールド電極350を形成するように金属化されており、また、第2の保護層372は、シールド電極350を覆って配置されている。保護層は、はんだマスクを備えてもよく、または、より高い公差を伴うより厳しい用途においては、プリプレグまたはLCP等の他の材料であってもよい。
【0074】
[0074]
フィルタ300のこのパッケージングは、シールド電極350のみを有するマイクロストリップまたはCWP/マイクロストリップフィルタデバイスを提供する。スルーホールを用いてデバイスの入力/出力端子と接地端子を接続する代わりに、はんだボール380が用いられる。側壁接地シールド電極334は、内蔵シールド電極330及びシールド電極350を必要に応じてはんだボール380に接続するのに用いられる。
【0075】
[0075]
別法として、このことは、めっきされたスルーホールが設けられている場合には、このスルーホールによって行うことができる。上述したように、めっきされたスルーホール332及び側壁シールド電極334の両方を有することは、典型的には必要なことではなく、それらは一般に、互いの代替として用いることができる。本発明を説明するために、側壁の接地シールド電極334を図3A〜図3Cに示す。はんだボール382は、入力端子及び出力端子を帯域通過フィルタに接続する。はんだボール及びパッケージングは、図6と共に以下に説明する方法を用いて構成されている。(パッシベーション層マスク、はんだマスク、ボンドプライ(bondply)または低温熱硬化樹脂、熱硬化ポリマー、内部ラミネートへの材料化合物としても知られている)保護層370は、当該技術においてよく知られているように、はんだボールのための開口を形成するのに用いることができる。
【0076】
[0076]
図4A〜図4Bを参照すると、ディスクリートキャパシタ402と、金属製ケースまたは蓋404によって形成された外部シールドとを用いる、本発明によるフィルタデバイス400が示されている。本質的に、図2A〜図2C及び図3A〜図3Cにおける全ての内部構造は、パッケージングが図4A、図4Bの実施形態で異なること、およびそれによって、デバイスをパッケージする手段を除いて同様である。例えば、図4A〜図4Cにおいて、有機誘電体層436(例えば、薄いラミネート基板)は、2つの厚いコアの間にパッケージされていないが、一方の側に、1つのみのコア層454があり、シールド電極450は、コア層454の反対側に金属化されている。有機誘電体層436の他方側には、第2の接地基準を形成するのに用いられる、適切な高さを有する金属製蓋404がある。有機誘電体層436は、図2及び図3の実施形態に関して論じたように、少なくとも層436内の微小ビアによって電気的に接続されている、パターン化された導電性層438及び440によって、対向面に金属化されている。基板436の両面により厚いコアを用いることに代えて、この実施形態は、一方の側でコア層を用い、他方の側で、空気を誘電体として用いる。このことは、それ自体をストリップラインまたはCWP/ストリップラインデバイスにする。スルーホールは、コア金属のみを内部金属構造に接続するのに用いられ、一方、金属蓋404は、関連のある端子へのはんだ接続を用いて接続されている。金属蓋404は、上記入力端子及び出力端子に必要な開口を有することができる。実施形態が、ディスクリートキャパシタを用いることに限定されないことに注意することが重要である。図4A〜図4Bに示すキャパシタは、上述したように、必要に応じて、基板内に埋め込むこともできる。
【0077】
[0077]
以下は、本発明の様々な実施形態の実施例であり、各例示的な実施形態は、本発明の様々な態様を開示する。
【0078】
II.独立型フィルタを製造するための例示的方法
[0078]
次に、本発明の実施形態による表面実装デバイス(SMD)として構成された、図2A〜図2Cに示すフィルタ等のLCPベースのIPDを製造する例示的なプロセスを、主に図5を参照して説明する。最初に、ステップ1に示すように、好ましくは、被覆しなくてもよい、または、LCPの片面または両面に銅箔を被覆することができる強化または非強化LCPラミネートである、出発材料が選定される。代替材料は、PPE、PTFE合成物、炭化水素セラミック合成物、BT樹脂合成物(例えば、Speedboard C)及び熱硬化樹脂(例えば、日立MCL−LX−67F)等の他の低損失有機ラミネートを含む。次に、ステップ2に示すように、スルービアが、LCPまたは他のラミネート、及び銅からなる層を貫通して穿孔される。それらの微小ビアは、機械穿孔、レーザ穿孔または当業者に知られている他の適当な方法で穿孔することができる。
【0079】
[0079]
ステップ3及びステップ4は、上記スルービア及びラミネートのメタライゼーションを含む。被覆されないまたは銅被覆されたLCPまたは他のラミネートで始まる追加的な、半追加的な、または減ずべきプロセスにおいて、LCPまたは他のラミネートの両面及びビアは、無電解めっき、真空蒸着された銅、または、途切れない銅膜を形成する他の蒸着方法を用いてシードされる。上記デバイスのターゲット金属厚みを実現するために、電解めっきが行われて、単一のステップにおいて、ラミネートの両面及びビア内に銅が形成される。フィルタコンポーネントのための回路画成は、ステップ5に示すように、後にプリント及びエッチング工程が続いて、フィルタ回路構成を画成する銅のパネルまたはパターン電解めっきを伴う減法的、半追加的または完全追加的プロセスを用いて行うことができる。
【0080】
[0080]
次いで、製造されたデバイス回路は、LCPまたはステップ1に関して述べたような代替のラミネート材料、および/またはステップ6に示すような、コンポーネントを封入する十分な厚みを形成するためのフィルタの両面上のAl、Cu、Mo金属(高出力用途の場合)の真空または非真空ラミネーションを用いてパッケージされる。内部金属層と外部金属層は、必要に応じて、ステップ7に示すように、信号及び接地接続部及びSMD端子を形成するために、機械的に、または、レーザ、光またはプラズマプロセスを用いて穿孔することができるめっきされたスルーホールを用いて接続される。スルーホールを有しないデバイスの2つの縁部も、後のメタライゼーションの間に、デバイスの追加的なシールドを形成するために、機械的ドリル/ルート/ミル、レーザ切断、またはソーイングプロセスを用いて穴あけすることができる。穿孔されたスルーホール及びシールドスロットは、ステップ8に示すように、ステップ3に関して上述したのと実質的に同じ方法でバス層を形成するために、電解めっきされた、または、スパッタ/真空蒸着銅を用いてシードされる。
【0081】
[0081]
ステップ9、ステップ10及びステップ11を参照すると、外側の層のための最終的な金属の厚みは、上記スルーホール及びシールドスロット内のめっきされた銅、及び上面及び底面上の銅によって形成されている。減法的、半追加的または追加的なプロセスは、ステップ4及びステップ5に関して上述したように、銅のプリント及びエッチング処理によって、外側層の接地回路及び接続のためのSMD端子を画成するのに用いることができる。そして、デバイスは、SMDアセンブリに適した端子金属の追加及びはんだプロセスの追加によって仕上げられる。デバイスの端子に対するそれらの仕上げ金属は、無電解Ni−Au、無電解スズ、無電解銀、電気めっきされたNi−Au、はんだ(HASL)または有機仕上げ(OPS)等の共通のめっき金属または合金であり、その選択は、意図する用途に依存する。
【0082】
[0082]
その後、完成されたウェーハは、個々のフィルタコンポーネントに個別化される。シンギュレーションは、高速ダイシングソー、または、パンチングまたはルーティング/ミリング等の代替方法を用いて行うことができる。この製造プロセスの利点は、シンギュレーションの前または後に、コンポーネントを完全に電気的に検査する能力である。
【0083】
[0083]
次に、図6を参照して、本発明の実施形態によるボールグリッドアレイ(BGA)またはチップスケールパッケージ(CSP)として構成された、図3A〜図3Cに示すフィルタ等のLCPベースのIPDを製造する別の例示的プロセスを説明する。最初に、ステップ1に示すように、好ましくは、被覆しなくてもよい、または、LCPの片面または両面を銅で被覆することができる強化または非強化LCPラミネートが出発材料として選択される。代替材料は、PPE、PTFE合成物、炭化水素セラミック合成物、BT樹脂合成物(例えば、Speedboard C)及び熱硬化樹脂(例えば、日立MCL−LX−67F)等の他の低損失有機ラミネートを含む。次に、ステップ2に示すように、スルービアが、LCPまたは他のラミネート、及び銅からなる層を貫通して穿孔される。微小ビアは、機械的穿孔、レーザ穿孔または当業者に知られている他の適当な方法を用いて穿孔することができる。
【0084】
[0084]
ステップ3及びステップ4は、上記スルービア及びラミネートのメタライゼーションを含む。被覆されないまたは銅被覆LCPまたは他のラミネートで始まる追加的、半追加的または減法的プロセスにおいては、LCPまたは他のラミネートの両面、およびビアは、無電解めっき、真空蒸着銅、または、途切れのない銅膜を形成する他の一般的な蒸着方法を用いてシードされる。上記デバイスのターゲット金属厚みを実現するために、電解めっきが行われて、単一のステップにおいて、ラミネートの両面及びビア内に銅が形成される。フィルタコンポーネントのための回路画成は、ステップ5に示すように、後にプリント及びエッチング工程が続いて、フィルタ回路構成を画成する銅のパネルまたはパターン電解めっきを伴う減法的、半追加的または完全追加的プロセスを用いて行うことができる。
【0085】
[0085]
次いで、製造されたデバイス回路は、LCPまたはステップ1に関して述べたような代替のラミネート材料、および/またはステップ6に示すような、コンポーネントを封入する所定の厚みのためのフィルタの両面上のAl、Cu、Mo金属(高出力用途の場合)の真空または非真空ラミネーションを用いてパッケージされる。
【0086】
[0086]
上記フィルタコンポーネントの他方側では、ステップ7、ステップ8及びステップ9に示すように、カバーコート材料、液状感光性ソルダーレジスト(LPI)またはドライフィルムソルダーレジストが、スピンコーティング、カーテンコーティングまたはローラコーティング、ドライフィルムラミネーション、スプレーコーティング等の標準的なプロセスを用いて付着される。この層は、後のリフロー及びコンポーネントの組立て中の端子間のはんだフローに対するバリアとして機能する。コンポーネント端子は、カバーコート/ソルダーレジスト材料内にウィンドウを開口して、基板レベルの相互接続のためのBGAパッドを開けることによって画成される。このことは、フォトリソグラフィまたはレーザ切断等のプロセスを用いて行うことができる。そして、デバイスは、BGAアセンブリ及びはんだ付けプロセスに適した端子金属の付加によって仕上げられる。デバイス端子に対するそれらの仕上げ金属は、無電解Ni−Au、無電解スズ、無電解銀、電気めっきされたNi−Au、はんだ(HASL)または有機仕上げ(OPS)等の共通のめっき金属または合金であり、その選択は、意図する用途、およびはんだまたはデバイス・モジュール間/PWB相互配線に用いられる他の合金との親和性に依存する。
【0087】
[0087]
ステップ10、ステップ11、ステップ12を参照すると、Pb/Snはんだ、または、他の鉛フリーはんだ及び金属合金を用いて、ステップ8で定義された方法で、上記ウィンドウ内に相互接続部が形成される。はんだペーストのスクリーン印刷またはステンシル印刷及びリフロー、または、めっきプロセス等のプロセスは、相互配線のためのバンプを形成するのに用いることができる。フィルタコンポーネントのBGA/CSP構成は、シンギュレーション前の大面積基板上のコンポーネントの検査を可能にする。検査は、例えば、プロービング技術を用いて、あるいは、テストソケットまたはテスト器具を用いて行うことができる。
【0088】
[0088]
そして、完成されたウェーハは、個々のフィルタコンポーネントに個別化される。シンギュレーションは、高速ダイシングソー、または、パンチングまたはルーティング/ミリング等の代替方法を用いて行うことができる。この製造プロセスの利点は、シンギュレーションの前または後に、コンポーネントを完全に電気的に検査する能力である。
【0089】
III.実際のデバイス
実施例I
[0089]
本発明の実施形態による有機帯域通過フィルタ500のX線写真を図7及び図8に示す。フィルタ500は、LCPからなる50μm厚の層である第1の有機誘電体層上に、互いに近接して形成された短絡ハイブリッドCPWストリップライン蛇行伝送線路インダクタ512、514を備え、インダクタ512、514は、互いに直接的に磁気結合されている。各インダクタは、同じ絶縁シートを挟み込むことにより、平行プレートキャパシタ516、518を分離するように接続されている。中間共振器平行プレート結合キャパシタ524は、中間共振器結合キャパシタ電極の各プレートが、これらのインダクタを分離するように接続する方法で、同じ有機絶縁シートを挟み込む2つの離れ離れの金属プレートを用いて形成されている。また、第2の有機誘電体層及び第3の有機誘電体層は、第1の有機誘電体層を挟み込み、それらの間に前記絶縁シートを挟み込むように配置されている、30〜40ミルの厚さを有する高周波炭化水素材料からなる。
【0090】
[0090]
帯域通過フィルタ500は、最も外側のシールド電極を保護するためにシールド電極のうちの最も外側の電極上に形成された、追加的な誘電体層、この場合においてはソルダーレジストをさらに備える。インダクタ512、514は、所望の長さで必要なキャパシタンスを形成しないため、各インダクタは、上記挟み込んだ誘電体と同じ第1の有機層を用いて、別々の接地された/分路された平行プレートに接続され、インダクタは、後に、図に示すように、共振器ペア560、562を一緒に構成する。図示のデバイスにおいては、平行プレートキャパシタ526、528は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第1の共振器素子及びそれに続く共振器素子のいずれかの面に用いられている。より高い密度が要求される場合には、第1の誘電体層等の多数の薄い層を、(2つより多い)複数のプレートキャパシタを形成するのに用いることができる。
【0091】
[0091]
帯域通過フィルタ500は、前記第1〜第3の、またはそれ以降の誘電体層を備え、かつ前記シールド電極に接続された積層体の異なる側面にそれぞれ形成された2つの外部接地シールド電極534をさらに備える。追加的に、それらは、上記短絡インダクタ/共振器及びキャパシタのための接続を形成する。また、それら外部電極の存在は、基準が同じ第1の誘電体層上にあるCPW/ストリップライントポロジーを形成し、シールドを内部に形成し、共振器/インダクタ及びキャパシタへのアース接続も形成する。
【0092】
[0092]
上記帯域通過フィルタは、前記第1〜第3のまたはそれ以降の絶縁シートを備える積層体の一方の側面に形成されている、外部入力端子電極564及び外部出力端子電極566をさらに備える。外部側壁シールド電極534(図7)は、積層体の側壁の前記外部入力端子電極と外部出力端子電極との間に形成されており、また、外部接地シールド電極548は、積層体の対向する上面及び底面に形成されており、側壁シールド電極534に電気的に接続されている。
【0093】
[0093]
上記上面及び底面の外部接地シールド電極548のパターニングは、図7及び図8に示すような信号の入出力のための空間を残すのに必要なものである。
【0094】
[0094]
有機帯域通過フィルタ500において、デバイス間の接続を形成するための第1のステップは、上記ビアのサイズの3倍程の大きさのパッドを有する、2ミル程度の小さなスルーホールをLCP及び銅を貫通して穿孔することによって行われる。次いで、LCP銅ラミネートの両面が無電解で金属化される。そして、ラミネートの両面の銅は電気めっきされ、銅層は、フィルタコンポーネントを画成するようにプリント及びエッチングされる。
【0095】
[0095]
第2及び第3の有機誘電体層は、上記第1の有機誘電体層よりも概して厚い、例えば、35ミル程の厚さを有し、コンポーネントを封入する所定の厚さのためにフィルタの両面に銅金属(高出力用との場合)を有する、Roger CorporationからのRogers 4350である。全ての金属は、信号の入出力のための空間を残すために、デバイスの上部及び底部で電気めっきされ、エッチングされかつパターン化される。
【0096】
[0096]
側壁接地シールド電極534は、単一または複数の接続され、穿孔されかつめっきされたスルーホールによって得ることができ、無電解またはスパッタシードの銅によってスルーホールに接続することができる。スルーホール内及び表面上の銅を電気めっきする。銅をプリント及びエッチングしてSMD接続を形成する。銅電極は、過剰な酸化を防ぐために、無電解NiAuであってもよい。
【0097】
[0097]
図9は、図7及び図8の有機帯域通過フィルタ500の場合のハードウェアの相関関係に対するモデルを示す。フィルタは、SOLT較正を実行した後、HP 8720ESVector Network Analyzerを用いて測定した。製作したフィルタの場合の測定データ及びシミュレートしたデータを示す。図9から明らかなように、測定データとシミュレートしたデータとの間には、良好な相関関係がある。有機帯域通過フィルタ500は、第1の有機誘電体層用のLCPを用いて製作し、3GHzでたった1.88dBの挿入損失及び200MHzの1dB帯域幅を示す。このようなフィルタは、固定無線式レシーバでのIF周波用途に適すると思われ、この場合、入力信号の搬送周波数は、約14GHzであり、いくつかの低周波数信号にダウンコンバートしなければならない。
【0098】
[0098]
有機帯域通過フィルタ500は、2つのみのメタライゼーション層と、有機基板内の全ての埋め込み受動素子とを有するCPW/ストリップライントポロジーを用いており、その結果、図9に示すように、標準化されていない(5層より多い)多層セラミックプロセスよりも良好な性能につながった。
【0099】
[0099]
フィルタ500の場合のキャパシタのQが、LCPを用いて3GHzで200と高く測定されたのに対して、インダクタのQが3GHzで約100という所要レベルに保たれたことは何の意味もなさない。これは、インダクタの設計を最適化することなく、LCP等の材料を用いることの利点を理解するために行ったことである。しかし、200を超えるQも、有機基板上のインダクタに対して実現可能である。図示のフィルタ回路で、インダクタのQが200の場合の再シミュレーションは、シミュレートした場合に、1.15dBの挿入損失を示した。周波数及び帯域幅で1.15dBの損失を有するフィルタは、体積がより大きく、かつより高コストのセラミックキャビティ及び一体鋳造フィルタを用いることによってのみ、代替的に実現することができる。
【0100】
実施例II
[0100]
本発明の実施形態による別の有機帯域通過フィルタ600を図10の写真に示す。フィルタ600は、互いに直接的に磁気結合された、LCPからなる第1の有機誘電体層上に互いに近接して形成された短絡されたハイブリッドCPWマイクロストリップの蛇行インダクタ612、614を備える。“短絡された”という用語は、この場合、(コプレーナ接地リングとも呼ばれる)内蔵シールド630として機能する大きな金属製領域に接続された各インダクタの一方の端部を指す。また、フィルタ600は、中間共振器結合キャパシタ電極の各プレートが別々の共振器に接続するように、第1の有機誘電体層を挟み込む2つの離れ離れの金属プレートを用いて形成された内蔵シールド630を有する中間共振器平行プレート結合キャパシタ電極624を含む。さらにまた、フィルタ600は、この場合、Rogers CorporationからのRogers 4350であり、フィルタの一方の面を挟み込んで実質的かつ完全にシールドするように、上述した回路を覆って配置されている第2の有機誘電体層上にそれぞれ形成された第1のシールド電極を含む。
【0101】
[0101]
上記フィルタは、必要に応じて、最も外側のシールド電極を保護するためにシールド電極の外側に形成された第3の有機絶縁シートをさらに備えてもよい。このフィルタにおいて、インダクタ612、614は、所望の長さで必要なキャパシタンスを形成しないため、各インダクタは、後に一緒になって共振器ペアを構成する、上記挟み込まれた誘電体と同じ第1の有機層を用いて、別々の接地された/分路された平行プレート(2つのプレート)に接続される。また、平行プレート/インターディジタルキャパシタ626、628は、インピーダンス整合のために、上記デバイスの上記入力端子及び出力端子において、第1の及びそれに続く共振器素子のどちらかで用いられる。より大きな密度が要求される場合には、第1の誘電体層等の複数の薄い層を、(2より多い)複数のプレートキャパシタを形成するのに用いることができる。また、第1の誘電体として用いられる高温溶解LCPと比較して、より低温溶解のLCP等の他の誘電体層が、第1の基板の他方の面(第2の基板と同じではない面)に積層され、その後、デバイスを基板上の対応する端子に接続するために、接地及び入出力接続部が必要な箇所に、はんだバンプ開口部が形成される。
【0102】
[0102]
基準が同じ第1の誘電体層上にあるCPWトポロジーは、内部にシールドを形成し、上記共振器/インダクタ及びキャパシタへのアース接続を提供する。しかし、より雑音性の環境においては、実施例Iにおける電極等の外部電極を、追加的なシールドのために付加することができる。
【0103】
[0103]
上記第2の帯域通過フィルタにおいて、第3の基板内の開口部は、CPW接地及び互いに接続されていない他の2つの開口部に接続された接地接続または入力端子及び出力端子のために機能するアースを可能にする。
【0104】
[0104]
デバイス間に接続部を形成することに対する第1のステップは、(用いる誘電体の厚さ程の小さな径の)スルーホールを、LCPからなる第1の有機誘電体層と銅とを貫通して穿孔することによって行われる。次に、LCP銅ラミネートの両面が、無電解銅によって金属化される。次いで、銅は、ラミネートの両面で電気めっきされる。そして、銅は、フィルタコンポーネントを画成するために、プリントされ、エッチングされる。
【0105】
[0105]
上記第2の有機誘電体層は、コンポーネントを封入するために、(高出力用途の場合)銅金属が、約20〜30μmの所定の厚さまで、上記フィルタの上面にめっきされている上記第1の有機誘電体層よりも概して大きい厚さを有するラミネートLCPまたは他の適当な誘電体とすることができる。上記第3の有機誘電体層は、はんだ位置決めパッドを形成するために、所定の厚さまで銅が開口部内にめっきされている第1の有機誘電体層よりも概して大きいまたは小さい厚さを有するラミネートLCPまたは他の適当な誘電体である。第3の基板内の開口部には、スクリーンはんだペーストが充填されており、バンプを形成するためにリフローされる。
【0106】
[0106]
図11は、図10の有機帯域通過フィルタの場合のハードウェア相関関係に対するモデルを示す。要約すれば、フィルタは、2つのみのメタライゼーション層と、有機基板内の全ての埋め込み受動素子とを有するCPWトポロジーを用い、その結果、標準化されていない(5より多い)多層セラミックプロセスよりも良好な性能をもたらす。LCP等の低損失材料の採用がより一般化するにつれて、このデザインは、コンパクトな基板及びパッケージにブルートゥース/WLAN等の用途のための超低損失フィルタを一体化することの実現可能性を示している。
【0107】
[0107]
フィルタ600の場合の測定データ及びシミュレートしたデータを図11に示す。図を見て分かるように、測定データとシミュレートしたデータとの間には、良好な相関関係がある。フィルタ600は、たった2.22dBの挿入損失を有する。
【0108】
[0108]
キャパシタのQが、LCPを用いて300と高くなる可能性があるのに対して、上記インダクタのQが約130の所要レベルに保たれたことは注目に値する。挿入損失は、同じ設置面積を有するMLCフィルタよりも0.6dB低かった。図示のフィルタ回路で、インダクタが200のQを有する場合の再シミュレーションは、シミュレートした場合に、1.65dBの挿入損失を示した。ブルートゥース/WLANフィルタの所望の周波数及び帯域幅において1.65dBの損失を有するフィルタは、より大きな容積及びより高コストのセラミックキャビティ及び一体鋳造フィルタを用いることによってのみ、代替的に実現することができる。
【0109】
実施例III
[0109]
本発明の実施形態によるまた別の有機帯域通過フィルタ700を図12の写真に示す。有機帯域通過フィルタ700は、互いに直接的に磁気結合された、E.I.du Pont de Nemours and CompanyによるエポキシベースのVialux等の第1の有機誘電体基板上に互いに近接して形成された、短絡されたハイブリッドCPWマイクロストリップ蛇行インダクタを備える。また、第3の帯域通過フィルタは、中間共振器結合キャパシタ電極の各プレートが別々の共振器に接続するように、同じ有機絶縁シートを挟み込む2つの離れ離れの金属プレートを用いて形成された、接地リングを有する、中間共振器平行プレート結合キャパシタ電極724を備える。
【0110】
[0110]
伝送線路インダクタ712、714は、所望の長さで必要なキャパシタンスを形成しない。誘電体は、キャパシタ用途に対しては損失が多いため、各インダクタは、1つのキャパシタの一方の端子が一方の共振器に接続されており、かつ他方の短絡された端子が内蔵シールド電極730に接続されているチップキャパシタまたはセラミックキャパシタ等の独立したディスクリートキャパシタ702に代替される。同じことが、他方のキャパシタ724に対して行うことができ、この場合、一方の端子は接地され、すなわち、CPW接地電極730に接続され、他方の端子は、共振器部に接続される。また、平行プレート/インターディジタルキャパシタ726、728は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第1及びそれに続く共振器素子のいずれかの面で用いられる。より大きな密度が要求される場合には、第1の誘電体層等の複数の薄い層を、(2より多い)複数のプレートキャパシタを形成するのに用いることができる。
【0111】
[0111]
有機帯域通過フィルタ700は、(上記ディスクリートキャパシタの面と反対側の)上記第1の有機誘電体層の一方の面に積層されている別の単一被覆の第2の有機誘電体層をさらに備えてもよい。また、フィルタは、内蔵シールド電極730及び単一被覆誘電体の金属シートに接続された第1及び第2の有機誘電体層を貫通する複数のプレートスルーホールをさらに備えてもよい。このことは、コスト節約のためには、好ましい、または、好ましくない可能性があるが、それらのビアを追加することは、真のCPW/マイクロストリップハイブリッドデバイスを形成する。基準が同じ第1の有機誘電体層上にある上記CPWトポロジーは、内部にシールドを形成し、また、上記共振器/インダクタ及びキャパシタへの接地接続性を提供する。しかし、より雑音性の環境においては、追加的なシールドのために、外部スルーホールを付加することができる。
【0112】
[0112]
有機帯域通過フィルタ700は、回路の保護を実行でき、デバイスを吸湿及び腐食から守る、ディスクリートキャパシタ702と同じ面上に、第3の有機誘電体層をさらに備えてもよい。この材料は、基板上の他の回路を保護するために、基板製造会社によって使用されるであろう、はんだマスク材料と同じとすることができる。また、帯域通過フィルタ700は、上面でデバイスを封じ込め、EMI干渉及び放射効果がフィルタのパフォーマンスに影響を及ぼすことを防ぐ金属製蓋またはキャップ/電磁シールドをさらに備えてもよい。
【0113】
[0113]
図13は、図12の有機帯域通過フィルタ700の場合のハードウェア相関関係に対するモデルを示す。具体的には、図13は、2つのディスクリートキャパシタを除いて、全ての埋め込みコンポーネントを有するフィルタの場合のハードウェア相関関係に対するモデルを示す。図に示すように、測定結果と予測した結果との間には、非常に良好な一致がある。測定したフィルタは、中心周波数=1.9GHz、60MHzの1dB帯域幅及び120MHzの3dB帯域幅を有する。1.5GHzにおける減衰は、要望どおりに、〜40dBである。挿入損失は、このような用途の場合の3dBの仕様よりも大きい、1.9GHzにおいて約3.8dBである。これは、3dBというより小さな損失を実現するのに必要な60の所要のQではなく、Vialuxにおける40のQを有する中心及び整合キャパシタの使用によるものである。この挿入損失は、有機誘電体層のための、Rogers Corporation誘電体材料からのA−PPE(商標)またはLCP(商標)を使用することによってより低くすることができる。このようなフィルタは、携帯電話において中間RFフィルタとして、あるいは、コードレス電話においてフロントエンドRFフィルタとして適用できるであろう。
【0114】
[0114]
図13を見て分かるように、測定データと予測した結果には、S21の場合、2.5GHzを超えて不一致がある。この不一致は、上記2つのディスクリートキャパシタの間の結合によるものである。このシミュレーションは、個々のコンポーネントに対して、および上記インダクタ間の間隔を最適化するために行った。ディスクリートキャパシタは、それらの間に何らかの結合を伴うことなく、個別のコンポーネントとして測定した。キャパシタ間の密な間隔は、2.5GHz以上の周波数において現れる好ましくない結合効果をもたらす可能性がある。2つのディスクリートキャパシタの間に相互結合関係を含ませると、その結果は、測定値と良好に一致する。
【0115】
[0115]
従って、有機帯域通過フィルタ700は、ディスクリートキャパシタと共に、2つのみのメタライゼーションレベル及びエポキシベースの基板を有するCPWトポロジーを用い、トポロジーは、標準化されていない(5より多い)多層セラミックプロセスのパフォーマンスを実現する。加えて、上記MLCフィルタは、第一に、他の誘電体と親和性がないフィルタ固有の誘電体の使用のため、第二に、セラミックプロセスに用いられる標準的な5μmラインにより存在する減衰を少なくするのに必要な100μm厚のアルミニウム導体線路等のいくつかの特性の特異性のため等を含むいくつかの理由により、セラミックパッケージの同じ層内の他のコンポーネントと一体化することができない。この段落で論じたデザインは、多層ラミネート基板に関する標準的なデザインルールを用いて製作し、別々の表面実装デバイスを要することなく、基板上に直接実装することができる。さらに、ハードウェア相関関係に対するモデルは、用いるデザイン技術の妥当性を示す。
【0116】
IV.RF/無線信号受動処理コンポーネント
[0116]
フィルタ、ダイプレクサ、カプラ、バラン、マルチプレクサ、および有機基板またはPCB内の他のRF信号処理受動機能等の高性能受動素子のインテグレーションは、LTCCへの依存をなくすことができ、モジュールの表面積を減らし、コストを節約し、かつ信頼性を向上させるのに役に立つであろう。本発明は、完全にパッケージ化された小型の帯域通過フィルタ、バラン、ダイプレクサ、マルチプレクサ、カプラ、およびLCPを用いたそれらの組合せ、および新規な多層ポリマーベースの基板を実現できる。本発明の実施形態に従って製作したコンポーネントは、次の明確な特徴、すなわち、1)それらのコンポーネントは、ハイブリッドコプレーナ導波路(CPW)/ストリップライントポロジーを用いて実装されるため、コンポーネントを、入力/出力端子として使用する箇所を除いて、全ての側面で完全にシールドすることができ、それに伴って、放射損失及び電磁干渉を最小化することができる、2)集中型素子と分散型素子との組合せ、および多層基板内のコンポーネント間の結合を用いることで、λ/40程度のサイズ低減を実現できる、3)同程度のサイズ、帯域幅及び減衰仕様の場合、セラミック一体鋳造フィルタに匹敵する低挿入損失、4)多数の寿命試験によって実証可能な高信頼性、5)わずかな温度依存性の性能変動、6)LTCCと同じ密度を実現するための金属層が少ない、7)フィルタ、ダイプレクサ及びバラン等の異なる機能を実施するために、複数の周波数(1GHz〜100GHz)で使用することができる単一の基板、8)大面積(12×18平方インチ)処理に対する導電性、9)より少ない層数により市場に出す時間が早い、10)セラミックに匹敵する優秀な密封特性(例えば、0.04%吸湿)、および11)LTCC、PCB、PCBまたはTFOS上の集積回路(IC)及びディスクリート素子、およびPCB、PCB上のIC、またはPCB上のLTCCおよび、単一のPCBまたは多層ポリマー基板上の究極的に多数のICに対する他の変形等のパッケージングのいくつかの層をなくす、のうちの1つ以上を提供する。
【0117】
帯域通過フィルタデザイン
[0117]
無線周波数(RF)フィルタは一般に、帯域外のエネルギを除去し、イメージ帯域信号の排除を実行するのに用いられる。ほとんどのアーキテクチャにおけるRFフィルタのデザインは、ほとんどのRF規格のためのマルチギガヘルツ範囲の方へ上がっているため、中心周波数が問題になってきている。搬送周波数が高くなるにつれて、フィルタの負荷されたQ(搬送周波数/3dB帯域幅)が高くなり、このことは、フィルタ素子を形成するインダクタ、キャパシタ及び共振器等のコンポーネントの負荷されていない品質係数に対する高い要求を出す。これらのフィルタ及び信号処理ユニットは、より小さな、または、同様の設置面積で同等以上のパフォーマンスを有するキャビティフィルタ、MLC及びLTCCフィルタ及び信号処理デバイスに対応することができる。具体的には、本発明は、高K誘電定数粒子が充填されているか、または、充填されていない、および802.11a/b/g、ローカル・マルチポイント配信サービス(LMDS)/マルチチャネル・マルチポイント配信サービス(MMDS)、衛星/ディジタルTV、UWB、携帯電話及びブルートゥースタイプのアプリケーション等の異なる通信規格に対して、基板内での、フィルタ、バラン、ダイプレクサ及びこれらの組合せ等の複数のRFコンポーネントのインテグレーションをサポートするためのブラインド及び埋め込みビア構造を可能にする形態で相互接続されている液晶ポリマー膜等の薄い誘電体層を用いる多層有機基板を備える。
【0118】
[0118]
異なるフィルタは、図14Aに示す回路構成を用いて実施されている。図14Aは、本発明の実施形態による二極二次フィルタ800の回路図である。二次フィルタ800は、フィードバックキャパシタCInter−Resonator806と並列の(キャパシタCmutual802を介した容量結合と、インダクタLmutual804を介した誘導結合とを有する)二次結合共振器帯域通過フィルタを含む。本発明の実施形態によれば、携帯電話、携帯無線電話、無線インフラストラクチャ、WLAN等に使用される小さな、薄い面状狭帯域バンドパスフィルタは、第1の有機誘電体基板上に、または、ビア接続によって相互接続された複数の誘電体基板上に、互いに近接して形成され、また、互いに直接的に磁気結合されるために、互いに近接している、複数の端部短絡ハイブリッドCPW/ストリップライン/マイクロストリップ・蛇行/直線状インダクタまたは伝送線路共振器(すなわち、LRES1 816、LRES2 818)を含む。下方または上方停止帯域における一次減衰零点は、Lmutual804とCmutual802の組合せによって形成された並列共振器を用いて実現される。フィードバックキャパシタCinter−Resonator806の目的は、増強された険しさ/ロールオフに対して、この一次零点を通過帯域に近づけることにより、零点の位置を変えること、及び別の伝送零点を導入することである。このことは、それぞれの寄生インダクタンスで共振して、伝送零点を形成する集中キャパシタCRES1 812及びCRES2 814の共振特性を用いることによって行うこともできる。集中キャパシタCRES1 812及びCRES2 814は、共振器LRES1 816、LRES2 818に固有の寄生容量が、帯域通過型の応答に対して十分ではない場合に用いられる。これらの変形例のうちのいくつかは、既に詳細に論じている。このデザイン概略図の変形を図14B、図14C及び図14Dに示す。具体的には、単純化のために、図16Aにおける共振器アーム(CRES、LRES)の変形例のみを、図14B、図14C及び図14Dに示している。図14Bは、楕円形共振器部を示す。図14Cは、より高い伝送零点を形成する共振器部を示す。図14Dは、より低い伝送零点を形成する共振器部を示す。これらの共振器アームは、共振器間の容量結合または誘導結合を用いて接続することができる。Cinter−resonator806は、キャパシタンス、インダクタンス、および伝送零点の追加、帯域幅の制御及び中心周波数の制御のための制御理論に基づいて、より多くの自由度を得るのに役に立つ隣接する共振器間または隣接しない共振器間の相互インダクタンスの形で存在するリアクタンスを概念的に表す。
【0119】
[0119]
また、図14Aに関しては、中心周波数の第二高調波及び第三高調波での高減衰を実現するために、インダクタLlowpass808及びキャパシタClowpass810等のローパスフィルタ素子が入力及び出力に設けられている。また、セクション間でインピーダンスを整合させるために、キャパシタCmatch1 820が設けられている。しかし、単純化のために、寄生コンポーネントは、図14Aに示されていない。
【0120】
[0120]
実施例として、薄いラミネート基板の2つの面上に2つの金属層を用いて、本発明に従って構成し、その後、両面でシールドした2極フィルタは、3×3mmの設置面積、1.5mmの高さを有し、1.8mmの高さを有する4×5mmの一体鋳造フィルタの性能をエミュレートする。12”×12”基板に対して本発明による処理技術を用いると、フィルタ間の間隙を含めて、約6500個のこのようなコンポーネントを製造することが可能であり、これは、その費用有効性を示す。本発明によるフィルタは、セラミックフィルタまたは鋳造キャビティフィルタにおける多層と比較したCPW型トポロジーのため、2つだけの金属層を要する。このことは、セラミックフィルタまたは鋳造キャビティフィルタと比較して、設計時間及び処理時間も縮小する。このようなデザインは、2004年1月1日に公開され、本出願の所有者に譲渡された、「独立型有機ベースの受動デバイス(“Stand−Alone Organic−Based Passive Devices”)」というタイトルの米国特許公開第20040000701A1号明細書で論じられている。
【0121】
[0121]
例示的な実施形態において、図15の帯域通過型フィルタ900は、WLAN(802.11 b/g)式用途のために設計され、ブルートゥース、及び他のISM帯域型用途にも用いることができる。2.4GHz WLANフロントエンドRFフィルタ型用途を対象とする帯域通過型フィルタ900は、図14Aに示す以下の集中素子コンポーネント、すなわち、LRES1 816=LRES2 818=5.1nH、CRES1 812=CRES2 814=0.9pF、Lmutual 804=26nH、Cmutual 802=0.088pF、Cmatchl 820=0.3pF、Clowpass810=0.52、Llowpass808=0.35nH及びCinter−resonator806=0.05pFを用いて設計した。この場合、CRES1 812及びCRES2 814は、インダクタLRES1 816及びLRES2 818及びCmatch1 820及びCmatch2 822の分路キャパシタンスの寄生容量として存在する。図16に示すように、フィルタは、2.4〜2.5GHzから1.3dBより小さい挿入損失を有する100MHzの1dB帯域幅と、2.8GHz及び1.6Gにおける伝送零点とを示す。図15について説明すると、このフィルタは、2ミル厚のLCPからなる1つの層と、両面上の金属層M1 904及びM2 906とを用いて構成されている。また、内部金属層M1、M2及びM3及び上部及び底部シールド層902、910は、本出願の全体を通して、円形パターン内に配置された小さな三角形によって示されているビアを含んでもよい。フィルタは、両面の4ミルのプリプレグ(例えば、Rogers4450B)を用いてパッケージされ(上記参照、および変形例に対しては、上述した米国特許公開第20040000701A1号を参照)、その後、両面で、8ミルの炭化水素(例えば、Rogers4003、4350タイプ)でパッケージされる。この積層体は、図17Aに示し、かつ本願明細書で論じるものに一致する。
【0122】
[0122]
具体的には、図17Aは、6つの金属層(暗線で示されている金属)を開示する。上部及び底部金属層は、接地シールドとして機能することができる。LCP層の各面上の金属層は、インダクタと、平行プレートキャパシタとを含んでもよい。上記プリプレグ層に隣接するラミネート層上の金属層は、任意的なものであり、必要に応じて、例えば、追加的な密度のために、追加的なコンポーネントを含んでもよい。本発明の実施形態によれば、インダクタは、好ましくは、LCP層上に形成され、キャパシタは、LCP層上またはラミネート層上のいずれかに形成される。図17Bは、図17Aの拡張であり、両面に金属層を有する追加的なLCP層が、付加されている。平行プレートキャパシタ及びインダクタを含むより多くのコンポーネントを、この追加的なLCP層上に配置することができる。この追加的なLCP層は、追加的なプリプレグ層によって他のLCP層と離されているが、層は、微小ビアにより電気的に接続することができる。
【0123】
[0123]
図17Cは、上記ラミネート層に対して、高K層が代用されていることを除いて、図17Bに示す層を示す。上記ラミネート層と比較した場合、高K層は、セパレーションを高め、高K層上に配置することができるキャパシタコンポーネントのキャパシタンスを増加させる。一般的に、重要でない低性能のコンポーネントが、高K層上に配置されることになる。図17Dは、2つのプリプレグ層によって分離されている3つのLCP層を示す。図17A〜図17Cのこれまでの積層体と比較して、図17Dに示す積層体の態様は、0.3mm厚程度の基板とすることができる極端に薄い積層体である。4つの金属層を図17Dに示し、金属層は、キャパシタ及びインダクタ等のコンポーネントを含むことができ、優れた密度を実現できる。図17Dは、高性能基板として認識してよい。当業者は、図17Dの積層体が、3つのLCP層に限定されず、プリプレグ層によって他のLCP層から離れている別のLCP層を含む追加的な層を含むことができることを認識するであろう。
【0124】
[0124]
図17Eは、2つのラミネート層、LCP層または高K層間に配置されている内部高K層を示す。具体的には、高K層は、高K層の両面のプリプレグ層によって、各ラミネート層、LCP層または高K層から離れている。高K層、及びラミネート層、LCP層または高K層の各々は、インダクタ及びキャパシタ等の集積コンポーネントを形成するために、各面上に金属層を含んでもよい。図17Eに示す積層体は、より緩い性能仕様を有してもよいバランに適する可能性がある。そのような場合、高K中間層は、このような厳しい要件(例えば、厚さ)で製作する必要はなく、また、内部層としての使用に適している。図17Fは、外側RCF(resin coated foil)層の追加を伴う、図17Aに示したのと同様の積層体を開示する。RCF(resin coated foil)は、高K及びLCPと比較して低コストで、線路及び間隙及び微小ビアに対して同じ密度を可能にする。また、図17Fにおいて、ラミネートは、高K層またはLCP層で置き換えることもできる。
【0125】
[0125]
ハイブリッドCPWストリップライントポロジーを用いて機能させる場合、高性能コンポーネントは、典型的には、アースからかなり離す必要があり、低性能コンポーネントは、アースに近づけてもよい。例えば、図17Bにおいて、インダクタは、内部LCP層内に配置することができるが、平行プレートキャパシタは、ラミネート層上に配置することができる。しかし、平行プレートキャパシタは、内部LCP層上に配置することもできる。
【0126】
[0126]
図15に戻って説明すると、このトポロジーは、Cmutual802及びLmutual804を制御して、帯域幅、および中心周波数の下方側または上方側の基本伝送零点を制御するために、上記インダクタのコイル間の距離を用いる。Cinter−resonator806は、インターディジタルまたは平行プレートキャパシタとして付加することができる。他の自由度は、LCPまたは内部ポリマーの厚さである。例えば、1ミルのLCP上の同じインダクタは、並列CRES1 812=CRES2 814=0.12pFで、LRES1 816=LRES2 816=10nHを示す。いずれかの面のCmatch1 820/Cmatch2 822は、上記フィルタの所望のインピーダンスを制御する。このようなトポロジーは、図14Aに示すトポロジーまたは図14B〜図14Dに示す変形例を有する1極または多極フィルタとして用いることができる。このデザインの場合の他の可能性のある変形例は、2つのLCP層を有する、図17Bの積層体を用いることである。図15の内部層M2 906及びM3 908を見て分かるように、インダクタを互いに隣接して配置する方法には制限がある。このことは、異なる種類のフィルタに対する制限となる。この状況において、インダクタは、図17Bに示すLCP層に隣接している4つの金属層の間で分割することができる。この場合、それらのインダクタは、互いに垂直方向にすることができ、または、X、Y及びZ方向に互いにずらすことができ、このことは、設計者に、BW等の設計パラメータ、及び伝送零点に対するより多くの自由度を与える。そして、最適なサイズ低減のための別のメカニズムは、キャパシタCMatch1 820、CMatch2 822及びCRES1 812、CRES2 814、すなわち、本質的に、LCP層上の全てのキャパシタを、好ましくは、1つのインダクタのみを含む中心LCP層から離して配置することである。図17C及び図17Dは、そのようなデザインに用いることができる。外部LCPコア(すなわち、上記ラミネート層)または上記高K層は、高電流保持インダクタを含む最も内側の層からかなり離さなければならない。このような場合、アースからのインダクタの(絶縁のための)所要の距離を維持するために、より厚いプリプレグ層を用いるべきである。
【0127】
[0127]
このデザインと比較して、上述した米国特許公開第20040000701A1号明細書に示されたデザインの実施例は、コンポーネントの有効な寄生容量を用いない、実行可能な一般的なデザインを示す。そのようなデザインは、コンポーネントの値が小さくなり、かつ寄生容量が制御しにくくなる高い周波数で、あるいは、基地局、LMDS、MMDS、及びスペースが重要ではなく、パフォーマンスやインテグレーションが重要であるアクセスポイント等の用途における低い周波数で有用である。
【0128】
[0128]
図18は、低損失及び通過帯域(9.8〜11.8GHz、14.7〜18GHz)の第二及び第三高調波の減衰を伴って、4.9〜5.9GHzを通過させ、かつ802.11b/g周波数及び2.2GHz以下のセル周波数を減衰させる帯域通過フィルタとしての用途に適用可能な広帯域幅フィルタの例示的な実施形態を示す。この積層体は、図17Aに示したものと一致する。しかし、1ミルのLCPが、両面の4ミルのRogers4350ラミネート及びRogers4450プリプレグと共に用いられている。図15のこれまでの回路に対して提示した同様のデザイン原理が、図18に示す特定の回路にも適用可能である。上述した回路のサイズは、おおよそ2mm×2mmであり、2400MHzで9つのコンポーネントを、および5500MHzで7つのコンポーネントを集積し、これは、150〜200(コンポーネント/平方センチ)以上のコンポーネント密度と同じである。
【0129】
[0129]
次に、高K層の利用について詳細に説明する。LCP層または他のラミネート層は、高K誘電体粒子で充填することができ、あるいは、高K付着薄膜を組み込むことができる。高K粒子の組み込みは、チタン酸バリウム、硝酸マグネシウム鉛または二酸化チタン等の高K粒子上に界面活性剤を導入して粒子のクラスタ化を最小化した後、乾燥させ、被覆有機層を完成したシートに引き抜きかつ押圧する前に、有機溶解物に後続の導入を行うことによって実現することができる。結果として生じる、銅シートまたは銅平面の間に挟まれた高K層は、ノイズ抑制及び他の便益のために、多層積層体内で処理することができる埋め込みデカップリング層として機能することができる。有機層に含ませる高K粒子の量は、結果として得られる誘電定数の値及び物理的完全性を決めることになる。典型的な体積分率は、10%〜50%変化する。また、付着または充填される高K有機層は、6GHzを超える用途をサポートすることができる受動コンポーネント及びアレイを可能にする。このことは、上部及び底部の導体層をリソグラフィックに画成して平行プレート構造を形成することにより、少なくとも部分的に実現される。充填された有機層及び充填されない有機層は、リソグラフィックに画成された上部及び底部の導体層の間に挟み込まれる。
【0130】
[0130]
高K層は、帯域通過回路の挿入損失に大きな影響を与えないため、整合キャパシタに用いることができる。しかし、共振器タンク内のキャパシタ、すなわち、CRES1 812及びCRES2 814は、注意深く検査する必要がある。材料物質の損失正接(tanδ)は、キャパシタの線質係数(quality factor;Q)を決める。線質は、損失正接に逆比例し、導電損失を排除する最大可能線質は、1/(tanδ)である。帯域通過回路の場合、各タンク内のLRES及びCRESの線質は、回路の損失も制御する、コンポーネントの全体の線質を決める。LCPの場合、最大線質係数は、1/0.002=500である。この場合において、インダクタのQは、各共振器の線質にほぼ等しく、フィルタのパフォーマンスを支配する。
【0131】
[0131]
これまで提示してきた結果は、二極共振器デザインに対してのものであるが、当業者は、追加的な零点及び異なる通過帯域特性が必要な場合に、追加的な極を有するフィルタに対してデザインを容易に拡大適用できることを認識するであろう。また、本発明の態様による上記の実施形態は、フィルタ及び共振器素子との関連で開示したが、本発明の教示は、ダイプレクサ、デュプレクサ、マルチプレクサ、バラン、パワーコンバイナ、帯域停止/帯域消去フィルタ及びパワーディバイダ、ローパスフィルタ及びハイパスフィルタ等の他の集積受動デバイス(IPD)に対して容易に適用することができる。これらの異なるコンポーネントの全ては、本願明細書に開示した帯域通過フィルタとわずかに異なるだけのトポロジーで、インダクタ、キャパシタおよび/または伝送線路を備えるだけである。
【0132】
ダイプレクサ及びマルチプレクサのデザイン
[0132]
ダイプレクサは、マルチバンドシステムにおける共通のコンポーネントであり、多くの機能を実行する。ある場合には、これらのコンポーネントは、送信チャネルと受信チャネルを分離するのに役に立ち、また他の場合においては、異なる受信チャネルに対して異なる搬送周波数で帯域を分けるのに役に立つ。
【0133】
[0133]
上記の帯域通過フィルタの議論に加えて、より高い帯域フィルタの1つのポートをより低い帯域フィルタに接続する場合、3ポートデバイスであるダイプレクサが形成される。それらのデバイスは、互いに隣接して積層することができる。それらを垂直方向に積層する例示的な方法は、それらの間に、被覆深さよりも十分に厚い、非常に厚い接地面を有することである。2つのディスクリートデバイスまたは単一のデバイスにおいては、図17Aに示す断面を他方の上部に積層することができ、または、所望のアイソレーション及び増加した金属層の数を実現するために、単一のデバイスにおいて、LCPからなる3つ以上の層を用いることができる。
【0134】
[0134]
より複雑な実施例として、ダイプレクサを、異なるチャネルを分けるのに役に立つ、衛星TVシステムのIF(intermediate frequency)段に用いることができる。そのような用途において、ダイプレクサに必要な性能は、次のとおりであり、すなわち、3dBより小さい挿入損失を有する900〜1450MHz通過帯域で、1650〜2100MHzから40dBより大きい阻止帯域除去のチャネル1、3dBより小さい挿入損失を有する1650〜2100MHzの通過帯域で、900〜1450MHzから40dBより大きい阻止帯域除去のチャネル2である。図19は、そのようなダイプレクサの回路図を示す。
【0135】
[0135]
本発明の実施形態によれば、図19に示すような等価回路は、これまでに論じてきた帯域通過フィルタのデザインに用いた同様の層及び断面を用いてデザインした。具体的には、回路全体は、4つの金属層を用いて設計し、回路は、上部及び底部シールドのための2つの金属層と、上述した帯域通過フィルタのデザインに用いたインダクタ及びキャパシタ断面のための2つの内部金属層とを含む。図20は、所望の仕様を実現する結果として生じる構造のための1つの可能性のあるレイアウトを示す。図20に示す実線は、内部層の1つの上の金属パターンを示し、点線は、上または下のいずれかの対応する層上の金属パターニングを示す。図20におけるキャパシタ1012〜1052及びインダクタ1002〜1050は、図19における同じ符号が付いたキャパシタ及びインダクタに一致する。上部及び底部ストリップラインアースはそれぞれ、内部層から約1mm離れている。埋め込み平行プレートキャパシタまたはインターディジタルキャパシタに対して低損失(εr=2.9、10GHz以下でtanδ=0.002、および100GHz以下でtanδ=0.003)の2ミル厚のLCPを用いることは、2pF/mm2程度のキャパシタンス密度で、2GHzより大きい周波数に対して0.1〜5pFの範囲のキャパシタンスに対して、無負荷時Q>200を実現するのに役に立つ。完成したコンポーネントの結果として生じるサイズは、約20mm×5mm×2mmであった。これは、35mm×12mm×5mm程度のこのような用途に用いる一般的なセラミック一体鋳造ダイプレクサに匹敵する。このようなダイプレクサのための測定データを図21に示す。通過帯域内の挿入損失は、3dBより小さく、各帯域の減衰は、上述した仕様を満たすものである。
【0136】
[0136]
図22は、図19の高性能ダイプレクサのレイアウトの別の例示的な実施を示す。図22のレイアウトは、35のコンポーネントの機能性を埋め込み、衛星TVリンクにおけるダウンコンバートされた周波数のIF帯域のセパレーションに用いられる。このデバイスのパフォーマンスは、衛星TVが供給するTVユニットに対する鮮明度及び解像度を制御する。上記内部層を図22に符号1202及び1204で示す。コンポーネントの数は、図示したデバイス程度の高い性能を必要としないデバイスの場合には、大幅に低減することができる。
【0137】
[0137]
上述した特定の実施形態は、衛星TVのIF段のためのものであるが、他の実施形態は、小型フロントエンドダイプレクサモジュール(front−end diplexer modules;FEM)を含んでもよく、モジュールは、狭い通過帯域を有し、かつ帯域外の鋭い除波及び二次及び三次高調波の適当な減衰を有する。また、フロントエンドダイプレクサモジュールは、低挿入損失を有すると共に、サイズが小さく、電力増幅器モジュール上に実装する必要がある場合には高さも小さい。この場合、直列コイルを用いて異なる層に積層したインダクタは、プロセス変動を示す可能性があるため、多数の層を用いることは不可能である。しかし、この場合、図17Bの積層体は、さらなるサイズ縮小に対して理想的であり、全てのキャパシタ、特に、インダクタと直列のキャパシタは、LCPからなる1つの層内に実装することができ、全てのインダクタは、互いに積層することができる。ダイプレクサ及びマルチプレクサに用いられ、かつ独立型コンポーネントとして使用されるであろう高性能の帯域通過及び帯域消去フィルタは、同様の設計方法を用いて実装することもできる。このことは、インダクタ層上の線幅(lw)及び間隔(ls)のより厳格な制御を得ると共に、キャパシタンスを制御する他のLCP層上の誘電体の厚さを制御するためのプロセスパラメータの操作を可能にする。
【0138】
[0138]
より複雑でないダイプレクサ及びマルチプレクサは、携帯電話、GPS及びWLAN等のより狭帯域用途に用いられる。デバイスの数は、図6に示すものと比較して、大幅に減り、より小さなサイズで、上述した帯域通過フィルタについて説明したのと同種のトポロジー及び積層体の使用を可能にする。
【0139】
[0139]
802.11a/b/g用途のコンパクトなダイプレクサの実施例は、各帯域阻止を20dB以上減衰させ、12dB以下の共通ポート反射減衰量を示すローパス/ハイパスダイプレクサからなる。このデバイスは、これまでのダイプレクサと同じ数の層及び2.2mm×1.5mm×0.75mmの寸法を用いて設計される。この機能を実施するのに用いられる回路素子を図23に示す。図23に示すこのダイプレクサのレイアウトの場合の全波応答を図24に示す。2400〜2500MHzを通過させるローパスフィルタは、二次高調波(4800〜5000MHz)を30dBだけ減衰させ、5150〜5900MHz帯を20dBだけ減衰させる2つの共振回路を用いる。共振回路のみを用いるハイパスフィルタは、2400〜2500MHz帯を20dB以上減衰させる。両帯域における挿入損失は、1dBより小さい。
【0140】
[0140]
同じ802.11a/b/g用途のより積極的なダイプレクサも、ローパス/帯域通過ダイプレクサデバイスを実装するより多くのコンポーネントを用いて実施されている。この場合のダイプレクサは、3.5×2.2×0.75mmのデバイスサイズに13の埋め込みコンポーネントを用いる。このダイプレクサのレイアウトの場合の応答を図25A〜図25Cに示す。図25Aは、より高帯域(4900〜5900GHz)の帯域通過応答及び共通ポートの反射減衰量を示す。5150〜5900MHzを通過させる帯域通過部分は、2400〜2500MHzを30dBだけ減衰させ、その二次及び三次高調波を約30dB減衰させる。図25Bは、より低い帯域(2400〜2500GHz)のローパス応答を示す。2400〜2500MHzを通過させるローパス部分は、その二次及び三次高調波をそれぞれ、40dB及び30dB減衰させ、5150〜5900MHz帯を30dBだけ減衰させる。図25Cは、当該2400〜2500GHz及び4900〜5900GHzの2つの帯域間のアイソレーションを示す。両帯域における挿入損失は、−25℃〜85℃で1.5dBより大きい。
【0141】
[0141]
高K層の使用は、コンパクトなダイプレクサにより適している。高K層は、典型的には、この場合、ダイプレクサ回路の挿入損失に多大な影響を及ぼさないため、キャパシタ及びインダクタ及び伝送線路共振器に用いることができる。ダイプレクサは、仕様を大幅に緩められる。
【0142】
[0142]
マルチプレクサは、1つ以上の帯域に対応するために、直列で共通のポートに接続されたローパスフィルタ、ハイパスフィルタ及びいくつかの帯域通過フィルタを備える。マルチプレクサの使用のための実施例は、(携帯電話が始まる)800MHzから(WLANが終わる)6GHzまでの信号を捕えることができるアンテナと直列のトリプレクサを用いることにより、全てのセルラ帯域、WLAN、GPS及びブルートゥース帯域を同時に使用することができる真のグローバルラジオのためのものになるであろう。このようなトリプレクサは、互いからの干渉を伴わずに、各受信機のために分割される全ての用途のための情報を含む1つの信号を可能にする。クワッドプレクサ及びヘプタプレクサは、WiMAX等の追加規格が必要な場合に実行可能であり、UWBは、ユビキタス無線コンピューティングにとって重要になる。帯域通過フィルタにおいて可能な共振器型素子及び結合素子に関する上記の議論は、帯域間の所要のアイソレーションを実現するこれらのダイプレクサ及びマルチプレクサにも当てはまる。
【0143】
[0143]
バラン・デザイン
無線周波(RF)バランは、一般に、アンテナから伝送線路を分離するのに用いられる。平衡(balanced)及び不平衡(unbalanced)という用語の発音の短縮であるバラン(balun)は、その機能が、不平衡な供給を平衡回路に接続することである単純な変換器である。都合のよいことに、バランまたは位相整合回路は、所要の位相情報を有する2つの回路間の異なるインピーダンスを整合させることもできる。カプラは、必要であるが等しくない量のエネルギを複数のポートに供給すると共に、結合されたポートのそれぞれからの良好なアイソレーションを維持する。
【0144】
[0144]
バランは、特に、集積差動低雑音増幅器(LNA)を一番最初の能動コンポーネントとして含む、RF受信機のフロントエンドにおいて、重要なコンポーネントになる可能性がある。バランは、上記ダイプレクサ及びアンテナの方へ進む帯域通過フィルタからのシングルエンド信号を、LNAのための平衡差動信号に変換するのに用いられる。内蔵バラン及び変換器は、貴重な設置面積を占め、不十分なQによるパフォーマンスの点で限定されるため、低損失、及び良好な位相と振幅のバランスを備えた外部の小型バランが非常に重要になる。
【0145】
[0145]
図26に示すバラン等の格子型バランは、802.11b/g、ブルートゥース、携帯電話及びGPS等の狭帯域用途にとって理想的であり、この場合、作動周波数は、2.45GH±50MHzである。作動周波数が5.4GHz±500MHzであるか、またはUWB(ultra wideband)の場合よりも広い802.11aやUWB等のより広い帯域幅用途の場合には、図27に示す回路図が用いられている。インピーダンス及び伝送零点及び電力配分の制御のために、各アームにより多くの素子を付加することができる。図26及び図27は、ローパス型及びハイパス型バランを示し、典型的には、3dB周波数が、帯域の中心周波数として設計されている。しかし、回路は、位相不平衡や帯域選択性を実現できる帯域通過及び帯域阻止型回路に変換することができる。
【0146】
[0146]
図26及び図27の回路の集中型素子は、5つの金属層を用いて設計され、金属層は、上部及び底部の接地面を含む。完成したコンポーネントの結果として生じるサイズは、約2mm×1mm×1.5mmであった。これは、10以上の層を用いて同じサイズ及びパフォーマンスを実現するLTCC型バランに匹敵する。
【0147】
[0147]
図28及び図29は、それぞれ、2.4GHzバラン及び5.4GHzバランの場合のデータを示す。図29における応答は、図26のバランの実施例であり、図29における応答は、図27のバランの実施例である。狭帯域バラン(図26)の場合のデータは、2.45GHz±50MHzにおける±0.75dBの最悪のケースの振幅不均衡及び±2度の対応する位相不平衡を示す。広帯域バラン(図27)の場合のデータは、5.4GHz±500MHzにおける±0.75dBの最悪のケースの振幅不均衡及び±2度の対応する位相不平衡を示す。
【0148】
[0148]
図30は、図27の回路図を実施する802.11a型バランの三次元の図及び層を示す。バランは、6つの積層を用い、図17Aに示すものと一致する。具体的には、1ミルのLCPが、1ミルのLCPの両面に4ミルのRogers4450及びRogers4350を積層した状態で用いられている。
【0149】
[0149]
高K層の使用は、コンパクトなバランにより適している。高K層は、この場合、ダイプレクサ回路の挿入損失に多大な影響を及ぼさないため、典型的には、キャパシタ及びインダクタ及び伝送線路に用いることができる。損失は別にして、デザインは、プロセス変動を許容する必要がある。バラン及び狭帯域ダイプレクサは、仕様がかなり緩い。図17Eに示す積層体は、LCPの必要性が、デバイスの中心からなくなった場合に、適切になる。高Kは、全ての受動素子の集積にもっぱら使用することができる。ラミネートまたはLCPは、外側層に用いることができる。
【0150】
[0150]
コンポーネントに対するQの評価
図14A〜図14D、図19、図23、図26及び図27における理想的なコンポーネントを有する回路のプロトタイプは、個々のコンポーネントに必要なQを評価する回路シミュレーションツールでシミュレートすることができる。Qが一旦、評価されると、上述したのと同様のトポロジーを、独立型コンポーネントのデザインのためのガイドラインとして用いることができる。1nH〜10nHのインダクタは、ストリップライン、CPW、マイクロストリップ、または、使用するトポロジー及び構造に基づく30〜200のQを有する上記の組合せに埋め込むことができる。埋め込まれた平行プレートキャパシタまたはインターディジタルキャパシタに対して、低損失(εr=2.9、10GHz以下でtanδ=0.002、及び100GHz以下でtanδ=0.003)の1ミル/2ミル厚のLCPを使用することは、キャパシタンス密度が2pF/mm2程度で、2GHz以上の周波数の場合に、0.1pF〜5pFのキャパシタンスに対して、無負荷時のQ>200を実現するのに役に立つ。
【0151】
[0151]
本発明の態様によれば、キャパシタンスを実現するのに用いられる誘電体は、実質的には、積層体または薄膜状の液晶ポリマー(LCP)またはポリフェニルエーテル(polyphenyl ether;PPE)等の低コストで高パフォーマンスの有機体である。有機積層体の誘電定数、損失及び厚さは、そのような用途に必要なキャパシタンスの範囲、密度を実現するのに不可欠なものである。例えば、誘電定数は、約2〜100に、損失は、約0.01以下に、厚さは、約10ミクロン〜1000ミクロンにするべきである。本発明は、薄い(例えば、10〜100μm以下の)有機誘電体を挟み込むことによって形成されたキャパシタンスの範囲を備える。使用可能なキャパシタンス範囲は、ピコファラッドの100sから単位フェムトファラッドである。
【0152】
[0152]
本発明の態様は、接地された/分路された構成要素、高Q素子、及び完全にシールドされたコンポーネントを付加しやすくするコプレーナ導波路(CPW)型のマイクロストリップ及びストリップライントポロジーのハイブリッドをさらに備える。CPWトポロジーの使用は、電流濃度の領域から沈む過剰な電流のための追加的な経路を可能にし、それにより、デバイスの磁気的及び電気的な結合を低減する。また、CPWトポロジーは、信号伝達素子に近接しての電圧の参照を可能にし、これは、フィルタや上述した他の受動回路に必要な数よりも多くのコンポーネントを必要とするダイプレクサ、デュプレクサ等のより大きなコンポーネントを可能にする。
【0153】
[0153]
本発明の態様によれば、本発明による受動信号配分及び操作コンポーネント等の埋め込みまたは集積回路要素を有する全ての有機基板は、どちらも有機技術を用いるため、多層基板に集積することができる。通常、基板が、典型的には、SMDまたはBGA/CSP構成で基板上に実装されるそのようなデバイスのキャリヤとして使用される。しかし、必要に応じて、有機材料を用いた本発明によるコンポーネントを、多層基板上に実装可能にする独立型SMDまたはBGA/CSP形態で構成することができる。
【0154】
[0154]
コンポーネントのデザインは、独立型形態の、または、集積デバイスとしての、上記デバイスの最終的なパッケージングは、干渉や放射からのシールドを可能にするために、1つ以上のより厚い有機コアの1つ以上の面を、金属で挟み込むことによって行われる。
【0155】
[0155]
本発明によれば、適当な低コストで高パフォーマンスの有機物(例えば、LCPやPPE)を用いた多層コンポーネントは、いくつかのコンポーネントの集積だけではなく、小型化にも用いることができる。例えば、ラミネート基板の両面に2つの金属層を用いて、両面をシールドした、本発明に従って構成した二極フィルタは、λ/40と同程度である小さな設置面積を有し、ただし、λは、特定の周波数における電磁波の波長である。このようなサイズの縮小は、fが典型的には、バラン、カプラ、フィルタの中心周波数、または、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ及びマルチプレクサの3dB伝送点である場合に、全ての受動信号配分デバイスに有効である。9”×12”、12”×12”、18”×12”、20”×24”、40”×48”及び同様の大面積基板に対して公知の処理技術を用いると、コンポーネント間の間隔を含めて、およそ数千のそのようなコンポーネントを製造することが可能であり、このことは、そのコストパフォーマンス及びコスト低減を明らかにしている。基板、コンポーネント及びコンポーネント間に用いられる間隔及びデザインルールは、ダイシング、封止、ワイヤ接合性、フリップチップ等のダイレクトチップアタッチのための工具を含み、また最終的には、RF検査容易性のためのパッド及び開口も含む。本発明によるコンポーネントまたはコンポーネントの組合せは、それぞれセラミック、成型キャビティ、LTCCコンポーネントと比較したCPW、マイクロストリップ、ストリップライン型トポロジーのため、最小限の2つの金属層、3つまたは4つの金属層を必要とする。従って、性能及びサイズの観点からの多数のレベルのパッケージングに対する必要性を排除し、通信デバイスに必要な最終的なまたは単一のPCBとしてこの特定の解決策を最終的に有することが可能になる。このことはまた、セラミックフィルタまたは成型キャビティフィルタと比較して、設計時間及び処理時間を低減する。
【0156】
[0156]
マルチコンポーネントデザイン
上記フィルタ、ダイプレクサ、マルチプレクサ及びバランを別々に説明してきたが、当業者は、本発明による他の実施形態が、フィルタ、ダイプレクサ、マルチプレクサ及びバランのうちの1つ以上を含むことができることを認識するであろう。例えば、本発明に従って製造したデバイスは、少なくとも1つのフィルタ、少なくとも1つのダイプレクサ、および少なくとも1つのバランを含むことができる。同じデバイスにフィルタ、ダイプレクサ、マルチプレクサ及びバランまたは他のコンポーネントを含むと共に、デバイスのサイズを小さく保つために、本発明の実施形態は、特定の層に高パフォーマンス及び低パフォーマンスのコンポーネントを配置してもよく、さらに、高K誘電体粒子をデバイスのある層内に組み込んでもよい。
【0157】
[0157]
図32は、図31に示す機能説明を実現するためのいくつかのコンポーネントの集積化を示す。これは、デュアルバンドWLAN用途に必要な全てのコンポーネントを集積する。図31は、2つの共通ポートである、RXアンテナ及びTXアンテナを示し、それらは、それぞれ受信アンテナ及び送信アンテナに接続されている端子を示す。2.5GHz RX、2.5GHz TX、5GHz RX、5GHz TXとして特定されているポートは、それぞれ、2.5GHz低雑音増幅器、2.5GHz電力増幅器、5GHz低雑音増幅器及び5GHz電力増幅器に接続するポートを示す。図32は、この機能を実施するのに用いられるデザインの三次元の図であり、デザインは、1つの2400MHz帯域通過フィルタと、2つの2400MHzローパスフィルタと、2種類の5500MHz帯域通過フィルタとを集積する。
【0158】
[0158]
図32のこのデザインは、全ての機能を7×3mmのサイズに集積する。サイズは、必要なパフォーマンス量、及びポート間及びアンテナ間で必要なアイソレーションによって決まる。図示の積層体は、1ミルのLCPのいずれかの面に4ミルのプリプレグ及びラミネートを有する、図17Aに示す積層体を用いる。非アンテナポートにおける回路が全て平衡を保っている場合には、さらにバランを付加することができる。
【0159】
[0159]
さらなるサイズ縮小の場合、この集積化されたデバイスは、ダイプレクサ、バラン及び帯域通過フィルタを含むため、高kとLCPの組合せを用いる積層体が最も適している。
【0160】
[0160]
図17A〜図17Eに示す積層体は、上述したコンポーネント、および2004年1月1日に公開された、「三次元全有機相互接続構造を製造する方法(“Methods for Fabricating Three−Dimensional All Organic Interconnect Structures”)」というタイトルの米国特許公開第20040000425A1号のコンポーネントの集積化を可能にし、フリップチップ、ダイレクトチップアタッチまたはワイヤボンディング技術を用いたICの実装を可能にする。図17Fに示す積層体は、IC、IPD及び他のSMT(surface mount)デバイスを、上述した技術を用いて製造された基板またはボードの上面に実装できるようにするまた別の方法である。図17Eに示すRCF(resin coated foil)は、ライン及び間隔及び微小ビアに対して同じ密度を可能にするが、高K及びLCPと比較して低コストである。
【0161】
[0161]
本願明細書に記載した本発明に関する多くの変更例及び他の実施形態が、上記の説明及び関連する図面に提示された教示の利益を有する、本発明が属する当業界の熟練者に思い浮かぶであろう。従って、本発明を、開示した特定の実施形態に限定すべきでないこと、また、変更例及び他の実施形態が、添付クレームの範囲内に含まれるように意図されていることを理解すべきである。特定の用語を本願明細書で用いたが、それらは、単に一般的かつ説明的な意味で用いられ、また、限定のために用いられているものではない。
【技術分野】
【0001】
[0001]
関連出願の相互参照
この出願は、2004年2月23日に出願された「マルチバンド用途の液晶性ポリマーベースのR/F無線コンポーネント(“Liquid Crystalline Polymer−Based R/F Wireless Components for Multi−band Applications”)」というタイトルの米国特許仮出願第60/546,998号の利益を請求する。また、この出願は、2003年3月28日に出願された「多層有機積層体を用いて形成した集積受動デバイス(“Integrated Passive Devices Fabricated Utilizing Multi−Layer,Organic Laminates”)というタイトルの米国特許出願第10/402,313号の一部継続出願であり、2003年3月28日に出願された「3次元オール有機相互接続構造を形成する方法(“Methods for Fabricating Three−Dimensional All Organic Interconnect Structures”)」というタイトルの米国特許出願第10/402,315号及び2003年3月28日に出願された「独立型有機ベースの受動デバイス(“Stand−Alone Organic−Based Passive Devices”)」というタイトルの米国特許出願第10/405,024号に関連する。上記出願の全てを本願明細書に援用する。
【0002】
背景技術
I.技術分野
[0002]
本発明は、一般に、有機積層体を用いて形成された集積受動デバイスに関する。
【0003】
II.関連技術の説明
[0003]
近年、音声通信は、無線周波数数(RF)データの転送のための無数の目的のうちの単に一つになってきている。増えつつある帯域、サイズの縮小、インテグレーション、およびデザイン及び製造技術の改良は、より多くの機能性を、ハンドヘルドコンピュータ、ゲーム装置、放送機器、GPS、衛星TV、ラストマイルアクセス及びレーダー装置等のコンピュータデバイスに詰め込むことを可能にした。市場が、(例えば、クワッドバンドGSM、WCDMA、TCDMAを用いた)全世界で広いサービスエリアに対して呼が落ちず、また、放送及び衛星機器からエンターテインメントをリアルタイムで受信し、測位システムを用いてナビゲートし、インターネットやプリンタ及びスキャナ等のローカルクライアントに途切れなく接続することができる携帯電話を要求することが現実になりつつある。この状況において、単一のハンドヘルドコンピュータ、PDAまたは、ラップトップ等のクライアントは、以下の統合された規格(または、それらに類似の規格)、すなわち、IEEE 802.11 a/b/g WLAN(無線ローカルエリアネットワーク)、LMDS/MMDS(ローカル・マルチポイント配信サービス)、衛星/ディジタルTV(ディジタル放送サービス)、UWB(超広帯域)、GPS(全地球測位システム)セルラー及びブルートゥースを有するであろう。
【0004】
[0004]
このようなレベルの性能、演算及び接続性を実現するためのイニシアチヴの一つは、インダクタ、キャパシタ及び抵抗器等の受動デバイスのインテグレーションであった。受動デバイスは、今日の携帯電話で使用される全てのコンポーネントのうちの75〜85%を占める。相対的に、コンポーネントのわずか15〜25%が、能動デバイスである。インダクタ、キャパシタ及び伝送線路等の受動デバイスは、マルチバンドRFシステムに用いられる、フィルタ、ダイプレクサ、マルチプレクサ、デュプレクサ、バラン及びカプラを構成するために組み合わされる。従って、それらのデバイスのサイズは、それらの多機能デバイスの実行可能性にとって非常に重要である。
【0005】
[0005]
現在、低温焼成セラミック(LTCC)、多層セラミック(MLC)、セラミック一体鋳造技術、弾性表面波(SAW)及び圧電薄膜共振器(FBAR)は、フロントエンドRF受動帯域フィルタ、デュプレクサ、マルチプレクサ、カプラ及びバラン等の表面実装コンポーネントの実装のための一般的な技術である。LTCCは、広帯域の周波数に対する動作に対して最適化することができるインダクタ及びキャパシタ等の小型の集約したコンポーネントを使用するため、広く用いられているセラミック技術であり、一方、一体鋳造、SAW、FBAR及びMLCコンポーネントは、異なる周波数に対して異なる構成要素を使用し、また、異なる機能に必要なマルチバンド用途のデバイスのインテグレーションを制限する。加えて、LTCCは、20層を超えて一体化する能力によって、インテグレーテッドマルチバンド、マルチ規格用途のためのいくつかの集約素子フィルタ、バラン、カプラ、マルチプレクサ、整合回路及びダイプレクサを組合わせる、マルチバンド用途のフロントエンドモジュールのインテグレーションのための好ましいプラットフォームになった。
【0006】
[0006]
LTCCフロントエンドモジュールにとって、各層を接続する微小ビアを有する10〜15の金属層を備えることは一般的であり、多くの場合、帯域通過フィルタのより厳しい要求を満たすように多層セラミック層上に実装されたSAW及びFBARを含む。必要な密度を可能にする多数の層に対する必要性は、より多くの設計時間及び高い金型費、収縮の問題及び性能の問題に形を変える。また、密度の増加は遅くなってきており、75コンポーネント/cm2より先に達していない。現在の密度要求を満たすために、ディスクリートコンポーネントが、LTCCモジュールの上面にディスクリートコンポーネントとして実装されている。所望の密度を実現するディスクリート素子、または薄膜ベースのデバイスを使用することに対する必要性を除いて、そのようなモジュールは、プリント回路基板(PCB)上に実装する必要がある。さらに、LTCCは、一般に、6×6平方インチ以上のパネルサイズで製造することができないため、高コストになりがちである。また、LTCCは、一般に、プロセス許容範囲及び比較的低い誘電損(例えば、1GHzでtanδ=0.005〜0.007)により、比較的低い性能を有する。
【0007】
[0007]
従って、当業界には、マルチバンド、マルチ規格用途の、比較的小さい設置面積を有する高周波用の低損失で安価なフィルタ、バラン及びダイプレクサに対する満たされない要求がある。
【0008】
発明の概要
[0008]
本発明の実施形態によれば、無線用途の信号処理モジュールは、第1の面と、第1の面と反対側の第2の面とを有する液晶性ポリマー(LCP)と、LCP層の第1の面上の第1のパターン化した金属層及びLCP層の第2の面上の第2の金属パターン化金属層であって、第1及び第2の金属層が、第1及び第2の金属層が互いに相互に作用して、第1の共振器及び第2の共振器を形成するように一体化されたコンポーネントを形成するようにパターン化されている第1及び第2の金属層と、LCP層と反対側の第1の金属層上の第1のプリプレグ層と、LCP層と反対側の第2の金属層上の第2のプリプレグ層と、第1の金属層と反対側の第1のプリプレグ層上の第1のラミネート層と、第2の金属層と反対側の第2のプリプレグ層上の第2のラミネート層とを含む。
【0009】
[0009]
本発明の態様によれば、上記信号処理モジュールの上記第1の共振器は、上記第1のパターン化した金属層内に形成された第1のインダクタと、上記第2のパターン化した金属層内に形成された第2のインダクタとを含み、第1のインダクタは、第1の微小ビアによって第2のインダクタに接続されている。本発明の別の態様によれば、第1の共振器は、第2の共振器に磁気結合されている。本発明の他の態様によれば、信号処理モジュールは、第1及び第2の金属層内に形成され、かつ第1の共振器を第2の共振器に電気的に接続する第3の共振器も含み、第3の共振器は、阻止帯域における主要な減衰ゼロを可能にする。本発明の別の態様によれば、第1及び第2の共振器は、伝送線路共振器を含む。本発明の他の態様によれば、第1及び第2の共振器は、コプレーナ導波路、ストリップライン及びマイクロストリップトポロジーのうちの一つ以上を含む。本発明の他の態様によれば、信号処理モジュールは、上記第1のラミネート層の第1の面上にあって、第1のキャパシタプレートを形成するようにパターン化された第3の金属層と、第1の面と反対側の第1のラミネート層の第2の面上にあって、第2のキャパシタプレートを形成するようにパターン化された第4の金属層も含み、第1のキャパシタプレート及び第2のキャパシタプレートは、平行なプレートキャパシタを形成する。本発明の別の態様によれば、信号処理モジュールは、第1のプリプレグ層と反対側の第1のラミネート層上の第1のシールド層と、第2のプリプレグ層と反対側の第2のラミネート層上の第2のシールド層も含む。本発明のまた別の態様によれば、信号処理モジュールの一体化されたコンポーネントは、キャパシタ及びインダクタのうちの少なくとも一方を含む。
【0010】
[0010]
本発明の別の実施形態によれば、マルチバンド無線用途のダイプレクサは、第1の面と、第1の面と反対側の第2の面とを有する液晶性ポリマー(LCP)層と、LCP層の第1の面上の第1のパターン化した金属層、及びLCP層の第2の面上の第2の金属パターン金属層であって、第1及び第2の金属層が、第1及び第2の金属層が互いに相互に作用して、第1のフィルタと、共通ポートによって接続された第2のフィルタとを形成するように一体化されたコンポーネントを形成するようにパターン化されている第1及び第2の金属層と、LCP層と反対側の第1の金属層上の第1のプリプレグ層と、LCP層と反対側の第2の金属層上の第2のプリプレグ層と、第1の金属層と反対側の第1のプリプレグ層上の第1のラミネート層と、第2の金属層と反対側の第2のプリプレグ層上の第2のラミネート層とを含む。
【0011】
[0011]
本発明の態様によれば、上記ダイプレクサの上記第1のフィルタは、上記第1のパターン化された金属層内に形成された第1のインダクタと、上記第2の金属層内に形成された第2のインダクタとを含み、第1のインダクタは、第1の微小ビアによって第2のインダクタに接続されている。本発明の別の態様によれば、ダイプレクサの第1及び第2の金属層は、コプレーナ導波路、ストリップライン及びマイクロストリップトポロジーのうちの一つ以上を含む。本発明の他の態様によれば、ダイプレクサは、第1のラミネート層の第1の面上にあって、第1のキャパシタプレートを形成するようにパターン化された第3の金属層と、第1の面と反対側の第1のラミネート層の第2の面上にあって、第2のキャパシタプレートを形成するようにパターン化された第4の金属層も含み、第1のキャパシタプレート及び第2のキャパシタプレートは、平行なキャパシタプレートを形成する。本発明の別の態様によれば、ダイプレクサは、第1のプリプレグ層と反対側の第1のラミネート層上の第1のシールド層と、第2のプリプレグ層と反対側の第2のラミネート層上の第2のシールド層も含む。本発明の他の態様によれば、ダイプレクサの一体化されたコンポーネントは、キャパシタ及びインダクタの少なくとも一方を含む。
【0012】
[0012]
本発明の別の実施形態によれば、無線用途のバランは、第1の面と、第1の面の反対側の第2の面とを有する高K有機層と、上記LCP層の第1の面上の第1のパターン化された金属層、及びLCP層の第2の面上の第2のパターン化された金属層であって、第1及び第2の金属層が、第1及び第2の金属層が互いに相互に作用して、第1の受動デバイス及び第2の受動デバイスを形成するように、一体化されたコンポーネントを形成するようにパターン化されている第1及び第2の金属層と、LCP層と反対側の第1の金属層上の第1のプリプレグ層と、LCP層と反対側の第2の金属層上の第2のプリプレグ層と、第1の金属層と反対側の第1のプリプレグ層上の第1の外側有機層と、第2の金属層と反対側の第2のプリプレグ層上の第2の外側有機層とを含む。
【0013】
[0013]
本発明の態様によれば、上記バランの上記第1の外側有機層は、ラミネート層、LCP層または高K有機層のうちの一つを含む。本発明の別の態様によれば、バランの上記第1の金属層は、第1のキャパシタを形成するようにパターン化されており、上記第2の金属層は、第2のキャパシタを形成するようにパターン化されており、さらに、第3のキャパシタプレートのためにパターン化された第1の外側有機層上の第3の金属層を含み、第1、第2及び第3のキャパシタプレートはキャパシタを形成する。本発明の他の態様によれば、バランの一体化されたコンポーネントは、キャパシタ及びインダクタの少なくとも一方を含む。本発明のまた別の態様によれば、バランは、上記第1のプリプレグ層と反対側の第1の外側有機層上の第1のシールド層と、第2のプリプレグ層と反対側の第2の外側有機層上の第2のシールド層とを含む。
【0014】
[0014]
本発明のまた別の実施形態によれば、マルチバンド無線用途の信号処理モジュールは、第1の面と、第1の面の反対側の第2の面とを有する第1の液晶性ポリマー(LCP)層と、第1のLCP層の第1の面上の第1のパターン化された金属層、及び第1のLCP層の第2の面上の第2のパターン化された金属層であって、第1及び第2の金属層が、第1及び第2の金属層が互いに相互に作用して、少なくとも、第1のフィルタと、共通ポートによって接続された第2のフィルタとを形成するように一体化されたコンポーネントを形成するようにパターン化されている第1及び第2の金属層と、第1の面と、第1の面の反対側の第2の面とを有する第2のLCP層と、第2のLCP層の第1の面上の第3のパターン化された金属層、及び第2のLCP層の第2の面上の第4のパターン化された金属層であって、第3及び第4の金属層が、第3及び第4の金属層が互いに相互に作用して、少なくとも、第1のフィルタと、共通ポートによって接続された第2のフィルタとを形成するように、一体化されたコンポーネントを形成するようにパターン化されている第3及び第4の金属層と、第1のLCP層と第2のLCP層との間に配置された第1のプリプレグ層と、第1のLCP層と反対側の第2の金属層上の第2のプリプレグ層と、第2のLCP層と反対側の第3の金属層上の第3のプリプレグ層と、第2の金属層と反対側の第2のプリプレグ層上の第1の外側有機層と、第3の金属層と反対側の第3のプリプレグ層上の第2の外側有機層とを含む。
【0015】
[0015]
本発明の態様によれば、上記モジュールは、上記第2のプリプレグ層と反対側の上記第1の外側有機層上の第1のシールド層と、上記第3のプリプレグ層と反対側の上記第2の外側有機層上の第2のシールド層も含む。本発明の別の態様によれば、モジュールの第1の外側有機層は、ラミネート層、LCP層または高K有機層のうちの一つを含む。本発明の他の態様によれば、モジュールは、第2のプリプレグ層と反対側の第1の外側有機層上の第1のRCF層と、第3のプリプレグ層と反対側の第2の外側有機層上の第2のRCF層も含む。
【0016】
[0016]
本発明の他のシステム、方法、特徴及び効果は、当業者には、以下の図面及び詳細な説明を考察すれば、明らかになるであろう。全てのこのような追加的なシステム、方法、特徴及び効果が、この説明の範囲内に含まれ、本発明の範囲内にあり、および添付クレームによって保護されることが意図されている。
【図面の簡単な説明】
【0017】
[0017]
本発明をこのように概略的に説明したが、次に、縮尺通りである必要はない添付図面に関して説明する。
【0018】
[0018]
【図1A】図2、図3及び図4に示す誘電体フィルタの動作を説明するための第1の等価回路図である。
【0019】
[0019]
【図1B】伝送線路またはインダクタ共振器素子を用いた図1Aの誘電体フィルタの動作を説明するための第2の等価回路図である。
【0020】
[0020]
【図2A】本発明の実施形態による第1の有機誘電体フィルタの図を示す。
【図2B】本発明の実施形態による第1の有機誘電体フィルタの図を示す。
【図2C】本発明の実施形態による第1の有機誘電体フィルタの図を示す。
【0021】
[0021]
【図3A】本発明の実施形態による第2の有機誘電体フィルタの図を示す。
【図3B】本発明の実施形態による第2の有機誘電体フィルタの図を示す。
【図3C】本発明の実施形態による第2の有機誘電体フィルタの図を示す。
【0022】
[0022]
【図4A】本発明の実施形態による第3の有機誘電体フィルタの図を示す。
【図4B】本発明の実施形態による第3の有機誘電体フィルタの図を示す。
【0023】
[0023]
【図5】図2A〜図2Cの第1の有機誘電体フィルタ等の、本発明による有機誘電体フィルタの製造方法を示す。
【0024】
[0024]
【図6】図3A〜図3Cの有機誘電体フィルタ等の、本発明による有機誘電体フィルタの製造方法を示す。
【0025】
[0025]
【図7】本発明の実施形態による有機帯域通過フィルタの平面のX線である。
【0026】
[0026]
【図8】図7の有機帯域通過フィルタの側面斜視のX線である。
【0027】
[0027]
【図9】図7の有機帯域通過フィルタのハードウェア相関関係へのモデルのグラフである。
【0028】
[0028]
【図10】本発明の実施形態によるBGA型有機フィルタの平面写真である。
【0029】
[0029]
【図11】図10のBGA型有機フィルタの測定及びモデル化データのグラフである。
【0030】
[0030]
【図12】本発明の実施形態によるSMDキャパシタを含む有機誘電体フィルタの平面写真である。
【0031】
[0031]
【図13】図12の有機誘電体フィルタのハードウェア相関関係へのモデルのグラフである。
【0032】
[0032]
【図14A】本発明の実施形態による二極二次帯域通過フィルタの概略図である。
【0033】
[0033]
【図14B】図3Aの共振器アームの変形例を示す。
【図14C】図3Aの共振器アームの変形例を示す。
【図14D】図3Aの共振器アームの変形例を示す。
【0034】
[0034]
【図15】本発明の実施形態による2.4GHz帯域通過フィルタの3D図を示す。
【0035】
[0035]
【図16】本発明の実施形態による2.4GHz帯域通過フィルタの測定及びモデル化データを示す。
【0036】
[0036]
【図17A】本発明の実施形態による基板の変形例を示す。
【図17B】本発明の実施形態による基板の変形例を示す。
【図17C】本発明の実施形態による基板の変形例を示す。
【図17D】本発明の実施形態による基板の変形例を示す。
【図17E】本発明の実施形態による基板の変形例を示す。
【図17F】本発明の実施形態による基板の変形例を示す。
【0037】
[0037]
【図18】本発明の実施形態による、個々のコンポーネントにわずかな寄生を伴うタイプ2の帯域通過フィルタの3D図を示す。
【0038】
[0038]
【図19】本発明の実施形態によるダイプレクサの概略図である。
【0039】
[0039]
【図20】本発明の実施形態による第1のダイプレクサの3D図を示す。
【0040】
[0040]
【図21】本発明の実施形態によるダイプレクサの測定データを示す。
【0041】
[0041]
【図22】本発明の実施形態による第2のダイプレクサの3D図を示す。
【0042】
[0042]
【図23】本発明の実施形態によるコンパクトなダイプレクサの概略図である。
【0043】
[0043]
【図24】本発明の実施形態によるコンパクトなダイプレクサの測定データを示す。
【0044】
[0044]
【図25A】ローパス/帯域通過ダイプレクサの応答を示す。
【図25B】ローパス/帯域通過ダイプレクサの応答を示す。
【図25C】ローパス/帯域通過ダイプレクサの応答を示す。
【0045】
[0045]
【図26】本発明の実施形態による格子型バランの概略図である。
【0046】
[0046]
【図27】本発明の実施形態による第2のバランの概略図である。
【0047】
[0047]
【図28】本発明の実施形態による802.11b/g型バランの応答を示す。
【0048】
[0048]
【図29】本発明の実施形態による802.11a型バランの応答を示す。
【0049】
[0049]
【図30】本発明の実施形態による802.11a型バランの3D図を示す。
【0050】
[0050]
【図31】本発明の実施形態による、多数の集積受動デバイスを有する集積デバイスを示す。
【0051】
[0051]
【図32】本発明の実施形態による、多数の集積受動デバイスを有する集積デバイスの3D図を示す。
【0052】
詳細な説明
[0052]
以下、本発明を、本発明の実施形態の全てではないがいくつかが示されている添付図面を参照してより完全に説明する。実際には、これらの発明は、多くの異なる形態で具体化することができ、本願明細書に記載された実施形態に限定するものと解釈すべきではなく、むしろ、それらの実施形態は、この開示が適用可能な法的必要条件を満たすように記載されている。同様の数字は、全体を通して同様の要素を指す。
【0053】
[0053]
本発明によるフィルタの動作を、図1Aの帯域通過フィルタ10を参照して以下に説明する。しかし、当業者には、本発明の教示が他の集積受動デバイスに容易に当てはまることが正しく理解されるであろう。従って、本発明の範囲は、帯域通過フィルタに限定されず、これらに限定するものではないが、ダイプレクサ、デュプレクサ、マルチプレクサ、バラン、パワーコンバイナ、帯域停止/帯域消去フィルタ及びパワーディバイダローパスフィルタ及びハイパスフィルタ等の他のデバイスを含む。
【0054】
[0054]
図を参照して、図1Aは、本発明による誘電体帯域通過フィルタ10の等価回路図である。図1Aにおいて、インダクタ12、14は、それぞれ、対応するキャパシタ16、18と協働して、それぞれ共振器20、22を構成する。インダクタ12、14は、図2〜図4を参照して以下に論じるストリップラインまたはCPW/ストリップラインあるいはCPW/マイクロストリップインダクタに相当する。キャパシタ16及び18は、それぞれ、インダクタ12及び14と同じ層上に形成された、または、ディスクリートのキャパシタによって形成されたキャパシタに相当する。キャパシタ24は、相互共振器カップリングのために形成されたキャパシタに相当する。図1Aにおいて、キャパシタ26及び28は、それぞれ、入力及び出力における所望のインピーダンスに対する整合を実現できる。また、Mは、インダクタ12、14間の磁気結合である。インダクタ12、14のインダクタンスは、共振器の等価インダクタンスコンポーネントを表すこともでき、キャパシタ16及び18のキャパシタンスは、共振器のキャパシタンスコンポーネントを表すことができる。図1Aに示す回路トポロジーは、二極フィルタの一実施形態を示すが、インダクタ12、14とキャパシタ24との間の相互インダクタンスによって追加的な極を実現することができる。また、共振器は、そのような応答を、ノードキャパシタ結合、ノードインダクタ結合、分路入力構造、入力構造または網キャパシタ結合等のトポロジーを用いた、一次、二次〜n次バターワースフィルタ、チェビシェフフィルタ、楕円フィルタ、ブリンクオフフィルタ、対称フィルタ、非対称フィルタ、ノッチ付加フィルタとしてエミュレートする伝達特性を実現する様々な構成でより多くのインダクタ及びキャパシタを付加することにより、所要の結合要素を用いて付加することができる。
【0055】
[0055]
フィルタの阻止帯域特性は、デュプレクサ設計における、送信経路と受信経路との間の分離を決める際の重要な要因である。阻止帯域除去は、上述したように共振器の数を増やすか、または、伝達零点を付加することにより、強化することができることがよく知られている。
【0056】
[0056]
図1Bは、伝送路またはインダクタ共振素子を用いた誘電体フィルタの代替の等価回路図10であり、インダクタ112は、所望の中心周波数で共振する。巻数、コンダクタの長さ、外径及び内径等の回路110の物理的パラメータは、所望の周波数でインダクタ112を共振させるように変更することができる。このことは、共振器のキャパシタの必要性を取り除くことにより、フィルタリング機能を実現するのに必要なコンポーネントの数を低減する。しかし、増加したインダクタンスが回路の損失を増加させることができても、不都合なことに、キャパシタンスを増加させるメタライゼーションの長さは増大する。インダクタ素子が大きくまたは高損失になりすぎた場合には、図1Aに示したような回路等の代替の回路デザインを用いることが好ましい。図1A及び図1Bの回路においては、コンポーネント間の結合を、磁気結合、電気的結合またはそれらの組合せによって達成できることに注意すべきである。
【0057】
[0057]
図1Aの等価回路図による誘電体フィルタの例示的な物理的レイアウトを図2〜図4に示す。図2〜図4の誘電体フィルタは、二極構造と、相互インダクタンスによって実現された追加的極と、図1Aに示す等価回路図によるキャパシタ24とを有する。
【0058】
[0058]
図2A〜図2Cを参照すると、本発明による図1Aの回路によって示されたフィルタの表面実装型デバイス(SMD)の実施形態が示されている。具体的には、有機帯域通過フィルタ200は、(限定するものではないが、LCPまたはPPE等の薄いラミネートとすることができる)有機誘電体層236上に互いに近接して形成された蛇行インダクタであり、好ましくは、(蛇行インダクタ212及び214を形成するラインが、同一平面上のアース、すなわち、内蔵シールド230に接続されている)短絡ハイブリッドCPWストリップライン、または、めっきされたスルーホール232および/または外部シールド電極234に接続されている同一平面上の内蔵シールド230及び追加的なアース248及び250の存在下のストリップラインのいずれかとして構成されているインダクタ212及び214を備える。
【0059】
[0059]
これらのインダクタは、互いに非常に近接しているため、図1AにおいてMで表されている、それらのフィルタ間の磁気結合は、フィルタの通過帯域幅を増加させて、そのパフォーマンスを低下させる可能性がある。しかし、2つの離れ離れの金属プレート(パターニング導電性層238を用いて形成された一方のプレートと、パターン化された導電性層240を用いて形成された他方のプレート)を用いて形成され、キャパシタプレート224a及び224bとして示されている(同一平面上の内蔵シールド230を有する、または、有しない)中間共振器平行プレート結合キャパシタ224が設けられている。キャパシタプレート224a、224bは、中間共振器結合キャパシタ電極の各プレートが、磁気結合の効果を補正するのを助け、かつ非常にコンパクトなフィルタを形成するのに役立つ共振器を分離するように接続される方法で、第1の有機誘電体層236を挟み込む。中心キャパシタンスは、指定された帯域幅を実現するために、フェムトファラッド程度に小さく、または、ピコファラッド程度に大きくすることができる。より小さなキャパシタンスは、帯域幅を小さくするのに役に立つ。また、相互インダクタンス等価回路と並列のキャパシタ224は、下方帯域または上方帯域における極を生ずる。
【0060】
[0060]
導電性層240によって形成された底部プレートは、ビアを位置決めして捉えるためのパッド246を有するビア244等の、有機誘電体層236内の1つ以上の微小ビアを用いて、インダクタ212に接続する。有機コア層252、254上にそれぞれ形成された第1及び第2のシールド電極248、250であって、コア層252及び254が、有機誘電体層236をその間に挟み込むように配置されているシールド電極。インダクタ212及びキャパシタ216によって形成された第1の共振器260と、インダクタ214及びキャパシタ218によって形成された第2の共振器262とは、平行プレートキャパシタ224によって互いに電気的に結合されており、それによって、中間共振器結合が、前記磁気結合及び電気的結合の組合せで実施される。
【0061】
[0061]
本発明による誘電体フィルタにおいては、上記インダクタは、必要なキャパシタンスを所望の長さで実現できず、インダクタ212、214は、キャパシタ224と同様に接続し、共振器ペア260、262を一緒に構成する、挟み込まれた誘電体と同じ第1の有機誘電体層236を用いて、それぞれキャパシタ216、218の接地された/分路された平行プレート216a、218aを分離することができる。
【0062】
[0062]
蛇行インダクタ212、214の一方によって得られる等価インダクタンスL、およびキャパシタ216、218の一方による等価キャパシタンスCは、以下の式(1)で定義される周波数Fo、すなわち、フィルタの中心周波数付近で共振する。
【数1】
【0063】
[0063]
キャパシタプレート216a及び218aは、有機誘電体層236の反対側面上に、対応する接地プレート217を有する。共通プレートを有することは、各キャパシタ216、218の寄生インダクタンス間の相互インダクタンスとして共通プレートを含むことにより、設計中に片付けるべきキャパシタ間の結合をもたらす。この結合は、追加的な極を実現するのに用いることができるが、結合が、合成段階中に、通過帯域の問題を生じる場合には、プレート217を別々のプレートに分割することにより、または、プレート217を、インダクタ212、214の側で内蔵シールド230に接続するパッド274上にいくつかのビアを追加することにより問題を低減することができ、それにより、過剰電流を減らすことが促進され、またそれにより、コンポーネント間の結合が低減される。
【0064】
[0064]
また、平行プレート/インターディジタルキャパシタ226及び228は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第1の及び続く共振器素子260、262のどちら側でも用いることができる。別法として、インダクタまたは伝送線路、あるいは、キャパシタ、インダクタ及び伝送線路の組合せを要望どおりに用いることができる。キャパシタ226、228を整合のために用いる場合、中心キャパシタンスは、所要の公称キャパシタンスの点から見てキャパシタ224のキャパシタンスであり、すなわち、キャパシタ226及びキャパシタ228によるキャパシタンスは、キャパシタ224に比例するということになる。
【0065】
[0065]
図2A〜図2Cに示す本発明の実施形態による誘電体フィルタは、少なくとも有機誘電体層252、236、254を備え、かつシールド電極248及び250に接続されている積層構造の異なる側面にそれぞれ形成された、少なくとも2つの外部シールド電極234を備えることができる。このことは、4つの角部上のめっきされたスルーホール232の使用が十分であるCPWトポロジーにおけるシールド目的に対しては、好ましい、または、好ましくない可能性がある。めっきされたスルーホール232を用いることは、外部シールド電極234のために必要な追加的な空間を節約することができ、また、関連する処理コストを節約することができる。しかし、ストリップライン及びマイクロストリップフィルタトポロジーにおいては、めっきされたスルーホール232及び外部シールド電極234は、それぞれの側面に沿ったいずれかの箇所で、短絡したインダクタ/共振器及びキャパシタのための接続部を一緒に形成する。別法として、第1の誘電体層の同じ面上に同一平面の内蔵シールド230を有するCPWトポロジーは、シールドを内部に形成し、また、共振器/インダクタ及びキャパシタに対する接地接続性を与える。しかし、一般的には、より雑音性の環境においては、外部接地電極を有することも好適である可能性がある。
【0066】
[0066]
誘電体フィルタ200は、一方の側面上の外部入力端子電極264と外部出力端子電極266との間に形成された(シールド電極248、250、スルーホール232または側部シールド電極234等の)少なくとも誘電体シート252、236、254及び外部接地電極を備える積層体の一方の側の面上に形成されている外部入力端子電極264と外部出力端子電極266も備える。
【0067】
[0067]
誘電体コア層252及び254上にそれぞれ形成されたシールド電極248及び250は、好ましくは、同じ形状からなり、また、入力端子電極264及び出力端子電極266の位置決め端子のための空間を残すようにパターン化される。本発明を説明するために、シールド電極248、250を、図2Aではなく、図2B及び図2Cに示す。
【0068】
[0068]
第1の有機誘電体層236は、PPE、N6000、エポキシベースのN4000−13、または、他の何らかの適当な低損失誘電体等の単一の側部銅LCPラミネート等を備えることができる。
【0069】
[0069]
保護層270、272は、構造を、酸化等の環境の影響から保護するために、および入力端子264及び出力端子266、及びめっきされたスルーホール232によって形成された接地パッドに流れるはんだのためのパターンを形成するために、それぞれ、誘電体コア層252、254に対向するシールド電極248、250上に形成されている。保護層270、272は、はんだマスクを備えてもよく、または、より高い公差を伴うより厳しい用途においては、プリプレグまたはLCP等の他の材料が好ましい場合がある。本発明を説明するために、保護層270、272を図2Cではなく、図2A及び図2Bに示す。
【0070】
[0070]
本発明による誘電体フィルタにおいては、図2A〜図2Cに示すように、ビア244を用いて、デバイス間の接続を形成するための初期工程は、LCP層(または、他の適切な有機誘電体)及び銅層を貫通して(用いる誘電体の厚さ程度に径が小さい)スルーホールを穿孔することによって行われる。次いで、LCP銅ラミネートの両面が、例えば、無電解または真空蒸着銅によって金属化される。次に、銅は、ラミネートの両面で電気めっきされて、有機誘電体層236上に金属化パターン238、240を形成する。そして、銅は、主要なフィルタコンポーネントを画成するようにプリント及びエッチングされる。
【0071】
[0071]
図2A〜図2Cに示す実施形態による誘電体フィルタにおいては、誘電体コア層252、254は、LCP、または、第1の基板よりも概して厚い適当な誘電体、及びアルミニウム、銅、モリブデン金属(高出力用途の場合)を、コンポーネントを封入する所定の厚さまでフィルタの両面に積層することができる。全ての金属は、好ましくは、電気めっきされ、エッチングされて、単一の入力及び出力のための空間を残すように、デバイスの上部及び底部にパターン化される。
【0072】
[0072]
図2A〜図2Cに示す実施形態による誘電体フィルタにおいては、側壁の接地シールド電極232、234は、必要に応じて、単一または多数の接続され穿孔されかつめっきされたスルーホールにより、または、切断装置を用いて製作した後、無電解で、またはスパッタシード銅を介してスルーホールに接続することができる。銅は、スルーホール内で及び表面で電気めっきすることができる。そして、銅は、SMD接続を形成するように、プリント及びエッチングすることができる。2つの層及びSMDデバイスのパッケージングのプロセスフローは、図5と共に詳細に説明する。
【0073】
[0073]
図3A〜図3Cを参照すると、本発明による有機帯域通過フィルタ300のBGA/CSPの実施形態が示されている。本質的に、図2A〜図2C及び図3A〜図3Cに示すフィルタにおける全ての内部構造は、パッケージングが異なること、およびそれによって、デバイスをパッケージする手段を除いて同様である。例えば、図3A〜図3Cにおいて、薄いラミネート(例えば、有機誘電体層336)は、2つの厚いコアの間ではパッケージされないが、一方の側で1つのコア層354によって、基板336の反対側で第1の保護層370によってパッケージされている。より厚いコア354の反対側は、シールド電極350を形成するように金属化されており、また、第2の保護層372は、シールド電極350を覆って配置されている。保護層は、はんだマスクを備えてもよく、または、より高い公差を伴うより厳しい用途においては、プリプレグまたはLCP等の他の材料であってもよい。
【0074】
[0074]
フィルタ300のこのパッケージングは、シールド電極350のみを有するマイクロストリップまたはCWP/マイクロストリップフィルタデバイスを提供する。スルーホールを用いてデバイスの入力/出力端子と接地端子を接続する代わりに、はんだボール380が用いられる。側壁接地シールド電極334は、内蔵シールド電極330及びシールド電極350を必要に応じてはんだボール380に接続するのに用いられる。
【0075】
[0075]
別法として、このことは、めっきされたスルーホールが設けられている場合には、このスルーホールによって行うことができる。上述したように、めっきされたスルーホール332及び側壁シールド電極334の両方を有することは、典型的には必要なことではなく、それらは一般に、互いの代替として用いることができる。本発明を説明するために、側壁の接地シールド電極334を図3A〜図3Cに示す。はんだボール382は、入力端子及び出力端子を帯域通過フィルタに接続する。はんだボール及びパッケージングは、図6と共に以下に説明する方法を用いて構成されている。(パッシベーション層マスク、はんだマスク、ボンドプライ(bondply)または低温熱硬化樹脂、熱硬化ポリマー、内部ラミネートへの材料化合物としても知られている)保護層370は、当該技術においてよく知られているように、はんだボールのための開口を形成するのに用いることができる。
【0076】
[0076]
図4A〜図4Bを参照すると、ディスクリートキャパシタ402と、金属製ケースまたは蓋404によって形成された外部シールドとを用いる、本発明によるフィルタデバイス400が示されている。本質的に、図2A〜図2C及び図3A〜図3Cにおける全ての内部構造は、パッケージングが図4A、図4Bの実施形態で異なること、およびそれによって、デバイスをパッケージする手段を除いて同様である。例えば、図4A〜図4Cにおいて、有機誘電体層436(例えば、薄いラミネート基板)は、2つの厚いコアの間にパッケージされていないが、一方の側に、1つのみのコア層454があり、シールド電極450は、コア層454の反対側に金属化されている。有機誘電体層436の他方側には、第2の接地基準を形成するのに用いられる、適切な高さを有する金属製蓋404がある。有機誘電体層436は、図2及び図3の実施形態に関して論じたように、少なくとも層436内の微小ビアによって電気的に接続されている、パターン化された導電性層438及び440によって、対向面に金属化されている。基板436の両面により厚いコアを用いることに代えて、この実施形態は、一方の側でコア層を用い、他方の側で、空気を誘電体として用いる。このことは、それ自体をストリップラインまたはCWP/ストリップラインデバイスにする。スルーホールは、コア金属のみを内部金属構造に接続するのに用いられ、一方、金属蓋404は、関連のある端子へのはんだ接続を用いて接続されている。金属蓋404は、上記入力端子及び出力端子に必要な開口を有することができる。実施形態が、ディスクリートキャパシタを用いることに限定されないことに注意することが重要である。図4A〜図4Bに示すキャパシタは、上述したように、必要に応じて、基板内に埋め込むこともできる。
【0077】
[0077]
以下は、本発明の様々な実施形態の実施例であり、各例示的な実施形態は、本発明の様々な態様を開示する。
【0078】
II.独立型フィルタを製造するための例示的方法
[0078]
次に、本発明の実施形態による表面実装デバイス(SMD)として構成された、図2A〜図2Cに示すフィルタ等のLCPベースのIPDを製造する例示的なプロセスを、主に図5を参照して説明する。最初に、ステップ1に示すように、好ましくは、被覆しなくてもよい、または、LCPの片面または両面に銅箔を被覆することができる強化または非強化LCPラミネートである、出発材料が選定される。代替材料は、PPE、PTFE合成物、炭化水素セラミック合成物、BT樹脂合成物(例えば、Speedboard C)及び熱硬化樹脂(例えば、日立MCL−LX−67F)等の他の低損失有機ラミネートを含む。次に、ステップ2に示すように、スルービアが、LCPまたは他のラミネート、及び銅からなる層を貫通して穿孔される。それらの微小ビアは、機械穿孔、レーザ穿孔または当業者に知られている他の適当な方法で穿孔することができる。
【0079】
[0079]
ステップ3及びステップ4は、上記スルービア及びラミネートのメタライゼーションを含む。被覆されないまたは銅被覆されたLCPまたは他のラミネートで始まる追加的な、半追加的な、または減ずべきプロセスにおいて、LCPまたは他のラミネートの両面及びビアは、無電解めっき、真空蒸着された銅、または、途切れない銅膜を形成する他の蒸着方法を用いてシードされる。上記デバイスのターゲット金属厚みを実現するために、電解めっきが行われて、単一のステップにおいて、ラミネートの両面及びビア内に銅が形成される。フィルタコンポーネントのための回路画成は、ステップ5に示すように、後にプリント及びエッチング工程が続いて、フィルタ回路構成を画成する銅のパネルまたはパターン電解めっきを伴う減法的、半追加的または完全追加的プロセスを用いて行うことができる。
【0080】
[0080]
次いで、製造されたデバイス回路は、LCPまたはステップ1に関して述べたような代替のラミネート材料、および/またはステップ6に示すような、コンポーネントを封入する十分な厚みを形成するためのフィルタの両面上のAl、Cu、Mo金属(高出力用途の場合)の真空または非真空ラミネーションを用いてパッケージされる。内部金属層と外部金属層は、必要に応じて、ステップ7に示すように、信号及び接地接続部及びSMD端子を形成するために、機械的に、または、レーザ、光またはプラズマプロセスを用いて穿孔することができるめっきされたスルーホールを用いて接続される。スルーホールを有しないデバイスの2つの縁部も、後のメタライゼーションの間に、デバイスの追加的なシールドを形成するために、機械的ドリル/ルート/ミル、レーザ切断、またはソーイングプロセスを用いて穴あけすることができる。穿孔されたスルーホール及びシールドスロットは、ステップ8に示すように、ステップ3に関して上述したのと実質的に同じ方法でバス層を形成するために、電解めっきされた、または、スパッタ/真空蒸着銅を用いてシードされる。
【0081】
[0081]
ステップ9、ステップ10及びステップ11を参照すると、外側の層のための最終的な金属の厚みは、上記スルーホール及びシールドスロット内のめっきされた銅、及び上面及び底面上の銅によって形成されている。減法的、半追加的または追加的なプロセスは、ステップ4及びステップ5に関して上述したように、銅のプリント及びエッチング処理によって、外側層の接地回路及び接続のためのSMD端子を画成するのに用いることができる。そして、デバイスは、SMDアセンブリに適した端子金属の追加及びはんだプロセスの追加によって仕上げられる。デバイスの端子に対するそれらの仕上げ金属は、無電解Ni−Au、無電解スズ、無電解銀、電気めっきされたNi−Au、はんだ(HASL)または有機仕上げ(OPS)等の共通のめっき金属または合金であり、その選択は、意図する用途に依存する。
【0082】
[0082]
その後、完成されたウェーハは、個々のフィルタコンポーネントに個別化される。シンギュレーションは、高速ダイシングソー、または、パンチングまたはルーティング/ミリング等の代替方法を用いて行うことができる。この製造プロセスの利点は、シンギュレーションの前または後に、コンポーネントを完全に電気的に検査する能力である。
【0083】
[0083]
次に、図6を参照して、本発明の実施形態によるボールグリッドアレイ(BGA)またはチップスケールパッケージ(CSP)として構成された、図3A〜図3Cに示すフィルタ等のLCPベースのIPDを製造する別の例示的プロセスを説明する。最初に、ステップ1に示すように、好ましくは、被覆しなくてもよい、または、LCPの片面または両面を銅で被覆することができる強化または非強化LCPラミネートが出発材料として選択される。代替材料は、PPE、PTFE合成物、炭化水素セラミック合成物、BT樹脂合成物(例えば、Speedboard C)及び熱硬化樹脂(例えば、日立MCL−LX−67F)等の他の低損失有機ラミネートを含む。次に、ステップ2に示すように、スルービアが、LCPまたは他のラミネート、及び銅からなる層を貫通して穿孔される。微小ビアは、機械的穿孔、レーザ穿孔または当業者に知られている他の適当な方法を用いて穿孔することができる。
【0084】
[0084]
ステップ3及びステップ4は、上記スルービア及びラミネートのメタライゼーションを含む。被覆されないまたは銅被覆LCPまたは他のラミネートで始まる追加的、半追加的または減法的プロセスにおいては、LCPまたは他のラミネートの両面、およびビアは、無電解めっき、真空蒸着銅、または、途切れのない銅膜を形成する他の一般的な蒸着方法を用いてシードされる。上記デバイスのターゲット金属厚みを実現するために、電解めっきが行われて、単一のステップにおいて、ラミネートの両面及びビア内に銅が形成される。フィルタコンポーネントのための回路画成は、ステップ5に示すように、後にプリント及びエッチング工程が続いて、フィルタ回路構成を画成する銅のパネルまたはパターン電解めっきを伴う減法的、半追加的または完全追加的プロセスを用いて行うことができる。
【0085】
[0085]
次いで、製造されたデバイス回路は、LCPまたはステップ1に関して述べたような代替のラミネート材料、および/またはステップ6に示すような、コンポーネントを封入する所定の厚みのためのフィルタの両面上のAl、Cu、Mo金属(高出力用途の場合)の真空または非真空ラミネーションを用いてパッケージされる。
【0086】
[0086]
上記フィルタコンポーネントの他方側では、ステップ7、ステップ8及びステップ9に示すように、カバーコート材料、液状感光性ソルダーレジスト(LPI)またはドライフィルムソルダーレジストが、スピンコーティング、カーテンコーティングまたはローラコーティング、ドライフィルムラミネーション、スプレーコーティング等の標準的なプロセスを用いて付着される。この層は、後のリフロー及びコンポーネントの組立て中の端子間のはんだフローに対するバリアとして機能する。コンポーネント端子は、カバーコート/ソルダーレジスト材料内にウィンドウを開口して、基板レベルの相互接続のためのBGAパッドを開けることによって画成される。このことは、フォトリソグラフィまたはレーザ切断等のプロセスを用いて行うことができる。そして、デバイスは、BGAアセンブリ及びはんだ付けプロセスに適した端子金属の付加によって仕上げられる。デバイス端子に対するそれらの仕上げ金属は、無電解Ni−Au、無電解スズ、無電解銀、電気めっきされたNi−Au、はんだ(HASL)または有機仕上げ(OPS)等の共通のめっき金属または合金であり、その選択は、意図する用途、およびはんだまたはデバイス・モジュール間/PWB相互配線に用いられる他の合金との親和性に依存する。
【0087】
[0087]
ステップ10、ステップ11、ステップ12を参照すると、Pb/Snはんだ、または、他の鉛フリーはんだ及び金属合金を用いて、ステップ8で定義された方法で、上記ウィンドウ内に相互接続部が形成される。はんだペーストのスクリーン印刷またはステンシル印刷及びリフロー、または、めっきプロセス等のプロセスは、相互配線のためのバンプを形成するのに用いることができる。フィルタコンポーネントのBGA/CSP構成は、シンギュレーション前の大面積基板上のコンポーネントの検査を可能にする。検査は、例えば、プロービング技術を用いて、あるいは、テストソケットまたはテスト器具を用いて行うことができる。
【0088】
[0088]
そして、完成されたウェーハは、個々のフィルタコンポーネントに個別化される。シンギュレーションは、高速ダイシングソー、または、パンチングまたはルーティング/ミリング等の代替方法を用いて行うことができる。この製造プロセスの利点は、シンギュレーションの前または後に、コンポーネントを完全に電気的に検査する能力である。
【0089】
III.実際のデバイス
実施例I
[0089]
本発明の実施形態による有機帯域通過フィルタ500のX線写真を図7及び図8に示す。フィルタ500は、LCPからなる50μm厚の層である第1の有機誘電体層上に、互いに近接して形成された短絡ハイブリッドCPWストリップライン蛇行伝送線路インダクタ512、514を備え、インダクタ512、514は、互いに直接的に磁気結合されている。各インダクタは、同じ絶縁シートを挟み込むことにより、平行プレートキャパシタ516、518を分離するように接続されている。中間共振器平行プレート結合キャパシタ524は、中間共振器結合キャパシタ電極の各プレートが、これらのインダクタを分離するように接続する方法で、同じ有機絶縁シートを挟み込む2つの離れ離れの金属プレートを用いて形成されている。また、第2の有機誘電体層及び第3の有機誘電体層は、第1の有機誘電体層を挟み込み、それらの間に前記絶縁シートを挟み込むように配置されている、30〜40ミルの厚さを有する高周波炭化水素材料からなる。
【0090】
[0090]
帯域通過フィルタ500は、最も外側のシールド電極を保護するためにシールド電極のうちの最も外側の電極上に形成された、追加的な誘電体層、この場合においてはソルダーレジストをさらに備える。インダクタ512、514は、所望の長さで必要なキャパシタンスを形成しないため、各インダクタは、上記挟み込んだ誘電体と同じ第1の有機層を用いて、別々の接地された/分路された平行プレートに接続され、インダクタは、後に、図に示すように、共振器ペア560、562を一緒に構成する。図示のデバイスにおいては、平行プレートキャパシタ526、528は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第1の共振器素子及びそれに続く共振器素子のいずれかの面に用いられている。より高い密度が要求される場合には、第1の誘電体層等の多数の薄い層を、(2つより多い)複数のプレートキャパシタを形成するのに用いることができる。
【0091】
[0091]
帯域通過フィルタ500は、前記第1〜第3の、またはそれ以降の誘電体層を備え、かつ前記シールド電極に接続された積層体の異なる側面にそれぞれ形成された2つの外部接地シールド電極534をさらに備える。追加的に、それらは、上記短絡インダクタ/共振器及びキャパシタのための接続を形成する。また、それら外部電極の存在は、基準が同じ第1の誘電体層上にあるCPW/ストリップライントポロジーを形成し、シールドを内部に形成し、共振器/インダクタ及びキャパシタへのアース接続も形成する。
【0092】
[0092]
上記帯域通過フィルタは、前記第1〜第3のまたはそれ以降の絶縁シートを備える積層体の一方の側面に形成されている、外部入力端子電極564及び外部出力端子電極566をさらに備える。外部側壁シールド電極534(図7)は、積層体の側壁の前記外部入力端子電極と外部出力端子電極との間に形成されており、また、外部接地シールド電極548は、積層体の対向する上面及び底面に形成されており、側壁シールド電極534に電気的に接続されている。
【0093】
[0093]
上記上面及び底面の外部接地シールド電極548のパターニングは、図7及び図8に示すような信号の入出力のための空間を残すのに必要なものである。
【0094】
[0094]
有機帯域通過フィルタ500において、デバイス間の接続を形成するための第1のステップは、上記ビアのサイズの3倍程の大きさのパッドを有する、2ミル程度の小さなスルーホールをLCP及び銅を貫通して穿孔することによって行われる。次いで、LCP銅ラミネートの両面が無電解で金属化される。そして、ラミネートの両面の銅は電気めっきされ、銅層は、フィルタコンポーネントを画成するようにプリント及びエッチングされる。
【0095】
[0095]
第2及び第3の有機誘電体層は、上記第1の有機誘電体層よりも概して厚い、例えば、35ミル程の厚さを有し、コンポーネントを封入する所定の厚さのためにフィルタの両面に銅金属(高出力用との場合)を有する、Roger CorporationからのRogers 4350である。全ての金属は、信号の入出力のための空間を残すために、デバイスの上部及び底部で電気めっきされ、エッチングされかつパターン化される。
【0096】
[0096]
側壁接地シールド電極534は、単一または複数の接続され、穿孔されかつめっきされたスルーホールによって得ることができ、無電解またはスパッタシードの銅によってスルーホールに接続することができる。スルーホール内及び表面上の銅を電気めっきする。銅をプリント及びエッチングしてSMD接続を形成する。銅電極は、過剰な酸化を防ぐために、無電解NiAuであってもよい。
【0097】
[0097]
図9は、図7及び図8の有機帯域通過フィルタ500の場合のハードウェアの相関関係に対するモデルを示す。フィルタは、SOLT較正を実行した後、HP 8720ESVector Network Analyzerを用いて測定した。製作したフィルタの場合の測定データ及びシミュレートしたデータを示す。図9から明らかなように、測定データとシミュレートしたデータとの間には、良好な相関関係がある。有機帯域通過フィルタ500は、第1の有機誘電体層用のLCPを用いて製作し、3GHzでたった1.88dBの挿入損失及び200MHzの1dB帯域幅を示す。このようなフィルタは、固定無線式レシーバでのIF周波用途に適すると思われ、この場合、入力信号の搬送周波数は、約14GHzであり、いくつかの低周波数信号にダウンコンバートしなければならない。
【0098】
[0098]
有機帯域通過フィルタ500は、2つのみのメタライゼーション層と、有機基板内の全ての埋め込み受動素子とを有するCPW/ストリップライントポロジーを用いており、その結果、図9に示すように、標準化されていない(5層より多い)多層セラミックプロセスよりも良好な性能につながった。
【0099】
[0099]
フィルタ500の場合のキャパシタのQが、LCPを用いて3GHzで200と高く測定されたのに対して、インダクタのQが3GHzで約100という所要レベルに保たれたことは何の意味もなさない。これは、インダクタの設計を最適化することなく、LCP等の材料を用いることの利点を理解するために行ったことである。しかし、200を超えるQも、有機基板上のインダクタに対して実現可能である。図示のフィルタ回路で、インダクタのQが200の場合の再シミュレーションは、シミュレートした場合に、1.15dBの挿入損失を示した。周波数及び帯域幅で1.15dBの損失を有するフィルタは、体積がより大きく、かつより高コストのセラミックキャビティ及び一体鋳造フィルタを用いることによってのみ、代替的に実現することができる。
【0100】
実施例II
[0100]
本発明の実施形態による別の有機帯域通過フィルタ600を図10の写真に示す。フィルタ600は、互いに直接的に磁気結合された、LCPからなる第1の有機誘電体層上に互いに近接して形成された短絡されたハイブリッドCPWマイクロストリップの蛇行インダクタ612、614を備える。“短絡された”という用語は、この場合、(コプレーナ接地リングとも呼ばれる)内蔵シールド630として機能する大きな金属製領域に接続された各インダクタの一方の端部を指す。また、フィルタ600は、中間共振器結合キャパシタ電極の各プレートが別々の共振器に接続するように、第1の有機誘電体層を挟み込む2つの離れ離れの金属プレートを用いて形成された内蔵シールド630を有する中間共振器平行プレート結合キャパシタ電極624を含む。さらにまた、フィルタ600は、この場合、Rogers CorporationからのRogers 4350であり、フィルタの一方の面を挟み込んで実質的かつ完全にシールドするように、上述した回路を覆って配置されている第2の有機誘電体層上にそれぞれ形成された第1のシールド電極を含む。
【0101】
[0101]
上記フィルタは、必要に応じて、最も外側のシールド電極を保護するためにシールド電極の外側に形成された第3の有機絶縁シートをさらに備えてもよい。このフィルタにおいて、インダクタ612、614は、所望の長さで必要なキャパシタンスを形成しないため、各インダクタは、後に一緒になって共振器ペアを構成する、上記挟み込まれた誘電体と同じ第1の有機層を用いて、別々の接地された/分路された平行プレート(2つのプレート)に接続される。また、平行プレート/インターディジタルキャパシタ626、628は、インピーダンス整合のために、上記デバイスの上記入力端子及び出力端子において、第1の及びそれに続く共振器素子のどちらかで用いられる。より大きな密度が要求される場合には、第1の誘電体層等の複数の薄い層を、(2より多い)複数のプレートキャパシタを形成するのに用いることができる。また、第1の誘電体として用いられる高温溶解LCPと比較して、より低温溶解のLCP等の他の誘電体層が、第1の基板の他方の面(第2の基板と同じではない面)に積層され、その後、デバイスを基板上の対応する端子に接続するために、接地及び入出力接続部が必要な箇所に、はんだバンプ開口部が形成される。
【0102】
[0102]
基準が同じ第1の誘電体層上にあるCPWトポロジーは、内部にシールドを形成し、上記共振器/インダクタ及びキャパシタへのアース接続を提供する。しかし、より雑音性の環境においては、実施例Iにおける電極等の外部電極を、追加的なシールドのために付加することができる。
【0103】
[0103]
上記第2の帯域通過フィルタにおいて、第3の基板内の開口部は、CPW接地及び互いに接続されていない他の2つの開口部に接続された接地接続または入力端子及び出力端子のために機能するアースを可能にする。
【0104】
[0104]
デバイス間に接続部を形成することに対する第1のステップは、(用いる誘電体の厚さ程の小さな径の)スルーホールを、LCPからなる第1の有機誘電体層と銅とを貫通して穿孔することによって行われる。次に、LCP銅ラミネートの両面が、無電解銅によって金属化される。次いで、銅は、ラミネートの両面で電気めっきされる。そして、銅は、フィルタコンポーネントを画成するために、プリントされ、エッチングされる。
【0105】
[0105]
上記第2の有機誘電体層は、コンポーネントを封入するために、(高出力用途の場合)銅金属が、約20〜30μmの所定の厚さまで、上記フィルタの上面にめっきされている上記第1の有機誘電体層よりも概して大きい厚さを有するラミネートLCPまたは他の適当な誘電体とすることができる。上記第3の有機誘電体層は、はんだ位置決めパッドを形成するために、所定の厚さまで銅が開口部内にめっきされている第1の有機誘電体層よりも概して大きいまたは小さい厚さを有するラミネートLCPまたは他の適当な誘電体である。第3の基板内の開口部には、スクリーンはんだペーストが充填されており、バンプを形成するためにリフローされる。
【0106】
[0106]
図11は、図10の有機帯域通過フィルタの場合のハードウェア相関関係に対するモデルを示す。要約すれば、フィルタは、2つのみのメタライゼーション層と、有機基板内の全ての埋め込み受動素子とを有するCPWトポロジーを用い、その結果、標準化されていない(5より多い)多層セラミックプロセスよりも良好な性能をもたらす。LCP等の低損失材料の採用がより一般化するにつれて、このデザインは、コンパクトな基板及びパッケージにブルートゥース/WLAN等の用途のための超低損失フィルタを一体化することの実現可能性を示している。
【0107】
[0107]
フィルタ600の場合の測定データ及びシミュレートしたデータを図11に示す。図を見て分かるように、測定データとシミュレートしたデータとの間には、良好な相関関係がある。フィルタ600は、たった2.22dBの挿入損失を有する。
【0108】
[0108]
キャパシタのQが、LCPを用いて300と高くなる可能性があるのに対して、上記インダクタのQが約130の所要レベルに保たれたことは注目に値する。挿入損失は、同じ設置面積を有するMLCフィルタよりも0.6dB低かった。図示のフィルタ回路で、インダクタが200のQを有する場合の再シミュレーションは、シミュレートした場合に、1.65dBの挿入損失を示した。ブルートゥース/WLANフィルタの所望の周波数及び帯域幅において1.65dBの損失を有するフィルタは、より大きな容積及びより高コストのセラミックキャビティ及び一体鋳造フィルタを用いることによってのみ、代替的に実現することができる。
【0109】
実施例III
[0109]
本発明の実施形態によるまた別の有機帯域通過フィルタ700を図12の写真に示す。有機帯域通過フィルタ700は、互いに直接的に磁気結合された、E.I.du Pont de Nemours and CompanyによるエポキシベースのVialux等の第1の有機誘電体基板上に互いに近接して形成された、短絡されたハイブリッドCPWマイクロストリップ蛇行インダクタを備える。また、第3の帯域通過フィルタは、中間共振器結合キャパシタ電極の各プレートが別々の共振器に接続するように、同じ有機絶縁シートを挟み込む2つの離れ離れの金属プレートを用いて形成された、接地リングを有する、中間共振器平行プレート結合キャパシタ電極724を備える。
【0110】
[0110]
伝送線路インダクタ712、714は、所望の長さで必要なキャパシタンスを形成しない。誘電体は、キャパシタ用途に対しては損失が多いため、各インダクタは、1つのキャパシタの一方の端子が一方の共振器に接続されており、かつ他方の短絡された端子が内蔵シールド電極730に接続されているチップキャパシタまたはセラミックキャパシタ等の独立したディスクリートキャパシタ702に代替される。同じことが、他方のキャパシタ724に対して行うことができ、この場合、一方の端子は接地され、すなわち、CPW接地電極730に接続され、他方の端子は、共振器部に接続される。また、平行プレート/インターディジタルキャパシタ726、728は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第1及びそれに続く共振器素子のいずれかの面で用いられる。より大きな密度が要求される場合には、第1の誘電体層等の複数の薄い層を、(2より多い)複数のプレートキャパシタを形成するのに用いることができる。
【0111】
[0111]
有機帯域通過フィルタ700は、(上記ディスクリートキャパシタの面と反対側の)上記第1の有機誘電体層の一方の面に積層されている別の単一被覆の第2の有機誘電体層をさらに備えてもよい。また、フィルタは、内蔵シールド電極730及び単一被覆誘電体の金属シートに接続された第1及び第2の有機誘電体層を貫通する複数のプレートスルーホールをさらに備えてもよい。このことは、コスト節約のためには、好ましい、または、好ましくない可能性があるが、それらのビアを追加することは、真のCPW/マイクロストリップハイブリッドデバイスを形成する。基準が同じ第1の有機誘電体層上にある上記CPWトポロジーは、内部にシールドを形成し、また、上記共振器/インダクタ及びキャパシタへの接地接続性を提供する。しかし、より雑音性の環境においては、追加的なシールドのために、外部スルーホールを付加することができる。
【0112】
[0112]
有機帯域通過フィルタ700は、回路の保護を実行でき、デバイスを吸湿及び腐食から守る、ディスクリートキャパシタ702と同じ面上に、第3の有機誘電体層をさらに備えてもよい。この材料は、基板上の他の回路を保護するために、基板製造会社によって使用されるであろう、はんだマスク材料と同じとすることができる。また、帯域通過フィルタ700は、上面でデバイスを封じ込め、EMI干渉及び放射効果がフィルタのパフォーマンスに影響を及ぼすことを防ぐ金属製蓋またはキャップ/電磁シールドをさらに備えてもよい。
【0113】
[0113]
図13は、図12の有機帯域通過フィルタ700の場合のハードウェア相関関係に対するモデルを示す。具体的には、図13は、2つのディスクリートキャパシタを除いて、全ての埋め込みコンポーネントを有するフィルタの場合のハードウェア相関関係に対するモデルを示す。図に示すように、測定結果と予測した結果との間には、非常に良好な一致がある。測定したフィルタは、中心周波数=1.9GHz、60MHzの1dB帯域幅及び120MHzの3dB帯域幅を有する。1.5GHzにおける減衰は、要望どおりに、〜40dBである。挿入損失は、このような用途の場合の3dBの仕様よりも大きい、1.9GHzにおいて約3.8dBである。これは、3dBというより小さな損失を実現するのに必要な60の所要のQではなく、Vialuxにおける40のQを有する中心及び整合キャパシタの使用によるものである。この挿入損失は、有機誘電体層のための、Rogers Corporation誘電体材料からのA−PPE(商標)またはLCP(商標)を使用することによってより低くすることができる。このようなフィルタは、携帯電話において中間RFフィルタとして、あるいは、コードレス電話においてフロントエンドRFフィルタとして適用できるであろう。
【0114】
[0114]
図13を見て分かるように、測定データと予測した結果には、S21の場合、2.5GHzを超えて不一致がある。この不一致は、上記2つのディスクリートキャパシタの間の結合によるものである。このシミュレーションは、個々のコンポーネントに対して、および上記インダクタ間の間隔を最適化するために行った。ディスクリートキャパシタは、それらの間に何らかの結合を伴うことなく、個別のコンポーネントとして測定した。キャパシタ間の密な間隔は、2.5GHz以上の周波数において現れる好ましくない結合効果をもたらす可能性がある。2つのディスクリートキャパシタの間に相互結合関係を含ませると、その結果は、測定値と良好に一致する。
【0115】
[0115]
従って、有機帯域通過フィルタ700は、ディスクリートキャパシタと共に、2つのみのメタライゼーションレベル及びエポキシベースの基板を有するCPWトポロジーを用い、トポロジーは、標準化されていない(5より多い)多層セラミックプロセスのパフォーマンスを実現する。加えて、上記MLCフィルタは、第一に、他の誘電体と親和性がないフィルタ固有の誘電体の使用のため、第二に、セラミックプロセスに用いられる標準的な5μmラインにより存在する減衰を少なくするのに必要な100μm厚のアルミニウム導体線路等のいくつかの特性の特異性のため等を含むいくつかの理由により、セラミックパッケージの同じ層内の他のコンポーネントと一体化することができない。この段落で論じたデザインは、多層ラミネート基板に関する標準的なデザインルールを用いて製作し、別々の表面実装デバイスを要することなく、基板上に直接実装することができる。さらに、ハードウェア相関関係に対するモデルは、用いるデザイン技術の妥当性を示す。
【0116】
IV.RF/無線信号受動処理コンポーネント
[0116]
フィルタ、ダイプレクサ、カプラ、バラン、マルチプレクサ、および有機基板またはPCB内の他のRF信号処理受動機能等の高性能受動素子のインテグレーションは、LTCCへの依存をなくすことができ、モジュールの表面積を減らし、コストを節約し、かつ信頼性を向上させるのに役に立つであろう。本発明は、完全にパッケージ化された小型の帯域通過フィルタ、バラン、ダイプレクサ、マルチプレクサ、カプラ、およびLCPを用いたそれらの組合せ、および新規な多層ポリマーベースの基板を実現できる。本発明の実施形態に従って製作したコンポーネントは、次の明確な特徴、すなわち、1)それらのコンポーネントは、ハイブリッドコプレーナ導波路(CPW)/ストリップライントポロジーを用いて実装されるため、コンポーネントを、入力/出力端子として使用する箇所を除いて、全ての側面で完全にシールドすることができ、それに伴って、放射損失及び電磁干渉を最小化することができる、2)集中型素子と分散型素子との組合せ、および多層基板内のコンポーネント間の結合を用いることで、λ/40程度のサイズ低減を実現できる、3)同程度のサイズ、帯域幅及び減衰仕様の場合、セラミック一体鋳造フィルタに匹敵する低挿入損失、4)多数の寿命試験によって実証可能な高信頼性、5)わずかな温度依存性の性能変動、6)LTCCと同じ密度を実現するための金属層が少ない、7)フィルタ、ダイプレクサ及びバラン等の異なる機能を実施するために、複数の周波数(1GHz〜100GHz)で使用することができる単一の基板、8)大面積(12×18平方インチ)処理に対する導電性、9)より少ない層数により市場に出す時間が早い、10)セラミックに匹敵する優秀な密封特性(例えば、0.04%吸湿)、および11)LTCC、PCB、PCBまたはTFOS上の集積回路(IC)及びディスクリート素子、およびPCB、PCB上のIC、またはPCB上のLTCCおよび、単一のPCBまたは多層ポリマー基板上の究極的に多数のICに対する他の変形等のパッケージングのいくつかの層をなくす、のうちの1つ以上を提供する。
【0117】
帯域通過フィルタデザイン
[0117]
無線周波数(RF)フィルタは一般に、帯域外のエネルギを除去し、イメージ帯域信号の排除を実行するのに用いられる。ほとんどのアーキテクチャにおけるRFフィルタのデザインは、ほとんどのRF規格のためのマルチギガヘルツ範囲の方へ上がっているため、中心周波数が問題になってきている。搬送周波数が高くなるにつれて、フィルタの負荷されたQ(搬送周波数/3dB帯域幅)が高くなり、このことは、フィルタ素子を形成するインダクタ、キャパシタ及び共振器等のコンポーネントの負荷されていない品質係数に対する高い要求を出す。これらのフィルタ及び信号処理ユニットは、より小さな、または、同様の設置面積で同等以上のパフォーマンスを有するキャビティフィルタ、MLC及びLTCCフィルタ及び信号処理デバイスに対応することができる。具体的には、本発明は、高K誘電定数粒子が充填されているか、または、充填されていない、および802.11a/b/g、ローカル・マルチポイント配信サービス(LMDS)/マルチチャネル・マルチポイント配信サービス(MMDS)、衛星/ディジタルTV、UWB、携帯電話及びブルートゥースタイプのアプリケーション等の異なる通信規格に対して、基板内での、フィルタ、バラン、ダイプレクサ及びこれらの組合せ等の複数のRFコンポーネントのインテグレーションをサポートするためのブラインド及び埋め込みビア構造を可能にする形態で相互接続されている液晶ポリマー膜等の薄い誘電体層を用いる多層有機基板を備える。
【0118】
[0118]
異なるフィルタは、図14Aに示す回路構成を用いて実施されている。図14Aは、本発明の実施形態による二極二次フィルタ800の回路図である。二次フィルタ800は、フィードバックキャパシタCInter−Resonator806と並列の(キャパシタCmutual802を介した容量結合と、インダクタLmutual804を介した誘導結合とを有する)二次結合共振器帯域通過フィルタを含む。本発明の実施形態によれば、携帯電話、携帯無線電話、無線インフラストラクチャ、WLAN等に使用される小さな、薄い面状狭帯域バンドパスフィルタは、第1の有機誘電体基板上に、または、ビア接続によって相互接続された複数の誘電体基板上に、互いに近接して形成され、また、互いに直接的に磁気結合されるために、互いに近接している、複数の端部短絡ハイブリッドCPW/ストリップライン/マイクロストリップ・蛇行/直線状インダクタまたは伝送線路共振器(すなわち、LRES1 816、LRES2 818)を含む。下方または上方停止帯域における一次減衰零点は、Lmutual804とCmutual802の組合せによって形成された並列共振器を用いて実現される。フィードバックキャパシタCinter−Resonator806の目的は、増強された険しさ/ロールオフに対して、この一次零点を通過帯域に近づけることにより、零点の位置を変えること、及び別の伝送零点を導入することである。このことは、それぞれの寄生インダクタンスで共振して、伝送零点を形成する集中キャパシタCRES1 812及びCRES2 814の共振特性を用いることによって行うこともできる。集中キャパシタCRES1 812及びCRES2 814は、共振器LRES1 816、LRES2 818に固有の寄生容量が、帯域通過型の応答に対して十分ではない場合に用いられる。これらの変形例のうちのいくつかは、既に詳細に論じている。このデザイン概略図の変形を図14B、図14C及び図14Dに示す。具体的には、単純化のために、図16Aにおける共振器アーム(CRES、LRES)の変形例のみを、図14B、図14C及び図14Dに示している。図14Bは、楕円形共振器部を示す。図14Cは、より高い伝送零点を形成する共振器部を示す。図14Dは、より低い伝送零点を形成する共振器部を示す。これらの共振器アームは、共振器間の容量結合または誘導結合を用いて接続することができる。Cinter−resonator806は、キャパシタンス、インダクタンス、および伝送零点の追加、帯域幅の制御及び中心周波数の制御のための制御理論に基づいて、より多くの自由度を得るのに役に立つ隣接する共振器間または隣接しない共振器間の相互インダクタンスの形で存在するリアクタンスを概念的に表す。
【0119】
[0119]
また、図14Aに関しては、中心周波数の第二高調波及び第三高調波での高減衰を実現するために、インダクタLlowpass808及びキャパシタClowpass810等のローパスフィルタ素子が入力及び出力に設けられている。また、セクション間でインピーダンスを整合させるために、キャパシタCmatch1 820が設けられている。しかし、単純化のために、寄生コンポーネントは、図14Aに示されていない。
【0120】
[0120]
実施例として、薄いラミネート基板の2つの面上に2つの金属層を用いて、本発明に従って構成し、その後、両面でシールドした2極フィルタは、3×3mmの設置面積、1.5mmの高さを有し、1.8mmの高さを有する4×5mmの一体鋳造フィルタの性能をエミュレートする。12”×12”基板に対して本発明による処理技術を用いると、フィルタ間の間隙を含めて、約6500個のこのようなコンポーネントを製造することが可能であり、これは、その費用有効性を示す。本発明によるフィルタは、セラミックフィルタまたは鋳造キャビティフィルタにおける多層と比較したCPW型トポロジーのため、2つだけの金属層を要する。このことは、セラミックフィルタまたは鋳造キャビティフィルタと比較して、設計時間及び処理時間も縮小する。このようなデザインは、2004年1月1日に公開され、本出願の所有者に譲渡された、「独立型有機ベースの受動デバイス(“Stand−Alone Organic−Based Passive Devices”)」というタイトルの米国特許公開第20040000701A1号明細書で論じられている。
【0121】
[0121]
例示的な実施形態において、図15の帯域通過型フィルタ900は、WLAN(802.11 b/g)式用途のために設計され、ブルートゥース、及び他のISM帯域型用途にも用いることができる。2.4GHz WLANフロントエンドRFフィルタ型用途を対象とする帯域通過型フィルタ900は、図14Aに示す以下の集中素子コンポーネント、すなわち、LRES1 816=LRES2 818=5.1nH、CRES1 812=CRES2 814=0.9pF、Lmutual 804=26nH、Cmutual 802=0.088pF、Cmatchl 820=0.3pF、Clowpass810=0.52、Llowpass808=0.35nH及びCinter−resonator806=0.05pFを用いて設計した。この場合、CRES1 812及びCRES2 814は、インダクタLRES1 816及びLRES2 818及びCmatch1 820及びCmatch2 822の分路キャパシタンスの寄生容量として存在する。図16に示すように、フィルタは、2.4〜2.5GHzから1.3dBより小さい挿入損失を有する100MHzの1dB帯域幅と、2.8GHz及び1.6Gにおける伝送零点とを示す。図15について説明すると、このフィルタは、2ミル厚のLCPからなる1つの層と、両面上の金属層M1 904及びM2 906とを用いて構成されている。また、内部金属層M1、M2及びM3及び上部及び底部シールド層902、910は、本出願の全体を通して、円形パターン内に配置された小さな三角形によって示されているビアを含んでもよい。フィルタは、両面の4ミルのプリプレグ(例えば、Rogers4450B)を用いてパッケージされ(上記参照、および変形例に対しては、上述した米国特許公開第20040000701A1号を参照)、その後、両面で、8ミルの炭化水素(例えば、Rogers4003、4350タイプ)でパッケージされる。この積層体は、図17Aに示し、かつ本願明細書で論じるものに一致する。
【0122】
[0122]
具体的には、図17Aは、6つの金属層(暗線で示されている金属)を開示する。上部及び底部金属層は、接地シールドとして機能することができる。LCP層の各面上の金属層は、インダクタと、平行プレートキャパシタとを含んでもよい。上記プリプレグ層に隣接するラミネート層上の金属層は、任意的なものであり、必要に応じて、例えば、追加的な密度のために、追加的なコンポーネントを含んでもよい。本発明の実施形態によれば、インダクタは、好ましくは、LCP層上に形成され、キャパシタは、LCP層上またはラミネート層上のいずれかに形成される。図17Bは、図17Aの拡張であり、両面に金属層を有する追加的なLCP層が、付加されている。平行プレートキャパシタ及びインダクタを含むより多くのコンポーネントを、この追加的なLCP層上に配置することができる。この追加的なLCP層は、追加的なプリプレグ層によって他のLCP層と離されているが、層は、微小ビアにより電気的に接続することができる。
【0123】
[0123]
図17Cは、上記ラミネート層に対して、高K層が代用されていることを除いて、図17Bに示す層を示す。上記ラミネート層と比較した場合、高K層は、セパレーションを高め、高K層上に配置することができるキャパシタコンポーネントのキャパシタンスを増加させる。一般的に、重要でない低性能のコンポーネントが、高K層上に配置されることになる。図17Dは、2つのプリプレグ層によって分離されている3つのLCP層を示す。図17A〜図17Cのこれまでの積層体と比較して、図17Dに示す積層体の態様は、0.3mm厚程度の基板とすることができる極端に薄い積層体である。4つの金属層を図17Dに示し、金属層は、キャパシタ及びインダクタ等のコンポーネントを含むことができ、優れた密度を実現できる。図17Dは、高性能基板として認識してよい。当業者は、図17Dの積層体が、3つのLCP層に限定されず、プリプレグ層によって他のLCP層から離れている別のLCP層を含む追加的な層を含むことができることを認識するであろう。
【0124】
[0124]
図17Eは、2つのラミネート層、LCP層または高K層間に配置されている内部高K層を示す。具体的には、高K層は、高K層の両面のプリプレグ層によって、各ラミネート層、LCP層または高K層から離れている。高K層、及びラミネート層、LCP層または高K層の各々は、インダクタ及びキャパシタ等の集積コンポーネントを形成するために、各面上に金属層を含んでもよい。図17Eに示す積層体は、より緩い性能仕様を有してもよいバランに適する可能性がある。そのような場合、高K中間層は、このような厳しい要件(例えば、厚さ)で製作する必要はなく、また、内部層としての使用に適している。図17Fは、外側RCF(resin coated foil)層の追加を伴う、図17Aに示したのと同様の積層体を開示する。RCF(resin coated foil)は、高K及びLCPと比較して低コストで、線路及び間隙及び微小ビアに対して同じ密度を可能にする。また、図17Fにおいて、ラミネートは、高K層またはLCP層で置き換えることもできる。
【0125】
[0125]
ハイブリッドCPWストリップライントポロジーを用いて機能させる場合、高性能コンポーネントは、典型的には、アースからかなり離す必要があり、低性能コンポーネントは、アースに近づけてもよい。例えば、図17Bにおいて、インダクタは、内部LCP層内に配置することができるが、平行プレートキャパシタは、ラミネート層上に配置することができる。しかし、平行プレートキャパシタは、内部LCP層上に配置することもできる。
【0126】
[0126]
図15に戻って説明すると、このトポロジーは、Cmutual802及びLmutual804を制御して、帯域幅、および中心周波数の下方側または上方側の基本伝送零点を制御するために、上記インダクタのコイル間の距離を用いる。Cinter−resonator806は、インターディジタルまたは平行プレートキャパシタとして付加することができる。他の自由度は、LCPまたは内部ポリマーの厚さである。例えば、1ミルのLCP上の同じインダクタは、並列CRES1 812=CRES2 814=0.12pFで、LRES1 816=LRES2 816=10nHを示す。いずれかの面のCmatch1 820/Cmatch2 822は、上記フィルタの所望のインピーダンスを制御する。このようなトポロジーは、図14Aに示すトポロジーまたは図14B〜図14Dに示す変形例を有する1極または多極フィルタとして用いることができる。このデザインの場合の他の可能性のある変形例は、2つのLCP層を有する、図17Bの積層体を用いることである。図15の内部層M2 906及びM3 908を見て分かるように、インダクタを互いに隣接して配置する方法には制限がある。このことは、異なる種類のフィルタに対する制限となる。この状況において、インダクタは、図17Bに示すLCP層に隣接している4つの金属層の間で分割することができる。この場合、それらのインダクタは、互いに垂直方向にすることができ、または、X、Y及びZ方向に互いにずらすことができ、このことは、設計者に、BW等の設計パラメータ、及び伝送零点に対するより多くの自由度を与える。そして、最適なサイズ低減のための別のメカニズムは、キャパシタCMatch1 820、CMatch2 822及びCRES1 812、CRES2 814、すなわち、本質的に、LCP層上の全てのキャパシタを、好ましくは、1つのインダクタのみを含む中心LCP層から離して配置することである。図17C及び図17Dは、そのようなデザインに用いることができる。外部LCPコア(すなわち、上記ラミネート層)または上記高K層は、高電流保持インダクタを含む最も内側の層からかなり離さなければならない。このような場合、アースからのインダクタの(絶縁のための)所要の距離を維持するために、より厚いプリプレグ層を用いるべきである。
【0127】
[0127]
このデザインと比較して、上述した米国特許公開第20040000701A1号明細書に示されたデザインの実施例は、コンポーネントの有効な寄生容量を用いない、実行可能な一般的なデザインを示す。そのようなデザインは、コンポーネントの値が小さくなり、かつ寄生容量が制御しにくくなる高い周波数で、あるいは、基地局、LMDS、MMDS、及びスペースが重要ではなく、パフォーマンスやインテグレーションが重要であるアクセスポイント等の用途における低い周波数で有用である。
【0128】
[0128]
図18は、低損失及び通過帯域(9.8〜11.8GHz、14.7〜18GHz)の第二及び第三高調波の減衰を伴って、4.9〜5.9GHzを通過させ、かつ802.11b/g周波数及び2.2GHz以下のセル周波数を減衰させる帯域通過フィルタとしての用途に適用可能な広帯域幅フィルタの例示的な実施形態を示す。この積層体は、図17Aに示したものと一致する。しかし、1ミルのLCPが、両面の4ミルのRogers4350ラミネート及びRogers4450プリプレグと共に用いられている。図15のこれまでの回路に対して提示した同様のデザイン原理が、図18に示す特定の回路にも適用可能である。上述した回路のサイズは、おおよそ2mm×2mmであり、2400MHzで9つのコンポーネントを、および5500MHzで7つのコンポーネントを集積し、これは、150〜200(コンポーネント/平方センチ)以上のコンポーネント密度と同じである。
【0129】
[0129]
次に、高K層の利用について詳細に説明する。LCP層または他のラミネート層は、高K誘電体粒子で充填することができ、あるいは、高K付着薄膜を組み込むことができる。高K粒子の組み込みは、チタン酸バリウム、硝酸マグネシウム鉛または二酸化チタン等の高K粒子上に界面活性剤を導入して粒子のクラスタ化を最小化した後、乾燥させ、被覆有機層を完成したシートに引き抜きかつ押圧する前に、有機溶解物に後続の導入を行うことによって実現することができる。結果として生じる、銅シートまたは銅平面の間に挟まれた高K層は、ノイズ抑制及び他の便益のために、多層積層体内で処理することができる埋め込みデカップリング層として機能することができる。有機層に含ませる高K粒子の量は、結果として得られる誘電定数の値及び物理的完全性を決めることになる。典型的な体積分率は、10%〜50%変化する。また、付着または充填される高K有機層は、6GHzを超える用途をサポートすることができる受動コンポーネント及びアレイを可能にする。このことは、上部及び底部の導体層をリソグラフィックに画成して平行プレート構造を形成することにより、少なくとも部分的に実現される。充填された有機層及び充填されない有機層は、リソグラフィックに画成された上部及び底部の導体層の間に挟み込まれる。
【0130】
[0130]
高K層は、帯域通過回路の挿入損失に大きな影響を与えないため、整合キャパシタに用いることができる。しかし、共振器タンク内のキャパシタ、すなわち、CRES1 812及びCRES2 814は、注意深く検査する必要がある。材料物質の損失正接(tanδ)は、キャパシタの線質係数(quality factor;Q)を決める。線質は、損失正接に逆比例し、導電損失を排除する最大可能線質は、1/(tanδ)である。帯域通過回路の場合、各タンク内のLRES及びCRESの線質は、回路の損失も制御する、コンポーネントの全体の線質を決める。LCPの場合、最大線質係数は、1/0.002=500である。この場合において、インダクタのQは、各共振器の線質にほぼ等しく、フィルタのパフォーマンスを支配する。
【0131】
[0131]
これまで提示してきた結果は、二極共振器デザインに対してのものであるが、当業者は、追加的な零点及び異なる通過帯域特性が必要な場合に、追加的な極を有するフィルタに対してデザインを容易に拡大適用できることを認識するであろう。また、本発明の態様による上記の実施形態は、フィルタ及び共振器素子との関連で開示したが、本発明の教示は、ダイプレクサ、デュプレクサ、マルチプレクサ、バラン、パワーコンバイナ、帯域停止/帯域消去フィルタ及びパワーディバイダ、ローパスフィルタ及びハイパスフィルタ等の他の集積受動デバイス(IPD)に対して容易に適用することができる。これらの異なるコンポーネントの全ては、本願明細書に開示した帯域通過フィルタとわずかに異なるだけのトポロジーで、インダクタ、キャパシタおよび/または伝送線路を備えるだけである。
【0132】
ダイプレクサ及びマルチプレクサのデザイン
[0132]
ダイプレクサは、マルチバンドシステムにおける共通のコンポーネントであり、多くの機能を実行する。ある場合には、これらのコンポーネントは、送信チャネルと受信チャネルを分離するのに役に立ち、また他の場合においては、異なる受信チャネルに対して異なる搬送周波数で帯域を分けるのに役に立つ。
【0133】
[0133]
上記の帯域通過フィルタの議論に加えて、より高い帯域フィルタの1つのポートをより低い帯域フィルタに接続する場合、3ポートデバイスであるダイプレクサが形成される。それらのデバイスは、互いに隣接して積層することができる。それらを垂直方向に積層する例示的な方法は、それらの間に、被覆深さよりも十分に厚い、非常に厚い接地面を有することである。2つのディスクリートデバイスまたは単一のデバイスにおいては、図17Aに示す断面を他方の上部に積層することができ、または、所望のアイソレーション及び増加した金属層の数を実現するために、単一のデバイスにおいて、LCPからなる3つ以上の層を用いることができる。
【0134】
[0134]
より複雑な実施例として、ダイプレクサを、異なるチャネルを分けるのに役に立つ、衛星TVシステムのIF(intermediate frequency)段に用いることができる。そのような用途において、ダイプレクサに必要な性能は、次のとおりであり、すなわち、3dBより小さい挿入損失を有する900〜1450MHz通過帯域で、1650〜2100MHzから40dBより大きい阻止帯域除去のチャネル1、3dBより小さい挿入損失を有する1650〜2100MHzの通過帯域で、900〜1450MHzから40dBより大きい阻止帯域除去のチャネル2である。図19は、そのようなダイプレクサの回路図を示す。
【0135】
[0135]
本発明の実施形態によれば、図19に示すような等価回路は、これまでに論じてきた帯域通過フィルタのデザインに用いた同様の層及び断面を用いてデザインした。具体的には、回路全体は、4つの金属層を用いて設計し、回路は、上部及び底部シールドのための2つの金属層と、上述した帯域通過フィルタのデザインに用いたインダクタ及びキャパシタ断面のための2つの内部金属層とを含む。図20は、所望の仕様を実現する結果として生じる構造のための1つの可能性のあるレイアウトを示す。図20に示す実線は、内部層の1つの上の金属パターンを示し、点線は、上または下のいずれかの対応する層上の金属パターニングを示す。図20におけるキャパシタ1012〜1052及びインダクタ1002〜1050は、図19における同じ符号が付いたキャパシタ及びインダクタに一致する。上部及び底部ストリップラインアースはそれぞれ、内部層から約1mm離れている。埋め込み平行プレートキャパシタまたはインターディジタルキャパシタに対して低損失(εr=2.9、10GHz以下でtanδ=0.002、および100GHz以下でtanδ=0.003)の2ミル厚のLCPを用いることは、2pF/mm2程度のキャパシタンス密度で、2GHzより大きい周波数に対して0.1〜5pFの範囲のキャパシタンスに対して、無負荷時Q>200を実現するのに役に立つ。完成したコンポーネントの結果として生じるサイズは、約20mm×5mm×2mmであった。これは、35mm×12mm×5mm程度のこのような用途に用いる一般的なセラミック一体鋳造ダイプレクサに匹敵する。このようなダイプレクサのための測定データを図21に示す。通過帯域内の挿入損失は、3dBより小さく、各帯域の減衰は、上述した仕様を満たすものである。
【0136】
[0136]
図22は、図19の高性能ダイプレクサのレイアウトの別の例示的な実施を示す。図22のレイアウトは、35のコンポーネントの機能性を埋め込み、衛星TVリンクにおけるダウンコンバートされた周波数のIF帯域のセパレーションに用いられる。このデバイスのパフォーマンスは、衛星TVが供給するTVユニットに対する鮮明度及び解像度を制御する。上記内部層を図22に符号1202及び1204で示す。コンポーネントの数は、図示したデバイス程度の高い性能を必要としないデバイスの場合には、大幅に低減することができる。
【0137】
[0137]
上述した特定の実施形態は、衛星TVのIF段のためのものであるが、他の実施形態は、小型フロントエンドダイプレクサモジュール(front−end diplexer modules;FEM)を含んでもよく、モジュールは、狭い通過帯域を有し、かつ帯域外の鋭い除波及び二次及び三次高調波の適当な減衰を有する。また、フロントエンドダイプレクサモジュールは、低挿入損失を有すると共に、サイズが小さく、電力増幅器モジュール上に実装する必要がある場合には高さも小さい。この場合、直列コイルを用いて異なる層に積層したインダクタは、プロセス変動を示す可能性があるため、多数の層を用いることは不可能である。しかし、この場合、図17Bの積層体は、さらなるサイズ縮小に対して理想的であり、全てのキャパシタ、特に、インダクタと直列のキャパシタは、LCPからなる1つの層内に実装することができ、全てのインダクタは、互いに積層することができる。ダイプレクサ及びマルチプレクサに用いられ、かつ独立型コンポーネントとして使用されるであろう高性能の帯域通過及び帯域消去フィルタは、同様の設計方法を用いて実装することもできる。このことは、インダクタ層上の線幅(lw)及び間隔(ls)のより厳格な制御を得ると共に、キャパシタンスを制御する他のLCP層上の誘電体の厚さを制御するためのプロセスパラメータの操作を可能にする。
【0138】
[0138]
より複雑でないダイプレクサ及びマルチプレクサは、携帯電話、GPS及びWLAN等のより狭帯域用途に用いられる。デバイスの数は、図6に示すものと比較して、大幅に減り、より小さなサイズで、上述した帯域通過フィルタについて説明したのと同種のトポロジー及び積層体の使用を可能にする。
【0139】
[0139]
802.11a/b/g用途のコンパクトなダイプレクサの実施例は、各帯域阻止を20dB以上減衰させ、12dB以下の共通ポート反射減衰量を示すローパス/ハイパスダイプレクサからなる。このデバイスは、これまでのダイプレクサと同じ数の層及び2.2mm×1.5mm×0.75mmの寸法を用いて設計される。この機能を実施するのに用いられる回路素子を図23に示す。図23に示すこのダイプレクサのレイアウトの場合の全波応答を図24に示す。2400〜2500MHzを通過させるローパスフィルタは、二次高調波(4800〜5000MHz)を30dBだけ減衰させ、5150〜5900MHz帯を20dBだけ減衰させる2つの共振回路を用いる。共振回路のみを用いるハイパスフィルタは、2400〜2500MHz帯を20dB以上減衰させる。両帯域における挿入損失は、1dBより小さい。
【0140】
[0140]
同じ802.11a/b/g用途のより積極的なダイプレクサも、ローパス/帯域通過ダイプレクサデバイスを実装するより多くのコンポーネントを用いて実施されている。この場合のダイプレクサは、3.5×2.2×0.75mmのデバイスサイズに13の埋め込みコンポーネントを用いる。このダイプレクサのレイアウトの場合の応答を図25A〜図25Cに示す。図25Aは、より高帯域(4900〜5900GHz)の帯域通過応答及び共通ポートの反射減衰量を示す。5150〜5900MHzを通過させる帯域通過部分は、2400〜2500MHzを30dBだけ減衰させ、その二次及び三次高調波を約30dB減衰させる。図25Bは、より低い帯域(2400〜2500GHz)のローパス応答を示す。2400〜2500MHzを通過させるローパス部分は、その二次及び三次高調波をそれぞれ、40dB及び30dB減衰させ、5150〜5900MHz帯を30dBだけ減衰させる。図25Cは、当該2400〜2500GHz及び4900〜5900GHzの2つの帯域間のアイソレーションを示す。両帯域における挿入損失は、−25℃〜85℃で1.5dBより大きい。
【0141】
[0141]
高K層の使用は、コンパクトなダイプレクサにより適している。高K層は、典型的には、この場合、ダイプレクサ回路の挿入損失に多大な影響を及ぼさないため、キャパシタ及びインダクタ及び伝送線路共振器に用いることができる。ダイプレクサは、仕様を大幅に緩められる。
【0142】
[0142]
マルチプレクサは、1つ以上の帯域に対応するために、直列で共通のポートに接続されたローパスフィルタ、ハイパスフィルタ及びいくつかの帯域通過フィルタを備える。マルチプレクサの使用のための実施例は、(携帯電話が始まる)800MHzから(WLANが終わる)6GHzまでの信号を捕えることができるアンテナと直列のトリプレクサを用いることにより、全てのセルラ帯域、WLAN、GPS及びブルートゥース帯域を同時に使用することができる真のグローバルラジオのためのものになるであろう。このようなトリプレクサは、互いからの干渉を伴わずに、各受信機のために分割される全ての用途のための情報を含む1つの信号を可能にする。クワッドプレクサ及びヘプタプレクサは、WiMAX等の追加規格が必要な場合に実行可能であり、UWBは、ユビキタス無線コンピューティングにとって重要になる。帯域通過フィルタにおいて可能な共振器型素子及び結合素子に関する上記の議論は、帯域間の所要のアイソレーションを実現するこれらのダイプレクサ及びマルチプレクサにも当てはまる。
【0143】
[0143]
バラン・デザイン
無線周波(RF)バランは、一般に、アンテナから伝送線路を分離するのに用いられる。平衡(balanced)及び不平衡(unbalanced)という用語の発音の短縮であるバラン(balun)は、その機能が、不平衡な供給を平衡回路に接続することである単純な変換器である。都合のよいことに、バランまたは位相整合回路は、所要の位相情報を有する2つの回路間の異なるインピーダンスを整合させることもできる。カプラは、必要であるが等しくない量のエネルギを複数のポートに供給すると共に、結合されたポートのそれぞれからの良好なアイソレーションを維持する。
【0144】
[0144]
バランは、特に、集積差動低雑音増幅器(LNA)を一番最初の能動コンポーネントとして含む、RF受信機のフロントエンドにおいて、重要なコンポーネントになる可能性がある。バランは、上記ダイプレクサ及びアンテナの方へ進む帯域通過フィルタからのシングルエンド信号を、LNAのための平衡差動信号に変換するのに用いられる。内蔵バラン及び変換器は、貴重な設置面積を占め、不十分なQによるパフォーマンスの点で限定されるため、低損失、及び良好な位相と振幅のバランスを備えた外部の小型バランが非常に重要になる。
【0145】
[0145]
図26に示すバラン等の格子型バランは、802.11b/g、ブルートゥース、携帯電話及びGPS等の狭帯域用途にとって理想的であり、この場合、作動周波数は、2.45GH±50MHzである。作動周波数が5.4GHz±500MHzであるか、またはUWB(ultra wideband)の場合よりも広い802.11aやUWB等のより広い帯域幅用途の場合には、図27に示す回路図が用いられている。インピーダンス及び伝送零点及び電力配分の制御のために、各アームにより多くの素子を付加することができる。図26及び図27は、ローパス型及びハイパス型バランを示し、典型的には、3dB周波数が、帯域の中心周波数として設計されている。しかし、回路は、位相不平衡や帯域選択性を実現できる帯域通過及び帯域阻止型回路に変換することができる。
【0146】
[0146]
図26及び図27の回路の集中型素子は、5つの金属層を用いて設計され、金属層は、上部及び底部の接地面を含む。完成したコンポーネントの結果として生じるサイズは、約2mm×1mm×1.5mmであった。これは、10以上の層を用いて同じサイズ及びパフォーマンスを実現するLTCC型バランに匹敵する。
【0147】
[0147]
図28及び図29は、それぞれ、2.4GHzバラン及び5.4GHzバランの場合のデータを示す。図29における応答は、図26のバランの実施例であり、図29における応答は、図27のバランの実施例である。狭帯域バラン(図26)の場合のデータは、2.45GHz±50MHzにおける±0.75dBの最悪のケースの振幅不均衡及び±2度の対応する位相不平衡を示す。広帯域バラン(図27)の場合のデータは、5.4GHz±500MHzにおける±0.75dBの最悪のケースの振幅不均衡及び±2度の対応する位相不平衡を示す。
【0148】
[0148]
図30は、図27の回路図を実施する802.11a型バランの三次元の図及び層を示す。バランは、6つの積層を用い、図17Aに示すものと一致する。具体的には、1ミルのLCPが、1ミルのLCPの両面に4ミルのRogers4450及びRogers4350を積層した状態で用いられている。
【0149】
[0149]
高K層の使用は、コンパクトなバランにより適している。高K層は、この場合、ダイプレクサ回路の挿入損失に多大な影響を及ぼさないため、典型的には、キャパシタ及びインダクタ及び伝送線路に用いることができる。損失は別にして、デザインは、プロセス変動を許容する必要がある。バラン及び狭帯域ダイプレクサは、仕様がかなり緩い。図17Eに示す積層体は、LCPの必要性が、デバイスの中心からなくなった場合に、適切になる。高Kは、全ての受動素子の集積にもっぱら使用することができる。ラミネートまたはLCPは、外側層に用いることができる。
【0150】
[0150]
コンポーネントに対するQの評価
図14A〜図14D、図19、図23、図26及び図27における理想的なコンポーネントを有する回路のプロトタイプは、個々のコンポーネントに必要なQを評価する回路シミュレーションツールでシミュレートすることができる。Qが一旦、評価されると、上述したのと同様のトポロジーを、独立型コンポーネントのデザインのためのガイドラインとして用いることができる。1nH〜10nHのインダクタは、ストリップライン、CPW、マイクロストリップ、または、使用するトポロジー及び構造に基づく30〜200のQを有する上記の組合せに埋め込むことができる。埋め込まれた平行プレートキャパシタまたはインターディジタルキャパシタに対して、低損失(εr=2.9、10GHz以下でtanδ=0.002、及び100GHz以下でtanδ=0.003)の1ミル/2ミル厚のLCPを使用することは、キャパシタンス密度が2pF/mm2程度で、2GHz以上の周波数の場合に、0.1pF〜5pFのキャパシタンスに対して、無負荷時のQ>200を実現するのに役に立つ。
【0151】
[0151]
本発明の態様によれば、キャパシタンスを実現するのに用いられる誘電体は、実質的には、積層体または薄膜状の液晶ポリマー(LCP)またはポリフェニルエーテル(polyphenyl ether;PPE)等の低コストで高パフォーマンスの有機体である。有機積層体の誘電定数、損失及び厚さは、そのような用途に必要なキャパシタンスの範囲、密度を実現するのに不可欠なものである。例えば、誘電定数は、約2〜100に、損失は、約0.01以下に、厚さは、約10ミクロン〜1000ミクロンにするべきである。本発明は、薄い(例えば、10〜100μm以下の)有機誘電体を挟み込むことによって形成されたキャパシタンスの範囲を備える。使用可能なキャパシタンス範囲は、ピコファラッドの100sから単位フェムトファラッドである。
【0152】
[0152]
本発明の態様は、接地された/分路された構成要素、高Q素子、及び完全にシールドされたコンポーネントを付加しやすくするコプレーナ導波路(CPW)型のマイクロストリップ及びストリップライントポロジーのハイブリッドをさらに備える。CPWトポロジーの使用は、電流濃度の領域から沈む過剰な電流のための追加的な経路を可能にし、それにより、デバイスの磁気的及び電気的な結合を低減する。また、CPWトポロジーは、信号伝達素子に近接しての電圧の参照を可能にし、これは、フィルタや上述した他の受動回路に必要な数よりも多くのコンポーネントを必要とするダイプレクサ、デュプレクサ等のより大きなコンポーネントを可能にする。
【0153】
[0153]
本発明の態様によれば、本発明による受動信号配分及び操作コンポーネント等の埋め込みまたは集積回路要素を有する全ての有機基板は、どちらも有機技術を用いるため、多層基板に集積することができる。通常、基板が、典型的には、SMDまたはBGA/CSP構成で基板上に実装されるそのようなデバイスのキャリヤとして使用される。しかし、必要に応じて、有機材料を用いた本発明によるコンポーネントを、多層基板上に実装可能にする独立型SMDまたはBGA/CSP形態で構成することができる。
【0154】
[0154]
コンポーネントのデザインは、独立型形態の、または、集積デバイスとしての、上記デバイスの最終的なパッケージングは、干渉や放射からのシールドを可能にするために、1つ以上のより厚い有機コアの1つ以上の面を、金属で挟み込むことによって行われる。
【0155】
[0155]
本発明によれば、適当な低コストで高パフォーマンスの有機物(例えば、LCPやPPE)を用いた多層コンポーネントは、いくつかのコンポーネントの集積だけではなく、小型化にも用いることができる。例えば、ラミネート基板の両面に2つの金属層を用いて、両面をシールドした、本発明に従って構成した二極フィルタは、λ/40と同程度である小さな設置面積を有し、ただし、λは、特定の周波数における電磁波の波長である。このようなサイズの縮小は、fが典型的には、バラン、カプラ、フィルタの中心周波数、または、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ及びマルチプレクサの3dB伝送点である場合に、全ての受動信号配分デバイスに有効である。9”×12”、12”×12”、18”×12”、20”×24”、40”×48”及び同様の大面積基板に対して公知の処理技術を用いると、コンポーネント間の間隔を含めて、およそ数千のそのようなコンポーネントを製造することが可能であり、このことは、そのコストパフォーマンス及びコスト低減を明らかにしている。基板、コンポーネント及びコンポーネント間に用いられる間隔及びデザインルールは、ダイシング、封止、ワイヤ接合性、フリップチップ等のダイレクトチップアタッチのための工具を含み、また最終的には、RF検査容易性のためのパッド及び開口も含む。本発明によるコンポーネントまたはコンポーネントの組合せは、それぞれセラミック、成型キャビティ、LTCCコンポーネントと比較したCPW、マイクロストリップ、ストリップライン型トポロジーのため、最小限の2つの金属層、3つまたは4つの金属層を必要とする。従って、性能及びサイズの観点からの多数のレベルのパッケージングに対する必要性を排除し、通信デバイスに必要な最終的なまたは単一のPCBとしてこの特定の解決策を最終的に有することが可能になる。このことはまた、セラミックフィルタまたは成型キャビティフィルタと比較して、設計時間及び処理時間を低減する。
【0156】
[0156]
マルチコンポーネントデザイン
上記フィルタ、ダイプレクサ、マルチプレクサ及びバランを別々に説明してきたが、当業者は、本発明による他の実施形態が、フィルタ、ダイプレクサ、マルチプレクサ及びバランのうちの1つ以上を含むことができることを認識するであろう。例えば、本発明に従って製造したデバイスは、少なくとも1つのフィルタ、少なくとも1つのダイプレクサ、および少なくとも1つのバランを含むことができる。同じデバイスにフィルタ、ダイプレクサ、マルチプレクサ及びバランまたは他のコンポーネントを含むと共に、デバイスのサイズを小さく保つために、本発明の実施形態は、特定の層に高パフォーマンス及び低パフォーマンスのコンポーネントを配置してもよく、さらに、高K誘電体粒子をデバイスのある層内に組み込んでもよい。
【0157】
[0157]
図32は、図31に示す機能説明を実現するためのいくつかのコンポーネントの集積化を示す。これは、デュアルバンドWLAN用途に必要な全てのコンポーネントを集積する。図31は、2つの共通ポートである、RXアンテナ及びTXアンテナを示し、それらは、それぞれ受信アンテナ及び送信アンテナに接続されている端子を示す。2.5GHz RX、2.5GHz TX、5GHz RX、5GHz TXとして特定されているポートは、それぞれ、2.5GHz低雑音増幅器、2.5GHz電力増幅器、5GHz低雑音増幅器及び5GHz電力増幅器に接続するポートを示す。図32は、この機能を実施するのに用いられるデザインの三次元の図であり、デザインは、1つの2400MHz帯域通過フィルタと、2つの2400MHzローパスフィルタと、2種類の5500MHz帯域通過フィルタとを集積する。
【0158】
[0158]
図32のこのデザインは、全ての機能を7×3mmのサイズに集積する。サイズは、必要なパフォーマンス量、及びポート間及びアンテナ間で必要なアイソレーションによって決まる。図示の積層体は、1ミルのLCPのいずれかの面に4ミルのプリプレグ及びラミネートを有する、図17Aに示す積層体を用いる。非アンテナポートにおける回路が全て平衡を保っている場合には、さらにバランを付加することができる。
【0159】
[0159]
さらなるサイズ縮小の場合、この集積化されたデバイスは、ダイプレクサ、バラン及び帯域通過フィルタを含むため、高kとLCPの組合せを用いる積層体が最も適している。
【0160】
[0160]
図17A〜図17Eに示す積層体は、上述したコンポーネント、および2004年1月1日に公開された、「三次元全有機相互接続構造を製造する方法(“Methods for Fabricating Three−Dimensional All Organic Interconnect Structures”)」というタイトルの米国特許公開第20040000425A1号のコンポーネントの集積化を可能にし、フリップチップ、ダイレクトチップアタッチまたはワイヤボンディング技術を用いたICの実装を可能にする。図17Fに示す積層体は、IC、IPD及び他のSMT(surface mount)デバイスを、上述した技術を用いて製造された基板またはボードの上面に実装できるようにするまた別の方法である。図17Eに示すRCF(resin coated foil)は、ライン及び間隔及び微小ビアに対して同じ密度を可能にするが、高K及びLCPと比較して低コストである。
【0161】
[0161]
本願明細書に記載した本発明に関する多くの変更例及び他の実施形態が、上記の説明及び関連する図面に提示された教示の利益を有する、本発明が属する当業界の熟練者に思い浮かぶであろう。従って、本発明を、開示した特定の実施形態に限定すべきでないこと、また、変更例及び他の実施形態が、添付クレームの範囲内に含まれるように意図されていることを理解すべきである。特定の用語を本願明細書で用いたが、それらは、単に一般的かつ説明的な意味で用いられ、また、限定のために用いられているものではない。
【特許請求の範囲】
【請求項1】
無線用途の信号処理モジュールであって、
第1の面と、前記第1の面と反対側の第2の面とを有する液晶ポリマー(LCP)層と、
前記LCP層の前記第1の面上の第1のパターン化された金属層と、
前記LCP層の前記第2の面上の第2のパターン化された金属層であって、前記第1及び第2の金属層が、前記第1及び第2の金属層が互いに関係して第1の共振器及び第2の共振器を形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第2のパターン化された金属層と、
前記LCP層と反対側の前記第1の金属層上の第1のプリプレグ層、及び前記LCP層と反対側の前記第2の金属層上の第2のプリプレグ層と、
前記第1の金属層と反対側の前記第1のプリプレグ層上の第1のラミネート層、及び前記第2の金属層と反対側の前記第2のプリプレグ層上の第2のラミネート層と、
を備える、モジュール。
【請求項2】
前記第1の共振器が、前記第1のパターン化された金属層内に形成された第1のインダクタと、前記第2のパターン化された金属層内に形成された第2のインダクタとを備え、前記第1のインダクタが、第1の微小ビアによって前記第2のインダクタに接続されている、請求項1に記載のモジュール。
【請求項3】
前記第1の共振器が、前記第2の共振器に磁気的に結合されている、請求項1に記載のモジュール。
【請求項4】
前記第1及び第2の金属層内に形成され、かつ前記第1の共振器を前記第2の共振器に電気的に接続する第3の共振器をさらに備え、前記第3の共振器が、阻止帯域内に一次減衰零点を形成する、請求項1に記載のモジュール。
【請求項5】
前記第1及び第2の共振器が伝送線路共振器を備える、請求項1に記載のモジュール。
【請求項6】
前記第1及び第2の共振器が、コプレーナ導波路トポロジー、ストリップライントポロジー及びマイクロストリップトポロジーのうちの1つ以上を備える、請求項1に記載のモジュール。
【請求項7】
第1のキャパシタプレートを形成するようにパターン化された、前記第1のラミネート層の第1の面上の第3の金属層と、第2のキャパシタプレートを形成するようにパターン化された、前記第1の面と反対側の前記第1のラミネート層の第2の面上の第4の金属層とをさらに備え、前記第1のキャパシタプレートと第2のキャパシタプレートとが平行プレートキャパシタを形成する、請求項1に記載のモジュール。
【請求項8】
前記第1のプリプレグ層と反対側の前記第1のラミネート層上の第1のシールド層と、前記第2のプリプレグ層と反対側の前記第2のラミネート層上の第2のシールド層とをさらに備える、請求項1に記載のモジュール。
【請求項9】
前記集積化されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項1に記載のモジュール。
【請求項10】
マルチバンド無線用途のダイプレクサであって、
第1の面と、前記第1の面と反対側の第2の面とを有する液晶ポリマー(LCP)層と、
前記LCP層の前記第1の面上の第1のパターン化された金属層と、
前記LCP層の前記第2の面上の第2のパターン化された金属層であって、前記第1及び第2の金属層が、前記第1及び第2の金属層が互いに関係して、共通ポートによって接続された第1のフィルタ及び第2のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第2のパターン化された金属層と、
前記LCP層と反対側の前記第1の金属層上の第1のプリプレグ層、及び前記LCP層と反対側の前記第2の金属層上の第2のプリプレグ層と、
前記第1の金属層と反対側の前記第1のプリプレグ層上の第1のラミネート層、及び前記第2の金属層と反対側の前記第2のプリプレグ層上の第2のラミネート層と、
を備える、ダイプレクサ。
【請求項11】
前記第1のフィルタが、前記第1のパターン化された金属層内に形成された第1のインダクタと、前記第2のパターン化された金属層内に形成された第2のインダクタとを備え、前記第1のインダクタが、第1の微小ビアによって前記第2のインダクタに接続されている、請求項10に記載のダイプレクサ。
【請求項12】
前記第1及び第2の金属層が、コプレーナ導波路トポロジー、ストリップライントポロジー及びマイクロストリップトポロジーのうちの1つ以上を備える、請求項10に記載のダイプレクサ。
【請求項13】
第1のキャパシタプレートを形成するようにパターン化された、前記第1のラミネート層の第1の面上の第3の金属層と、第2のキャパシタプレートを形成するようにパターン化された、前記第1の面と反対側の前記第1のラミネート層の第2の面上の第4の金属層とをさらに備え、前記第1のキャパシタプレートと第2のキャパシタプレートとが平行プレートキャパシタを形成する、請求項10に記載のダイプレクサ。
【請求項14】
前記第1のプリプレグ層と反対側の前記第1のラミネート層上の第1のシールド層と、前記第2のプリプレグ層と反対側の前記第2のラミネート層上の第2のシールド層とをさらに備える、請求項10に記載のダイプレクサ。
【請求項15】
前記集積されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項10に記載のダイプレクサ。
【請求項16】
無線用途のバランであって、
第1の面と、前記第1の面と反対側の第2の面とを有する高K有機層と、
前記LCP層の前記第1の面上の第1のパターン化された金属層と、
前記LCP層の前記第2の面上の第2の金属パターン化された金属層であって、前記第1及び第2の金属層が、前記第1及び第2の金属層が互いに関係して、第1の受動デバイス及び第2の受動デバイスを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第2の金属パターン化された金属層と、
前記LCP層と反対側の前記第1の金属層上の第1のプリプレグ層、及び前記LCP層と反対側の前記第2の金属層上の第2のプリプレグ層と、
前記第1の金属層と反対側の前記第1のプリプレグ層上の第1の外側有機層、及び前記第2の金属層と反対側の前記第2のプリプレグ層上の第2の外側有機層と、
を備える、バラン。
【請求項17】
前記第1の外側有機層が、ラミネート層、LCP層または高K有機層のうちの1つを備える、請求項16に記載のバラン。
【請求項18】
前記第1の金属層が、第1のキャパシタプレートを形成するようにパターン化されており、前記第2の金属層が、第2のキャパシタプレートを形成するようにパターン化されており、第3のキャパシタプレートを形成するようにパターン化された、前記第1の外側有機層上の第3の金属層をさらに備え、前記第1、第2及び第3のキャパシタプレートがキャパシタを形成する、請求項16に記載のバラン。
【請求項19】
前記集積されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項16に記載のバラン。
【請求項20】
前記第1のプリプレグ層と反対側の前記第1の外側有機層上の第1のシールド層と、前記第2のプリプレグ層と反対側の前記第2の外側有機層上の第2のシールド層とをさらに備える、請求項16に記載のバラン。
【請求項21】
マルチバンド無線用途の信号処理モジュールであって、
第1の面と、前記第1の面と反対側の第2の面とを有する第1の液晶ポリマー(LCP)層と、
前記第1のLCP層の前記第1の面上の第1のパターン化された金属層と、
前記第1のLCP層の前記第2の面上の第2のパターン化された金属層であって、前記第1及び第2の金属層が、前記第1及び第2の金属層が互いに関係して、共通ポートによって接続された少なくとも第1のフィルタ及び第2のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第2のパターン化された金属層と、
第1の面と、前記第1の面と反対側の第2の面とを有する第2のLCP層と、
前記第2のLCP層の前記第1の面上の第3のパターン化された金属層と、
前記第2のLCP層の前記第2の面上の第4のパターン化された金属層であって、前記第3及び第4の金属層が、前記第3及び第4の金属層が互いに関係して、共通ポートによって接続された少なくとも第1のフィルタ及び第2のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第4のパターン化された金属層と、
前記第1のLCP層と前記第2のLCP層との間に配置された第1のプリプレグ層と、
前記第1のLCP層と反対側の前記第2の金属層上の第2のプリプレグ層、及び前記第2のLCP層と反対側の前記第3の金属層上の第3のプリプレグ層と、
前記第2の金属層と反対側の前記第2のプリプレグ層上の第1の外側有機層、及び前記第3の金属層と反対側の前記第3のプリプレグ層上の第2の外側有機層と、
を備える、モジュール。
【請求項22】
前記第2のプリプレグ層と反対側の前記第1の外側有機層上の第1のシールド層、及び前記第3のプリプレグ層と反対側の前記第2の外側有機層上の第2のシールド層とをさらに備える、請求項21に記載のモジュール。
【請求項23】
前記第1の外側有機層が、ラミネート層、LCP層または高K有機層のうちの1つを備える、請求項21に記載のモジュール。
【請求項24】
前記第2のプリプレグ層と反対側の第1の外側有機層上の第1のRCF層と、
前記第3のプリプレグ層と反対側の前記第2の外側有機層上の第2のRCF層と、
をさらに備える、請求項21に記載のモジュール。
【請求項1】
無線用途の信号処理モジュールであって、
第1の面と、前記第1の面と反対側の第2の面とを有する液晶ポリマー(LCP)層と、
前記LCP層の前記第1の面上の第1のパターン化された金属層と、
前記LCP層の前記第2の面上の第2のパターン化された金属層であって、前記第1及び第2の金属層が、前記第1及び第2の金属層が互いに関係して第1の共振器及び第2の共振器を形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第2のパターン化された金属層と、
前記LCP層と反対側の前記第1の金属層上の第1のプリプレグ層、及び前記LCP層と反対側の前記第2の金属層上の第2のプリプレグ層と、
前記第1の金属層と反対側の前記第1のプリプレグ層上の第1のラミネート層、及び前記第2の金属層と反対側の前記第2のプリプレグ層上の第2のラミネート層と、
を備える、モジュール。
【請求項2】
前記第1の共振器が、前記第1のパターン化された金属層内に形成された第1のインダクタと、前記第2のパターン化された金属層内に形成された第2のインダクタとを備え、前記第1のインダクタが、第1の微小ビアによって前記第2のインダクタに接続されている、請求項1に記載のモジュール。
【請求項3】
前記第1の共振器が、前記第2の共振器に磁気的に結合されている、請求項1に記載のモジュール。
【請求項4】
前記第1及び第2の金属層内に形成され、かつ前記第1の共振器を前記第2の共振器に電気的に接続する第3の共振器をさらに備え、前記第3の共振器が、阻止帯域内に一次減衰零点を形成する、請求項1に記載のモジュール。
【請求項5】
前記第1及び第2の共振器が伝送線路共振器を備える、請求項1に記載のモジュール。
【請求項6】
前記第1及び第2の共振器が、コプレーナ導波路トポロジー、ストリップライントポロジー及びマイクロストリップトポロジーのうちの1つ以上を備える、請求項1に記載のモジュール。
【請求項7】
第1のキャパシタプレートを形成するようにパターン化された、前記第1のラミネート層の第1の面上の第3の金属層と、第2のキャパシタプレートを形成するようにパターン化された、前記第1の面と反対側の前記第1のラミネート層の第2の面上の第4の金属層とをさらに備え、前記第1のキャパシタプレートと第2のキャパシタプレートとが平行プレートキャパシタを形成する、請求項1に記載のモジュール。
【請求項8】
前記第1のプリプレグ層と反対側の前記第1のラミネート層上の第1のシールド層と、前記第2のプリプレグ層と反対側の前記第2のラミネート層上の第2のシールド層とをさらに備える、請求項1に記載のモジュール。
【請求項9】
前記集積化されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項1に記載のモジュール。
【請求項10】
マルチバンド無線用途のダイプレクサであって、
第1の面と、前記第1の面と反対側の第2の面とを有する液晶ポリマー(LCP)層と、
前記LCP層の前記第1の面上の第1のパターン化された金属層と、
前記LCP層の前記第2の面上の第2のパターン化された金属層であって、前記第1及び第2の金属層が、前記第1及び第2の金属層が互いに関係して、共通ポートによって接続された第1のフィルタ及び第2のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第2のパターン化された金属層と、
前記LCP層と反対側の前記第1の金属層上の第1のプリプレグ層、及び前記LCP層と反対側の前記第2の金属層上の第2のプリプレグ層と、
前記第1の金属層と反対側の前記第1のプリプレグ層上の第1のラミネート層、及び前記第2の金属層と反対側の前記第2のプリプレグ層上の第2のラミネート層と、
を備える、ダイプレクサ。
【請求項11】
前記第1のフィルタが、前記第1のパターン化された金属層内に形成された第1のインダクタと、前記第2のパターン化された金属層内に形成された第2のインダクタとを備え、前記第1のインダクタが、第1の微小ビアによって前記第2のインダクタに接続されている、請求項10に記載のダイプレクサ。
【請求項12】
前記第1及び第2の金属層が、コプレーナ導波路トポロジー、ストリップライントポロジー及びマイクロストリップトポロジーのうちの1つ以上を備える、請求項10に記載のダイプレクサ。
【請求項13】
第1のキャパシタプレートを形成するようにパターン化された、前記第1のラミネート層の第1の面上の第3の金属層と、第2のキャパシタプレートを形成するようにパターン化された、前記第1の面と反対側の前記第1のラミネート層の第2の面上の第4の金属層とをさらに備え、前記第1のキャパシタプレートと第2のキャパシタプレートとが平行プレートキャパシタを形成する、請求項10に記載のダイプレクサ。
【請求項14】
前記第1のプリプレグ層と反対側の前記第1のラミネート層上の第1のシールド層と、前記第2のプリプレグ層と反対側の前記第2のラミネート層上の第2のシールド層とをさらに備える、請求項10に記載のダイプレクサ。
【請求項15】
前記集積されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項10に記載のダイプレクサ。
【請求項16】
無線用途のバランであって、
第1の面と、前記第1の面と反対側の第2の面とを有する高K有機層と、
前記LCP層の前記第1の面上の第1のパターン化された金属層と、
前記LCP層の前記第2の面上の第2の金属パターン化された金属層であって、前記第1及び第2の金属層が、前記第1及び第2の金属層が互いに関係して、第1の受動デバイス及び第2の受動デバイスを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第2の金属パターン化された金属層と、
前記LCP層と反対側の前記第1の金属層上の第1のプリプレグ層、及び前記LCP層と反対側の前記第2の金属層上の第2のプリプレグ層と、
前記第1の金属層と反対側の前記第1のプリプレグ層上の第1の外側有機層、及び前記第2の金属層と反対側の前記第2のプリプレグ層上の第2の外側有機層と、
を備える、バラン。
【請求項17】
前記第1の外側有機層が、ラミネート層、LCP層または高K有機層のうちの1つを備える、請求項16に記載のバラン。
【請求項18】
前記第1の金属層が、第1のキャパシタプレートを形成するようにパターン化されており、前記第2の金属層が、第2のキャパシタプレートを形成するようにパターン化されており、第3のキャパシタプレートを形成するようにパターン化された、前記第1の外側有機層上の第3の金属層をさらに備え、前記第1、第2及び第3のキャパシタプレートがキャパシタを形成する、請求項16に記載のバラン。
【請求項19】
前記集積されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項16に記載のバラン。
【請求項20】
前記第1のプリプレグ層と反対側の前記第1の外側有機層上の第1のシールド層と、前記第2のプリプレグ層と反対側の前記第2の外側有機層上の第2のシールド層とをさらに備える、請求項16に記載のバラン。
【請求項21】
マルチバンド無線用途の信号処理モジュールであって、
第1の面と、前記第1の面と反対側の第2の面とを有する第1の液晶ポリマー(LCP)層と、
前記第1のLCP層の前記第1の面上の第1のパターン化された金属層と、
前記第1のLCP層の前記第2の面上の第2のパターン化された金属層であって、前記第1及び第2の金属層が、前記第1及び第2の金属層が互いに関係して、共通ポートによって接続された少なくとも第1のフィルタ及び第2のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第2のパターン化された金属層と、
第1の面と、前記第1の面と反対側の第2の面とを有する第2のLCP層と、
前記第2のLCP層の前記第1の面上の第3のパターン化された金属層と、
前記第2のLCP層の前記第2の面上の第4のパターン化された金属層であって、前記第3及び第4の金属層が、前記第3及び第4の金属層が互いに関係して、共通ポートによって接続された少なくとも第1のフィルタ及び第2のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第4のパターン化された金属層と、
前記第1のLCP層と前記第2のLCP層との間に配置された第1のプリプレグ層と、
前記第1のLCP層と反対側の前記第2の金属層上の第2のプリプレグ層、及び前記第2のLCP層と反対側の前記第3の金属層上の第3のプリプレグ層と、
前記第2の金属層と反対側の前記第2のプリプレグ層上の第1の外側有機層、及び前記第3の金属層と反対側の前記第3のプリプレグ層上の第2の外側有機層と、
を備える、モジュール。
【請求項22】
前記第2のプリプレグ層と反対側の前記第1の外側有機層上の第1のシールド層、及び前記第3のプリプレグ層と反対側の前記第2の外側有機層上の第2のシールド層とをさらに備える、請求項21に記載のモジュール。
【請求項23】
前記第1の外側有機層が、ラミネート層、LCP層または高K有機層のうちの1つを備える、請求項21に記載のモジュール。
【請求項24】
前記第2のプリプレグ層と反対側の第1の外側有機層上の第1のRCF層と、
前記第3のプリプレグ層と反対側の前記第2の外側有機層上の第2のRCF層と、
をさらに備える、請求項21に記載のモジュール。
【図1A】
【図1B】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B−D】
【図15】
【図16】
【図17A】
【図17B】
【図17C】
【図17D】
【図17E】
【図17F】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25A】
【図25B】
【図25C】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図1B】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B−D】
【図15】
【図16】
【図17A】
【図17B】
【図17C】
【図17D】
【図17E】
【図17F】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25A】
【図25B】
【図25C】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【公開番号】特開2010−93828(P2010−93828A)
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【外国語出願】
【出願番号】特願2009−259138(P2009−259138)
【出願日】平成21年11月12日(2009.11.12)
【分割の表示】特願2006−554327(P2006−554327)の分割
【原出願日】平成17年2月23日(2005.2.23)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.GSM
【出願人】(500020357)ジョージア テック リサーチ コーポレイション (39)
【Fターム(参考)】
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【出願番号】特願2009−259138(P2009−259138)
【出願日】平成21年11月12日(2009.11.12)
【分割の表示】特願2006−554327(P2006−554327)の分割
【原出願日】平成17年2月23日(2005.2.23)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.GSM
【出願人】(500020357)ジョージア テック リサーチ コーポレイション (39)
【Fターム(参考)】
[ Back to top ]