無線通信システム、スプリットモードＴＦＣＩ復号処理装置及びそれらに用いる復号処理方法
【課題】 ハードウェア規模や消費電力を大きくすることなく、スプリットモードのＴＦＣＩ値の復号をできる限り小さいハードウェア規模で実現可能な無線通信システムを提供する。
【解決手段】 軟判定スプリットモードＴＦＣＩ復号部２２にて、スプリットモードＴＦＣＩコードワード分離部２２１はＡ−ＤＰＣＨ及びＰＤＳＣＨ各々のＴＦＣＩコードワードを分離し、時分割高速アダマール変換部２２２は分離されたＡ−ＤＰＣＨ及びＰＤＳＣＨ各々のＴＦＣＩコードワードの相関値を、バタフライ演算器を時分割に使用して算出する。ピーク相関値判定部２２３は時分割高速アダマール変換部２２２で算出された相関値のピークインデックスとピークの正負とを判定し、スプリットモードＴＦＣＩ判定部２２４はその判定結果からＡ−ＤＰＣＨのＴＦＣＩ値とＰＤＳＣＨのＴＦＣＩ値とを判定する。
【解決手段】 軟判定スプリットモードＴＦＣＩ復号部２２にて、スプリットモードＴＦＣＩコードワード分離部２２１はＡ−ＤＰＣＨ及びＰＤＳＣＨ各々のＴＦＣＩコードワードを分離し、時分割高速アダマール変換部２２２は分離されたＡ−ＤＰＣＨ及びＰＤＳＣＨ各々のＴＦＣＩコードワードの相関値を、バタフライ演算器を時分割に使用して算出する。ピーク相関値判定部２２３は時分割高速アダマール変換部２２２で算出された相関値のピークインデックスとピークの正負とを判定し、スプリットモードＴＦＣＩ判定部２２４はその判定結果からＡ−ＤＰＣＨのＴＦＣＩ値とＰＤＳＣＨのＴＦＣＩ値とを判定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線通信システム、プリットモードＴＦＣＩ復号処理装置及びそれらに用いる復号処理方法に関し、特にスプリットモードＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）で送信されたＴＦＣＩコードワードの復号処理方法に関する。
【背景技術】
【０００２】
３．５世代の携帯電話サービスにおいては、ＨＳＤＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）が適用されている。
【０００３】
このＨＳＤＰＡは下りリンクに対して付随個別物理チャネル（Ａ−ＤＰＣＨ：Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値と、物理ダウンリンク共有チャネル（ＰＤＳＣＨ：Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値とをスプリットモードＴＦＣＩコード発生器から個別物理制御チャネル（ＤＰＣＣＨ：Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｏｎｔｒｏｌ Ｃｈａｎｎｅｌ）に多重マッピングして送信される（例えば、非特許文献１参照）。
【０００４】
このような適用サービスにおいて、携帯電話端末では、さらなる小型化によって、ハードウェア規模の縮小化が求められている。
【０００５】
【非特許文献１】“４．３．４ Ｏｐｅｒａｔｉｏｎ ｏｆ Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ（ＴＦＣＩ） ｉｎ Ｓｐｌｉｔ Ｍｏｄｅ”［３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ） ＴＳ２５．２１２ Ｖ４．６．０（２００２−０９］
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した従来の携帯電話サービスでは、図１３に示すように、軟判定スプリットモードＴＦＣＩ復号部３０が、スプリットモードＴＦＣＩコードワード分離部３０１と、ｂｉ−ｏｒｔｈｏｇｏｎａｌ Ｃｏｄｅ相関器３０２，３０３と、ピーク相関値判定部３０４と、スプリットモードＴＦＣＩ判定部３０５とから構成されており、ｂｉ−ｏｒｔｈｏｇｏｎａｌ Ｃｏｄｅ相関器３０２，３０３各々において、図１４に示すように、１６入力の相関器を１６種類用意する必要があり、ハードウェア規模が大きく、消費電力も大きくなることが懸念事項としてあげられている。
【０００７】
そこで、本発明の目的は上記の問題点を解消し、ハードウェア規模や消費電力を大きくすることなく、スプリットモードのＴＦＣＩ値の復号をできる限り小さいハードウェア規模で実現することができる無線通信システム、プリットモードＴＦＣＩ復号処理装置及びそれらに用いる復号処理方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による無線通信システムは、生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置と、受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムであって、
前記復号処理装置は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を備えている。
【０００９】
本発明によるスプリットモードＴＦＣＩ復号処理装置は、生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置から受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号するスプリットモードＴＦＣＩ復号処理装置であって、
前記復号処理装置は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を備えている。
【００１０】
本発明によるスプリットモードＴＦＣＩ復号処理方法は、生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置と、受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムに用いられるスプリットモードＴＦＣＩ復号処理方法であって、
前記復号処理装置が、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を用いてＴＦＣＩコードワードを復号している。
【００１１】
すなわち、本発明のスプリットモードＴＦＣＩ復号処理装置は、上記の非特許文献１に記載されているスプリットモードＴＦＣＩで送信されたＴＦＣＩコードワードの復号処理方法に関する発明である。
【００１２】
ＨＳＤＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｄａｔａ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）サービスを実施する無線基地局装置は、上記の非特許文献１に記載しているように、付随個別物理チャネル（Ａ−ＤＰＣＨ：Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値と、物理ダウンリンク共有チャネル（ＰＤＳＣＨ：Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値とをスプリットモードＴＦＣＩコード発生器から個別物理制御チャネル（ＤＰＣＣＨ：Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｏｎｔｒｏｌ Ｃｈａｎｎｅｌ）に多重マッピングすることで、スプリットモードのＴＦＣＩコードワードが送信されている。
【００１３】
本発明では、このｂｉ−ｏｒｔｈｏｇｏｎａｌ相関器の代わりに時分割高速アダマール変換部を用いることによりハードウェア規模および消費電力の低減を図ろうとしている。また、本発明では携帯端末におけるスプリットモードＴＦＣＩ復号に関してできる限り小さなハードウェア構成を提案している。
【００１４】
本発明のスプリットモードＴＦＣＩ復号処理装置では、携帯端末のスプリットモードＴＦＣＩ復号部に時分割高速アダマール変換部を備え、この時分割高速アダマール変換部に、メモリバッファとバタフライ演算器とアドレスポインタ抽出手段とを備え、スプリットモードのＴＦＣＩコードワードを復号する装置を、小さなハードウェアで実現可能となる。
【００１５】
そのために、本発明のスプリットモードＴＦＣＩ復号処理装置では、図１の軟判定スプリットモードＴＦＣＩ復号部において時分割高速アダマール変換部を用いることによって、ハードウェアの縮小化を図っている。このハードウェアの縮小化を図るための時分割高速アダマール変換部は、メモリバッファと、バタフライ演算器と、アドレスポインタ抽出部１１９とを用いてスプリットモードのＴＦＣＩ値の復号をできる限り小さいハードウェア規模で実現可能としている。
【００１６】
これによって、本発明のスプリットモードＴＦＣＩ復号処理装置では、メモリバッファとバタフライ演算器とを共有化し、１６次アダマール行列の相関を、１つのメモリバッファと１つのバタフライ演算器とアドレスポインタ抽出部とによって演算することで、時分割高速アダマール変換器において最小限のハードウェア規模で構成することが可能となる。
【００１７】
また、本発明のスプリットモードＴＦＣＩ復号処理装置では、バタフライ演算器の計算結果をメモリバッファに格納するのと同時に、メモリバッファからの出力を次のバタフライ演算器の入力に書込む構成としているので、効率的な処理を行うことで、ハードウェア規模が小さくても比較的、高速に処理することができる。
【発明の効果】
【００１８】
本発明は、以下に述べるような構成及び動作とすることで、ハードウェア規模や消費電力を大きくすることなく、スプリットモードのＴＦＣＩ値の復号をできる限り小さいハードウェア規模で実現することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による無線通信システムの構成を示すブロック図である。図１において、本発明の一実施例による無線通信システムは、無線通信路１００を通して接続されるスプリットモードＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワード送信部１及びスプリットモードＴＦＣＩ復号部２から構成されている。
【００２０】
スプリットモードＴＦＣＩコードワード送信部１はスプリットモードＴＦＣＩコード発生器１１と、個別物理制御チャネルマッピング１２とから構成されており、スプリットモードＴＦＣＩ復号部２はスプリットモードＴＦＣＩコードワード検出部２１と、軟判定スプリットモードＴＦＣＩ復号部２２とから構成されている。
【００２１】
図２（ａ）は図１のスプリットモードＴＦＣＩコード発生器１１の構成を示すブロック図であり、図２（ｂ）は図２（ａ）のｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器で用いるコードを示す表である。
【００２２】
図２（ａ）において、スプリットモードＴＦＣＩコード発生器１１はＡ−ＤＰＣＨ（Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ：付随個別物理チャネル）のＴＦＣＩ値（０〜３１）５ビットを入力して１６ビットのＴＦＣＩコードワードを生成するｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１と、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ：物理個別共有チャネル）のＴＦＣＩ値（０〜３１）５ビットを入力して１６ビットのＴＦＣＩコードワードを生成するｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１２とから構成されている。
【００２３】
つまり、スプリットモードＴＦＣＩコード発生器１１はＡ−ＤＰＣＨのＴＦＣＩ値５ビットと、ＰＤＳＣＨのＴＦＣＩ値５ビットとを入力し、ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１，１１２各々で１６ビットのＴＦＣＩコードワードを生成する。個別物理制御チャネルマッピング１２はスプリットモードＴＦＣＩコード発生器１１で生成されたＴＦＣＩコードワードを多重する。
【００２４】
スプリットモードＴＦＣＩコード発生器１１において、ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１はＡ−ＤＰＣＨのＴＦＣＩ値５ビットを入力し、１６ビットのＴＦＣＩコードワード（ｂ0 ，ｂ2 ，・・・，ｂ30）を生成し、ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１２はＰＤＳＣＨのＴＦＣＩ値５ビットを入力し、１６ビットのＴＦＣＩコードワード（ｂ1 ，ｂ3 ，・・・，ｂ31）を生成する。
【００２５】
図３は図１の軟判定スプリットモードＴＦＣＩ復号部２２の構成を示すブロック図である。図３において、軟判定スプリットモードＴＦＣＩ復号部２２はスプリットモードＴＦＣＩコードワード分離部２２１と、時分割高速アダマール変換部２２２と、ピーク相関値判定部２２３と、スプリットモードＴＦＣＩ判定部２２４とから構成されている。
【００２６】
スプリットモードＴＦＣＩ復号部２において、スプリットモードＴＦＣＩコードワード検出部２１は個別物理制御チャネルマッピング１２で多重化されたＴＦＣＩビットを検出する。
【００２７】
軟判定スプリットモードＴＦＣＩ復号部２２において、スプリットモードＴＦＣＩコードワード分離部２２１はＡ−ＤＰＣＨのＴＦＣＩコードワードとＰＤＳＣＨのＴＦＣＩコードワードとを分離する。時分割高速アダマール変換部２２２はスプリットモードＴＦＣＩコードワード分離部２２１で分離されたＡ−ＤＰＣＨのＴＦＣＩコードワード、ＰＤＳＣＨのＴＦＣＩコードワードの相関値を、図示せぬバタフライ演算器を時分割に使用して算出する。
【００２８】
ピーク相関値判定部２２３は時分割高速アダマール変換部２２２で算出された相関値のピークインデックスとピークの正負とを判定し、スプリットモードＴＦＣＩ判定部２２４はピーク相関値判定部２２３からのピークインデックスとピークの正負とからＡ−ＤＰＣＨのＴＦＣＩ値とＰＤＳＣＨのＴＦＣＩ値とをそれぞれ判定する。
【００２９】
図４は図３の時分割高速アダマール変換部２２２の構成を示すブロック図である。図４において、時分割高速アダマール変換部２２２はメモリバッファＡ２２２１と、メモリバッファＢ２２２２と、バタフライ演算器Ａ２２２３と、バタフライ演算器Ｂ２２２４と、アドレスポインタ抽出部２２２５とから構成されている。
【００３０】
バタフライ演算器Ａ２２２３はＡ−ＤＰＣＨの受信ＴＦＣＩコードワードを基に１６次アダマール行列の各行または列成分との相関を計算し、バタフライ演算器Ｂ２２２４はＰＤＳＣＨの受信ＴＦＣＩコードワードを基に１６次アダマール行列の各行または列成分との相関を計算する。
【００３１】
時分割高速アダマール変換部２２２のメモリバッファＡ２２２１はスプリットモードＴＦＣＩコードワード分離部２２１で分離されたＡ−ＤＰＣＨの受信ＴＦＣＩコードワードと、バタフライ演算器Ａ２２２３で算出した出力結果とを随時格納する。メモリバッファＢ２２２２はＰＤＳＣＨの受信ＴＦＣＩコードワードと、バタフライ演算器Ｂ２２２４で算出した出力結果とを随時格納する。
【００３２】
アドレスポインタ抽出部２２２５はバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４をそれぞれ時分割に使用するために、メモリバッファＡ２２２１及びメモリバッファＢ２２２２に対してデータを入出力するためのアドレスポインタ（バタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４に入出力するデータのアドレスポインタ）を抽出する。
【００３３】
図５は図４のアドレスポインタ抽出部２２２５の計算式を示す図であり、図６は１６次アダマール行列Ｈを示す図であり、図７は１６次アダマール行列の分解行列Ｇ１を示す図であり、図８は１６次アダマール行列の分解行列Ｇ２を示す図であり、図９は１６次アダマール行列の分解行列Ｇ３を示す図であり、図１０は１６次アダマール行列の分解行列Ｇ４を示す図である。
【００３４】
また、図１１は１６次アダマール行列Ｈと等価なＧ１・Ｇ２・Ｇ３・Ｇ４行列相関器を示す図であり、図１２は図４のバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４の構成を示すブロック図である。これら図１〜図１２を用いてスプリットモードＴＦＣＩ復号部２の動作について説明する。
【００３５】
スプリットモードＴＦＣＩコード発生器１１の処理については上記の非特許文献１に記載されており、図２（ａ）に示すように、Ａ−ＤＰＣＨのＴＦＣＩ値とＰＤＳＣＨのＴＦＣＩ値とを（１６，５）ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１，１１２に入力し、図２（ｂ）に示す表で示されるコードでそれぞれ１６ビット毎のＴＦＣＩコードワードを生成する。
【００３６】
この（１６，５）ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１，１１２はＴＦＣＩ値を２進数で示し、図２（ｂ）に示す表の１６ビットのＭi,0 とＭi,1 とＭi,2 とＭi,3 とＭi,4 との排他的論理和で生成される。ここで、生成されたＴＦＣＩコードワードは「０」の場合を「１」、「１」の場合を「−１」とすると、１６次アダマール行列Ｈ（図６参照）と、その１６次アダマール行列Ｈの符号を反転させた行または列成分のコードとからなるので、受信したＴＦＣＩコードワードをこの１６次アダマール行列Ｈの各行または列成分との相関を計算することで、ＴＦＣＩコードワードを復号することができる。
【００３７】
従来のスプリットＴＦＣＩ復号方法では、図１３に示すように、１６次アダマール行列Ｈそのままの相関を計算するために、ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ相関器３０２，３０３を用いているが、このｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ相関器３０２，３０３の場合には、図１４に示すように、１６入力の加減算器３０２１−１〜３０２１−１６が１６次アダマール行列Ｈの行数である１６種必要であり、ハードウェア規模として大きくなってしまう。
【００３８】
そこで、本実施例では、この１６次アダマール行列Ｈと等価の行列として、Ｇ１行列（図７参照）、Ｇ２行列（図８参照）、Ｇ３行列（図９参照）、Ｇ４行列（図１０参照）を用いている。これらのＧ１・Ｇ２・Ｇ３・Ｇ４行列の相関器を図１１に示す。
【００３９】
例えば、Ａ−ＤＰＣＨの受信ＴＦＣＩコードワードを基にバタフライ演算器Ａ２２２３を時分割に使用して１６次アダマール行列の各行または列成分との相関を計算する場合、図１１において、Ｇ１行列（図７参照）の相関は、入力２０１−１からバタフライ演算器Ａ２２２３による演算処理２０２−１で計算されて出力２０１−２となり、Ｇ２行列（図８参照）の相関は、入力２０１−２からバタフライ演算器Ａ２２２３による演算処理２０２−２で計算されて出力２０１−３となる。
【００４０】
また、Ｇ３行列（図９参照）の相関は、入力２０１−３からバタフライ演算器Ａ２２２３による演算処理２０２−３で計算されて出力２０１−４となり、Ｇ４行列（図１０参照）の相関は、入力２０１−４からバタフライ演算器Ａ２２２３による演算処理２０２−４で計算されて出力２０１−５となる。
【００４１】
本実施例では、バタフライ演算器Ａ２２２３による演算処理２０２−１〜２０２−４と、相関結果を格納するメモリバッファＡ２２２１への入出力２０２−１〜２０２−５とを共有する時分割高速アダマール変換器２２２を用いている。尚、ＰＤＳＣＨの受信ＴＦＣＩコードワードを基にバタフライ演算器Ｂ２２２４を時分割に使用して１６次アダマール行列の各行または列成分との相関を計算する場合にも、上記と同様の処理で行われる。
【００４２】
バタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４は、図１２に示すように、２入力２出力の加減算器で構成されている。図１１に示すように、Ｇ１行列（図７参照）、Ｇ２行列（図８参照）、Ｇ３行列（図９参照）、Ｇ４行列（図１０参照）各々の相関結果を格納し、次の行列でバタフライ演算を行うメモリバッファＡ２２２１及びメモリバッファＢ２２２２の位置をアドレスポインタ抽出部２２２５で算出することによって、スプリットモードの１つＴＦＣＩコードワードに対してメモリバッファＡ２２２１を１つと、バタフライ演算器Ａ２２２３を１つとだけの構成で、またはメモリバッファＢ２２２２を１つと、バタフライ演算器Ｂ２２２４を１つとだけの構成で実現することができる。
【００４３】
このアドレスポインタ抽出部２２２５は図１１の各行列の相関（ｋ＝１〜４）のバタフライ演算器構成の位置を示し、これを時分割（ｔ＝０〜７、ｋ＝１〜４）で使用する場合に図５に示す表のような関係となり、この表をｔとｋとの関数で示すと、図５に示すように、
Ｐ１＝ｄｉｖ（ｔ，２k-1 ）×２k-1 ＋ｔ
Ｐ２＝ｄｉｖ（ｔ，２k-1 ）×２k-1 ＋ｔ＋２k-1
という式になる。ここで、ｄｉｖ（ａ，ｂ）はａをｂで割った商を表す関数である。
【００４４】
バタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４は入力と出力とにおいて格納する位置が等しい構成のため、メモリバッファＡ２２２１及びメモリバッファＢ２２２２の入出力２０１−１〜２０１−５を共有することができる。
【００４５】
また、入力と出力とにおいて格納する位置が等しい構成を利用してバタフライ演算結果出力をメモリバッファに書込むのと同時に、次のバタフライ演算処理のためのデータを入力することで、効率よく処理を行うことができる。このアドレスポインタ抽出部２２２５を使用することで、１６次アダマール行列Ｈ（図６参照）を相関するのに必要なバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４による演算処理２０２−１〜２０２−４とメモリバッファＡ２２２１及びメモリバッファＢ２２２２の入出力２０１−１〜２０１−５とを共有することができる。
【００４６】
よって、本実施例では、１つのＴＦＣＩコードワードに対して、１つのメモリバッファＡ２２２１及びメモリバッファＢ２２２２と、１つのバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４とを持つだけで、相関値を算出することができる。そのため、本実施例では、ハードウェア規模を大きく削減することができる。尚、本実施例では、Ａ−ＤＰＣＨのＴＦＣＩ値とＰＤＳＣＨのＴＦＣＩ値とを基にそれぞれ演算を行うバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４を設けているが、これらの処理をさらに１つのバタフライ演算器を時分割に使用して演算を行うようにすることも可能である。この場合、メモリバッファも１つでよい。
【００４７】
ピーク相関値判定部２２３とスプリットモードＴＦＣＩ判定部２２４とではＡ−ＤＰＣＨのＴＦＣＩコードワードの相関結果と、ＰＤＳＣＨのＴＦＣＩコードワードに対して時分割高速アダマール変換器２２２から得られた相関結果とによって、ピーク（絶対値）の最大値を検出し、その最大値を検出したメモリバッファの位置とピークの正負とによって、送信されたＴＦＣＩ値を算出する。
【００４８】
このように、本実施例では、メモリバッファＡ２２２１及びメモリバッファＢ２２２２と、バタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４とをを共有化し、１６次アダマール行列Ｈ（図６参照）の相関を、１つのメモリバッファＡ２２２１及びメモリバッファＢ２２２２と、１つのバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４と、アドレスポインタ抽出部２２２５とで構成することができるので、時分割高速アダマール変換器１１において最小限のハードウェア規模で構成することができる。
【００４９】
したがって、本実施例では、バタフライ演算器の計算結果をメモリバッファに格納するのと同時に、メモリバッファからの出力を次のバタフライ演算器の入力に書込む構成をとることで、ハードウェア規模が小さくても、比較的、高速に処理することができる。但し、この場合には、メモリバッファに入力ポートと出力ポートとを備えておく必要がある。
【００５０】
本実施例では、スプリットモードＴＦＣＩコードワード復号部２において、具体的なハードウェアの削減方法について説明しているが、バタフライ演算器を複数持つ構成とすることで、より高速な処理が可能である。これは、各行列に必要な複数のバタフライ演算器を時分割で共有しているので、複数使用できるハードウェア構成であれば、柔軟に高速化することができる。
【００５１】
さらに、本実施例では、アドレスポインタ抽出部２２２５の計算式である式はｎ次アダマール行列の場合であっても適用が可能なため、ｎ（ｎは２のべき乗）次アダマール行列の相関計算をする場合にも、同じハードウェア構成で実現が可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施例による無線通信システムの構成を示すブロック図である。
【図２】（ａ）は図１のスプリットモードＴＦＣＩコード発生器の構成を示すブロック図、（ｂ）は（ａ）のｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器で用いるコードを示す表である。
【図３】図１の軟判定スプリットモードＴＦＣＩ復号部の構成を示すブロック図である。
【図４】図３の時分割高速アダマール変換部の構成を示すブロック図である。
【図５】図４のアドレスポインタ抽出部の計算式を示す図である。
【図６】１６次アダマール行列Ｈを示す図である。
【図７】１６次アダマール行列の分解行列Ｇ１を示す図である。
【図８】１６次アダマール行列の分解行列Ｇ２を示す図である。
【図９】１６次アダマール行列の分解行列Ｇ３を示す図である。
【図１０】１６次アダマール行列の分解行列Ｇ４を示す図である。
【図１１】１６次アダマール行列Ｈと等価なＧ１・Ｇ２・Ｇ３・Ｇ４行列相関器を示す図である。
【図１２】図４のバタフライ演算器Ａ及びバタフライ演算器Ｂの構成を示すブロック図である。
【図１３】従来の軟判定スプリットモードＴＦＣＩ復号部の構成を示すブロック図である。
【図１４】従来のｂｉ−ｏｒｔｈｏｇｏｎａｌ Ｃｏｄｅ相関器を示す図である。
【符号の説明】
【００５３】
１ スプリットモードＴＦＣＩコードワード送信部
２ スプリットモードＴＦＣＩ復号部
１１ スプリットモードＴＦＣＩコード発生器
１２ 個別物理制御チャネルマッピング
２１ スプリットモードＴＦＣＩコードワード検出部
２２ 軟判定スプリットモードＴＦＣＩ復号部
１００ 無線通信路
２２１ スプリットモードＴＦＣＩコードワード分離部
２２２ 時分割高速アダマール変換部
２２３ ピーク相関値判定部
２２４ スプリットモードＴＦＣＩ判定部
２２２１ メモリバッファＡ
２２２２ メモリバッファＢ
２２２３ バタフライ演算器Ａ
２２２４ バタフライ演算器Ｂ
２２２５ アドレスポインタ抽出部
【技術分野】
【０００１】
本発明は無線通信システム、プリットモードＴＦＣＩ復号処理装置及びそれらに用いる復号処理方法に関し、特にスプリットモードＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）で送信されたＴＦＣＩコードワードの復号処理方法に関する。
【背景技術】
【０００２】
３．５世代の携帯電話サービスにおいては、ＨＳＤＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）が適用されている。
【０００３】
このＨＳＤＰＡは下りリンクに対して付随個別物理チャネル（Ａ−ＤＰＣＨ：Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値と、物理ダウンリンク共有チャネル（ＰＤＳＣＨ：Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値とをスプリットモードＴＦＣＩコード発生器から個別物理制御チャネル（ＤＰＣＣＨ：Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｏｎｔｒｏｌ Ｃｈａｎｎｅｌ）に多重マッピングして送信される（例えば、非特許文献１参照）。
【０００４】
このような適用サービスにおいて、携帯電話端末では、さらなる小型化によって、ハードウェア規模の縮小化が求められている。
【０００５】
【非特許文献１】“４．３．４ Ｏｐｅｒａｔｉｏｎ ｏｆ Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ（ＴＦＣＩ） ｉｎ Ｓｐｌｉｔ Ｍｏｄｅ”［３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ） ＴＳ２５．２１２ Ｖ４．６．０（２００２−０９］
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した従来の携帯電話サービスでは、図１３に示すように、軟判定スプリットモードＴＦＣＩ復号部３０が、スプリットモードＴＦＣＩコードワード分離部３０１と、ｂｉ−ｏｒｔｈｏｇｏｎａｌ Ｃｏｄｅ相関器３０２，３０３と、ピーク相関値判定部３０４と、スプリットモードＴＦＣＩ判定部３０５とから構成されており、ｂｉ−ｏｒｔｈｏｇｏｎａｌ Ｃｏｄｅ相関器３０２，３０３各々において、図１４に示すように、１６入力の相関器を１６種類用意する必要があり、ハードウェア規模が大きく、消費電力も大きくなることが懸念事項としてあげられている。
【０００７】
そこで、本発明の目的は上記の問題点を解消し、ハードウェア規模や消費電力を大きくすることなく、スプリットモードのＴＦＣＩ値の復号をできる限り小さいハードウェア規模で実現することができる無線通信システム、プリットモードＴＦＣＩ復号処理装置及びそれらに用いる復号処理方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による無線通信システムは、生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置と、受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムであって、
前記復号処理装置は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を備えている。
【０００９】
本発明によるスプリットモードＴＦＣＩ復号処理装置は、生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置から受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号するスプリットモードＴＦＣＩ復号処理装置であって、
前記復号処理装置は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を備えている。
【００１０】
本発明によるスプリットモードＴＦＣＩ復号処理方法は、生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置と、受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムに用いられるスプリットモードＴＦＣＩ復号処理方法であって、
前記復号処理装置が、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を用いてＴＦＣＩコードワードを復号している。
【００１１】
すなわち、本発明のスプリットモードＴＦＣＩ復号処理装置は、上記の非特許文献１に記載されているスプリットモードＴＦＣＩで送信されたＴＦＣＩコードワードの復号処理方法に関する発明である。
【００１２】
ＨＳＤＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｄａｔａ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）サービスを実施する無線基地局装置は、上記の非特許文献１に記載しているように、付随個別物理チャネル（Ａ−ＤＰＣＨ：Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値と、物理ダウンリンク共有チャネル（ＰＤＳＣＨ：Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値とをスプリットモードＴＦＣＩコード発生器から個別物理制御チャネル（ＤＰＣＣＨ：Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｏｎｔｒｏｌ Ｃｈａｎｎｅｌ）に多重マッピングすることで、スプリットモードのＴＦＣＩコードワードが送信されている。
【００１３】
本発明では、このｂｉ−ｏｒｔｈｏｇｏｎａｌ相関器の代わりに時分割高速アダマール変換部を用いることによりハードウェア規模および消費電力の低減を図ろうとしている。また、本発明では携帯端末におけるスプリットモードＴＦＣＩ復号に関してできる限り小さなハードウェア構成を提案している。
【００１４】
本発明のスプリットモードＴＦＣＩ復号処理装置では、携帯端末のスプリットモードＴＦＣＩ復号部に時分割高速アダマール変換部を備え、この時分割高速アダマール変換部に、メモリバッファとバタフライ演算器とアドレスポインタ抽出手段とを備え、スプリットモードのＴＦＣＩコードワードを復号する装置を、小さなハードウェアで実現可能となる。
【００１５】
そのために、本発明のスプリットモードＴＦＣＩ復号処理装置では、図１の軟判定スプリットモードＴＦＣＩ復号部において時分割高速アダマール変換部を用いることによって、ハードウェアの縮小化を図っている。このハードウェアの縮小化を図るための時分割高速アダマール変換部は、メモリバッファと、バタフライ演算器と、アドレスポインタ抽出部１１９とを用いてスプリットモードのＴＦＣＩ値の復号をできる限り小さいハードウェア規模で実現可能としている。
【００１６】
これによって、本発明のスプリットモードＴＦＣＩ復号処理装置では、メモリバッファとバタフライ演算器とを共有化し、１６次アダマール行列の相関を、１つのメモリバッファと１つのバタフライ演算器とアドレスポインタ抽出部とによって演算することで、時分割高速アダマール変換器において最小限のハードウェア規模で構成することが可能となる。
【００１７】
また、本発明のスプリットモードＴＦＣＩ復号処理装置では、バタフライ演算器の計算結果をメモリバッファに格納するのと同時に、メモリバッファからの出力を次のバタフライ演算器の入力に書込む構成としているので、効率的な処理を行うことで、ハードウェア規模が小さくても比較的、高速に処理することができる。
【発明の効果】
【００１８】
本発明は、以下に述べるような構成及び動作とすることで、ハードウェア規模や消費電力を大きくすることなく、スプリットモードのＴＦＣＩ値の復号をできる限り小さいハードウェア規模で実現することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による無線通信システムの構成を示すブロック図である。図１において、本発明の一実施例による無線通信システムは、無線通信路１００を通して接続されるスプリットモードＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワード送信部１及びスプリットモードＴＦＣＩ復号部２から構成されている。
【００２０】
スプリットモードＴＦＣＩコードワード送信部１はスプリットモードＴＦＣＩコード発生器１１と、個別物理制御チャネルマッピング１２とから構成されており、スプリットモードＴＦＣＩ復号部２はスプリットモードＴＦＣＩコードワード検出部２１と、軟判定スプリットモードＴＦＣＩ復号部２２とから構成されている。
【００２１】
図２（ａ）は図１のスプリットモードＴＦＣＩコード発生器１１の構成を示すブロック図であり、図２（ｂ）は図２（ａ）のｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器で用いるコードを示す表である。
【００２２】
図２（ａ）において、スプリットモードＴＦＣＩコード発生器１１はＡ−ＤＰＣＨ（Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ：付随個別物理チャネル）のＴＦＣＩ値（０〜３１）５ビットを入力して１６ビットのＴＦＣＩコードワードを生成するｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１と、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ：物理個別共有チャネル）のＴＦＣＩ値（０〜３１）５ビットを入力して１６ビットのＴＦＣＩコードワードを生成するｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１２とから構成されている。
【００２３】
つまり、スプリットモードＴＦＣＩコード発生器１１はＡ−ＤＰＣＨのＴＦＣＩ値５ビットと、ＰＤＳＣＨのＴＦＣＩ値５ビットとを入力し、ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１，１１２各々で１６ビットのＴＦＣＩコードワードを生成する。個別物理制御チャネルマッピング１２はスプリットモードＴＦＣＩコード発生器１１で生成されたＴＦＣＩコードワードを多重する。
【００２４】
スプリットモードＴＦＣＩコード発生器１１において、ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１はＡ−ＤＰＣＨのＴＦＣＩ値５ビットを入力し、１６ビットのＴＦＣＩコードワード（ｂ0 ，ｂ2 ，・・・，ｂ30）を生成し、ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１２はＰＤＳＣＨのＴＦＣＩ値５ビットを入力し、１６ビットのＴＦＣＩコードワード（ｂ1 ，ｂ3 ，・・・，ｂ31）を生成する。
【００２５】
図３は図１の軟判定スプリットモードＴＦＣＩ復号部２２の構成を示すブロック図である。図３において、軟判定スプリットモードＴＦＣＩ復号部２２はスプリットモードＴＦＣＩコードワード分離部２２１と、時分割高速アダマール変換部２２２と、ピーク相関値判定部２２３と、スプリットモードＴＦＣＩ判定部２２４とから構成されている。
【００２６】
スプリットモードＴＦＣＩ復号部２において、スプリットモードＴＦＣＩコードワード検出部２１は個別物理制御チャネルマッピング１２で多重化されたＴＦＣＩビットを検出する。
【００２７】
軟判定スプリットモードＴＦＣＩ復号部２２において、スプリットモードＴＦＣＩコードワード分離部２２１はＡ−ＤＰＣＨのＴＦＣＩコードワードとＰＤＳＣＨのＴＦＣＩコードワードとを分離する。時分割高速アダマール変換部２２２はスプリットモードＴＦＣＩコードワード分離部２２１で分離されたＡ−ＤＰＣＨのＴＦＣＩコードワード、ＰＤＳＣＨのＴＦＣＩコードワードの相関値を、図示せぬバタフライ演算器を時分割に使用して算出する。
【００２８】
ピーク相関値判定部２２３は時分割高速アダマール変換部２２２で算出された相関値のピークインデックスとピークの正負とを判定し、スプリットモードＴＦＣＩ判定部２２４はピーク相関値判定部２２３からのピークインデックスとピークの正負とからＡ−ＤＰＣＨのＴＦＣＩ値とＰＤＳＣＨのＴＦＣＩ値とをそれぞれ判定する。
【００２９】
図４は図３の時分割高速アダマール変換部２２２の構成を示すブロック図である。図４において、時分割高速アダマール変換部２２２はメモリバッファＡ２２２１と、メモリバッファＢ２２２２と、バタフライ演算器Ａ２２２３と、バタフライ演算器Ｂ２２２４と、アドレスポインタ抽出部２２２５とから構成されている。
【００３０】
バタフライ演算器Ａ２２２３はＡ−ＤＰＣＨの受信ＴＦＣＩコードワードを基に１６次アダマール行列の各行または列成分との相関を計算し、バタフライ演算器Ｂ２２２４はＰＤＳＣＨの受信ＴＦＣＩコードワードを基に１６次アダマール行列の各行または列成分との相関を計算する。
【００３１】
時分割高速アダマール変換部２２２のメモリバッファＡ２２２１はスプリットモードＴＦＣＩコードワード分離部２２１で分離されたＡ−ＤＰＣＨの受信ＴＦＣＩコードワードと、バタフライ演算器Ａ２２２３で算出した出力結果とを随時格納する。メモリバッファＢ２２２２はＰＤＳＣＨの受信ＴＦＣＩコードワードと、バタフライ演算器Ｂ２２２４で算出した出力結果とを随時格納する。
【００３２】
アドレスポインタ抽出部２２２５はバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４をそれぞれ時分割に使用するために、メモリバッファＡ２２２１及びメモリバッファＢ２２２２に対してデータを入出力するためのアドレスポインタ（バタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４に入出力するデータのアドレスポインタ）を抽出する。
【００３３】
図５は図４のアドレスポインタ抽出部２２２５の計算式を示す図であり、図６は１６次アダマール行列Ｈを示す図であり、図７は１６次アダマール行列の分解行列Ｇ１を示す図であり、図８は１６次アダマール行列の分解行列Ｇ２を示す図であり、図９は１６次アダマール行列の分解行列Ｇ３を示す図であり、図１０は１６次アダマール行列の分解行列Ｇ４を示す図である。
【００３４】
また、図１１は１６次アダマール行列Ｈと等価なＧ１・Ｇ２・Ｇ３・Ｇ４行列相関器を示す図であり、図１２は図４のバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４の構成を示すブロック図である。これら図１〜図１２を用いてスプリットモードＴＦＣＩ復号部２の動作について説明する。
【００３５】
スプリットモードＴＦＣＩコード発生器１１の処理については上記の非特許文献１に記載されており、図２（ａ）に示すように、Ａ−ＤＰＣＨのＴＦＣＩ値とＰＤＳＣＨのＴＦＣＩ値とを（１６，５）ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１，１１２に入力し、図２（ｂ）に示す表で示されるコードでそれぞれ１６ビット毎のＴＦＣＩコードワードを生成する。
【００３６】
この（１６，５）ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器１１１，１１２はＴＦＣＩ値を２進数で示し、図２（ｂ）に示す表の１６ビットのＭi,0 とＭi,1 とＭi,2 とＭi,3 とＭi,4 との排他的論理和で生成される。ここで、生成されたＴＦＣＩコードワードは「０」の場合を「１」、「１」の場合を「−１」とすると、１６次アダマール行列Ｈ（図６参照）と、その１６次アダマール行列Ｈの符号を反転させた行または列成分のコードとからなるので、受信したＴＦＣＩコードワードをこの１６次アダマール行列Ｈの各行または列成分との相関を計算することで、ＴＦＣＩコードワードを復号することができる。
【００３７】
従来のスプリットＴＦＣＩ復号方法では、図１３に示すように、１６次アダマール行列Ｈそのままの相関を計算するために、ｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ相関器３０２，３０３を用いているが、このｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ相関器３０２，３０３の場合には、図１４に示すように、１６入力の加減算器３０２１−１〜３０２１−１６が１６次アダマール行列Ｈの行数である１６種必要であり、ハードウェア規模として大きくなってしまう。
【００３８】
そこで、本実施例では、この１６次アダマール行列Ｈと等価の行列として、Ｇ１行列（図７参照）、Ｇ２行列（図８参照）、Ｇ３行列（図９参照）、Ｇ４行列（図１０参照）を用いている。これらのＧ１・Ｇ２・Ｇ３・Ｇ４行列の相関器を図１１に示す。
【００３９】
例えば、Ａ−ＤＰＣＨの受信ＴＦＣＩコードワードを基にバタフライ演算器Ａ２２２３を時分割に使用して１６次アダマール行列の各行または列成分との相関を計算する場合、図１１において、Ｇ１行列（図７参照）の相関は、入力２０１−１からバタフライ演算器Ａ２２２３による演算処理２０２−１で計算されて出力２０１−２となり、Ｇ２行列（図８参照）の相関は、入力２０１−２からバタフライ演算器Ａ２２２３による演算処理２０２−２で計算されて出力２０１−３となる。
【００４０】
また、Ｇ３行列（図９参照）の相関は、入力２０１−３からバタフライ演算器Ａ２２２３による演算処理２０２−３で計算されて出力２０１−４となり、Ｇ４行列（図１０参照）の相関は、入力２０１−４からバタフライ演算器Ａ２２２３による演算処理２０２−４で計算されて出力２０１−５となる。
【００４１】
本実施例では、バタフライ演算器Ａ２２２３による演算処理２０２−１〜２０２−４と、相関結果を格納するメモリバッファＡ２２２１への入出力２０２−１〜２０２−５とを共有する時分割高速アダマール変換器２２２を用いている。尚、ＰＤＳＣＨの受信ＴＦＣＩコードワードを基にバタフライ演算器Ｂ２２２４を時分割に使用して１６次アダマール行列の各行または列成分との相関を計算する場合にも、上記と同様の処理で行われる。
【００４２】
バタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４は、図１２に示すように、２入力２出力の加減算器で構成されている。図１１に示すように、Ｇ１行列（図７参照）、Ｇ２行列（図８参照）、Ｇ３行列（図９参照）、Ｇ４行列（図１０参照）各々の相関結果を格納し、次の行列でバタフライ演算を行うメモリバッファＡ２２２１及びメモリバッファＢ２２２２の位置をアドレスポインタ抽出部２２２５で算出することによって、スプリットモードの１つＴＦＣＩコードワードに対してメモリバッファＡ２２２１を１つと、バタフライ演算器Ａ２２２３を１つとだけの構成で、またはメモリバッファＢ２２２２を１つと、バタフライ演算器Ｂ２２２４を１つとだけの構成で実現することができる。
【００４３】
このアドレスポインタ抽出部２２２５は図１１の各行列の相関（ｋ＝１〜４）のバタフライ演算器構成の位置を示し、これを時分割（ｔ＝０〜７、ｋ＝１〜４）で使用する場合に図５に示す表のような関係となり、この表をｔとｋとの関数で示すと、図５に示すように、
Ｐ１＝ｄｉｖ（ｔ，２k-1 ）×２k-1 ＋ｔ
Ｐ２＝ｄｉｖ（ｔ，２k-1 ）×２k-1 ＋ｔ＋２k-1
という式になる。ここで、ｄｉｖ（ａ，ｂ）はａをｂで割った商を表す関数である。
【００４４】
バタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４は入力と出力とにおいて格納する位置が等しい構成のため、メモリバッファＡ２２２１及びメモリバッファＢ２２２２の入出力２０１−１〜２０１−５を共有することができる。
【００４５】
また、入力と出力とにおいて格納する位置が等しい構成を利用してバタフライ演算結果出力をメモリバッファに書込むのと同時に、次のバタフライ演算処理のためのデータを入力することで、効率よく処理を行うことができる。このアドレスポインタ抽出部２２２５を使用することで、１６次アダマール行列Ｈ（図６参照）を相関するのに必要なバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４による演算処理２０２−１〜２０２−４とメモリバッファＡ２２２１及びメモリバッファＢ２２２２の入出力２０１−１〜２０１−５とを共有することができる。
【００４６】
よって、本実施例では、１つのＴＦＣＩコードワードに対して、１つのメモリバッファＡ２２２１及びメモリバッファＢ２２２２と、１つのバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４とを持つだけで、相関値を算出することができる。そのため、本実施例では、ハードウェア規模を大きく削減することができる。尚、本実施例では、Ａ−ＤＰＣＨのＴＦＣＩ値とＰＤＳＣＨのＴＦＣＩ値とを基にそれぞれ演算を行うバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４を設けているが、これらの処理をさらに１つのバタフライ演算器を時分割に使用して演算を行うようにすることも可能である。この場合、メモリバッファも１つでよい。
【００４７】
ピーク相関値判定部２２３とスプリットモードＴＦＣＩ判定部２２４とではＡ−ＤＰＣＨのＴＦＣＩコードワードの相関結果と、ＰＤＳＣＨのＴＦＣＩコードワードに対して時分割高速アダマール変換器２２２から得られた相関結果とによって、ピーク（絶対値）の最大値を検出し、その最大値を検出したメモリバッファの位置とピークの正負とによって、送信されたＴＦＣＩ値を算出する。
【００４８】
このように、本実施例では、メモリバッファＡ２２２１及びメモリバッファＢ２２２２と、バタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４とをを共有化し、１６次アダマール行列Ｈ（図６参照）の相関を、１つのメモリバッファＡ２２２１及びメモリバッファＢ２２２２と、１つのバタフライ演算器Ａ２２２３及びバタフライ演算器Ｂ２２２４と、アドレスポインタ抽出部２２２５とで構成することができるので、時分割高速アダマール変換器１１において最小限のハードウェア規模で構成することができる。
【００４９】
したがって、本実施例では、バタフライ演算器の計算結果をメモリバッファに格納するのと同時に、メモリバッファからの出力を次のバタフライ演算器の入力に書込む構成をとることで、ハードウェア規模が小さくても、比較的、高速に処理することができる。但し、この場合には、メモリバッファに入力ポートと出力ポートとを備えておく必要がある。
【００５０】
本実施例では、スプリットモードＴＦＣＩコードワード復号部２において、具体的なハードウェアの削減方法について説明しているが、バタフライ演算器を複数持つ構成とすることで、より高速な処理が可能である。これは、各行列に必要な複数のバタフライ演算器を時分割で共有しているので、複数使用できるハードウェア構成であれば、柔軟に高速化することができる。
【００５１】
さらに、本実施例では、アドレスポインタ抽出部２２２５の計算式である式はｎ次アダマール行列の場合であっても適用が可能なため、ｎ（ｎは２のべき乗）次アダマール行列の相関計算をする場合にも、同じハードウェア構成で実現が可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施例による無線通信システムの構成を示すブロック図である。
【図２】（ａ）は図１のスプリットモードＴＦＣＩコード発生器の構成を示すブロック図、（ｂ）は（ａ）のｂｉ−ｏｒｔｈｏｇｏｎａｌ ｃｏｄｅ器で用いるコードを示す表である。
【図３】図１の軟判定スプリットモードＴＦＣＩ復号部の構成を示すブロック図である。
【図４】図３の時分割高速アダマール変換部の構成を示すブロック図である。
【図５】図４のアドレスポインタ抽出部の計算式を示す図である。
【図６】１６次アダマール行列Ｈを示す図である。
【図７】１６次アダマール行列の分解行列Ｇ１を示す図である。
【図８】１６次アダマール行列の分解行列Ｇ２を示す図である。
【図９】１６次アダマール行列の分解行列Ｇ３を示す図である。
【図１０】１６次アダマール行列の分解行列Ｇ４を示す図である。
【図１１】１６次アダマール行列Ｈと等価なＧ１・Ｇ２・Ｇ３・Ｇ４行列相関器を示す図である。
【図１２】図４のバタフライ演算器Ａ及びバタフライ演算器Ｂの構成を示すブロック図である。
【図１３】従来の軟判定スプリットモードＴＦＣＩ復号部の構成を示すブロック図である。
【図１４】従来のｂｉ−ｏｒｔｈｏｇｏｎａｌ Ｃｏｄｅ相関器を示す図である。
【符号の説明】
【００５３】
１ スプリットモードＴＦＣＩコードワード送信部
２ スプリットモードＴＦＣＩ復号部
１１ スプリットモードＴＦＣＩコード発生器
１２ 個別物理制御チャネルマッピング
２１ スプリットモードＴＦＣＩコードワード検出部
２２ 軟判定スプリットモードＴＦＣＩ復号部
１００ 無線通信路
２２１ スプリットモードＴＦＣＩコードワード分離部
２２２ 時分割高速アダマール変換部
２２３ ピーク相関値判定部
２２４ スプリットモードＴＦＣＩ判定部
２２２１ メモリバッファＡ
２２２２ メモリバッファＢ
２２２３ バタフライ演算器Ａ
２２２４ バタフライ演算器Ｂ
２２２５ アドレスポインタ抽出部
【特許請求の範囲】
【請求項１】
生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置と、受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムであって、
前記復号処理装置は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を有することを特徴とする無線通信システム。
【請求項２】
前記時分割高速アダマール変換手段は、前記ＴＦＣＩコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファと、前記メモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする請求項１記載の無線通信システム。
【請求項３】
前記アドレスポインタ抽出手段は、前記バタフライ演算器の計算結果を前記メモリバッファに格納するのと同時に、前記メモリバッファの出力を次のバタフライ演算器の入力に書込むようにすることを特徴とする請求項２記載の無線通信システム。
【請求項４】
前記時分割高速アダマール変換手段は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算する第１及び第２のバタフライ演算器と、前記ＴＦＣＩコードワードと前記第１及び第２のバタフライ演算器の計算結果とを随時格納する第１及び第２のメモリバッファと、前記第１及び第２のバタフライ演算器をそれぞれ時分割に使用するために前記第１及び第２のメモリバッファから前記第１及び第２のバタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする請求項１記載の無線通信システム。
【請求項５】
前記アドレスポインタ抽出手段は、前記第１のバタフライ演算器の計算結果を前記第１のメモリバッファに格納するのと同時に、前記第１のメモリバッファの出力を前記第１のバタフライ演算器の入力に書込むようにするとともに、前記第２のバタフライ演算器の計算結果を前記第２のメモリバッファに格納するのと同時に、前記第２のメモリバッファの出力を前記第２のバタフライ演算器の入力に書込むようにすることを特徴とする請求項４記載の無線通信システム。
【請求項６】
前記第１のバタフライ演算器及び前記第１のメモリバッファは、Ａ−ＤＰＣＨ（Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられ、
前記第２のバタフライ演算器及び前記第２のメモリバッファは、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられることを特徴とする請求項４または請求項５記載の無線通信システム。
【請求項７】
生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置から受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号するスプリットモードＴＦＣＩ復号処理装置であって、
前記復号処理装置は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を有することを特徴とするスプリットモードＴＦＣＩ復号処理装置。
【請求項８】
前記時分割高速アダマール変換手段は、前記ＴＦＣＩコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファと、前記メモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする請求項７記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項９】
前記アドレスポインタ抽出手段は、前記バタフライ演算器の計算結果を前記メモリバッファに格納するのと同時に、前記メモリバッファの出力を次のバタフライ演算器の入力に書込むようにすることを特徴とする請求項８記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項１０】
前記時分割高速アダマール変換手段は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算する第１及び第２のバタフライ演算器と、前記ＴＦＣＩコードワードと前記第１及び第２のバタフライ演算器の計算結果とを随時格納する第１及び第２のメモリバッファと、前記第１及び第２のバタフライ演算器をそれぞれ時分割に使用するために前記第１及び第２のメモリバッファから前記第１及び第２のバタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする請求項７記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項１１】
前記アドレスポインタ抽出手段は、前記第１のバタフライ演算器の計算結果を前記第１のメモリバッファに格納するのと同時に、前記第１のメモリバッファの出力を前記第１のバタフライ演算器の入力に書込むようにするとともに、前記第２のバタフライ演算器の計算結果を前記第２のメモリバッファに格納するのと同時に、前記第２のメモリバッファの出力を前記第２のバタフライ演算器の入力に書込むようにすることを特徴とする請求項１０記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項１２】
前記第１のバタフライ演算器及び前記第１のメモリバッファは、Ａ−ＤＰＣＨ（Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられ、
前記第２のバタフライ演算器及び前記第２のメモリバッファは、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられることを特徴とする請求項１０または請求項１１記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項１３】
生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置と、受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムに用いられるスプリットモードＴＦＣＩ復号処理方法であって、
前記復号処理装置が、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を用いてＴＦＣＩコードワードを復号することを特徴とするスプリットモードＴＦＣＩ復号処理方法。
【請求項１４】
前記時分割高速アダマール変換手段が、前記ＴＦＣＩコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタをアドレスポインタ抽出手段にて抽出することを特徴とする請求項１３記載のスプリットモードＴＦＣＩ復号処理方法。
【請求項１５】
前記アドレスポインタ抽出手段が、前記バタフライ演算器の計算結果を前記メモリバッファに格納するのと同時に、前記メモリバッファの出力を次のバタフライ演算器の入力に書込むようにすることを特徴とする請求項１４記載のスプリットモードＴＦＣＩ復号処理方法。
【請求項１６】
前記時分割高速アダマール変換手段が、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を第１及び第２のバタフライ演算器にて計算し、前記ＴＦＣＩコードワードと前記第１及び第２のバタフライ演算器の計算結果とを第１及び第２のメモリバッファに随時格納し、前記第１及び第２のバタフライ演算器をそれぞれ時分割に使用するために前記第１及び第２のメモリバッファから前記第１及び第２のバタフライ演算器に入出力するデータのアドレスポインタをアドレスポインタ抽出手段にて抽出することを特徴とする請求項１３記載のスプリットモードＴＦＣＩ復号処理方法。
【請求項１７】
前記アドレスポインタ抽出手段が、前記第１のバタフライ演算器の計算結果を前記第１のメモリバッファに格納するのと同時に、前記第１のメモリバッファの出力を前記第１のバタフライ演算器の入力に書込むようにするとともに、前記第２のバタフライ演算器の計算結果を前記第２のメモリバッファに格納するのと同時に、前記第２のメモリバッファの出力を前記第２のバタフライ演算器の入力に書込むようにすることを特徴とする請求項１６記載のスプリットモードＴＦＣＩ復号処理方法。
【請求項１８】
前記第１のバタフライ演算器及び前記第１のメモリバッファが、Ａ−ＤＰＣＨ（Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられ、
前記第２のバタフライ演算器及び前記第２のメモリバッファが、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられることを特徴とする請求項１６または請求項１７記載のスプリットモードＴＦＣＩ復号処理方法。
【請求項１】
生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置と、受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムであって、
前記復号処理装置は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を有することを特徴とする無線通信システム。
【請求項２】
前記時分割高速アダマール変換手段は、前記ＴＦＣＩコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファと、前記メモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする請求項１記載の無線通信システム。
【請求項３】
前記アドレスポインタ抽出手段は、前記バタフライ演算器の計算結果を前記メモリバッファに格納するのと同時に、前記メモリバッファの出力を次のバタフライ演算器の入力に書込むようにすることを特徴とする請求項２記載の無線通信システム。
【請求項４】
前記時分割高速アダマール変換手段は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算する第１及び第２のバタフライ演算器と、前記ＴＦＣＩコードワードと前記第１及び第２のバタフライ演算器の計算結果とを随時格納する第１及び第２のメモリバッファと、前記第１及び第２のバタフライ演算器をそれぞれ時分割に使用するために前記第１及び第２のメモリバッファから前記第１及び第２のバタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする請求項１記載の無線通信システム。
【請求項５】
前記アドレスポインタ抽出手段は、前記第１のバタフライ演算器の計算結果を前記第１のメモリバッファに格納するのと同時に、前記第１のメモリバッファの出力を前記第１のバタフライ演算器の入力に書込むようにするとともに、前記第２のバタフライ演算器の計算結果を前記第２のメモリバッファに格納するのと同時に、前記第２のメモリバッファの出力を前記第２のバタフライ演算器の入力に書込むようにすることを特徴とする請求項４記載の無線通信システム。
【請求項６】
前記第１のバタフライ演算器及び前記第１のメモリバッファは、Ａ−ＤＰＣＨ（Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられ、
前記第２のバタフライ演算器及び前記第２のメモリバッファは、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられることを特徴とする請求項４または請求項５記載の無線通信システム。
【請求項７】
生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置から受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号するスプリットモードＴＦＣＩ復号処理装置であって、
前記復号処理装置は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を有することを特徴とするスプリットモードＴＦＣＩ復号処理装置。
【請求項８】
前記時分割高速アダマール変換手段は、前記ＴＦＣＩコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファと、前記メモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする請求項７記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項９】
前記アドレスポインタ抽出手段は、前記バタフライ演算器の計算結果を前記メモリバッファに格納するのと同時に、前記メモリバッファの出力を次のバタフライ演算器の入力に書込むようにすることを特徴とする請求項８記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項１０】
前記時分割高速アダマール変換手段は、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算する第１及び第２のバタフライ演算器と、前記ＴＦＣＩコードワードと前記第１及び第２のバタフライ演算器の計算結果とを随時格納する第１及び第２のメモリバッファと、前記第１及び第２のバタフライ演算器をそれぞれ時分割に使用するために前記第１及び第２のメモリバッファから前記第１及び第２のバタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする請求項７記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項１１】
前記アドレスポインタ抽出手段は、前記第１のバタフライ演算器の計算結果を前記第１のメモリバッファに格納するのと同時に、前記第１のメモリバッファの出力を前記第１のバタフライ演算器の入力に書込むようにするとともに、前記第２のバタフライ演算器の計算結果を前記第２のメモリバッファに格納するのと同時に、前記第２のメモリバッファの出力を前記第２のバタフライ演算器の入力に書込むようにすることを特徴とする請求項１０記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項１２】
前記第１のバタフライ演算器及び前記第１のメモリバッファは、Ａ−ＤＰＣＨ（Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられ、
前記第２のバタフライ演算器及び前記第２のメモリバッファは、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられることを特徴とする請求項１０または請求項１１記載のスプリットモードＴＦＣＩ復号処理装置。
【請求項１３】
生成されたスプリットモードのＴＦＣＩ（Ｔｒａｎｓｐｏｒｔ−Ｆｏｒｍａｔ−Ｃｏｍｂｉｎａｔｉｏｎ Ｉｎｄｉｃａｔｏｒ）コードワードを多重して送信する送信処理装置と、受信したＴＦＣＩコードワードを、１６次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムに用いられるスプリットモードＴＦＣＩ復号処理方法であって、
前記復号処理装置が、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して当該相関を計算する時分割高速アダマール変換手段を用いてＴＦＣＩコードワードを復号することを特徴とするスプリットモードＴＦＣＩ復号処理方法。
【請求項１４】
前記時分割高速アダマール変換手段が、前記ＴＦＣＩコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタをアドレスポインタ抽出手段にて抽出することを特徴とする請求項１３記載のスプリットモードＴＦＣＩ復号処理方法。
【請求項１５】
前記アドレスポインタ抽出手段が、前記バタフライ演算器の計算結果を前記メモリバッファに格納するのと同時に、前記メモリバッファの出力を次のバタフライ演算器の入力に書込むようにすることを特徴とする請求項１４記載のスプリットモードＴＦＣＩ復号処理方法。
【請求項１６】
前記時分割高速アダマール変換手段が、前記ＴＦＣＩコードワードを基に前記１６次アダマール行列の各行または列成分との相関を第１及び第２のバタフライ演算器にて計算し、前記ＴＦＣＩコードワードと前記第１及び第２のバタフライ演算器の計算結果とを第１及び第２のメモリバッファに随時格納し、前記第１及び第２のバタフライ演算器をそれぞれ時分割に使用するために前記第１及び第２のメモリバッファから前記第１及び第２のバタフライ演算器に入出力するデータのアドレスポインタをアドレスポインタ抽出手段にて抽出することを特徴とする請求項１３記載のスプリットモードＴＦＣＩ復号処理方法。
【請求項１７】
前記アドレスポインタ抽出手段が、前記第１のバタフライ演算器の計算結果を前記第１のメモリバッファに格納するのと同時に、前記第１のメモリバッファの出力を前記第１のバタフライ演算器の入力に書込むようにするとともに、前記第２のバタフライ演算器の計算結果を前記第２のメモリバッファに格納するのと同時に、前記第２のメモリバッファの出力を前記第２のバタフライ演算器の入力に書込むようにすることを特徴とする請求項１６記載のスプリットモードＴＦＣＩ復号処理方法。
【請求項１８】
前記第１のバタフライ演算器及び前記第１のメモリバッファが、Ａ−ＤＰＣＨ（Ａｓｓｏｃｉａｔｅｄ Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられ、
前記第２のバタフライ演算器及び前記第２のメモリバッファが、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）のＴＦＣＩ値の相関計算に用いられることを特徴とする請求項１６または請求項１７記載のスプリットモードＴＦＣＩ復号処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００６−１５７７５１（Ｐ２００６−１５７７５１Ａ）
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願番号】特願２００４−３４７９４７（Ｐ２００４−３４７９４７）
【出願日】平成１６年１２月１日（２００４．１２．１）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願日】平成１６年１２月１日（２００４．１２．１）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
[ Back to top ]