焦点検出装置及び方法
【課題】ラインセンサを複数のブロックに分割してブロック毎に蓄積制御する機能を有する焦点検出装置において、焦点検出精度の低下を回避できるようにする。
【解決手段】一対の被写体像の位相差に基づいて焦点状態を検出する焦点検出装置であって、少なくとも1対のラインセンサによりそれぞれ光電変換して電気信号を出力するラインセンサ群102aと、少なくとも1対のラインセンサを、複数の異なる分割パターンで複数の測距点にそれぞれ対応する複数のブロック対に分割し、各ブロック対毎に電気信号の読み出しを制御するライン−ブロック選択回路103と、読み出された電気信号を記憶する、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリ107a、107b、108a、108bと、該電気信号の内、選択された測距点に対応するブロック対の電気信号の位相差に基づいて、焦点状態を検出するCPU100とを有する。
【解決手段】一対の被写体像の位相差に基づいて焦点状態を検出する焦点検出装置であって、少なくとも1対のラインセンサによりそれぞれ光電変換して電気信号を出力するラインセンサ群102aと、少なくとも1対のラインセンサを、複数の異なる分割パターンで複数の測距点にそれぞれ対応する複数のブロック対に分割し、各ブロック対毎に電気信号の読み出しを制御するライン−ブロック選択回路103と、読み出された電気信号を記憶する、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリ107a、107b、108a、108bと、該電気信号の内、選択された測距点に対応するブロック対の電気信号の位相差に基づいて、焦点状態を検出するCPU100とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、カメラ等の撮像装置において用いられる焦点検出装置及び方法に関する。
【背景技術】
【0002】
従来、カメラの自動焦点検出装置において用いられる焦点検出方法として、位相差検出方式が良く知られている。位相差検出方式は、撮影レンズの異なる射出瞳領域を通過した被写体からの光束を、一対のラインセンサ上に結像させ、光電変換して得られた被写体像の一対の電気信号の位相差を求めることで、撮影レンズのデフォーカス量を検出する方式である。
【0003】
また、ラインセンサを複数のブロックに分割して、ブロック毎に信号蓄積制御を行い、各ブロックの位置に対応した複数の被写体像から、デフォーカス量の検出を行う多点焦点検出装置についての技術も開示されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2003−215442号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1に記載された焦点検出装置では、各ブロックの視野長が短い。視野長が短くなると、被写体のコントラストが十分に補足できない場合があるため、合焦精度が低下してしまうという問題があった。また、検出可能なデフォーカス範囲が狭くなるため、大きくデフォーカスしている被写体については合焦制御不能になってしまうという問題が生じる。
【0006】
本発明は上記問題点を鑑みてなされたものであり、ラインセンサを複数のブロックに分割してブロック毎に蓄積制御する機能を有する焦点検出装置において、焦点検出精度の低下を回避できるようにすることを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するために、撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する本発明の焦点検出装置は、前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換手段と、予め設定された複数の測距点のいずれかを選択する選択手段と、前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点にそれぞれ対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御手段と、前記ブロック対毎に読み出された電気信号を記憶する、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリと、前記複数のフレームメモリに記憶された電気信号の内、前記選択手段により選択された測距点に対応するブロック対の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出手段とを有する。
【発明の効果】
【0008】
本発明によれば、ラインセンサを複数のブロックに分割してブロック毎に蓄積制御する機能を有する焦点検出装置において、焦点検出精度の低下を回避することができる。
【図面の簡単な説明】
【0009】
【図1】第1の実施形態におけるカメラ本体の構成を示すブロック図。
【図2】第1の実施形態のAFセンサにおけるラインセンサの配置図。
【図3】第1の実施形態における測距点の配置図。
【図4】第1の実施形態における測距点と、ラインセンサを分割したブロックとの位置関係を示す図。
【図5】第1の実施形態におけるAFセンサの構成を示すブロック図。
【図6】第1の実施形態における焦点検出手順を示すフローチャート。
【図7】第2の実施形態におけるラインセンサの分割パターンを示す図。
【図8】第2の実施形態におけるAFセンサの構成を示すブロック図。
【図9】第2の実施形態における焦点検出手順を示すフローチャート。
【図10】第2の実施形態における連続信号の生成処理を説明するための図。
【発明を実施するための形態】
【0010】
以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。
【0011】
<第1の実施形態>
図1は、本発明の第1の実施形態に係るカメラ本体の構成を示すブロック図であり、本第1の実施形態では、着脱可能な撮像レンズ(不図示)を装着して用いられるものとする。勿論、本発明はこれに限るものではなく、撮像レンズと一体型のカメラであってもよいことは言うまでもない。
【0012】
図1において、100はカメラ用マイクロコンピュータ(以下、「CPU」と呼ぶ。)である。CPU100には、カメラ動作を制御するためのプログラムを格納したROM、変数を記憶するためのRAM、各種パラメータを記憶するためのEEPROM(電気的消去、書き込み可能メモリ)などの記憶回路209が内蔵されている。
【0013】
CPU100には、信号入力回路204、レンズ通信回路205、撮像センサ206、AEセンサ207、シャッタ制御回路208、AFセンサ101が接続されている。214は操作スイッチ群であり、カメラ本体の動作はこのスイッチ群214の操作により設定される。信号入力回路204は操作スイッチ群214からの信号を検知して、検知した信号をCPU100に送る。シャッタ制御回路208は、シャッタマグネット218a及び218bを制御する。また、不図示の撮影レンズとはレンズ通信回路205を介して信号215の伝送がなされ、焦点位置や絞りの制御を行う。
【0014】
CPU100はAEセンサ207を制御して被写体の輝度を検出し、不図示の撮影レンズの絞り値やシャッタスピードを決定する。そして、レンズ通信回路205を介して絞り制御を行うと共に、シャッタ制御回路208を介してマグネット218a及び218bの通電時間を制御することによりシャッタスピードを制御する。CPU100は、更に、撮像センサ206を制御することで撮影動作を行う。
【0015】
AFセンサ101は1対のラインセンサ群を備えており、CPU100によりAFセンサ101を制御することで、1対のラインセンサ群から得られた被写体の電気信号のコントラスト分布に基づいて、デフォーカス量を検出する。そして、検出したデフォーカス量に基づいて、不図示の撮影レンズの焦点位置を制御する。なお、本第1の実施形態における焦点検出方式としては周知の位相差検出方式を用いるものとし、後述するように撮影画面内の異なる複数の測距点の焦点状態を検出することが可能である。
【0016】
次に、図2から図4を参照して、AFセンサ101内のラインセンサ群と、撮影画面における測距点との関係について説明する。
【0017】
図2はAFセンサ101のラインセンサ群の配置図である。ラインセンサ群102aは、複数の画素がライン状に並べられたラインセンサを、ライン方向と直行する方向に5ライン分、配置されている。また、ラインセンサ群102bも同様に複数のラインセンサが配置されている。ラインセンサ群102a及び102bは、撮影レンズの異なる射出瞳領域を通過した被写体からの光束をそれぞれ受光する。
【0018】
図3は、撮影画面における測距点の配置を示す図であり、本第1の実施形態では、5行×5列の計25点の測距点が配置されている。図4は、図3に示す測距点を配置する為の、ラインセンサ群102a及び102bのブロック分割について説明する図である。
【0019】
図4(a)は、ラインセンサ群102a及び102bのライン1からライン5をそれぞれ3ブロックに分割した場合の、各ブロックと測距点の位置関係を示す図である。ラインセンサ群102a及び102bは、それぞれブロックBLK1〜15の15ブロックに分割され、各ブロック対の信号から焦点状態を検出することで、図3に示す25点の測距点のうち、15点に対応することができる。この状態を第1分割パターンとする。なお、破線で示した測距点は、ブロックの境界上にあるため、第1分割パターンでは焦点状態を検出することができない。
【0020】
そこで、本第1の実施形態では、図4(a)の破線上にある測距点に対応するように、ラインセンサ群102a及び102bを第1分割パターンと異なるブロック分割を行う。図4(b)は、ラインセンサ群102a及び102bのライン1からライン5をそれぞれ4ブロックに分割した場合の、各ブロックと測距点の位置関係を示す図である。外側の2つのブロックについてはブロックの長さが短いため、焦点状態の検出には使用せず、中央付近の2つのブロックのみを用いる。したがって、ラインセンサ群102a及び102bは、それぞれブロックBLK16〜25の10ブロックに分割され、各ブロック対の信号から焦点状態を検出することで、図3に示す25点の測距点のうち、10点に対応することができる。この状態を第2分割パターンとする。
【0021】
図4(a)の第1分割パターンと、図4(b)の第2分割パターンを合わせることで、図3に示す25点すべての測距点について焦点状態の検出が可能となる。
【0022】
図5は、AFセンサ101の詳細な構成を示すブロック図である。以下、AFセンサ101の各構成の動作について説明する。
【0023】
ラインセンサ群102a及び102bは、撮影レンズの異なる射出瞳領域を通過した被写体からの光束をそれぞれ受光し、光電変換により電圧に変換した信号を蓄積する。ライン−ブロック選択回路103は、ラインセンサ群102a及び102bの複数のラインのうち1ラインを選択し、その選択したラインをそれぞれ複数のブロックに分割する。分割パターンは、図4(a)に示す第1分割パターン、もしくは、図4(b)に示す第2分割パターンである。そして、各ブロック対に対応した画素群に蓄積された画素信号(電気信号)を、ボトム信号検出回路104、ピーク信号検出回路105、第1フレームメモリ107a及び107b、第2フレームメモリ108a及び108bへと送信する。
【0024】
ボトム信号検出回路104は、ライン−ブロック選択回路103で選択されたブロック対の画素信号のうち、最小信号(ボトム信号)を検出する。ピーク信号検出回路105は、ライン−ブロック選択回路103で選択されたブロック対の画素信号のうち、最大信号(ピーク信号)を検出する。蓄積停止判定回路106は、検出されたピーク信号とボトム信号に基づいて、そのブロック対の画素信号のレベルが焦点検出に適したレベルにあるかを判断することで蓄積停止タイミングを判定して、ライン−ブロック選択回路103に判定結果を送る。ここでは、例えば、ピーク信号とボトム信号の差が予め設定された値よりも大きい場合や、ボトム信号が共に予め設定された値を超えた場合に、蓄積停止と判断する。(!!!2つめの条件は、ビルの壁などの一様な明るさの場合を考慮しました。他に条件がありましたら、適宜追加してください。)
【0025】
ライン−ブロック選択回路103は送られてきた判定結果に基づいて、該当するブロックの蓄積停止する。なお、ここでいう「蓄積停止」は、実際に該当するブロック内の画素における電荷の蓄積を止めるのではなく、第1フレームメモリ107a及び107bまたは第2フレームメモリ108a及び108bに、該当するブロックの画素信号を記憶する動作のことを指す。
【0026】
第1フレームメモリ107a及び107bは、それぞれ、ラインセンサ群102a及び102bの信号を記憶する回路であり、第1分割パターンにおけるブロックBLK1〜BLK15に対応した信号を記憶する。
【0027】
第2フレームメモリ108a及び108bは、それぞれ、ラインセンサ群102a及び102bの信号を記憶する回路であり、第2分割パターンにおけるブロックBLK16〜BLK25に対応した信号を記憶する。
【0028】
第1フレームメモリ107a及び107b、第2フレームメモリ108a及び108bに記憶された画素信号は、CPU100がシフトレジスタ回路109を駆動することで、1画素毎に出力回路110を介して出力される。出力回路110は、画素信号を増幅するなどの処理を行い、CPU100のA/D変換器(不図示)へ出力する。
【0029】
以上のように構成された焦点検出装置を有するカメラにおける焦点検出の手順を、図6のフローチャートに基づいて詳細に説明する。
【0030】
CPU100は、スイッチ群214の操作により焦点検出の開始信号を受信すると、AFセンサ101を制御することでラインセンサ群102a及び102bにおける信号蓄積動作を開始する(S101)。
【0031】
S102において、AFセンサ101は、ライン−ブロック選択回路103による選択ブロックを第1分割パターンに設定する。続くS103では、AFセンサ101は、ライン−ブロック選択回路103により選択するブロック番号を「1」に設定する。
【0032】
そして、ライン−ブロック選択回路103は、設定されたブロック番号のブロック対から得られる画素信号をボトム信号検出回路104とピーク信号検出回路105へ送信する。このボトム信号検出回路104とピーク信号検出回路105から得られるピーク信号とボトム信号から、蓄積停止判定回路106はブロック対毎にその信号レベルが焦点検出に適したレベルにあるかどうかを判断して、蓄積停止判定を行う(S104)。蓄積停止判定回路106により蓄積停止と判定されると、S105へ移行する。一方、蓄積停止と判定されない場合、或いはすでに蓄積停止しているブロック対の場合は、S106へ移行する。
【0033】
S105では、ライン−ブロック選択回路103により、S104で蓄積停止と判定されたブロック内の画素信号を第1フレームメモリへ転送する。なお、上述したように、第1フレームメモリ107a及び107bは第1分割パターンにおけるブロック対BLK1〜BLK15のためのメモリである。
【0034】
S106では、AFセンサ101は、現在選択されているブロック番号を1つ進めて再設定する。S107では、AFセンサ101は、設定されているブロック番号が「16」か否かを判定する。ブロック番号が「16」の場合は、第1分割パターンによる蓄積停止判定が、ブロック対BLK1からブロック対BLK15まで一巡しているので、S108の動作へ移行する。
【0035】
一方、ブロック番号が「16」以外、つまり「2」〜「15」の場合は、第1分割パターンによる蓄積停止判定が一巡してないのでS104動作へ戻って、残りのブロック対について蓄積停止の判定動作を行う。
【0036】
S108では、AFセンサ101は、ライン−ブロック選択回路103による選択ブロックを第2分割パターンに設定する。ライン−ブロック選択回路103は、設定されたブロック番号のブロック対から得られる画素信号をボトム信号検出回路104とピーク信号検出回路105へ送信する。このボトム信号検出回路104とピーク信号検出回路105から得られるピーク信号とボトム信号から、蓄積停止判定回路106はブロック対毎にその信号レベルが焦点検出に適したレベルにあるかどうかを判断して、蓄積停止判定を行う(S110)。蓄積停止判定回路106により蓄積停止と判定されると、S111へ移行する。一方、蓄積停止と判定されない場合、或いはすでに蓄積停止しているブロック対の場合は、S112動作へ移行する。
【0037】
S111では、ライン−ブロック選択回路103により、S114で蓄積停止と判定されたブロック対から得られた画素信号を第2フレームメモリ108a及び108bへ転送する。なお、上述したように、第2フレームメモリ108a及び108bは第2分割パターンにおけるブロック対BLK16〜BLK25のためのメモリである。
【0038】
S112では、AFセンサ101は、現在選択されているブロック番号を1つ進めて再設定する。S113では、AFセンサ101は、設定されているブロック番号が「26」か、否かを判定する。ブロック番号が「26」の場合は、第2分割パターンによる蓄積停止判定が、ブロック対BLK16からブロック対BLK25まで一巡しているので、S114の動作へ移行する。
【0039】
一方、ブロック番号が「26」以外の場合は、第2分割パターンによる蓄積停止判定が一巡してないのでS110動作へ戻って、残りのブロック対について蓄積停止の判定動作を行う。
【0040】
S114では、AFセンサ101は、全てのブロック(BLK1〜BLK25)について蓄積停止動作が行われているかを判定する。つまり、ここでは、第1フレームメモリ107a及び107bと第2フレームメモリ108a及び108bへの信号転送が完了しているか否かの判定を行う。
【0041】
全ブロック対の蓄積停止動作が完了している場合は、CPU100に対して完了信号を送信する。一方、未だ蓄積停止していないブロックがある場合は、S102へ戻り、S114までの動作を繰り返す。このようにして、S101からS114の間に、AFセンサ101内の制御回路によって、信号蓄積動作、蓄積停止判定、信号記憶動作が行われる。
【0042】
S115では、AFセンサ101から完了信号を受信したCPU100は、各ブロックの画素信号の読み出し動作を行う。ここでは、CPU100はAFセンサ101を制御して、第1フレームメモリ107a及び107bと第2フレームメモリ108a及び108bに記憶されている画素信号を順じ出力させ、CPU100内の不図示のA/D変換器で画素信号をA/D変換していく。A/D変換された画素信号は、記憶回路209に記憶する。
【0043】
S116では、CPU100は、記憶回路209に記憶した各ブロック対の画素信号に基づいて、位相差検出を行って、それぞれのブロック対に位置する被写体についてデフォーカス量を算出する。
【0044】
S117では、CPU100は、S116で算出したデフォーカス量に基づいて、レンズ通信回路205を介して不図示の撮影レンズのフォーカスレンズの駆動制御を行い、一連の焦点検出動作を終了する。
【0045】
上記の通り本第1の実施形態によれば、第1分割パターンと第2分割パターンでラインセンサ群102a及び102bをブロック分割することで、各測距点に対応したラインセンサのブロックを長くとりながら、測距点を多くすることができる。さらに、第1分割パターンと第2分割パターンのそれぞれに対応したフレームメモリを備えることで、一度の信号蓄積動作で両方の分割パターンの信号を得ることができるため、焦点検出に係る時間が長くなるのを防ぐことができる。
【0046】
<第2の実施形態>
次に、本発明の第2の実施形態について説明する。上述した第1の実施形態におけるAFセンサ101は、ラインセンサ群102a及び102bの分割制御をする際、図4(a)に示す第1分割パターンと図4(b)に示す第2分割パターンにより分割していた。本第2の実施形態では、第1及び第2の分割パターンとは別の分割パターンの例について説明する。
【0047】
図7は、本第2の実施形態における分割パターンを示す。図7(a)は第3分割パターンを示しており、各ラインセンサを3分割し、両端の2つのブロックからの画素信号のみを焦点検出処理に用いる。また、図7(b)は第4分割パターンを示しており、各ラインセンサを3分割し、中央1つのブロックからの画素信号のみを焦点検出処理に用いる。なお、図7に示すように、第3分割パターンと第4分割パターンは、ブロックの境界が互いに異なっており、矢印で示す一部の画素が重複している。
【0048】
図8は、第2の実施の形態におけるAFセンサ101の詳細な構成を示すブロック図である。図5と異なる部分は、ライン−ブロック選択回路113と、第1フレームメモリ114a及び114b、第2フレームメモリ115a及び115bである。本第2の実施形態では、第3分割パターンで2ブロック分、第4分割パターンで1ブロック分の画素信号を、それぞれ第1フレームメモリ114a及び114b、第2フレームメモリ115a及び115bに記憶させる点である。それ以外の構成は図5と同様であるので同じ参照番号を付し、説明を省略する。
【0049】
図9は、本第2の実施形態における焦点検出の手順を示すフローチャートである。なお、図6と同様の処理は適宜説明を省略し、第1の実施形態と異なる処理を詳細に説明する。ステップS215までの処理では、図6のS102で第1分割パターンを設定する代わりに、S202で第3分割パターンを設定し、図6のS108で第2分割パターンを設定する代わりに、S208で第4分割パターンを設定するところが異なる。また、S207ではBLKが11(=2ブロック×5ライン+1)であるかを判定し、S213では、BLKが16(=11+1ブロック×5ライン)であるかを判定する。上記以外の手順は、図6を参照して説明したものと同様である。
【0050】
そして、S215で記憶回路209に記憶された全ブロック対の画素信号から、S216において、1ラインセンサ分の連続信号の生成を行う。図10は連続信号の生成方法を説明するための図である。
【0051】
図10(a)は、図8のライン1(A)を第3分割パターンで分割して得られた、第1フレームメモリ114aに記憶されたブロックBLK1、BLK3の信号である。また、図10(b)は同ラインにおける第4分割パターンで分割して得られた、第2フレームメモリ115aに記憶されたブロックBLK2の信号ある。各ブロックの信号は、蓄積時間が異なるため不連続となっている。しかし、ブロックBLK2の画素信号と、ブロックBLK1、BLK3の画素信号は一部重複しているので、重複している画素信号が同一レベルの信号になるような係数を算出する。そして、重複していない画素信号にも同様の係数を適用することでレベル調整を行って、図10(c)のような1ラインセンサ分の連続信号を生成することができる。
【0052】
そして、ブロックBLK1とBLK2の境界を中心とした範囲の信号をBLK16、BLK2とBLK3の境界を中心とした範囲の信号をBLK17として、記憶回路209に記憶する。同様の処理を全てのラインについて行うことで、図4と同じ測距点に対応することができる。
【0053】
S217では、CPU100は、上述したようにして記憶回路209に記憶した各ブロック対の画素信号に基づいて、位相差検出を行って、それぞれのブロック対に位置する被写体についてデフォーカス量を算出する。
【0054】
S218では、CPU100は、S217で算出したデフォーカス量に基づいて、レンズ通信回路205を介して不図示の撮影レンズのフォーカスレンズの駆動制御を行い、一連の焦点検出動作を終了する。
【0055】
上記の通り本第2の実施形態によると、第1の実施形態と同様に、各測拠点に対応したラインセンサのブロックを長くとりながら、測距点を多くすることができる。さらに、第1の実施形態と比較して、各ブロック対の画素信号を記憶しておくためのフレームメモリを、容量の少ないフレームメモリで構成できる。したがって、AFセンサのチップ面積が小さくできるので、コストを低減することができる。
【0056】
なお、上述した第1の及び第2の実施形態では、測距点の数が25点、一対のラインセンサ群が、それぞれ5ラインのラインセンサにより構成されている場合を例に挙げて説明した。しかしながら、本発明は測距点やラインセンサの数により限定されるものではなく、ラインセンサの数や、ブロックへの分割の仕方によって、様々な測距点の配置に対応することができる。
【0057】
また、ブロックへの分割パターンも、2種類である場合について説明したが、3種類以上にしてもよい。
【技術分野】
【0001】
本発明は、カメラ等の撮像装置において用いられる焦点検出装置及び方法に関する。
【背景技術】
【0002】
従来、カメラの自動焦点検出装置において用いられる焦点検出方法として、位相差検出方式が良く知られている。位相差検出方式は、撮影レンズの異なる射出瞳領域を通過した被写体からの光束を、一対のラインセンサ上に結像させ、光電変換して得られた被写体像の一対の電気信号の位相差を求めることで、撮影レンズのデフォーカス量を検出する方式である。
【0003】
また、ラインセンサを複数のブロックに分割して、ブロック毎に信号蓄積制御を行い、各ブロックの位置に対応した複数の被写体像から、デフォーカス量の検出を行う多点焦点検出装置についての技術も開示されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2003−215442号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1に記載された焦点検出装置では、各ブロックの視野長が短い。視野長が短くなると、被写体のコントラストが十分に補足できない場合があるため、合焦精度が低下してしまうという問題があった。また、検出可能なデフォーカス範囲が狭くなるため、大きくデフォーカスしている被写体については合焦制御不能になってしまうという問題が生じる。
【0006】
本発明は上記問題点を鑑みてなされたものであり、ラインセンサを複数のブロックに分割してブロック毎に蓄積制御する機能を有する焦点検出装置において、焦点検出精度の低下を回避できるようにすることを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するために、撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する本発明の焦点検出装置は、前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換手段と、予め設定された複数の測距点のいずれかを選択する選択手段と、前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点にそれぞれ対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御手段と、前記ブロック対毎に読み出された電気信号を記憶する、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリと、前記複数のフレームメモリに記憶された電気信号の内、前記選択手段により選択された測距点に対応するブロック対の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出手段とを有する。
【発明の効果】
【0008】
本発明によれば、ラインセンサを複数のブロックに分割してブロック毎に蓄積制御する機能を有する焦点検出装置において、焦点検出精度の低下を回避することができる。
【図面の簡単な説明】
【0009】
【図1】第1の実施形態におけるカメラ本体の構成を示すブロック図。
【図2】第1の実施形態のAFセンサにおけるラインセンサの配置図。
【図3】第1の実施形態における測距点の配置図。
【図4】第1の実施形態における測距点と、ラインセンサを分割したブロックとの位置関係を示す図。
【図5】第1の実施形態におけるAFセンサの構成を示すブロック図。
【図6】第1の実施形態における焦点検出手順を示すフローチャート。
【図7】第2の実施形態におけるラインセンサの分割パターンを示す図。
【図8】第2の実施形態におけるAFセンサの構成を示すブロック図。
【図9】第2の実施形態における焦点検出手順を示すフローチャート。
【図10】第2の実施形態における連続信号の生成処理を説明するための図。
【発明を実施するための形態】
【0010】
以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。
【0011】
<第1の実施形態>
図1は、本発明の第1の実施形態に係るカメラ本体の構成を示すブロック図であり、本第1の実施形態では、着脱可能な撮像レンズ(不図示)を装着して用いられるものとする。勿論、本発明はこれに限るものではなく、撮像レンズと一体型のカメラであってもよいことは言うまでもない。
【0012】
図1において、100はカメラ用マイクロコンピュータ(以下、「CPU」と呼ぶ。)である。CPU100には、カメラ動作を制御するためのプログラムを格納したROM、変数を記憶するためのRAM、各種パラメータを記憶するためのEEPROM(電気的消去、書き込み可能メモリ)などの記憶回路209が内蔵されている。
【0013】
CPU100には、信号入力回路204、レンズ通信回路205、撮像センサ206、AEセンサ207、シャッタ制御回路208、AFセンサ101が接続されている。214は操作スイッチ群であり、カメラ本体の動作はこのスイッチ群214の操作により設定される。信号入力回路204は操作スイッチ群214からの信号を検知して、検知した信号をCPU100に送る。シャッタ制御回路208は、シャッタマグネット218a及び218bを制御する。また、不図示の撮影レンズとはレンズ通信回路205を介して信号215の伝送がなされ、焦点位置や絞りの制御を行う。
【0014】
CPU100はAEセンサ207を制御して被写体の輝度を検出し、不図示の撮影レンズの絞り値やシャッタスピードを決定する。そして、レンズ通信回路205を介して絞り制御を行うと共に、シャッタ制御回路208を介してマグネット218a及び218bの通電時間を制御することによりシャッタスピードを制御する。CPU100は、更に、撮像センサ206を制御することで撮影動作を行う。
【0015】
AFセンサ101は1対のラインセンサ群を備えており、CPU100によりAFセンサ101を制御することで、1対のラインセンサ群から得られた被写体の電気信号のコントラスト分布に基づいて、デフォーカス量を検出する。そして、検出したデフォーカス量に基づいて、不図示の撮影レンズの焦点位置を制御する。なお、本第1の実施形態における焦点検出方式としては周知の位相差検出方式を用いるものとし、後述するように撮影画面内の異なる複数の測距点の焦点状態を検出することが可能である。
【0016】
次に、図2から図4を参照して、AFセンサ101内のラインセンサ群と、撮影画面における測距点との関係について説明する。
【0017】
図2はAFセンサ101のラインセンサ群の配置図である。ラインセンサ群102aは、複数の画素がライン状に並べられたラインセンサを、ライン方向と直行する方向に5ライン分、配置されている。また、ラインセンサ群102bも同様に複数のラインセンサが配置されている。ラインセンサ群102a及び102bは、撮影レンズの異なる射出瞳領域を通過した被写体からの光束をそれぞれ受光する。
【0018】
図3は、撮影画面における測距点の配置を示す図であり、本第1の実施形態では、5行×5列の計25点の測距点が配置されている。図4は、図3に示す測距点を配置する為の、ラインセンサ群102a及び102bのブロック分割について説明する図である。
【0019】
図4(a)は、ラインセンサ群102a及び102bのライン1からライン5をそれぞれ3ブロックに分割した場合の、各ブロックと測距点の位置関係を示す図である。ラインセンサ群102a及び102bは、それぞれブロックBLK1〜15の15ブロックに分割され、各ブロック対の信号から焦点状態を検出することで、図3に示す25点の測距点のうち、15点に対応することができる。この状態を第1分割パターンとする。なお、破線で示した測距点は、ブロックの境界上にあるため、第1分割パターンでは焦点状態を検出することができない。
【0020】
そこで、本第1の実施形態では、図4(a)の破線上にある測距点に対応するように、ラインセンサ群102a及び102bを第1分割パターンと異なるブロック分割を行う。図4(b)は、ラインセンサ群102a及び102bのライン1からライン5をそれぞれ4ブロックに分割した場合の、各ブロックと測距点の位置関係を示す図である。外側の2つのブロックについてはブロックの長さが短いため、焦点状態の検出には使用せず、中央付近の2つのブロックのみを用いる。したがって、ラインセンサ群102a及び102bは、それぞれブロックBLK16〜25の10ブロックに分割され、各ブロック対の信号から焦点状態を検出することで、図3に示す25点の測距点のうち、10点に対応することができる。この状態を第2分割パターンとする。
【0021】
図4(a)の第1分割パターンと、図4(b)の第2分割パターンを合わせることで、図3に示す25点すべての測距点について焦点状態の検出が可能となる。
【0022】
図5は、AFセンサ101の詳細な構成を示すブロック図である。以下、AFセンサ101の各構成の動作について説明する。
【0023】
ラインセンサ群102a及び102bは、撮影レンズの異なる射出瞳領域を通過した被写体からの光束をそれぞれ受光し、光電変換により電圧に変換した信号を蓄積する。ライン−ブロック選択回路103は、ラインセンサ群102a及び102bの複数のラインのうち1ラインを選択し、その選択したラインをそれぞれ複数のブロックに分割する。分割パターンは、図4(a)に示す第1分割パターン、もしくは、図4(b)に示す第2分割パターンである。そして、各ブロック対に対応した画素群に蓄積された画素信号(電気信号)を、ボトム信号検出回路104、ピーク信号検出回路105、第1フレームメモリ107a及び107b、第2フレームメモリ108a及び108bへと送信する。
【0024】
ボトム信号検出回路104は、ライン−ブロック選択回路103で選択されたブロック対の画素信号のうち、最小信号(ボトム信号)を検出する。ピーク信号検出回路105は、ライン−ブロック選択回路103で選択されたブロック対の画素信号のうち、最大信号(ピーク信号)を検出する。蓄積停止判定回路106は、検出されたピーク信号とボトム信号に基づいて、そのブロック対の画素信号のレベルが焦点検出に適したレベルにあるかを判断することで蓄積停止タイミングを判定して、ライン−ブロック選択回路103に判定結果を送る。ここでは、例えば、ピーク信号とボトム信号の差が予め設定された値よりも大きい場合や、ボトム信号が共に予め設定された値を超えた場合に、蓄積停止と判断する。(!!!2つめの条件は、ビルの壁などの一様な明るさの場合を考慮しました。他に条件がありましたら、適宜追加してください。)
【0025】
ライン−ブロック選択回路103は送られてきた判定結果に基づいて、該当するブロックの蓄積停止する。なお、ここでいう「蓄積停止」は、実際に該当するブロック内の画素における電荷の蓄積を止めるのではなく、第1フレームメモリ107a及び107bまたは第2フレームメモリ108a及び108bに、該当するブロックの画素信号を記憶する動作のことを指す。
【0026】
第1フレームメモリ107a及び107bは、それぞれ、ラインセンサ群102a及び102bの信号を記憶する回路であり、第1分割パターンにおけるブロックBLK1〜BLK15に対応した信号を記憶する。
【0027】
第2フレームメモリ108a及び108bは、それぞれ、ラインセンサ群102a及び102bの信号を記憶する回路であり、第2分割パターンにおけるブロックBLK16〜BLK25に対応した信号を記憶する。
【0028】
第1フレームメモリ107a及び107b、第2フレームメモリ108a及び108bに記憶された画素信号は、CPU100がシフトレジスタ回路109を駆動することで、1画素毎に出力回路110を介して出力される。出力回路110は、画素信号を増幅するなどの処理を行い、CPU100のA/D変換器(不図示)へ出力する。
【0029】
以上のように構成された焦点検出装置を有するカメラにおける焦点検出の手順を、図6のフローチャートに基づいて詳細に説明する。
【0030】
CPU100は、スイッチ群214の操作により焦点検出の開始信号を受信すると、AFセンサ101を制御することでラインセンサ群102a及び102bにおける信号蓄積動作を開始する(S101)。
【0031】
S102において、AFセンサ101は、ライン−ブロック選択回路103による選択ブロックを第1分割パターンに設定する。続くS103では、AFセンサ101は、ライン−ブロック選択回路103により選択するブロック番号を「1」に設定する。
【0032】
そして、ライン−ブロック選択回路103は、設定されたブロック番号のブロック対から得られる画素信号をボトム信号検出回路104とピーク信号検出回路105へ送信する。このボトム信号検出回路104とピーク信号検出回路105から得られるピーク信号とボトム信号から、蓄積停止判定回路106はブロック対毎にその信号レベルが焦点検出に適したレベルにあるかどうかを判断して、蓄積停止判定を行う(S104)。蓄積停止判定回路106により蓄積停止と判定されると、S105へ移行する。一方、蓄積停止と判定されない場合、或いはすでに蓄積停止しているブロック対の場合は、S106へ移行する。
【0033】
S105では、ライン−ブロック選択回路103により、S104で蓄積停止と判定されたブロック内の画素信号を第1フレームメモリへ転送する。なお、上述したように、第1フレームメモリ107a及び107bは第1分割パターンにおけるブロック対BLK1〜BLK15のためのメモリである。
【0034】
S106では、AFセンサ101は、現在選択されているブロック番号を1つ進めて再設定する。S107では、AFセンサ101は、設定されているブロック番号が「16」か否かを判定する。ブロック番号が「16」の場合は、第1分割パターンによる蓄積停止判定が、ブロック対BLK1からブロック対BLK15まで一巡しているので、S108の動作へ移行する。
【0035】
一方、ブロック番号が「16」以外、つまり「2」〜「15」の場合は、第1分割パターンによる蓄積停止判定が一巡してないのでS104動作へ戻って、残りのブロック対について蓄積停止の判定動作を行う。
【0036】
S108では、AFセンサ101は、ライン−ブロック選択回路103による選択ブロックを第2分割パターンに設定する。ライン−ブロック選択回路103は、設定されたブロック番号のブロック対から得られる画素信号をボトム信号検出回路104とピーク信号検出回路105へ送信する。このボトム信号検出回路104とピーク信号検出回路105から得られるピーク信号とボトム信号から、蓄積停止判定回路106はブロック対毎にその信号レベルが焦点検出に適したレベルにあるかどうかを判断して、蓄積停止判定を行う(S110)。蓄積停止判定回路106により蓄積停止と判定されると、S111へ移行する。一方、蓄積停止と判定されない場合、或いはすでに蓄積停止しているブロック対の場合は、S112動作へ移行する。
【0037】
S111では、ライン−ブロック選択回路103により、S114で蓄積停止と判定されたブロック対から得られた画素信号を第2フレームメモリ108a及び108bへ転送する。なお、上述したように、第2フレームメモリ108a及び108bは第2分割パターンにおけるブロック対BLK16〜BLK25のためのメモリである。
【0038】
S112では、AFセンサ101は、現在選択されているブロック番号を1つ進めて再設定する。S113では、AFセンサ101は、設定されているブロック番号が「26」か、否かを判定する。ブロック番号が「26」の場合は、第2分割パターンによる蓄積停止判定が、ブロック対BLK16からブロック対BLK25まで一巡しているので、S114の動作へ移行する。
【0039】
一方、ブロック番号が「26」以外の場合は、第2分割パターンによる蓄積停止判定が一巡してないのでS110動作へ戻って、残りのブロック対について蓄積停止の判定動作を行う。
【0040】
S114では、AFセンサ101は、全てのブロック(BLK1〜BLK25)について蓄積停止動作が行われているかを判定する。つまり、ここでは、第1フレームメモリ107a及び107bと第2フレームメモリ108a及び108bへの信号転送が完了しているか否かの判定を行う。
【0041】
全ブロック対の蓄積停止動作が完了している場合は、CPU100に対して完了信号を送信する。一方、未だ蓄積停止していないブロックがある場合は、S102へ戻り、S114までの動作を繰り返す。このようにして、S101からS114の間に、AFセンサ101内の制御回路によって、信号蓄積動作、蓄積停止判定、信号記憶動作が行われる。
【0042】
S115では、AFセンサ101から完了信号を受信したCPU100は、各ブロックの画素信号の読み出し動作を行う。ここでは、CPU100はAFセンサ101を制御して、第1フレームメモリ107a及び107bと第2フレームメモリ108a及び108bに記憶されている画素信号を順じ出力させ、CPU100内の不図示のA/D変換器で画素信号をA/D変換していく。A/D変換された画素信号は、記憶回路209に記憶する。
【0043】
S116では、CPU100は、記憶回路209に記憶した各ブロック対の画素信号に基づいて、位相差検出を行って、それぞれのブロック対に位置する被写体についてデフォーカス量を算出する。
【0044】
S117では、CPU100は、S116で算出したデフォーカス量に基づいて、レンズ通信回路205を介して不図示の撮影レンズのフォーカスレンズの駆動制御を行い、一連の焦点検出動作を終了する。
【0045】
上記の通り本第1の実施形態によれば、第1分割パターンと第2分割パターンでラインセンサ群102a及び102bをブロック分割することで、各測距点に対応したラインセンサのブロックを長くとりながら、測距点を多くすることができる。さらに、第1分割パターンと第2分割パターンのそれぞれに対応したフレームメモリを備えることで、一度の信号蓄積動作で両方の分割パターンの信号を得ることができるため、焦点検出に係る時間が長くなるのを防ぐことができる。
【0046】
<第2の実施形態>
次に、本発明の第2の実施形態について説明する。上述した第1の実施形態におけるAFセンサ101は、ラインセンサ群102a及び102bの分割制御をする際、図4(a)に示す第1分割パターンと図4(b)に示す第2分割パターンにより分割していた。本第2の実施形態では、第1及び第2の分割パターンとは別の分割パターンの例について説明する。
【0047】
図7は、本第2の実施形態における分割パターンを示す。図7(a)は第3分割パターンを示しており、各ラインセンサを3分割し、両端の2つのブロックからの画素信号のみを焦点検出処理に用いる。また、図7(b)は第4分割パターンを示しており、各ラインセンサを3分割し、中央1つのブロックからの画素信号のみを焦点検出処理に用いる。なお、図7に示すように、第3分割パターンと第4分割パターンは、ブロックの境界が互いに異なっており、矢印で示す一部の画素が重複している。
【0048】
図8は、第2の実施の形態におけるAFセンサ101の詳細な構成を示すブロック図である。図5と異なる部分は、ライン−ブロック選択回路113と、第1フレームメモリ114a及び114b、第2フレームメモリ115a及び115bである。本第2の実施形態では、第3分割パターンで2ブロック分、第4分割パターンで1ブロック分の画素信号を、それぞれ第1フレームメモリ114a及び114b、第2フレームメモリ115a及び115bに記憶させる点である。それ以外の構成は図5と同様であるので同じ参照番号を付し、説明を省略する。
【0049】
図9は、本第2の実施形態における焦点検出の手順を示すフローチャートである。なお、図6と同様の処理は適宜説明を省略し、第1の実施形態と異なる処理を詳細に説明する。ステップS215までの処理では、図6のS102で第1分割パターンを設定する代わりに、S202で第3分割パターンを設定し、図6のS108で第2分割パターンを設定する代わりに、S208で第4分割パターンを設定するところが異なる。また、S207ではBLKが11(=2ブロック×5ライン+1)であるかを判定し、S213では、BLKが16(=11+1ブロック×5ライン)であるかを判定する。上記以外の手順は、図6を参照して説明したものと同様である。
【0050】
そして、S215で記憶回路209に記憶された全ブロック対の画素信号から、S216において、1ラインセンサ分の連続信号の生成を行う。図10は連続信号の生成方法を説明するための図である。
【0051】
図10(a)は、図8のライン1(A)を第3分割パターンで分割して得られた、第1フレームメモリ114aに記憶されたブロックBLK1、BLK3の信号である。また、図10(b)は同ラインにおける第4分割パターンで分割して得られた、第2フレームメモリ115aに記憶されたブロックBLK2の信号ある。各ブロックの信号は、蓄積時間が異なるため不連続となっている。しかし、ブロックBLK2の画素信号と、ブロックBLK1、BLK3の画素信号は一部重複しているので、重複している画素信号が同一レベルの信号になるような係数を算出する。そして、重複していない画素信号にも同様の係数を適用することでレベル調整を行って、図10(c)のような1ラインセンサ分の連続信号を生成することができる。
【0052】
そして、ブロックBLK1とBLK2の境界を中心とした範囲の信号をBLK16、BLK2とBLK3の境界を中心とした範囲の信号をBLK17として、記憶回路209に記憶する。同様の処理を全てのラインについて行うことで、図4と同じ測距点に対応することができる。
【0053】
S217では、CPU100は、上述したようにして記憶回路209に記憶した各ブロック対の画素信号に基づいて、位相差検出を行って、それぞれのブロック対に位置する被写体についてデフォーカス量を算出する。
【0054】
S218では、CPU100は、S217で算出したデフォーカス量に基づいて、レンズ通信回路205を介して不図示の撮影レンズのフォーカスレンズの駆動制御を行い、一連の焦点検出動作を終了する。
【0055】
上記の通り本第2の実施形態によると、第1の実施形態と同様に、各測拠点に対応したラインセンサのブロックを長くとりながら、測距点を多くすることができる。さらに、第1の実施形態と比較して、各ブロック対の画素信号を記憶しておくためのフレームメモリを、容量の少ないフレームメモリで構成できる。したがって、AFセンサのチップ面積が小さくできるので、コストを低減することができる。
【0056】
なお、上述した第1の及び第2の実施形態では、測距点の数が25点、一対のラインセンサ群が、それぞれ5ラインのラインセンサにより構成されている場合を例に挙げて説明した。しかしながら、本発明は測距点やラインセンサの数により限定されるものではなく、ラインセンサの数や、ブロックへの分割の仕方によって、様々な測距点の配置に対応することができる。
【0057】
また、ブロックへの分割パターンも、2種類である場合について説明したが、3種類以上にしてもよい。
【特許請求の範囲】
【請求項1】
撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する焦点検出装置であって、
前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換手段と、
予め設定された複数の測距点のいずれかを選択する選択手段と、
前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点にそれぞれ対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御手段と、
前記ブロック対毎に読み出された電気信号を記憶する、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリと、
前記複数のフレームメモリに記憶された電気信号の内、前記選択手段により選択された測距点に対応するブロック対の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出手段と
を有することを特徴とする焦点検出装置。
【請求項2】
撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する焦点検出装置であって、
前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換手段と、
予め設定された複数の測距点のいずれかを選択する選択手段と、
前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点にそれぞれ対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御手段と、
前記ブロック対毎に読み出された電気信号を記憶する、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリと、
前記複数のフレームメモリに記憶された電気信号の内、同じラインセンサを前記複数の分割パターンに分割した複数のブロックから読み出した電気信号から、1ラインセンサ分の電気信号を生成し、該生成した電気信号から、前記複数のブロック対が対応していない、前記複数の測距点以外の測距点に対応する電気信号の範囲を設定する生成手段と、
前記選択手段により選択された測距点に対応するブロック対または範囲の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出手段と
を有することを特徴とする焦点検出装置。
【請求項3】
前記制御手段は、各ブロック対の電気信号の最大信号と最小信号との差が予め設定された値よりも大きくなった場合、及び、前記最小信号が予め設定された値よりも大きくなった場合に、前記ブロック対の電気信号のレベルが焦点検出に適したレベルになったと判断することを特徴とする請求項1または2に記載の焦点検出装置。
【請求項4】
前記複数の異なる分割パターンは、前記複数の分割パターンの間で分割の境界が互いに異なることを特徴とする請求項2に記載の焦点検出装置。
【請求項5】
前記生成手段は、前記分割の境界を異ならせたことにより一部重複したブロックの領域から出力された電気信号のレベルが同一レベルとなるようにレベル調整を行ってから、1ラインセンサ分の電気信号を生成することを特徴とする請求項4に記載の焦点検出装置。
【請求項6】
撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する焦点検出方法であって、
撮像手段により、前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換工程と、
選択手段により、予め設定された複数の測距点のいずれかを選択する選択工程と、
制御手段により、前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点にそれぞれ対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御工程と、
前記ブロック対毎に読み出された電気信号を、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリに記憶する記憶工程と、
焦点検出手段により、前記複数のフレームメモリに記憶された電気信号の内、前記選択工程で選択された測距点に対応するブロック対の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出工程と
を有することを特徴とする焦点検出方法。
【請求項7】
撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する焦点検出方法であって、
撮像手段により、前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換工程と、
選択手段により、予め設定された複数の測距点のいずれかを選択する選択工程と、
制御手段により、前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点のいずれかに対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御工程と、
前記ブロック対毎に読み出された電気信号を、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリに記憶する記憶工程と、
生成手段により、前記複数のフレームメモリに記憶された電気信号の内、同じラインセンサを前記複数の分割パターンに分割した複数のブロックから読み出した電気信号から、1ラインセンサ分の電気信号を生成し、該生成した電気信号から、前記複数のブロック対が対応していない、前記複数の測距点以外の測距点に対応する電気信号の範囲を設定する生成工程と、
焦点検出手段により、前記選択工程で選択された測距点に対応するブロック対または範囲の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出工程と
を有することを特徴とする焦点検出方法。
【請求項1】
撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する焦点検出装置であって、
前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換手段と、
予め設定された複数の測距点のいずれかを選択する選択手段と、
前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点にそれぞれ対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御手段と、
前記ブロック対毎に読み出された電気信号を記憶する、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリと、
前記複数のフレームメモリに記憶された電気信号の内、前記選択手段により選択された測距点に対応するブロック対の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出手段と
を有することを特徴とする焦点検出装置。
【請求項2】
撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する焦点検出装置であって、
前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換手段と、
予め設定された複数の測距点のいずれかを選択する選択手段と、
前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点にそれぞれ対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御手段と、
前記ブロック対毎に読み出された電気信号を記憶する、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリと、
前記複数のフレームメモリに記憶された電気信号の内、同じラインセンサを前記複数の分割パターンに分割した複数のブロックから読み出した電気信号から、1ラインセンサ分の電気信号を生成し、該生成した電気信号から、前記複数のブロック対が対応していない、前記複数の測距点以外の測距点に対応する電気信号の範囲を設定する生成手段と、
前記選択手段により選択された測距点に対応するブロック対または範囲の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出手段と
を有することを特徴とする焦点検出装置。
【請求項3】
前記制御手段は、各ブロック対の電気信号の最大信号と最小信号との差が予め設定された値よりも大きくなった場合、及び、前記最小信号が予め設定された値よりも大きくなった場合に、前記ブロック対の電気信号のレベルが焦点検出に適したレベルになったと判断することを特徴とする請求項1または2に記載の焦点検出装置。
【請求項4】
前記複数の異なる分割パターンは、前記複数の分割パターンの間で分割の境界が互いに異なることを特徴とする請求項2に記載の焦点検出装置。
【請求項5】
前記生成手段は、前記分割の境界を異ならせたことにより一部重複したブロックの領域から出力された電気信号のレベルが同一レベルとなるようにレベル調整を行ってから、1ラインセンサ分の電気信号を生成することを特徴とする請求項4に記載の焦点検出装置。
【請求項6】
撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する焦点検出方法であって、
撮像手段により、前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換工程と、
選択手段により、予め設定された複数の測距点のいずれかを選択する選択工程と、
制御手段により、前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点にそれぞれ対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御工程と、
前記ブロック対毎に読み出された電気信号を、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリに記憶する記憶工程と、
焦点検出手段により、前記複数のフレームメモリに記憶された電気信号の内、前記選択工程で選択された測距点に対応するブロック対の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出工程と
を有することを特徴とする焦点検出方法。
【請求項7】
撮影レンズの異なる射出瞳領域を通過した被写体からの一対の光束の位相差に基づいて前記撮影レンズの焦点状態を検出する焦点検出方法であって、
撮像手段により、前記被写体からの一対の光束を、少なくとも1対のラインセンサによりそれぞれ光電変換して、電気信号を出力する光電変換工程と、
選択手段により、予め設定された複数の測距点のいずれかを選択する選択工程と、
制御手段により、前記少なくとも1対のラインセンサを、複数の異なる分割パターンで、前記複数の測距点のいずれかに対応する複数のブロック対に分割すると共に、前記分割したブロック対毎に、該ブロック対の電気信号のレベルが焦点検出に適したレベルになると、前記電気信号を読み出すように制御する制御工程と、
前記ブロック対毎に読み出された電気信号を、前記複数の分割パターンにそれぞれ対応した複数のフレームメモリに記憶する記憶工程と、
生成手段により、前記複数のフレームメモリに記憶された電気信号の内、同じラインセンサを前記複数の分割パターンに分割した複数のブロックから読み出した電気信号から、1ラインセンサ分の電気信号を生成し、該生成した電気信号から、前記複数のブロック対が対応していない、前記複数の測距点以外の測距点に対応する電気信号の範囲を設定する生成工程と、
焦点検出手段により、前記選択工程で選択された測距点に対応するブロック対または範囲の電気信号の位相差に基づいて、前記撮影レンズの焦点状態を検出する焦点検出工程と
を有することを特徴とする焦点検出方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2011−150139(P2011−150139A)
【公開日】平成23年8月4日(2011.8.4)
【国際特許分類】
【出願番号】特願2010−11373(P2010−11373)
【出願日】平成22年1月21日(2010.1.21)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成23年8月4日(2011.8.4)
【国際特許分類】
【出願日】平成22年1月21日(2010.1.21)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]