画像処理装置，電気光学装置，電子機器および画像処理方法
【課題】補正値の記憶に必要な記憶容量を削減しながら階調ムラを有効に防止する。
【解決手段】補正値取得回路６４は、Ｘ方向に相互に間隔をあけて設定された複数の基準位置Ｒの各々の補正値Ａ[1]〜Ａ[H]を記憶回路６２から取得する。補間回路６６は、相互に隣合う２個の基準位置Ｒについて補正値取得回路６４が取得した補正値Ａ[1]〜Ａ[H]を補間することで基準位置間の各位置の補正値α[n]を算定する。補正回路６８は、Ｘ方向の各位置に対応する画素Ｐの階調値Ｇをその位置の補正値α[n]に応じて補正する。
【解決手段】補正値取得回路６４は、Ｘ方向に相互に間隔をあけて設定された複数の基準位置Ｒの各々の補正値Ａ[1]〜Ａ[H]を記憶回路６２から取得する。補間回路６６は、相互に隣合う２個の基準位置Ｒについて補正値取得回路６４が取得した補正値Ａ[1]〜Ａ[H]を補間することで基準位置間の各位置の補正値α[n]を算定する。補正回路６８は、Ｘ方向の各位置に対応する画素Ｐの階調値Ｇをその位置の補正値α[n]に応じて補正する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を利用して表示される画像の階調ムラを抑制する技術に関する。
【背景技術】
【０００２】
図１２に示すように、Ｘ方向に延在する複数の走査線１２とＹ方向に延在する複数の信号線１４との各交差に対応して複数の画素Ｐが行列状に配列された電気光学装置が従来から提案されている。複数の信号線１４は、所定の本数毎に複数のブロックＢに区分される。各画素Ｐに指定された階調値に応じた画像信号がブロックＢ毎に時分割で各信号線１４に供給される。
【０００３】
以上のように各信号線１４に対してブロックＢ毎に時分割で画像信号を供給する構成では、相互に隣合うブロックＢの境界線に対応する縦線状の階調ムラ（以下「縦線ムラ」という）が発生するという問題がある。特許文献１には、各ブロックＢの両端の信号線１４に供給される画像信号を補正することで縦線ムラを抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−４７９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、画像信号の伝送距離（画像信号の入力端から各信号線までの距離）や各信号線１４に対する画像信号の供給地点はブロックＢごとに相違するから、ブロックＢ間の縦線ムラの度合はＸ方向の位置に応じて相違する。しかし、特許文献１の技術では、各信号線１４の画像信号の補正に適用される補正値が複数のブロックＢについて共通するから、Ｘ方向の位置に応じた縦線ムラの相違を充分に補償できないという問題がある。
【０００６】
各信号線１４に供給される画像信号を個別に補正できるように信号線１４毎の補正値を記憶回路に保持しておく構成も想定され得るが、補正値の記憶に必要な記憶容量が増加するという問題がある。なお、以上の説明ではブロックＢ毎に時分割で画像信号を各信号線に供給する場合を例示したが、例えば、各ブロックＢ内の複数の信号線１４の各々に順次に画像信号を供給する処理を複数のブロックＢについて並列に実行する構成でも同様にブロックＢ単位の縦線ムラは発生し得る。以上の事情を考慮して、本発明は、補正値の記憶に必要な記憶容量を削減しながら階調ムラを有効に防止することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明の電気光学装置は、相互に交差する第１方向（例えばＸ方向）および第２方向に沿って電気光学装置の画素部内に行列状に配列された複数の画素の各々の階調値を指定する画像信号を生成する画像処理装置であって、第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得する補正値取得手段と、相互に隣合う２個の基準位置について補正値取得手段が取得した補正値を補間することで２個の基準位置の間の各位置の補正値を算定する補間手段と、第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する補正手段とを具備する。以上の構成によれば、第１方向の各位置について個別に補正値が生成されるから、縦線ムラ等の階調ムラの度合が第１方向の位置に応じて相違する場合でも、各位置の階調ムラを有効に低減して均一な表示を実現することが可能である。また、２個の基準位置の補正値を補間することで基準位置間の各位置の補正値が算定されるから、補正値の保持に必要な記憶容量が削減されるという利点もある。
【０００８】
本発明の好適な態様の電気光学装置は、複数の基準位置のうちの第１基準位置について補正値を記憶し、第１基準位置以外の第２基準位置について第１基準位置の補正値を基準とする相対値を記憶する記憶手段を具備し、補正値取得手段は、記憶手段に記憶された相対値と第１基準位置の補正値とから第２基準位置の補正値を算定する。以上の態様では、第２基準位置の補正値が第１基準位置の補正値に対する相対値として記憶手段に記憶されるから、例えば第１基準位置の補正値を変更することで、各基準位置の補正値を一括的に変更できるという利点がある。
【０００９】
本発明の電気光学装置は、相互に交差する第１方向および第２方向に沿って行列状に配置された複数の画素を含む画素部と、各画素の階調値を指定する画像信号を生成する以上の各態様の画像処理回路と、画像処理回路が生成した画像信号に応じて各画素を駆動する駆動回路とを具備する。したがって、本発明の画像処理装置と同様の作用および効果が実現される。本発明の電気光学装置は、画像を表示する表示体として各種の電子機器（例えば携帯電話機や投射型表示装置）に搭載され得る。
【００１０】
電気光学装置の各画素の階調値を指定する画像信号を生成する画像処理方法としても本発明は実現され得る。本発明の画像処理方法は、第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得し、相互に隣合う２個の基準位置について取得した補正値を補間することで２個の基準位置の間の各位置の補正値を算定し、第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する。以上の画像処理方法でも本発明の画像処理装置と同様の作用および効果が実現される。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る電気光学装置のブロック図である。
【図２】画素の回路図である。
【図３】電気光学装置の動作のタイミングチャートである。
【図４】信号線駆動回路のブロック図である。
【図５】画像処理回路のブロック図である。
【図６】補正処理回路のブロック図である。
【図７】記憶回路の記憶内容および補間処理の説明図である。
【図８】第２実施形態における記憶回路の記憶内容および補間処理の説明図である。
【図９】電子機器の形態（パーソナルコンピュータ）を示す斜視図である。
【図１０】電子機器の形態（携帯電話機）を示す斜視図である。
【図１１】電子機器の形態（投射型表示装置）を示す斜視図である。
【図１２】背景技術における問題点を説明するためのブロック図である。
【発明を実施するための形態】
【００１２】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１００のブロック図である。電気光学装置１００は、画像を表示する表示体として様々な電子機器に搭載される液晶装置である。図１に示すように、電気光学装置１００は、複数の画素（画素回路）Ｐが平面状に配列された画素部１０と、上位装置から供給される画像データＤAを処理することでＫ系統（Ｋは２以上の自然数）の画像信号Ｖ[1]〜Ｖ[K]を生成する画像処理回路２０と、画素部１０内の各画素Ｐを駆動する駆動回路３０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４とを含んで構成される。
【００１３】
画素部１０には、Ｘ方向に延在するＭ本の走査線１２とＹ方向に延在するＮ本の信号線１４とが形成される（Ｍ，Ｎは自然数）。複数の画素Ｐは、各走査線１２と各信号線１４との交差に対応した位置に配置され、相互に交差するＸ方向およびＹ方向に沿って縦Ｍ行×横Ｎ列の行列状に配列する。図１に示すように、画素部１０内のＮ本の信号線１４は、画像信号Ｖ[1]〜Ｖ[K]の総数に相当するＫ本を単位としてＱ個（Ｑ＝Ｎ/Ｋ）のブロックＢ[1]〜Ｂ[Q]に区分される。
【００１４】
図２は、各画素Ｐの回路図である。図２に示すように、各画素Ｐは、液晶素子４２と選択スイッチ４４とを含んで構成される。液晶素子４２は、相互に対向する画素電極４２１および共通電極４２３と両電極間の液晶４２５とで構成される電気光学素子である。画素電極４２１は画素Ｐ毎に相互に間隔をあけて形成され、共通電極４２３は複数の画素Ｐにわたり連続に分布する。画素電極４２１と共通電極４２３との間の印加電圧に応じて液晶４２５の配向を制御することで液晶素子４２の透過率（表示階調）が変化する。選択スイッチ４４は、例えば薄膜トランジスターで構成され、走査線１２の選択時にオン状態に遷移することで画素電極４２１と信号線１４とを導通させる。なお、液晶素子４２に並列に接続される補助容量等の図示は省略した。また、画素Ｐの構成は適宜に変更され得る。
【００１５】
図１の走査線駆動回路３２は、各走査線１２に走査信号Ｇ[1]〜Ｇ[M]を供給することでＭ本の走査線１２の各々を水平走査期間Ｈ毎に順次に選択する。図３に示すように、第ｍ行（ｍ＝１〜Ｍ）の走査線１２に供給される走査信号Ｇ[m]は、各垂直走査期間Ｆ内のＭ個の水平走査期間Ｈのうち第ｍ番目の水平走査期間Ｈにてアクティブレベル（走査線１２の選択を意味する電位）に設定される。走査線駆動回路３２が第ｍ行の走査線１２を選択すると、第ｍ行のＮ個の画素Ｐの選択スイッチ４４がオン状態に遷移する。
【００１６】
図４は、信号線駆動回路３４のブロック図である。図４に示すように、信号線駆動回路３４と画像処理回路２０とは、Ｋ本の画像信号線Ｌ[1]〜Ｌ[K]で相互に接続される。画像処理回路２０が生成する画像信号Ｖ[k]は画像信号線Ｌ[k]を介して信号線駆動回路３４に供給される。信号線駆動回路３４は、画像処理回路２０から供給される画像信号Ｖ[1]〜Ｖ[K]を走査線駆動回路３２による走査線１２の選択に同期して順次に取込んでＮ本の信号線１４の各々に階調信号Ｓとして供給する。
【００１７】
図４に示すように、信号線駆動回路３４は、選択回路５２と出力回路５４とを具備する。選択回路５２は、ブロックＢ[1]〜Ｂ[Q]の総数に相当するＱ系統の選択信号ＳEL[1]〜ＳEL[Q]を生成する。図３に示すように、選択信号ＳEL[1]〜ＳEL[Q]は、各水平走査期間Ｈ内で順番にアクティブレベル（ブロックＢ[1]〜Ｂ[Q]の各々の選択を意味する電位）に設定される。
【００１８】
図４の出力回路５４は、ブロックＢ[1]〜Ｂ[Q]の総数に相当するＱ個の単位回路５６[1]〜５６[Q]を具備する。各単位回路５６[q]（ｑ＝１〜Ｑ）は、画像信号Ｖ[1]〜Ｖ[K]の総数に相当するＫ個のスイッチ５８[1]〜５８[K]を含んで構成される。単位回路５６[q]内の第ｋ番目のスイッチ５８[k]は、ブロックＢ[q]内の第ｋ列目の信号線１４と画像信号線Ｌ[k]との間に介在して両者の電気的な接続（導通／非導通）を制御する。選択回路５２から供給される選択信号ＳEL[q]がアクティブレベルに設定されると、単位回路５６[q]内のＫ個のスイッチ５８[1]〜５８[K]が同時にオン状態に遷移する。したがって、画像信号線Ｌ[k]に供給される画像信号Ｖ[k]は、水平走査期間Ｈのうち選択信号ＳEL[q]がアクティブレベルとなる期間にて単位回路５６[q]内のスイッチ５８[k]を経由してブロックＢ[q]内の第ｋ列目の信号線１４に階調信号Ｓとして供給される。
【００１９】
図１の画像処理回路２０は、各画素Ｐの階調値Ｇを指定するデジタルの画像データＤAからＫ系統の画像信号Ｖ[1]〜Ｖ[K]を生成する。図５は、画像処理回路２０のブロック図である。図５に示すように、画像処理回路２０は、Ｓ/Ｐ（Serial to Parallel）変換回路２２と補正処理回路２４とＤ/Ａ（Digital to Analog）変換回路２６と極性制御回路２８とを具備する。Ｓ/Ｐ変換回路２２は、画像データＤAをＫ系統に分配するとともに時間軸上でＫ倍に伸長する相展開（Ｓ/Ｐ変換）でＫ系統の画像データＤB[1]〜ＤB[K]を生成する。
【００２０】
補正処理回路２４は、Ｓ/Ｐ変換回路２２が生成したＫ系統の画像データＤB[1]〜ＤB[K]の各々を補正することでＫ系統の画像データＤC[1]〜ＤC[K]を生成する。Ｄ/Ａ変換回路２６は、補正処理回路２４による処理後のＫ系統の画像データＤC[1]〜ＤC[K]の各々をアナログの画像信号ＶA[1]〜ＶA[K]に変換する。
【００２１】
極性制御回路２８は、Ｄ/Ａ変換回路２６による処理後のＫ系統の画像信号ＶA[1]〜ＶA[K]の各々の極性を所定の基準電位ＶC（例えば共通電極４２３の電位）を基準として制御することでＫ系統の画像信号Ｖ[1]〜Ｖ[K]を生成する。図３に示すように、画像信号Ｖ[k]の極性は、基準電位ＶCの高位側を意味する正極性と基準電位ＶCの低位側を意味する負極性との間で垂直走査期間Ｆ毎に反転される（フレーム反転）。なお、各画像信号Ｖ[k]の極性を水平走査期間Ｈ毎に反転させる構成（ライン反転）やＸ方向およびＹ方向に隣合う画素Ｐで極性を反転させる構成（ドット反転）も採用され得る。また、Ｓ/Ｐ変換回路２２と補正処理回路２４とＤ/Ａ変換回路２６と極性制御回路２８とによる処理の順序は適宜に変更される。
【００２２】
図６は、補正処理回路２４のブロック図である。図６に示すように、補正処理回路２４は、記憶回路６２と補正値取得回路６４と補間回路６６と補正回路６８とを含んで構成される。記憶回路６２は、例えばＲＯＭ（Read Only Memory）やＥＰＲＯＭ（Erasable Programmable ROM）等の不揮発性メモリで構成され、図７に示すように、画素部１０においてＸ方向に相互に間隔をあけて設定されたＨ個（Ｈは２以上の自然数）の基準位置Ｒに対応する補正値Ａ[1]〜Ａ[H]を記憶する。補正値Ａ[1]〜Ａ[H]の個数Ｈは信号線１４の本数Ｎを下回る。例えば画素部１０をＸ方向にＨ等分した領域毎に補正値Ａが用意される。
【００２３】
図６の補正値取得回路６４は、各基準位置Ｒに対応するＨ個の補正値Ａ[1]〜Ａ[H]を記憶回路６２から取得する。補間回路６６は、補正値取得回路６４が取得したＨ個の補正値Ａ[1]〜Ａ[H]から、画素部１０内におけるＸ方向の各位置に対応するＮ個（各列の信号線１４に対応するＮ個）の補正値α[1]〜α[N]を生成する。具体的には、補間回路６６は、Ｘ方向に隣合う２個の基準位置Ｒの間の各信号線１４の補正値α[n]を、その位置の両側の各基準位置Ｒについて補正値取得回路６４が取得した２個の補正値Ａ[h]（ｈ＝１〜Ｈ）を補間することで算定する。補正値Ａ[h]の補間には、直線補間等の公知の補間演算が任意に採用される。基準位置Ｒに対応する各信号線１４の補正値α[n]は、その基準位置Ｒについて補正値取得回路６４が取得した補正値Ａ[h]に設定される。
【００２４】
図６の補正回路６８は、画素部１０内の第ｎ列の画素Ｐについて画像データＤB[k]が指定する階調値Ｇを、補間回路６６が第ｎ列について算定した補正値α[n]に応じて補正し、補正後の階調値Ｇを示す画像データＤC[k]（ＤC[1]〜ＤC[K]）を出力する。補正回路６８による補正後の画像データＤC[1]〜ＤC[K]がＤ/Ａ変換回路２６に供給されたうえで画像信号Ｖ[1]〜Ｖ[K]の生成に利用される。
【００２５】
具体的には、補正回路６８は、画像信号Ｖ[k]（階調信号Ｓ）が正極性に設定される垂直走査期間Ｆでは画像データＤB[k]が示す階調値Ｇに補正値α[n]を加算し、画像信号Ｖ[k]が負極性に設定される垂直走査期間Ｆでは画像データＤB[k]が示す階調値Ｇから補正値α[n]を減算する。したがって、図３に示すように、補正値α[n]が正数(＋)である場合、画像信号Ｖ[k]の極性（正極性／負極性）に関わらず、画像信号Ｖ[k]の電位は非補正時（α[n]＝０）よりも高位側に変化し、補正値α[n]が負数(−)である場合、画像信号Ｖ[k]の極性に関わらず、画像信号Ｖ[k]の電位は非補正時よりも低位側に変化する。
【００２６】
補正回路６８は、Ｋ系統の画像データＤB[1]〜ＤB[K]の各々について補正の有無を個別に設定することが可能である。例えば、前掲の特許文献１に開示されるように各ブロックＢ[q]の境界線に対応する縦線ムラが発生する場合、Ｓ/Ｐ変換回路２２から供給されるＫ系統の画像データＤB[1]〜ＤB[K]のうち第１系統の画像データＤB[1]と第Ｋ系統の画像データＤB[K]とについて補正値α[n]を適用した補正が実行される。画素部１０内の全部の画素Ｐに画像データＤAで共通の階調値Ｇを指定するとともに補正値α[1]〜α[N]による補正後の画像信号Ｖ[1]〜Ｖ[K]を信号線駆動回路３４に供給した場合の各画素Ｐの表示階調が均一化される（具体的には各画素Ｐの表示階調の差異が所定の範囲内に収まる）ように、例えば電気光学装置１００の出荷前に各基準位置ＲのＨ個の補正値Ａ[1]〜Ａ[H]が実験的または統計的に選定されたうえで記憶回路６２に格納される。
【００２７】
以上に説明した第１実施形態では、画素部１０内のＸ方向の各位置について個別に補正値α[n]が算定されるから、縦線ムラ等の階調ムラの度合がＸ方向の位置毎に相違する場合でも、各位置の階調ムラを有効に低減して均一な表示を実現することが可能である。また、記憶回路６２に格納されたＨ個の補正値Ａ[1]〜Ａ[H]の補間により画素部１０内の列毎の補正値α[1]〜α[N]が算定されるから、例えば各列に対応するＮ個の補正値α[1]〜α[N]を記憶回路６２に格納する構成と比較して、記憶回路６２に必要な記憶容量が削減される。すなわち、第１実施形態によれば、記憶回路６２の記憶容量の削減と階調ムラの低減とを高い水準で両立できるという利点がある。
【００２８】
＜Ｂ：第２実施形態＞
本発明の第２実施形態を以下に説明する。なお、以下に例示する各態様において作用や機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の説明を適宜に省略する。
【００２９】
図８は、第２実施形態の記憶回路６２による記憶内容の説明図である。画素部１０内のＸ方向に配列するＨ個の基準位置Ｒは、Ｈ個から選択された１個の基準位置（以下「第１基準位置」という）Ｒ1と残余の(Ｈ−１)個の基準位置（以下「第２基準位置」という）Ｒ2とに区分される。第１基準位置Ｒ1は、例えば画素部１０内のＸ方向における中点である。第１基準位置Ｒ1についてはその第１基準位置Ｒ1の補正値Ａ0が記憶回路６２に格納され、例えば外部からの指示に応じて変更される。他方、Ｈ個の基準位置Ｒのうち(Ｈ−１)個の第２基準位置Ｒ2の各々については、第１基準位置Ｒ1の補正値Ａ0を基準とした補正値Ａ[h]の相対値（差分値）δＡが記憶回路６２に記憶される。
【００３０】
補正値取得回路６４は、第１基準位置Ｒ1の補正値Ａ0と各第２基準位置Ｒ2の相対値δＡとを利用して各基準位置Ｒ（Ｒ1，Ｒ2）のＨ個の補正値Ａ[1]〜Ａ[H]を生成する。具体的には、補正値取得回路６４は、(Ｈ−１)個の第２基準位置Ｒ2の各々について、記憶回路６２に記憶されたその第２基準位置Ｒ2の相対値δＡと第１基準位置Ｒ1の補正値Ａ0とを加算することで補正値Ａ[h]（Ａ[h]＝Ａ0＋δＡ）を算定する。第１基準位置Ｒ1については記憶回路６２に記憶された補正値Ａ0が補正値Ａ[h]として確定される。補間回路６６は、以上の手順で生成されたＨ個の補正値Ａ[1]〜Ａ[H]を利用して第１実施形態と同様の方法でＮ個の補正値α[1]〜α[N]を生成する。補正回路６８の動作は第１実施形態と同様である。
【００３１】
第２実施形態においても第１実施形態と同様の効果が実現される。なお、第１実施形態では、各基準位置Ｒに対応するＨ個の補正値Ａ[1]〜Ａ[H]を同等の変化量だけ変更する場合に、記憶回路６２に記憶されたＨ個の補正値Ａ[1]〜Ａ[H]の全部を変更する必要がある。第２実施形態では、第１基準位置Ｒ1の補正値Ａ0を基準とした補正値Ａ[h]の相対値δＡが各第２基準位置Ｒ2について記憶回路６２に記憶されるから、第１基準位置Ｒ1の補正値Ａ0を変更すれば、(Ｈ−１)個の第２基準位置Ｒ2については記憶回路６２の記憶内容を変更する必要がない。したがって、第２実施形態によれば、各基準位置Ｒの補正値Ａ[1]〜Ａ[H]の変更が第１実施形態と比較して容易であるという利点がある。
【００３２】
＜Ｃ：変形例＞
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は相矛盾しない限り適宜に併合され得る。
【００３３】
（１）前述の各形態では、信号線１４に対する階調信号Ｓの供給をブロックＢ[q]毎に時分割で実行したが、信号線駆動回路３４の構成（各信号線１４に対する階調信号Ｓの供給の方法）は適宜に変更される。例えば特開２０１０−９１９６７号公報に開示されるように各ブロックＢ[q]のＫ本の信号線１４の各々に階調信号Ｓを時分割で供給する処理をＱ個のブロックＢ[1]〜Ｂ[Q]について並列に実行する構成や、信号線駆動回路３４がブロックＢ[q]毎に別個のＩＣチップとして実装された構成においても、ブロックＢ[q]毎の周期的な縦線ムラが発生し得るから、本発明を同様に適用することが可能である。
【００３４】
（２）前述の各形態では、Ｘ方向に等間隔にＨ個の基準位置Ｒを設定したが、各基準位置Ｒの選定の仕方や個数は任意である。例えば、相互に隣合う２個の基準位置Ｒの間隔がＸ方向の位置に応じて相違するようにＨ個の基準位置Ｒを設定する（Ｈ個の基準位置を不均等に分布させる）ことも可能である。
【００３５】
（３）液晶素子４２は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率や反射率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電界（電圧）の印加によって駆動される電圧駆動型との区別は不問である。例えば、有機ＥＬ素子，無機ＥＬ素子，ＬＥＤ（Light Emitting Diode），電界電子放出素子（ＦＥ（Field-Emission）素子），表面伝導型電子放出素子（ＳＥ（Surface conduction Electron emitter）素子），弾道電子放出素子（ＢＳ（Ballistic electron Emitting）素子），電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を利用した電気光学装置１００に本発明は適用される。すなわち、電気光学素子は、電流の供給や電圧（電界）の印加といった電気的な作用に応じて階調（透過率や輝度などの光学的な特性）が変化する電気光学物質（例えば液晶）を利用した被駆動素子（典型的には、階調信号Ｓに応じて階調が制御される表示素子）として包括される。
【００３６】
＜Ｄ：応用例＞
以上の各形態に例示した電気光学装置１００は、各種の電子機器に利用され得る。図９から図１１には、電気光学装置１００を採用した電子機器の具体的な形態が例示されている。
【００３７】
図９は、電気光学装置１００を採用した可搬型のパーソナルコンピュータの斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【００３８】
図１０は、電気光学装置１００を適用した携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１００とを備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。
【００３９】
図１１は、電気光学装置１００を適用した投射型表示装置（３板式のプロジェクタ）４０００の模式図である。投射型表示装置４０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置１００（１００R，１００G，１００B）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１００Rに供給し、緑色成分ｇを電気光学装置１００Gに供給し、青色成分ｂを電気光学装置１００Bに供給する。各電気光学装置１００は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置１００からの出射光を合成して投射面４００４に投射する。
【００４０】
なお、本発明に係る電気光学装置１００が適用される電子機器としては、図９から図１１に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンタ，スキャナ，複写機，ビデオプレーヤ，タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００４１】
１００…電気光学装置、１０……画素部、Ｐ……画素、１２……走査線、１４……信号線、２０……画像処理回路、２２……Ｓ/Ｐ変換回路、２４……補正処理回路、２６……Ｄ/Ａ変換回路、２８……極性制御回路、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、５２……選択回路、５４……出力回路、６２……記憶回路、６４……補正値取得回路、６６……補間回路、６８……補正回路。
【技術分野】
【０００１】
本発明は、複数の画素を利用して表示される画像の階調ムラを抑制する技術に関する。
【背景技術】
【０００２】
図１２に示すように、Ｘ方向に延在する複数の走査線１２とＹ方向に延在する複数の信号線１４との各交差に対応して複数の画素Ｐが行列状に配列された電気光学装置が従来から提案されている。複数の信号線１４は、所定の本数毎に複数のブロックＢに区分される。各画素Ｐに指定された階調値に応じた画像信号がブロックＢ毎に時分割で各信号線１４に供給される。
【０００３】
以上のように各信号線１４に対してブロックＢ毎に時分割で画像信号を供給する構成では、相互に隣合うブロックＢの境界線に対応する縦線状の階調ムラ（以下「縦線ムラ」という）が発生するという問題がある。特許文献１には、各ブロックＢの両端の信号線１４に供給される画像信号を補正することで縦線ムラを抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−４７９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、画像信号の伝送距離（画像信号の入力端から各信号線までの距離）や各信号線１４に対する画像信号の供給地点はブロックＢごとに相違するから、ブロックＢ間の縦線ムラの度合はＸ方向の位置に応じて相違する。しかし、特許文献１の技術では、各信号線１４の画像信号の補正に適用される補正値が複数のブロックＢについて共通するから、Ｘ方向の位置に応じた縦線ムラの相違を充分に補償できないという問題がある。
【０００６】
各信号線１４に供給される画像信号を個別に補正できるように信号線１４毎の補正値を記憶回路に保持しておく構成も想定され得るが、補正値の記憶に必要な記憶容量が増加するという問題がある。なお、以上の説明ではブロックＢ毎に時分割で画像信号を各信号線に供給する場合を例示したが、例えば、各ブロックＢ内の複数の信号線１４の各々に順次に画像信号を供給する処理を複数のブロックＢについて並列に実行する構成でも同様にブロックＢ単位の縦線ムラは発生し得る。以上の事情を考慮して、本発明は、補正値の記憶に必要な記憶容量を削減しながら階調ムラを有効に防止することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明の電気光学装置は、相互に交差する第１方向（例えばＸ方向）および第２方向に沿って電気光学装置の画素部内に行列状に配列された複数の画素の各々の階調値を指定する画像信号を生成する画像処理装置であって、第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得する補正値取得手段と、相互に隣合う２個の基準位置について補正値取得手段が取得した補正値を補間することで２個の基準位置の間の各位置の補正値を算定する補間手段と、第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する補正手段とを具備する。以上の構成によれば、第１方向の各位置について個別に補正値が生成されるから、縦線ムラ等の階調ムラの度合が第１方向の位置に応じて相違する場合でも、各位置の階調ムラを有効に低減して均一な表示を実現することが可能である。また、２個の基準位置の補正値を補間することで基準位置間の各位置の補正値が算定されるから、補正値の保持に必要な記憶容量が削減されるという利点もある。
【０００８】
本発明の好適な態様の電気光学装置は、複数の基準位置のうちの第１基準位置について補正値を記憶し、第１基準位置以外の第２基準位置について第１基準位置の補正値を基準とする相対値を記憶する記憶手段を具備し、補正値取得手段は、記憶手段に記憶された相対値と第１基準位置の補正値とから第２基準位置の補正値を算定する。以上の態様では、第２基準位置の補正値が第１基準位置の補正値に対する相対値として記憶手段に記憶されるから、例えば第１基準位置の補正値を変更することで、各基準位置の補正値を一括的に変更できるという利点がある。
【０００９】
本発明の電気光学装置は、相互に交差する第１方向および第２方向に沿って行列状に配置された複数の画素を含む画素部と、各画素の階調値を指定する画像信号を生成する以上の各態様の画像処理回路と、画像処理回路が生成した画像信号に応じて各画素を駆動する駆動回路とを具備する。したがって、本発明の画像処理装置と同様の作用および効果が実現される。本発明の電気光学装置は、画像を表示する表示体として各種の電子機器（例えば携帯電話機や投射型表示装置）に搭載され得る。
【００１０】
電気光学装置の各画素の階調値を指定する画像信号を生成する画像処理方法としても本発明は実現され得る。本発明の画像処理方法は、第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得し、相互に隣合う２個の基準位置について取得した補正値を補間することで２個の基準位置の間の各位置の補正値を算定し、第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する。以上の画像処理方法でも本発明の画像処理装置と同様の作用および効果が実現される。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る電気光学装置のブロック図である。
【図２】画素の回路図である。
【図３】電気光学装置の動作のタイミングチャートである。
【図４】信号線駆動回路のブロック図である。
【図５】画像処理回路のブロック図である。
【図６】補正処理回路のブロック図である。
【図７】記憶回路の記憶内容および補間処理の説明図である。
【図８】第２実施形態における記憶回路の記憶内容および補間処理の説明図である。
【図９】電子機器の形態（パーソナルコンピュータ）を示す斜視図である。
【図１０】電子機器の形態（携帯電話機）を示す斜視図である。
【図１１】電子機器の形態（投射型表示装置）を示す斜視図である。
【図１２】背景技術における問題点を説明するためのブロック図である。
【発明を実施するための形態】
【００１２】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１００のブロック図である。電気光学装置１００は、画像を表示する表示体として様々な電子機器に搭載される液晶装置である。図１に示すように、電気光学装置１００は、複数の画素（画素回路）Ｐが平面状に配列された画素部１０と、上位装置から供給される画像データＤAを処理することでＫ系統（Ｋは２以上の自然数）の画像信号Ｖ[1]〜Ｖ[K]を生成する画像処理回路２０と、画素部１０内の各画素Ｐを駆動する駆動回路３０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４とを含んで構成される。
【００１３】
画素部１０には、Ｘ方向に延在するＭ本の走査線１２とＹ方向に延在するＮ本の信号線１４とが形成される（Ｍ，Ｎは自然数）。複数の画素Ｐは、各走査線１２と各信号線１４との交差に対応した位置に配置され、相互に交差するＸ方向およびＹ方向に沿って縦Ｍ行×横Ｎ列の行列状に配列する。図１に示すように、画素部１０内のＮ本の信号線１４は、画像信号Ｖ[1]〜Ｖ[K]の総数に相当するＫ本を単位としてＱ個（Ｑ＝Ｎ/Ｋ）のブロックＢ[1]〜Ｂ[Q]に区分される。
【００１４】
図２は、各画素Ｐの回路図である。図２に示すように、各画素Ｐは、液晶素子４２と選択スイッチ４４とを含んで構成される。液晶素子４２は、相互に対向する画素電極４２１および共通電極４２３と両電極間の液晶４２５とで構成される電気光学素子である。画素電極４２１は画素Ｐ毎に相互に間隔をあけて形成され、共通電極４２３は複数の画素Ｐにわたり連続に分布する。画素電極４２１と共通電極４２３との間の印加電圧に応じて液晶４２５の配向を制御することで液晶素子４２の透過率（表示階調）が変化する。選択スイッチ４４は、例えば薄膜トランジスターで構成され、走査線１２の選択時にオン状態に遷移することで画素電極４２１と信号線１４とを導通させる。なお、液晶素子４２に並列に接続される補助容量等の図示は省略した。また、画素Ｐの構成は適宜に変更され得る。
【００１５】
図１の走査線駆動回路３２は、各走査線１２に走査信号Ｇ[1]〜Ｇ[M]を供給することでＭ本の走査線１２の各々を水平走査期間Ｈ毎に順次に選択する。図３に示すように、第ｍ行（ｍ＝１〜Ｍ）の走査線１２に供給される走査信号Ｇ[m]は、各垂直走査期間Ｆ内のＭ個の水平走査期間Ｈのうち第ｍ番目の水平走査期間Ｈにてアクティブレベル（走査線１２の選択を意味する電位）に設定される。走査線駆動回路３２が第ｍ行の走査線１２を選択すると、第ｍ行のＮ個の画素Ｐの選択スイッチ４４がオン状態に遷移する。
【００１６】
図４は、信号線駆動回路３４のブロック図である。図４に示すように、信号線駆動回路３４と画像処理回路２０とは、Ｋ本の画像信号線Ｌ[1]〜Ｌ[K]で相互に接続される。画像処理回路２０が生成する画像信号Ｖ[k]は画像信号線Ｌ[k]を介して信号線駆動回路３４に供給される。信号線駆動回路３４は、画像処理回路２０から供給される画像信号Ｖ[1]〜Ｖ[K]を走査線駆動回路３２による走査線１２の選択に同期して順次に取込んでＮ本の信号線１４の各々に階調信号Ｓとして供給する。
【００１７】
図４に示すように、信号線駆動回路３４は、選択回路５２と出力回路５４とを具備する。選択回路５２は、ブロックＢ[1]〜Ｂ[Q]の総数に相当するＱ系統の選択信号ＳEL[1]〜ＳEL[Q]を生成する。図３に示すように、選択信号ＳEL[1]〜ＳEL[Q]は、各水平走査期間Ｈ内で順番にアクティブレベル（ブロックＢ[1]〜Ｂ[Q]の各々の選択を意味する電位）に設定される。
【００１８】
図４の出力回路５４は、ブロックＢ[1]〜Ｂ[Q]の総数に相当するＱ個の単位回路５６[1]〜５６[Q]を具備する。各単位回路５６[q]（ｑ＝１〜Ｑ）は、画像信号Ｖ[1]〜Ｖ[K]の総数に相当するＫ個のスイッチ５８[1]〜５８[K]を含んで構成される。単位回路５６[q]内の第ｋ番目のスイッチ５８[k]は、ブロックＢ[q]内の第ｋ列目の信号線１４と画像信号線Ｌ[k]との間に介在して両者の電気的な接続（導通／非導通）を制御する。選択回路５２から供給される選択信号ＳEL[q]がアクティブレベルに設定されると、単位回路５６[q]内のＫ個のスイッチ５８[1]〜５８[K]が同時にオン状態に遷移する。したがって、画像信号線Ｌ[k]に供給される画像信号Ｖ[k]は、水平走査期間Ｈのうち選択信号ＳEL[q]がアクティブレベルとなる期間にて単位回路５６[q]内のスイッチ５８[k]を経由してブロックＢ[q]内の第ｋ列目の信号線１４に階調信号Ｓとして供給される。
【００１９】
図１の画像処理回路２０は、各画素Ｐの階調値Ｇを指定するデジタルの画像データＤAからＫ系統の画像信号Ｖ[1]〜Ｖ[K]を生成する。図５は、画像処理回路２０のブロック図である。図５に示すように、画像処理回路２０は、Ｓ/Ｐ（Serial to Parallel）変換回路２２と補正処理回路２４とＤ/Ａ（Digital to Analog）変換回路２６と極性制御回路２８とを具備する。Ｓ/Ｐ変換回路２２は、画像データＤAをＫ系統に分配するとともに時間軸上でＫ倍に伸長する相展開（Ｓ/Ｐ変換）でＫ系統の画像データＤB[1]〜ＤB[K]を生成する。
【００２０】
補正処理回路２４は、Ｓ/Ｐ変換回路２２が生成したＫ系統の画像データＤB[1]〜ＤB[K]の各々を補正することでＫ系統の画像データＤC[1]〜ＤC[K]を生成する。Ｄ/Ａ変換回路２６は、補正処理回路２４による処理後のＫ系統の画像データＤC[1]〜ＤC[K]の各々をアナログの画像信号ＶA[1]〜ＶA[K]に変換する。
【００２１】
極性制御回路２８は、Ｄ/Ａ変換回路２６による処理後のＫ系統の画像信号ＶA[1]〜ＶA[K]の各々の極性を所定の基準電位ＶC（例えば共通電極４２３の電位）を基準として制御することでＫ系統の画像信号Ｖ[1]〜Ｖ[K]を生成する。図３に示すように、画像信号Ｖ[k]の極性は、基準電位ＶCの高位側を意味する正極性と基準電位ＶCの低位側を意味する負極性との間で垂直走査期間Ｆ毎に反転される（フレーム反転）。なお、各画像信号Ｖ[k]の極性を水平走査期間Ｈ毎に反転させる構成（ライン反転）やＸ方向およびＹ方向に隣合う画素Ｐで極性を反転させる構成（ドット反転）も採用され得る。また、Ｓ/Ｐ変換回路２２と補正処理回路２４とＤ/Ａ変換回路２６と極性制御回路２８とによる処理の順序は適宜に変更される。
【００２２】
図６は、補正処理回路２４のブロック図である。図６に示すように、補正処理回路２４は、記憶回路６２と補正値取得回路６４と補間回路６６と補正回路６８とを含んで構成される。記憶回路６２は、例えばＲＯＭ（Read Only Memory）やＥＰＲＯＭ（Erasable Programmable ROM）等の不揮発性メモリで構成され、図７に示すように、画素部１０においてＸ方向に相互に間隔をあけて設定されたＨ個（Ｈは２以上の自然数）の基準位置Ｒに対応する補正値Ａ[1]〜Ａ[H]を記憶する。補正値Ａ[1]〜Ａ[H]の個数Ｈは信号線１４の本数Ｎを下回る。例えば画素部１０をＸ方向にＨ等分した領域毎に補正値Ａが用意される。
【００２３】
図６の補正値取得回路６４は、各基準位置Ｒに対応するＨ個の補正値Ａ[1]〜Ａ[H]を記憶回路６２から取得する。補間回路６６は、補正値取得回路６４が取得したＨ個の補正値Ａ[1]〜Ａ[H]から、画素部１０内におけるＸ方向の各位置に対応するＮ個（各列の信号線１４に対応するＮ個）の補正値α[1]〜α[N]を生成する。具体的には、補間回路６６は、Ｘ方向に隣合う２個の基準位置Ｒの間の各信号線１４の補正値α[n]を、その位置の両側の各基準位置Ｒについて補正値取得回路６４が取得した２個の補正値Ａ[h]（ｈ＝１〜Ｈ）を補間することで算定する。補正値Ａ[h]の補間には、直線補間等の公知の補間演算が任意に採用される。基準位置Ｒに対応する各信号線１４の補正値α[n]は、その基準位置Ｒについて補正値取得回路６４が取得した補正値Ａ[h]に設定される。
【００２４】
図６の補正回路６８は、画素部１０内の第ｎ列の画素Ｐについて画像データＤB[k]が指定する階調値Ｇを、補間回路６６が第ｎ列について算定した補正値α[n]に応じて補正し、補正後の階調値Ｇを示す画像データＤC[k]（ＤC[1]〜ＤC[K]）を出力する。補正回路６８による補正後の画像データＤC[1]〜ＤC[K]がＤ/Ａ変換回路２６に供給されたうえで画像信号Ｖ[1]〜Ｖ[K]の生成に利用される。
【００２５】
具体的には、補正回路６８は、画像信号Ｖ[k]（階調信号Ｓ）が正極性に設定される垂直走査期間Ｆでは画像データＤB[k]が示す階調値Ｇに補正値α[n]を加算し、画像信号Ｖ[k]が負極性に設定される垂直走査期間Ｆでは画像データＤB[k]が示す階調値Ｇから補正値α[n]を減算する。したがって、図３に示すように、補正値α[n]が正数(＋)である場合、画像信号Ｖ[k]の極性（正極性／負極性）に関わらず、画像信号Ｖ[k]の電位は非補正時（α[n]＝０）よりも高位側に変化し、補正値α[n]が負数(−)である場合、画像信号Ｖ[k]の極性に関わらず、画像信号Ｖ[k]の電位は非補正時よりも低位側に変化する。
【００２６】
補正回路６８は、Ｋ系統の画像データＤB[1]〜ＤB[K]の各々について補正の有無を個別に設定することが可能である。例えば、前掲の特許文献１に開示されるように各ブロックＢ[q]の境界線に対応する縦線ムラが発生する場合、Ｓ/Ｐ変換回路２２から供給されるＫ系統の画像データＤB[1]〜ＤB[K]のうち第１系統の画像データＤB[1]と第Ｋ系統の画像データＤB[K]とについて補正値α[n]を適用した補正が実行される。画素部１０内の全部の画素Ｐに画像データＤAで共通の階調値Ｇを指定するとともに補正値α[1]〜α[N]による補正後の画像信号Ｖ[1]〜Ｖ[K]を信号線駆動回路３４に供給した場合の各画素Ｐの表示階調が均一化される（具体的には各画素Ｐの表示階調の差異が所定の範囲内に収まる）ように、例えば電気光学装置１００の出荷前に各基準位置ＲのＨ個の補正値Ａ[1]〜Ａ[H]が実験的または統計的に選定されたうえで記憶回路６２に格納される。
【００２７】
以上に説明した第１実施形態では、画素部１０内のＸ方向の各位置について個別に補正値α[n]が算定されるから、縦線ムラ等の階調ムラの度合がＸ方向の位置毎に相違する場合でも、各位置の階調ムラを有効に低減して均一な表示を実現することが可能である。また、記憶回路６２に格納されたＨ個の補正値Ａ[1]〜Ａ[H]の補間により画素部１０内の列毎の補正値α[1]〜α[N]が算定されるから、例えば各列に対応するＮ個の補正値α[1]〜α[N]を記憶回路６２に格納する構成と比較して、記憶回路６２に必要な記憶容量が削減される。すなわち、第１実施形態によれば、記憶回路６２の記憶容量の削減と階調ムラの低減とを高い水準で両立できるという利点がある。
【００２８】
＜Ｂ：第２実施形態＞
本発明の第２実施形態を以下に説明する。なお、以下に例示する各態様において作用や機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の説明を適宜に省略する。
【００２９】
図８は、第２実施形態の記憶回路６２による記憶内容の説明図である。画素部１０内のＸ方向に配列するＨ個の基準位置Ｒは、Ｈ個から選択された１個の基準位置（以下「第１基準位置」という）Ｒ1と残余の(Ｈ−１)個の基準位置（以下「第２基準位置」という）Ｒ2とに区分される。第１基準位置Ｒ1は、例えば画素部１０内のＸ方向における中点である。第１基準位置Ｒ1についてはその第１基準位置Ｒ1の補正値Ａ0が記憶回路６２に格納され、例えば外部からの指示に応じて変更される。他方、Ｈ個の基準位置Ｒのうち(Ｈ−１)個の第２基準位置Ｒ2の各々については、第１基準位置Ｒ1の補正値Ａ0を基準とした補正値Ａ[h]の相対値（差分値）δＡが記憶回路６２に記憶される。
【００３０】
補正値取得回路６４は、第１基準位置Ｒ1の補正値Ａ0と各第２基準位置Ｒ2の相対値δＡとを利用して各基準位置Ｒ（Ｒ1，Ｒ2）のＨ個の補正値Ａ[1]〜Ａ[H]を生成する。具体的には、補正値取得回路６４は、(Ｈ−１)個の第２基準位置Ｒ2の各々について、記憶回路６２に記憶されたその第２基準位置Ｒ2の相対値δＡと第１基準位置Ｒ1の補正値Ａ0とを加算することで補正値Ａ[h]（Ａ[h]＝Ａ0＋δＡ）を算定する。第１基準位置Ｒ1については記憶回路６２に記憶された補正値Ａ0が補正値Ａ[h]として確定される。補間回路６６は、以上の手順で生成されたＨ個の補正値Ａ[1]〜Ａ[H]を利用して第１実施形態と同様の方法でＮ個の補正値α[1]〜α[N]を生成する。補正回路６８の動作は第１実施形態と同様である。
【００３１】
第２実施形態においても第１実施形態と同様の効果が実現される。なお、第１実施形態では、各基準位置Ｒに対応するＨ個の補正値Ａ[1]〜Ａ[H]を同等の変化量だけ変更する場合に、記憶回路６２に記憶されたＨ個の補正値Ａ[1]〜Ａ[H]の全部を変更する必要がある。第２実施形態では、第１基準位置Ｒ1の補正値Ａ0を基準とした補正値Ａ[h]の相対値δＡが各第２基準位置Ｒ2について記憶回路６２に記憶されるから、第１基準位置Ｒ1の補正値Ａ0を変更すれば、(Ｈ−１)個の第２基準位置Ｒ2については記憶回路６２の記憶内容を変更する必要がない。したがって、第２実施形態によれば、各基準位置Ｒの補正値Ａ[1]〜Ａ[H]の変更が第１実施形態と比較して容易であるという利点がある。
【００３２】
＜Ｃ：変形例＞
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は相矛盾しない限り適宜に併合され得る。
【００３３】
（１）前述の各形態では、信号線１４に対する階調信号Ｓの供給をブロックＢ[q]毎に時分割で実行したが、信号線駆動回路３４の構成（各信号線１４に対する階調信号Ｓの供給の方法）は適宜に変更される。例えば特開２０１０−９１９６７号公報に開示されるように各ブロックＢ[q]のＫ本の信号線１４の各々に階調信号Ｓを時分割で供給する処理をＱ個のブロックＢ[1]〜Ｂ[Q]について並列に実行する構成や、信号線駆動回路３４がブロックＢ[q]毎に別個のＩＣチップとして実装された構成においても、ブロックＢ[q]毎の周期的な縦線ムラが発生し得るから、本発明を同様に適用することが可能である。
【００３４】
（２）前述の各形態では、Ｘ方向に等間隔にＨ個の基準位置Ｒを設定したが、各基準位置Ｒの選定の仕方や個数は任意である。例えば、相互に隣合う２個の基準位置Ｒの間隔がＸ方向の位置に応じて相違するようにＨ個の基準位置Ｒを設定する（Ｈ個の基準位置を不均等に分布させる）ことも可能である。
【００３５】
（３）液晶素子４２は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率や反射率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電界（電圧）の印加によって駆動される電圧駆動型との区別は不問である。例えば、有機ＥＬ素子，無機ＥＬ素子，ＬＥＤ（Light Emitting Diode），電界電子放出素子（ＦＥ（Field-Emission）素子），表面伝導型電子放出素子（ＳＥ（Surface conduction Electron emitter）素子），弾道電子放出素子（ＢＳ（Ballistic electron Emitting）素子），電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を利用した電気光学装置１００に本発明は適用される。すなわち、電気光学素子は、電流の供給や電圧（電界）の印加といった電気的な作用に応じて階調（透過率や輝度などの光学的な特性）が変化する電気光学物質（例えば液晶）を利用した被駆動素子（典型的には、階調信号Ｓに応じて階調が制御される表示素子）として包括される。
【００３６】
＜Ｄ：応用例＞
以上の各形態に例示した電気光学装置１００は、各種の電子機器に利用され得る。図９から図１１には、電気光学装置１００を採用した電子機器の具体的な形態が例示されている。
【００３７】
図９は、電気光学装置１００を採用した可搬型のパーソナルコンピュータの斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【００３８】
図１０は、電気光学装置１００を適用した携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１００とを備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。
【００３９】
図１１は、電気光学装置１００を適用した投射型表示装置（３板式のプロジェクタ）４０００の模式図である。投射型表示装置４０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置１００（１００R，１００G，１００B）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１００Rに供給し、緑色成分ｇを電気光学装置１００Gに供給し、青色成分ｂを電気光学装置１００Bに供給する。各電気光学装置１００は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置１００からの出射光を合成して投射面４００４に投射する。
【００４０】
なお、本発明に係る電気光学装置１００が適用される電子機器としては、図９から図１１に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンタ，スキャナ，複写機，ビデオプレーヤ，タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００４１】
１００…電気光学装置、１０……画素部、Ｐ……画素、１２……走査線、１４……信号線、２０……画像処理回路、２２……Ｓ/Ｐ変換回路、２４……補正処理回路、２６……Ｄ/Ａ変換回路、２８……極性制御回路、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、５２……選択回路、５４……出力回路、６２……記憶回路、６４……補正値取得回路、６６……補間回路、６８……補正回路。
【特許請求の範囲】
【請求項１】
相互に交差する第１方向および第２方向に沿って電気光学装置の画素部内に行列状に配列された複数の画素の各々の階調値を指定する画像信号を生成する画像処理装置であって、
前記第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得する補正値取得手段と、
相互に隣合う２個の基準位置について前記補正値取得手段が取得した補正値を補間することで前記２個の基準位置の間の各位置の補正値を算定する補間手段と、
前記第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する補正手段と
を具備する画像処理装置。
【請求項２】
前記複数の基準位置のうちの第１基準位置について補正値を記憶し、前記第１基準位置以外の第２基準位置について前記第１基準位置の補正値を基準とする相対値を記憶する記憶手段を具備し、
前記補正値取得手段は、前記記憶手段に記憶された相対値と前記第１基準位置の補正値とから前記第２基準位置の補正値を算定する
請求項１の画像処理装置。
【請求項３】
相互に交差する第１方向および第２方向に沿って行列状に配置された複数の画素を含む画素部と、
前記各画素の階調値を指定する画像信号を生成する画像処理回路と、
前記画像処理回路が生成した画像信号に応じて前記各画素を駆動する駆動回路とを具備し、
前記画像処理回路は、
前記第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得する補正値取得手段と、
相互に隣合う２個の基準位置について前記補正値取得手段が取得した補正値を補間することで前記２個の基準位置の間の各位置の補正値を算定する補間手段と、
前記第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する補正手段と
を含む電気光学装置。
【請求項４】
請求項３の電気光学装置を具備する電子機器。
【請求項５】
相互に交差する第１方向および第２方向に沿って電気光学装置の画素部内に行列状に配列された複数の画素の各々の階調値を指定する画像信号を生成する画像処理方法であって、
前記第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得し、
相互に隣合う２個の基準位置について取得した補正値を補間することで前記２個の基準位置の間の各位置の補正値を算定し、
前記第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する
画像処理方法。
【請求項１】
相互に交差する第１方向および第２方向に沿って電気光学装置の画素部内に行列状に配列された複数の画素の各々の階調値を指定する画像信号を生成する画像処理装置であって、
前記第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得する補正値取得手段と、
相互に隣合う２個の基準位置について前記補正値取得手段が取得した補正値を補間することで前記２個の基準位置の間の各位置の補正値を算定する補間手段と、
前記第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する補正手段と
を具備する画像処理装置。
【請求項２】
前記複数の基準位置のうちの第１基準位置について補正値を記憶し、前記第１基準位置以外の第２基準位置について前記第１基準位置の補正値を基準とする相対値を記憶する記憶手段を具備し、
前記補正値取得手段は、前記記憶手段に記憶された相対値と前記第１基準位置の補正値とから前記第２基準位置の補正値を算定する
請求項１の画像処理装置。
【請求項３】
相互に交差する第１方向および第２方向に沿って行列状に配置された複数の画素を含む画素部と、
前記各画素の階調値を指定する画像信号を生成する画像処理回路と、
前記画像処理回路が生成した画像信号に応じて前記各画素を駆動する駆動回路とを具備し、
前記画像処理回路は、
前記第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得する補正値取得手段と、
相互に隣合う２個の基準位置について前記補正値取得手段が取得した補正値を補間することで前記２個の基準位置の間の各位置の補正値を算定する補間手段と、
前記第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する補正手段と
を含む電気光学装置。
【請求項４】
請求項３の電気光学装置を具備する電子機器。
【請求項５】
相互に交差する第１方向および第２方向に沿って電気光学装置の画素部内に行列状に配列された複数の画素の各々の階調値を指定する画像信号を生成する画像処理方法であって、
前記第１方向に相互に間隔をあけて設定された複数の基準位置の各々の補正値を取得し、
相互に隣合う２個の基準位置について取得した補正値を補間することで前記２個の基準位置の間の各位置の補正値を算定し、
前記第１方向の各位置に対応する画素の階調値をその位置の補正値に応じて補正する
画像処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−３３６４（Ｐ２０１３−３３６４Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３４８４７（Ｐ２０１１−１３４８４７）
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]