画像形成装置及びその制御方法
【課題】画像形成性能に比べてデータ転送速度が遅いことに起因する不具合を解消し、かつ異常画像を発生させないこと。
【解決手段】同期検知センサ２１０，同期検知部２１１，走査周期計測部２１２を経て得られるライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を疑似ライン同期信号発生部２１３で発生させる。疑似ライン同期信号に基づいて、ビデオＤＭＡＣ２０２とラインバッファ２０４間のデータ転送性能低下を検出する。データ転送性能低下が検出された場合に、レーザ出力制御部２０７ａやポリゴンモータ制御部２０９を用いてプロッタ出力性能を緩和する。
【解決手段】同期検知センサ２１０，同期検知部２１１，走査周期計測部２１２を経て得られるライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を疑似ライン同期信号発生部２１３で発生させる。疑似ライン同期信号に基づいて、ビデオＤＭＡＣ２０２とラインバッファ２０４間のデータ転送性能低下を検出する。データ転送性能低下が検出された場合に、レーザ出力制御部２０７ａやポリゴンモータ制御部２０９を用いてプロッタ出力性能を緩和する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置及びその制御方法に関し、特に、画像形成性能に比べてデータ転送速度が遅いことに起因する不具合を解消する技術に関する。
【背景技術】
【０００２】
本発明に関連する技術としては、特許文献１に記載の技術がある。特許文献１には、複数ＬＳＩ間でなされる共有メモリの競合に起因したライン同期エラーに対して、製品機能に影響を及ぼす同期エラーを的確に解消することを目的とした発明が記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
複数の制御装置を備える電子機器において複数の制御装置が一つのメモリを共有する場合、共有メモリの競合によりアクセスが待たされるケースが発生するという問題点がある。このとき、どれぐらい待たされるかは競合状態によるため事前に予測ができない。特にリードアクセス時に待たされることを想定して、先読みのバッファを設置することでこの問題点を解決することが考えられる。しかしながら、先に述べたように予測ができないことから、事前にどの程度の容量の先読みバッファを設置しておけばよいかの計算は難しい。また、過度に容量の大きい先読みバッファを設置した場合、無駄になってしまう。また、先読みバッファの容量を超えてリードアクセスを待たされた場合、プロッタ装置のライン同期信号に対してデータが間に合わなくなり、異常画像が発生してしまう。
【０００４】
特許文献１ではプロッタ出力データのリード応答がライン同期信号に対して未達になった場合のライン同期エラーの検出は実施しているが、ライン同期エラーが発生した際の異常画像を受容しており、ユーザビリティが考慮されていない。
【０００５】
本発明は、上記実情に鑑みて、画像形成性能に比べてデータ転送速度が遅いことに起因する不具合を解消し、かつ異常画像を発生させない画像形成装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、第１の態様として、複数の機能を搭載し、該複数の機能による要求を送出して共有メモリへアクセスするとともに、ライン同期信号にしたがってデータ転送を行い、転送されたデータをプロッタへ出力する画像形成装置であって、前記ライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を発生させる疑似ライン同期信号発生手段と、前記疑似ライン同期信号に基づいてデータ転送性能低下を検出するデータ転送性能監視手段と、データ転送性能低下が検出された場合にプロッタ出力性能を緩和する出力性能制御手段と、を備えることを特徴とする、画像形成装置を提供するものである。
【０００７】
また、上記目的を達成するため、本発明は、第２の態様として、複数の機能を搭載し、該複数の機能による要求を送出して共有メモリへアクセスするとともに、ライン同期信号にしたがってデータ転送を行い、転送されたデータをプロッタへ出力する画像形成装置の制御方法であって、前記ライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を発生させ、前記疑似ライン同期信号に基づいてデータ転送性能低下を検出し、データ転送性能低下が検出された場合にプロッタ出力性能を緩和することを特徴とする、画像形成装置の制御方法を提供するものである。
【発明の効果】
【０００８】
本発明によれば、画像形成性能に比べてデータ転送速度が遅いことに起因する不具合を解消し、かつ異常画像を発生させないことが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明を実施するための形態のＭＦＰ１００の全体構成を示すブロック図である。
【図２】図１のプロッタ制御ＡＳＩＣ１１２の詳細な構成を示すブロック図である。
【図３】図１のプロッタ装置１１３で（真の）ライン同期信号を得る機構を示す模式図である。
【図４】図３の機構を用いて得られる同期検知信号と（真の）走査周期を示す図である。
【図５】図２の擬似ライン同期信号発生部２１３が生成する疑似ライン同期信号と擬似的な走査周期を示す図である。
【図６】実施形態１における同期検知信号・擬似ライン同期信号とビデオデータ・ライン終端信号の関係を示す図である。
【図７】実施形態１において、擬似ライン同期信号エラーステータス・レベル１の発生回数とレベル２エラーステータスの関係を示す図である。
【図８】実施形態１の割り込み処理の流れを示すフローチャート（その１）である。
【図９】実施形態１の割り込み処理の流れを示すフローチャート（その２）である。
【図１０】実施形態１の割り込み処理により出力性能が緩和される態様を説明するための図である。
【図１１】実施形態１の割り込み処理の流れを示すフローチャート（その３）である。
【図１２】実施形態１の割り込み処理により出力性能が緩和されたのち、出力性能を復旧させる態様を説明するための図である。
【図１３】実施形態２の割り込み処理の流れを示すフローチャート（その１）である。
【図１４】実施形態２の割り込み処理の流れを示すフローチャート（その２）である。
【図１５】実施形態３の割り込み処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態について、図面を参照しながら説明する。下記の実施形態１−３は、本発明を電子写真方式の画像形成装置に適用した実施形態である。
【００１１】
（実施形態１）
［全体構成］
図１に本実施形態のＭＦＰ１００の全体構成を示す。
ＭＦＰ１００は、スキャナ装置１０９とプロッタ装置１１３を備え、複写機やスキャナとして機能するが、他に図示しない通信手段を備え、ファクシミリや印刷機として機能してもよい。以下では複写機として機能する場合の構成及び動作を例に説明する。
【００１２】
第１プロセッサ１０１はＭＦＰ１００のアプリケーション制御や描画をおこなう主プロセッサである。バスコントローラ１０４を介して第１ＲＯＭ１０３、第１ＲＡＭ１０２を接続し、第１ＲＯＭ１０３は第１プロセッサ１０１で実行する第１ソフトウェアを内蔵する。また、バスコントローラ１０４はＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１４を介してプロッタ制御ＡＳＩＣ１１２と接続し、ＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１５を介してコピー制御ＡＳＩＣ１１０と接続する。
【００１３】
コピー制御ＡＳＩＣ１１０はハードディスクコントローラを内蔵しており、ハードディスクドライブ１１１を接続する。コピー制御ＡＳＩＣ１１０はＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１６を介してスキャナ制御ＡＳＩＣ１０８と接続する。スキャナ制御ＡＳＩＣ１０８にはスキャナ装置１０９を接続する。
【００１４】
第２プロセッサ１０５はスキャナ制御ＡＳＩＣ１０８およびプロッタ制御ＡＳＩＣ１１２を制御する用途のプロセッサである。プロセッサバス１１７を介して第２ＲＯＭ１０７、第２ＲＡＭ１０６を接続し、第２ＲＯＭ１０７は第２プロセッサ１０５で実行する第２ソフトウェアを内蔵する。また、プロセッサバス１１７にはスキャナ制御ＡＳＩＣ１０８およびプロッタ制御ＡＳＩＣ１１２を接続する。
【００１５】
［全体のフロー］
ＭＦＰ１００が複写機として機能する場合の動作の流れを説明する。原稿画像はスキャナ装置１０９により読み込まれる。スキャナ装置１０９から入力した画像はスキャナ制御ＡＳＩＣ１０８で画像処理を施しＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１５・バスコントローラ１０４を介して第１ＲＡＭ１０２に印刷画像データとして書き込まれる。プロッタ制御ＡＳＩＣ１１２はバスコントローラ１０４・ＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１４経由で第１ＲＡＭ１０２から印刷画像データを読み出す。
【００１６】
図２に、プロッタ制御ＡＳＩＣ１１２の詳細構成を示す。図２には、プロッタ装置１１３を構成する要素の内、本実施形態に関係するもの（ポリゴンミラー２０８、同期検知センサ２１０、ＬＤ（レーザダイオード）２０７）を示している。
【００１７】
プロッタ制御ＡＳＩＣ１１２は、画像濃度に応じてＬＤ２０７を点灯させ、回転するポリゴンミラー２０８を制御して感光体上に作像する。以降、電子写真方式のプロセスで印刷が実行される。画像形成処理の詳細については、当業者によく知られているため説明を省略する。
【００１８】
［立ち上げ］
上述した全体のフローより、プロッタ制御ＡＳＩＣ１１２の立ち上げ処理について、さらに詳細に説明する。プロッタ装置１１３の立ち上げ時、第１ソフトウェアがビデオＤＭＡＣ２０２を起動する。ビデオＤＭＡＣ２０２はアービタ２０１・ＰＣＩ−ＥＸＰＲＥＳＳエンドポイントコントローラ２００・ＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１４・バスコントローラ１０４を介して第１ＲＡＭ１０２に配置された印刷画像データの読み出しを開始する。読み出した印刷画像データは一定量ビデオＤＭＡＣ内で保持する。
【００１９】
一方、第２ソフトウェアがポリゴンモータ制御部２０９を起動し、ポリゴンミラー２０８が回転する。次に第２ソフトウェアはレーザ出力制御部２０７を起動し、ライン同期を取るためのＬＤ２０７の点灯をおこなう。
【００２０】
図３に、プロッタ装置１１３でライン同期信号を得る機構の模式図を示す。
図３に示すように、ＬＤ２０７がレーザ光を出射すると、回転するポリゴンミラー２０８で反射したレーザ光が概ね一定の間隔で同期検知センサ２１０に入力する。その結果、図４に示すような同期検知信号が走査周期毎に発生する。
【００２１】
第２ソフトウェアが同期検知部２１１の走査周期計測イネーブルレジスタをＯＮにすると、同期検知部２１１は周期的な同期検知信号の間隔をクロックでカウントし、同期検知部２１１の検知結果に基づいて走査周期計測部２１２が走査周期を計測する。このようにして得られた走査周期を、本明細書では「真の走査周期」と呼ぶ。
【００２２】
ところで、本実施形態においては、この真の走査周期に対して、第２ソフトウェアが疑似のライン同期信号を発生させて擬似的な走査周期を得る。以下に、疑似ライン同期信号の生成処理について説明する。
【００２３】
［擬似ライン同期信号の生成］
擬似ライン同期信号発生部２１３は、内部に疑似ライン同期信号発生イネーブルレジスタと疑似ライン同期信号比率レジスタを有する。
第２ソフトウェアが擬似ライン同期信号発生部２１３の擬似ライン同期信号発生イネーブルレジスタをＯＮにすると、擬似ライン同期信号発生部２１３は真の走査周期に対して事前に擬似ライン同期信号比率レジスタに設定された比率で擬似ライン同期信号を生成する。疑似ライン同期信号により、擬似的な走査周期が得られる（図５）。
【００２４】
［転送開始〜擬似ライン同期信号エラー検出］
次に、第２ソフトウェアがラインバッファ制御部２０３を起動すると、ビデオＤＭＡＣ２０２・ラインバッファ２０４間のデータ転送が開始する。ビデオＤＭＡＣ２０２・ラインバッファ２０４間の転送は同期検知信号（擬似ではない方）を起点にライン単位で実行され、ラインの終了時にはライン終端信号によりビデオＤＭＡＣ２０２からラインバッファ制御部２０３にライン終了を通知する。
【００２５】
ビデオＤＭＡＣ２０２・ラインバッファ２０４間のデータ転送の間、ラインバッファ制御部２０３では、擬似ライン同期信号発生部２１３で定期的に生成される擬似ライン同期信号までにビデオＤＭＡＣ２０２からのライン終端信号が発生しなかった場合に擬似ライン同期信号エラーステータス・レベル１を生成し、割り込みコントローラ２１４を介して第２プロセッサ１０５に通知する。
【００２６】
図６に同期検知信号・擬似ライン同期信号とビデオデータ・ライン終端信号の関係を示す。図６中に例示したビデオデータの転送を左から順に１番目、２番目と数えることとすると、１番目と２番目の転送は、擬似ライン同期信号発生前にライン終端信号が発生している。しかし、３番目の転送で擬似ライン同期信号発生後にライン終端信号が発生している。ラインバッファ制御部２０３は、このようなケースを検知すると、擬似ライン同期信号エラーステータス・レベル１を生成する。
【００２７】
ラインバッファ制御部２０３は、疑似ライン同期信号エラーを監視する監視ブロック（以下、疑似ライン同期信号エラー監視ブロックという）を有し、同ブロックにより擬似ライン同期信号エラーステータス・レベル１が生成された回数をカウントする（図７）。また、疑似ライン同期信号エラー監視ブロックは、レベル２エラー閾値レジスタを有する。図７中のレベル２エラーステータスについては、連続的な疑似ライン同期信号エラー検出の処理の説明で述べる。
【００２８】
［割り込み処理（その１）］
第２ソフトウェアは、ライン同期エラー通知信号を受け取ると、割り込み処理を行う。図８は割り込み処理の流れを示すフローチャート（その１）である。図８において、第２ソフトウェアは、ライン同期エラー通知信号により、割り込み要因・擬似ライン同期信号エラーステータス・レベル１を確認すると（ステップＳ１０１，Ｓ１０２）、連続印刷の場合は一旦紙搬送を停止し（ステップＳ１０３）、紙間時間を一段階落として印刷を再開する（ステップＳ１０４）。単ページ印刷の場合は何も行わない。
【００２９】
［連続的な擬似ライン同期信号エラー検出］
図７に示したように、擬似ライン同期信号エラー監視ブロックは、擬似ライン同期信号エラーステータス・レベル１発生毎にレベル１エラーカウンタを１加算する。このレベル１エラーカウンタが事前に設定されたレベル２エラー閾値レジスタ値以上になると、擬似ライン同期信号エラーステータス・レベル２を生成し、割り込みコントローラ２１４を介して第２プロセッサ１０５に通知する。
【００３０】
［割り込み処理（その２）］
割り込み処理（その１）で説明したように、第２ソフトウェアは、ライン同期エラー通知信号を受け取ると、割り込み処理を行う。図８のステップＳ１０２で、第２ソフトウェアは、割り込み要因・擬似ライン同期信号エラーステータス・レベル１ではないことを確認すると、図９に示す処理を行う。
【００３１】
図９において、第２ソフトウェアは割り込み要因・擬似ライン同期信号エラーステータス・レベル２を確認すると（ステップＳ１０６／Ｙｅｓ）、連続印刷の場合は一旦紙搬送を停止し（ステップＳ１０７）、線速設定を現在のものから一段階下げて再設定する（ステップＳ１０９。線速を遅くする処理は、ポリゴンモータ制御部２０９がポリゴンミラー２０８の回転数を落とすことで実施する。
【００３２】
なお、図７に示すように、第２ソフトウェアが擬似ライン同期信号エラーステータス・レベル２要因をクリアすると、擬似ライン同期信号エラー監視ブロックはレベル１エラーカウンタを０にクリアする。
【００３３】
［擬似ライン同期信号周期の再計算］
割り込み処理（その２）で線速を変更すると、ポリゴンミラー２０８の回転数が低くなるため、同期検知信号の間隔（走査周期）が長くなる。それに応じて再計算された擬似ライン同期信号周期は初回（又は前回）設定時よりも長くなり必要とされる性能が緩和され、緩和された出力性能に応じた性能低下検出を引き続きおこなう（図１０）。
以上に説明した出力性能検出方法によれば、このように出力性能を変更した場合でも検出のための再設定が不要であるという効果がある。
【００３４】
［さらに性能が悪化するケース］
線速を下げた状態で擬似ライン同期信号エラーステータス・レベル１が発生する場合は、割り込み処理（その１）を同様に実行する。更に擬似ライン同期信号エラーステータス・レベル２が発生する場合は、更に線速を下げる設定をおこなう。線速を限界まで下げた上で擬似ライン同期信号エラーステータス・レベル２が発生する場合は（図９のステップＳ１０８／Ｙｅｓ）、印刷動作を停止し（ステップＳ１１０）、図示しない操作部（あるいはＭＦＰ１００に接続するパーソナルコンピュータ等、ユーザインタフェース）に、「負荷増大に伴う印刷一時停止」等のエラーメッセージを表示し（ステップＳ１１１）、ユーザからの再開指示がなされるまで待機する。
【００３５】
［線速の復旧］
線速を下げた状態での印刷完了時、第２ソフトウェアは擬似ライン同期信号エラーステータス・レベル１要因を確認し、要因が立っていなければ、線速を一段階上げる設定をおこなう（図８のステップＳ１０１，Ｓ１０２／Ｎｏ，図９のステップＳ１０６／Ｎｏ，図１１のステップＳ１１２／Ｙｅｓ，Ｓ１１３／Ｎｏ，Ｓ１１４）。線速が既に上限である場合には線速変更はせず、紙間時間が最速でなれば一段階紙間時間を速める（ステップＳ１１５，Ｓ１１６）。既に紙間時間が最速であれば、何もしない。
【００３６】
線速を変更すると、ポリゴンミラー２０８の回転数が速くなるため、同期検知信号の間隔（走査周期）が短くなり、それに応じて擬似ライン同期信号周期（擬似的な走査周期）が短くなり、復旧した出力性能に応じた性能低下検出を引き続きおこなう（図１２）。
以上に説明した出力性能検出方法によれば、このように出力性能を復旧した場合でも検出のための再設定が不要であるという効果がある。
【００３７】
以上に説明した本実施形態によれば、真のライン転送性能よりも厳しい性能に対して性能低下を検出する。そのため、実際に性能低下が、真の性能に対して未達となり異常画像が発生する程深刻になる前に、当該性能低下を検出することができる。したがって、出力性能を低下させながらも正常な画像を出力することが可能になる。
また、本実施形態によれば、単発のライン転送性能低下と連続的なライン転送性能低下に対してそれぞれ、紙間の調整、線速の調整というプロッタ出力性能の制御を行う。紙間の調整は、比較的軽微な出力性能の緩和であり、線速の調整は紙間の調整よりも大きい出力性能の緩和である。そのため、この構成によれば、適切に出力性能を緩和することができる。
【００３８】
（実施形態２）
実施形態２は、実施形態１の構成に加え、第２ソフトウェアがスキャナ装置１０９の制御を行うものである。以下、図１３と図１４を参照して説明する。
【００３９】
［転送開始〜擬似ライン同期信号エラー検出］
全体の構成から転送開始、疑似ライン同期信号エラー検出までは、実施形態１と同様である。
【００４０】
［割り込み処理（その３）］
図１３に示すように、第２ソフトウェアは割り込み要因・擬似ライン同期信号エラーステータス・レベル１を確認すると、実施形態１の割り込み処理（その１）に加え、スキャナ装置１０９の読取動作を一時停止する（ステップＳ２０１，Ｓ２０２）。
【００４１】
［スキャナ読取動作の復旧］
図１４に示すように、印刷完了時、第２ソフトウェアは擬似ライン同期信号エラーステータス・レベル１およびレベル２要因を確認し、要因が立っていなければ、実施形態１の［線速の復旧］に加えてスキャナ読取動作の復旧再開をおこなう（ステップＳ２０３，Ｓ２０４）。
【００４２】
（実施形態３）
実施形態３は、実施形態１，実施形態２の構成に加えて、割り込み信号を第１プロセッサ１０１に対しても通知し、第１プロセッサ１０１が実行する第１ソフトウェアにより、コピー制御ＡＳＩＣ１１０に対しても割り込み制御する構成である。
【００４３】
実施形態３は、［転送開始〜擬似ライン同期信号エラー検出］までは実施形態１と同様である。更に、割り込みを第１プロセッサ１０１に対しても通知する。第２プロセッサ１０５では実施形態１又は実施形態２の割り込み処理が行われる。
【００４４】
［割り込み処理（その４）］
図１５に示すように、第１ソフトウェアは、コピー制御ＡＳＩＣ１１０のハードディスクコントローラが動作している場合、ハードディスクコントローラを一時停止する（ステップＳ３０１，Ｓ３０２）。
【００４５】
［ハードディスク動作の再開］
図１５に示すように、印刷完了時、第１ソフトウェアは擬似ライン同期信号エラーステータス・レベル１要因を確認し、要因が立っていなければ、ハードディスクドライブの動作再開をおこなう（ステップＳ１０２／Ｎｏ，Ｓ３０３，Ｓ３０４，Ｓ３０５）。
【００４６】
実施形態２，３の構成によれば、メモリの競合状態に起因する性能低下を検出し、プロッタ装置以外の転送性能を低下させることで、メモリの競合状態を緩和し、プロッタ出力性能の回復ができる効果がある。
【符号の説明】
【００４７】
１００ ＭＦＰ
１０１ 第１プロセッサ
１０２ 第１ＲＡＭ
１０３ 第１ＲＯＭ
１０４ バスコントローラ
１０５ 第２プロセッサ
１０６ 第２ＲＡＭ
１０７ 第２ＲＯＭ
１０８ スキャナ制御ＡＳＩＣ
１０９ スキャナ装置
１１０ コピー制御ＡＳＩＣ
１１１ ハードディスクドライブ
１１２ プロッタ制御ＡＳＩＣ
１１３ プロッタ装置
２０２ ビデオＤＭＡＣ
２０３ ラインバッファ制御部
２０４ ラインバッファ
２０７ ＬＤ（レーザダイオード）
２０８ ポリゴンミラー
２０９ ポリゴンモータ制御部
２１０ 同期検知センサ
２１１ 同期検知部
２１２ 走査周期計測部
２１３ 疑似ライン同期信号発生部
２１４ 割り込みコントローラ
【先行技術文献】
【特許文献】
【００４８】
【特許文献１】特開２００８−２１９１９５号公報
【技術分野】
【０００１】
本発明は、画像形成装置及びその制御方法に関し、特に、画像形成性能に比べてデータ転送速度が遅いことに起因する不具合を解消する技術に関する。
【背景技術】
【０００２】
本発明に関連する技術としては、特許文献１に記載の技術がある。特許文献１には、複数ＬＳＩ間でなされる共有メモリの競合に起因したライン同期エラーに対して、製品機能に影響を及ぼす同期エラーを的確に解消することを目的とした発明が記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
複数の制御装置を備える電子機器において複数の制御装置が一つのメモリを共有する場合、共有メモリの競合によりアクセスが待たされるケースが発生するという問題点がある。このとき、どれぐらい待たされるかは競合状態によるため事前に予測ができない。特にリードアクセス時に待たされることを想定して、先読みのバッファを設置することでこの問題点を解決することが考えられる。しかしながら、先に述べたように予測ができないことから、事前にどの程度の容量の先読みバッファを設置しておけばよいかの計算は難しい。また、過度に容量の大きい先読みバッファを設置した場合、無駄になってしまう。また、先読みバッファの容量を超えてリードアクセスを待たされた場合、プロッタ装置のライン同期信号に対してデータが間に合わなくなり、異常画像が発生してしまう。
【０００４】
特許文献１ではプロッタ出力データのリード応答がライン同期信号に対して未達になった場合のライン同期エラーの検出は実施しているが、ライン同期エラーが発生した際の異常画像を受容しており、ユーザビリティが考慮されていない。
【０００５】
本発明は、上記実情に鑑みて、画像形成性能に比べてデータ転送速度が遅いことに起因する不具合を解消し、かつ異常画像を発生させない画像形成装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、第１の態様として、複数の機能を搭載し、該複数の機能による要求を送出して共有メモリへアクセスするとともに、ライン同期信号にしたがってデータ転送を行い、転送されたデータをプロッタへ出力する画像形成装置であって、前記ライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を発生させる疑似ライン同期信号発生手段と、前記疑似ライン同期信号に基づいてデータ転送性能低下を検出するデータ転送性能監視手段と、データ転送性能低下が検出された場合にプロッタ出力性能を緩和する出力性能制御手段と、を備えることを特徴とする、画像形成装置を提供するものである。
【０００７】
また、上記目的を達成するため、本発明は、第２の態様として、複数の機能を搭載し、該複数の機能による要求を送出して共有メモリへアクセスするとともに、ライン同期信号にしたがってデータ転送を行い、転送されたデータをプロッタへ出力する画像形成装置の制御方法であって、前記ライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を発生させ、前記疑似ライン同期信号に基づいてデータ転送性能低下を検出し、データ転送性能低下が検出された場合にプロッタ出力性能を緩和することを特徴とする、画像形成装置の制御方法を提供するものである。
【発明の効果】
【０００８】
本発明によれば、画像形成性能に比べてデータ転送速度が遅いことに起因する不具合を解消し、かつ異常画像を発生させないことが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明を実施するための形態のＭＦＰ１００の全体構成を示すブロック図である。
【図２】図１のプロッタ制御ＡＳＩＣ１１２の詳細な構成を示すブロック図である。
【図３】図１のプロッタ装置１１３で（真の）ライン同期信号を得る機構を示す模式図である。
【図４】図３の機構を用いて得られる同期検知信号と（真の）走査周期を示す図である。
【図５】図２の擬似ライン同期信号発生部２１３が生成する疑似ライン同期信号と擬似的な走査周期を示す図である。
【図６】実施形態１における同期検知信号・擬似ライン同期信号とビデオデータ・ライン終端信号の関係を示す図である。
【図７】実施形態１において、擬似ライン同期信号エラーステータス・レベル１の発生回数とレベル２エラーステータスの関係を示す図である。
【図８】実施形態１の割り込み処理の流れを示すフローチャート（その１）である。
【図９】実施形態１の割り込み処理の流れを示すフローチャート（その２）である。
【図１０】実施形態１の割り込み処理により出力性能が緩和される態様を説明するための図である。
【図１１】実施形態１の割り込み処理の流れを示すフローチャート（その３）である。
【図１２】実施形態１の割り込み処理により出力性能が緩和されたのち、出力性能を復旧させる態様を説明するための図である。
【図１３】実施形態２の割り込み処理の流れを示すフローチャート（その１）である。
【図１４】実施形態２の割り込み処理の流れを示すフローチャート（その２）である。
【図１５】実施形態３の割り込み処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態について、図面を参照しながら説明する。下記の実施形態１−３は、本発明を電子写真方式の画像形成装置に適用した実施形態である。
【００１１】
（実施形態１）
［全体構成］
図１に本実施形態のＭＦＰ１００の全体構成を示す。
ＭＦＰ１００は、スキャナ装置１０９とプロッタ装置１１３を備え、複写機やスキャナとして機能するが、他に図示しない通信手段を備え、ファクシミリや印刷機として機能してもよい。以下では複写機として機能する場合の構成及び動作を例に説明する。
【００１２】
第１プロセッサ１０１はＭＦＰ１００のアプリケーション制御や描画をおこなう主プロセッサである。バスコントローラ１０４を介して第１ＲＯＭ１０３、第１ＲＡＭ１０２を接続し、第１ＲＯＭ１０３は第１プロセッサ１０１で実行する第１ソフトウェアを内蔵する。また、バスコントローラ１０４はＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１４を介してプロッタ制御ＡＳＩＣ１１２と接続し、ＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１５を介してコピー制御ＡＳＩＣ１１０と接続する。
【００１３】
コピー制御ＡＳＩＣ１１０はハードディスクコントローラを内蔵しており、ハードディスクドライブ１１１を接続する。コピー制御ＡＳＩＣ１１０はＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１６を介してスキャナ制御ＡＳＩＣ１０８と接続する。スキャナ制御ＡＳＩＣ１０８にはスキャナ装置１０９を接続する。
【００１４】
第２プロセッサ１０５はスキャナ制御ＡＳＩＣ１０８およびプロッタ制御ＡＳＩＣ１１２を制御する用途のプロセッサである。プロセッサバス１１７を介して第２ＲＯＭ１０７、第２ＲＡＭ１０６を接続し、第２ＲＯＭ１０７は第２プロセッサ１０５で実行する第２ソフトウェアを内蔵する。また、プロセッサバス１１７にはスキャナ制御ＡＳＩＣ１０８およびプロッタ制御ＡＳＩＣ１１２を接続する。
【００１５】
［全体のフロー］
ＭＦＰ１００が複写機として機能する場合の動作の流れを説明する。原稿画像はスキャナ装置１０９により読み込まれる。スキャナ装置１０９から入力した画像はスキャナ制御ＡＳＩＣ１０８で画像処理を施しＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１５・バスコントローラ１０４を介して第１ＲＡＭ１０２に印刷画像データとして書き込まれる。プロッタ制御ＡＳＩＣ１１２はバスコントローラ１０４・ＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１４経由で第１ＲＡＭ１０２から印刷画像データを読み出す。
【００１６】
図２に、プロッタ制御ＡＳＩＣ１１２の詳細構成を示す。図２には、プロッタ装置１１３を構成する要素の内、本実施形態に関係するもの（ポリゴンミラー２０８、同期検知センサ２１０、ＬＤ（レーザダイオード）２０７）を示している。
【００１７】
プロッタ制御ＡＳＩＣ１１２は、画像濃度に応じてＬＤ２０７を点灯させ、回転するポリゴンミラー２０８を制御して感光体上に作像する。以降、電子写真方式のプロセスで印刷が実行される。画像形成処理の詳細については、当業者によく知られているため説明を省略する。
【００１８】
［立ち上げ］
上述した全体のフローより、プロッタ制御ＡＳＩＣ１１２の立ち上げ処理について、さらに詳細に説明する。プロッタ装置１１３の立ち上げ時、第１ソフトウェアがビデオＤＭＡＣ２０２を起動する。ビデオＤＭＡＣ２０２はアービタ２０１・ＰＣＩ−ＥＸＰＲＥＳＳエンドポイントコントローラ２００・ＰＣＩ−ＥＸＰＲＥＳＳインタフェース１１４・バスコントローラ１０４を介して第１ＲＡＭ１０２に配置された印刷画像データの読み出しを開始する。読み出した印刷画像データは一定量ビデオＤＭＡＣ内で保持する。
【００１９】
一方、第２ソフトウェアがポリゴンモータ制御部２０９を起動し、ポリゴンミラー２０８が回転する。次に第２ソフトウェアはレーザ出力制御部２０７を起動し、ライン同期を取るためのＬＤ２０７の点灯をおこなう。
【００２０】
図３に、プロッタ装置１１３でライン同期信号を得る機構の模式図を示す。
図３に示すように、ＬＤ２０７がレーザ光を出射すると、回転するポリゴンミラー２０８で反射したレーザ光が概ね一定の間隔で同期検知センサ２１０に入力する。その結果、図４に示すような同期検知信号が走査周期毎に発生する。
【００２１】
第２ソフトウェアが同期検知部２１１の走査周期計測イネーブルレジスタをＯＮにすると、同期検知部２１１は周期的な同期検知信号の間隔をクロックでカウントし、同期検知部２１１の検知結果に基づいて走査周期計測部２１２が走査周期を計測する。このようにして得られた走査周期を、本明細書では「真の走査周期」と呼ぶ。
【００２２】
ところで、本実施形態においては、この真の走査周期に対して、第２ソフトウェアが疑似のライン同期信号を発生させて擬似的な走査周期を得る。以下に、疑似ライン同期信号の生成処理について説明する。
【００２３】
［擬似ライン同期信号の生成］
擬似ライン同期信号発生部２１３は、内部に疑似ライン同期信号発生イネーブルレジスタと疑似ライン同期信号比率レジスタを有する。
第２ソフトウェアが擬似ライン同期信号発生部２１３の擬似ライン同期信号発生イネーブルレジスタをＯＮにすると、擬似ライン同期信号発生部２１３は真の走査周期に対して事前に擬似ライン同期信号比率レジスタに設定された比率で擬似ライン同期信号を生成する。疑似ライン同期信号により、擬似的な走査周期が得られる（図５）。
【００２４】
［転送開始〜擬似ライン同期信号エラー検出］
次に、第２ソフトウェアがラインバッファ制御部２０３を起動すると、ビデオＤＭＡＣ２０２・ラインバッファ２０４間のデータ転送が開始する。ビデオＤＭＡＣ２０２・ラインバッファ２０４間の転送は同期検知信号（擬似ではない方）を起点にライン単位で実行され、ラインの終了時にはライン終端信号によりビデオＤＭＡＣ２０２からラインバッファ制御部２０３にライン終了を通知する。
【００２５】
ビデオＤＭＡＣ２０２・ラインバッファ２０４間のデータ転送の間、ラインバッファ制御部２０３では、擬似ライン同期信号発生部２１３で定期的に生成される擬似ライン同期信号までにビデオＤＭＡＣ２０２からのライン終端信号が発生しなかった場合に擬似ライン同期信号エラーステータス・レベル１を生成し、割り込みコントローラ２１４を介して第２プロセッサ１０５に通知する。
【００２６】
図６に同期検知信号・擬似ライン同期信号とビデオデータ・ライン終端信号の関係を示す。図６中に例示したビデオデータの転送を左から順に１番目、２番目と数えることとすると、１番目と２番目の転送は、擬似ライン同期信号発生前にライン終端信号が発生している。しかし、３番目の転送で擬似ライン同期信号発生後にライン終端信号が発生している。ラインバッファ制御部２０３は、このようなケースを検知すると、擬似ライン同期信号エラーステータス・レベル１を生成する。
【００２７】
ラインバッファ制御部２０３は、疑似ライン同期信号エラーを監視する監視ブロック（以下、疑似ライン同期信号エラー監視ブロックという）を有し、同ブロックにより擬似ライン同期信号エラーステータス・レベル１が生成された回数をカウントする（図７）。また、疑似ライン同期信号エラー監視ブロックは、レベル２エラー閾値レジスタを有する。図７中のレベル２エラーステータスについては、連続的な疑似ライン同期信号エラー検出の処理の説明で述べる。
【００２８】
［割り込み処理（その１）］
第２ソフトウェアは、ライン同期エラー通知信号を受け取ると、割り込み処理を行う。図８は割り込み処理の流れを示すフローチャート（その１）である。図８において、第２ソフトウェアは、ライン同期エラー通知信号により、割り込み要因・擬似ライン同期信号エラーステータス・レベル１を確認すると（ステップＳ１０１，Ｓ１０２）、連続印刷の場合は一旦紙搬送を停止し（ステップＳ１０３）、紙間時間を一段階落として印刷を再開する（ステップＳ１０４）。単ページ印刷の場合は何も行わない。
【００２９】
［連続的な擬似ライン同期信号エラー検出］
図７に示したように、擬似ライン同期信号エラー監視ブロックは、擬似ライン同期信号エラーステータス・レベル１発生毎にレベル１エラーカウンタを１加算する。このレベル１エラーカウンタが事前に設定されたレベル２エラー閾値レジスタ値以上になると、擬似ライン同期信号エラーステータス・レベル２を生成し、割り込みコントローラ２１４を介して第２プロセッサ１０５に通知する。
【００３０】
［割り込み処理（その２）］
割り込み処理（その１）で説明したように、第２ソフトウェアは、ライン同期エラー通知信号を受け取ると、割り込み処理を行う。図８のステップＳ１０２で、第２ソフトウェアは、割り込み要因・擬似ライン同期信号エラーステータス・レベル１ではないことを確認すると、図９に示す処理を行う。
【００３１】
図９において、第２ソフトウェアは割り込み要因・擬似ライン同期信号エラーステータス・レベル２を確認すると（ステップＳ１０６／Ｙｅｓ）、連続印刷の場合は一旦紙搬送を停止し（ステップＳ１０７）、線速設定を現在のものから一段階下げて再設定する（ステップＳ１０９。線速を遅くする処理は、ポリゴンモータ制御部２０９がポリゴンミラー２０８の回転数を落とすことで実施する。
【００３２】
なお、図７に示すように、第２ソフトウェアが擬似ライン同期信号エラーステータス・レベル２要因をクリアすると、擬似ライン同期信号エラー監視ブロックはレベル１エラーカウンタを０にクリアする。
【００３３】
［擬似ライン同期信号周期の再計算］
割り込み処理（その２）で線速を変更すると、ポリゴンミラー２０８の回転数が低くなるため、同期検知信号の間隔（走査周期）が長くなる。それに応じて再計算された擬似ライン同期信号周期は初回（又は前回）設定時よりも長くなり必要とされる性能が緩和され、緩和された出力性能に応じた性能低下検出を引き続きおこなう（図１０）。
以上に説明した出力性能検出方法によれば、このように出力性能を変更した場合でも検出のための再設定が不要であるという効果がある。
【００３４】
［さらに性能が悪化するケース］
線速を下げた状態で擬似ライン同期信号エラーステータス・レベル１が発生する場合は、割り込み処理（その１）を同様に実行する。更に擬似ライン同期信号エラーステータス・レベル２が発生する場合は、更に線速を下げる設定をおこなう。線速を限界まで下げた上で擬似ライン同期信号エラーステータス・レベル２が発生する場合は（図９のステップＳ１０８／Ｙｅｓ）、印刷動作を停止し（ステップＳ１１０）、図示しない操作部（あるいはＭＦＰ１００に接続するパーソナルコンピュータ等、ユーザインタフェース）に、「負荷増大に伴う印刷一時停止」等のエラーメッセージを表示し（ステップＳ１１１）、ユーザからの再開指示がなされるまで待機する。
【００３５】
［線速の復旧］
線速を下げた状態での印刷完了時、第２ソフトウェアは擬似ライン同期信号エラーステータス・レベル１要因を確認し、要因が立っていなければ、線速を一段階上げる設定をおこなう（図８のステップＳ１０１，Ｓ１０２／Ｎｏ，図９のステップＳ１０６／Ｎｏ，図１１のステップＳ１１２／Ｙｅｓ，Ｓ１１３／Ｎｏ，Ｓ１１４）。線速が既に上限である場合には線速変更はせず、紙間時間が最速でなれば一段階紙間時間を速める（ステップＳ１１５，Ｓ１１６）。既に紙間時間が最速であれば、何もしない。
【００３６】
線速を変更すると、ポリゴンミラー２０８の回転数が速くなるため、同期検知信号の間隔（走査周期）が短くなり、それに応じて擬似ライン同期信号周期（擬似的な走査周期）が短くなり、復旧した出力性能に応じた性能低下検出を引き続きおこなう（図１２）。
以上に説明した出力性能検出方法によれば、このように出力性能を復旧した場合でも検出のための再設定が不要であるという効果がある。
【００３７】
以上に説明した本実施形態によれば、真のライン転送性能よりも厳しい性能に対して性能低下を検出する。そのため、実際に性能低下が、真の性能に対して未達となり異常画像が発生する程深刻になる前に、当該性能低下を検出することができる。したがって、出力性能を低下させながらも正常な画像を出力することが可能になる。
また、本実施形態によれば、単発のライン転送性能低下と連続的なライン転送性能低下に対してそれぞれ、紙間の調整、線速の調整というプロッタ出力性能の制御を行う。紙間の調整は、比較的軽微な出力性能の緩和であり、線速の調整は紙間の調整よりも大きい出力性能の緩和である。そのため、この構成によれば、適切に出力性能を緩和することができる。
【００３８】
（実施形態２）
実施形態２は、実施形態１の構成に加え、第２ソフトウェアがスキャナ装置１０９の制御を行うものである。以下、図１３と図１４を参照して説明する。
【００３９】
［転送開始〜擬似ライン同期信号エラー検出］
全体の構成から転送開始、疑似ライン同期信号エラー検出までは、実施形態１と同様である。
【００４０】
［割り込み処理（その３）］
図１３に示すように、第２ソフトウェアは割り込み要因・擬似ライン同期信号エラーステータス・レベル１を確認すると、実施形態１の割り込み処理（その１）に加え、スキャナ装置１０９の読取動作を一時停止する（ステップＳ２０１，Ｓ２０２）。
【００４１】
［スキャナ読取動作の復旧］
図１４に示すように、印刷完了時、第２ソフトウェアは擬似ライン同期信号エラーステータス・レベル１およびレベル２要因を確認し、要因が立っていなければ、実施形態１の［線速の復旧］に加えてスキャナ読取動作の復旧再開をおこなう（ステップＳ２０３，Ｓ２０４）。
【００４２】
（実施形態３）
実施形態３は、実施形態１，実施形態２の構成に加えて、割り込み信号を第１プロセッサ１０１に対しても通知し、第１プロセッサ１０１が実行する第１ソフトウェアにより、コピー制御ＡＳＩＣ１１０に対しても割り込み制御する構成である。
【００４３】
実施形態３は、［転送開始〜擬似ライン同期信号エラー検出］までは実施形態１と同様である。更に、割り込みを第１プロセッサ１０１に対しても通知する。第２プロセッサ１０５では実施形態１又は実施形態２の割り込み処理が行われる。
【００４４】
［割り込み処理（その４）］
図１５に示すように、第１ソフトウェアは、コピー制御ＡＳＩＣ１１０のハードディスクコントローラが動作している場合、ハードディスクコントローラを一時停止する（ステップＳ３０１，Ｓ３０２）。
【００４５】
［ハードディスク動作の再開］
図１５に示すように、印刷完了時、第１ソフトウェアは擬似ライン同期信号エラーステータス・レベル１要因を確認し、要因が立っていなければ、ハードディスクドライブの動作再開をおこなう（ステップＳ１０２／Ｎｏ，Ｓ３０３，Ｓ３０４，Ｓ３０５）。
【００４６】
実施形態２，３の構成によれば、メモリの競合状態に起因する性能低下を検出し、プロッタ装置以外の転送性能を低下させることで、メモリの競合状態を緩和し、プロッタ出力性能の回復ができる効果がある。
【符号の説明】
【００４７】
１００ ＭＦＰ
１０１ 第１プロセッサ
１０２ 第１ＲＡＭ
１０３ 第１ＲＯＭ
１０４ バスコントローラ
１０５ 第２プロセッサ
１０６ 第２ＲＡＭ
１０７ 第２ＲＯＭ
１０８ スキャナ制御ＡＳＩＣ
１０９ スキャナ装置
１１０ コピー制御ＡＳＩＣ
１１１ ハードディスクドライブ
１１２ プロッタ制御ＡＳＩＣ
１１３ プロッタ装置
２０２ ビデオＤＭＡＣ
２０３ ラインバッファ制御部
２０４ ラインバッファ
２０７ ＬＤ（レーザダイオード）
２０８ ポリゴンミラー
２０９ ポリゴンモータ制御部
２１０ 同期検知センサ
２１１ 同期検知部
２１２ 走査周期計測部
２１３ 疑似ライン同期信号発生部
２１４ 割り込みコントローラ
【先行技術文献】
【特許文献】
【００４８】
【特許文献１】特開２００８−２１９１９５号公報
【特許請求の範囲】
【請求項１】
複数の機能を搭載し、該複数の機能による要求を送出して共有メモリへアクセスするとともに、ライン同期信号にしたがってデータ転送を行い、転送されたデータをプロッタへ出力する画像形成装置であって、
前記ライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を発生させる疑似ライン同期信号発生手段と、
前記疑似ライン同期信号に基づいてデータ転送性能低下を検出するデータ転送性能監視手段と、
データ転送性能低下が検出された場合にプロッタ出力性能を緩和する出力性能制御手段と、
を備えることを特徴とする、画像形成装置。
【請求項２】
前記疑似ライン同期信号発生手段は、前記出力性能制御手段によるプロッタ出力性能の緩和により、前記ライン同期信号の周期が長くなった場合、前記疑似ライン同期信号の発生周期を再計算し、
前記データ転送性能監視手段は、再計算された前記疑似ライン同期信号の発生周期に基づいてデータ転送性能低下を検出することを特徴とする、請求項１記載の画像形成装置。
【請求項３】
前記出力性能制御手段は、プロッタ出力性能が緩和されている状態で、前記データ転送性能監視手段によるデータ転送性能低下が検出されない場合、プロッタ出力性能を段階的に復旧させることを特徴とする、請求項１又は２記載の画像形成装置。
【請求項４】
前記データ転送性能監視手段は、データ転送性能低下を検出した回数をカウントしておき、
前記出力性能制御手段は、データ転送性能低下が検出された場合に第１の方法でプロッタ出力性能を緩和し、さらに、前記回数が所定の閾値を超えた場合に、第２の方法でプロッタ出力性能を緩和することを特徴とする、請求項１から３のいずれか１項記載の画像形成装置。
【請求項５】
前記第１の方法が、前記プロッタに用紙を搬送する速度を遅くする方法であって、
前記第２の方法が、用紙に画像形成際に用紙を走査する速度を遅くする方法であることを特徴とする、請求項４記載の画像形成装置。
【請求項６】
前記プロッタに画像データを入力する入力手段を備え、
前記出力性能制御手段は、前記入力手段を一時停止して前記プロッタへのデータ転送性能を低下させることを特徴とする、請求項１から５のいずれか１項記載の画像形成装置。
【請求項７】
複数の機能を搭載し、該複数の機能による要求を送出して共有メモリへアクセスするとともに、ライン同期信号にしたがってデータ転送を行い、転送されたデータをプロッタへ出力する画像形成装置の制御方法であって、
前記ライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を発生させ、
前記疑似ライン同期信号に基づいてデータ転送性能低下を検出し、
データ転送性能低下が検出された場合にプロッタ出力性能を緩和することを特徴とする、画像形成装置の制御方法。
【請求項１】
複数の機能を搭載し、該複数の機能による要求を送出して共有メモリへアクセスするとともに、ライン同期信号にしたがってデータ転送を行い、転送されたデータをプロッタへ出力する画像形成装置であって、
前記ライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を発生させる疑似ライン同期信号発生手段と、
前記疑似ライン同期信号に基づいてデータ転送性能低下を検出するデータ転送性能監視手段と、
データ転送性能低下が検出された場合にプロッタ出力性能を緩和する出力性能制御手段と、
を備えることを特徴とする、画像形成装置。
【請求項２】
前記疑似ライン同期信号発生手段は、前記出力性能制御手段によるプロッタ出力性能の緩和により、前記ライン同期信号の周期が長くなった場合、前記疑似ライン同期信号の発生周期を再計算し、
前記データ転送性能監視手段は、再計算された前記疑似ライン同期信号の発生周期に基づいてデータ転送性能低下を検出することを特徴とする、請求項１記載の画像形成装置。
【請求項３】
前記出力性能制御手段は、プロッタ出力性能が緩和されている状態で、前記データ転送性能監視手段によるデータ転送性能低下が検出されない場合、プロッタ出力性能を段階的に復旧させることを特徴とする、請求項１又は２記載の画像形成装置。
【請求項４】
前記データ転送性能監視手段は、データ転送性能低下を検出した回数をカウントしておき、
前記出力性能制御手段は、データ転送性能低下が検出された場合に第１の方法でプロッタ出力性能を緩和し、さらに、前記回数が所定の閾値を超えた場合に、第２の方法でプロッタ出力性能を緩和することを特徴とする、請求項１から３のいずれか１項記載の画像形成装置。
【請求項５】
前記第１の方法が、前記プロッタに用紙を搬送する速度を遅くする方法であって、
前記第２の方法が、用紙に画像形成際に用紙を走査する速度を遅くする方法であることを特徴とする、請求項４記載の画像形成装置。
【請求項６】
前記プロッタに画像データを入力する入力手段を備え、
前記出力性能制御手段は、前記入力手段を一時停止して前記プロッタへのデータ転送性能を低下させることを特徴とする、請求項１から５のいずれか１項記載の画像形成装置。
【請求項７】
複数の機能を搭載し、該複数の機能による要求を送出して共有メモリへアクセスするとともに、ライン同期信号にしたがってデータ転送を行い、転送されたデータをプロッタへ出力する画像形成装置の制御方法であって、
前記ライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を発生させ、
前記疑似ライン同期信号に基づいてデータ転送性能低下を検出し、
データ転送性能低下が検出された場合にプロッタ出力性能を緩和することを特徴とする、画像形成装置の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−６１７３６（Ｐ２０１１−６１７３６Ａ）
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願番号】特願２００９−２１２３７２（Ｐ２００９−２１２３７２）
【出願日】平成２１年９月１４日（２００９．９．１４）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願日】平成２１年９月１４日（２００９．９．１４）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]