画像表示装置
【課題】信号電位の変動を抑制して画質の改善を図る。
【解決手段】水平駆動回路３は、水平周期ごとに画像データに応じた信号電圧を各信号線ＳＬに供給する。垂直駆動回路４は、水平周期ごとに制御信号ＷＳを走査線ＷＳに印加して対応する行の画素２を選択する。選択された画素２は、信号線ＳＬに供給された信号電圧に応じてその階調が変化する。各信号線ＳＬには補完容量Ｃｓｕｂが接続しており、水平駆動回路３側又は画素２側の動作の影響を受けて信号線ＳＬに供給した信号電圧が変動する現象を抑制する。
【解決手段】水平駆動回路３は、水平周期ごとに画像データに応じた信号電圧を各信号線ＳＬに供給する。垂直駆動回路４は、水平周期ごとに制御信号ＷＳを走査線ＷＳに印加して対応する行の画素２を選択する。選択された画素２は、信号線ＳＬに供給された信号電圧に応じてその階調が変化する。各信号線ＳＬには補完容量Ｃｓｕｂが接続しており、水平駆動回路３側又は画素２側の動作の影響を受けて信号線ＳＬに供給した信号電圧が変動する現象を抑制する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の画像表示装置に関する。より詳しくは、画像表示装置の画質を改善する技術に関する。
【背景技術】
【０００２】
アクティブマトリクス型の画像表示装置は、行状に配された走査線と、列状に配された信号線と、各信号線及び走査線が交差する部分に配され階調が変化する画素と、各信号線に接続する水平駆動回路と、各走査線に接続する垂直駆動回路とからなる。水平駆動回路は、所定の水平周期（１Ｈ）ごとに画像データに応じた信号電圧を各信号線に供給する。垂直駆動回路は、水平周期ごとに制御信号を１つの走査線に印加して対応する行の画素を選択する。選択された画素は、信号線に供給された信号電圧に応じてその階調が変化し、以って画像を表示する。典型的には各画素が発光素子を有しており、信号電圧に応じて発光素子の輝度階調が変化する。かかる構成を有する画像表示装置は、例えば以下の特許文献１〜５に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の概要】
【発明が解決しようとする課題】
【０００４】
各画素の輝度階調は信号線に供給された信号電圧により決まる。しかしながら、信号線の信号電位は必ずしも安定ではなく、画素側あるいは水平駆動回路側の動作の影響を受けて変動する。信号電位の変動はばらつきがあり、画質に悪影響を与えるため、解決すべき課題となっている。
【課題を解決するための手段】
【０００５】
上述した従来の技術の課題に鑑み、本発明は信号電位の変動を抑制して画質の改善を図ることを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状に配された走査線と、列状に配された信号線と、各信号線及び走査線が交差する部分に配され変化する階調を有する画素と、各信号線に接続する水平駆動回路と、各走査線に接続する垂直駆動回路とからなり、前記水平駆動回路は、所定の水平周期ごとに画像データに応じた信号電圧を各信号線に供給し、前記垂直駆動回路は、水平周期ごとに制御信号を一つの走査線に印加して対応する行の画素を選択し、選択された画素は、該信号線に供給された信号電圧に応じてその階調が変化する画像表示装置であって、各信号線には補完容量が接続しており、該水平駆動回路側又は該画素側の動作の影響を受けて該信号線に供給した信号電圧が変動する現象を抑制することを特徴とする。
【０００６】
一態様では、前記水平駆動回路は、水平スイッチを介して各信号線に接続しており、水平周期ごとに該水平スイッチを開閉動作して信号電圧を各信号線に供給し、前記補完容量は、該水平スイッチの開閉動作により生じる該信号電圧の変動を抑制する。他の態様では、前記画素は、サンプリングスイッチと画素容量とを有しており、該サンプリングスイッチは、信号線と画素容量との間に接続し、前記水平駆動回路は、該水平周期で各信号線に信号電圧を供給した後、各信号線を電気的に水平駆動回路から切り離し、その後前記垂直駆動回路は、該制御信号を出力して対応する行の画素を選択し、選択された行の画素のサンプリングスイッチは該制御信号に応じてオンし信号線から信号電圧を取り込んで該画素容量に保持する書込み動作を行い、前記補完容量は、該サンプリングスイッチの書込み動作中に生じる該信号電圧の変動を抑制する。別の態様では、前記画素は、サンプリングスイッチと補正回路とを有しており、該サンプリングスイッチは、制御信号に応じてオンし信号線から信号電圧を取り込み、該補正回路は、取り込まれた該信号電圧の補正動作を行い、前記補完容量は、該補正動作により生じる信号電圧の変動を抑制する。
【発明の効果】
【０００７】
本発明にかかる画像表示装置は、各信号線に配線容量のほか積極的に補完容量を接続している。この補完容量はノイズに対する信号線の耐性を高めることが出来る。これにより、水平駆動回路側または画素側の動作の影響を受けて信号線の電位が変動する現象を抑制することが出来る。信号電位のばらつきが小さくなるので、画質を改善することが出来る。
【図面の簡単な説明】
【０００８】
【図１】一般的な画像表示装置の一例を示すブロック図である。
【図２】図１に示した画像表示装置の回路接続図である。
【図３】図１に示した画像表示装置の動作説明に供するタイミングチャートである。
【図４】一般的な画像表示装置の他の例を示すブロック図である。
【図５】図４に示した画像表示装置の配線図である。
【図６】図４に示した画像表示装置の動作説明に供するタイミングチャートである。
【図７】信号電位の第１変動要因を示す模式図である。
【図８】信号電位の第２変動要因を示す模式図である。
【図９】信号電位の第３変動要因を示す模式図である。
【図１０】本発明の原理を表した模式図である。
【図１１】本発明にかかる画像表示装置の回路構成とデバイス構成を対比した模式図である。
【図１２】本発明にかかる画像表示装置に形成される補完容量の一例を示す模式図である。
【図１３】同じく補完容量の他の例を示す模式図である。
【図１４】同じく補完容量の別の例を示す模式図である。
【図１５】本発明にかかる画像表示装置の実施例の全体構成を示すブロック図である。
【図１６】図１５に示した画像表示装置に含まれる画素の構成を示す回路図である。
【図１７】図１５及び図１６に示した画像表示装置の動作説明に供する模式図である。
【図１８】同じく動作説明に供するタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、一般的なアクティブマトリクス型画像表示装置の一例を表す模式的な平面図であり、特に線順次駆動方式を採用した画像表示装置を表している。図示する様に、この画像表示装置は、全体としてフラットなパネル０で構成されている。このフラットパネル０の上に、画素アレイ１とセレクタ３とスキャナ４とが集積形成されている。パネル０は接続端子１１を有しており、外部のシステムと接続される。パネル０は外部のシステムから画像データｄａｔａ、クロック信号ＶＣＫ、イネーブル信号ＥＮＢなどパネル０の動作に必要な信号の供給を受ける。
【００１０】
画素アレイ１は、行状に配された走査線ＷＳと、列状に配された信号線ＳＬと、各信号線ＳＬ及び走査線ＷＳが交差する部分に配され変化する階調を有する画素２とで構成されている。
【００１１】
セレクタ３は水平駆動回路を構成しており、各信号線ＳＬに接続している。一方スキャナ４は垂直駆動回路を構成しており、各走査線ＷＳに接続している。セレクタ３は、水平周期（１Ｈ）毎に画像データｄａｔａに応じた信号電圧Ｖｓｉｇを各信号線ＳＬに供給する。スキャナ４は、水平周期ごとに制御信号Ｖを１つの走査線ＷＳに印加して対応する行の画素２を選択する。選択された画素２は、信号線ＳＬに供給された信号電圧Ｖｓｉｇに応じてその階調が変化する。なお図では、ｎ行目の走査線ＷＳに供給される制御信号をＶ（ｎ）で表してある。また緑色の画素に供給される信号電圧をＶｓｉｇ＿Ｇで表している。特にｎ列目の信号線ＳＬに供給される信号電圧はＶｓｉｇ＿Ｇ（ｎ）で表してある。
【００１２】
個々の画素２は、サンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと発光素子ＥＬとで構成されている。サンプリングトランジスタＴｒ１のゲートは対応する走査線ＷＳに接続し、ソースは対応する信号線ＳＬに接続し、ゲートは対応するドライブトランジスタＴｒｄのゲートに接続している。ドライブトランジスタＴｒｄのドレインは電源ラインＶｃｃに接続し、ソースは発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは接地電位Ｖｃａｔｈに接続している。
【００１３】
図２は、セレクタ３と画素アレイ１の接続関係を示す回路図である。画素アレイ１側は、ＲＧＢ３画素で１つのトリオを構成しており、これが順に配列している。これに対しスキャナ３は１つの画素トリオに対応して３個の水平スイッチＨＳＷが配列している。３個１組の水平スイッチＨＳＷの内、左側のＨＳＷはそのオン／オフがゲート信号ｓｅｌ１及びｘｓｅｌ１で制御される。このＨＳＷの入力側には画像データｄａｔａ（ｎ）が供給され、出力側は信号線ＳＬに接続している。このＨＳＷがゲート信号ｓｅｌ１及びｘｓｅｌ１に応じてオンしたとき、画像データｄａｔａ（ｎ）が出力側の信号線ＳＬに供給される。このときの信号線の電位はＶｓｉｇ−Ｒ（ｎ）となる。なおＲは赤色画素に割り当てられる信号電位をあらわしている。同様に中央のＨＳＷは画像データｄａｔａ（ｎ）をサンプリングして対応する信号線にＶｓｉｇ＿Ｇ（ｎ）を供給する。右側のＨＳＷは同じく画像データｄａｔａ（ｎ）を取り込んで、対応する信号線ＳＬに信号電圧Ｖｓｉｇ＿Ｂ（ｎ）を供給する。なおＢは赤色画素に供給される信号電圧を表している。図では理解を容易にするため画像データｄａｔａと信号電圧Ｖｓｉｇは同じ電圧信号として単純に表している。説明の都合上本明細書は、信号線に供給される前の信号電圧をｄａｔａで表し、信号線に供給された後の電圧信号をＶｓｉｇで表している。したがってＶｓｉｇは信号線ＳＬの実際の信号電位を表しており、種々の要因により変動する。一方ｄａｔａはソースドライバ（図示せず）から供給され、安定した電圧信号である。
【００１４】
図３は、図１及び図２に示した線順次方式の画像表示装置の動作説明に供するタイミングチャートである。スキャナ４はシフトレジスタで構成されており、外部システムから供給されたクロック信号ＶＣＫ及びイネーブル信号ＥＮＢに応じて水平周期（１Ｈ）毎動作し、同じく外部システムから供給されたスタート信号（図示せず）を順次転走して、シフト信号ｖｓｒ（ｎ）を出力する。スキャナ４はさらに出力段のゲート回路を備えており、シフト信号ｖｓｒ（ｎ）をイネーブル信号ＥＮＢで処理して、最終的な制御信号Ｖ（ｎ）を各走査線ＷＳに出力する。
【００１５】
一方ソースドライバは水平周期ごとＲＧＢに時分割された画像データｄａｔａをセレクタ３に供給する。セレクタ３はｄａｔａＲが入力されたタイミングでゲート信号ｓｅｌ１がハイレベルとなり、水平スイッチＨＳＷの内Ｒ画素に対応したＨＳＷが一斉に開く。これにより、ｄａｔａＲが一斉に選択された行の各Ｒ画素に書き込まれる。続いてｄａｔａＧが入力されたタイミングでゲート信号ｓｅｌ２がハイレベルとなり、Ｇ画素に対応した水平スイッチＨＳＷが一斉にオンし、ｄａｔａＧが対応する信号線ＳＬに供給される。続いてｄａｔａＢがソースドライバから入力するタイミングで、ゲート信号ｓｅｌ３がハイレベルとなり、Ｂ画素に対応するＨＳＷが一斉にオンして、対応する信号線ＳＬにｄａｔａＢをサンプリングする。
【００１６】
図４は、アクティブマトリクス型画像表示装置の他の例を示す模式的な回路図であり、特にアナログ点順次方式の画像表示装置を表している。図１に示したセレクタ線順次方式の画像表示装置と異なる点は、セレクタ３に代えてＨスキャナ３ａを用いていることである。なおこれとの対照でスキャナ４は特にＶスキャナと記載してある。Ｈスキャナ３ａは水平駆動回路を構成し、Ｖスキャナ４は垂直駆動回路を構成している。
【００１７】
図５は、Ｈスキャナ３ａと画素アレイ１の接続関係を示す回路図である。Ｈスキャナ３ａはＲＧＢ３画素１組のトリオに対応して、３個１組の水平スイッチＨＳＷを有している。水平スキャナ３ａはさらに３個１組のＨＳＷを順次オンオフ制御するため、シフトレジスタＳＲを有している。このシフトレジスタＳＲは、外部システムから供給されるクロック信号ＨＣＫに応じて動作し、各段ごと順に制御信号Ｈ（ｎ）を出力して、対応するＨＳＷのオンオフを制御する。
【００１８】
３個１組のＨＳＷの内、左側のＨＳＷは入力側に画像データｄａｔａＲが供給され、出力側はＲ画素に割り当てられている信号線ＳＬに接続している。左側のＨＳＷは信号電圧ｄａｔａＲをサンプリングして、対応する信号線ＳＬに供給する。このときの電位をＶｓｉｇ＿Ｒ（ｎ）で表している。同様にして中央のＨＳＷはｄａｔａＧをサンプリングして対応する信号線ＳＬの電位をＶｓｉｇ＿Ｇ（ｎ）にする。右側のＨＳＷはｄａｔａＢを取り込んで対応する信号線の電位をＶｓｉｇ＿Ｂ（ｎ）にする。
【００１９】
図６は、図４及び図５に示したＶスキャナ及びＨスキャナの動作説明に供するタイミングチャートである。Ｖスキャナ４はＶＣＫ及びＥＮＢに応じて動作し、順次制御信号Ｖ（ｎ−１）、Ｖ（ｎ）、Ｖ（ｎ＋１）を対応する走査線ＷＳに出力する。これにより、１水平周期で１行分の画素が順次選択される。
【００２０】
一方Ｈスキャナ３ａはクロック信号ＨＣＫに応じて動作し、順次水平制御信号Ｈ（１）、Ｈ（２）、Ｈ（３）・・・を出力する。これにより、水平スイッチＨＳＷが点順次でオンし、ｄａｔａＢ，Ｒ，Ｇが点順次で対応する信号線ＳＬに供給され、さらに選択された行の画素に順次書き込まれていく。以上の説明から明らかなように、セレクタ線順次方式の画像表示装置は、１行単位で一斉に信号電圧を書き込んでいく。この為ソースドライバが別途必要である。ソースドライバはパネル０の外でＣＯＧやＣＯＦ構成とすることが出来る。あるいはソースドライバをパネル０の内部に組み込むことも出来る。一方アナログ点順次方式の画像表示装置はセレクタに代えてＨスキャナを用い、各水平周期内で順次信号電圧を選択された行の画素に書き込んでいくタイプである。即ちＲ／Ｇ／Ｂのアナログ入力によって描画を行うタイプである。ここで、セレクタ線順次方式及びアナログ点順次方式共に、画像データｄａｔａを供給するデータ線とその先で分岐した信号線とが、水平スイッチＨＳＷによって接続される構成になっている。ＨＳＷのオンオフタイミングは異なるが、それ以外の動作はセレクタ線順次とアナログ点順次とで同じである。
【００２１】
データ線から水平スイッチＨＳＷ通って信号線に供給された信号電圧Ｖｓｉｇの変動をもたらす要因が、大別して３つ挙げられる。図７は、第１の要因を表す模式図である。図示する様に、画像データｄａｔａを供給するデータ線がＨＳＷを介して信号線ＳＬに接続している。この信号線ＳＬの電位をＶｓｉｇで表し、配線容量をＣｓｉｇで表している。ＨＳＷは互いに逆極性のゲート信号ｈｓｗ，ｘｈｓｗでオンオフ制御される。前述したセレクタ線順次方式の場合、ゲート信号ｈｓｗはｓｅｌ（ｎ）である。またアナログ点順次方式の場合、ゲート信号ｈｓｗはＨ（ｎ）して与えられる。ＨＳＷは通常ＣＭｏＳトランジスタで構成されており、ゲートとドレインとの間に寄生容量Ｃｈｓｗを有する。
【００２２】
一方画素２は基本的にサンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと発光素子ＥＬとで構成されている。通常画素２はドライブトランジスタＴｒｄの閾電圧や移動度のばらつきの影響を除くため、補正回路２ａを備えている。
【００２３】
図７に示した第１の要因では、ＨＳＷのゲート信号ｈｓｗ，ｘｈｓｗからの飛込みが信号線ＳＬの信号電位Ｖｓｉｇに影響を与える。理想的には、ｄａｔａで規定される電位（ｄａｔａ電位）と信号線電位Ｖｓｉｇは等しくなる必要がある。しかし実際にはＨＳＷのゲート信号からの飛込みがあり、図示する様にＶｓｉｇがΔＶｈだけデータ電位からずれてしまう。この信号線ＳＬへの飛び込み変動量は、ΔＶｈ＝Ｖｈｓｗ×Ｃｈｓｗ／（Ｃｈｓｗ＋Ｃｓｉｇ）で与えられる。ここでＶｈｓｗはゲート信号ｈｓｗの振幅である。飛込みによる変動分ΔＶｈはＨＳＷを構成するＣＭｏＳトランジスタ双方からの飛び込みの和である。この飛込みによる変動分ΔＶｈは信号線ＳＬ毎にばらつくため、画質劣化の原因となる。
【００２４】
図８は、Ｖｓｉｇの第２の変動要因を示す模式図である。この模式図の左側に示すように、データ線はＨＳＷを介して信号線ＳＬに接続している。信号線ＳＬには画素２が接続している。ＨＳＷはデータ電圧ｄａｔａを信号線ＳＬに書き込んだ後、ゲート信号ｈｓｗ＝ＬＯ，ｘｈｓｗ＝ＨＩとなってオフする。一方画素２側では走査線ＷＳに供給される制御信号がＨＩとなってサンプリングトランジスタＴｒ１がオンし、信号線ＳＬからＶｓｉｇを取り込んでドライブトランジスタＴｒｄのゲートＧに供給する。ドライブトランジスタＴｒｄはＶｓｉｇに応じソースＳから駆動電流を発光素子ＥＬに流す。このとき補正回路２ａはドライブトランジスタＴｒｄの閾電圧や移動度のばらつきを補正するため、取り込んだ信号電位Ｖｓｉｇに補正処理を施す。この関係でドライブトランジスタＴｒｄのソースＳの電位は変動する。
【００２５】
図８の右側は、図８の左側に示した構成の等価回路図である。図示する様に、ＨＳＷはＯＦＦで、サンプリングトランジスタＴｒ１はオン抵抗で表してある。また補正回路２ａは単純な保持容量Ｃｓで模式的に表してある。この保持容量ＣｓはドライブトランジスタＴｒｄのゲートＧとソースＳとの間に接続されている。信号線ＳＬに書き込まれた信号電位ＶｓｉｇはサンプリングトランジスタＴｒ１を介して保持容量Ｃｓに保持され、ドライブトランジスタＴｒｄのゲートＧは所定の電位ＶＧ０に固定される。理想的にはこのゲート電位ＶＧ０はそのまま維持されるべきである。しかしながら補正回路２ａの動作によりドライブトランジスタＴｒｄのノードＳが上昇する場合がある。この影響を受けてドライブトランジスタＴｒｄのノードＧがΔＶｓだけ上昇してしまう。このΔＶｓの上昇はサンプリングトランジスタＴｒ１のオン抵抗を介して信号線ＳＬに影響を与える。この信号線への影響はΔＶｓ＝Ｖｓ×Ｃｓ／（Ｃｓ＋Ｃｓｉｇ）となる。なおＶｓは補正動作時に現れるノードＳの変動分である。
【００２６】
図９は、信号電位Ｖｓｉｇの第３の変動要因を示す模式図である。この模式図の左側に示すように、データｄａｔａを供給するデータ線はＨＳＷを介して信号線ＳＬに接続している。信号線ＳＬには画素２が接続している。この画素２はサンプリングトランジスタＴｒ１，ドライブトランジスタＴｒｄ及び発光素子ＥＬに加え、画素容量Ｃｇを備えている。この画素容量Ｃｇは、オンしたサンプリングトランジスタＴｒ１を介して信号電位Ｖｓｉｇを取り込み、保持するためのものである。
【００２７】
図９の右下側に、本構成のタイミングチャートを示す。最初にゲート信号ＨＳＷがハイレベルになり、ＨＳＷがオンしてデータ電圧Ｖｄａｔａが信号線ＳＬに取り込まれる。これにより信号線の信号電位Ｖｓｉｇはデータ電圧Ｖｄａｔａを等しくなる。この時点でドライブトランジスタＴｒｄのノードＧは所定の電位ＶＧ０にある。この後走査線ＷＳに供給される制御信号がハイレベルとなり、サンプリングトランジスタＴｒ１がオンする。この結果信号線ＳＬから信号電位Ｖｓｉｇがサンプリングされ、ノードＧの確定電位がＶＧとなる。理想的には、ノードＧの確定電位ＶＧはＶｓｉｇと等しくなるべきであるが、配線容量Ｃｓｉｇと画素容量Ｃｇの容量結合により、ΔＶＧだけ変化してしまう。理想状態から変化したノードＧの確定電位は、ＶＧ＝（Ｃｓｉｇ・Ｖｄａｔａ＋Ｃｇ・Ｖｇ０）／（Ｃｓｉｇ＋Ｃｇ）で与えられる。ここでＶＧ０はノードＧの初期電圧である。
【００２８】
図１０は、本発明にかかる画像表示装置の要部を示す模式図である。図示する様に、本発明にかかる画像表示装置は、信号線ＳＬ自体の配線容量Ｃｓｉｇに加え、補完容量Ｃｓｕｂを設けている。この補完容量Ｃｓｕｂは信号線ＳＬのノイズに対する耐性を高めるものであり、データ線から水平スイッチＨＳＷを介して信号線ＳＬに書き込まれた信号電位Ｖｓｉｇを安定的に維持することが出来る。補完容量Ｃｓｕｂを信号線ＳＬに接続することで、水平スイッチＨＳＷを含む水平駆動回路側または補正回路２ａなどを含む画素２側の動作の影響を受けて信号線ＳＬに供給した信号電圧Ｖｓｉｇが変動する現象を抑制している。
【００２９】
補完容量Ｃｓｕｂを追加することで、前述した水平スイッチＨＳＷのゲートパルスからの飛込みによる変動分は、以下のように表される。
ΔＶｈ＝Ｖｈｓｗ×Ｃｈｓｗ／（（Ｃｈｓｗ＋（Ｃｓｉｇ＋Ｃｓｕｂ））
Ｃｓｕｂを追加することで、分母のＣｓｉｇがＣｓｉｇ＋Ｃｓｕｂになる。水平スイッチＨＳＷの寄生容量Ｃｈｓｗに対してＣｓｉｇ＋Ｃｓｕｂを十分大きくすることで、変動分ΔＶｈは０に近づけることが出来る。実用上は、Ｃｈｓｗに対してＣｓｉｇ＋Ｃｓｕｂが５倍以上となるように、Ｃｓｕｂの容量を設計すれば良い。
【００３０】
また画素回路２側のノードＳの上昇に伴う変動分は以下のように表される。
ΔＶｓ＝Ｖｓ×Ｃｓ／（（Ｃｓ＋（Ｃｓｉｇ＋Ｃｓｕｂ））
ここでも補正回路２ａ側の保持容量Ｃｓに比べ、Ｃｓｉｇ＋Ｃｓｕｂを大きく取ることで、変動分ΔＶｓを０に近づけることが出来る。実用的には、保持容量Ｃｓに対してＣｓｉｇとＣｓｕｂの和が５倍以上となるようにＣｓｕｂの容量を設定すれば良い。
【００３１】
また容量結合があるときのゲートノードの確定電位は以下の式で表される。
ＶＧ＝（（Ｃｓｉｇ＋Ｃｓｕｂ）・Ｖｄａｔａ＋Ｃｓ・ＶＧ０））／
（（Ｃｓｉｇ＋Ｃｓｕｂ）＋Ｃｇ））
ここで画素容量Ｃｇに比較してＣｓｉｇ＋Ｃｓｕｂを大きく取ることで、上記式の分子と分母にあるＣｇの項は無視できる。この結果ほぼＶＧ＝Ｖｄａｔａとなり、容量結合の影響を抑えて、ゲートノードの電位ＶＧをほぼデータ電圧Ｖｄａｔａの値にすることが出来る。この様にＶｄａｔａと実質的に等しいゲートノードの電位ＶＧを維持するため、ＣｓｉｇとＣｓｕｂの和がＣｇに対して５倍以上となるように、Ｃｓｕｂの値を設定すれば良い。
【００３２】
以上説明したように、本発明にかかる画像表示装置は、基本的に行状に配された走査線ＷＳと、列状に配された信号線ＳＬと、各信号線ＳＬ及び走査線ＷＳが交差する部分に配され階調が変化する画素２と、各信号線に接続する水平駆動回路３と、各走査線ＷＳに接続する垂直駆動回路４とからなる。水平駆動回路３は、所定の水平周期（１Ｈ）毎に画像データｄａｔａに応じた信号電圧Ｖｓｉｇを各信号線ＳＬに供給する。垂直駆動回路４は、水平周期ごとに制御信号ＷＳを１つの走査線ＷＳに印加して対応する行の画素２を選択する。なお本明細書では表記を単純化するため、走査線ＷＳとその制御信号を同じ参照符号で表わしている。。選択された画素２は、信号線ＳＬに供給された信号電圧Ｖｓｉｇに応じてその階調が変化する。
【００３３】
本発明の特徴事項として、信号線ＳＬには補完容量Ｃｓｕｂが接続しており、水平駆動回路４側または画素２側の動作の影響を受けて信号線ＳＬに供給した信号電圧Ｖｓｉｇが変動する減少を抑制する。例えば水平駆動回路３は、水平スイッチＨＳＷを介して各信号線ＳＬに接続しており、水平期間毎に水平スイッチＨＳＷを開閉動作して信号電圧Ｖｓｉｇを各信号線ＳＬに供給する。補完容量Ｃｓｕｂは、水平スイッチＨＳＷの開閉動作により生じる信号電圧Ｖｓｉｇの変動ΔＶｈを抑制する。
【００３４】
一態様では、画素２は、サンプリングスイッチとなるサンプリングトランジスタＴｒ１と画素容量Ｃｇとを有している。サンプリングトランジスタＴｒ１は、信号線ＳＬと画素容量Ｃｇとの間に接続している。水平駆動回路３は、水平周期で各信号線ＳＬに信号電圧Ｖｓｉｇを供給した後、各信号線ＳＬを電気的に水平駆動回路３から切り離す。その後垂直駆動回路４は、制御信号ＷＳを出力して対応する行の画素２を選択する。選択された行の画素２のサンプリングトランジスタＴｒ１は制御信号ＷＳに応じてオンし、信号線ＳＬから信号電圧Ｖｓｉｇを取り込んで画素容量Ｃｇに保持する書き込み動作を行う。補完容量Ｃｓｕｂは、サンプリングトランジスタＴｒ１の書き込み動作中に生じる信号電圧Ｖｓｉｇの変動ΔＶＧを抑制する。
【００３５】
別の態様では、画素２はサンプリングスイッチを構成するサンプリングトランジスタＴｒ１と補正回路２ａとを有している。サンプリングトランジスタＴｒ１は、制御信号ＷＳに応じてオンし信号線ＳＬから信号電圧Ｖｓｉｇを取り込む。補正回路２ａは取り込まれた信号電圧Ｖｓｉｇの補正動作を行う。補完容量Ｃｓｕｂは、この補正動作により生じる信号電圧Ｖｓｉｇの変動ΔＶｓを抑制することが出来る。
【００３６】
図１１は、本発明にかかる画像表示装置の回路構成とデバイス構造を対応して表した模式図である。回路的には、本画像表示装置はデータ線が水平スイッチＨＳＷを介して信号線ＳＬに接続している。この信号線ＳＬに画素２と補完容量Ｃｓｕｂが接続している。画素２は基本的にサンプリングトランジスタＴｒ１やドライブトランジスタＴｒｄなどのトランジスタＴｒと発光素子ＥＬとで構成されている。
【００３７】
図１１の右側は、トランジスタＴｒや発光素子ＥＬのデバイス構造を示す模式図である。本実施形態はトランジスタＴｒや発光素子ＥＬが薄膜素子で構成されている。具体的には、ガラスなどの絶縁基板上に、薄膜素子のトランジスタＴｒを形成した後、その上に絶縁膜を介して同じく薄膜素子の発光素子ＥＬを形成している。図示する様に、発光素子ＥＬはカソード（Ｃａｔｈｏｄｅ）とアノード（Ａｎｏｄｅ）とからなり、その間に絶縁膜が配されている。この発光素子ＥＬはダイオード構造であり、例えば有機エレクトロルミネッセンス材料を発光材料に用いている。一方トランジスタＴｒはポリシリコン（ＰＳ）を素子領域とする薄膜トランジスタ（ＴＦＴ）である。ＴＦＴのソース電極及びドレイン電極は金属アルミニウム（Ａｌ）からなる。その下に絶縁膜を介してＴＦＴの素子領域となるポリシリコン膜（ＰＳ）が形成されている。さらにその下には絶縁膜を介してＴＦＴのゲート電極となる金属モリブデン（Ｍｏ）が成膜されている。信号線ＳＬは通常配線抵抗の小さい金属アルミニウム層または金属モリブデン層で作られる。かかる多層構造で、補完容量Ｃｓｕｂは絶縁膜を誘電体としてトランジスタＴｒ等一緒に形成される。
【００３８】
図１２は、補完容量の一実施例を示す模式的な断面図である。この実施例は信号線ＳＬが金属アルミニウム配線で作成されている場合である。フローティングのカソード層（Ｃａｔｈｏｄｅ）と金属モリブデン層（Ｍｏ）は、アルミニウム配線とコンタクトすることで同電位とする。一方フローティングのアノード層（Ａｎｏｄｅ）とポリシリコン層（ＰＳ）は固定電位に吊っておく。かかる構成で、ＣａｔｈｏｄｅとＡｎｏｄｅの間に第１の補完容量Ｃｓｕｂ１が形成され、Ａｎｏｄｅとアルミニウム配線との間で第２の補完容量Ｃｓｕｂ２が形成され、アルミニウム配線と多結晶シリコン膜ＰＳとの間で第３の補完容量Ｃｓｕｂ３が形成され、最後に多結晶シリコン膜ＰＳと金属モリブデン膜（Ｍｏ）との間で第４の補完容量Ｃｓｕｂ４が形成される。トータルの補完容量Ｃｓｕｂは、Ｃｓｕｂ１とＣｓｕｂ２とＣｓｕｂ３とＣｓｕｂ４の合計となり、大きな容量値が得られる。
【００３９】
図１３は、補完容量の他の実施例を示す模式的な断面図である。この実施例は金属モリブデン膜を信号線ＳＬに使っている。この場合フローティングのＣａｔｈｏｄｅとアルミニウム配線をモリブデン配線にコンタクトすることで同電位とする。フローティングのＡｎｏｄｅと多結晶シリコン膜ＰＳは固定電位に吊っておく。かかる構成により、各層の絶縁膜を誘電体として、補完容量Ｃｓｕｂ１〜Ｃｓｕｂ４を形成することが出来る。
【００４０】
図１４は、補完容量の別の実施例を示す模式図である。基本的に、補完容量Ｃｓｕｂの容量値は設計上要求されるサイズによって決定すれば良い。実用的には、本実施形態が好ましい。本実施形態は金属アルミニウムを信号線ＳＬとして用い、Ａｎｏｄｅと金属モリブデン膜を信号線ＳＬと同電位にする一方、Ｃａｔｈｏｄｅと多結晶シリコン膜ＰＳを固定電位に吊ってある。これにより、３個の補完容量Ｃｓｕｂ１，Ｃｓｕｂ３，Ｃｓｕｂ４を作ることが出来る。
【００４１】
図１５は、本発明にかかる画像表示装置の実施例の全体構成を示すブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＡＺ２、第３走査線ＡＺ１及び第４走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ２，ＡＺ１，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｏｆｓ，第２電位Ｖｉｎｉ及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。各信号線ＳＬには本発明にしたがって補完容量Ｃｓｕｂが接続している。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第４走査線ＤＳ、第３走査線ＡＺ１及び第２走査線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。
【００４２】
図１６は、図１５に示した画像表示装置に含まれる画素の具体的な構成を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、保持容量Ｃｓと、補完容量Ｃｓｕｂと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に第１走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００４３】
第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち第２走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｏｆｓに設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち第３走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｉｎｉに設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち第４走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び第４走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００４４】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと２個の容量Ｃｓ及びＣｓｕｂと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００４５】
図１７は、図１６に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図１７に基づいて、本実施例にかかる画素回路２の動作を説明する。
【００４６】
図１８は、図１７に示した画素回路のタイミングチャートである。図１８を参照して図１７に示した画素回路の動作を説明する。図１８は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ２，ＡＺ１及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ２，ＡＺ１がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００４７】
図１８のタイミングチャートは、１フィールドの間に現れる各制御信号の状態変化を、タイミングＴ１〜Ｔ７で表してある。１フィールドの間に画素アレイの各行が１回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表している。
【００４８】
当該フィールドが始まる前のタイミングＴ０で、制御信号ＷＳ，ＡＺ２，ＡＺ１がローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある。また制御信号ＤＳがハイレベルにある。したがってＰチャネル型のトランジスタＴｒ４もオフ状態である。したがって、タイミングＴ０では全てのトランジスタＴｒ１〜Ｔｒ４はオフ状態にある。このときドライブトランジスタＴｒｄのゲートＧ（以下ノードＧと表す場合がある）とソースＳ（以下ノードＳと表す場合がある）は、図示のようにある電位を保持しているが、全てのトランジスタがオフのため回路的には浮遊状態である。
【００４９】
当該フィールドが始まるタイミングＴ１で、制御信号ＡＺ１がハイレベルになるので、スイッチングトランジスタＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのソースＳが基準電位Ｖｉｎｉに接続される。即ちノードＳの電位がＶｉｎｉまで急激に低下する。このときノードＧは浮遊電位なので、ノードＳの急激な電位低下の影響を受けて、ノードＧの電位がＶＦまで低下する。
【００５０】
タイミングＴ１から期間Ｆを経過したタイミングＴ２で、制御信号ＡＺ２が立ち上がり、スイッチングトランジスタＴｒ２がオンする。この結果ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｏｆｓに接続する。この段階では既にノードＳは基準電位Ｖｉｎｉに接続されている。ここでＶｏｆｓ−Ｖｉｎｉ＞Ｖｔｈを満たしており、Ｖｏｆｓ−Ｖｉｎｉ＝Ｖｇｓ＞Ｖｔｈとすることで、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ１‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｉｎｉに設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００５１】
タイミングＴ３では制御信号ＡＺ１をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが保持容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｏｆｓに保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｏｆｓ−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ２もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００５２】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。正確には、Ｖｏｆｓに対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｏｆｓが保持容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｏｆｓを加えたレベル（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）となる。説明簡易化の為Ｖｏｆｓ＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図１８のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００５３】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｏｆｓ−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図１８のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００５４】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、トランジスタの基本特性式のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）2＝ｋμ（Ｖｓｉｇ−ΔＶ）2
上記式において、ｋは定数である。この特性式からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。この後所定のタイミングに至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。換言すると、図１８のシーケンスはタイミングＴ０に戻ることになる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返されることになる。
【００５５】
上述したように、本実施例の画像表示装置は、期間Ｔ６‐Ｔ７で移動度補正動作を行う。この移動度補正動作は、ノードＧの電位をＶｓｉｇに固定した状態で行う必要があり、補正期間中流れる駆動電流の負帰還により、ノードＳの電位が所定の補正量ΔＶだけ上昇する。本発明では、信号線ＳＬに補完容量Ｃｓｕｂが接続されている。したがってノードＳがΔＶだけ上昇しても、ノードＧはほとんど変化せず、Ｖｓｉｇに固定される。これにより正常な移動度補正動作を行うことが出来る。仮に信号線ＳＬに補完容量Ｃｓｕｂを接続しないと、ノードＳの電位上昇により、ノードＧの電位も変動してしまい、正しく移動度補正をかけることが出来ない。
【符号の説明】
【００５６】
０・・・パネル、１・・・画素アレイ、２・・・画素、３・・・セレクタ、４・・・スキャナ、ＳＬ・・・信号線、ＷＳ・・・走査線、ＥＬ・・・発光素子、Ｃｓｕｂ・・・補完容量
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の画像表示装置に関する。より詳しくは、画像表示装置の画質を改善する技術に関する。
【背景技術】
【０００２】
アクティブマトリクス型の画像表示装置は、行状に配された走査線と、列状に配された信号線と、各信号線及び走査線が交差する部分に配され階調が変化する画素と、各信号線に接続する水平駆動回路と、各走査線に接続する垂直駆動回路とからなる。水平駆動回路は、所定の水平周期（１Ｈ）ごとに画像データに応じた信号電圧を各信号線に供給する。垂直駆動回路は、水平周期ごとに制御信号を１つの走査線に印加して対応する行の画素を選択する。選択された画素は、信号線に供給された信号電圧に応じてその階調が変化し、以って画像を表示する。典型的には各画素が発光素子を有しており、信号電圧に応じて発光素子の輝度階調が変化する。かかる構成を有する画像表示装置は、例えば以下の特許文献１〜５に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の概要】
【発明が解決しようとする課題】
【０００４】
各画素の輝度階調は信号線に供給された信号電圧により決まる。しかしながら、信号線の信号電位は必ずしも安定ではなく、画素側あるいは水平駆動回路側の動作の影響を受けて変動する。信号電位の変動はばらつきがあり、画質に悪影響を与えるため、解決すべき課題となっている。
【課題を解決するための手段】
【０００５】
上述した従来の技術の課題に鑑み、本発明は信号電位の変動を抑制して画質の改善を図ることを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状に配された走査線と、列状に配された信号線と、各信号線及び走査線が交差する部分に配され変化する階調を有する画素と、各信号線に接続する水平駆動回路と、各走査線に接続する垂直駆動回路とからなり、前記水平駆動回路は、所定の水平周期ごとに画像データに応じた信号電圧を各信号線に供給し、前記垂直駆動回路は、水平周期ごとに制御信号を一つの走査線に印加して対応する行の画素を選択し、選択された画素は、該信号線に供給された信号電圧に応じてその階調が変化する画像表示装置であって、各信号線には補完容量が接続しており、該水平駆動回路側又は該画素側の動作の影響を受けて該信号線に供給した信号電圧が変動する現象を抑制することを特徴とする。
【０００６】
一態様では、前記水平駆動回路は、水平スイッチを介して各信号線に接続しており、水平周期ごとに該水平スイッチを開閉動作して信号電圧を各信号線に供給し、前記補完容量は、該水平スイッチの開閉動作により生じる該信号電圧の変動を抑制する。他の態様では、前記画素は、サンプリングスイッチと画素容量とを有しており、該サンプリングスイッチは、信号線と画素容量との間に接続し、前記水平駆動回路は、該水平周期で各信号線に信号電圧を供給した後、各信号線を電気的に水平駆動回路から切り離し、その後前記垂直駆動回路は、該制御信号を出力して対応する行の画素を選択し、選択された行の画素のサンプリングスイッチは該制御信号に応じてオンし信号線から信号電圧を取り込んで該画素容量に保持する書込み動作を行い、前記補完容量は、該サンプリングスイッチの書込み動作中に生じる該信号電圧の変動を抑制する。別の態様では、前記画素は、サンプリングスイッチと補正回路とを有しており、該サンプリングスイッチは、制御信号に応じてオンし信号線から信号電圧を取り込み、該補正回路は、取り込まれた該信号電圧の補正動作を行い、前記補完容量は、該補正動作により生じる信号電圧の変動を抑制する。
【発明の効果】
【０００７】
本発明にかかる画像表示装置は、各信号線に配線容量のほか積極的に補完容量を接続している。この補完容量はノイズに対する信号線の耐性を高めることが出来る。これにより、水平駆動回路側または画素側の動作の影響を受けて信号線の電位が変動する現象を抑制することが出来る。信号電位のばらつきが小さくなるので、画質を改善することが出来る。
【図面の簡単な説明】
【０００８】
【図１】一般的な画像表示装置の一例を示すブロック図である。
【図２】図１に示した画像表示装置の回路接続図である。
【図３】図１に示した画像表示装置の動作説明に供するタイミングチャートである。
【図４】一般的な画像表示装置の他の例を示すブロック図である。
【図５】図４に示した画像表示装置の配線図である。
【図６】図４に示した画像表示装置の動作説明に供するタイミングチャートである。
【図７】信号電位の第１変動要因を示す模式図である。
【図８】信号電位の第２変動要因を示す模式図である。
【図９】信号電位の第３変動要因を示す模式図である。
【図１０】本発明の原理を表した模式図である。
【図１１】本発明にかかる画像表示装置の回路構成とデバイス構成を対比した模式図である。
【図１２】本発明にかかる画像表示装置に形成される補完容量の一例を示す模式図である。
【図１３】同じく補完容量の他の例を示す模式図である。
【図１４】同じく補完容量の別の例を示す模式図である。
【図１５】本発明にかかる画像表示装置の実施例の全体構成を示すブロック図である。
【図１６】図１５に示した画像表示装置に含まれる画素の構成を示す回路図である。
【図１７】図１５及び図１６に示した画像表示装置の動作説明に供する模式図である。
【図１８】同じく動作説明に供するタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、一般的なアクティブマトリクス型画像表示装置の一例を表す模式的な平面図であり、特に線順次駆動方式を採用した画像表示装置を表している。図示する様に、この画像表示装置は、全体としてフラットなパネル０で構成されている。このフラットパネル０の上に、画素アレイ１とセレクタ３とスキャナ４とが集積形成されている。パネル０は接続端子１１を有しており、外部のシステムと接続される。パネル０は外部のシステムから画像データｄａｔａ、クロック信号ＶＣＫ、イネーブル信号ＥＮＢなどパネル０の動作に必要な信号の供給を受ける。
【００１０】
画素アレイ１は、行状に配された走査線ＷＳと、列状に配された信号線ＳＬと、各信号線ＳＬ及び走査線ＷＳが交差する部分に配され変化する階調を有する画素２とで構成されている。
【００１１】
セレクタ３は水平駆動回路を構成しており、各信号線ＳＬに接続している。一方スキャナ４は垂直駆動回路を構成しており、各走査線ＷＳに接続している。セレクタ３は、水平周期（１Ｈ）毎に画像データｄａｔａに応じた信号電圧Ｖｓｉｇを各信号線ＳＬに供給する。スキャナ４は、水平周期ごとに制御信号Ｖを１つの走査線ＷＳに印加して対応する行の画素２を選択する。選択された画素２は、信号線ＳＬに供給された信号電圧Ｖｓｉｇに応じてその階調が変化する。なお図では、ｎ行目の走査線ＷＳに供給される制御信号をＶ（ｎ）で表してある。また緑色の画素に供給される信号電圧をＶｓｉｇ＿Ｇで表している。特にｎ列目の信号線ＳＬに供給される信号電圧はＶｓｉｇ＿Ｇ（ｎ）で表してある。
【００１２】
個々の画素２は、サンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと発光素子ＥＬとで構成されている。サンプリングトランジスタＴｒ１のゲートは対応する走査線ＷＳに接続し、ソースは対応する信号線ＳＬに接続し、ゲートは対応するドライブトランジスタＴｒｄのゲートに接続している。ドライブトランジスタＴｒｄのドレインは電源ラインＶｃｃに接続し、ソースは発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは接地電位Ｖｃａｔｈに接続している。
【００１３】
図２は、セレクタ３と画素アレイ１の接続関係を示す回路図である。画素アレイ１側は、ＲＧＢ３画素で１つのトリオを構成しており、これが順に配列している。これに対しスキャナ３は１つの画素トリオに対応して３個の水平スイッチＨＳＷが配列している。３個１組の水平スイッチＨＳＷの内、左側のＨＳＷはそのオン／オフがゲート信号ｓｅｌ１及びｘｓｅｌ１で制御される。このＨＳＷの入力側には画像データｄａｔａ（ｎ）が供給され、出力側は信号線ＳＬに接続している。このＨＳＷがゲート信号ｓｅｌ１及びｘｓｅｌ１に応じてオンしたとき、画像データｄａｔａ（ｎ）が出力側の信号線ＳＬに供給される。このときの信号線の電位はＶｓｉｇ−Ｒ（ｎ）となる。なおＲは赤色画素に割り当てられる信号電位をあらわしている。同様に中央のＨＳＷは画像データｄａｔａ（ｎ）をサンプリングして対応する信号線にＶｓｉｇ＿Ｇ（ｎ）を供給する。右側のＨＳＷは同じく画像データｄａｔａ（ｎ）を取り込んで、対応する信号線ＳＬに信号電圧Ｖｓｉｇ＿Ｂ（ｎ）を供給する。なおＢは赤色画素に供給される信号電圧を表している。図では理解を容易にするため画像データｄａｔａと信号電圧Ｖｓｉｇは同じ電圧信号として単純に表している。説明の都合上本明細書は、信号線に供給される前の信号電圧をｄａｔａで表し、信号線に供給された後の電圧信号をＶｓｉｇで表している。したがってＶｓｉｇは信号線ＳＬの実際の信号電位を表しており、種々の要因により変動する。一方ｄａｔａはソースドライバ（図示せず）から供給され、安定した電圧信号である。
【００１４】
図３は、図１及び図２に示した線順次方式の画像表示装置の動作説明に供するタイミングチャートである。スキャナ４はシフトレジスタで構成されており、外部システムから供給されたクロック信号ＶＣＫ及びイネーブル信号ＥＮＢに応じて水平周期（１Ｈ）毎動作し、同じく外部システムから供給されたスタート信号（図示せず）を順次転走して、シフト信号ｖｓｒ（ｎ）を出力する。スキャナ４はさらに出力段のゲート回路を備えており、シフト信号ｖｓｒ（ｎ）をイネーブル信号ＥＮＢで処理して、最終的な制御信号Ｖ（ｎ）を各走査線ＷＳに出力する。
【００１５】
一方ソースドライバは水平周期ごとＲＧＢに時分割された画像データｄａｔａをセレクタ３に供給する。セレクタ３はｄａｔａＲが入力されたタイミングでゲート信号ｓｅｌ１がハイレベルとなり、水平スイッチＨＳＷの内Ｒ画素に対応したＨＳＷが一斉に開く。これにより、ｄａｔａＲが一斉に選択された行の各Ｒ画素に書き込まれる。続いてｄａｔａＧが入力されたタイミングでゲート信号ｓｅｌ２がハイレベルとなり、Ｇ画素に対応した水平スイッチＨＳＷが一斉にオンし、ｄａｔａＧが対応する信号線ＳＬに供給される。続いてｄａｔａＢがソースドライバから入力するタイミングで、ゲート信号ｓｅｌ３がハイレベルとなり、Ｂ画素に対応するＨＳＷが一斉にオンして、対応する信号線ＳＬにｄａｔａＢをサンプリングする。
【００１６】
図４は、アクティブマトリクス型画像表示装置の他の例を示す模式的な回路図であり、特にアナログ点順次方式の画像表示装置を表している。図１に示したセレクタ線順次方式の画像表示装置と異なる点は、セレクタ３に代えてＨスキャナ３ａを用いていることである。なおこれとの対照でスキャナ４は特にＶスキャナと記載してある。Ｈスキャナ３ａは水平駆動回路を構成し、Ｖスキャナ４は垂直駆動回路を構成している。
【００１７】
図５は、Ｈスキャナ３ａと画素アレイ１の接続関係を示す回路図である。Ｈスキャナ３ａはＲＧＢ３画素１組のトリオに対応して、３個１組の水平スイッチＨＳＷを有している。水平スキャナ３ａはさらに３個１組のＨＳＷを順次オンオフ制御するため、シフトレジスタＳＲを有している。このシフトレジスタＳＲは、外部システムから供給されるクロック信号ＨＣＫに応じて動作し、各段ごと順に制御信号Ｈ（ｎ）を出力して、対応するＨＳＷのオンオフを制御する。
【００１８】
３個１組のＨＳＷの内、左側のＨＳＷは入力側に画像データｄａｔａＲが供給され、出力側はＲ画素に割り当てられている信号線ＳＬに接続している。左側のＨＳＷは信号電圧ｄａｔａＲをサンプリングして、対応する信号線ＳＬに供給する。このときの電位をＶｓｉｇ＿Ｒ（ｎ）で表している。同様にして中央のＨＳＷはｄａｔａＧをサンプリングして対応する信号線ＳＬの電位をＶｓｉｇ＿Ｇ（ｎ）にする。右側のＨＳＷはｄａｔａＢを取り込んで対応する信号線の電位をＶｓｉｇ＿Ｂ（ｎ）にする。
【００１９】
図６は、図４及び図５に示したＶスキャナ及びＨスキャナの動作説明に供するタイミングチャートである。Ｖスキャナ４はＶＣＫ及びＥＮＢに応じて動作し、順次制御信号Ｖ（ｎ−１）、Ｖ（ｎ）、Ｖ（ｎ＋１）を対応する走査線ＷＳに出力する。これにより、１水平周期で１行分の画素が順次選択される。
【００２０】
一方Ｈスキャナ３ａはクロック信号ＨＣＫに応じて動作し、順次水平制御信号Ｈ（１）、Ｈ（２）、Ｈ（３）・・・を出力する。これにより、水平スイッチＨＳＷが点順次でオンし、ｄａｔａＢ，Ｒ，Ｇが点順次で対応する信号線ＳＬに供給され、さらに選択された行の画素に順次書き込まれていく。以上の説明から明らかなように、セレクタ線順次方式の画像表示装置は、１行単位で一斉に信号電圧を書き込んでいく。この為ソースドライバが別途必要である。ソースドライバはパネル０の外でＣＯＧやＣＯＦ構成とすることが出来る。あるいはソースドライバをパネル０の内部に組み込むことも出来る。一方アナログ点順次方式の画像表示装置はセレクタに代えてＨスキャナを用い、各水平周期内で順次信号電圧を選択された行の画素に書き込んでいくタイプである。即ちＲ／Ｇ／Ｂのアナログ入力によって描画を行うタイプである。ここで、セレクタ線順次方式及びアナログ点順次方式共に、画像データｄａｔａを供給するデータ線とその先で分岐した信号線とが、水平スイッチＨＳＷによって接続される構成になっている。ＨＳＷのオンオフタイミングは異なるが、それ以外の動作はセレクタ線順次とアナログ点順次とで同じである。
【００２１】
データ線から水平スイッチＨＳＷ通って信号線に供給された信号電圧Ｖｓｉｇの変動をもたらす要因が、大別して３つ挙げられる。図７は、第１の要因を表す模式図である。図示する様に、画像データｄａｔａを供給するデータ線がＨＳＷを介して信号線ＳＬに接続している。この信号線ＳＬの電位をＶｓｉｇで表し、配線容量をＣｓｉｇで表している。ＨＳＷは互いに逆極性のゲート信号ｈｓｗ，ｘｈｓｗでオンオフ制御される。前述したセレクタ線順次方式の場合、ゲート信号ｈｓｗはｓｅｌ（ｎ）である。またアナログ点順次方式の場合、ゲート信号ｈｓｗはＨ（ｎ）して与えられる。ＨＳＷは通常ＣＭｏＳトランジスタで構成されており、ゲートとドレインとの間に寄生容量Ｃｈｓｗを有する。
【００２２】
一方画素２は基本的にサンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと発光素子ＥＬとで構成されている。通常画素２はドライブトランジスタＴｒｄの閾電圧や移動度のばらつきの影響を除くため、補正回路２ａを備えている。
【００２３】
図７に示した第１の要因では、ＨＳＷのゲート信号ｈｓｗ，ｘｈｓｗからの飛込みが信号線ＳＬの信号電位Ｖｓｉｇに影響を与える。理想的には、ｄａｔａで規定される電位（ｄａｔａ電位）と信号線電位Ｖｓｉｇは等しくなる必要がある。しかし実際にはＨＳＷのゲート信号からの飛込みがあり、図示する様にＶｓｉｇがΔＶｈだけデータ電位からずれてしまう。この信号線ＳＬへの飛び込み変動量は、ΔＶｈ＝Ｖｈｓｗ×Ｃｈｓｗ／（Ｃｈｓｗ＋Ｃｓｉｇ）で与えられる。ここでＶｈｓｗはゲート信号ｈｓｗの振幅である。飛込みによる変動分ΔＶｈはＨＳＷを構成するＣＭｏＳトランジスタ双方からの飛び込みの和である。この飛込みによる変動分ΔＶｈは信号線ＳＬ毎にばらつくため、画質劣化の原因となる。
【００２４】
図８は、Ｖｓｉｇの第２の変動要因を示す模式図である。この模式図の左側に示すように、データ線はＨＳＷを介して信号線ＳＬに接続している。信号線ＳＬには画素２が接続している。ＨＳＷはデータ電圧ｄａｔａを信号線ＳＬに書き込んだ後、ゲート信号ｈｓｗ＝ＬＯ，ｘｈｓｗ＝ＨＩとなってオフする。一方画素２側では走査線ＷＳに供給される制御信号がＨＩとなってサンプリングトランジスタＴｒ１がオンし、信号線ＳＬからＶｓｉｇを取り込んでドライブトランジスタＴｒｄのゲートＧに供給する。ドライブトランジスタＴｒｄはＶｓｉｇに応じソースＳから駆動電流を発光素子ＥＬに流す。このとき補正回路２ａはドライブトランジスタＴｒｄの閾電圧や移動度のばらつきを補正するため、取り込んだ信号電位Ｖｓｉｇに補正処理を施す。この関係でドライブトランジスタＴｒｄのソースＳの電位は変動する。
【００２５】
図８の右側は、図８の左側に示した構成の等価回路図である。図示する様に、ＨＳＷはＯＦＦで、サンプリングトランジスタＴｒ１はオン抵抗で表してある。また補正回路２ａは単純な保持容量Ｃｓで模式的に表してある。この保持容量ＣｓはドライブトランジスタＴｒｄのゲートＧとソースＳとの間に接続されている。信号線ＳＬに書き込まれた信号電位ＶｓｉｇはサンプリングトランジスタＴｒ１を介して保持容量Ｃｓに保持され、ドライブトランジスタＴｒｄのゲートＧは所定の電位ＶＧ０に固定される。理想的にはこのゲート電位ＶＧ０はそのまま維持されるべきである。しかしながら補正回路２ａの動作によりドライブトランジスタＴｒｄのノードＳが上昇する場合がある。この影響を受けてドライブトランジスタＴｒｄのノードＧがΔＶｓだけ上昇してしまう。このΔＶｓの上昇はサンプリングトランジスタＴｒ１のオン抵抗を介して信号線ＳＬに影響を与える。この信号線への影響はΔＶｓ＝Ｖｓ×Ｃｓ／（Ｃｓ＋Ｃｓｉｇ）となる。なおＶｓは補正動作時に現れるノードＳの変動分である。
【００２６】
図９は、信号電位Ｖｓｉｇの第３の変動要因を示す模式図である。この模式図の左側に示すように、データｄａｔａを供給するデータ線はＨＳＷを介して信号線ＳＬに接続している。信号線ＳＬには画素２が接続している。この画素２はサンプリングトランジスタＴｒ１，ドライブトランジスタＴｒｄ及び発光素子ＥＬに加え、画素容量Ｃｇを備えている。この画素容量Ｃｇは、オンしたサンプリングトランジスタＴｒ１を介して信号電位Ｖｓｉｇを取り込み、保持するためのものである。
【００２７】
図９の右下側に、本構成のタイミングチャートを示す。最初にゲート信号ＨＳＷがハイレベルになり、ＨＳＷがオンしてデータ電圧Ｖｄａｔａが信号線ＳＬに取り込まれる。これにより信号線の信号電位Ｖｓｉｇはデータ電圧Ｖｄａｔａを等しくなる。この時点でドライブトランジスタＴｒｄのノードＧは所定の電位ＶＧ０にある。この後走査線ＷＳに供給される制御信号がハイレベルとなり、サンプリングトランジスタＴｒ１がオンする。この結果信号線ＳＬから信号電位Ｖｓｉｇがサンプリングされ、ノードＧの確定電位がＶＧとなる。理想的には、ノードＧの確定電位ＶＧはＶｓｉｇと等しくなるべきであるが、配線容量Ｃｓｉｇと画素容量Ｃｇの容量結合により、ΔＶＧだけ変化してしまう。理想状態から変化したノードＧの確定電位は、ＶＧ＝（Ｃｓｉｇ・Ｖｄａｔａ＋Ｃｇ・Ｖｇ０）／（Ｃｓｉｇ＋Ｃｇ）で与えられる。ここでＶＧ０はノードＧの初期電圧である。
【００２８】
図１０は、本発明にかかる画像表示装置の要部を示す模式図である。図示する様に、本発明にかかる画像表示装置は、信号線ＳＬ自体の配線容量Ｃｓｉｇに加え、補完容量Ｃｓｕｂを設けている。この補完容量Ｃｓｕｂは信号線ＳＬのノイズに対する耐性を高めるものであり、データ線から水平スイッチＨＳＷを介して信号線ＳＬに書き込まれた信号電位Ｖｓｉｇを安定的に維持することが出来る。補完容量Ｃｓｕｂを信号線ＳＬに接続することで、水平スイッチＨＳＷを含む水平駆動回路側または補正回路２ａなどを含む画素２側の動作の影響を受けて信号線ＳＬに供給した信号電圧Ｖｓｉｇが変動する現象を抑制している。
【００２９】
補完容量Ｃｓｕｂを追加することで、前述した水平スイッチＨＳＷのゲートパルスからの飛込みによる変動分は、以下のように表される。
ΔＶｈ＝Ｖｈｓｗ×Ｃｈｓｗ／（（Ｃｈｓｗ＋（Ｃｓｉｇ＋Ｃｓｕｂ））
Ｃｓｕｂを追加することで、分母のＣｓｉｇがＣｓｉｇ＋Ｃｓｕｂになる。水平スイッチＨＳＷの寄生容量Ｃｈｓｗに対してＣｓｉｇ＋Ｃｓｕｂを十分大きくすることで、変動分ΔＶｈは０に近づけることが出来る。実用上は、Ｃｈｓｗに対してＣｓｉｇ＋Ｃｓｕｂが５倍以上となるように、Ｃｓｕｂの容量を設計すれば良い。
【００３０】
また画素回路２側のノードＳの上昇に伴う変動分は以下のように表される。
ΔＶｓ＝Ｖｓ×Ｃｓ／（（Ｃｓ＋（Ｃｓｉｇ＋Ｃｓｕｂ））
ここでも補正回路２ａ側の保持容量Ｃｓに比べ、Ｃｓｉｇ＋Ｃｓｕｂを大きく取ることで、変動分ΔＶｓを０に近づけることが出来る。実用的には、保持容量Ｃｓに対してＣｓｉｇとＣｓｕｂの和が５倍以上となるようにＣｓｕｂの容量を設定すれば良い。
【００３１】
また容量結合があるときのゲートノードの確定電位は以下の式で表される。
ＶＧ＝（（Ｃｓｉｇ＋Ｃｓｕｂ）・Ｖｄａｔａ＋Ｃｓ・ＶＧ０））／
（（Ｃｓｉｇ＋Ｃｓｕｂ）＋Ｃｇ））
ここで画素容量Ｃｇに比較してＣｓｉｇ＋Ｃｓｕｂを大きく取ることで、上記式の分子と分母にあるＣｇの項は無視できる。この結果ほぼＶＧ＝Ｖｄａｔａとなり、容量結合の影響を抑えて、ゲートノードの電位ＶＧをほぼデータ電圧Ｖｄａｔａの値にすることが出来る。この様にＶｄａｔａと実質的に等しいゲートノードの電位ＶＧを維持するため、ＣｓｉｇとＣｓｕｂの和がＣｇに対して５倍以上となるように、Ｃｓｕｂの値を設定すれば良い。
【００３２】
以上説明したように、本発明にかかる画像表示装置は、基本的に行状に配された走査線ＷＳと、列状に配された信号線ＳＬと、各信号線ＳＬ及び走査線ＷＳが交差する部分に配され階調が変化する画素２と、各信号線に接続する水平駆動回路３と、各走査線ＷＳに接続する垂直駆動回路４とからなる。水平駆動回路３は、所定の水平周期（１Ｈ）毎に画像データｄａｔａに応じた信号電圧Ｖｓｉｇを各信号線ＳＬに供給する。垂直駆動回路４は、水平周期ごとに制御信号ＷＳを１つの走査線ＷＳに印加して対応する行の画素２を選択する。なお本明細書では表記を単純化するため、走査線ＷＳとその制御信号を同じ参照符号で表わしている。。選択された画素２は、信号線ＳＬに供給された信号電圧Ｖｓｉｇに応じてその階調が変化する。
【００３３】
本発明の特徴事項として、信号線ＳＬには補完容量Ｃｓｕｂが接続しており、水平駆動回路４側または画素２側の動作の影響を受けて信号線ＳＬに供給した信号電圧Ｖｓｉｇが変動する減少を抑制する。例えば水平駆動回路３は、水平スイッチＨＳＷを介して各信号線ＳＬに接続しており、水平期間毎に水平スイッチＨＳＷを開閉動作して信号電圧Ｖｓｉｇを各信号線ＳＬに供給する。補完容量Ｃｓｕｂは、水平スイッチＨＳＷの開閉動作により生じる信号電圧Ｖｓｉｇの変動ΔＶｈを抑制する。
【００３４】
一態様では、画素２は、サンプリングスイッチとなるサンプリングトランジスタＴｒ１と画素容量Ｃｇとを有している。サンプリングトランジスタＴｒ１は、信号線ＳＬと画素容量Ｃｇとの間に接続している。水平駆動回路３は、水平周期で各信号線ＳＬに信号電圧Ｖｓｉｇを供給した後、各信号線ＳＬを電気的に水平駆動回路３から切り離す。その後垂直駆動回路４は、制御信号ＷＳを出力して対応する行の画素２を選択する。選択された行の画素２のサンプリングトランジスタＴｒ１は制御信号ＷＳに応じてオンし、信号線ＳＬから信号電圧Ｖｓｉｇを取り込んで画素容量Ｃｇに保持する書き込み動作を行う。補完容量Ｃｓｕｂは、サンプリングトランジスタＴｒ１の書き込み動作中に生じる信号電圧Ｖｓｉｇの変動ΔＶＧを抑制する。
【００３５】
別の態様では、画素２はサンプリングスイッチを構成するサンプリングトランジスタＴｒ１と補正回路２ａとを有している。サンプリングトランジスタＴｒ１は、制御信号ＷＳに応じてオンし信号線ＳＬから信号電圧Ｖｓｉｇを取り込む。補正回路２ａは取り込まれた信号電圧Ｖｓｉｇの補正動作を行う。補完容量Ｃｓｕｂは、この補正動作により生じる信号電圧Ｖｓｉｇの変動ΔＶｓを抑制することが出来る。
【００３６】
図１１は、本発明にかかる画像表示装置の回路構成とデバイス構造を対応して表した模式図である。回路的には、本画像表示装置はデータ線が水平スイッチＨＳＷを介して信号線ＳＬに接続している。この信号線ＳＬに画素２と補完容量Ｃｓｕｂが接続している。画素２は基本的にサンプリングトランジスタＴｒ１やドライブトランジスタＴｒｄなどのトランジスタＴｒと発光素子ＥＬとで構成されている。
【００３７】
図１１の右側は、トランジスタＴｒや発光素子ＥＬのデバイス構造を示す模式図である。本実施形態はトランジスタＴｒや発光素子ＥＬが薄膜素子で構成されている。具体的には、ガラスなどの絶縁基板上に、薄膜素子のトランジスタＴｒを形成した後、その上に絶縁膜を介して同じく薄膜素子の発光素子ＥＬを形成している。図示する様に、発光素子ＥＬはカソード（Ｃａｔｈｏｄｅ）とアノード（Ａｎｏｄｅ）とからなり、その間に絶縁膜が配されている。この発光素子ＥＬはダイオード構造であり、例えば有機エレクトロルミネッセンス材料を発光材料に用いている。一方トランジスタＴｒはポリシリコン（ＰＳ）を素子領域とする薄膜トランジスタ（ＴＦＴ）である。ＴＦＴのソース電極及びドレイン電極は金属アルミニウム（Ａｌ）からなる。その下に絶縁膜を介してＴＦＴの素子領域となるポリシリコン膜（ＰＳ）が形成されている。さらにその下には絶縁膜を介してＴＦＴのゲート電極となる金属モリブデン（Ｍｏ）が成膜されている。信号線ＳＬは通常配線抵抗の小さい金属アルミニウム層または金属モリブデン層で作られる。かかる多層構造で、補完容量Ｃｓｕｂは絶縁膜を誘電体としてトランジスタＴｒ等一緒に形成される。
【００３８】
図１２は、補完容量の一実施例を示す模式的な断面図である。この実施例は信号線ＳＬが金属アルミニウム配線で作成されている場合である。フローティングのカソード層（Ｃａｔｈｏｄｅ）と金属モリブデン層（Ｍｏ）は、アルミニウム配線とコンタクトすることで同電位とする。一方フローティングのアノード層（Ａｎｏｄｅ）とポリシリコン層（ＰＳ）は固定電位に吊っておく。かかる構成で、ＣａｔｈｏｄｅとＡｎｏｄｅの間に第１の補完容量Ｃｓｕｂ１が形成され、Ａｎｏｄｅとアルミニウム配線との間で第２の補完容量Ｃｓｕｂ２が形成され、アルミニウム配線と多結晶シリコン膜ＰＳとの間で第３の補完容量Ｃｓｕｂ３が形成され、最後に多結晶シリコン膜ＰＳと金属モリブデン膜（Ｍｏ）との間で第４の補完容量Ｃｓｕｂ４が形成される。トータルの補完容量Ｃｓｕｂは、Ｃｓｕｂ１とＣｓｕｂ２とＣｓｕｂ３とＣｓｕｂ４の合計となり、大きな容量値が得られる。
【００３９】
図１３は、補完容量の他の実施例を示す模式的な断面図である。この実施例は金属モリブデン膜を信号線ＳＬに使っている。この場合フローティングのＣａｔｈｏｄｅとアルミニウム配線をモリブデン配線にコンタクトすることで同電位とする。フローティングのＡｎｏｄｅと多結晶シリコン膜ＰＳは固定電位に吊っておく。かかる構成により、各層の絶縁膜を誘電体として、補完容量Ｃｓｕｂ１〜Ｃｓｕｂ４を形成することが出来る。
【００４０】
図１４は、補完容量の別の実施例を示す模式図である。基本的に、補完容量Ｃｓｕｂの容量値は設計上要求されるサイズによって決定すれば良い。実用的には、本実施形態が好ましい。本実施形態は金属アルミニウムを信号線ＳＬとして用い、Ａｎｏｄｅと金属モリブデン膜を信号線ＳＬと同電位にする一方、Ｃａｔｈｏｄｅと多結晶シリコン膜ＰＳを固定電位に吊ってある。これにより、３個の補完容量Ｃｓｕｂ１，Ｃｓｕｂ３，Ｃｓｕｂ４を作ることが出来る。
【００４１】
図１５は、本発明にかかる画像表示装置の実施例の全体構成を示すブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＡＺ２、第３走査線ＡＺ１及び第４走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ２，ＡＺ１，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｏｆｓ，第２電位Ｖｉｎｉ及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。各信号線ＳＬには本発明にしたがって補完容量Ｃｓｕｂが接続している。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第４走査線ＤＳ、第３走査線ＡＺ１及び第２走査線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。
【００４２】
図１６は、図１５に示した画像表示装置に含まれる画素の具体的な構成を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、保持容量Ｃｓと、補完容量Ｃｓｕｂと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に第１走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００４３】
第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち第２走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｏｆｓに設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち第３走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｉｎｉに設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち第４走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び第４走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００４４】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと２個の容量Ｃｓ及びＣｓｕｂと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００４５】
図１７は、図１６に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図１７に基づいて、本実施例にかかる画素回路２の動作を説明する。
【００４６】
図１８は、図１７に示した画素回路のタイミングチャートである。図１８を参照して図１７に示した画素回路の動作を説明する。図１８は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ２，ＡＺ１及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ２，ＡＺ１がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００４７】
図１８のタイミングチャートは、１フィールドの間に現れる各制御信号の状態変化を、タイミングＴ１〜Ｔ７で表してある。１フィールドの間に画素アレイの各行が１回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表している。
【００４８】
当該フィールドが始まる前のタイミングＴ０で、制御信号ＷＳ，ＡＺ２，ＡＺ１がローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある。また制御信号ＤＳがハイレベルにある。したがってＰチャネル型のトランジスタＴｒ４もオフ状態である。したがって、タイミングＴ０では全てのトランジスタＴｒ１〜Ｔｒ４はオフ状態にある。このときドライブトランジスタＴｒｄのゲートＧ（以下ノードＧと表す場合がある）とソースＳ（以下ノードＳと表す場合がある）は、図示のようにある電位を保持しているが、全てのトランジスタがオフのため回路的には浮遊状態である。
【００４９】
当該フィールドが始まるタイミングＴ１で、制御信号ＡＺ１がハイレベルになるので、スイッチングトランジスタＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのソースＳが基準電位Ｖｉｎｉに接続される。即ちノードＳの電位がＶｉｎｉまで急激に低下する。このときノードＧは浮遊電位なので、ノードＳの急激な電位低下の影響を受けて、ノードＧの電位がＶＦまで低下する。
【００５０】
タイミングＴ１から期間Ｆを経過したタイミングＴ２で、制御信号ＡＺ２が立ち上がり、スイッチングトランジスタＴｒ２がオンする。この結果ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｏｆｓに接続する。この段階では既にノードＳは基準電位Ｖｉｎｉに接続されている。ここでＶｏｆｓ−Ｖｉｎｉ＞Ｖｔｈを満たしており、Ｖｏｆｓ−Ｖｉｎｉ＝Ｖｇｓ＞Ｖｔｈとすることで、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ１‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｉｎｉに設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００５１】
タイミングＴ３では制御信号ＡＺ１をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが保持容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｏｆｓに保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｏｆｓ−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ２もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００５２】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。正確には、Ｖｏｆｓに対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｏｆｓが保持容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｏｆｓを加えたレベル（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）となる。説明簡易化の為Ｖｏｆｓ＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図１８のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００５３】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｏｆｓ−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図１８のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００５４】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、トランジスタの基本特性式のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）2＝ｋμ（Ｖｓｉｇ−ΔＶ）2
上記式において、ｋは定数である。この特性式からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。この後所定のタイミングに至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。換言すると、図１８のシーケンスはタイミングＴ０に戻ることになる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返されることになる。
【００５５】
上述したように、本実施例の画像表示装置は、期間Ｔ６‐Ｔ７で移動度補正動作を行う。この移動度補正動作は、ノードＧの電位をＶｓｉｇに固定した状態で行う必要があり、補正期間中流れる駆動電流の負帰還により、ノードＳの電位が所定の補正量ΔＶだけ上昇する。本発明では、信号線ＳＬに補完容量Ｃｓｕｂが接続されている。したがってノードＳがΔＶだけ上昇しても、ノードＧはほとんど変化せず、Ｖｓｉｇに固定される。これにより正常な移動度補正動作を行うことが出来る。仮に信号線ＳＬに補完容量Ｃｓｕｂを接続しないと、ノードＳの電位上昇により、ノードＧの電位も変動してしまい、正しく移動度補正をかけることが出来ない。
【符号の説明】
【００５６】
０・・・パネル、１・・・画素アレイ、２・・・画素、３・・・セレクタ、４・・・スキャナ、ＳＬ・・・信号線、ＷＳ・・・走査線、ＥＬ・・・発光素子、Ｃｓｕｂ・・・補完容量
【特許請求の範囲】
【請求項１】
カソード層とアノード層とを有する発光素子を含む画素が、行状に配された走査線と列状に配された信号線とが交差する部分に配され、
信号線には補完容量が接続されており、
補完容量は、カソード層とアノード層との間の絶縁膜を誘電体として用いて成る画像表示装置。
【請求項２】
発光素子は、絶縁基板上に形成された薄膜トランジスタの上に、絶縁膜を介して形成された薄膜素子で構成されている請求項１に記載の画像表示装置。
【請求項３】
補完容量は、発光素子と薄膜トランジスタとの間の絶縁膜を誘電体として用いて成る請求項２に記載の画像表示装置。
【請求項４】
薄膜トランジスタは、ソース電極及びドレイン電極が第１金属層から成り、第１金属層の下にポリシリコン層が形成され、ポリシリコン層の下に絶縁膜を介して、ゲート電極となる第２金属層が形成されて成る請求項２または請求項３に記載の画像表示装置。
【請求項５】
第１金属層は、アルミニウム層であり、
第２金属層は、モリブデン層である請求項４に記載の画像表示装置。
【請求項６】
信号線は、アルミニウム層で形成されており、
前記カソード層とモリブデン層とが同電位に設定されており、
補完容量は、前記カソード層と前記アノード層との間に形成される第１の補完容量と、前記アノード層とアルミニウム層との間に形成される第２の補完容量とを有する請求項４または請求項５に記載の画像表示装置。
【請求項７】
前記アノード層とポリシリコン層とが同電位に設定されており、
補完容量は、アルミニウム層とポリシリコン層との間に形成される第３の補完容量を有する請求項６に記載の画像表示装置。
【請求項８】
前記アノード層とポリシリコン層とが固定電位に設定されている請求項７に記載の画像表示装置。
【請求項９】
補完容量は、ポリシリコン層とモリブデン層との間に形成される第４の補完容量を有する請求項７または請求項８に記載の画像表示装置。
【請求項１０】
信号線は、モリブデン層で形成されており、
前記カソード層と前記アルミニウム層とモリブデン層とが同電位に設定されており、
補完容量は、前記カソード層と前記アノード層との間に形成される第１の補完容量と、前記アノード層とアルミニウム層との間に形成される第２の補完容量とを有する請求項４または請求項５に記載の画像表示装置。
【請求項１１】
前記アノード層とポリシリコン層とが同電位に設定されており、
補完容量は、アルミニウム層とポリシリコン層との間に形成される第３の補完容量を有する請求項１０に記載の画像表示装置。
【請求項１２】
前記アノード層とポリシリコン層とが固定電位に設定されている請求項１１に記載の画像表示装置。
【請求項１３】
補完容量は、ポリシリコン層とモリブデン層との間に形成される第４の補完容量を有する請求項１１または請求項１２に記載の画像表示装置。
【請求項１４】
信号線は、アルミニウム層で形成されており、
前記アノード層とモリブデン層と信号線とが同電位に設定されており、
補完容量は、前記カソード層と前記アノード層との間に形成される第１の補完容量を有する請求項４または請求項５に記載の画像表示装置。
【請求項１５】
前記カソード層とポリシリコン層とが同電位に設定されており、
補完容量は、アルミニウム層とポリシリコン層との間に形成される第２の補完容量を有する請求項１４に記載の画像表示装置。
【請求項１６】
前記カソード層とポリシリコン層とが固定電位に設定されている請求項１５に記載の画像表示装置。
【請求項１７】
補完容量は、ポリシリコン層とモリブデン層との間に形成される第３の補完容量を有する請求項１５または請求項１６に記載の画像表示装置。
【請求項１】
カソード層とアノード層とを有する発光素子を含む画素が、行状に配された走査線と列状に配された信号線とが交差する部分に配され、
信号線には補完容量が接続されており、
補完容量は、カソード層とアノード層との間の絶縁膜を誘電体として用いて成る画像表示装置。
【請求項２】
発光素子は、絶縁基板上に形成された薄膜トランジスタの上に、絶縁膜を介して形成された薄膜素子で構成されている請求項１に記載の画像表示装置。
【請求項３】
補完容量は、発光素子と薄膜トランジスタとの間の絶縁膜を誘電体として用いて成る請求項２に記載の画像表示装置。
【請求項４】
薄膜トランジスタは、ソース電極及びドレイン電極が第１金属層から成り、第１金属層の下にポリシリコン層が形成され、ポリシリコン層の下に絶縁膜を介して、ゲート電極となる第２金属層が形成されて成る請求項２または請求項３に記載の画像表示装置。
【請求項５】
第１金属層は、アルミニウム層であり、
第２金属層は、モリブデン層である請求項４に記載の画像表示装置。
【請求項６】
信号線は、アルミニウム層で形成されており、
前記カソード層とモリブデン層とが同電位に設定されており、
補完容量は、前記カソード層と前記アノード層との間に形成される第１の補完容量と、前記アノード層とアルミニウム層との間に形成される第２の補完容量とを有する請求項４または請求項５に記載の画像表示装置。
【請求項７】
前記アノード層とポリシリコン層とが同電位に設定されており、
補完容量は、アルミニウム層とポリシリコン層との間に形成される第３の補完容量を有する請求項６に記載の画像表示装置。
【請求項８】
前記アノード層とポリシリコン層とが固定電位に設定されている請求項７に記載の画像表示装置。
【請求項９】
補完容量は、ポリシリコン層とモリブデン層との間に形成される第４の補完容量を有する請求項７または請求項８に記載の画像表示装置。
【請求項１０】
信号線は、モリブデン層で形成されており、
前記カソード層と前記アルミニウム層とモリブデン層とが同電位に設定されており、
補完容量は、前記カソード層と前記アノード層との間に形成される第１の補完容量と、前記アノード層とアルミニウム層との間に形成される第２の補完容量とを有する請求項４または請求項５に記載の画像表示装置。
【請求項１１】
前記アノード層とポリシリコン層とが同電位に設定されており、
補完容量は、アルミニウム層とポリシリコン層との間に形成される第３の補完容量を有する請求項１０に記載の画像表示装置。
【請求項１２】
前記アノード層とポリシリコン層とが固定電位に設定されている請求項１１に記載の画像表示装置。
【請求項１３】
補完容量は、ポリシリコン層とモリブデン層との間に形成される第４の補完容量を有する請求項１１または請求項１２に記載の画像表示装置。
【請求項１４】
信号線は、アルミニウム層で形成されており、
前記アノード層とモリブデン層と信号線とが同電位に設定されており、
補完容量は、前記カソード層と前記アノード層との間に形成される第１の補完容量を有する請求項４または請求項５に記載の画像表示装置。
【請求項１５】
前記カソード層とポリシリコン層とが同電位に設定されており、
補完容量は、アルミニウム層とポリシリコン層との間に形成される第２の補完容量を有する請求項１４に記載の画像表示装置。
【請求項１６】
前記カソード層とポリシリコン層とが固定電位に設定されている請求項１５に記載の画像表示装置。
【請求項１７】
補完容量は、ポリシリコン層とモリブデン層との間に形成される第３の補完容量を有する請求項１５または請求項１６に記載の画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−２３０３９３（Ｐ２０１２−２３０３９３Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１２−１３７６５０（Ｐ２０１２−１３７６５０）
【出願日】平成２４年６月１９日（２０１２．６．１９）
【分割の表示】特願２００６−２１１５９９（Ｐ２００６−２１１５９９）の分割
【原出願日】平成１８年８月３日（２００６．８．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２４年６月１９日（２０１２．６．１９）
【分割の表示】特願２００６−２１１５９９（Ｐ２００６−２１１５９９）の分割
【原出願日】平成１８年８月３日（２００６．８．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]