画像表示装置
【課題】ドライバトランジスタのソースに電流発光素子を接続した画素回路を、Ｎチャンネル型トランジスタのみを用いて構成する。
【解決手段】電流発光素子Ｄ１と、電流発光素子Ｄ１に電流を流すドライバトランジスタＱ１と、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する保持コンデンサＣ１と、画像信号に応じた電圧を保持コンデンサＣ１に書込む書込みスイッチＱ２とを有する画素回路１０を複数配列した画像表示装置であって、画素回路１０のそれぞれを構成するトランジスタＱ１〜Ｑ５はＮチャンネル型トランジスタであり、画素回路１０のそれぞれは、イネーブルスイッチＱ４と、保持コンデンサＣ１の電圧を初期化するための初期化コンデンサＣ２と、分離スイッチＱ５とをさらに備える。
【解決手段】電流発光素子Ｄ１と、電流発光素子Ｄ１に電流を流すドライバトランジスタＱ１と、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する保持コンデンサＣ１と、画像信号に応じた電圧を保持コンデンサＣ１に書込む書込みスイッチＱ２とを有する画素回路１０を複数配列した画像表示装置であって、画素回路１０のそれぞれを構成するトランジスタＱ１〜Ｑ５はＮチャンネル型トランジスタであり、画素回路１０のそれぞれは、イネーブルスイッチＱ４と、保持コンデンサＣ１の電圧を初期化するための初期化コンデンサＣ２と、分離スイッチＱ５とをさらに備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電流発光素子を用いたアクティブマトリクス型の画像表示装置に関する。
【背景技術】
【０００２】
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として期待されている。
【０００３】
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリクス方式とアクティブマトリクス方式とがある。前者は画素回路が単純であるものの大型かつ高精細の画像表示装置の実現が困難である。このため、近年は、電流発光素子を駆動するドライバトランジスタを有機ＥＬ素子毎に備えた画素回路を配列したアクティブマトリクス型の有機ＥＬ表示装置の開発が盛んに行われている。
【０００４】
ドライバトランジスタおよびその周辺回路は、一般に薄膜トランジスタを用いて形成される。また、薄膜トランジスタにはポリシリコンを用いたものとアモルファスシリコンを用いたものとがある。アモルファスシリコン薄膜トランジスタは移動度が小さくしきい値電圧の経時変化が大きいという弱点があるものの、移動度の均一性がよく、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、アモルファスシリコン薄膜トランジスタの弱点であるしきい値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、薄膜トランジスタのしきい値電圧が変化した場合であっても、電流発光素子に流す電流量はしきい値電圧の影響を受けず、安定した画像表示が可能な画素回路を備えた有機ＥＬ表示装置が開示されている。
【０００５】
しかしながら、特許文献１に記載の画素回路はＰチャンネル型トランジスタを用いて構成されている。一方、大型の画像表示装置用のアモルファスシリコン薄膜トランジスタとしては、Ｎチャンネル型トランジスタのみが実用化されていることから、Ｎチャンネル型トランジスタを用いた画像回路を構成することが必要である。さらに、有機ＥＬ素子を容易に製造するために、ドライバトランジスタのソースに有機ＥＬ素子のアノードを接続し、各画像回路の有機ＥＬ素子のカソードを共通電極に接続できる回路構成が望ましい。さらには、有機ＥＬの発光時に流れる電流と電源線の電気抵抗による電圧降下から発生する発光輝度の不均一を抑制するために、ソース接地動作の画素補償回路が求められている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００２−５１４３２０号公報
【発明の概要】
【０００７】
本発明の画像表示装置は、電流発光素子と、電流発光素子に電流を流すドライバトランジスタと、ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、画像信号に応じた電圧を保持コンデンサに書込む書込みスイッチとを有する画素回路を複数配列している。各画素回路を構成するトランジスタはＮチャンネル型トランジスタである。各画素回路はイネーブルスイッチと初期化コンデンサと分離スイッチとをさらに備えている。イネーブルスイッチのドレインはドライバトランジスタのソースと接続される。イネーブルスイッチのソースは電流発光素子のアノードと接続される。保持コンデンサの一方の端子はドライバトランジスタのゲートに接続され、保持コンデンサの他方の端子は初期化コンデンサの一方の端子に接続される。初期化コンデンサの他方の端子は保持コンデンサの電圧を初期化するためのトリガ信号を供給するトリガ線に接続される。分離スイッチのドレインは保持コンデンサと初期化コンデンサとが接続された節点と接続される。分離スイッチのソースはドライバトランジスタのソースと接続される。この構成により、ドライバトランジスタのソースに電流発光素子を接続した画素回路をＮチャンネル型トランジスタのみを用いて構成した画像表示装置を提供することができる。
【０００８】
また、本発明の画像表示装置のイネーブルスイッチを制御する制御信号は、トリガ線に供給されるトリガ信号であってもよい。この構成により画素回路を簡素化することができる。
【０００９】
また、本発明の画像表示装置の各画素回路は、ドライバトランジスタのゲートに参照電圧を印加するための参照スイッチをさらに備えてもよい。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図
【図２】本発明の実施の形態における画素回路の回路図
【図３】本発明の実施の形態における画素回路の動作を示すタイミングチャート
【図４】本発明の実施の形態における画像表示装置のしきい値検出期間における動作 を説明するための回路図
【図５】本発明の実施の形態における画像表示装置の書込み期間における動作を説明 するための回路図
【図６】本発明の実施の形態における画像表示装置の発光期間における動作を説明す るための回路図
【図７】本発明の実施の形態における画素回路の各素子のレイアウトの一例を示す図
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態におけるアクティブマトリクス型の画像表示装置について、図面を用いて説明する。なお、ここでは画像表示装置として、薄膜トランジスタを用いて有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明するが、本発明は、流す電流量によって輝度を制御する電流発光素子を用いたアクティブマトリクス型の画像表示装置全般に適用可能である。
【００１２】
（実施の形態）
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
【００１３】
本実施の形態における有機ＥＬ表示装置は、マトリクス状に配列された複数の画素回路１０と、走査線駆動回路１１と、データ線駆動回路１２と、電源線駆動回路１４とを備えている。走査線駆動回路１１は、画素回路１０に走査信号ｓｃｎ、リセット信号ｒｓｔ、トリガ信号ｔｒｇ、マージ信号ｍｒｇのそれぞれを供給する。データ線駆動回路１２は、画像信号に対応したデータ信号ｄａｔａを画素回路１０に供給する。電源線駆動回路１４は、画素回路１０に電力を供給する。本実施の形態においては、画素回路１０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
【００１４】
走査線駆動回路１１は、図１において行方向に配列された画素回路１０に共通に接続された走査線４１に、それぞれ独立に走査信号ｓｃｎを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたリセット線４２に、それぞれ独立にリセット信号ｒｓｔを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたトリガ線４３に、それぞれ独立にトリガ信号ｔｒｇを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたマージ線４４に、それぞれ独立にマージ信号ｍｒｇを供給する。またデータ線駆動回路１２は、図１において列方向に配列された画素回路１０に共通に接続されたデータ線２０に、それぞれ独立にデータ信号ｄａｔａを供給する。本実施の形態においては、走査線４１、リセット線４２、トリガ線４３、マージ線４４の数はそれぞれｎ本、データ線２０の数はｍ本であるが、走査線４１、リセット線４２、トリガ線４３、マージ線４４の数については、同一でなくともよい。
【００１５】
電源線駆動回路１４は、すべての画素回路１０に共通に接続された高電圧側電源線２４と低電圧側電源線２５に電力を供給する。また、すべての画素回路１０に共通に接続された参照電圧線２６に参照電圧Ｖｒｅｆを供給する。
【００１６】
図２は、本発明の実施の形態における画素回路１０の回路図である。
【００１７】
本実施の形態における各画素回路１０は、電流発光素子である有機ＥＬ素子Ｄ１と、ドライバトランジスタＱ１と、保持コンデンサＣ１と、トランジスタＱ２と、トランジスタＱ３と、トランジスタＱ４と、トランジスタＱ５とを備えている。ドライバトランジスタＱ１は、有機ＥＬ素子Ｄ１に電流を流すことで有機ＥＬ素子Ｄ１を発光させる。保持コンデンサＣ１は、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する。トランジスタＱ２は、画像信号に応じた電圧を保持コンデンサＣ１に書込むための書込みスイッチである。トランジスタＱ３は、ドライバトランジスタＱ１のゲートに参照電圧Ｖｒｅｆを印加するための参照スイッチである。トランジスタＱ４は、有機ＥＬ素子Ｄ１に電流を流す電流経路に挿入されたイネーブルスイッチである。トランジスタＱ５は、保持コンデンサＣ１に電圧を書込むときに保持コンデンサＣ１とドライバトランジスタＱ１のソースとを切り離すための分離スイッチである。また、各画素回路１０は、保持コンデンサＣ１にドライバトランジスタＱ１のしきい値電圧Ｖｔｈを超える電圧を与えて保持コンデンサＣ１の電圧を初期化するための初期化コンデンサＣ２をさらに備えている。ここで、画素回路１０を構成するドライバトランジスタＱ１およびトランジスタＱ２〜Ｑ５はすべてＮチャンネル薄膜型トランジスタである。そしてこれらのトランジスタＱ２〜Ｑ５はエンハンスメント型トランジスタであるものとして説明するが、デプレション型トランジスタであってもよい。
【００１８】
イネーブルスイッチであるトランジスタＱ４のドレインはドライバトランジスタＱ１のソースと接続されている。トランジスタＱ４のソースは有機ＥＬ素子Ｄ１のアノードと接続されている。すなわち、ドライバトランジスタＱ１のドレインは高電圧側電源線２４に接続され、ドライバトランジスタＱ１のソースはトランジスタＱ４のドレインに接続されている。そして、トランジスタＱ４のソースは有機ＥＬ素子Ｄ１のアノードに接続され、有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば５（Ｖ）であり、低電圧側電源線２５に供給されている電圧は、例えば−１５（Ｖ）である。
【００１９】
保持コンデンサＣ１の一方の端子はドライバトランジスタＱ１のゲートに接続されている。保持コンデンサＣ１の他方の端子は初期化コンデンサＣ２の一方の端子に接続されている。初期化コンデンサＣ２の他方の端子は保持コンデンサＣ１の電圧を初期化するためのトリガ信号ｔｒｇを供給するトリガ線４３に接続されている。分離スイッチであるトランジスタＱ５のドレインは保持コンデンサＣ１と初期化コンデンサＣ２とが接続された節点（以下、「節点ａ」と称する）と接続されている。トランジスタＱ５のソースはドライバトランジスタＱ１のソースと接続されている。
【００２０】
またドライバトランジスタＱ１のゲートは書込みスイッチであるトランジスタＱ２を介してデータ線２０に接続されるとともに、参照スイッチであるトランジスタＱ３を介して参照電圧線２６に接続されている。
【００２１】
なお、トランジスタＱ２のゲートは走査線４１に接続され、トランジスタＱ３のゲートはリセット線４２に接続され、トランジスタＱ５のゲートはマージ線４４に接続されている。また、トランジスタＱ４のゲートがトリガ線４３に接続されているが、これは本実施の形態においてはトリガ線４３に供給されるトリガ信号ｔｒｇがトランジスタＱ４を制御する制御信号をも兼ねているためである。もちろんトランジスタＱ４を制御する制御信号を独立に設けてもよいが、トリガ信号ｔｒｇと兼用することで配線を減らすことができ、画素回路１０を簡素化することができる。
【００２２】
次に、本実施の形態における画素回路１０の動作について説明する。図３は、本発明の実施の形態における画素回路１０の動作を示すタイミングチャートである。本実施の形態においては、各画素回路１０は１フィールド期間内に、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する動作、画像信号に対応したデータ信号ｄａｔａを保持コンデンサＣ１に書込む動作、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる動作を行う。便宜上、しきい値電圧Ｖｔｈを検出する期間をしきい値検出期間Ｔ１、データ信号ｄａｔａを書込む期間を書込み期間Ｔ２、有機ＥＬ素子Ｄ１を発光させる期間を発光期間Ｔ３として、以下に動作の詳細を説明する。なお、しきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３は画素回路１０のそれぞれに対して定義されるものであり、すべての画素回路１０に対して上記３つの期間の位相を一致させる必要はない。本実施の形態においては、行方向に配列された画素回路１０に対しては上記３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動している。このように位相をずらして駆動することにより発光期間Ｔ３の時間を長く設定できるので、画像表示輝度を向上する上で望ましい。
【００２３】
（しきい値検出期間Ｔ１）
図４は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための回路図である。なお図４には、説明のために、図２のトランジスタＱ２〜Ｑ５をそれぞれスイッチＳＷ２〜ＳＷ５で置き換えている。
【００２４】
まず、しきい値検出期間Ｔ１の前、すなわち１フィールド前の発光期間の後半では、走査信号ｓｃｎ、リセット信号ｒｓｔ、マージ信号ｍｒｇはそれぞれローレベルでありトリガ信号ｔｒｇはハイレベルである。従って、スイッチＳＷ２、スイッチＳＷ３、スイッチＳＷ５はオフ状態であり、スイッチＳＷ４はオン状態である。このときの保持コンデンサＣ１の端子間の電圧ＶＣ１を電圧ＶＣ１（０）、ドライバトランジスタＱ１のソース電圧Ｖｓを電圧Ｖｓ（０）とすると、節点ａの電圧Ｖａは後述するように電圧Ｖｓ（０）と等しい。すなわち、ドライバトランジスタＱ１のゲート電圧を電圧Ｖｇとすると、
【００２５】
【数１】
【００２６】
である。
【００２７】
しきい値検出期間Ｔ１の最初の時刻ｔ１１において、トリガ信号ｔｒｇをローレベルにしてスイッチＳＷ４をオフ状態とする。トリガ信号ｔｒｇのハイレベルの電圧とローレベルの電圧との差を電圧差ΔＶとすると、ドライバトランジスタＱ１のゲート電圧Ｖｇおよび節点ａの電圧Ｖａも電圧差ΔＶだけ低下する。そして、ゲート電圧Ｖｇおよび節点ａの電圧Ｖａは、
【００２８】
【数２】
【００２９】
となる。
【００３０】
その後の時刻ｔ１２において、リセット信号ｒｓｔをハイレベルにしてスイッチＳＷ３をオン状態とする。するとドライバトランジスタＱ１のゲート電圧Ｖｇが参照電圧Ｖｒｅｆに等しくなり、節点ａの電圧Ｖａも変化して、
【００３１】
【数３】
【００３２】
となる。従って保持コンデンサＣ１の端子間の電圧ＶＣ１は、
【００３３】
【数４】
【００３４】
となる。
【００３５】
ここで重要なことは、スイッチＳＷ３をオン状態とした後にスイッチＳＷ５をオン状態にしたときに、ドライバトランジスタＱ１をオン状態にすることができるように節点ａの電圧Ｖａが十分低くなることである。言い換えれば、このときに、保持コンデンサＣ１の端子間の電圧ＶＣ１がしきい値電圧Ｖｔｈと比較して十分大きくなることである。例えば本実施の形態において、Ｖｓ（０）＝−５（Ｖ）、Ｖｒｅｆ＝０（Ｖ）、ＶＣ１（０）＝０（Ｖ）、ΔＶ＝３０（Ｖ）、さらに保持コンデンサＣ１の容量と初期化コンデンサＣ２の容量とが等しいと仮定する。すると、保持コンデンサＣ１の端子間の電圧ＶＣ１は１７．５（Ｖ）であり、ドライバトランジスタＱ１のソース電圧Ｖａが−１７．５（Ｖ）となって、しきい値電圧Ｖｔｈと比較して十分大きくなる。このため、ドライバトランジスタＱ１をオン状態にすることが可能である。
【００３６】
次に、時刻ｔ１３においてマージ信号ｍｒｇをハイレベルにしてスイッチＳＷ５をオン状態にする。すると、しきい値電圧Ｖｔｈより高い電圧に充電された保持コンデンサＣ１がスイッチＳＷ５を介してドライバトランジスタＱ１のゲート・ソース間に接続される。このため、ドライバトランジスタＱ１はオン状態となり、保持コンデンサＣ１の電荷を放電してドライバトランジスタＱ１のソース電圧Ｖｓが上昇をはじめる。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈと等しくなった時点でドライバトランジスタＱ１はオフ状態となる。従って、保持コンデンサＣ１の端子間の電圧ＶＣ１はしきい値電圧Ｖｔｈに等しくなる。すなわち、
【００３７】
【数５】
【００３８】
である。
【００３９】
この後、時刻ｔ１４で、マージ信号ｍｒｇをローレベルとしてスイッチＳＷ５をオフ状態とする。そして時刻ｔ１５において、リセット信号ｒｓｔをローレベルにしてスイッチＳＷ３をオフ状態とする。
【００４０】
（書込み期間Ｔ２）
図５は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２における動作を説明するための回路図である。
【００４１】
書込み期間Ｔ２の時刻ｔ２１において、走査信号ＳｃｎをハイレベルとしてスイッチＳＷ２をオン状態とする。するとこのときデータ線２０に供給されているデータ信号ｄａｔａに対応した電圧Ｖｄａｔａが、保持コンデンサＣ１の一方の端子に印加される。そのため、保持コンデンサＣ１と初期化コンデンサＣ２とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
【００４２】
【数６】
【００４３】
となる。
【００４４】
その後の時刻ｔ２２において、走査信号ＳｃｎをローレベルとしてスイッチＳＷ２をオフ状態とする。
【００４５】
（発光期間Ｔ３）
図６は、本発明の実施の形態における画像表示装置の発光期間Ｔ３における動作を説明するための回路図である。
【００４６】
時刻ｔ３１においてマージ信号ｍｒｇをハイレベルとしてスイッチＳＷ５をオン状態とする。これによりドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが保持コンデンサＣ１の端子間の電圧ＶＣ１と等しくなる。
【００４７】
その後の時刻ｔ３２において、トリガ信号ｔｒｇをハイレベルとしスイッチＳＷ４をオン状態とする。すると有機ＥＬ素子Ｄ１に電流が流れ、有機ＥＬ素子Ｄ１が画像信号に対応した輝度で発光する。このとき有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、
【００４８】
【数７】
【００４９】
となる。なお、βはドライバトランジスタＱ１の移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャンネル長Ｌ、チャンネル幅Ｗに依存して決まる係数であり、
【００５０】
【数８】
【００５１】
で表される。
【００５２】
このように、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることがない。
【００５３】
そしてドライバトランジスタＱ１のソース電圧Ｖｓが節点ａの電圧Ｖａと等しくなって以降の時刻ｔ３３において、マージ信号ｍｒｇをローレベルとしてスイッチＳＷ５をオフ状態とする。しかしスイッチＳＷ５をオフ状態としてもドライバトランジスタＱ１のゲート電圧Ｖｇは変化しない。すなわち、節点ａの電圧ＶａとドライバトランジスタＱ１のソース電圧Ｖｓとも依然等しいままであり、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌも変化しない。
【００５４】
なお本実施の形態においては、しきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３の時間を、それぞれ１ｍｓ、１６μｓ、１５ｍｓに設定した。しかしこれらの時間は有機ＥＬ素子Ｄ１の特性、保持コンデンサＣ１の容量、その他、画素回路１０を構成する各素子の特性等により最適に設定することが望ましい。また静止画像では輝度を高くするために発光期間Ｔ３の時間を長く設定し、動画像では発光の応答速度を考慮して発光期間Ｔ３の時間をやや短めに設定する等、表示する画像の種類により設定してもよい。
【００５５】
また上述の説明では、高電圧側電源線２４の電圧を５（Ｖ）、低電圧側電源線２５の電圧を−１５（Ｖ）、参照電圧Ｖｒｅｆを０（Ｖ）とした。しかしこれらの電圧値も画素回路１０を構成する各素子の特性等により最適に設定することが望ましい。例えばドライバトランジスタＱ１がエンハンスメント型トランジスタであれば、参照電圧Ｖｒｅｆを高電圧側電源線２４の電圧と同一とすることで参照電圧線２６を省略することができる。またこの省略によって、画素回路１０の各素子および配線のレイアウトを簡素化することができる。
【００５６】
図７は、本発明の実施の形態における、参照電圧Ｖｒｅｆを高電圧側電源線２４の電圧と等しい電圧に設定した場合の画素回路１０の各素子のレイアウトの一例を示す図である。図７において、画素回路１０を構成するドライバトランジスタＱ１、トランジスタＱ２〜Ｑ５、保持コンデンサＣ１、初期化コンデンサＣ２、有機ＥＬ素子Ｄ１の各素子は、それぞれ図２と同じ符号を付して示している。
【００５７】
データ線２０は図７において画素回路１０の左側に列方向に配置され、高電圧側電源線２４は画素回路１０の右側に列方向に配置されている。図７においては、この高電圧側電源線２４は参照電圧線２６を兼ねている。また、走査線４１は図７において画素回路１０の上側に行方向に配置され、リセット線４２は走査線４１の下側に行方向に配置され、マージ線４４はさらにその下側に行方向に配置され、トリガ線４３はさらにその下側に行方向に配置されている。そして、列方向に配置されたデータ線２０および高電圧側電源線２４を第１の層の配線で構成し、行方向に配置された走査線４１、リセット線４２、マージ線４４およびトリガ線４３を第１の層とは別の第２の層の配線で構成することができる。このように、参照電圧Ｖｒｅｆを高電圧側電源線２４の電圧と等しい電圧に設定することで、画素回路１０の各素子および配線のレイアウトを簡素化することができる。
【００５８】
また本実施の形態においては、保持コンデンサＣ１の容量と初期化コンデンサＣ２の容量とが等しいと仮定して画素回路１０の動作を説明した。しかし、これらの容量値も画素回路１０を構成する各素子の特性や駆動条件等により最適に設定することが望ましい。例えば保持コンデンサＣ１の容量は、ドライバトランジスタＱ１のゲート・ソース電極間やゲート・ドレイン電極間に存在する寄生容量や、トランジスタＱ２、Ｑ３のオフリーク電流等の影響によって、発光期間Ｔ３の間に端子間の電圧ＶＣ１が変化しないように十分に大きく設定することが望ましい。また、保持コンデンサＣ１にデータ信号ｄａｔａを書込むことができ、かつ保持コンデンサＣ１を確実に初期化できるように初期化コンデンサＣ２の容量を設定することが望ましい。
【００５９】
以上に説明したように本実施の形態によれば、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることがなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。さらに本実施の形態によれば、有機ＥＬ素子Ｄ１は発光期間Ｔ３において画像信号に対応した輝度で発光し、しきい値検出期間Ｔ１の開始時における保持コンデンサＣ１のリセット期間において画像信号に無関係に発光することがない。このため、本実施の形態によれば、コントラストの高い画像を表示することができる。
【００６０】
また、保持コンデンサＣ１の端子間の電圧ＶＣ１によって有機ＥＬ素子Ｄ１の輝度が決まるため、保持コンデンサＣ１の端子間の電圧ＶＣ１が想定外の変動を起こさないように駆動する必要がある。そのために、図３に示したシーケンスにもとづき各トランジスタを制御することで保持コンデンサＣ１の電圧を確実に制御することができる。
【００６１】
このように本実施の形態によれば、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線２５に共通に接続する画素回路１０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。そして本実施の形態における画素回路１０はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適であるが、Ｎチャンネル型ポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。
【００６２】
なお、本実施の形態においては、行方向に配列された画素回路１０に対してはしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３の３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動する構成について説明した。しかし本発明はこれに限定されるものではなく、例えば１フィールド期間をしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３を含む３つの期間に分割し、すべての画素回路１０を同期させて駆動してもよい。すなわち参照電圧Ｖｒｅｆをデータ線２０より供給することでトランジスタＱ３を省略することができ、トランジスタ数の削減を図ることができる。
【００６３】
また、本実施の形態において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子Ｄ１の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
【産業上の利用可能性】
【００６４】
本発明の画像表示装置によれば、ドライバトランジスタのソースに電流発光素子を接続した画素回路を、Ｎチャンネル型トランジスタを用いて画素回路を構成することが可能となり、電流発光素子を用いたアクティブマトリクス型の画像表示装置として有用である。
【符号の説明】
【００６５】
１０ 画素回路
１１ 走査線駆動回路
１２ データ線駆動回路
１４ 電源線駆動回路
２０ データ線
２４ 高電圧側電源線
２５ 低電圧側電源線
２６ 参照電圧線
４１ 走査線
４２ リセット線
４３ トリガ線
４４ マージ線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 初期化コンデンサ
Ｑ１ ドライバトランジスタ Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
【技術分野】
【０００１】
この発明は、電流発光素子を用いたアクティブマトリクス型の画像表示装置に関する。
【背景技術】
【０００２】
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として期待されている。
【０００３】
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリクス方式とアクティブマトリクス方式とがある。前者は画素回路が単純であるものの大型かつ高精細の画像表示装置の実現が困難である。このため、近年は、電流発光素子を駆動するドライバトランジスタを有機ＥＬ素子毎に備えた画素回路を配列したアクティブマトリクス型の有機ＥＬ表示装置の開発が盛んに行われている。
【０００４】
ドライバトランジスタおよびその周辺回路は、一般に薄膜トランジスタを用いて形成される。また、薄膜トランジスタにはポリシリコンを用いたものとアモルファスシリコンを用いたものとがある。アモルファスシリコン薄膜トランジスタは移動度が小さくしきい値電圧の経時変化が大きいという弱点があるものの、移動度の均一性がよく、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、アモルファスシリコン薄膜トランジスタの弱点であるしきい値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、薄膜トランジスタのしきい値電圧が変化した場合であっても、電流発光素子に流す電流量はしきい値電圧の影響を受けず、安定した画像表示が可能な画素回路を備えた有機ＥＬ表示装置が開示されている。
【０００５】
しかしながら、特許文献１に記載の画素回路はＰチャンネル型トランジスタを用いて構成されている。一方、大型の画像表示装置用のアモルファスシリコン薄膜トランジスタとしては、Ｎチャンネル型トランジスタのみが実用化されていることから、Ｎチャンネル型トランジスタを用いた画像回路を構成することが必要である。さらに、有機ＥＬ素子を容易に製造するために、ドライバトランジスタのソースに有機ＥＬ素子のアノードを接続し、各画像回路の有機ＥＬ素子のカソードを共通電極に接続できる回路構成が望ましい。さらには、有機ＥＬの発光時に流れる電流と電源線の電気抵抗による電圧降下から発生する発光輝度の不均一を抑制するために、ソース接地動作の画素補償回路が求められている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００２−５１４３２０号公報
【発明の概要】
【０００７】
本発明の画像表示装置は、電流発光素子と、電流発光素子に電流を流すドライバトランジスタと、ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、画像信号に応じた電圧を保持コンデンサに書込む書込みスイッチとを有する画素回路を複数配列している。各画素回路を構成するトランジスタはＮチャンネル型トランジスタである。各画素回路はイネーブルスイッチと初期化コンデンサと分離スイッチとをさらに備えている。イネーブルスイッチのドレインはドライバトランジスタのソースと接続される。イネーブルスイッチのソースは電流発光素子のアノードと接続される。保持コンデンサの一方の端子はドライバトランジスタのゲートに接続され、保持コンデンサの他方の端子は初期化コンデンサの一方の端子に接続される。初期化コンデンサの他方の端子は保持コンデンサの電圧を初期化するためのトリガ信号を供給するトリガ線に接続される。分離スイッチのドレインは保持コンデンサと初期化コンデンサとが接続された節点と接続される。分離スイッチのソースはドライバトランジスタのソースと接続される。この構成により、ドライバトランジスタのソースに電流発光素子を接続した画素回路をＮチャンネル型トランジスタのみを用いて構成した画像表示装置を提供することができる。
【０００８】
また、本発明の画像表示装置のイネーブルスイッチを制御する制御信号は、トリガ線に供給されるトリガ信号であってもよい。この構成により画素回路を簡素化することができる。
【０００９】
また、本発明の画像表示装置の各画素回路は、ドライバトランジスタのゲートに参照電圧を印加するための参照スイッチをさらに備えてもよい。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図
【図２】本発明の実施の形態における画素回路の回路図
【図３】本発明の実施の形態における画素回路の動作を示すタイミングチャート
【図４】本発明の実施の形態における画像表示装置のしきい値検出期間における動作 を説明するための回路図
【図５】本発明の実施の形態における画像表示装置の書込み期間における動作を説明 するための回路図
【図６】本発明の実施の形態における画像表示装置の発光期間における動作を説明す るための回路図
【図７】本発明の実施の形態における画素回路の各素子のレイアウトの一例を示す図
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態におけるアクティブマトリクス型の画像表示装置について、図面を用いて説明する。なお、ここでは画像表示装置として、薄膜トランジスタを用いて有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明するが、本発明は、流す電流量によって輝度を制御する電流発光素子を用いたアクティブマトリクス型の画像表示装置全般に適用可能である。
【００１２】
（実施の形態）
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
【００１３】
本実施の形態における有機ＥＬ表示装置は、マトリクス状に配列された複数の画素回路１０と、走査線駆動回路１１と、データ線駆動回路１２と、電源線駆動回路１４とを備えている。走査線駆動回路１１は、画素回路１０に走査信号ｓｃｎ、リセット信号ｒｓｔ、トリガ信号ｔｒｇ、マージ信号ｍｒｇのそれぞれを供給する。データ線駆動回路１２は、画像信号に対応したデータ信号ｄａｔａを画素回路１０に供給する。電源線駆動回路１４は、画素回路１０に電力を供給する。本実施の形態においては、画素回路１０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
【００１４】
走査線駆動回路１１は、図１において行方向に配列された画素回路１０に共通に接続された走査線４１に、それぞれ独立に走査信号ｓｃｎを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたリセット線４２に、それぞれ独立にリセット信号ｒｓｔを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたトリガ線４３に、それぞれ独立にトリガ信号ｔｒｇを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたマージ線４４に、それぞれ独立にマージ信号ｍｒｇを供給する。またデータ線駆動回路１２は、図１において列方向に配列された画素回路１０に共通に接続されたデータ線２０に、それぞれ独立にデータ信号ｄａｔａを供給する。本実施の形態においては、走査線４１、リセット線４２、トリガ線４３、マージ線４４の数はそれぞれｎ本、データ線２０の数はｍ本であるが、走査線４１、リセット線４２、トリガ線４３、マージ線４４の数については、同一でなくともよい。
【００１５】
電源線駆動回路１４は、すべての画素回路１０に共通に接続された高電圧側電源線２４と低電圧側電源線２５に電力を供給する。また、すべての画素回路１０に共通に接続された参照電圧線２６に参照電圧Ｖｒｅｆを供給する。
【００１６】
図２は、本発明の実施の形態における画素回路１０の回路図である。
【００１７】
本実施の形態における各画素回路１０は、電流発光素子である有機ＥＬ素子Ｄ１と、ドライバトランジスタＱ１と、保持コンデンサＣ１と、トランジスタＱ２と、トランジスタＱ３と、トランジスタＱ４と、トランジスタＱ５とを備えている。ドライバトランジスタＱ１は、有機ＥＬ素子Ｄ１に電流を流すことで有機ＥＬ素子Ｄ１を発光させる。保持コンデンサＣ１は、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する。トランジスタＱ２は、画像信号に応じた電圧を保持コンデンサＣ１に書込むための書込みスイッチである。トランジスタＱ３は、ドライバトランジスタＱ１のゲートに参照電圧Ｖｒｅｆを印加するための参照スイッチである。トランジスタＱ４は、有機ＥＬ素子Ｄ１に電流を流す電流経路に挿入されたイネーブルスイッチである。トランジスタＱ５は、保持コンデンサＣ１に電圧を書込むときに保持コンデンサＣ１とドライバトランジスタＱ１のソースとを切り離すための分離スイッチである。また、各画素回路１０は、保持コンデンサＣ１にドライバトランジスタＱ１のしきい値電圧Ｖｔｈを超える電圧を与えて保持コンデンサＣ１の電圧を初期化するための初期化コンデンサＣ２をさらに備えている。ここで、画素回路１０を構成するドライバトランジスタＱ１およびトランジスタＱ２〜Ｑ５はすべてＮチャンネル薄膜型トランジスタである。そしてこれらのトランジスタＱ２〜Ｑ５はエンハンスメント型トランジスタであるものとして説明するが、デプレション型トランジスタであってもよい。
【００１８】
イネーブルスイッチであるトランジスタＱ４のドレインはドライバトランジスタＱ１のソースと接続されている。トランジスタＱ４のソースは有機ＥＬ素子Ｄ１のアノードと接続されている。すなわち、ドライバトランジスタＱ１のドレインは高電圧側電源線２４に接続され、ドライバトランジスタＱ１のソースはトランジスタＱ４のドレインに接続されている。そして、トランジスタＱ４のソースは有機ＥＬ素子Ｄ１のアノードに接続され、有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば５（Ｖ）であり、低電圧側電源線２５に供給されている電圧は、例えば−１５（Ｖ）である。
【００１９】
保持コンデンサＣ１の一方の端子はドライバトランジスタＱ１のゲートに接続されている。保持コンデンサＣ１の他方の端子は初期化コンデンサＣ２の一方の端子に接続されている。初期化コンデンサＣ２の他方の端子は保持コンデンサＣ１の電圧を初期化するためのトリガ信号ｔｒｇを供給するトリガ線４３に接続されている。分離スイッチであるトランジスタＱ５のドレインは保持コンデンサＣ１と初期化コンデンサＣ２とが接続された節点（以下、「節点ａ」と称する）と接続されている。トランジスタＱ５のソースはドライバトランジスタＱ１のソースと接続されている。
【００２０】
またドライバトランジスタＱ１のゲートは書込みスイッチであるトランジスタＱ２を介してデータ線２０に接続されるとともに、参照スイッチであるトランジスタＱ３を介して参照電圧線２６に接続されている。
【００２１】
なお、トランジスタＱ２のゲートは走査線４１に接続され、トランジスタＱ３のゲートはリセット線４２に接続され、トランジスタＱ５のゲートはマージ線４４に接続されている。また、トランジスタＱ４のゲートがトリガ線４３に接続されているが、これは本実施の形態においてはトリガ線４３に供給されるトリガ信号ｔｒｇがトランジスタＱ４を制御する制御信号をも兼ねているためである。もちろんトランジスタＱ４を制御する制御信号を独立に設けてもよいが、トリガ信号ｔｒｇと兼用することで配線を減らすことができ、画素回路１０を簡素化することができる。
【００２２】
次に、本実施の形態における画素回路１０の動作について説明する。図３は、本発明の実施の形態における画素回路１０の動作を示すタイミングチャートである。本実施の形態においては、各画素回路１０は１フィールド期間内に、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する動作、画像信号に対応したデータ信号ｄａｔａを保持コンデンサＣ１に書込む動作、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる動作を行う。便宜上、しきい値電圧Ｖｔｈを検出する期間をしきい値検出期間Ｔ１、データ信号ｄａｔａを書込む期間を書込み期間Ｔ２、有機ＥＬ素子Ｄ１を発光させる期間を発光期間Ｔ３として、以下に動作の詳細を説明する。なお、しきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３は画素回路１０のそれぞれに対して定義されるものであり、すべての画素回路１０に対して上記３つの期間の位相を一致させる必要はない。本実施の形態においては、行方向に配列された画素回路１０に対しては上記３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動している。このように位相をずらして駆動することにより発光期間Ｔ３の時間を長く設定できるので、画像表示輝度を向上する上で望ましい。
【００２３】
（しきい値検出期間Ｔ１）
図４は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための回路図である。なお図４には、説明のために、図２のトランジスタＱ２〜Ｑ５をそれぞれスイッチＳＷ２〜ＳＷ５で置き換えている。
【００２４】
まず、しきい値検出期間Ｔ１の前、すなわち１フィールド前の発光期間の後半では、走査信号ｓｃｎ、リセット信号ｒｓｔ、マージ信号ｍｒｇはそれぞれローレベルでありトリガ信号ｔｒｇはハイレベルである。従って、スイッチＳＷ２、スイッチＳＷ３、スイッチＳＷ５はオフ状態であり、スイッチＳＷ４はオン状態である。このときの保持コンデンサＣ１の端子間の電圧ＶＣ１を電圧ＶＣ１（０）、ドライバトランジスタＱ１のソース電圧Ｖｓを電圧Ｖｓ（０）とすると、節点ａの電圧Ｖａは後述するように電圧Ｖｓ（０）と等しい。すなわち、ドライバトランジスタＱ１のゲート電圧を電圧Ｖｇとすると、
【００２５】
【数１】
【００２６】
である。
【００２７】
しきい値検出期間Ｔ１の最初の時刻ｔ１１において、トリガ信号ｔｒｇをローレベルにしてスイッチＳＷ４をオフ状態とする。トリガ信号ｔｒｇのハイレベルの電圧とローレベルの電圧との差を電圧差ΔＶとすると、ドライバトランジスタＱ１のゲート電圧Ｖｇおよび節点ａの電圧Ｖａも電圧差ΔＶだけ低下する。そして、ゲート電圧Ｖｇおよび節点ａの電圧Ｖａは、
【００２８】
【数２】
【００２９】
となる。
【００３０】
その後の時刻ｔ１２において、リセット信号ｒｓｔをハイレベルにしてスイッチＳＷ３をオン状態とする。するとドライバトランジスタＱ１のゲート電圧Ｖｇが参照電圧Ｖｒｅｆに等しくなり、節点ａの電圧Ｖａも変化して、
【００３１】
【数３】
【００３２】
となる。従って保持コンデンサＣ１の端子間の電圧ＶＣ１は、
【００３３】
【数４】
【００３４】
となる。
【００３５】
ここで重要なことは、スイッチＳＷ３をオン状態とした後にスイッチＳＷ５をオン状態にしたときに、ドライバトランジスタＱ１をオン状態にすることができるように節点ａの電圧Ｖａが十分低くなることである。言い換えれば、このときに、保持コンデンサＣ１の端子間の電圧ＶＣ１がしきい値電圧Ｖｔｈと比較して十分大きくなることである。例えば本実施の形態において、Ｖｓ（０）＝−５（Ｖ）、Ｖｒｅｆ＝０（Ｖ）、ＶＣ１（０）＝０（Ｖ）、ΔＶ＝３０（Ｖ）、さらに保持コンデンサＣ１の容量と初期化コンデンサＣ２の容量とが等しいと仮定する。すると、保持コンデンサＣ１の端子間の電圧ＶＣ１は１７．５（Ｖ）であり、ドライバトランジスタＱ１のソース電圧Ｖａが−１７．５（Ｖ）となって、しきい値電圧Ｖｔｈと比較して十分大きくなる。このため、ドライバトランジスタＱ１をオン状態にすることが可能である。
【００３６】
次に、時刻ｔ１３においてマージ信号ｍｒｇをハイレベルにしてスイッチＳＷ５をオン状態にする。すると、しきい値電圧Ｖｔｈより高い電圧に充電された保持コンデンサＣ１がスイッチＳＷ５を介してドライバトランジスタＱ１のゲート・ソース間に接続される。このため、ドライバトランジスタＱ１はオン状態となり、保持コンデンサＣ１の電荷を放電してドライバトランジスタＱ１のソース電圧Ｖｓが上昇をはじめる。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈと等しくなった時点でドライバトランジスタＱ１はオフ状態となる。従って、保持コンデンサＣ１の端子間の電圧ＶＣ１はしきい値電圧Ｖｔｈに等しくなる。すなわち、
【００３７】
【数５】
【００３８】
である。
【００３９】
この後、時刻ｔ１４で、マージ信号ｍｒｇをローレベルとしてスイッチＳＷ５をオフ状態とする。そして時刻ｔ１５において、リセット信号ｒｓｔをローレベルにしてスイッチＳＷ３をオフ状態とする。
【００４０】
（書込み期間Ｔ２）
図５は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２における動作を説明するための回路図である。
【００４１】
書込み期間Ｔ２の時刻ｔ２１において、走査信号ＳｃｎをハイレベルとしてスイッチＳＷ２をオン状態とする。するとこのときデータ線２０に供給されているデータ信号ｄａｔａに対応した電圧Ｖｄａｔａが、保持コンデンサＣ１の一方の端子に印加される。そのため、保持コンデンサＣ１と初期化コンデンサＣ２とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
【００４２】
【数６】
【００４３】
となる。
【００４４】
その後の時刻ｔ２２において、走査信号ＳｃｎをローレベルとしてスイッチＳＷ２をオフ状態とする。
【００４５】
（発光期間Ｔ３）
図６は、本発明の実施の形態における画像表示装置の発光期間Ｔ３における動作を説明するための回路図である。
【００４６】
時刻ｔ３１においてマージ信号ｍｒｇをハイレベルとしてスイッチＳＷ５をオン状態とする。これによりドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが保持コンデンサＣ１の端子間の電圧ＶＣ１と等しくなる。
【００４７】
その後の時刻ｔ３２において、トリガ信号ｔｒｇをハイレベルとしスイッチＳＷ４をオン状態とする。すると有機ＥＬ素子Ｄ１に電流が流れ、有機ＥＬ素子Ｄ１が画像信号に対応した輝度で発光する。このとき有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、
【００４８】
【数７】
【００４９】
となる。なお、βはドライバトランジスタＱ１の移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャンネル長Ｌ、チャンネル幅Ｗに依存して決まる係数であり、
【００５０】
【数８】
【００５１】
で表される。
【００５２】
このように、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることがない。
【００５３】
そしてドライバトランジスタＱ１のソース電圧Ｖｓが節点ａの電圧Ｖａと等しくなって以降の時刻ｔ３３において、マージ信号ｍｒｇをローレベルとしてスイッチＳＷ５をオフ状態とする。しかしスイッチＳＷ５をオフ状態としてもドライバトランジスタＱ１のゲート電圧Ｖｇは変化しない。すなわち、節点ａの電圧ＶａとドライバトランジスタＱ１のソース電圧Ｖｓとも依然等しいままであり、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌも変化しない。
【００５４】
なお本実施の形態においては、しきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３の時間を、それぞれ１ｍｓ、１６μｓ、１５ｍｓに設定した。しかしこれらの時間は有機ＥＬ素子Ｄ１の特性、保持コンデンサＣ１の容量、その他、画素回路１０を構成する各素子の特性等により最適に設定することが望ましい。また静止画像では輝度を高くするために発光期間Ｔ３の時間を長く設定し、動画像では発光の応答速度を考慮して発光期間Ｔ３の時間をやや短めに設定する等、表示する画像の種類により設定してもよい。
【００５５】
また上述の説明では、高電圧側電源線２４の電圧を５（Ｖ）、低電圧側電源線２５の電圧を−１５（Ｖ）、参照電圧Ｖｒｅｆを０（Ｖ）とした。しかしこれらの電圧値も画素回路１０を構成する各素子の特性等により最適に設定することが望ましい。例えばドライバトランジスタＱ１がエンハンスメント型トランジスタであれば、参照電圧Ｖｒｅｆを高電圧側電源線２４の電圧と同一とすることで参照電圧線２６を省略することができる。またこの省略によって、画素回路１０の各素子および配線のレイアウトを簡素化することができる。
【００５６】
図７は、本発明の実施の形態における、参照電圧Ｖｒｅｆを高電圧側電源線２４の電圧と等しい電圧に設定した場合の画素回路１０の各素子のレイアウトの一例を示す図である。図７において、画素回路１０を構成するドライバトランジスタＱ１、トランジスタＱ２〜Ｑ５、保持コンデンサＣ１、初期化コンデンサＣ２、有機ＥＬ素子Ｄ１の各素子は、それぞれ図２と同じ符号を付して示している。
【００５７】
データ線２０は図７において画素回路１０の左側に列方向に配置され、高電圧側電源線２４は画素回路１０の右側に列方向に配置されている。図７においては、この高電圧側電源線２４は参照電圧線２６を兼ねている。また、走査線４１は図７において画素回路１０の上側に行方向に配置され、リセット線４２は走査線４１の下側に行方向に配置され、マージ線４４はさらにその下側に行方向に配置され、トリガ線４３はさらにその下側に行方向に配置されている。そして、列方向に配置されたデータ線２０および高電圧側電源線２４を第１の層の配線で構成し、行方向に配置された走査線４１、リセット線４２、マージ線４４およびトリガ線４３を第１の層とは別の第２の層の配線で構成することができる。このように、参照電圧Ｖｒｅｆを高電圧側電源線２４の電圧と等しい電圧に設定することで、画素回路１０の各素子および配線のレイアウトを簡素化することができる。
【００５８】
また本実施の形態においては、保持コンデンサＣ１の容量と初期化コンデンサＣ２の容量とが等しいと仮定して画素回路１０の動作を説明した。しかし、これらの容量値も画素回路１０を構成する各素子の特性や駆動条件等により最適に設定することが望ましい。例えば保持コンデンサＣ１の容量は、ドライバトランジスタＱ１のゲート・ソース電極間やゲート・ドレイン電極間に存在する寄生容量や、トランジスタＱ２、Ｑ３のオフリーク電流等の影響によって、発光期間Ｔ３の間に端子間の電圧ＶＣ１が変化しないように十分に大きく設定することが望ましい。また、保持コンデンサＣ１にデータ信号ｄａｔａを書込むことができ、かつ保持コンデンサＣ１を確実に初期化できるように初期化コンデンサＣ２の容量を設定することが望ましい。
【００５９】
以上に説明したように本実施の形態によれば、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈが経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることがなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。さらに本実施の形態によれば、有機ＥＬ素子Ｄ１は発光期間Ｔ３において画像信号に対応した輝度で発光し、しきい値検出期間Ｔ１の開始時における保持コンデンサＣ１のリセット期間において画像信号に無関係に発光することがない。このため、本実施の形態によれば、コントラストの高い画像を表示することができる。
【００６０】
また、保持コンデンサＣ１の端子間の電圧ＶＣ１によって有機ＥＬ素子Ｄ１の輝度が決まるため、保持コンデンサＣ１の端子間の電圧ＶＣ１が想定外の変動を起こさないように駆動する必要がある。そのために、図３に示したシーケンスにもとづき各トランジスタを制御することで保持コンデンサＣ１の電圧を確実に制御することができる。
【００６１】
このように本実施の形態によれば、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線２５に共通に接続する画素回路１０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。そして本実施の形態における画素回路１０はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適であるが、Ｎチャンネル型ポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。
【００６２】
なお、本実施の形態においては、行方向に配列された画素回路１０に対してはしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３の３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動する構成について説明した。しかし本発明はこれに限定されるものではなく、例えば１フィールド期間をしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３を含む３つの期間に分割し、すべての画素回路１０を同期させて駆動してもよい。すなわち参照電圧Ｖｒｅｆをデータ線２０より供給することでトランジスタＱ３を省略することができ、トランジスタ数の削減を図ることができる。
【００６３】
また、本実施の形態において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子Ｄ１の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
【産業上の利用可能性】
【００６４】
本発明の画像表示装置によれば、ドライバトランジスタのソースに電流発光素子を接続した画素回路を、Ｎチャンネル型トランジスタを用いて画素回路を構成することが可能となり、電流発光素子を用いたアクティブマトリクス型の画像表示装置として有用である。
【符号の説明】
【００６５】
１０ 画素回路
１１ 走査線駆動回路
１２ データ線駆動回路
１４ 電源線駆動回路
２０ データ線
２４ 高電圧側電源線
２５ 低電圧側電源線
２６ 参照電圧線
４１ 走査線
４２ リセット線
４３ トリガ線
４４ マージ線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 初期化コンデンサ
Ｑ１ ドライバトランジスタ Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
【特許請求の範囲】
【請求項１】
電流発光素子と、
前記電流発光素子に電流を流すドライバトランジスタと、
前記ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、
画像信号に応じた電圧を前記保持コンデンサに書込む書込みトランジスタと
を有する画素回路を複数配列した画像表示装置であって、
前記画素回路のそれぞれを構成するトランジスタはＮチャンネル型トランジスタであり、
前記画素回路のそれぞれはイネーブルトランジスタと前記イネーブルトランジスタを制御するイネーブル線と初期化コンデンサと分離トランジスタとをさらに備え、
前記イネーブルトランジスタのソース・ドレインのうちの一方は前記ドライバトランジスタのソースと接続され、前記イネーブルトランジスタのソース・ドレインのうちの他方は前記電流発光素子のアノードと接続され、
前記保持コンデンサの一方の端子は前記ドライバトランジスタのゲートに接続され、
前記保持コンデンサの他方の端子は前記初期化コンデンサの一方の端子に接続され、
前記初期化コンデンサの他方の端子は前記保持コンデンサの電圧を初期化するためのトリガ信号を供給するトリガ線に接続され、
前記分離トランジスタのソース・ドレインのうちの一方は前記保持コンデンサと前記初期化コンデンサとが接続された節点と接続され、
前記分離トランジスタのソース・ドレインのうちの他方は前記ドライバトランジスタのソースと接続され、
前記トリガ線に前記トリガ信号を供給する前に、前記イネーブルトランジスタをオフ状態にする
画像表示装置。
【請求項２】
前記トリガ線の電位を、前記トリガ信号を供給する前の電位にした後に、前記イネーブルトランジスタをオン状態にする
請求項１に記載の画像表示装置。
【請求項３】
前記分離トランジスタがオン状態であるときに、前記トリガ線に前記トリガ信号を供給し、
その後、前記分離トランジスタをオフ状態にする
請求項１または２に記載の画像表示装置。
【請求項４】
前記画素回路のそれぞれは、ソースまたはドレインの一方を前記ドライバトランジスタのゲートに接続され、前記ドライバトランジスタのゲートに参照電圧を印加するための参照トランジスタをさらに備え、
前記イネーブルトランジスタをオフ状態にするより前に、前記参照トランジスタをオン状態にする
請求項１乃至３に記載の画像表示装置。
【請求項１】
電流発光素子と、
前記電流発光素子に電流を流すドライバトランジスタと、
前記ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、
画像信号に応じた電圧を前記保持コンデンサに書込む書込みトランジスタと
を有する画素回路を複数配列した画像表示装置であって、
前記画素回路のそれぞれを構成するトランジスタはＮチャンネル型トランジスタであり、
前記画素回路のそれぞれはイネーブルトランジスタと前記イネーブルトランジスタを制御するイネーブル線と初期化コンデンサと分離トランジスタとをさらに備え、
前記イネーブルトランジスタのソース・ドレインのうちの一方は前記ドライバトランジスタのソースと接続され、前記イネーブルトランジスタのソース・ドレインのうちの他方は前記電流発光素子のアノードと接続され、
前記保持コンデンサの一方の端子は前記ドライバトランジスタのゲートに接続され、
前記保持コンデンサの他方の端子は前記初期化コンデンサの一方の端子に接続され、
前記初期化コンデンサの他方の端子は前記保持コンデンサの電圧を初期化するためのトリガ信号を供給するトリガ線に接続され、
前記分離トランジスタのソース・ドレインのうちの一方は前記保持コンデンサと前記初期化コンデンサとが接続された節点と接続され、
前記分離トランジスタのソース・ドレインのうちの他方は前記ドライバトランジスタのソースと接続され、
前記トリガ線に前記トリガ信号を供給する前に、前記イネーブルトランジスタをオフ状態にする
画像表示装置。
【請求項２】
前記トリガ線の電位を、前記トリガ信号を供給する前の電位にした後に、前記イネーブルトランジスタをオン状態にする
請求項１に記載の画像表示装置。
【請求項３】
前記分離トランジスタがオン状態であるときに、前記トリガ線に前記トリガ信号を供給し、
その後、前記分離トランジスタをオフ状態にする
請求項１または２に記載の画像表示装置。
【請求項４】
前記画素回路のそれぞれは、ソースまたはドレインの一方を前記ドライバトランジスタのゲートに接続され、前記ドライバトランジスタのゲートに参照電圧を印加するための参照トランジスタをさらに備え、
前記イネーブルトランジスタをオフ状態にするより前に、前記参照トランジスタをオン状態にする
請求項１乃至３に記載の画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２３０４２３（Ｐ２０１２−２３０４２３Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１２−１７２６１７（Ｐ２０１２−１７２６１７）
【出願日】平成２４年８月３日（２０１２．８．３）
【分割の表示】特願２００９−５２３５２９（Ｐ２００９−５２３５２９）の分割
【原出願日】平成２０年６月２６日（２００８．６．２６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２４年８月３日（２０１２．８．３）
【分割の表示】特願２００９−５２３５２９（Ｐ２００９−５２３５２９）の分割
【原出願日】平成２０年６月２６日（２００８．６．２６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]