画素回路、表示装置、電子機器、及び、画素回路の駆動方法
【課題】基準電位点との間の抵抗成分に起因する輝度変化を抑制することのできる技術を提供する。
【解決手段】画素回路、表示装置、或いは、電子機器は、表示部と、表示部を駆動する駆動トランジスタと、駆動トランジスタの特性を制御する特性制御部とを備える。好ましくは、特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する。好ましくは、駆動トランジスタとしては、閾値電圧を制御し得る特性制御端を有しているトランジスタを使用するのがよく、特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給するとよい。例えば、駆動トランジスタとしてMOSFETを使用し、バックゲートを表示部のカソード端に接続するとよい。
【解決手段】画素回路、表示装置、或いは、電子機器は、表示部と、表示部を駆動する駆動トランジスタと、駆動トランジスタの特性を制御する特性制御部とを備える。好ましくは、特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する。好ましくは、駆動トランジスタとしては、閾値電圧を制御し得る特性制御端を有しているトランジスタを使用するのがよく、特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給するとよい。例えば、駆動トランジスタとしてMOSFETを使用し、バックゲートを表示部のカソード端に接続するとよい。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書で開示する技術は、画素回路、表示装置、電子機器、及び、画素回路(表示装置)の駆動方法に関する。
【背景技術】
【0002】
今日、表示素子(電気光学素子とも称される)を具備する画素回路(画素とも称される)を有する表示装置、表示装置を具備する電子機器が広く利用されている。画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。例えば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス(Organic Electro Luminescence, 有機EL, Organic Light Emitting Diode, OLED;以下、有機ELと記す) 素子が代表例である。後者の有機EL素子を用いた有機EL表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【0003】
ところで、表示素子を用いた表示装置においては、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しい等の問題がある。
【0004】
このため、近年、画素内部の表示素子に供給する画素信号を、同様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT)等のトランジスタをスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている(例えば、特許第4240059号公報や特許第4240068号公報を参照)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第4240059号公報
【特許文献2】特許第4240068号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、表示素子は、基準電位点との間の抵抗成分に起因する輝度変化(表示装置としては表示むら)が発生する場合があることが分かった。尚、基準電位点との間の抵抗成分に起因する輝度変化は、アクティブマトリクス方式に限らず、パッシブマトリクス方式でも起こり得る。
【0007】
したがって本開示の目的は、基準電位点との間の抵抗成分に起因する輝度変化を抑制することのできる技術を提供することにある。
【課題を解決するための手段】
【0008】
本開示の第1の態様に係る画素回路は、表示部と、表示部を駆動する駆動トランジスタと、駆動トランジスタの特性を制御する特性制御部とを備える。本開示の第1の態様に係る画素回路の従属項に記載された各画素回路は、本開示の第1の態様に係る画素回路のさらなる有利な具体例を規定する。
【0009】
本開示の第2の態様に係る表示装置は、表示部及び表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、駆動トランジスタの特性を制御する特性制御部とを備える。第2の態様に係る表示装置は、第1の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第2の態様に係る表示装置のさらなる有利な具体例を規定する。
【0010】
本開示の第3の態様に係る電子機器は、表示部及び表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部と、駆動トランジスタの特性を制御する特性制御部とを備える。第3の態様に係る電子機器は、第1の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第3の態様に係る電子機器のさらなる有利な具体例を規定する。
【0011】
本開示の第4の態様に係る画素回路の駆動方法は、表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、駆動トランジスタの特性を制御する。第4の態様に係る画素回路の駆動方法は、第1の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第4の態様に係る画素回路の駆動方法のさらなる有利な具体例を規定する。
【0012】
要するに、本明細書で開示する技術では、駆動トランジスタの特性を制御するので、表示部の駆動電流を調整することができる。供給される映像信号レベルが同じであっても、駆動トランジスタの特性を制御することで表示部の駆動電流が調整され、結果として、輝度を調整することができる。そして、この技術を、基準電位点との間の抵抗成分に起因する輝度変化を抑制することに利用することができる。
【発明の効果】
【0013】
第1の態様に係る画素回路、第2の態様に係る表示装置、第3の態様に係る電子機器、第4の態様に係る画素回路の駆動方法によれば、駆動トランジスタの特性を制御することにより、基準電位点との間の抵抗成分に起因する輝度変化を抑制することができる。
【図面の簡単な説明】
【0014】
【図1】図1は、アクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。
【図2】図2は、カラー画像表示対応のアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。
【図3】図3(A)〜図3(B)は、発光素子(実質的には画素回路)を説明する図である。
【図4】図4は、比較例の画素回路の一形態を示す図である。
【図5】図5は、比較例の画素回路を備えた表示装置の全体概要を示す図である。
【図6】図6は、実施例1の画素回路の一形態を示す図である。
【図7】図7は、実施例1の画素回路を備えた表示装置の全体概要を示す図である。
【図8】図8は、画素回路の駆動方法を説明するタイミングチャートである。
【図9】図9(A)〜図9(B)は、比較例の表示装置で発生する表示むら現象を説明する図である。
【図10】図10(A)〜図10(C)は、比較例の表示装置で発生する表示むら現象を説明する図である。
【図11】図11は、表示むら現象の対策原理を説明する図であって、トランジスタ特性の基板電位依存性を説明する図である。
【図12】図12は、実施例2の画素回路の一形態を示す図である。
【図13】図13は、実施例2の画素回路を備えた表示装置の全体概要を示す図である。
【図14】図14は、実施例2の効果を説明する図である。
【図15】図15は、実施例3の画素回路の一形態を示す図である。
【図16】図16は、実施例3の画素回路を備えた表示装置の全体概要を示す図である。
【図17】図17は、実施例4の画素回路の一形態を示す図である。
【図18】図18は、実施例4の画素回路を備えた表示装置の全体概要を示す図である。
【図19】図19(A)〜図19(E)は実施例5(電子機器)を説明する図である。
【発明を実施するための形態】
【0015】
以下、図面を参照して、本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際にはアルファベット或いは“_n”(nは数字)或いはこれらの組合せの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【0016】
説明は以下の順序で行なう。
1.全体概要
2.表示装置の概要
3.発光素子
4.駆動方法:基本
5.具体的な適用例
実施例1:走査型
実施例2:バックゲートとカソードを接続
実施例3:実施例2+電圧補正
実施例4:実施例1+電圧監視
実施例5:電子機器への適用事例
【0017】
<全体概要>
先ず、基本的な事項について以下に説明する。
【0018】
本実施形態の構成において、画素回路、表示装置、或いは、電子機器は、表示部と、表示部を駆動する駆動トランジスタと、駆動トランジスタの特性を制御する特性制御部とを備える。
【0019】
好ましくは、特性制御部は、回路上における、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御するとよい。つまり、駆動トランジスタから供給される駆動電流に基づいて表示部の表示が行なわれるが、この際に、表示部の駆動トランジスタとは反対側の一端の電位が、基準電位点との間の抵抗成分の影響を受けて変動する。「反対側の一端の電位」とは、電気回路図上の反対側の一端の電位であるが、これは、デバイス上の位置関係で見た場合、表示部の駆動トランジスタ側の電位ではなく、駆動トランジスタに対して反対側の電位に該当する。その電位変動分に基づいて特性制御部が駆動トランジスタの特性を制御することにより、基準電位点との間の抵抗成分に起因する輝度変化をより確実に抑制することができる。
【0020】
好ましくは、駆動トランジスタとしては、閾値電圧を制御し得る特性制御端を有しているトランジスタを使用するのがよい。この場合、特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する。
【0021】
閾値電圧を制御し得る特性制御端を有しているトランジスタとしては、例えば、MOSFET(金属酸化膜型の電界効果トランジスタ)やバックゲート型の薄膜トランジスタを使用するのが好適であり、特に、MOSFETを使用するとよい。バックゲート型の薄膜トランジスタとする場合、特性制御部は、バックゲート電位を制御する端子とすることができる。或いは又、何れの場合も、特性制御部は、バックゲート電位を制御することができる。
【0022】
閾値電圧を制御し得る特性制御端を有しているトランジスタを駆動トランジスタとして使用する場合、特性制御部は、表示部の一端と駆動トランジスタのバックゲートとを接続した構成をとることができる。
【0023】
デバイス構成としては、画素回路(表示部)が1つでもよいし、表示部がライン状或いは2次元マトリクス状に配列された画素部を備えるものでもよい。画素部を備える構成の場合、好ましくは、特性制御部は、表示部ごとに、駆動トランジスタの特性を制御するのがよい。
【0024】
表示部が2次元マトリクス状に配列された画素部を備える構成の場合、特性制御部は、走査処理により、表示素子ごとに、駆動トランジスタの特性を制御するのがよい。因みに表示素子ごとに制御する場合は駆動トランジスタのウエルは、個々に分離しておくのがよい。線順次で発光制御を行なう場合であれば、行(或いは列)ごとにウエル電位(トランジスタ特性制御信号)の分離を行なえばよく、駆動トランジスタのウエルは、表示素子ごとの分離を排除しないが、少なくとも行(或いは列)ごとに分離しておけばよい。
【0025】
表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができ、特に、有機エレクトロルミネッセンス発光部であるとよい。
【0026】
<表示装置の概要>
以下の説明においては、対応関係の理解を容易にするため、回路構成部材の抵抗値や容量値(静電容量、キャパシタンス)等は、その部材に付されている符号と同一符号で示すことがある。
【0027】
[基本]
先ず、発光素子を備えた表示装置の概要について説明する。以下の回路構成の説明においては、「電気的に接続」を単に「接続」と記載するし、この「電気的に接続」は、直接に接続されることに限らず、他のトランジスタ(スイッチングトランジスタが典型例である)その他の電気素子(能動素子に限らず受動素子でもよい)を介して接続されることも含む。
【0028】
表示装置は、複数の画素回路(或いは単に画素とも称することもある)を備えている。各画素回路は、発光部と発光部を駆動する駆動回路とを具備する表示素子(電気光学素子)を有する。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができる。尚、表示素子の発光部を駆動する方式としては定電流駆動型を採用するが、原理的には、定電流駆動型に限らず定電圧駆動型でもよい。
【0029】
以下に説明する例においては、発光素子として、有機エレクトロルミネッセンス発光部を備えている場合で説明する。より詳細には、発光素子は、駆動回路と、駆動回路に接続された有機エレクトロルミネッセンス発光部(発光部ELP)とが積層された構造を有する有機エレクトロルミネッセンス素子(有機EL素子)である。
【0030】
発光部ELPを駆動するための駆動回路として各種の回路があるが、画素回路としては、5Tr/1C型、4Tr/1C型、3Tr/1C型、或いは2Tr/1C型等の駆動回路を備えた構成にすることができる。「αTr/1C型」におけるαはトランジスタの数を意味し、「1C」は容量部が1つの保持容量Ccs(キャパシタ)を具備することを意味する。駆動回路を構成する各トランジスタは、好適には、全てがnチャネル型のトランジスタから構成されているのが好ましいが、これには限らず、場合によっては、一部のトランジスタをpチャネル型としてもよい。尚、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではなく、MOS型FETを代表例とする絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT))を使用できる。更には、駆動回路を構成するトランジスタはエンハンスメント型とデプレッション型の何れでもよいし、又、シングルゲート型とデュアルゲート型の何れでもよい。
【0031】
何れの構成においても、表示装置は、基本的には、最小の構成要素として2Tr/1C型と同様に、発光部ELP、駆動トランジスタTRD、書込トランジスタTRW(サンプリングトランジスタとも称される)、少なくとも書込走査部を具備する垂直走査部、信号出力部の機能を持つ水平駆動部、保持容量Ccsを備える。好ましくは、ブートストラップ回路を構成するべく、駆動トランジスタTRDの制御入力端(ゲート端)と主電極端(ソース/ドレイン領域)の一方(典型的にはソース端)との間に保持容量Ccsが接続される。駆動トランジスタTRDは、主電極端の一方が発光部ELPと接続され、主電極端の他方は電源線PWLと接続される。電源線PWLには、電源回路或いは電源電圧用の走査回路等から電源電圧(定常電圧或いはパルス状の電圧)が供給される。
【0032】
水平駆動部は、発光部ELPにおける輝度を制御するための映像信号Vsigや閾値補正等に使用される基準電位(1種とは限らない)を表す広義の映像信号VSを映像信号線DTL(データ線とも称される)に供給する。書込トランジスタTRWは、主電極端の一方が映像信号線DTLに接続され、主電極端の他方が駆動トランジスタTRDの制御入力端に接続される。書込走査部は書込トランジスタTRWをオン/オフ制御する制御パルス(書込駆動パルスWS)を書込走査線WSLを介して書込トランジスタTRWの制御入力端に供給する。書込トランジスタTRWの主電極端の他端と駆動トランジスタTRDの制御入力端と保持容量Ccsの一端との接続点を第1ノードND1と称し、駆動トランジスタTRDの主電極端の一方と保持容量Ccsの他端との接続点を第2ノードND2と称する。
【0033】
[構成例]
図1及び図2は、本開示に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。図1は、一般的なアクティブマトリクス型表示装置の構成の概略を示すブロック図であり、図2は、そのカラー画像表示対応の場合の概略を示すブロック図である。
【0034】
図1に示すように、表示装置1は、複数の表示素子としての有機EL素子(図示せず)を持った画素回路10(画素とも称される)が表示アスペクト比である縦横比がX:Y(例えば9:16)の有効映像領域を構成するように配置された表示パネル部100と、この表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部200(いわゆるタイミングジェネレータ)と、映像信号処理部220を備えている。駆動信号生成部200と映像信号処理部220とは、1チップのIC(Integrated Circuit;半導体集積回路)に内蔵され、本例では、表示パネル部100の外部に配置されている。
【0035】
尚、製品形態としては、図示のように、表示パネル部100、駆動信号生成部200、及び映像信号処理部220の全てを備えたモジュール(複合部品)形態の表示装置1として提供されることに限らず、例えば、表示パネル部100のみで表示装置1として提供すしてもよい。又、表示装置1は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部102に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。透明な対向部には、カラーフィルタ、保護膜、遮光膜等が設けられてもよい。表示モジュールには、外部から画素アレイ部102への映像信号Vsigや各種の駆動パルスを入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
【0036】
このような表示装置1は、様々な電子機器、例えば半導体メモリやミニディスク(MD)やカセットテープ等の記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラ等、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像(映像)として表示するあらゆる分野の電子機器の表示部に利用できる。
【0037】
表示パネル部100は、基板101の上に、画素回路10がM行×N列のマトリクス状に配列された画素アレイ部102と、画素回路10を垂直方向に走査する垂直駆動部103と、画素回路10を水平方向に走査する水平駆動部106(水平セレクタ或いはデータ線駆動部とも称される)と、各駆動部(垂直駆動部103及び水平駆動部106)と外部回路とのインタフェースをとるインタフェース部130(IF)と、外部接続用の端子部108(パッド部)等が集積形成されている。即ち、垂直駆動部103や水平駆動部106やインタフェース部130等の周辺駆動回路が、画素アレイ部102と同一の基板101上に形成された構成となっている。第m行目(m=1、2、3、…、M)、第n列(n=1、2、3、…、N)に位置する発光素子(画素回路10)を、図では10_n,mで示している。
【0038】
インタフェース部130は、垂直駆動部103と外部回路とのインタフェースをとる垂直IF部133と、水平駆動部106と外部回路とのインタフェースをとる水平IF部136を有する。
【0039】
垂直駆動部103と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。この制御部109とインタフェース部130(垂直IF部133や水平IF部136)を含めて、画素アレイ部102の画素回路10を駆動制御する駆動制御回路を構成している。
【0040】
2Tr/1C型とする場合であれば、垂直駆動部103は、書込走査部(ライトスキャナWS;Write Scan)や電源供給能力を有する電源スキャナとして機能する駆動走査部(ドライブスキャナDS;Drive Scan)を有する。画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から垂直駆動部103で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。
【0041】
端子部108には、表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給される。同様に、映像信号処理部220から映像信号Vsigが供給される。カラー表示対応の場合には、色別(本例ではR(赤)、G(緑)、B(青)の3原色)の映像信号Vsig_R、映像信号Vsig_G、映像信号Vsig_Bが供給される。
【0042】
一例としては、垂直駆動用のパルス信号として、垂直方向の走査開始パルスの一例であるシフトスタートパルスSP(図はSPDS、SPWSの2種)や垂直走査クロックCK(図はCKDS、CKWSの2種)、必要に応じて位相反転した垂直走査クロックxCK(図はxCKDS、xCKWSの2種)、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の走査開始パルスの一例である水平スタートパルスSPHや水平走査クロックCKH、必要に応じて位相反転した水平走査クロックxCKH、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。
【0043】
端子部108の各端子は、配線109を介して、垂直駆動部103や水平駆動部106に接続される。例えば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。
【0044】
画素アレイ部102は、図示を割愛するが(詳細は後述する)、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路10が行列状に2次元配置され、画素配列に対して行ごとに垂直走査線SCLが配線されるとともに、列ごとに映像信号線DTLが配線された構成となっている。つまり、画素回路10は、垂直走査線SCLを介して直駆動部103と接続され、又、映像信号線DTLを介して水平駆動部106と接続されている。具体的には、マトリクス状に配列された各画素回路10に対しては、垂直駆動部103によって駆動パルスで駆動されるn行分の垂直走査線SCL_1〜SCL_nが画素行ごとに配線される。垂直駆動部103は、論理ゲートの組合せ(ラッチやシフトレジスタ等も含む)によって構成され、画素アレイ部102の各画素回路10を行単位で選択する、即ち、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、垂直走査線SCLを介して各画素回路10を順次選択する。水平駆動部106は、論理ゲートの組合せ(ラッチやシフトレジスタ等も含む)によって構成され、画素アレイ部102の各画素回路10を列単位で選択する、即ち、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路10に対し映像信号線DTLを介して映像信号VSの内の所定電位(例えば映像信号Vsigレベル)をサンプリングして保持容量Ccsに書き込ませる。
【0045】
本実施形態の表示装置1は、線順次駆動や点順次駆動が可能になっており、垂直駆動部103の書込走査部104及び駆動走査部105は線順次で(つまり行単位で)で画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に(線順次の場合)、或いは画素単位で(点順次の場合)、画素アレイ部102に書き込む。
【0046】
カラー画像表示対応をとるには、画素アレイ部102には、例えば図2に示すように、色別(本例ではR(赤)、G(緑)、B(青)の3原色)のサブピクセルとして画素回路10_R、画素回路10_G、画素回路10_Bを所定の配列順で縦ストライプ状に設ける。1組の色別のサブピクセルによりカラーの1画素が構成される。ここでは、サブピクセルレイアウトの一例として縦ストライプ状に各色のサブピクセルを配置したストライプ構造のものを示しているが、サブピクセルレイアウトはこのような配列例に限定されるものではない。サブピクセルを垂直方向にシフトさせた形態を採用してもよい。
【0047】
尚、図1及び図2では、画素アレイ部102の一方側にのみ垂直駆動部103(詳しくはその構成要素)を配置する構成を示しているが、垂直駆動部103の各要素を画素アレイ部102を挟んで左右両側に配置する構成を採ることもできる。又、垂直駆動部103の各要素の一方と他方を左右の各別に配置する構成を採ることもできる。同様に、図1及び図2では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることもできる。本例では、垂直シフトスタートパルス、垂直走査クロック、水平スタートパルス、水平走査クロック等のパルス信号を表示パネル部100の外部から入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部200を表示パネル部100上に搭載することもできる。
【0048】
図示した構成は、表示装置の一形態を示したに過ぎず、製品形態としては、その他の形態をとることができる。即ち、表示装置は、画素回路10を構成する素子を行列状に配置した画素アレイ部と、画素アレイ部の周辺に配置され、各画素を駆動するための走査線と接続された走査部を主要部とする制御部と、制御部を動作させるための各種の信号を生成する駆動信号生成部や映像信号処理部を備えて装置の全体が構成されていればよい。製品形態としては、画素アレイ部と制御部とを同一の基体(例えばガラス基板)上に搭載した表示パネル部と駆動信号生成部や映像信号処理部を別体とする図示のような形態(パネル上配置構成と称する)の他に、表示パネル部には画素アレイ部を搭載し、それとは別基板(例えばフレキシブル基板)上に制御部や駆動信号生成部や映像信号処理部等の周辺回路を搭載する形態(周辺回路パネル外配置構成と称する)を採ることができる。又、画素アレイ部と制御部とを同一の基体上に搭載して表示パネル部を構成するパネル上配置構成の場合、画素アレイ部のTFTを生成する工程にて同時に制御部(必要に応じて駆動信号生成部や映像信号処理部も)用の各トランジスタを生成する形態(トランジスタ一体構成と称する)と、COG(Chip On Glass)実装技術により画素アレイ部が搭載された基体上に制御部(必要に応じて駆動信号生成部や映像信号処理部も)用の半導体チップを直接実装する形態(COG搭載構成と称する)を採ることもできる。或いは又、表示パネル部(少なくとも画素アレイ部を備える)のみで表示装置として提供することもできる。
【0049】
<発光素子>
図3は、駆動回路を備えた発光素子11(実質的には画素回路10)を説明する図である。ここで、図3(A)は、発光素子11(画素回路10)の一部分の模式的な一部断面図である。図3(B)は、MOS型のトランジスタ構造例を示す断面図である。図3(A)では、絶縁ゲート型電界効果トランジスタは薄膜トランジスタ(TFT)であるとするが、後述の実施例で説明するように、本実施形態においては、少なくとも駆動トランジスタTRDに関しては、いわゆるバックゲート型の薄膜トランジスタ或いは図3(B)に示すようなMOS型のトランジスタを使用することが好ましく、特に図3(B)に示すようなMOS型を使用するのが好適である。薄膜トランジスタをバックゲート型の構造とするには製造工程が複雑になる(或いは製造が困難である)のに対して、図3(B)に示すようなMOS型では半導体基板やウエルがそもそもバックゲート(バルクとも称される)として機能するからである。
【0050】
図3(A)に示すように、発光素子11の駆動回路を構成する各トランジスタ及び容量部(保持容量Ccs)は支持体20上に形成され、発光部ELPは、例えば、層間絶縁層40を介して、駆動回路を構成する各トランジスタ及び保持容量Ccsの上方に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に、コンタクトホールを介して接続されている。図3においては、駆動トランジスタTRDのみを図示する。書込トランジスタTRWやその他のトランジスタは隠れて見えない。発光部ELPは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。
【0051】
具体的には、駆動トランジスタTRDは、ゲート電極31、ゲート絶縁層32、半導体層33、半導体層33に設けられたソース/ドレイン領域35、及び、ソース/ドレイン領域35の間の半導体層33の部分が該当するチャネル形成領域34から構成されている。保持容量Ccsは、他方の電極36、ゲート絶縁層32の延在部から構成された誘電体層、及び、一方の電極37(第2ノードND2に相当する)から成る。ゲート電極31、ゲート絶縁層32の一部、及び、保持容量Ccsを構成する他方の電極36は、支持体20上に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域35は配線38に接続され、一方のソース/ドレイン領域35は一方の電極37に接続されている。駆動トランジスタTRD及び保持容量Ccs等は、層間絶縁層40で覆われており、層間絶縁層40上に、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。図3においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に出射される。一方の電極37とアノード電極51とは、層間絶縁層40に設けられたコンタクトホールによって接続されている。カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56、コンタクトホール55を介して、ゲート絶縁層32の延在部上に設けられた配線39に接続されている。
【0052】
図3(A)に示した構成において、TFTをMOS型トランジスタとする場合、図3(B)に示すように、第1の極性(P型又はN型(図はN型))の半導体基板の表面にゲート(狭い領域チャネル)を作り、チャネルを蔽うように酸化膜(特にゲート酸化膜と称する)を介してゲート端子を取り付ける。ゲート端子の材料は例えばポリシリコンを用いることができ、特にポリゲートと称される。更に、ゲート端を含めて全体を蔽うように酸化膜(特にフィールド酸化膜と称する)を成膜した後、ゲート端子の両端に第1の極性と異なる第2の極性(ここではP型)のソース領域とドレイン領域の各端子(それぞれソース端子、ドレイン端子)を金属素材で付ける。これにより、第1の極性(N型)の半導体基板の表面層に、第2の極性(ここではP型)のMOSトランジスタ(PMOS)(P型デバイス)が形成される。この構造のP型デバイスでは、バックゲートはN型基板であり個別に分離されおらず、個々に又は行(或いは列)ごとに分離しての制御信号の供給はできず、画素アレイ部102の全P型デバイスの共通の制御信号が供給可能である。第1の極性(ここではN型)のMOSトランジスタ(NMOS)(N型デバイス)を第1の極性(N型)の半導体基板の表面層に形成するには、第1の極性(N型)の半導体基板の表面に、第2の極性(P型)のウエルを形成し、このウエル(Pウエル)を第2の極性(P型)の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成すればよい。この構造のN型デバイスでは、第2の極性(P型)のウエルは、個々に又は行(或いは列)ごとに分離可能であるから、個々に又は行(或いは列)ごとにウエル電位(トランジスタ特性制御信号Vb)の分離が可能である。尚、第2の極性(ここではP型)のMOSトランジスタ(PMOS)(P型デバイス)を第1の極性(N型)の半導体基板の表面層に形成するに当たり、第1の極性(N型)の半導体基板の表面に、第1の極性(N型)のウエルを形成し(図中の破線を参照)、このウエル(Nウエル)を第1の極性(N型)の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成してもよい。こうすることで、この構造のP型デバイスでは、第1の極性(N型)のウエルは、個々に又は行(或いは列)ごとに分離可能であるから、個々に又は行(或いは列)ごとにウエル電位(トランジスタ特性制御信号Vb)の分離が可能になる。P型デバイス(PMOS)とN型デバイス(NMOS)とは素子分離領域により分離される。
【0053】
<駆動方法:基本>
発光部の駆動方法に関して、以下に説明する。理解を容易にするべく、画素回路10を構成する各トランジスタは、nチャネル型のトランジスタから構成されているとして説明する。又、発光部ELPは、アノード端が第2ノードND2に接続され、カソード端はカソード配線cath(その電位をカソード電位Vcathとする)に接続されるものとする。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態(輝度)が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端(ソース/ドレイン領域)は、一方(発光部ELPのアノード側)がソース端(ソース領域)として働き、他方がドレイン端(ドレイン領域)として働く。表示装置は、カラー表示対応のものであり、(N/3)×M個の2次元マトリクス状に配列された画素回路10から構成され、カラー表示の一単位を成す1つの画素回路は、3つの副画素回路(赤色を発光する赤色発光画素回路10_R、緑色を発光する緑色発光画素回路10_G、青色を発光する青色発光画素回路10_B)から構成されているとする。各画素回路10を構成する発光素子は、線順次駆動されるとし、表示フレームレートをFR(回/秒)とする。即ち、第m行目(但し、m=1、2、3、…、M)に配列された(N/3)個の画素回路10、より具体的には、N個の画素回路10のそれぞれを構成する発光素子が同時に駆動される。換言すれば、1つの行を構成する各発光素子にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。尚、1つの行を構成する各画素回路10について映像信号を書き込む処理は、全ての画素回路10について同時に映像信号を書き込む処理(同時書込み処理とも称する)でもよいし、画素回路10毎に順次映像信号を書き込む処理(順次書込み処理とも称する)でもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【0054】
ここで、第m行目、第n列(但し、n=1、2、3、…、N)に位置する発光素子(画素回路10)に関する駆動動作を説明する。因みに、第m行目、第n列に位置する発光素子を、第(n、m)番目の発光素子或いは第(n、m)番目の発光素子画素回路と称する。第m行目に配列された各発光素子の水平走査期間(第m番目の水平走査期間)が終了するまでに、各種の処理(閾値補正処理、書込み処理、移動度補正処理、等)が行なわれる。尚、書込み処理や移動度補正処理は、第m番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値補正処理やこれに伴う前処理を第m番目の水平走査期間より先行して行なうことができる。
【0055】
前述の各種の処理が全て終了した後、第m行目に配列された各発光素子を構成する発光部を発光させる。尚、各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間(例えば、所定の行数分の水平走査期間)が経過した後に発光部を発光させてもよい。「所定の期間」は、表示装置の仕様や画素回路10(つまり駆動回路)の構成等に応じて、適宜設定すればよい。以下では説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。第m行目に配列された各発光素子を構成する発光部の発光は、第(m+m’)行目に配列された各発光素子の水平走査期間の開始直前まで継続される。「m’」は、表示装置の設計仕様によって決定すればよい。即ち、或る表示フレームの第m行目に配列された各発光素子を構成する発光部の発光は、第(m+m’−1)番目の水平走査期間まで継続される。一方、第(m+m’)番目の水平走査期間の始期から、次の表示フレームにおける第m番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第m行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間(非発光期間とも称する)を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより良好にすることができる。但し、各画素回路10(発光素子)の発光状態/非発光状態は、以上に説明した状態には限定されない。水平走査期間の時間長は、(1/FR)×(1/M)秒未満の時間長である。(m+m’)の値がMを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【0056】
トランジスタがオン状態(導通状態)にあるとは、主電極端間(ソース/ドレイン領域間)にチャネルが形成されている状態を意味し、一方の主電極端から他方の主電極端に電流が流れているか否かは問わない。トランジスタがオフ状態(非導通状態)にあるとは、主電極端間にチャネルが形成されていない状態を意味する。或るトランジスタの主電極端が他のトランジスタの主電極端に接続されているとは、或るトランジスタのソース/ドレイン領域と他のトランジスタのソース/ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料(導電性高分子)から成る層から構成することができる。又、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではない。
【0057】
画素回路10の駆動方法においては、前処理工程、閾値補正処理工程、映像信号書込み処理工程、移動度補正工程、発光工程を有する。前処理工程、閾値補正処理工程、映像信号書込み処理工程、及び、移動度補正工程を纏めて非発光工程とも称する。画素回路10の構成によっては映像信号書込み処理工程と移動度補正工程とを同時に行なうこともある。各工程について概説する。
【0058】
因みに、駆動トランジスタTRDは、発光素子の発光状態においては、以下の式(1)に従ってドレイン電流Idsを流すように駆動される。ドレイン電流Idsが発光部ELPを流れることで発光部ELPが発光する。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態(輝度)が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端(ソース/ドレイン領域)は、一方(発光部ELPのアノード端側)がソース端(ソース領域)として働き、他方がドレイン端(ドレイン領域)として働く。説明の便宜のため、以下の説明において、駆動トランジスタTRDの一方の主電極端を単にソース端と称し、他方の主電極端を単にドレイン端と呼ぶ場合がある。尚、実効的な移動度μ、チャネル長L、チャネル幅W、制御電極端の電位(ゲート電位Vg)とソース端の電位(ソース電位Vs)との電位差(ゲート・ソース間電圧)Vgs、閾値電圧Vth、等価容量Cox((ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ))、係数k≡(1/2)・(W/L)・Coxとする。
【0059】
Ids=k・μ・(Vgs−Vth)2 (1)
【0060】
以下の説明では、特段の断りのない限り、発光部ELPの寄生容量の静電容量Celは、保持容量Ccsの静電容量Ccs及び駆動トランジスタTRDの寄生容量の一例であるゲート・ソース間の静電容量Cgsと比較して十分に大きな値であるとし、駆動トランジスタTRDのゲート端の電位(ゲート電位Vg)の変化に基づく駆動トランジスタTRDのソース領域(第2ノードND2)の電位(ソース電位Vs)の変化を考慮しない。
【0061】
〔前処理工程〕
第1ノードND1と第2ノードND2との間の電位差が、駆動トランジスタTRDの閾値電圧Vthを越え、且つ、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差が、発光部ELPの閾値電圧VthELを越えないように、第1ノードND1に第1ノード初期化電圧(Vofs)を印加し、第2ノードND2に第2ノード初期化電圧(Vini)を印加する。例えば、発光部ELPにおける輝度を制御するための映像信号Vsigを0〜10ボルト、電源電圧Vccを20ボルト、駆動トランジスタTRDの閾値電圧Vthを3V、カソード電位Vcathを0ボルト、発光部ELPの閾値電圧VthELを3ボルトとする。この場合、駆動トランジスタTRDの制御入力端の電位(ゲート電位Vg、つまり第1ノードND1の電位)を初期化するための電位Vofsは0ボルト、駆動トランジスタTRDのソース端の電位(ソース電位Vsつまり第2ノードND2の電位)を初期化するための電位Viniは−10ボルトとする。
【0062】
〔閾値補正処理工程〕
第1ノードND1の電位を保った状態で、駆動トランジスタTRDにドレイン電流Idsを流して、第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって第2ノードND2の電位を変化させる。この際には、前処理工程後の第2ノードND2の電位に駆動トランジスタTRDの閾値電圧Vthを加えた電圧を超える電圧(例えば発光時の電源電圧)を、駆動トランジスタTRDの主電極端の他方(第2ノードND2とは反対側)に印加する。この閾値補正処理工程において、第1ノードND1と第2ノードND2との間の電位差(換言すれば、駆動トランジスタTRDのゲート・ソース間電圧Vgs)が駆動トランジスタTRDの閾値電圧Vthに近づく程度は閾値補正処理の時間により左右される。よって、例えば閾値補正処理の時間を充分長く確保すれば第2ノードND2の電位は第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に達し、駆動トランジスタTRDはオフ状態となる。一方、例えば閾値補正処理の時間を短く設定せざるを得ない場合は、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTRDの閾値電圧Vthより大きく、駆動トランジスタTRDはオフ状態とはならない場合がある。閾値補正処理の結果として、必ずしも駆動トランジスタTRDがオフ状態となることを要しない。尚、閾値補正処理工程においては、好ましくは、式(2)を満足するように電位を選択、決定しておくことで、発光部ELPが発光しないようにする。
【0063】
(Vofs−Vth)<(VthEL+Vcath) (2)
【0064】
〔映像信号書込み処理工程〕
書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して、映像信号線DTLから映像信号Vsigを第1ノードND1に印加し、第1ノードND1の電位をVsigへと上昇させる。この電第1ノードND1の電位変化分(Vin=Vsig−Vofs)に基づく電荷が、保持容量Ccs、発光部ELPの寄生容量Cel、駆動トランジスタTRDの寄生容量(例えばゲート・ソース間容量Cgs等)に振り分けられる。静電容量Celが、静電容量Ccs及びゲート・ソース間容量Cgsの静電容量Cgsと比較して十分に大きな値であれば、電位変化分(Vsig−Vofs)に基づく第2ノードND2の電位の変化は小さい。一般に、発光部ELPの寄生容量Celの静電容量Celは、保持容量Ccsの静電容量Ccs及びゲート・ソース間容量Cgsの静電容量Cgsよりも大きい。この点を勘案して、特段の必要がある場合を除き、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮しない。この場合、ゲート・ソース間電圧Vgsは、式(3)で表すことができる。
【0065】
Vg=Vsig
Vs ≒Vofs−Vth
Vgs≒Vsig−(Vofs−Vth) (3)
【0066】
〔移動度補正処理工程〕
書込トランジスタTRWを介して映像信号Vsigを保持容量Ccsの一端に供給しつつ(つまり映像信号Vsigと対応する駆動電圧を保持容量Ccsに書き込みつつ)、駆動トランジスタTRDを介して保持容量Ccsに電流を供給する。例えば、書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して映像信号線DTLから映像信号Vsigを第1ノードND1に供給した状態で、駆動トランジスタTRDに電源を供給しドレイン電流Idsを流して、第2ノードND2の電位を変化させ、所定期間経過後、書込トランジスタTRWをオフ状態にする。このときの第2ノードND2の電位変化分をΔV(=電位補正値、負帰還量)とする。移動度補正処理を実行するための所定期間は、表示装置の設計の際、設計値として予め決定しておけばよい。尚、この際には、好ましくは、式(2A)を満足するように移動度補正期間を決定する。こうすることで、移動度補正期間に発光部ELPが発光することはない。
【0067】
(Vofs−Vth+ΔV)<(VthEL+Vcath) (2A)
【0068】
駆動トランジスタTRDの移動度μの値が大きい場合は電位補正値ΔVは大きくなり、移動度μの値が小さい場合は電位補正値ΔVは小さくなる。このときの駆動トランジスタTRDのゲート・ソース間電圧Vgs(つまり第1ノードND1と第2ノードND2との電位差)は、式(4)で表すことができる。ゲート・ソース間電圧Vgsは発光時の輝度を規定するが、電位補正値ΔVは駆動トランジスタTRDのドレイン電流Idsに比例し、ドレイン電流Idsは移動度μに比例するので、結果的には、移動度μが大きいほど電位補正値ΔVが大きくなるので、画素回路10ごとの移動度μのばらつきを取り除くことができる。
【0069】
Vgs≒Vsig−(Vofs−Vth)−ΔV (4)
【0070】
因みに、移動度補正処理を別な表現で規定すると、書込トランジスタTRWを介して映像信号を駆動トランジスタTRDの制御入力端及び保持容量の一端に供給しつつ駆動トランジスタTRDを介して保持容量に電流を供給する処理と云うこともできる。
【0071】
〔発光工程〕
書込走査線WSLからの書込駆動パルスWSにより書込トランジスタTRWをオフ状態とすることにより第1ノードND1を浮遊状態とし、駆動トランジスタTRDに電源を供給して駆動トランジスタTRDを介して、駆動トランジスタTRDのゲート・ソース間電圧Vgs(第1ノードND1と第2ノードND2との間の電位差)に応じた電流Idsを発光部ELPに流すことにより発光部ELPを駆動して発光させる。
【0072】
〔駆動回路の構成による相違点〕
ここで、それぞれ典型的な、5Tr/1C型、4Tr/1C型、3Tr/1C型、2Tr/1C型での相違点は以下の通りである。5Tr/1C型では、駆動トランジスタTRDの電源側の主電極端と電源回路(電源部)との間に接続された第1トランジスタTR1(発光制御トランジスタ)と、第2ノード初期化電圧を印加する第2トランジスタTR2と、第1ノード初期化電圧を印加する第3トランジスタTR3とを設ける。第1トランジスタTR1、第2トランジスタTR2、第3トランジスタTR3は何れもスイッチングトランジスタである。第1トランジスタTR1は、発光期間にオン状態としておき、オフ状態にして非発光期間に入り、その後の閾値補正期間に一度オン状態にし、更に移動度補正期間以降(次の発光期間も)オン状態とする。第2トランジスタTR2は、第2ノードの初期化期間にのみオン状態としそれ以外はオフ状態とする。第3トランジスタTR3は、第1ノードの初期化期間から閾値補正期間に亘ってのみオン状態としそれ以外はオフ状態とする。書込トランジスタTRWは、映像信号書込み処理期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【0073】
4Tr/1C型では、5Tr/1C型から、第1ノード初期化電圧を印加する第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【0074】
3Tr/1C型では、5Tr/1C型から、第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧及び第2ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。映像信号線DTLの電位は、第2ノードの初期化期間に第2ノードを第2ノード初期化電圧に設定し、その後の第1ノードの初期化期間に第1ノードを第1ノード初期化電圧に設定するべく、第2ノード初期化電圧と対応した電圧Vofs_Hを供給しその後に第1ノード初期化電圧Vofs_L(=Vofs)にする。そして、これと対応して、書込トランジスタTRWは第1ノードの初期化期間及び第2ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第2ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【0075】
因みに、3Tr/1C型では、映像信号線DTLを利用して第2ノードND2の電位を変化させる。このため、保持容量Ccsの静電容量Ccsを、設計上、他の駆動回路よりも大きい値(例えば、静電容量Ccsを静電容量Celの約1/4〜1/3程度)に設定する。したがって、他の駆動回路よりも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化の程度が大きい点を考慮する。
【0076】
2Tr/1C型では、5Tr/1C型から、第1トランジスタTR1と第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給され、第2ノード初期化電圧は駆動トランジスタTRDの電源側の主電極端を、第1電位Vcc_H(=5Tr/1C型のVcc)と第2電位Vcc_L(=5Tr/1C型のVini)でパルス駆動することで与えられる。駆動トランジスタTRDの電源側の主電極端は、発光期間に第1電位Vcc_Hにされ、第2電位Vcc_Lにされることで非発光期間に入り、その後の閾値補正期間以降(次の発光期間も)に第1電位Vcc_Hにされる。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【0077】
尚、ここでは、駆動トランジスタの特性ばらつきとして、閾値電圧及び移動度の双方について補正処理を行なう場合で説明したが、何れか一方のみについて補正処理を行なうようにしてもよい。
【0078】
以上、好ましい例に基づき説明したが、これらの例に限定されるものではない。各例において説明した表示装置、表示素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
【0079】
又、5Tr/1C型、4Tr/1C型、及び、3Tr/1C型の動作においては、書込み処理と移動度補正を別個に行なってもよいし、2Tr/1C型と同様に、書込み処理において移動度補正処理を併せて行なってもよい。具体的には、第1トランジスタTR1(発光制御トランジスタ)をオン状態とした状態で、書込トランジスタTRWを介して、データ線DTLから映像信号VSigを第1ノードに印加すればよい。
【0080】
<具体的な適用例>
以下に、駆動トランジスタTRDの閾値電圧Vthを制御する技術の具体的な適用例について説明する。尚、アクティブマトリクス型の有機ELパネルを使用する表示装置においては、例えば、パネル両側或いは片側に配置されている垂直走査部によってトランジスタの制御入力端に供給する各種のゲート信号(制御パルス)を作り、画素回路10へ当該信号を印加する。更にはこのような有機ELパネルを使用する表示装置においては、素子数削減及び高精細化のため、2Tr/1C型の画素回路10を用いることがある。この点を勘案して、以下では、代表的に2Tr/1C型の構成への適用例で説明する。
【実施例1】
【0081】
[画素回路]
図4及び図5は、各実施例に対する比較例の画素回路10Zと、当該画素回路10Zを備えた表示装置の一形態を示す図である。比較例の画素回路10Zを画素アレイ部102に備える表示装置を比較例の表示装置1Zと称する。図4は基本構成(1画素分)を示し、図5は具体的な構成(表示装置の全体)を示す。図6及び図7は、実施例1の画素回路10Aと、当該画素回路10Aを備えた表示装置の一形態を示す図である。実施例1の画素回路10Aを画素アレイ部102に備える表示装置を実施例1の表示装置1Aと称する。図6は基本構成(1画素分)を示し、図7は具体的な構成(表示装置の全体)を示す。尚、比較例及び実施例1の何れにおいても、表示パネル部100の基板101上において画素回路10の周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。後述する他の実施例でも同様である。
【0082】
先ず、参照子A、参照子Zを割愛して、比較例と実施例1とで、共通する部分について説明する。表示装置1は、映像信号Vsig(詳しくは信号振幅Vin)に基づいて画素回路10内の電気光学素子(本例では発光部ELPとして有機EL素子127を使用する)を発光させる。このため、表示装置1は、画素アレイ部102に行列状に配される画素回路10内に、少なくとも、駆動電流を生成する駆動トランジスタ121(駆動トランジスタTRD)、駆動トランジスタ121の制御入力端(ゲート端が典型例)と出力端(ソース端が典型例)の間に接続された保持容量120(保持容量Ccs)、駆動トランジスタ121の出力端に接続された電気光学素子の一例である有機EL素子127(発光部ELP)、及び、保持容量120に信号振幅Vinに応じた情報を書き込むサンプリングトランジスタ125(書込トランジスタTRW)を備える。この画素回路10においては、保持容量120に保持された情報に基づく駆動電流Idsを駆動トランジスタ121で生成して電気光学素子の一例である有機EL素子127に流すことで有機EL素子127を発光させる。
【0083】
サンプリングトランジスタ125で保持容量120に信号振幅Vinに応じた情報を書き込むので、サンプリングトランジスタ125は、その入力端(ソース端もしくはドレイン端の一方)に信号電位(Vofs+Vin)を取り込み、その出力端(ソース端もしくはドレイン端の他方)に接続された保持容量120に信号振幅Vinに応じた情報を書き込む。もちろん、サンプリングトランジスタ125の出力端は、駆動トランジスタ121の制御入力端にも接続されている。
【0084】
尚、ここで示した画素回路10の接続構成は、最も基本的な構成を示したもので、画素回路10は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外(つまり他の構成要素)が含まれていてもよい。又、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。例えば、接続間には、必要に応じて更に、スイッチング用のトランジスタや、ある機能を持った機能部等を介在させる等の変更が加えられることがある。典型的には、表示期間(換言すれば非発光時間)を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタ121の出力端と電気光学素子(有機EL素子127)と間に、もしくは駆動トランジスタ121の電源供給端(ドレイン端が典型例)と電源供給用の配線である電源線PWL(本例では電源供給線105DSL)との間に配することがある。このような変形態様の画素回路であっても、実施例1(或いはその他の実施例)で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本開示に係る表示装置の一実施形態を実現する画素回路10である。
【0085】
又、画素回路10を駆動するための周辺部には、例えば、サンプリングトランジスタ125を水平周期で順次制御することで画素回路10を線順次走査して、1行分の各保持容量120に映像信号Vsigの信号振幅Vinに応じた情報を書き込む書込走査部104、及び、書込走査部104での線順次走査に合わせて1行分の各駆動トランジスタ121の電源供給端に印加される電源供給を制御するための走査駆動パルス(電源駆動パルスDSL)を出力する駆動走査部105を具備する制御部109を設ける。又、制御部109には、書込走査部104での線順次走査に合わせて各水平周期内で基準電位(Vofs)と信号電位(Vofs+Vin)で切り替わる映像信号Vsigがサンプリングトランジスタ125に供給されるように制御する水平駆動部106を設ける。
【0086】
制御部109は、好ましくは、保持容量120に信号振幅Vinに対応する情報が書き込まれた時点でサンプリングトランジスタ125を非導通状態にして駆動トランジスタ121の制御入力端への映像信号Vsigの供給を停止させ、駆動トランジスタ121の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。制御部109は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。即ち、信号電位(Vofs+Vin)がサンプリングトランジスタ125に供給されている状態でサンプリングトランジスタ125を導通状態にした後にサンプリングトランジスタ125を非導通状態にすることで、駆動トランジスタ121の制御入力端と出力端の電位差が一定に維持されるようにする。
【0087】
又、制御部109は、好ましくはブートストラップ動作を、発光期間において電気光学素子(有機EL素子127)の経時変動補正動作を実現するように制御する。このため、制御部109は、保持容量120に保持された情報に基づく駆動電流Idsが電気光学素子(有機EL素子127)に流れている期間は継続的にサンプリングトランジスタ125を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量120のブートストラップ動作により有機EL素子127の電流−電圧特性が経時変動しても駆動トランジスタ121の制御入力端と出力端の電位差をブートストラップした保持容量120により一定に保つことで、常に一定の発光輝度を保つようにする。又、好ましくは、制御部109は、基準電位(=第1ノード初期化電圧Vofs)がサンプリングトランジスタ125の入力端(ソース端が典型例)に供給されている時間帯でサンプリングトランジスタ125を導通させることで駆動トランジスタ121の閾値電圧Vthに対応する電圧を保持容量120に保持するための閾値補正動作を行なうように制御する。
【0088】
この閾値補正動作は、必要に応じて、信号振幅Vinに対応する情報の保持容量120への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、1水平周期内の閾値補正期間では駆動トランジスタ121の閾値電圧に相当する電圧を十分に保持容量120へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させる。
【0089】
又、更に好ましくは、制御部109は、閾値補正動作に先立って、サンプリングトランジスタ125の入力端に基準電位(Vofs)が供給されている時間帯でサンプリングトランジスタ125を導通させて閾値補正用の準備動作(放電動作や初期化動作)を実行するように制御する。閾値補正動作前に駆動トランジスタ121の制御入力端と出力端の電位を初期化しておく。より詳しくは、制御入力端と出力端と間に保持容量120を接続しておくことで、保持容量120の両端の電位差が閾値電圧Vth以上になるように設定する。
【0090】
尚、2Tr/1C駆動構成における閾値補正に当たっては、制御部109には、書込走査部104での線順次走査に合わせて1行分の各画素回路10に、駆動電流Idsを電気光学素子(有機EL素子127)に流すために使用される第1電位Vcc_Hと第1電位Vcc_Hとは異なる第2電位Vcc_Lとを切り替えて出力する駆動走査部105を設け、駆動トランジスタ121の電源供給端子に第1電位Vcc_Hに対応する電圧が供給され、かつサンプリングトランジスタ121に信号電位(Vofs+Vin)が供給されている時間帯でサンプリングトランジスタ125を導通させることで閾値補正動作を行なうように制御するのがよい。又、2TR駆動構成における閾値補正の準備動作に当たっては、駆動トランジスタ121の電源供給端に第2電位Vcc_L(=第2ノード初期化電圧Vini)に対応する電圧が供給され、かつサンプリングトランジスタ125に基準電位(Vofs)が供給されている時間帯でサンプリングトランジスタ125を導通させて、駆動トランジスタ121の制御入力端(つまり第1ノードND1)の電位を基準電位(Vofs)に、又出力端(つまり第2ノードND2)の電位を第2電位Vcc_Lに初期化するのがよい。
【0091】
更に好ましくは、制御部109は、閾値補正動作の後、駆動トランジスタ121に第1電位Vcc_Hに対応する電圧が供給され、サンプリングトランジスタ125に信号電位(Vofs+Vin)が供給されている時間帯でサンプリングトランジスタ125を導通させることで保持容量120に信号振幅Vinの情報を書き込む際、駆動トランジスタ121の移動度μに対する補正分を保持容量120に書き込まれる情報に加えるように制御する。この際には、サンプリングトランジスタ125に信号電位(Vofs+Vin)が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタ125を導通させるとよい。以下2Tr/1C駆動構成での画素回路10の一例について具体的に説明する。
【0092】
画素回路10は、基本的にnチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている。又、有機EL素子の経時劣化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、即ち電気光学素子の一例である有機EL素子の電流−電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路(その1)を備え、又駆動トランジスタの特性変動(閾値電圧ばらつきや移動度ばらつき)による駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Idsを一定に維持する駆動方式を採用した点に特徴を有する。
【0093】
駆動トランジスタ121の特性変動(例えば閾値電圧や移動度等のばらつきや変動)による駆動電流Idsに与える影響を抑制する方法としては、2Tr構成の駆動回路をそのまま駆動信号一定化回路(その1)として採用しつつ、各トランジスタ(駆動トランジスタ121及びサンプリングトランジスタ125)の駆動タイミングを工夫することで対処する。画素回路10は、2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Vsigの劣化なくサンプリングできるため、良好な画質を得ることができる。
【0094】
又、画素回路10は、保持容量120の接続態様に特徴を有し、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路(その2)の一例であるブートストラップ回路を構成している。有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする(駆動電流変動を防ぐ)ブートストラップ機能を実現する駆動信号一定化回路(その2)を備えた点に特徴を有する。
【0095】
尚、画素回路10は、書込みゲインやブートストラップゲインや移動度補正期間に関係する補助容量310を備える。但し、この補助容量310を備えることは必須ではない。画素回路10を駆動するに当たっての基本的な制御動作は、補助容量310を備えていない画素回路10におけるものと同様である。
【0096】
駆動トランジスタを始めとする各トランジスタとしてはFET(電界効果トランジスタ)を使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端及びドレイン端の何れか一方(ここではソース端とする)を出力端として取り扱い、他方を電源供給端(ここではドレイン端とする)として取り扱う。
【0097】
具体的には図4及び図5に示すように、画素回路10は、それぞれnチャネル型の駆動トランジスタ121及びサンプリングトランジスタ125と、電流が流れることで発光する電気光学素子の一例である有機EL素子127とを有する。一般に、有機EL素子127は整流性があるためダイオードの記号で表している。尚、有機EL素子127には、寄生容量Celが存在する。図では、この寄生容量Celを有機EL素子127(ダイオード状のもの)と並列に示す。
【0098】
駆動トランジスタ121は、ドレイン端Dが第1電位Vcc_H或いは第2電位Vcc_Lを供給する電源供給線105DSLに接続され、ソース端Sが、有機EL素子127のアノード端Aに接続され(その接続点は第2ノードND2でありノードND122とする)、有機EL素子127のカソード端Kが基準電位を供給する全画素回路10共通のカソード配線cath(電位はカソード電位Vcath、例えばGND)に接続されている。尚、カソード配線cathは、それ用の単一層の配線(上層配線)のみとしてもよいし、例えばアノード用の配線が形成されるアノード層に、カソード配線用の補助配線を設けてカソード配線の抵抗値を低減するようにしてもよい。この補助配線は、画素アレイ部102(表示エリア)内に格子状又は列又は行状に配線され、上層配線と同電位で固定電位である。
【0099】
サンプリングトランジスタ125は、ゲート端Gが書込走査部104からの書込走査線104WSに接続され、ドレイン端Dが映像信号線106HS(映像信号線DTL)に接続され、ソース端Sが駆動トランジスタ121のゲート端Gに接続されている(その接続点は第1ノードND1でありノードND121とする)。サンプリングトランジスタ125のゲート端Gには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。サンプリングトランジスタ125は、ソース端Sとドレイン端Dとを逆転させた接続態様とすることもできる。
【0100】
駆動トランジスタ121のドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSLに接続されている。電源供給線105DSLは、この電源供給線105DSLそのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。駆動走査部105は、駆動トランジスタ121のドレイン端Dに対して、それぞれ電源電圧に相当する高電圧側の第1電位Vcc_Hと閾値補正に先立つ準備動作に利用される低電圧側の第2電位Vcc_L(初期化電圧もしくはイニシャル電圧とも称される)とを切り替えて供給する。
【0101】
駆動トランジスタ121のドレイン端D側(電源回路側)を第1電位Vcc_Hと第2電位Vcc_Lの2値をとる電源駆動パルスDSLで駆動することで、閾値補正に先立つ準備動作を行なうことを可能にしている。第2電位Vcc_Lとしては、映像信号線106HSにおける映像信号Vsigの基準電位(Vofs)より十分低い電位とする。具体的には、駆動トランジスタ121のゲート・ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSLの低電位側の第2電位Vcc_Lを設定する。尚、基準電位(Vofs)は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線106HSを予めプリチャージにしておくためにも利用する。
【0102】
このような画素回路10では、有機EL素子127を駆動するときには、駆動トランジスタ121のドレイン端Dに第1電位Vcc_Hが供給され、ソース端Sが有機EL素子127のアノード端A側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
【0103】
このような画素回路10を採用する場合、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタ(サンプリングトランジスタ125)を使用する2TR駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL及び書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動(例えば閾値電圧や移動度等のばらつきや変動)による駆動電流Idsに与える影響を防ぐ。
【0104】
加えて、実施例1の表示装置1Aにおいては、画素回路10Aごとに、ノードND122(駆動トランジスタ121のソース端S及び保持容量120の一方の端子と有機EL素子127のアノード端Aの接続点)に静電容量Csubの容量素子である補助容量310を追加する。補助容量310の他方の端子(ノードND310と称する)の接続箇所に関わらず、補助容量310は、回路構成上、有機EL素子127(その寄生容量Cel)と電気回路的に並列接続される。ノードND310の接続箇所は、一例として、全ての有機EL素子127のカソード端Kが接続される全画素回路10共通のカソード配線cath(上層配線でもよいし補助配線でもよい)とする。ノードND310の接続点は、これ以外にも、例えば自段(行)の電源供給線105DSLや、自段(行)以外の電源供給線105DSLや、任意の値(接地電位を含む)の固定電位点としてもよい。ノードND310の接続点が何れであるかによって、それぞれ長短(利点と欠点)があるが、ここではその説明を割愛する。
【0105】
保持容量120の静電容量Ccsと有機EL素子127の寄生容量Celの静電容量Celは、書込みゲインGinとブートストラップゲインGbstの間で折り合いを付け、各ゲインが適度なものとなるように決定する。補助容量310の静電容量Csubを調整することで書込みゲインGinとブートストラップゲインGbstを調整できる。このことを利用すると、RGB3画素回路10間で静電容量Csubを相対的に調整することで、ホワイトバランスをとることもできる。即ち、R、G、Bの各色用の有機EL素子127の発光効率が異なるので、補助容量310がない場合には、同一の駆動電流Ids(つまり同一の信号振幅Vin)のときにはホワイトバランスが取れないので、色別に信号振幅Vinを異ならせることでホワイトバランスをとることになる。これに対して、補助容量310の静電容量CsubをRGB3画素回路10間で相対的に調整することで、同一の駆動電流Ids(つまり同一の信号振幅Vin)のときにでもホワイトバランスがとれる。加えて、補助容量310を追加することで、閾値補正動作に影響を与えることなく、移動度μの補正に要する時間(移動度補正時間)を調整することができる。補助容量310を利用して移動度補正時間を調整可能にすることで、画素回路10の駆動が高速化しても、十分に移動度の補正を行なうことができる。
【0106】
〔実施例1に特有の構成〕
ここで、比較例の画素回路10Zにおいては、各トランジスタはバックゲート端が存在しない一般的な薄膜トランジスタであるのに対して、実施例1の画素回路10Aにおいては、少なくとも駆動トランジスタ121については(図はサンプリングトランジスタ125も)、制御入力端(ゲート端)の他に、トランジスタ特性を制御(ここでは閾値電圧Vthを増減)し得る制御端(以下「トランジスタ特性制御端」とも称する)を有するものを使用している。「トランジスタ特性制御端」を有するトランジスタの典型例は、バックゲート型の薄膜トランジスタや図3(B)に示したようなMOS型のトランジスタである。トランジスタをnチャネルとpチャネルで入れ替え、それに合わせて、電源や信号の極性を逆転させる等した相補型の構成にできることは云うまでもない。
【0107】
比較例の画素回路10のトランジスタをトランジスタ特性制御端を有するトランジスタに置き換えることもできる。但しこの際には、トランジスタ特性制御端は、通常、接地線或いは主電極端の一方(例えばソース端)と接続される(後述の図9(B)等を参照)。これに対して、実施例1では、トランジスタ特性制御部600Aを備えており、トランジスタ特性制御部600Aから駆動トランジスタ121のトランジスタ特性制御端に「所定の制御電位」を与えるように構成している。「所定の制御電位」については詳しくは後述するが、カソード抵抗分布に起因するグラデーション状の表示むらを抑制するための制御電圧である。カソード抵抗分布に起因するグラデーション状の表示むらは面内分布を持つので、基本的には、トランジスタ特性制御部600Aの構成としては、水平分布及び垂直分布の制御電圧(トランジスタ特性制御信号Vbと記す)をトランジスタ特性制御端に供給するべく、垂直走査と水平走査を組み合わせた構成が採用される。具体的には、トランジスタ特性制御部600Aは、トランジスタ特性制御信号Vbを供給するトランジスタ特性制御部600Hとスイッチングトランジスタをオンオフ制御するトランジスタ特性制御部600Vと保持容量とを有する。これにより、画素回路10Aごとに駆動トランジスタ121のトランジスタ特性制御信号Vbを設定することができる。例えば、画素回路10Aごとに、供給される「所定の制御電位」を保持する保持容量602をトランジスタ特性制御端と基準電位電点(例えばカソード配線cath)との間に接続し、「所定の制御電位」をスイッチングトランジスタ604を介して保持容量に供給する構成にするとよい。保持容量602とスイッチングトランジスタ604を纏めて補正素子606と記す。これは、映像信号Vsigに関してのサンプリングトランジスタ125と保持容量120との関係と似通っている。
【0108】
[画素回路の動作]
図8は、画素回路10(比較例の画素回路10Z及び実施例1の画素回路10A)に関する駆動タイミングの一例として、線順次方式で信号振幅Vinの情報を保持容量120に書き込む際の動作を説明するタイミングチャート(理想状態)である。図8においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSLの電位変化、映像信号線106HSの電位変化を表してある。これらの電位変化と並行に、駆動トランジスタ121のゲート電位Vg及びソース電位Vsの変化も表してある。基本的には、書込走査線104WSや電源供給線105DSLの1行ごとに、1水平走査期間だけ遅れて同じような駆動を行なう。
【0109】
図8中の信号のように各パルスのタイミングによって有機EL素子127に流れる電流値をコントロールする。図8のタイミング例では、電源駆動パルスDSLを第2電位Vcc_Lとすることで消光及びノードND122を初期化した後に、第1ノード初期化電圧Vofsを映像信号線106HSに印加している際にサンプリングトランジスタ125をオン状態としてノードND121を初期化し、その状態で電源駆動パルスDSLを第1電位Vcc_Hとすることで閾値補正を行なう。その後、サンプリングトランジスタ125をオフ状態とし、映像信号線106HSに映像信号Vsigを印加する。その状態でサンプリングトランジスタ125をオン状態とすることにより信号を書き込むと同時に移動度補正を行なう。信号を書き込んだ後、サンプリングトランジスタ125をオフ状態にすると発光を開始する。このように移動度補正や閾値補正等、パルスの位相差によって駆動をコントロールする。実施例1の表示装置1Aの画素回路10Aを駆動する際には、トランジスタ特性制御信号Vbの保持容量602への書込みを映像信号Vsigの書込みと連動して行なう。
【0110】
以下、閾値補正及び移動度補正に着目して動作を説明する。画素回路10において、駆動タイミングとしては、先ず、サンプリングトランジスタ125は、書込走査線104WSから供給された書込駆動パルスWSに応じて導通し、映像信号線106HSから供給された映像信号Vsigをサンプリングして保持容量120に保持する。最初に、以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが1(理想値)であると仮定して、保持容量120に信号振幅Vinの情報を、書き込む、保持する、あるいはサンプリングする等と簡潔に記して説明する。書込みゲインが1未満の場合、保持容量120には信号振幅Vinの大きさそのものではなく、信号振幅Vinの大きさに対応するゲイン倍された情報が保持されることになる。
【0111】
画素回路10に対する駆動タイミングは、映像信号Vsigの信号振幅Vinの情報を保持容量120に書き込む際に、順次走査の観点からは、1行分の映像信号を同時に各列の映像信号線106HSに伝達する線順次駆動を行なう。特に、2Tr構成の画素回路10における駆動タイミングでの閾値補正と移動度補正を行なう際の基本的な考え方においては、先ず、映像信号Vsigを基準電位(Vofs)と信号電位(Vofs+Vin)とを1H期間内において時分割で有するものとする。具体的には、映像信号Vsigが非有効期間である基準電位(Vofs)にある期間を1水平期間の前半部とし、有効期間である信号電位(Vsig=Vofs+Vin)にある期間を1水平期間の後半部とする。1水平期間を前半部と後半部に分ける際は、典型的にはほぼ1/2期間ずつ分けるがこのことは必須でなく、前半部よりも後半部の方をより長くしてもよいし、逆に、前半部よりも後半部の方をより短くしてもよい。
【0112】
信号書込みに用いる書込駆動パルスWSを閾値補正や移動度補正にも用いることとし、1H期間内に2回、書込駆動パルスWSをアクティブにしてサンプリングトランジスタ125をオンする。そして、1回目のオンタイミングにて閾値補正を行ない、2回目のオンタイミングにて信号電圧書込みと移動度補正を同時に行なう。その後、駆動トランジスタ121は、第1電位(高電位側)にある電源供給線105DSLから電流の供給を受け保持容量120に保持された信号電位(映像信号Vsigの有効期間の電位に対応する電位)に応じて駆動電流Idsを有機EL素子127に流す。尚、1H期間内に2回、書込駆動パルスWSをアクティブにするのではなく、サンプリングトランジスタ125のオン状態を維持したまま、映像信号線106HSの電位を、有機EL素子127における輝度を制御するための信号電位(=Vofs+Vin)としてもよい。
【0113】
例えば、垂直駆動部103は、電源供給線105DSLが第1電位にありかつ映像信号線106HSが映像信号Vsigの非有効期間である基準電位(Vofs)にある時間帯でサンプリングトランジスタ125を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路10ごとにばらつく駆動トランジスタ121の閾値電圧Vthの影響をキャンセルすることができる。
【0114】
垂直駆動部103は、信号振幅Vinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持するようにするのがよい。閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ121の閾値電圧Vthに相当する電圧を確実に保持容量120に予め保持することができる。
【0115】
保持された閾値電圧Vthに相当する電圧は駆動トランジスタ121の閾値電圧Vthのキャンセルに用いられる。したがって、画素回路10ごとに駆動トランジスタ121の閾値電圧Vthがばらついていても、画素回路10ごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度むらを防ぐことができる。
【0116】
好ましくは、垂直駆動部103は、閾値補正動作に先立って、電源供給線105DSLが第2電位にありかつ映像信号線106HSが映像信号Vsigの非有効期間である基準電位(Vofs)にある時間帯で、書込駆動パルスWSをアクティブ(本例ではHレベル)にしてサンプリングトランジスタ125を導通させ、その後に書込駆動パルスWSをアクティブHにしたままで電源供給線105DSLを第1電位に設定する。
【0117】
こうすることで、ソース端Sを基準電位(Vofs)より十分低い第2電位Vcc_Lにセットし(放電期間C=第2ノード初期化期間)、且つ、駆動トランジスタ121のゲート端Gを基準電位(Vofs)にセットしてから(初期化期間D=第1ノード初期化期間)、閾値補正動作を開始する(閾値補正期間E)。このようなゲート電位及びソース電位のリセット動作(初期化動作)により、後続する閾値補正動作を確実に実行することができる。放電期間Cと初期化期間Dとを合わせて、駆動トランジスタ121のゲート電位Vgとソース電位Vsを初期化する閾値補正準備期間(=前処理期間)とも称する。
【0118】
閾値補正期間Eでは、電源供給線105DSLの電位が低電位側の第2電位Vcc_Lから高電位側の第1電位Vcc_Hに遷移することで、駆動トランジスタ121のソース電位Vsが上昇を開始する。即ち、駆動トランジスタ121のゲート端Gは映像信号Vsigの基準電位(Vofs)に保持されており、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ121のソース電位Vsは“Vofs−Vth”となる。閾値補正期間Eでは、ドレイン電流が専ら保持容量120側(Ccs<<Cel時)に流れ、有機EL素子127側には流れないようにするため、有機EL素子127がカットオフとなるように全画素共通の接地配線cathの電位Vcathを設定しておく。
【0119】
有機EL素子127の等価回路はダイオードと寄生容量Celの並列回路で表されるため、“Vel≦Vcath+VthEL”である限り、つまり、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121のドレイン電流Idsは保持容量120と寄生容量Celを充電するために使われる。この結果、有機EL素子127のアノード端Aの電圧VelつまりノードND122の電位は、時間とともに上昇してゆく。そして、ノードND122の電位(ソース電位Vs)とノードND121の電圧(ゲート電位Vg)との電位差がちょうど閾値電圧Vthとなったところで駆動トランジスタ121はオン状態からオフ状態となり、ドレイン電流Idsは流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ121のゲート・ソース間電圧Vgsは閾値電圧Vthという値をとる。
【0120】
ここで、閾値補正動作は1回のみ実行するものとすることもできるが、このことは必須ではない。1水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返えしてもよい。例えば、実際には、閾値電圧Vthに相当する電圧が、駆動トランジスタ121のゲート端Gとソース端Sと間に接続された保持容量120に書き込まれることになる。しかしながら、閾値補正期間Eは、書込駆動パルスWSをアクティブHにしたタイミングからインアクティブLに戻すタイミングまでであり、この期間が十分に確保されていないときには、それ以前に終了してしまう。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。そのタイミングについては図示を割愛する。
【0121】
閾値補正動作を複数回実行する場合に、1水平期間が閾値補正動作の処理サイクルとなるのは、閾値補正動作に先立って、1水平期間の前半部で映像信号線106HSを介して基準電位(Vofs)を供給しソース電位を第2電位Vcc_Lにセットする初期化動作を経るからである。必然的に、閾値補正期間は、1水平期間よりも短くなってしまう。したがって、保持容量120の静電容量Ccsや第2電位Vcc_Lの大きさ関係やその他の要因で、この短い1回分の閾値補正動作期間では、閾値電圧Vthに対応する正確な電圧を保持容量120に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。即ち、信号振幅Vinの保持容量120へのサンプリング(信号書込み)に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させるのが好ましい。
【0122】
画素回路10においては、閾値補正機能に加えて、移動度補正機能を備えている。即ち、垂直駆動部103は、映像信号線106HSが映像信号Vsigの有効期間である信号電位(Vofs+Vin)にある時間帯にサンプリングトランジスタ125を導通状態にするため、書込走査線104WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ(本例ではHレベル)にする。この期間では、駆動トランジスタ121の制御入力端に信号電位(Vofs+Vin)を供給した状態で駆動トランジスタ121を介して有機EL素子127の寄生容量Cel及び保持容量120を充電する。この書込駆動パルスWSのアクティブ期間(サンプリング期間でもあり移動度補正期間でもある)を適切に設定することで、保持容量120に信号振幅Vinに応じた情報を保持する際、同時に駆動トランジスタ121の移動度μに対する補正を加えることができる。水平駆動部106により映像信号線106HSに信号電位(Vofs+Vin)を実際に供給して、書込駆動パルスWSをアクティブHにする期間を、保持容量120への信号振幅Vinの書込み期間(サンプリング期間とも称する)とする。
【0123】
特に、画素回路10における駆動タイミングでは、電源供給線105DSLが高電位側である第1電位Vcc_Hにあり、かつ、映像信号Vsigが有効期間にある時間帯内(信号振幅Vinの期間)で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間(サンプリング期間も)は、映像信号線106HSの電位が、映像信号Vsigの有効期間の信号電位(Vofs+Vin)にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、映像信号線106HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。正確には、移動度補正時間(サンプリング期間も)は、書込駆動パルスWS立ち上がってサンプリングトランジスタ125がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ125がオフするまでの時間となる。
【0124】
具体的には、サンプリング期間においては、駆動トランジスタ121のゲート電位Vgが信号電位(Vofs+Vin)にある状態でサンプリングトランジスタ125が導通(オン)状態となる。したがって、書込み&移動度補正期間Hでは、駆動トランジスタ121のゲート端Gが信号電位(Vofs+Vin)に固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。信号振幅Vinの情報は駆動トランジスタ121の閾値電圧Vthに足し込む形で保持される。この結果、駆動トランジスタ121の閾値電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量120に保持されるゲート・ソース間電圧Vgsは、“Vsig+Vth”=“Vin+Vth”となる。又、同時に、このサンプリング期間で移動度補正を実行するので、サンプリング期間は移動度補正期間を兼ねることとなる(書込み&移動度補正期間H)。
【0125】
ここで、有機EL素子127の閾値電圧をVthELとしたとき、“Vofs−Vth<VthEL”と設定しておくことで、有機EL素子127は、逆バイアス状態におかれ、カットオフ状態(ハイインピーダンス状態)にあるため、発光することはなく、又、ダイオード特性ではなく単純な容量特性を示す。よって駆動トランジスタ121に流れるドレイン電流(駆動電流Ids)は保持容量120の静電容量Ccsと有機EL素子127の寄生容量(等価容量)Celの静電容量Celの両者を結合した容量“C=Ccs+Cel”に書き込まれていく。これにより、駆動トランジスタ121のドレイン電流は有機EL素子127の寄生容量Celに流れ込み充電を開始する。その結果、駆動トランジスタ121のソース電位Vsは上昇していく。
【0126】
図8のタイミングチャートでは、この上昇分をΔVで表してある。この上昇分、即ち移動度補正パラメータである電位補正値ΔVは、閾値補正によって保持容量120に保持されるゲート・ソース間電圧“Vgs=Vin+Vth”から差し引かれることになり、“Vgs=Vin+Vth−ΔV”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ121のソース電位Vsは、ゲート電位Vg(=Vin)から保持容量に保持される電圧“Vgs=Vin+Vth−ΔV”を差し引いた値“−Vth+ΔV”となる。
【0127】
このようにして、画素回路10における駆動タイミングでは、書込み&移動度補正期間Hにおいて、信号振幅Vinのサンプリングと移動度μを補正するΔV(負帰還量、移動度補正パラメータ)の調整が行なわれる。書込走査部104は、書込み&移動度補正期間Hの時間幅を調整可能であり、これにより保持容量120に対する駆動電流Idsの負帰還量を最適化することができる。
【0128】
電位補正値ΔVはΔV≒Ids・t/Celである。この式から明らかなように、駆動トランジスタ121のドレイン・ソース間電流である駆動電流Idsが大きい程、電位補正値ΔVは大きくなる。逆に、駆動トランジスタ121の駆動電流Idsが小さいとき、電位補正値ΔVは小さくなる。このように、電位補正値ΔVは駆動電流Idsに応じて決まる。信号振幅Vinが大きいほど駆動電流Idsは大きくなり、電位補正値ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、書込み&移動度補正期間Hは必ずしも一定である必要はなく、逆に駆動電流Idsに応じて調整することが好ましい場合がある。例えば、駆動電流Idsが大きい場合、移動度補正期間tは短めにし、逆に駆動電流Idsが小さくなると、書込み&移動度補正期間Hは長めに設定するのがよい。
【0129】
又、電位補正値ΔVは、Ids・t/Celであり、画素回路10ごとに移動度μのばらつきに起因して駆動電流Idsがばらつく場合でも、それぞれに応じた電位補正値ΔVとなるので、画素回路10ごとの移動度μのばらつきを補正することができる。つまり、信号振幅Vinを一定とした場合、駆動トランジスタ121の移動度μが大きいほど電位補正値ΔVの絶対値が大きくなる。換言すると、移動度μが大きいほど電位補正値ΔVが大きくなるので、画素回路10ごとの移動度μのばらつきを取り除くことができる。
【0130】
画素回路10はブートストラップ機能も備えている。即ち、書込走査部104は、保持容量120に信号振幅Vinの情報が保持された段階で書込走査線104WSに対する書込駆動パルスWSの印加を解除し(即ちインアクティブL(ロー)にして)、サンプリングトランジスタ125を非導通状態にして駆動トランジスタ121のゲート端Gを映像信号線106HSから電気的に切り離す(発光期間I)。発光期間Iに進むと、水平駆動部106は、その後の適当な時点で映像信号線106HSの電位を基準電位(Vofs)に戻す。
【0131】
有機EL素子127の発光状態を第(m+m’−1)番目の水平走査期間まで継続する。以上によって、第(n,m)番目の副画素を構成する有機EL素子127の発光の動作が完了する。この後、次のフレーム(もしくはフィールド)に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、及び発光動作が繰り返される。
【0132】
ここで、発光期間Iでは、駆動トランジスタ121のゲート端Gは映像信号線106HSから切り離される。駆動トランジスタ121のゲート端Gへの信号電位(Vofs+Vin)の印加が解除されるので、駆動トランジスタ121のゲート電位Vgは上昇可能となる。駆動トランジスタ121のゲート端Gとソース端Sと間には保持容量120が接続されており、その保持容量120による効果によって、ブートストラップ動作が行なわれる。ブートストラップゲインが1(理想値)であると仮定した場合、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動するようになり、ゲート・ソース間電圧Vgsを一定に維持することができる。このとき、駆動トランジスタ121に流れる駆動電流Idsは有機EL素子127に流れ、有機EL素子127のアノード電位は駆動電流Idsに応じて上昇する。この上昇分をVelとする。やがて、ソース電位Vsの上昇に伴い、有機EL素子127の逆バイアス状態は解消されるので、駆動電流Idsの流入により有機EL素子127は実際に発光を開始する。
【0133】
ここで、駆動電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性を表した式(1)に“Vsig+Vth−ΔV”或いは“Vin+Vth−ΔV”を代入することで、式(5A)或いは式(5B)(両式を纏めて式(5)と記す)のように表すことができる。
【0134】
Ids=k・μ・(Vsig−Vofs−ΔV)2 (5A)
Ids=k・μ・(Vin−Vofs−ΔV)2 (5B)
【0135】
この式(5)から、閾値電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾値電圧Vthに依存しないことが分かる。即ち、有機EL素子127を流れる電流Idsは、例えば、Vofsを0ボルトに設定したとした場合、有機EL素子127における輝度を制御するための映像信号Vsigの値から、駆動トランジスタ121の移動度μに起因した第2ノードND2(駆動トランジスタ121のソース端)における電位補正値ΔVの値を減じた値の2乗に比例する。換言すると、有機EL素子127を流れる電流Idsは、有機EL素子127の閾値電圧VthEL及び駆動トランジスタ121の閾値電圧Vthには依存しない。即ち、有機EL素子127の発光量(輝度)は、有機EL素子127の閾値電圧VthELの影響及び駆動トランジスタ121の閾値電圧Vthの影響を受けない。そして、第(n,m)番目の有機EL素子127の輝度は、電流Idsに対応した値である。
【0136】
しかも、移動度μの大きな駆動トランジスタ121ほど、電位補正値ΔVが大きくなるので、ゲート・ソース間電圧Vgsの値が小さくなる。したがって、式(5)において、移動度μの値が大きくとも、(Vsig−Vofs−ΔV)2の値が小さくなる結果、ドレイン電流Idsを補正することができる。即ち、移動度μの異なる駆動トランジスタ121においても、映像信号Vsigの値が同じであれば、ドレイン電流Idsが略同じとなる結果、有機EL素子127を流れ、有機EL素子127の輝度を制御する電流Idsが均一化される。即ち、移動度μのばらつき(更には、kのばらつき)に起因する有機EL素子127の輝度のばらつきを補正することができる。
【0137】
又、駆動トランジスタ121のゲート端Gとソース端Sと間には保持容量120が接続されており、その保持容量120による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ121のゲート・ソース間電圧“Vgs=Vin+Vth−ΔV”を一定に維持したまま、駆動トランジスタ121のゲート電位Vg及びソース電位Vsが上昇する。駆動トランジスタ121のソース電位Vsが“−Vth+ΔV+Vel”となることで、ゲート電位Vgは“Vin+Vel”となる。このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは一定であるので、駆動トランジスタ121は、一定電流(駆動電流Ids)を有機EL素子127に流す。その結果、有機EL素子127のアノード端Aの電位(=ノードND122の電位)は、有機EL素子127に飽和状態での駆動電流Idsという電流が流れ得る電圧まで上昇する。
【0138】
ここで、有機EL素子127は、発光時間が長くなるとそのI−V特性が変化してしまう。そのため、時間の経過とともに、ノードND122の電位も変化する。しかしながら、このような有機EL素子127の経時劣化によりそのアノード電位が変動しても、保持容量120に保持されたゲート・ソース間電圧Vgsは常に“Vin+Vth−ΔV”で一定に維持される。駆動トランジスタ121が定電流源として動作することから、有機EL素子127のI−V特性が経時変化し、これに伴って駆動トランジスタ121のソース電位Vsが変化したとしても、保持容量120によって駆動トランジスタ121のゲート・ソース間電位Vgsが一定(≒Vin+Vth−ΔV)に保たれているため、有機EL素子127に流れる電流は変わらず、したがって有機EL素子127の発光輝度も一定に保たれる。実際にはブートストラップゲインは「1」よりも小さいので、ゲート・ソース間電位Vgsは「Vin+Vth−ΔV」よりも小さくなるが、そのブートストラップゲインに応じたゲート・ソース間電位Vgsに保たれることには変わりがない。
【0139】
以上のように、比較例及び実施例1の画素回路10は、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ121の特性ばらつき(本例では閾値電圧Vth及びキャリア移動度μのばらつき)による駆動電流Idsに与える影響を防ぐために、閾値電圧Vth及びキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっている。ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Vgsは、閾値電圧Vthに相当する電圧と移動度補正用の電位補正値ΔVとによって調整されているため、有機EL素子127の発光輝度は駆動トランジスタ121の閾値電圧Vthや移動度μのばらつきの影響を受けることがないし、有機EL素子127の経時劣化の影響も受けない。入力される映像信号Vsig(信号振幅Vin)に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【0140】
又、画素回路10は、nチャネル型の駆動トランジスタ121を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機EL素子をそのまま用いても、有機EL素子127の駆動が可能になる。又、駆動トランジスタ121及びその周辺部のサンプリングトランジスタ125等も含めてnチャネル型のみのトランジスタを用いて画素回路10を構成することができ、トランジスタ作製においても低コスト化が図れる。
【0141】
[表示むら現象の発生原因]
図9〜図10は、比較例の表示装置1Zで発生する表示むら現象を説明する図である。ここで、図9(A)は、比較例の画素回路10Zの1つを示す図であり、各トランジスタは薄膜トランジスタ(TFT)である。図9(B)は、比較例の画素回路10ZのトランジスタをMOSFETに置き換えた場合の構成例であり、トランジスタ特性制御端として機能するバックゲートは、接地線GNDと接続されている。
【0142】
図10は、比較例におけるカソード配線cathの配線抵抗(カソード抵抗Rcath)に起因する表示むらを説明する図である。ここで、図10(A)は、全面均一画像を表示したときの表示むらの一例を示す図であり、図10(B)及び図10(C)は、表示むらの発生原理を説明する図である。
【0143】
各画素回路10の各駆動電流Idsは、基準電位を供給する全画素共通のカソード配線cath(一例として接地)に流れ込む。ここで、パネル中心部は周辺部に比べて例えば数十〜数百オームほどカソード抵抗Rcathが高くなる(図10(B)を参照)。したがって、全面均一画像を表示したときであっても、カソード配線cathの配線抵抗(カソード抵抗Rcath)の関係で、有機EL素子127のカソード電位自体の上昇度合いが面内分布を持ってしまい、カソード電位(詳しくは画素位置による相違)に応じて発光輝度が変化し、パネル内でのカソード抵抗分布に起因するグラデーション状のむらが発生する。一例として、パネル中心部のカソード抵抗が周辺よりも250オーム高く、結果として、50ミリボルトの電圧上昇が起こった場合に、輝度が2パーセント低下する。画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずであるが、閾値補正や移動度補正を行なっていても、カソード抵抗に起因した表示むらが発生してしまうため、画面のユニフォーミティを損なう。詳しくは、周辺よりも中央部のカソード抵抗Rcathが高いので、周辺部のカソード電位の上昇は少なく輝度が高いのに対して、中央部のカソード電位の上昇は多く輝度が低くなる。一般的には、輝度差の視認レベルは1パーセント以内であるので、これを満たすように対策を採ることが求められる。又、カソード電位の浮きは、駆動電流Idsつまり階調によって異なることになるので、階調ごとにγ特性が異なることになってしまいカラー表示の場合は色相ずれが懸念される。
【0144】
カソード電位が高くなると輝度が低下する原因について、図9及び図10(C)を参照してより詳しく説明する。最初に、図9を参照して書込みゲインGinとブートストラップゲインGbstの関係について説明する。図9には、駆動トランジスタ121のゲート端Gに生じる寄生容量が示されている。ここでは、一例として、駆動トランジスタ121のゲート端Gには、寄生容量として、駆動トランジスタ121のゲート端Gとソース端Sとの間に形成される寄生容量C121gs(静電容量をCgsとする)と、駆動トランジスタ121のゲート端Gとドレイン端Dとの間に形成される寄生容量C121gd(静電容量をCgdとする)と、サンプリングトランジスタ125の拡散容量としてのゲート端Gとソース端S(ソース端Sを映像信号線106HS側とする場合はドレイン端D)との間に形成される寄生容量C125gs(静電容量をCwsとする)とが存在するものとして示している。
【0145】
サンプリング期間&移動度補正期間における信号書込み動作時には、信号電位Vinに対応する情報を如何に大きく保持容量120に書き込むかが肝要となる。信号電位Vinに対応する保持容量120に書き込まれる情報の大きさの割合を、書込みゲインGinと称する。サンプリング期間&移動度補正期間にて、電源駆動パルスDSLが第1電位Vcc_Hの状態で信号書込み(サンプリング)が行なわれるために、書込み動作が開始し、駆動トランジスタ121のゲート電位Vgが上昇した瞬間、ドレイン・ソース間に駆動電流Idsが流れ、駆動電流Idsが有機EL素子127の寄生容量Celを充電することでソース電位Vsが上昇する。映像信号Vsigの信号電位Vinに対して効率よく輝度をとるためには、書込み時に駆動トランジスタ121のゲート電位Vgの上昇とともに駆動電流Idsが流れてソース電位Vsが上昇しない条件下、即ち書込み時に駆動トランジスタ121のソース電位Vsが低い状況での、映像信号Vsig (信号電位Vin)に対する静電容量Ccsの保持容量120に保持される電圧割合(書込みゲインGin)をなるべく高くするのがよい。このような条件下における書込みゲインGinは、保持容量120の静電容量Ccs、駆動トランジスタ121のゲート端Gに形成される寄生容量C121gsの静電容量Cgs、有機EL素子127の寄生容量Celの静電容量Celを用いて、
Gin=C2/(C1+C2)=(Ccs+Cgs)/{(Ccs+Cgs)+Cel}
と表すことができる。補助容量310を考慮する場合には、Celを「Cel+Csub」とすればよい。
【0146】
寄生容量C121gsの静電容量Cgsは、保持容量120の静電容量Ccsや有機EL素子127の寄生容量Celに比べると小さいと考えてよく、したがって、書込みゲインGinは、保持容量120の静電容量Ccsに対して有機EL素子127の寄生容量Celが十分に大きければ、換言すれば、駆動トランジスタ121のゲート端Gとソース端Sの間に付加される容量値(ここでは保持容量120の静電容量Ccs)を小さくするか、もしくは、駆動トランジスタ121のソース端S(つまり有機EL素子127のアノード端A)とカソード配線cath(つまり有機EL素子127のカソード端K)の間に付加される容量値(ここでは有機EL素子127の寄生容量Cel)を大きくすると、限りなく“1”に近いことになり、より信号電位Vinの大きさに近い電圧情報を保持容量120に書き込むことができる。
【0147】
一方、ブートストラップ動作が機能する発光期間では、駆動トランジスタ121のゲート端Gとソース端Sとの間に保持容量120が接続されているので、ソース電位Vsの上昇時に、カップリング電圧がゲート端Gに加わる。ソース電位Vsの上昇に対するゲート電位Vgへのカップリング上昇が100パーセントに近いほど、有機EL素子127の特性変化(劣化を含む)に伴う駆動電圧上昇時の輝度落ちが抑制される。このソース電位Vsの上昇に対するゲート電位Vgの上昇率をブートストラップゲインGbst(ブートストラップ動作能力)と称する。ブートストラップゲインGbstは、保持容量120の静電容量Ccs、駆動トランジスタ121のゲート端Gに形成される寄生容量C121gsの静電容量Cgs、ゲートに付く寄生容量の静電容量C3(例えば、寄生容量C121gdの静電容量Cgdと寄生容量C125gsの静電容量Cws)を用いて、
Gbst=C2/(C2+C3)=(Ccs+Cgs)/{(Ccs+Cgs)+(Cgd+Cws)}
と表すことができる。
【0148】
したがって、ブートストラップゲインGbstは、寄生容量C121gdの静電容量Cgdや寄生容量C125gsの静電容量Cwsが保持容量120の静電容量Ccsに対して十分に小さければ、換言すれば、駆動トランジスタ121のゲート端Gとソース端Sの間に付加される容量値(ここでは静電容量Ccs)が大きいほど限りなく“1”に近いことになり、有機EL素子127の電流電圧特性の経時変動に対する駆動電流Idsの補正能力が高い。つまり、画素回路の簡素化を図りつつ、素子の特性ばらつきによる輝度変化を抑制する閾値補正動作や移動度補正動作を実現する方式の開発に当たり、駆動トランジスタ121のゲート端Gに接続される保持容量120以外の素子数を最小限のサンプリングトランジスタ125のみに留めた画素回路10とすることで、駆動トランジスタ121のゲート端Gに寄生する容量を限りなく小さくでき、このことはブートストラップ動作の補助となり、有機EL素子127の電流電圧特性の経時変動に対する駆動電流Idsの補正能力を向上させることができる。
【0149】
ここで、ブートストラップゲインGbstを大きくとることを考え、保持容量120の静電容量Ccsをレイアウト上大きくとると、有機EL素子127の寄生容量Celに対して保持容量120の静電容量Ccsが大きくなり、書込みゲインGinが小さくなってしまう。書込みゲインGinが小さくなると、保持容量120に大きな情報を書き込むには信号電位Vinのダイナミックレンジを大きくとらなければならなく、消費電力増大に繋がる。逆に、書込みゲインGinを大きくとるために保持容量120の静電容量Ccsを小さくすると、寄生容量C121gdの静電容量Cgdや寄生容量C125gsの静電容量Cwsに対して保持容量120の静電容量Ccsが小さくなり、ブートストラップゲインGbstが小さくなってしまい、有機EL素子127の特性変動に対する補正効果が低下し、特性劣化時の輝度落ちが顕著になる。このように、書込みゲインGinとブートストラップゲインGbstとはトレードオフの関係にあり、何れか一方を大きくしようとすると他方が小さくなってしまい、他方に対して悪影響を与えることなく(他方を小さくせずに)、一方を大きくするということができない。片方のゲインを重視すれば、その分だけもう片方のゲインが疎かにならざるを得ないことはもちろんのこととして、どちらも高いゲインを得ることは不可能である。このため、実際の所は、競合関係となる書込みゲインGinとブートストラップゲインGbstの間で折り合いを付け、各ゲインが適度なものとなるように、保持容量120の静電容量Ccsと有機EL素子127の寄生容量Celの静電容量Celを決定する。
【0150】
このような状況下において、更に、カソード抵抗に起因して実際のカソード電位Vkが変動した場合について考える。図10(C)中にも示しているが、信号電圧をVsig(=Vofs+Vin)、移動度補正後のソース電位VsをVs0、発光時のゲート電位VgをVg1、発光時のソース電位VsをVs1、カソード電位Vkがカソード抵抗に起因してΔVk変動したときの発光時のゲート電位VgをVg2、カソード電位VkがΔVk変動したときの発光時のソース電位VsをVs2、発光時の有機EL素子127の両端電圧をVoledとする。
【0151】
カソード電位がΔVk変動しない(つまりカソード抵抗を無視する)通常状態では、発光時のゲート電位Vg1は「Vsig+ (Vs1−Vs0)×Gbst」であり、 発光時のソース電位Vs1は「Vcath+Voled」であるので、発光時のゲート・ソース間電圧Vgs1は、
Vgs1=Vg1−Vs1=Vsig+ (Vs1−Vs0)×Gbst−Vs1
=Vsig−Vs0×Gbst+Vs1×Gbst−Vs1
=Vsig−Vs0×Gbst+(Gbst−1)×Vs1
=Vsig−Vs0×Gbst+(Gbst−1)×(Vcath+Voled)
=Vsig−Vs0×Gbst−(1−Gbst)×(Vcath+Voled)
と表すことができる。
【0152】
これに対して、カソード電位VkがΔVk変動(上昇)した状態では、発光時のゲート電位Vg2は「Vsig+ (Vs2−Vs0)×Gbst」であり、 発光時のソース電位Vs2は「Vs1+ΔVk=Vcath+Voled+ΔVk」であるので、発光時のゲート・ソース間電圧Vgs2は、
Vgs2=Vg2−Vs2=Vsig+ (Vs2−Vs0)×Gbst−Vs2
=Vsig+ (Vs2−Vs0)×Gbst−Vs2
=Vsig−Vs0×Gbst+Vs2×Gbst−Vs2
=Vsig−Vs0×Gbst+(Gbst−1)×Vs2
=Vsig−Vs0×Gbst−(1−Gbst)×Vs2
=Vsig−Vs0×Gbst−(1−Gbst)×(Vcath+Voled+ΔVk)
=Vsig−Vs0×Gbst−(1−Gbst)×(Vcath+Voled)
−(1−Gbst)×ΔVk
=Vgs1−(1−Gbst)×ΔVk
と表すことができる。
【0153】
これより、カソード電位がΔVk上昇した場合には、(1−Gbst)×ΔVkの分、発光時のゲート・ソース間電圧Vgsが小さくなり、結果として輝度が低下することが分かる。
【0154】
[表示むら現象の対策手法]
本実施形態では、駆動トランジスタ121のトランジスタ特性制御端にトランジスタ特性制御信号Vbを供給して閾値電圧Vthを増減することで、カソード抵抗分布に起因するグラデーション状の表示むらを抑制する。
【0155】
図11は、カソード抵抗分布に起因する表示むら現象の対策原理を説明する図であって、トランジスタ特性(Vgs−Ids特性)の基板電位依存性を説明する図である。周知のように、バックゲート型の薄膜トランジスタやMOS型のトランジスタでは、バックゲート効果により、トランジスタ特性が変動する。例えば、MOS型のトランジスタは、通常はバイポーラトランジスタと同様に3端子デバイスとして取り扱うことが多いが、ソース領域やドレイン領域が形成される基板やウエルも制御端子(トランジスタ特性制御端)として考えるべきであるので、正確には4端子として取り扱うべきである。そして、ソースとトランジスタ特性制御端(例えば基板(ボディーとも云う))との間にトランジスタ特性制御信号Vb(バックゲート電圧或いは基板電位或いはベース電位とも称する)を印加すれば、トランジスタ特性を制御することができる。通常は、バックゲート電圧はダイオードが遮断状態になるように負の電圧で印加される。例えば、バックゲート電圧を印加すると、ダイオードと同様にソース及びドレインチャネル直下の空乏層が変化し、半導体表面のポテンシャルが変化する。そのため、空乏層中の電荷はバックゲート電圧印加がないときとあるときとでは異なり、トランジスタ特性(Vgs−Ids特性)は図11に示すように変化し、そのため閾値電圧Vthが変化する。バックゲート効果を考慮したとき、閾値電圧Vthはバックゲート電圧に対し、約1/2乗で増加する特性となることが知られている。因みに、単純理論では、閾値電圧Vthはバックゲート電圧に対して1/2乗で増加するが、実際には直線増加と見なしても問題がないことが多い。
【0156】
図11に示すように、基板電位(つまりトランジスタ特性制御信号Vb)が上昇するほど、閾値が低くなり、ドレイン電流Idsをより多く流すように変化する。よって、トランジスタ特性制御部600Aを画素回路10Aごとに駆動トランジスタ121のトランジスタ特性制御信号Vbを設定する構成とし、パネル中心部に向かってカソード電位が高くなるほど、駆動トランジスタ121のトランジスタ特性制御信号Vbを上昇させれば、より多くのドレイン電流Idsが流れ、カソード抵抗起因の輝度低下を相殺することができる。有機EL素子127のカソードの電位上昇によって輝度低下が生じるが、駆動トランジスタ121のトランジスタ特性制御信号Vbを同様に上昇させて閾値電圧Vthをシフトさせることにより、カソード抵抗分布に起因するグラデーション状の表示むらを抑制・解消することができる。先の例では輝度差を1パーセント未満とすることができるため、むら・グラデーションは視認外となる。以上のように構成することで、高輝度が出難い、或いは、より信号電圧を高く設定しなければならないという問題を解消することができる。
【実施例2】
【0157】
図12〜図14は、実施例2の画素回路10Bと、当該画素回路10Bを備えた表示装置の一形態を示す図である。実施例2の画素回路10Bを画素アレイ部102に備える表示装置を実施例2の表示装置1Bと称する。図12は基本構成(1画素分)を示し、図13は具体的な構成(表示装置の全体)を示す。図14は、実施例2の効果を説明する図である。
【0158】
図12及び図13に示すように、実施例2では、画素回路10Bごとに、駆動トランジスタ121のトランジスタ特性制御端を有機EL素子127のカソード端Kに直接に接続して、トランジスタ特性制御部600Bを構成している。実施例1のトランジスタ特性制御部600Aとは異なり、トランジスタ特性制御部600Vとトランジスタ特性制御部600Hとが不要である。これは、カソード端の電位変動そのものをトランジスタ特性制御信号Vbとして利用することができるからである。即ち、有機EL素子127のカソードの電位上昇によって輝度低下が生じるが、カソード電位そのものをトランジスタ特性制御信号Vbとして使用すれば、駆動トランジスタ121のトランジスタ特性制御信号Vbを同様に上昇させて閾値電圧Vthをシフトさせることができ、カソード抵抗分布に起因するグラデーション状の表示むらを抑制・解消することができる。つまり、図14に示すようにパネル周辺部よりも中心部の方がカソード抵抗が大きく、パネル中心部に向かってカソード電位が高くなるほど、駆動トランジスタ121のトランジスタ特性制御信号Vbを上昇させることができるので、中心部の方がより多くのドレイン電流Idsが流れ、カソード抵抗起因の輝度低下を相殺することができる。カソード電位変動はドレイン電流Ids即ち映像信号Vsigに応じて異なるが、その分も反映させてトランジスタ特性制御端を画素回路10Bごとに制御することができる。
【実施例3】
【0159】
図15〜図16は、実施例3の画素回路10Cと、当該画素回路10Cを備えた表示装置の一形態を示す図である。実施例3の画素回路10Cを画素アレイ部102に備える表示装置を実施例3の表示装置1Cと称する。図15は基本構成(1画素分)を示し、図16は具体的な構成(表示装置の全体)を示す。
【0160】
図15及び図16に示すように、実施例3では、画素回路10Cごとに、駆動トランジスタ121のトランジスタ特性制御端と有機EL素子127のカソード端Kとの間に電圧補正部610を設けてトランジスタ特性制御部600Cを構成している。電圧補正部610としては、適当な非反転型の増幅回路(ゲインは1よりも大きいことに限らず1未満でもよい)を用いればよい。実施例2では、駆動トランジスタ121のトランジスタ特性制御端と有機EL素子127のカソード端Kとを直接に接続していたが、実施例3では、電圧補正部610を設けて電圧を調整することで、より適正なトランジスタ特性制御信号Vbを駆動トランジスタ121のトランジスタ特性制御端に供給することができる。
【実施例4】
【0161】
図17〜図18は、実施例4の画素回路10Dと、当該画素回路10Dを備えた表示装置の一形態を示す図である。実施例4の画素回路10Dを画素アレイ部102に備える表示装置を実施例4の表示装置1Dと称する。図17は基本構成(1画素分)を示し、図18は具体的な構成(表示装置の全体)を示す。
【0162】
図17及び図18に示すように、実施例4のトランジスタ特性制御部600Dは、実施例1と同様に、トランジスタ特性制御部600Vとトランジスタ特性制御部600Hと保持容量602とスイッチングトランジスタ604とを有している。実施例4では、実施例1のトランジスタ特性制御部600Aをベースに、画素回路10Dごとに、有機EL素子127のカソード端Kの電位をトランジスタ特性制御部600Hに通知する構成としている。トランジスタ特性制御部600Hは、各有機EL素子127のカソード端Kの電位を参照(監視)してトランジスタ特性制御信号Vbを設定することにより、より適正なトランジスタ特性制御信号Vbを駆動トランジスタ121のトランジスタ特性制御端に供給することができる。実施例2と同様に、カソード電位変動はドレイン電流Ids即ち映像信号Vsigに応じて異なるが、その分も反映させてトランジスタ特性制御端を画素回路10Bごとに制御することができる。
【0163】
但し、カソード端Kの電位をトランジスタ特性制御部600Hに通知するための配線を設ける必要があるので、画素アレイ部102に構成が複雑になる難点はある。この難点を解消するには、全ての画素回路10Dについて有機EL素子127のカソード端Kの電位をトランジスタ特性制御部600Hに通知するのではなく、適度に間引いて(例えば、周辺部(例えば辺縁近傍や頂角近傍)と中央部のみ)通知する構成にすればよい。又、カラー表示の場合であれば、カラー表示の一単位(例えば赤色を発光する赤色発光画素回路10_R、緑色を発光する緑色発光画素回路10_G、青色を発光する青色発光画素回路10_B)ごとに通知する構成にしてもよい。
【0164】
[実施例1〜実施例4の対比]
ここで、実施例1〜実施例4を対比した場合、実施例2が最も簡易な構成であり、実施例4が最も適正なトランジスタ特性制御信号Vbを供給できる構成である。
【実施例5】
【0165】
図19は実施例5を説明する図である。実施例5は、前述のカソード抵抗分布に起因するグラデーション状の表示むらを抑制・解消する技術が適用された表示装置を搭載した電子機器についての事例である。本実施形態の表示むら抑制処理は、ゲーム機、電子ブック、電子辞書、携帯電話機等の各種の電子機器に使用される電流駆動型の表示素子を具備した表示装置に適用することができる。
【0166】
例えば、図19(A)は、電子機器700が、画像表示装置の一例である表示モジュール704を利用したテレビジョン受像機702の場合の外観例を示す斜視図である。テレビジョン受像機702は、台座706に支持されたフロントパネル703の正面に表示モジュール704を配置した構造となっており、表示面にはフィルターガラス705が設けられている。図19(B)は、電子機器700がデジタルカメラ712の場合の外観例を示す図である。デジタルカメラ712は、表示モジュール714、コントロールスイッチ716、シャッターボタン717、その他を含んでいる。図19(C)は、電子機器700がビデオカメラ722の場合の外観例を示す図である。ビデオカメラ722は、本体723の前方に被写体を撮像する撮像レンズ725が設けられ、更に、表示モジュール724や撮影のスタート/ストップスイッチ726等が配置されている。図19(D)は、電子機器700がコンピュータ732の場合の外観例を示す図である。コンピュータ732は、下型筐体733a、上側筐体733b、表示モジュール734、Webカメラ735、キーボード736等を含んでいる。図19(E)は、電子機器700が携帯電話機742の場合の外観例を示す図である。携帯電話機742は、折り畳み式であり、上側筐体743a、下側筐体743b、表示モジュール744a、サブディスプレイ744b、カメラ745、連結部746(ヒンジ部)、ピクチャーライト747等を含んでいる。
【0167】
ここで、表示モジュール704、表示モジュール714、表示モジュール724、表示モジュール734、表示モジュール744a、サブディスプレイ744bは、本実施形態による表示装置を用いることにより作製される。これにより、各電子機器700は、駆動トランジスタの閾値電圧や移動度のばらつき(更には、kのばらつき)に起因する輝度ばらつきを補正することができるだけでなく、カソード抵抗分布に起因するグラデーション状の表示むらを抑制・解消することができ、高画質の表示を行なうことができる。
【0168】
以上、本明細書で開示する技術について実施形態を用いて説明したが、請求項の記載内容の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更又は改良を加えることができ、そのような変更又は改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。
【0169】
例えば、トランジスタをnチャネルとpチャネルで入れ替え、それに合わせて、電源や信号の極性を逆転させる等した相補型の構成にできることは云うまでもない。
【0170】
前記実施形態の記載を踏まえれば、特許請求の範囲に記載の請求項に係る技術は一例であり、例えば、以下の技術が抽出される。以下列記する。
[付記1]
表示部と、
表示部を駆動する駆動トランジスタと、
駆動トランジスタの特性を制御する特性制御部、
とを備えた画素回路。
[付記2]
特性制御部は、回路上における、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する付記1に記載の画素回路。
[付記3]
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する付記1又は付記2に記載の画素回路。
[付記4]
駆動トランジスタは、金属酸化膜型の電界効果トランジスタである付記1乃至付記3の何れか1項に記載の画素回路。
[付記5]
駆動トランジスタは、バックゲート型の薄膜トランジスタであり、
特性制御部は、バックゲート電位を制御する端子である付記1乃至付記3の何れか1項に記載の画素回路。
[付記6]
特性制御部は、表示部の一端と駆動トランジスタのバックゲートとが接続されて構成されている付記4又は付記5に記載の画素回路。
[付記7]
表示部が配列された画素部を備え、
特性制御部は、表示部ごとに、駆動トランジスタの特性を制御する付記1乃至付記6の何れか1項に記載の画素回路。
[付記8]
画素部は、表示部が2次元マトリクス状に配列されている付記7に記載の画素回路。
[付記9]
表示部及び駆動部とを具備した表示部が2次元マトリクス状に配列された画素部を備え、
特性制御部は、走査処理により、表示部ごとに、駆動トランジスタの特性を制御する付記1乃至付記6の何れか1項に記載の画素回路。
[付記10]
表示部は自発光型である付記1乃至付記9の何れか1項に記載の画素回路。
[付記11]
表示部は有機エレクトロルミネッセンス発光部を有する付記10に記載の画素回路。
[付記12]
表示部及び表示部を駆動する駆動トランジスタを具備した表示部が配列された画素部と、
駆動トランジスタの特性を制御する特性制御部、
とを備えた表示装置。
[付記13]
特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する付記12に記載の表示装置。
[付記14]
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する付記12又は付記13に記載の表示装置。
[付記15]
表示部及び表示部を駆動する駆動トランジスタを具備した表示部が配列された画素部と、
画素部に供給される映像信号を生成する信号生成部と、
駆動トランジスタの特性を制御する特性制御部、
とを備えた電子機器。
[付記16]
特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する付記15に記載の電子機器。
[付記17]
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する付記15又は付記16に記載の電子機器。
[付記18]
表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、
駆動トランジスタの特性を制御する画素回路の駆動方法。
[付記19]
表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する付記18に記載の画素回路の駆動方法。
[付記20]
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
閾値電圧を制御するための制御信号を特性制御端に供給する付記18又は付記19に記載の画素回路の駆動方法。
【符号の説明】
【0171】
1…表示装置、10…画素回路、11…発光素子、100…表示パネル部、101…基板、102…画素アレイ部、103…垂直駆動部、104…書込走査部、105…駆動走査部、106…水平駆動部、120…保持容量、121…駆動トランジスタ、125…サンプリングトランジスタ(書込トランジスタ)、127…有機EL素子、130…インタフェース部、200…駆動信号生成部、220…映像信号処理部、310…補助容量、600…トランジスタ特性制御部、610…電圧補正部、700…電子機器
【技術分野】
【0001】
本明細書で開示する技術は、画素回路、表示装置、電子機器、及び、画素回路(表示装置)の駆動方法に関する。
【背景技術】
【0002】
今日、表示素子(電気光学素子とも称される)を具備する画素回路(画素とも称される)を有する表示装置、表示装置を具備する電子機器が広く利用されている。画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。例えば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス(Organic Electro Luminescence, 有機EL, Organic Light Emitting Diode, OLED;以下、有機ELと記す) 素子が代表例である。後者の有機EL素子を用いた有機EL表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【0003】
ところで、表示素子を用いた表示装置においては、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しい等の問題がある。
【0004】
このため、近年、画素内部の表示素子に供給する画素信号を、同様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT)等のトランジスタをスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている(例えば、特許第4240059号公報や特許第4240068号公報を参照)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第4240059号公報
【特許文献2】特許第4240068号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、表示素子は、基準電位点との間の抵抗成分に起因する輝度変化(表示装置としては表示むら)が発生する場合があることが分かった。尚、基準電位点との間の抵抗成分に起因する輝度変化は、アクティブマトリクス方式に限らず、パッシブマトリクス方式でも起こり得る。
【0007】
したがって本開示の目的は、基準電位点との間の抵抗成分に起因する輝度変化を抑制することのできる技術を提供することにある。
【課題を解決するための手段】
【0008】
本開示の第1の態様に係る画素回路は、表示部と、表示部を駆動する駆動トランジスタと、駆動トランジスタの特性を制御する特性制御部とを備える。本開示の第1の態様に係る画素回路の従属項に記載された各画素回路は、本開示の第1の態様に係る画素回路のさらなる有利な具体例を規定する。
【0009】
本開示の第2の態様に係る表示装置は、表示部及び表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、駆動トランジスタの特性を制御する特性制御部とを備える。第2の態様に係る表示装置は、第1の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第2の態様に係る表示装置のさらなる有利な具体例を規定する。
【0010】
本開示の第3の態様に係る電子機器は、表示部及び表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部と、駆動トランジスタの特性を制御する特性制御部とを備える。第3の態様に係る電子機器は、第1の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第3の態様に係る電子機器のさらなる有利な具体例を規定する。
【0011】
本開示の第4の態様に係る画素回路の駆動方法は、表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、駆動トランジスタの特性を制御する。第4の態様に係る画素回路の駆動方法は、第1の態様に係る画素回路の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第4の態様に係る画素回路の駆動方法のさらなる有利な具体例を規定する。
【0012】
要するに、本明細書で開示する技術では、駆動トランジスタの特性を制御するので、表示部の駆動電流を調整することができる。供給される映像信号レベルが同じであっても、駆動トランジスタの特性を制御することで表示部の駆動電流が調整され、結果として、輝度を調整することができる。そして、この技術を、基準電位点との間の抵抗成分に起因する輝度変化を抑制することに利用することができる。
【発明の効果】
【0013】
第1の態様に係る画素回路、第2の態様に係る表示装置、第3の態様に係る電子機器、第4の態様に係る画素回路の駆動方法によれば、駆動トランジスタの特性を制御することにより、基準電位点との間の抵抗成分に起因する輝度変化を抑制することができる。
【図面の簡単な説明】
【0014】
【図1】図1は、アクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。
【図2】図2は、カラー画像表示対応のアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。
【図3】図3(A)〜図3(B)は、発光素子(実質的には画素回路)を説明する図である。
【図4】図4は、比較例の画素回路の一形態を示す図である。
【図5】図5は、比較例の画素回路を備えた表示装置の全体概要を示す図である。
【図6】図6は、実施例1の画素回路の一形態を示す図である。
【図7】図7は、実施例1の画素回路を備えた表示装置の全体概要を示す図である。
【図8】図8は、画素回路の駆動方法を説明するタイミングチャートである。
【図9】図9(A)〜図9(B)は、比較例の表示装置で発生する表示むら現象を説明する図である。
【図10】図10(A)〜図10(C)は、比較例の表示装置で発生する表示むら現象を説明する図である。
【図11】図11は、表示むら現象の対策原理を説明する図であって、トランジスタ特性の基板電位依存性を説明する図である。
【図12】図12は、実施例2の画素回路の一形態を示す図である。
【図13】図13は、実施例2の画素回路を備えた表示装置の全体概要を示す図である。
【図14】図14は、実施例2の効果を説明する図である。
【図15】図15は、実施例3の画素回路の一形態を示す図である。
【図16】図16は、実施例3の画素回路を備えた表示装置の全体概要を示す図である。
【図17】図17は、実施例4の画素回路の一形態を示す図である。
【図18】図18は、実施例4の画素回路を備えた表示装置の全体概要を示す図である。
【図19】図19(A)〜図19(E)は実施例5(電子機器)を説明する図である。
【発明を実施するための形態】
【0015】
以下、図面を参照して、本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際にはアルファベット或いは“_n”(nは数字)或いはこれらの組合せの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【0016】
説明は以下の順序で行なう。
1.全体概要
2.表示装置の概要
3.発光素子
4.駆動方法:基本
5.具体的な適用例
実施例1:走査型
実施例2:バックゲートとカソードを接続
実施例3:実施例2+電圧補正
実施例4:実施例1+電圧監視
実施例5:電子機器への適用事例
【0017】
<全体概要>
先ず、基本的な事項について以下に説明する。
【0018】
本実施形態の構成において、画素回路、表示装置、或いは、電子機器は、表示部と、表示部を駆動する駆動トランジスタと、駆動トランジスタの特性を制御する特性制御部とを備える。
【0019】
好ましくは、特性制御部は、回路上における、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御するとよい。つまり、駆動トランジスタから供給される駆動電流に基づいて表示部の表示が行なわれるが、この際に、表示部の駆動トランジスタとは反対側の一端の電位が、基準電位点との間の抵抗成分の影響を受けて変動する。「反対側の一端の電位」とは、電気回路図上の反対側の一端の電位であるが、これは、デバイス上の位置関係で見た場合、表示部の駆動トランジスタ側の電位ではなく、駆動トランジスタに対して反対側の電位に該当する。その電位変動分に基づいて特性制御部が駆動トランジスタの特性を制御することにより、基準電位点との間の抵抗成分に起因する輝度変化をより確実に抑制することができる。
【0020】
好ましくは、駆動トランジスタとしては、閾値電圧を制御し得る特性制御端を有しているトランジスタを使用するのがよい。この場合、特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する。
【0021】
閾値電圧を制御し得る特性制御端を有しているトランジスタとしては、例えば、MOSFET(金属酸化膜型の電界効果トランジスタ)やバックゲート型の薄膜トランジスタを使用するのが好適であり、特に、MOSFETを使用するとよい。バックゲート型の薄膜トランジスタとする場合、特性制御部は、バックゲート電位を制御する端子とすることができる。或いは又、何れの場合も、特性制御部は、バックゲート電位を制御することができる。
【0022】
閾値電圧を制御し得る特性制御端を有しているトランジスタを駆動トランジスタとして使用する場合、特性制御部は、表示部の一端と駆動トランジスタのバックゲートとを接続した構成をとることができる。
【0023】
デバイス構成としては、画素回路(表示部)が1つでもよいし、表示部がライン状或いは2次元マトリクス状に配列された画素部を備えるものでもよい。画素部を備える構成の場合、好ましくは、特性制御部は、表示部ごとに、駆動トランジスタの特性を制御するのがよい。
【0024】
表示部が2次元マトリクス状に配列された画素部を備える構成の場合、特性制御部は、走査処理により、表示素子ごとに、駆動トランジスタの特性を制御するのがよい。因みに表示素子ごとに制御する場合は駆動トランジスタのウエルは、個々に分離しておくのがよい。線順次で発光制御を行なう場合であれば、行(或いは列)ごとにウエル電位(トランジスタ特性制御信号)の分離を行なえばよく、駆動トランジスタのウエルは、表示素子ごとの分離を排除しないが、少なくとも行(或いは列)ごとに分離しておけばよい。
【0025】
表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができ、特に、有機エレクトロルミネッセンス発光部であるとよい。
【0026】
<表示装置の概要>
以下の説明においては、対応関係の理解を容易にするため、回路構成部材の抵抗値や容量値(静電容量、キャパシタンス)等は、その部材に付されている符号と同一符号で示すことがある。
【0027】
[基本]
先ず、発光素子を備えた表示装置の概要について説明する。以下の回路構成の説明においては、「電気的に接続」を単に「接続」と記載するし、この「電気的に接続」は、直接に接続されることに限らず、他のトランジスタ(スイッチングトランジスタが典型例である)その他の電気素子(能動素子に限らず受動素子でもよい)を介して接続されることも含む。
【0028】
表示装置は、複数の画素回路(或いは単に画素とも称することもある)を備えている。各画素回路は、発光部と発光部を駆動する駆動回路とを具備する表示素子(電気光学素子)を有する。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができる。尚、表示素子の発光部を駆動する方式としては定電流駆動型を採用するが、原理的には、定電流駆動型に限らず定電圧駆動型でもよい。
【0029】
以下に説明する例においては、発光素子として、有機エレクトロルミネッセンス発光部を備えている場合で説明する。より詳細には、発光素子は、駆動回路と、駆動回路に接続された有機エレクトロルミネッセンス発光部(発光部ELP)とが積層された構造を有する有機エレクトロルミネッセンス素子(有機EL素子)である。
【0030】
発光部ELPを駆動するための駆動回路として各種の回路があるが、画素回路としては、5Tr/1C型、4Tr/1C型、3Tr/1C型、或いは2Tr/1C型等の駆動回路を備えた構成にすることができる。「αTr/1C型」におけるαはトランジスタの数を意味し、「1C」は容量部が1つの保持容量Ccs(キャパシタ)を具備することを意味する。駆動回路を構成する各トランジスタは、好適には、全てがnチャネル型のトランジスタから構成されているのが好ましいが、これには限らず、場合によっては、一部のトランジスタをpチャネル型としてもよい。尚、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではなく、MOS型FETを代表例とする絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT))を使用できる。更には、駆動回路を構成するトランジスタはエンハンスメント型とデプレッション型の何れでもよいし、又、シングルゲート型とデュアルゲート型の何れでもよい。
【0031】
何れの構成においても、表示装置は、基本的には、最小の構成要素として2Tr/1C型と同様に、発光部ELP、駆動トランジスタTRD、書込トランジスタTRW(サンプリングトランジスタとも称される)、少なくとも書込走査部を具備する垂直走査部、信号出力部の機能を持つ水平駆動部、保持容量Ccsを備える。好ましくは、ブートストラップ回路を構成するべく、駆動トランジスタTRDの制御入力端(ゲート端)と主電極端(ソース/ドレイン領域)の一方(典型的にはソース端)との間に保持容量Ccsが接続される。駆動トランジスタTRDは、主電極端の一方が発光部ELPと接続され、主電極端の他方は電源線PWLと接続される。電源線PWLには、電源回路或いは電源電圧用の走査回路等から電源電圧(定常電圧或いはパルス状の電圧)が供給される。
【0032】
水平駆動部は、発光部ELPにおける輝度を制御するための映像信号Vsigや閾値補正等に使用される基準電位(1種とは限らない)を表す広義の映像信号VSを映像信号線DTL(データ線とも称される)に供給する。書込トランジスタTRWは、主電極端の一方が映像信号線DTLに接続され、主電極端の他方が駆動トランジスタTRDの制御入力端に接続される。書込走査部は書込トランジスタTRWをオン/オフ制御する制御パルス(書込駆動パルスWS)を書込走査線WSLを介して書込トランジスタTRWの制御入力端に供給する。書込トランジスタTRWの主電極端の他端と駆動トランジスタTRDの制御入力端と保持容量Ccsの一端との接続点を第1ノードND1と称し、駆動トランジスタTRDの主電極端の一方と保持容量Ccsの他端との接続点を第2ノードND2と称する。
【0033】
[構成例]
図1及び図2は、本開示に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。図1は、一般的なアクティブマトリクス型表示装置の構成の概略を示すブロック図であり、図2は、そのカラー画像表示対応の場合の概略を示すブロック図である。
【0034】
図1に示すように、表示装置1は、複数の表示素子としての有機EL素子(図示せず)を持った画素回路10(画素とも称される)が表示アスペクト比である縦横比がX:Y(例えば9:16)の有効映像領域を構成するように配置された表示パネル部100と、この表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部200(いわゆるタイミングジェネレータ)と、映像信号処理部220を備えている。駆動信号生成部200と映像信号処理部220とは、1チップのIC(Integrated Circuit;半導体集積回路)に内蔵され、本例では、表示パネル部100の外部に配置されている。
【0035】
尚、製品形態としては、図示のように、表示パネル部100、駆動信号生成部200、及び映像信号処理部220の全てを備えたモジュール(複合部品)形態の表示装置1として提供されることに限らず、例えば、表示パネル部100のみで表示装置1として提供すしてもよい。又、表示装置1は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部102に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。透明な対向部には、カラーフィルタ、保護膜、遮光膜等が設けられてもよい。表示モジュールには、外部から画素アレイ部102への映像信号Vsigや各種の駆動パルスを入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
【0036】
このような表示装置1は、様々な電子機器、例えば半導体メモリやミニディスク(MD)やカセットテープ等の記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラ等、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像(映像)として表示するあらゆる分野の電子機器の表示部に利用できる。
【0037】
表示パネル部100は、基板101の上に、画素回路10がM行×N列のマトリクス状に配列された画素アレイ部102と、画素回路10を垂直方向に走査する垂直駆動部103と、画素回路10を水平方向に走査する水平駆動部106(水平セレクタ或いはデータ線駆動部とも称される)と、各駆動部(垂直駆動部103及び水平駆動部106)と外部回路とのインタフェースをとるインタフェース部130(IF)と、外部接続用の端子部108(パッド部)等が集積形成されている。即ち、垂直駆動部103や水平駆動部106やインタフェース部130等の周辺駆動回路が、画素アレイ部102と同一の基板101上に形成された構成となっている。第m行目(m=1、2、3、…、M)、第n列(n=1、2、3、…、N)に位置する発光素子(画素回路10)を、図では10_n,mで示している。
【0038】
インタフェース部130は、垂直駆動部103と外部回路とのインタフェースをとる垂直IF部133と、水平駆動部106と外部回路とのインタフェースをとる水平IF部136を有する。
【0039】
垂直駆動部103と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。この制御部109とインタフェース部130(垂直IF部133や水平IF部136)を含めて、画素アレイ部102の画素回路10を駆動制御する駆動制御回路を構成している。
【0040】
2Tr/1C型とする場合であれば、垂直駆動部103は、書込走査部(ライトスキャナWS;Write Scan)や電源供給能力を有する電源スキャナとして機能する駆動走査部(ドライブスキャナDS;Drive Scan)を有する。画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から垂直駆動部103で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。
【0041】
端子部108には、表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給される。同様に、映像信号処理部220から映像信号Vsigが供給される。カラー表示対応の場合には、色別(本例ではR(赤)、G(緑)、B(青)の3原色)の映像信号Vsig_R、映像信号Vsig_G、映像信号Vsig_Bが供給される。
【0042】
一例としては、垂直駆動用のパルス信号として、垂直方向の走査開始パルスの一例であるシフトスタートパルスSP(図はSPDS、SPWSの2種)や垂直走査クロックCK(図はCKDS、CKWSの2種)、必要に応じて位相反転した垂直走査クロックxCK(図はxCKDS、xCKWSの2種)、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の走査開始パルスの一例である水平スタートパルスSPHや水平走査クロックCKH、必要に応じて位相反転した水平走査クロックxCKH、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。
【0043】
端子部108の各端子は、配線109を介して、垂直駆動部103や水平駆動部106に接続される。例えば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。
【0044】
画素アレイ部102は、図示を割愛するが(詳細は後述する)、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路10が行列状に2次元配置され、画素配列に対して行ごとに垂直走査線SCLが配線されるとともに、列ごとに映像信号線DTLが配線された構成となっている。つまり、画素回路10は、垂直走査線SCLを介して直駆動部103と接続され、又、映像信号線DTLを介して水平駆動部106と接続されている。具体的には、マトリクス状に配列された各画素回路10に対しては、垂直駆動部103によって駆動パルスで駆動されるn行分の垂直走査線SCL_1〜SCL_nが画素行ごとに配線される。垂直駆動部103は、論理ゲートの組合せ(ラッチやシフトレジスタ等も含む)によって構成され、画素アレイ部102の各画素回路10を行単位で選択する、即ち、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、垂直走査線SCLを介して各画素回路10を順次選択する。水平駆動部106は、論理ゲートの組合せ(ラッチやシフトレジスタ等も含む)によって構成され、画素アレイ部102の各画素回路10を列単位で選択する、即ち、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路10に対し映像信号線DTLを介して映像信号VSの内の所定電位(例えば映像信号Vsigレベル)をサンプリングして保持容量Ccsに書き込ませる。
【0045】
本実施形態の表示装置1は、線順次駆動や点順次駆動が可能になっており、垂直駆動部103の書込走査部104及び駆動走査部105は線順次で(つまり行単位で)で画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に(線順次の場合)、或いは画素単位で(点順次の場合)、画素アレイ部102に書き込む。
【0046】
カラー画像表示対応をとるには、画素アレイ部102には、例えば図2に示すように、色別(本例ではR(赤)、G(緑)、B(青)の3原色)のサブピクセルとして画素回路10_R、画素回路10_G、画素回路10_Bを所定の配列順で縦ストライプ状に設ける。1組の色別のサブピクセルによりカラーの1画素が構成される。ここでは、サブピクセルレイアウトの一例として縦ストライプ状に各色のサブピクセルを配置したストライプ構造のものを示しているが、サブピクセルレイアウトはこのような配列例に限定されるものではない。サブピクセルを垂直方向にシフトさせた形態を採用してもよい。
【0047】
尚、図1及び図2では、画素アレイ部102の一方側にのみ垂直駆動部103(詳しくはその構成要素)を配置する構成を示しているが、垂直駆動部103の各要素を画素アレイ部102を挟んで左右両側に配置する構成を採ることもできる。又、垂直駆動部103の各要素の一方と他方を左右の各別に配置する構成を採ることもできる。同様に、図1及び図2では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることもできる。本例では、垂直シフトスタートパルス、垂直走査クロック、水平スタートパルス、水平走査クロック等のパルス信号を表示パネル部100の外部から入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部200を表示パネル部100上に搭載することもできる。
【0048】
図示した構成は、表示装置の一形態を示したに過ぎず、製品形態としては、その他の形態をとることができる。即ち、表示装置は、画素回路10を構成する素子を行列状に配置した画素アレイ部と、画素アレイ部の周辺に配置され、各画素を駆動するための走査線と接続された走査部を主要部とする制御部と、制御部を動作させるための各種の信号を生成する駆動信号生成部や映像信号処理部を備えて装置の全体が構成されていればよい。製品形態としては、画素アレイ部と制御部とを同一の基体(例えばガラス基板)上に搭載した表示パネル部と駆動信号生成部や映像信号処理部を別体とする図示のような形態(パネル上配置構成と称する)の他に、表示パネル部には画素アレイ部を搭載し、それとは別基板(例えばフレキシブル基板)上に制御部や駆動信号生成部や映像信号処理部等の周辺回路を搭載する形態(周辺回路パネル外配置構成と称する)を採ることができる。又、画素アレイ部と制御部とを同一の基体上に搭載して表示パネル部を構成するパネル上配置構成の場合、画素アレイ部のTFTを生成する工程にて同時に制御部(必要に応じて駆動信号生成部や映像信号処理部も)用の各トランジスタを生成する形態(トランジスタ一体構成と称する)と、COG(Chip On Glass)実装技術により画素アレイ部が搭載された基体上に制御部(必要に応じて駆動信号生成部や映像信号処理部も)用の半導体チップを直接実装する形態(COG搭載構成と称する)を採ることもできる。或いは又、表示パネル部(少なくとも画素アレイ部を備える)のみで表示装置として提供することもできる。
【0049】
<発光素子>
図3は、駆動回路を備えた発光素子11(実質的には画素回路10)を説明する図である。ここで、図3(A)は、発光素子11(画素回路10)の一部分の模式的な一部断面図である。図3(B)は、MOS型のトランジスタ構造例を示す断面図である。図3(A)では、絶縁ゲート型電界効果トランジスタは薄膜トランジスタ(TFT)であるとするが、後述の実施例で説明するように、本実施形態においては、少なくとも駆動トランジスタTRDに関しては、いわゆるバックゲート型の薄膜トランジスタ或いは図3(B)に示すようなMOS型のトランジスタを使用することが好ましく、特に図3(B)に示すようなMOS型を使用するのが好適である。薄膜トランジスタをバックゲート型の構造とするには製造工程が複雑になる(或いは製造が困難である)のに対して、図3(B)に示すようなMOS型では半導体基板やウエルがそもそもバックゲート(バルクとも称される)として機能するからである。
【0050】
図3(A)に示すように、発光素子11の駆動回路を構成する各トランジスタ及び容量部(保持容量Ccs)は支持体20上に形成され、発光部ELPは、例えば、層間絶縁層40を介して、駆動回路を構成する各トランジスタ及び保持容量Ccsの上方に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に、コンタクトホールを介して接続されている。図3においては、駆動トランジスタTRDのみを図示する。書込トランジスタTRWやその他のトランジスタは隠れて見えない。発光部ELPは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。
【0051】
具体的には、駆動トランジスタTRDは、ゲート電極31、ゲート絶縁層32、半導体層33、半導体層33に設けられたソース/ドレイン領域35、及び、ソース/ドレイン領域35の間の半導体層33の部分が該当するチャネル形成領域34から構成されている。保持容量Ccsは、他方の電極36、ゲート絶縁層32の延在部から構成された誘電体層、及び、一方の電極37(第2ノードND2に相当する)から成る。ゲート電極31、ゲート絶縁層32の一部、及び、保持容量Ccsを構成する他方の電極36は、支持体20上に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域35は配線38に接続され、一方のソース/ドレイン領域35は一方の電極37に接続されている。駆動トランジスタTRD及び保持容量Ccs等は、層間絶縁層40で覆われており、層間絶縁層40上に、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。図3においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に出射される。一方の電極37とアノード電極51とは、層間絶縁層40に設けられたコンタクトホールによって接続されている。カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56、コンタクトホール55を介して、ゲート絶縁層32の延在部上に設けられた配線39に接続されている。
【0052】
図3(A)に示した構成において、TFTをMOS型トランジスタとする場合、図3(B)に示すように、第1の極性(P型又はN型(図はN型))の半導体基板の表面にゲート(狭い領域チャネル)を作り、チャネルを蔽うように酸化膜(特にゲート酸化膜と称する)を介してゲート端子を取り付ける。ゲート端子の材料は例えばポリシリコンを用いることができ、特にポリゲートと称される。更に、ゲート端を含めて全体を蔽うように酸化膜(特にフィールド酸化膜と称する)を成膜した後、ゲート端子の両端に第1の極性と異なる第2の極性(ここではP型)のソース領域とドレイン領域の各端子(それぞれソース端子、ドレイン端子)を金属素材で付ける。これにより、第1の極性(N型)の半導体基板の表面層に、第2の極性(ここではP型)のMOSトランジスタ(PMOS)(P型デバイス)が形成される。この構造のP型デバイスでは、バックゲートはN型基板であり個別に分離されおらず、個々に又は行(或いは列)ごとに分離しての制御信号の供給はできず、画素アレイ部102の全P型デバイスの共通の制御信号が供給可能である。第1の極性(ここではN型)のMOSトランジスタ(NMOS)(N型デバイス)を第1の極性(N型)の半導体基板の表面層に形成するには、第1の極性(N型)の半導体基板の表面に、第2の極性(P型)のウエルを形成し、このウエル(Pウエル)を第2の極性(P型)の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成すればよい。この構造のN型デバイスでは、第2の極性(P型)のウエルは、個々に又は行(或いは列)ごとに分離可能であるから、個々に又は行(或いは列)ごとにウエル電位(トランジスタ特性制御信号Vb)の分離が可能である。尚、第2の極性(ここではP型)のMOSトランジスタ(PMOS)(P型デバイス)を第1の極性(N型)の半導体基板の表面層に形成するに当たり、第1の極性(N型)の半導体基板の表面に、第1の極性(N型)のウエルを形成し(図中の破線を参照)、このウエル(Nウエル)を第1の極性(N型)の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成してもよい。こうすることで、この構造のP型デバイスでは、第1の極性(N型)のウエルは、個々に又は行(或いは列)ごとに分離可能であるから、個々に又は行(或いは列)ごとにウエル電位(トランジスタ特性制御信号Vb)の分離が可能になる。P型デバイス(PMOS)とN型デバイス(NMOS)とは素子分離領域により分離される。
【0053】
<駆動方法:基本>
発光部の駆動方法に関して、以下に説明する。理解を容易にするべく、画素回路10を構成する各トランジスタは、nチャネル型のトランジスタから構成されているとして説明する。又、発光部ELPは、アノード端が第2ノードND2に接続され、カソード端はカソード配線cath(その電位をカソード電位Vcathとする)に接続されるものとする。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態(輝度)が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端(ソース/ドレイン領域)は、一方(発光部ELPのアノード側)がソース端(ソース領域)として働き、他方がドレイン端(ドレイン領域)として働く。表示装置は、カラー表示対応のものであり、(N/3)×M個の2次元マトリクス状に配列された画素回路10から構成され、カラー表示の一単位を成す1つの画素回路は、3つの副画素回路(赤色を発光する赤色発光画素回路10_R、緑色を発光する緑色発光画素回路10_G、青色を発光する青色発光画素回路10_B)から構成されているとする。各画素回路10を構成する発光素子は、線順次駆動されるとし、表示フレームレートをFR(回/秒)とする。即ち、第m行目(但し、m=1、2、3、…、M)に配列された(N/3)個の画素回路10、より具体的には、N個の画素回路10のそれぞれを構成する発光素子が同時に駆動される。換言すれば、1つの行を構成する各発光素子にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。尚、1つの行を構成する各画素回路10について映像信号を書き込む処理は、全ての画素回路10について同時に映像信号を書き込む処理(同時書込み処理とも称する)でもよいし、画素回路10毎に順次映像信号を書き込む処理(順次書込み処理とも称する)でもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【0054】
ここで、第m行目、第n列(但し、n=1、2、3、…、N)に位置する発光素子(画素回路10)に関する駆動動作を説明する。因みに、第m行目、第n列に位置する発光素子を、第(n、m)番目の発光素子或いは第(n、m)番目の発光素子画素回路と称する。第m行目に配列された各発光素子の水平走査期間(第m番目の水平走査期間)が終了するまでに、各種の処理(閾値補正処理、書込み処理、移動度補正処理、等)が行なわれる。尚、書込み処理や移動度補正処理は、第m番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値補正処理やこれに伴う前処理を第m番目の水平走査期間より先行して行なうことができる。
【0055】
前述の各種の処理が全て終了した後、第m行目に配列された各発光素子を構成する発光部を発光させる。尚、各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間(例えば、所定の行数分の水平走査期間)が経過した後に発光部を発光させてもよい。「所定の期間」は、表示装置の仕様や画素回路10(つまり駆動回路)の構成等に応じて、適宜設定すればよい。以下では説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。第m行目に配列された各発光素子を構成する発光部の発光は、第(m+m’)行目に配列された各発光素子の水平走査期間の開始直前まで継続される。「m’」は、表示装置の設計仕様によって決定すればよい。即ち、或る表示フレームの第m行目に配列された各発光素子を構成する発光部の発光は、第(m+m’−1)番目の水平走査期間まで継続される。一方、第(m+m’)番目の水平走査期間の始期から、次の表示フレームにおける第m番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第m行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間(非発光期間とも称する)を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより良好にすることができる。但し、各画素回路10(発光素子)の発光状態/非発光状態は、以上に説明した状態には限定されない。水平走査期間の時間長は、(1/FR)×(1/M)秒未満の時間長である。(m+m’)の値がMを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【0056】
トランジスタがオン状態(導通状態)にあるとは、主電極端間(ソース/ドレイン領域間)にチャネルが形成されている状態を意味し、一方の主電極端から他方の主電極端に電流が流れているか否かは問わない。トランジスタがオフ状態(非導通状態)にあるとは、主電極端間にチャネルが形成されていない状態を意味する。或るトランジスタの主電極端が他のトランジスタの主電極端に接続されているとは、或るトランジスタのソース/ドレイン領域と他のトランジスタのソース/ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料(導電性高分子)から成る層から構成することができる。又、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではない。
【0057】
画素回路10の駆動方法においては、前処理工程、閾値補正処理工程、映像信号書込み処理工程、移動度補正工程、発光工程を有する。前処理工程、閾値補正処理工程、映像信号書込み処理工程、及び、移動度補正工程を纏めて非発光工程とも称する。画素回路10の構成によっては映像信号書込み処理工程と移動度補正工程とを同時に行なうこともある。各工程について概説する。
【0058】
因みに、駆動トランジスタTRDは、発光素子の発光状態においては、以下の式(1)に従ってドレイン電流Idsを流すように駆動される。ドレイン電流Idsが発光部ELPを流れることで発光部ELPが発光する。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態(輝度)が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端(ソース/ドレイン領域)は、一方(発光部ELPのアノード端側)がソース端(ソース領域)として働き、他方がドレイン端(ドレイン領域)として働く。説明の便宜のため、以下の説明において、駆動トランジスタTRDの一方の主電極端を単にソース端と称し、他方の主電極端を単にドレイン端と呼ぶ場合がある。尚、実効的な移動度μ、チャネル長L、チャネル幅W、制御電極端の電位(ゲート電位Vg)とソース端の電位(ソース電位Vs)との電位差(ゲート・ソース間電圧)Vgs、閾値電圧Vth、等価容量Cox((ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ))、係数k≡(1/2)・(W/L)・Coxとする。
【0059】
Ids=k・μ・(Vgs−Vth)2 (1)
【0060】
以下の説明では、特段の断りのない限り、発光部ELPの寄生容量の静電容量Celは、保持容量Ccsの静電容量Ccs及び駆動トランジスタTRDの寄生容量の一例であるゲート・ソース間の静電容量Cgsと比較して十分に大きな値であるとし、駆動トランジスタTRDのゲート端の電位(ゲート電位Vg)の変化に基づく駆動トランジスタTRDのソース領域(第2ノードND2)の電位(ソース電位Vs)の変化を考慮しない。
【0061】
〔前処理工程〕
第1ノードND1と第2ノードND2との間の電位差が、駆動トランジスタTRDの閾値電圧Vthを越え、且つ、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差が、発光部ELPの閾値電圧VthELを越えないように、第1ノードND1に第1ノード初期化電圧(Vofs)を印加し、第2ノードND2に第2ノード初期化電圧(Vini)を印加する。例えば、発光部ELPにおける輝度を制御するための映像信号Vsigを0〜10ボルト、電源電圧Vccを20ボルト、駆動トランジスタTRDの閾値電圧Vthを3V、カソード電位Vcathを0ボルト、発光部ELPの閾値電圧VthELを3ボルトとする。この場合、駆動トランジスタTRDの制御入力端の電位(ゲート電位Vg、つまり第1ノードND1の電位)を初期化するための電位Vofsは0ボルト、駆動トランジスタTRDのソース端の電位(ソース電位Vsつまり第2ノードND2の電位)を初期化するための電位Viniは−10ボルトとする。
【0062】
〔閾値補正処理工程〕
第1ノードND1の電位を保った状態で、駆動トランジスタTRDにドレイン電流Idsを流して、第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって第2ノードND2の電位を変化させる。この際には、前処理工程後の第2ノードND2の電位に駆動トランジスタTRDの閾値電圧Vthを加えた電圧を超える電圧(例えば発光時の電源電圧)を、駆動トランジスタTRDの主電極端の他方(第2ノードND2とは反対側)に印加する。この閾値補正処理工程において、第1ノードND1と第2ノードND2との間の電位差(換言すれば、駆動トランジスタTRDのゲート・ソース間電圧Vgs)が駆動トランジスタTRDの閾値電圧Vthに近づく程度は閾値補正処理の時間により左右される。よって、例えば閾値補正処理の時間を充分長く確保すれば第2ノードND2の電位は第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に達し、駆動トランジスタTRDはオフ状態となる。一方、例えば閾値補正処理の時間を短く設定せざるを得ない場合は、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTRDの閾値電圧Vthより大きく、駆動トランジスタTRDはオフ状態とはならない場合がある。閾値補正処理の結果として、必ずしも駆動トランジスタTRDがオフ状態となることを要しない。尚、閾値補正処理工程においては、好ましくは、式(2)を満足するように電位を選択、決定しておくことで、発光部ELPが発光しないようにする。
【0063】
(Vofs−Vth)<(VthEL+Vcath) (2)
【0064】
〔映像信号書込み処理工程〕
書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して、映像信号線DTLから映像信号Vsigを第1ノードND1に印加し、第1ノードND1の電位をVsigへと上昇させる。この電第1ノードND1の電位変化分(Vin=Vsig−Vofs)に基づく電荷が、保持容量Ccs、発光部ELPの寄生容量Cel、駆動トランジスタTRDの寄生容量(例えばゲート・ソース間容量Cgs等)に振り分けられる。静電容量Celが、静電容量Ccs及びゲート・ソース間容量Cgsの静電容量Cgsと比較して十分に大きな値であれば、電位変化分(Vsig−Vofs)に基づく第2ノードND2の電位の変化は小さい。一般に、発光部ELPの寄生容量Celの静電容量Celは、保持容量Ccsの静電容量Ccs及びゲート・ソース間容量Cgsの静電容量Cgsよりも大きい。この点を勘案して、特段の必要がある場合を除き、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮しない。この場合、ゲート・ソース間電圧Vgsは、式(3)で表すことができる。
【0065】
Vg=Vsig
Vs ≒Vofs−Vth
Vgs≒Vsig−(Vofs−Vth) (3)
【0066】
〔移動度補正処理工程〕
書込トランジスタTRWを介して映像信号Vsigを保持容量Ccsの一端に供給しつつ(つまり映像信号Vsigと対応する駆動電圧を保持容量Ccsに書き込みつつ)、駆動トランジスタTRDを介して保持容量Ccsに電流を供給する。例えば、書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して映像信号線DTLから映像信号Vsigを第1ノードND1に供給した状態で、駆動トランジスタTRDに電源を供給しドレイン電流Idsを流して、第2ノードND2の電位を変化させ、所定期間経過後、書込トランジスタTRWをオフ状態にする。このときの第2ノードND2の電位変化分をΔV(=電位補正値、負帰還量)とする。移動度補正処理を実行するための所定期間は、表示装置の設計の際、設計値として予め決定しておけばよい。尚、この際には、好ましくは、式(2A)を満足するように移動度補正期間を決定する。こうすることで、移動度補正期間に発光部ELPが発光することはない。
【0067】
(Vofs−Vth+ΔV)<(VthEL+Vcath) (2A)
【0068】
駆動トランジスタTRDの移動度μの値が大きい場合は電位補正値ΔVは大きくなり、移動度μの値が小さい場合は電位補正値ΔVは小さくなる。このときの駆動トランジスタTRDのゲート・ソース間電圧Vgs(つまり第1ノードND1と第2ノードND2との電位差)は、式(4)で表すことができる。ゲート・ソース間電圧Vgsは発光時の輝度を規定するが、電位補正値ΔVは駆動トランジスタTRDのドレイン電流Idsに比例し、ドレイン電流Idsは移動度μに比例するので、結果的には、移動度μが大きいほど電位補正値ΔVが大きくなるので、画素回路10ごとの移動度μのばらつきを取り除くことができる。
【0069】
Vgs≒Vsig−(Vofs−Vth)−ΔV (4)
【0070】
因みに、移動度補正処理を別な表現で規定すると、書込トランジスタTRWを介して映像信号を駆動トランジスタTRDの制御入力端及び保持容量の一端に供給しつつ駆動トランジスタTRDを介して保持容量に電流を供給する処理と云うこともできる。
【0071】
〔発光工程〕
書込走査線WSLからの書込駆動パルスWSにより書込トランジスタTRWをオフ状態とすることにより第1ノードND1を浮遊状態とし、駆動トランジスタTRDに電源を供給して駆動トランジスタTRDを介して、駆動トランジスタTRDのゲート・ソース間電圧Vgs(第1ノードND1と第2ノードND2との間の電位差)に応じた電流Idsを発光部ELPに流すことにより発光部ELPを駆動して発光させる。
【0072】
〔駆動回路の構成による相違点〕
ここで、それぞれ典型的な、5Tr/1C型、4Tr/1C型、3Tr/1C型、2Tr/1C型での相違点は以下の通りである。5Tr/1C型では、駆動トランジスタTRDの電源側の主電極端と電源回路(電源部)との間に接続された第1トランジスタTR1(発光制御トランジスタ)と、第2ノード初期化電圧を印加する第2トランジスタTR2と、第1ノード初期化電圧を印加する第3トランジスタTR3とを設ける。第1トランジスタTR1、第2トランジスタTR2、第3トランジスタTR3は何れもスイッチングトランジスタである。第1トランジスタTR1は、発光期間にオン状態としておき、オフ状態にして非発光期間に入り、その後の閾値補正期間に一度オン状態にし、更に移動度補正期間以降(次の発光期間も)オン状態とする。第2トランジスタTR2は、第2ノードの初期化期間にのみオン状態としそれ以外はオフ状態とする。第3トランジスタTR3は、第1ノードの初期化期間から閾値補正期間に亘ってのみオン状態としそれ以外はオフ状態とする。書込トランジスタTRWは、映像信号書込み処理期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【0073】
4Tr/1C型では、5Tr/1C型から、第1ノード初期化電圧を印加する第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【0074】
3Tr/1C型では、5Tr/1C型から、第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧及び第2ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。映像信号線DTLの電位は、第2ノードの初期化期間に第2ノードを第2ノード初期化電圧に設定し、その後の第1ノードの初期化期間に第1ノードを第1ノード初期化電圧に設定するべく、第2ノード初期化電圧と対応した電圧Vofs_Hを供給しその後に第1ノード初期化電圧Vofs_L(=Vofs)にする。そして、これと対応して、書込トランジスタTRWは第1ノードの初期化期間及び第2ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第2ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【0075】
因みに、3Tr/1C型では、映像信号線DTLを利用して第2ノードND2の電位を変化させる。このため、保持容量Ccsの静電容量Ccsを、設計上、他の駆動回路よりも大きい値(例えば、静電容量Ccsを静電容量Celの約1/4〜1/3程度)に設定する。したがって、他の駆動回路よりも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化の程度が大きい点を考慮する。
【0076】
2Tr/1C型では、5Tr/1C型から、第1トランジスタTR1と第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給され、第2ノード初期化電圧は駆動トランジスタTRDの電源側の主電極端を、第1電位Vcc_H(=5Tr/1C型のVcc)と第2電位Vcc_L(=5Tr/1C型のVini)でパルス駆動することで与えられる。駆動トランジスタTRDの電源側の主電極端は、発光期間に第1電位Vcc_Hにされ、第2電位Vcc_Lにされることで非発光期間に入り、その後の閾値補正期間以降(次の発光期間も)に第1電位Vcc_Hにされる。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。
【0077】
尚、ここでは、駆動トランジスタの特性ばらつきとして、閾値電圧及び移動度の双方について補正処理を行なう場合で説明したが、何れか一方のみについて補正処理を行なうようにしてもよい。
【0078】
以上、好ましい例に基づき説明したが、これらの例に限定されるものではない。各例において説明した表示装置、表示素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
【0079】
又、5Tr/1C型、4Tr/1C型、及び、3Tr/1C型の動作においては、書込み処理と移動度補正を別個に行なってもよいし、2Tr/1C型と同様に、書込み処理において移動度補正処理を併せて行なってもよい。具体的には、第1トランジスタTR1(発光制御トランジスタ)をオン状態とした状態で、書込トランジスタTRWを介して、データ線DTLから映像信号VSigを第1ノードに印加すればよい。
【0080】
<具体的な適用例>
以下に、駆動トランジスタTRDの閾値電圧Vthを制御する技術の具体的な適用例について説明する。尚、アクティブマトリクス型の有機ELパネルを使用する表示装置においては、例えば、パネル両側或いは片側に配置されている垂直走査部によってトランジスタの制御入力端に供給する各種のゲート信号(制御パルス)を作り、画素回路10へ当該信号を印加する。更にはこのような有機ELパネルを使用する表示装置においては、素子数削減及び高精細化のため、2Tr/1C型の画素回路10を用いることがある。この点を勘案して、以下では、代表的に2Tr/1C型の構成への適用例で説明する。
【実施例1】
【0081】
[画素回路]
図4及び図5は、各実施例に対する比較例の画素回路10Zと、当該画素回路10Zを備えた表示装置の一形態を示す図である。比較例の画素回路10Zを画素アレイ部102に備える表示装置を比較例の表示装置1Zと称する。図4は基本構成(1画素分)を示し、図5は具体的な構成(表示装置の全体)を示す。図6及び図7は、実施例1の画素回路10Aと、当該画素回路10Aを備えた表示装置の一形態を示す図である。実施例1の画素回路10Aを画素アレイ部102に備える表示装置を実施例1の表示装置1Aと称する。図6は基本構成(1画素分)を示し、図7は具体的な構成(表示装置の全体)を示す。尚、比較例及び実施例1の何れにおいても、表示パネル部100の基板101上において画素回路10の周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。後述する他の実施例でも同様である。
【0082】
先ず、参照子A、参照子Zを割愛して、比較例と実施例1とで、共通する部分について説明する。表示装置1は、映像信号Vsig(詳しくは信号振幅Vin)に基づいて画素回路10内の電気光学素子(本例では発光部ELPとして有機EL素子127を使用する)を発光させる。このため、表示装置1は、画素アレイ部102に行列状に配される画素回路10内に、少なくとも、駆動電流を生成する駆動トランジスタ121(駆動トランジスタTRD)、駆動トランジスタ121の制御入力端(ゲート端が典型例)と出力端(ソース端が典型例)の間に接続された保持容量120(保持容量Ccs)、駆動トランジスタ121の出力端に接続された電気光学素子の一例である有機EL素子127(発光部ELP)、及び、保持容量120に信号振幅Vinに応じた情報を書き込むサンプリングトランジスタ125(書込トランジスタTRW)を備える。この画素回路10においては、保持容量120に保持された情報に基づく駆動電流Idsを駆動トランジスタ121で生成して電気光学素子の一例である有機EL素子127に流すことで有機EL素子127を発光させる。
【0083】
サンプリングトランジスタ125で保持容量120に信号振幅Vinに応じた情報を書き込むので、サンプリングトランジスタ125は、その入力端(ソース端もしくはドレイン端の一方)に信号電位(Vofs+Vin)を取り込み、その出力端(ソース端もしくはドレイン端の他方)に接続された保持容量120に信号振幅Vinに応じた情報を書き込む。もちろん、サンプリングトランジスタ125の出力端は、駆動トランジスタ121の制御入力端にも接続されている。
【0084】
尚、ここで示した画素回路10の接続構成は、最も基本的な構成を示したもので、画素回路10は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外(つまり他の構成要素)が含まれていてもよい。又、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。例えば、接続間には、必要に応じて更に、スイッチング用のトランジスタや、ある機能を持った機能部等を介在させる等の変更が加えられることがある。典型的には、表示期間(換言すれば非発光時間)を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタ121の出力端と電気光学素子(有機EL素子127)と間に、もしくは駆動トランジスタ121の電源供給端(ドレイン端が典型例)と電源供給用の配線である電源線PWL(本例では電源供給線105DSL)との間に配することがある。このような変形態様の画素回路であっても、実施例1(或いはその他の実施例)で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本開示に係る表示装置の一実施形態を実現する画素回路10である。
【0085】
又、画素回路10を駆動するための周辺部には、例えば、サンプリングトランジスタ125を水平周期で順次制御することで画素回路10を線順次走査して、1行分の各保持容量120に映像信号Vsigの信号振幅Vinに応じた情報を書き込む書込走査部104、及び、書込走査部104での線順次走査に合わせて1行分の各駆動トランジスタ121の電源供給端に印加される電源供給を制御するための走査駆動パルス(電源駆動パルスDSL)を出力する駆動走査部105を具備する制御部109を設ける。又、制御部109には、書込走査部104での線順次走査に合わせて各水平周期内で基準電位(Vofs)と信号電位(Vofs+Vin)で切り替わる映像信号Vsigがサンプリングトランジスタ125に供給されるように制御する水平駆動部106を設ける。
【0086】
制御部109は、好ましくは、保持容量120に信号振幅Vinに対応する情報が書き込まれた時点でサンプリングトランジスタ125を非導通状態にして駆動トランジスタ121の制御入力端への映像信号Vsigの供給を停止させ、駆動トランジスタ121の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。制御部109は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。即ち、信号電位(Vofs+Vin)がサンプリングトランジスタ125に供給されている状態でサンプリングトランジスタ125を導通状態にした後にサンプリングトランジスタ125を非導通状態にすることで、駆動トランジスタ121の制御入力端と出力端の電位差が一定に維持されるようにする。
【0087】
又、制御部109は、好ましくはブートストラップ動作を、発光期間において電気光学素子(有機EL素子127)の経時変動補正動作を実現するように制御する。このため、制御部109は、保持容量120に保持された情報に基づく駆動電流Idsが電気光学素子(有機EL素子127)に流れている期間は継続的にサンプリングトランジスタ125を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量120のブートストラップ動作により有機EL素子127の電流−電圧特性が経時変動しても駆動トランジスタ121の制御入力端と出力端の電位差をブートストラップした保持容量120により一定に保つことで、常に一定の発光輝度を保つようにする。又、好ましくは、制御部109は、基準電位(=第1ノード初期化電圧Vofs)がサンプリングトランジスタ125の入力端(ソース端が典型例)に供給されている時間帯でサンプリングトランジスタ125を導通させることで駆動トランジスタ121の閾値電圧Vthに対応する電圧を保持容量120に保持するための閾値補正動作を行なうように制御する。
【0088】
この閾値補正動作は、必要に応じて、信号振幅Vinに対応する情報の保持容量120への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、1水平周期内の閾値補正期間では駆動トランジスタ121の閾値電圧に相当する電圧を十分に保持容量120へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させる。
【0089】
又、更に好ましくは、制御部109は、閾値補正動作に先立って、サンプリングトランジスタ125の入力端に基準電位(Vofs)が供給されている時間帯でサンプリングトランジスタ125を導通させて閾値補正用の準備動作(放電動作や初期化動作)を実行するように制御する。閾値補正動作前に駆動トランジスタ121の制御入力端と出力端の電位を初期化しておく。より詳しくは、制御入力端と出力端と間に保持容量120を接続しておくことで、保持容量120の両端の電位差が閾値電圧Vth以上になるように設定する。
【0090】
尚、2Tr/1C駆動構成における閾値補正に当たっては、制御部109には、書込走査部104での線順次走査に合わせて1行分の各画素回路10に、駆動電流Idsを電気光学素子(有機EL素子127)に流すために使用される第1電位Vcc_Hと第1電位Vcc_Hとは異なる第2電位Vcc_Lとを切り替えて出力する駆動走査部105を設け、駆動トランジスタ121の電源供給端子に第1電位Vcc_Hに対応する電圧が供給され、かつサンプリングトランジスタ121に信号電位(Vofs+Vin)が供給されている時間帯でサンプリングトランジスタ125を導通させることで閾値補正動作を行なうように制御するのがよい。又、2TR駆動構成における閾値補正の準備動作に当たっては、駆動トランジスタ121の電源供給端に第2電位Vcc_L(=第2ノード初期化電圧Vini)に対応する電圧が供給され、かつサンプリングトランジスタ125に基準電位(Vofs)が供給されている時間帯でサンプリングトランジスタ125を導通させて、駆動トランジスタ121の制御入力端(つまり第1ノードND1)の電位を基準電位(Vofs)に、又出力端(つまり第2ノードND2)の電位を第2電位Vcc_Lに初期化するのがよい。
【0091】
更に好ましくは、制御部109は、閾値補正動作の後、駆動トランジスタ121に第1電位Vcc_Hに対応する電圧が供給され、サンプリングトランジスタ125に信号電位(Vofs+Vin)が供給されている時間帯でサンプリングトランジスタ125を導通させることで保持容量120に信号振幅Vinの情報を書き込む際、駆動トランジスタ121の移動度μに対する補正分を保持容量120に書き込まれる情報に加えるように制御する。この際には、サンプリングトランジスタ125に信号電位(Vofs+Vin)が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタ125を導通させるとよい。以下2Tr/1C駆動構成での画素回路10の一例について具体的に説明する。
【0092】
画素回路10は、基本的にnチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている。又、有機EL素子の経時劣化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、即ち電気光学素子の一例である有機EL素子の電流−電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路(その1)を備え、又駆動トランジスタの特性変動(閾値電圧ばらつきや移動度ばらつき)による駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Idsを一定に維持する駆動方式を採用した点に特徴を有する。
【0093】
駆動トランジスタ121の特性変動(例えば閾値電圧や移動度等のばらつきや変動)による駆動電流Idsに与える影響を抑制する方法としては、2Tr構成の駆動回路をそのまま駆動信号一定化回路(その1)として採用しつつ、各トランジスタ(駆動トランジスタ121及びサンプリングトランジスタ125)の駆動タイミングを工夫することで対処する。画素回路10は、2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Vsigの劣化なくサンプリングできるため、良好な画質を得ることができる。
【0094】
又、画素回路10は、保持容量120の接続態様に特徴を有し、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路(その2)の一例であるブートストラップ回路を構成している。有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする(駆動電流変動を防ぐ)ブートストラップ機能を実現する駆動信号一定化回路(その2)を備えた点に特徴を有する。
【0095】
尚、画素回路10は、書込みゲインやブートストラップゲインや移動度補正期間に関係する補助容量310を備える。但し、この補助容量310を備えることは必須ではない。画素回路10を駆動するに当たっての基本的な制御動作は、補助容量310を備えていない画素回路10におけるものと同様である。
【0096】
駆動トランジスタを始めとする各トランジスタとしてはFET(電界効果トランジスタ)を使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端及びドレイン端の何れか一方(ここではソース端とする)を出力端として取り扱い、他方を電源供給端(ここではドレイン端とする)として取り扱う。
【0097】
具体的には図4及び図5に示すように、画素回路10は、それぞれnチャネル型の駆動トランジスタ121及びサンプリングトランジスタ125と、電流が流れることで発光する電気光学素子の一例である有機EL素子127とを有する。一般に、有機EL素子127は整流性があるためダイオードの記号で表している。尚、有機EL素子127には、寄生容量Celが存在する。図では、この寄生容量Celを有機EL素子127(ダイオード状のもの)と並列に示す。
【0098】
駆動トランジスタ121は、ドレイン端Dが第1電位Vcc_H或いは第2電位Vcc_Lを供給する電源供給線105DSLに接続され、ソース端Sが、有機EL素子127のアノード端Aに接続され(その接続点は第2ノードND2でありノードND122とする)、有機EL素子127のカソード端Kが基準電位を供給する全画素回路10共通のカソード配線cath(電位はカソード電位Vcath、例えばGND)に接続されている。尚、カソード配線cathは、それ用の単一層の配線(上層配線)のみとしてもよいし、例えばアノード用の配線が形成されるアノード層に、カソード配線用の補助配線を設けてカソード配線の抵抗値を低減するようにしてもよい。この補助配線は、画素アレイ部102(表示エリア)内に格子状又は列又は行状に配線され、上層配線と同電位で固定電位である。
【0099】
サンプリングトランジスタ125は、ゲート端Gが書込走査部104からの書込走査線104WSに接続され、ドレイン端Dが映像信号線106HS(映像信号線DTL)に接続され、ソース端Sが駆動トランジスタ121のゲート端Gに接続されている(その接続点は第1ノードND1でありノードND121とする)。サンプリングトランジスタ125のゲート端Gには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。サンプリングトランジスタ125は、ソース端Sとドレイン端Dとを逆転させた接続態様とすることもできる。
【0100】
駆動トランジスタ121のドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSLに接続されている。電源供給線105DSLは、この電源供給線105DSLそのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。駆動走査部105は、駆動トランジスタ121のドレイン端Dに対して、それぞれ電源電圧に相当する高電圧側の第1電位Vcc_Hと閾値補正に先立つ準備動作に利用される低電圧側の第2電位Vcc_L(初期化電圧もしくはイニシャル電圧とも称される)とを切り替えて供給する。
【0101】
駆動トランジスタ121のドレイン端D側(電源回路側)を第1電位Vcc_Hと第2電位Vcc_Lの2値をとる電源駆動パルスDSLで駆動することで、閾値補正に先立つ準備動作を行なうことを可能にしている。第2電位Vcc_Lとしては、映像信号線106HSにおける映像信号Vsigの基準電位(Vofs)より十分低い電位とする。具体的には、駆動トランジスタ121のゲート・ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSLの低電位側の第2電位Vcc_Lを設定する。尚、基準電位(Vofs)は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線106HSを予めプリチャージにしておくためにも利用する。
【0102】
このような画素回路10では、有機EL素子127を駆動するときには、駆動トランジスタ121のドレイン端Dに第1電位Vcc_Hが供給され、ソース端Sが有機EL素子127のアノード端A側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
【0103】
このような画素回路10を採用する場合、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタ(サンプリングトランジスタ125)を使用する2TR駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL及び書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動(例えば閾値電圧や移動度等のばらつきや変動)による駆動電流Idsに与える影響を防ぐ。
【0104】
加えて、実施例1の表示装置1Aにおいては、画素回路10Aごとに、ノードND122(駆動トランジスタ121のソース端S及び保持容量120の一方の端子と有機EL素子127のアノード端Aの接続点)に静電容量Csubの容量素子である補助容量310を追加する。補助容量310の他方の端子(ノードND310と称する)の接続箇所に関わらず、補助容量310は、回路構成上、有機EL素子127(その寄生容量Cel)と電気回路的に並列接続される。ノードND310の接続箇所は、一例として、全ての有機EL素子127のカソード端Kが接続される全画素回路10共通のカソード配線cath(上層配線でもよいし補助配線でもよい)とする。ノードND310の接続点は、これ以外にも、例えば自段(行)の電源供給線105DSLや、自段(行)以外の電源供給線105DSLや、任意の値(接地電位を含む)の固定電位点としてもよい。ノードND310の接続点が何れであるかによって、それぞれ長短(利点と欠点)があるが、ここではその説明を割愛する。
【0105】
保持容量120の静電容量Ccsと有機EL素子127の寄生容量Celの静電容量Celは、書込みゲインGinとブートストラップゲインGbstの間で折り合いを付け、各ゲインが適度なものとなるように決定する。補助容量310の静電容量Csubを調整することで書込みゲインGinとブートストラップゲインGbstを調整できる。このことを利用すると、RGB3画素回路10間で静電容量Csubを相対的に調整することで、ホワイトバランスをとることもできる。即ち、R、G、Bの各色用の有機EL素子127の発光効率が異なるので、補助容量310がない場合には、同一の駆動電流Ids(つまり同一の信号振幅Vin)のときにはホワイトバランスが取れないので、色別に信号振幅Vinを異ならせることでホワイトバランスをとることになる。これに対して、補助容量310の静電容量CsubをRGB3画素回路10間で相対的に調整することで、同一の駆動電流Ids(つまり同一の信号振幅Vin)のときにでもホワイトバランスがとれる。加えて、補助容量310を追加することで、閾値補正動作に影響を与えることなく、移動度μの補正に要する時間(移動度補正時間)を調整することができる。補助容量310を利用して移動度補正時間を調整可能にすることで、画素回路10の駆動が高速化しても、十分に移動度の補正を行なうことができる。
【0106】
〔実施例1に特有の構成〕
ここで、比較例の画素回路10Zにおいては、各トランジスタはバックゲート端が存在しない一般的な薄膜トランジスタであるのに対して、実施例1の画素回路10Aにおいては、少なくとも駆動トランジスタ121については(図はサンプリングトランジスタ125も)、制御入力端(ゲート端)の他に、トランジスタ特性を制御(ここでは閾値電圧Vthを増減)し得る制御端(以下「トランジスタ特性制御端」とも称する)を有するものを使用している。「トランジスタ特性制御端」を有するトランジスタの典型例は、バックゲート型の薄膜トランジスタや図3(B)に示したようなMOS型のトランジスタである。トランジスタをnチャネルとpチャネルで入れ替え、それに合わせて、電源や信号の極性を逆転させる等した相補型の構成にできることは云うまでもない。
【0107】
比較例の画素回路10のトランジスタをトランジスタ特性制御端を有するトランジスタに置き換えることもできる。但しこの際には、トランジスタ特性制御端は、通常、接地線或いは主電極端の一方(例えばソース端)と接続される(後述の図9(B)等を参照)。これに対して、実施例1では、トランジスタ特性制御部600Aを備えており、トランジスタ特性制御部600Aから駆動トランジスタ121のトランジスタ特性制御端に「所定の制御電位」を与えるように構成している。「所定の制御電位」については詳しくは後述するが、カソード抵抗分布に起因するグラデーション状の表示むらを抑制するための制御電圧である。カソード抵抗分布に起因するグラデーション状の表示むらは面内分布を持つので、基本的には、トランジスタ特性制御部600Aの構成としては、水平分布及び垂直分布の制御電圧(トランジスタ特性制御信号Vbと記す)をトランジスタ特性制御端に供給するべく、垂直走査と水平走査を組み合わせた構成が採用される。具体的には、トランジスタ特性制御部600Aは、トランジスタ特性制御信号Vbを供給するトランジスタ特性制御部600Hとスイッチングトランジスタをオンオフ制御するトランジスタ特性制御部600Vと保持容量とを有する。これにより、画素回路10Aごとに駆動トランジスタ121のトランジスタ特性制御信号Vbを設定することができる。例えば、画素回路10Aごとに、供給される「所定の制御電位」を保持する保持容量602をトランジスタ特性制御端と基準電位電点(例えばカソード配線cath)との間に接続し、「所定の制御電位」をスイッチングトランジスタ604を介して保持容量に供給する構成にするとよい。保持容量602とスイッチングトランジスタ604を纏めて補正素子606と記す。これは、映像信号Vsigに関してのサンプリングトランジスタ125と保持容量120との関係と似通っている。
【0108】
[画素回路の動作]
図8は、画素回路10(比較例の画素回路10Z及び実施例1の画素回路10A)に関する駆動タイミングの一例として、線順次方式で信号振幅Vinの情報を保持容量120に書き込む際の動作を説明するタイミングチャート(理想状態)である。図8においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSLの電位変化、映像信号線106HSの電位変化を表してある。これらの電位変化と並行に、駆動トランジスタ121のゲート電位Vg及びソース電位Vsの変化も表してある。基本的には、書込走査線104WSや電源供給線105DSLの1行ごとに、1水平走査期間だけ遅れて同じような駆動を行なう。
【0109】
図8中の信号のように各パルスのタイミングによって有機EL素子127に流れる電流値をコントロールする。図8のタイミング例では、電源駆動パルスDSLを第2電位Vcc_Lとすることで消光及びノードND122を初期化した後に、第1ノード初期化電圧Vofsを映像信号線106HSに印加している際にサンプリングトランジスタ125をオン状態としてノードND121を初期化し、その状態で電源駆動パルスDSLを第1電位Vcc_Hとすることで閾値補正を行なう。その後、サンプリングトランジスタ125をオフ状態とし、映像信号線106HSに映像信号Vsigを印加する。その状態でサンプリングトランジスタ125をオン状態とすることにより信号を書き込むと同時に移動度補正を行なう。信号を書き込んだ後、サンプリングトランジスタ125をオフ状態にすると発光を開始する。このように移動度補正や閾値補正等、パルスの位相差によって駆動をコントロールする。実施例1の表示装置1Aの画素回路10Aを駆動する際には、トランジスタ特性制御信号Vbの保持容量602への書込みを映像信号Vsigの書込みと連動して行なう。
【0110】
以下、閾値補正及び移動度補正に着目して動作を説明する。画素回路10において、駆動タイミングとしては、先ず、サンプリングトランジスタ125は、書込走査線104WSから供給された書込駆動パルスWSに応じて導通し、映像信号線106HSから供給された映像信号Vsigをサンプリングして保持容量120に保持する。最初に、以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが1(理想値)であると仮定して、保持容量120に信号振幅Vinの情報を、書き込む、保持する、あるいはサンプリングする等と簡潔に記して説明する。書込みゲインが1未満の場合、保持容量120には信号振幅Vinの大きさそのものではなく、信号振幅Vinの大きさに対応するゲイン倍された情報が保持されることになる。
【0111】
画素回路10に対する駆動タイミングは、映像信号Vsigの信号振幅Vinの情報を保持容量120に書き込む際に、順次走査の観点からは、1行分の映像信号を同時に各列の映像信号線106HSに伝達する線順次駆動を行なう。特に、2Tr構成の画素回路10における駆動タイミングでの閾値補正と移動度補正を行なう際の基本的な考え方においては、先ず、映像信号Vsigを基準電位(Vofs)と信号電位(Vofs+Vin)とを1H期間内において時分割で有するものとする。具体的には、映像信号Vsigが非有効期間である基準電位(Vofs)にある期間を1水平期間の前半部とし、有効期間である信号電位(Vsig=Vofs+Vin)にある期間を1水平期間の後半部とする。1水平期間を前半部と後半部に分ける際は、典型的にはほぼ1/2期間ずつ分けるがこのことは必須でなく、前半部よりも後半部の方をより長くしてもよいし、逆に、前半部よりも後半部の方をより短くしてもよい。
【0112】
信号書込みに用いる書込駆動パルスWSを閾値補正や移動度補正にも用いることとし、1H期間内に2回、書込駆動パルスWSをアクティブにしてサンプリングトランジスタ125をオンする。そして、1回目のオンタイミングにて閾値補正を行ない、2回目のオンタイミングにて信号電圧書込みと移動度補正を同時に行なう。その後、駆動トランジスタ121は、第1電位(高電位側)にある電源供給線105DSLから電流の供給を受け保持容量120に保持された信号電位(映像信号Vsigの有効期間の電位に対応する電位)に応じて駆動電流Idsを有機EL素子127に流す。尚、1H期間内に2回、書込駆動パルスWSをアクティブにするのではなく、サンプリングトランジスタ125のオン状態を維持したまま、映像信号線106HSの電位を、有機EL素子127における輝度を制御するための信号電位(=Vofs+Vin)としてもよい。
【0113】
例えば、垂直駆動部103は、電源供給線105DSLが第1電位にありかつ映像信号線106HSが映像信号Vsigの非有効期間である基準電位(Vofs)にある時間帯でサンプリングトランジスタ125を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路10ごとにばらつく駆動トランジスタ121の閾値電圧Vthの影響をキャンセルすることができる。
【0114】
垂直駆動部103は、信号振幅Vinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持するようにするのがよい。閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ121の閾値電圧Vthに相当する電圧を確実に保持容量120に予め保持することができる。
【0115】
保持された閾値電圧Vthに相当する電圧は駆動トランジスタ121の閾値電圧Vthのキャンセルに用いられる。したがって、画素回路10ごとに駆動トランジスタ121の閾値電圧Vthがばらついていても、画素回路10ごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度むらを防ぐことができる。
【0116】
好ましくは、垂直駆動部103は、閾値補正動作に先立って、電源供給線105DSLが第2電位にありかつ映像信号線106HSが映像信号Vsigの非有効期間である基準電位(Vofs)にある時間帯で、書込駆動パルスWSをアクティブ(本例ではHレベル)にしてサンプリングトランジスタ125を導通させ、その後に書込駆動パルスWSをアクティブHにしたままで電源供給線105DSLを第1電位に設定する。
【0117】
こうすることで、ソース端Sを基準電位(Vofs)より十分低い第2電位Vcc_Lにセットし(放電期間C=第2ノード初期化期間)、且つ、駆動トランジスタ121のゲート端Gを基準電位(Vofs)にセットしてから(初期化期間D=第1ノード初期化期間)、閾値補正動作を開始する(閾値補正期間E)。このようなゲート電位及びソース電位のリセット動作(初期化動作)により、後続する閾値補正動作を確実に実行することができる。放電期間Cと初期化期間Dとを合わせて、駆動トランジスタ121のゲート電位Vgとソース電位Vsを初期化する閾値補正準備期間(=前処理期間)とも称する。
【0118】
閾値補正期間Eでは、電源供給線105DSLの電位が低電位側の第2電位Vcc_Lから高電位側の第1電位Vcc_Hに遷移することで、駆動トランジスタ121のソース電位Vsが上昇を開始する。即ち、駆動トランジスタ121のゲート端Gは映像信号Vsigの基準電位(Vofs)に保持されており、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ121のソース電位Vsは“Vofs−Vth”となる。閾値補正期間Eでは、ドレイン電流が専ら保持容量120側(Ccs<<Cel時)に流れ、有機EL素子127側には流れないようにするため、有機EL素子127がカットオフとなるように全画素共通の接地配線cathの電位Vcathを設定しておく。
【0119】
有機EL素子127の等価回路はダイオードと寄生容量Celの並列回路で表されるため、“Vel≦Vcath+VthEL”である限り、つまり、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121のドレイン電流Idsは保持容量120と寄生容量Celを充電するために使われる。この結果、有機EL素子127のアノード端Aの電圧VelつまりノードND122の電位は、時間とともに上昇してゆく。そして、ノードND122の電位(ソース電位Vs)とノードND121の電圧(ゲート電位Vg)との電位差がちょうど閾値電圧Vthとなったところで駆動トランジスタ121はオン状態からオフ状態となり、ドレイン電流Idsは流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ121のゲート・ソース間電圧Vgsは閾値電圧Vthという値をとる。
【0120】
ここで、閾値補正動作は1回のみ実行するものとすることもできるが、このことは必須ではない。1水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返えしてもよい。例えば、実際には、閾値電圧Vthに相当する電圧が、駆動トランジスタ121のゲート端Gとソース端Sと間に接続された保持容量120に書き込まれることになる。しかしながら、閾値補正期間Eは、書込駆動パルスWSをアクティブHにしたタイミングからインアクティブLに戻すタイミングまでであり、この期間が十分に確保されていないときには、それ以前に終了してしまう。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。そのタイミングについては図示を割愛する。
【0121】
閾値補正動作を複数回実行する場合に、1水平期間が閾値補正動作の処理サイクルとなるのは、閾値補正動作に先立って、1水平期間の前半部で映像信号線106HSを介して基準電位(Vofs)を供給しソース電位を第2電位Vcc_Lにセットする初期化動作を経るからである。必然的に、閾値補正期間は、1水平期間よりも短くなってしまう。したがって、保持容量120の静電容量Ccsや第2電位Vcc_Lの大きさ関係やその他の要因で、この短い1回分の閾値補正動作期間では、閾値電圧Vthに対応する正確な電圧を保持容量120に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。即ち、信号振幅Vinの保持容量120へのサンプリング(信号書込み)に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させるのが好ましい。
【0122】
画素回路10においては、閾値補正機能に加えて、移動度補正機能を備えている。即ち、垂直駆動部103は、映像信号線106HSが映像信号Vsigの有効期間である信号電位(Vofs+Vin)にある時間帯にサンプリングトランジスタ125を導通状態にするため、書込走査線104WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ(本例ではHレベル)にする。この期間では、駆動トランジスタ121の制御入力端に信号電位(Vofs+Vin)を供給した状態で駆動トランジスタ121を介して有機EL素子127の寄生容量Cel及び保持容量120を充電する。この書込駆動パルスWSのアクティブ期間(サンプリング期間でもあり移動度補正期間でもある)を適切に設定することで、保持容量120に信号振幅Vinに応じた情報を保持する際、同時に駆動トランジスタ121の移動度μに対する補正を加えることができる。水平駆動部106により映像信号線106HSに信号電位(Vofs+Vin)を実際に供給して、書込駆動パルスWSをアクティブHにする期間を、保持容量120への信号振幅Vinの書込み期間(サンプリング期間とも称する)とする。
【0123】
特に、画素回路10における駆動タイミングでは、電源供給線105DSLが高電位側である第1電位Vcc_Hにあり、かつ、映像信号Vsigが有効期間にある時間帯内(信号振幅Vinの期間)で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間(サンプリング期間も)は、映像信号線106HSの電位が、映像信号Vsigの有効期間の信号電位(Vofs+Vin)にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、映像信号線106HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。正確には、移動度補正時間(サンプリング期間も)は、書込駆動パルスWS立ち上がってサンプリングトランジスタ125がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ125がオフするまでの時間となる。
【0124】
具体的には、サンプリング期間においては、駆動トランジスタ121のゲート電位Vgが信号電位(Vofs+Vin)にある状態でサンプリングトランジスタ125が導通(オン)状態となる。したがって、書込み&移動度補正期間Hでは、駆動トランジスタ121のゲート端Gが信号電位(Vofs+Vin)に固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。信号振幅Vinの情報は駆動トランジスタ121の閾値電圧Vthに足し込む形で保持される。この結果、駆動トランジスタ121の閾値電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量120に保持されるゲート・ソース間電圧Vgsは、“Vsig+Vth”=“Vin+Vth”となる。又、同時に、このサンプリング期間で移動度補正を実行するので、サンプリング期間は移動度補正期間を兼ねることとなる(書込み&移動度補正期間H)。
【0125】
ここで、有機EL素子127の閾値電圧をVthELとしたとき、“Vofs−Vth<VthEL”と設定しておくことで、有機EL素子127は、逆バイアス状態におかれ、カットオフ状態(ハイインピーダンス状態)にあるため、発光することはなく、又、ダイオード特性ではなく単純な容量特性を示す。よって駆動トランジスタ121に流れるドレイン電流(駆動電流Ids)は保持容量120の静電容量Ccsと有機EL素子127の寄生容量(等価容量)Celの静電容量Celの両者を結合した容量“C=Ccs+Cel”に書き込まれていく。これにより、駆動トランジスタ121のドレイン電流は有機EL素子127の寄生容量Celに流れ込み充電を開始する。その結果、駆動トランジスタ121のソース電位Vsは上昇していく。
【0126】
図8のタイミングチャートでは、この上昇分をΔVで表してある。この上昇分、即ち移動度補正パラメータである電位補正値ΔVは、閾値補正によって保持容量120に保持されるゲート・ソース間電圧“Vgs=Vin+Vth”から差し引かれることになり、“Vgs=Vin+Vth−ΔV”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ121のソース電位Vsは、ゲート電位Vg(=Vin)から保持容量に保持される電圧“Vgs=Vin+Vth−ΔV”を差し引いた値“−Vth+ΔV”となる。
【0127】
このようにして、画素回路10における駆動タイミングでは、書込み&移動度補正期間Hにおいて、信号振幅Vinのサンプリングと移動度μを補正するΔV(負帰還量、移動度補正パラメータ)の調整が行なわれる。書込走査部104は、書込み&移動度補正期間Hの時間幅を調整可能であり、これにより保持容量120に対する駆動電流Idsの負帰還量を最適化することができる。
【0128】
電位補正値ΔVはΔV≒Ids・t/Celである。この式から明らかなように、駆動トランジスタ121のドレイン・ソース間電流である駆動電流Idsが大きい程、電位補正値ΔVは大きくなる。逆に、駆動トランジスタ121の駆動電流Idsが小さいとき、電位補正値ΔVは小さくなる。このように、電位補正値ΔVは駆動電流Idsに応じて決まる。信号振幅Vinが大きいほど駆動電流Idsは大きくなり、電位補正値ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、書込み&移動度補正期間Hは必ずしも一定である必要はなく、逆に駆動電流Idsに応じて調整することが好ましい場合がある。例えば、駆動電流Idsが大きい場合、移動度補正期間tは短めにし、逆に駆動電流Idsが小さくなると、書込み&移動度補正期間Hは長めに設定するのがよい。
【0129】
又、電位補正値ΔVは、Ids・t/Celであり、画素回路10ごとに移動度μのばらつきに起因して駆動電流Idsがばらつく場合でも、それぞれに応じた電位補正値ΔVとなるので、画素回路10ごとの移動度μのばらつきを補正することができる。つまり、信号振幅Vinを一定とした場合、駆動トランジスタ121の移動度μが大きいほど電位補正値ΔVの絶対値が大きくなる。換言すると、移動度μが大きいほど電位補正値ΔVが大きくなるので、画素回路10ごとの移動度μのばらつきを取り除くことができる。
【0130】
画素回路10はブートストラップ機能も備えている。即ち、書込走査部104は、保持容量120に信号振幅Vinの情報が保持された段階で書込走査線104WSに対する書込駆動パルスWSの印加を解除し(即ちインアクティブL(ロー)にして)、サンプリングトランジスタ125を非導通状態にして駆動トランジスタ121のゲート端Gを映像信号線106HSから電気的に切り離す(発光期間I)。発光期間Iに進むと、水平駆動部106は、その後の適当な時点で映像信号線106HSの電位を基準電位(Vofs)に戻す。
【0131】
有機EL素子127の発光状態を第(m+m’−1)番目の水平走査期間まで継続する。以上によって、第(n,m)番目の副画素を構成する有機EL素子127の発光の動作が完了する。この後、次のフレーム(もしくはフィールド)に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、及び発光動作が繰り返される。
【0132】
ここで、発光期間Iでは、駆動トランジスタ121のゲート端Gは映像信号線106HSから切り離される。駆動トランジスタ121のゲート端Gへの信号電位(Vofs+Vin)の印加が解除されるので、駆動トランジスタ121のゲート電位Vgは上昇可能となる。駆動トランジスタ121のゲート端Gとソース端Sと間には保持容量120が接続されており、その保持容量120による効果によって、ブートストラップ動作が行なわれる。ブートストラップゲインが1(理想値)であると仮定した場合、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動するようになり、ゲート・ソース間電圧Vgsを一定に維持することができる。このとき、駆動トランジスタ121に流れる駆動電流Idsは有機EL素子127に流れ、有機EL素子127のアノード電位は駆動電流Idsに応じて上昇する。この上昇分をVelとする。やがて、ソース電位Vsの上昇に伴い、有機EL素子127の逆バイアス状態は解消されるので、駆動電流Idsの流入により有機EL素子127は実際に発光を開始する。
【0133】
ここで、駆動電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性を表した式(1)に“Vsig+Vth−ΔV”或いは“Vin+Vth−ΔV”を代入することで、式(5A)或いは式(5B)(両式を纏めて式(5)と記す)のように表すことができる。
【0134】
Ids=k・μ・(Vsig−Vofs−ΔV)2 (5A)
Ids=k・μ・(Vin−Vofs−ΔV)2 (5B)
【0135】
この式(5)から、閾値電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾値電圧Vthに依存しないことが分かる。即ち、有機EL素子127を流れる電流Idsは、例えば、Vofsを0ボルトに設定したとした場合、有機EL素子127における輝度を制御するための映像信号Vsigの値から、駆動トランジスタ121の移動度μに起因した第2ノードND2(駆動トランジスタ121のソース端)における電位補正値ΔVの値を減じた値の2乗に比例する。換言すると、有機EL素子127を流れる電流Idsは、有機EL素子127の閾値電圧VthEL及び駆動トランジスタ121の閾値電圧Vthには依存しない。即ち、有機EL素子127の発光量(輝度)は、有機EL素子127の閾値電圧VthELの影響及び駆動トランジスタ121の閾値電圧Vthの影響を受けない。そして、第(n,m)番目の有機EL素子127の輝度は、電流Idsに対応した値である。
【0136】
しかも、移動度μの大きな駆動トランジスタ121ほど、電位補正値ΔVが大きくなるので、ゲート・ソース間電圧Vgsの値が小さくなる。したがって、式(5)において、移動度μの値が大きくとも、(Vsig−Vofs−ΔV)2の値が小さくなる結果、ドレイン電流Idsを補正することができる。即ち、移動度μの異なる駆動トランジスタ121においても、映像信号Vsigの値が同じであれば、ドレイン電流Idsが略同じとなる結果、有機EL素子127を流れ、有機EL素子127の輝度を制御する電流Idsが均一化される。即ち、移動度μのばらつき(更には、kのばらつき)に起因する有機EL素子127の輝度のばらつきを補正することができる。
【0137】
又、駆動トランジスタ121のゲート端Gとソース端Sと間には保持容量120が接続されており、その保持容量120による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ121のゲート・ソース間電圧“Vgs=Vin+Vth−ΔV”を一定に維持したまま、駆動トランジスタ121のゲート電位Vg及びソース電位Vsが上昇する。駆動トランジスタ121のソース電位Vsが“−Vth+ΔV+Vel”となることで、ゲート電位Vgは“Vin+Vel”となる。このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは一定であるので、駆動トランジスタ121は、一定電流(駆動電流Ids)を有機EL素子127に流す。その結果、有機EL素子127のアノード端Aの電位(=ノードND122の電位)は、有機EL素子127に飽和状態での駆動電流Idsという電流が流れ得る電圧まで上昇する。
【0138】
ここで、有機EL素子127は、発光時間が長くなるとそのI−V特性が変化してしまう。そのため、時間の経過とともに、ノードND122の電位も変化する。しかしながら、このような有機EL素子127の経時劣化によりそのアノード電位が変動しても、保持容量120に保持されたゲート・ソース間電圧Vgsは常に“Vin+Vth−ΔV”で一定に維持される。駆動トランジスタ121が定電流源として動作することから、有機EL素子127のI−V特性が経時変化し、これに伴って駆動トランジスタ121のソース電位Vsが変化したとしても、保持容量120によって駆動トランジスタ121のゲート・ソース間電位Vgsが一定(≒Vin+Vth−ΔV)に保たれているため、有機EL素子127に流れる電流は変わらず、したがって有機EL素子127の発光輝度も一定に保たれる。実際にはブートストラップゲインは「1」よりも小さいので、ゲート・ソース間電位Vgsは「Vin+Vth−ΔV」よりも小さくなるが、そのブートストラップゲインに応じたゲート・ソース間電位Vgsに保たれることには変わりがない。
【0139】
以上のように、比較例及び実施例1の画素回路10は、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ121の特性ばらつき(本例では閾値電圧Vth及びキャリア移動度μのばらつき)による駆動電流Idsに与える影響を防ぐために、閾値電圧Vth及びキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっている。ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Vgsは、閾値電圧Vthに相当する電圧と移動度補正用の電位補正値ΔVとによって調整されているため、有機EL素子127の発光輝度は駆動トランジスタ121の閾値電圧Vthや移動度μのばらつきの影響を受けることがないし、有機EL素子127の経時劣化の影響も受けない。入力される映像信号Vsig(信号振幅Vin)に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【0140】
又、画素回路10は、nチャネル型の駆動トランジスタ121を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機EL素子をそのまま用いても、有機EL素子127の駆動が可能になる。又、駆動トランジスタ121及びその周辺部のサンプリングトランジスタ125等も含めてnチャネル型のみのトランジスタを用いて画素回路10を構成することができ、トランジスタ作製においても低コスト化が図れる。
【0141】
[表示むら現象の発生原因]
図9〜図10は、比較例の表示装置1Zで発生する表示むら現象を説明する図である。ここで、図9(A)は、比較例の画素回路10Zの1つを示す図であり、各トランジスタは薄膜トランジスタ(TFT)である。図9(B)は、比較例の画素回路10ZのトランジスタをMOSFETに置き換えた場合の構成例であり、トランジスタ特性制御端として機能するバックゲートは、接地線GNDと接続されている。
【0142】
図10は、比較例におけるカソード配線cathの配線抵抗(カソード抵抗Rcath)に起因する表示むらを説明する図である。ここで、図10(A)は、全面均一画像を表示したときの表示むらの一例を示す図であり、図10(B)及び図10(C)は、表示むらの発生原理を説明する図である。
【0143】
各画素回路10の各駆動電流Idsは、基準電位を供給する全画素共通のカソード配線cath(一例として接地)に流れ込む。ここで、パネル中心部は周辺部に比べて例えば数十〜数百オームほどカソード抵抗Rcathが高くなる(図10(B)を参照)。したがって、全面均一画像を表示したときであっても、カソード配線cathの配線抵抗(カソード抵抗Rcath)の関係で、有機EL素子127のカソード電位自体の上昇度合いが面内分布を持ってしまい、カソード電位(詳しくは画素位置による相違)に応じて発光輝度が変化し、パネル内でのカソード抵抗分布に起因するグラデーション状のむらが発生する。一例として、パネル中心部のカソード抵抗が周辺よりも250オーム高く、結果として、50ミリボルトの電圧上昇が起こった場合に、輝度が2パーセント低下する。画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずであるが、閾値補正や移動度補正を行なっていても、カソード抵抗に起因した表示むらが発生してしまうため、画面のユニフォーミティを損なう。詳しくは、周辺よりも中央部のカソード抵抗Rcathが高いので、周辺部のカソード電位の上昇は少なく輝度が高いのに対して、中央部のカソード電位の上昇は多く輝度が低くなる。一般的には、輝度差の視認レベルは1パーセント以内であるので、これを満たすように対策を採ることが求められる。又、カソード電位の浮きは、駆動電流Idsつまり階調によって異なることになるので、階調ごとにγ特性が異なることになってしまいカラー表示の場合は色相ずれが懸念される。
【0144】
カソード電位が高くなると輝度が低下する原因について、図9及び図10(C)を参照してより詳しく説明する。最初に、図9を参照して書込みゲインGinとブートストラップゲインGbstの関係について説明する。図9には、駆動トランジスタ121のゲート端Gに生じる寄生容量が示されている。ここでは、一例として、駆動トランジスタ121のゲート端Gには、寄生容量として、駆動トランジスタ121のゲート端Gとソース端Sとの間に形成される寄生容量C121gs(静電容量をCgsとする)と、駆動トランジスタ121のゲート端Gとドレイン端Dとの間に形成される寄生容量C121gd(静電容量をCgdとする)と、サンプリングトランジスタ125の拡散容量としてのゲート端Gとソース端S(ソース端Sを映像信号線106HS側とする場合はドレイン端D)との間に形成される寄生容量C125gs(静電容量をCwsとする)とが存在するものとして示している。
【0145】
サンプリング期間&移動度補正期間における信号書込み動作時には、信号電位Vinに対応する情報を如何に大きく保持容量120に書き込むかが肝要となる。信号電位Vinに対応する保持容量120に書き込まれる情報の大きさの割合を、書込みゲインGinと称する。サンプリング期間&移動度補正期間にて、電源駆動パルスDSLが第1電位Vcc_Hの状態で信号書込み(サンプリング)が行なわれるために、書込み動作が開始し、駆動トランジスタ121のゲート電位Vgが上昇した瞬間、ドレイン・ソース間に駆動電流Idsが流れ、駆動電流Idsが有機EL素子127の寄生容量Celを充電することでソース電位Vsが上昇する。映像信号Vsigの信号電位Vinに対して効率よく輝度をとるためには、書込み時に駆動トランジスタ121のゲート電位Vgの上昇とともに駆動電流Idsが流れてソース電位Vsが上昇しない条件下、即ち書込み時に駆動トランジスタ121のソース電位Vsが低い状況での、映像信号Vsig (信号電位Vin)に対する静電容量Ccsの保持容量120に保持される電圧割合(書込みゲインGin)をなるべく高くするのがよい。このような条件下における書込みゲインGinは、保持容量120の静電容量Ccs、駆動トランジスタ121のゲート端Gに形成される寄生容量C121gsの静電容量Cgs、有機EL素子127の寄生容量Celの静電容量Celを用いて、
Gin=C2/(C1+C2)=(Ccs+Cgs)/{(Ccs+Cgs)+Cel}
と表すことができる。補助容量310を考慮する場合には、Celを「Cel+Csub」とすればよい。
【0146】
寄生容量C121gsの静電容量Cgsは、保持容量120の静電容量Ccsや有機EL素子127の寄生容量Celに比べると小さいと考えてよく、したがって、書込みゲインGinは、保持容量120の静電容量Ccsに対して有機EL素子127の寄生容量Celが十分に大きければ、換言すれば、駆動トランジスタ121のゲート端Gとソース端Sの間に付加される容量値(ここでは保持容量120の静電容量Ccs)を小さくするか、もしくは、駆動トランジスタ121のソース端S(つまり有機EL素子127のアノード端A)とカソード配線cath(つまり有機EL素子127のカソード端K)の間に付加される容量値(ここでは有機EL素子127の寄生容量Cel)を大きくすると、限りなく“1”に近いことになり、より信号電位Vinの大きさに近い電圧情報を保持容量120に書き込むことができる。
【0147】
一方、ブートストラップ動作が機能する発光期間では、駆動トランジスタ121のゲート端Gとソース端Sとの間に保持容量120が接続されているので、ソース電位Vsの上昇時に、カップリング電圧がゲート端Gに加わる。ソース電位Vsの上昇に対するゲート電位Vgへのカップリング上昇が100パーセントに近いほど、有機EL素子127の特性変化(劣化を含む)に伴う駆動電圧上昇時の輝度落ちが抑制される。このソース電位Vsの上昇に対するゲート電位Vgの上昇率をブートストラップゲインGbst(ブートストラップ動作能力)と称する。ブートストラップゲインGbstは、保持容量120の静電容量Ccs、駆動トランジスタ121のゲート端Gに形成される寄生容量C121gsの静電容量Cgs、ゲートに付く寄生容量の静電容量C3(例えば、寄生容量C121gdの静電容量Cgdと寄生容量C125gsの静電容量Cws)を用いて、
Gbst=C2/(C2+C3)=(Ccs+Cgs)/{(Ccs+Cgs)+(Cgd+Cws)}
と表すことができる。
【0148】
したがって、ブートストラップゲインGbstは、寄生容量C121gdの静電容量Cgdや寄生容量C125gsの静電容量Cwsが保持容量120の静電容量Ccsに対して十分に小さければ、換言すれば、駆動トランジスタ121のゲート端Gとソース端Sの間に付加される容量値(ここでは静電容量Ccs)が大きいほど限りなく“1”に近いことになり、有機EL素子127の電流電圧特性の経時変動に対する駆動電流Idsの補正能力が高い。つまり、画素回路の簡素化を図りつつ、素子の特性ばらつきによる輝度変化を抑制する閾値補正動作や移動度補正動作を実現する方式の開発に当たり、駆動トランジスタ121のゲート端Gに接続される保持容量120以外の素子数を最小限のサンプリングトランジスタ125のみに留めた画素回路10とすることで、駆動トランジスタ121のゲート端Gに寄生する容量を限りなく小さくでき、このことはブートストラップ動作の補助となり、有機EL素子127の電流電圧特性の経時変動に対する駆動電流Idsの補正能力を向上させることができる。
【0149】
ここで、ブートストラップゲインGbstを大きくとることを考え、保持容量120の静電容量Ccsをレイアウト上大きくとると、有機EL素子127の寄生容量Celに対して保持容量120の静電容量Ccsが大きくなり、書込みゲインGinが小さくなってしまう。書込みゲインGinが小さくなると、保持容量120に大きな情報を書き込むには信号電位Vinのダイナミックレンジを大きくとらなければならなく、消費電力増大に繋がる。逆に、書込みゲインGinを大きくとるために保持容量120の静電容量Ccsを小さくすると、寄生容量C121gdの静電容量Cgdや寄生容量C125gsの静電容量Cwsに対して保持容量120の静電容量Ccsが小さくなり、ブートストラップゲインGbstが小さくなってしまい、有機EL素子127の特性変動に対する補正効果が低下し、特性劣化時の輝度落ちが顕著になる。このように、書込みゲインGinとブートストラップゲインGbstとはトレードオフの関係にあり、何れか一方を大きくしようとすると他方が小さくなってしまい、他方に対して悪影響を与えることなく(他方を小さくせずに)、一方を大きくするということができない。片方のゲインを重視すれば、その分だけもう片方のゲインが疎かにならざるを得ないことはもちろんのこととして、どちらも高いゲインを得ることは不可能である。このため、実際の所は、競合関係となる書込みゲインGinとブートストラップゲインGbstの間で折り合いを付け、各ゲインが適度なものとなるように、保持容量120の静電容量Ccsと有機EL素子127の寄生容量Celの静電容量Celを決定する。
【0150】
このような状況下において、更に、カソード抵抗に起因して実際のカソード電位Vkが変動した場合について考える。図10(C)中にも示しているが、信号電圧をVsig(=Vofs+Vin)、移動度補正後のソース電位VsをVs0、発光時のゲート電位VgをVg1、発光時のソース電位VsをVs1、カソード電位Vkがカソード抵抗に起因してΔVk変動したときの発光時のゲート電位VgをVg2、カソード電位VkがΔVk変動したときの発光時のソース電位VsをVs2、発光時の有機EL素子127の両端電圧をVoledとする。
【0151】
カソード電位がΔVk変動しない(つまりカソード抵抗を無視する)通常状態では、発光時のゲート電位Vg1は「Vsig+ (Vs1−Vs0)×Gbst」であり、 発光時のソース電位Vs1は「Vcath+Voled」であるので、発光時のゲート・ソース間電圧Vgs1は、
Vgs1=Vg1−Vs1=Vsig+ (Vs1−Vs0)×Gbst−Vs1
=Vsig−Vs0×Gbst+Vs1×Gbst−Vs1
=Vsig−Vs0×Gbst+(Gbst−1)×Vs1
=Vsig−Vs0×Gbst+(Gbst−1)×(Vcath+Voled)
=Vsig−Vs0×Gbst−(1−Gbst)×(Vcath+Voled)
と表すことができる。
【0152】
これに対して、カソード電位VkがΔVk変動(上昇)した状態では、発光時のゲート電位Vg2は「Vsig+ (Vs2−Vs0)×Gbst」であり、 発光時のソース電位Vs2は「Vs1+ΔVk=Vcath+Voled+ΔVk」であるので、発光時のゲート・ソース間電圧Vgs2は、
Vgs2=Vg2−Vs2=Vsig+ (Vs2−Vs0)×Gbst−Vs2
=Vsig+ (Vs2−Vs0)×Gbst−Vs2
=Vsig−Vs0×Gbst+Vs2×Gbst−Vs2
=Vsig−Vs0×Gbst+(Gbst−1)×Vs2
=Vsig−Vs0×Gbst−(1−Gbst)×Vs2
=Vsig−Vs0×Gbst−(1−Gbst)×(Vcath+Voled+ΔVk)
=Vsig−Vs0×Gbst−(1−Gbst)×(Vcath+Voled)
−(1−Gbst)×ΔVk
=Vgs1−(1−Gbst)×ΔVk
と表すことができる。
【0153】
これより、カソード電位がΔVk上昇した場合には、(1−Gbst)×ΔVkの分、発光時のゲート・ソース間電圧Vgsが小さくなり、結果として輝度が低下することが分かる。
【0154】
[表示むら現象の対策手法]
本実施形態では、駆動トランジスタ121のトランジスタ特性制御端にトランジスタ特性制御信号Vbを供給して閾値電圧Vthを増減することで、カソード抵抗分布に起因するグラデーション状の表示むらを抑制する。
【0155】
図11は、カソード抵抗分布に起因する表示むら現象の対策原理を説明する図であって、トランジスタ特性(Vgs−Ids特性)の基板電位依存性を説明する図である。周知のように、バックゲート型の薄膜トランジスタやMOS型のトランジスタでは、バックゲート効果により、トランジスタ特性が変動する。例えば、MOS型のトランジスタは、通常はバイポーラトランジスタと同様に3端子デバイスとして取り扱うことが多いが、ソース領域やドレイン領域が形成される基板やウエルも制御端子(トランジスタ特性制御端)として考えるべきであるので、正確には4端子として取り扱うべきである。そして、ソースとトランジスタ特性制御端(例えば基板(ボディーとも云う))との間にトランジスタ特性制御信号Vb(バックゲート電圧或いは基板電位或いはベース電位とも称する)を印加すれば、トランジスタ特性を制御することができる。通常は、バックゲート電圧はダイオードが遮断状態になるように負の電圧で印加される。例えば、バックゲート電圧を印加すると、ダイオードと同様にソース及びドレインチャネル直下の空乏層が変化し、半導体表面のポテンシャルが変化する。そのため、空乏層中の電荷はバックゲート電圧印加がないときとあるときとでは異なり、トランジスタ特性(Vgs−Ids特性)は図11に示すように変化し、そのため閾値電圧Vthが変化する。バックゲート効果を考慮したとき、閾値電圧Vthはバックゲート電圧に対し、約1/2乗で増加する特性となることが知られている。因みに、単純理論では、閾値電圧Vthはバックゲート電圧に対して1/2乗で増加するが、実際には直線増加と見なしても問題がないことが多い。
【0156】
図11に示すように、基板電位(つまりトランジスタ特性制御信号Vb)が上昇するほど、閾値が低くなり、ドレイン電流Idsをより多く流すように変化する。よって、トランジスタ特性制御部600Aを画素回路10Aごとに駆動トランジスタ121のトランジスタ特性制御信号Vbを設定する構成とし、パネル中心部に向かってカソード電位が高くなるほど、駆動トランジスタ121のトランジスタ特性制御信号Vbを上昇させれば、より多くのドレイン電流Idsが流れ、カソード抵抗起因の輝度低下を相殺することができる。有機EL素子127のカソードの電位上昇によって輝度低下が生じるが、駆動トランジスタ121のトランジスタ特性制御信号Vbを同様に上昇させて閾値電圧Vthをシフトさせることにより、カソード抵抗分布に起因するグラデーション状の表示むらを抑制・解消することができる。先の例では輝度差を1パーセント未満とすることができるため、むら・グラデーションは視認外となる。以上のように構成することで、高輝度が出難い、或いは、より信号電圧を高く設定しなければならないという問題を解消することができる。
【実施例2】
【0157】
図12〜図14は、実施例2の画素回路10Bと、当該画素回路10Bを備えた表示装置の一形態を示す図である。実施例2の画素回路10Bを画素アレイ部102に備える表示装置を実施例2の表示装置1Bと称する。図12は基本構成(1画素分)を示し、図13は具体的な構成(表示装置の全体)を示す。図14は、実施例2の効果を説明する図である。
【0158】
図12及び図13に示すように、実施例2では、画素回路10Bごとに、駆動トランジスタ121のトランジスタ特性制御端を有機EL素子127のカソード端Kに直接に接続して、トランジスタ特性制御部600Bを構成している。実施例1のトランジスタ特性制御部600Aとは異なり、トランジスタ特性制御部600Vとトランジスタ特性制御部600Hとが不要である。これは、カソード端の電位変動そのものをトランジスタ特性制御信号Vbとして利用することができるからである。即ち、有機EL素子127のカソードの電位上昇によって輝度低下が生じるが、カソード電位そのものをトランジスタ特性制御信号Vbとして使用すれば、駆動トランジスタ121のトランジスタ特性制御信号Vbを同様に上昇させて閾値電圧Vthをシフトさせることができ、カソード抵抗分布に起因するグラデーション状の表示むらを抑制・解消することができる。つまり、図14に示すようにパネル周辺部よりも中心部の方がカソード抵抗が大きく、パネル中心部に向かってカソード電位が高くなるほど、駆動トランジスタ121のトランジスタ特性制御信号Vbを上昇させることができるので、中心部の方がより多くのドレイン電流Idsが流れ、カソード抵抗起因の輝度低下を相殺することができる。カソード電位変動はドレイン電流Ids即ち映像信号Vsigに応じて異なるが、その分も反映させてトランジスタ特性制御端を画素回路10Bごとに制御することができる。
【実施例3】
【0159】
図15〜図16は、実施例3の画素回路10Cと、当該画素回路10Cを備えた表示装置の一形態を示す図である。実施例3の画素回路10Cを画素アレイ部102に備える表示装置を実施例3の表示装置1Cと称する。図15は基本構成(1画素分)を示し、図16は具体的な構成(表示装置の全体)を示す。
【0160】
図15及び図16に示すように、実施例3では、画素回路10Cごとに、駆動トランジスタ121のトランジスタ特性制御端と有機EL素子127のカソード端Kとの間に電圧補正部610を設けてトランジスタ特性制御部600Cを構成している。電圧補正部610としては、適当な非反転型の増幅回路(ゲインは1よりも大きいことに限らず1未満でもよい)を用いればよい。実施例2では、駆動トランジスタ121のトランジスタ特性制御端と有機EL素子127のカソード端Kとを直接に接続していたが、実施例3では、電圧補正部610を設けて電圧を調整することで、より適正なトランジスタ特性制御信号Vbを駆動トランジスタ121のトランジスタ特性制御端に供給することができる。
【実施例4】
【0161】
図17〜図18は、実施例4の画素回路10Dと、当該画素回路10Dを備えた表示装置の一形態を示す図である。実施例4の画素回路10Dを画素アレイ部102に備える表示装置を実施例4の表示装置1Dと称する。図17は基本構成(1画素分)を示し、図18は具体的な構成(表示装置の全体)を示す。
【0162】
図17及び図18に示すように、実施例4のトランジスタ特性制御部600Dは、実施例1と同様に、トランジスタ特性制御部600Vとトランジスタ特性制御部600Hと保持容量602とスイッチングトランジスタ604とを有している。実施例4では、実施例1のトランジスタ特性制御部600Aをベースに、画素回路10Dごとに、有機EL素子127のカソード端Kの電位をトランジスタ特性制御部600Hに通知する構成としている。トランジスタ特性制御部600Hは、各有機EL素子127のカソード端Kの電位を参照(監視)してトランジスタ特性制御信号Vbを設定することにより、より適正なトランジスタ特性制御信号Vbを駆動トランジスタ121のトランジスタ特性制御端に供給することができる。実施例2と同様に、カソード電位変動はドレイン電流Ids即ち映像信号Vsigに応じて異なるが、その分も反映させてトランジスタ特性制御端を画素回路10Bごとに制御することができる。
【0163】
但し、カソード端Kの電位をトランジスタ特性制御部600Hに通知するための配線を設ける必要があるので、画素アレイ部102に構成が複雑になる難点はある。この難点を解消するには、全ての画素回路10Dについて有機EL素子127のカソード端Kの電位をトランジスタ特性制御部600Hに通知するのではなく、適度に間引いて(例えば、周辺部(例えば辺縁近傍や頂角近傍)と中央部のみ)通知する構成にすればよい。又、カラー表示の場合であれば、カラー表示の一単位(例えば赤色を発光する赤色発光画素回路10_R、緑色を発光する緑色発光画素回路10_G、青色を発光する青色発光画素回路10_B)ごとに通知する構成にしてもよい。
【0164】
[実施例1〜実施例4の対比]
ここで、実施例1〜実施例4を対比した場合、実施例2が最も簡易な構成であり、実施例4が最も適正なトランジスタ特性制御信号Vbを供給できる構成である。
【実施例5】
【0165】
図19は実施例5を説明する図である。実施例5は、前述のカソード抵抗分布に起因するグラデーション状の表示むらを抑制・解消する技術が適用された表示装置を搭載した電子機器についての事例である。本実施形態の表示むら抑制処理は、ゲーム機、電子ブック、電子辞書、携帯電話機等の各種の電子機器に使用される電流駆動型の表示素子を具備した表示装置に適用することができる。
【0166】
例えば、図19(A)は、電子機器700が、画像表示装置の一例である表示モジュール704を利用したテレビジョン受像機702の場合の外観例を示す斜視図である。テレビジョン受像機702は、台座706に支持されたフロントパネル703の正面に表示モジュール704を配置した構造となっており、表示面にはフィルターガラス705が設けられている。図19(B)は、電子機器700がデジタルカメラ712の場合の外観例を示す図である。デジタルカメラ712は、表示モジュール714、コントロールスイッチ716、シャッターボタン717、その他を含んでいる。図19(C)は、電子機器700がビデオカメラ722の場合の外観例を示す図である。ビデオカメラ722は、本体723の前方に被写体を撮像する撮像レンズ725が設けられ、更に、表示モジュール724や撮影のスタート/ストップスイッチ726等が配置されている。図19(D)は、電子機器700がコンピュータ732の場合の外観例を示す図である。コンピュータ732は、下型筐体733a、上側筐体733b、表示モジュール734、Webカメラ735、キーボード736等を含んでいる。図19(E)は、電子機器700が携帯電話機742の場合の外観例を示す図である。携帯電話機742は、折り畳み式であり、上側筐体743a、下側筐体743b、表示モジュール744a、サブディスプレイ744b、カメラ745、連結部746(ヒンジ部)、ピクチャーライト747等を含んでいる。
【0167】
ここで、表示モジュール704、表示モジュール714、表示モジュール724、表示モジュール734、表示モジュール744a、サブディスプレイ744bは、本実施形態による表示装置を用いることにより作製される。これにより、各電子機器700は、駆動トランジスタの閾値電圧や移動度のばらつき(更には、kのばらつき)に起因する輝度ばらつきを補正することができるだけでなく、カソード抵抗分布に起因するグラデーション状の表示むらを抑制・解消することができ、高画質の表示を行なうことができる。
【0168】
以上、本明細書で開示する技術について実施形態を用いて説明したが、請求項の記載内容の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更又は改良を加えることができ、そのような変更又は改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。
【0169】
例えば、トランジスタをnチャネルとpチャネルで入れ替え、それに合わせて、電源や信号の極性を逆転させる等した相補型の構成にできることは云うまでもない。
【0170】
前記実施形態の記載を踏まえれば、特許請求の範囲に記載の請求項に係る技術は一例であり、例えば、以下の技術が抽出される。以下列記する。
[付記1]
表示部と、
表示部を駆動する駆動トランジスタと、
駆動トランジスタの特性を制御する特性制御部、
とを備えた画素回路。
[付記2]
特性制御部は、回路上における、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する付記1に記載の画素回路。
[付記3]
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する付記1又は付記2に記載の画素回路。
[付記4]
駆動トランジスタは、金属酸化膜型の電界効果トランジスタである付記1乃至付記3の何れか1項に記載の画素回路。
[付記5]
駆動トランジスタは、バックゲート型の薄膜トランジスタであり、
特性制御部は、バックゲート電位を制御する端子である付記1乃至付記3の何れか1項に記載の画素回路。
[付記6]
特性制御部は、表示部の一端と駆動トランジスタのバックゲートとが接続されて構成されている付記4又は付記5に記載の画素回路。
[付記7]
表示部が配列された画素部を備え、
特性制御部は、表示部ごとに、駆動トランジスタの特性を制御する付記1乃至付記6の何れか1項に記載の画素回路。
[付記8]
画素部は、表示部が2次元マトリクス状に配列されている付記7に記載の画素回路。
[付記9]
表示部及び駆動部とを具備した表示部が2次元マトリクス状に配列された画素部を備え、
特性制御部は、走査処理により、表示部ごとに、駆動トランジスタの特性を制御する付記1乃至付記6の何れか1項に記載の画素回路。
[付記10]
表示部は自発光型である付記1乃至付記9の何れか1項に記載の画素回路。
[付記11]
表示部は有機エレクトロルミネッセンス発光部を有する付記10に記載の画素回路。
[付記12]
表示部及び表示部を駆動する駆動トランジスタを具備した表示部が配列された画素部と、
駆動トランジスタの特性を制御する特性制御部、
とを備えた表示装置。
[付記13]
特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する付記12に記載の表示装置。
[付記14]
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する付記12又は付記13に記載の表示装置。
[付記15]
表示部及び表示部を駆動する駆動トランジスタを具備した表示部が配列された画素部と、
画素部に供給される映像信号を生成する信号生成部と、
駆動トランジスタの特性を制御する特性制御部、
とを備えた電子機器。
[付記16]
特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する付記15に記載の電子機器。
[付記17]
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する付記15又は付記16に記載の電子機器。
[付記18]
表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、
駆動トランジスタの特性を制御する画素回路の駆動方法。
[付記19]
表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する付記18に記載の画素回路の駆動方法。
[付記20]
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
閾値電圧を制御するための制御信号を特性制御端に供給する付記18又は付記19に記載の画素回路の駆動方法。
【符号の説明】
【0171】
1…表示装置、10…画素回路、11…発光素子、100…表示パネル部、101…基板、102…画素アレイ部、103…垂直駆動部、104…書込走査部、105…駆動走査部、106…水平駆動部、120…保持容量、121…駆動トランジスタ、125…サンプリングトランジスタ(書込トランジスタ)、127…有機EL素子、130…インタフェース部、200…駆動信号生成部、220…映像信号処理部、310…補助容量、600…トランジスタ特性制御部、610…電圧補正部、700…電子機器
【特許請求の範囲】
【請求項1】
表示部と、
表示部を駆動する駆動トランジスタと、
駆動トランジスタの特性を制御する特性制御部、
とを備えた画素回路。
【請求項2】
特性制御部は、回路上における、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する請求項1に記載の画素回路。
【請求項3】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する請求項1に記載の画素回路。
【請求項4】
駆動トランジスタは、金属酸化膜型の電界効果トランジスタである請求項1に記載の画素回路。
【請求項5】
駆動トランジスタは、バックゲート型の薄膜トランジスタであり、
特性制御部は、バックゲート電位を制御する端子である請求項1に記載の画素回路。
【請求項6】
特性制御部は、表示部の一端と駆動トランジスタのバックゲートとが接続されて構成されている請求項4に記載の画素回路。
【請求項7】
表示部が配列された画素部を備え、
特性制御部は、表示部ごとに、駆動トランジスタの特性を制御する請求項1に記載の画素回路。
【請求項8】
画素部は、表示部が2次元マトリクス状に配列されている請求項7に記載の画素回路。
【請求項9】
表示部及び駆動部とを具備した表示素子が2次元マトリクス状に配列された画素部を備え、
特性制御部は、走査処理により、表示素子ごとに、駆動トランジスタの特性を制御する請求項1に記載の画素回路
【請求項10】
表示部は自発光型である請求項1に記載の画素回路。
【請求項11】
表示部は有機エレクトロルミネッセンス発光部を有する請求項10に記載の画素回路。
【請求項12】
表示部及び表示部を駆動する駆動トランジスタを具備した表示部が配列された画素部と、
駆動トランジスタの特性を制御する特性制御部、
とを備えた表示装置。
【請求項13】
特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する請求項12に記載の表示装置。
【請求項14】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する請求項12に記載の表示装置。
【請求項15】
表示部及び表示部を駆動する駆動トランジスタを具備した表示部が配列された画素部と、
画素部に供給される映像信号を生成する信号生成部と、
駆動トランジスタの特性を制御する特性制御部、
とを備えた電子機器。
【請求項16】
特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する請求項15に記載の電子機器。
【請求項17】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する請求項15に記載の電子機器。
【請求項18】
表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、
駆動トランジスタの特性を制御する画素回路の駆動方法。
【請求項19】
表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する請求項18に記載の画素回路の駆動方法。
【請求項20】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
閾値電圧を制御するための制御信号を特性制御端に供給する請求項18に記載の画素回路の駆動方法。
【請求項1】
表示部と、
表示部を駆動する駆動トランジスタと、
駆動トランジスタの特性を制御する特性制御部、
とを備えた画素回路。
【請求項2】
特性制御部は、回路上における、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する請求項1に記載の画素回路。
【請求項3】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する請求項1に記載の画素回路。
【請求項4】
駆動トランジスタは、金属酸化膜型の電界効果トランジスタである請求項1に記載の画素回路。
【請求項5】
駆動トランジスタは、バックゲート型の薄膜トランジスタであり、
特性制御部は、バックゲート電位を制御する端子である請求項1に記載の画素回路。
【請求項6】
特性制御部は、表示部の一端と駆動トランジスタのバックゲートとが接続されて構成されている請求項4に記載の画素回路。
【請求項7】
表示部が配列された画素部を備え、
特性制御部は、表示部ごとに、駆動トランジスタの特性を制御する請求項1に記載の画素回路。
【請求項8】
画素部は、表示部が2次元マトリクス状に配列されている請求項7に記載の画素回路。
【請求項9】
表示部及び駆動部とを具備した表示素子が2次元マトリクス状に配列された画素部を備え、
特性制御部は、走査処理により、表示素子ごとに、駆動トランジスタの特性を制御する請求項1に記載の画素回路
【請求項10】
表示部は自発光型である請求項1に記載の画素回路。
【請求項11】
表示部は有機エレクトロルミネッセンス発光部を有する請求項10に記載の画素回路。
【請求項12】
表示部及び表示部を駆動する駆動トランジスタを具備した表示部が配列された画素部と、
駆動トランジスタの特性を制御する特性制御部、
とを備えた表示装置。
【請求項13】
特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する請求項12に記載の表示装置。
【請求項14】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する請求項12に記載の表示装置。
【請求項15】
表示部及び表示部を駆動する駆動トランジスタを具備した表示部が配列された画素部と、
画素部に供給される映像信号を生成する信号生成部と、
駆動トランジスタの特性を制御する特性制御部、
とを備えた電子機器。
【請求項16】
特性制御部は、表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する請求項15に記載の電子機器。
【請求項17】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
特性制御部は、閾値電圧を制御するための制御信号を特性制御端に供給する請求項15に記載の電子機器。
【請求項18】
表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、
駆動トランジスタの特性を制御する画素回路の駆動方法。
【請求項19】
表示部の駆動トランジスタとは反対側の一端の電位に基づいて駆動トランジスタの特性を制御する請求項18に記載の画素回路の駆動方法。
【請求項20】
駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、
閾値電圧を制御するための制御信号を特性制御端に供給する請求項18に記載の画素回路の駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図11】
【図12】
【図13】
【図15】
【図16】
【図17】
【図18】
【図19】
【図10】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図11】
【図12】
【図13】
【図15】
【図16】
【図17】
【図18】
【図19】
【図10】
【図14】
【公開番号】特開2013−3568(P2013−3568A)
【公開日】平成25年1月7日(2013.1.7)
【国際特許分類】
【出願番号】特願2011−138255(P2011−138255)
【出願日】平成23年6月22日(2011.6.22)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成25年1月7日(2013.1.7)
【国際特許分類】
【出願日】平成23年6月22日(2011.6.22)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]