画素回路、電気光学装置および電子機器
【課題】電気光学素子を高い精度で所期の階調に制御する。
【解決手段】駆動トランジスタＴDRは、ゲートの電位ＶGに応じた駆動電流ＩDRを生成する。電気光学素子Ｅは、駆動電流ＩDRに応じた階調となる。駆動制御トランジスタＴELは、駆動トランジスタＴDRのソースと電気光学素子Ｅとの間に介在する。初期化トランジスタＴRSは、駆動トランジスタＴDRのソースと初期化電位ＶRSが供給される給電線３４との間に介在する。駆動トランジスタＴDRのゲートがデータ信号Ｘ[j]に応じた電位ＶDATAに設定される書込期間Ｈにおいて、駆動制御トランジスタＴELが非導通状態になるとともに初期化トランジスタＴRSが導通状態となり、書込期間Ｈの経過後の駆動期間ＨDRにおいて、駆動制御トランジスタＴELが導通状態になるとともに初期化トランジスタＴRSが非導通状態となる。
【解決手段】駆動トランジスタＴDRは、ゲートの電位ＶGに応じた駆動電流ＩDRを生成する。電気光学素子Ｅは、駆動電流ＩDRに応じた階調となる。駆動制御トランジスタＴELは、駆動トランジスタＴDRのソースと電気光学素子Ｅとの間に介在する。初期化トランジスタＴRSは、駆動トランジスタＴDRのソースと初期化電位ＶRSが供給される給電線３４との間に介在する。駆動トランジスタＴDRのゲートがデータ信号Ｘ[j]に応じた電位ＶDATAに設定される書込期間Ｈにおいて、駆動制御トランジスタＴELが非導通状態になるとともに初期化トランジスタＴRSが導通状態となり、書込期間Ｈの経過後の駆動期間ＨDRにおいて、駆動制御トランジスタＴELが導通状態になるとともに初期化トランジスタＴRSが非導通状態となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子などの電気光学素子を制御する技術に関する。
【背景技術】
【０００２】
電気光学素子に供給される駆動電流をトランジスタ（以下「駆動トランジスタ」という）のゲートの電位に応じて制御する画素回路が従来から提案されている。また、特許文献１には、Ｎチャネル型の駆動トランジスタのソースと電気光学素子の陽極との間にトランジスタ（以下「駆動制御トランジスタ」という）を介挿した構成が開示されている。駆動トランジスタのゲートを書込期間にて階調データに応じた電位に設定し、書込期間の経過後の駆動期間にて駆動制御トランジスタを導通させることで階調データに応じた駆動電流が電気光学素子に供給される。
【特許文献１】特開２００４−１９１９３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、駆動トランジスタのゲートとソースとの間には容量（ゲート容量）が付随する。したがって、駆動制御トランジスタが非導通の状態にある書込期間でゲートの電位を階調データに応じた電位に変化させると、ゲートの電位の変動量に応じてソースの電位も変化する。駆動電流は駆動トランジスタのゲート−ソース間の電圧に応じた電流量に制御されるから、駆動トランジスタのソースの電位がゲートの電位の変動量に依存する従来の構成においては、各電気光学素子の階調を高精度に制御することが困難であるという問題がある。例えば複数の画素回路に同じ階調が指定された場合であっても、直前のフレームにおける各画素回路の駆動トランジスタのゲートの電位（すなわち直前のフレームにて指定された階調）に応じて各画素回路における電気光学素子の実際の階調が相違して利用者に階調のムラと知覚されるという問題がある。以上の事情を背景として、本発明は、電気光学素子を高い精度で所期の階調に制御するという課題の解決をひとつの目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る画素回路は、ゲートの電位に応じた駆動信号を生成する駆動トランジスタと、駆動信号に応じた階調となる電気光学素子と、駆動トランジスタのソースと電気光学素子との間に介在する第１スイッチング素子（例えば図３の駆動制御トランジスタＴEL）と、駆動トランジスタのソースと所定の電位が供給される給電線との間に介在する第２スイッチング素子（例えば図３の初期化トランジスタＴRS）とを具備し、駆動トランジスタのゲートがデータ信号に応じた電位（例えば図２の電位ＶDATA）に設定される書込期間において、第１スイッチング素子が非導通状態になるとともに第２スイッチング素子が導通状態となり、書込期間の経過後の駆動期間において、第１スイッチング素子が導通状態になるとともに第２スイッチング素子が非導通状態となる。
【０００５】
以上の態様においては、第２スイッチング素子が導通状態になることで書込期間にて駆動トランジスタのソースが所定の電位に維持される。したがって、例えば直前のフレーム期間における階調に拘わらず、電気光学素子を高い精度で所期の階調に制御することが可能となる。また、第１スイッチング素子が非導通状態となることで書込期間における電気光学素子の誤動作が防止される。
【０００６】
なお、本発明における駆動信号は、有機発光ダイオード素子などの電流駆動型の電気光学素子を利用した電気光学装置においては電流信号（例えば図３の駆動電流ＩDR）であるが、電圧の印加によって駆動される電気光学素子を採用した電気光学装置においては電圧信号とされる。
【０００７】
本発明の好適な態様において、第１スイッチング素子と第２スイッチング素子とは、導電型が相異なるトランジスタであり、各々のゲートには共通の制御信号が供給される。本態様によれば、第１スイッチング素子と第２スイッチング素子とが個別の信号によって制御される構成と比較して画素回路の構成や制御が簡素化される。
【０００８】
本発明の好適な態様において、給電線は、駆動トランジスタのドレインが接続された電源線である。本態様によれば、電源線とは別個の配線（例えば図３の給電線３４）に第２スイッチング素子が接続された構成と比較して画素回路の構成が簡素化される。
【０００９】
本発明の電気光学装置は、画素回路と制御回路とを具備し、画素回路は、ゲートの電位に応じた駆動信号を生成する駆動トランジスタと、駆動信号に応じた階調となる電気光学素子と、駆動トランジスタのソースと電気光学素子との間に介在する第１スイッチング素子と、駆動トランジスタのソースと所定の電位が供給される給電線との間に介在する第２スイッチング素子とを含み、制御回路は、駆動トランジスタのゲートがデータ信号に応じた電位に設定される書込期間において、第１スイッチング素子を非導通状態に制御するとともに第２スイッチング素子を導通状態に制御し、書込期間の経過後の駆動期間において、第１スイッチング素子を導通状態に制御するとともに第２スイッチング素子を非導通状態に制御する。以上の構成によれば、本発明に係る画素回路と同様の効果が奏される。
【００１０】
本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の電気光学装置を適用することができる。
【発明を実施するための最良の形態】
【００１１】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置（表示装置）の構成を示すブロック図である。同図に示すように、電気光学装置１００は、複数の画素回路Ｐが配列された素子アレイ部１０と、各画素回路Ｐを駆動するための周辺回路（選択回路２２，制御回路２４，データ供給回路２６，電源回路２８）とを具備する。
【００１２】
素子アレイ部１０には、Ｘ方向に延在するＭ本の選択線１２と、各選択線１２に対をなしてＸ方向に延在するＭ本の制御線１４と、Ｘ方向に交差するＹ方向に延在するＮ本の信号線１６とが形成される（ＭおよびＮの各々は２以上の自然数）。各画素回路Ｐは、選択線１２と信号線１６との各交差に対応して配置される。したがって、素子アレイ部１０の全体では、Ｘ方向およびＹ方向にわたって縦Ｍ行×横Ｎ列のマトリクス状に画素回路Ｐが配列する。
【００１３】
選択回路２２は、Ｍ本の選択線１２の各々（各行の画素回路Ｐ）を順番に選択するための選択信号Ｙ[1]〜Ｙ[M]を生成して各選択線１２に出力する手段（例えばＭビットのシフトレジスタ）である。図２に示すように、第ｉ行（ｉ＝１〜Ｍ）の選択線１２に供給される選択信号Ｙ[i]は、ひとつのフレーム期間Ｆ（Ｆ1，Ｆ2，……）のうち第ｉ番目の書込期間（水平走査期間）Ｈにてハイレベルとなり、書込期間Ｈ以外の期間にてローレベルを維持する。
【００１４】
図１の制御回路２４は、制御信号Ｚ[1]〜Ｚ[M]を生成して各制御線１４に出力する。図２に示すように、第ｉ行の制御線１４に供給される制御信号Ｚ[i]は、選択信号Ｙ[i]がハイレベルとなる書込期間Ｈの経過後から次の書込期間Ｈの開始前までの所定の期間（以下「駆動期間」という）ＨDRにてハイレベルを維持し、駆動期間ＨDR以外の期間（書込期間Ｈを含む）にてローレベルとなる。
【００１５】
図１のデータ供給回路２６は、各画素回路Ｐの階調を指定する階調データＧＤに基づいてデータ信号Ｘ[1]〜Ｘ[N]を生成して各信号線１６に出力する。データ供給回路２６は、各々が別個の信号線１６に対応するＮ個の信号生成部２６１を含む。Ｎ個の信号生成部２６１には出力制御信号ＬＰが供給される。図２に示すように、出力制御信号ＬＰは、選択信号Ｙ[1]〜Ｙ[M]の各々が規定する書込期間Ｈ内にてハイレベルとなる。
【００１６】
第ｊ段目（ｊ＝１〜Ｎ）の信号生成部２６１は、図２に示すように、選択信号Ｙ[i]がハイレベルとなる書込期間Ｈにて出力制御信号ＬＰがハイレベルに遷移すると、データ信号Ｘ[j]を、第ｉ行に属する第ｊ列目の画素回路Ｐの階調データＧＤに応じた電位ＶDATAに設定し、次に出力制御信号ＬＰがハイレベルに遷移するまで当該電位ＶDATAを維持する。すなわち、第ｉ行の書込期間Ｈの終点（選択信号Ｙ[i]がローレベルに遷移する時点）において、データ信号Ｘ[j]は、第ｉ行に属する第ｊ列目の画素回路Ｐの階調データＧＤに応じた電位ＶDATAとなる。
【００１７】
電源回路２８は、電気光学装置１００にて使用される各種の電位を生成する回路である。電源回路２８は、高位側の電源電位ＶELと低位側の電源電位ＶCTと所定の初期化電位ＶRSとを生成する。初期化電位ＶRSは任意の定電位（例えば電源電位ＶCTと同電位）である。電源電位ＶELは電源線３１に供給され、電源電位ＶCTは電源線３２に供給される。初期化電位ＶRSは給電線３４に供給される。
【００１８】
次に、図３を参照して、各画素回路Ｐの具体的な構成を説明する。なお、同図においては第ｉ行に属する第ｊ列目のひとつの画素回路Ｐのみが代表的に図示されている。図３に示すように、画素回路Ｐは電気光学素子Ｅを含む。本形態の電気光学素子Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機発光ダイオード素子である。電気光学素子Ｅは、発光層に供給される駆動電流ＩDRの電流量に応じた強度で発光する。電気光学素子Ｅの陰極は電源線３２（電源電位ＶCT）に電気的に接続される。
【００１９】
駆動電流ＩDRの経路上（電源線３１と電気光学素子Ｅの陽極との間）にはＮチャネル型の駆動トランジスタＴDRが配置される。駆動トランジスタＴDRは、ゲート−ソース間の電圧に応じて駆動電流ＩDRの電流量を制御する手段である。駆動トランジスタＴDRのドレイン（Ｄ）は電源線３１（電源電位ＶEL）に接続される。
【００２０】
駆動トランジスタＴDRのゲートとドレイン（電源線３１）との間には容量素子Ｃが介在する。また、駆動トランジスタＴDRのゲートと信号線１６との間にはＮチャネル型の選択トランジスタＴSLが配置される。選択トランジスタＴSLは、駆動トランジスタＴDRのゲートと信号線１６との電気的な接続（導通／非導通）を制御するスイッチング素子である。第ｉ行に属する各画素回路Ｐの選択トランジスタＴSLのゲートは第ｉ行の選択線１２に対して共通に接続される。
【００２１】
駆動トランジスタＴDRのソース（Ｓ）と電気光学素子Ｅの陽極との間（すなわち駆動電流ＩDRの経路上）にはＮチャネル型の駆動制御トランジスタＴELが配置される。駆動制御トランジスタＴELは、駆動トランジスタＴDRのソースと電気光学素子Ｅの陽極との電気的な接続を制御するスイッチング素子（第１スイッチング素子）である。駆動制御トランジスタＴELが導通することで駆動電流ＩDRの経路が確立するから、駆動制御トランジスタＴELは、電気光学素子Ｅに対する駆動電流ＩDRの供給の可否を制御する手段として機能する。
【００２２】
駆動トランジスタＴDRのソース（Ｓ）と給電線３４との間には初期化トランジスタＴRSが配置される。初期化トランジスタＴRSは、駆動トランジスタＴDRのソースと給電線３４との電気的な接続を制御するスイッチング素子（第２スイッチング素子）である。初期化トランジスタＴRSの導電型は、駆動制御トランジスタＴELとは反対のＰチャネル型である。
【００２３】
第ｉ行のｎ個の画素回路Ｐの各々における駆動制御トランジスタＴELと初期化トランジスタＴRSとは第ｉ行の制御線１４に対して共通に接続される。駆動制御トランジスタＴELと初期化トランジスタＴRSとは導電型が反対であるから両者は相補的に動作する。すなわち、駆動制御トランジスタＴELが導通する期間においては初期化トランジスタＴRSが非導通状態となり、駆動制御トランジスタＴELが非導通状態を維持する期間においては初期化トランジスタＴRSが導通する。
【００２４】
以上の構成において、図２に示すように書込期間Ｈにて選択信号Ｙ[i]がハイレベルに遷移すると（すなわち第ｉ行の選択線１２が選択されると）、選択トランジスタＴSLが導通する。したがって、書込期間Ｈ内に出力制御信号ＬＰがハイレベルに遷移すると、データ信号Ｘ[j]の電位ＶDATAが選択トランジスタＴSLを経由して駆動トランジスタＴDRのゲートに供給されるとともに、電位ＶDATAに応じた電荷が容量素子Ｃに蓄積される。すなわち、駆動トランジスタＴDRのゲートの電位ＶGは階調データＧＤに応じた電位ＶDATAに設定される。
【００２５】
書込期間Ｈの終点にて選択信号Ｙ[i]がローレベルに遷移すると、選択トランジスタＴSLが非導通状態となって駆動トランジスタＴDRのゲートは信号線１６から電気的に絶縁されるが、駆動トランジスタＴDRのゲートの電位ＶGは、書込期間Ｈの経過後においても容量素子Ｃによって電位ＶDATAに維持される。
【００２６】
一方、図２に示すように、書込期間Ｈの開始前から終了後までにわたって制御信号Ｚ[i]はローレベルに設定されるから、駆動制御トランジスタＴELが非導通状態に維持されるとともに初期化トランジスタＴRSが導通する。駆動制御トランジスタＴELが非導通状態に制御されることで電気光学素子Ｅに対する電流の供給は完全に停止する。したがって、電気光学素子Ｅは消灯する。また、初期化トランジスタＴRSが導通することで、駆動トランジスタＴDRのソースには、給電線３４から初期化トランジスタＴRSを介して初期化電位ＶRSが供給される。すなわち、駆動トランジスタＴDRのソースは、書込期間Ｈ内にて初期化電位ＶRSに維持される。
【００２７】
図２に示すように、書込期間Ｈの経過後の駆動期間ＨDRにて制御信号Ｚ[i]がハイレベルに設定されると、初期化トランジスタＴRSが非導通状態に遷移することで駆動トランジスタＴDRに対する初期化電位ＶRSの供給が停止する。したがって、駆動トランジスタＴDRのソースの電位は、駆動期間ＨDRの開始前に設定された初期化電位ＶRSから、駆動トランジスタＴDRの抵抗値（直前の書込期間Ｈにて設定された電位ＶG）と電気光学素子Ｅの抵抗値とに応じた電位に変化する。また、ハイレベルの制御信号Ｚ[i]によって駆動制御トランジスタＴELは導通する。したがって、駆動トランジスタＴDRのゲートの電位ＶG（電位ＶDATA）に応じた電流量の駆動電流ＩDRが、電源線３１から駆動トランジスタＴDRと駆動制御トランジスタＴELとを経由して電気光学素子Ｅに供給される。電気光学素子Ｅは、駆動電流ＩDRの電流量に応じた強度（すなわち電位ＶDATAに応じた強度）で発光する。
【００２８】
次に、図４を参照して、画素回路Ｐが初期化トランジスタＴRSを含まない構成（以下「対比例１」という）を本形態との対比のために検討する。対比例１においては、書込期間Ｈにて駆動制御トランジスタＴELが非導通状態に制御されることで駆動トランジスタＴDRのソースは電気的なフローティング状態となる。
【００２９】
いま、図４の部分(a)のケースＡと同図の部分(b)のケースＢとを想定する。ケースＡは、第１行の画素回路Ｐに対し、フレーム期間Ｆ1にて最高の階調ＧHが指定されるとともに直後のフレーム期間Ｆ2にて低階調側の中間的な階調ＧMが指定された場合である。ケースＢは、フレーム期間Ｆ1にて最低の階調ＧLが指定されるとともにフレーム期間Ｆ2にて階調ＧMが指定された場合である。
【００３０】
ケースＡにおいて第１行の画素回路Ｐに供給される電位ＶDATAは、フレーム期間Ｆ1では階調ＧHに対応した高位側の電位ＶHに設定され、フレーム期間Ｆ2では階調ＧMに対応した電位ＶMに設定される。一方、ケースＢにおいて第１行の画素回路Ｐに供給される電位ＶDATAは、フレーム期間Ｆ1では階調ＧLに対応した低位側の電位ＶLに設定され、フレーム期間Ｆ2では階調ＧMに対応した電位ＶMに設定される。階調ＧMは低階調側の中間調であるから、電位ＶHと電位ＶMとの相違は電位ＶMと電位ＶLとの相違よりも大きい（ＶH−ＶM＞ＶM−ＶL）。すなわち、フレーム期間Ｆ2の書込期間Ｈにおける電位ＶGの変化の方向と変化量とはケースＡとケースＢとで相違する。
【００３１】
駆動トランジスタＴDRのゲートとソースとの間には容量（ゲート容量）が付随する。したがって、対比例１のもとで書込期間Ｈにて駆動トランジスタＴDRのゲートの電位ＶGが電位ＶDATAに変化すると、図４に示すように、電気的なフローティング状態にあるソースの電位ＶSは電位ＶGに連動して変化する。ケースＡにおいてフレーム期間Ｆ1とフレーム期間Ｆ2との間における電位ＶGの変化量はケースＢにおける電位ＶGの変化量よりも大きく（ＶH−ＶM＞ＶM−ＶL）、フレーム期間Ｆ1とフレーム期間Ｆ2との間における電位ＶGの変化の方向はケースＡとケースＢとで反対であるから、ケースＡにおけるフレーム期間Ｆ2内の電位ＶSは、ケースＢにおけるフレーム期間Ｆ2内の電位ＶSよりも低電位となる。フレーム期間Ｆ2内の電位ＶGはケースＡとケースＢとで同等であるから、図４に示すように、ケースＡにおける駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS_AはケースＢにおける電圧ＶGS_Bと比較して大きい（ＶGS_A＞ＶGS_B）。したがって、フレームＦ2において同じ階調ＧMが指定されているにも拘わらず、ケースＡにおいてはケースＢと比較して電流量の大きい駆動電流ＩDRが電気光学素子Ｅに供給される。
【００３２】
以上に説明したように対比例１においては、各フレーム期間Ｆにおける電位ＶSが直前のフレーム期間Ｆにおける電位ＶGに影響されるから、電気光学素子Ｅの階調（駆動電流ＩDRの電流量）は直前のフレーム期間Ｆにて指定された階調に応じて相違する。すなわち、電気光学素子Ｅを階調データＧＤに応じた所期の階調に忠実に制御することが困難であるという問題がある。なお、以上においてはひとつの画素回路Ｐにおける電気光学素子Ｅの階調がケースＡとケースＢとで相違することを説明したが、ひとつの画素回路Ｐに対してケースＡのように階調が指定されるとともに別の画素回路Ｐに対してケースＢのように階調が指定された場合には、フレーム期間Ｆ2における電気光学素子Ｅの階調が各画素回路Ｐで相違する（すなわち階調のムラが発生する）という問題がある。
【００３３】
これに対して本形態においては、駆動トランジスタＴDRのゲートが電位ＶDATAに設定される書込期間Ｈにおいて、図２に示すように、初期化トランジスタＴRSが導通することで駆動トランジスタＴDRのソースの電位ＶSは初期化電位ＶRSに維持される。すなわち、駆動トランジスタＴDRのソースの電位ＶSは、駆動期間ＨDRの開始前に、書込期間Ｈにおける電位ＶDATAに依存しない初期化電位ＶRSに初期化される。したがって、図２に示すように、フレーム期間Ｆ1にて階調ＧHが指定されるケースＡ（部分(a)）および階調ＧLが指定されるケースＢ（部分(b)）の何れにおいても、フレーム期間Ｆ2にて画素回路Ｐに指定される階調が同じ（階調ＧM）である以上、駆動トランジスタＴDRのゲート−ソース間の電圧（ＶGS_A＝ＶGS_B）や駆動電流ＩDRの電流量さらには電気光学素子Ｅの階調は、ケースＡとケースＢとで略同等となる。すなわち、各フレーム期間Ｆにおける電気光学素子Ｅの階調は、直前のフレーム期間Ｆにて指定された階調に影響されない。
【００３４】
以上に説明したように、本形態によれば、各電気光学素子Ｅを忠実に所期の階調に制御できる。したがって、例えば、フレーム期間Ｆ1にて複数の画素回路Ｐに別個の階調が指定された場合であっても、フレーム期間Ｆ2にて各々に同じ階調が指定されたならば、各画素回路Ｐの電気光学素子Ｅは有効に均一化される。すなわち、素子アレイ部１０における階調のムラを有効に抑制することが可能である。
【００３５】
ところで、駆動期間ＨDRにおける電気光学素子Ｅの階調を高精度に制御するという観点のみからすると、例えば図５に示すように、図３の画素回路Ｐから駆動制御トランジスタＴELを省略した構成（以下「対比例２」という）も採用され得る。対比例２においては、駆動トランジスタＴDRのソースと電気光学素子Ｅの陽極とが常に接続される。
【００３６】
対比例２のもとで書込期間Ｈに初期化トランジスタＴRSを導通させると、駆動トランジスタＴDRのソースと給電線３４とが初期化トランジスタＴRSを介して電気的に接続される。初期化トランジスタＴRSのソース−ドレイン間には抵抗（オン抵抗）が付随するから、初期化トランジスタＴRSが導通した状態において、駆動トランジスタＴDRのソースは、初期化トランジスタＴRSのソース−ドレイン間の電圧だけ初期化電位ＶRSよりも高位となる。したがって、初期化電位ＶRSを低位側の電源電位ＶCTと同電位に設定した場合であっても、実際には初期化トランジスタＴRSのソース−ドレイン間の電圧に応じた電流が電気光学素子Ｅに供給される。すなわち、対比例２においては電気光学素子Ｅが書込期間Ｈにて発光（誤発光）するという問題がある。
【００３７】
これに対して本形態においては、書込期間Ｈにて駆動制御トランジスタＴELが非導通状態に設定されるから、書込期間Ｈにおける電気光学素子Ｅの誤発光を有効に防止することが可能である。したがって、対比例２と比較して電気光学素子Ｅの階調を高精度に制御できるという利点がある。
【００３８】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本形態において作用や機能が第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３９】
図６は、画素回路Ｐの構成を示す回路図である。同図に示すように、本形態の初期化トランジスタＴRSは、駆動トランジスタＴDRのソースと電源電位ＶELが供給される電源線３１との間に介在して両者の電気的な接続を制御する。駆動制御トランジスタＴELおよび初期化トランジスタＴRSの各々は第１実施形態と同様の制御信号Ｚ[i]によって制御される。すなわち、書込期間Ｈにて初期化トランジスタＴRSが導通することで駆動トランジスタＴDRのソースは電源電位ＶELに維持される。したがって、第１実施形態と同様の作用および効果が奏される。
【００４０】
第１実施形態の画素回路Ｐ（図３）では、初期化トランジスタＴRSが導通する書込期間Ｈにおいて、電源線３１から駆動トランジスタＴDRと初期化トランジスタＴRSとを経由して給電線３４に至る経路に電流が流れる。これに対して本形態においては、初期化トランジスタＴRSが導通することで駆動トランジスタＴDRのソースおよびドレインの双方が電源線３１に接続されるから、書込期間Ｈにて駆動トランジスタＴDRや初期化トランジスタＴRSに電流は流れない。したがって、第１実施形態と比較して各画素回路Ｐにおける消費電力が低減されるという利点がある。また、本形態においては、第１実施形態の給電線３４を電源線３１や電源線３２とは個別に形成する必要がないから、第１実施形態と比較して画素回路Ｐの構成の簡素化（さらには画素回路Ｐの高精細化）が実現される。
【００４１】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００４２】
（１）変形例１
以上の形態においては書込期間Ｈの開始前から経過後までにわたって初期化トランジスタＴRSを導通させる構成を例示したが、初期化トランジスタＴRSを導通させる時期（すなわち制御信号Ｚ[i]をハイレベルに設定する時期）は適宜に変更される。例えば、書込期間Ｈの開始後から当該書込期間Ｈの経過後までの期間にわたって初期化トランジスタＴRSを導通させることで駆動トランジスタＴDRのソースに初期化電位ＶRSを供給してもよい。すなわち、書込期間Ｈにて駆動トランジスタＴDRのゲートの電位ＶGが確定する時点（すなわち書込期間Ｈの終点）にて駆動トランジスタＴDRのソースが所定の電位（ゲートの電位ＶGに依存しない電位）に維持される構成が、本発明においては好適に採用される。
【００４３】
（２）変形例２
画素回路Ｐを構成する各トランジスタの導電型は適宜に変更される。例えば、駆動制御トランジスタＴELをＰチャネル型として初期化トランジスタＴRSをＮチャネル型とした構成や、選択トランジスタＴSLをＰチャネル型とした構成が採用される。
【００４４】
また、駆動トランジスタＴDRをＰチャネル型としてもよい。すなわち、図７に例示するように、電気光学素子Ｅの陽極を電源線３１（電源電位ＶEL）に接続するとともにＰチャネル型の駆動トランジスタＴDRのドレインを電源線３２（電源電位ＶCT）に接続した構成が採用される。駆動制御トランジスタＴELは駆動トランジスタＴDRのソース（Ｓ）と電気光学素子Ｅの陰極との間に介在し、初期化トランジスタＴRSは駆動トランジスタＴDRのソースと給電線３４（初期化電位ＶRS）との間に介在する。また、図８に例示するように、図７における初期化トランジスタＴRSを駆動トランジスタＴDRのソースと電源線３２（駆動トランジスタＴDRのドレイン）との間に介在させた構成も採用される。図７および図８の何れの構成においても、書込期間Ｈにて初期化トランジスタＴRSを導通させることで、駆動期間ＨDRにおける駆動トランジスタＴDRのソースは、直前のフレーム期間Ｆにおける電位ＶGとは無関係に所定の電位（図７の初期化電位ＶRSや図８の電源電位ＶEL）に設定される。したがって、以上の各形態と同様の効果が奏される。
【００４５】
（３）変形例３
階調データＧＤに応じた電位ＶDATAが信号線１６から選択トランジスタＴSLを経由して直接的に駆動トランジスタＴDRのゲートに供給される構成（すなわちゲートの電位ＶGが信号線１６の電位ＶDATAと同電位に設定される構成）は必ずしも必要ではない。例えば、特開２００５−９９７７３号公報に開示されるように、選択トランジスタＴSLと駆動トランジスタＴDRのゲートとの間に容量素子が介在する構成において、容量素子のうち選択トランジスタＴSL側の電極に信号線１６から電位ＶDATAを供給することで駆動トランジスタＴDR側の電極の電位（すなわち駆動トランジスタＴDRのゲートの電位ＶG）を設定してもよい。すなわち、本発明の好適な態様に係る駆動トランジスタＴDRのゲートの電位ＶGは、書込期間Ｈにて信号線１６の電位ＶDATAに応じて設定される。
【００４６】
以上の各形態においては、信号線１６の電位ＶDATAを時分割で各行の画素回路Ｐに供給するために各画素回路Ｐの選択トランジスタＴSLを順次に導通させる構成を例示したが、例えば画素回路Ｐが単列のみに配列する構成（例えば電子写真方式の画像形成装置における露光装置（ラインヘッド））においては、各画素回路Ｐを行単位で選択するという動作が原理的に不要であるから、各画素回路Ｐの選択トランジスタＴSLは省略される。
【００４７】
（４）変形例４
以上の各形態においては駆動制御トランジスタＴELと初期化トランジスタＴRSとが共通の制御信号Ｚ[i]で制御される構成を例示したが、駆動制御トランジスタＴELと初期化トランジスタＴRSとが別個の信号で制御される構成も採用される。したがって、駆動制御トランジスタＴELと初期化トランジスタＴRSとが逆導電型である必要は必ずしもない。もっとも、第１実施形態のように駆動制御トランジスタＴELと初期化トランジスタＴRSとで制御線１４（制御信号Ｚ[i]）を共用する構成によれば、各々について配線が個別に形成される構成と比較して、電気光学装置１００における配線数が削減されるとともに制御回路２４の構成や動作が簡素化されるという利点がある。
【００４８】
（５）変形例５
有機発光ダイオード素子は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子など様々な電気光学素子を本発明に利用することができる。
【００４９】
＜Ｄ：応用例＞
次に、本発明に係る電気光学装置を利用した電子機器について説明する。図９ないし図１１には、以上に説明した何れかの形態に係る電気光学装置１００を表示装置として採用した電子機器の形態が図示されている。
【００５０】
図９は、電気光学装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置１００は有機発光ダイオード素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００５１】
図１０は、電気光学装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１００とを備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。
【００５２】
図１１は、電気光学装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置１００に表示される。
【００５３】
なお、本発明に係る電気光学装置が適用される電子機器としては、図９から図１１に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の電気光学装置は利用される。
【図面の簡単な説明】
【００５４】
【図１】第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置の動作を説明するためのタイミングチャートである。
【図３】画素回路の構成を示す回路図である。
【図４】対比例１に係る電気光学装置の動作を説明するためのタイミングチャートである。
【図５】対比例２に係る画素回路の構成を示す回路図である。
【図６】第２実施形態に係る画素回路の構成を示す回路図である。
【図７】変形例に係る画素回路の構成を部分的に示す回路図である。
【図８】変形例に係る画素回路の構成を部分的に示す回路図である。
【図９】本発明に係る電子機器の形態（パーソナルコンピュータ）を示す斜視図である。
【図１０】本発明に係る電子機器の形態（携帯電話機）を示す斜視図である。
【図１１】本発明に係る電子機器の形態（携帯情報端末）を示す斜視図である。
【符号の説明】
【００５５】
１００……電気光学装置、Ｐ……画素回路、１０……素子アレイ部、１２……選択線、１４……制御線、１６……信号線、３１，３２……電源線、３４……給電線、２２……選択回路、２４……制御回路、２６……データ供給回路、２８……電源回路、Ｅ……電気光学素子、ＴDR……駆動トランジスタ、ＴSL……選択トランジスタ、ＴEL……駆動制御トランジスタ、ＴRS……初期化トランジスタ、ＶRS……初期化電位。
【技術分野】
【０００１】
本発明は、発光素子などの電気光学素子を制御する技術に関する。
【背景技術】
【０００２】
電気光学素子に供給される駆動電流をトランジスタ（以下「駆動トランジスタ」という）のゲートの電位に応じて制御する画素回路が従来から提案されている。また、特許文献１には、Ｎチャネル型の駆動トランジスタのソースと電気光学素子の陽極との間にトランジスタ（以下「駆動制御トランジスタ」という）を介挿した構成が開示されている。駆動トランジスタのゲートを書込期間にて階調データに応じた電位に設定し、書込期間の経過後の駆動期間にて駆動制御トランジスタを導通させることで階調データに応じた駆動電流が電気光学素子に供給される。
【特許文献１】特開２００４−１９１９３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、駆動トランジスタのゲートとソースとの間には容量（ゲート容量）が付随する。したがって、駆動制御トランジスタが非導通の状態にある書込期間でゲートの電位を階調データに応じた電位に変化させると、ゲートの電位の変動量に応じてソースの電位も変化する。駆動電流は駆動トランジスタのゲート−ソース間の電圧に応じた電流量に制御されるから、駆動トランジスタのソースの電位がゲートの電位の変動量に依存する従来の構成においては、各電気光学素子の階調を高精度に制御することが困難であるという問題がある。例えば複数の画素回路に同じ階調が指定された場合であっても、直前のフレームにおける各画素回路の駆動トランジスタのゲートの電位（すなわち直前のフレームにて指定された階調）に応じて各画素回路における電気光学素子の実際の階調が相違して利用者に階調のムラと知覚されるという問題がある。以上の事情を背景として、本発明は、電気光学素子を高い精度で所期の階調に制御するという課題の解決をひとつの目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る画素回路は、ゲートの電位に応じた駆動信号を生成する駆動トランジスタと、駆動信号に応じた階調となる電気光学素子と、駆動トランジスタのソースと電気光学素子との間に介在する第１スイッチング素子（例えば図３の駆動制御トランジスタＴEL）と、駆動トランジスタのソースと所定の電位が供給される給電線との間に介在する第２スイッチング素子（例えば図３の初期化トランジスタＴRS）とを具備し、駆動トランジスタのゲートがデータ信号に応じた電位（例えば図２の電位ＶDATA）に設定される書込期間において、第１スイッチング素子が非導通状態になるとともに第２スイッチング素子が導通状態となり、書込期間の経過後の駆動期間において、第１スイッチング素子が導通状態になるとともに第２スイッチング素子が非導通状態となる。
【０００５】
以上の態様においては、第２スイッチング素子が導通状態になることで書込期間にて駆動トランジスタのソースが所定の電位に維持される。したがって、例えば直前のフレーム期間における階調に拘わらず、電気光学素子を高い精度で所期の階調に制御することが可能となる。また、第１スイッチング素子が非導通状態となることで書込期間における電気光学素子の誤動作が防止される。
【０００６】
なお、本発明における駆動信号は、有機発光ダイオード素子などの電流駆動型の電気光学素子を利用した電気光学装置においては電流信号（例えば図３の駆動電流ＩDR）であるが、電圧の印加によって駆動される電気光学素子を採用した電気光学装置においては電圧信号とされる。
【０００７】
本発明の好適な態様において、第１スイッチング素子と第２スイッチング素子とは、導電型が相異なるトランジスタであり、各々のゲートには共通の制御信号が供給される。本態様によれば、第１スイッチング素子と第２スイッチング素子とが個別の信号によって制御される構成と比較して画素回路の構成や制御が簡素化される。
【０００８】
本発明の好適な態様において、給電線は、駆動トランジスタのドレインが接続された電源線である。本態様によれば、電源線とは別個の配線（例えば図３の給電線３４）に第２スイッチング素子が接続された構成と比較して画素回路の構成が簡素化される。
【０００９】
本発明の電気光学装置は、画素回路と制御回路とを具備し、画素回路は、ゲートの電位に応じた駆動信号を生成する駆動トランジスタと、駆動信号に応じた階調となる電気光学素子と、駆動トランジスタのソースと電気光学素子との間に介在する第１スイッチング素子と、駆動トランジスタのソースと所定の電位が供給される給電線との間に介在する第２スイッチング素子とを含み、制御回路は、駆動トランジスタのゲートがデータ信号に応じた電位に設定される書込期間において、第１スイッチング素子を非導通状態に制御するとともに第２スイッチング素子を導通状態に制御し、書込期間の経過後の駆動期間において、第１スイッチング素子を導通状態に制御するとともに第２スイッチング素子を非導通状態に制御する。以上の構成によれば、本発明に係る画素回路と同様の効果が奏される。
【００１０】
本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の電気光学装置を適用することができる。
【発明を実施するための最良の形態】
【００１１】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置（表示装置）の構成を示すブロック図である。同図に示すように、電気光学装置１００は、複数の画素回路Ｐが配列された素子アレイ部１０と、各画素回路Ｐを駆動するための周辺回路（選択回路２２，制御回路２４，データ供給回路２６，電源回路２８）とを具備する。
【００１２】
素子アレイ部１０には、Ｘ方向に延在するＭ本の選択線１２と、各選択線１２に対をなしてＸ方向に延在するＭ本の制御線１４と、Ｘ方向に交差するＹ方向に延在するＮ本の信号線１６とが形成される（ＭおよびＮの各々は２以上の自然数）。各画素回路Ｐは、選択線１２と信号線１６との各交差に対応して配置される。したがって、素子アレイ部１０の全体では、Ｘ方向およびＹ方向にわたって縦Ｍ行×横Ｎ列のマトリクス状に画素回路Ｐが配列する。
【００１３】
選択回路２２は、Ｍ本の選択線１２の各々（各行の画素回路Ｐ）を順番に選択するための選択信号Ｙ[1]〜Ｙ[M]を生成して各選択線１２に出力する手段（例えばＭビットのシフトレジスタ）である。図２に示すように、第ｉ行（ｉ＝１〜Ｍ）の選択線１２に供給される選択信号Ｙ[i]は、ひとつのフレーム期間Ｆ（Ｆ1，Ｆ2，……）のうち第ｉ番目の書込期間（水平走査期間）Ｈにてハイレベルとなり、書込期間Ｈ以外の期間にてローレベルを維持する。
【００１４】
図１の制御回路２４は、制御信号Ｚ[1]〜Ｚ[M]を生成して各制御線１４に出力する。図２に示すように、第ｉ行の制御線１４に供給される制御信号Ｚ[i]は、選択信号Ｙ[i]がハイレベルとなる書込期間Ｈの経過後から次の書込期間Ｈの開始前までの所定の期間（以下「駆動期間」という）ＨDRにてハイレベルを維持し、駆動期間ＨDR以外の期間（書込期間Ｈを含む）にてローレベルとなる。
【００１５】
図１のデータ供給回路２６は、各画素回路Ｐの階調を指定する階調データＧＤに基づいてデータ信号Ｘ[1]〜Ｘ[N]を生成して各信号線１６に出力する。データ供給回路２６は、各々が別個の信号線１６に対応するＮ個の信号生成部２６１を含む。Ｎ個の信号生成部２６１には出力制御信号ＬＰが供給される。図２に示すように、出力制御信号ＬＰは、選択信号Ｙ[1]〜Ｙ[M]の各々が規定する書込期間Ｈ内にてハイレベルとなる。
【００１６】
第ｊ段目（ｊ＝１〜Ｎ）の信号生成部２６１は、図２に示すように、選択信号Ｙ[i]がハイレベルとなる書込期間Ｈにて出力制御信号ＬＰがハイレベルに遷移すると、データ信号Ｘ[j]を、第ｉ行に属する第ｊ列目の画素回路Ｐの階調データＧＤに応じた電位ＶDATAに設定し、次に出力制御信号ＬＰがハイレベルに遷移するまで当該電位ＶDATAを維持する。すなわち、第ｉ行の書込期間Ｈの終点（選択信号Ｙ[i]がローレベルに遷移する時点）において、データ信号Ｘ[j]は、第ｉ行に属する第ｊ列目の画素回路Ｐの階調データＧＤに応じた電位ＶDATAとなる。
【００１７】
電源回路２８は、電気光学装置１００にて使用される各種の電位を生成する回路である。電源回路２８は、高位側の電源電位ＶELと低位側の電源電位ＶCTと所定の初期化電位ＶRSとを生成する。初期化電位ＶRSは任意の定電位（例えば電源電位ＶCTと同電位）である。電源電位ＶELは電源線３１に供給され、電源電位ＶCTは電源線３２に供給される。初期化電位ＶRSは給電線３４に供給される。
【００１８】
次に、図３を参照して、各画素回路Ｐの具体的な構成を説明する。なお、同図においては第ｉ行に属する第ｊ列目のひとつの画素回路Ｐのみが代表的に図示されている。図３に示すように、画素回路Ｐは電気光学素子Ｅを含む。本形態の電気光学素子Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機発光ダイオード素子である。電気光学素子Ｅは、発光層に供給される駆動電流ＩDRの電流量に応じた強度で発光する。電気光学素子Ｅの陰極は電源線３２（電源電位ＶCT）に電気的に接続される。
【００１９】
駆動電流ＩDRの経路上（電源線３１と電気光学素子Ｅの陽極との間）にはＮチャネル型の駆動トランジスタＴDRが配置される。駆動トランジスタＴDRは、ゲート−ソース間の電圧に応じて駆動電流ＩDRの電流量を制御する手段である。駆動トランジスタＴDRのドレイン（Ｄ）は電源線３１（電源電位ＶEL）に接続される。
【００２０】
駆動トランジスタＴDRのゲートとドレイン（電源線３１）との間には容量素子Ｃが介在する。また、駆動トランジスタＴDRのゲートと信号線１６との間にはＮチャネル型の選択トランジスタＴSLが配置される。選択トランジスタＴSLは、駆動トランジスタＴDRのゲートと信号線１６との電気的な接続（導通／非導通）を制御するスイッチング素子である。第ｉ行に属する各画素回路Ｐの選択トランジスタＴSLのゲートは第ｉ行の選択線１２に対して共通に接続される。
【００２１】
駆動トランジスタＴDRのソース（Ｓ）と電気光学素子Ｅの陽極との間（すなわち駆動電流ＩDRの経路上）にはＮチャネル型の駆動制御トランジスタＴELが配置される。駆動制御トランジスタＴELは、駆動トランジスタＴDRのソースと電気光学素子Ｅの陽極との電気的な接続を制御するスイッチング素子（第１スイッチング素子）である。駆動制御トランジスタＴELが導通することで駆動電流ＩDRの経路が確立するから、駆動制御トランジスタＴELは、電気光学素子Ｅに対する駆動電流ＩDRの供給の可否を制御する手段として機能する。
【００２２】
駆動トランジスタＴDRのソース（Ｓ）と給電線３４との間には初期化トランジスタＴRSが配置される。初期化トランジスタＴRSは、駆動トランジスタＴDRのソースと給電線３４との電気的な接続を制御するスイッチング素子（第２スイッチング素子）である。初期化トランジスタＴRSの導電型は、駆動制御トランジスタＴELとは反対のＰチャネル型である。
【００２３】
第ｉ行のｎ個の画素回路Ｐの各々における駆動制御トランジスタＴELと初期化トランジスタＴRSとは第ｉ行の制御線１４に対して共通に接続される。駆動制御トランジスタＴELと初期化トランジスタＴRSとは導電型が反対であるから両者は相補的に動作する。すなわち、駆動制御トランジスタＴELが導通する期間においては初期化トランジスタＴRSが非導通状態となり、駆動制御トランジスタＴELが非導通状態を維持する期間においては初期化トランジスタＴRSが導通する。
【００２４】
以上の構成において、図２に示すように書込期間Ｈにて選択信号Ｙ[i]がハイレベルに遷移すると（すなわち第ｉ行の選択線１２が選択されると）、選択トランジスタＴSLが導通する。したがって、書込期間Ｈ内に出力制御信号ＬＰがハイレベルに遷移すると、データ信号Ｘ[j]の電位ＶDATAが選択トランジスタＴSLを経由して駆動トランジスタＴDRのゲートに供給されるとともに、電位ＶDATAに応じた電荷が容量素子Ｃに蓄積される。すなわち、駆動トランジスタＴDRのゲートの電位ＶGは階調データＧＤに応じた電位ＶDATAに設定される。
【００２５】
書込期間Ｈの終点にて選択信号Ｙ[i]がローレベルに遷移すると、選択トランジスタＴSLが非導通状態となって駆動トランジスタＴDRのゲートは信号線１６から電気的に絶縁されるが、駆動トランジスタＴDRのゲートの電位ＶGは、書込期間Ｈの経過後においても容量素子Ｃによって電位ＶDATAに維持される。
【００２６】
一方、図２に示すように、書込期間Ｈの開始前から終了後までにわたって制御信号Ｚ[i]はローレベルに設定されるから、駆動制御トランジスタＴELが非導通状態に維持されるとともに初期化トランジスタＴRSが導通する。駆動制御トランジスタＴELが非導通状態に制御されることで電気光学素子Ｅに対する電流の供給は完全に停止する。したがって、電気光学素子Ｅは消灯する。また、初期化トランジスタＴRSが導通することで、駆動トランジスタＴDRのソースには、給電線３４から初期化トランジスタＴRSを介して初期化電位ＶRSが供給される。すなわち、駆動トランジスタＴDRのソースは、書込期間Ｈ内にて初期化電位ＶRSに維持される。
【００２７】
図２に示すように、書込期間Ｈの経過後の駆動期間ＨDRにて制御信号Ｚ[i]がハイレベルに設定されると、初期化トランジスタＴRSが非導通状態に遷移することで駆動トランジスタＴDRに対する初期化電位ＶRSの供給が停止する。したがって、駆動トランジスタＴDRのソースの電位は、駆動期間ＨDRの開始前に設定された初期化電位ＶRSから、駆動トランジスタＴDRの抵抗値（直前の書込期間Ｈにて設定された電位ＶG）と電気光学素子Ｅの抵抗値とに応じた電位に変化する。また、ハイレベルの制御信号Ｚ[i]によって駆動制御トランジスタＴELは導通する。したがって、駆動トランジスタＴDRのゲートの電位ＶG（電位ＶDATA）に応じた電流量の駆動電流ＩDRが、電源線３１から駆動トランジスタＴDRと駆動制御トランジスタＴELとを経由して電気光学素子Ｅに供給される。電気光学素子Ｅは、駆動電流ＩDRの電流量に応じた強度（すなわち電位ＶDATAに応じた強度）で発光する。
【００２８】
次に、図４を参照して、画素回路Ｐが初期化トランジスタＴRSを含まない構成（以下「対比例１」という）を本形態との対比のために検討する。対比例１においては、書込期間Ｈにて駆動制御トランジスタＴELが非導通状態に制御されることで駆動トランジスタＴDRのソースは電気的なフローティング状態となる。
【００２９】
いま、図４の部分(a)のケースＡと同図の部分(b)のケースＢとを想定する。ケースＡは、第１行の画素回路Ｐに対し、フレーム期間Ｆ1にて最高の階調ＧHが指定されるとともに直後のフレーム期間Ｆ2にて低階調側の中間的な階調ＧMが指定された場合である。ケースＢは、フレーム期間Ｆ1にて最低の階調ＧLが指定されるとともにフレーム期間Ｆ2にて階調ＧMが指定された場合である。
【００３０】
ケースＡにおいて第１行の画素回路Ｐに供給される電位ＶDATAは、フレーム期間Ｆ1では階調ＧHに対応した高位側の電位ＶHに設定され、フレーム期間Ｆ2では階調ＧMに対応した電位ＶMに設定される。一方、ケースＢにおいて第１行の画素回路Ｐに供給される電位ＶDATAは、フレーム期間Ｆ1では階調ＧLに対応した低位側の電位ＶLに設定され、フレーム期間Ｆ2では階調ＧMに対応した電位ＶMに設定される。階調ＧMは低階調側の中間調であるから、電位ＶHと電位ＶMとの相違は電位ＶMと電位ＶLとの相違よりも大きい（ＶH−ＶM＞ＶM−ＶL）。すなわち、フレーム期間Ｆ2の書込期間Ｈにおける電位ＶGの変化の方向と変化量とはケースＡとケースＢとで相違する。
【００３１】
駆動トランジスタＴDRのゲートとソースとの間には容量（ゲート容量）が付随する。したがって、対比例１のもとで書込期間Ｈにて駆動トランジスタＴDRのゲートの電位ＶGが電位ＶDATAに変化すると、図４に示すように、電気的なフローティング状態にあるソースの電位ＶSは電位ＶGに連動して変化する。ケースＡにおいてフレーム期間Ｆ1とフレーム期間Ｆ2との間における電位ＶGの変化量はケースＢにおける電位ＶGの変化量よりも大きく（ＶH−ＶM＞ＶM−ＶL）、フレーム期間Ｆ1とフレーム期間Ｆ2との間における電位ＶGの変化の方向はケースＡとケースＢとで反対であるから、ケースＡにおけるフレーム期間Ｆ2内の電位ＶSは、ケースＢにおけるフレーム期間Ｆ2内の電位ＶSよりも低電位となる。フレーム期間Ｆ2内の電位ＶGはケースＡとケースＢとで同等であるから、図４に示すように、ケースＡにおける駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS_AはケースＢにおける電圧ＶGS_Bと比較して大きい（ＶGS_A＞ＶGS_B）。したがって、フレームＦ2において同じ階調ＧMが指定されているにも拘わらず、ケースＡにおいてはケースＢと比較して電流量の大きい駆動電流ＩDRが電気光学素子Ｅに供給される。
【００３２】
以上に説明したように対比例１においては、各フレーム期間Ｆにおける電位ＶSが直前のフレーム期間Ｆにおける電位ＶGに影響されるから、電気光学素子Ｅの階調（駆動電流ＩDRの電流量）は直前のフレーム期間Ｆにて指定された階調に応じて相違する。すなわち、電気光学素子Ｅを階調データＧＤに応じた所期の階調に忠実に制御することが困難であるという問題がある。なお、以上においてはひとつの画素回路Ｐにおける電気光学素子Ｅの階調がケースＡとケースＢとで相違することを説明したが、ひとつの画素回路Ｐに対してケースＡのように階調が指定されるとともに別の画素回路Ｐに対してケースＢのように階調が指定された場合には、フレーム期間Ｆ2における電気光学素子Ｅの階調が各画素回路Ｐで相違する（すなわち階調のムラが発生する）という問題がある。
【００３３】
これに対して本形態においては、駆動トランジスタＴDRのゲートが電位ＶDATAに設定される書込期間Ｈにおいて、図２に示すように、初期化トランジスタＴRSが導通することで駆動トランジスタＴDRのソースの電位ＶSは初期化電位ＶRSに維持される。すなわち、駆動トランジスタＴDRのソースの電位ＶSは、駆動期間ＨDRの開始前に、書込期間Ｈにおける電位ＶDATAに依存しない初期化電位ＶRSに初期化される。したがって、図２に示すように、フレーム期間Ｆ1にて階調ＧHが指定されるケースＡ（部分(a)）および階調ＧLが指定されるケースＢ（部分(b)）の何れにおいても、フレーム期間Ｆ2にて画素回路Ｐに指定される階調が同じ（階調ＧM）である以上、駆動トランジスタＴDRのゲート−ソース間の電圧（ＶGS_A＝ＶGS_B）や駆動電流ＩDRの電流量さらには電気光学素子Ｅの階調は、ケースＡとケースＢとで略同等となる。すなわち、各フレーム期間Ｆにおける電気光学素子Ｅの階調は、直前のフレーム期間Ｆにて指定された階調に影響されない。
【００３４】
以上に説明したように、本形態によれば、各電気光学素子Ｅを忠実に所期の階調に制御できる。したがって、例えば、フレーム期間Ｆ1にて複数の画素回路Ｐに別個の階調が指定された場合であっても、フレーム期間Ｆ2にて各々に同じ階調が指定されたならば、各画素回路Ｐの電気光学素子Ｅは有効に均一化される。すなわち、素子アレイ部１０における階調のムラを有効に抑制することが可能である。
【００３５】
ところで、駆動期間ＨDRにおける電気光学素子Ｅの階調を高精度に制御するという観点のみからすると、例えば図５に示すように、図３の画素回路Ｐから駆動制御トランジスタＴELを省略した構成（以下「対比例２」という）も採用され得る。対比例２においては、駆動トランジスタＴDRのソースと電気光学素子Ｅの陽極とが常に接続される。
【００３６】
対比例２のもとで書込期間Ｈに初期化トランジスタＴRSを導通させると、駆動トランジスタＴDRのソースと給電線３４とが初期化トランジスタＴRSを介して電気的に接続される。初期化トランジスタＴRSのソース−ドレイン間には抵抗（オン抵抗）が付随するから、初期化トランジスタＴRSが導通した状態において、駆動トランジスタＴDRのソースは、初期化トランジスタＴRSのソース−ドレイン間の電圧だけ初期化電位ＶRSよりも高位となる。したがって、初期化電位ＶRSを低位側の電源電位ＶCTと同電位に設定した場合であっても、実際には初期化トランジスタＴRSのソース−ドレイン間の電圧に応じた電流が電気光学素子Ｅに供給される。すなわち、対比例２においては電気光学素子Ｅが書込期間Ｈにて発光（誤発光）するという問題がある。
【００３７】
これに対して本形態においては、書込期間Ｈにて駆動制御トランジスタＴELが非導通状態に設定されるから、書込期間Ｈにおける電気光学素子Ｅの誤発光を有効に防止することが可能である。したがって、対比例２と比較して電気光学素子Ｅの階調を高精度に制御できるという利点がある。
【００３８】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本形態において作用や機能が第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３９】
図６は、画素回路Ｐの構成を示す回路図である。同図に示すように、本形態の初期化トランジスタＴRSは、駆動トランジスタＴDRのソースと電源電位ＶELが供給される電源線３１との間に介在して両者の電気的な接続を制御する。駆動制御トランジスタＴELおよび初期化トランジスタＴRSの各々は第１実施形態と同様の制御信号Ｚ[i]によって制御される。すなわち、書込期間Ｈにて初期化トランジスタＴRSが導通することで駆動トランジスタＴDRのソースは電源電位ＶELに維持される。したがって、第１実施形態と同様の作用および効果が奏される。
【００４０】
第１実施形態の画素回路Ｐ（図３）では、初期化トランジスタＴRSが導通する書込期間Ｈにおいて、電源線３１から駆動トランジスタＴDRと初期化トランジスタＴRSとを経由して給電線３４に至る経路に電流が流れる。これに対して本形態においては、初期化トランジスタＴRSが導通することで駆動トランジスタＴDRのソースおよびドレインの双方が電源線３１に接続されるから、書込期間Ｈにて駆動トランジスタＴDRや初期化トランジスタＴRSに電流は流れない。したがって、第１実施形態と比較して各画素回路Ｐにおける消費電力が低減されるという利点がある。また、本形態においては、第１実施形態の給電線３４を電源線３１や電源線３２とは個別に形成する必要がないから、第１実施形態と比較して画素回路Ｐの構成の簡素化（さらには画素回路Ｐの高精細化）が実現される。
【００４１】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００４２】
（１）変形例１
以上の形態においては書込期間Ｈの開始前から経過後までにわたって初期化トランジスタＴRSを導通させる構成を例示したが、初期化トランジスタＴRSを導通させる時期（すなわち制御信号Ｚ[i]をハイレベルに設定する時期）は適宜に変更される。例えば、書込期間Ｈの開始後から当該書込期間Ｈの経過後までの期間にわたって初期化トランジスタＴRSを導通させることで駆動トランジスタＴDRのソースに初期化電位ＶRSを供給してもよい。すなわち、書込期間Ｈにて駆動トランジスタＴDRのゲートの電位ＶGが確定する時点（すなわち書込期間Ｈの終点）にて駆動トランジスタＴDRのソースが所定の電位（ゲートの電位ＶGに依存しない電位）に維持される構成が、本発明においては好適に採用される。
【００４３】
（２）変形例２
画素回路Ｐを構成する各トランジスタの導電型は適宜に変更される。例えば、駆動制御トランジスタＴELをＰチャネル型として初期化トランジスタＴRSをＮチャネル型とした構成や、選択トランジスタＴSLをＰチャネル型とした構成が採用される。
【００４４】
また、駆動トランジスタＴDRをＰチャネル型としてもよい。すなわち、図７に例示するように、電気光学素子Ｅの陽極を電源線３１（電源電位ＶEL）に接続するとともにＰチャネル型の駆動トランジスタＴDRのドレインを電源線３２（電源電位ＶCT）に接続した構成が採用される。駆動制御トランジスタＴELは駆動トランジスタＴDRのソース（Ｓ）と電気光学素子Ｅの陰極との間に介在し、初期化トランジスタＴRSは駆動トランジスタＴDRのソースと給電線３４（初期化電位ＶRS）との間に介在する。また、図８に例示するように、図７における初期化トランジスタＴRSを駆動トランジスタＴDRのソースと電源線３２（駆動トランジスタＴDRのドレイン）との間に介在させた構成も採用される。図７および図８の何れの構成においても、書込期間Ｈにて初期化トランジスタＴRSを導通させることで、駆動期間ＨDRにおける駆動トランジスタＴDRのソースは、直前のフレーム期間Ｆにおける電位ＶGとは無関係に所定の電位（図７の初期化電位ＶRSや図８の電源電位ＶEL）に設定される。したがって、以上の各形態と同様の効果が奏される。
【００４５】
（３）変形例３
階調データＧＤに応じた電位ＶDATAが信号線１６から選択トランジスタＴSLを経由して直接的に駆動トランジスタＴDRのゲートに供給される構成（すなわちゲートの電位ＶGが信号線１６の電位ＶDATAと同電位に設定される構成）は必ずしも必要ではない。例えば、特開２００５−９９７７３号公報に開示されるように、選択トランジスタＴSLと駆動トランジスタＴDRのゲートとの間に容量素子が介在する構成において、容量素子のうち選択トランジスタＴSL側の電極に信号線１６から電位ＶDATAを供給することで駆動トランジスタＴDR側の電極の電位（すなわち駆動トランジスタＴDRのゲートの電位ＶG）を設定してもよい。すなわち、本発明の好適な態様に係る駆動トランジスタＴDRのゲートの電位ＶGは、書込期間Ｈにて信号線１６の電位ＶDATAに応じて設定される。
【００４６】
以上の各形態においては、信号線１６の電位ＶDATAを時分割で各行の画素回路Ｐに供給するために各画素回路Ｐの選択トランジスタＴSLを順次に導通させる構成を例示したが、例えば画素回路Ｐが単列のみに配列する構成（例えば電子写真方式の画像形成装置における露光装置（ラインヘッド））においては、各画素回路Ｐを行単位で選択するという動作が原理的に不要であるから、各画素回路Ｐの選択トランジスタＴSLは省略される。
【００４７】
（４）変形例４
以上の各形態においては駆動制御トランジスタＴELと初期化トランジスタＴRSとが共通の制御信号Ｚ[i]で制御される構成を例示したが、駆動制御トランジスタＴELと初期化トランジスタＴRSとが別個の信号で制御される構成も採用される。したがって、駆動制御トランジスタＴELと初期化トランジスタＴRSとが逆導電型である必要は必ずしもない。もっとも、第１実施形態のように駆動制御トランジスタＴELと初期化トランジスタＴRSとで制御線１４（制御信号Ｚ[i]）を共用する構成によれば、各々について配線が個別に形成される構成と比較して、電気光学装置１００における配線数が削減されるとともに制御回路２４の構成や動作が簡素化されるという利点がある。
【００４８】
（５）変形例５
有機発光ダイオード素子は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子など様々な電気光学素子を本発明に利用することができる。
【００４９】
＜Ｄ：応用例＞
次に、本発明に係る電気光学装置を利用した電子機器について説明する。図９ないし図１１には、以上に説明した何れかの形態に係る電気光学装置１００を表示装置として採用した電子機器の形態が図示されている。
【００５０】
図９は、電気光学装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置１００は有機発光ダイオード素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００５１】
図１０は、電気光学装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１００とを備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。
【００５２】
図１１は、電気光学装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置１００に表示される。
【００５３】
なお、本発明に係る電気光学装置が適用される電子機器としては、図９から図１１に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の電気光学装置は利用される。
【図面の簡単な説明】
【００５４】
【図１】第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置の動作を説明するためのタイミングチャートである。
【図３】画素回路の構成を示す回路図である。
【図４】対比例１に係る電気光学装置の動作を説明するためのタイミングチャートである。
【図５】対比例２に係る画素回路の構成を示す回路図である。
【図６】第２実施形態に係る画素回路の構成を示す回路図である。
【図７】変形例に係る画素回路の構成を部分的に示す回路図である。
【図８】変形例に係る画素回路の構成を部分的に示す回路図である。
【図９】本発明に係る電子機器の形態（パーソナルコンピュータ）を示す斜視図である。
【図１０】本発明に係る電子機器の形態（携帯電話機）を示す斜視図である。
【図１１】本発明に係る電子機器の形態（携帯情報端末）を示す斜視図である。
【符号の説明】
【００５５】
１００……電気光学装置、Ｐ……画素回路、１０……素子アレイ部、１２……選択線、１４……制御線、１６……信号線、３１，３２……電源線、３４……給電線、２２……選択回路、２４……制御回路、２６……データ供給回路、２８……電源回路、Ｅ……電気光学素子、ＴDR……駆動トランジスタ、ＴSL……選択トランジスタ、ＴEL……駆動制御トランジスタ、ＴRS……初期化トランジスタ、ＶRS……初期化電位。
【特許請求の範囲】
【請求項１】
ゲートの電位に応じた駆動信号を生成する駆動トランジスタと、
前記駆動信号に応じた階調となる電気光学素子と、
前記駆動トランジスタのソースと前記電気光学素子との間に介在する第１スイッチング素子と、
前記駆動トランジスタのソースと所定の電位が供給される給電線との間に介在する第２スイッチング素子と
を具備し、
前記駆動トランジスタのゲートがデータ信号に応じた電位に設定される書込期間において、前記第１スイッチング素子が非導通状態になるとともに前記第２スイッチング素子が導通状態となり、
前記書込期間の経過後の駆動期間において、前記第１スイッチング素子が導通状態になるとともに前記第２スイッチング素子が非導通状態となる
画素回路。
【請求項２】
第１スイッチング素子と前記第２スイッチング素子とは、導電型が相異なるトランジスタであり、各々のゲートには共通の制御信号が供給される
請求項１の画素回路。
【請求項３】
前記給電線は、前記駆動トランジスタのドレインが接続された電源線である
請求項１または請求項２の画素回路。
【請求項４】
画素回路と制御回路とを具備し、
前記画素回路は、
ゲートの電位に応じた駆動信号を生成する駆動トランジスタと、
前記駆動信号に応じた階調となる電気光学素子と、
前記駆動トランジスタのソースと前記電気光学素子との間に介在する第１スイッチング素子と、
前記駆動トランジスタのソースと所定の電位が供給される給電線との間に介在する第２スイッチング素子とを含み、
前記制御回路は、
前記駆動トランジスタのゲートがデータ信号に応じた電位に設定される書込期間において、前記第１スイッチング素子を非導通状態に制御するとともに前記第２スイッチング素子を導通状態に制御し、前記書込期間の経過後の駆動期間において、前記第１スイッチング素子を導通状態に制御するとともに前記第２スイッチング素子を非導通状態に制御する
電気光学装置。
【請求項５】
前記第１スイッチング素子と前記第２スイッチング素子とは、導電型が相異なるトランジスタであり、各々のゲートは共通の制御線に接続され、
前記制御回路は、前記制御線に対する制御信号の供給によって前記第１スイッチング素子および前記第２スイッチング素子を制御する
請求項４の電気光学装置。
【請求項６】
前記給電線は、前記駆動トランジスタのドレインが接続された電源線である
請求項４または請求項５の電気光学装置。
【請求項７】
請求項４から請求項６の何れかの電気光学装置を具備する電子機器。
【請求項１】
ゲートの電位に応じた駆動信号を生成する駆動トランジスタと、
前記駆動信号に応じた階調となる電気光学素子と、
前記駆動トランジスタのソースと前記電気光学素子との間に介在する第１スイッチング素子と、
前記駆動トランジスタのソースと所定の電位が供給される給電線との間に介在する第２スイッチング素子と
を具備し、
前記駆動トランジスタのゲートがデータ信号に応じた電位に設定される書込期間において、前記第１スイッチング素子が非導通状態になるとともに前記第２スイッチング素子が導通状態となり、
前記書込期間の経過後の駆動期間において、前記第１スイッチング素子が導通状態になるとともに前記第２スイッチング素子が非導通状態となる
画素回路。
【請求項２】
第１スイッチング素子と前記第２スイッチング素子とは、導電型が相異なるトランジスタであり、各々のゲートには共通の制御信号が供給される
請求項１の画素回路。
【請求項３】
前記給電線は、前記駆動トランジスタのドレインが接続された電源線である
請求項１または請求項２の画素回路。
【請求項４】
画素回路と制御回路とを具備し、
前記画素回路は、
ゲートの電位に応じた駆動信号を生成する駆動トランジスタと、
前記駆動信号に応じた階調となる電気光学素子と、
前記駆動トランジスタのソースと前記電気光学素子との間に介在する第１スイッチング素子と、
前記駆動トランジスタのソースと所定の電位が供給される給電線との間に介在する第２スイッチング素子とを含み、
前記制御回路は、
前記駆動トランジスタのゲートがデータ信号に応じた電位に設定される書込期間において、前記第１スイッチング素子を非導通状態に制御するとともに前記第２スイッチング素子を導通状態に制御し、前記書込期間の経過後の駆動期間において、前記第１スイッチング素子を導通状態に制御するとともに前記第２スイッチング素子を非導通状態に制御する
電気光学装置。
【請求項５】
前記第１スイッチング素子と前記第２スイッチング素子とは、導電型が相異なるトランジスタであり、各々のゲートは共通の制御線に接続され、
前記制御回路は、前記制御線に対する制御信号の供給によって前記第１スイッチング素子および前記第２スイッチング素子を制御する
請求項４の電気光学装置。
【請求項６】
前記給電線は、前記駆動トランジスタのドレインが接続された電源線である
請求項４または請求項５の電気光学装置。
【請求項７】
請求項４から請求項６の何れかの電気光学装置を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００８−２３３４６１（Ｐ２００８−２３３４６１Ａ）
【公開日】平成２０年１０月２日（２００８．１０．２）
【国際特許分類】
【出願番号】特願２００７−７２０２７（Ｐ２００７−７２０２７）
【出願日】平成１９年３月２０日（２００７．３．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年１０月２日（２００８．１０．２）
【国際特許分類】
【出願日】平成１９年３月２０日（２００７．３．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]