発光装置
【課題】開口率の高い発光装置を提供する。
【解決手段】発光装置１０は、行方向及び列方向に配置された複数の画素３０を備える。画素３０は発光駆動トランジスタと、画素電極と、前記画素電極上に形成された発光層と、前記発光層上に形成された対向電極とを備える。電流供給ライン（電流供給ライン）Ｌａは、画素３０を行方向に接続し、電流供給ラインＬａは同一方向に並んで配置される。隣接する電流供給ラインＬａは、電流供給ラインＬａ間に位置する画素３０の発光駆動トランジスタのドレイン電極を介して電気的に接続されており、これにより隣接する電流供給ラインＬａが同電位とされる。
【解決手段】発光装置１０は、行方向及び列方向に配置された複数の画素３０を備える。画素３０は発光駆動トランジスタと、画素電極と、前記画素電極上に形成された発光層と、前記発光層上に形成された対向電極とを備える。電流供給ライン（電流供給ライン）Ｌａは、画素３０を行方向に接続し、電流供給ラインＬａは同一方向に並んで配置される。隣接する電流供給ラインＬａは、電流供給ラインＬａ間に位置する画素３０の発光駆動トランジスタのドレイン電極を介して電気的に接続されており、これにより隣接する電流供給ラインＬａが同電位とされる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（electroluminescence）素子を用いた発光装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）等の自発光素子を２次元配列した発光素子型の表示パネルを備えた表示装置の本格的な実用化、普及に向けた研究開発が盛んに行われている。
【０００３】
有機ＥＬ素子は、アノード電極と、カソード電極と、これらの電極間に形成された例えば電子注入層、発光層、正孔注入層、等を備える。有機ＥＬ素子では、発光層において正孔注入層から供給された正孔と電子注入層から供給された電子とが再結合することによって発生するエネルギーによって発光する。また、このような有機ＥＬ素子は、特許文献１に開示されているように、表示装置として用いられており、例えば各画素に設けられたＴＦＴ（Thin Film Transistor）等によって駆動されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１９５０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、このような表示装置では、有機ＥＬ素子を備える複数の画素が、一般に行方向及び列方向に並んでマトリクス状に配置されており、例えば各行毎の画素内のＴＦＴが選択走査線により選択される場合、同一の行に配置されている複数の画素は、1本の電流供給ライン（給電ライン）を介して各有機ＥＬ素子に電流を流す電圧源に接続されている。このため、複数の画素が同時に発光する場合、1本の電流供給ラインから同一行の複数の画素に同時に電流を流すことになる。
【０００６】
電圧階調指定や電流階調指定駆動のアクティブマトリクスの表示装置では、有機ＥＬ素子の発光量を規定する表示信号を、各画素を駆動する素子に書き込む際は、各画素に表示信号に応じた電流を流して書き込むため、同一の行に配置された画素の書き込み電流の総和が多い場合や、十分に電流供給ラインの抵抗が低くない場合は、電流供給ラインの電位が基準値から変位しやすい問題がある。これにより、電圧源と各画素との間の電流供給ラインの長さ、つまり各画素の位置によって電位が変動し、容量に対して書き込まれる電圧が変化し、所望の輝度の表示を得られないという問題がある。この問題は、大面積の表示装置ほど顕著に発生する。特に動画のように変調する画像では、各電流供給ラインの複数の画素への書き込み総量がフレーム毎に大幅に変わるので、不安定な表示になってしまいやすい。
【０００７】
また、開口率の高い発光装置が求められている。
【０００８】
本発明は上述した実情に鑑みてなされたものであって、開口率の高い発光装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
画素電極と対向電極との間に発光層を有する発光素子を備える発光装置において、
ゲート電極がゲートラインに接続された第１選択トランジスタと、
ゲート電極が前記ゲートラインに接続され、ソース電極がデータラインに接続された第２選択トランジスタと、
ゲート電極が前記第１選択トランジスタのソース電極に接続され、ドレイン電極が前記第１選択トランジスタのドレイン電極に接続された発光駆動トランジスタと、
を有し、
前記発光駆動トランジスタのソース電極及び前記第２選択トランジスタのドレイン電極は互いに分離され、且つ前記画素電極を介して互いに接続されていることを特徴とする。
【００１０】
前記発光駆動トランジスタの前記ソース電極は前記画素電極の第一の辺側に配置され、
前記第２選択トランジスタの前記ドレイン電極は前記画素電極の前記第一の辺に対向する第二の辺側に配置されてもよい。
【００１１】
前記第１選択トランジスタは、前記第１の辺側に配置されてもよい。
【発明の効果】
【００１２】
本発明によれば、開口率の高い発光装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る発光装置の構成例を示す平面図である。
【図２】画素の駆動回路を示す等価回路図である。
【図３】画素の平面図である。
【図４】図３に示すIV−IV線断面図である。
【図５】図３に示すV−V線断面図である。
【図６】画素の回路構成及び駆動原理が示された等価回路図であり、（ａ）図には走査期間ＴSCの電流の流れが示されており、（ｂ）図にはグループ発光電圧期間の電流の流れが示されている。
【図７】動作が示されたタイミングチャート図である。
【図８】実施形態１に係る発光装置の製造方法を示す図である。
【図９】実施形態１に係る発光装置の製造方法を示す図である。
【図１０】実施形態１に係る発光装置の製造方法を示す図である。
【図１１】列方向連結配線を設けた場合と設けなかった場合とで電圧降下の程度を算出した図である。
【図１２】実施形態２に係る発光装置の構成例を示す平面図である。
【図１３】実施形態２に係る画素の平面図である。
【図１４】列方向連結配線を省略した画素の平面図である。
【図１５】図１３に示すXV−XV線断面図である。
【図１６】図１３に示すXVI−XVI線断面図である。
【図１７】実施形態２に係る発光装置の製造方法を示す図である。
【図１８】実施形態２に係る発光装置の製造方法を示す図である。
【図１９】実施形態３に係る発光装置の構成例を示す平面図である。
【図２０】実施形態３に係る画素の平面図である。
【図２１】（ａ）は、図２０に示すXXIA−XXIA線断面図であり、（ｂ）は、図２０に示すXXIB−XXIB線断面図である。
【図２２】変形例を示す図である。
【図２３】変形例を示す図である。
【図２４】実施形態４に係る発光装置の構成例を示す平面図である。
【図２５】画素の駆動回路を示す等価回路図である。
【図２６】動作が示されたタイミングチャート図である。
【図２７】実施形態５に係る発光装置の構成例を示す平面図である。
【図２８】画素の駆動回路を示す等価回路図である。
【図２９】動作が示されたタイミングチャート図である。
【図３０】変形例を示す図である。
【発明を実施するための形態】
【００１４】
本発明の各実施形態に係る発光装置及び発光装置の製造方法について図を用いて説明する。本実施形態では、有機ＥＬ素子の光を有機ＥＬ素子が形成された基板を介して外部に出射するボトムエミッション型の有機ＥＬ（electroluminescence）素子を用いたアクティブ駆動方式の発光装置を例に挙げて説明する。
【００１５】
（実施形態１）
実施形態１に係る発光装置及び発光装置の製造方法について図を用いて説明する。
【００１６】
図１は実施形態１に係る発光装置として表示装置の構成例を示す図である。また、図２は発光装置の画素の駆動回路の等価回路である。図３は、画素の平面図であり、図４は図３に示すIV−IV線断面図であり、図５は図３に示すV−V線断面図である。図６は画素の書き込み、発光動作を示す図であり、図７はタイミングチャートを示す。
【００１７】
発光装置１０では、図１に示すように画素基板３１（図４参照）上にそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に発する３つの画素３０を一組として、この組が行方向（図１の左右方向）に繰り返し複数個、例えばｍ個配列されるとともに、列方向（図１の上下方向）に同一色の画素が複数個、例えばｎ個配列されている。
【００１８】
このようにＲＧＢの各色を発する画素がマトリクス状に、ｍ×ｎ個配列される。また、各画素３０はＲＧＢそれぞれの光を発する有機ＥＬ素子（発光素子）２１と、有機ＥＬ素子２１をアクティブ動作させる画素回路ＤＳとを備える。なお、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３画素３０はデルタ配列であってもよい。
【００１９】
画素回路ＤＳは、図２に示すように、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３、キャパシタＣｓ、有機ＥＬ素子２１と、を備える。第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、それぞれアモルファスシリコンを有する半導体層を備える逆スタガ型のｎチャネル型ＴＦＴ（Thin Film Transistor）である。
【００２０】
発光装置１０では、図１及び図２に示すように、所定行に配列された複数の画素回路ＤＳに接続された複数の電流供給ライン（アノードライン）Ｌａと、例えば接地電位等の電圧Ｖｓｓが印加され、全ての画素に対して単一の電極層により形成されたカソードである対向電極（第２電極）４０と、それぞれ所定列に配列された複数の画素回路ＤＳに接続されたデータラインＬｄと、それぞれ所定行に配列された複数の画素回路ＤＳの第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２を選択する複数のゲートラインＬｇと、複数本の電流供給ラインＬａを各画素間において互いに電気的に接続する列方向連結配線Ｌｃと、が形成されている。
【００２１】
電流供給ラインＬａは、図示しない電源または電流供給ドライバに接続され、当該電源または電流供給ドライバは、図７で詳述するように、各単位ごとの複数の電流供給ラインＬａ群に対して一走査期間ＴSC中と発光期間ＴEM中とで印加電圧を、それぞれローレベルＬとハイレベルＨに変調させている。また、詳細に後述するように電流供給ラインＬａと、列方向連結配線Ｌｃとは、トランジスタＴｒ１１〜Ｔｒ１３のソース電極、ドレイン電極となるソース−ドレイン導電層を用いてこれらソース電極、ドレイン電極ともに形成される。
【００２２】
データラインＬｄは、各トランジスタＴｒ１１〜Ｔｒ１３のゲート電極となるゲート導電層によってこれらゲート電極とともに形成され、ゲートラインＬｇはソース−ドレイン導電層より上層に設けられた第３のメタル層を用いて形成される。これらの異なる層に設けられた配線と、トランジスタの各電極とは、絶縁膜３２に設けられたコンタクト部４１〜４４を介して接続されている。
【００２３】
図１〜図５に示すように、第１選択トランジスタＴｒ１１のゲート電極１１ｇは、絶縁膜３２に設けられたコンタクトホールであるコンタクト部４２と第２選択トランジスタＴｒ１２のゲート電極１２ｇとを介してゲートラインＬｇに接続されており、電流供給ラインＬａは、第１選択トランジスタＴｒ１１のドレイン電極１１ｄ上に積層されることによってドレイン電極１１ｄに接続されている。また、第１選択トランジスタＴｒ１１のソース電極１１ｓは、絶縁膜３２に設けられたコンタクトホールであるコンタクト部４３を介してキャパシタ電極Ｃｓ１に接続されている。
【００２４】
また、第２選択トランジスタＴｒ１２のドレイン電極１２ｄは、画素電極（第１電極）３４を介して発光駆動トランジスタＴｒ１３のソース電極１３ｓに接続されており、ソース電極１２ｓは、絶縁膜３２に設けられたコンタクトホールであるコンタクト部４１を介してデータラインＬｄに接続される。また、第２選択トランジスタＴｒ１２のゲート電極１２ｇは、コンタクト部４２を介してゲートラインＬｇと接続される。
【００２５】
発光駆動トランジスタＴｒ１３のドレイン電極１３ｄは電流供給ラインＬａに接続されており、発光駆動トランジスタＴｒ１３のゲート電極１３ｇは、コンタクト部４４を介してキャパシタ電極Ｃｓ１と接続されており、更にキャパシタ電極Ｃｓ１を介して第１選択トランジスタＴｒ１１のソース電極１１ｓに接続されている。また、発光駆動トランジスタＴｒ１３のソース電極１３ｓは、コンタクト部４５において画素電極３４と一部重なることによって接続されている。
【００２６】
キャパシタＣｓは、キャパシタ電極Ｃｓ１と、他方のキャパシタ電極として機能する画素電極３４と、キャパシタ電極Ｃｓ１と画素電極３４との間に介在する誘導体となる窒化シリコン等の絶縁膜３２によって構成される。
【００２７】
本実施形態では、図１及び図２に示すように複数本の電流供給ラインＬａを相互に電気的に結ぶ列方向連結配線Ｌｃが、電流供給ラインＬａの配列方向と直交する、各画素の列方向に形成される。本実施形態では、例えば図１に示すように、合計４行の電流供給ラインＬａ単位ごとに、各列に１本の列方向連結配線Ｌｃが形成される。例えば、ｍ×ｎ個の画素が配列されている発光装置１０の場合、４本の電流供給ラインＬａに対して列方向連結配線Ｌｃはｍ本形成され、発光装置１０内に設けられる列方向連結配線Ｌｃの総数はｍ×ｎ／４本（ｎは４の整数倍）である。このように互いに隣接する電流供給ラインＬａを、電流供給ラインＬａの所定の本数単位毎に列方向連結配線Ｌｃが電気的に連結することにより、全体として配線抵抗が低くなるので、電流供給ラインＬａ単体の抵抗に起因する電圧降下を抑制する。このため、各画素３０は、電源または電流供給ドライバ（図示せず）との間の電流供給ラインＬａの抵抗、つまり、発光装置１０における位置に大きく依存することなく、電流供給ラインＬａから各単位毎に均等な電圧が印加され、表示信号に応じた電流を有機ＥＬ素子２１に流すことができる。なお、所望の程度、電流供給ラインＬａの電圧降下を抑制することができれば、相互に接続される複数の電流供給ラインＬａの本数は２本以上の整数であれば４本に限らない。また相互に接続される複数の電流供給ラインＬａに対して設けられている列方向連結配線Ｌｃの数は任意であり、１本以上であればよく、例えば２本毎や６本毎に列方向連結配線Ｌｃを設けてもよい。
【００２８】
また、本実施形態では、図３に示すように、各行の電流供給ラインＬａ上面並びに当該行の複数の画素３０の各発光駆動トランジスタＴｒ１３のドレイン電極１３ｄとの上面に、導電層４８が設けられている。導電層４８は、電流供給ラインＬａ上面において、電流供給ラインＬａより幅広に形成されている。導電層４８は、導電性材料から形成されている。この導電層４８を設けることにより、更に電流供給ラインＬａの低抵抗化を図ることができ、電圧降下を抑制することができる。特に、本実施形態では、詳細に後述するように、第３のメタル層を用いてゲートラインＬｇを形成する際に同時に導電層４８を形成することにより、特に製造工程を増加させることなく、電流供給ラインＬａの低抵抗化が可能となる。
【００２９】
次に、有機ＥＬ素子２１は、画素電極３４と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、対向電極４０と、を備える。正孔注入層３６と、インターレイヤ３７と、発光層３８とが、それぞれ、電子や正孔がキャリアとなって輸送されるキャリア輸送層となる。キャリア輸送層は、列方向に配列された層間絶縁膜３３、絶縁層３５及び隔壁３９の間に配置されている。
【００３０】
各画素の画素基板３１上には、ゲート導電層をパターニングしてなる第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極１１ｇ，１２ｇ，１３ｇが形成されている。更に、各画素の画素基板３１上には、キャパシタＣｓの一方の電極Ｃｓ１が形成され、各画素に隣接した画素基板３１上には、ゲート導電層をパターニングしてなり、列方向に沿って延びるデータラインＬｄが形成されており、更にこれらを覆うように、ゲート絶縁膜やキャパシタＣｓの誘電体として機能する絶縁膜３２が形成される。
【００３１】
有機ＥＬ素子２１が画素基板３１側から表示光を出射するボトムエミッション型である場合、キャパシタ電極Ｃｓ１及び画素電極３４は酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等の透明電極となり、コンタクト部４４において発光駆動トランジスタＴｒ１３のゲート電極１３ｇがキャパシタ電極Ｃｓ１と重なるように形成されている。ゲート導電層がアルミを含み、キャパシタ電極Ｃｓ１がＩＴＯでできていれば、先にキャパシタ電極Ｃｓ１をパターニング形成後、ゲート導電層をパターニングすることによって電池反応の誘発を防止できる。また有機ＥＬ素子２１が対向電極４０側から表示光を出射するトップエミッション型である場合、対向電極４０はＩＴＯ等の透明電極となるが、キャパシタ電極Ｃｓ１は透明である必要がないので、キャパシタ電極Ｃｓ１はゲート導電層をパターニングすることによって発光駆動トランジスタＴｒ１３のゲート電極１３ｇと一括して且つ一体的に形成することができる。ゲート導電層は、フォトリソグラフィによって一括してパターニングすることができるので、トップエミッション型であれば、これらの部材の製造工程を簡略化することができる。
【００３２】
絶縁膜３２は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から形成され、データラインＬｄと、ゲート電極１２ｇ，１３ｇと、キャパシタ電極Ｃｓ１と、を覆うように画素基板３１上に形成される。絶縁膜３２にはコンタクトホールとしてのコンタクト部が形成され、ゲート導電層とソースドレイン層とのコンタクトを図る。
【００３３】
第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、それぞれｎチャネル型の薄膜トランジスタ（ＴＦＴ）である。それぞれのトランジスタは図４に示すように画素基板３１上に形成される。図４に示すように、第２選択トランジスタＴｒ１２は、ａ−Ｓｉまたは微結晶シリコンを有する半導体層１２１と、保護絶縁膜１２２と、ドレイン電極１２ｄと、ソース電極１２ｓと、ｎ型不純物を含むａ−Ｓｉまたはｎ型不純物を含む微結晶シリコンを有するオーミックコンタクト層１２４，１２５と、ゲート電極１２ｇと、を備える。また、発光駆動トランジスタＴｒ１３は、ａ−Ｓｉまたは微結晶シリコンを有する半導体層１３１と、保護絶縁膜１３２と、ドレイン電極１３ｄと、ソース電極１３ｓと、ｎ型不純物を含むａ−Ｓｉまたはｎ型不純物を含む微結晶シリコンを有するオーミックコンタクト層１３４，１３５と、ゲート電極１３ｇと、を備える。なお、図示は省略しているが、第１選択トランジスタＴｒ１１も第２選択トランジスタＴｒ１２と同様の構成となっている。発光駆動トランジスタＴｒ１３は、有機ＥＬ素子２１に電流を供給して発光させるために、第１選択トランジスタＴｒ１１よりもサイズが大きく、第２選択トランジスタＴｒ１２よりもサイズが大きい。つまり、発光駆動トランジスタＴｒ１３は、半導体層１３１のチャネル幅が第１選択トランジスタＴｒ１１の半導体層のチャネル幅よりも長く、第２選択トランジスタＴｒ１２の半導体層１２１のチャネル幅よりも長い。このため、発光駆動トランジスタＴｒ１３のソース、ドレイン電極１３ｓ、１３ｄは、第１選択トランジスタＴｒ１１のソース、ドレイン電極１１ｓ、１１ｄよりも長く、第２選択トランジスタＴｒ１２のソース、ドレイン電極１２ｓ、１２ｄよりも長い。発光駆動トランジスタＴｒ１３のソース、ドレイン電極１３ｓ、１３ｄ及び半導体層１３１のチャネル幅は列方向に沿って延びている。
【００３４】
各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３において、ゲート電極は、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくともいずれかから選択された不透明なゲート導電層から形成される。ゲート導電層によって形成された第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極１１ｇ，１２ｇ，１３ｇは、有機ＥＬ素子２１の発する光に対して不透明であるので、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３の下側から各半導体層に向かって進入してくる光を遮光することができる。また、ドレイン電極、ソース電極はそれぞれ例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒ等のソース−ドレイン導電層から形成されている。また、ドレイン電極及びソース電極と半導体層との間にはそれぞれ低抵抗性接触のため、オーミックコンタクト層が形成される。
【００３５】
本実施形態では、図１及び図３に示すように、発光駆動トランジスタＴｒ１３は、各列ごとにドレイン電極１３ｄが接続され、ドレイン電極１３ｄは列方向連結配線Ｌｃの一部としても機能している。これにより、行方向に並ぶ４行の電流供給ラインＬａ及び列方向連結配線Ｌｃは、行方向及び列方向に網目状に接続されることによって全体的に低抵抗化し、電圧降下を抑制することができる。このようにドレイン電極１３ｄが電流供給ラインＬａを接続する配線を兼ねていることにより、電流供給ラインＬａを結ぶための配線を形成する領域を画素基板上に別途設ける必要がないため、有機ＥＬ素子の開口率（画素電極３４と対向電極４０との間に介在する発光層３８の面積の割合）を低下させずに、電流供給ラインＬａの電圧降下を抑制することができる。なお、電流供給ラインＬａと同一の方向に走るゲートラインＬｇは、トランジスタのソース電極、ドレイン電極を形成するソース−ドレイン導電層とは別の第３のメタル層を用いて形成している。行方向に沿って延びたゲートラインＬｇは、ゲートラインＬｇの下方に位置する層間絶縁膜３３を介して列方向連結配線Ｌｃ（ドレイン電極１３ｄ）と交差するため、ゲートラインＬｇは、電流供給ラインＬａ及び列方向連結配線Ｌｃと電気的に絶縁されている。更に、ドレイン電極１３ｄ上と電流供給ラインＬａ上の層間絶縁膜３３にコンタクトホールであるコンタクト部４９を設け、このコンタクト部４９を介して導電層４８をドレイン電極１３ｄ上及び電流供給ラインＬａ上に堆積させることによって相互に接続しているので、電流供給ラインＬａ、列方向連結配線Ｌｃ及び導電層４８が相互に接続され、配線全体の抵抗をより低くさせることができ、電圧降下を抑制することができる。なお、導電層４８は、ゲートラインＬｇと同層である第３のメタル層を用いて形成されるため、導電層４８を形成するための工程を増やすことなく形成することができる。
【００３６】
画素電極（アノード電極）３４は、透光性を備える導電材料、例えば酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等から構成される。各画素電極３４は隣接する他の画素３０の画素電極３４と離間されている。
【００３７】
層間絶縁膜３３は、絶縁性材料、例えばシリコン窒化膜から形成され、各画素電極３４の中央を開口する略方形の開口部３３ａを有し、画素電極３４の周囲を囲むように隣接する画素電極３４間に配置されている。また、層間絶縁膜３３はトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３、電流供給ラインＬａ等を覆うように形成される。層間絶縁膜３３上には図５に示すようにゲートラインＬｇ、導電層４８が形成されており、更にゲートラインＬｇ及び導電層４８を覆うように、絶縁材料、例えばシリコン窒化膜を有する絶縁層３５が形成される。絶縁層３５には開口部３３ａと形状が略一致した開口部３５ａが形成されており、これら開口部３３ａ、開口部３５ａによって画素電極３４及び対向電極４０との間に介在する発光層３８、つまり画素３０の発光領域が画される。更に隔壁３９には列方向（図３の上下方向）に延びる溝状の開口部３９ｂが複数の画素３０にわたって形成されている。
【００３８】
隔壁３９は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化してなり、層間絶縁膜３３及び絶縁層３５上に形成される。隔壁３９は、図３に示すようにストライプ状に形成されており、開口部３９ｂを備える。隔壁３９は、製造工程中、画素電極３４上に形成されるＲ（赤）の画素３０の発光層３８となる材料を含有する含有液、Ｇ（緑）の画素３０の発光層３８となる材料を含有する含有液、Ｂ（青）の画素３０の発光層３８となる材料を含有する含有液を画素電極３４上に塗布する際に、行方向に隣接する互いに異なる色を発する画素３０に流出しないように仕切っており、発光層３８の混色を防止する。なお、隔壁３９の平面形状は、これに限られず格子状であってもよい。
【００３９】
正孔注入層３６は、画素電極３４上に形成され、発光層３８に正孔を供給する機能を有する。正孔注入層３６は正孔（ホール）注入、輸送が可能な有機高分子系の材料や低分子系の材料、或いは無機化合物を有している。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を塗布、乾燥して正孔注入層３６を形成する。無機化合物としては、高抵抗の酸化モリブデンを画素電極３４上及び隔壁３９の表面に連続して成膜することによって正孔注入層３６を形成する。
【００４０】
インターレイヤ３７は正孔注入層３６上に形成される。インターレイヤ３７は、正孔注入層３６の正孔注入性を抑制して発光層３８内において電子と正孔とを再結合させやすくする機能を有し、発光層３８の発光効率を高めるために設けられている有機化合物層である。
【００４１】
発光層３８は、インターレイヤ３７上に形成されている。発光層３８は、アノード電極とカソード電極との間に電圧を印加することにより光を発生する機能を有する。発光層３８は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）を、連続した液流として吐出するノズルコート法や分離した複数の液滴として吐出するインクジェット法等により塗布し、溶媒を揮発させることによって形成する。
【００４２】
また、対向電極（カソード電極）４０は、ボトムエミッション型の場合、発光層３８側に設けられ、導電材料、例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、この層上に積層されたＡｌ等の光反射性導電層を有する積層構造であり、トップエミッション型の場合、発光層３８側に設けられ、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光透過性導電層を有する透明積層構造である。本実施形態では、対向電極４０は複数の画素３０に跨って形成される単一の電極層から構成され、例えば接地電位である共通電圧Ｖｓｓが印加されている。
【００４３】
次に、本実施形態の発光装置１０の動作及び画素３０の動作について、図６及び図７を用いて説明する。電流供給ラインＬａがｄ行（ｄは２以上の整数）単位で相互に接続されているとき、１行目のゲートラインＬｇからｎ行目（ｎ＝ｃ×ｄを満たす；ただしｃは２以上の整数）の各ゲートラインＬｇの一走査期間ＴSCのうちの相互に接続されたｄ行分の走査期間、つまりｉ行目〜（ｉ＋ｄ−１）行目のグループ（ここでｉ＝ｄ×ｋ−（ｄ−１）＝ｄ（ｋ−１）＋１；ただしｋは自然数であって且つｎ／ｄ以下）のゲートラインＬｇを各々選択する期間の合計を、図７において、ｄ行分の各グループのグループ書込み電圧期間ＴWR（＝ｄ×ＴSC）とする。ｄ行分の各グループでは、グループ書込み電圧期間ＴWR後に発光期間となるグループ発光電圧期間ＴEMが続き、その後、再びグループ書込み電圧期間ＴWR、グループグループ発光電圧期間ＴEMが繰り返される。
【００４４】
制御回路から出力される制御信号群に従ってゲートドライバは、１行目のゲートラインＬｇからｎ行目のゲートラインＬｇへと順次ハイレベル（オンレベルＯＮ）のパルスを出力する。また、本実施形態では電流供給ラインＬａは４本単位で列方向連結配線Ｌｃによって相互に接続されているため、制御回路から出力される制御信号群に従って電源または電流供給ドライバは、”ｄ＝４”として１行目の電流供給ラインＬａから４行ずつ、順次ローレベルＬのパルスを出力する。
【００４５】
ここで、図７に示すように、ｉ〜（ｉ＋ｄ−１）行のグループの各ゲートラインＬｇでは、ゲートラインＬｇのオンレベルＯＮのパルスが出力される一走査期間ＴSCは相互にずれているが、各一走査期間ＴSCは、ｉ〜（ｉ＋ｄ−１）行の電流供給ラインＬａにローレベルＬのパルスが出力されているグループ書込み電圧期間ＴWR内に設定されている。本実施形態ではｉ〜（ｉ＋ｄ−１）行の電流供給ラインＬａは、列方向連結配線Ｌｃによって相互に接続されているため、ｉ〜（ｉ＋ｄ−１）行の電流供給ラインＬａへのローレベルＬのパルスの時間的長さは、ｉ行から（ｉ＋ｄ−１）行のゲートラインＬｇを順次オンレベルＯＮのパルスを出力する各一走査期間ＴSCの和、つまりグループ書込み電圧期間ＴWRとなる。つまり、ｉ〜（ｉ＋ｄ−１）行のグループの電流供給ラインＬａには、ｉ行のゲートラインＬｇにオフレベルＯＦＦからオンレベルＯＮに切り替わるパルスが出力されてから、（ｉ＋ｄ−１）行目のゲートラインＬｇにオンレベルＯＮからオフレベルＯＦＦに切り替わるパルスが出力されるまでの間、ローレベルＬのパルスが出力される。また、各行のゲートラインＬｇにオンレベルＯＮのパルスが出力されている期間に、データドライバが、制御回路から出力される制御信号群に従って全列のデータラインＬｄに発光輝度階調に従ったシンク電流（つまり、データドライバに向かった電流）である表示信号を発生する。ここで、データドライバは、制御回路が受けた画像データに従った電流値となるような階調電流を流す電流ドライバ、或いは画像データに従った電流値の電流を流すための階調電圧を印加する電圧ドライバのいずれかであり、各列のデータラインＬｄに表示信号を出力してシンク電流を流す。
【００４６】
各画素３０の電流の流れ及び電圧の印加について詳細に説明する。
ｉ行目の走査期間ＴSCの開始時刻ｔｉでは、走査ドライバからｉ行目のゲートラインＬｇにハイレベル（オンレベルＯＮ）のパルスが出力されだして、時刻ｔｉから時刻ｔ（ｉ＋１）直前までの走査期間ＴSCの間、ｉ行目のゲートラインＬｇには第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２がオン状態となるようなオンレベルＯＮの走査信号電圧がｉ行目のゲートラインＬｇに印加される。続いて、（ｉ＋１）行目の走査期間ＴSCの開始時刻ｔ（ｉ＋１）では、走査ドライバから（ｉ＋１）行目のゲートラインＬｇにハイレベル（オンレベルＯＮ）のパルスが出力されて、時刻ｔ（ｉ＋１）から時刻ｔ（ｉ＋２）直前までの間（ｉ＋１）行目のゲートラインＬｇには第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２がオン状態となるようなオンレベルＯＮの走査信号電圧が（ｉ＋１）行目のゲートラインＬｇに印加される。同様に、（ｉ＋２）行目の走査期間ＴSCである時刻ｔ（ｉ＋２）から時刻ｔ（ｉ＋３）直前までの間、（ｉ＋２）行目のゲートラインＬｇには第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２がオン状態となるようなオンレベルＯＮの走査信号電圧が（ｉ＋２）行目のゲートラインＬｇに印加され、（ｉ＋３）行目の走査期間ＴSCである時刻ｔ（ｉ＋３）から時刻ｔ（ｉ＋４）直前までの間、（ｉ＋３）行目のゲートラインＬｇには第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２がオン状態となるようなオンレベルＯＮの走査信号電圧が（ｉ＋３）行目のゲートラインＬｇに印加される。
【００４７】
更に、ｉ〜（ｉ＋ｄ−１）行目のｄ行分のグループのグループ書込み電圧期間ＴWRの開始時刻ｔｉでは、電源または電流供給ドライバからｉ〜（ｉ＋ｄ−１）行目のグループの電流供給ラインＬａにローレベルＬのパルス信号が出力される。ローレベルＬは、基準電位Ｖｓｓと等電位或いはそれより低い。更に、各行の走査期間ＴSCに、データドライバは、制御回路が受けた画像データに従って、所定電流値のシンク電流を流す。
【００４８】
まずｉ行目のゲートラインＬｇの走査期間ＴSCでは、第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２はオンするとともに、データドライバが、電圧値が基準電圧Ｖｓｓ以下の電流制御のためのシンク電流を各列のデータラインＬｄに流そうとする。このため、発光駆動トランジスタＴｒ１３のゲート及びソースの一端にシンク電流の電流値に応じた電圧が印加されて、図６（ａ）に示すように、データラインＬｄ及び第２選択トランジスタＴｒ１２を介して発光駆動トランジスタＴｒ１３にシンク電流が流れる。
【００４９】
発光駆動トランジスタＴｒ１３のゲート電極１３ｇの電位はドレイン電極１３ｄの電位と等しいので、発光駆動トランジスタＴｒ１３のゲート−ソース間に電位差が生じ、データラインＬｄには、それぞれデータドライバで指定された電圧に従った電流値（つまり、画像データに従った電流値）のシンク電流Ｉが図６（ａ）に示す矢印Ｋに示す方向に流れる。なお、走査期間ＴSCでは、電流供給ラインＬａの電源信号電圧が基準電圧Ｈ以下であるため、有機ＥＬ素子２１のアノードの電位はカソードの電位より低くなり、有機ＥＬ素子２１には逆バイアス電圧が印加されていることになる。そのため、有機ＥＬ素子２１には電流供給ラインＬａからの電流が流れない。
【００５０】
このとき各画素３０のコンデンサ１３の両端は、データドライバにより制御された表示信号に基づいて発光駆動トランジスタＴｒ１３のドレイン電極１３ｄ−ソース電極１３ｓを流れる電流の電流値に従った電圧になる。すなわち、各画素３０のコンデンサ１３には、各画素３０の発光駆動トランジスタＴｒ１３にそれぞれ表示信号にしたがった電流Ｉを流れさせるような各発光駆動トランジスタＴｒ１３のゲート−ソース間の電位差を生じさせる電荷がチャージされる。
【００５１】
このような動作がｉ〜（ｉ＋ｄ−１）行について各走査期間ＴSCごとに行われる。グループ書込み電圧期間ＴWRの終了時刻ｔ(ｉ＋ｄ)には、走査ドライバから（ｉ＋ｄ−１）行目のゲートラインＬｇに出力されるパルスがオンレベルＯＮからオフレベルＯＦＦに切り替わり、そして電源または電流供給ドライバからｉ〜（ｉ＋ｄ−１）行の電流供給ラインＬａに出力される信号がローレベルＬからハイレベルＨに切り替わる。従って、ｉ〜（ｉ＋ｄ−１）行のグループでは、この終了時刻ｔ(ｉ＋ｄ)から次のグループ書込み電圧期間ＴWRの開始時刻ｔｉまでのグループ発光電圧期間ＴEM中では、ｉ〜（ｉ＋ｄ−１）行目のゲートラインＬｇに第１選択トランジスタＴｒ１１のゲート及び第２選択トランジスタＴｒ１２のゲートにオフレベルＯＦＦ（ローレベル）の走査信号電圧が印加されるとともに、電流供給ラインＬａに印加される電源信号電圧は基準電位Ｖｓｓ及びグループ書込み電圧期間ＴWRに出力された電位ローレベルＬより十分高いハイレベルの電源電圧Ｈである。
【００５２】
このため、図６（ｂ）に示すように、グループ発光電圧期間ＴEMでは、非選択状態の行の第２選択トランジスタＴｒ１２がオフ状態になり、第２選択トランジスタＴｒ１２に電流が流れない。更に、グループ発光電圧期間ＴEMでは、第１選択トランジスタＴｒ１１がオフ状態になり、コンデンサ１３は、その一端及び他端によりチャージされた電荷を保持し続けて、発光駆動トランジスタＴｒ１３はオン状態を維持し続ける。つまり、グループ発光電圧期間ＴEMとこのグループ発光電圧期間ＴEMの直前のグループ書込み電圧期間ＴWRとでは、発光駆動トランジスタＴｒ１３のゲート−ソース間電圧値ＶGSが等しい。そのため、グループ発光電圧期間ＴEMでも、発光駆動トランジスタＴｒ１３は画像データに従った電流値の電流を流し続けるので、グループ発光電圧期間ＴEMの電流Ｉの電流値はこのグループ発光電圧期間ＴEMの前のグループ書込み電圧期間ＴWRの電流Ｋの電流値に等しい。グループ発光電圧期間ＴEMの間、発光駆動トランジスタＴｒ１３を流れる電流Ｋは有機ＥＬ素子２１に流れて、有機ＥＬ素子２１が流れる電流Ｉの電流値に従った輝度で発光する。このように表示信号に従った輝度階調で有機ＥＬ素子２１は発光する。
【００５３】
また、ｉ〜（ｉ＋ｄ−１）行目のゲートラインＬｇのグループ書込み電圧期間ＴWRが終了すると、引き続き（ｉ＋ｄ）行目〜（ｉ＋２ｄ−１）行目のグループのゲートラインＬｇが順次選択されるグループ書込み電圧期間ＴWRになり、この間、電源または電流供給ドライバから（ｉ＋ｄ）〜（ｉ＋２ｄ−１）行の電流供給ラインＬａに出力される信号がローレベルＬからハイレベルＨに切り替わる。このように、電流供給ラインＬａが相互に接続されたｄ行単位のグループで書込みを行うように、電流供給ラインＬａの電圧を切り替えて全行の書込みを終了すると、再び１行目のゲートラインＬｇから一走査期間ＴSCが開始し、書込みを繰り返す。
【００５４】
次に、本実施形態にかかるボトムエミッション型発光装置の製造方法について図８〜図１０を用いて説明する。なお、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２及び発光駆動トランジスタＴｒ１３は、チャネル幅の長さを除いて基本的な構造が同等であり、第１選択トランジスタＴｒ１１は、第２選択トランジスタＴｒ１２と同一工程により形成されるので以下においてその説明を省略する。
【００５５】
まず、ガラス基板等を有する画素基板３１を用意する。画素基板３１上に、スパッタ法、真空蒸着法等によりＩＴＯ等の透明導電膜を堆積後、フォトリソグラフィによってキャパシタ電極Ｃｓ１をパターン形成する。
【００５６】
次にこの画素基板３１上に、スパッタ法、真空蒸着法等により例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜の少なくとも何れかを含むゲート導電膜を形成し、これを図８（ａ）に示すようにトランジスタＴｒ１２及びＴｒ１３のゲート電極１２ｇ，１３ｇ、及びデータラインＬｄの形状にパターニングする。このとき、発光駆動トランジスタＴｒ１３のゲート電極１３ｇはコンタクト部４４において、キャパシタ電極Ｃｓ１の一部と重なるように形成されるが、キャパシタ電極Ｃｓ１となるＩＴＯ等の透明金属酸化物はＡｌとの接触抵抗が高いので、ゲート導電膜は、ＩＴＯ等の透明金属酸化物との接触抵抗の比較的低いＭｏ膜やＭｏＮｂ合金膜が好ましい。なお、トップエミッション型の場合、キャパシタ電極Ｃｓ１は、透明である必要がないのでゲート導電膜をパターニングすることによって発光駆動トランジスタＴｒ１３のゲート電極１３ｇ及び第１選択トランジスタＴｒ１１のソース電極１１ｓと一体的に形成されるので、上述した透明導電膜の材料の制約がない。
【００５７】
続いて、ＣＶＤ（Chemical Vapor Deposition）法等によりゲート電極１２ｇ，１３ｇ、キャパシタ電極Ｃｓ１、及びデータラインＬｄ上に絶縁膜３２、アモルファスシリコン膜、窒化シリコン膜を連続して堆積し、窒化シリコン膜をパターニングして保護絶縁膜１２２，１３２を形成する。
【００５８】
次にｎ型不純物が含まれたアモルファスシリコン膜をＣＶＤ法等により堆積後、パターニングして図８（ｂ）に示すようにオーミックコンタクト層１２４，１２５，１３４，１３５を形成し、アモルファスシリコン膜をパターニングしてトランジスタＴｒ１２及びＴｒ１３の半導体層１２１，１３１を形成する。
【００５９】
次に、スパッタ法、真空蒸着法等により絶縁膜３２上に、ボトムエミッション型の場合、ＩＴＯ等の透明導電膜を、トップエミッション型の場合、光反射性導電膜及びＩＴＯ等の透明導電膜を被膜後、フォトリソグラフィによってパターニングして画素電極３４を形成する。
【００６０】
続いて、絶縁膜３２に貫通孔であるコンタクト部４１、４３を形成してから、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくとも何れかを含むソース−ドレイン導電膜をスパッタ法、真空蒸着法等により被膜して、フォトリソグラフィによってパターニングして図３、図８（ｂ）に示すようにドレイン電極１２ｄ、１３ｄ及びソース電極１２ｓ，１３ｓ、電流供給ラインＬａ、列方向連結配線Ｌｃを形成する。このとき、発光駆動トランジスタＴｒ１３のソース電極１３ｓ及び第２選択トランジスタＴｒ１２のドレイン電極１２ｄはそれぞれ画素電極３４の一部と重なるように形成される。このように発光駆動トランジスタＴｒ１３のソース電極１３ｓ及び第２選択トランジスタＴｒ１２のドレイン電極１２ｄは、画素電極３４を介して接続されるので、第２選択トランジスタＴｒ１２と発光駆動トランジスタＴｒ１３との間で相互に接続する引き回し配線が不要となり、画素の開口率を高くすることができる。なお、コンタクト部４１，４３とともに、ゲートドライバと接続するための各ゲートラインＬｇの接続端子部及びデータドライバと接続するための各データラインＬｄの接続端子部をそれぞれ露出するコンタクトホールを絶縁膜３２に形成してもよい。また、画素電極３４となる導電膜を、これらコンタクトホール及びコンタクト部４１、４３を形成後に堆積してから、フォトリソグラフィによってパターニングすれば、画素電極３４が形成されるとともに、コンタクト部４１、４３において、ゲート導電膜とソース−ドレイン導電膜との間に画素電極３４となる導電膜を介在する三層構造の接続部を形成することができる。
【００６１】
続いて、図８（ｃ）に示すようにトランジスタＴｒ１２，Ｔｒ１３等を覆うようにシリコン窒化膜を有する層間絶縁膜３３をＣＶＤ法等により形成する。
【００６２】
層間絶縁膜３３に、フォトリソグラフィ等によりコンタクト部４９とコンタクト部４２となる開口を形成する。続いて、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等を有する金属膜を、真空蒸着法、スパッタ法によって形成する。次に、フォトリソグラフィによってパターニングして図３、図９（ａ）に示すようにコンタクト部４９を介して列方向連結配線Ｌｃ及び電流供給ラインＬａに接続された導電層４８と、コンタクト部４２を介して第２選択トランジスタＴｒ１２のゲート電極１２ｇ及び第１選択トランジスタＴｒ１１のゲート電極１１ｇに接続されたゲートラインＬｇとを形成する。続いて、導電層４８とゲートラインＬｇとを覆うように、シリコン窒化膜等を有する絶縁層３５を形成する。次に、絶縁層３５と層間絶縁膜３３とに、図９（ｂ）に示すように、画素電極３４を露出する開口３５ａを形成する。
【００６３】
次に、感光性ポリイミドを層間絶縁膜３３と絶縁層３５とを覆うように塗布し、隔壁３９の形状に対応するマスクを介して露光、現像、焼成することによってパターニングし、図１０（ａ）に示すように隔壁３９を形成する。
【００６４】
続いて、正孔注入材料を含む有機化合物含有液を、連続して流すノズルプリンティング装置や個々に独立した複数の液滴として吐出するインクジェット装置、或いはロール式印刷装置によって開口部３５ａで囲まれた画素電極３４上に選択的に塗布する。続いて、画素基板３１を大気雰囲気下で加熱し有機化合物含有液の溶媒を揮発させて、正孔注入層３６を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。なお上記湿式成膜以外でも蒸着によって正孔注入層３６を形成してもよい。
【００６５】
続いて、ノズルプリンティング装置、インクジェット装置、或いはロール式印刷装置を用いてインターレイヤ３７となる材料を含有する有機化合物含有液を正孔注入層３６上に塗布する。窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行ってインターレイヤ３７を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。
【００６６】
次に、発光ポリマー材料（Ｒ，Ｇ，Ｂ）を含有する有機化合物含有液を、同様にノズルプリンティング装置、インクジェット装置、或いはロール式印刷装置により塗布して窒素雰囲気中で加熱して残留溶媒の除去を行い、発光層３８を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。
【００６７】
ボトムエミッション型の場合、発光層３８まで形成した画素基板３１に真空蒸着やスパッタリングで、Ｌｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、Ａｌ等の光反射性導電層を有する２層構造の対向電極４０を形成する。トップエミッション型の場合、対向電極４０は、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、その上に形成された１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光反射性導電層を有する透明積層構造となる。
【００６８】
次に、複数の画素３０が形成された表示領域の外側において、画素基板３１上に紫外線硬化樹脂、又は熱硬化樹脂を有する封止樹脂を塗布し、画素基板３１と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板３１と封止基板とを接合する。
以上の工程により、図１０（ｂ）に示すように発光装置１０が製造される。
【００６９】
本実施形態では、複数の行の単位で発光駆動トランジスタＴｒ１３のドレイン電極１３ｄが相互に接続するように列方向連結配線Ｌｃを形成することで、行方向に形成された複数本の電流供給ラインＬａを網目状に結ぶ。これにより、電流供給ラインＬａに印加された電圧の配線抵抗による降下を抑制することが可能となり、良好に複数の有機ＥＬ素子を発光させることができる。特に本実施形態では、ドレイン電極１３ｄを画素の列方向に延伸させることによって列方向連結配線Ｌｃを形成しているので、ドレイン電極１３ｄとは別途に電流供給ラインＬａを接続するための配線を形成する領域を画素基板３１上に設ける必要がない。これにより、画素３０の開口率を低下させることなく、電流供給ラインＬａの電圧降下を抑制することができる。
【００７０】
また、本実施形態では、ドレイン電極１３ｄを延伸させる構成であるため、ドレイン電極１３ｄと交差するゲートラインＬｇを、ゲート導電層、ソース−ドレイン導電層とは、別の第３のメタル層によって形成している。このゲートラインＬｇを形成する際に、電流供給ラインＬａ及びドレイン電極１３ｄ上に、第３のメタル層を形成することにより、特に工程を増加させることなく、電流供給ラインＬａの厚みを増やすことができ、電流供給ラインＬａの低抵抗化を実現することができる。
【００７１】
図１１にシミュレーション結果を示す。図１１では、図１に示すように、データライン、電流供給ライン、画素が配置されている例で、各行の電流供給ラインを電気的に独立している場合と、２つの行の電流供給ラインを相互に接続する場合と、４つの行の電流供給ラインを相互に接続する場合と、で電圧降下の程度を算出した。また、１画素に対応する長さ（隣接するデータライン間の長さに相当）の電流供給ラインの配線抵抗をＲ１と設定し、１画素の対応する長さ（隣接する電流供給ライン間の長さの相当）の列方向連結配線の抵抗をＲ２とする。なお、図１１に示す例では、Ｒ１を５Ω、Ｒ２を１００Ωとし、各データラインから１μＡの電流を引き込んだときの各画素における電位を示す。なお、画素は横方向（行方向）に３２０個あると設定し、電源または電流供給ドライバにより近い方（より配線抵抗の低い方）の画素が段数がより小さいように設定されている。１個目の画素が設置されている方向からのみ電源または電流供給ドライバを供給するものとしてシミュレーションを行った。
【００７２】
図１１から明らかなように、電流供給ラインを接続しない場合は、１段目の画素と比べて３２０段目の画素では約０．２５Ｖの電圧降下となった。これに対して電流供給ラインを列方向に相互に接続した例では、いずれも電圧降下を抑制することができており、２本ずつ接続した場合は、約半分の０．１２Ｖ程度、４本ずつ接続した場合は、０．０６Ｖ程度の低下であった。このように図１１からも電流供給ラインを列方向連結配線で接続することで、電圧降下の抑制することができると言える。特にデータドライバが、画像データに従った電流値の電流を流すための階調電圧をデータラインＬｄに印加する電圧ドライバの場合、発光駆動トランジスタＴｒ１３のドレイン−ソース間を流れる電流の電流値は、各画素３０における電流供給ラインＬａでの電圧のばらつきが大きいほど、ばらつきが大きくなるので本実施形態のような構造にすることによって顕著な効果を奏する。
【００７３】
（実施形態２）
実施形態２に係る発光装置及び発光装置の製造方法を図を用いて説明する。本実施形態の発光装置が上述した実施形態１と異なるのは、実施形態１では、ゲートラインＬｇをソース−ドレイン導電層上の第３のメタル層から形成する構成であったが、本実施形態では列方向連結配線が第３のメタル層から形成されている点にある。実施形態１と共通する部分については同一の引用番号を付し、詳細な説明を省略する。
【００７４】
図１２は実施形態２に係る発光装置５０の構成例を示す図である。図１３は、実施形態２に係る発光装置の画素５１を示す平面図であり、図１４は、画素５１の列方向連結配線Ｌｃを省略して示す平面図である。また、図１５は図１３に示すXV−XV線断面図であり、図１６は、図１３に示すXVI−XVI線断面図である。
【００７５】
本実施形態の発光装置５０は、図１２に示すように実施形態１と同様に画素基板３１上に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の画素５１を一組として、この組が行方向（図１２の左右方向）に繰り返し複数配列されるとともに、列方向（図１２の上下方向）に同一色の画素が複数配列されている。各画素５１は、実施形態１と同様にＲＧＢそれぞれの光を発する有機ＥＬ素子２１と、有機ＥＬ素子２１をアクティブ動作させる画素回路ＤＳとを備える。画素回路ＤＳは、実施形態１と同様に第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３、キャパシタＣｓ、有機ＥＬ素子２１と、を備える。有機ＥＬ素子２１は、実施形態１と同様に画素電極３４と、隔壁３９と、層間絶縁膜３３と、絶縁層３５と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、対向電極４０と、を備える。
【００７６】
本実施形態の画素５１では、図１２及び図１３に示すように、列方向連結配線Ｌｃは、列方向に隣接する画素５１の電流供給ラインＬａを接続する。また、列方向連結配線Ｌｃは、図１５及び図１６に示すように、ソース−ドレイン導電層上に形成された第３のメタル層から形成される。ゲートラインＬｇ、電流供給ラインＬａ及び発光駆動トランジスタＴｒ１３のドレイン電極１３ｄとは、同一のソース−ドレイン導電層を用いて形成されている。このため、列方向連結配線Ｌｃは、図１３に示すように発光駆動トランジスタＴｒ１３のドレイン電極１３ｄに沿うように形成され、図１５に示すようにドレイン電極１３ｄ上と電流供給ラインＬａ上では、層間絶縁膜３３に設けられたコンタクトホールであるコンタクト部４７を介してドレイン電極１３ｄと電流供給ラインＬａに接触するように形成される。また、列方向連結配線ＬｃとゲートラインＬｇとが交差する領域では層間絶縁膜３３によって絶縁されている。なお、本実施形態では、列方向連結配線Ｌｃを、ドレイン電極１３ｄに沿うように直線状に形成する構成を例に挙げているが、電流供給ラインＬａとドレイン電極１３ｄは同電位であるため、実施形態１のように、電流供給ラインＬａにも沿うように行方向にも形成し、電流供給ラインＬａの低抵抗化を図ることも可能である。
【００７７】
また、本実施形態では、ゲートラインＬｇと第２選択トランジスタＴｒ１２のゲート電極１２ｇとは、図１６に示すように、絶縁膜３２に設けられたコンタクトホールであるコンタクト部５５を介して接続される。
【００７８】
次に、本実施形態の発光装置５０の製造方法を図１７及び図１８を用いて説明する。キャパシタ電極Ｃｓ１をパターン形成する。次にこの画素基板３１上に、スパッタ法、真空蒸着法等により例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくともいずれかから選択されたゲート導電膜を形成し、これを図１７（ａ）に示すようにトランジスタＴｒ１２及びＴｒ１３のゲート電極１２ｇ，１３ｇ、及びデータラインＬｄの形状にパターニングする。ＣＶＤ法等によりゲート電極１２ｇ，１３ｇ、キャパシタ電極Ｃｓ１、及びデータラインＬｄ上に絶縁膜３２、アモルファスシリコン膜、窒化シリコン膜を連続して堆積し、窒化シリコン膜をパターニングして保護絶縁膜１２２，１３２を形成する。
【００７９】
次にｎ型不純物が含まれたアモルファスシリコン膜をＣＶＤ法等により堆積後、パターニングしてオーミックコンタクト層１２４，１２５，１３４，１３５を形成し、アモルファスシリコン膜をパターニングしてトランジスタＴｒ１２及びＴｒ１３の半導体層１２１，１３１を形成する。次に、スパッタ法、真空蒸着法等により絶縁膜３２上に、ボトムエミッション型の場合、ＩＴＯ等の透明導電膜を、トップエミッション型の場合、光反射性導電膜及びＩＴＯ等の透明導電膜を被膜後、フォトリソグラフィによってパターニングして画素電極３４を形成する。
【００８０】
続いて、絶縁膜３２に貫通孔であるコンタクト部４１、４３を形成してから、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等を有するソース−ドレイン導電膜をスパッタ法、真空蒸着法等により被膜して、フォトリソグラフィによってパターニングしてドレイン電極１２ｄ、１３ｄ及びソース電極１２ｓ，１３ｓ、電流供給ラインＬａ、ゲートラインＬｇを形成する。このとき、発光駆動トランジスタＴｒ１３のソース電極１３ｓ及び第２選択トランジスタＴｒ１２のドレイン電極１２ｄはそれぞれ画素電極３４の一部と重なるように形成される。
【００８１】
続いて、図１７（ａ）に示すようにトランジスタＴｒ１２，Ｔｒ１３等を覆うようにシリコン窒化膜を有する層間絶縁膜３３をＣＶＤ法等により形成する。
【００８２】
層間絶縁膜３３に、フォトリソグラフィ等によりゲートラインＬｇ上を除いた列方向連結配線Ｌｃに対応する開口を形成する。続いて、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくともいずれかから選択された第３メタル層を、真空蒸着法、スパッタ法によって形成する。次に、フォトリソグラフィによってパターニングして図１７（ｂ）に示すように列方向連結配線Ｌｃを形成する。なお、列方向連結配線Ｌｃは、ドレイン電極１３ｄと電流供給ラインＬａとは接触するが、ゲートラインＬｇとは層間絶縁膜３３によって絶縁するように形成される。
【００８３】
続いて、列方向連結配線Ｌｃを覆うように、シリコン窒化膜等を有する絶縁層３５を形成する。次に、絶縁層３５と層間絶縁膜３３とに画素電極３４を露出する開口３５ａを形成する。
【００８４】
次に、感光性ポリイミドを層間絶縁膜３３と絶縁層３５とを覆うように塗布し、隔壁３９の形状に対応するマスクを介して露光、現像、焼成することによってパターニングし、図１８（ａ）に示すように隔壁３９を形成する。
【００８５】
続いて、実施形態１と同様に、ノズルプリンティング装置、インクジェット装置或いはロール式印刷装置によって開口部３５ａで囲まれた画素電極３４上に正孔注入層３６を形成する。なお上記湿式成膜以外でも蒸着によって正孔注入層３６を形成してもよい。次に、正孔注入層３６上にインターレイヤ３７を形成し、インターレイヤ３７上に発光層３８を形成する。
【００８６】
ボトムエミッション型の場合、発光層３８まで形成した画素基板３１に真空蒸着やスパッタリングで、Ｌｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、Ａｌ等の光反射性導電層を有する２層構造の対向電極４０を形成する。トップエミッション型の場合、対向電極４０は、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、その上に形成された１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光反射性導電層を有する透明積層構造となる。
【００８７】
次に、複数の画素５１が形成された表示領域の外側において、画素基板３１上に紫外線硬化樹脂、又は熱硬化樹脂を有する封止樹脂を塗布し、画素基板３１と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板３１と封止基板とを接合する。
以上の工程により、図１８（ｂ）に示すように発光装置５０が製造される。
【００８８】
上述したように、本実施形態では、画素５１の発光駆動トランジスタＴｒ１３のドレイン電極１３ｄと、列方向に隣接する画素５１の発光駆動トランジスタＴｒ１３のドレイン電極１３ｄとを接続するように列方向連結配線Ｌｃを形成する。これにより、複数本の電流供給ラインＬａを接続することができ、電流供給ラインＬａの電圧降下を良好に抑制することができる。
【００８９】
（実施形態３）
実施形態３にかかる発光装置６０を図を用いて説明する。上述した実施形態１及び実施形態２では、ゲート導電層、ソース−ドレイン導電層、第３のメタル層によって、電流供給ラインＬａ、データラインＬｄ、ゲートラインＬｇの各配線を形成していたが、実施形態３では、ゲート導電層、ソース−ドレイン導電層の２層のみでこれらの配線を形成する点が異なる。上述した各実施形態と共通する部分については同一の引用番号を付し、詳細な説明を省略する。
【００９０】
図１９は実施形態３に係る発光装置６０の構成例を示す図である。図２０は、実施形態３に係る発光装置の画素６１を示す平面図であり、図２１（ａ）は、図２０に示すXXIA−XXIA線断面図であり、（ｂ）は、図２０に示すXXIB−XXIB線断面図である。
【００９１】
本実施形態の発光装置６０は、実施形態１と同様に画素基板３１上に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の画素６１を一組として、この組が行方向（図２０の左右方向）に繰り返し複数配列されるとともに、列方向（図２０の上下方向）に同一色の画素が複数配列されている。各画素６１はＲＧＢそれぞれの光を発する有機ＥＬ素子２１と、有機ＥＬ素子をアクティブ動作させる画素回路ＤＳとを備える。画素回路ＤＳは、実施形態１と同様に第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３、キャパシタＣｓ、有機ＥＬ素子２１と、を備える。有機ＥＬ素子２１は、実施形態１と同様に画素電極３４と、層間絶縁膜３３と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、隔壁３９と、対向電極４０と、を備える。
【００９２】
本実施形態では、図２０に示すように、発光駆動トランジスタＴｒ１３のドレイン電極１３ｄを列方向に延伸させ、隣接する画素６１のドレイン電極１３ｄと接続させ、ドレイン電極１３ｄを列方向連結配線Ｌｃとして機能させる。このようにドレイン電極１３ｄが複数の画素にわたって延びるように形成されるため、本実施形態では列方向連結配線Ｌｃ（ドレイン電極１３ｄ）とゲートラインＬｇとが交わることがないよう、ゲートラインＬｇをデータラインＬｄと同層であり、絶縁膜３２下に形成されたゲート導電層を用いて形成する。なお、ゲートラインＬｇをゲート導電層を用いて形成すると、図２０の左下に示すようにゲートラインＬｇとデータラインＬｄとが交差する領域が生ずる。このため、図２１（ｂ）に示すように、絶縁膜３２に設けられたコンタクト部６６，６７と、ソース−ドレイン導電層から形成する迂回配線６５と、を用いることでゲートラインＬｇを絶縁膜３２上に迂回させ、ゲートラインＬｇとデータラインＬｄとの絶縁を図っている。
【００９３】
次に、本実施形態の発光装置６０の製造方法を説明する。
まず、キャパシタ電極Ｃｓ１をパターン形成する。次にこの画素基板３１上に、スパッタ法、真空蒸着法等により例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくとも何れかを含むゲート導電膜を形成し、これをトランジスタＴｒ１２及びＴｒ１３のゲート電極１２ｇ，１３ｇ、データラインＬｄ、及びゲートラインＬｇの形状にパターニングする。次に、ＣＶＤ法等によりゲート電極１２ｇ，１３ｇ、キャパシタ電極Ｃｓ１、データラインＬｄ、及びゲートラインＬｇ上に絶縁膜３２、アモルファスシリコン膜、窒化シリコン膜を連続して堆積し、窒化シリコン膜をパターニングして保護絶縁膜１２２，１３２を形成する。
【００９４】
次にｎ型不純物が含まれたアモルファスシリコン膜をＣＶＤ法等により堆積後、パターニングしてオーミックコンタクト層１２４，１２５，１３４，１３５を形成し、アモルファスシリコン膜をパターニングしてトランジスタＴｒ１２及びＴｒ１３の半導体層１２１，１３１を形成する。次に、スパッタ法、真空蒸着法等により絶縁膜３２上に、ボトムエミッション型の場合、ＩＴＯ等の透明導電膜を、トップエミッション型の場合、光反射性導電膜及びＩＴＯ等の透明導電膜を被膜後、フォトリソグラフィによってパターニングして画素電極３４を形成する。
【００９５】
続いて、絶縁膜３２の所定の領域に、コンタクト部６６，６７に対応する貫通孔を形成してから、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等を有するソース−ドレイン導電層をスパッタ法、真空蒸着法等により被膜して、フォトリソグラフィによってパターニングする。これにより、コンタクト部６６，６７、迂回配線６５、ドレイン電極１２ｄ、１３ｄ及びソース電極１２ｓ，１３ｓ、電流供給ラインＬａを形成する。このとき、発光駆動トランジスタＴｒ１３のソース電極１３ｓ及び第２選択トランジスタＴｒ１２のドレイン電極１２ｄはそれぞれ画素電極３４の一部と重なるように形成される。
【００９６】
続いて、トランジスタＴｒ１２，Ｔｒ１３等を覆うようにシリコン窒化膜を有する層間絶縁膜３３をＣＶＤ法等により形成する。次に、層間絶縁膜３３に、フォトリソグラフィ等により、開口３５ａを形成し、画素電極３４を露出させる。
【００９７】
次に、感光性ポリイミドを層間絶縁膜３３を覆うように塗布し、隔壁３９の形状に対応するマスクを介して露光、現像、焼成することによってパターニングし、隔壁３９を形成する。続いて、実施形態１と同様に、開口部３５ａで囲まれた画素電極３４上に正孔注入層３６を形成する。次に、正孔注入層３６上にインターレイヤ３７を形成し、インターレイヤ３７上に発光層３８を形成する。
【００９８】
ボトムエミッション型の場合、発光層３８まで形成した画素基板３１に真空蒸着やスパッタリングで、Ｌｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、Ａｌ等の光反射性導電層を有する２層構造の対向電極４０を形成する。トップエミッション型の場合、対向電極４０は、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、その上に形成された１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光反射性導電層を有する透明積層構造となる。
【００９９】
次に、複数の画素６１が形成された表示領域の外側において、画素基板３１上に紫外線硬化樹脂、又は熱硬化樹脂を有する封止樹脂を塗布し、画素基板３１と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板３１と封止基板とを接合する。
以上の工程により、発光装置６０が製造される。
【０１００】
上述したように、本実施形態では、画素６１の発光駆動トランジスタＴｒ１３のドレイン電極１３ｄを延伸するように形成し、列方向に隣接する画素６１の発光駆動トランジスタＴｒ１３のドレイン電極１３ｄと接続させ、列方向連結配線Ｌｃとして機能させる。これにより、電流供給ラインＬａの電圧降下を良好に抑制することができる。更に、本実施形態では、ゲートラインＬｇを、データラインＬｄを形成するゲート導電層を用いて形成し、ゲートラインＬｇとデータラインＬｄとが交差する領域では、ソース−ドレイン導電層を用いて形成された迂回配線６５によってゲートラインＬｇを迂回させる。このように、ゲートラインＬｇを迂回させることにより、ゲート導電層とソース−ドレイン導電層との２つの金属層のみで、電流供給ラインＬａを列方向連結配線Ｌｃによって接続することができ、電流供給ラインＬａの電圧降下を良好に抑制することができる。
【０１０１】
なお、上述した実施形態３では、ゲートラインＬｇをゲート導電層を用いて形成する場合を例に挙げたが、これに限られず、例えば図２２に示すように、ゲートラインＬｇを上述した実施形態２と同様に、ソース−ドレイン導電層を用いて形成し、列方向連結配線Ｌｃ及び電流供給ラインＬａをソース−ドレイン導電層を用いて形成してもよい。この場合は、図２０の右下に相当する領域で、列方向連結配線ＬｃとゲートラインＬｇとが交差することとなるため、ゲートラインＬｇを列方向連結配線Ｌｃ付近で断線させ、列方向連結配線Ｌｃの左右にそれぞれ位置するゲートラインＬｇの各端同士を、絶縁膜３２に設けられたコンタクトホールであるコンタクト部を介して実施形態３と同様にゲート導電層を用いてパターニングされた迂回配線７１に接続させるとよい。
【０１０２】
また、データラインＬｄと列方向連結配線Ｌｃについては、有機ＥＬ素子の発光を制御する表示信号の伝達に直接関連しており、電圧降下が生じないことが好ましい配線であるが、有機ＥＬ素子の発光に影響が少ない場合は、例えば実施形態３で、ゲートラインＬｇではなくデータラインＬｄを迂回させることも可能であるし、図２３に示すように、ソース−ドレイン導電層を用いて形成された列方向連結配線Ｌｃを、絶縁膜３２に設けられたコンタクトホールであるコンタクト部を介して、ゲート導電層を用いて形成された迂回配線７２によって迂回させることも可能である。
【０１０３】
（実施形態４）
実施形態４にかかる発光装置７０を図２４〜図２６を用いて説明する。実施形態４では、隣接する行間の列方向連結配線Ｌｃにスイッチング素子としてスイッチトランジスタＴｒ１４を設けている点で実施形態１〜実施形態３と異なる。また、電流供給ラインＬａは、ｄ行（ｄは２以上の整数）単位で分割されておらず、行間の列方向連結配線Ｌｃ及びスイッチトランジスタＴｒ１４を介して全行が連結されている。上述した各実施形態と共通する部分については同一の引用番号を付し、詳細な説明を省略する。
【０１０４】
ｉ行目のスイッチトランジスタＴｒ１４は、ドレイン電極がｉ行目の電流供給ラインＬａに接続された列方向連結配線Ｌｃに接続され、ソース電極が（ｉ＋１）行目の電流供給ラインＬａに接続された列方向連結配線Ｌｃに接続され、ゲート電極がｉ行目の制御配線Ｌｓに接続されている。すなわち、制御配線Ｌｓは画素がｎ行の場合、（ｎ−１）本配置されている。このため、ｉ行目の制御配線Ｌｓに、オンレベルＯＮのスイッチ信号電圧が印加されると、ｉ行目の電流供給ラインＬａ及び（ｉ＋１）行目の電流供給ラインＬａが導通し、オフレベルＯＦＦのスイッチ信号電圧が印加されると、ｉ行目の電流供給ラインＬａ及び（ｉ＋１）行目の電流供給ラインＬａが導通しなくなる。ここで電流供給ラインＬａがｄ行（ｄは２以上の整数）単位で相互に接続するようにするためには、図２６に示すように、ｉ行目のゲートラインＬｇがオンレベルＯＮの走査信号電圧が印加されているときに、ｉ行目の制御配線ＬｓにオフレベルＯＦＦのスイッチ信号電圧が印加されてｉ行目の電流供給ラインＬａが（ｉ＋１）行目の電流供給ラインＬａと導通しなくなり、且つ（ｉ−ｄ）行目の制御配線ＬｓにオフレベルＯＦＦのスイッチ信号電圧が印加されて（ｉ−ｄ）行目の電流供給ラインＬａが（ｉ−ｄ−１）行目の電流供給ラインＬａと導通しなくなり、且つｉ行目及び（ｉ−ｄ）行目以外の全ての制御配線ＬｓにはオンレベルＯＮのスイッチ信号電圧が印加される。
【０１０５】
そして、ｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されると、ｉ行目の電流供給ラインＬａに印加される電圧はハイレベルＨからローレベルＬに切り替わり、その後、（ｉ＋ｄ−１）行目のゲートラインＬｇに印加される走査信号電圧がオンレベルＯＮからオフレベルＯＦＦに切り替わるまでの間、ローレベルＬの電圧が印加され続けるよう電源または電流供給ドライバが設定されている。そして、（ｉ＋ｄ）行目のゲートラインＬｇに印加される走査信号電圧がオフレベルＯＦＦからオンレベルＯＮに切り替わると、ｉ行目の電流供給ラインＬａに印加される電圧はローレベルＬからハイレベルＨに切り替わるよう電源または電流供給ドライバが設定されている。
【０１０６】
換言すれば、ｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されるとき、（ｉ−ｄ＋１）行目〜（ｉ−１）行目の制御配線ＬｓにオンレベルＯＮのスイッチ信号電圧が印加されて、（ｉ−ｄ＋１）行目〜ｉ行目間の（ｄ−１）個のスイッチトランジスタＴｒ１４がＯＮされるため（ｉ−ｄ＋１）行目〜ｉ行目間の列方向連結配線Ｌｃが導通するので（ｉ−ｄ＋１）行目〜ｉ行目の電流供給ラインＬａが相互に導通し、ローレベルＬの電位が印加される。そしてｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されるとき、（ｉ−ｄ）行目及びｉ行目の制御配線ＬｓにオフレベルＯＦＦのスイッチ信号電圧が印加されて、（ｉ−ｄ）行目及びｉ行目のスイッチトランジスタＴｒ１４がＯＦＦされるため、（ｉ−ｄ＋１）行目〜ｉ行目の電流供給ラインＬａは、それ以外の行の電流供給ラインＬａと導通しない。また、ｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されるとき、１行目〜（ｉ−ｄ−１）行目の制御配線Ｌｓ及び（ｉ＋１）行目〜（ｎ−１）行目の制御配線ＬｓにはオンレベルＯＮのスイッチ信号電圧が印加されて１行目〜（ｉ−ｄ−１）行目の制御配線Ｌｓ及び（ｉ＋１）行目〜（ｎ−１）行目のスイッチトランジスタＴｒ１４がＯＮされるため、１行目〜（ｉ−ｄ）行目の電流供給ラインＬａが互いに導通してハイレベルＨの電位が印加され、（ｉ＋１）行目〜ｎ行目の電流供給ラインＬａが互いに導通してハイレベルＨの電位が印加される。
【０１０７】
このように、ｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されている間、ｄ本の（ｉ−ｄ＋１）行目〜ｉ行目の電流供給ラインＬａが相互に接続されるので、グループ書込み電圧期間ＴWRに印加されるローレベルＬの電位の電圧降下を抑制でき、さらに、１行目〜（ｉ−ｄ）行目の電流供給ラインＬａが互いに導通してハイレベルＨの電位の電圧降下を抑制でき、（ｉ＋１）６行目〜ｎ行目の電流供給ラインＬａが互いに導通してハイレベルＨの電位の電圧降下を抑制できる。
【０１０８】
（実施形態５）
実施形態５にかかる発光装置８０を図２７〜図２９を用いて説明する。実施形態５では、列方向連結配線Ｌｃにおいて、ｄ行（ｄは２以上の整数）毎に１つのスイッチトランジスタＴｒ１４がスイッチング素子として設けられている。（ｐ×ｄ）行目の画素３０（ｐは正の整数）と（ｐ×ｄ＋１）行目の画素３０との間列方向連結配線Ｌｃ、具体的には、ｄ行目の画素３０と（ｄ＋１）行目の画素３０との間の列方向連結配線Ｌｃ、２ｄ行目の画素３０と（２ｄ＋１）行目の画素３０との間の列方向連結配線Ｌｃ、３ｄ行目の画素３０と（３ｄ＋１）行目の画素３０との間の列方向連結配線Ｌｃ、……にそれぞれスイッチトランジスタＴｒ１４が設けられ、各スイッチトランジスタＴｒ１４のソース、ドレイン電極が上下の列方向連結配線Ｌｃにそれぞれ接続されている。このため、各スイッチトランジスタＴｒ１４は、（ｐ×ｄ）行目の電流供給ラインＬａと｛ｐ×（ｄ＋１）｝行目の電流供給ラインＬａとの導通、非導通を制御する（ｐは正の整数）。図２７〜図２９は、ｄを４とした例の図である。また、電流供給ラインＬａは、列方向連結配線Ｌｃ及びスイッチトランジスタＴｒ１４を介して列方向に接続されている。上述した各実施形態と共通する部分については同一の引用番号を付し、詳細な説明を省略する。
【０１０９】
電流供給ラインＬａに接続される電流供給ドライバは、図２９に示すように、ｄ行分の電流供給ラインＬａを単位として同じ電圧を印加する。すなわち、電流供給ドライバは、ｄ行分の電流供給ラインＬａ毎にグループ書込み電圧期間ＴWRにローレベルの電圧Ｌを出力した後、グループ発光電圧期間ＴEMにハイレベルの電圧Ｈを出力する。グループ書込み電圧期間ＴWRは、｛（ｐ−１）×ｄ＋１｝行目〜ｐ×ｄ行目、つまり、１行目〜ｄ行目、（ｄ＋１）行目〜２ｄ行目、（２ｄ＋１）行目〜３ｄ行目、……、（ｎ−ｄ＋１）〜ｎ行目毎に順次シフトされる。
各制御配線Ｌｓは、電源または制御配線ドライバに接続され、電源または制御配線ドライバは、（ｐ×ｄ）行目の電流供給ラインＬａと｛ｐ×（ｄ＋１）｝行目の電流供給ラインＬａとの間の列方向連結配線ＬｃのスイッチトランジスタＴｒ１４のゲート電極に接続された制御配線Ｌｓに対して、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR及び次のグループの（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWRに、オフレベルＯＦＦのスイッチ信号電圧を出力し、それ以外の期間にオンレベルＯＮのスイッチ信号電圧を出力する。
【０１１０】
（ｐ×ｄ）行目の制御配線Ｌｓに、オンレベルＯＮのスイッチ信号電圧が印加されると、（ｐ×ｄ）行目の電流供給ラインＬａ及び（ｐ×ｄ＋１）行目の電流供給ラインＬａが導通し、オフレベルＯＦＦのスイッチ信号電圧が印加されると、（ｐ×ｄ）行目の電流供給ラインＬａ及び（ｐ×ｄ＋１）行目の電流供給ラインＬａが導通しなくなる。
このため、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａは、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR及び次のグループの（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａと非導通になる。したがって、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａ及び（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａは、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、それぞれ電圧をローレベルＬ、ハイレベルＨに維持することができ、（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、それぞれ電圧をハイレベルＨ、ローレベルＬに維持することができる。
【０１１１】
（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａにおいて見ると、その上のグループの（ｐ−１）×ｄ＋１行目〜（ｐ×ｄ）行目の電流供給ラインＬａに対して、（ｐ−１）×ｄ＋１行目〜（ｐ×ｄ）行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR及び当該（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、印加電圧が異なるように、（ｐ×ｄ）行のトランジスタＴｒ１４をオフし、その下のグループの｛（ｐ＋１）×ｄ＋１｝行目〜｛（ｐ＋２）×ｄ｝行目の電流供給ラインＬａに対して、当該（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR及び｛（ｐ＋１）×ｄ＋１｝行目〜｛（ｐ＋２）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、印加電圧が異なるように、｛（ｐ＋１）×ｄ｝行のスイッチトランジスタＴｒ１４をオフする。換言すれば、あるグループの電流供給ラインＬａは隣接するグループの電流供給ラインＬａに対して異なる電位であれば、隣接するグループ間のスイッチトランジスタＴｒ１４をオフして相互に非導通にし、同電位であれば、隣接するグループ間のスイッチトランジスタＴｒ１４をオンして相互に導通し低抵抗化を図ることができる。
【０１１２】
本発明は上述した各実施形態に限られず様々な変形及び応用が可能である。
例えば、上述した実施形態１では、導電層４８を電流供給ラインＬａを全て覆うように形成し、且つ発光駆動トランジスタＴｒ１３のドレイン電極１３ｄ上に形成する構成を例に挙げて説明したが、これに限られず、導電層４８は電流供給ラインＬａ上において各画素ごとに分離するように形成しても良い。また、ドレイン電極１３ｄのみを覆うように形成しても良い。
【０１１３】
また、上述した実施形態２では、列方向連結配線Ｌｃを発光駆動トランジスタＴｒ１３のドレイン電極１３ｄと重なるように列方向に形成する例を挙げて説明したが、上述した実施形態１の導電層４８のように、列方向連結配線Ｌｃを電流供給ラインＬａ上にも形成してもよい。
【０１１４】
上述した各実施形態では、画素回路ＤＳは第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３の合計３つのトランジスタを備える例を挙げて説明したが、これに限られず、図３０に示す画素回路ＤＳ２のように、選択トランジスタＴｒ２１と、発光駆動トランジスタＴｒ２２との、２つのトランジスタを備えるものであってもよい。
【０１１５】
また、上述した各実施形態ではボトムエミッション型の有機ＥＬ素子を中心に説明したが、これに限られず有機ＥＬ素子２１の表示光を対向電極４０を介して外部に出射するトップエミッション型の有機ＥＬ素子に用いることも可能である。
【０１１６】
上述した各実施形態では、発光装置は表示装置であったが、プリンタの感光ドラムに光を照射するプリンタヘッドにも適用できる。
【０１１７】
上記した各実施形態では、正孔注入層３６と、インターレイヤ３７と、発光層３８とを備えた有機ＥＬ素子であったが、キャリア輸送層の組合せはこれに限らず、例えば正孔注入層３６及び発光層３８のみのように２層構造でもよく、発光層が正孔注入層を兼ねた単層構造でもよく、発光層を含むキャリア輸送層が４層以上の層構造であってもよい。
上記した各実施形態では、有機ＥＬ素子２１を適用したが、ＬＥＤ等その他の発光素子を適用してもよい。
【０１１８】
上記した各実施形態は、整合性がある限り各実施形態の構成を任意の組合せてもよい。
【符号の説明】
【０１１９】
１０，５０，６０，７０，８０・・・発光装置、３０，５１，６１・・・画素、２１・・・有機ＥＬ素子、３１・・・画素基板、３２・・・絶縁膜、３３・・・層間絶縁膜、３４・・・画素電極、３５・・・絶縁層、３６・・・正孔注入層、３７・・・インターレイヤ、３８・・・発光層、３９・・・隔壁、４０・・・対向電極、４１，４２，４３，４４，４９，５５，６６，６７・・・コンタクト部、４８・・・導電層、Ｃｓ・・・キャパシタ、Ｃｓ１・・・キャパシタ電極、Ｌａ・・・電流供給ライン、Ｌｃ・・・列方向連結配線、Ｌｄ・・・データライン、Ｌｇ・・・ゲートライン、Ｔｒ１１・・・第１選択トランジスタ、Ｔｒ１２・・・第２選択トランジスタ、Ｔｒ１３・・・発光駆動トランジスタ
【技術分野】
【０００１】
本発明は、有機ＥＬ（electroluminescence）素子を用いた発光装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）等の自発光素子を２次元配列した発光素子型の表示パネルを備えた表示装置の本格的な実用化、普及に向けた研究開発が盛んに行われている。
【０００３】
有機ＥＬ素子は、アノード電極と、カソード電極と、これらの電極間に形成された例えば電子注入層、発光層、正孔注入層、等を備える。有機ＥＬ素子では、発光層において正孔注入層から供給された正孔と電子注入層から供給された電子とが再結合することによって発生するエネルギーによって発光する。また、このような有機ＥＬ素子は、特許文献１に開示されているように、表示装置として用いられており、例えば各画素に設けられたＴＦＴ（Thin Film Transistor）等によって駆動されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１９５０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、このような表示装置では、有機ＥＬ素子を備える複数の画素が、一般に行方向及び列方向に並んでマトリクス状に配置されており、例えば各行毎の画素内のＴＦＴが選択走査線により選択される場合、同一の行に配置されている複数の画素は、1本の電流供給ライン（給電ライン）を介して各有機ＥＬ素子に電流を流す電圧源に接続されている。このため、複数の画素が同時に発光する場合、1本の電流供給ラインから同一行の複数の画素に同時に電流を流すことになる。
【０００６】
電圧階調指定や電流階調指定駆動のアクティブマトリクスの表示装置では、有機ＥＬ素子の発光量を規定する表示信号を、各画素を駆動する素子に書き込む際は、各画素に表示信号に応じた電流を流して書き込むため、同一の行に配置された画素の書き込み電流の総和が多い場合や、十分に電流供給ラインの抵抗が低くない場合は、電流供給ラインの電位が基準値から変位しやすい問題がある。これにより、電圧源と各画素との間の電流供給ラインの長さ、つまり各画素の位置によって電位が変動し、容量に対して書き込まれる電圧が変化し、所望の輝度の表示を得られないという問題がある。この問題は、大面積の表示装置ほど顕著に発生する。特に動画のように変調する画像では、各電流供給ラインの複数の画素への書き込み総量がフレーム毎に大幅に変わるので、不安定な表示になってしまいやすい。
【０００７】
また、開口率の高い発光装置が求められている。
【０００８】
本発明は上述した実情に鑑みてなされたものであって、開口率の高い発光装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
画素電極と対向電極との間に発光層を有する発光素子を備える発光装置において、
ゲート電極がゲートラインに接続された第１選択トランジスタと、
ゲート電極が前記ゲートラインに接続され、ソース電極がデータラインに接続された第２選択トランジスタと、
ゲート電極が前記第１選択トランジスタのソース電極に接続され、ドレイン電極が前記第１選択トランジスタのドレイン電極に接続された発光駆動トランジスタと、
を有し、
前記発光駆動トランジスタのソース電極及び前記第２選択トランジスタのドレイン電極は互いに分離され、且つ前記画素電極を介して互いに接続されていることを特徴とする。
【００１０】
前記発光駆動トランジスタの前記ソース電極は前記画素電極の第一の辺側に配置され、
前記第２選択トランジスタの前記ドレイン電極は前記画素電極の前記第一の辺に対向する第二の辺側に配置されてもよい。
【００１１】
前記第１選択トランジスタは、前記第１の辺側に配置されてもよい。
【発明の効果】
【００１２】
本発明によれば、開口率の高い発光装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る発光装置の構成例を示す平面図である。
【図２】画素の駆動回路を示す等価回路図である。
【図３】画素の平面図である。
【図４】図３に示すIV−IV線断面図である。
【図５】図３に示すV−V線断面図である。
【図６】画素の回路構成及び駆動原理が示された等価回路図であり、（ａ）図には走査期間ＴSCの電流の流れが示されており、（ｂ）図にはグループ発光電圧期間の電流の流れが示されている。
【図７】動作が示されたタイミングチャート図である。
【図８】実施形態１に係る発光装置の製造方法を示す図である。
【図９】実施形態１に係る発光装置の製造方法を示す図である。
【図１０】実施形態１に係る発光装置の製造方法を示す図である。
【図１１】列方向連結配線を設けた場合と設けなかった場合とで電圧降下の程度を算出した図である。
【図１２】実施形態２に係る発光装置の構成例を示す平面図である。
【図１３】実施形態２に係る画素の平面図である。
【図１４】列方向連結配線を省略した画素の平面図である。
【図１５】図１３に示すXV−XV線断面図である。
【図１６】図１３に示すXVI−XVI線断面図である。
【図１７】実施形態２に係る発光装置の製造方法を示す図である。
【図１８】実施形態２に係る発光装置の製造方法を示す図である。
【図１９】実施形態３に係る発光装置の構成例を示す平面図である。
【図２０】実施形態３に係る画素の平面図である。
【図２１】（ａ）は、図２０に示すXXIA−XXIA線断面図であり、（ｂ）は、図２０に示すXXIB−XXIB線断面図である。
【図２２】変形例を示す図である。
【図２３】変形例を示す図である。
【図２４】実施形態４に係る発光装置の構成例を示す平面図である。
【図２５】画素の駆動回路を示す等価回路図である。
【図２６】動作が示されたタイミングチャート図である。
【図２７】実施形態５に係る発光装置の構成例を示す平面図である。
【図２８】画素の駆動回路を示す等価回路図である。
【図２９】動作が示されたタイミングチャート図である。
【図３０】変形例を示す図である。
【発明を実施するための形態】
【００１４】
本発明の各実施形態に係る発光装置及び発光装置の製造方法について図を用いて説明する。本実施形態では、有機ＥＬ素子の光を有機ＥＬ素子が形成された基板を介して外部に出射するボトムエミッション型の有機ＥＬ（electroluminescence）素子を用いたアクティブ駆動方式の発光装置を例に挙げて説明する。
【００１５】
（実施形態１）
実施形態１に係る発光装置及び発光装置の製造方法について図を用いて説明する。
【００１６】
図１は実施形態１に係る発光装置として表示装置の構成例を示す図である。また、図２は発光装置の画素の駆動回路の等価回路である。図３は、画素の平面図であり、図４は図３に示すIV−IV線断面図であり、図５は図３に示すV−V線断面図である。図６は画素の書き込み、発光動作を示す図であり、図７はタイミングチャートを示す。
【００１７】
発光装置１０では、図１に示すように画素基板３１（図４参照）上にそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に発する３つの画素３０を一組として、この組が行方向（図１の左右方向）に繰り返し複数個、例えばｍ個配列されるとともに、列方向（図１の上下方向）に同一色の画素が複数個、例えばｎ個配列されている。
【００１８】
このようにＲＧＢの各色を発する画素がマトリクス状に、ｍ×ｎ個配列される。また、各画素３０はＲＧＢそれぞれの光を発する有機ＥＬ素子（発光素子）２１と、有機ＥＬ素子２１をアクティブ動作させる画素回路ＤＳとを備える。なお、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３画素３０はデルタ配列であってもよい。
【００１９】
画素回路ＤＳは、図２に示すように、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３、キャパシタＣｓ、有機ＥＬ素子２１と、を備える。第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、それぞれアモルファスシリコンを有する半導体層を備える逆スタガ型のｎチャネル型ＴＦＴ（Thin Film Transistor）である。
【００２０】
発光装置１０では、図１及び図２に示すように、所定行に配列された複数の画素回路ＤＳに接続された複数の電流供給ライン（アノードライン）Ｌａと、例えば接地電位等の電圧Ｖｓｓが印加され、全ての画素に対して単一の電極層により形成されたカソードである対向電極（第２電極）４０と、それぞれ所定列に配列された複数の画素回路ＤＳに接続されたデータラインＬｄと、それぞれ所定行に配列された複数の画素回路ＤＳの第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２を選択する複数のゲートラインＬｇと、複数本の電流供給ラインＬａを各画素間において互いに電気的に接続する列方向連結配線Ｌｃと、が形成されている。
【００２１】
電流供給ラインＬａは、図示しない電源または電流供給ドライバに接続され、当該電源または電流供給ドライバは、図７で詳述するように、各単位ごとの複数の電流供給ラインＬａ群に対して一走査期間ＴSC中と発光期間ＴEM中とで印加電圧を、それぞれローレベルＬとハイレベルＨに変調させている。また、詳細に後述するように電流供給ラインＬａと、列方向連結配線Ｌｃとは、トランジスタＴｒ１１〜Ｔｒ１３のソース電極、ドレイン電極となるソース−ドレイン導電層を用いてこれらソース電極、ドレイン電極ともに形成される。
【００２２】
データラインＬｄは、各トランジスタＴｒ１１〜Ｔｒ１３のゲート電極となるゲート導電層によってこれらゲート電極とともに形成され、ゲートラインＬｇはソース−ドレイン導電層より上層に設けられた第３のメタル層を用いて形成される。これらの異なる層に設けられた配線と、トランジスタの各電極とは、絶縁膜３２に設けられたコンタクト部４１〜４４を介して接続されている。
【００２３】
図１〜図５に示すように、第１選択トランジスタＴｒ１１のゲート電極１１ｇは、絶縁膜３２に設けられたコンタクトホールであるコンタクト部４２と第２選択トランジスタＴｒ１２のゲート電極１２ｇとを介してゲートラインＬｇに接続されており、電流供給ラインＬａは、第１選択トランジスタＴｒ１１のドレイン電極１１ｄ上に積層されることによってドレイン電極１１ｄに接続されている。また、第１選択トランジスタＴｒ１１のソース電極１１ｓは、絶縁膜３２に設けられたコンタクトホールであるコンタクト部４３を介してキャパシタ電極Ｃｓ１に接続されている。
【００２４】
また、第２選択トランジスタＴｒ１２のドレイン電極１２ｄは、画素電極（第１電極）３４を介して発光駆動トランジスタＴｒ１３のソース電極１３ｓに接続されており、ソース電極１２ｓは、絶縁膜３２に設けられたコンタクトホールであるコンタクト部４１を介してデータラインＬｄに接続される。また、第２選択トランジスタＴｒ１２のゲート電極１２ｇは、コンタクト部４２を介してゲートラインＬｇと接続される。
【００２５】
発光駆動トランジスタＴｒ１３のドレイン電極１３ｄは電流供給ラインＬａに接続されており、発光駆動トランジスタＴｒ１３のゲート電極１３ｇは、コンタクト部４４を介してキャパシタ電極Ｃｓ１と接続されており、更にキャパシタ電極Ｃｓ１を介して第１選択トランジスタＴｒ１１のソース電極１１ｓに接続されている。また、発光駆動トランジスタＴｒ１３のソース電極１３ｓは、コンタクト部４５において画素電極３４と一部重なることによって接続されている。
【００２６】
キャパシタＣｓは、キャパシタ電極Ｃｓ１と、他方のキャパシタ電極として機能する画素電極３４と、キャパシタ電極Ｃｓ１と画素電極３４との間に介在する誘導体となる窒化シリコン等の絶縁膜３２によって構成される。
【００２７】
本実施形態では、図１及び図２に示すように複数本の電流供給ラインＬａを相互に電気的に結ぶ列方向連結配線Ｌｃが、電流供給ラインＬａの配列方向と直交する、各画素の列方向に形成される。本実施形態では、例えば図１に示すように、合計４行の電流供給ラインＬａ単位ごとに、各列に１本の列方向連結配線Ｌｃが形成される。例えば、ｍ×ｎ個の画素が配列されている発光装置１０の場合、４本の電流供給ラインＬａに対して列方向連結配線Ｌｃはｍ本形成され、発光装置１０内に設けられる列方向連結配線Ｌｃの総数はｍ×ｎ／４本（ｎは４の整数倍）である。このように互いに隣接する電流供給ラインＬａを、電流供給ラインＬａの所定の本数単位毎に列方向連結配線Ｌｃが電気的に連結することにより、全体として配線抵抗が低くなるので、電流供給ラインＬａ単体の抵抗に起因する電圧降下を抑制する。このため、各画素３０は、電源または電流供給ドライバ（図示せず）との間の電流供給ラインＬａの抵抗、つまり、発光装置１０における位置に大きく依存することなく、電流供給ラインＬａから各単位毎に均等な電圧が印加され、表示信号に応じた電流を有機ＥＬ素子２１に流すことができる。なお、所望の程度、電流供給ラインＬａの電圧降下を抑制することができれば、相互に接続される複数の電流供給ラインＬａの本数は２本以上の整数であれば４本に限らない。また相互に接続される複数の電流供給ラインＬａに対して設けられている列方向連結配線Ｌｃの数は任意であり、１本以上であればよく、例えば２本毎や６本毎に列方向連結配線Ｌｃを設けてもよい。
【００２８】
また、本実施形態では、図３に示すように、各行の電流供給ラインＬａ上面並びに当該行の複数の画素３０の各発光駆動トランジスタＴｒ１３のドレイン電極１３ｄとの上面に、導電層４８が設けられている。導電層４８は、電流供給ラインＬａ上面において、電流供給ラインＬａより幅広に形成されている。導電層４８は、導電性材料から形成されている。この導電層４８を設けることにより、更に電流供給ラインＬａの低抵抗化を図ることができ、電圧降下を抑制することができる。特に、本実施形態では、詳細に後述するように、第３のメタル層を用いてゲートラインＬｇを形成する際に同時に導電層４８を形成することにより、特に製造工程を増加させることなく、電流供給ラインＬａの低抵抗化が可能となる。
【００２９】
次に、有機ＥＬ素子２１は、画素電極３４と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、対向電極４０と、を備える。正孔注入層３６と、インターレイヤ３７と、発光層３８とが、それぞれ、電子や正孔がキャリアとなって輸送されるキャリア輸送層となる。キャリア輸送層は、列方向に配列された層間絶縁膜３３、絶縁層３５及び隔壁３９の間に配置されている。
【００３０】
各画素の画素基板３１上には、ゲート導電層をパターニングしてなる第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極１１ｇ，１２ｇ，１３ｇが形成されている。更に、各画素の画素基板３１上には、キャパシタＣｓの一方の電極Ｃｓ１が形成され、各画素に隣接した画素基板３１上には、ゲート導電層をパターニングしてなり、列方向に沿って延びるデータラインＬｄが形成されており、更にこれらを覆うように、ゲート絶縁膜やキャパシタＣｓの誘電体として機能する絶縁膜３２が形成される。
【００３１】
有機ＥＬ素子２１が画素基板３１側から表示光を出射するボトムエミッション型である場合、キャパシタ電極Ｃｓ１及び画素電極３４は酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等の透明電極となり、コンタクト部４４において発光駆動トランジスタＴｒ１３のゲート電極１３ｇがキャパシタ電極Ｃｓ１と重なるように形成されている。ゲート導電層がアルミを含み、キャパシタ電極Ｃｓ１がＩＴＯでできていれば、先にキャパシタ電極Ｃｓ１をパターニング形成後、ゲート導電層をパターニングすることによって電池反応の誘発を防止できる。また有機ＥＬ素子２１が対向電極４０側から表示光を出射するトップエミッション型である場合、対向電極４０はＩＴＯ等の透明電極となるが、キャパシタ電極Ｃｓ１は透明である必要がないので、キャパシタ電極Ｃｓ１はゲート導電層をパターニングすることによって発光駆動トランジスタＴｒ１３のゲート電極１３ｇと一括して且つ一体的に形成することができる。ゲート導電層は、フォトリソグラフィによって一括してパターニングすることができるので、トップエミッション型であれば、これらの部材の製造工程を簡略化することができる。
【００３２】
絶縁膜３２は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から形成され、データラインＬｄと、ゲート電極１２ｇ，１３ｇと、キャパシタ電極Ｃｓ１と、を覆うように画素基板３１上に形成される。絶縁膜３２にはコンタクトホールとしてのコンタクト部が形成され、ゲート導電層とソースドレイン層とのコンタクトを図る。
【００３３】
第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、それぞれｎチャネル型の薄膜トランジスタ（ＴＦＴ）である。それぞれのトランジスタは図４に示すように画素基板３１上に形成される。図４に示すように、第２選択トランジスタＴｒ１２は、ａ−Ｓｉまたは微結晶シリコンを有する半導体層１２１と、保護絶縁膜１２２と、ドレイン電極１２ｄと、ソース電極１２ｓと、ｎ型不純物を含むａ−Ｓｉまたはｎ型不純物を含む微結晶シリコンを有するオーミックコンタクト層１２４，１２５と、ゲート電極１２ｇと、を備える。また、発光駆動トランジスタＴｒ１３は、ａ−Ｓｉまたは微結晶シリコンを有する半導体層１３１と、保護絶縁膜１３２と、ドレイン電極１３ｄと、ソース電極１３ｓと、ｎ型不純物を含むａ−Ｓｉまたはｎ型不純物を含む微結晶シリコンを有するオーミックコンタクト層１３４，１３５と、ゲート電極１３ｇと、を備える。なお、図示は省略しているが、第１選択トランジスタＴｒ１１も第２選択トランジスタＴｒ１２と同様の構成となっている。発光駆動トランジスタＴｒ１３は、有機ＥＬ素子２１に電流を供給して発光させるために、第１選択トランジスタＴｒ１１よりもサイズが大きく、第２選択トランジスタＴｒ１２よりもサイズが大きい。つまり、発光駆動トランジスタＴｒ１３は、半導体層１３１のチャネル幅が第１選択トランジスタＴｒ１１の半導体層のチャネル幅よりも長く、第２選択トランジスタＴｒ１２の半導体層１２１のチャネル幅よりも長い。このため、発光駆動トランジスタＴｒ１３のソース、ドレイン電極１３ｓ、１３ｄは、第１選択トランジスタＴｒ１１のソース、ドレイン電極１１ｓ、１１ｄよりも長く、第２選択トランジスタＴｒ１２のソース、ドレイン電極１２ｓ、１２ｄよりも長い。発光駆動トランジスタＴｒ１３のソース、ドレイン電極１３ｓ、１３ｄ及び半導体層１３１のチャネル幅は列方向に沿って延びている。
【００３４】
各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３において、ゲート電極は、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくともいずれかから選択された不透明なゲート導電層から形成される。ゲート導電層によって形成された第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極１１ｇ，１２ｇ，１３ｇは、有機ＥＬ素子２１の発する光に対して不透明であるので、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３の下側から各半導体層に向かって進入してくる光を遮光することができる。また、ドレイン電極、ソース電極はそれぞれ例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒ等のソース−ドレイン導電層から形成されている。また、ドレイン電極及びソース電極と半導体層との間にはそれぞれ低抵抗性接触のため、オーミックコンタクト層が形成される。
【００３５】
本実施形態では、図１及び図３に示すように、発光駆動トランジスタＴｒ１３は、各列ごとにドレイン電極１３ｄが接続され、ドレイン電極１３ｄは列方向連結配線Ｌｃの一部としても機能している。これにより、行方向に並ぶ４行の電流供給ラインＬａ及び列方向連結配線Ｌｃは、行方向及び列方向に網目状に接続されることによって全体的に低抵抗化し、電圧降下を抑制することができる。このようにドレイン電極１３ｄが電流供給ラインＬａを接続する配線を兼ねていることにより、電流供給ラインＬａを結ぶための配線を形成する領域を画素基板上に別途設ける必要がないため、有機ＥＬ素子の開口率（画素電極３４と対向電極４０との間に介在する発光層３８の面積の割合）を低下させずに、電流供給ラインＬａの電圧降下を抑制することができる。なお、電流供給ラインＬａと同一の方向に走るゲートラインＬｇは、トランジスタのソース電極、ドレイン電極を形成するソース−ドレイン導電層とは別の第３のメタル層を用いて形成している。行方向に沿って延びたゲートラインＬｇは、ゲートラインＬｇの下方に位置する層間絶縁膜３３を介して列方向連結配線Ｌｃ（ドレイン電極１３ｄ）と交差するため、ゲートラインＬｇは、電流供給ラインＬａ及び列方向連結配線Ｌｃと電気的に絶縁されている。更に、ドレイン電極１３ｄ上と電流供給ラインＬａ上の層間絶縁膜３３にコンタクトホールであるコンタクト部４９を設け、このコンタクト部４９を介して導電層４８をドレイン電極１３ｄ上及び電流供給ラインＬａ上に堆積させることによって相互に接続しているので、電流供給ラインＬａ、列方向連結配線Ｌｃ及び導電層４８が相互に接続され、配線全体の抵抗をより低くさせることができ、電圧降下を抑制することができる。なお、導電層４８は、ゲートラインＬｇと同層である第３のメタル層を用いて形成されるため、導電層４８を形成するための工程を増やすことなく形成することができる。
【００３６】
画素電極（アノード電極）３４は、透光性を備える導電材料、例えば酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等から構成される。各画素電極３４は隣接する他の画素３０の画素電極３４と離間されている。
【００３７】
層間絶縁膜３３は、絶縁性材料、例えばシリコン窒化膜から形成され、各画素電極３４の中央を開口する略方形の開口部３３ａを有し、画素電極３４の周囲を囲むように隣接する画素電極３４間に配置されている。また、層間絶縁膜３３はトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３、電流供給ラインＬａ等を覆うように形成される。層間絶縁膜３３上には図５に示すようにゲートラインＬｇ、導電層４８が形成されており、更にゲートラインＬｇ及び導電層４８を覆うように、絶縁材料、例えばシリコン窒化膜を有する絶縁層３５が形成される。絶縁層３５には開口部３３ａと形状が略一致した開口部３５ａが形成されており、これら開口部３３ａ、開口部３５ａによって画素電極３４及び対向電極４０との間に介在する発光層３８、つまり画素３０の発光領域が画される。更に隔壁３９には列方向（図３の上下方向）に延びる溝状の開口部３９ｂが複数の画素３０にわたって形成されている。
【００３８】
隔壁３９は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化してなり、層間絶縁膜３３及び絶縁層３５上に形成される。隔壁３９は、図３に示すようにストライプ状に形成されており、開口部３９ｂを備える。隔壁３９は、製造工程中、画素電極３４上に形成されるＲ（赤）の画素３０の発光層３８となる材料を含有する含有液、Ｇ（緑）の画素３０の発光層３８となる材料を含有する含有液、Ｂ（青）の画素３０の発光層３８となる材料を含有する含有液を画素電極３４上に塗布する際に、行方向に隣接する互いに異なる色を発する画素３０に流出しないように仕切っており、発光層３８の混色を防止する。なお、隔壁３９の平面形状は、これに限られず格子状であってもよい。
【００３９】
正孔注入層３６は、画素電極３４上に形成され、発光層３８に正孔を供給する機能を有する。正孔注入層３６は正孔（ホール）注入、輸送が可能な有機高分子系の材料や低分子系の材料、或いは無機化合物を有している。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を塗布、乾燥して正孔注入層３６を形成する。無機化合物としては、高抵抗の酸化モリブデンを画素電極３４上及び隔壁３９の表面に連続して成膜することによって正孔注入層３６を形成する。
【００４０】
インターレイヤ３７は正孔注入層３６上に形成される。インターレイヤ３７は、正孔注入層３６の正孔注入性を抑制して発光層３８内において電子と正孔とを再結合させやすくする機能を有し、発光層３８の発光効率を高めるために設けられている有機化合物層である。
【００４１】
発光層３８は、インターレイヤ３７上に形成されている。発光層３８は、アノード電極とカソード電極との間に電圧を印加することにより光を発生する機能を有する。発光層３８は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）を、連続した液流として吐出するノズルコート法や分離した複数の液滴として吐出するインクジェット法等により塗布し、溶媒を揮発させることによって形成する。
【００４２】
また、対向電極（カソード電極）４０は、ボトムエミッション型の場合、発光層３８側に設けられ、導電材料、例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、この層上に積層されたＡｌ等の光反射性導電層を有する積層構造であり、トップエミッション型の場合、発光層３８側に設けられ、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光透過性導電層を有する透明積層構造である。本実施形態では、対向電極４０は複数の画素３０に跨って形成される単一の電極層から構成され、例えば接地電位である共通電圧Ｖｓｓが印加されている。
【００４３】
次に、本実施形態の発光装置１０の動作及び画素３０の動作について、図６及び図７を用いて説明する。電流供給ラインＬａがｄ行（ｄは２以上の整数）単位で相互に接続されているとき、１行目のゲートラインＬｇからｎ行目（ｎ＝ｃ×ｄを満たす；ただしｃは２以上の整数）の各ゲートラインＬｇの一走査期間ＴSCのうちの相互に接続されたｄ行分の走査期間、つまりｉ行目〜（ｉ＋ｄ−１）行目のグループ（ここでｉ＝ｄ×ｋ−（ｄ−１）＝ｄ（ｋ−１）＋１；ただしｋは自然数であって且つｎ／ｄ以下）のゲートラインＬｇを各々選択する期間の合計を、図７において、ｄ行分の各グループのグループ書込み電圧期間ＴWR（＝ｄ×ＴSC）とする。ｄ行分の各グループでは、グループ書込み電圧期間ＴWR後に発光期間となるグループ発光電圧期間ＴEMが続き、その後、再びグループ書込み電圧期間ＴWR、グループグループ発光電圧期間ＴEMが繰り返される。
【００４４】
制御回路から出力される制御信号群に従ってゲートドライバは、１行目のゲートラインＬｇからｎ行目のゲートラインＬｇへと順次ハイレベル（オンレベルＯＮ）のパルスを出力する。また、本実施形態では電流供給ラインＬａは４本単位で列方向連結配線Ｌｃによって相互に接続されているため、制御回路から出力される制御信号群に従って電源または電流供給ドライバは、”ｄ＝４”として１行目の電流供給ラインＬａから４行ずつ、順次ローレベルＬのパルスを出力する。
【００４５】
ここで、図７に示すように、ｉ〜（ｉ＋ｄ−１）行のグループの各ゲートラインＬｇでは、ゲートラインＬｇのオンレベルＯＮのパルスが出力される一走査期間ＴSCは相互にずれているが、各一走査期間ＴSCは、ｉ〜（ｉ＋ｄ−１）行の電流供給ラインＬａにローレベルＬのパルスが出力されているグループ書込み電圧期間ＴWR内に設定されている。本実施形態ではｉ〜（ｉ＋ｄ−１）行の電流供給ラインＬａは、列方向連結配線Ｌｃによって相互に接続されているため、ｉ〜（ｉ＋ｄ−１）行の電流供給ラインＬａへのローレベルＬのパルスの時間的長さは、ｉ行から（ｉ＋ｄ−１）行のゲートラインＬｇを順次オンレベルＯＮのパルスを出力する各一走査期間ＴSCの和、つまりグループ書込み電圧期間ＴWRとなる。つまり、ｉ〜（ｉ＋ｄ−１）行のグループの電流供給ラインＬａには、ｉ行のゲートラインＬｇにオフレベルＯＦＦからオンレベルＯＮに切り替わるパルスが出力されてから、（ｉ＋ｄ−１）行目のゲートラインＬｇにオンレベルＯＮからオフレベルＯＦＦに切り替わるパルスが出力されるまでの間、ローレベルＬのパルスが出力される。また、各行のゲートラインＬｇにオンレベルＯＮのパルスが出力されている期間に、データドライバが、制御回路から出力される制御信号群に従って全列のデータラインＬｄに発光輝度階調に従ったシンク電流（つまり、データドライバに向かった電流）である表示信号を発生する。ここで、データドライバは、制御回路が受けた画像データに従った電流値となるような階調電流を流す電流ドライバ、或いは画像データに従った電流値の電流を流すための階調電圧を印加する電圧ドライバのいずれかであり、各列のデータラインＬｄに表示信号を出力してシンク電流を流す。
【００４６】
各画素３０の電流の流れ及び電圧の印加について詳細に説明する。
ｉ行目の走査期間ＴSCの開始時刻ｔｉでは、走査ドライバからｉ行目のゲートラインＬｇにハイレベル（オンレベルＯＮ）のパルスが出力されだして、時刻ｔｉから時刻ｔ（ｉ＋１）直前までの走査期間ＴSCの間、ｉ行目のゲートラインＬｇには第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２がオン状態となるようなオンレベルＯＮの走査信号電圧がｉ行目のゲートラインＬｇに印加される。続いて、（ｉ＋１）行目の走査期間ＴSCの開始時刻ｔ（ｉ＋１）では、走査ドライバから（ｉ＋１）行目のゲートラインＬｇにハイレベル（オンレベルＯＮ）のパルスが出力されて、時刻ｔ（ｉ＋１）から時刻ｔ（ｉ＋２）直前までの間（ｉ＋１）行目のゲートラインＬｇには第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２がオン状態となるようなオンレベルＯＮの走査信号電圧が（ｉ＋１）行目のゲートラインＬｇに印加される。同様に、（ｉ＋２）行目の走査期間ＴSCである時刻ｔ（ｉ＋２）から時刻ｔ（ｉ＋３）直前までの間、（ｉ＋２）行目のゲートラインＬｇには第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２がオン状態となるようなオンレベルＯＮの走査信号電圧が（ｉ＋２）行目のゲートラインＬｇに印加され、（ｉ＋３）行目の走査期間ＴSCである時刻ｔ（ｉ＋３）から時刻ｔ（ｉ＋４）直前までの間、（ｉ＋３）行目のゲートラインＬｇには第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２がオン状態となるようなオンレベルＯＮの走査信号電圧が（ｉ＋３）行目のゲートラインＬｇに印加される。
【００４７】
更に、ｉ〜（ｉ＋ｄ−１）行目のｄ行分のグループのグループ書込み電圧期間ＴWRの開始時刻ｔｉでは、電源または電流供給ドライバからｉ〜（ｉ＋ｄ−１）行目のグループの電流供給ラインＬａにローレベルＬのパルス信号が出力される。ローレベルＬは、基準電位Ｖｓｓと等電位或いはそれより低い。更に、各行の走査期間ＴSCに、データドライバは、制御回路が受けた画像データに従って、所定電流値のシンク電流を流す。
【００４８】
まずｉ行目のゲートラインＬｇの走査期間ＴSCでは、第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２はオンするとともに、データドライバが、電圧値が基準電圧Ｖｓｓ以下の電流制御のためのシンク電流を各列のデータラインＬｄに流そうとする。このため、発光駆動トランジスタＴｒ１３のゲート及びソースの一端にシンク電流の電流値に応じた電圧が印加されて、図６（ａ）に示すように、データラインＬｄ及び第２選択トランジスタＴｒ１２を介して発光駆動トランジスタＴｒ１３にシンク電流が流れる。
【００４９】
発光駆動トランジスタＴｒ１３のゲート電極１３ｇの電位はドレイン電極１３ｄの電位と等しいので、発光駆動トランジスタＴｒ１３のゲート−ソース間に電位差が生じ、データラインＬｄには、それぞれデータドライバで指定された電圧に従った電流値（つまり、画像データに従った電流値）のシンク電流Ｉが図６（ａ）に示す矢印Ｋに示す方向に流れる。なお、走査期間ＴSCでは、電流供給ラインＬａの電源信号電圧が基準電圧Ｈ以下であるため、有機ＥＬ素子２１のアノードの電位はカソードの電位より低くなり、有機ＥＬ素子２１には逆バイアス電圧が印加されていることになる。そのため、有機ＥＬ素子２１には電流供給ラインＬａからの電流が流れない。
【００５０】
このとき各画素３０のコンデンサ１３の両端は、データドライバにより制御された表示信号に基づいて発光駆動トランジスタＴｒ１３のドレイン電極１３ｄ−ソース電極１３ｓを流れる電流の電流値に従った電圧になる。すなわち、各画素３０のコンデンサ１３には、各画素３０の発光駆動トランジスタＴｒ１３にそれぞれ表示信号にしたがった電流Ｉを流れさせるような各発光駆動トランジスタＴｒ１３のゲート−ソース間の電位差を生じさせる電荷がチャージされる。
【００５１】
このような動作がｉ〜（ｉ＋ｄ−１）行について各走査期間ＴSCごとに行われる。グループ書込み電圧期間ＴWRの終了時刻ｔ(ｉ＋ｄ)には、走査ドライバから（ｉ＋ｄ−１）行目のゲートラインＬｇに出力されるパルスがオンレベルＯＮからオフレベルＯＦＦに切り替わり、そして電源または電流供給ドライバからｉ〜（ｉ＋ｄ−１）行の電流供給ラインＬａに出力される信号がローレベルＬからハイレベルＨに切り替わる。従って、ｉ〜（ｉ＋ｄ−１）行のグループでは、この終了時刻ｔ(ｉ＋ｄ)から次のグループ書込み電圧期間ＴWRの開始時刻ｔｉまでのグループ発光電圧期間ＴEM中では、ｉ〜（ｉ＋ｄ−１）行目のゲートラインＬｇに第１選択トランジスタＴｒ１１のゲート及び第２選択トランジスタＴｒ１２のゲートにオフレベルＯＦＦ（ローレベル）の走査信号電圧が印加されるとともに、電流供給ラインＬａに印加される電源信号電圧は基準電位Ｖｓｓ及びグループ書込み電圧期間ＴWRに出力された電位ローレベルＬより十分高いハイレベルの電源電圧Ｈである。
【００５２】
このため、図６（ｂ）に示すように、グループ発光電圧期間ＴEMでは、非選択状態の行の第２選択トランジスタＴｒ１２がオフ状態になり、第２選択トランジスタＴｒ１２に電流が流れない。更に、グループ発光電圧期間ＴEMでは、第１選択トランジスタＴｒ１１がオフ状態になり、コンデンサ１３は、その一端及び他端によりチャージされた電荷を保持し続けて、発光駆動トランジスタＴｒ１３はオン状態を維持し続ける。つまり、グループ発光電圧期間ＴEMとこのグループ発光電圧期間ＴEMの直前のグループ書込み電圧期間ＴWRとでは、発光駆動トランジスタＴｒ１３のゲート−ソース間電圧値ＶGSが等しい。そのため、グループ発光電圧期間ＴEMでも、発光駆動トランジスタＴｒ１３は画像データに従った電流値の電流を流し続けるので、グループ発光電圧期間ＴEMの電流Ｉの電流値はこのグループ発光電圧期間ＴEMの前のグループ書込み電圧期間ＴWRの電流Ｋの電流値に等しい。グループ発光電圧期間ＴEMの間、発光駆動トランジスタＴｒ１３を流れる電流Ｋは有機ＥＬ素子２１に流れて、有機ＥＬ素子２１が流れる電流Ｉの電流値に従った輝度で発光する。このように表示信号に従った輝度階調で有機ＥＬ素子２１は発光する。
【００５３】
また、ｉ〜（ｉ＋ｄ−１）行目のゲートラインＬｇのグループ書込み電圧期間ＴWRが終了すると、引き続き（ｉ＋ｄ）行目〜（ｉ＋２ｄ−１）行目のグループのゲートラインＬｇが順次選択されるグループ書込み電圧期間ＴWRになり、この間、電源または電流供給ドライバから（ｉ＋ｄ）〜（ｉ＋２ｄ−１）行の電流供給ラインＬａに出力される信号がローレベルＬからハイレベルＨに切り替わる。このように、電流供給ラインＬａが相互に接続されたｄ行単位のグループで書込みを行うように、電流供給ラインＬａの電圧を切り替えて全行の書込みを終了すると、再び１行目のゲートラインＬｇから一走査期間ＴSCが開始し、書込みを繰り返す。
【００５４】
次に、本実施形態にかかるボトムエミッション型発光装置の製造方法について図８〜図１０を用いて説明する。なお、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２及び発光駆動トランジスタＴｒ１３は、チャネル幅の長さを除いて基本的な構造が同等であり、第１選択トランジスタＴｒ１１は、第２選択トランジスタＴｒ１２と同一工程により形成されるので以下においてその説明を省略する。
【００５５】
まず、ガラス基板等を有する画素基板３１を用意する。画素基板３１上に、スパッタ法、真空蒸着法等によりＩＴＯ等の透明導電膜を堆積後、フォトリソグラフィによってキャパシタ電極Ｃｓ１をパターン形成する。
【００５６】
次にこの画素基板３１上に、スパッタ法、真空蒸着法等により例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜の少なくとも何れかを含むゲート導電膜を形成し、これを図８（ａ）に示すようにトランジスタＴｒ１２及びＴｒ１３のゲート電極１２ｇ，１３ｇ、及びデータラインＬｄの形状にパターニングする。このとき、発光駆動トランジスタＴｒ１３のゲート電極１３ｇはコンタクト部４４において、キャパシタ電極Ｃｓ１の一部と重なるように形成されるが、キャパシタ電極Ｃｓ１となるＩＴＯ等の透明金属酸化物はＡｌとの接触抵抗が高いので、ゲート導電膜は、ＩＴＯ等の透明金属酸化物との接触抵抗の比較的低いＭｏ膜やＭｏＮｂ合金膜が好ましい。なお、トップエミッション型の場合、キャパシタ電極Ｃｓ１は、透明である必要がないのでゲート導電膜をパターニングすることによって発光駆動トランジスタＴｒ１３のゲート電極１３ｇ及び第１選択トランジスタＴｒ１１のソース電極１１ｓと一体的に形成されるので、上述した透明導電膜の材料の制約がない。
【００５７】
続いて、ＣＶＤ（Chemical Vapor Deposition）法等によりゲート電極１２ｇ，１３ｇ、キャパシタ電極Ｃｓ１、及びデータラインＬｄ上に絶縁膜３２、アモルファスシリコン膜、窒化シリコン膜を連続して堆積し、窒化シリコン膜をパターニングして保護絶縁膜１２２，１３２を形成する。
【００５８】
次にｎ型不純物が含まれたアモルファスシリコン膜をＣＶＤ法等により堆積後、パターニングして図８（ｂ）に示すようにオーミックコンタクト層１２４，１２５，１３４，１３５を形成し、アモルファスシリコン膜をパターニングしてトランジスタＴｒ１２及びＴｒ１３の半導体層１２１，１３１を形成する。
【００５９】
次に、スパッタ法、真空蒸着法等により絶縁膜３２上に、ボトムエミッション型の場合、ＩＴＯ等の透明導電膜を、トップエミッション型の場合、光反射性導電膜及びＩＴＯ等の透明導電膜を被膜後、フォトリソグラフィによってパターニングして画素電極３４を形成する。
【００６０】
続いて、絶縁膜３２に貫通孔であるコンタクト部４１、４３を形成してから、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくとも何れかを含むソース−ドレイン導電膜をスパッタ法、真空蒸着法等により被膜して、フォトリソグラフィによってパターニングして図３、図８（ｂ）に示すようにドレイン電極１２ｄ、１３ｄ及びソース電極１２ｓ，１３ｓ、電流供給ラインＬａ、列方向連結配線Ｌｃを形成する。このとき、発光駆動トランジスタＴｒ１３のソース電極１３ｓ及び第２選択トランジスタＴｒ１２のドレイン電極１２ｄはそれぞれ画素電極３４の一部と重なるように形成される。このように発光駆動トランジスタＴｒ１３のソース電極１３ｓ及び第２選択トランジスタＴｒ１２のドレイン電極１２ｄは、画素電極３４を介して接続されるので、第２選択トランジスタＴｒ１２と発光駆動トランジスタＴｒ１３との間で相互に接続する引き回し配線が不要となり、画素の開口率を高くすることができる。なお、コンタクト部４１，４３とともに、ゲートドライバと接続するための各ゲートラインＬｇの接続端子部及びデータドライバと接続するための各データラインＬｄの接続端子部をそれぞれ露出するコンタクトホールを絶縁膜３２に形成してもよい。また、画素電極３４となる導電膜を、これらコンタクトホール及びコンタクト部４１、４３を形成後に堆積してから、フォトリソグラフィによってパターニングすれば、画素電極３４が形成されるとともに、コンタクト部４１、４３において、ゲート導電膜とソース−ドレイン導電膜との間に画素電極３４となる導電膜を介在する三層構造の接続部を形成することができる。
【００６１】
続いて、図８（ｃ）に示すようにトランジスタＴｒ１２，Ｔｒ１３等を覆うようにシリコン窒化膜を有する層間絶縁膜３３をＣＶＤ法等により形成する。
【００６２】
層間絶縁膜３３に、フォトリソグラフィ等によりコンタクト部４９とコンタクト部４２となる開口を形成する。続いて、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等を有する金属膜を、真空蒸着法、スパッタ法によって形成する。次に、フォトリソグラフィによってパターニングして図３、図９（ａ）に示すようにコンタクト部４９を介して列方向連結配線Ｌｃ及び電流供給ラインＬａに接続された導電層４８と、コンタクト部４２を介して第２選択トランジスタＴｒ１２のゲート電極１２ｇ及び第１選択トランジスタＴｒ１１のゲート電極１１ｇに接続されたゲートラインＬｇとを形成する。続いて、導電層４８とゲートラインＬｇとを覆うように、シリコン窒化膜等を有する絶縁層３５を形成する。次に、絶縁層３５と層間絶縁膜３３とに、図９（ｂ）に示すように、画素電極３４を露出する開口３５ａを形成する。
【００６３】
次に、感光性ポリイミドを層間絶縁膜３３と絶縁層３５とを覆うように塗布し、隔壁３９の形状に対応するマスクを介して露光、現像、焼成することによってパターニングし、図１０（ａ）に示すように隔壁３９を形成する。
【００６４】
続いて、正孔注入材料を含む有機化合物含有液を、連続して流すノズルプリンティング装置や個々に独立した複数の液滴として吐出するインクジェット装置、或いはロール式印刷装置によって開口部３５ａで囲まれた画素電極３４上に選択的に塗布する。続いて、画素基板３１を大気雰囲気下で加熱し有機化合物含有液の溶媒を揮発させて、正孔注入層３６を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。なお上記湿式成膜以外でも蒸着によって正孔注入層３６を形成してもよい。
【００６５】
続いて、ノズルプリンティング装置、インクジェット装置、或いはロール式印刷装置を用いてインターレイヤ３７となる材料を含有する有機化合物含有液を正孔注入層３６上に塗布する。窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行ってインターレイヤ３７を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。
【００６６】
次に、発光ポリマー材料（Ｒ，Ｇ，Ｂ）を含有する有機化合物含有液を、同様にノズルプリンティング装置、インクジェット装置、或いはロール式印刷装置により塗布して窒素雰囲気中で加熱して残留溶媒の除去を行い、発光層３８を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。
【００６７】
ボトムエミッション型の場合、発光層３８まで形成した画素基板３１に真空蒸着やスパッタリングで、Ｌｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、Ａｌ等の光反射性導電層を有する２層構造の対向電極４０を形成する。トップエミッション型の場合、対向電極４０は、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、その上に形成された１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光反射性導電層を有する透明積層構造となる。
【００６８】
次に、複数の画素３０が形成された表示領域の外側において、画素基板３１上に紫外線硬化樹脂、又は熱硬化樹脂を有する封止樹脂を塗布し、画素基板３１と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板３１と封止基板とを接合する。
以上の工程により、図１０（ｂ）に示すように発光装置１０が製造される。
【００６９】
本実施形態では、複数の行の単位で発光駆動トランジスタＴｒ１３のドレイン電極１３ｄが相互に接続するように列方向連結配線Ｌｃを形成することで、行方向に形成された複数本の電流供給ラインＬａを網目状に結ぶ。これにより、電流供給ラインＬａに印加された電圧の配線抵抗による降下を抑制することが可能となり、良好に複数の有機ＥＬ素子を発光させることができる。特に本実施形態では、ドレイン電極１３ｄを画素の列方向に延伸させることによって列方向連結配線Ｌｃを形成しているので、ドレイン電極１３ｄとは別途に電流供給ラインＬａを接続するための配線を形成する領域を画素基板３１上に設ける必要がない。これにより、画素３０の開口率を低下させることなく、電流供給ラインＬａの電圧降下を抑制することができる。
【００７０】
また、本実施形態では、ドレイン電極１３ｄを延伸させる構成であるため、ドレイン電極１３ｄと交差するゲートラインＬｇを、ゲート導電層、ソース−ドレイン導電層とは、別の第３のメタル層によって形成している。このゲートラインＬｇを形成する際に、電流供給ラインＬａ及びドレイン電極１３ｄ上に、第３のメタル層を形成することにより、特に工程を増加させることなく、電流供給ラインＬａの厚みを増やすことができ、電流供給ラインＬａの低抵抗化を実現することができる。
【００７１】
図１１にシミュレーション結果を示す。図１１では、図１に示すように、データライン、電流供給ライン、画素が配置されている例で、各行の電流供給ラインを電気的に独立している場合と、２つの行の電流供給ラインを相互に接続する場合と、４つの行の電流供給ラインを相互に接続する場合と、で電圧降下の程度を算出した。また、１画素に対応する長さ（隣接するデータライン間の長さに相当）の電流供給ラインの配線抵抗をＲ１と設定し、１画素の対応する長さ（隣接する電流供給ライン間の長さの相当）の列方向連結配線の抵抗をＲ２とする。なお、図１１に示す例では、Ｒ１を５Ω、Ｒ２を１００Ωとし、各データラインから１μＡの電流を引き込んだときの各画素における電位を示す。なお、画素は横方向（行方向）に３２０個あると設定し、電源または電流供給ドライバにより近い方（より配線抵抗の低い方）の画素が段数がより小さいように設定されている。１個目の画素が設置されている方向からのみ電源または電流供給ドライバを供給するものとしてシミュレーションを行った。
【００７２】
図１１から明らかなように、電流供給ラインを接続しない場合は、１段目の画素と比べて３２０段目の画素では約０．２５Ｖの電圧降下となった。これに対して電流供給ラインを列方向に相互に接続した例では、いずれも電圧降下を抑制することができており、２本ずつ接続した場合は、約半分の０．１２Ｖ程度、４本ずつ接続した場合は、０．０６Ｖ程度の低下であった。このように図１１からも電流供給ラインを列方向連結配線で接続することで、電圧降下の抑制することができると言える。特にデータドライバが、画像データに従った電流値の電流を流すための階調電圧をデータラインＬｄに印加する電圧ドライバの場合、発光駆動トランジスタＴｒ１３のドレイン−ソース間を流れる電流の電流値は、各画素３０における電流供給ラインＬａでの電圧のばらつきが大きいほど、ばらつきが大きくなるので本実施形態のような構造にすることによって顕著な効果を奏する。
【００７３】
（実施形態２）
実施形態２に係る発光装置及び発光装置の製造方法を図を用いて説明する。本実施形態の発光装置が上述した実施形態１と異なるのは、実施形態１では、ゲートラインＬｇをソース−ドレイン導電層上の第３のメタル層から形成する構成であったが、本実施形態では列方向連結配線が第３のメタル層から形成されている点にある。実施形態１と共通する部分については同一の引用番号を付し、詳細な説明を省略する。
【００７４】
図１２は実施形態２に係る発光装置５０の構成例を示す図である。図１３は、実施形態２に係る発光装置の画素５１を示す平面図であり、図１４は、画素５１の列方向連結配線Ｌｃを省略して示す平面図である。また、図１５は図１３に示すXV−XV線断面図であり、図１６は、図１３に示すXVI−XVI線断面図である。
【００７５】
本実施形態の発光装置５０は、図１２に示すように実施形態１と同様に画素基板３１上に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の画素５１を一組として、この組が行方向（図１２の左右方向）に繰り返し複数配列されるとともに、列方向（図１２の上下方向）に同一色の画素が複数配列されている。各画素５１は、実施形態１と同様にＲＧＢそれぞれの光を発する有機ＥＬ素子２１と、有機ＥＬ素子２１をアクティブ動作させる画素回路ＤＳとを備える。画素回路ＤＳは、実施形態１と同様に第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３、キャパシタＣｓ、有機ＥＬ素子２１と、を備える。有機ＥＬ素子２１は、実施形態１と同様に画素電極３４と、隔壁３９と、層間絶縁膜３３と、絶縁層３５と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、対向電極４０と、を備える。
【００７６】
本実施形態の画素５１では、図１２及び図１３に示すように、列方向連結配線Ｌｃは、列方向に隣接する画素５１の電流供給ラインＬａを接続する。また、列方向連結配線Ｌｃは、図１５及び図１６に示すように、ソース−ドレイン導電層上に形成された第３のメタル層から形成される。ゲートラインＬｇ、電流供給ラインＬａ及び発光駆動トランジスタＴｒ１３のドレイン電極１３ｄとは、同一のソース−ドレイン導電層を用いて形成されている。このため、列方向連結配線Ｌｃは、図１３に示すように発光駆動トランジスタＴｒ１３のドレイン電極１３ｄに沿うように形成され、図１５に示すようにドレイン電極１３ｄ上と電流供給ラインＬａ上では、層間絶縁膜３３に設けられたコンタクトホールであるコンタクト部４７を介してドレイン電極１３ｄと電流供給ラインＬａに接触するように形成される。また、列方向連結配線ＬｃとゲートラインＬｇとが交差する領域では層間絶縁膜３３によって絶縁されている。なお、本実施形態では、列方向連結配線Ｌｃを、ドレイン電極１３ｄに沿うように直線状に形成する構成を例に挙げているが、電流供給ラインＬａとドレイン電極１３ｄは同電位であるため、実施形態１のように、電流供給ラインＬａにも沿うように行方向にも形成し、電流供給ラインＬａの低抵抗化を図ることも可能である。
【００７７】
また、本実施形態では、ゲートラインＬｇと第２選択トランジスタＴｒ１２のゲート電極１２ｇとは、図１６に示すように、絶縁膜３２に設けられたコンタクトホールであるコンタクト部５５を介して接続される。
【００７８】
次に、本実施形態の発光装置５０の製造方法を図１７及び図１８を用いて説明する。キャパシタ電極Ｃｓ１をパターン形成する。次にこの画素基板３１上に、スパッタ法、真空蒸着法等により例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくともいずれかから選択されたゲート導電膜を形成し、これを図１７（ａ）に示すようにトランジスタＴｒ１２及びＴｒ１３のゲート電極１２ｇ，１３ｇ、及びデータラインＬｄの形状にパターニングする。ＣＶＤ法等によりゲート電極１２ｇ，１３ｇ、キャパシタ電極Ｃｓ１、及びデータラインＬｄ上に絶縁膜３２、アモルファスシリコン膜、窒化シリコン膜を連続して堆積し、窒化シリコン膜をパターニングして保護絶縁膜１２２，１３２を形成する。
【００７９】
次にｎ型不純物が含まれたアモルファスシリコン膜をＣＶＤ法等により堆積後、パターニングしてオーミックコンタクト層１２４，１２５，１３４，１３５を形成し、アモルファスシリコン膜をパターニングしてトランジスタＴｒ１２及びＴｒ１３の半導体層１２１，１３１を形成する。次に、スパッタ法、真空蒸着法等により絶縁膜３２上に、ボトムエミッション型の場合、ＩＴＯ等の透明導電膜を、トップエミッション型の場合、光反射性導電膜及びＩＴＯ等の透明導電膜を被膜後、フォトリソグラフィによってパターニングして画素電極３４を形成する。
【００８０】
続いて、絶縁膜３２に貫通孔であるコンタクト部４１、４３を形成してから、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等を有するソース−ドレイン導電膜をスパッタ法、真空蒸着法等により被膜して、フォトリソグラフィによってパターニングしてドレイン電極１２ｄ、１３ｄ及びソース電極１２ｓ，１３ｓ、電流供給ラインＬａ、ゲートラインＬｇを形成する。このとき、発光駆動トランジスタＴｒ１３のソース電極１３ｓ及び第２選択トランジスタＴｒ１２のドレイン電極１２ｄはそれぞれ画素電極３４の一部と重なるように形成される。
【００８１】
続いて、図１７（ａ）に示すようにトランジスタＴｒ１２，Ｔｒ１３等を覆うようにシリコン窒化膜を有する層間絶縁膜３３をＣＶＤ法等により形成する。
【００８２】
層間絶縁膜３３に、フォトリソグラフィ等によりゲートラインＬｇ上を除いた列方向連結配線Ｌｃに対応する開口を形成する。続いて、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくともいずれかから選択された第３メタル層を、真空蒸着法、スパッタ法によって形成する。次に、フォトリソグラフィによってパターニングして図１７（ｂ）に示すように列方向連結配線Ｌｃを形成する。なお、列方向連結配線Ｌｃは、ドレイン電極１３ｄと電流供給ラインＬａとは接触するが、ゲートラインＬｇとは層間絶縁膜３３によって絶縁するように形成される。
【００８３】
続いて、列方向連結配線Ｌｃを覆うように、シリコン窒化膜等を有する絶縁層３５を形成する。次に、絶縁層３５と層間絶縁膜３３とに画素電極３４を露出する開口３５ａを形成する。
【００８４】
次に、感光性ポリイミドを層間絶縁膜３３と絶縁層３５とを覆うように塗布し、隔壁３９の形状に対応するマスクを介して露光、現像、焼成することによってパターニングし、図１８（ａ）に示すように隔壁３９を形成する。
【００８５】
続いて、実施形態１と同様に、ノズルプリンティング装置、インクジェット装置或いはロール式印刷装置によって開口部３５ａで囲まれた画素電極３４上に正孔注入層３６を形成する。なお上記湿式成膜以外でも蒸着によって正孔注入層３６を形成してもよい。次に、正孔注入層３６上にインターレイヤ３７を形成し、インターレイヤ３７上に発光層３８を形成する。
【００８６】
ボトムエミッション型の場合、発光層３８まで形成した画素基板３１に真空蒸着やスパッタリングで、Ｌｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、Ａｌ等の光反射性導電層を有する２層構造の対向電極４０を形成する。トップエミッション型の場合、対向電極４０は、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、その上に形成された１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光反射性導電層を有する透明積層構造となる。
【００８７】
次に、複数の画素５１が形成された表示領域の外側において、画素基板３１上に紫外線硬化樹脂、又は熱硬化樹脂を有する封止樹脂を塗布し、画素基板３１と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板３１と封止基板とを接合する。
以上の工程により、図１８（ｂ）に示すように発光装置５０が製造される。
【００８８】
上述したように、本実施形態では、画素５１の発光駆動トランジスタＴｒ１３のドレイン電極１３ｄと、列方向に隣接する画素５１の発光駆動トランジスタＴｒ１３のドレイン電極１３ｄとを接続するように列方向連結配線Ｌｃを形成する。これにより、複数本の電流供給ラインＬａを接続することができ、電流供給ラインＬａの電圧降下を良好に抑制することができる。
【００８９】
（実施形態３）
実施形態３にかかる発光装置６０を図を用いて説明する。上述した実施形態１及び実施形態２では、ゲート導電層、ソース−ドレイン導電層、第３のメタル層によって、電流供給ラインＬａ、データラインＬｄ、ゲートラインＬｇの各配線を形成していたが、実施形態３では、ゲート導電層、ソース−ドレイン導電層の２層のみでこれらの配線を形成する点が異なる。上述した各実施形態と共通する部分については同一の引用番号を付し、詳細な説明を省略する。
【００９０】
図１９は実施形態３に係る発光装置６０の構成例を示す図である。図２０は、実施形態３に係る発光装置の画素６１を示す平面図であり、図２１（ａ）は、図２０に示すXXIA−XXIA線断面図であり、（ｂ）は、図２０に示すXXIB−XXIB線断面図である。
【００９１】
本実施形態の発光装置６０は、実施形態１と同様に画素基板３１上に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の画素６１を一組として、この組が行方向（図２０の左右方向）に繰り返し複数配列されるとともに、列方向（図２０の上下方向）に同一色の画素が複数配列されている。各画素６１はＲＧＢそれぞれの光を発する有機ＥＬ素子２１と、有機ＥＬ素子をアクティブ動作させる画素回路ＤＳとを備える。画素回路ＤＳは、実施形態１と同様に第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３、キャパシタＣｓ、有機ＥＬ素子２１と、を備える。有機ＥＬ素子２１は、実施形態１と同様に画素電極３４と、層間絶縁膜３３と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、隔壁３９と、対向電極４０と、を備える。
【００９２】
本実施形態では、図２０に示すように、発光駆動トランジスタＴｒ１３のドレイン電極１３ｄを列方向に延伸させ、隣接する画素６１のドレイン電極１３ｄと接続させ、ドレイン電極１３ｄを列方向連結配線Ｌｃとして機能させる。このようにドレイン電極１３ｄが複数の画素にわたって延びるように形成されるため、本実施形態では列方向連結配線Ｌｃ（ドレイン電極１３ｄ）とゲートラインＬｇとが交わることがないよう、ゲートラインＬｇをデータラインＬｄと同層であり、絶縁膜３２下に形成されたゲート導電層を用いて形成する。なお、ゲートラインＬｇをゲート導電層を用いて形成すると、図２０の左下に示すようにゲートラインＬｇとデータラインＬｄとが交差する領域が生ずる。このため、図２１（ｂ）に示すように、絶縁膜３２に設けられたコンタクト部６６，６７と、ソース−ドレイン導電層から形成する迂回配線６５と、を用いることでゲートラインＬｇを絶縁膜３２上に迂回させ、ゲートラインＬｇとデータラインＬｄとの絶縁を図っている。
【００９３】
次に、本実施形態の発光装置６０の製造方法を説明する。
まず、キャパシタ電極Ｃｓ１をパターン形成する。次にこの画素基板３１上に、スパッタ法、真空蒸着法等により例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくとも何れかを含むゲート導電膜を形成し、これをトランジスタＴｒ１２及びＴｒ１３のゲート電極１２ｇ，１３ｇ、データラインＬｄ、及びゲートラインＬｇの形状にパターニングする。次に、ＣＶＤ法等によりゲート電極１２ｇ，１３ｇ、キャパシタ電極Ｃｓ１、データラインＬｄ、及びゲートラインＬｇ上に絶縁膜３２、アモルファスシリコン膜、窒化シリコン膜を連続して堆積し、窒化シリコン膜をパターニングして保護絶縁膜１２２，１３２を形成する。
【００９４】
次にｎ型不純物が含まれたアモルファスシリコン膜をＣＶＤ法等により堆積後、パターニングしてオーミックコンタクト層１２４，１２５，１３４，１３５を形成し、アモルファスシリコン膜をパターニングしてトランジスタＴｒ１２及びＴｒ１３の半導体層１２１，１３１を形成する。次に、スパッタ法、真空蒸着法等により絶縁膜３２上に、ボトムエミッション型の場合、ＩＴＯ等の透明導電膜を、トップエミッション型の場合、光反射性導電膜及びＩＴＯ等の透明導電膜を被膜後、フォトリソグラフィによってパターニングして画素電極３４を形成する。
【００９５】
続いて、絶縁膜３２の所定の領域に、コンタクト部６６，６７に対応する貫通孔を形成してから、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等を有するソース−ドレイン導電層をスパッタ法、真空蒸着法等により被膜して、フォトリソグラフィによってパターニングする。これにより、コンタクト部６６，６７、迂回配線６５、ドレイン電極１２ｄ、１３ｄ及びソース電極１２ｓ，１３ｓ、電流供給ラインＬａを形成する。このとき、発光駆動トランジスタＴｒ１３のソース電極１３ｓ及び第２選択トランジスタＴｒ１２のドレイン電極１２ｄはそれぞれ画素電極３４の一部と重なるように形成される。
【００９６】
続いて、トランジスタＴｒ１２，Ｔｒ１３等を覆うようにシリコン窒化膜を有する層間絶縁膜３３をＣＶＤ法等により形成する。次に、層間絶縁膜３３に、フォトリソグラフィ等により、開口３５ａを形成し、画素電極３４を露出させる。
【００９７】
次に、感光性ポリイミドを層間絶縁膜３３を覆うように塗布し、隔壁３９の形状に対応するマスクを介して露光、現像、焼成することによってパターニングし、隔壁３９を形成する。続いて、実施形態１と同様に、開口部３５ａで囲まれた画素電極３４上に正孔注入層３６を形成する。次に、正孔注入層３６上にインターレイヤ３７を形成し、インターレイヤ３７上に発光層３８を形成する。
【００９８】
ボトムエミッション型の場合、発光層３８まで形成した画素基板３１に真空蒸着やスパッタリングで、Ｌｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、Ａｌ等の光反射性導電層を有する２層構造の対向電極４０を形成する。トップエミッション型の場合、対向電極４０は、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、その上に形成された１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光反射性導電層を有する透明積層構造となる。
【００９９】
次に、複数の画素６１が形成された表示領域の外側において、画素基板３１上に紫外線硬化樹脂、又は熱硬化樹脂を有する封止樹脂を塗布し、画素基板３１と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板３１と封止基板とを接合する。
以上の工程により、発光装置６０が製造される。
【０１００】
上述したように、本実施形態では、画素６１の発光駆動トランジスタＴｒ１３のドレイン電極１３ｄを延伸するように形成し、列方向に隣接する画素６１の発光駆動トランジスタＴｒ１３のドレイン電極１３ｄと接続させ、列方向連結配線Ｌｃとして機能させる。これにより、電流供給ラインＬａの電圧降下を良好に抑制することができる。更に、本実施形態では、ゲートラインＬｇを、データラインＬｄを形成するゲート導電層を用いて形成し、ゲートラインＬｇとデータラインＬｄとが交差する領域では、ソース−ドレイン導電層を用いて形成された迂回配線６５によってゲートラインＬｇを迂回させる。このように、ゲートラインＬｇを迂回させることにより、ゲート導電層とソース−ドレイン導電層との２つの金属層のみで、電流供給ラインＬａを列方向連結配線Ｌｃによって接続することができ、電流供給ラインＬａの電圧降下を良好に抑制することができる。
【０１０１】
なお、上述した実施形態３では、ゲートラインＬｇをゲート導電層を用いて形成する場合を例に挙げたが、これに限られず、例えば図２２に示すように、ゲートラインＬｇを上述した実施形態２と同様に、ソース−ドレイン導電層を用いて形成し、列方向連結配線Ｌｃ及び電流供給ラインＬａをソース−ドレイン導電層を用いて形成してもよい。この場合は、図２０の右下に相当する領域で、列方向連結配線ＬｃとゲートラインＬｇとが交差することとなるため、ゲートラインＬｇを列方向連結配線Ｌｃ付近で断線させ、列方向連結配線Ｌｃの左右にそれぞれ位置するゲートラインＬｇの各端同士を、絶縁膜３２に設けられたコンタクトホールであるコンタクト部を介して実施形態３と同様にゲート導電層を用いてパターニングされた迂回配線７１に接続させるとよい。
【０１０２】
また、データラインＬｄと列方向連結配線Ｌｃについては、有機ＥＬ素子の発光を制御する表示信号の伝達に直接関連しており、電圧降下が生じないことが好ましい配線であるが、有機ＥＬ素子の発光に影響が少ない場合は、例えば実施形態３で、ゲートラインＬｇではなくデータラインＬｄを迂回させることも可能であるし、図２３に示すように、ソース−ドレイン導電層を用いて形成された列方向連結配線Ｌｃを、絶縁膜３２に設けられたコンタクトホールであるコンタクト部を介して、ゲート導電層を用いて形成された迂回配線７２によって迂回させることも可能である。
【０１０３】
（実施形態４）
実施形態４にかかる発光装置７０を図２４〜図２６を用いて説明する。実施形態４では、隣接する行間の列方向連結配線Ｌｃにスイッチング素子としてスイッチトランジスタＴｒ１４を設けている点で実施形態１〜実施形態３と異なる。また、電流供給ラインＬａは、ｄ行（ｄは２以上の整数）単位で分割されておらず、行間の列方向連結配線Ｌｃ及びスイッチトランジスタＴｒ１４を介して全行が連結されている。上述した各実施形態と共通する部分については同一の引用番号を付し、詳細な説明を省略する。
【０１０４】
ｉ行目のスイッチトランジスタＴｒ１４は、ドレイン電極がｉ行目の電流供給ラインＬａに接続された列方向連結配線Ｌｃに接続され、ソース電極が（ｉ＋１）行目の電流供給ラインＬａに接続された列方向連結配線Ｌｃに接続され、ゲート電極がｉ行目の制御配線Ｌｓに接続されている。すなわち、制御配線Ｌｓは画素がｎ行の場合、（ｎ−１）本配置されている。このため、ｉ行目の制御配線Ｌｓに、オンレベルＯＮのスイッチ信号電圧が印加されると、ｉ行目の電流供給ラインＬａ及び（ｉ＋１）行目の電流供給ラインＬａが導通し、オフレベルＯＦＦのスイッチ信号電圧が印加されると、ｉ行目の電流供給ラインＬａ及び（ｉ＋１）行目の電流供給ラインＬａが導通しなくなる。ここで電流供給ラインＬａがｄ行（ｄは２以上の整数）単位で相互に接続するようにするためには、図２６に示すように、ｉ行目のゲートラインＬｇがオンレベルＯＮの走査信号電圧が印加されているときに、ｉ行目の制御配線ＬｓにオフレベルＯＦＦのスイッチ信号電圧が印加されてｉ行目の電流供給ラインＬａが（ｉ＋１）行目の電流供給ラインＬａと導通しなくなり、且つ（ｉ−ｄ）行目の制御配線ＬｓにオフレベルＯＦＦのスイッチ信号電圧が印加されて（ｉ−ｄ）行目の電流供給ラインＬａが（ｉ−ｄ−１）行目の電流供給ラインＬａと導通しなくなり、且つｉ行目及び（ｉ−ｄ）行目以外の全ての制御配線ＬｓにはオンレベルＯＮのスイッチ信号電圧が印加される。
【０１０５】
そして、ｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されると、ｉ行目の電流供給ラインＬａに印加される電圧はハイレベルＨからローレベルＬに切り替わり、その後、（ｉ＋ｄ−１）行目のゲートラインＬｇに印加される走査信号電圧がオンレベルＯＮからオフレベルＯＦＦに切り替わるまでの間、ローレベルＬの電圧が印加され続けるよう電源または電流供給ドライバが設定されている。そして、（ｉ＋ｄ）行目のゲートラインＬｇに印加される走査信号電圧がオフレベルＯＦＦからオンレベルＯＮに切り替わると、ｉ行目の電流供給ラインＬａに印加される電圧はローレベルＬからハイレベルＨに切り替わるよう電源または電流供給ドライバが設定されている。
【０１０６】
換言すれば、ｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されるとき、（ｉ−ｄ＋１）行目〜（ｉ−１）行目の制御配線ＬｓにオンレベルＯＮのスイッチ信号電圧が印加されて、（ｉ−ｄ＋１）行目〜ｉ行目間の（ｄ−１）個のスイッチトランジスタＴｒ１４がＯＮされるため（ｉ−ｄ＋１）行目〜ｉ行目間の列方向連結配線Ｌｃが導通するので（ｉ−ｄ＋１）行目〜ｉ行目の電流供給ラインＬａが相互に導通し、ローレベルＬの電位が印加される。そしてｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されるとき、（ｉ−ｄ）行目及びｉ行目の制御配線ＬｓにオフレベルＯＦＦのスイッチ信号電圧が印加されて、（ｉ−ｄ）行目及びｉ行目のスイッチトランジスタＴｒ１４がＯＦＦされるため、（ｉ−ｄ＋１）行目〜ｉ行目の電流供給ラインＬａは、それ以外の行の電流供給ラインＬａと導通しない。また、ｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されるとき、１行目〜（ｉ−ｄ−１）行目の制御配線Ｌｓ及び（ｉ＋１）行目〜（ｎ−１）行目の制御配線ＬｓにはオンレベルＯＮのスイッチ信号電圧が印加されて１行目〜（ｉ−ｄ−１）行目の制御配線Ｌｓ及び（ｉ＋１）行目〜（ｎ−１）行目のスイッチトランジスタＴｒ１４がＯＮされるため、１行目〜（ｉ−ｄ）行目の電流供給ラインＬａが互いに導通してハイレベルＨの電位が印加され、（ｉ＋１）行目〜ｎ行目の電流供給ラインＬａが互いに導通してハイレベルＨの電位が印加される。
【０１０７】
このように、ｉ行目のゲートラインＬｇにオンレベルＯＮの走査信号電圧が印加されている間、ｄ本の（ｉ−ｄ＋１）行目〜ｉ行目の電流供給ラインＬａが相互に接続されるので、グループ書込み電圧期間ＴWRに印加されるローレベルＬの電位の電圧降下を抑制でき、さらに、１行目〜（ｉ−ｄ）行目の電流供給ラインＬａが互いに導通してハイレベルＨの電位の電圧降下を抑制でき、（ｉ＋１）６行目〜ｎ行目の電流供給ラインＬａが互いに導通してハイレベルＨの電位の電圧降下を抑制できる。
【０１０８】
（実施形態５）
実施形態５にかかる発光装置８０を図２７〜図２９を用いて説明する。実施形態５では、列方向連結配線Ｌｃにおいて、ｄ行（ｄは２以上の整数）毎に１つのスイッチトランジスタＴｒ１４がスイッチング素子として設けられている。（ｐ×ｄ）行目の画素３０（ｐは正の整数）と（ｐ×ｄ＋１）行目の画素３０との間列方向連結配線Ｌｃ、具体的には、ｄ行目の画素３０と（ｄ＋１）行目の画素３０との間の列方向連結配線Ｌｃ、２ｄ行目の画素３０と（２ｄ＋１）行目の画素３０との間の列方向連結配線Ｌｃ、３ｄ行目の画素３０と（３ｄ＋１）行目の画素３０との間の列方向連結配線Ｌｃ、……にそれぞれスイッチトランジスタＴｒ１４が設けられ、各スイッチトランジスタＴｒ１４のソース、ドレイン電極が上下の列方向連結配線Ｌｃにそれぞれ接続されている。このため、各スイッチトランジスタＴｒ１４は、（ｐ×ｄ）行目の電流供給ラインＬａと｛ｐ×（ｄ＋１）｝行目の電流供給ラインＬａとの導通、非導通を制御する（ｐは正の整数）。図２７〜図２９は、ｄを４とした例の図である。また、電流供給ラインＬａは、列方向連結配線Ｌｃ及びスイッチトランジスタＴｒ１４を介して列方向に接続されている。上述した各実施形態と共通する部分については同一の引用番号を付し、詳細な説明を省略する。
【０１０９】
電流供給ラインＬａに接続される電流供給ドライバは、図２９に示すように、ｄ行分の電流供給ラインＬａを単位として同じ電圧を印加する。すなわち、電流供給ドライバは、ｄ行分の電流供給ラインＬａ毎にグループ書込み電圧期間ＴWRにローレベルの電圧Ｌを出力した後、グループ発光電圧期間ＴEMにハイレベルの電圧Ｈを出力する。グループ書込み電圧期間ＴWRは、｛（ｐ−１）×ｄ＋１｝行目〜ｐ×ｄ行目、つまり、１行目〜ｄ行目、（ｄ＋１）行目〜２ｄ行目、（２ｄ＋１）行目〜３ｄ行目、……、（ｎ−ｄ＋１）〜ｎ行目毎に順次シフトされる。
各制御配線Ｌｓは、電源または制御配線ドライバに接続され、電源または制御配線ドライバは、（ｐ×ｄ）行目の電流供給ラインＬａと｛ｐ×（ｄ＋１）｝行目の電流供給ラインＬａとの間の列方向連結配線ＬｃのスイッチトランジスタＴｒ１４のゲート電極に接続された制御配線Ｌｓに対して、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR及び次のグループの（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWRに、オフレベルＯＦＦのスイッチ信号電圧を出力し、それ以外の期間にオンレベルＯＮのスイッチ信号電圧を出力する。
【０１１０】
（ｐ×ｄ）行目の制御配線Ｌｓに、オンレベルＯＮのスイッチ信号電圧が印加されると、（ｐ×ｄ）行目の電流供給ラインＬａ及び（ｐ×ｄ＋１）行目の電流供給ラインＬａが導通し、オフレベルＯＦＦのスイッチ信号電圧が印加されると、（ｐ×ｄ）行目の電流供給ラインＬａ及び（ｐ×ｄ＋１）行目の電流供給ラインＬａが導通しなくなる。
このため、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａは、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR及び次のグループの（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａと非導通になる。したがって、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａ及び（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａは、｛（ｐ−１）×ｄ＋１｝行目〜（ｐ×ｄ）行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、それぞれ電圧をローレベルＬ、ハイレベルＨに維持することができ、（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、それぞれ電圧をハイレベルＨ、ローレベルＬに維持することができる。
【０１１１】
（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａにおいて見ると、その上のグループの（ｐ−１）×ｄ＋１行目〜（ｐ×ｄ）行目の電流供給ラインＬａに対して、（ｐ−１）×ｄ＋１行目〜（ｐ×ｄ）行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR及び当該（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、印加電圧が異なるように、（ｐ×ｄ）行のトランジスタＴｒ１４をオフし、その下のグループの｛（ｐ＋１）×ｄ＋１｝行目〜｛（ｐ＋２）×ｄ｝行目の電流供給ラインＬａに対して、当該（ｐ×ｄ＋１）行目〜｛（ｐ＋１）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR及び｛（ｐ＋１）×ｄ＋１｝行目〜｛（ｐ＋２）×ｄ｝行目の電流供給ラインＬａのグループ書込み電圧期間ＴWR中、印加電圧が異なるように、｛（ｐ＋１）×ｄ｝行のスイッチトランジスタＴｒ１４をオフする。換言すれば、あるグループの電流供給ラインＬａは隣接するグループの電流供給ラインＬａに対して異なる電位であれば、隣接するグループ間のスイッチトランジスタＴｒ１４をオフして相互に非導通にし、同電位であれば、隣接するグループ間のスイッチトランジスタＴｒ１４をオンして相互に導通し低抵抗化を図ることができる。
【０１１２】
本発明は上述した各実施形態に限られず様々な変形及び応用が可能である。
例えば、上述した実施形態１では、導電層４８を電流供給ラインＬａを全て覆うように形成し、且つ発光駆動トランジスタＴｒ１３のドレイン電極１３ｄ上に形成する構成を例に挙げて説明したが、これに限られず、導電層４８は電流供給ラインＬａ上において各画素ごとに分離するように形成しても良い。また、ドレイン電極１３ｄのみを覆うように形成しても良い。
【０１１３】
また、上述した実施形態２では、列方向連結配線Ｌｃを発光駆動トランジスタＴｒ１３のドレイン電極１３ｄと重なるように列方向に形成する例を挙げて説明したが、上述した実施形態１の導電層４８のように、列方向連結配線Ｌｃを電流供給ラインＬａ上にも形成してもよい。
【０１１４】
上述した各実施形態では、画素回路ＤＳは第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３の合計３つのトランジスタを備える例を挙げて説明したが、これに限られず、図３０に示す画素回路ＤＳ２のように、選択トランジスタＴｒ２１と、発光駆動トランジスタＴｒ２２との、２つのトランジスタを備えるものであってもよい。
【０１１５】
また、上述した各実施形態ではボトムエミッション型の有機ＥＬ素子を中心に説明したが、これに限られず有機ＥＬ素子２１の表示光を対向電極４０を介して外部に出射するトップエミッション型の有機ＥＬ素子に用いることも可能である。
【０１１６】
上述した各実施形態では、発光装置は表示装置であったが、プリンタの感光ドラムに光を照射するプリンタヘッドにも適用できる。
【０１１７】
上記した各実施形態では、正孔注入層３６と、インターレイヤ３７と、発光層３８とを備えた有機ＥＬ素子であったが、キャリア輸送層の組合せはこれに限らず、例えば正孔注入層３６及び発光層３８のみのように２層構造でもよく、発光層が正孔注入層を兼ねた単層構造でもよく、発光層を含むキャリア輸送層が４層以上の層構造であってもよい。
上記した各実施形態では、有機ＥＬ素子２１を適用したが、ＬＥＤ等その他の発光素子を適用してもよい。
【０１１８】
上記した各実施形態は、整合性がある限り各実施形態の構成を任意の組合せてもよい。
【符号の説明】
【０１１９】
１０，５０，６０，７０，８０・・・発光装置、３０，５１，６１・・・画素、２１・・・有機ＥＬ素子、３１・・・画素基板、３２・・・絶縁膜、３３・・・層間絶縁膜、３４・・・画素電極、３５・・・絶縁層、３６・・・正孔注入層、３７・・・インターレイヤ、３８・・・発光層、３９・・・隔壁、４０・・・対向電極、４１，４２，４３，４４，４９，５５，６６，６７・・・コンタクト部、４８・・・導電層、Ｃｓ・・・キャパシタ、Ｃｓ１・・・キャパシタ電極、Ｌａ・・・電流供給ライン、Ｌｃ・・・列方向連結配線、Ｌｄ・・・データライン、Ｌｇ・・・ゲートライン、Ｔｒ１１・・・第１選択トランジスタ、Ｔｒ１２・・・第２選択トランジスタ、Ｔｒ１３・・・発光駆動トランジスタ
【特許請求の範囲】
【請求項１】
画素電極と対向電極との間に発光層を有する発光素子を備える発光装置において、
ゲート電極がゲートラインに接続された第１選択トランジスタと、
ゲート電極が前記ゲートラインに接続され、ソース電極がデータラインに接続された第２選択トランジスタと、
ゲート電極が前記第１選択トランジスタのソース電極に接続され、ドレイン電極が前記第１選択トランジスタのドレイン電極に接続された発光駆動トランジスタと、
を有し、
前記発光駆動トランジスタのソース電極及び前記第２選択トランジスタのドレイン電極は互いに分離され、且つ前記画素電極を介して互いに接続されていることを特徴とする発光装置。
【請求項２】
前記発光駆動トランジスタの前記ソース電極は前記画素電極の第一の辺側に配置され、
前記第２選択トランジスタの前記ドレイン電極は前記画素電極の前記第一の辺に対向する第二の辺側に配置されていることを特徴とする請求項１記載の発光装置。
【請求項３】
前記第１選択トランジスタは、前記第１の辺側に配置されることを特徴とする請求項２記載の発光装置。
【請求項１】
画素電極と対向電極との間に発光層を有する発光素子を備える発光装置において、
ゲート電極がゲートラインに接続された第１選択トランジスタと、
ゲート電極が前記ゲートラインに接続され、ソース電極がデータラインに接続された第２選択トランジスタと、
ゲート電極が前記第１選択トランジスタのソース電極に接続され、ドレイン電極が前記第１選択トランジスタのドレイン電極に接続された発光駆動トランジスタと、
を有し、
前記発光駆動トランジスタのソース電極及び前記第２選択トランジスタのドレイン電極は互いに分離され、且つ前記画素電極を介して互いに接続されていることを特徴とする発光装置。
【請求項２】
前記発光駆動トランジスタの前記ソース電極は前記画素電極の第一の辺側に配置され、
前記第２選択トランジスタの前記ドレイン電極は前記画素電極の前記第一の辺に対向する第二の辺側に配置されていることを特徴とする請求項１記載の発光装置。
【請求項３】
前記第１選択トランジスタは、前記第１の辺側に配置されることを特徴とする請求項２記載の発光装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【公開番号】特開２０１１−６５１７８（Ｐ２０１１−６５１７８Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２０１０−２４８２４９（Ｐ２０１０−２４８２４９）
【出願日】平成２２年１１月５日（２０１０．１１．５）
【分割の表示】特願２００９−１５７１８５（Ｐ２００９−１５７１８５）の分割
【原出願日】平成２１年７月１日（２００９．７．１）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２２年１１月５日（２０１０．１１．５）
【分割の表示】特願２００９−１５７１８５（Ｐ２００９−１５７１８５）の分割
【原出願日】平成２１年７月１日（２００９．７．１）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]