絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法
【課題】絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法を提供する。
【解決手段】本発明に係る電子素子内蔵型印刷回路基板の製造方法は、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、コア基板の下面にキャビティをカバーするように接着層を付着する工程と、キャビティに対応する接着層の上面に電子素子を配置する工程と、キャビティが充填されるようにコア基板の上面に補強材が含浸されていない第1絶縁体を積層して回路パターンをカバーする工程と、コア基板の上下側に、補強材が含浸された第2絶縁体を積層する工程と、を含むことを特徴とする。
【解決手段】本発明に係る電子素子内蔵型印刷回路基板の製造方法は、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、コア基板の下面にキャビティをカバーするように接着層を付着する工程と、キャビティに対応する接着層の上面に電子素子を配置する工程と、キャビティが充填されるようにコア基板の上面に補強材が含浸されていない第1絶縁体を積層して回路パターンをカバーする工程と、コア基板の上下側に、補強材が含浸された第2絶縁体を積層する工程と、を含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法に関する。
【背景技術】
【0002】
電子産業の発達に伴って電子部品の高機能化、小型化がますます求められる傾向にあり、特に個人携帯端末機の軽薄短小化への市場の動きが印刷回路基板の薄型化につながっている。ここで、従来の素子実装方式とは異なる方式の素子実装方式が注目を浴びており、ICのような能動部品(Active devices)またはMLCC形態のキャパシタなどの受動部品(Passive devices)を印刷回路基板の内部に実装することにより、部品の高密度化及び信頼性の向上、またはこれらの有機的な結合によるパッケージ自体の性能向上などを求めるエンベデッド印刷回路基板がそれである。
【0003】
本発明は、部品内蔵基板の作製時、高さの高い電子素子を内蔵することから発生する問題点を解決するためのものであって、その問題点は次の通りである。
【0004】
従来技術によれば、200μm〜1000μm未満の高さを有する電子素子(例えば、MLCC:積層セラミックコンデンサ)をコア基板に内蔵する場合、図1に示すように、接着層20を用いて、キャビティ14と回路12が形成されたコア基板10内に電子素子30を内蔵した後、基板の反りなどを低減する目的で樹脂42にガラス繊維44(Glass fabric)を含浸させた絶縁体40を積層するが、この場合、電子素子30の高さが高いことから、図2に示すように、電子素子の周辺及びビアホールが絶縁体の樹脂42で完全に充填されないことがある。すなわち、内部にボイド50が発生してしまう。これは信頼性不良に至ることになり、これに対する改善が望まれている。
【0005】
これらの問題を解決するために、図3に示すように、厚い樹脂42’を含む絶縁体40’を用いる方法が提示されているが、これは、図4に示すように印刷回路基板が全体的に過度に厚くなるという問題点を引き起こす。
【発明の概要】
【発明が解決しようとする課題】
【0006】
こうした従来技術の問題点に鑑み、本発明は、薄型の絶縁体を用いてレイアップ工程を行う場合であっても、樹脂含量の低下から電子素子の周辺及び回路パターン間に発生するボイドを防止することができ、レイアップ工程時に絶縁体に含浸された補強材のために電子素子が損傷する問題点を解決することができる、絶縁体、電子素子内蔵型印刷回路基板、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一実施形態によれば、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、上記コア基板の下面に上記キャビティをカバーするように接着層を付着する工程と、上記キャビティに対応する上記接着層の上面に電子素子を配置する工程と、上記キャビティが充填されるように、上記コア基板の上面に補強材が含浸されていない第1絶縁体を積層して上記回路パターンをカバーする工程と、上記コア基板の上下側に、補強材が含浸された第2絶縁体を積層する工程と、を含む電子素子内蔵型印刷回路基板の製造方法が提供される。
【0008】
また、本発明の他の実施形態によれば、キャビティにより貫通され、表面に内層回路が設けられたコア基板と、上記キャビティに内蔵される電子素子と、上記キャビティを充填しかつ上記内層回路をカバーするように、上記コア基板の上面に積層された、補強材が含浸されていない第1絶縁体と、上記コア基板の上下側にそれぞれ積層された、補強材が含浸された第2絶縁体と、上記第2絶縁体に形成された回路パターンと、を含む電子素子内蔵型印刷回路基板が提供される。
【0009】
このとき、上記第1絶縁体と上記第2絶縁体の樹脂は同じ材質であってもよい。
【0010】
本発明のまた他の実施形態によれば、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、上記コア基板の下面に上記キャビティをカバーする接着層を付着する工程と、上記キャビティに対応する上記接着層の上面に電子素子を配置する工程と、上記キャビティが充填されるように、補強材を中心として上下にそれぞれ上部樹脂層と下部樹脂層とが形成された絶縁体を上記コア基板の上面に積層する工程と、を含み、上記絶縁体は、上記下部樹脂層が上記上部樹脂層よりも厚い非対称形状であることを特徴とする電子素子内蔵型印刷回路基板の製造方法が提供される。
【0011】
また、本発明のまた他の実施形態によれば、印刷回路基板の製造に用いられる絶縁体であって、補強材の上下にそれぞれ積層された上部樹脂層と下部樹脂層を含み、上記下部樹脂層が上記上部樹脂層よりも厚いことを特徴とする絶縁体が提供される。
【0012】
ここで、上記下部樹脂層の厚さは上記上部樹脂層の厚さの2〜5倍であってもよい。
【発明の効果】
【0013】
本発明の好ましい実施例によれば、薄型の絶縁体を用いてレイアップ工程を行う場合であっても、樹脂含量の低下から電子素子の周辺及び回路パターン間に発生するボイドを防止することができる。また、レイアップ工程時、絶縁体に含浸させた補強材のために電子素子が損傷する問題点を解決することができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0014】
【図1】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図2】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図3】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図4】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図5】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図である。
【図6】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図7】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図8】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図9】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図10】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図11】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図である。
【図12】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図13】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図14】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図15】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図16】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【発明を実施するための形態】
【0015】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。
【0016】
以下、本発明に係る電子素子内蔵型印刷回路基板の製造方法の実施例を添付図面を参照して詳細に説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【0017】
図5は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図6から図10は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【0018】
まず、図6に示すように、ステップS110で、キャビティ114により貫通され、表面に内層回路112が設けられたコア基板110を用意した後、ステップS120で、コア基板110の下面にキャビティ114をカバーするように接着層120を付着する。コア基板110としては銅張積層板(CCL)を用いることができ、その他にも剛性を補強するためにガラス繊維が含浸されたエポキシ樹脂を用いることもできる。このようなコア基板110の表面には内層回路112が設けられる。
【0019】
コア基板110として銅張積層板を用いる場合、その表面に内層回路112を形成するためには、銅張積層板の両面に無電解メッキによるシード層を形成した後に選択的な電解メッキで回路パターンを形成する方法を用いることができる。その他にも銅張積層板の両面に形成された銅箔の一部をエッチングして内層回路112を形成する方法を用いることもできる。
【0020】
コア基板110の所定の位置(例えば、中央部分)にはキャビティ114が加工される。キャビティ114は電子素子140が内蔵される空間であって、機械的なドリルまたはレーザードリルなどを用いた加工方法で形成可能である。このように加工されたキャビティ114の下側は接着層120により遮蔽される。
【0021】
次に、ステップS130で、図6に示すように、キャビティ114に対応する接着層120の上面に電子素子140を配置する。このように電子素子140を配置すると、電子素子140がキャビティ114に露出している接着層120の上面に付着され固定される。
【0022】
その後 、ステップS140で、図6及び図7に示すように、キャビティ114が充填されるように、コア基板110の上面に補強材が含浸されていない第1絶縁体130を積層して内層回路112をカバーする。
【0023】
このように表面に内層回路112が形成されたコア基板110の上面に補強材が含浸されていない第1絶縁体130(例えば、プライマーレジンなど)を積層して上部に平坦面を形成すると、第1絶縁体130でキャビティ114の残存空間が充填されることになり、電子素子140を固定できるだけでなく、ビアホールの内部も第1絶縁体130で充填されることになる。
【0024】
また、コア基板110の上面に形成された内層回路112は第1絶縁体130でカバーされる。さらに、電子素子140の電極(図示せず)が全て上向きに配置された場合、すなわち、電子素子140がフェースアップ(face−up)方式で内蔵された場合は電子素子140の電極(図示せず)も樹脂でカバーされる。
【0025】
このように、剛性を確保するための補強材が含浸された第2絶縁体150(図9参照)を用いるレイアップの工程の前に、補強材が含浸されていない別の第1絶縁体130をコア基板110に積層することにより、キャビティ114の残存空間、ビアホール内部の空間、回路パターン112間の空間、回路パターン112と電子素子140の電極との間の空間を全て満たすことができ、後に樹脂含量の低い薄型の第2絶縁体150を積層する場合にも、キャビティ114、ビアホール内部、回路パターン112間の空間、回路パターン112と電子素子140の電極(図示せず)との間の空間にボイドが発生することを防止することができる。
【0026】
その後、ステップS150で、図8に示すように、接着層120を除去し、ステップS160で、図9に示すように、コア基板110の上下側に補強材154が含浸された第2絶縁体150を積層する。このとき、第2絶縁体150の樹脂152としては、上述した第1絶縁体130と同じ材質からなるものを用いることができる。すなわち、キャビティ114及びビアホールの充填に用いられた第1絶縁体130と同じ材質を含む第2絶縁体150を用いればよい。このように同じ材質を含む絶縁体を用いることにより、第1絶縁体130と第2絶縁体150との界面にて熱膨張係数の差による反り(warpage)の発生可能性を低減することができ、これらの間の強固な接着力を確保することもできる。その結果、層間デラミネーションの問題を解消することができる。
【0027】
また、第1絶縁体130でキャビティ114の内部、ビアホールの内部、回路パターン112間の空隙などが全て満たされるため、ボイドが発生することなく、樹脂152の含量の低い薄型の第2絶縁体150を使用できるようになり、印刷回路基板をより薄く実現することができる。さらに、既に形成された第1絶縁体130が、第2絶縁体150内に含浸された補強材154と電子素子140の電極及び/または回路パターン112との間で緩衝機能を発揮するため、含浸された補強材154が電子素子140の電極(図示せず)及び/または回路パターン112と接触して電子素子140及び/または回路パターン112が損傷することを解消することができる。
【0028】
次に、図10に示すように、第2絶縁体150の上面に他の回路パターン162を形成する。第2絶縁体150の上面に形成された回路パターン162は、図10に示すようにソルダーレジスト160により保護されることができる。より高い層数の印刷回路基板を製造しようとする場合は、ソルダーレジスト160を形成せずにレイアップ工程をさらに行えばよいことは、言うまでもない。
【0029】
図11は、本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図12から図16は本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【0030】
まず、ステップS210で、図12に示すように、キャビティ114により貫通され、表面に内層回路112が設けられたコア基板110を用意し、ステップS220で、コア基板110の下面にキャビティ114をカバーするように接着層120を付着する。コア基板110としては銅張積層板(CCL)を用いることができ、その他にも剛性を補強するためにガラス繊維が含浸されたエポキシ樹脂を用いることができる。このようなコア基板110の表面には内層回路112が設けられる。
【0031】
コア基板110として銅張積層板を用いる場合、その表面に内層回路112を形成するために銅張積層板の両面に無電解メッキによるシード層を形成した後に選択的な電解メッキで回路パターンを形成する方法を用いることができる。その他にも銅張積層板の両面に形成された銅箔の一部をエッチングして内層回路112を形成する方法を用いることもできる。
【0032】
コア基板110の所定の位置(例えば中央部分)にはキャビティ114が加工される。キャビティ114は電子素子140が内蔵される空間であって、機械的なドリルまたはレーザードリルなどを用いた加工方法で形成可能である。このように加工されたキャビティ114の下側は接着層120により遮蔽される。
【0033】
その後、ステップS230で、図12に示すように、キャビティ114に対応する接着層120の上面に電子素子140を配置する。このように電子素子140を配置すると、電子素子140がキャビティ114に露出している接着層120の上面に付着され固定される。
【0034】
その後、ステップS240で、図13及び図14に示すように、キャビティが充填されるように、補強材232を中心として上下にそれぞれ上部樹脂層236と下部樹脂層234が形成された第1絶縁体230をコア基板110の上面に積層する。このとき、コア基板110の上面に積層される第1絶縁体230は、下部樹脂層234が上部樹脂層236よりも厚い非対称形状を有する。
【0035】
このように表面に内層回路112が形成されたコア基板110の上面に、下部樹脂層234が上部樹脂層236よりも厚い構造を有する第1絶縁体230を積層すると、相対的に厚い下部樹脂層234でキャビティ114の残存空間が充填されることになり、電子素子140を固定できるだけでなく、ビアホールの内部も下部樹脂層234で充填されることになる。また、コア基板110の上面に形成された内層回路112が下部樹脂層234でカバーされる。
【0036】
さらに、電子素子140の電極(図示せず)が全て上向きに配置された場合、すなわち、電子素子140がフェースアップ方式で内蔵された場合は電子素子140の電極(図示せず)も下部樹脂層234でカバーされる。
【0037】
このように、下部樹脂層234が上部樹脂層236よりも厚い非対称構造の第1絶縁体230を用いることにより、キャビティ114内部の残存空間、ビアホールの内部の空間、内層回路112間の空間、内層回路112と電子素子140の電極との間の空間が全て満たされることになり、キャビティ114、ビアホール内部、内層回路112間の空間、内層回路112と電子素子140の電極(図示せず)との間の空間にボイドが発生することを防止することができる。
【0038】
このとき、下部樹脂層234の厚さは上記上部樹脂層236の厚さの2倍〜5倍であることが好ましい。下部樹脂層が上部樹脂層の2倍〜5倍の厚さを有すると、樹脂不足によるボイドの発生をより効果的に防止することができるとともに、印刷回路基板が全体的に過度に厚くなることを防止することができる。
【0039】
次に、ステップS250で、図15に示すように、接着層120を除去し、ステップS260で、図16に示すように、コア基板110の下側に第2絶縁体230’を積層する。このとき、第2絶縁体230’にはガラス繊維のような補強材232’が含浸されていてもよく、含浸されていなくてもよい。図16に示すように、補強材232’が含浸された場合、補強材の両面に積層された樹脂層234’,236’の厚さは、互いに同一であってもよく、必要により、異なってもよい。
【0040】
その後、図16に示すように、第1絶縁体230の表面及び第2絶縁体230’の表面に回路パターン162を形成する。第1絶縁体230の表面及び第2絶縁体の表面に形成された回路パターン162はソルダーレジスト160で保護されることができる。より高い層数の印刷回路基板を製造しようとする場合は、ソルダーレジスト160を形成せずにレイアップ工程をさらに行えばよいことは、言うまでもない。
【0041】
ここで、本実施例の絶縁体、電子素子内蔵型印刷回路基板、電子素子内蔵型印刷回路基板の製造方法は、例えば、コア基板を提供する工程、接着層を付着する工程等の各工程は駆動制御部(図示せず)の駆動により行われるものである。各工程の工程順等のプログラム(命令)が記憶されたメモリ(図示せず)からCPU(図示せず)は、プログラムを読み出して制御信号を当該駆動制御部(図示せず)等に送信することにより各工程が実行される。
【0042】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【0043】
110 コア基板
120 接着層
130,230 第1絶縁体
140 電子素子
150 第2絶縁体
154 補強材
【技術分野】
【0001】
本発明は、絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法に関する。
【背景技術】
【0002】
電子産業の発達に伴って電子部品の高機能化、小型化がますます求められる傾向にあり、特に個人携帯端末機の軽薄短小化への市場の動きが印刷回路基板の薄型化につながっている。ここで、従来の素子実装方式とは異なる方式の素子実装方式が注目を浴びており、ICのような能動部品(Active devices)またはMLCC形態のキャパシタなどの受動部品(Passive devices)を印刷回路基板の内部に実装することにより、部品の高密度化及び信頼性の向上、またはこれらの有機的な結合によるパッケージ自体の性能向上などを求めるエンベデッド印刷回路基板がそれである。
【0003】
本発明は、部品内蔵基板の作製時、高さの高い電子素子を内蔵することから発生する問題点を解決するためのものであって、その問題点は次の通りである。
【0004】
従来技術によれば、200μm〜1000μm未満の高さを有する電子素子(例えば、MLCC:積層セラミックコンデンサ)をコア基板に内蔵する場合、図1に示すように、接着層20を用いて、キャビティ14と回路12が形成されたコア基板10内に電子素子30を内蔵した後、基板の反りなどを低減する目的で樹脂42にガラス繊維44(Glass fabric)を含浸させた絶縁体40を積層するが、この場合、電子素子30の高さが高いことから、図2に示すように、電子素子の周辺及びビアホールが絶縁体の樹脂42で完全に充填されないことがある。すなわち、内部にボイド50が発生してしまう。これは信頼性不良に至ることになり、これに対する改善が望まれている。
【0005】
これらの問題を解決するために、図3に示すように、厚い樹脂42’を含む絶縁体40’を用いる方法が提示されているが、これは、図4に示すように印刷回路基板が全体的に過度に厚くなるという問題点を引き起こす。
【発明の概要】
【発明が解決しようとする課題】
【0006】
こうした従来技術の問題点に鑑み、本発明は、薄型の絶縁体を用いてレイアップ工程を行う場合であっても、樹脂含量の低下から電子素子の周辺及び回路パターン間に発生するボイドを防止することができ、レイアップ工程時に絶縁体に含浸された補強材のために電子素子が損傷する問題点を解決することができる、絶縁体、電子素子内蔵型印刷回路基板、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一実施形態によれば、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、上記コア基板の下面に上記キャビティをカバーするように接着層を付着する工程と、上記キャビティに対応する上記接着層の上面に電子素子を配置する工程と、上記キャビティが充填されるように、上記コア基板の上面に補強材が含浸されていない第1絶縁体を積層して上記回路パターンをカバーする工程と、上記コア基板の上下側に、補強材が含浸された第2絶縁体を積層する工程と、を含む電子素子内蔵型印刷回路基板の製造方法が提供される。
【0008】
また、本発明の他の実施形態によれば、キャビティにより貫通され、表面に内層回路が設けられたコア基板と、上記キャビティに内蔵される電子素子と、上記キャビティを充填しかつ上記内層回路をカバーするように、上記コア基板の上面に積層された、補強材が含浸されていない第1絶縁体と、上記コア基板の上下側にそれぞれ積層された、補強材が含浸された第2絶縁体と、上記第2絶縁体に形成された回路パターンと、を含む電子素子内蔵型印刷回路基板が提供される。
【0009】
このとき、上記第1絶縁体と上記第2絶縁体の樹脂は同じ材質であってもよい。
【0010】
本発明のまた他の実施形態によれば、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、上記コア基板の下面に上記キャビティをカバーする接着層を付着する工程と、上記キャビティに対応する上記接着層の上面に電子素子を配置する工程と、上記キャビティが充填されるように、補強材を中心として上下にそれぞれ上部樹脂層と下部樹脂層とが形成された絶縁体を上記コア基板の上面に積層する工程と、を含み、上記絶縁体は、上記下部樹脂層が上記上部樹脂層よりも厚い非対称形状であることを特徴とする電子素子内蔵型印刷回路基板の製造方法が提供される。
【0011】
また、本発明のまた他の実施形態によれば、印刷回路基板の製造に用いられる絶縁体であって、補強材の上下にそれぞれ積層された上部樹脂層と下部樹脂層を含み、上記下部樹脂層が上記上部樹脂層よりも厚いことを特徴とする絶縁体が提供される。
【0012】
ここで、上記下部樹脂層の厚さは上記上部樹脂層の厚さの2〜5倍であってもよい。
【発明の効果】
【0013】
本発明の好ましい実施例によれば、薄型の絶縁体を用いてレイアップ工程を行う場合であっても、樹脂含量の低下から電子素子の周辺及び回路パターン間に発生するボイドを防止することができる。また、レイアップ工程時、絶縁体に含浸させた補強材のために電子素子が損傷する問題点を解決することができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0014】
【図1】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図2】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図3】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図4】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図5】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図である。
【図6】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図7】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図8】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図9】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図10】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図11】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図である。
【図12】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図13】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図14】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図15】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図16】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【発明を実施するための形態】
【0015】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。
【0016】
以下、本発明に係る電子素子内蔵型印刷回路基板の製造方法の実施例を添付図面を参照して詳細に説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【0017】
図5は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図6から図10は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【0018】
まず、図6に示すように、ステップS110で、キャビティ114により貫通され、表面に内層回路112が設けられたコア基板110を用意した後、ステップS120で、コア基板110の下面にキャビティ114をカバーするように接着層120を付着する。コア基板110としては銅張積層板(CCL)を用いることができ、その他にも剛性を補強するためにガラス繊維が含浸されたエポキシ樹脂を用いることもできる。このようなコア基板110の表面には内層回路112が設けられる。
【0019】
コア基板110として銅張積層板を用いる場合、その表面に内層回路112を形成するためには、銅張積層板の両面に無電解メッキによるシード層を形成した後に選択的な電解メッキで回路パターンを形成する方法を用いることができる。その他にも銅張積層板の両面に形成された銅箔の一部をエッチングして内層回路112を形成する方法を用いることもできる。
【0020】
コア基板110の所定の位置(例えば、中央部分)にはキャビティ114が加工される。キャビティ114は電子素子140が内蔵される空間であって、機械的なドリルまたはレーザードリルなどを用いた加工方法で形成可能である。このように加工されたキャビティ114の下側は接着層120により遮蔽される。
【0021】
次に、ステップS130で、図6に示すように、キャビティ114に対応する接着層120の上面に電子素子140を配置する。このように電子素子140を配置すると、電子素子140がキャビティ114に露出している接着層120の上面に付着され固定される。
【0022】
その後 、ステップS140で、図6及び図7に示すように、キャビティ114が充填されるように、コア基板110の上面に補強材が含浸されていない第1絶縁体130を積層して内層回路112をカバーする。
【0023】
このように表面に内層回路112が形成されたコア基板110の上面に補強材が含浸されていない第1絶縁体130(例えば、プライマーレジンなど)を積層して上部に平坦面を形成すると、第1絶縁体130でキャビティ114の残存空間が充填されることになり、電子素子140を固定できるだけでなく、ビアホールの内部も第1絶縁体130で充填されることになる。
【0024】
また、コア基板110の上面に形成された内層回路112は第1絶縁体130でカバーされる。さらに、電子素子140の電極(図示せず)が全て上向きに配置された場合、すなわち、電子素子140がフェースアップ(face−up)方式で内蔵された場合は電子素子140の電極(図示せず)も樹脂でカバーされる。
【0025】
このように、剛性を確保するための補強材が含浸された第2絶縁体150(図9参照)を用いるレイアップの工程の前に、補強材が含浸されていない別の第1絶縁体130をコア基板110に積層することにより、キャビティ114の残存空間、ビアホール内部の空間、回路パターン112間の空間、回路パターン112と電子素子140の電極との間の空間を全て満たすことができ、後に樹脂含量の低い薄型の第2絶縁体150を積層する場合にも、キャビティ114、ビアホール内部、回路パターン112間の空間、回路パターン112と電子素子140の電極(図示せず)との間の空間にボイドが発生することを防止することができる。
【0026】
その後、ステップS150で、図8に示すように、接着層120を除去し、ステップS160で、図9に示すように、コア基板110の上下側に補強材154が含浸された第2絶縁体150を積層する。このとき、第2絶縁体150の樹脂152としては、上述した第1絶縁体130と同じ材質からなるものを用いることができる。すなわち、キャビティ114及びビアホールの充填に用いられた第1絶縁体130と同じ材質を含む第2絶縁体150を用いればよい。このように同じ材質を含む絶縁体を用いることにより、第1絶縁体130と第2絶縁体150との界面にて熱膨張係数の差による反り(warpage)の発生可能性を低減することができ、これらの間の強固な接着力を確保することもできる。その結果、層間デラミネーションの問題を解消することができる。
【0027】
また、第1絶縁体130でキャビティ114の内部、ビアホールの内部、回路パターン112間の空隙などが全て満たされるため、ボイドが発生することなく、樹脂152の含量の低い薄型の第2絶縁体150を使用できるようになり、印刷回路基板をより薄く実現することができる。さらに、既に形成された第1絶縁体130が、第2絶縁体150内に含浸された補強材154と電子素子140の電極及び/または回路パターン112との間で緩衝機能を発揮するため、含浸された補強材154が電子素子140の電極(図示せず)及び/または回路パターン112と接触して電子素子140及び/または回路パターン112が損傷することを解消することができる。
【0028】
次に、図10に示すように、第2絶縁体150の上面に他の回路パターン162を形成する。第2絶縁体150の上面に形成された回路パターン162は、図10に示すようにソルダーレジスト160により保護されることができる。より高い層数の印刷回路基板を製造しようとする場合は、ソルダーレジスト160を形成せずにレイアップ工程をさらに行えばよいことは、言うまでもない。
【0029】
図11は、本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図12から図16は本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【0030】
まず、ステップS210で、図12に示すように、キャビティ114により貫通され、表面に内層回路112が設けられたコア基板110を用意し、ステップS220で、コア基板110の下面にキャビティ114をカバーするように接着層120を付着する。コア基板110としては銅張積層板(CCL)を用いることができ、その他にも剛性を補強するためにガラス繊維が含浸されたエポキシ樹脂を用いることができる。このようなコア基板110の表面には内層回路112が設けられる。
【0031】
コア基板110として銅張積層板を用いる場合、その表面に内層回路112を形成するために銅張積層板の両面に無電解メッキによるシード層を形成した後に選択的な電解メッキで回路パターンを形成する方法を用いることができる。その他にも銅張積層板の両面に形成された銅箔の一部をエッチングして内層回路112を形成する方法を用いることもできる。
【0032】
コア基板110の所定の位置(例えば中央部分)にはキャビティ114が加工される。キャビティ114は電子素子140が内蔵される空間であって、機械的なドリルまたはレーザードリルなどを用いた加工方法で形成可能である。このように加工されたキャビティ114の下側は接着層120により遮蔽される。
【0033】
その後、ステップS230で、図12に示すように、キャビティ114に対応する接着層120の上面に電子素子140を配置する。このように電子素子140を配置すると、電子素子140がキャビティ114に露出している接着層120の上面に付着され固定される。
【0034】
その後、ステップS240で、図13及び図14に示すように、キャビティが充填されるように、補強材232を中心として上下にそれぞれ上部樹脂層236と下部樹脂層234が形成された第1絶縁体230をコア基板110の上面に積層する。このとき、コア基板110の上面に積層される第1絶縁体230は、下部樹脂層234が上部樹脂層236よりも厚い非対称形状を有する。
【0035】
このように表面に内層回路112が形成されたコア基板110の上面に、下部樹脂層234が上部樹脂層236よりも厚い構造を有する第1絶縁体230を積層すると、相対的に厚い下部樹脂層234でキャビティ114の残存空間が充填されることになり、電子素子140を固定できるだけでなく、ビアホールの内部も下部樹脂層234で充填されることになる。また、コア基板110の上面に形成された内層回路112が下部樹脂層234でカバーされる。
【0036】
さらに、電子素子140の電極(図示せず)が全て上向きに配置された場合、すなわち、電子素子140がフェースアップ方式で内蔵された場合は電子素子140の電極(図示せず)も下部樹脂層234でカバーされる。
【0037】
このように、下部樹脂層234が上部樹脂層236よりも厚い非対称構造の第1絶縁体230を用いることにより、キャビティ114内部の残存空間、ビアホールの内部の空間、内層回路112間の空間、内層回路112と電子素子140の電極との間の空間が全て満たされることになり、キャビティ114、ビアホール内部、内層回路112間の空間、内層回路112と電子素子140の電極(図示せず)との間の空間にボイドが発生することを防止することができる。
【0038】
このとき、下部樹脂層234の厚さは上記上部樹脂層236の厚さの2倍〜5倍であることが好ましい。下部樹脂層が上部樹脂層の2倍〜5倍の厚さを有すると、樹脂不足によるボイドの発生をより効果的に防止することができるとともに、印刷回路基板が全体的に過度に厚くなることを防止することができる。
【0039】
次に、ステップS250で、図15に示すように、接着層120を除去し、ステップS260で、図16に示すように、コア基板110の下側に第2絶縁体230’を積層する。このとき、第2絶縁体230’にはガラス繊維のような補強材232’が含浸されていてもよく、含浸されていなくてもよい。図16に示すように、補強材232’が含浸された場合、補強材の両面に積層された樹脂層234’,236’の厚さは、互いに同一であってもよく、必要により、異なってもよい。
【0040】
その後、図16に示すように、第1絶縁体230の表面及び第2絶縁体230’の表面に回路パターン162を形成する。第1絶縁体230の表面及び第2絶縁体の表面に形成された回路パターン162はソルダーレジスト160で保護されることができる。より高い層数の印刷回路基板を製造しようとする場合は、ソルダーレジスト160を形成せずにレイアップ工程をさらに行えばよいことは、言うまでもない。
【0041】
ここで、本実施例の絶縁体、電子素子内蔵型印刷回路基板、電子素子内蔵型印刷回路基板の製造方法は、例えば、コア基板を提供する工程、接着層を付着する工程等の各工程は駆動制御部(図示せず)の駆動により行われるものである。各工程の工程順等のプログラム(命令)が記憶されたメモリ(図示せず)からCPU(図示せず)は、プログラムを読み出して制御信号を当該駆動制御部(図示せず)等に送信することにより各工程が実行される。
【0042】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【0043】
110 コア基板
120 接着層
130,230 第1絶縁体
140 電子素子
150 第2絶縁体
154 補強材
【特許請求の範囲】
【請求項1】
キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、
前記コア基板の下面に前記キャビティをカバーするように接着層を付着する工程と、
前記キャビティに対応する前記接着層の上面に電子素子を配置する工程と、
前記キャビティが充填されるように、前記コア基板の上面に補強材が含浸されていない第1絶縁体を積層して前記回路パターンをカバーする工程と、
前記コア基板の上下側に、補強材が含浸された第2絶縁体を積層する工程と、
を含むことを特徴とする電子素子内蔵型印刷回路基板の製造方法。
【請求項2】
前記第1絶縁体と前記第2絶縁体の樹脂が同じ材質であることを特徴とする請求項1に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項3】
キャビティにより貫通され、表面に内層回路が設けられたコア基板と、
前記キャビティに内蔵される電子素子と、
前記キャビティを充填しかつ前記内層回路をカバーするように、前記コア基板の上面に積層された、補強材が含浸されていない第1絶縁体と、
前記コア基板の上下側にそれぞれ積層された、補強材が含浸された第2絶縁体と、
前記第2絶縁体に形成された回路パターンと、
を含むことを特徴とする電子素子内蔵型印刷回路基板。
【請求項4】
前記第1絶縁体と前記第2絶縁体の樹脂が同じ材質であることを特徴とする請求項3に記載の電子素子内蔵型印刷回路基板。
【請求項5】
キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、
前記コア基板の下面に前記キャビティをカバーする接着層を付着する工程と、
前記キャビティに対応する前記接着層の上面に電子素子を配置する工程と、
前記キャビティが充填されるように、補強材を中心として上下にそれぞれ上部樹脂層と下部樹脂層が形成された絶縁体を前記コア基板の上面に積層する工程と、を含み、
前記絶縁体は、前記下部樹脂層が前記上部樹脂層よりも厚い非対称形状であることを特徴とする電子素子内蔵型印刷回路基板の製造方法。
【請求項6】
前記下部樹脂層の厚さが、前記上部樹脂層の厚さの2倍〜5倍であることを特徴とする請求項5に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項7】
印刷回路基板の製造に用いられる絶縁体であって、
補強材の上下にそれぞれ積層された上部樹脂層と下部樹脂層を含み、
前記下部樹脂層が前記上部樹脂層よりも厚いことを特徴とする絶縁体。
【請求項8】
前記下部樹脂層の厚さが、前記上部樹脂層の厚さの2倍〜5倍であることを特徴とする請求項7に記載の絶縁体。
【請求項1】
キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、
前記コア基板の下面に前記キャビティをカバーするように接着層を付着する工程と、
前記キャビティに対応する前記接着層の上面に電子素子を配置する工程と、
前記キャビティが充填されるように、前記コア基板の上面に補強材が含浸されていない第1絶縁体を積層して前記回路パターンをカバーする工程と、
前記コア基板の上下側に、補強材が含浸された第2絶縁体を積層する工程と、
を含むことを特徴とする電子素子内蔵型印刷回路基板の製造方法。
【請求項2】
前記第1絶縁体と前記第2絶縁体の樹脂が同じ材質であることを特徴とする請求項1に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項3】
キャビティにより貫通され、表面に内層回路が設けられたコア基板と、
前記キャビティに内蔵される電子素子と、
前記キャビティを充填しかつ前記内層回路をカバーするように、前記コア基板の上面に積層された、補強材が含浸されていない第1絶縁体と、
前記コア基板の上下側にそれぞれ積層された、補強材が含浸された第2絶縁体と、
前記第2絶縁体に形成された回路パターンと、
を含むことを特徴とする電子素子内蔵型印刷回路基板。
【請求項4】
前記第1絶縁体と前記第2絶縁体の樹脂が同じ材質であることを特徴とする請求項3に記載の電子素子内蔵型印刷回路基板。
【請求項5】
キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、
前記コア基板の下面に前記キャビティをカバーする接着層を付着する工程と、
前記キャビティに対応する前記接着層の上面に電子素子を配置する工程と、
前記キャビティが充填されるように、補強材を中心として上下にそれぞれ上部樹脂層と下部樹脂層が形成された絶縁体を前記コア基板の上面に積層する工程と、を含み、
前記絶縁体は、前記下部樹脂層が前記上部樹脂層よりも厚い非対称形状であることを特徴とする電子素子内蔵型印刷回路基板の製造方法。
【請求項6】
前記下部樹脂層の厚さが、前記上部樹脂層の厚さの2倍〜5倍であることを特徴とする請求項5に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項7】
印刷回路基板の製造に用いられる絶縁体であって、
補強材の上下にそれぞれ積層された上部樹脂層と下部樹脂層を含み、
前記下部樹脂層が前記上部樹脂層よりも厚いことを特徴とする絶縁体。
【請求項8】
前記下部樹脂層の厚さが、前記上部樹脂層の厚さの2倍〜5倍であることを特徴とする請求項7に記載の絶縁体。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2011−18893(P2011−18893A)
【公開日】平成23年1月27日(2011.1.27)
【国際特許分類】
【出願番号】特願2010−128810(P2010−128810)
【出願日】平成22年6月4日(2010.6.4)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
【公開日】平成23年1月27日(2011.1.27)
【国際特許分類】
【出願日】平成22年6月4日(2010.6.4)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
[ Back to top ]