表示装置およびその駆動方法ならびに電子機器
【課題】まとめ駆動における筋ムラの発生を抑制することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】「まとめ駆動」における信号書き込みを行うに際して、映像信号(信号電圧Vsig1,Vsig2,Vsig3)が信号線DTLに印加されている時に、各書込線WSL(1)〜WSL(3)に対して、書き込みトランジスタTr2をオンする選択パルス信号(第2パルス信号)が、閾値補正を行ったのち信号書き込みを行うまでの間の時間の大きさに応じたパルス幅(ΔT1,ΔT2,ΔT3)で順番に印加される。
【解決手段】「まとめ駆動」における信号書き込みを行うに際して、映像信号(信号電圧Vsig1,Vsig2,Vsig3)が信号線DTLに印加されている時に、各書込線WSL(1)〜WSL(3)に対して、書き込みトランジスタTr2をオンする選択パルス信号(第2パルス信号)が、閾値補正を行ったのち信号書き込みを行うまでの間の時間の大きさに応じたパルス幅(ΔT1,ΔT2,ΔT3)で順番に印加される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【0002】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(Electro Luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【0003】
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【0004】
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。
【0005】
ところで、一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、有機EL素子と、有機EL素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧Vgsも変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【0006】
また、駆動トランジスタにおいて、閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Vthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつく。その結果、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。
【0007】
そこで、有機EL素子のI−V特性が経時変化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、駆動トランジスタの閾値電圧Vthや移動度μを補正する方策が提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−083272号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
ところで、上記の有機EL表示装置において、フルハイビジョンのパネルを用いた場合に、そのパネルを例えば120Hz程度のハイフレームレートで駆動すると、駆動トランジスタの閾値補正と信号書き込みを行う時間が不足してしまう。そこで、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う方法(以下、「まとめ駆動」と称する)が考えられる。しかし、まとめ駆動では、閾値補正を行ってから信号書き込みを行うまでの時間が、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまう。これにより、駆動トランジスタの電流リーク時間も、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまうので、ラインごとに発光輝度に差が生じ、筋ムラが発生してしまうという問題があった。
【0010】
本発明はかかる問題点に鑑みてなされたもので、その目的は、まとめ駆動における筋ムラの発生を抑制することの可能な表示装置およびその駆動方法ならびに電子機器に関する。
【課題を解決するための手段】
【0011】
本発明の表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部を備え、さらに映像信号に基づいて前記画素を駆動する駆動部を備えたものである。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第1トランジスタと、信号線の電圧を第1トランジスタに書き込む第2トランジスタとを有している。駆動部は、所定の信号が信号線に印加され続けている間に、複数の走査線のうち複数の第1走査線に対して第2トランジスタをオンする第1パルス信号を印加して第1トランジスタの閾値電圧を補正するようになっている。駆動部は、さらに、上記補正を行ったのち、映像信号が信号線に印加されている時に、複数の第1走査線に対して第2トランジスタをオンする第2パルス信号を、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して第1トランジスタに信号書き込みを行うようになっている。
【0012】
本発明の電子機器は、上記表示装置を備えたものである。
【0013】
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、以下の2つのステップを含むものである。
(A)所定の信号が信号線に印加され続けている間に、複数の走査線のうち複数の第1走査線に対して第2トランジスタをオンする第1パルス信号を印加して第1トランジスタの閾値電圧を補正するステップ
(B)上記補正を行ったのち、映像信号が信号線に印加されている時に、複数の第1走査線に対して第2トランジスタをオンする第2パルス信号を、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して第1トランジスタに信号書き込みを行うステップ
【0014】
上記駆動方法が用いられる表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部を備えている。この表示装置は、さらに、映像信号に基づいて前記画素を駆動する駆動部を備えている。この表示装置において、各画素は、発光素子および画素回路を有しており、画素回路は、発光素子に流れる電流を制御する第1トランジスタと、信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有している。
【0015】
本発明の表示装置およびその駆動方法ならびに電子機器では、複数ラインの閾値補正をまとめて行い、信号書き込みを順番に行うまとめ駆動を行う際に、信号書き込みの時間に対応する第2パルス信号のパルス幅が、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅に設定される。これにより、信号書き込みの時間が、第1トランジスタの電流リーク時間に応じて設定されるので、ラインごとの発光輝度の差を低減することができる。
【発明の効果】
【0016】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、信号書き込みの時間を第1トランジスタの電流リーク時間に応じて設定することにより、ラインごとの発光輝度の差を低減するようにした。これにより、まとめ駆動における筋ムラの発生を抑制することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図2】図1の画素回路アレイ部の内部構成の一例を表す回路図である。
【図3】図1の表示装置をまとめ駆動させたときの複数グループにおける各種波形の一例を表す波形図である。
【図4】図1の表示装置の一のラインにおける各種波形の一例を表す波形図である。
【図5】駆動トランジスタの電流リークについて説明するための回路図である。
【図6】比較例に係る表示装置の動作の一例について説明するための波形図である。
【図7】図1の表示装置の動作の一例について説明するための波形図である。
【図8】図1の表示装置のまとめ駆動の他の例について説明するための波形図である。
【図9】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図10】上記実施の形態の表示装置の適用例1の外観を表す斜視図である。
【図11】(A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。
【図12】適用例3の外観を表す斜視図である。
【図13】適用例4の外観を表す斜視図である。
【図14】(A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
【発明を実施するための形態】
【0018】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(図1〜図7)
○まとめた複数ライン内のラインごとに書き込み時間が異なっている例
2.変形例(図8)
○まとめた複数ライン内のグループごとに書き込み時間が異なっている例
3.モジュールおよび適用例(図9〜図14)
【0019】
<実施の形態>
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10(表示部)と、駆動回路20(駆動部)とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)が2次元配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25を有している。
【0020】
[画素回路アレイ部]
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の書込線WSL(走査線)と、列状に配置された複数の信号線DTLと、書込線WSLに沿って行状に配置された複数の電源線PSLとを有している。各書込線WSLと各信号線DTLとの交差部に対応して、一組の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1(第1トランジスタ)、書き込みトランジスタTr2(第2トランジスタ)および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。
【0021】
駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。
【0022】
画素回路アレイ部13において、各信号線DTLは、信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極(図示せず)に接続されている。各書込線WSLは、書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線PSLは、電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極(図示せず)に接続されている。書き込みトランジスタTr2のソース電極(図示せず)は、駆動トランジスタTr1のゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のソース電極(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えばグラウンド線GNDに接続されている。
【0023】
[駆動回路]
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。
【0024】
映像信号処理回路21は、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号21Aを信号線駆動回路23に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【0025】
タイミング生成回路22は、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路22は、例えば、外部から入力された同期信号20Bに応じて(同期して)、これらの回路に対して制御信号22Aを出力するようになっている。
【0026】
信号線駆動回路23は、制御信号22Aの入力に応じて(同期して)、映像信号21Aに対応するアナログの映像信号(信号電圧Vsig)を各信号線DTLに印加して、選択対象の画素回路14に書き込むものである。なお、書き込みとは、駆動トランジスタTr1のゲートに所定の電圧を印加することを指している。
【0027】
信号線駆動回路23は、例えば、信号電圧Vsigと、有機EL素子11の消光時に駆動トランジスタTr1のゲートに印加する電圧Vofsとを出力することが可能となっている。ここで、信号電圧Vsigは、映像信号21Aに対応した電圧値となっている。電圧Vofsは、非階調信号であり、有機EL素子11の閾値電圧Velよりも低い電圧値(一定値)となっている。
【0028】
書込線駆動回路24は、制御信号22Aの入力に応じて(同期して)、複数の書込線WSLに選択パルスを順次印加して、複数の有機EL素子11および複数の画素回路14を順次選択するものである。書込線駆動回路24は、例えば、書き込みトランジスタTr2をオンさせるときに印加する電圧Vonと、書き込みトランジスタTr2をオフさせるときに印加する電圧Voffとを出力することが可能となっている。
【0029】
電源線駆動回路25は、制御信号22Aの入力に応じて(同期して)、複数の電源線PSLに制御パルスを順次印加して、有機EL素子11の発光および消光を制御するものである。電源線駆動回路25は、例えば、駆動トランジスタTr1に電流を流すときに印加する電圧VccHと、駆動トランジスタTr1に電流を流さないときに印加する電圧VccLとを出力することが可能となっている。ここで、電圧VccLは、有機EL素子11の閾値電圧Velと、有機EL素子11のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値(一定値)である。VccHは、電圧(Vel+Vca)以上の電圧値(一定値)である。
【0030】
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)について説明する。本実施の形態では、駆動トランジスタTr1の閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子11の発光輝度を一定に保つようにするために、閾値電圧Vthや移動度μの変動に対する補正動作が組み込まれている。本実施の形態では、さらに、表示パネル10をハイフレームレートで駆動したときに、駆動トランジスタTr1の閾値補正と信号書き込みを行う時間を十分に確保するために、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。本実施の形態では、複数の書込線WSLが、3つの書込線WSLごとに1つのグループに分けられている。
【0031】
(表示装置1の動作)
図3(A)〜(H)は、表示装置1をまとめ駆動させたときの複数グループにおける各種波形の一例を表したものである。図4(A)〜(E)は、図1の表示装置の一のラインにおける各種波形の一例を表したものである。図3(A)には、水平同期信号HSYNCが周期的に発生している様子が示されている。図3(B)には、信号線DTLにVsig1,Vsig2,Vsig3,Vofsが周期的に印加され、図3(C)〜(H)には、各書込線WSL(WSL(1)〜WSL(6))にVon、Voffが所定のタイミングで印加されている様子がそれぞれ示されている。図3(C)〜(E)には、一のグループにおける各種波形の一例が示されており、図3(F)〜(H)には、図3(E)のラインに隣接する他のグループにおける各種波形の一例が示されている。
【0032】
なお、図3(B)中のVsig1,Vsig2,Vsig3は、上述の信号電圧Vsigに相当するものである。Vsig1は各グループに含まれる1番目のラインに印加される信号電圧Vsigであり、Vsig2は各グループに含まれる2番目のラインに印加される信号電圧Vsigであり、Vsig3は各グループに含まれる3番目のラインに印加される信号電圧Vsigである。
【0033】
図4(A),(B)には、信号線DTLにVsig1,Vsig2,Vsig3,Vofsが周期的に印加され、書込線WSLにVon、Voffが所定のタイミングで印加されている様子がそれぞれ示されている。図4(C)には、電源線PSLにVccL、VccHが所定のタイミングで印加されている様子がそれぞれ示されている。図4(D),(E)には、信号線DTL、書込線WSL、および電源線PSLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
【0034】
[閾値補正準備期間]
まずは、図4(A)〜(E)を参照して、表示装置1の一のライン(書込線WSL(1)に対応する画素配列)における動作について説明する。まず、閾値補正の準備を行う。具体的には、電源線駆動回路25が電源線PSL(1)の電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧Vgが所定の電圧にまで下がる。
【0035】
[閾値補正期間]
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、書込線駆動回路24が書込線WSL(1)の電圧をVoffからVonに上げたのち(T2)、電源線駆動回路25が電源線PSL(1)の電圧をVccLからVccHに上げる(T3)。すると、ゲート電圧VgがVofsとなり、さらに、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧Vsが「Vofs−Vth」よりも低い場合(閾値補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、引き続き、信号線DTLの電圧がVofsとなり続けている間に、書込線駆動回路24が書込線WSL(1)の電圧をVonからVoffに下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が停止する。これにより、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度のばらつきをなくすことができる。
【0036】
[閾値補正停止期間]
その後、閾値補正の停止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsig1に切り替える。
【0037】
[書き込み・μ補正期間]
次に、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsig1となっている間に、書込線駆動回路24が書込線WSL(1)の電圧をVoff1からVonに上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsig1となる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔV1だけ上昇し、やがて電位差VgsがVsig1+Vth−ΔV1となる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔV1も大きくなるので、電位差Vgsを発光前にΔV1だけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
【0038】
[発光期間]
次に、書込線駆動回路24が書込線WSL(1)の電圧をVonからVoffに下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
【0039】
[まとめ駆動]
次に、図3(A)〜(H)を参照して、表示装置1の複数グループにおける動作について説明する。本実施の形態では、書込線駆動回路24は、書込線WSLを走査する際に、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」を行う。具体的には、まず、信号線DTLに電圧Vofsが印加され続けている(つまり、信号線DTLの電圧の波高値がVofsという閾値補正信号に固定され続けている)間に、書込線駆動回路24は、一のグループに含まれる複数の書込線WSL(1)〜WSL(3)に対して、波高値がVonである選択パルス信号(第1パルス信号)を印加する。これにより、駆動トランジスタTr1の閾値電圧Vthが補正される。このとき、図3(C)〜(E)に示したように、書込線駆動回路24は、各書込線WSL(1)〜WSL(3)に対して、第1パルス信号を同時に印加してもよい。
【0040】
次に、信号線DTLの電圧がVofsからVsig1、Vsig2、Vsig3と順番に変化していく中、書込線駆動回路24は、一のグループに含まれる各書込線WSL(1)〜WSL(3)に対して、波高値がVonである選択パルス信号(第2パルス信号)を順番に印加する。これにより、駆動トランジスタTr1に対して信号書き込みが行われる。このとき、書込線駆動回路24は、第2パルス信号を、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で印加する。
【0041】
例えば、書込線駆動回路24は、信号線DTLの電圧がVsig1となっているときに、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅ΔT1で、書込線WSL(1)に対して、第2パルス信号を印加する。また、書込線駆動回路24は、信号線DTLの電圧がVsig2となっているときに、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅ΔT2で、書込線WSL(2)に対して、第2パルス信号を印加する。さらに、書込線駆動回路24は、信号線DTLの電圧がVsig3となっているときに、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅ΔT3で、書込線WSL(3)に対して、第2パルス信号を印加する。
【0042】
ここで、書込線駆動回路24は、第2パルス信号のパルス幅を、第1パルス信号と第2パルス信号との間隔が大きくなるに従って大きくする。例えば、書込線駆動回路24は、パルス幅が下記の関係式を満たす第2パルス信号を、各書込線WSL(1)〜WSL(3)に対して印加する。つまり、書込線駆動回路24は、第1パルス信号と第2パルス信号との間隔を書込線WSLごとに異ならせ、かつ第2パルスのパルス幅を、書込線WSLごとに異ならせている。
ΔT1<ΔT2<ΔT3
【0043】
同様に、図3(E)のラインに隣接する他のグループにおいても、書込線駆動回路24は、まとめ駆動を行うと共に、第2パルス信号を、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で印加する。
【0044】
本実施の形態の表示装置1では、上記のようにして、各画素11において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10において画像が表示される。
【0045】
ところで、有機EL表示装置においてハイフレームレートを実現する方法の1つとして、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。この「まとめ駆動」を用いた場合には、閾値補正を行ったのち、信号書き込みを行うまでの間、例えば、図5に示したように、駆動トランジスタTr1のソースに向かって、リーク電流IL1,IL2がわずかに流れる。このリーク電流IL1,IL2によってソース電圧Vsおよびゲート電圧Vgが所望の値よりも大きくなるので(例えば、図6参照)、信号書き込みが行われたときにゲート−ソース間電圧Vgsが所望の値にまで大きくならず、各画素12の発光輝度が低下してしまう。このとき、全ての画素12において、発光輝度の低下量が等しい場合には、表示映像全体の輝度が低下するだけであるが、「まとめ駆動」の場合には、閾値補正を行ったのち、信号書き込みを行うまでの期間がラインごとに異なるので、発光輝度の低下量がラインごとに異なってしまう。従って、従来のように、単純に「まとめ駆動」を行った場合には、発光輝度の低下量がラインごとに異なってしまい、筋ムラが発生してしまう。
【0046】
一方、本実施の形態では、「まとめ駆動」における信号書き込みを行うに際して、映像信号(信号電圧Vsig)が信号線DTLに印加されている時に、各書込線WSL(1)〜WSL(3)に対して、書き込みトランジスタTr2をオンする選択パルス信号(第2パルス信号)が、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加される。つまり、第2パルス信号のパルス幅(信号書き込み時間)が、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅に設定される。これにより、信号書き込みの時間を電流リーク量に応じて設定することができる。例えば、第2パルス信号のパルス幅を、第1パルス信号と第2パルス信号との間隔が大きくなるに従って大きくした場合には、例えば、図7に示したように、信号書き込みが行われたときにゲート−ソース間電圧Vgsを所望の値にまで拡げることができる。その結果、ラインごとの発光輝度の差を低減することができるので、まとめ駆動における筋ムラの発生を抑制することができる。
【0047】
また、本実施の形態において、一のグループに含まれる各書込線WSLに対して、第1パルス信号を同時に印加するようにした場合には、一のグループにおける閾値補正時間を最短にすることができる。これにより、表示パネル10を例えば120Hz程度のハイフレームレートで駆動した場合であっても、駆動トランジスタTr1の閾値補正と信号書き込みを行う時間を十分に確保することができる。
【0048】
<変形例>
上記実施の形態では、一のグループに含まれる各書込線WSLに対する閾値補正が、信号線DTLの電圧がVofsとなり続けている間に1回だけ行われるようになっていたが、複数回行われるようになっていてもよい。
【0049】
また、上記実施の形態では、一のグループに含まれる各書込線WSLに対して印加される第2パルス信号のパルス幅が書込線WSLごとに異なっていたが、書込線WSLごとに異なっていなくてもよい。例えば、図8に示したように、一のグループに含まれる複数の書込線WSLがさらに、複数の小グループ(図8では3つの小グループ)に分けられ、第2パルス信号が小グループ内の各書込線WSLに対しては同一タイミングで印加されると共に、各小グループに対しては互いに異なるタイミングで印加されていてもよい。
【0050】
<モジュールおよび適用例>
以下、上記実施の形態等で説明した表示装置1の適用例について説明する。上記実施の形態等の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【0051】
(モジュール)
上記実施の形態等の表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
【0052】
(適用例1)
図10は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態等に係る表示装置1により構成されている。
【0053】
(適用例2)
図11は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等に係る表示装置1により構成されている。
【0054】
(適用例3)
図12は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等に係る表示装置1により構成されている。
【0055】
(適用例4)
図13は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等に係る表示装置1により構成されている。
【0056】
(適用例5)
図14は、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等に係る表示装置1により構成されている。
【0057】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【0058】
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路14の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路14に追加してもよい。その場合、画素回路14の変更に応じて、上述した信号線駆動回路23、書込線駆動回路24、電源線駆動回路25のほかに、必要な駆動回路を追加してもよい。
【0059】
また、上記実施の形態等では、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の駆動をタイミング制御回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
【0060】
また、上記実施の形態等では、画素回路14が、2Tr1Cの回路構成となっていたが、デュアルゲート型のトランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。
【0061】
また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線PSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。
【符号の説明】
【0062】
1…表示装置、10…表示パネル、11,11R,11G,11B…有機EL素子、12…画素、13…画素回路アレイ部、14…画素回路、20…駆動回路、21…映像信号処理回路、20A,21A…映像信号、20B…同期信号、22…タイミング生成回路、22A…制御信号、23…信号線駆動回路、24…書込線駆動回路、25…電源線駆動回路、Cs…保持容量、DTL…信号線、Id…電流、IL1,IL2…リーク電流、GND…グラウンド線、PSL…電源線、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Vs…ソース電圧、Vsig,Vsig1,Vsig2,Vsig3…信号電圧、VccH,VCCL,Voff,Vofs,Von…電圧、Vth,Vel…閾値電圧、WSL…書込線、ΔT1,ΔT2,ΔT3…パルス幅。
【技術分野】
【0001】
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【0002】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(Electro Luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【0003】
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【0004】
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。
【0005】
ところで、一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、有機EL素子と、有機EL素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧Vgsも変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【0006】
また、駆動トランジスタにおいて、閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Vthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつく。その結果、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。
【0007】
そこで、有機EL素子のI−V特性が経時変化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、駆動トランジスタの閾値電圧Vthや移動度μを補正する方策が提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−083272号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
ところで、上記の有機EL表示装置において、フルハイビジョンのパネルを用いた場合に、そのパネルを例えば120Hz程度のハイフレームレートで駆動すると、駆動トランジスタの閾値補正と信号書き込みを行う時間が不足してしまう。そこで、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う方法(以下、「まとめ駆動」と称する)が考えられる。しかし、まとめ駆動では、閾値補正を行ってから信号書き込みを行うまでの時間が、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまう。これにより、駆動トランジスタの電流リーク時間も、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまうので、ラインごとに発光輝度に差が生じ、筋ムラが発生してしまうという問題があった。
【0010】
本発明はかかる問題点に鑑みてなされたもので、その目的は、まとめ駆動における筋ムラの発生を抑制することの可能な表示装置およびその駆動方法ならびに電子機器に関する。
【課題を解決するための手段】
【0011】
本発明の表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部を備え、さらに映像信号に基づいて前記画素を駆動する駆動部を備えたものである。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第1トランジスタと、信号線の電圧を第1トランジスタに書き込む第2トランジスタとを有している。駆動部は、所定の信号が信号線に印加され続けている間に、複数の走査線のうち複数の第1走査線に対して第2トランジスタをオンする第1パルス信号を印加して第1トランジスタの閾値電圧を補正するようになっている。駆動部は、さらに、上記補正を行ったのち、映像信号が信号線に印加されている時に、複数の第1走査線に対して第2トランジスタをオンする第2パルス信号を、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して第1トランジスタに信号書き込みを行うようになっている。
【0012】
本発明の電子機器は、上記表示装置を備えたものである。
【0013】
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、以下の2つのステップを含むものである。
(A)所定の信号が信号線に印加され続けている間に、複数の走査線のうち複数の第1走査線に対して第2トランジスタをオンする第1パルス信号を印加して第1トランジスタの閾値電圧を補正するステップ
(B)上記補正を行ったのち、映像信号が信号線に印加されている時に、複数の第1走査線に対して第2トランジスタをオンする第2パルス信号を、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して第1トランジスタに信号書き込みを行うステップ
【0014】
上記駆動方法が用いられる表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部を備えている。この表示装置は、さらに、映像信号に基づいて前記画素を駆動する駆動部を備えている。この表示装置において、各画素は、発光素子および画素回路を有しており、画素回路は、発光素子に流れる電流を制御する第1トランジスタと、信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有している。
【0015】
本発明の表示装置およびその駆動方法ならびに電子機器では、複数ラインの閾値補正をまとめて行い、信号書き込みを順番に行うまとめ駆動を行う際に、信号書き込みの時間に対応する第2パルス信号のパルス幅が、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅に設定される。これにより、信号書き込みの時間が、第1トランジスタの電流リーク時間に応じて設定されるので、ラインごとの発光輝度の差を低減することができる。
【発明の効果】
【0016】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、信号書き込みの時間を第1トランジスタの電流リーク時間に応じて設定することにより、ラインごとの発光輝度の差を低減するようにした。これにより、まとめ駆動における筋ムラの発生を抑制することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図2】図1の画素回路アレイ部の内部構成の一例を表す回路図である。
【図3】図1の表示装置をまとめ駆動させたときの複数グループにおける各種波形の一例を表す波形図である。
【図4】図1の表示装置の一のラインにおける各種波形の一例を表す波形図である。
【図5】駆動トランジスタの電流リークについて説明するための回路図である。
【図6】比較例に係る表示装置の動作の一例について説明するための波形図である。
【図7】図1の表示装置の動作の一例について説明するための波形図である。
【図8】図1の表示装置のまとめ駆動の他の例について説明するための波形図である。
【図9】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図10】上記実施の形態の表示装置の適用例1の外観を表す斜視図である。
【図11】(A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。
【図12】適用例3の外観を表す斜視図である。
【図13】適用例4の外観を表す斜視図である。
【図14】(A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
【発明を実施するための形態】
【0018】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(図1〜図7)
○まとめた複数ライン内のラインごとに書き込み時間が異なっている例
2.変形例(図8)
○まとめた複数ライン内のグループごとに書き込み時間が異なっている例
3.モジュールおよび適用例(図9〜図14)
【0019】
<実施の形態>
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10(表示部)と、駆動回路20(駆動部)とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)が2次元配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25を有している。
【0020】
[画素回路アレイ部]
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の書込線WSL(走査線)と、列状に配置された複数の信号線DTLと、書込線WSLに沿って行状に配置された複数の電源線PSLとを有している。各書込線WSLと各信号線DTLとの交差部に対応して、一組の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1(第1トランジスタ)、書き込みトランジスタTr2(第2トランジスタ)および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。
【0021】
駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。
【0022】
画素回路アレイ部13において、各信号線DTLは、信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極(図示せず)に接続されている。各書込線WSLは、書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線PSLは、電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極(図示せず)に接続されている。書き込みトランジスタTr2のソース電極(図示せず)は、駆動トランジスタTr1のゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のソース電極(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えばグラウンド線GNDに接続されている。
【0023】
[駆動回路]
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。
【0024】
映像信号処理回路21は、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号21Aを信号線駆動回路23に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【0025】
タイミング生成回路22は、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路22は、例えば、外部から入力された同期信号20Bに応じて(同期して)、これらの回路に対して制御信号22Aを出力するようになっている。
【0026】
信号線駆動回路23は、制御信号22Aの入力に応じて(同期して)、映像信号21Aに対応するアナログの映像信号(信号電圧Vsig)を各信号線DTLに印加して、選択対象の画素回路14に書き込むものである。なお、書き込みとは、駆動トランジスタTr1のゲートに所定の電圧を印加することを指している。
【0027】
信号線駆動回路23は、例えば、信号電圧Vsigと、有機EL素子11の消光時に駆動トランジスタTr1のゲートに印加する電圧Vofsとを出力することが可能となっている。ここで、信号電圧Vsigは、映像信号21Aに対応した電圧値となっている。電圧Vofsは、非階調信号であり、有機EL素子11の閾値電圧Velよりも低い電圧値(一定値)となっている。
【0028】
書込線駆動回路24は、制御信号22Aの入力に応じて(同期して)、複数の書込線WSLに選択パルスを順次印加して、複数の有機EL素子11および複数の画素回路14を順次選択するものである。書込線駆動回路24は、例えば、書き込みトランジスタTr2をオンさせるときに印加する電圧Vonと、書き込みトランジスタTr2をオフさせるときに印加する電圧Voffとを出力することが可能となっている。
【0029】
電源線駆動回路25は、制御信号22Aの入力に応じて(同期して)、複数の電源線PSLに制御パルスを順次印加して、有機EL素子11の発光および消光を制御するものである。電源線駆動回路25は、例えば、駆動トランジスタTr1に電流を流すときに印加する電圧VccHと、駆動トランジスタTr1に電流を流さないときに印加する電圧VccLとを出力することが可能となっている。ここで、電圧VccLは、有機EL素子11の閾値電圧Velと、有機EL素子11のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値(一定値)である。VccHは、電圧(Vel+Vca)以上の電圧値(一定値)である。
【0030】
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)について説明する。本実施の形態では、駆動トランジスタTr1の閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子11の発光輝度を一定に保つようにするために、閾値電圧Vthや移動度μの変動に対する補正動作が組み込まれている。本実施の形態では、さらに、表示パネル10をハイフレームレートで駆動したときに、駆動トランジスタTr1の閾値補正と信号書き込みを行う時間を十分に確保するために、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。本実施の形態では、複数の書込線WSLが、3つの書込線WSLごとに1つのグループに分けられている。
【0031】
(表示装置1の動作)
図3(A)〜(H)は、表示装置1をまとめ駆動させたときの複数グループにおける各種波形の一例を表したものである。図4(A)〜(E)は、図1の表示装置の一のラインにおける各種波形の一例を表したものである。図3(A)には、水平同期信号HSYNCが周期的に発生している様子が示されている。図3(B)には、信号線DTLにVsig1,Vsig2,Vsig3,Vofsが周期的に印加され、図3(C)〜(H)には、各書込線WSL(WSL(1)〜WSL(6))にVon、Voffが所定のタイミングで印加されている様子がそれぞれ示されている。図3(C)〜(E)には、一のグループにおける各種波形の一例が示されており、図3(F)〜(H)には、図3(E)のラインに隣接する他のグループにおける各種波形の一例が示されている。
【0032】
なお、図3(B)中のVsig1,Vsig2,Vsig3は、上述の信号電圧Vsigに相当するものである。Vsig1は各グループに含まれる1番目のラインに印加される信号電圧Vsigであり、Vsig2は各グループに含まれる2番目のラインに印加される信号電圧Vsigであり、Vsig3は各グループに含まれる3番目のラインに印加される信号電圧Vsigである。
【0033】
図4(A),(B)には、信号線DTLにVsig1,Vsig2,Vsig3,Vofsが周期的に印加され、書込線WSLにVon、Voffが所定のタイミングで印加されている様子がそれぞれ示されている。図4(C)には、電源線PSLにVccL、VccHが所定のタイミングで印加されている様子がそれぞれ示されている。図4(D),(E)には、信号線DTL、書込線WSL、および電源線PSLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
【0034】
[閾値補正準備期間]
まずは、図4(A)〜(E)を参照して、表示装置1の一のライン(書込線WSL(1)に対応する画素配列)における動作について説明する。まず、閾値補正の準備を行う。具体的には、電源線駆動回路25が電源線PSL(1)の電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧Vgが所定の電圧にまで下がる。
【0035】
[閾値補正期間]
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、書込線駆動回路24が書込線WSL(1)の電圧をVoffからVonに上げたのち(T2)、電源線駆動回路25が電源線PSL(1)の電圧をVccLからVccHに上げる(T3)。すると、ゲート電圧VgがVofsとなり、さらに、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧Vsが「Vofs−Vth」よりも低い場合(閾値補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、引き続き、信号線DTLの電圧がVofsとなり続けている間に、書込線駆動回路24が書込線WSL(1)の電圧をVonからVoffに下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が停止する。これにより、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度のばらつきをなくすことができる。
【0036】
[閾値補正停止期間]
その後、閾値補正の停止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsig1に切り替える。
【0037】
[書き込み・μ補正期間]
次に、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsig1となっている間に、書込線駆動回路24が書込線WSL(1)の電圧をVoff1からVonに上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsig1となる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔV1だけ上昇し、やがて電位差VgsがVsig1+Vth−ΔV1となる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔV1も大きくなるので、電位差Vgsを発光前にΔV1だけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
【0038】
[発光期間]
次に、書込線駆動回路24が書込線WSL(1)の電圧をVonからVoffに下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
【0039】
[まとめ駆動]
次に、図3(A)〜(H)を参照して、表示装置1の複数グループにおける動作について説明する。本実施の形態では、書込線駆動回路24は、書込線WSLを走査する際に、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」を行う。具体的には、まず、信号線DTLに電圧Vofsが印加され続けている(つまり、信号線DTLの電圧の波高値がVofsという閾値補正信号に固定され続けている)間に、書込線駆動回路24は、一のグループに含まれる複数の書込線WSL(1)〜WSL(3)に対して、波高値がVonである選択パルス信号(第1パルス信号)を印加する。これにより、駆動トランジスタTr1の閾値電圧Vthが補正される。このとき、図3(C)〜(E)に示したように、書込線駆動回路24は、各書込線WSL(1)〜WSL(3)に対して、第1パルス信号を同時に印加してもよい。
【0040】
次に、信号線DTLの電圧がVofsからVsig1、Vsig2、Vsig3と順番に変化していく中、書込線駆動回路24は、一のグループに含まれる各書込線WSL(1)〜WSL(3)に対して、波高値がVonである選択パルス信号(第2パルス信号)を順番に印加する。これにより、駆動トランジスタTr1に対して信号書き込みが行われる。このとき、書込線駆動回路24は、第2パルス信号を、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で印加する。
【0041】
例えば、書込線駆動回路24は、信号線DTLの電圧がVsig1となっているときに、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅ΔT1で、書込線WSL(1)に対して、第2パルス信号を印加する。また、書込線駆動回路24は、信号線DTLの電圧がVsig2となっているときに、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅ΔT2で、書込線WSL(2)に対して、第2パルス信号を印加する。さらに、書込線駆動回路24は、信号線DTLの電圧がVsig3となっているときに、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅ΔT3で、書込線WSL(3)に対して、第2パルス信号を印加する。
【0042】
ここで、書込線駆動回路24は、第2パルス信号のパルス幅を、第1パルス信号と第2パルス信号との間隔が大きくなるに従って大きくする。例えば、書込線駆動回路24は、パルス幅が下記の関係式を満たす第2パルス信号を、各書込線WSL(1)〜WSL(3)に対して印加する。つまり、書込線駆動回路24は、第1パルス信号と第2パルス信号との間隔を書込線WSLごとに異ならせ、かつ第2パルスのパルス幅を、書込線WSLごとに異ならせている。
ΔT1<ΔT2<ΔT3
【0043】
同様に、図3(E)のラインに隣接する他のグループにおいても、書込線駆動回路24は、まとめ駆動を行うと共に、第2パルス信号を、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で印加する。
【0044】
本実施の形態の表示装置1では、上記のようにして、各画素11において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10において画像が表示される。
【0045】
ところで、有機EL表示装置においてハイフレームレートを実現する方法の1つとして、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。この「まとめ駆動」を用いた場合には、閾値補正を行ったのち、信号書き込みを行うまでの間、例えば、図5に示したように、駆動トランジスタTr1のソースに向かって、リーク電流IL1,IL2がわずかに流れる。このリーク電流IL1,IL2によってソース電圧Vsおよびゲート電圧Vgが所望の値よりも大きくなるので(例えば、図6参照)、信号書き込みが行われたときにゲート−ソース間電圧Vgsが所望の値にまで大きくならず、各画素12の発光輝度が低下してしまう。このとき、全ての画素12において、発光輝度の低下量が等しい場合には、表示映像全体の輝度が低下するだけであるが、「まとめ駆動」の場合には、閾値補正を行ったのち、信号書き込みを行うまでの期間がラインごとに異なるので、発光輝度の低下量がラインごとに異なってしまう。従って、従来のように、単純に「まとめ駆動」を行った場合には、発光輝度の低下量がラインごとに異なってしまい、筋ムラが発生してしまう。
【0046】
一方、本実施の形態では、「まとめ駆動」における信号書き込みを行うに際して、映像信号(信号電圧Vsig)が信号線DTLに印加されている時に、各書込線WSL(1)〜WSL(3)に対して、書き込みトランジスタTr2をオンする選択パルス信号(第2パルス信号)が、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加される。つまり、第2パルス信号のパルス幅(信号書き込み時間)が、第1パルス信号と第2パルス信号との間隔の大きさに応じたパルス幅に設定される。これにより、信号書き込みの時間を電流リーク量に応じて設定することができる。例えば、第2パルス信号のパルス幅を、第1パルス信号と第2パルス信号との間隔が大きくなるに従って大きくした場合には、例えば、図7に示したように、信号書き込みが行われたときにゲート−ソース間電圧Vgsを所望の値にまで拡げることができる。その結果、ラインごとの発光輝度の差を低減することができるので、まとめ駆動における筋ムラの発生を抑制することができる。
【0047】
また、本実施の形態において、一のグループに含まれる各書込線WSLに対して、第1パルス信号を同時に印加するようにした場合には、一のグループにおける閾値補正時間を最短にすることができる。これにより、表示パネル10を例えば120Hz程度のハイフレームレートで駆動した場合であっても、駆動トランジスタTr1の閾値補正と信号書き込みを行う時間を十分に確保することができる。
【0048】
<変形例>
上記実施の形態では、一のグループに含まれる各書込線WSLに対する閾値補正が、信号線DTLの電圧がVofsとなり続けている間に1回だけ行われるようになっていたが、複数回行われるようになっていてもよい。
【0049】
また、上記実施の形態では、一のグループに含まれる各書込線WSLに対して印加される第2パルス信号のパルス幅が書込線WSLごとに異なっていたが、書込線WSLごとに異なっていなくてもよい。例えば、図8に示したように、一のグループに含まれる複数の書込線WSLがさらに、複数の小グループ(図8では3つの小グループ)に分けられ、第2パルス信号が小グループ内の各書込線WSLに対しては同一タイミングで印加されると共に、各小グループに対しては互いに異なるタイミングで印加されていてもよい。
【0050】
<モジュールおよび適用例>
以下、上記実施の形態等で説明した表示装置1の適用例について説明する。上記実施の形態等の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【0051】
(モジュール)
上記実施の形態等の表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
【0052】
(適用例1)
図10は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態等に係る表示装置1により構成されている。
【0053】
(適用例2)
図11は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等に係る表示装置1により構成されている。
【0054】
(適用例3)
図12は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等に係る表示装置1により構成されている。
【0055】
(適用例4)
図13は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等に係る表示装置1により構成されている。
【0056】
(適用例5)
図14は、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等に係る表示装置1により構成されている。
【0057】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【0058】
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路14の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路14に追加してもよい。その場合、画素回路14の変更に応じて、上述した信号線駆動回路23、書込線駆動回路24、電源線駆動回路25のほかに、必要な駆動回路を追加してもよい。
【0059】
また、上記実施の形態等では、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の駆動をタイミング制御回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
【0060】
また、上記実施の形態等では、画素回路14が、2Tr1Cの回路構成となっていたが、デュアルゲート型のトランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。
【0061】
また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線PSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。
【符号の説明】
【0062】
1…表示装置、10…表示パネル、11,11R,11G,11B…有機EL素子、12…画素、13…画素回路アレイ部、14…画素回路、20…駆動回路、21…映像信号処理回路、20A,21A…映像信号、20B…同期信号、22…タイミング生成回路、22A…制御信号、23…信号線駆動回路、24…書込線駆動回路、25…電源線駆動回路、Cs…保持容量、DTL…信号線、Id…電流、IL1,IL2…リーク電流、GND…グラウンド線、PSL…電源線、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Vs…ソース電圧、Vsig,Vsig1,Vsig2,Vsig3…信号電圧、VccH,VCCL,Voff,Vofs,Von…電圧、Vth,Vel…閾値電圧、WSL…書込線、ΔT1,ΔT2,ΔT3…パルス幅。
【特許請求の範囲】
【請求項1】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有し、
前記駆動部は、所定の信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第1走査線に対して前記第2トランジスタをオンする第1パルス信号を印加して前記第1トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第1走査線に対して前記第2トランジスタをオンする第2パルス信号を、前記第1パルス信号と前記第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して前記第1トランジスタに信号書き込みを行う
表示装置。
【請求項2】
前記駆動部は、前記第1パルス信号を、各第1走査線に対して同時に印加する
請求項1に記載の表示装置。
【請求項3】
前記駆動部は、前記第2パルス信号のパルス幅を、前記第1パルス信号と前記第2パルス信号との間隔が大きくなるに従って大きくする
請求項1または請求項2に記載の表示装置。
【請求項4】
前記駆動部は、前記第1パルス信号と前記第2パルス信号との間隔を前記第1走査線ごとに異ならせ、かつ前記第2パルスのパルス幅を、前記第1走査線ごとに異ならせる
請求項3に記載の表示装置。
【請求項5】
前記駆動部は、前記第1パルス信号と前記第2パルス信号との間隔を、前記複数の第1走査線を複数のグループに分けたときの前記グループごとに異ならせ、前記第2パルス信号のパルス幅を、前記グループごとに異ならせる
請求項3に記載の表示装置。
【請求項6】
前記所定の信号は、波高値の固定された閾値補正信号である
請求項1または請求項2に記載の表示装置。
【請求項7】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有する表示装置において、所定の信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第1走査線に対して前記第2トランジスタをオンする第1パルス信号を印加して前記第1トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第1走査線に対して前記第2トランジスタをオンする第2パルス信号を、前記第1パルス信号と前記第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して前記第1トランジスタに信号書き込みを行う
表示装置の駆動方法。
【請求項8】
表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有し、
前記駆動部は、所定の信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第1走査線に対して前記第2トランジスタをオンする第1パルス信号を印加して前記第1トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第1走査線に対して前記第2トランジスタをオンする第2パルス信号を、前記第1パルス信号と前記第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して前記第1トランジスタに信号書き込みを行う
電子機器。
【請求項1】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有し、
前記駆動部は、所定の信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第1走査線に対して前記第2トランジスタをオンする第1パルス信号を印加して前記第1トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第1走査線に対して前記第2トランジスタをオンする第2パルス信号を、前記第1パルス信号と前記第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して前記第1トランジスタに信号書き込みを行う
表示装置。
【請求項2】
前記駆動部は、前記第1パルス信号を、各第1走査線に対して同時に印加する
請求項1に記載の表示装置。
【請求項3】
前記駆動部は、前記第2パルス信号のパルス幅を、前記第1パルス信号と前記第2パルス信号との間隔が大きくなるに従って大きくする
請求項1または請求項2に記載の表示装置。
【請求項4】
前記駆動部は、前記第1パルス信号と前記第2パルス信号との間隔を前記第1走査線ごとに異ならせ、かつ前記第2パルスのパルス幅を、前記第1走査線ごとに異ならせる
請求項3に記載の表示装置。
【請求項5】
前記駆動部は、前記第1パルス信号と前記第2パルス信号との間隔を、前記複数の第1走査線を複数のグループに分けたときの前記グループごとに異ならせ、前記第2パルス信号のパルス幅を、前記グループごとに異ならせる
請求項3に記載の表示装置。
【請求項6】
前記所定の信号は、波高値の固定された閾値補正信号である
請求項1または請求項2に記載の表示装置。
【請求項7】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有する表示装置において、所定の信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第1走査線に対して前記第2トランジスタをオンする第1パルス信号を印加して前記第1トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第1走査線に対して前記第2トランジスタをオンする第2パルス信号を、前記第1パルス信号と前記第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して前記第1トランジスタに信号書き込みを行う
表示装置の駆動方法。
【請求項8】
表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有し、
前記駆動部は、所定の信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第1走査線に対して前記第2トランジスタをオンする第1パルス信号を印加して前記第1トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第1走査線に対して前記第2トランジスタをオンする第2パルス信号を、前記第1パルス信号と前記第2パルス信号との間隔の大きさに応じたパルス幅で順番に印加して前記第1トランジスタに信号書き込みを行う
電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2011−107345(P2011−107345A)
【公開日】平成23年6月2日(2011.6.2)
【国際特許分類】
【出願番号】特願2009−261309(P2009−261309)
【出願日】平成21年11月16日(2009.11.16)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成23年6月2日(2011.6.2)
【国際特許分類】
【出願日】平成21年11月16日(2009.11.16)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]