表示装置の製造方法
【課題】表示品位の良好な表示装置の製造方法を提供することを目的とする。
【解決手段】基板上において画素毎に第１電極６０を形成する工程と、蒸着法により第１電極６０上に複数の薄膜を積層して光活性層６４を形成する工程と、各画素の光活性層６４を覆うように第２電極６６を形成する工程と、を備え、光活性層６４を形成する工程は、蒸着マスクを介して画素毎に第１薄膜材料を蒸着し発光層６４Ａを形成する工程と、発光層６４Ａを形成した後に第２薄膜材料を成膜する工程と、成膜された第２薄膜材料をその融点以上の温度で加熱する工程と、を含むことを特徴とする。
【解決手段】基板上において画素毎に第１電極６０を形成する工程と、蒸着法により第１電極６０上に複数の薄膜を積層して光活性層６４を形成する工程と、各画素の光活性層６４を覆うように第２電極６６を形成する工程と、を備え、光活性層６４を形成する工程は、蒸着マスクを介して画素毎に第１薄膜材料を蒸着し発光層６４Ａを形成する工程と、発光層６４Ａを形成した後に第２薄膜材料を成膜する工程と、成膜された第２薄膜材料をその融点以上の温度で加熱する工程と、を含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、自発光性の表示素子を備えた表示装置の製造方法に係り、特に、表示素子を構成する光活性層を低分子系材料により蒸着法によって形成する方法に関する。
【背景技術】
【０００２】
近年、平面表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置が注目されている。この有機ＥＬ表示装置は、自発光性素子であることから、視野角が広く、バックライトを必要とせず薄型化が可能であり、消費電力が抑えられ、且つ応答速度が速いといった特徴を有している。
【０００３】
これらの特徴から、有機ＥＬ表示装置は、液晶表示装置に代わる、次世代平面表示装置の有力候補として注目を集めている。このような有機ＥＬ表示装置は、第１電極（陽極）と第２電極（陰極）との間に発光機能を有する有機化合物を含む光活性層を保持した有機ＥＬ素子をマトリックス状に配置することにより構成されたアレイ基板を備えている。このような構成において、例えば、第１電極（陽極）及び発光層は、画素毎に配置されている。また、第２電極は、複数の画素に共通に配置されている。
【０００４】
このような有機ＥＬ素子の製造工程において、低分子系の有機化合物からなる光活性層を形成する工程においては、蒸着源から飛散した材料源を蒸着する蒸着法を適用可能である（例えば、特許文献１参照）。
【特許文献１】特開２００４−３２３８８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
カラー表示可能な有機ＥＬ表示装置を実現するための代表的な方法として、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色にそれぞれ発光する複数種類の色画素を配置する方法が挙げられる。これらの各色画素にそれぞれ配置される光活性層、特に発光層の形成方法として、画素パターンに対応した開口パターンを有する蒸着マスクを介して低分子系の有機化合物を蒸着するマスク蒸着法が適用可能である。
【０００６】
発光層の形成工程においてマスク蒸着法を適用する場合、蒸着マスクを配置する際に、蒸着マスクに付着していた異物が発光層よりも先に形成されていた薄膜にダメージを与えるおそれがある。例えば、発光層よりも先に形成されていたホール輸送層に異物が食い込んで、光活性層を構成する薄膜を貫通してしまうことがある。
【０００７】
この場合、後に光活性層上に第２電極を形成した際、第１電極と第２電極とがショートし、画素が発光しないいわゆる滅点不良となるおそれがある。また、１表示装置内に所定数以上の滅点不良が発生した場合には、不良品と判定されてしまい、製造歩留まりの低下を招く。
【０００８】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、表示品位の良好な表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
この発明の態様による表示装置の製造方法は、
基板上において画素毎に第１電極を形成する工程と、
蒸着法により前記第１電極上に複数の薄膜を積層して光活性層を形成する工程と、
各画素の前記光活性層を覆うように第２電極を形成する工程と、を備え、
前記光活性層を形成する工程は、
蒸着マスクを介して画素毎に第１薄膜材料を蒸着し発光層を形成する工程と、
前記発光層を形成した後に第２薄膜材料を成膜する工程と、
成膜された前記第２薄膜材料をその融点以上の温度で加熱する工程と、を含むことを特徴とする。
【発明の効果】
【００１０】
この発明によれば、異物混入による滅点不良の発生を抑制し、表示品位の良好な表示装置を製造するための製造方法を提供することができる。これにより、製造歩留まりを向上することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の一実施の形態に係る表示装置の製造方法及び表示装置の製造装置について図面を参照して説明する。なお、この実施の形態では、表示装置として、自己発光型表示装置、例えば有機ＥＬ（エレクトロルミネッセンス）表示装置を例にして説明する。
【００１２】
図１に示すように、有機ＥＬ表示装置１は、画像を表示する表示エリア１０２を有するアレイ基板１００を備えている。表示エリア１０２は、マトリクス状に配置された複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）によって構成されている。
【００１３】
また、アレイ基板１００は、色画素ＰＸの行方向（すなわち図１のＹ方向）に沿って配置された複数の走査線Ｙｍ（ｍ＝１、２、…）と、走査線Ｙｍと略直交する列方向（すなわち図１のＸ方向）に沿って配置された複数の信号線Ｘｎ（ｎ＝１、２、…）と、有機ＥＬ素子４０の第１電極６０側に電源を供給するための電源供給線Ｐと、を備えている。
【００１４】
さらに、アレイ基板１００は、表示エリア１０２の外周に沿った周辺エリア１０４に、走査線Ｙｍのそれぞれに走査信号を供給する走査線駆動回路１０７の少なくとも一部と、信号線Ｘｎのそれぞれに映像信号を供給する信号線駆動回路１０８の少なくとも一部と、を備えている。すべての走査線Ｙｍは、走査線駆動回路１０７に接続されている。また、すべての信号線Ｘｎは、信号線駆動回路１０８に接続されている。
【００１５】
各色画素ＰＸ（Ｒ、Ｇ、Ｂ）は、画素回路及び画素回路によって駆動制御される表示素子を備えている。画素回路は、オン画素とオフ画素とを電気的に分離しかつオン画素への映像信号を保持する機能を有する画素スイッチ１０と、画素スイッチ１０を介して供給される映像信号に基づき表示素子へ所望の駆動電流を供給する駆動トランジスタ２０と、駆動トランジスタ２０のゲート−ソース間電位を所定期間保持する蓄積容量素子３０とを有している。これら画素スイッチ１０及び駆動トランジスタ２０は、例えば薄膜トランジスタにより構成され、ここでは、ポリシリコン（多結晶シリコン）の半導体層を有している。
【００１６】
表示素子は、自発光素子である有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）によって構成されている。すなわち、赤色画素ＰＸＲは、主に赤色波長に対応した光を出射する有機ＥＬ素子４０Ｒを備えている。緑色画素ＰＸＧは、主に緑色波長に対応した光を出射する有機ＥＬ素子４０Ｇを備えている。青色画素ＰＸＢは、主に青色波長に対応した光を出射する有機ＥＬ素子４０Ｂを備えている。
【００１７】
各種有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）の構成は、基本的に同一である。すなわち、図２に示すように、アレイ基板１００は、配線基板１２０の主面側に配置された複数の有機ＥＬ素子４０を備えている。なお、配線基板１２０は、ガラス基板やプラスチックシートなどの絶縁性支持基板上に、画素スイッチ１０、駆動トランジスタ２０、蓄積容量素子３０、走査線駆動回路１０７、信号線駆動回路１０８、各種配線（走査線、信号線、電源供給線等）などを備えて構成されたものとする。
【００１８】
有機ＥＬ素子４０は、マトリクス状に配置され色画素ＰＸ毎に独立島状に配置された第１電極６０と、第１電極６０に対向して配置され複数の色画素ＰＸに共通に配置された第２電極６６と、これら第１電極６０と第２電極６６との間に保持された光活性層６４と、によって構成されている。
【００１９】
有機ＥＬ素子４０を構成する第１電極６０は、配線基板１２０表面の絶縁膜上に配置され、例えば陽極として機能する。配線基板１２０側から光を取り出す下面発光方式を採用した構成では、この第１電極６０は、例えば、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ（酸化亜鉛）、ＳｎＯ２（酸化錫）、Ｉｎ２Ｏ３（酸化インジウム）などの光透過性を有する導電材料によって形成され、特にＩＴＯ、ＩＺＯを用いて形成することが好ましい。
【００２０】
光活性層６４は、第１電極６０上に配置され、少なくとも発光層６４Ａを含んでいる。この光活性層６４は、発光層６４Ａ以外の機能層を含むことができ、例えば、ホール注入層、ホール輸送層、ブロッキング層、電子輸送層、電子注入層、バッファ層などの機能層を含むことができる。この光活性層６４は、複数の機能層を複合した単層で構成されても良いし、各機能層を積層した多層構造であっても良い。光活性層６４においては、発光層６４Ａが有機系材料であればよく、発光層６４Ａ以外の層は無機系材料でも有機系材料でも構わない。
【００２１】
光活性層６４において、発光層６４Ａ以外の機能層は共通層であってもよく、図２に示した例では、発光層６４Ａの第１電極６０側に配置されたホール側共通層６４Ｈは、ホール注入層及びホール輸送層を含み、また、発光層６４Ａの第２電極６６側に配置された電子側共通層６４Ｅは、ブロッキング層及び電子輸送層を含んでいる。発光層６４Ａは、これらのホール側共通層６４Ｈと電子側共通層６４Ｅとの間に配置されている。発光層６４Ａは、赤、緑、または青に発光する発光機能を有した有機化合物によって形成されている。
【００２２】
ここでは、特に光活性層６４のうち、少なくとも画素毎に配置される層、例えば発光層６４Ａは低分子系材料によって形成するものとし、このような層の形成方法としては、所定の開口パターンを有する蒸着マスクを介して低分子系材料を蒸着するマスク蒸着法を適用している。
【００２３】
第２電極６６は、各色画素の光活性層６４上に共通に配置される。この第２電極６６は、電子注入機能を有する金属材料によって形成され、例えば陰極として機能する。下面発光方式を採用した構成では、この第２電極６６は、光反射性を有する導電材料を用いて形成され、例えば、カリウム（Ｋ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、マグネシウム（Ｍｇ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、アルミニウム（Ａｌ）、銀（Ａｇ）、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）等の金属元素単体、または安定性を向上させるためにそれらを含む２成分あるいは３成分の合金系を用いて形成することが好ましい。合金系材料としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃａ：５〜２０ａｔ％）等が好ましい。
【００２４】
また、アレイ基板１００は、表示エリア１０２において、少なくとも隣接する色毎に色画素ＰＸ（Ｒ、Ｇ、Ｂ）間を分離する隔壁７０を備えている。隔壁７０は、例えば各第１電極６０の縁に沿って格子状またはストライプ状に配置されている。この隔壁７０は、例えば樹脂材料によって形成される。
【００２５】
このような構成のアレイ基板１００において、少なくとも表示エリア１０２は、封止体１５０によって封止されている。
【００２６】
ここで、光活性層６４を形成するための製造装置すなわち蒸着装置について説明する。
【００２７】
図３に示すように、蒸着装置２００は、光活性層６４の少なくとも１層の薄膜を形成するための薄膜材料を放射する蒸着源２１０と、所定の開口パターンを有する蒸着マスク２２０と、を備えている。蒸着対象である処理基板（例えば第１電極６０を形成済みの配線基板１２０）ＳＵＢは、蒸着マスク２２０と対向するように配置される。
【００２８】
ところで、発光層６４Ａの形成工程においてマスク蒸着法を適用する場合、図４に示すように、蒸着マスクに付着していた異物が発光層６４Ａよりも先に形成されていたホール側共通層６４Ｈに食い込んでしまうことがある。また、異物が混入しなかったものの、蒸着マスクがホール側共通層６４Ｈに接触してしまい、ホール側共通層６４Ｈを傷つけてしまうこともある。このような場合、ホール側共通層６４Ｈを貫通して第１電極６０まで到達するような開口が形成されてしまうと、最悪の場合、後に形成される第２電極６６が第１電極６０とショートすることがある。
【００２９】
そこで、この実施の形態においては、光活性層６４を形成する工程において、発光層６４Ａを形成する工程の後に成膜された薄膜をその材料の融点以上の温度で加熱する。つまり、第２電極６６を形成する工程よりも前に、光活性層６４を構成する少なくとも１つの薄膜を溶融し、再度固化させる工程が含まれている。
【００３０】
これにより、例え発光層を形成する過程において、それ以前に形成された薄膜にダメージを与えて第１電極６０まで貫通する開口が形成されたとしても、光活性層６４を構成する少なくとも１つの薄膜が溶融して流動することにより、光活性層６４の開口を塞ぐことが可能となる。
【００３１】
このため、後に第２電極６６を光活性層６４上に形成したとき、第１電極６０と第２電極６６とのショートの発生を防止することができる。したがって、滅点不良の発生を抑制することが可能となり、表示品位の良好な表示装置を提供することができ、また、不良品の発生を低減することが可能となり、製造歩留まりを向上することができる。
【００３２】
次に、有機ＥＬ素子の具体的な製造方法の一例について説明する。
【００３３】
まず、図５Ａに示すように、配線基板１２０上の表示エリア１０２において、複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）毎に独立島状の第１電極６０を形成する。すなわち、配線基板１２０の一主面側において陽極として機能する金属膜をパターン化し、第１電極６０を形成する。この第１電極６０については、一般的はフォトリソグラフィプロセスで形成しても良いし、色画素ＰＸ（Ｒ、Ｇ、Ｂ）に対応したパターン（すなわち各色画素ＰＸの第１電極６０の形状に対応した開口パターン）を有する蒸着マスクを介して金属材料源を蒸着する蒸着法によって形成しても良い。
【００３４】
続いて、各色画素ＰＸ（Ｒ、Ｇ、Ｂ）を分離する隔壁７０を形成する。すなわち、第１電極６０上を含む配線基板１２０の一主面側全体に感光性樹脂材料例えばアクリルタイプのポジティブトーンのレジストを成膜した後に、フォトリソグラフィプロセスなどでパターニングした後に、２２０℃で６０分の焼成処理を行う。これにより、各色画素ＰＸ（Ｒ、Ｇ、Ｂ）を囲むように第１電極６０の縁に沿った格子状の隔壁７０が形成される。
【００３５】
続いて、各色画素ＰＸ（Ｒ、Ｇ、Ｂ）内における第１電極６０上に光活性層６４を形成する。ここで、光活性層６４は、複数の薄膜を積層して構成されており、ホール注入層及びホール輸送層を含むホール側共通層６４Ｈ、発光層６４Ａ、及び、ブロッキング層及び電子輸送層を含む電子側共通層６４Ｅからなり、これらはすべて低分子系の薄膜材料を蒸着することによって形成される。
【００３６】
まず、図５Ｂに示すように、蒸着法により複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）に共通のホール注入層及びホール輸送層を連続して成膜し、ホール側共通層６４Ｈを形成する。ここでは、ホール注入層として、ＣｕＰｃ(銅フタロシアニン)を１００オングストロームの膜厚で成膜した。ホール輸送層６４ＨＴとして、α−ＮＰＤ（芳香族ジアミン）を成膜した。
【００３７】
その後、図５Ｃに示すように、マスク蒸着法により色画素ＰＸ（Ｒ、Ｇ、Ｂ）のそれぞれに個別の発光層６４Ａ（Ｒ、Ｇ、Ｂ）を形成する。ここでは、赤色画素ＰＸＲに配置される発光層６４ＡＲとして、ホスト材料にＡｌｑ３（アルミニウムキリノール錯体）、ドーパント材料にＤＣＭ色素を用いて４００オングストロームの膜厚で成膜した。また、緑色画素ＰＸＧに配置される発光層６４ＡＧとして、ホスト材料にＡｌｑ３（アルミニウムキリノール錯体）、ドーパント材料にクマリン誘電体を用いて４００オングストロームの膜厚で成膜した。また、青色画素ＰＸＢに配置される発光層６４ＡＢとして、ホスト材料にＡｌｑ３（アルミニウムキリノール錯体）、ドーパント材料にペリレンを用いて４００オングストロームの膜厚で成膜した。
【００３８】
その後、図５Ｄに示すように、蒸着法により複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）に共通のブロッキング層及び電子輸送層を連続して成膜し、電子側共通層６４Ｅを形成する。ここでは、ブロッキング層として、ＢＡｌｑ（キリノール系錯体誘電体）を５０オングストロームの膜厚で成膜した。さらに、電子輸送層として、Ａｌｑ３（アルミニウムキリノール錯体）を５００オングストロームの膜厚で成膜した。
【００３９】
続いて、このようにして成膜されたブロッキング層として機能する薄膜材料をその融点以上の温度で加熱する。この加熱工程は、例えば、窒素雰囲気中において、２００℃乃至２２０℃程度の温度で２０乃至６０分程度の時間にわたって行われる。また、この加熱工程は、電子側共通層６４Ｅを形成した装置（例えば図３に示したような蒸着装置２００）内で電子側共通層６４Ｅを形成済みの基板全体を加熱することによって行っても良いし、他のチャンバに電子側共通層６４Ｅを形成済みの基板を移設した後に基板全体を加熱することによって行っても良い。
【００４０】
なお、この実施の形態では、電子側共通層６４Ｅがブロッキング層及び電子輸送層の２層構造である場合について説明しており、加熱温度は、ブロッキング層を構成する薄膜材料の融点以上に設定した。また、電子側共通層６４Ｅがブロッキング層または電子輸送層またはその他の機能層のみの１層構造である場合については、加熱温度は、その単一の薄膜を構成する薄膜材料の融点以上に設定される。
【００４１】
この実施の形態において、ブロッキング層として適用したＢＡｌｑの融点は約２００℃であり、また、電子輸送層として適用したＡｌｑ３は昇華性の材料であり、昇華温度は２８０℃から３００℃である。この場合には、加熱温度は２００℃に設定されている。
【００４２】
また、この加熱温度は、発光層６４Ａ（Ｒ、Ｇ、Ｂ）の昇華点より低い温度に設定されることが望ましい。この実施の形態において、発光層６４Ａ（Ｒ、Ｇ、Ｂ）を形成するために適用された薄膜材料は昇華性の材料であり、その昇華温度は概ね２８０℃から３８０℃である。このように、発光層６４Ａ（Ｒ、Ｇ、Ｂ）の昇華点より低い加熱温度に設定することにより、発光層への熱的なダメージ（劣化）を抑制することが可能となる。
【００４３】
なお、本実施の形態においては、電子輸送層を昇華性の材料で形成したが、例えばＡｌｑ３などの溶融性の材料で形成することも可能である。この場合は電子輸送層の融点以上の温度で加熱することで同様の作用・効果を得ることができる。また、本実施の形態における発光層は昇華性の材料を使用したが、溶融性の材料を使用することも可能であり、この場合には、加熱温度は電子側共通層６４Ｅの少なくとも１層の融点以上かつ発光層の融点以下に設定することが望ましい。
【００４４】
続いて、図５Ｅに示すように、光活性層６４上に複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）に共通の第２電極６６を形成する。すなわち、第２電極６６は、光活性層６４を配置した配線基板１２０の一主面側に陰極として機能する金属材料源をドライプロセス、例えば蒸着法によって形成可能である。
【００４５】
このような工程により、有機ＥＬ素子４０が形成される。
【００４６】
上述したような製造工程において、異物が混入した場合について簡単に説明する。
【００４７】
すなわち、図６Ａに示すように、第１電極６０及びホール側共通層６４Ｈを形成した後に、図６Ｂに示すように、発光層６４Ａを形成する過程において異物が混入し、その異物がホール側共通層６４Ｈを貫通して第１電極６０まで到達したとする。この後に、図６Ｃに示すように、電子側共通層６４Ｅを形成するが、電子側共通層６４Ｅを構成する各薄膜材料を成膜したのみでは、異物によって第１電極６０を露出するように形成された開口を塞ぐことができない場合がある。
【００４８】
そこで、図６Ｄに示すように、電子側共通層６４Ｅを加熱する。このような加熱工程において、電子側共通層６４Ｅを形成済みの配線基板１２０を加熱することにより、加熱された電子側共通層６４Ｅは、溶融して流動性を有するようになり、開口に入り込み、露出していた第１電極６０がホール側共通層６４Ｈによって覆われる。そして、加熱を停止して放熱することにより、溶融した電子側共通層６４Ｅが再び固化する。その後、図６Ｅに示すように、電子側共通層６４Ｅの上に第２電極６６を形成する。
【００４９】
これにより、異物混入によって形成された開口は塞がれ、第１電極６０と第２電極６６とのショートを防止することができた。同様に、蒸着マスクの接触によりホール側共通層６４Ｈが傷ついてしまった場合であっても、加熱工程によって溶融した電子側共通層６４Ｅによって損傷箇所が被覆されるため、第１電極６０と第２電極６６とのショートを防止することができた。
【００５０】
次に、有機ＥＬ表示装置の滅点不良による製造歩留まりについて検討する。すなわち、上述した製造工程のように、電子側共通層６４Ｅを構成する薄膜を成膜した後に加熱する工程を付加した場合と、加熱工程を付加しなかった場合とで、滅点不良に起因した製造歩留まりを比較した。図７に示すように、各ロットにつき製造された２５枚の有機ＥＬ表示装置についてそれぞれ製造歩留まりを評価したところ、加熱工程を付加する場合の方が高い製造歩留まりが得られることが確認された。
【００５１】
以上説明したように、複数の薄膜を積層してなる光活性層を形成する過程において、蒸着マスクを介して第１薄膜材料を蒸着する工程を含む場合、この工程の後に成膜される第２薄膜材料をその融点以上の温度で加熱することにより、蒸着マスクを用いたことに起因する薄膜の損傷箇所を第２薄膜材料によって被覆することが可能であり、光活性層を貫通する開口を介した第１電極と第２電極とのショートを防止することができる。このため、ショートに起因した滅点不良の発生を抑制することができ、表示装置の表示品位を改善することが可能となる。これにより、不良品の発生を抑制することができ、製造歩留まりを改善することが可能となる。
【００５２】
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００５３】
【図１】図１は、この発明の一実施の形態に係る有機ＥＬ表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した有機ＥＬ表示装置の１画素分の構造を概略的に示す断面図である。
【図３】図３は、有機ＥＬ素子を製造するための製造装置（蒸着装置）の構成を概略的に示す図である。
【図４】図４は、光活性層の製造過程で混入した異物による第１電極と第２電極とのショートの発生を説明するための図である。
【図５Ａ】図５Ａは、有機ＥＬ素子の製造工程を説明するための図であり、第１電極及び隔壁を形成する工程を示す図である。
【図５Ｂ】図５Ｂは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成するホール側共通層を形成する工程を示す図である。
【図５Ｃ】図５Ｃは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する発光層を形成する工程を示す図である。
【図５Ｄ】図５Ｄは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する電子側共通層を形成する工程及び加熱する工程を示す図である。
【図５Ｅ】図５Ｅは、有機ＥＬ素子の製造工程を説明するための図であり、第２電極を形成する工程を示す図である。
【図６Ａ】図６Ａは、有機ＥＬ素子の製造工程を説明するための図であり、第１電極及び光活性層を構成するホール側共通層を形成する工程を示す図である。
【図６Ｂ】図６Ｂは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する発光層を形成する工程及び混入した異物を示す図である。
【図６Ｃ】図６Ｃは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する電子側共通層を形成する工程を示す図である。
【図６Ｄ】図６Ｄは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する電子側共通層を加熱する工程を示す図である。
【図６Ｅ】図６Ｅは、有機ＥＬ素子の製造工程を説明するための図であり、第２電極を形成する工程を示す図である。
【図７】図７は、滅点不良による製造歩留まりの比較結果を示す図である。
【符号の説明】
【００５４】
１…有機ＥＬ表示装置、１０…画素スイッチ、２０…駆動トランジスタ、３０…蓄積容量素子、４０…有機ＥＬ素子、６０…第１電極、６４…光活性層、６４Ｈ…ホール側共通層、６４Ａ…発光層、６４Ｅ…電子側共通層、６６…第２電極、７０…隔壁、１００…アレイ基板、１２０…配線基板、１５０…封止体、２００…蒸着装置、ＰＸ（Ｒ、Ｇ、Ｂ）…色画素
【技術分野】
【０００１】
この発明は、自発光性の表示素子を備えた表示装置の製造方法に係り、特に、表示素子を構成する光活性層を低分子系材料により蒸着法によって形成する方法に関する。
【背景技術】
【０００２】
近年、平面表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置が注目されている。この有機ＥＬ表示装置は、自発光性素子であることから、視野角が広く、バックライトを必要とせず薄型化が可能であり、消費電力が抑えられ、且つ応答速度が速いといった特徴を有している。
【０００３】
これらの特徴から、有機ＥＬ表示装置は、液晶表示装置に代わる、次世代平面表示装置の有力候補として注目を集めている。このような有機ＥＬ表示装置は、第１電極（陽極）と第２電極（陰極）との間に発光機能を有する有機化合物を含む光活性層を保持した有機ＥＬ素子をマトリックス状に配置することにより構成されたアレイ基板を備えている。このような構成において、例えば、第１電極（陽極）及び発光層は、画素毎に配置されている。また、第２電極は、複数の画素に共通に配置されている。
【０００４】
このような有機ＥＬ素子の製造工程において、低分子系の有機化合物からなる光活性層を形成する工程においては、蒸着源から飛散した材料源を蒸着する蒸着法を適用可能である（例えば、特許文献１参照）。
【特許文献１】特開２００４−３２３８８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
カラー表示可能な有機ＥＬ表示装置を実現するための代表的な方法として、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色にそれぞれ発光する複数種類の色画素を配置する方法が挙げられる。これらの各色画素にそれぞれ配置される光活性層、特に発光層の形成方法として、画素パターンに対応した開口パターンを有する蒸着マスクを介して低分子系の有機化合物を蒸着するマスク蒸着法が適用可能である。
【０００６】
発光層の形成工程においてマスク蒸着法を適用する場合、蒸着マスクを配置する際に、蒸着マスクに付着していた異物が発光層よりも先に形成されていた薄膜にダメージを与えるおそれがある。例えば、発光層よりも先に形成されていたホール輸送層に異物が食い込んで、光活性層を構成する薄膜を貫通してしまうことがある。
【０００７】
この場合、後に光活性層上に第２電極を形成した際、第１電極と第２電極とがショートし、画素が発光しないいわゆる滅点不良となるおそれがある。また、１表示装置内に所定数以上の滅点不良が発生した場合には、不良品と判定されてしまい、製造歩留まりの低下を招く。
【０００８】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、表示品位の良好な表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
この発明の態様による表示装置の製造方法は、
基板上において画素毎に第１電極を形成する工程と、
蒸着法により前記第１電極上に複数の薄膜を積層して光活性層を形成する工程と、
各画素の前記光活性層を覆うように第２電極を形成する工程と、を備え、
前記光活性層を形成する工程は、
蒸着マスクを介して画素毎に第１薄膜材料を蒸着し発光層を形成する工程と、
前記発光層を形成した後に第２薄膜材料を成膜する工程と、
成膜された前記第２薄膜材料をその融点以上の温度で加熱する工程と、を含むことを特徴とする。
【発明の効果】
【００１０】
この発明によれば、異物混入による滅点不良の発生を抑制し、表示品位の良好な表示装置を製造するための製造方法を提供することができる。これにより、製造歩留まりを向上することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の一実施の形態に係る表示装置の製造方法及び表示装置の製造装置について図面を参照して説明する。なお、この実施の形態では、表示装置として、自己発光型表示装置、例えば有機ＥＬ（エレクトロルミネッセンス）表示装置を例にして説明する。
【００１２】
図１に示すように、有機ＥＬ表示装置１は、画像を表示する表示エリア１０２を有するアレイ基板１００を備えている。表示エリア１０２は、マトリクス状に配置された複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）によって構成されている。
【００１３】
また、アレイ基板１００は、色画素ＰＸの行方向（すなわち図１のＹ方向）に沿って配置された複数の走査線Ｙｍ（ｍ＝１、２、…）と、走査線Ｙｍと略直交する列方向（すなわち図１のＸ方向）に沿って配置された複数の信号線Ｘｎ（ｎ＝１、２、…）と、有機ＥＬ素子４０の第１電極６０側に電源を供給するための電源供給線Ｐと、を備えている。
【００１４】
さらに、アレイ基板１００は、表示エリア１０２の外周に沿った周辺エリア１０４に、走査線Ｙｍのそれぞれに走査信号を供給する走査線駆動回路１０７の少なくとも一部と、信号線Ｘｎのそれぞれに映像信号を供給する信号線駆動回路１０８の少なくとも一部と、を備えている。すべての走査線Ｙｍは、走査線駆動回路１０７に接続されている。また、すべての信号線Ｘｎは、信号線駆動回路１０８に接続されている。
【００１５】
各色画素ＰＸ（Ｒ、Ｇ、Ｂ）は、画素回路及び画素回路によって駆動制御される表示素子を備えている。画素回路は、オン画素とオフ画素とを電気的に分離しかつオン画素への映像信号を保持する機能を有する画素スイッチ１０と、画素スイッチ１０を介して供給される映像信号に基づき表示素子へ所望の駆動電流を供給する駆動トランジスタ２０と、駆動トランジスタ２０のゲート−ソース間電位を所定期間保持する蓄積容量素子３０とを有している。これら画素スイッチ１０及び駆動トランジスタ２０は、例えば薄膜トランジスタにより構成され、ここでは、ポリシリコン（多結晶シリコン）の半導体層を有している。
【００１６】
表示素子は、自発光素子である有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）によって構成されている。すなわち、赤色画素ＰＸＲは、主に赤色波長に対応した光を出射する有機ＥＬ素子４０Ｒを備えている。緑色画素ＰＸＧは、主に緑色波長に対応した光を出射する有機ＥＬ素子４０Ｇを備えている。青色画素ＰＸＢは、主に青色波長に対応した光を出射する有機ＥＬ素子４０Ｂを備えている。
【００１７】
各種有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）の構成は、基本的に同一である。すなわち、図２に示すように、アレイ基板１００は、配線基板１２０の主面側に配置された複数の有機ＥＬ素子４０を備えている。なお、配線基板１２０は、ガラス基板やプラスチックシートなどの絶縁性支持基板上に、画素スイッチ１０、駆動トランジスタ２０、蓄積容量素子３０、走査線駆動回路１０７、信号線駆動回路１０８、各種配線（走査線、信号線、電源供給線等）などを備えて構成されたものとする。
【００１８】
有機ＥＬ素子４０は、マトリクス状に配置され色画素ＰＸ毎に独立島状に配置された第１電極６０と、第１電極６０に対向して配置され複数の色画素ＰＸに共通に配置された第２電極６６と、これら第１電極６０と第２電極６６との間に保持された光活性層６４と、によって構成されている。
【００１９】
有機ＥＬ素子４０を構成する第１電極６０は、配線基板１２０表面の絶縁膜上に配置され、例えば陽極として機能する。配線基板１２０側から光を取り出す下面発光方式を採用した構成では、この第１電極６０は、例えば、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ（酸化亜鉛）、ＳｎＯ２（酸化錫）、Ｉｎ２Ｏ３（酸化インジウム）などの光透過性を有する導電材料によって形成され、特にＩＴＯ、ＩＺＯを用いて形成することが好ましい。
【００２０】
光活性層６４は、第１電極６０上に配置され、少なくとも発光層６４Ａを含んでいる。この光活性層６４は、発光層６４Ａ以外の機能層を含むことができ、例えば、ホール注入層、ホール輸送層、ブロッキング層、電子輸送層、電子注入層、バッファ層などの機能層を含むことができる。この光活性層６４は、複数の機能層を複合した単層で構成されても良いし、各機能層を積層した多層構造であっても良い。光活性層６４においては、発光層６４Ａが有機系材料であればよく、発光層６４Ａ以外の層は無機系材料でも有機系材料でも構わない。
【００２１】
光活性層６４において、発光層６４Ａ以外の機能層は共通層であってもよく、図２に示した例では、発光層６４Ａの第１電極６０側に配置されたホール側共通層６４Ｈは、ホール注入層及びホール輸送層を含み、また、発光層６４Ａの第２電極６６側に配置された電子側共通層６４Ｅは、ブロッキング層及び電子輸送層を含んでいる。発光層６４Ａは、これらのホール側共通層６４Ｈと電子側共通層６４Ｅとの間に配置されている。発光層６４Ａは、赤、緑、または青に発光する発光機能を有した有機化合物によって形成されている。
【００２２】
ここでは、特に光活性層６４のうち、少なくとも画素毎に配置される層、例えば発光層６４Ａは低分子系材料によって形成するものとし、このような層の形成方法としては、所定の開口パターンを有する蒸着マスクを介して低分子系材料を蒸着するマスク蒸着法を適用している。
【００２３】
第２電極６６は、各色画素の光活性層６４上に共通に配置される。この第２電極６６は、電子注入機能を有する金属材料によって形成され、例えば陰極として機能する。下面発光方式を採用した構成では、この第２電極６６は、光反射性を有する導電材料を用いて形成され、例えば、カリウム（Ｋ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、マグネシウム（Ｍｇ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、アルミニウム（Ａｌ）、銀（Ａｇ）、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）等の金属元素単体、または安定性を向上させるためにそれらを含む２成分あるいは３成分の合金系を用いて形成することが好ましい。合金系材料としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃａ：５〜２０ａｔ％）等が好ましい。
【００２４】
また、アレイ基板１００は、表示エリア１０２において、少なくとも隣接する色毎に色画素ＰＸ（Ｒ、Ｇ、Ｂ）間を分離する隔壁７０を備えている。隔壁７０は、例えば各第１電極６０の縁に沿って格子状またはストライプ状に配置されている。この隔壁７０は、例えば樹脂材料によって形成される。
【００２５】
このような構成のアレイ基板１００において、少なくとも表示エリア１０２は、封止体１５０によって封止されている。
【００２６】
ここで、光活性層６４を形成するための製造装置すなわち蒸着装置について説明する。
【００２７】
図３に示すように、蒸着装置２００は、光活性層６４の少なくとも１層の薄膜を形成するための薄膜材料を放射する蒸着源２１０と、所定の開口パターンを有する蒸着マスク２２０と、を備えている。蒸着対象である処理基板（例えば第１電極６０を形成済みの配線基板１２０）ＳＵＢは、蒸着マスク２２０と対向するように配置される。
【００２８】
ところで、発光層６４Ａの形成工程においてマスク蒸着法を適用する場合、図４に示すように、蒸着マスクに付着していた異物が発光層６４Ａよりも先に形成されていたホール側共通層６４Ｈに食い込んでしまうことがある。また、異物が混入しなかったものの、蒸着マスクがホール側共通層６４Ｈに接触してしまい、ホール側共通層６４Ｈを傷つけてしまうこともある。このような場合、ホール側共通層６４Ｈを貫通して第１電極６０まで到達するような開口が形成されてしまうと、最悪の場合、後に形成される第２電極６６が第１電極６０とショートすることがある。
【００２９】
そこで、この実施の形態においては、光活性層６４を形成する工程において、発光層６４Ａを形成する工程の後に成膜された薄膜をその材料の融点以上の温度で加熱する。つまり、第２電極６６を形成する工程よりも前に、光活性層６４を構成する少なくとも１つの薄膜を溶融し、再度固化させる工程が含まれている。
【００３０】
これにより、例え発光層を形成する過程において、それ以前に形成された薄膜にダメージを与えて第１電極６０まで貫通する開口が形成されたとしても、光活性層６４を構成する少なくとも１つの薄膜が溶融して流動することにより、光活性層６４の開口を塞ぐことが可能となる。
【００３１】
このため、後に第２電極６６を光活性層６４上に形成したとき、第１電極６０と第２電極６６とのショートの発生を防止することができる。したがって、滅点不良の発生を抑制することが可能となり、表示品位の良好な表示装置を提供することができ、また、不良品の発生を低減することが可能となり、製造歩留まりを向上することができる。
【００３２】
次に、有機ＥＬ素子の具体的な製造方法の一例について説明する。
【００３３】
まず、図５Ａに示すように、配線基板１２０上の表示エリア１０２において、複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）毎に独立島状の第１電極６０を形成する。すなわち、配線基板１２０の一主面側において陽極として機能する金属膜をパターン化し、第１電極６０を形成する。この第１電極６０については、一般的はフォトリソグラフィプロセスで形成しても良いし、色画素ＰＸ（Ｒ、Ｇ、Ｂ）に対応したパターン（すなわち各色画素ＰＸの第１電極６０の形状に対応した開口パターン）を有する蒸着マスクを介して金属材料源を蒸着する蒸着法によって形成しても良い。
【００３４】
続いて、各色画素ＰＸ（Ｒ、Ｇ、Ｂ）を分離する隔壁７０を形成する。すなわち、第１電極６０上を含む配線基板１２０の一主面側全体に感光性樹脂材料例えばアクリルタイプのポジティブトーンのレジストを成膜した後に、フォトリソグラフィプロセスなどでパターニングした後に、２２０℃で６０分の焼成処理を行う。これにより、各色画素ＰＸ（Ｒ、Ｇ、Ｂ）を囲むように第１電極６０の縁に沿った格子状の隔壁７０が形成される。
【００３５】
続いて、各色画素ＰＸ（Ｒ、Ｇ、Ｂ）内における第１電極６０上に光活性層６４を形成する。ここで、光活性層６４は、複数の薄膜を積層して構成されており、ホール注入層及びホール輸送層を含むホール側共通層６４Ｈ、発光層６４Ａ、及び、ブロッキング層及び電子輸送層を含む電子側共通層６４Ｅからなり、これらはすべて低分子系の薄膜材料を蒸着することによって形成される。
【００３６】
まず、図５Ｂに示すように、蒸着法により複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）に共通のホール注入層及びホール輸送層を連続して成膜し、ホール側共通層６４Ｈを形成する。ここでは、ホール注入層として、ＣｕＰｃ(銅フタロシアニン)を１００オングストロームの膜厚で成膜した。ホール輸送層６４ＨＴとして、α−ＮＰＤ（芳香族ジアミン）を成膜した。
【００３７】
その後、図５Ｃに示すように、マスク蒸着法により色画素ＰＸ（Ｒ、Ｇ、Ｂ）のそれぞれに個別の発光層６４Ａ（Ｒ、Ｇ、Ｂ）を形成する。ここでは、赤色画素ＰＸＲに配置される発光層６４ＡＲとして、ホスト材料にＡｌｑ３（アルミニウムキリノール錯体）、ドーパント材料にＤＣＭ色素を用いて４００オングストロームの膜厚で成膜した。また、緑色画素ＰＸＧに配置される発光層６４ＡＧとして、ホスト材料にＡｌｑ３（アルミニウムキリノール錯体）、ドーパント材料にクマリン誘電体を用いて４００オングストロームの膜厚で成膜した。また、青色画素ＰＸＢに配置される発光層６４ＡＢとして、ホスト材料にＡｌｑ３（アルミニウムキリノール錯体）、ドーパント材料にペリレンを用いて４００オングストロームの膜厚で成膜した。
【００３８】
その後、図５Ｄに示すように、蒸着法により複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）に共通のブロッキング層及び電子輸送層を連続して成膜し、電子側共通層６４Ｅを形成する。ここでは、ブロッキング層として、ＢＡｌｑ（キリノール系錯体誘電体）を５０オングストロームの膜厚で成膜した。さらに、電子輸送層として、Ａｌｑ３（アルミニウムキリノール錯体）を５００オングストロームの膜厚で成膜した。
【００３９】
続いて、このようにして成膜されたブロッキング層として機能する薄膜材料をその融点以上の温度で加熱する。この加熱工程は、例えば、窒素雰囲気中において、２００℃乃至２２０℃程度の温度で２０乃至６０分程度の時間にわたって行われる。また、この加熱工程は、電子側共通層６４Ｅを形成した装置（例えば図３に示したような蒸着装置２００）内で電子側共通層６４Ｅを形成済みの基板全体を加熱することによって行っても良いし、他のチャンバに電子側共通層６４Ｅを形成済みの基板を移設した後に基板全体を加熱することによって行っても良い。
【００４０】
なお、この実施の形態では、電子側共通層６４Ｅがブロッキング層及び電子輸送層の２層構造である場合について説明しており、加熱温度は、ブロッキング層を構成する薄膜材料の融点以上に設定した。また、電子側共通層６４Ｅがブロッキング層または電子輸送層またはその他の機能層のみの１層構造である場合については、加熱温度は、その単一の薄膜を構成する薄膜材料の融点以上に設定される。
【００４１】
この実施の形態において、ブロッキング層として適用したＢＡｌｑの融点は約２００℃であり、また、電子輸送層として適用したＡｌｑ３は昇華性の材料であり、昇華温度は２８０℃から３００℃である。この場合には、加熱温度は２００℃に設定されている。
【００４２】
また、この加熱温度は、発光層６４Ａ（Ｒ、Ｇ、Ｂ）の昇華点より低い温度に設定されることが望ましい。この実施の形態において、発光層６４Ａ（Ｒ、Ｇ、Ｂ）を形成するために適用された薄膜材料は昇華性の材料であり、その昇華温度は概ね２８０℃から３８０℃である。このように、発光層６４Ａ（Ｒ、Ｇ、Ｂ）の昇華点より低い加熱温度に設定することにより、発光層への熱的なダメージ（劣化）を抑制することが可能となる。
【００４３】
なお、本実施の形態においては、電子輸送層を昇華性の材料で形成したが、例えばＡｌｑ３などの溶融性の材料で形成することも可能である。この場合は電子輸送層の融点以上の温度で加熱することで同様の作用・効果を得ることができる。また、本実施の形態における発光層は昇華性の材料を使用したが、溶融性の材料を使用することも可能であり、この場合には、加熱温度は電子側共通層６４Ｅの少なくとも１層の融点以上かつ発光層の融点以下に設定することが望ましい。
【００４４】
続いて、図５Ｅに示すように、光活性層６４上に複数種類の色画素ＰＸ（Ｒ、Ｇ、Ｂ）に共通の第２電極６６を形成する。すなわち、第２電極６６は、光活性層６４を配置した配線基板１２０の一主面側に陰極として機能する金属材料源をドライプロセス、例えば蒸着法によって形成可能である。
【００４５】
このような工程により、有機ＥＬ素子４０が形成される。
【００４６】
上述したような製造工程において、異物が混入した場合について簡単に説明する。
【００４７】
すなわち、図６Ａに示すように、第１電極６０及びホール側共通層６４Ｈを形成した後に、図６Ｂに示すように、発光層６４Ａを形成する過程において異物が混入し、その異物がホール側共通層６４Ｈを貫通して第１電極６０まで到達したとする。この後に、図６Ｃに示すように、電子側共通層６４Ｅを形成するが、電子側共通層６４Ｅを構成する各薄膜材料を成膜したのみでは、異物によって第１電極６０を露出するように形成された開口を塞ぐことができない場合がある。
【００４８】
そこで、図６Ｄに示すように、電子側共通層６４Ｅを加熱する。このような加熱工程において、電子側共通層６４Ｅを形成済みの配線基板１２０を加熱することにより、加熱された電子側共通層６４Ｅは、溶融して流動性を有するようになり、開口に入り込み、露出していた第１電極６０がホール側共通層６４Ｈによって覆われる。そして、加熱を停止して放熱することにより、溶融した電子側共通層６４Ｅが再び固化する。その後、図６Ｅに示すように、電子側共通層６４Ｅの上に第２電極６６を形成する。
【００４９】
これにより、異物混入によって形成された開口は塞がれ、第１電極６０と第２電極６６とのショートを防止することができた。同様に、蒸着マスクの接触によりホール側共通層６４Ｈが傷ついてしまった場合であっても、加熱工程によって溶融した電子側共通層６４Ｅによって損傷箇所が被覆されるため、第１電極６０と第２電極６６とのショートを防止することができた。
【００５０】
次に、有機ＥＬ表示装置の滅点不良による製造歩留まりについて検討する。すなわち、上述した製造工程のように、電子側共通層６４Ｅを構成する薄膜を成膜した後に加熱する工程を付加した場合と、加熱工程を付加しなかった場合とで、滅点不良に起因した製造歩留まりを比較した。図７に示すように、各ロットにつき製造された２５枚の有機ＥＬ表示装置についてそれぞれ製造歩留まりを評価したところ、加熱工程を付加する場合の方が高い製造歩留まりが得られることが確認された。
【００５１】
以上説明したように、複数の薄膜を積層してなる光活性層を形成する過程において、蒸着マスクを介して第１薄膜材料を蒸着する工程を含む場合、この工程の後に成膜される第２薄膜材料をその融点以上の温度で加熱することにより、蒸着マスクを用いたことに起因する薄膜の損傷箇所を第２薄膜材料によって被覆することが可能であり、光活性層を貫通する開口を介した第１電極と第２電極とのショートを防止することができる。このため、ショートに起因した滅点不良の発生を抑制することができ、表示装置の表示品位を改善することが可能となる。これにより、不良品の発生を抑制することができ、製造歩留まりを改善することが可能となる。
【００５２】
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００５３】
【図１】図１は、この発明の一実施の形態に係る有機ＥＬ表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した有機ＥＬ表示装置の１画素分の構造を概略的に示す断面図である。
【図３】図３は、有機ＥＬ素子を製造するための製造装置（蒸着装置）の構成を概略的に示す図である。
【図４】図４は、光活性層の製造過程で混入した異物による第１電極と第２電極とのショートの発生を説明するための図である。
【図５Ａ】図５Ａは、有機ＥＬ素子の製造工程を説明するための図であり、第１電極及び隔壁を形成する工程を示す図である。
【図５Ｂ】図５Ｂは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成するホール側共通層を形成する工程を示す図である。
【図５Ｃ】図５Ｃは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する発光層を形成する工程を示す図である。
【図５Ｄ】図５Ｄは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する電子側共通層を形成する工程及び加熱する工程を示す図である。
【図５Ｅ】図５Ｅは、有機ＥＬ素子の製造工程を説明するための図であり、第２電極を形成する工程を示す図である。
【図６Ａ】図６Ａは、有機ＥＬ素子の製造工程を説明するための図であり、第１電極及び光活性層を構成するホール側共通層を形成する工程を示す図である。
【図６Ｂ】図６Ｂは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する発光層を形成する工程及び混入した異物を示す図である。
【図６Ｃ】図６Ｃは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する電子側共通層を形成する工程を示す図である。
【図６Ｄ】図６Ｄは、有機ＥＬ素子の製造工程を説明するための図であり、光活性層を構成する電子側共通層を加熱する工程を示す図である。
【図６Ｅ】図６Ｅは、有機ＥＬ素子の製造工程を説明するための図であり、第２電極を形成する工程を示す図である。
【図７】図７は、滅点不良による製造歩留まりの比較結果を示す図である。
【符号の説明】
【００５４】
１…有機ＥＬ表示装置、１０…画素スイッチ、２０…駆動トランジスタ、３０…蓄積容量素子、４０…有機ＥＬ素子、６０…第１電極、６４…光活性層、６４Ｈ…ホール側共通層、６４Ａ…発光層、６４Ｅ…電子側共通層、６６…第２電極、７０…隔壁、１００…アレイ基板、１２０…配線基板、１５０…封止体、２００…蒸着装置、ＰＸ（Ｒ、Ｇ、Ｂ）…色画素
【特許請求の範囲】
【請求項１】
基板上において画素毎に第１電極を形成する工程と、
蒸着法により前記第１電極上に複数の薄膜を積層して光活性層を形成する工程と、
各画素の前記光活性層を覆うように第２電極を形成する工程と、を備え、
前記光活性層を形成する工程は、
蒸着マスクを介して画素毎に第１薄膜材料を蒸着し発光層を形成する工程と、
前記発光層を形成した後に第２薄膜材料を成膜する工程と、
成膜された前記第２薄膜材料をその融点以上の温度で加熱する工程と、を含むことを特徴とする表示装置の製造方法。
【請求項２】
前記光活性層を構成し且つ複数の画素に共通の共通層は、前記第２薄膜材料により形成されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
前記光活性層を構成する電子輸送層は、前記第２薄膜材料により形成されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項４】
前記光活性層を構成するブロッキング層は、前記第２薄膜材料により形成されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項５】
前記第２薄膜材料を加熱する温度は、前記発光層の融点または昇華点より低い温度に設定されたことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項１】
基板上において画素毎に第１電極を形成する工程と、
蒸着法により前記第１電極上に複数の薄膜を積層して光活性層を形成する工程と、
各画素の前記光活性層を覆うように第２電極を形成する工程と、を備え、
前記光活性層を形成する工程は、
蒸着マスクを介して画素毎に第１薄膜材料を蒸着し発光層を形成する工程と、
前記発光層を形成した後に第２薄膜材料を成膜する工程と、
成膜された前記第２薄膜材料をその融点以上の温度で加熱する工程と、を含むことを特徴とする表示装置の製造方法。
【請求項２】
前記光活性層を構成し且つ複数の画素に共通の共通層は、前記第２薄膜材料により形成されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
前記光活性層を構成する電子輸送層は、前記第２薄膜材料により形成されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項４】
前記光活性層を構成するブロッキング層は、前記第２薄膜材料により形成されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項５】
前記第２薄膜材料を加熱する温度は、前記発光層の融点または昇華点より低い温度に設定されたことを特徴とする請求項１に記載の表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図７】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図７】
【公開番号】特開２００８−１３０５１７（Ｐ２００８−１３０５１７Ａ）
【公開日】平成２０年６月５日（２００８．６．５）
【国際特許分類】
【出願番号】特願２００６−３１７５６８（Ｐ２００６−３１７５６８）
【出願日】平成１８年１１月２４日（２００６．１１．２４）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成２０年６月５日（２００８．６．５）
【国際特許分類】
【出願日】平成１８年１１月２４日（２００６．１１．２４）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]