表示装置及びそれを用いた電子機器
【課題】発光素子の発光、非発光をより正確に制御することができる表示装置、電子機器の提供を目的とする。
【解決手段】駆動用トランジスタのゲート電極に、所望の期間、常に一定の電位を印加する補償回路を設けた表示装置を提供する。補償回路を設けることにより、駆動用トランジスタのゲート電極の電位の変動を防止する。従って、特に黒表示の場合に表示不良として認識されやすい黒浮きの発生を抑制し、発光素子の発光、非発光をより正確に制御することができる。具体的には、発光素子が発光の場合と非発光の場合で、発光素子の陽極と陰極の間の異なる電圧値を活用し、発光素子が発光の場合には、駆動用トランジスタのゲート電極の電位はその電位を維持するようにし、発光素子が非発光の場合には駆動用トランジスタのゲート電極の電位を確実にオフする電位を確実に印加し続ける。
【解決手段】駆動用トランジスタのゲート電極に、所望の期間、常に一定の電位を印加する補償回路を設けた表示装置を提供する。補償回路を設けることにより、駆動用トランジスタのゲート電極の電位の変動を防止する。従って、特に黒表示の場合に表示不良として認識されやすい黒浮きの発生を抑制し、発光素子の発光、非発光をより正確に制御することができる。具体的には、発光素子が発光の場合と非発光の場合で、発光素子の陽極と陰極の間の異なる電圧値を活用し、発光素子が発光の場合には、駆動用トランジスタのゲート電極の電位はその電位を維持するようにし、発光素子が非発光の場合には駆動用トランジスタのゲート電極の電位を確実にオフする電位を確実に印加し続ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を用いた表示装置に関する。具体的には、マトリクス状に配置された複数の画素を有し、複数の画素の各々が発光素子を含むアクティブマトリクス型表示装置に関する。また、表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、自発光素子を用いた表示装置の研究開発が盛んに行われている。中でも、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子を代表とした発光素子を用いた表示装置は、ディスプレイ用途への実用化にむけ、研究開発が盛んに行われている。
【０００３】
発光素子を用いた表示装置において、多階調の画像を表示する場合、アナログ駆動方式（アナログ階調方式）又はデジタル駆動方式（デジタル階調方式）の駆動方法が採用される。アナログ駆動方式とは、発光素子に流れる電流の大きさを連続的に制御して階調を得るという方式である。デジタル駆動方式とは、発光素子がオン状態（輝度がほぼ１００％で発光している状態）と、オフ状態（輝度がほぼ０％、非発光状態）の２つの状態のみによって駆動するという方式である。
【０００４】
デジタル駆動方式では、オン状態とオフ状態の２つの状態のみによって駆動するため、そのままでは２階調しか表示できない。従って、面積階調方式や時間階調方式といった、多階調を表示する駆動方法と組み合わせる方式がある。面積階調方式とは、画素内に副画素を設け、その副画素の点灯する面積の大小により階調表示を行う方法である（例えば、特許文献１参照）。また、時間階調方式とは、画素が点灯する期間の長さや、画素の点灯回数を制御して、階調を表現する方法である（例えば、特許文献２、特許文献３参照）。
【特許文献１】特開平１１−７３１５８号公報
【特許文献２】特開２００１−５４２６号公報
【特許文献３】特開２００１−３４３９３３号公報
【０００５】
以下には、デジタル駆動方式を採用した表示装置の画素の構成の一例とその動作について説明する。なお、絶縁表面を有する基板上の薄膜トランジスタは、その構造から、ソース電極とドレイン電極の定義が困難である。従って、以下には、ソース電極、ドレイン電極の定義が特別に必要な場合を除き、ソース電極とドレイン電極の一方を第１の電極、他方を第２の電極と表記する。なお、一般的には、Ｎチャネル型トランジスタは、電位の低い側がソース電極、高い側がドレイン電極であり、Ｐチャネル型トランジスタは、電位の高い側がソース電極、低い側がドレイン電極である。
【０００６】
画素２１０は、書き込み用トランジスタ２０３、駆動用トランジスタ２０５、発光素子２０６を有する（図１２参照）。書き込み用トランジスタ２０３のゲート電極は、走査線２０２に接続され、第１の電極は信号線２００に接続され、第２の電極は駆動用トランジスタ２０５のゲート電極に接続されている。駆動用トランジスタ２０５は、第１の電極が電源線２０１に接続され、第２の電極が発光素子２０６の第１の電極に接続されている。発光素子２０６の第２の電極は、電源２０７に接続されている。発光素子２０６は、第１の電極を陽極、第２の電極を陰極としてもよいし、その逆の構成としてもよい。その際、電流の向きが変わるため、適宜、電源線２０１や電源２０７の電位を設定する。
【０００７】
容量素子２０４は、駆動用トランジスタ２０５のゲート電極とソース電極の間の電圧（以下、Ｖｇｓと表記）を保持するために設けられている。容量素子２０４は、駆動用トランジスタ２０５のゲート電極と電源線２０１との間に設けてもよいし、駆動用トランジスタ２０５のゲート電極と、一定の電位に保たれた配線との間に設けてもよい。また、駆動用トランジスタ２０５のゲート電極とソース電極の間の電圧を保持するための容量素子２０４を設けず、駆動用トランジスタ２０５のＶｇｓを保持するために、駆動用トランジスタ２０５のゲート電極とソース電極の間に寄生する寄生容量を用いてもよい。
【０００８】
電源線２０１と電源２０７は、それぞれ所定の電位に保たれており、互いに電位差を有する。電源線２０１は一定の電位に保たれている。電源２０７に接続された発光素子２０６の第２の電極は、一定の電位に保たれている。
【０００９】
走査線２０２を介して入力される信号により書き込み用トランジスタ２０３がオンになると、信号線２００を介してビデオ信号が駆動用トランジスタ２０５のゲート電極に入力される。ビデオ信号の電位と電源線２０１の電位の電位差が、駆動用トランジスタ２０５のＶｇｓとなる。Ｖｇｓの値により駆動用トランジスタ２０５がオンすると、発光素子２０６に電流が供給され、発光素子２０６は発光する。一方、Ｖｇｓの値により駆動用トランジスタ２０５がオフすると、発光素子２０６には電流が供給されず、発光素子２０６は非発光となる。駆動用トランジスタ２０５のＶｇｓは、画素２１０に次のビデオ信号が入力されるまで、容量素子２０４により、一定の期間保持される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
発光素子２０６の発光、非発光は、駆動用トランジスタ２０５のオン、オフによって決定される。したがって、駆動用トランジスタ２０５のＶｇｓは、駆動用トランジスタ２０５が確実にオン、オフする電位である必要があり、また、駆動用トランジスタ２０５のＶｇｓは、一定の期間変動しないように保持される必要がある。
【００１１】
容量素子２０４は、駆動用トランジスタ２０５のＶｇｓを保持するために設けられているが、高精細化に伴う画素２１０の微細化が進むと、十分な電荷量を保持する容量素子を形成する面積の確保は困難であった。また、画素２１０の微細化の度合いによっては、容量素子２０４を設ける面積を確保できず、駆動用トランジスタ２０５の寄生容量を用いて、駆動用トランジスタ２０５のＶｇｓを保持することがあった。
【００１２】
容量素子２０４の容量値が不十分であったり、書き込み用トランジスタ２０３にリーク電流が生じたりすると、駆動用トランジスタ２０５のゲート電極の電位が徐々に変動することがあった。特に画素２１０が黒を表示する場合、駆動用トランジスタ２０５のゲート電極のわずかな電位の変動により、駆動用トランジスタ２０５が完全にオフせず、発光素子２０６にわずかな電流が流れて、発光素子２０６に微発光（以下黒浮きと表記）が生じてしまうことがあった。黒浮きは、認識されやすい表示不良であり、大きな問題であった。
【００１３】
上述の実情を鑑み、本発明は、発光素子の発光、非発光をより正確に制御することができる表示装置、電子機器の提供を目的とする。また本発明は、発光素子の発光、非発光をより正確に制御するために、駆動用トランジスタを確実にオン、オフすることができる表示装置、電子機器の提供を目的とする。
【課題を解決するための手段】
【００１４】
本発明は、駆動用トランジスタのゲート電極に、所望の期間、常に一定の電位を印加する補償回路を設けた表示装置を提供する。補償回路を設けることにより、駆動用トランジスタのゲート電極の電位の変動を防止することができる。従って、特に黒表示の場合に表示不良として認識されやすい黒浮きの発生を抑制し、発光素子の発光、非発光をより正確に制御する。
【００１５】
具体的には、発光素子が発光の場合と非発光の場合とで、発光素子の陽極と陰極の間の電圧値は異なる。本発明は、このときの電圧値を活用して、発光素子が発光の場合には、駆動用トランジスタのゲート電極の電位はその電位を維持するようにし、発光素子が非発光の場合には駆動用トランジスタのゲート電極の電位を確実にオフする電位を印加し続けることのできる表示装置を提供する。
【００１６】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタ（駆動用トランジスタに相当）と、発光素子と、第２のトランジスタのゲート電極と電源線の導通を制御する回路（補償回路に相当）とを含む画素を複数有する。
【００１７】
上記構成の表示装置において、第１のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。回路は、発光素子の第１の電極の電位と走査線の電位により、導通又は非導通になる。電源線の電位は、前記発光素子の第２の電極の電位と異なる電位に保たれている。
【００１８】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタ（駆動用トランジスタに相当）と、発光素子と、第２のトランジスタのゲート電極と電源線の導通を制御する回路（補償回路に相当）と、第２のトランジスタのゲート電極と第２の走査線の導通を制御する制御素子とを含む画素を複数有する。
【００１９】
上記構成の表示装置において、第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。回路は、発光素子の第１の電極の電位と第１の走査線の電位により、導通又は非導通になる。制御素子は、第２の走査線の電位に基づき、導通又は非導通になる。電源線と第２の走査線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２０】
また、上記構成の表示装置において、第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。回路は、発光素子の第１の電極の電位と第１の走査線の電位と第２の走査線の電位により、導通又は非導通になる。制御素子は、第２の走査線の電位に基づき、導通又は非導通になる。電源線と第２の走査線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２１】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタ（駆動用トランジスタに相当）と、発光素子と、第２のトランジスタのゲート電極と電源線の導通を制御する回路（補償回路に相当）と、第２のトランジスタのソース電極とドレイン電極の一方と電源線の導通を制御する制御素子を含む画素を複数有する。
【００２２】
上記構成の表示装置において、第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は前記制御素子を介して電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。回路は、発光素子の第１の電極の電位と第１の走査線の電位により、導通又は非導通になる。制御素子は、第２の走査線の電位により、導通又は非導通になる。電源線の電位は、前記発光素子の第２の電極の電位と異なる電位に保たれている。
【００２３】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタと、発光素子と、第３のトランジスタと、第４のトランジスタとを含む画素を複数有する。第１のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と第３のトランジスタのゲート電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。第３のトランジスタのソース電極とドレイン電極の他方は、第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第４のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の他方は電源線と電気的に接続されている。電源線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２４】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタと、発光素子と、第３のトランジスタと、第４のトランジスタと、制御素子とを含む画素を複数有する。第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と第３のトランジスタのソース電極とドレイン電極の一方と制御素子の一方の端子と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と第３のトランジスタのゲート電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。第３のトランジスタのソース電極とドレイン電極の他方は、第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第４のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は電源線と電気的に接続されている。制御素子の他方の端子は第２の走査線に接続されている。電源線と第２の走査線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２５】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタと、発光素子と、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、制御素子とを含む画素を複数有する。第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と第３のトランジスタのゲート電極と制御素子の一方の端子と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。第３のトランジスタのソース電極とドレイン電極の他方は、第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第４のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は第５のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第５のトランジスタのソース電極とドレイン電極の他方は電源線と電気的に接続されている。制御素子の他方の端子は第２の走査線に接続されている。電源線と第２の走査線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２６】
上記構成の表示装置において、制御素子はダイオードである。また、上記構成の表示装置において、制御素子は第６のトランジスタである。制御素子の一方の端子は、第６のトランジスタのゲート電極とドレイン電極であり、制御素子の他方の端子は、第６のトランジスタのソース電極である。また、上記構成の表示装置において、第１のトランジスタ、第２のトランジスタ、発光素子、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ及び第６のトランジスタは、同じ絶縁表面を有する基板上に設けられている。制御素子として第６のトランジスタを用いると、画素が含む第１乃至第５のトランジスタと第６のトランジスタとを同じ作製工程で作製することができる。従って、制御素子として第６のトランジスタを用いると、作製工程を追加する必要がなく、容易に作製することができる。
【００２７】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタと、発光素子と、第３のトランジスタと、第４のトランジスタと、第５のトランジスタとを含む画素を複数有する。第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は第５のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と第３のトランジスタのゲート電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。第３のトランジスタのソース電極とドレイン電極の他方は、第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第４のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は電源線と電気的に接続されている。第５のトランジスタのゲート電極は第２の走査線に接続され、ソース電極及びドレイン電極の他方は電源線と電気的に接続されている。
【００２８】
上記構成の表示装置において、制御素子は第５のトランジスタである。第５のトランジスタのゲート電極は第２の走査線に接続され、ソース電極とドレイン電極の一方は電源線に接続され、他方は第２のトランジスタのソース電極とドレイン電極の一方に接続されている。
【００２９】
上記構成の表示装置において、第３のトランジスタは、互いに接続された複数のゲート電極を有するトランジスタであってもよい。つまり、第３のトランジスタを、互いに接続された複数のゲート電極を有するトランジスタ（マルチゲート構造のトランジスタともよぶ）に置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、リーク電流を低減することができる。
【００３０】
上記構成の表示装置において、第１のトランジスタと第４のトランジスタの極性（導電型ともいう）は互いに異なる。
【００３１】
本発明の表示装置には、デジタル駆動方式、デジタル時間階調方式で高精度の多階調表示を実現することができる駆動方式を適用することができる。
【００３２】
また本発明の電子機器（携帯情報端末、デジタルカメラ、ビデオカメラ、デジタルビデオカメラ等のカメラ、携帯電話機、携帯型のテレビジョン装置、ノート型コンピュータ等のコンピュータなど）は、上記のいずれかの構成の表示装置を用いたものである。
【発明の効果】
【００３３】
本発明は、駆動用トランジスタのゲート電極の電位の変動を抑制することにより、発光素子の発光、非発光をより正確に制御することができる。従って、表示不良の発生を抑制することができる。
【発明を実施するための最良の形態】
【００３４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下の説明では、同じものを指す符号は異なる図面間で共通して用いる。
【００３５】
（実施の形態１）
本発明の表示装置の画素の構成について、図１を参照して説明する。
【００３６】
画素１１０は、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、発光素子１０７、駆動用トランジスタ１０６のゲート電極と電源線１０１の導通を制御する回路（以下、補償回路１０９とよぶ）を有する。補償回路１０９は、直列に接続されたトランジスタ１０４とトランジスタ１０５を有する。
【００３７】
また、画素１１０は、駆動用トランジスタ１０６のゲート電極の電位を保持する容量素子を有していてもよい。容量素子の第１の電極は駆動用トランジスタ１０６のゲート電極に接続され、容量素子の第２の電極は駆動用トランジスタ１０６のソース電極、又は一定の電位に保たれた電源線に接続される。以下には、駆動用トランジスタ１０６のゲート電極の電位が駆動用トランジスタ１０６の容量（寄生容量）によって保持される場合について説明する。
【００３８】
書き込み用トランジスタ１０３において、ゲート電極は走査線１０２に接続され、第１の電極（ソース電極とドレイン電極の一方）は信号線１００に接続され、第２の電極（ソース電極とドレイン電極の他方）は駆動用トランジスタ１０６のゲート電極とトランジスタ１０４の第１の電極に接続されている。駆動用トランジスタ１０６において、第１の電極（ソース電極とドレイン電極の一方）は発光素子１０７の第１の電極とトランジスタ１０４のゲート電極に接続され、第２の電極（ソース電極とドレイン電極の他方）は電源線１０１に接続されている。発光素子１０７の第２の電極は、電源に接続された端子１０８に接続され、一定の電位に保たれている。
【００３９】
トランジスタ１０４において、ゲート電極は発光素子１０７の第１の電極と駆動用トランジスタ１０６の第１の電極に接続され、第１の電極（ソース電極とドレイン電極の一方）は駆動用トランジスタ１０６のゲート電極に接続され、第２の電極（ソース電極とドレイン電極の他方）はトランジスタ１０５の第１の電極に接続されている。トランジスタ１０５において、ゲート電極は走査線１０２に接続され、第１の電極（ソース電極とドレイン電極の一方）はトランジスタ１０４の第２の電極に接続され、第２の電極（ソース電極とドレイン電極の他方）は電源線１０１に接続されている。
【００４０】
発光素子１０７は、第１の電極を陽極、第２の電極を陰極としてもよいし、その逆の構成としてもよい。その際、電流の向きが変わるため、電源線１０１や端子１０８に接続された電源の電位を適宜設定する。
【００４１】
書き込み用トランジスタ１０３とトランジスタ１０５は、共に、走査線１０２に接続されている。書き込み用トランジスタ１０３とトランジスタ１０５の極性は互いに異なっており、書き込み用トランジスタ１０３がオンのとき、トランジスタ１０５はオフとなる。また、書き込み用トランジスタ１０３がオフのとき、トランジスタ１０５がオンとなる。
【００４２】
なお、書き込み用トランジスタ１０３とトランジスタ１０５の極性が同じ場合、書き込み用トランジスタ１０３とトランジスタ１０５の各々に対応した走査線を設ける。
【００４３】
また、トランジスタ１０４は、端子１０８に接続された電源の電位が伝達されると、オフになる極性のトランジスタである。
【００４４】
次に、画素１１０の動作について、タイミングチャートを用いて説明する（図２参照）。なお、以下では、一例として、書き込み用トランジスタ１０３をＮチャネル型トランジスタとし、駆動用トランジスタ１０６、トランジスタ１０４、トランジスタ１０５をＰチャネル型トランジスタとする。また、電源線１０１の電位を基準とし、信号線１００、走査線１０２の電位を決定する。信号線１００において、ビデオ信号のＨレベル（高電位）側の電位は、電源線１０１よりも高い電位とし、Ｌレベル（低電位）側の電位は、駆動用トランジスタ１０６が確実にオンするような電位（例えば０Ｖ）とする。走査線１０２において、Ｈレベル（高電位）側の電位は、信号線１００の電位よりも高く、かつ書き込み用トランジスタ１０３が確実にオンするような電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位よりも低く、かつ書き込み用トランジスタ１０３が確実にオフするような電位とする。電源線１０１と発光素子１０７の第２の電極の電位は一定に保たれている。
【００４５】
なお、上記のトランジスタの極性や、各電源電位は、本発明に何ら限定を加えるものではない。トランジスタの極性、各電源電位に変更を加え、本発明に記載の技術思想にしたがって等価な回路を構成することは、当業者においては容易であり、本発明にはこれらの構成も含まれることは明らかである。
【００４６】
期間Ｔ１において、ゲートドライバにより走査線１０２が選択されて、走査線１０２の電位が高電位になると、書き込み用トランジスタ１０３がオンする。また、信号線１００を介して、ソースドライバから画素１１０にビデオ信号が入力される。そうすると、ビデオ信号の電位が、書き込み用トランジスタ１０３を介して、駆動用トランジスタ１０６のゲート電極に印加される。ビデオ信号と電源線１０１との電位差により、駆動用トランジスタ１０６のオン、オフが決定する。駆動用トランジスタ１０６がオンの場合、電源線１０１から発光素子１０７に電流が供給されて発光素子１０７は発光する。駆動用トランジスタ１０６がオフの場合、発光素子１０７は非発光となる。期間Ｔ１では、画素１１０に入力されるビデオ信号により、駆動用トランジスタ１０６がオフになったとする。
【００４７】
ゲートドライバによる走査線１０２の選択が終了し、走査線１０２の電位が低電位になると、書き込み用トランジスタ１０３はオフする。そして、走査線１０２が再び選択されて、画素１１０に次のビデオ信号が入力されるまで、駆動用トランジスタ１０６のゲート電極の電位は、駆動用トランジスタ１０６により保持される。
【００４８】
画素１１０に入力されるビデオ信号に基づき、駆動用トランジスタ１０６がオフになり、発光素子１０７が非発光となる場合、発光素子１０７の第１の電極の電位は、端子１０８に接続された電源とほぼ同じ電位以上、端子１０８の電位から発光素子１０７のしきい値電圧分だけ高い電位（発光素子１０７の発光開始電位（発光素子が発光を開始する電位））以下となる。したがって、トランジスタ１０４はオンになる。また、このとき、トランジスタ１０５はオンである。そうすると、駆動用トランジスタ１０６のゲート電極は、トランジスタ１０４とトランジスタ１０５を介して、電源線１０１に接続される。その結果、駆動用トランジスタ１０６のゲート電極には電源線１０１の電位が伝達され、駆動用トランジスタ１０６は確実にオフとなる。
【００４９】
このように、画素１１０に入力されるビデオ信号に基づき、駆動用トランジスタ１０６がオフする場合、補償回路１０９を導通状態にして、駆動用トランジスタ１０６のゲート電極と電源線１０１とを導通状態にする。そして、駆動用トランジスタ１０６のゲート電極に、電源線１０１の電位を伝達することにより、駆動用トランジスタ１０６を確実にオフする。その結果、駆動用トランジスタ１０６のゲート電極の電位の変動を防止することができる。なお、補償回路１０９が含むトランジスタ１０４は、発光素子１０７の第１の電極の電位に基づいて制御される。また、補償回路１０９が含むトランジスタ１０５は、走査線の１０２の電位により制御される。このように、本発明では、補償回路１０９を制御するための専用の回路を設けず、発光素子１０７の第１の電極の電位と、走査線１０２の電位を活用して、補償回路１０９を制御することを特徴とする。
【００５０】
期間Ｔ２において、ゲートドライバにより走査線１０２が選択されて、走査線１０２の電位が高電位になると、書き込み用トランジスタ１０３がオンする。また、信号線１００を介して、ソースドライバから画素１１０にビデオ信号が入力される。期間Ｔ２では、画素１１０に入力されるビデオ信号により、駆動用トランジスタ１０６がオンになったとする。
【００５１】
ゲートドライバによる走査線１０２の選択が終了し、走査線１０２の電位が低電位になると、書き込み用トランジスタ１０３はオフする。そして、画素１１０に次のビデオ信号が入力されるまで、駆動用トランジスタ１０６のゲート電極の電位は、駆動用トランジスタ１０６により保持される。
【００５２】
画素１１０に入力されるビデオ信号に基づき、駆動用トランジスタ１０６がオンになり、発光素子１０７が発光する場合、発光素子１０７の第１の電極の電位は、電源線１０１と同じ電位又はほぼ同じ電位となる。したがって、トランジスタ１０４はオフになる。駆動用トランジスタ１０６のゲート電極の電位は低電位であるため、駆動用トランジスタ１０６はオンである。
【００５３】
なお、駆動用トランジスタ１０６がオンになり、発光素子１０７が発光する際、駆動用トランジスタ１０６のゲート電極に保持されている電荷が漏れ、その電位はわずかに上昇する場合がある。しかしながら、駆動用トランジスタ１０６が線形領域で動作する場合、発光素子１０７に供給される電流値は、電源線１０１と端子１０８に接続された電源との電位差によって決定されるため、ほとんど問題とならない。また、駆動用トランジスタ１０６が飽和領域で動作する場合、発光素子１０７に供給される電流値は、駆動用トランジスタ１０６によって決定されるため、やや輝度が低下する。しかしながら、デジタル駆動方式の場合、発光素子１０７の動作は、発光、非発光の２状態のみで制御されるため、輝度ばらつきとしては認識され難い。
【００５４】
なお、補償回路１０９が含むトランジスタ１０４を、直列に接続されたトランジスタ６００〜６０３に置換してもよい（図６参照）。つまり、トランジスタ１０４を、互いに接続された複数のゲート電極を有するトランジスタ（マルチゲート構造のトランジスタともよぶ）に置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、リーク電流を低減することができる。
【００５５】
（実施の形態２）
デジタル駆動方式と時間階調方式を組み合わせた方式により多階調表示を行う場合、発光時間の制御をより細かく行うため、制御信号を用いて、所望の画素を強制的に非点灯の状態とする動作を必要とする場合がある。本実施の形態においては、強制的に非点灯とする機能を付加した画素に、本発明を適用する例に関して、図３（Ａ）、図４（Ａ）を参照して説明する。
【００５６】
画素１１０は、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、発光素子１０７、駆動用トランジスタ１０６のゲート電極と電源線１０１の導通を制御する補償回路１０９、駆動用トランジスタ１０６のゲート電極と走査線３００の導通を制御する制御素子１１１を有する。補償回路１０９は、トランジスタ１０４とトランジスタ１０５を有する。また、制御素子１１１は、ダイオード３０１である。
【００５７】
なお、制御素子１１１は、ゲート電極とドレイン電極を接続し、整流効果を持たせたトランジスタ４００（ダイオード接続したトランジスタ４００と表記することがある）でもよい（図４（Ａ）参照）。トランジスタ４００は、画素１１０が含む他のトランジスタと同一の工程で容易に形成が可能である。なお、制御素子１１１は、整流効果を有する素子であれば、その構成は問わない。また、前述のとおり、トランジスタ４００を用いる場合、その極性がＮチャネル型かＰチャネル型かによって、ドレイン電極の位置が異なるため、それに合わせて適宜接続を変更する。
【００５８】
走査線１０２、信号線１００、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、電源線１０１、発光素子１０７、トランジスタ１０４およびトランジスタ１０５の接続は、実施の形態１で説明したものと同様であるので、ここではその説明を省略する。ダイオード３０１の第１の電極（一方の端子）は走査線３００に接続され、第２の電極（他方の端子）は駆動用トランジスタ１０６のゲート電極に接続されている（図３参照）。ダイオード接続したトランジスタ４００は、トランジスタ４００のソース電極が走査線３００に接続され、ゲート電極およびドレイン電極が駆動用トランジスタ１０６のゲート電極に接続される（図４参照）。走査線３００の電位は、駆動用トランジスタ１０６をオフにする電位に保たれている。
【００５９】
次に、画素１１０の動作について説明する。なお、一例として、書き込み用トランジスタ１０３をＮチャネル型トランジスタとし、駆動用トランジスタ１０６、トランジスタ１０４、トランジスタ１０５、トランジスタ４００をＰチャネル型トランジスタとする。また、電源線１０１の電位を基準とし、信号線１００、走査線１０２、走査線３００の電位を決定する。信号線１００において、ビデオ信号のＨレベル（高電位）側の電位は、電源線１０１よりも高い電位とし、Ｌレベル（低電位）側の電位は、駆動用トランジスタ１０６が確実にオンするような電位（例えばこの場合０Ｖ）とする。走査線１０２において、Ｈレベル（高電位）側の電位は、信号線１００の電位よりも高く、かつ書き込み用トランジスタ１０３が確実にオンするような電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位よりも低く、かつ書き込み用トランジスタ１０３が確実にオフするような電位とする。走査線３００において、信号のＨレベル（高電位）側の電位は、信号線１００の電位よりも高い電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位よりも低い電位とする。なお、上記のトランジスタの極性や、各電源電位は、本発明に何ら限定を加えるものではない。トランジスタの極性、各電源電位に変更を加え、本発明に記載の技術思想にしたがって等価な回路を構成することは、当業者においては容易であり、本発明はこれらの構成も含まれることは明らかである。
【００６０】
画素１１０に対するビデオ信号の入力の動作、ビデオ信号に基づく画素１１０の点灯と非点灯の動作については、実施の形態１の記載と同様であるので、ここでは省略する。
【００６１】
次に、画素１１０を強制的に非点灯にするときの動作について説明する。
【００６２】
画素１１０に対するビデオ信号の書き込み動作が終了すると、駆動用トランジスタ１０６のゲート電極には、発光素子１０７を発光にする場合には低電位が保持され、発光素子１０７を非発光にする場合には高電位が保持されている。
【００６３】
ここで、画素１１０を強制的に非点灯とすべきタイミングで、ゲートドライバにより走査線３００が選択され、走査線３００は高電位になる。そうすると、制御素子１１１（ダイオード３０１又はトランジスタ４００）が導通状態になり、駆動用トランジスタ１０６のゲート電極の電位は高電位となる。より正確には、駆動用トランジスタ１０６のゲート電極の電位は、走査線３００の高電位側電位に対し、ダイオード３０１のしきい値電圧分だけ低い電位となる。この動作により、駆動用トランジスタ１０６がオフし、発光素子１０７への電流供給が遮断される。そうすると、発光素子１０７の第１の電極の電位は、直ちに、端子１０８に接続された電源の電位とほぼ同電位にまで降下し、トランジスタ１０４がオンする。また、トランジスタ１０５はオンである。走査線３００の電位が低電位となった後も、駆動用トランジスタ１０６のゲート電極には、トランジスタ１０４、トランジスタ１０５を介して、電源線１０１の電位が印加されるため、駆動用トランジスタ１０６はオフの状態を保つ。以上の動作により、一旦、強制的に非点灯とされた画素１１０は、次のビデオ信号の書き込みがない限り、非点灯の状態を継続する。
【００６４】
このように、本発明では、画素１１０を強制的に非点灯とすべきタイミングにおいて、制御素子１１１（ダイオード３０１又はトランジスタ４００）を導通状態にする。そして、駆動用トランジスタ１０６のゲート電極に走査線３００の電位を伝達し、駆動用トランジスタ１０６をオフにする。このように、走査線３００の電位を伝達することにより、駆動用トランジスタ１０６はオフになるが、このままでは、駆動用トランジスタ１０６のゲート電極に電位の変動が生じる可能性がある。そのため、本発明では、補償回路１０９を導通状態にして、駆動用トランジスタ１０６のゲート電極と電源線１０１を導通状態にする。そして、駆動用トランジスタ１０６のゲート電極に電源線１０１の電位を伝達する。その結果、駆動用トランジスタ１０６のゲート電極の電位の変動を防止し、駆動用トランジスタ１０６を確実にオフにすることができる。
【００６５】
なお、走査線３００が選択されて、走査線３００が高電位になり、制御素子１１１（ダイオード３０１又はトランジスタ４００）が導通状態になり、制御素子１１１（ダイオード３０１又はトランジスタ４００）を介して、走査線３００の電位が駆動用トランジスタ１０６のゲート電極に伝達されると、駆動用トランジスタ１０６はオフになり、発光素子１０７は非発光になる。そして、発光素子１０７の第１の電極の電位は、直ちに、端子１０８に接続された電源とほぼ同電位まで降下し、トランジスタ１０４がオンする。
【００６６】
一方、トランジスタ１０５はオンであるため、走査線３００と電源線１０１との間に、トランジスタ１０５、１０４、制御素子１１１を介して、貫通パスが生じてしまう。このとき、走査線３００が高電位にあるときの電位と、電源線１０１の電位が同電位であれば問題がないが、この２本の配線に電位差があると、電流が流れてしまう。
【００６７】
そこで、図３（Ｂ）、図４（Ｂ）に示すように、トランジスタ１１２を設けて、走査線３００が高電位になったとき、トランジスタ１１２がオフして、貫通パスの経路を遮断するような構成にしてもよい。トランジスタ１１２を配置する箇所は、貫通パスを遮断できる位置であれば、特に限定されず、例えば、トランジスタ１０４とトランジスタ１０５の間に、トランジスタ１１２を設けてもよい。また、制御素子１１１の一方の端子と、トランジスタ１０４との間に、トランジスタ１１２を設けてもよい。トランジスタ１１２は、走査線３００から伝達される信号により制御素子１１１が導通状態になったとき、走査線３００から伝達される信号によりオフになるような極性のトランジスタである。
【００６８】
なお、画素１１０の点灯している間、駆動用トランジスタ１０６のゲート電極の電位を保持するためには、ダイオード３０１又はトランジスタ４００のリーク電流よりも、トランジスタ１０４のリーク電流を小さくしておくことが好ましい。そのため、トランジスタ１０４を、直列に接続されたトランジスタ６００〜６０３に置換してもよい（図６参照）。つまり、トランジスタ１０４を、互いに接続された複数のゲート電極を有するトランジスタに置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、さらに、リーク電流を低減することができる。
【００６９】
（実施の形態３）
強制的に非点灯とする機能を付加した画素１１０に、本発明を適用する例に関して、図５を参照して説明する。
【００７０】
画素１１０は、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、電源線１０１、発光素子１０７、駆動用トランジスタ１０６のゲート電極と電源線１０１の導通を制御する補償回路１０９、駆動用トランジスタ１０６の第１の電極と電源線１０１の導通を制御する制御素子１１１を有する。補償回路１０９は、トランジスタ１０４とトランジスタ１０５を有する。制御素子１１１は、トランジスタ５０１である。
【００７１】
走査線１０２、ビデオ信号が入力される信号線１００、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、電源線１０１、発光素子１０７、トランジスタ１０４およびトランジスタ１０５の接続は、実施の形態１で説明したものと同様であるので、ここではその説明を省略する。トランジスタ５０１は、駆動用トランジスタ１０６の第２の電極（ソース電極又はドレイン電極）と、電源線１０１との間に直列に接続され、そのゲート電極は、走査線５００に接続されている。
【００７２】
次に、画素１１０の動作について説明する。なお、動作の説明を明確にするため、一例として、書き込み用トランジスタ１０３をＮチャネル型トランジスタとし、駆動用トランジスタ１０６、トランジスタ１０４、トランジスタ１０５、トランジスタ５０１をＰチャネル型トランジスタとする。また、電源線１０１の電位を基準とし、信号線１００、走査線１０２、５００の電位を決定する。信号線１００において、ビデオ信号のＨレベル（高電位）側の電位は、電源線１０１よりも高い電位とし、Ｌレベル（低電位）側の電位は、駆動用トランジスタ１０６が確実にオンするような電位（例えばこの場合０Ｖ）とする。走査線１０２において、Ｈレベル（高電位）側の電位は、信号線１００の電位よりも高く、かつ書き込み用トランジスタ１０３が確実にオンするような電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位よりも低く、かつ書き込み用トランジスタ１０３が確実にオフするような電位とする。走査線５００において、信号のＨレベル（高電位）側の電位は、電源線１０１の電位よりも高い電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位と同電位、もしくはより低い電位とする。なお、上記のトランジスタの極性や、各電源電位は、本発明に何ら限定を加えるものではない。トランジスタの極性、各電源電位に変更を加え、本発明に記載の技術思想にしたがって等価な回路を構成することは、当業者においては容易であり、本発明はこれらの構成も含まれることは明らかである。
【００７３】
画素１１０に対するビデオ信号の入力の動作、ビデオ信号に基づく画素１１０の点灯と非点灯の動作については、実施の形態１の記載と同様であるので、ここでは省略する。
【００７４】
次に、画素１１０を強制的に非点灯にするときの動作について説明する。
【００７５】
画素１１０に対するビデオ信号の書き込み動作が終了すると、駆動用トランジスタ１０６のゲート電極には、発光素子１０７を発光する場合には低電位が保持され、発光素子１０７を非発光とする場合には高電位が保持されている。
【００７６】
ここで、画素１１０を強制的に非点灯とすべきタイミングで、ゲートドライバにより走査線５００が選択され、走査線５００は高電位となる。そうすると、トランジスタ５０１はオフする。この動作により、電源線１０１から発光素子１０７への電流供給の経路が遮断される。そして、発光素子１０７の第１の電極の電位は、直ちに、端子１０８に接続された電源の電位とほぼ同電位にまで降下し、トランジスタ１０４がオンする。また、トランジスタ１０５はオンである。したがって、駆動用トランジスタ１０６のゲート電極に電源線１０１の電位が伝達され、駆動用トランジスタ１０６がオフする。その後、走査線５００が低電位となっても、すでに駆動用トランジスタ１０６はオフしているので、発光素子１０７への電流の供給は行われない。以上の動作により、一旦、強制的に非点灯とされた画素１１０は、次のビデオ信号の書き込みがない限り、非点灯の状態を継続する。
【００７７】
なお、トランジスタ１０４を、直列に接続されたトランジスタ６００〜６０３に置換してもよい（図６参照）。つまり、トランジスタ１０４を、互いに接続された複数のゲート電極を有するトランジスタ（マルチゲート構造のトランジスタともよぶ）に置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、さらに、リーク電流を低減することができる。
【実施例１】
【００７８】
本発明の表示装置の構成について、図７を参照して説明する。本発明の表示装置は、ソースドライバ１５１、ゲートドライバ１５６、画素部１５９を有する。ソースドライバ１５１は、パルス出力回路１５２、ラッチ回路１５３、１５４、バッファ回路１５５を有する。ゲートドライバ１５６は、パルス出力回路１５７、バッファ回路１５８を有する。パルス出力回路１５２、１５７は、サンプリング信号を出力する回路であり、例えば、シフトレジスタやデコーダである。ラッチ回路１５３、１５４は、ビデオ信号を保持したり、保持したビデオ信号を下段の回路に出力したりする。バッファ回路１５５、１５８は、入力された信号を増幅し、増幅した信号を下段の回路に出力する。ソースドライバ１５１は、信号線を介して、画素１１０にビデオ信号を出力する。ゲートドライバ１５６は、走査線を介して、画素１１０に選択信号を出力する。
【００７９】
画素部１５９は、複数本の信号線（Ｓ１〜Ｓｘ、ｘは自然数）、複数本の走査線（Ｇ１〜Ｇｙ、ｙは自然数）、複数本の電源線（Ｖ１〜Ｖｘ）、マトリクス状に配置された複数の画素１１０を有する。複数の画素１１０の各々は、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、トランジスタ１０４、トランジスタ１０５、発光素子１０７を有する。なお、画素１１０の構成は上記構成に制約されず、図３〜図６に示したいずれの構成を用いてもよい。また、画素１１０が含むトランジスタの極性は、特に制約されない。
【実施例２】
【００８０】
本発明の表示装置の一形態であるパネルについて、図８を参照して説明する。パネルは、基板１２０と基板１２１の間に、複数の素子１２５を含むソースドライバ１５１、ゲートドライバ１５６、駆動用トランジスタ１０６と発光素子１０７を含む画素部１５９を有する（図８（Ａ）（Ｂ）参照）。また、基板１２０上に設けられた接続フィルム１２２を有する。接続フィルム１２２は、複数のＩＣチップに接続されている。図８（Ａ）のＡ−Ｂと、図８（Ｂ）のＡ−Ｂは対応する。また、図８（Ｂ）のＣ−Ｄ−Ｅと、図１１のＣ−Ｄ−Ｅは対応する。
【００８１】
ソースドライバ１５１、ゲートドライバ１５６及び画素部１５９の周囲にはシール材１２３が設けられており、発光素子１０７は、シール材１２３と基板１２０と基板１２１により封止されている。封止処理は、発光素子１０７を水分から保護するための処理であり、ここではカバー材（ガラス、セラミックス、プラスチック、金属等）により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。
【００８２】
発光素子１０７の画素電極（第１の電極）１６０が透光性を有し、発光素子１０７の対向電極（第２の電極）１６１が遮光性を有する場合、発光素子１０７は下面射出を行う（図８（Ｂ）参照）。また、発光素子１０７の画素電極１６０が遮光性を有し、発光素子１０７の対向電極１６１が透光性を有する場合、発光素子１０７は上面射出を行う。また、発光素子１０７の画素電極１６０と、発光素子１０７の対向電極１６１の両者が透光性を有する場合、発光素子１０７は両面射出を行う。なお、下面射出とは、発光素子１０７が基板１２０の方向に発光することをさし、上面射出とは、発光素子１０７が基板１２１の方向に発光することをさし、両面射出とは、発光素子１０７が基板１２０と基板１２１の方向に発光することをさす。
【００８３】
発光素子１０７は、画素電極１６０と対向電極１６１の間に、電場を加えることで発生するルミネッセンスが得られる電界発光材料を含む層（以下、電界発光層１６２と略記）を有する。電界発光層１６２は、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層１６２におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）の一方又は両方を含む。
【００８４】
なお、基板１２０上に設けられる素子は、移動度等の特性が良好な結晶質半導体をチャネル部とした薄膜トランジスタにより構成するとよい。そうすると、接続する外部ＩＣの個数を減少することができるため、小型化、軽量化、薄型化を実現することができる。
【００８５】
また、基板１２０上に設けられる素子は、非晶質半導体をチャネル部としたトランジスタにより構成し、ソースドライバ１５１とゲートドライバ１５６をＩＣチップにより構成してもよい。ＩＣチップは、ＣＯＧ方式により基板１２０上に貼り合わせたり、接続フィルム１２２に貼り合わせたりする。非晶質半導体は、ＣＶＤ法を用いることで、大きな面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供することができる。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルを提供することができる。
【実施例３】
【００８６】
本発明の表示装置を用いた電子機器の一態様について、図９、１０を参照して説明する。ここで例示する電子機器は携帯電話装置であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４及びバッテリー２７０５を含む（図９参照）。パネル２７０１は、ソースドライバ１５１、ゲートドライバ１５６及び画素部１５９を有し、これらの回路は、一対の基板により封止されている。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、中央処理回路（ＣＰＵ）、コントローラ回路、電源回路等から選択された一つ又は複数に相当する複数のＩＣチップが実装される。
【００８７】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。パネル２７０１にプリント配線基板２７０３が実装された状態はモジュールとよばれる。パネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリー２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素部は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【００８８】
なお、筐体２７００、２７０６は、携帯電話装置の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。そこで、以下に、電子機器の態様の一例について、図１０を参照して説明する。例えば、デジタルカメラやビデオカメラ等のカメラ、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置、ＰＤＡ等の携帯情報端末（図１０（Ａ）参照）、デジタルビデオカメラ（図１０（Ｂ）参照）、携帯型のテレビジョン装置（図１０（Ｃ）参照）、ノート型のコンピュータ（図１０（Ｄ）参照）、テレビジョン装置（テレビ、テレビジョン受信機、図１０（Ｅ）参照）等が挙げられる。これらの電子機器の表示部７００〜７０５に、本発明の表示装置が用いられる。本発明の表示装置は、駆動用トランジスタのゲート電極の電位の変動を抑制することにより、発光素子の発光、非発光をより正確に制御することができる。従って、本発明の表示装置を用いることにより、表示不良の発生を抑制した電子機器を提供することができる。
【実施例４】
【００８９】
本発明の表示装置の画素のレイアウト図について、図１１を参照して説明する。図１１に示す画素１１０のレイアウト図は、図４（Ｂ）の等価回路図に対応する。画素１１０の制御は、走査線１０２、走査線３００、信号線１００及び電源線１０１の各配線から伝達される信号や電位により行われる。また、画素１１０は、書き込み用トランジスタ１０３、トランジスタ１０４、トランジスタ１０５、駆動用トランジスタ１０６、トランジスタ４００、トランジスタ１１２を含む。また、図４（Ｂ）の等価回路図では図示していないが、画素１１０は容量素子１７７を含む。容量素子１７７の一方の電極は駆動用トランジスタ１０６のゲート電極に接続され、他方の電極は電源線１０１に接続されている。また、図１１のレイアウト図では、画素１１０が含む発光素子１０７の画素電極１７８を図示している。また、図１１のレイアウト図では、書き込み用トランジスタ１０３は、互いに接続された２つのゲート電極を含むトランジスタであり、トランジスタ１０４は、互いに接続された複数のゲート電極を含むトランジスタである。
【図面の簡単な説明】
【００９０】
【図１】本発明の表示装置における画素の構成例を示す図。
【図２】タイミングチャートを示す図。
【図３】本発明の表示装置における画素の構成例を示す図。
【図４】本発明の表示装置における画素の構成例を示す図。
【図５】本発明の表示装置における画素の構成例を示す図。
【図６】本発明の表示装置における画素の構成例を示す図。
【図７】本発明の表示装置を説明する図。
【図８】本発明の表示装置を説明する図。
【図９】本発明の表示装置を用いた電子機器を示す図。
【図１０】本発明の表示装置を用いた電子機器を示す図。
【図１１】画素のレイアウトを示す図。
【図１２】表示装置における画素の構成例を示す図。
【符号の説明】
【００９１】
１００ 信号線
１０１ 電源線
１０２ 走査線
１０３ 書き込み用トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ 駆動用トランジスタ
１０７ 発光素子
１０８ 端子
１０９ 補償回路
１１０ 画素
１１１ 制御素子
１１２ トランジスタ
１２０ 基板
１２１ 基板
１２２ 接続フィルム
１２３ シール材
１２５ 複数の素子
１５１ ソースドライバ
１５２ パルス出力回路
１５３ ラッチ回路
１５４ ラッチ回路
１５５ バッファ回路
１５６ ゲートドライバ
１５７ パルス出力回路
１５８ バッファ回路
１５９ 画素部
１６０ 画素電極
１６１ 対向電極
１６２ 電界発光層
１７７ 容量素子
１７８ 画素電極
２００ 信号線
２０１ 電源線
２０２ 走査線
２０３ 書き込み用トランジスタ
２０４ 容量素子
２０５ 駆動用トランジスタ
２０６ 発光素子
２０７ 電源
２１０ 画素
３００ 走査線
３０１ ダイオード
４００ トランジスタ
５００ 走査線
５０１ トランジスタ
６００ トランジスタ
６０１ トランジスタ
６０２ トランジスタ
６０３ トランジスタ
７００ 表示部
７０１ 表示部
７０２ 表示部
７０３ 表示部
７０４ 表示部
７０５ 表示部
２７００ 筐体
２７０１ パネル
２７０２ ハウジング
２７０３ プリント配線基板
２７０４ 操作ボタン
２７０５ バッテリー
２７０８ 接続フィルム
【技術分野】
【０００１】
本発明は、発光素子を用いた表示装置に関する。具体的には、マトリクス状に配置された複数の画素を有し、複数の画素の各々が発光素子を含むアクティブマトリクス型表示装置に関する。また、表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、自発光素子を用いた表示装置の研究開発が盛んに行われている。中でも、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子を代表とした発光素子を用いた表示装置は、ディスプレイ用途への実用化にむけ、研究開発が盛んに行われている。
【０００３】
発光素子を用いた表示装置において、多階調の画像を表示する場合、アナログ駆動方式（アナログ階調方式）又はデジタル駆動方式（デジタル階調方式）の駆動方法が採用される。アナログ駆動方式とは、発光素子に流れる電流の大きさを連続的に制御して階調を得るという方式である。デジタル駆動方式とは、発光素子がオン状態（輝度がほぼ１００％で発光している状態）と、オフ状態（輝度がほぼ０％、非発光状態）の２つの状態のみによって駆動するという方式である。
【０００４】
デジタル駆動方式では、オン状態とオフ状態の２つの状態のみによって駆動するため、そのままでは２階調しか表示できない。従って、面積階調方式や時間階調方式といった、多階調を表示する駆動方法と組み合わせる方式がある。面積階調方式とは、画素内に副画素を設け、その副画素の点灯する面積の大小により階調表示を行う方法である（例えば、特許文献１参照）。また、時間階調方式とは、画素が点灯する期間の長さや、画素の点灯回数を制御して、階調を表現する方法である（例えば、特許文献２、特許文献３参照）。
【特許文献１】特開平１１−７３１５８号公報
【特許文献２】特開２００１−５４２６号公報
【特許文献３】特開２００１−３４３９３３号公報
【０００５】
以下には、デジタル駆動方式を採用した表示装置の画素の構成の一例とその動作について説明する。なお、絶縁表面を有する基板上の薄膜トランジスタは、その構造から、ソース電極とドレイン電極の定義が困難である。従って、以下には、ソース電極、ドレイン電極の定義が特別に必要な場合を除き、ソース電極とドレイン電極の一方を第１の電極、他方を第２の電極と表記する。なお、一般的には、Ｎチャネル型トランジスタは、電位の低い側がソース電極、高い側がドレイン電極であり、Ｐチャネル型トランジスタは、電位の高い側がソース電極、低い側がドレイン電極である。
【０００６】
画素２１０は、書き込み用トランジスタ２０３、駆動用トランジスタ２０５、発光素子２０６を有する（図１２参照）。書き込み用トランジスタ２０３のゲート電極は、走査線２０２に接続され、第１の電極は信号線２００に接続され、第２の電極は駆動用トランジスタ２０５のゲート電極に接続されている。駆動用トランジスタ２０５は、第１の電極が電源線２０１に接続され、第２の電極が発光素子２０６の第１の電極に接続されている。発光素子２０６の第２の電極は、電源２０７に接続されている。発光素子２０６は、第１の電極を陽極、第２の電極を陰極としてもよいし、その逆の構成としてもよい。その際、電流の向きが変わるため、適宜、電源線２０１や電源２０７の電位を設定する。
【０００７】
容量素子２０４は、駆動用トランジスタ２０５のゲート電極とソース電極の間の電圧（以下、Ｖｇｓと表記）を保持するために設けられている。容量素子２０４は、駆動用トランジスタ２０５のゲート電極と電源線２０１との間に設けてもよいし、駆動用トランジスタ２０５のゲート電極と、一定の電位に保たれた配線との間に設けてもよい。また、駆動用トランジスタ２０５のゲート電極とソース電極の間の電圧を保持するための容量素子２０４を設けず、駆動用トランジスタ２０５のＶｇｓを保持するために、駆動用トランジスタ２０５のゲート電極とソース電極の間に寄生する寄生容量を用いてもよい。
【０００８】
電源線２０１と電源２０７は、それぞれ所定の電位に保たれており、互いに電位差を有する。電源線２０１は一定の電位に保たれている。電源２０７に接続された発光素子２０６の第２の電極は、一定の電位に保たれている。
【０００９】
走査線２０２を介して入力される信号により書き込み用トランジスタ２０３がオンになると、信号線２００を介してビデオ信号が駆動用トランジスタ２０５のゲート電極に入力される。ビデオ信号の電位と電源線２０１の電位の電位差が、駆動用トランジスタ２０５のＶｇｓとなる。Ｖｇｓの値により駆動用トランジスタ２０５がオンすると、発光素子２０６に電流が供給され、発光素子２０６は発光する。一方、Ｖｇｓの値により駆動用トランジスタ２０５がオフすると、発光素子２０６には電流が供給されず、発光素子２０６は非発光となる。駆動用トランジスタ２０５のＶｇｓは、画素２１０に次のビデオ信号が入力されるまで、容量素子２０４により、一定の期間保持される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
発光素子２０６の発光、非発光は、駆動用トランジスタ２０５のオン、オフによって決定される。したがって、駆動用トランジスタ２０５のＶｇｓは、駆動用トランジスタ２０５が確実にオン、オフする電位である必要があり、また、駆動用トランジスタ２０５のＶｇｓは、一定の期間変動しないように保持される必要がある。
【００１１】
容量素子２０４は、駆動用トランジスタ２０５のＶｇｓを保持するために設けられているが、高精細化に伴う画素２１０の微細化が進むと、十分な電荷量を保持する容量素子を形成する面積の確保は困難であった。また、画素２１０の微細化の度合いによっては、容量素子２０４を設ける面積を確保できず、駆動用トランジスタ２０５の寄生容量を用いて、駆動用トランジスタ２０５のＶｇｓを保持することがあった。
【００１２】
容量素子２０４の容量値が不十分であったり、書き込み用トランジスタ２０３にリーク電流が生じたりすると、駆動用トランジスタ２０５のゲート電極の電位が徐々に変動することがあった。特に画素２１０が黒を表示する場合、駆動用トランジスタ２０５のゲート電極のわずかな電位の変動により、駆動用トランジスタ２０５が完全にオフせず、発光素子２０６にわずかな電流が流れて、発光素子２０６に微発光（以下黒浮きと表記）が生じてしまうことがあった。黒浮きは、認識されやすい表示不良であり、大きな問題であった。
【００１３】
上述の実情を鑑み、本発明は、発光素子の発光、非発光をより正確に制御することができる表示装置、電子機器の提供を目的とする。また本発明は、発光素子の発光、非発光をより正確に制御するために、駆動用トランジスタを確実にオン、オフすることができる表示装置、電子機器の提供を目的とする。
【課題を解決するための手段】
【００１４】
本発明は、駆動用トランジスタのゲート電極に、所望の期間、常に一定の電位を印加する補償回路を設けた表示装置を提供する。補償回路を設けることにより、駆動用トランジスタのゲート電極の電位の変動を防止することができる。従って、特に黒表示の場合に表示不良として認識されやすい黒浮きの発生を抑制し、発光素子の発光、非発光をより正確に制御する。
【００１５】
具体的には、発光素子が発光の場合と非発光の場合とで、発光素子の陽極と陰極の間の電圧値は異なる。本発明は、このときの電圧値を活用して、発光素子が発光の場合には、駆動用トランジスタのゲート電極の電位はその電位を維持するようにし、発光素子が非発光の場合には駆動用トランジスタのゲート電極の電位を確実にオフする電位を印加し続けることのできる表示装置を提供する。
【００１６】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタ（駆動用トランジスタに相当）と、発光素子と、第２のトランジスタのゲート電極と電源線の導通を制御する回路（補償回路に相当）とを含む画素を複数有する。
【００１７】
上記構成の表示装置において、第１のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。回路は、発光素子の第１の電極の電位と走査線の電位により、導通又は非導通になる。電源線の電位は、前記発光素子の第２の電極の電位と異なる電位に保たれている。
【００１８】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタ（駆動用トランジスタに相当）と、発光素子と、第２のトランジスタのゲート電極と電源線の導通を制御する回路（補償回路に相当）と、第２のトランジスタのゲート電極と第２の走査線の導通を制御する制御素子とを含む画素を複数有する。
【００１９】
上記構成の表示装置において、第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。回路は、発光素子の第１の電極の電位と第１の走査線の電位により、導通又は非導通になる。制御素子は、第２の走査線の電位に基づき、導通又は非導通になる。電源線と第２の走査線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２０】
また、上記構成の表示装置において、第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。回路は、発光素子の第１の電極の電位と第１の走査線の電位と第２の走査線の電位により、導通又は非導通になる。制御素子は、第２の走査線の電位に基づき、導通又は非導通になる。電源線と第２の走査線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２１】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタ（駆動用トランジスタに相当）と、発光素子と、第２のトランジスタのゲート電極と電源線の導通を制御する回路（補償回路に相当）と、第２のトランジスタのソース電極とドレイン電極の一方と電源線の導通を制御する制御素子を含む画素を複数有する。
【００２２】
上記構成の表示装置において、第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は前記制御素子を介して電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。回路は、発光素子の第１の電極の電位と第１の走査線の電位により、導通又は非導通になる。制御素子は、第２の走査線の電位により、導通又は非導通になる。電源線の電位は、前記発光素子の第２の電極の電位と異なる電位に保たれている。
【００２３】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタと、発光素子と、第３のトランジスタと、第４のトランジスタとを含む画素を複数有する。第１のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と第３のトランジスタのゲート電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。第３のトランジスタのソース電極とドレイン電極の他方は、第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第４のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の他方は電源線と電気的に接続されている。電源線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２４】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタと、発光素子と、第３のトランジスタと、第４のトランジスタと、制御素子とを含む画素を複数有する。第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と第３のトランジスタのソース電極とドレイン電極の一方と制御素子の一方の端子と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と第３のトランジスタのゲート電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。第３のトランジスタのソース電極とドレイン電極の他方は、第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第４のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は電源線と電気的に接続されている。制御素子の他方の端子は第２の走査線に接続されている。電源線と第２の走査線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２５】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタと、発光素子と、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、制御素子とを含む画素を複数有する。第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と第３のトランジスタのゲート電極と制御素子の一方の端子と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。第３のトランジスタのソース電極とドレイン電極の他方は、第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第４のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は第５のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第５のトランジスタのソース電極とドレイン電極の他方は電源線と電気的に接続されている。制御素子の他方の端子は第２の走査線に接続されている。電源線と第２の走査線の電位は、第２のトランジスタをオフにする電位に保たれている。
【００２６】
上記構成の表示装置において、制御素子はダイオードである。また、上記構成の表示装置において、制御素子は第６のトランジスタである。制御素子の一方の端子は、第６のトランジスタのゲート電極とドレイン電極であり、制御素子の他方の端子は、第６のトランジスタのソース電極である。また、上記構成の表示装置において、第１のトランジスタ、第２のトランジスタ、発光素子、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ及び第６のトランジスタは、同じ絶縁表面を有する基板上に設けられている。制御素子として第６のトランジスタを用いると、画素が含む第１乃至第５のトランジスタと第６のトランジスタとを同じ作製工程で作製することができる。従って、制御素子として第６のトランジスタを用いると、作製工程を追加する必要がなく、容易に作製することができる。
【００２７】
本発明の表示装置は、第１のトランジスタと、第２のトランジスタと、発光素子と、第３のトランジスタと、第４のトランジスタと、第５のトランジスタとを含む画素を複数有する。第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第２のトランジスタのゲート電極と第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第２のトランジスタのソース電極とドレイン電極の一方は第５のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第１の電極と第３のトランジスタのゲート電極と電気的に接続されている。発光素子の第２の電極は一定の電位に保たれている。第３のトランジスタのソース電極とドレイン電極の他方は、第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第４のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は電源線と電気的に接続されている。第５のトランジスタのゲート電極は第２の走査線に接続され、ソース電極及びドレイン電極の他方は電源線と電気的に接続されている。
【００２８】
上記構成の表示装置において、制御素子は第５のトランジスタである。第５のトランジスタのゲート電極は第２の走査線に接続され、ソース電極とドレイン電極の一方は電源線に接続され、他方は第２のトランジスタのソース電極とドレイン電極の一方に接続されている。
【００２９】
上記構成の表示装置において、第３のトランジスタは、互いに接続された複数のゲート電極を有するトランジスタであってもよい。つまり、第３のトランジスタを、互いに接続された複数のゲート電極を有するトランジスタ（マルチゲート構造のトランジスタともよぶ）に置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、リーク電流を低減することができる。
【００３０】
上記構成の表示装置において、第１のトランジスタと第４のトランジスタの極性（導電型ともいう）は互いに異なる。
【００３１】
本発明の表示装置には、デジタル駆動方式、デジタル時間階調方式で高精度の多階調表示を実現することができる駆動方式を適用することができる。
【００３２】
また本発明の電子機器（携帯情報端末、デジタルカメラ、ビデオカメラ、デジタルビデオカメラ等のカメラ、携帯電話機、携帯型のテレビジョン装置、ノート型コンピュータ等のコンピュータなど）は、上記のいずれかの構成の表示装置を用いたものである。
【発明の効果】
【００３３】
本発明は、駆動用トランジスタのゲート電極の電位の変動を抑制することにより、発光素子の発光、非発光をより正確に制御することができる。従って、表示不良の発生を抑制することができる。
【発明を実施するための最良の形態】
【００３４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下の説明では、同じものを指す符号は異なる図面間で共通して用いる。
【００３５】
（実施の形態１）
本発明の表示装置の画素の構成について、図１を参照して説明する。
【００３６】
画素１１０は、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、発光素子１０７、駆動用トランジスタ１０６のゲート電極と電源線１０１の導通を制御する回路（以下、補償回路１０９とよぶ）を有する。補償回路１０９は、直列に接続されたトランジスタ１０４とトランジスタ１０５を有する。
【００３７】
また、画素１１０は、駆動用トランジスタ１０６のゲート電極の電位を保持する容量素子を有していてもよい。容量素子の第１の電極は駆動用トランジスタ１０６のゲート電極に接続され、容量素子の第２の電極は駆動用トランジスタ１０６のソース電極、又は一定の電位に保たれた電源線に接続される。以下には、駆動用トランジスタ１０６のゲート電極の電位が駆動用トランジスタ１０６の容量（寄生容量）によって保持される場合について説明する。
【００３８】
書き込み用トランジスタ１０３において、ゲート電極は走査線１０２に接続され、第１の電極（ソース電極とドレイン電極の一方）は信号線１００に接続され、第２の電極（ソース電極とドレイン電極の他方）は駆動用トランジスタ１０６のゲート電極とトランジスタ１０４の第１の電極に接続されている。駆動用トランジスタ１０６において、第１の電極（ソース電極とドレイン電極の一方）は発光素子１０７の第１の電極とトランジスタ１０４のゲート電極に接続され、第２の電極（ソース電極とドレイン電極の他方）は電源線１０１に接続されている。発光素子１０７の第２の電極は、電源に接続された端子１０８に接続され、一定の電位に保たれている。
【００３９】
トランジスタ１０４において、ゲート電極は発光素子１０７の第１の電極と駆動用トランジスタ１０６の第１の電極に接続され、第１の電極（ソース電極とドレイン電極の一方）は駆動用トランジスタ１０６のゲート電極に接続され、第２の電極（ソース電極とドレイン電極の他方）はトランジスタ１０５の第１の電極に接続されている。トランジスタ１０５において、ゲート電極は走査線１０２に接続され、第１の電極（ソース電極とドレイン電極の一方）はトランジスタ１０４の第２の電極に接続され、第２の電極（ソース電極とドレイン電極の他方）は電源線１０１に接続されている。
【００４０】
発光素子１０７は、第１の電極を陽極、第２の電極を陰極としてもよいし、その逆の構成としてもよい。その際、電流の向きが変わるため、電源線１０１や端子１０８に接続された電源の電位を適宜設定する。
【００４１】
書き込み用トランジスタ１０３とトランジスタ１０５は、共に、走査線１０２に接続されている。書き込み用トランジスタ１０３とトランジスタ１０５の極性は互いに異なっており、書き込み用トランジスタ１０３がオンのとき、トランジスタ１０５はオフとなる。また、書き込み用トランジスタ１０３がオフのとき、トランジスタ１０５がオンとなる。
【００４２】
なお、書き込み用トランジスタ１０３とトランジスタ１０５の極性が同じ場合、書き込み用トランジスタ１０３とトランジスタ１０５の各々に対応した走査線を設ける。
【００４３】
また、トランジスタ１０４は、端子１０８に接続された電源の電位が伝達されると、オフになる極性のトランジスタである。
【００４４】
次に、画素１１０の動作について、タイミングチャートを用いて説明する（図２参照）。なお、以下では、一例として、書き込み用トランジスタ１０３をＮチャネル型トランジスタとし、駆動用トランジスタ１０６、トランジスタ１０４、トランジスタ１０５をＰチャネル型トランジスタとする。また、電源線１０１の電位を基準とし、信号線１００、走査線１０２の電位を決定する。信号線１００において、ビデオ信号のＨレベル（高電位）側の電位は、電源線１０１よりも高い電位とし、Ｌレベル（低電位）側の電位は、駆動用トランジスタ１０６が確実にオンするような電位（例えば０Ｖ）とする。走査線１０２において、Ｈレベル（高電位）側の電位は、信号線１００の電位よりも高く、かつ書き込み用トランジスタ１０３が確実にオンするような電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位よりも低く、かつ書き込み用トランジスタ１０３が確実にオフするような電位とする。電源線１０１と発光素子１０７の第２の電極の電位は一定に保たれている。
【００４５】
なお、上記のトランジスタの極性や、各電源電位は、本発明に何ら限定を加えるものではない。トランジスタの極性、各電源電位に変更を加え、本発明に記載の技術思想にしたがって等価な回路を構成することは、当業者においては容易であり、本発明にはこれらの構成も含まれることは明らかである。
【００４６】
期間Ｔ１において、ゲートドライバにより走査線１０２が選択されて、走査線１０２の電位が高電位になると、書き込み用トランジスタ１０３がオンする。また、信号線１００を介して、ソースドライバから画素１１０にビデオ信号が入力される。そうすると、ビデオ信号の電位が、書き込み用トランジスタ１０３を介して、駆動用トランジスタ１０６のゲート電極に印加される。ビデオ信号と電源線１０１との電位差により、駆動用トランジスタ１０６のオン、オフが決定する。駆動用トランジスタ１０６がオンの場合、電源線１０１から発光素子１０７に電流が供給されて発光素子１０７は発光する。駆動用トランジスタ１０６がオフの場合、発光素子１０７は非発光となる。期間Ｔ１では、画素１１０に入力されるビデオ信号により、駆動用トランジスタ１０６がオフになったとする。
【００４７】
ゲートドライバによる走査線１０２の選択が終了し、走査線１０２の電位が低電位になると、書き込み用トランジスタ１０３はオフする。そして、走査線１０２が再び選択されて、画素１１０に次のビデオ信号が入力されるまで、駆動用トランジスタ１０６のゲート電極の電位は、駆動用トランジスタ１０６により保持される。
【００４８】
画素１１０に入力されるビデオ信号に基づき、駆動用トランジスタ１０６がオフになり、発光素子１０７が非発光となる場合、発光素子１０７の第１の電極の電位は、端子１０８に接続された電源とほぼ同じ電位以上、端子１０８の電位から発光素子１０７のしきい値電圧分だけ高い電位（発光素子１０７の発光開始電位（発光素子が発光を開始する電位））以下となる。したがって、トランジスタ１０４はオンになる。また、このとき、トランジスタ１０５はオンである。そうすると、駆動用トランジスタ１０６のゲート電極は、トランジスタ１０４とトランジスタ１０５を介して、電源線１０１に接続される。その結果、駆動用トランジスタ１０６のゲート電極には電源線１０１の電位が伝達され、駆動用トランジスタ１０６は確実にオフとなる。
【００４９】
このように、画素１１０に入力されるビデオ信号に基づき、駆動用トランジスタ１０６がオフする場合、補償回路１０９を導通状態にして、駆動用トランジスタ１０６のゲート電極と電源線１０１とを導通状態にする。そして、駆動用トランジスタ１０６のゲート電極に、電源線１０１の電位を伝達することにより、駆動用トランジスタ１０６を確実にオフする。その結果、駆動用トランジスタ１０６のゲート電極の電位の変動を防止することができる。なお、補償回路１０９が含むトランジスタ１０４は、発光素子１０７の第１の電極の電位に基づいて制御される。また、補償回路１０９が含むトランジスタ１０５は、走査線の１０２の電位により制御される。このように、本発明では、補償回路１０９を制御するための専用の回路を設けず、発光素子１０７の第１の電極の電位と、走査線１０２の電位を活用して、補償回路１０９を制御することを特徴とする。
【００５０】
期間Ｔ２において、ゲートドライバにより走査線１０２が選択されて、走査線１０２の電位が高電位になると、書き込み用トランジスタ１０３がオンする。また、信号線１００を介して、ソースドライバから画素１１０にビデオ信号が入力される。期間Ｔ２では、画素１１０に入力されるビデオ信号により、駆動用トランジスタ１０６がオンになったとする。
【００５１】
ゲートドライバによる走査線１０２の選択が終了し、走査線１０２の電位が低電位になると、書き込み用トランジスタ１０３はオフする。そして、画素１１０に次のビデオ信号が入力されるまで、駆動用トランジスタ１０６のゲート電極の電位は、駆動用トランジスタ１０６により保持される。
【００５２】
画素１１０に入力されるビデオ信号に基づき、駆動用トランジスタ１０６がオンになり、発光素子１０７が発光する場合、発光素子１０７の第１の電極の電位は、電源線１０１と同じ電位又はほぼ同じ電位となる。したがって、トランジスタ１０４はオフになる。駆動用トランジスタ１０６のゲート電極の電位は低電位であるため、駆動用トランジスタ１０６はオンである。
【００５３】
なお、駆動用トランジスタ１０６がオンになり、発光素子１０７が発光する際、駆動用トランジスタ１０６のゲート電極に保持されている電荷が漏れ、その電位はわずかに上昇する場合がある。しかしながら、駆動用トランジスタ１０６が線形領域で動作する場合、発光素子１０７に供給される電流値は、電源線１０１と端子１０８に接続された電源との電位差によって決定されるため、ほとんど問題とならない。また、駆動用トランジスタ１０６が飽和領域で動作する場合、発光素子１０７に供給される電流値は、駆動用トランジスタ１０６によって決定されるため、やや輝度が低下する。しかしながら、デジタル駆動方式の場合、発光素子１０７の動作は、発光、非発光の２状態のみで制御されるため、輝度ばらつきとしては認識され難い。
【００５４】
なお、補償回路１０９が含むトランジスタ１０４を、直列に接続されたトランジスタ６００〜６０３に置換してもよい（図６参照）。つまり、トランジスタ１０４を、互いに接続された複数のゲート電極を有するトランジスタ（マルチゲート構造のトランジスタともよぶ）に置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、リーク電流を低減することができる。
【００５５】
（実施の形態２）
デジタル駆動方式と時間階調方式を組み合わせた方式により多階調表示を行う場合、発光時間の制御をより細かく行うため、制御信号を用いて、所望の画素を強制的に非点灯の状態とする動作を必要とする場合がある。本実施の形態においては、強制的に非点灯とする機能を付加した画素に、本発明を適用する例に関して、図３（Ａ）、図４（Ａ）を参照して説明する。
【００５６】
画素１１０は、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、発光素子１０７、駆動用トランジスタ１０６のゲート電極と電源線１０１の導通を制御する補償回路１０９、駆動用トランジスタ１０６のゲート電極と走査線３００の導通を制御する制御素子１１１を有する。補償回路１０９は、トランジスタ１０４とトランジスタ１０５を有する。また、制御素子１１１は、ダイオード３０１である。
【００５７】
なお、制御素子１１１は、ゲート電極とドレイン電極を接続し、整流効果を持たせたトランジスタ４００（ダイオード接続したトランジスタ４００と表記することがある）でもよい（図４（Ａ）参照）。トランジスタ４００は、画素１１０が含む他のトランジスタと同一の工程で容易に形成が可能である。なお、制御素子１１１は、整流効果を有する素子であれば、その構成は問わない。また、前述のとおり、トランジスタ４００を用いる場合、その極性がＮチャネル型かＰチャネル型かによって、ドレイン電極の位置が異なるため、それに合わせて適宜接続を変更する。
【００５８】
走査線１０２、信号線１００、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、電源線１０１、発光素子１０７、トランジスタ１０４およびトランジスタ１０５の接続は、実施の形態１で説明したものと同様であるので、ここではその説明を省略する。ダイオード３０１の第１の電極（一方の端子）は走査線３００に接続され、第２の電極（他方の端子）は駆動用トランジスタ１０６のゲート電極に接続されている（図３参照）。ダイオード接続したトランジスタ４００は、トランジスタ４００のソース電極が走査線３００に接続され、ゲート電極およびドレイン電極が駆動用トランジスタ１０６のゲート電極に接続される（図４参照）。走査線３００の電位は、駆動用トランジスタ１０６をオフにする電位に保たれている。
【００５９】
次に、画素１１０の動作について説明する。なお、一例として、書き込み用トランジスタ１０３をＮチャネル型トランジスタとし、駆動用トランジスタ１０６、トランジスタ１０４、トランジスタ１０５、トランジスタ４００をＰチャネル型トランジスタとする。また、電源線１０１の電位を基準とし、信号線１００、走査線１０２、走査線３００の電位を決定する。信号線１００において、ビデオ信号のＨレベル（高電位）側の電位は、電源線１０１よりも高い電位とし、Ｌレベル（低電位）側の電位は、駆動用トランジスタ１０６が確実にオンするような電位（例えばこの場合０Ｖ）とする。走査線１０２において、Ｈレベル（高電位）側の電位は、信号線１００の電位よりも高く、かつ書き込み用トランジスタ１０３が確実にオンするような電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位よりも低く、かつ書き込み用トランジスタ１０３が確実にオフするような電位とする。走査線３００において、信号のＨレベル（高電位）側の電位は、信号線１００の電位よりも高い電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位よりも低い電位とする。なお、上記のトランジスタの極性や、各電源電位は、本発明に何ら限定を加えるものではない。トランジスタの極性、各電源電位に変更を加え、本発明に記載の技術思想にしたがって等価な回路を構成することは、当業者においては容易であり、本発明はこれらの構成も含まれることは明らかである。
【００６０】
画素１１０に対するビデオ信号の入力の動作、ビデオ信号に基づく画素１１０の点灯と非点灯の動作については、実施の形態１の記載と同様であるので、ここでは省略する。
【００６１】
次に、画素１１０を強制的に非点灯にするときの動作について説明する。
【００６２】
画素１１０に対するビデオ信号の書き込み動作が終了すると、駆動用トランジスタ１０６のゲート電極には、発光素子１０７を発光にする場合には低電位が保持され、発光素子１０７を非発光にする場合には高電位が保持されている。
【００６３】
ここで、画素１１０を強制的に非点灯とすべきタイミングで、ゲートドライバにより走査線３００が選択され、走査線３００は高電位になる。そうすると、制御素子１１１（ダイオード３０１又はトランジスタ４００）が導通状態になり、駆動用トランジスタ１０６のゲート電極の電位は高電位となる。より正確には、駆動用トランジスタ１０６のゲート電極の電位は、走査線３００の高電位側電位に対し、ダイオード３０１のしきい値電圧分だけ低い電位となる。この動作により、駆動用トランジスタ１０６がオフし、発光素子１０７への電流供給が遮断される。そうすると、発光素子１０７の第１の電極の電位は、直ちに、端子１０８に接続された電源の電位とほぼ同電位にまで降下し、トランジスタ１０４がオンする。また、トランジスタ１０５はオンである。走査線３００の電位が低電位となった後も、駆動用トランジスタ１０６のゲート電極には、トランジスタ１０４、トランジスタ１０５を介して、電源線１０１の電位が印加されるため、駆動用トランジスタ１０６はオフの状態を保つ。以上の動作により、一旦、強制的に非点灯とされた画素１１０は、次のビデオ信号の書き込みがない限り、非点灯の状態を継続する。
【００６４】
このように、本発明では、画素１１０を強制的に非点灯とすべきタイミングにおいて、制御素子１１１（ダイオード３０１又はトランジスタ４００）を導通状態にする。そして、駆動用トランジスタ１０６のゲート電極に走査線３００の電位を伝達し、駆動用トランジスタ１０６をオフにする。このように、走査線３００の電位を伝達することにより、駆動用トランジスタ１０６はオフになるが、このままでは、駆動用トランジスタ１０６のゲート電極に電位の変動が生じる可能性がある。そのため、本発明では、補償回路１０９を導通状態にして、駆動用トランジスタ１０６のゲート電極と電源線１０１を導通状態にする。そして、駆動用トランジスタ１０６のゲート電極に電源線１０１の電位を伝達する。その結果、駆動用トランジスタ１０６のゲート電極の電位の変動を防止し、駆動用トランジスタ１０６を確実にオフにすることができる。
【００６５】
なお、走査線３００が選択されて、走査線３００が高電位になり、制御素子１１１（ダイオード３０１又はトランジスタ４００）が導通状態になり、制御素子１１１（ダイオード３０１又はトランジスタ４００）を介して、走査線３００の電位が駆動用トランジスタ１０６のゲート電極に伝達されると、駆動用トランジスタ１０６はオフになり、発光素子１０７は非発光になる。そして、発光素子１０７の第１の電極の電位は、直ちに、端子１０８に接続された電源とほぼ同電位まで降下し、トランジスタ１０４がオンする。
【００６６】
一方、トランジスタ１０５はオンであるため、走査線３００と電源線１０１との間に、トランジスタ１０５、１０４、制御素子１１１を介して、貫通パスが生じてしまう。このとき、走査線３００が高電位にあるときの電位と、電源線１０１の電位が同電位であれば問題がないが、この２本の配線に電位差があると、電流が流れてしまう。
【００６７】
そこで、図３（Ｂ）、図４（Ｂ）に示すように、トランジスタ１１２を設けて、走査線３００が高電位になったとき、トランジスタ１１２がオフして、貫通パスの経路を遮断するような構成にしてもよい。トランジスタ１１２を配置する箇所は、貫通パスを遮断できる位置であれば、特に限定されず、例えば、トランジスタ１０４とトランジスタ１０５の間に、トランジスタ１１２を設けてもよい。また、制御素子１１１の一方の端子と、トランジスタ１０４との間に、トランジスタ１１２を設けてもよい。トランジスタ１１２は、走査線３００から伝達される信号により制御素子１１１が導通状態になったとき、走査線３００から伝達される信号によりオフになるような極性のトランジスタである。
【００６８】
なお、画素１１０の点灯している間、駆動用トランジスタ１０６のゲート電極の電位を保持するためには、ダイオード３０１又はトランジスタ４００のリーク電流よりも、トランジスタ１０４のリーク電流を小さくしておくことが好ましい。そのため、トランジスタ１０４を、直列に接続されたトランジスタ６００〜６０３に置換してもよい（図６参照）。つまり、トランジスタ１０４を、互いに接続された複数のゲート電極を有するトランジスタに置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、さらに、リーク電流を低減することができる。
【００６９】
（実施の形態３）
強制的に非点灯とする機能を付加した画素１１０に、本発明を適用する例に関して、図５を参照して説明する。
【００７０】
画素１１０は、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、電源線１０１、発光素子１０７、駆動用トランジスタ１０６のゲート電極と電源線１０１の導通を制御する補償回路１０９、駆動用トランジスタ１０６の第１の電極と電源線１０１の導通を制御する制御素子１１１を有する。補償回路１０９は、トランジスタ１０４とトランジスタ１０５を有する。制御素子１１１は、トランジスタ５０１である。
【００７１】
走査線１０２、ビデオ信号が入力される信号線１００、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、電源線１０１、発光素子１０７、トランジスタ１０４およびトランジスタ１０５の接続は、実施の形態１で説明したものと同様であるので、ここではその説明を省略する。トランジスタ５０１は、駆動用トランジスタ１０６の第２の電極（ソース電極又はドレイン電極）と、電源線１０１との間に直列に接続され、そのゲート電極は、走査線５００に接続されている。
【００７２】
次に、画素１１０の動作について説明する。なお、動作の説明を明確にするため、一例として、書き込み用トランジスタ１０３をＮチャネル型トランジスタとし、駆動用トランジスタ１０６、トランジスタ１０４、トランジスタ１０５、トランジスタ５０１をＰチャネル型トランジスタとする。また、電源線１０１の電位を基準とし、信号線１００、走査線１０２、５００の電位を決定する。信号線１００において、ビデオ信号のＨレベル（高電位）側の電位は、電源線１０１よりも高い電位とし、Ｌレベル（低電位）側の電位は、駆動用トランジスタ１０６が確実にオンするような電位（例えばこの場合０Ｖ）とする。走査線１０２において、Ｈレベル（高電位）側の電位は、信号線１００の電位よりも高く、かつ書き込み用トランジスタ１０３が確実にオンするような電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位よりも低く、かつ書き込み用トランジスタ１０３が確実にオフするような電位とする。走査線５００において、信号のＨレベル（高電位）側の電位は、電源線１０１の電位よりも高い電位とし、Ｌレベル（低電位）側の電位は、信号線１００の電位と同電位、もしくはより低い電位とする。なお、上記のトランジスタの極性や、各電源電位は、本発明に何ら限定を加えるものではない。トランジスタの極性、各電源電位に変更を加え、本発明に記載の技術思想にしたがって等価な回路を構成することは、当業者においては容易であり、本発明はこれらの構成も含まれることは明らかである。
【００７３】
画素１１０に対するビデオ信号の入力の動作、ビデオ信号に基づく画素１１０の点灯と非点灯の動作については、実施の形態１の記載と同様であるので、ここでは省略する。
【００７４】
次に、画素１１０を強制的に非点灯にするときの動作について説明する。
【００７５】
画素１１０に対するビデオ信号の書き込み動作が終了すると、駆動用トランジスタ１０６のゲート電極には、発光素子１０７を発光する場合には低電位が保持され、発光素子１０７を非発光とする場合には高電位が保持されている。
【００７６】
ここで、画素１１０を強制的に非点灯とすべきタイミングで、ゲートドライバにより走査線５００が選択され、走査線５００は高電位となる。そうすると、トランジスタ５０１はオフする。この動作により、電源線１０１から発光素子１０７への電流供給の経路が遮断される。そして、発光素子１０７の第１の電極の電位は、直ちに、端子１０８に接続された電源の電位とほぼ同電位にまで降下し、トランジスタ１０４がオンする。また、トランジスタ１０５はオンである。したがって、駆動用トランジスタ１０６のゲート電極に電源線１０１の電位が伝達され、駆動用トランジスタ１０６がオフする。その後、走査線５００が低電位となっても、すでに駆動用トランジスタ１０６はオフしているので、発光素子１０７への電流の供給は行われない。以上の動作により、一旦、強制的に非点灯とされた画素１１０は、次のビデオ信号の書き込みがない限り、非点灯の状態を継続する。
【００７７】
なお、トランジスタ１０４を、直列に接続されたトランジスタ６００〜６０３に置換してもよい（図６参照）。つまり、トランジスタ１０４を、互いに接続された複数のゲート電極を有するトランジスタ（マルチゲート構造のトランジスタともよぶ）に置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、さらに、リーク電流を低減することができる。
【実施例１】
【００７８】
本発明の表示装置の構成について、図７を参照して説明する。本発明の表示装置は、ソースドライバ１５１、ゲートドライバ１５６、画素部１５９を有する。ソースドライバ１５１は、パルス出力回路１５２、ラッチ回路１５３、１５４、バッファ回路１５５を有する。ゲートドライバ１５６は、パルス出力回路１５７、バッファ回路１５８を有する。パルス出力回路１５２、１５７は、サンプリング信号を出力する回路であり、例えば、シフトレジスタやデコーダである。ラッチ回路１５３、１５４は、ビデオ信号を保持したり、保持したビデオ信号を下段の回路に出力したりする。バッファ回路１５５、１５８は、入力された信号を増幅し、増幅した信号を下段の回路に出力する。ソースドライバ１５１は、信号線を介して、画素１１０にビデオ信号を出力する。ゲートドライバ１５６は、走査線を介して、画素１１０に選択信号を出力する。
【００７９】
画素部１５９は、複数本の信号線（Ｓ１〜Ｓｘ、ｘは自然数）、複数本の走査線（Ｇ１〜Ｇｙ、ｙは自然数）、複数本の電源線（Ｖ１〜Ｖｘ）、マトリクス状に配置された複数の画素１１０を有する。複数の画素１１０の各々は、書き込み用トランジスタ１０３、駆動用トランジスタ１０６、トランジスタ１０４、トランジスタ１０５、発光素子１０７を有する。なお、画素１１０の構成は上記構成に制約されず、図３〜図６に示したいずれの構成を用いてもよい。また、画素１１０が含むトランジスタの極性は、特に制約されない。
【実施例２】
【００８０】
本発明の表示装置の一形態であるパネルについて、図８を参照して説明する。パネルは、基板１２０と基板１２１の間に、複数の素子１２５を含むソースドライバ１５１、ゲートドライバ１５６、駆動用トランジスタ１０６と発光素子１０７を含む画素部１５９を有する（図８（Ａ）（Ｂ）参照）。また、基板１２０上に設けられた接続フィルム１２２を有する。接続フィルム１２２は、複数のＩＣチップに接続されている。図８（Ａ）のＡ−Ｂと、図８（Ｂ）のＡ−Ｂは対応する。また、図８（Ｂ）のＣ−Ｄ−Ｅと、図１１のＣ−Ｄ−Ｅは対応する。
【００８１】
ソースドライバ１５１、ゲートドライバ１５６及び画素部１５９の周囲にはシール材１２３が設けられており、発光素子１０７は、シール材１２３と基板１２０と基板１２１により封止されている。封止処理は、発光素子１０７を水分から保護するための処理であり、ここではカバー材（ガラス、セラミックス、プラスチック、金属等）により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。
【００８２】
発光素子１０７の画素電極（第１の電極）１６０が透光性を有し、発光素子１０７の対向電極（第２の電極）１６１が遮光性を有する場合、発光素子１０７は下面射出を行う（図８（Ｂ）参照）。また、発光素子１０７の画素電極１６０が遮光性を有し、発光素子１０７の対向電極１６１が透光性を有する場合、発光素子１０７は上面射出を行う。また、発光素子１０７の画素電極１６０と、発光素子１０７の対向電極１６１の両者が透光性を有する場合、発光素子１０７は両面射出を行う。なお、下面射出とは、発光素子１０７が基板１２０の方向に発光することをさし、上面射出とは、発光素子１０７が基板１２１の方向に発光することをさし、両面射出とは、発光素子１０７が基板１２０と基板１２１の方向に発光することをさす。
【００８３】
発光素子１０７は、画素電極１６０と対向電極１６１の間に、電場を加えることで発生するルミネッセンスが得られる電界発光材料を含む層（以下、電界発光層１６２と略記）を有する。電界発光層１６２は、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層１６２におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）の一方又は両方を含む。
【００８４】
なお、基板１２０上に設けられる素子は、移動度等の特性が良好な結晶質半導体をチャネル部とした薄膜トランジスタにより構成するとよい。そうすると、接続する外部ＩＣの個数を減少することができるため、小型化、軽量化、薄型化を実現することができる。
【００８５】
また、基板１２０上に設けられる素子は、非晶質半導体をチャネル部としたトランジスタにより構成し、ソースドライバ１５１とゲートドライバ１５６をＩＣチップにより構成してもよい。ＩＣチップは、ＣＯＧ方式により基板１２０上に貼り合わせたり、接続フィルム１２２に貼り合わせたりする。非晶質半導体は、ＣＶＤ法を用いることで、大きな面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供することができる。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルを提供することができる。
【実施例３】
【００８６】
本発明の表示装置を用いた電子機器の一態様について、図９、１０を参照して説明する。ここで例示する電子機器は携帯電話装置であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４及びバッテリー２７０５を含む（図９参照）。パネル２７０１は、ソースドライバ１５１、ゲートドライバ１５６及び画素部１５９を有し、これらの回路は、一対の基板により封止されている。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、中央処理回路（ＣＰＵ）、コントローラ回路、電源回路等から選択された一つ又は複数に相当する複数のＩＣチップが実装される。
【００８７】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。パネル２７０１にプリント配線基板２７０３が実装された状態はモジュールとよばれる。パネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリー２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素部は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【００８８】
なお、筐体２７００、２７０６は、携帯電話装置の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。そこで、以下に、電子機器の態様の一例について、図１０を参照して説明する。例えば、デジタルカメラやビデオカメラ等のカメラ、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置、ＰＤＡ等の携帯情報端末（図１０（Ａ）参照）、デジタルビデオカメラ（図１０（Ｂ）参照）、携帯型のテレビジョン装置（図１０（Ｃ）参照）、ノート型のコンピュータ（図１０（Ｄ）参照）、テレビジョン装置（テレビ、テレビジョン受信機、図１０（Ｅ）参照）等が挙げられる。これらの電子機器の表示部７００〜７０５に、本発明の表示装置が用いられる。本発明の表示装置は、駆動用トランジスタのゲート電極の電位の変動を抑制することにより、発光素子の発光、非発光をより正確に制御することができる。従って、本発明の表示装置を用いることにより、表示不良の発生を抑制した電子機器を提供することができる。
【実施例４】
【００８９】
本発明の表示装置の画素のレイアウト図について、図１１を参照して説明する。図１１に示す画素１１０のレイアウト図は、図４（Ｂ）の等価回路図に対応する。画素１１０の制御は、走査線１０２、走査線３００、信号線１００及び電源線１０１の各配線から伝達される信号や電位により行われる。また、画素１１０は、書き込み用トランジスタ１０３、トランジスタ１０４、トランジスタ１０５、駆動用トランジスタ１０６、トランジスタ４００、トランジスタ１１２を含む。また、図４（Ｂ）の等価回路図では図示していないが、画素１１０は容量素子１７７を含む。容量素子１７７の一方の電極は駆動用トランジスタ１０６のゲート電極に接続され、他方の電極は電源線１０１に接続されている。また、図１１のレイアウト図では、画素１１０が含む発光素子１０７の画素電極１７８を図示している。また、図１１のレイアウト図では、書き込み用トランジスタ１０３は、互いに接続された２つのゲート電極を含むトランジスタであり、トランジスタ１０４は、互いに接続された複数のゲート電極を含むトランジスタである。
【図面の簡単な説明】
【００９０】
【図１】本発明の表示装置における画素の構成例を示す図。
【図２】タイミングチャートを示す図。
【図３】本発明の表示装置における画素の構成例を示す図。
【図４】本発明の表示装置における画素の構成例を示す図。
【図５】本発明の表示装置における画素の構成例を示す図。
【図６】本発明の表示装置における画素の構成例を示す図。
【図７】本発明の表示装置を説明する図。
【図８】本発明の表示装置を説明する図。
【図９】本発明の表示装置を用いた電子機器を示す図。
【図１０】本発明の表示装置を用いた電子機器を示す図。
【図１１】画素のレイアウトを示す図。
【図１２】表示装置における画素の構成例を示す図。
【符号の説明】
【００９１】
１００ 信号線
１０１ 電源線
１０２ 走査線
１０３ 書き込み用トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ 駆動用トランジスタ
１０７ 発光素子
１０８ 端子
１０９ 補償回路
１１０ 画素
１１１ 制御素子
１１２ トランジスタ
１２０ 基板
１２１ 基板
１２２ 接続フィルム
１２３ シール材
１２５ 複数の素子
１５１ ソースドライバ
１５２ パルス出力回路
１５３ ラッチ回路
１５４ ラッチ回路
１５５ バッファ回路
１５６ ゲートドライバ
１５７ パルス出力回路
１５８ バッファ回路
１５９ 画素部
１６０ 画素電極
１６１ 対向電極
１６２ 電界発光層
１７７ 容量素子
１７８ 画素電極
２００ 信号線
２０１ 電源線
２０２ 走査線
２０３ 書き込み用トランジスタ
２０４ 容量素子
２０５ 駆動用トランジスタ
２０６ 発光素子
２０７ 電源
２１０ 画素
３００ 走査線
３０１ ダイオード
４００ トランジスタ
５００ 走査線
５０１ トランジスタ
６００ トランジスタ
６０１ トランジスタ
６０２ トランジスタ
６０３ トランジスタ
７００ 表示部
７０１ 表示部
７０２ 表示部
７０３ 表示部
７０４ 表示部
７０５ 表示部
２７００ 筐体
２７０１ パネル
２７０２ ハウジング
２７０３ プリント配線基板
２７０４ 操作ボタン
２７０５ バッテリー
２７０８ 接続フィルム
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、画素電極と、前記第２のトランジスタのゲート電極と電源線の導通を制御する回路とを含む画素を有し、
前記第１のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極の第１の電極と電気的に接続され、
前記回路は、前記画素電極の電位と前記走査線の電位により、導通又は非導通に選択されることを特徴とする表示装置。
【請求項２】
第１のトランジスタと、第２のトランジスタと、画素電極と、前記第２のトランジスタのゲート電極と電源線の導通を制御する回路と、前記第２のトランジスタのゲート電極と第２の走査線の導通を制御する制御素子とを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と電気的に接続され、
前記回路は、前記画素電極の電位と前記第１の走査線の電位により、導通又は非導通に選択され、
前記制御素子は、前記第２の走査線の電位に基づき、導通又は非導通になり、
前記電源線と前記第２の走査線の電位は、前記第２のトランジスタをオフになる電位に保たれていることを特徴とする表示装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、画素電極と、前記第２のトランジスタのゲート電極と電源線の導通を制御する回路と、前記第２のトランジスタのゲート電極と第２の走査線の導通を制御する制御素子とを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と電気的に接続され、
前記回路は、前記画素電極の電位と前記第１の走査線の電位と前記第２の走査線の電位により、導通又は非導通に選択され、
前記制御素子は、前記第２の走査線の電位に基づき、導通又は非導通になり、
前記電源線と前記第２の走査線の電位は、前記第２のトランジスタをオフになる電位に保たれていることを特徴とする表示装置。
【請求項４】
第１のトランジスタと、第２のトランジスタと、画素電極と、前記第２のトランジスタのゲート電極と電源線の導通を制御する回路と、前記第２のトランジスタのソース電極とドレイン電極の一方と前記電源線の導通を制御する制御素子を含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記制御素子を介して電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と電気的に接続され、
前記回路は、前記画素電極の電位と前記第１の走査線の電位により、導通又は非導通に選択され、
前記制御素子は、第２の走査線の電位により、導通又は非導通になることを特徴とする表示装置。
【請求項５】
第１のトランジスタと、第２のトランジスタと、画素電極と、第３のトランジスタと、第４のトランジスタとを含む画素を有し、
前記第１のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と前記第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と前記第３のトランジスタのゲート電極と電気的に接続され、
前記第３のトランジスタのソース電極とドレイン電極の他方は、前記第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第４のトランジスタのゲート電極は前記走査線と電気的に接続され、ソース電極とドレイン電極の他方は前記電源線と電気的に接続されることを特徴とする表示装置。
【請求項６】
第１のトランジスタと、第２のトランジスタと、画素電極と、第３のトランジスタと、第４のトランジスタと、制御素子とを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と前記第３のトランジスタのソース電極とドレイン電極の一方と前記制御素子の一方の端子と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と前記第３のトランジスタのゲート電極と電気的に接続され、
前記第３のトランジスタのソース電極とドレイン電極の他方は、前記第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第４のトランジスタのゲート電極は前記第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は前記電源線と電気的に接続され、
前記制御素子の他方の端子は第２の走査線に接続され、
前記電源線と前記第２の走査線の電位は、前記第２のトランジスタをオフになる電位に保たれていることを特徴とする表示装置。
【請求項７】
第１のトランジスタと、第２のトランジスタと、画素電極と、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、制御素子とを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と前記第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と前記第３のトランジスタのゲート電極と前記制御素子の一方の端子と電気的に接続され、
前記第３のトランジスタのソース電極とドレイン電極の他方は、前記第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第４のトランジスタのゲート電極は前記第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は前記第５のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第５のトランジスタのソース電極とドレイン電極の他方は前記電源線と電気的に接続され、
前記制御素子の他方の端子は第２の走査線に接続され、
前記電源線と前記第２の走査線の電位は、前記第２のトランジスタをオフになる電位に保たれていることを特徴とする表示装置。
【請求項８】
第１のトランジスタと、第２のトランジスタと、画素電極と、第３のトランジスタと、第４のトランジスタと、第５のトランジスタとを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と前記第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記第５のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と前記第３のトランジスタのゲート電極と電気的に接続され、
前記第３のトランジスタのソース電極とドレイン電極の他方は、前記第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第４のトランジスタのゲート電極は前記第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は前記電源線と電気的に接続され、
前記第５のトランジスタのゲート電極は第２の走査線に接続され、ソース電極及びドレイン電極の他方は前記電源線と電気的に接続されていることを特徴とする表示装置。
【請求項９】
請求項２、請求項３、請求項６又は請求項７のいずれか一項において、
前記制御素子はダイオードであることを特徴とする表示装置。
【請求項１０】
請求項６又は請求項７において、
前記制御素子は第６のトランジスタであり、
前記制御素子の一方の端子は、前記第６のトランジスタのゲート電極とドレイン電極であり、
前記制御素子の他方の端子は、前記第６のトランジスタのソース電極であることを特徴とする表示装置。
【請求項１１】
請求項４において、
前記制御素子は第５のトランジスタであり、
前記第５のトランジスタのゲート電極は前記第２の走査線に接続され、ソース電極とドレイン電極の一方は前記電源線に接続され、他方は前記第２のトランジスタのソース電極とドレイン電極の一方に接続されていることを特徴とする表示装置。
【請求項１２】
請求項５乃至請求項８のいずれか一項において、
前記第３のトランジスタは、互いに接続された複数のゲート電極を有するトランジスタであることを特徴とする表示装置。
【請求項１３】
請求項５乃至請求項８のいずれか一項において、
前記第１のトランジスタと前記第４のトランジスタの極性は互いに異なることを特徴とする表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、
前記画素は第２の電極を有し、
前記画素電極である第１の電極と前記第２の電極との間に発光層を有することを特徴とする表示装置。
【請求項１５】
請求項１４において、
前記第２の電極は一定の電位に保たれていることを特徴とする表示装置。
【請求項１６】
請求項１４または請求項１５において、
前記第２の電極の電位は電源線の電位と異なることを特徴とする表示装置。
【請求項１７】
請求項１乃至請求項１６のいずれか一項に記載の表示装置を用いたことを特徴とする電子機器。
【請求項１】
第１のトランジスタと、第２のトランジスタと、画素電極と、前記第２のトランジスタのゲート電極と電源線の導通を制御する回路とを含む画素を有し、
前記第１のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極の第１の電極と電気的に接続され、
前記回路は、前記画素電極の電位と前記走査線の電位により、導通又は非導通に選択されることを特徴とする表示装置。
【請求項２】
第１のトランジスタと、第２のトランジスタと、画素電極と、前記第２のトランジスタのゲート電極と電源線の導通を制御する回路と、前記第２のトランジスタのゲート電極と第２の走査線の導通を制御する制御素子とを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と電気的に接続され、
前記回路は、前記画素電極の電位と前記第１の走査線の電位により、導通又は非導通に選択され、
前記制御素子は、前記第２の走査線の電位に基づき、導通又は非導通になり、
前記電源線と前記第２の走査線の電位は、前記第２のトランジスタをオフになる電位に保たれていることを特徴とする表示装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、画素電極と、前記第２のトランジスタのゲート電極と電源線の導通を制御する回路と、前記第２のトランジスタのゲート電極と第２の走査線の導通を制御する制御素子とを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と電気的に接続され、
前記回路は、前記画素電極の電位と前記第１の走査線の電位と前記第２の走査線の電位により、導通又は非導通に選択され、
前記制御素子は、前記第２の走査線の電位に基づき、導通又は非導通になり、
前記電源線と前記第２の走査線の電位は、前記第２のトランジスタをオフになる電位に保たれていることを特徴とする表示装置。
【請求項４】
第１のトランジスタと、第２のトランジスタと、画素電極と、前記第２のトランジスタのゲート電極と電源線の導通を制御する回路と、前記第２のトランジスタのソース電極とドレイン電極の一方と前記電源線の導通を制御する制御素子を含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記制御素子を介して電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と電気的に接続され、
前記回路は、前記画素電極の電位と前記第１の走査線の電位により、導通又は非導通に選択され、
前記制御素子は、第２の走査線の電位により、導通又は非導通になることを特徴とする表示装置。
【請求項５】
第１のトランジスタと、第２のトランジスタと、画素電極と、第３のトランジスタと、第４のトランジスタとを含む画素を有し、
前記第１のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と前記第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と前記第３のトランジスタのゲート電極と電気的に接続され、
前記第３のトランジスタのソース電極とドレイン電極の他方は、前記第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第４のトランジスタのゲート電極は前記走査線と電気的に接続され、ソース電極とドレイン電極の他方は前記電源線と電気的に接続されることを特徴とする表示装置。
【請求項６】
第１のトランジスタと、第２のトランジスタと、画素電極と、第３のトランジスタと、第４のトランジスタと、制御素子とを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と前記第３のトランジスタのソース電極とドレイン電極の一方と前記制御素子の一方の端子と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と前記第３のトランジスタのゲート電極と電気的に接続され、
前記第３のトランジスタのソース電極とドレイン電極の他方は、前記第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第４のトランジスタのゲート電極は前記第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は前記電源線と電気的に接続され、
前記制御素子の他方の端子は第２の走査線に接続され、
前記電源線と前記第２の走査線の電位は、前記第２のトランジスタをオフになる電位に保たれていることを特徴とする表示装置。
【請求項７】
第１のトランジスタと、第２のトランジスタと、画素電極と、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、制御素子とを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と前記第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と前記第３のトランジスタのゲート電極と前記制御素子の一方の端子と電気的に接続され、
前記第３のトランジスタのソース電極とドレイン電極の他方は、前記第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第４のトランジスタのゲート電極は前記第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は前記第５のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第５のトランジスタのソース電極とドレイン電極の他方は前記電源線と電気的に接続され、
前記制御素子の他方の端子は第２の走査線に接続され、
前記電源線と前記第２の走査線の電位は、前記第２のトランジスタをオフになる電位に保たれていることを特徴とする表示装置。
【請求項８】
第１のトランジスタと、第２のトランジスタと、画素電極と、第３のトランジスタと、第４のトランジスタと、第５のトランジスタとを含む画素を有し、
前記第１のトランジスタのゲート電極は第１の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は前記第２のトランジスタのゲート電極と前記第３のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は前記第５のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、ソース電極とドレイン電極の他方は前記画素電極と前記第３のトランジスタのゲート電極と電気的に接続され、
前記第３のトランジスタのソース電極とドレイン電極の他方は、前記第４のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、
前記第４のトランジスタのゲート電極は前記第１の走査線と電気的に接続され、ソース電極とドレイン電極の他方は前記電源線と電気的に接続され、
前記第５のトランジスタのゲート電極は第２の走査線に接続され、ソース電極及びドレイン電極の他方は前記電源線と電気的に接続されていることを特徴とする表示装置。
【請求項９】
請求項２、請求項３、請求項６又は請求項７のいずれか一項において、
前記制御素子はダイオードであることを特徴とする表示装置。
【請求項１０】
請求項６又は請求項７において、
前記制御素子は第６のトランジスタであり、
前記制御素子の一方の端子は、前記第６のトランジスタのゲート電極とドレイン電極であり、
前記制御素子の他方の端子は、前記第６のトランジスタのソース電極であることを特徴とする表示装置。
【請求項１１】
請求項４において、
前記制御素子は第５のトランジスタであり、
前記第５のトランジスタのゲート電極は前記第２の走査線に接続され、ソース電極とドレイン電極の一方は前記電源線に接続され、他方は前記第２のトランジスタのソース電極とドレイン電極の一方に接続されていることを特徴とする表示装置。
【請求項１２】
請求項５乃至請求項８のいずれか一項において、
前記第３のトランジスタは、互いに接続された複数のゲート電極を有するトランジスタであることを特徴とする表示装置。
【請求項１３】
請求項５乃至請求項８のいずれか一項において、
前記第１のトランジスタと前記第４のトランジスタの極性は互いに異なることを特徴とする表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、
前記画素は第２の電極を有し、
前記画素電極である第１の電極と前記第２の電極との間に発光層を有することを特徴とする表示装置。
【請求項１５】
請求項１４において、
前記第２の電極は一定の電位に保たれていることを特徴とする表示装置。
【請求項１６】
請求項１４または請求項１５において、
前記第２の電極の電位は電源線の電位と異なることを特徴とする表示装置。
【請求項１７】
請求項１乃至請求項１６のいずれか一項に記載の表示装置を用いたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００６−３１７９２３（Ｐ２００６−３１７９２３Ａ）
【公開日】平成１８年１１月２４日（２００６．１１．２４）
【国際特許分類】
【出願番号】特願２００６−１０９６１２（Ｐ２００６−１０９６１２）
【出願日】平成１８年４月１２日（２００６．４．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成１８年１１月２４日（２００６．１１．２４）
【国際特許分類】
【出願日】平成１８年４月１２日（２００６．４．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]