裏面入射型半導体受光素子
【課題】応答速度及び効率を向上させることができる裏面入射型半導体受光素子を得る。
【解決手段】n型InP基板1上に、n型InP層2、InGaAs光吸収層3、アンドープInP層4が順に設けられている。アンドープInP層4の一部にZnドープのp型不純物拡散領域5が設けられている。n型InP層2とp型不純物拡散領域5がInGaAs光吸収層3を介してpn接合する部分が、n型InP基板1の裏面から入射した入射光を受ける受光部9である。平面視で受光部9を囲うようにn型InP基板1の裏面に溝10が設けられている。
【解決手段】n型InP基板1上に、n型InP層2、InGaAs光吸収層3、アンドープInP層4が順に設けられている。アンドープInP層4の一部にZnドープのp型不純物拡散領域5が設けられている。n型InP層2とp型不純物拡散領域5がInGaAs光吸収層3を介してpn接合する部分が、n型InP基板1の裏面から入射した入射光を受ける受光部9である。平面視で受光部9を囲うようにn型InP基板1の裏面に溝10が設けられている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体基板の裏面側から入射光が入射される裏面入射型半導体受光素子に関する。
【背景技術】
【0002】
近年の情報通信量の増大に伴い、半導体レーザと光ファイバを用いた光伝送システムにおいて、伝送速度の高速化による大容量化が進められている。光伝送システムに用いられる半導体受光素子に対しても、応答速度の向上が強く求められている。光伝送システムに用いられる半導体受光素子は1.3μm帯又は1.55μm帯の入射光を吸収する必要があるため、一般にInP基板を用いたpinフォトダイオードが用いられる。
【0003】
pinフォトダイオードの応答速度を向上させるには、受光部(pn接合部)の面積を小さくして素子容量を低減することが有効である。例えば40Gbit/秒での動作を実現するには、受光部の直径を10μm程度にまで縮小する必要がある。
【0004】
しかし、表面入射型pinフォトダイオードでは、素子表面に設けられた電極に入射光が遮られて効率が低下するため、受光径を小さくすることが困難である。従って、10Gbit/秒以上の高速応答が求められるシステムには、受光径を小さくしても電極の影響を受けにくい裏面入射型フォトダイオードが適している。
【0005】
しかし、裏面入射型フォトダイオードでも、今後の40Gbit/秒以上の高速応答に対応することが困難になりつつある。また、容量を下げるため光吸収層を厚くすることが考えられるが、光吸収層内で発生する電子と正孔が吸収層内を走行する時間が長くなり、応答特性が悪化してしまう。そこで、素子外部に設けた集光レンズにより光を集光して受光素子に入射させる技術が提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2008−270679号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
裏面入射型半導体受光素子を製造する際に、半導体基板を薄くすると強度が低下してプロセス中に基板割れが発生する。このため、半導体基板の厚みを100μm程度にする必要がある。従って、集光レンズにより光を集光しても、厚い半導体基板内で入射光が発散して効率が低下する。応答速度を向上させるために受光面積を小さくするほど、半導体基板内での光の発散が無視できなくなる。
【0008】
本発明は、上述のような課題を解決するためになされたもので、その目的は応答速度及び効率を向上させることができる裏面入射型半導体受光素子を得るものである。
【課題を解決するための手段】
【0009】
本発明に係る裏面入射型半導体受光素子は、第1導電型の半導体基板と、前記半導体基板上に設けられた第1導電型の第1の半導体層と、前記第1の半導体層上に設けられた光吸収層と、前記光吸収層上に設けられた第2の半導体層と、前記第2の半導体層の一部に設けられた第2導電型の不純物拡散領域とを備え、前記第1の半導体層と前記不純物拡散領域が前記光吸収層を介してpn接合する部分が、前記半導体基板の裏面から入射した入射光を受ける受光部であり、平面視で前記受光部を囲うように前記半導体基板の裏面に溝が設けられていることを特徴とする。
【発明の効果】
【0010】
本発明により、応答速度及び効率を向上させることができる。
【図面の簡単な説明】
【0011】
【図1】本発明の実施の形態1に係る裏面入射型半導体受光素子を示す断面図である。
【図2】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図3】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図4】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図5】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図6】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図7】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図8】本発明の実施の形態2に係る裏面入射型半導体受光素子を示す断面図である。
【図9】本発明の実施の形態3に係る裏面入射型半導体受光素子を示す断面図である。
【図10】本発明の実施の形態4に係る裏面入射型半導体受光素子を示す断面図である。
【図11】本発明の実施の形態5に係る裏面入射型半導体受光素子を示す断面図である。
【図12】本発明の実施の形態6に係る裏面入射型半導体受光素子を示す断面図である。
【発明を実施するための形態】
【0012】
本発明の実施の形態に係る裏面入射型半導体受光素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【0013】
実施の形態1.
図1は、本発明の実施の形態1に係る裏面入射型半導体受光素子を示す断面図である。n型InP基板1上に、n型InP層2、InGaAs光吸収層3、アンドープInP層4が順に設けられている。
【0014】
アンドープInP層4の一部にZnドープのp型不純物拡散領域5が設けられている。p型不純物拡散領域5の両側にInP埋め込み層6が設けられている。アンドープInP層4及びInP埋め込み層6上にSiN膜7が設けられている。SiN膜7には、p型不純物拡散領域5上に開口が設けられている。この開口を介して、p型不純物拡散領域5上にp側オーミック電極8が設けられている。
【0015】
n型InP層2とp型不純物拡散領域5がInGaAs光吸収層3を介してpn接合する部分が、n型InP基板1の裏面から入射した入射光を受ける受光部9である。平面視で受光部9を囲うようにn型InP基板1の裏面に溝10が設けられている。
【0016】
n型InP基板1の裏面にn側オーミック電極11が設けられている。n側オーミック電極11は、平面視で受光部9を内包する開口を有する。このn側オーミック電極11の開口内において溝10が設けられている。
【0017】
続いて、実施の形態1に係る裏面入射型半導体受光素子の製造方法を説明する。まず、図2に示すように、n型InP基板1上に、n型InP層2、InGaAs光吸収層3、アンドープInP層4を順に成長させる。
【0018】
次に、図3に示すように、受光部9を覆うように、直径20μmの円状のSiO2膜12(膜厚200nm)をアンドープInP層4上に形成する。このSiO2膜12をマスクとして、アンドープInP層4の表面からn型InP層2の途中までエッチング除去する。なお、SiO2膜12の直径は20μmに限らず、必要とする素子容量が実現できるサイズを選択すればよい。
【0019】
次に、図4に示すように、InP埋め込み層6を埋め込み成長させる。InP埋め込み層6は高抵抗であることが望ましいが、絶縁性のInPの成長は困難であるため、例えばFeやRuなどをドーピングする。
【0020】
次に、図5に示すように、SiO2膜12を除去し、ウェハ表面にSiO2膜13を形成する。そして、受光部9においてSiO2膜13に開口を形成する。SiO2膜13の上に拡散源となるZnO膜を成膜し、ウェハ表面から受光部9に直径10μmの円状にZnを拡散させる。熱拡散処理を行うことでp型不純物拡散領域5が形成される。Zn拡散は、拡散フロントがInGaAs光吸収層3内に到達するまで行う。
【0021】
次に、図6に示すように、SiO2膜13やZnO膜を除去した後、ウェハ表面に表面保護膜としてSiN膜7を形成する。p型不純物拡散領域5上にp側オーミック電極8を形成する。なお、アンドープInP層4上に、InGaAsPやInGaAsなどInPよりバンドギャップの小さなコンタクト層を設けてもよい。また、p側オーミック電極8と半導体層との間に一部SiN膜7が存在してもよい。
【0022】
次に、図7に示すように、n型InP基板1を約100μmの厚みまで薄くする。平面視で受光部9を囲うようにn型InP基板1の裏面に溝10をエッチングにより形成する。溝10の直径は約50μm、幅は10μm、深さは約10μmである。n型InP基板1の厚みが100μmの場合、溝10の直径を受光部9の直径に対し30〜50μm程度広くすればよい。
【0023】
最後に、図1に示すように、n型InP基板1の裏面にn側オーミック電極11を形成する。以上の工程により本実施の形態に係る裏面入射型半導体受光素子が製造される。
【0024】
続いて、本実施の形態の効果を説明する。入射光は、受光素子から数十〜数百μm離れた場所にある光ファイバや光導波路から送られてくるため、n型InP基板1の裏面に垂直に入射する光だけでなく斜め入射する光も含む。そこで、本実施の形態では、平面視で受光部9を囲うようにn型InP基板1の裏面に溝10を設けている。これにより、斜め入射した光が、受光部9を囲う溝10で全反射して効率よく受光部9に導波される。従って、受光部9に到達する入射光が増加するため、効率が向上する。この効果は、応答速度を向上させるために受光面積を小さくしても得られる。よって、本実施の形態により、応答速度及び効率を向上させることができる。
【0025】
溝10が深いほど効率よく光を集光することができるため、溝10がn型InP基板1とn型InP層2の界面付近まで設けられていることが望ましい。溝10内の空気と半導体との境界面での全反射を利用しているため、溝10の幅は制限されない。
【0026】
実施の形態2.
図8は、本発明の実施の形態2に係る裏面入射型半導体受光素子を示す断面図である。実施の形態1では溝10内の空気と半導体との境界面での全反射を利用するが、本実施の形態では入射光を反射する反射膜14を溝10の側壁に設けている。
【0027】
反射膜14は、例えばSiN膜とAu膜からなる2層膜である。この反射膜14のAu膜により溝10の側壁での反射率を高めることができる。Au膜の代わりに、例えばAg、Al、Cu等の他の金属や、誘電体多層膜等を用いてもよい。SiN膜はn型InP基板1とAuが直接接触し合金化反応することを防ぐ。SiN膜の膜厚d(nm)は、SiNの屈折率をnr、入射光の波長をλ(nm)とすると、d=λ/(4×nr)を満たすように設定する。
【0028】
実施の形態3.
図9は、本発明の実施の形態3に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、n型InP基板1の裏面と溝10の側壁との角度が90度より小さい。これにより、溝10の側壁で全反射された入射光が受光部9の中心部へ導かれる。このため、実施の形態1よりも更に効率を向上させることができる。
【0029】
このような溝10を形成する方法として、レジストや絶縁膜をエッチングマスクとしてSiCl4/ArやCl2/Ar混合ガスでドライエッチングする方法や、臭素とメタノールの混合液でエッチングする方法がある。
【0030】
実施の形態4.
図10は、本発明の実施の形態4に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、n型InP基板1の裏面の溝10で囲まれた受光領域に、1.3〜1.5μm帯の波長を持つ入射光に対し反射率が1%以下となる低反射膜15が設けられている。
【0031】
低反射膜15は、SiN膜、SiO2膜、Al2O3膜などの誘電体膜である。低反射膜15の膜厚は、入射光の中心波長λに対して、λ/(4×nr)となるように設定されている。ここで、nrは低反射膜15の屈折率である。
【0032】
n型InP基板1の裏面の受光領域に低反射膜15を設けることで、基板裏面における半導体と空気との界面での反射を抑制し、入射光を無駄なく半導体内に導くことができる。
【0033】
実施の形態5.
図11は、本発明の実施の形態5に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、n型InP基板1の裏面の溝10で囲まれた受光領域に凸状のマイクロレンズ16が設けられている。マイクロレンズ16により積極的に入射光を受光部9に取り込むことができるため、実施の形態1よりも更に効率を向上させることができる。
【0034】
実施の形態1の製造方法においてn型InP基板1を薄くした後に、受光領域にレジストを形成し、このレジストをマスクとして臭素水と過酸化水素と純水の混合液でエッチングすることでマイクロレンズ16を形成する。または、受光領域にレジストを形成した後、200℃程度でベークを行ってレジストを熱だれさせ、その後スパッタエッチングによりレジストがなくなるまでエッチングすることでマイクロレンズ16を形成する。
【0035】
実施の形態6.
図12は、本発明の実施の形態6に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、素子表面側からn型InP基板1又はn型InP層2まで溝17が設けられている。溝17の側壁は絶縁膜18で覆われている。n側オーミック電極11は、溝10の底部でn型InP基板1又はn型InP層2に接続され、p側オーミック電極8と同一表面上に延びている。
【0036】
これにより、n側オーミック電極11とp側オーミック電極8の両者をウェハ表面側に設けることができるため、フリップチップボンディングを用いることができる。従って、通常のワイヤ接続に比べてインダクタンスを低減することができ、高速応答特性を得やすい。
【0037】
なお、上記の実施の形態1〜6では波長が1.3μm〜1.55μmの入射光を吸収するためInGaAs光吸収層3を用いているが、必要な波長の入射光を吸収する材料を光吸収層に用いればよい。例えば、波長が1.3μm帯の入射光のみを対象とするならば、InGaAsPを光吸収層に用いてもよい。
【0038】
また、上記の実施の形態1〜6ではpinフォトダイオードを用いているが、APD(アバランシェフォトダイオード)であっても同様の効果が得られる。
【符号の説明】
【0039】
1 n型InP基板(半導体基板)
2 n型InP層(第1の半導体層)
3 InGaAs光吸収層(光吸収層)
4 アンドープInP層(第2の半導体層)
5 p型不純物拡散領域(不純物拡散領域)
9 受光部
10 溝
14 反射膜
15 低反射膜
16 マイクロレンズ(レンズ)
【技術分野】
【0001】
本発明は、半導体基板の裏面側から入射光が入射される裏面入射型半導体受光素子に関する。
【背景技術】
【0002】
近年の情報通信量の増大に伴い、半導体レーザと光ファイバを用いた光伝送システムにおいて、伝送速度の高速化による大容量化が進められている。光伝送システムに用いられる半導体受光素子に対しても、応答速度の向上が強く求められている。光伝送システムに用いられる半導体受光素子は1.3μm帯又は1.55μm帯の入射光を吸収する必要があるため、一般にInP基板を用いたpinフォトダイオードが用いられる。
【0003】
pinフォトダイオードの応答速度を向上させるには、受光部(pn接合部)の面積を小さくして素子容量を低減することが有効である。例えば40Gbit/秒での動作を実現するには、受光部の直径を10μm程度にまで縮小する必要がある。
【0004】
しかし、表面入射型pinフォトダイオードでは、素子表面に設けられた電極に入射光が遮られて効率が低下するため、受光径を小さくすることが困難である。従って、10Gbit/秒以上の高速応答が求められるシステムには、受光径を小さくしても電極の影響を受けにくい裏面入射型フォトダイオードが適している。
【0005】
しかし、裏面入射型フォトダイオードでも、今後の40Gbit/秒以上の高速応答に対応することが困難になりつつある。また、容量を下げるため光吸収層を厚くすることが考えられるが、光吸収層内で発生する電子と正孔が吸収層内を走行する時間が長くなり、応答特性が悪化してしまう。そこで、素子外部に設けた集光レンズにより光を集光して受光素子に入射させる技術が提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2008−270679号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
裏面入射型半導体受光素子を製造する際に、半導体基板を薄くすると強度が低下してプロセス中に基板割れが発生する。このため、半導体基板の厚みを100μm程度にする必要がある。従って、集光レンズにより光を集光しても、厚い半導体基板内で入射光が発散して効率が低下する。応答速度を向上させるために受光面積を小さくするほど、半導体基板内での光の発散が無視できなくなる。
【0008】
本発明は、上述のような課題を解決するためになされたもので、その目的は応答速度及び効率を向上させることができる裏面入射型半導体受光素子を得るものである。
【課題を解決するための手段】
【0009】
本発明に係る裏面入射型半導体受光素子は、第1導電型の半導体基板と、前記半導体基板上に設けられた第1導電型の第1の半導体層と、前記第1の半導体層上に設けられた光吸収層と、前記光吸収層上に設けられた第2の半導体層と、前記第2の半導体層の一部に設けられた第2導電型の不純物拡散領域とを備え、前記第1の半導体層と前記不純物拡散領域が前記光吸収層を介してpn接合する部分が、前記半導体基板の裏面から入射した入射光を受ける受光部であり、平面視で前記受光部を囲うように前記半導体基板の裏面に溝が設けられていることを特徴とする。
【発明の効果】
【0010】
本発明により、応答速度及び効率を向上させることができる。
【図面の簡単な説明】
【0011】
【図1】本発明の実施の形態1に係る裏面入射型半導体受光素子を示す断面図である。
【図2】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図3】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図4】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図5】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図6】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図7】本発明の実施の形態1に係る裏面入射型半導体受光素子の製造工程を示す断面図である。
【図8】本発明の実施の形態2に係る裏面入射型半導体受光素子を示す断面図である。
【図9】本発明の実施の形態3に係る裏面入射型半導体受光素子を示す断面図である。
【図10】本発明の実施の形態4に係る裏面入射型半導体受光素子を示す断面図である。
【図11】本発明の実施の形態5に係る裏面入射型半導体受光素子を示す断面図である。
【図12】本発明の実施の形態6に係る裏面入射型半導体受光素子を示す断面図である。
【発明を実施するための形態】
【0012】
本発明の実施の形態に係る裏面入射型半導体受光素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【0013】
実施の形態1.
図1は、本発明の実施の形態1に係る裏面入射型半導体受光素子を示す断面図である。n型InP基板1上に、n型InP層2、InGaAs光吸収層3、アンドープInP層4が順に設けられている。
【0014】
アンドープInP層4の一部にZnドープのp型不純物拡散領域5が設けられている。p型不純物拡散領域5の両側にInP埋め込み層6が設けられている。アンドープInP層4及びInP埋め込み層6上にSiN膜7が設けられている。SiN膜7には、p型不純物拡散領域5上に開口が設けられている。この開口を介して、p型不純物拡散領域5上にp側オーミック電極8が設けられている。
【0015】
n型InP層2とp型不純物拡散領域5がInGaAs光吸収層3を介してpn接合する部分が、n型InP基板1の裏面から入射した入射光を受ける受光部9である。平面視で受光部9を囲うようにn型InP基板1の裏面に溝10が設けられている。
【0016】
n型InP基板1の裏面にn側オーミック電極11が設けられている。n側オーミック電極11は、平面視で受光部9を内包する開口を有する。このn側オーミック電極11の開口内において溝10が設けられている。
【0017】
続いて、実施の形態1に係る裏面入射型半導体受光素子の製造方法を説明する。まず、図2に示すように、n型InP基板1上に、n型InP層2、InGaAs光吸収層3、アンドープInP層4を順に成長させる。
【0018】
次に、図3に示すように、受光部9を覆うように、直径20μmの円状のSiO2膜12(膜厚200nm)をアンドープInP層4上に形成する。このSiO2膜12をマスクとして、アンドープInP層4の表面からn型InP層2の途中までエッチング除去する。なお、SiO2膜12の直径は20μmに限らず、必要とする素子容量が実現できるサイズを選択すればよい。
【0019】
次に、図4に示すように、InP埋め込み層6を埋め込み成長させる。InP埋め込み層6は高抵抗であることが望ましいが、絶縁性のInPの成長は困難であるため、例えばFeやRuなどをドーピングする。
【0020】
次に、図5に示すように、SiO2膜12を除去し、ウェハ表面にSiO2膜13を形成する。そして、受光部9においてSiO2膜13に開口を形成する。SiO2膜13の上に拡散源となるZnO膜を成膜し、ウェハ表面から受光部9に直径10μmの円状にZnを拡散させる。熱拡散処理を行うことでp型不純物拡散領域5が形成される。Zn拡散は、拡散フロントがInGaAs光吸収層3内に到達するまで行う。
【0021】
次に、図6に示すように、SiO2膜13やZnO膜を除去した後、ウェハ表面に表面保護膜としてSiN膜7を形成する。p型不純物拡散領域5上にp側オーミック電極8を形成する。なお、アンドープInP層4上に、InGaAsPやInGaAsなどInPよりバンドギャップの小さなコンタクト層を設けてもよい。また、p側オーミック電極8と半導体層との間に一部SiN膜7が存在してもよい。
【0022】
次に、図7に示すように、n型InP基板1を約100μmの厚みまで薄くする。平面視で受光部9を囲うようにn型InP基板1の裏面に溝10をエッチングにより形成する。溝10の直径は約50μm、幅は10μm、深さは約10μmである。n型InP基板1の厚みが100μmの場合、溝10の直径を受光部9の直径に対し30〜50μm程度広くすればよい。
【0023】
最後に、図1に示すように、n型InP基板1の裏面にn側オーミック電極11を形成する。以上の工程により本実施の形態に係る裏面入射型半導体受光素子が製造される。
【0024】
続いて、本実施の形態の効果を説明する。入射光は、受光素子から数十〜数百μm離れた場所にある光ファイバや光導波路から送られてくるため、n型InP基板1の裏面に垂直に入射する光だけでなく斜め入射する光も含む。そこで、本実施の形態では、平面視で受光部9を囲うようにn型InP基板1の裏面に溝10を設けている。これにより、斜め入射した光が、受光部9を囲う溝10で全反射して効率よく受光部9に導波される。従って、受光部9に到達する入射光が増加するため、効率が向上する。この効果は、応答速度を向上させるために受光面積を小さくしても得られる。よって、本実施の形態により、応答速度及び効率を向上させることができる。
【0025】
溝10が深いほど効率よく光を集光することができるため、溝10がn型InP基板1とn型InP層2の界面付近まで設けられていることが望ましい。溝10内の空気と半導体との境界面での全反射を利用しているため、溝10の幅は制限されない。
【0026】
実施の形態2.
図8は、本発明の実施の形態2に係る裏面入射型半導体受光素子を示す断面図である。実施の形態1では溝10内の空気と半導体との境界面での全反射を利用するが、本実施の形態では入射光を反射する反射膜14を溝10の側壁に設けている。
【0027】
反射膜14は、例えばSiN膜とAu膜からなる2層膜である。この反射膜14のAu膜により溝10の側壁での反射率を高めることができる。Au膜の代わりに、例えばAg、Al、Cu等の他の金属や、誘電体多層膜等を用いてもよい。SiN膜はn型InP基板1とAuが直接接触し合金化反応することを防ぐ。SiN膜の膜厚d(nm)は、SiNの屈折率をnr、入射光の波長をλ(nm)とすると、d=λ/(4×nr)を満たすように設定する。
【0028】
実施の形態3.
図9は、本発明の実施の形態3に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、n型InP基板1の裏面と溝10の側壁との角度が90度より小さい。これにより、溝10の側壁で全反射された入射光が受光部9の中心部へ導かれる。このため、実施の形態1よりも更に効率を向上させることができる。
【0029】
このような溝10を形成する方法として、レジストや絶縁膜をエッチングマスクとしてSiCl4/ArやCl2/Ar混合ガスでドライエッチングする方法や、臭素とメタノールの混合液でエッチングする方法がある。
【0030】
実施の形態4.
図10は、本発明の実施の形態4に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、n型InP基板1の裏面の溝10で囲まれた受光領域に、1.3〜1.5μm帯の波長を持つ入射光に対し反射率が1%以下となる低反射膜15が設けられている。
【0031】
低反射膜15は、SiN膜、SiO2膜、Al2O3膜などの誘電体膜である。低反射膜15の膜厚は、入射光の中心波長λに対して、λ/(4×nr)となるように設定されている。ここで、nrは低反射膜15の屈折率である。
【0032】
n型InP基板1の裏面の受光領域に低反射膜15を設けることで、基板裏面における半導体と空気との界面での反射を抑制し、入射光を無駄なく半導体内に導くことができる。
【0033】
実施の形態5.
図11は、本発明の実施の形態5に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、n型InP基板1の裏面の溝10で囲まれた受光領域に凸状のマイクロレンズ16が設けられている。マイクロレンズ16により積極的に入射光を受光部9に取り込むことができるため、実施の形態1よりも更に効率を向上させることができる。
【0034】
実施の形態1の製造方法においてn型InP基板1を薄くした後に、受光領域にレジストを形成し、このレジストをマスクとして臭素水と過酸化水素と純水の混合液でエッチングすることでマイクロレンズ16を形成する。または、受光領域にレジストを形成した後、200℃程度でベークを行ってレジストを熱だれさせ、その後スパッタエッチングによりレジストがなくなるまでエッチングすることでマイクロレンズ16を形成する。
【0035】
実施の形態6.
図12は、本発明の実施の形態6に係る裏面入射型半導体受光素子を示す断面図である。本実施の形態では、素子表面側からn型InP基板1又はn型InP層2まで溝17が設けられている。溝17の側壁は絶縁膜18で覆われている。n側オーミック電極11は、溝10の底部でn型InP基板1又はn型InP層2に接続され、p側オーミック電極8と同一表面上に延びている。
【0036】
これにより、n側オーミック電極11とp側オーミック電極8の両者をウェハ表面側に設けることができるため、フリップチップボンディングを用いることができる。従って、通常のワイヤ接続に比べてインダクタンスを低減することができ、高速応答特性を得やすい。
【0037】
なお、上記の実施の形態1〜6では波長が1.3μm〜1.55μmの入射光を吸収するためInGaAs光吸収層3を用いているが、必要な波長の入射光を吸収する材料を光吸収層に用いればよい。例えば、波長が1.3μm帯の入射光のみを対象とするならば、InGaAsPを光吸収層に用いてもよい。
【0038】
また、上記の実施の形態1〜6ではpinフォトダイオードを用いているが、APD(アバランシェフォトダイオード)であっても同様の効果が得られる。
【符号の説明】
【0039】
1 n型InP基板(半導体基板)
2 n型InP層(第1の半導体層)
3 InGaAs光吸収層(光吸収層)
4 アンドープInP層(第2の半導体層)
5 p型不純物拡散領域(不純物拡散領域)
9 受光部
10 溝
14 反射膜
15 低反射膜
16 マイクロレンズ(レンズ)
【特許請求の範囲】
【請求項1】
第1導電型の半導体基板と、
前記半導体基板上に設けられた第1導電型の第1の半導体層と、
前記第1の半導体層上に設けられた光吸収層と、
前記光吸収層上に設けられた第2の半導体層と、
前記第2の半導体層の一部に設けられた第2導電型の不純物拡散領域とを備え、
前記第1の半導体層と前記不純物拡散領域が前記光吸収層を介してpn接合する部分が、前記半導体基板の裏面から入射した入射光を受ける受光部であり、
平面視で前記受光部を囲うように前記半導体基板の裏面に溝が設けられていることを特徴とする裏面入射型半導体受光素子。
【請求項2】
前記溝は、前記半導体基板と前記第1の半導体層の界面付近まで設けられていることを特徴とする請求項1に記載の裏面入射型半導体受光素子。
【請求項3】
前記溝の側壁に設けられ、前記入射光を反射する反射膜を更に備えることを特徴とする請求項1又は2に記載の裏面入射型半導体受光素子。
【請求項4】
前記半導体基板の裏面と前記溝の側壁との角度が90度より小さいことを特徴とする請求項1〜3の何れか1項に記載の裏面入射型半導体受光素子。
【請求項5】
前記半導体基板の裏面の前記溝で囲まれた受光領域に設けられ、前記入射光に対し反射率が1%以下となる低反射膜を更に備えることを特徴とする請求項1〜4の何れか1項に記載の裏面入射型半導体受光素子。
【請求項6】
前記半導体基板の裏面の前記溝で囲まれた受光領域に凸状のレンズが設けられていることを特徴とする請求項1〜5の何れか1項に記載の裏面入射型半導体受光素子。
【請求項1】
第1導電型の半導体基板と、
前記半導体基板上に設けられた第1導電型の第1の半導体層と、
前記第1の半導体層上に設けられた光吸収層と、
前記光吸収層上に設けられた第2の半導体層と、
前記第2の半導体層の一部に設けられた第2導電型の不純物拡散領域とを備え、
前記第1の半導体層と前記不純物拡散領域が前記光吸収層を介してpn接合する部分が、前記半導体基板の裏面から入射した入射光を受ける受光部であり、
平面視で前記受光部を囲うように前記半導体基板の裏面に溝が設けられていることを特徴とする裏面入射型半導体受光素子。
【請求項2】
前記溝は、前記半導体基板と前記第1の半導体層の界面付近まで設けられていることを特徴とする請求項1に記載の裏面入射型半導体受光素子。
【請求項3】
前記溝の側壁に設けられ、前記入射光を反射する反射膜を更に備えることを特徴とする請求項1又は2に記載の裏面入射型半導体受光素子。
【請求項4】
前記半導体基板の裏面と前記溝の側壁との角度が90度より小さいことを特徴とする請求項1〜3の何れか1項に記載の裏面入射型半導体受光素子。
【請求項5】
前記半導体基板の裏面の前記溝で囲まれた受光領域に設けられ、前記入射光に対し反射率が1%以下となる低反射膜を更に備えることを特徴とする請求項1〜4の何れか1項に記載の裏面入射型半導体受光素子。
【請求項6】
前記半導体基板の裏面の前記溝で囲まれた受光領域に凸状のレンズが設けられていることを特徴とする請求項1〜5の何れか1項に記載の裏面入射型半導体受光素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2013−58656(P2013−58656A)
【公開日】平成25年3月28日(2013.3.28)
【国際特許分類】
【出願番号】特願2011−196694(P2011−196694)
【出願日】平成23年9月9日(2011.9.9)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成25年3月28日(2013.3.28)
【国際特許分類】
【出願日】平成23年9月9日(2011.9.9)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]