複数のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる方法および装置
本発明は、直列接続されたn個のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる方法に関し、この昇圧コンバータは、直流電流提供手段に接続され、各ブリッジ素子は、複数のスイッチおよび1つのコンデンサで構成される。本方法は、各ブリッジ素子の各スイッチをn−1個の異なる構成に設定して、連続するn−1個の時間期間内にn−1個の異なるブリッジ素子のコンデンサを放電させるステップを含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般には複数のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる方法および装置に関する。
【背景技術】
【0002】
従来のDC/DCコンバータは、直流を、第1の電圧から、第2の電圧(第1の電圧より大きい場合もあるし小さい場合もある)に変換するために、インダクタを使用する。
【0003】
インダクタは、エネルギーを磁場(電流)の形態で蓄えるために使用され、多くの欠点を有する。インダクタは主に銅材料で構成されるため、重く、コストが比較的高い。
【0004】
インダクタに取って代わるために、スイッチとコンデンサとの組み合わせが、すでに提案されている。
【0005】
例えば、DC/DCコンバータとしても知られる電荷ポンプは、コンデンサをエネルギー貯蔵要素として使用する。インダクタをエネルギー貯蔵要素として使用する誘導スイッチングDC/DCコンバータと比較した場合、電荷ポンプは、特定のエンドユーザ用途にとって電荷ポンプを魅力的にする独自の特徴を提供する。
【0006】
昇圧コンバータが動作すると、昇圧コンバータのコンデンサは充電される。
【0007】
昇圧コンバータを既知の初期状態に設定できるようにするため、または保守のために、昇圧コンバータのコンデンサを放電させることが時に必要である。
【0008】
コンデンサは、大量の電荷を、240ボルト以上の比較的高いDC電圧で蓄えることができるため、電源を取り外す場合、または電源を昇圧コンバータから切り離す場合、安全基準を遵守して、いかなるコンデンサも保守作業者または操作者に対して感電の危険を生じさせないように、コンデンサを放電させなければならない。IEC950規格またはCENELEC EN60950では、2ボルト未満の電圧レベルである安全な電荷レベルまでコンデンサを放電させることが必要とされる。
【0009】
一解決策は、各コンデンサに並列抵抗器を追加して、コンデンサを放電できるようにすることである。
【0010】
そのような解決策は、電力損失およびコストの点で満足のいくものではない。並列抵抗器は、昇圧コンバータの通常動作中も常に電力を損失し続け、結果として、電力システム内の熱として現れる無駄なエネルギーを浪費する。
【0011】
IEC950規格の推奨によれば、コンデンサは、短時間(電源がどのように接続されるかに応じて、1秒または10秒のいずれか)で安全な電圧レベルに達する必要もある。昇圧コンバータは高い静電容量値を利用するため、IEC950規格の遵守に適する並列抵抗器は、高い抵抗値が短い放電時間要件に対応できないという理由で、高い電力損失に繋がることになる。
【0012】
最後に、昇圧コンバータ内の多数のコンデンサに、同数の並列抵抗器を使用する必要が生じ、これも結果として、高価で容積の大きい解決策になる。
【発明の概要】
【発明が解決しようとする課題】
【0013】
本発明は、電力損失、容積、およびコストの点で満足のいく解決策を提供することを目的とする。
【課題を解決するための手段】
【0014】
そのために、本発明は、直列接続されたn個のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる方法であって、昇圧コンバータは、直流電流提供手段に接続されたn個のブリッジ素子で構成され、各ブリッジ素子は、複数のスイッチおよび1つのコンデンサで構成され、この方法は、
−各ブリッジ素子の各スイッチをn−1個の異なる構成に設定して、連続するn−1個の時間期間内にn−1個の異なるブリッジ素子のコンデンサを放電させるステップ
を含むことを特徴とする、方法に関する。
【0015】
本発明は、直列接続されたn個のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる装置であって、昇圧コンバータは、直流電流提供手段に接続されたn個のブリッジ素子で構成され、各ブリッジ素子は、複数のスイッチおよび1つのコンデンサで構成され、この装置が、
−各ブリッジ素子の各スイッチをn−1個の異なる構成に設定して、連続するn−1個の時間期間内にn−1個の異なるブリッジ素子のコンデンサを放電させる手段
を備えることを特徴とする、装置にも関する。
【0016】
したがって、すべてのコンデンサに放電抵抗器を必要とせずに、n個のブリッジ素子で構成された昇圧コンバータのコンデンサを放電させることが可能である。
【0017】
n個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【0018】
n個のブリッジ素子で構成される昇圧コンバータのコンデンサに誰かが接触しても危険がない。
【0019】
さらに、いつであっても、n個のブリッジ素子で構成される昇圧コンバータのコンデンサの電圧を制御することができる。その場合、n個のブリッジ素子で構成される昇圧コンバータが動作する際、初期状態に設定することが可能である。
【0020】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段をさらに備え、各ブリッジ素子の各スイッチおよび放電スイッチは、n番目の構成に設定されて、n番目の時間期間内に出力コンデンサを放電させる。
【0021】
したがって、出力コンデンサに専用の抵抗器を必要とせずに、n個のブリッジ素子で構成される昇圧コンバータの出力コンデンサを放電させることが可能である。
【0022】
n個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【0023】
誰かが出力コンデンサに接触しても危険がない。
【0024】
特定の特徴によれば、n番目の構成はさらに、出力段に接続されたn番目のブリッジ素子のコンデンサをn番目の時間期間内に放電できるようにする。
【0025】
したがって、n番目のブリッジ素子のコンデンサに専用の抵抗器を必要とせずに、n個のブリッジ素子で構成される昇圧コンバータのn番目のブリッジ素子のコンデンサを放電させることが可能である。
【0026】
n個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【0027】
誰かがn番目のブリッジ素子のコンデンサに接触しても危険がない。
【0028】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備え、各ブリッジ素子の各スイッチおよび放電スイッチは、(n+1)番目の構成に設定されて、入力コンデンサを(n+1)番目の時間期間内に放電させる。
【0029】
したがって、入力コンデンサに専用の抵抗を必要とせずに、n個のブリッジ素子で構成される昇圧コンバータの入力コンデンサを放電させることが可能である。
【0030】
n個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【0031】
誰かが入力コンデンサに接触しても危険がない。
【0032】
特定の特徴によれば、最初にn番目の構成が設定され、次に(n+1)番目の構成が設定され、次に他のn−1個の異なる構成が設定される。
【0033】
特定の特徴によれば、各ブリッジ素子の各スイッチは、N−MOSFETトランジスタおよびその固有のボディダイオード(intrinsic body diode)で構成され、ボディダイオードのアノードは、N−MOSFETのソースに接続され、ボディダイオードのカソードは、N−MOSFETトランジスタのドレインに接続される。
【0034】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段と入力段とを接続するスイッチをさらに備え、直流電流提供手段および入力段を接続するスイッチは、n+1個の構成中、非導通状態である。
【0035】
したがって、直流電流提供手段は、異なる構成中、短絡しない。
【0036】
特定の特徴によれば、直流電流提供手段は、光起電モジュールである。
【0037】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、光起電モジュールと入力段とを接続するスイッチをさらに備え、光起電モジュールおよび入力段を接続するスイッチは、n+1個の構成中、導通状態である。
【0038】
したがって、逆並列保護ダイオード(anti-parallel protection diode)なしの光起電モジュールが使用される場合、放電プロセスのための追加の装置は必要ない。
【0039】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段を接続するスイッチと第1のブリッジ素子との間に接続される放電回路をさらに備え、放電回路は、放電ダイオードおよび第2の放電抵抗器で構成され、放電ダイオードのカソードは、第1のブリッジ素子の入力に接続され、放電ダイオードのアノードは、第2の放電抵抗器の第1の端子に接続され、第2の放電抵抗器の第2の端子は、直流電流提供手段の負端子に接続される。
【0040】
したがって、直流電流提供手段が、n個のブリッジ素子で構成される昇圧コンバータから切り離され、第1のブリッジ素子の入力と直流電流提供手段の負端子との間の電圧が負になった場合、n個のブリッジ素子で構成される昇圧コンバータの少なくとも1つのコンデンサを放電させる経路がある。
【0041】
本発明の特徴は、添付図面を参照して行われる以下の実施形態例の説明を読むことからより明確に現れるであろう。
【図面の簡単な説明】
【0042】
【図1a】3個のブリッジ素子で構成される昇圧コンバータの第1の例を表し、直流電流提供手段は、逆並列保護ダイオード(anti-parallel protection diode)なしの光起電モジュールである。
【図1b】3個のブリッジ素子で構成される昇圧コンバータの第2の例を表し、直流電流提供手段は任意の種類の直流電流電源である。
【図2】n個のブリッジ素子で構成される昇圧コンバータを備える装置の例を表す。
【図3】3個のブリッジで構成される昇圧コンバータのブリッジの電圧値の例である。
【図4a】昇圧コンバータの第1の例において説明される、n個(例えばnは3に等しい)のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させるアルゴリズムの例である。
【図4b】昇圧コンバータの第2の例において説明される、n個(例えばnは3に等しい)のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させるアルゴリズムの例である。
【図5a】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図5b】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図5c】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図5d】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図5e】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図6】第1の時間期間中、昇圧コンバータの第1の例における少なくとも1つのコンデンサが第1の構成で放電される場合の3個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図7】第2の時間期間中、昇圧コンバータの第1の例における少なくとも1つのコンデンサが第2の構成で放電される場合の3個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図8】第3の時間期間中、昇圧コンバータの第1の例における少なくとも1つのコンデンサが第3の構成で放電される場合の3個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図9】第4の時間期間中、昇圧コンバータの第1の例における少なくとも1つのコンデンサが第4の構成で放電される場合の3個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図10a】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図10b】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図10c】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図10d】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図10e】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【発明を実施するための形態】
【0043】
図1aは、3個のブリッジ素子(n=3)で構成される昇圧コンバータの第1の例を表し、直流電流提供手段は光起電モジュールである。
【0044】
3個のブリッジ素子で構成される昇圧コンバータは、リアクトルレス昇圧コンバータ(Reactor Less Boost Converter)(RLBC)またはインダクタレス昇圧コンバータ(inductor less boost converter)とも呼ばれる。
【0045】
基本的に、従来のDC/DC昇圧コンバータのインダクタは、直列接続された「n」個のブリッジ素子またはビットで置き換えられる。各ブリッジ素子は、図1に示される複数のスイッチおよびコンデンサで構成される。2個のスイッチが、スイッチとして機能するダイオードの形態であってもよいことに留意する必要がある。この個々のブリッジ構造は「ビット」とも呼ばれる。
【0046】
図1では、各ブリッジ素子またはビットB1、B2、およびB3の各スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33は、N−MOSFETトランジスタおよびその固有のボディダイオード(intrinsic body diode)で構成される。ボディダイオードのアノードは、N−MOSFETのソースに接続され、ボディダイオードのカソードは、N−MOSFETトランジスタのドレインに接続される。
【0047】
図1では、3個のビットB1、B2、およびB3が示される。
【0048】
より多数のブリッジ素子で構成される昇圧コンバータは、ビットB1を必要なだけ複製することにより得ることができる。
【0049】
ビットB1は、4個のスイッチS11、S12、S13、およびS14ならびに1個のコンデンサC1で構成される。
【0050】
ビットB2は、4個のスイッチS21、S22、S23、およびS24ならびに1個のコンデンサC2で構成される。
【0051】
ビットB3は、3個のスイッチS31、S32、S33および1個のコンデンサC3で構成される。
【0052】
ビットBi(ただし、n=3(i=1〜n−1)であるため、iは1または2)のそれぞれについて、Si1のN−MOSFETトランジスタのドレインは、コンデンサCiの正端子およびSi4のN−MOSFETトランジスタのドレインに接続される。SilのN−MOSFETトランジスタのソースは、Si2のN−MOSFETトランジスタのドレインに接続される。Si4のN−MOSFETトランジスタのソースは、Si3のN−MOSFETトランジスタのドレインに接続される。Si2のN−MOSFETトランジスタのソースは、コンデンサCiの負端子およびSi4のN−MOSFETトランジスタのソースに接続される。
【0053】
直流電流提供手段は、例えば、入力電圧Vinを提供する光起電要素(PVモジュール、複数可)である。直流電流提供手段の正端子は、スイッチSwbの第1の端子に接続される。スイッチSwbは、保守作業者またはプロセッサにより制御されるスイッチであり得る。スイッチSwbは、回路ブレーカ、断続器、中継器、またはN−MOSFETトランジスタであり得る。
【0054】
スイッチSwbの第2の端子は、抵抗器RSと、コンデンサCSと、ダイオードDSとで構成されるスナバ回路と呼ばれる入力回路に接続される。
【0055】
スイッチSwbの第2の端子は、ダイオードDSのアノードと、抵抗器RSの第1の端子と、スイッチS12のN−MOSFETトランジスタのドレインとに接続される。ダイオードDSのカソードは、抵抗器RSの第2の端子と、コンデンサCSの第1の端子とに接続される。
【0056】
コンデンサCSの第2の端子は、直流電流提供手段の負端子に接続される。
【0057】
S14のN−MOSFETトランジスタのソースは、S22のN−MOSFETトランジスタのドレインに接続される。
【0058】
S24のN−MOSFETトランジスタのソースは、S32のN−MOSFETトランジスタのドレインに接続される。
【0059】
S31のN−MOSFETトランジスタのソースは、S32のN−MOSFETトランジスタのドレインに接続される。S32のN−MOSFETトランジスタのソースは、コンデンサC3の負端子と、S33のN−MOSFETトランジスタのドレインとに接続される。
【0060】
S31のN−MOSFETトランジスタのドレインは、コンデンサC3の正端子と、出力回路のダイオードDOのアノードとに接続される。
【0061】
出力回路は、スイッチSDISと、抵抗器RDISと、ダイオードDOと、コンデンサCOとで構成される。
【0062】
S33のN−MOSFETトランジスタのソースは、直流電流提供手段の負端子に接続される。
【0063】
ダイオードDOのカソードは、コンデンサCOの正端子と、抵抗器DDISの第1の端子とに接続される。
【0064】
放電抵抗器RDISの第2の端子は、スイッチSDISの第1の端子に接続される。スイッチSDISは、中継器、N−MOSFETトランジスタ、または制御可能な任意のスイッチであり得る。
【0065】
スイッチSDISの第2の端子は、コンデンサCOの負端子と、直流電流提供手段の負端子とに接続される。
【0066】
昇圧コンバータの負荷は、ダイオードDOのカソードと直流電流提供手段の負端子との間に接続される。
【0067】
コンデンサCOの電圧はVCOに等しく、コンデンサCSの電圧はVCSに等しく、コンデンサC1の電圧はVC1に等しく、コンデンサC2の電圧はVC2に等しく、コンデンサC3の電圧はVC3に等しい。
【0068】
B1の入力と出力との電圧差をVb1と称し、B2の入力と出力との電圧差をVb2と称し、B3の入力と出力との電圧差をVb3と称する。Vb3は、スイッチS33がオンの場合、Vb3*に等しく、スイッチS33がオフの場合、Vb3**に等しい。
【0069】
動作に際して、RLBCは、利用可能な「ビット」の数に依存して、離散的な電圧昇圧比の値を提供する。昇圧比の離散的な値の数は、法則:
nratios=2n
に準拠し得る。式中、「nratios」は可能な昇圧比(またはデューティサイクル)の合計数であり、「n」は直列接続されたビット数である。
【0070】
各ビットに加えられる電圧値は、以下の法則:
[Vc1:Vc2: … :Vcn]=[1:2: … :2(n-1)]VCO/2n
に準拠し得る。式中、VCOは昇圧した出力電圧である。
【0071】
安定した出力電圧を得るために、以下の法則:
Vin=VCO/ratioi, i=1,2,…,nratios
に準拠する「nratios」個の異なる入力電圧を持たせることが可能である。
【0072】
図1のn=3ビットの場合、[Vc1:Vc2:Vc3]=[1:2:4]Vrefである。
【0073】
各ブリッジBiのスイッチの切り替えパターンは、各ブリッジの各コネクタにおいて、+Vci、−Vci、または0に等しい電圧Vbiを提供するように定義される。但し、VciはコンデンサCiの電圧である。さらに、各ビットBiの切り替えパターンは、主切り替え周期T=1/fの、2n個の等しい連続したサブ周期ΔTとして適宜定義される。
【0074】
3個のブリッジ素子で構成される昇圧コンバータの各ブリッジの電圧値の例を、図3を参照して説明する。
【0075】
ここで、[Vc1:Vc2:Vc3]=[2:3:4]または[Vc1:Vc2:Vc3:Vc3]=[1:1:1:4]のような他の構成を使用してもよいことに留意する必要がある。さらに、最終的にnratiosを2nよりも大きくすることもできる。
【0076】
切り替えパターンは、スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33のN−MOSFETトランジスタのゲートに適用される。
【0077】
本発明によれば、コンデンサC1〜Cn、CS、およびCOは、少なくともn+1個の時間期間中に放電される。
【0078】
本発明によれば、各ブリッジ素子の各スイッチは、n−1個の異なる構成に設定されて、n−1個の異なるブリッジ素子のコンデンサを連続するn−1個の時間期間内に放電させる。
【0079】
本発明によれば、3個のブリッジ素子で構成される昇圧コンバータは、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段を備える。各ブリッジ素子の各スイッチおよび放電スイッチは、n番目の構成に設定されて、出力コンデンサをn番目の時間期間内に放電させる。
【0080】
本発明によれば、n番目の構成はさらに、n番目のブリッジ素子のコンデンサをn番目の時間期間内に放電できるようにする。
【0081】
本発明によれば、3個のブリッジ素子で構成される昇圧コンバータは、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備える。ブリッジ素子のスイッチおよび放電スイッチは、(n+1)番目の構成に設定されて、入力コンデンサを(n+1)番目の時間期間内に放電させる。
【0082】
本発明によれば、n番目の構成がまず設定され、次に(n+1)番目の構成が設定され、次にn−1個の異なる構成が設定される。
【0083】
図1bは、3個のブリッジ素子で構成される昇圧コンバータの第2の例であり、直流電流提供手段は任意の種類の直流電流電源である。
【0084】
3個のブリッジ素子で構成される昇圧コンバータの第2の例は、コンバータの第1の例と殆ど同一である。
【0085】
コンバータの第2の例は、同じ電気図(electric diagram)と、同じ構成要素S11、S12、S13、S14、S21、S22、S23、S24、S31、S32、S33、SDIS、SWB、C1、C2、C3、CO、CS、RDIS、RS、DS、DOとで構成され、さらに放電回路を備える。
【0086】
追加される放電回路は、放電ダイオードDDISおよび第2の放電抵抗器RDIS'で構成される。
【0087】
放電ダイオードDDISのカソードは、第1のブリッジ素子B1の入力に接続される。第1のブリッジ素子B1の入力は、S12のN−MOSFETトランジスタのドレインに接続されたS11のN−MOSFETトランジスタのソースで構成される。放電ダイオードDDISのアノードは、第2の放電抵抗器RDIS'の第1の端子に接続され、第2の放電抵抗器RDIS'の第2の端子は、直流電流提供手段の負端子に接続される。
【0088】
直流電流提供手段が保護ダイオード(カソードが直流電流提供手段の正端子に接続され、アノードが直流電流提供手段の負端子に接続されたもの)を有する場合、C2またはC1の放電中、スイッチSWBが導通モードであれば、かなり大きな電流が保護ダイオードを通って流れる。この電流は、保護ダイオードを破壊する恐れがあり、各コンデンサを破壊する恐れがあり、または3個のブリッジ素子で構成される昇圧コンバータの他のスイッチを破壊する恐れがある。
【0089】
放電回路は、スイッチSWBが導通中ではない場合、コンデンサC1およびC2を放電できるようにする。また、放電回路は、第2の抵抗器RDIS'に適正な値を選択することにより、放電電流を制限する。
【0090】
図2は、3個のブリッジ素子で構成される昇圧コンバータを備える装置の例を表す。
【0091】
装置20は、例えば、バス201により接続された構成要素と、図4aまたは図4bにおいて開示されるアルゴリズムに関連するプログラムとにより制御されるプロセッサ200に基づく構造である。
【0092】
ここで、一変形例では、装置20が、以下に開示されるプロセッサ200により実行される動作と同じ動作を実行する1つまたはいくつかの専用集積回路の形態で実施されることに留意する必要がある。
【0093】
バス201は、プロセッサ200を、読み取り専用メモリROM202、ランダムアクセスメモリRAM203、アナログ/デジタル変換器ADC206、および図1aまたは図1bに開示されたようなRLBCモジュールにリンクする。
【0094】
読み取り専用メモリROM202は、図4aまたは図4bに開示されるアルゴリズムに関連するプログラムの命令(装置20が電源投入されると、ランダムアクセスメモリRAM203に転送される)を含む。
【0095】
読み取り専用メモリROM202は、3個のブリッジ素子で構成される昇圧コンバータの通常動作中、図3に示されるようなテーブルを記憶すると共に、放電プロセス中のRLBCのスイッチの第1、第2、第3、および第4の構成に対応する切り替えパターンも記憶する。
【0096】
RAMメモリ203は、変数を収容することを目的とするレジスタと、図4aまたは図4bに開示されるようなアルゴリズムに関連するプログラムの命令とを含む。
【0097】
アナログ/デジタル変換器206は、RLBCに接続され、入力電圧Vinおよび/または出力電圧Vout=VCOを表す電圧を二進情報に変換する。
【0098】
図3は、比VCO/Vin=N/(N−P)=8(D=0.875)を有するような、3個のブリッジで構成されたブースタコンバータの各ブリッジの電圧値の例である。
【0099】
RLBCが直流電流提供手段を昇圧させる際に使用される周期パターンは、8つの時間インターバルに分解される。基準電圧Vrefは、Voutを8で割ったものに等しい。
【0100】
行301において、1に等しい値は、Vb1=Vrefであることを意味し、−1に等しい値は、Vb1=−Vrefであることを意味し、0に等しい値はVb1=0であることを意味する。
【0101】
行302において、1に等しい値は、Vb2=2Vrefであることを意味し、−1に等しい値は、Vb2=−2Vrefであることを意味し、0に等しい値はVb2=0であることを意味する。
【0102】
行303において、1に等しい値は、Vb3=4Vrefであることを意味し、−1に等しい値は、Vb3=−4Vrefであることを意味し、0に等しい値はVb3=0であることを意味する。
【0103】
各時間インターバルt1〜t8の持続時間は、ΔT=T/N(N=8)である。但し、Tは、図1のスイッチS33により動作するサイクルの持続時間である。
【0104】
比Vout/Vin=8を得るには、8つの時間インターバルが必要である。
【0105】
時間インターバルt1、t2、t3、およびt4において、Vb1=Vref、Vb2=Vb3=0である。時間インターバルt5およびt6において、Vb1=−Vref、Vb2=2Vref、Vb3=0である。時間インターバルt7において、Vb1=−Vref、Vb2=−2Vref、Vb3=4Vrefである。時間インターバルt8において、Vb1=−Vref、Vb2=−2Vref、Vb3=−4Vrefである。
【0106】
図4aは、n個(例えばnは3に等しい)のブリッジ素子で構成される昇圧コンバータの第1の例のコンデンサを放電させるアルゴリズムの例である。
【0107】
より正確には、本アルゴリズムは、n個のブリッジ素子で構成される昇圧コンバータを備える装置20のプロセッサ200により実行される。
【0108】
本アルゴリズムは、RLBCが、(例えば保守のために)電源をオフにする必要がある都度実行され、または、RLBCを既知の初期状態に設定する必要がある場合に実行される。
【0109】
ステップS400において、プロセッサ200は、RLBCの各スイッチを第1の構成に設定する。第1の構成では、プロセッサ200は、スイッチS11〜S33をオフ状態に設定するように(すなわち、スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33のN−MOSFETトランジスタを非導通状態にするように)RLBCの各スイッチに命令する。この第1の構成において、プロセッサ200は、スイッチSDISをオン状態(すなわち導通状態)に設定するようにRLBCの各スイッチに命令し、スイッチSWBはオン状態を保つ。
【0110】
RLBCの第1の構成は、図6に示される電気回路に対応する。
【0111】
図6は、少なくとも1つのコンデンサが、第1の時間期間中において、昇圧コンバータの第1の例において第1の構成で放電される、3個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【0112】
スイッチS11〜S33のN−MOSFETトランジスタは非導通モードであるため、電流は、スイッチS11〜S33のボディダイオード内を、それぞれの極性に従って、流れる場合もあれば、流れない場合もある。
【0113】
T1において開始する第1の時間期間において、コンデンサC3およびCOは、図5dおよび図5eに示されるように放電され、コンデンサC1、C2、およびCSは、図5a、図5b、および図5cに示されるように、放電されない。
【0114】
図5aは、昇圧コンバータの第1の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC1の、様々な時間期間中の電圧変動VC1を表す。
【0115】
図5bは、昇圧コンバータの第1の例での、時間期間中の3個のブリッジ素子で構成される昇圧コンバータのコンデンサC2の、様々な時間期間中の電圧変動VC2を表す。
【0116】
図5cは、昇圧コンバータの第1の例での、時間期間中の3個のブリッジ素子で構成される昇圧コンバータのコンデンサCSの、様々な時間期間中の電圧変動VCSを表す。
【0117】
図5dは、昇圧コンバータの第1の例での、時間期間中の3個のブリッジ素子で構成される昇圧コンバータのコンデンサC3の、様々な時間期間中の電圧変動VC3を表す。
【0118】
図5eは、昇圧コンバータの第1の例での、時間期間中の3個のブリッジ素子で構成される昇圧コンバータのコンデンサCOの、様々な時間期間中の電圧変動VCOを表す。
【0119】
時刻T1は、ステップS400において実行される第1の構成へのスイッチの命令の瞬間に対応する。
【0120】
図5eに示されるように、T1後、コンデンサCOは抵抗器RDISを通して放電する。図5a〜図5dにおける他の電圧VC1、VC2、VC3、およびVCSは、VCO+VC1+VC2の値がVin=VCSに等しくなるまで変化しない。
【0121】
この瞬間から、VC1およびVC2は、S11、S13、S21、およびS23のボディダイオードを通しての充電を開始する。この充電プロセスは、VCOが完全に放電され、Vin=VC1+VC2=VOCになるまで続けられる。但し、VOCは、電流が電源により供給されない場合、電圧Vinである。これは光起電モジュールの開回路電圧を意味する。この第1の時間期間中、図5dでの特定の瞬間に、VCO=VC3であり、T1’から、S33のボディダイオードも導通になるため、コンデンサCOおよびC3はともに放電する。電圧VCOおよびVC3の両方が監視されるため、VCO=VC3の場合、N−MOSFET S33をオン状態に設定して、ボディダイオードへのストレスを回避できる。第1の時間期間の終了時、VCO=VC3=0であり、かつVin=VCS=VOC=VC1+VC2である。
【0122】
次のステップS401において、プロセッサ200は、放電すべきコンデンサを変更するときか否か、すなわち、第1の時間期間が経過したか否かをチェックする。
【0123】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS402に移る。その他の場合、プロセッサ200はステップS401に戻る。
【0124】
プロセッサ200は、電圧VCOおよびVC3が2ボルト以下であるか否かをチェックすることにより、または、ステップS400においてアクティブ化されたタイマ(第1の時間期間を表す)が、少なくとも、コンデンサCO、C3、および抵抗器RDISの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0125】
ステップS402において、プロセッサ200は、RLBCの各スイッチを第2の構成に設定する。第2の構成において、プロセッサ200は、スイッチSWB、S11、S14、S21、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS11、S14、S21、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)RLBCの各スイッチに命令する。プロセッサ200は、スイッチS12、S13、S22、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS12、S13、S22、S24、S23、およびS31のN−MOSFETトランジスタを非導通モードにするように)RLBCの各スイッチに命令する。
【0126】
RLBCの第2の構成は、図7に示される電気回路に対応する。
【0127】
図7は、昇圧コンバータの第1の例での、第2の時間期間中において少なくとも1つのコンデンサが第2の構成で放電される場合の、3個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【0128】
スイッチS11、S14、S21、S24、S32、およびS33のN−MOSFETトランジスタは導通モードであるため、スイッチS11、S14、S21、S24、S32、およびS33は、分路(shunt)により表される。
【0129】
導通しているN−MOSFET S11、S14、S21、S24、S32、およびS33を通してスナバ回路が接地に短絡するため、第2の時間期間内で、コンデンサCSは抵抗器RSを通して放電する。
【0130】
直流電流提供手段が光起電モジュールである場合、Vinは瞬時にゼロに変わり、光起電モジュールは、強制的に短絡電流ISC状態になる。コンデンサCSは、スナバ回路時定数に従って放電し、電流ピークはVCS/RSに制限される。この第2の時間インターバルの終了時、コンデンサCSは完全に放電されている。
【0131】
図5cは、昇圧コンバータの第1の例での、様々な時間期間中での3個のブリッジ素子で構成される昇圧コンバータのコンデンサCSの電圧変動VCSを表す。
【0132】
時刻T1は、ステップS400において実行される第1の構成におけるスイッチの命令の瞬間に対応する。
【0133】
時刻T2は、ステップS402において実行される第2の構成におけるスイッチの命令の瞬間に対応する。
【0134】
時刻T3およびT4は、本アルゴリズムのステップS404およびS406において開示される第3および第4の構成におけるスイッチの命令の瞬間に対応する。
【0135】
次のステップS403において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否か、すなわち、第2の時間期間が経過したか否かをチェックする。
【0136】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS404に移る。その他の場合、プロセッサ200はステップS403に戻る。
【0137】
プロセッサ200は、電圧VCS≦2ボルトであるか否かをチェックすることにより、または、ステップS402においてアクティブ化されたタイマが少なくとも、コンデンサCSおよび抵抗器RSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0138】
ステップS404において、プロセッサ200は、RLBCの各スイッチを第3の構成に設定する。第3の構成において、プロセッサ200は、スイッチSWB、S11、S14、S22、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS11、S14、S22、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)RLBCの各スイッチに命令する。プロセッサ200は、スイッチS12、S13、S21、S23、S31、およびSDISをオフ状態に設定する、すなわち、スイッチS12、S13、S21、S23、およびS31のN−MOSFETトランジスタを非導通モードにするように、RLBCの各スイッチに命令する。
【0139】
RLBCの第3の構成は、図8に示される電気回路に対応する。
【0140】
図8は、昇圧コンバータの第1の例での、第3の時間期間中において少なくとも1つのコンデンサが第3の構成で放電される場合の、3個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【0141】
スイッチS11、S14、S22、S24、S32、およびS33のN−MOSFETトランジスタは導通モードであるため、スイッチS11、S14、S22、S24、S32、およびS33は、分路により表される。
【0142】
第3の時間期間において、VC2はVCSと殆ど同じように放電する。
【0143】
図5bは、昇圧コンバータの第1の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC2の、様々な時間期間中の電圧変動VC2を表す。
【0144】
時刻T1は、ステップS400において実行される第1の構成におけるスイッチの命令の瞬間に対応する。
【0145】
時刻T3は、ステップS404において実行される第3の構成におけるスイッチの命令の瞬間に対応する。
【0146】
直流電流提供手段が、保護ダイオードなしの光起電モジュールである場合、VC2が光起電モジュールに印加される。これは、コンデンサC2が完全に放電される瞬間まで続く負電圧が光起電モジュールに存在することを意味する。コンデンサC2を通る電流は、ISC(光起電モジュール短絡電流)に、抵抗器RSを通る成分を加えたものであり、電流ピークはISC+VC2/RSに制限される。
【0147】
その負電圧は、図5cのT3において示されるように、コンデンサCSにも現れる。
【0148】
次のステップS405において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否か、すなわち、第3の時間期間が経過したか否かをチェックする。
【0149】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS406に移る。その他の場合、プロセッサ200はステップS405に戻る。
【0150】
プロセッサ200は、電圧VC2≦2ボルトであるか否かをチェックすることにより、または、ステップS404においてアクティブ化されたタイマが少なくとも、コンデンサC2および抵抗器RSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0151】
ステップS406において、プロセッサ200は、RLBCのスイッチを第4の構成に設定する。第4の構成において、プロセッサ200は、スイッチSWB、S14、S12、S21、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS14、S12、S21、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)、RLBCの各スイッチに命令する。この第4の構成において、プロセッサ200は、スイッチS11、S13、S22、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS11、S13、S22、S23、S31のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。
【0152】
RLBCの第4の構成は、図9に示される電気回路に対応する。
【0153】
図9は、昇圧コンバータの第1の例での、第4の時間期間中において少なくとも1つのコンデンサが第4の構成で放電される場合の、3個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【0154】
スイッチS14、S12、S21、S24、S32、およびS33のN−MOSFETトランジスタは導通モードであるため、スイッチS14、S12、S21、S24、S32、およびS33は、分路により表される。
【0155】
第4の時間期間において、C1はC2と同じように放電する。
【0156】
図5aは、昇圧コンバータの第1の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC1の、様々な時間期間中の電圧変動VC1を表す。
【0157】
時刻T1は、ステップS400において実行される第1の構成におけるスイッチの命令の瞬間に対応する。
【0158】
時刻T4は、ステップS406において実行される第4の構成におけるスイッチの命令の瞬間に対応する。
【0159】
直流電流提供手段が、光起電モジュールである場合、VC1は光起電モジュールに印加される。これは、コンデンサC1が完全に放電される瞬間まで続く負電圧が光起電モジュールに存在することを意味する。コンデンサを通る電流は、ISCに、抵抗器RSを通る成分を加えたものであり、電流ピークはISC+VC1/RSに制限される。
【0160】
その負電圧は、図5cのT3において使用されるように、コンデンサCSにも現れる。
【0161】
次のステップS407において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否かをチェックする。
【0162】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS408に移る。その他の場合、プロセッサ200はステップS407に戻る。
【0163】
プロセッサ200は、電圧VC1≦2ボルトであるか否かをチェックすることにより、または、ステップS406においてアクティブ化されたタイマが少なくとも、C1およびRSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0164】
次のステップS408において、スイッチSWBはオフ状態になる。
【0165】
一変形例において、ステップS406およびS407をステップS404の前に実行できることに留意する必要がある。
【0166】
さらに、RLBCがより多数のビット、例えば、1つ多くのビットで構成される場合、本アルゴリズムは、追加されたビット毎に、追加された各ビットのコンデンサを放電できるようにする2つの追加ステップを含む。
【0167】
図4bは、3個のブリッジ素子で構成された昇圧コンバータの第2の例の各コンデンサを放電させるアルゴリズムの例である。
【0168】
より正確には、本アルゴリズムは、n個(例えばnは3に等しい)のブリッジ素子で構成される昇圧コンバータを備える装置20のプロセッサ200により実行される。
【0169】
本アルゴリズムは、RLBCが、例えば、保守のために電源をオフにする必要がある都度、またはRLBCを既知の初期状態に設定する必要がある場合に実行される。
【0170】
ステップS450において、プロセッサ200は、スイッチS11〜S33をオフ状態に設定するように(すなわち、スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。プロセッサ200は、スイッチSWBおよびSDISをオフ状態(すなわち非導通状態)に設定するように、RLBCの各スイッチに命令する。
【0171】
したがって、RLBCは、負荷および直流電流提供手段(電圧源、電流源、または光起電モジュールであってもよく、逆並列保護ダイオード(anti-parallel protection diode)を使用しても使用しなくともよい)から切り離される。RLBCのすべてのコンデンサCS、C1、C2、C3、およびCOは、放電のための電流路がないため、充電された状態を保つ。
【0172】
ステップS451において、プロセッサ200は、RLBCの各スイッチを第1の構成に設定する。第1の構成において、プロセッサ200は、スイッチS11〜S33をオフ状態に設定するように(すなわち、スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。第1の構成において、プロセッサ200は、スイッチSWBをオフ状態に設定し、スイッチSDISをオン状態(すなわち導通状態)に設定するように、RLBCの各スイッチに命令する。
【0173】
第1の時間期間中、コンデンサCOは、RDISを通して放電を開始する。RLBCの第1の構成は第1の時間期間に設定され、第1の時間期間は、図10eに示されるように、T1bにおいて開始する。
【0174】
図10eは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサCOの、様々な時間期間中の電圧変動VCOを表す。
【0175】
時間T1b’において、コンデンサC3の電圧レベルは、コンデンサCOの電圧レベルに等しくなる。このようにして、S33のボディダイオードと共にダイオードDOも、導通状態になり、この瞬間から、両コンデンサは、抵抗器RDISを通して放電する。コンデンサCSも、スイッチS11、S13、S21、S23、S31、およびDOのボディダイオードを通して、そして結果的にはコンデンサC1、C2、および抵抗器RSを通しても放電を開始する。このフェーズは、コンデンサCOおよびC3が完全に放電し、それにより、VCS、VC1、およびVC2が平衡状態になり、もはやそれらのコンデンサを通る電流が存在しなくなるまで続けられる。
【0176】
これらの挙動は、図10a〜図10eに開示される。
【0177】
図10aは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC1の、様々な時間期間中の電圧変動VC1を表す。
【0178】
図10bは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC2の、様々な時間期間中の電圧変動VC2を表す。
【0179】
図10cは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサCSの、様々な時間期間中の電圧変動VCSを表す。
【0180】
図10dは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC3の、様々な時間期間中の電圧変動VC3を表す。
【0181】
次のステップS452において、プロセッサ200は、放電すべきコンデンサを変更するときか否か、すなわち、第1の時間期間が経過したか否かをチェックする。
【0182】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS453に移る。その他の場合、プロセッサ200はステップS452に戻る。
【0183】
プロセッサ200は、電圧VCOおよびVC3が2ボルト以下であるか否かをチェックすることにより、または、ステップS451においてアクティブ化されたタイマ(第1の時間期間を表す)が少なくとも、コンデンサCO、C3、および抵抗器RDISの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0184】
ステップS453において、プロセッサ200は、RLBCの各スイッチを第2の構成に設定する。第2の構成において、プロセッサ200は、スイッチS11、S14、S21、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS11、S14、S21、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)RLBCの各スイッチに命令する。プロセッサ200は、スイッチSWB、S12、S13、S22、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS12、S13、S22、S24、S23、およびS31のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。
【0185】
S11、S14、S21、S24、S32、およびS33の導通するN−MOSFETを通してスナバ回路が接地に短絡されるため、第2の時間期間内で、コンデンサCSは抵抗器RSを通して放電する。
【0186】
図10cは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサCSの、様々な時間期間中の電圧変動VCSを表す。
【0187】
時刻T1b’は、ステップS451において実行される第1の構成におけるスイッチの命令後、CSが放電を開始した瞬間に対応する。
【0188】
時刻T2bは、ステップS453において実行される第2の構成におけるスイッチの命令の瞬間に対応する。
【0189】
時刻T3bおよびT4bは、第3および第4の構成へのスイッチの命令の瞬間に対応する(これは本アルゴリズムのステップS455およびS457において開示される)。
【0190】
次のステップS454において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否か、すなわち、第2の時間期間が経過したか否かをチェックする。
【0191】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS455に移る。その他の場合、プロセッサ200はステップS454に戻る。
【0192】
プロセッサ200は、電圧VCS≦2ボルトであるか否かをチェックすることにより、または、ステップS453においてアクティブ化されたタイマが少なくとも、コンデンサCSおよび抵抗器RSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0193】
ステップS455において、プロセッサ200は、RLBCの各スイッチを第3の構成に設定する。第3の構成において、プロセッサ200は、スイッチS11、S14、S22、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS11、S14、S22、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)RLBCの各スイッチに命令する。プロセッサ200は、スイッチSWB、S12、S13、S21、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS12、S13、S21、およびS23、S31のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。
【0194】
第3の時間期間において、VC2はVCSと殆ど同じように放電する。
【0195】
図10bは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC2の、様々な時間期間中の電圧変動VC2を表す。
【0196】
時刻T3bは、ステップS455において実行される第3の構成におけるスイッチの命令の瞬間に対応する。
【0197】
時刻T4bは、ステップS457において実行される第4の構成におけるスイッチの命令の瞬間に対応する。
【0198】
コンデンサC2は、DDISおよびRDIS'を通して放電されると共に、抵抗器RSおよびコンデンサCSを通しても放電される。コンデンサCSは、コンデンサC2により印加される初期負電圧を試験し、次に、両コンデンサC2およびCSが完全に放電するまで、負電圧と同時に放電する。この負電圧は、図10cのT3bに示されるように、コンデンサCSにも現れる。
【0199】
次のステップS456において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否か、すなわち、第3の時間期間が経過したか否かをチェックする。
【0200】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS457に移る。その他の場合、プロセッサ200はステップS456に戻る。
【0201】
プロセッサ200は、電圧VC2≦2ボルトであるか否かをチェックすることにより、または、ステップS455においてアクティブ化されたタイマが少なくとも、コンデンサC2およびCSならびに抵抗器RSおよびRDIS'の値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0202】
ステップS457において、プロセッサ200は、RLBCの各スイッチを第4の構成に設定する。第4の構成において、プロセッサ200は、スイッチS14、S12、S21、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS14、S12、S21、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)、RLBCの各スイッチに命令する。この第4の構成において、プロセッサ200は、スイッチSWB、S11、S13、S22、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS11、S13、S22、S23、S31のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。
【0203】
第4の時間期間において、VC1はVC2と同じように放電する。
【0204】
図10aは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC1の、様々な時間期間中の電圧変動VC1を表す。
【0205】
時刻T4bは、ステップS457において実行される第4の構成におけるスイッチの命令の瞬間に対応する。
【0206】
コンデンサC1は、DDISおよびRDIS'を通して放電されると共に、抵抗器RSおよびコンデンサCSを通しても放電される。コンデンサCSは、コンデンサC2により印加される初期負電圧を試験し、次に、両コンデンサC2およびCSが完全に放電するまで、負電圧と同時に放電する。その負電圧は、図10cのT4bに示されるように、コンデンサCSにも現れる。
【0207】
次のステップS458において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否かをチェックする。
【0208】
放電すべきコンデンサを変更するときである場合、プロセッサ200は本アルゴリズムを中止する。その他の場合、プロセッサ200はステップS458に戻る。
【0209】
プロセッサ200は、電圧VC1≦2ボルトであるか否かをチェックすることにより、または、ステップS457においてアクティブ化されたタイマが少なくとも、コンデンサC1およびCSならびに抵抗器RSおよびRDIS'の値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0210】
ここで、RLBCがより多数のビット、例えば、1つ多くのビットで構成される場合、本アルゴリズムが、追加されたビット毎に、追加された各ビットのコンデンサを放電できるようにする2つの追加ステップを含むことに留意する必要がある。
【0211】
当然ながら、本発明の範囲から逸脱せずに、上述した本発明の実施形態に対して多くの変更を行い得る。
【技術分野】
【0001】
本発明は、一般には複数のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる方法および装置に関する。
【背景技術】
【0002】
従来のDC/DCコンバータは、直流を、第1の電圧から、第2の電圧(第1の電圧より大きい場合もあるし小さい場合もある)に変換するために、インダクタを使用する。
【0003】
インダクタは、エネルギーを磁場(電流)の形態で蓄えるために使用され、多くの欠点を有する。インダクタは主に銅材料で構成されるため、重く、コストが比較的高い。
【0004】
インダクタに取って代わるために、スイッチとコンデンサとの組み合わせが、すでに提案されている。
【0005】
例えば、DC/DCコンバータとしても知られる電荷ポンプは、コンデンサをエネルギー貯蔵要素として使用する。インダクタをエネルギー貯蔵要素として使用する誘導スイッチングDC/DCコンバータと比較した場合、電荷ポンプは、特定のエンドユーザ用途にとって電荷ポンプを魅力的にする独自の特徴を提供する。
【0006】
昇圧コンバータが動作すると、昇圧コンバータのコンデンサは充電される。
【0007】
昇圧コンバータを既知の初期状態に設定できるようにするため、または保守のために、昇圧コンバータのコンデンサを放電させることが時に必要である。
【0008】
コンデンサは、大量の電荷を、240ボルト以上の比較的高いDC電圧で蓄えることができるため、電源を取り外す場合、または電源を昇圧コンバータから切り離す場合、安全基準を遵守して、いかなるコンデンサも保守作業者または操作者に対して感電の危険を生じさせないように、コンデンサを放電させなければならない。IEC950規格またはCENELEC EN60950では、2ボルト未満の電圧レベルである安全な電荷レベルまでコンデンサを放電させることが必要とされる。
【0009】
一解決策は、各コンデンサに並列抵抗器を追加して、コンデンサを放電できるようにすることである。
【0010】
そのような解決策は、電力損失およびコストの点で満足のいくものではない。並列抵抗器は、昇圧コンバータの通常動作中も常に電力を損失し続け、結果として、電力システム内の熱として現れる無駄なエネルギーを浪費する。
【0011】
IEC950規格の推奨によれば、コンデンサは、短時間(電源がどのように接続されるかに応じて、1秒または10秒のいずれか)で安全な電圧レベルに達する必要もある。昇圧コンバータは高い静電容量値を利用するため、IEC950規格の遵守に適する並列抵抗器は、高い抵抗値が短い放電時間要件に対応できないという理由で、高い電力損失に繋がることになる。
【0012】
最後に、昇圧コンバータ内の多数のコンデンサに、同数の並列抵抗器を使用する必要が生じ、これも結果として、高価で容積の大きい解決策になる。
【発明の概要】
【発明が解決しようとする課題】
【0013】
本発明は、電力損失、容積、およびコストの点で満足のいく解決策を提供することを目的とする。
【課題を解決するための手段】
【0014】
そのために、本発明は、直列接続されたn個のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる方法であって、昇圧コンバータは、直流電流提供手段に接続されたn個のブリッジ素子で構成され、各ブリッジ素子は、複数のスイッチおよび1つのコンデンサで構成され、この方法は、
−各ブリッジ素子の各スイッチをn−1個の異なる構成に設定して、連続するn−1個の時間期間内にn−1個の異なるブリッジ素子のコンデンサを放電させるステップ
を含むことを特徴とする、方法に関する。
【0015】
本発明は、直列接続されたn個のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる装置であって、昇圧コンバータは、直流電流提供手段に接続されたn個のブリッジ素子で構成され、各ブリッジ素子は、複数のスイッチおよび1つのコンデンサで構成され、この装置が、
−各ブリッジ素子の各スイッチをn−1個の異なる構成に設定して、連続するn−1個の時間期間内にn−1個の異なるブリッジ素子のコンデンサを放電させる手段
を備えることを特徴とする、装置にも関する。
【0016】
したがって、すべてのコンデンサに放電抵抗器を必要とせずに、n個のブリッジ素子で構成された昇圧コンバータのコンデンサを放電させることが可能である。
【0017】
n個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【0018】
n個のブリッジ素子で構成される昇圧コンバータのコンデンサに誰かが接触しても危険がない。
【0019】
さらに、いつであっても、n個のブリッジ素子で構成される昇圧コンバータのコンデンサの電圧を制御することができる。その場合、n個のブリッジ素子で構成される昇圧コンバータが動作する際、初期状態に設定することが可能である。
【0020】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段をさらに備え、各ブリッジ素子の各スイッチおよび放電スイッチは、n番目の構成に設定されて、n番目の時間期間内に出力コンデンサを放電させる。
【0021】
したがって、出力コンデンサに専用の抵抗器を必要とせずに、n個のブリッジ素子で構成される昇圧コンバータの出力コンデンサを放電させることが可能である。
【0022】
n個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【0023】
誰かが出力コンデンサに接触しても危険がない。
【0024】
特定の特徴によれば、n番目の構成はさらに、出力段に接続されたn番目のブリッジ素子のコンデンサをn番目の時間期間内に放電できるようにする。
【0025】
したがって、n番目のブリッジ素子のコンデンサに専用の抵抗器を必要とせずに、n個のブリッジ素子で構成される昇圧コンバータのn番目のブリッジ素子のコンデンサを放電させることが可能である。
【0026】
n個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【0027】
誰かがn番目のブリッジ素子のコンデンサに接触しても危険がない。
【0028】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備え、各ブリッジ素子の各スイッチおよび放電スイッチは、(n+1)番目の構成に設定されて、入力コンデンサを(n+1)番目の時間期間内に放電させる。
【0029】
したがって、入力コンデンサに専用の抵抗を必要とせずに、n個のブリッジ素子で構成される昇圧コンバータの入力コンデンサを放電させることが可能である。
【0030】
n個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【0031】
誰かが入力コンデンサに接触しても危険がない。
【0032】
特定の特徴によれば、最初にn番目の構成が設定され、次に(n+1)番目の構成が設定され、次に他のn−1個の異なる構成が設定される。
【0033】
特定の特徴によれば、各ブリッジ素子の各スイッチは、N−MOSFETトランジスタおよびその固有のボディダイオード(intrinsic body diode)で構成され、ボディダイオードのアノードは、N−MOSFETのソースに接続され、ボディダイオードのカソードは、N−MOSFETトランジスタのドレインに接続される。
【0034】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段と入力段とを接続するスイッチをさらに備え、直流電流提供手段および入力段を接続するスイッチは、n+1個の構成中、非導通状態である。
【0035】
したがって、直流電流提供手段は、異なる構成中、短絡しない。
【0036】
特定の特徴によれば、直流電流提供手段は、光起電モジュールである。
【0037】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、光起電モジュールと入力段とを接続するスイッチをさらに備え、光起電モジュールおよび入力段を接続するスイッチは、n+1個の構成中、導通状態である。
【0038】
したがって、逆並列保護ダイオード(anti-parallel protection diode)なしの光起電モジュールが使用される場合、放電プロセスのための追加の装置は必要ない。
【0039】
特定の特徴によれば、n個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段を接続するスイッチと第1のブリッジ素子との間に接続される放電回路をさらに備え、放電回路は、放電ダイオードおよび第2の放電抵抗器で構成され、放電ダイオードのカソードは、第1のブリッジ素子の入力に接続され、放電ダイオードのアノードは、第2の放電抵抗器の第1の端子に接続され、第2の放電抵抗器の第2の端子は、直流電流提供手段の負端子に接続される。
【0040】
したがって、直流電流提供手段が、n個のブリッジ素子で構成される昇圧コンバータから切り離され、第1のブリッジ素子の入力と直流電流提供手段の負端子との間の電圧が負になった場合、n個のブリッジ素子で構成される昇圧コンバータの少なくとも1つのコンデンサを放電させる経路がある。
【0041】
本発明の特徴は、添付図面を参照して行われる以下の実施形態例の説明を読むことからより明確に現れるであろう。
【図面の簡単な説明】
【0042】
【図1a】3個のブリッジ素子で構成される昇圧コンバータの第1の例を表し、直流電流提供手段は、逆並列保護ダイオード(anti-parallel protection diode)なしの光起電モジュールである。
【図1b】3個のブリッジ素子で構成される昇圧コンバータの第2の例を表し、直流電流提供手段は任意の種類の直流電流電源である。
【図2】n個のブリッジ素子で構成される昇圧コンバータを備える装置の例を表す。
【図3】3個のブリッジで構成される昇圧コンバータのブリッジの電圧値の例である。
【図4a】昇圧コンバータの第1の例において説明される、n個(例えばnは3に等しい)のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させるアルゴリズムの例である。
【図4b】昇圧コンバータの第2の例において説明される、n個(例えばnは3に等しい)のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させるアルゴリズムの例である。
【図5a】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図5b】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図5c】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図5d】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図5e】昇圧コンバータの第1の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図6】第1の時間期間中、昇圧コンバータの第1の例における少なくとも1つのコンデンサが第1の構成で放電される場合の3個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図7】第2の時間期間中、昇圧コンバータの第1の例における少なくとも1つのコンデンサが第2の構成で放電される場合の3個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図8】第3の時間期間中、昇圧コンバータの第1の例における少なくとも1つのコンデンサが第3の構成で放電される場合の3個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図9】第4の時間期間中、昇圧コンバータの第1の例における少なくとも1つのコンデンサが第4の構成で放電される場合の3個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図10a】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図10b】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図10c】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図10d】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図10e】昇圧コンバータの第2の例における3個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【発明を実施するための形態】
【0043】
図1aは、3個のブリッジ素子(n=3)で構成される昇圧コンバータの第1の例を表し、直流電流提供手段は光起電モジュールである。
【0044】
3個のブリッジ素子で構成される昇圧コンバータは、リアクトルレス昇圧コンバータ(Reactor Less Boost Converter)(RLBC)またはインダクタレス昇圧コンバータ(inductor less boost converter)とも呼ばれる。
【0045】
基本的に、従来のDC/DC昇圧コンバータのインダクタは、直列接続された「n」個のブリッジ素子またはビットで置き換えられる。各ブリッジ素子は、図1に示される複数のスイッチおよびコンデンサで構成される。2個のスイッチが、スイッチとして機能するダイオードの形態であってもよいことに留意する必要がある。この個々のブリッジ構造は「ビット」とも呼ばれる。
【0046】
図1では、各ブリッジ素子またはビットB1、B2、およびB3の各スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33は、N−MOSFETトランジスタおよびその固有のボディダイオード(intrinsic body diode)で構成される。ボディダイオードのアノードは、N−MOSFETのソースに接続され、ボディダイオードのカソードは、N−MOSFETトランジスタのドレインに接続される。
【0047】
図1では、3個のビットB1、B2、およびB3が示される。
【0048】
より多数のブリッジ素子で構成される昇圧コンバータは、ビットB1を必要なだけ複製することにより得ることができる。
【0049】
ビットB1は、4個のスイッチS11、S12、S13、およびS14ならびに1個のコンデンサC1で構成される。
【0050】
ビットB2は、4個のスイッチS21、S22、S23、およびS24ならびに1個のコンデンサC2で構成される。
【0051】
ビットB3は、3個のスイッチS31、S32、S33および1個のコンデンサC3で構成される。
【0052】
ビットBi(ただし、n=3(i=1〜n−1)であるため、iは1または2)のそれぞれについて、Si1のN−MOSFETトランジスタのドレインは、コンデンサCiの正端子およびSi4のN−MOSFETトランジスタのドレインに接続される。SilのN−MOSFETトランジスタのソースは、Si2のN−MOSFETトランジスタのドレインに接続される。Si4のN−MOSFETトランジスタのソースは、Si3のN−MOSFETトランジスタのドレインに接続される。Si2のN−MOSFETトランジスタのソースは、コンデンサCiの負端子およびSi4のN−MOSFETトランジスタのソースに接続される。
【0053】
直流電流提供手段は、例えば、入力電圧Vinを提供する光起電要素(PVモジュール、複数可)である。直流電流提供手段の正端子は、スイッチSwbの第1の端子に接続される。スイッチSwbは、保守作業者またはプロセッサにより制御されるスイッチであり得る。スイッチSwbは、回路ブレーカ、断続器、中継器、またはN−MOSFETトランジスタであり得る。
【0054】
スイッチSwbの第2の端子は、抵抗器RSと、コンデンサCSと、ダイオードDSとで構成されるスナバ回路と呼ばれる入力回路に接続される。
【0055】
スイッチSwbの第2の端子は、ダイオードDSのアノードと、抵抗器RSの第1の端子と、スイッチS12のN−MOSFETトランジスタのドレインとに接続される。ダイオードDSのカソードは、抵抗器RSの第2の端子と、コンデンサCSの第1の端子とに接続される。
【0056】
コンデンサCSの第2の端子は、直流電流提供手段の負端子に接続される。
【0057】
S14のN−MOSFETトランジスタのソースは、S22のN−MOSFETトランジスタのドレインに接続される。
【0058】
S24のN−MOSFETトランジスタのソースは、S32のN−MOSFETトランジスタのドレインに接続される。
【0059】
S31のN−MOSFETトランジスタのソースは、S32のN−MOSFETトランジスタのドレインに接続される。S32のN−MOSFETトランジスタのソースは、コンデンサC3の負端子と、S33のN−MOSFETトランジスタのドレインとに接続される。
【0060】
S31のN−MOSFETトランジスタのドレインは、コンデンサC3の正端子と、出力回路のダイオードDOのアノードとに接続される。
【0061】
出力回路は、スイッチSDISと、抵抗器RDISと、ダイオードDOと、コンデンサCOとで構成される。
【0062】
S33のN−MOSFETトランジスタのソースは、直流電流提供手段の負端子に接続される。
【0063】
ダイオードDOのカソードは、コンデンサCOの正端子と、抵抗器DDISの第1の端子とに接続される。
【0064】
放電抵抗器RDISの第2の端子は、スイッチSDISの第1の端子に接続される。スイッチSDISは、中継器、N−MOSFETトランジスタ、または制御可能な任意のスイッチであり得る。
【0065】
スイッチSDISの第2の端子は、コンデンサCOの負端子と、直流電流提供手段の負端子とに接続される。
【0066】
昇圧コンバータの負荷は、ダイオードDOのカソードと直流電流提供手段の負端子との間に接続される。
【0067】
コンデンサCOの電圧はVCOに等しく、コンデンサCSの電圧はVCSに等しく、コンデンサC1の電圧はVC1に等しく、コンデンサC2の電圧はVC2に等しく、コンデンサC3の電圧はVC3に等しい。
【0068】
B1の入力と出力との電圧差をVb1と称し、B2の入力と出力との電圧差をVb2と称し、B3の入力と出力との電圧差をVb3と称する。Vb3は、スイッチS33がオンの場合、Vb3*に等しく、スイッチS33がオフの場合、Vb3**に等しい。
【0069】
動作に際して、RLBCは、利用可能な「ビット」の数に依存して、離散的な電圧昇圧比の値を提供する。昇圧比の離散的な値の数は、法則:
nratios=2n
に準拠し得る。式中、「nratios」は可能な昇圧比(またはデューティサイクル)の合計数であり、「n」は直列接続されたビット数である。
【0070】
各ビットに加えられる電圧値は、以下の法則:
[Vc1:Vc2: … :Vcn]=[1:2: … :2(n-1)]VCO/2n
に準拠し得る。式中、VCOは昇圧した出力電圧である。
【0071】
安定した出力電圧を得るために、以下の法則:
Vin=VCO/ratioi, i=1,2,…,nratios
に準拠する「nratios」個の異なる入力電圧を持たせることが可能である。
【0072】
図1のn=3ビットの場合、[Vc1:Vc2:Vc3]=[1:2:4]Vrefである。
【0073】
各ブリッジBiのスイッチの切り替えパターンは、各ブリッジの各コネクタにおいて、+Vci、−Vci、または0に等しい電圧Vbiを提供するように定義される。但し、VciはコンデンサCiの電圧である。さらに、各ビットBiの切り替えパターンは、主切り替え周期T=1/fの、2n個の等しい連続したサブ周期ΔTとして適宜定義される。
【0074】
3個のブリッジ素子で構成される昇圧コンバータの各ブリッジの電圧値の例を、図3を参照して説明する。
【0075】
ここで、[Vc1:Vc2:Vc3]=[2:3:4]または[Vc1:Vc2:Vc3:Vc3]=[1:1:1:4]のような他の構成を使用してもよいことに留意する必要がある。さらに、最終的にnratiosを2nよりも大きくすることもできる。
【0076】
切り替えパターンは、スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33のN−MOSFETトランジスタのゲートに適用される。
【0077】
本発明によれば、コンデンサC1〜Cn、CS、およびCOは、少なくともn+1個の時間期間中に放電される。
【0078】
本発明によれば、各ブリッジ素子の各スイッチは、n−1個の異なる構成に設定されて、n−1個の異なるブリッジ素子のコンデンサを連続するn−1個の時間期間内に放電させる。
【0079】
本発明によれば、3個のブリッジ素子で構成される昇圧コンバータは、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段を備える。各ブリッジ素子の各スイッチおよび放電スイッチは、n番目の構成に設定されて、出力コンデンサをn番目の時間期間内に放電させる。
【0080】
本発明によれば、n番目の構成はさらに、n番目のブリッジ素子のコンデンサをn番目の時間期間内に放電できるようにする。
【0081】
本発明によれば、3個のブリッジ素子で構成される昇圧コンバータは、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備える。ブリッジ素子のスイッチおよび放電スイッチは、(n+1)番目の構成に設定されて、入力コンデンサを(n+1)番目の時間期間内に放電させる。
【0082】
本発明によれば、n番目の構成がまず設定され、次に(n+1)番目の構成が設定され、次にn−1個の異なる構成が設定される。
【0083】
図1bは、3個のブリッジ素子で構成される昇圧コンバータの第2の例であり、直流電流提供手段は任意の種類の直流電流電源である。
【0084】
3個のブリッジ素子で構成される昇圧コンバータの第2の例は、コンバータの第1の例と殆ど同一である。
【0085】
コンバータの第2の例は、同じ電気図(electric diagram)と、同じ構成要素S11、S12、S13、S14、S21、S22、S23、S24、S31、S32、S33、SDIS、SWB、C1、C2、C3、CO、CS、RDIS、RS、DS、DOとで構成され、さらに放電回路を備える。
【0086】
追加される放電回路は、放電ダイオードDDISおよび第2の放電抵抗器RDIS'で構成される。
【0087】
放電ダイオードDDISのカソードは、第1のブリッジ素子B1の入力に接続される。第1のブリッジ素子B1の入力は、S12のN−MOSFETトランジスタのドレインに接続されたS11のN−MOSFETトランジスタのソースで構成される。放電ダイオードDDISのアノードは、第2の放電抵抗器RDIS'の第1の端子に接続され、第2の放電抵抗器RDIS'の第2の端子は、直流電流提供手段の負端子に接続される。
【0088】
直流電流提供手段が保護ダイオード(カソードが直流電流提供手段の正端子に接続され、アノードが直流電流提供手段の負端子に接続されたもの)を有する場合、C2またはC1の放電中、スイッチSWBが導通モードであれば、かなり大きな電流が保護ダイオードを通って流れる。この電流は、保護ダイオードを破壊する恐れがあり、各コンデンサを破壊する恐れがあり、または3個のブリッジ素子で構成される昇圧コンバータの他のスイッチを破壊する恐れがある。
【0089】
放電回路は、スイッチSWBが導通中ではない場合、コンデンサC1およびC2を放電できるようにする。また、放電回路は、第2の抵抗器RDIS'に適正な値を選択することにより、放電電流を制限する。
【0090】
図2は、3個のブリッジ素子で構成される昇圧コンバータを備える装置の例を表す。
【0091】
装置20は、例えば、バス201により接続された構成要素と、図4aまたは図4bにおいて開示されるアルゴリズムに関連するプログラムとにより制御されるプロセッサ200に基づく構造である。
【0092】
ここで、一変形例では、装置20が、以下に開示されるプロセッサ200により実行される動作と同じ動作を実行する1つまたはいくつかの専用集積回路の形態で実施されることに留意する必要がある。
【0093】
バス201は、プロセッサ200を、読み取り専用メモリROM202、ランダムアクセスメモリRAM203、アナログ/デジタル変換器ADC206、および図1aまたは図1bに開示されたようなRLBCモジュールにリンクする。
【0094】
読み取り専用メモリROM202は、図4aまたは図4bに開示されるアルゴリズムに関連するプログラムの命令(装置20が電源投入されると、ランダムアクセスメモリRAM203に転送される)を含む。
【0095】
読み取り専用メモリROM202は、3個のブリッジ素子で構成される昇圧コンバータの通常動作中、図3に示されるようなテーブルを記憶すると共に、放電プロセス中のRLBCのスイッチの第1、第2、第3、および第4の構成に対応する切り替えパターンも記憶する。
【0096】
RAMメモリ203は、変数を収容することを目的とするレジスタと、図4aまたは図4bに開示されるようなアルゴリズムに関連するプログラムの命令とを含む。
【0097】
アナログ/デジタル変換器206は、RLBCに接続され、入力電圧Vinおよび/または出力電圧Vout=VCOを表す電圧を二進情報に変換する。
【0098】
図3は、比VCO/Vin=N/(N−P)=8(D=0.875)を有するような、3個のブリッジで構成されたブースタコンバータの各ブリッジの電圧値の例である。
【0099】
RLBCが直流電流提供手段を昇圧させる際に使用される周期パターンは、8つの時間インターバルに分解される。基準電圧Vrefは、Voutを8で割ったものに等しい。
【0100】
行301において、1に等しい値は、Vb1=Vrefであることを意味し、−1に等しい値は、Vb1=−Vrefであることを意味し、0に等しい値はVb1=0であることを意味する。
【0101】
行302において、1に等しい値は、Vb2=2Vrefであることを意味し、−1に等しい値は、Vb2=−2Vrefであることを意味し、0に等しい値はVb2=0であることを意味する。
【0102】
行303において、1に等しい値は、Vb3=4Vrefであることを意味し、−1に等しい値は、Vb3=−4Vrefであることを意味し、0に等しい値はVb3=0であることを意味する。
【0103】
各時間インターバルt1〜t8の持続時間は、ΔT=T/N(N=8)である。但し、Tは、図1のスイッチS33により動作するサイクルの持続時間である。
【0104】
比Vout/Vin=8を得るには、8つの時間インターバルが必要である。
【0105】
時間インターバルt1、t2、t3、およびt4において、Vb1=Vref、Vb2=Vb3=0である。時間インターバルt5およびt6において、Vb1=−Vref、Vb2=2Vref、Vb3=0である。時間インターバルt7において、Vb1=−Vref、Vb2=−2Vref、Vb3=4Vrefである。時間インターバルt8において、Vb1=−Vref、Vb2=−2Vref、Vb3=−4Vrefである。
【0106】
図4aは、n個(例えばnは3に等しい)のブリッジ素子で構成される昇圧コンバータの第1の例のコンデンサを放電させるアルゴリズムの例である。
【0107】
より正確には、本アルゴリズムは、n個のブリッジ素子で構成される昇圧コンバータを備える装置20のプロセッサ200により実行される。
【0108】
本アルゴリズムは、RLBCが、(例えば保守のために)電源をオフにする必要がある都度実行され、または、RLBCを既知の初期状態に設定する必要がある場合に実行される。
【0109】
ステップS400において、プロセッサ200は、RLBCの各スイッチを第1の構成に設定する。第1の構成では、プロセッサ200は、スイッチS11〜S33をオフ状態に設定するように(すなわち、スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33のN−MOSFETトランジスタを非導通状態にするように)RLBCの各スイッチに命令する。この第1の構成において、プロセッサ200は、スイッチSDISをオン状態(すなわち導通状態)に設定するようにRLBCの各スイッチに命令し、スイッチSWBはオン状態を保つ。
【0110】
RLBCの第1の構成は、図6に示される電気回路に対応する。
【0111】
図6は、少なくとも1つのコンデンサが、第1の時間期間中において、昇圧コンバータの第1の例において第1の構成で放電される、3個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【0112】
スイッチS11〜S33のN−MOSFETトランジスタは非導通モードであるため、電流は、スイッチS11〜S33のボディダイオード内を、それぞれの極性に従って、流れる場合もあれば、流れない場合もある。
【0113】
T1において開始する第1の時間期間において、コンデンサC3およびCOは、図5dおよび図5eに示されるように放電され、コンデンサC1、C2、およびCSは、図5a、図5b、および図5cに示されるように、放電されない。
【0114】
図5aは、昇圧コンバータの第1の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC1の、様々な時間期間中の電圧変動VC1を表す。
【0115】
図5bは、昇圧コンバータの第1の例での、時間期間中の3個のブリッジ素子で構成される昇圧コンバータのコンデンサC2の、様々な時間期間中の電圧変動VC2を表す。
【0116】
図5cは、昇圧コンバータの第1の例での、時間期間中の3個のブリッジ素子で構成される昇圧コンバータのコンデンサCSの、様々な時間期間中の電圧変動VCSを表す。
【0117】
図5dは、昇圧コンバータの第1の例での、時間期間中の3個のブリッジ素子で構成される昇圧コンバータのコンデンサC3の、様々な時間期間中の電圧変動VC3を表す。
【0118】
図5eは、昇圧コンバータの第1の例での、時間期間中の3個のブリッジ素子で構成される昇圧コンバータのコンデンサCOの、様々な時間期間中の電圧変動VCOを表す。
【0119】
時刻T1は、ステップS400において実行される第1の構成へのスイッチの命令の瞬間に対応する。
【0120】
図5eに示されるように、T1後、コンデンサCOは抵抗器RDISを通して放電する。図5a〜図5dにおける他の電圧VC1、VC2、VC3、およびVCSは、VCO+VC1+VC2の値がVin=VCSに等しくなるまで変化しない。
【0121】
この瞬間から、VC1およびVC2は、S11、S13、S21、およびS23のボディダイオードを通しての充電を開始する。この充電プロセスは、VCOが完全に放電され、Vin=VC1+VC2=VOCになるまで続けられる。但し、VOCは、電流が電源により供給されない場合、電圧Vinである。これは光起電モジュールの開回路電圧を意味する。この第1の時間期間中、図5dでの特定の瞬間に、VCO=VC3であり、T1’から、S33のボディダイオードも導通になるため、コンデンサCOおよびC3はともに放電する。電圧VCOおよびVC3の両方が監視されるため、VCO=VC3の場合、N−MOSFET S33をオン状態に設定して、ボディダイオードへのストレスを回避できる。第1の時間期間の終了時、VCO=VC3=0であり、かつVin=VCS=VOC=VC1+VC2である。
【0122】
次のステップS401において、プロセッサ200は、放電すべきコンデンサを変更するときか否か、すなわち、第1の時間期間が経過したか否かをチェックする。
【0123】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS402に移る。その他の場合、プロセッサ200はステップS401に戻る。
【0124】
プロセッサ200は、電圧VCOおよびVC3が2ボルト以下であるか否かをチェックすることにより、または、ステップS400においてアクティブ化されたタイマ(第1の時間期間を表す)が、少なくとも、コンデンサCO、C3、および抵抗器RDISの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0125】
ステップS402において、プロセッサ200は、RLBCの各スイッチを第2の構成に設定する。第2の構成において、プロセッサ200は、スイッチSWB、S11、S14、S21、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS11、S14、S21、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)RLBCの各スイッチに命令する。プロセッサ200は、スイッチS12、S13、S22、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS12、S13、S22、S24、S23、およびS31のN−MOSFETトランジスタを非導通モードにするように)RLBCの各スイッチに命令する。
【0126】
RLBCの第2の構成は、図7に示される電気回路に対応する。
【0127】
図7は、昇圧コンバータの第1の例での、第2の時間期間中において少なくとも1つのコンデンサが第2の構成で放電される場合の、3個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【0128】
スイッチS11、S14、S21、S24、S32、およびS33のN−MOSFETトランジスタは導通モードであるため、スイッチS11、S14、S21、S24、S32、およびS33は、分路(shunt)により表される。
【0129】
導通しているN−MOSFET S11、S14、S21、S24、S32、およびS33を通してスナバ回路が接地に短絡するため、第2の時間期間内で、コンデンサCSは抵抗器RSを通して放電する。
【0130】
直流電流提供手段が光起電モジュールである場合、Vinは瞬時にゼロに変わり、光起電モジュールは、強制的に短絡電流ISC状態になる。コンデンサCSは、スナバ回路時定数に従って放電し、電流ピークはVCS/RSに制限される。この第2の時間インターバルの終了時、コンデンサCSは完全に放電されている。
【0131】
図5cは、昇圧コンバータの第1の例での、様々な時間期間中での3個のブリッジ素子で構成される昇圧コンバータのコンデンサCSの電圧変動VCSを表す。
【0132】
時刻T1は、ステップS400において実行される第1の構成におけるスイッチの命令の瞬間に対応する。
【0133】
時刻T2は、ステップS402において実行される第2の構成におけるスイッチの命令の瞬間に対応する。
【0134】
時刻T3およびT4は、本アルゴリズムのステップS404およびS406において開示される第3および第4の構成におけるスイッチの命令の瞬間に対応する。
【0135】
次のステップS403において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否か、すなわち、第2の時間期間が経過したか否かをチェックする。
【0136】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS404に移る。その他の場合、プロセッサ200はステップS403に戻る。
【0137】
プロセッサ200は、電圧VCS≦2ボルトであるか否かをチェックすることにより、または、ステップS402においてアクティブ化されたタイマが少なくとも、コンデンサCSおよび抵抗器RSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0138】
ステップS404において、プロセッサ200は、RLBCの各スイッチを第3の構成に設定する。第3の構成において、プロセッサ200は、スイッチSWB、S11、S14、S22、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS11、S14、S22、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)RLBCの各スイッチに命令する。プロセッサ200は、スイッチS12、S13、S21、S23、S31、およびSDISをオフ状態に設定する、すなわち、スイッチS12、S13、S21、S23、およびS31のN−MOSFETトランジスタを非導通モードにするように、RLBCの各スイッチに命令する。
【0139】
RLBCの第3の構成は、図8に示される電気回路に対応する。
【0140】
図8は、昇圧コンバータの第1の例での、第3の時間期間中において少なくとも1つのコンデンサが第3の構成で放電される場合の、3個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【0141】
スイッチS11、S14、S22、S24、S32、およびS33のN−MOSFETトランジスタは導通モードであるため、スイッチS11、S14、S22、S24、S32、およびS33は、分路により表される。
【0142】
第3の時間期間において、VC2はVCSと殆ど同じように放電する。
【0143】
図5bは、昇圧コンバータの第1の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC2の、様々な時間期間中の電圧変動VC2を表す。
【0144】
時刻T1は、ステップS400において実行される第1の構成におけるスイッチの命令の瞬間に対応する。
【0145】
時刻T3は、ステップS404において実行される第3の構成におけるスイッチの命令の瞬間に対応する。
【0146】
直流電流提供手段が、保護ダイオードなしの光起電モジュールである場合、VC2が光起電モジュールに印加される。これは、コンデンサC2が完全に放電される瞬間まで続く負電圧が光起電モジュールに存在することを意味する。コンデンサC2を通る電流は、ISC(光起電モジュール短絡電流)に、抵抗器RSを通る成分を加えたものであり、電流ピークはISC+VC2/RSに制限される。
【0147】
その負電圧は、図5cのT3において示されるように、コンデンサCSにも現れる。
【0148】
次のステップS405において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否か、すなわち、第3の時間期間が経過したか否かをチェックする。
【0149】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS406に移る。その他の場合、プロセッサ200はステップS405に戻る。
【0150】
プロセッサ200は、電圧VC2≦2ボルトであるか否かをチェックすることにより、または、ステップS404においてアクティブ化されたタイマが少なくとも、コンデンサC2および抵抗器RSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0151】
ステップS406において、プロセッサ200は、RLBCのスイッチを第4の構成に設定する。第4の構成において、プロセッサ200は、スイッチSWB、S14、S12、S21、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS14、S12、S21、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)、RLBCの各スイッチに命令する。この第4の構成において、プロセッサ200は、スイッチS11、S13、S22、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS11、S13、S22、S23、S31のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。
【0152】
RLBCの第4の構成は、図9に示される電気回路に対応する。
【0153】
図9は、昇圧コンバータの第1の例での、第4の時間期間中において少なくとも1つのコンデンサが第4の構成で放電される場合の、3個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【0154】
スイッチS14、S12、S21、S24、S32、およびS33のN−MOSFETトランジスタは導通モードであるため、スイッチS14、S12、S21、S24、S32、およびS33は、分路により表される。
【0155】
第4の時間期間において、C1はC2と同じように放電する。
【0156】
図5aは、昇圧コンバータの第1の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC1の、様々な時間期間中の電圧変動VC1を表す。
【0157】
時刻T1は、ステップS400において実行される第1の構成におけるスイッチの命令の瞬間に対応する。
【0158】
時刻T4は、ステップS406において実行される第4の構成におけるスイッチの命令の瞬間に対応する。
【0159】
直流電流提供手段が、光起電モジュールである場合、VC1は光起電モジュールに印加される。これは、コンデンサC1が完全に放電される瞬間まで続く負電圧が光起電モジュールに存在することを意味する。コンデンサを通る電流は、ISCに、抵抗器RSを通る成分を加えたものであり、電流ピークはISC+VC1/RSに制限される。
【0160】
その負電圧は、図5cのT3において使用されるように、コンデンサCSにも現れる。
【0161】
次のステップS407において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否かをチェックする。
【0162】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS408に移る。その他の場合、プロセッサ200はステップS407に戻る。
【0163】
プロセッサ200は、電圧VC1≦2ボルトであるか否かをチェックすることにより、または、ステップS406においてアクティブ化されたタイマが少なくとも、C1およびRSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0164】
次のステップS408において、スイッチSWBはオフ状態になる。
【0165】
一変形例において、ステップS406およびS407をステップS404の前に実行できることに留意する必要がある。
【0166】
さらに、RLBCがより多数のビット、例えば、1つ多くのビットで構成される場合、本アルゴリズムは、追加されたビット毎に、追加された各ビットのコンデンサを放電できるようにする2つの追加ステップを含む。
【0167】
図4bは、3個のブリッジ素子で構成された昇圧コンバータの第2の例の各コンデンサを放電させるアルゴリズムの例である。
【0168】
より正確には、本アルゴリズムは、n個(例えばnは3に等しい)のブリッジ素子で構成される昇圧コンバータを備える装置20のプロセッサ200により実行される。
【0169】
本アルゴリズムは、RLBCが、例えば、保守のために電源をオフにする必要がある都度、またはRLBCを既知の初期状態に設定する必要がある場合に実行される。
【0170】
ステップS450において、プロセッサ200は、スイッチS11〜S33をオフ状態に設定するように(すなわち、スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。プロセッサ200は、スイッチSWBおよびSDISをオフ状態(すなわち非導通状態)に設定するように、RLBCの各スイッチに命令する。
【0171】
したがって、RLBCは、負荷および直流電流提供手段(電圧源、電流源、または光起電モジュールであってもよく、逆並列保護ダイオード(anti-parallel protection diode)を使用しても使用しなくともよい)から切り離される。RLBCのすべてのコンデンサCS、C1、C2、C3、およびCOは、放電のための電流路がないため、充電された状態を保つ。
【0172】
ステップS451において、プロセッサ200は、RLBCの各スイッチを第1の構成に設定する。第1の構成において、プロセッサ200は、スイッチS11〜S33をオフ状態に設定するように(すなわち、スイッチS11、S12、S13、S14、S21、S22、S23、S24、S31、S32、およびS33のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。第1の構成において、プロセッサ200は、スイッチSWBをオフ状態に設定し、スイッチSDISをオン状態(すなわち導通状態)に設定するように、RLBCの各スイッチに命令する。
【0173】
第1の時間期間中、コンデンサCOは、RDISを通して放電を開始する。RLBCの第1の構成は第1の時間期間に設定され、第1の時間期間は、図10eに示されるように、T1bにおいて開始する。
【0174】
図10eは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサCOの、様々な時間期間中の電圧変動VCOを表す。
【0175】
時間T1b’において、コンデンサC3の電圧レベルは、コンデンサCOの電圧レベルに等しくなる。このようにして、S33のボディダイオードと共にダイオードDOも、導通状態になり、この瞬間から、両コンデンサは、抵抗器RDISを通して放電する。コンデンサCSも、スイッチS11、S13、S21、S23、S31、およびDOのボディダイオードを通して、そして結果的にはコンデンサC1、C2、および抵抗器RSを通しても放電を開始する。このフェーズは、コンデンサCOおよびC3が完全に放電し、それにより、VCS、VC1、およびVC2が平衡状態になり、もはやそれらのコンデンサを通る電流が存在しなくなるまで続けられる。
【0176】
これらの挙動は、図10a〜図10eに開示される。
【0177】
図10aは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC1の、様々な時間期間中の電圧変動VC1を表す。
【0178】
図10bは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC2の、様々な時間期間中の電圧変動VC2を表す。
【0179】
図10cは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサCSの、様々な時間期間中の電圧変動VCSを表す。
【0180】
図10dは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC3の、様々な時間期間中の電圧変動VC3を表す。
【0181】
次のステップS452において、プロセッサ200は、放電すべきコンデンサを変更するときか否か、すなわち、第1の時間期間が経過したか否かをチェックする。
【0182】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS453に移る。その他の場合、プロセッサ200はステップS452に戻る。
【0183】
プロセッサ200は、電圧VCOおよびVC3が2ボルト以下であるか否かをチェックすることにより、または、ステップS451においてアクティブ化されたタイマ(第1の時間期間を表す)が少なくとも、コンデンサCO、C3、および抵抗器RDISの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0184】
ステップS453において、プロセッサ200は、RLBCの各スイッチを第2の構成に設定する。第2の構成において、プロセッサ200は、スイッチS11、S14、S21、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS11、S14、S21、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)RLBCの各スイッチに命令する。プロセッサ200は、スイッチSWB、S12、S13、S22、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS12、S13、S22、S24、S23、およびS31のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。
【0185】
S11、S14、S21、S24、S32、およびS33の導通するN−MOSFETを通してスナバ回路が接地に短絡されるため、第2の時間期間内で、コンデンサCSは抵抗器RSを通して放電する。
【0186】
図10cは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサCSの、様々な時間期間中の電圧変動VCSを表す。
【0187】
時刻T1b’は、ステップS451において実行される第1の構成におけるスイッチの命令後、CSが放電を開始した瞬間に対応する。
【0188】
時刻T2bは、ステップS453において実行される第2の構成におけるスイッチの命令の瞬間に対応する。
【0189】
時刻T3bおよびT4bは、第3および第4の構成へのスイッチの命令の瞬間に対応する(これは本アルゴリズムのステップS455およびS457において開示される)。
【0190】
次のステップS454において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否か、すなわち、第2の時間期間が経過したか否かをチェックする。
【0191】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS455に移る。その他の場合、プロセッサ200はステップS454に戻る。
【0192】
プロセッサ200は、電圧VCS≦2ボルトであるか否かをチェックすることにより、または、ステップS453においてアクティブ化されたタイマが少なくとも、コンデンサCSおよび抵抗器RSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0193】
ステップS455において、プロセッサ200は、RLBCの各スイッチを第3の構成に設定する。第3の構成において、プロセッサ200は、スイッチS11、S14、S22、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS11、S14、S22、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)RLBCの各スイッチに命令する。プロセッサ200は、スイッチSWB、S12、S13、S21、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS12、S13、S21、およびS23、S31のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。
【0194】
第3の時間期間において、VC2はVCSと殆ど同じように放電する。
【0195】
図10bは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC2の、様々な時間期間中の電圧変動VC2を表す。
【0196】
時刻T3bは、ステップS455において実行される第3の構成におけるスイッチの命令の瞬間に対応する。
【0197】
時刻T4bは、ステップS457において実行される第4の構成におけるスイッチの命令の瞬間に対応する。
【0198】
コンデンサC2は、DDISおよびRDIS'を通して放電されると共に、抵抗器RSおよびコンデンサCSを通しても放電される。コンデンサCSは、コンデンサC2により印加される初期負電圧を試験し、次に、両コンデンサC2およびCSが完全に放電するまで、負電圧と同時に放電する。この負電圧は、図10cのT3bに示されるように、コンデンサCSにも現れる。
【0199】
次のステップS456において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否か、すなわち、第3の時間期間が経過したか否かをチェックする。
【0200】
放電すべきコンデンサを変更するときである場合、プロセッサ200はステップS457に移る。その他の場合、プロセッサ200はステップS456に戻る。
【0201】
プロセッサ200は、電圧VC2≦2ボルトであるか否かをチェックすることにより、または、ステップS455においてアクティブ化されたタイマが少なくとも、コンデンサC2およびCSならびに抵抗器RSおよびRDIS'の値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0202】
ステップS457において、プロセッサ200は、RLBCの各スイッチを第4の構成に設定する。第4の構成において、プロセッサ200は、スイッチS14、S12、S21、S24、S32、およびS33をオン状態に設定するように(すなわち、スイッチS14、S12、S21、S24、S32、およびS33のN−MOSFETトランジスタを導通モードにするように)、RLBCの各スイッチに命令する。この第4の構成において、プロセッサ200は、スイッチSWB、S11、S13、S22、S23、S31、およびSDISをオフ状態に設定するように(すなわち、スイッチS11、S13、S22、S23、S31のN−MOSFETトランジスタを非導通モードにするように)、RLBCの各スイッチに命令する。
【0203】
第4の時間期間において、VC1はVC2と同じように放電する。
【0204】
図10aは、昇圧コンバータの第2の例での、3個のブリッジ素子で構成される昇圧コンバータのコンデンサC1の、様々な時間期間中の電圧変動VC1を表す。
【0205】
時刻T4bは、ステップS457において実行される第4の構成におけるスイッチの命令の瞬間に対応する。
【0206】
コンデンサC1は、DDISおよびRDIS'を通して放電されると共に、抵抗器RSおよびコンデンサCSを通しても放電される。コンデンサCSは、コンデンサC2により印加される初期負電圧を試験し、次に、両コンデンサC2およびCSが完全に放電するまで、負電圧と同時に放電する。その負電圧は、図10cのT4bに示されるように、コンデンサCSにも現れる。
【0207】
次のステップS458において、プロセッサ200は、放電すべきコンデンサを変更するときであるか否かをチェックする。
【0208】
放電すべきコンデンサを変更するときである場合、プロセッサ200は本アルゴリズムを中止する。その他の場合、プロセッサ200はステップS458に戻る。
【0209】
プロセッサ200は、電圧VC1≦2ボルトであるか否かをチェックすることにより、または、ステップS457においてアクティブ化されたタイマが少なくとも、コンデンサC1およびCSならびに抵抗器RSおよびRDIS'の値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【0210】
ここで、RLBCがより多数のビット、例えば、1つ多くのビットで構成される場合、本アルゴリズムが、追加されたビット毎に、追加された各ビットのコンデンサを放電できるようにする2つの追加ステップを含むことに留意する必要がある。
【0211】
当然ながら、本発明の範囲から逸脱せずに、上述した本発明の実施形態に対して多くの変更を行い得る。
【特許請求の範囲】
【請求項1】
昇圧コンバータのコンデンサを放電させて、感電の危険を回避する構成に前記昇圧コンバータを設定する方法、または、昇圧コンバータのコンデンサを放電させて前記昇圧コンバータの初期状態に設定する方法であって、
前記昇圧コンバータは、直列接続されたn個のブリッジ素子で構成され、
前記n個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段に接続され、
各ブリッジ素子は複数のスイッチおよび1つのコンデンサで構成される
方法において、
前記方法が、
−各前記ブリッジ素子の各前記スイッチをn−1個の異なる構成に設定して、n−1個の異なる前記ブリッジ素子のn−1個の前記コンデンサのそれぞれを、それぞれの時間期間内に放電させることを可能にする経路を提供するステップ
を含むことを特徴とする、方法。
【請求項2】
前記n個のブリッジ素子で構成される昇圧コンバータが、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段を備えることを特徴とし、かつ、
前記方法が、
−各前記ブリッジ素子の各前記スイッチおよび前記放電スイッチをn番目の構成に設定して、前記出力コンデンサをn番目の時間期間内に放電させるステップ
をさらに含むことを特徴とする、請求項1に記載の方法。
【請求項3】
前記n番目の構成は、さらに、前記n番目のブリッジ素子の前記コンデンサを前記n番目の時間期間内に放電させることを可能にすることを特徴とする、請求項2に記載の方法。
【請求項4】
前記n個のブリッジ素子で構成される昇圧コンバータが、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備えることを特徴とし、かつ、
前記方法が、
−各前記ブリッジ素子の各前記スイッチおよび前記放電スイッチを(n+1)番目の構成に設定して、前記入力コンデンサを(n+1)番目の時間期間内に放電させるステップ
をさらに含むことを特徴とする、請求項1〜3のいずれか一項に記載の方法。
【請求項5】
最初に前記n番目の構成が設定され、
次に前記(n+1)番目の構成が設定され、
次に他の前記n−1個の異なる構成が設定されることを特徴とする、請求項4に記載の方法。
【請求項6】
昇圧コンバータのコンデンサを放電させて、感電の危険を回避する構成に前記昇圧コンバータを設定する装置、または、昇圧コンバータのコンデンサを放電させて前記昇圧コンバータの初期状態に設定する装置であって、
前記昇圧コンバータは、直列接続されたn個のブリッジ素子で構成され、
前記n個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段に接続され、
各ブリッジ素子は複数のスイッチおよび1つのコンデンサで構成される
装置において、
前記装置が、
−各前記ブリッジ素子の各前記スイッチをn−1個の異なる構成に設定して、n−1個の異なる前記ブリッジ素子のn−1個の前記コンデンサのそれぞれを、それぞれの時間期間以内に放電させることを可能にする経路を提供する手段
を備えることを特徴とする、装置。
【請求項7】
前記n個のブリッジ素子で構成される昇圧コンバータが、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段を備えることを特徴とし、かつ、
前記装置が、
−各前記ブリッジ素子の各前記スイッチおよび前記放電スイッチをn番目の構成に設定して、前記出力コンデンサをn番目の時間期間内に放電させる手段
をさらに備えることを特徴とする、請求項6に記載の装置。
【請求項8】
前記n番目の構成は、さらに、前記n番目のブリッジ素子の前記コンデンサを前記n番目の時間期間内に放電させることを可能にすることを特徴とする、請求項7に記載の装置。
【請求項9】
前記n個のブリッジ素子で構成される昇圧コンバータが、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備えることを特徴とし、かつ、
前記装置が、
−各前記ブリッジ素子の各前記スイッチおよび前記放電スイッチを(n+1)番目の構成に設定して、前記入力コンデンサを(n+1)番目の時間期間内に放電させる手段
をさらに備えることを特徴とする、請求項6〜8のいずれか一項に記載の装置。
【請求項10】
前記直流電流提供手段が光起電モジュールであることを特徴とする、請求項6〜9のいずれか一項に記載の装置。
【請求項11】
前記n個のブリッジ素子で構成される昇圧コンバータが、前記光起電モジュールと前記入力段とを接続するスイッチをさらに備えることを特徴とし、かつ、
前記光起電モジュールと前記入力段とを接続する前記スイッチが、前記n+1個の構成中、導通状態であることを特徴とする、請求項10に記載の装置。
【請求項12】
前記n個のブリッジ素子で構成される昇圧コンバータが、前記直流電流提供手段と前記入力段とを接続するスイッチをさらに備えることを特徴とし、かつ、
前記直流電流提供手段と前記入力段とを接続する前記スイッチが、前記n+1個の構成中、非導通状態であることを特徴とする、請求項6〜8のいずれか一項に記載の装置。
【請求項13】
前記n個のブリッジ素子で構成される昇圧コンバータが、前記直流電流提供手段に接続するスイッチと第1のブリッジ素子との間に接続された放電回路をさらに備え、
前記放電回路が、放電ダイオードおよび第2の放電抵抗器で構成され、
前記放電ダイオードのカソードが、前記第1のブリッジ素子の入力に接続され、
前記放電ダイオードのアノードが、前記第2の放電抵抗器の第1の端子に接続され、
前記第2の放電抵抗器の第2の端子が、前記直流電流提供手段の負端子に接続されることを特徴とする、請求項12に記載の装置。
【請求項1】
昇圧コンバータのコンデンサを放電させて、感電の危険を回避する構成に前記昇圧コンバータを設定する方法、または、昇圧コンバータのコンデンサを放電させて前記昇圧コンバータの初期状態に設定する方法であって、
前記昇圧コンバータは、直列接続されたn個のブリッジ素子で構成され、
前記n個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段に接続され、
各ブリッジ素子は複数のスイッチおよび1つのコンデンサで構成される
方法において、
前記方法が、
−各前記ブリッジ素子の各前記スイッチをn−1個の異なる構成に設定して、n−1個の異なる前記ブリッジ素子のn−1個の前記コンデンサのそれぞれを、それぞれの時間期間内に放電させることを可能にする経路を提供するステップ
を含むことを特徴とする、方法。
【請求項2】
前記n個のブリッジ素子で構成される昇圧コンバータが、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段を備えることを特徴とし、かつ、
前記方法が、
−各前記ブリッジ素子の各前記スイッチおよび前記放電スイッチをn番目の構成に設定して、前記出力コンデンサをn番目の時間期間内に放電させるステップ
をさらに含むことを特徴とする、請求項1に記載の方法。
【請求項3】
前記n番目の構成は、さらに、前記n番目のブリッジ素子の前記コンデンサを前記n番目の時間期間内に放電させることを可能にすることを特徴とする、請求項2に記載の方法。
【請求項4】
前記n個のブリッジ素子で構成される昇圧コンバータが、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備えることを特徴とし、かつ、
前記方法が、
−各前記ブリッジ素子の各前記スイッチおよび前記放電スイッチを(n+1)番目の構成に設定して、前記入力コンデンサを(n+1)番目の時間期間内に放電させるステップ
をさらに含むことを特徴とする、請求項1〜3のいずれか一項に記載の方法。
【請求項5】
最初に前記n番目の構成が設定され、
次に前記(n+1)番目の構成が設定され、
次に他の前記n−1個の異なる構成が設定されることを特徴とする、請求項4に記載の方法。
【請求項6】
昇圧コンバータのコンデンサを放電させて、感電の危険を回避する構成に前記昇圧コンバータを設定する装置、または、昇圧コンバータのコンデンサを放電させて前記昇圧コンバータの初期状態に設定する装置であって、
前記昇圧コンバータは、直列接続されたn個のブリッジ素子で構成され、
前記n個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段に接続され、
各ブリッジ素子は複数のスイッチおよび1つのコンデンサで構成される
装置において、
前記装置が、
−各前記ブリッジ素子の各前記スイッチをn−1個の異なる構成に設定して、n−1個の異なる前記ブリッジ素子のn−1個の前記コンデンサのそれぞれを、それぞれの時間期間以内に放電させることを可能にする経路を提供する手段
を備えることを特徴とする、装置。
【請求項7】
前記n個のブリッジ素子で構成される昇圧コンバータが、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段を備えることを特徴とし、かつ、
前記装置が、
−各前記ブリッジ素子の各前記スイッチおよび前記放電スイッチをn番目の構成に設定して、前記出力コンデンサをn番目の時間期間内に放電させる手段
をさらに備えることを特徴とする、請求項6に記載の装置。
【請求項8】
前記n番目の構成は、さらに、前記n番目のブリッジ素子の前記コンデンサを前記n番目の時間期間内に放電させることを可能にすることを特徴とする、請求項7に記載の装置。
【請求項9】
前記n個のブリッジ素子で構成される昇圧コンバータが、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備えることを特徴とし、かつ、
前記装置が、
−各前記ブリッジ素子の各前記スイッチおよび前記放電スイッチを(n+1)番目の構成に設定して、前記入力コンデンサを(n+1)番目の時間期間内に放電させる手段
をさらに備えることを特徴とする、請求項6〜8のいずれか一項に記載の装置。
【請求項10】
前記直流電流提供手段が光起電モジュールであることを特徴とする、請求項6〜9のいずれか一項に記載の装置。
【請求項11】
前記n個のブリッジ素子で構成される昇圧コンバータが、前記光起電モジュールと前記入力段とを接続するスイッチをさらに備えることを特徴とし、かつ、
前記光起電モジュールと前記入力段とを接続する前記スイッチが、前記n+1個の構成中、導通状態であることを特徴とする、請求項10に記載の装置。
【請求項12】
前記n個のブリッジ素子で構成される昇圧コンバータが、前記直流電流提供手段と前記入力段とを接続するスイッチをさらに備えることを特徴とし、かつ、
前記直流電流提供手段と前記入力段とを接続する前記スイッチが、前記n+1個の構成中、非導通状態であることを特徴とする、請求項6〜8のいずれか一項に記載の装置。
【請求項13】
前記n個のブリッジ素子で構成される昇圧コンバータが、前記直流電流提供手段に接続するスイッチと第1のブリッジ素子との間に接続された放電回路をさらに備え、
前記放電回路が、放電ダイオードおよび第2の放電抵抗器で構成され、
前記放電ダイオードのカソードが、前記第1のブリッジ素子の入力に接続され、
前記放電ダイオードのアノードが、前記第2の放電抵抗器の第1の端子に接続され、
前記第2の放電抵抗器の第2の端子が、前記直流電流提供手段の負端子に接続されることを特徴とする、請求項12に記載の装置。
【図1a】
【図1b】
【図2】
【図3】
【図4a】
【図4b】
【図5a】
【図5b】
【図5c】
【図5d】
【図5e】
【図6】
【図7】
【図8】
【図9】
【図10a】
【図10b】
【図10c】
【図10d】
【図10e】
【図1b】
【図2】
【図3】
【図4a】
【図4b】
【図5a】
【図5b】
【図5c】
【図5d】
【図5e】
【図6】
【図7】
【図8】
【図9】
【図10a】
【図10b】
【図10c】
【図10d】
【図10e】
【公表番号】特表2012−525112(P2012−525112A)
【公表日】平成24年10月18日(2012.10.18)
【国際特許分類】
【出願番号】特願2012−506490(P2012−506490)
【出願日】平成22年4月22日(2010.4.22)
【国際出願番号】PCT/EP2010/055316
【国際公開番号】WO2010/122086
【国際公開日】平成22年10月28日(2010.10.28)
【出願人】(503163527)ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ (175)
【氏名又は名称原語表記】MITSUBISHI ELECTRIC R&D CENTRE EUROPE B.V.
【住所又は居所原語表記】Capronilaan 46, 1119 NS Schiphol Rijk, The Netherlands
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公表日】平成24年10月18日(2012.10.18)
【国際特許分類】
【出願日】平成22年4月22日(2010.4.22)
【国際出願番号】PCT/EP2010/055316
【国際公開番号】WO2010/122086
【国際公開日】平成22年10月28日(2010.10.28)
【出願人】(503163527)ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ (175)
【氏名又は名称原語表記】MITSUBISHI ELECTRIC R&D CENTRE EUROPE B.V.
【住所又は居所原語表記】Capronilaan 46, 1119 NS Schiphol Rijk, The Netherlands
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]