試験装置
【課題】本体部とテストヘッド間のケーブル量を従来に比較して１／２以下に抑えると共に、フェイルメモリのオプション構成に柔軟性を持たせることが可能な試験装置を実現する。
【解決手段】本体部に収納されたパターン発生部からの信号を、光ファイバを介してテストヘッドに接続する試験装置において、光ファイバは、ＷＤＭカップラまたはＤＷＤＭカップラを介してパターン発生部とテストヘッドを接続する。
【解決手段】本体部に収納されたパターン発生部からの信号を、光ファイバを介してテストヘッドに接続する試験装置において、光ファイバは、ＷＤＭカップラまたはＤＷＤＭカップラを介してパターン発生部とテストヘッドを接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本体部に収納されたパターン発生部からの信号を、光ファイバを介してテストヘッドに接続する試験装置に関するものである。本発明が適用される被試験対象デバイス（以下、ＤＵＴ（Device Under Test））は、主としてメモリＩＣである。
【背景技術】
【０００２】
図５は、従来の試験装置の構成例を示す機能ブロック図である。試験装置は、本体部１０と、ＤＵＴ３０のピンに接続して所定の試験を実行するテストヘッド２０と、本体部１０とテストヘッド２０間を接続する伝送ケーブル４１，４２よりなる。
【０００３】
本体部１０は、パターン発生部１１、フェイルメモリ１２、送信バッファ１３、受信バッファ１４を収納している。パターン発生部１１は、ＤＵＴ３０をテストするための複数のテストパターン信号を発生する。
【０００４】
このテストパターン信号は、数百Mbps〜数Gbpsに達する。このテストパターン信号は、信号毎に送信バッファ１３を経て数ｍ〜十数ｍの伝送ケーブル４１を介してテストヘッド２０に伝送される。テストヘッド２０からのフェイル情報は、伝送ケーブル４２を介して受信バッファ１４を経てフェイルメモリ１２に渡される。
【０００５】
テストヘッド２０は、複数のピンカードから構成されており、各ピンカードは、伝送ケーブル４１に接続される受信バッファ２１、伝送ケーブル４２に接続される送信バッファ２２、受信バッファ２１を介してテストパターン信号を入力するタイミング発生部２３ａ〜２３ｎ、タイミング発生部の信号をＤＵＴ３０のピンに供給すると共に、ピンに発生する信号を検出するドライバ／コンパレータ２４ａ〜２４ｎを備える。
【０００６】
更に、各ピンカードはドライバ／コンパレータにより取得されるＤＵＴの信号とテストパターン信号を入力して良否を判定する判定部２５ａ〜２５ｎを備え、これら判定部のフェイル情報が送信バッファ２２を介して本体部１０に伝送される。
【０００７】
このような構成における動作を説明する。テストヘッド２０では伝送されたテストパターン信号を受信バッファ２１で受信し、波形整形を行いタイミング発生部２３ａ〜２３ｎ及び判定部２５ａ〜２５ｎに送信する。
【０００８】
タイミング発生部２３ａ〜２３ｎでは、テストパターン信号をタイミング信号に変換してドライバ／コンパレータ２４ａ〜２４ｎのドライバに送信する。ドライバでは、タイミング信号のHi/LoレベルをＤＵＴ３０に合わせたHi/Loレベルに変換してＤＵＴ３０のピンに出力する。
【０００９】
これらの一連の動作により、ＤＵＴ３０にテスト信号が印加され、所定のテストが実行される。一方、入力されたテスト信号に対してＤＵＴ３０は、それに対応した信号を出力する。ＤＵＴ３０から出力された信号は、ドライバ／コンパレータ２４ａ〜２４ｎのコンパレータにより、アナログのHi/Lo信号を論理レベルのHi/Lo信号に変換され、判定部２５ａ〜２５ｎに送信される。
【００１０】
判定部２５ａ〜２５ｎでは、パターン発生部１１で発生した期待値パターンと比較して、その値が同一であればPass、違っていればFailと判断する。この情報は判定部内の小容量メモリに蓄えることが可能である。しかしながらメモリ試験装置においてメモリのリダンダンシー等の用途で大容量のフェイルメモリ１２が必要となる場合が多い。
【００１１】
このフェイルメモリ１２は、ＤＵＴ３０のメモリ容量や個数により必要容量も変わるため、オプション実装であることが多い。判定部２５ａ〜２５ｎで判定されたPass／Fail情報は、送信バッファ２２で波形整形され、伝送ケーブル４２を通過し、本体部１０の受信バッファ１４で再度波形整形されフェイルメモリ１２に転送される。
【００１２】
これら一連の動作は、制御コントローラ５０が、パターン発生部１１、フェイルメモリ１２、タイミング発生部２３ａ〜２３ｎ、判定部２５ａ〜２５ｎの動作条件を設定することにより実行される。
【００１３】
図６は、特許文献１に開示されている従来の試験装置の他の構成例を示す機能ブロック図である。図５との相違点は、伝送ケーブル４１，４２を光ファイバ６０，７０に変更した構成にある。
【００１４】
これに伴い、図５の送信バッファ１３，２２及び受信バッファ１４，２１が、夫々Ｅ／Ｏ（電気／光変換回路）６０ａ，７０ａ及びＯ／Ｅ（光／電気変換回路）７０ｂ，６０ｂに変更されている。試験装置としての動作は、図５の実施形態と同一である。
【００１５】
【特許文献１】特開２００６−１５３７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
このような従来技術では、測定チャンネル数の増加により、本体部１０とテストヘッド２０間の伝送ケーブル数または光ファイバ数が増加し、ハンドラーやプローバにヘッドを接続する際の負荷が増大する問題がある。また、試験装置を設置するための設置工数が増大する問題がある。
【００１７】
本発明は上述した問題点を解決するためになされたものであり、本体部とテストヘッド間のケーブル量を従来に比較して１／２以下に抑えると共に、フェイルメモリのオプション構成に柔軟性を持たせることが可能な試験装置の実現を目的としている。
【課題を解決するための手段】
【００１８】
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）本体部に収納されたパターン発生部からの信号を、光ファイバを介してテストヘッドに接続する試験装置において、
前記光ファイバは、ＷＤＭカップラまたはＤＷＤＭカップラを介して前記パターン発生部と前記テストヘッドを接続することを特徴とする試験装置。
【００１９】
（２）前記本体部はフェイルメモリを備え、前記ＷＤＭカップラまたはＤＷＤＭカップラの少なくとも１チャンネルは、前記テストヘッドからのフェイル情報を前記フェイルメモリに渡すことを特徴とする（１）に記載の試験装置。
【００２０】
（３）前記フェイルメモリは、前記ＤＷＤＭカップラの任意のチャンネルから前記フェイル情報を取得することを特徴とする（２）に記載の試験装置。
【００２１】
（４）前記ＷＤＭカップラまたはＤＷＤＭカップラは、前記本体部が前記フェイルメモリを実装する場合に、選択的に前記光ファイバに接続されることを特徴とする（２）または（３）に記載の試験装置。
【発明の効果】
【００２２】
本発明の構成によれば、必要な部分に電気／光変換回路とＷＤＭカップラを接続するのみで、本体部とテストヘッド間の光ファイバの本数を増加することなく、フェイルメモリの拡張オプションを実現することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を図面により詳細に説明する。図１は、本発明を適用した試験装置の一実施形態を示す機能ブロック図である。図５、図６で説明した従来装置と同一要素には同一符号を付して説明を省略する。
【００２４】
試験装置としての動作は、従来装置と同一のため、説明を省略する。本発明の特徴部は、光ファイバ１００ａ〜１００ｎを用いた本体部１０とテストヘッド２０間の通信において、本体部１０側にＷＤＭカップラ２００ａ〜２００ｎを、テストヘッド側２０にＷＤＭカップラ３００ａ〜３００ｎを用いることにより、光ファイバを双方向通信経路とする構成にある。
【００２５】
光ファイバ通信において、１本の光ファイバで複数の異なる波長の光を用いて多重化を行なうＷＤＭ（波長多重：Wavelength Division Multiplexing）技術は周知であり、光受動部品としてＷＤＭカップラが市販されており、本発明ではこれを用いることができる。
【００２６】
図２は、本発明に適用されるＷＤＭカップラの動作原理説明図である。１本の光ファイバを双方向に通信させるためには、本体部からテストヘッド方向の通信波長と、テストヘッドから本体部方向への通信波長を異なる波長とする必要がある。
【００２７】
図示の具体例では、本体部からテストヘッド方向の通信波長を1．３１μｍ、テストヘッドから本体部方向への通信波長を1．５５μｍとしている。ＷＤＭカプラ３００は、波長依存性を有する３ポートで構成されている。
【００２８】
ポート１とポート２間は1．３１μｍを双方向で通信でき、1．５５μｍは透過することができない。ポート３とポート１間は1．５５μｍを双方向で通信でき、1．３１μｍは透過することができない。またポート２とポート３間はアイソレーションされている。この特性を利用することで、双方向通信を実現させることができる。
【００２９】
この双方向通信機能の利用により、図６で必要とされた光ファイバ６０及び７０の２系統の伝送路は、１系統の光ファイバ１００ａ〜１００ｎのみにすることができ、ケーブルの本数を１／２に減少させることができる。
【００３０】
図３は、フェイルメモリ実装の有無に対応した、ＷＤＭカップラのオプション実装形態を示す機能ブロック図である。テストヘッド内の回路は、いくつかのピンカードＰａ〜Ｐｎに分割して実装されており、図３はその１回路分Ｐａの実装例を示している。
【００３１】
図３（Ａ）は、本体部１０にフェイルメモリ１２を実装せず、これにフェイル情報を受け渡す回路を実装していない状態を示す。本体部１０からの光ファイバ１００ａは、光コネクタＣａを介してピンカードＰａ内に導かれる。
【００３２】
その光ファイバは、光／電気変換回路５００ａに接続されて電気信号に変換されタイミング発生部２３ａにテストパターン信号を伝送する。一方ＤＵＴ３０から受信した信号は、ドラバ／コンパレータ２４ａで受信され、判定部２５ａでPass/Fail情報として出力される。ここでは、フェイルメモリにフェイル情報を転送しないために、コネクタＤａに信号が接続されているのみである。
【００３３】
ここでフェイルメモリ１２を本体部１０に実装し、これにフェイル情報を転送する場合のオプションを図３（Ｂ）に示す。ここでは、図３（Ａ）に示したコネクタＤａに電気／光変換回路６００ａを接続し、この電気／光変換回路６００ａの出力をＷＤＭカップラ３００ａのポート３に接続する。
【００３４】
ＷＤＭカップラのポート２を、光／電気変換回路５００ａに接続し、ポート１を光コネクタＣａに接続する。これにより、フェイル情報を本体部に伝送する光ファイバ系統を増設することなく、図１の回路構成を実現することができる。
【００３５】
図４は、本発明を適用した試験装置の他の実施形態を示す機能ブロック図である。図１ではＷＤＭカップラ２００ａ〜２００ｎ及び３００ａ〜３００ｎとして２波長多重型を示したが、この実施形態ではこれを多波長多重型のＤＷＤＭ合波／分波器８００及び９００に置き換える。
【００３６】
上り／下りの伝送に対して複数の通信波長を割り当てることにより、理論的には数十〜百数十チャンネルを光ファイバ一本に多重化することが可能となり、チャンネル数にもよるが、１本の光ファイバで本体部１０とテストヘッド２０間の通信が可能となる。
【００３７】
このような多重化構成をとる場合には、任意のチャンネルを指定してテストヘッドからのフェイル情報を本体部のフェイルメモリに転送することが可能である。
【００３８】
以上説明した実施形態は、ＤＵＴとしてメモリＩＣを例示したが、本発明の適用はこれの限定されるものではなく、ＩＣ一般の試験装置に適用することが可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明を適用した試験装置の一実施形態を示す機能ブロック図である。
【図２】本発明に適用されるＷＤＭカップラの動作原理説明図である。
【図３】フェイルメモリ実装の有無に対応した、ＷＤＭカップラのオプション実装形態を示す機能ブロック図である。
【図４】本発明を適用した試験装置の他の実施形態を示す機能ブロック図である。
【図５】従来の試験装置の構成例を示す機能ブロック図である。
【図６】従来の試験装置の他の構成例を示す機能ブロック図である。
【符号の説明】
【００４０】
１０ 本体部
１１ パターン発生部
１２ フェイルメモリ
２０ テストヘッド
２３ａ〜２３ｎ タイミング発生部
２４ａ〜２４ｎ ドライバ／コンパレータ
２５ａ〜２５ｎ 判定部
３０ ＤＵＴ
１００ａ〜１００ｎ 光ファイバ
２００ａ〜２００ｎ ＷＤＭカップラ（本体部側）
３００ａ〜３００ｎ ＷＤＭカップラ（テストヘッド側）
４００ａ〜４００ｎ 電気／光変換回路（本体部側）
５００ａ〜５００ｎ 光／電気変換回路（テストヘッド側）
６００ａ〜６００ｎ 電気／光変換回路（テストヘッド側）
７００ａ〜７００ｎ 光／電気変換回路（本体部側）
【技術分野】
【０００１】
本発明は、本体部に収納されたパターン発生部からの信号を、光ファイバを介してテストヘッドに接続する試験装置に関するものである。本発明が適用される被試験対象デバイス（以下、ＤＵＴ（Device Under Test））は、主としてメモリＩＣである。
【背景技術】
【０００２】
図５は、従来の試験装置の構成例を示す機能ブロック図である。試験装置は、本体部１０と、ＤＵＴ３０のピンに接続して所定の試験を実行するテストヘッド２０と、本体部１０とテストヘッド２０間を接続する伝送ケーブル４１，４２よりなる。
【０００３】
本体部１０は、パターン発生部１１、フェイルメモリ１２、送信バッファ１３、受信バッファ１４を収納している。パターン発生部１１は、ＤＵＴ３０をテストするための複数のテストパターン信号を発生する。
【０００４】
このテストパターン信号は、数百Mbps〜数Gbpsに達する。このテストパターン信号は、信号毎に送信バッファ１３を経て数ｍ〜十数ｍの伝送ケーブル４１を介してテストヘッド２０に伝送される。テストヘッド２０からのフェイル情報は、伝送ケーブル４２を介して受信バッファ１４を経てフェイルメモリ１２に渡される。
【０００５】
テストヘッド２０は、複数のピンカードから構成されており、各ピンカードは、伝送ケーブル４１に接続される受信バッファ２１、伝送ケーブル４２に接続される送信バッファ２２、受信バッファ２１を介してテストパターン信号を入力するタイミング発生部２３ａ〜２３ｎ、タイミング発生部の信号をＤＵＴ３０のピンに供給すると共に、ピンに発生する信号を検出するドライバ／コンパレータ２４ａ〜２４ｎを備える。
【０００６】
更に、各ピンカードはドライバ／コンパレータにより取得されるＤＵＴの信号とテストパターン信号を入力して良否を判定する判定部２５ａ〜２５ｎを備え、これら判定部のフェイル情報が送信バッファ２２を介して本体部１０に伝送される。
【０００７】
このような構成における動作を説明する。テストヘッド２０では伝送されたテストパターン信号を受信バッファ２１で受信し、波形整形を行いタイミング発生部２３ａ〜２３ｎ及び判定部２５ａ〜２５ｎに送信する。
【０００８】
タイミング発生部２３ａ〜２３ｎでは、テストパターン信号をタイミング信号に変換してドライバ／コンパレータ２４ａ〜２４ｎのドライバに送信する。ドライバでは、タイミング信号のHi/LoレベルをＤＵＴ３０に合わせたHi/Loレベルに変換してＤＵＴ３０のピンに出力する。
【０００９】
これらの一連の動作により、ＤＵＴ３０にテスト信号が印加され、所定のテストが実行される。一方、入力されたテスト信号に対してＤＵＴ３０は、それに対応した信号を出力する。ＤＵＴ３０から出力された信号は、ドライバ／コンパレータ２４ａ〜２４ｎのコンパレータにより、アナログのHi/Lo信号を論理レベルのHi/Lo信号に変換され、判定部２５ａ〜２５ｎに送信される。
【００１０】
判定部２５ａ〜２５ｎでは、パターン発生部１１で発生した期待値パターンと比較して、その値が同一であればPass、違っていればFailと判断する。この情報は判定部内の小容量メモリに蓄えることが可能である。しかしながらメモリ試験装置においてメモリのリダンダンシー等の用途で大容量のフェイルメモリ１２が必要となる場合が多い。
【００１１】
このフェイルメモリ１２は、ＤＵＴ３０のメモリ容量や個数により必要容量も変わるため、オプション実装であることが多い。判定部２５ａ〜２５ｎで判定されたPass／Fail情報は、送信バッファ２２で波形整形され、伝送ケーブル４２を通過し、本体部１０の受信バッファ１４で再度波形整形されフェイルメモリ１２に転送される。
【００１２】
これら一連の動作は、制御コントローラ５０が、パターン発生部１１、フェイルメモリ１２、タイミング発生部２３ａ〜２３ｎ、判定部２５ａ〜２５ｎの動作条件を設定することにより実行される。
【００１３】
図６は、特許文献１に開示されている従来の試験装置の他の構成例を示す機能ブロック図である。図５との相違点は、伝送ケーブル４１，４２を光ファイバ６０，７０に変更した構成にある。
【００１４】
これに伴い、図５の送信バッファ１３，２２及び受信バッファ１４，２１が、夫々Ｅ／Ｏ（電気／光変換回路）６０ａ，７０ａ及びＯ／Ｅ（光／電気変換回路）７０ｂ，６０ｂに変更されている。試験装置としての動作は、図５の実施形態と同一である。
【００１５】
【特許文献１】特開２００６−１５３７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
このような従来技術では、測定チャンネル数の増加により、本体部１０とテストヘッド２０間の伝送ケーブル数または光ファイバ数が増加し、ハンドラーやプローバにヘッドを接続する際の負荷が増大する問題がある。また、試験装置を設置するための設置工数が増大する問題がある。
【００１７】
本発明は上述した問題点を解決するためになされたものであり、本体部とテストヘッド間のケーブル量を従来に比較して１／２以下に抑えると共に、フェイルメモリのオプション構成に柔軟性を持たせることが可能な試験装置の実現を目的としている。
【課題を解決するための手段】
【００１８】
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）本体部に収納されたパターン発生部からの信号を、光ファイバを介してテストヘッドに接続する試験装置において、
前記光ファイバは、ＷＤＭカップラまたはＤＷＤＭカップラを介して前記パターン発生部と前記テストヘッドを接続することを特徴とする試験装置。
【００１９】
（２）前記本体部はフェイルメモリを備え、前記ＷＤＭカップラまたはＤＷＤＭカップラの少なくとも１チャンネルは、前記テストヘッドからのフェイル情報を前記フェイルメモリに渡すことを特徴とする（１）に記載の試験装置。
【００２０】
（３）前記フェイルメモリは、前記ＤＷＤＭカップラの任意のチャンネルから前記フェイル情報を取得することを特徴とする（２）に記載の試験装置。
【００２１】
（４）前記ＷＤＭカップラまたはＤＷＤＭカップラは、前記本体部が前記フェイルメモリを実装する場合に、選択的に前記光ファイバに接続されることを特徴とする（２）または（３）に記載の試験装置。
【発明の効果】
【００２２】
本発明の構成によれば、必要な部分に電気／光変換回路とＷＤＭカップラを接続するのみで、本体部とテストヘッド間の光ファイバの本数を増加することなく、フェイルメモリの拡張オプションを実現することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を図面により詳細に説明する。図１は、本発明を適用した試験装置の一実施形態を示す機能ブロック図である。図５、図６で説明した従来装置と同一要素には同一符号を付して説明を省略する。
【００２４】
試験装置としての動作は、従来装置と同一のため、説明を省略する。本発明の特徴部は、光ファイバ１００ａ〜１００ｎを用いた本体部１０とテストヘッド２０間の通信において、本体部１０側にＷＤＭカップラ２００ａ〜２００ｎを、テストヘッド側２０にＷＤＭカップラ３００ａ〜３００ｎを用いることにより、光ファイバを双方向通信経路とする構成にある。
【００２５】
光ファイバ通信において、１本の光ファイバで複数の異なる波長の光を用いて多重化を行なうＷＤＭ（波長多重：Wavelength Division Multiplexing）技術は周知であり、光受動部品としてＷＤＭカップラが市販されており、本発明ではこれを用いることができる。
【００２６】
図２は、本発明に適用されるＷＤＭカップラの動作原理説明図である。１本の光ファイバを双方向に通信させるためには、本体部からテストヘッド方向の通信波長と、テストヘッドから本体部方向への通信波長を異なる波長とする必要がある。
【００２７】
図示の具体例では、本体部からテストヘッド方向の通信波長を1．３１μｍ、テストヘッドから本体部方向への通信波長を1．５５μｍとしている。ＷＤＭカプラ３００は、波長依存性を有する３ポートで構成されている。
【００２８】
ポート１とポート２間は1．３１μｍを双方向で通信でき、1．５５μｍは透過することができない。ポート３とポート１間は1．５５μｍを双方向で通信でき、1．３１μｍは透過することができない。またポート２とポート３間はアイソレーションされている。この特性を利用することで、双方向通信を実現させることができる。
【００２９】
この双方向通信機能の利用により、図６で必要とされた光ファイバ６０及び７０の２系統の伝送路は、１系統の光ファイバ１００ａ〜１００ｎのみにすることができ、ケーブルの本数を１／２に減少させることができる。
【００３０】
図３は、フェイルメモリ実装の有無に対応した、ＷＤＭカップラのオプション実装形態を示す機能ブロック図である。テストヘッド内の回路は、いくつかのピンカードＰａ〜Ｐｎに分割して実装されており、図３はその１回路分Ｐａの実装例を示している。
【００３１】
図３（Ａ）は、本体部１０にフェイルメモリ１２を実装せず、これにフェイル情報を受け渡す回路を実装していない状態を示す。本体部１０からの光ファイバ１００ａは、光コネクタＣａを介してピンカードＰａ内に導かれる。
【００３２】
その光ファイバは、光／電気変換回路５００ａに接続されて電気信号に変換されタイミング発生部２３ａにテストパターン信号を伝送する。一方ＤＵＴ３０から受信した信号は、ドラバ／コンパレータ２４ａで受信され、判定部２５ａでPass/Fail情報として出力される。ここでは、フェイルメモリにフェイル情報を転送しないために、コネクタＤａに信号が接続されているのみである。
【００３３】
ここでフェイルメモリ１２を本体部１０に実装し、これにフェイル情報を転送する場合のオプションを図３（Ｂ）に示す。ここでは、図３（Ａ）に示したコネクタＤａに電気／光変換回路６００ａを接続し、この電気／光変換回路６００ａの出力をＷＤＭカップラ３００ａのポート３に接続する。
【００３４】
ＷＤＭカップラのポート２を、光／電気変換回路５００ａに接続し、ポート１を光コネクタＣａに接続する。これにより、フェイル情報を本体部に伝送する光ファイバ系統を増設することなく、図１の回路構成を実現することができる。
【００３５】
図４は、本発明を適用した試験装置の他の実施形態を示す機能ブロック図である。図１ではＷＤＭカップラ２００ａ〜２００ｎ及び３００ａ〜３００ｎとして２波長多重型を示したが、この実施形態ではこれを多波長多重型のＤＷＤＭ合波／分波器８００及び９００に置き換える。
【００３６】
上り／下りの伝送に対して複数の通信波長を割り当てることにより、理論的には数十〜百数十チャンネルを光ファイバ一本に多重化することが可能となり、チャンネル数にもよるが、１本の光ファイバで本体部１０とテストヘッド２０間の通信が可能となる。
【００３７】
このような多重化構成をとる場合には、任意のチャンネルを指定してテストヘッドからのフェイル情報を本体部のフェイルメモリに転送することが可能である。
【００３８】
以上説明した実施形態は、ＤＵＴとしてメモリＩＣを例示したが、本発明の適用はこれの限定されるものではなく、ＩＣ一般の試験装置に適用することが可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明を適用した試験装置の一実施形態を示す機能ブロック図である。
【図２】本発明に適用されるＷＤＭカップラの動作原理説明図である。
【図３】フェイルメモリ実装の有無に対応した、ＷＤＭカップラのオプション実装形態を示す機能ブロック図である。
【図４】本発明を適用した試験装置の他の実施形態を示す機能ブロック図である。
【図５】従来の試験装置の構成例を示す機能ブロック図である。
【図６】従来の試験装置の他の構成例を示す機能ブロック図である。
【符号の説明】
【００４０】
１０ 本体部
１１ パターン発生部
１２ フェイルメモリ
２０ テストヘッド
２３ａ〜２３ｎ タイミング発生部
２４ａ〜２４ｎ ドライバ／コンパレータ
２５ａ〜２５ｎ 判定部
３０ ＤＵＴ
１００ａ〜１００ｎ 光ファイバ
２００ａ〜２００ｎ ＷＤＭカップラ（本体部側）
３００ａ〜３００ｎ ＷＤＭカップラ（テストヘッド側）
４００ａ〜４００ｎ 電気／光変換回路（本体部側）
５００ａ〜５００ｎ 光／電気変換回路（テストヘッド側）
６００ａ〜６００ｎ 電気／光変換回路（テストヘッド側）
７００ａ〜７００ｎ 光／電気変換回路（本体部側）
【特許請求の範囲】
【請求項１】
本体部に収納されたパターン発生部からの信号を、光ファイバを介してテストヘッドに接続する試験装置において、
前記光ファイバは、ＷＤＭカップラまたはＤＷＤＭカップラを介して前記パターン発生部と前記テストヘッドを接続することを特徴とする試験装置。
【請求項２】
前記本体部はフェイルメモリを備え、前記ＷＤＭカップラまたはＤＷＤＭカップラの少なくとも１チャンネルは、前記テストヘッドからのフェイル情報を前記フェイルメモリに渡すことを特徴とする請求項１に記載の試験装置。
【請求項３】
前記フェイルメモリは、前記ＤＷＤＭカップラの任意のチャンネルから前記フェイル情報を取得することを特徴とする請求項２に記載の試験装置。
【請求項４】
前記ＷＤＭカップラまたはＤＷＤＭカップラは、前記本体部が前記フェイルメモリを実装する場合に、選択的に前記光ファイバに接続されることを特徴とする請求項２または３に記載の試験装置。
【請求項１】
本体部に収納されたパターン発生部からの信号を、光ファイバを介してテストヘッドに接続する試験装置において、
前記光ファイバは、ＷＤＭカップラまたはＤＷＤＭカップラを介して前記パターン発生部と前記テストヘッドを接続することを特徴とする試験装置。
【請求項２】
前記本体部はフェイルメモリを備え、前記ＷＤＭカップラまたはＤＷＤＭカップラの少なくとも１チャンネルは、前記テストヘッドからのフェイル情報を前記フェイルメモリに渡すことを特徴とする請求項１に記載の試験装置。
【請求項３】
前記フェイルメモリは、前記ＤＷＤＭカップラの任意のチャンネルから前記フェイル情報を取得することを特徴とする請求項２に記載の試験装置。
【請求項４】
前記ＷＤＭカップラまたはＤＷＤＭカップラは、前記本体部が前記フェイルメモリを実装する場合に、選択的に前記光ファイバに接続されることを特徴とする請求項２または３に記載の試験装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−１６８６２７（Ｐ２００９−１６８６２７Ａ）
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願番号】特願２００８−７２１１（Ｐ２００８−７２１１）
【出願日】平成２０年１月１６日（２００８．１．１６）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願日】平成２０年１月１６日（２００８．１．１６）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]