鉄合金電子部品およびその表面処理方法
【課題】 鉛及びすずを含まない金属を用い、かつはんだぬれ性がよく、安価に信頼性よく表面処理された鉄合金電子部品の表面処理方法を得る。
【解決手段】 鉄合金母材１を酸洗いして強活性化処理し、表面に不動態膜を形成した後、鉄合金母材１の表面上にニッケルストライクめっき５を薄く形成し、水洗いした後、ニッケルストライクめっき５上にこれより厚いニッケルめっき２を形成し、このニッケルめっき２上にパラジウムストライクめっき３及びその上に金ラップめっき４を、パラジウムストライクめっき３の厚さが、０．００７〜０．１μｍの範囲、上記金ラップめっき４の厚さが、０．００３〜０．０２μｍの範囲、かつ金ラップめっき４の厚さ＜パラジウムストライクめっき３の厚さの関係になるように電解めっき処理により形成する。
【解決手段】 鉄合金母材１を酸洗いして強活性化処理し、表面に不動態膜を形成した後、鉄合金母材１の表面上にニッケルストライクめっき５を薄く形成し、水洗いした後、ニッケルストライクめっき５上にこれより厚いニッケルめっき２を形成し、このニッケルめっき２上にパラジウムストライクめっき３及びその上に金ラップめっき４を、パラジウムストライクめっき３の厚さが、０．００７〜０．１μｍの範囲、上記金ラップめっき４の厚さが、０．００３〜０．０２μｍの範囲、かつ金ラップめっき４の厚さ＜パラジウムストライクめっき３の厚さの関係になるように電解めっき処理により形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ステンレス鋼などのはんだ付けされる鉄合金電子部品およびその表面処理方法に関するものである。
【背景技術】
【０００２】
従来、コネクタ、リードフレームなどの接続端子などを収納する、ステンレス鋼などの鉄合金からなる金属筐体（シェル）は、電子製品によく用いられる。この筐体の電子製品への取付けには、はんだ付けされる場合が多い。
一方、環境保護のための鉛の規制に伴い、鉛フリーの製品が望まれ、電子製品でのはんだ付け作業においても、鉛フリーへの要求が高まっている。
従来の鉄合金からなる金属筐体（シェル）は、鉛フリーのものとして、はんだぬれ性の良いすずを用いて表面処理されることが多かった。このすずを用いた表面処理の場合、はんだぬれ性は良くても、すずによるウイスカが発生し易く、このため、金属筐体に収納される接続端子などに電気的に短絡状態が生じやすいという問題があった。
【０００３】
電子部品の表面処理方法の一例として、例えば特許文献１には、配線基板の配線層のはんだ付け領域に施されるすずを含まない金属による表面処理方法において、平均粒径２０ｎｍ以上で且つ０．５μｍ〜５μｍのニッケル層、０．００５μｍ〜２μｍのパラジウムまたはパラジウム合金層、および０．０５μｍ〜０．８μｍの金層の３層により、配線層上に無電解法によるめっきを行うものが示されている。
【０００４】
【特許文献１】特開２００２−１１１１８８号公報（第３〜５頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、はんだ付けされる鉄合金の金属筐体の表面処理には、鉛フリーで、しかもウイスカの発生がなく、はんだぬれ性がよく、耐腐食性がよく、さらに金使用量が少なく、めっき生産性の良いものが望まれる。
特許文献１の処理方法は、鉛もすずも含まない表面処理方法とは言え、鉄合金上には、ニッケル層の乗りが悪く、特許文献１に示される３層のめっきが行いにくいという問題があった。また、特許文献１は、金使用量が多い上、めっき生産性が良くなく、コスト高になる傾向があった。また、金使用量が多いために、最近のファインピッチ製品のはんだ付け時などには、はんだ中の金濃度が濃くなり、はんだ強度が低下するという問題もあった。
【０００６】
この発明は、上述のような課題を解決するためになされたものであり、鉛及びすずを含まず、かつはんだぬれ性のよい金属による安価な信頼性のよい表面処理が施された鉄合金電子部品を得ることを第一の目的にしている。
また、鉛及びすずを含まず、かつはんだぬれ性のよい金属による安価な信頼性のよい鉄合金電子部品の表面処理方法を得ることを第二の目的にしている。
【課題を解決するための手段】
【０００７】
この発明に係わる鉄合金電子部品においては、表面に不動態膜が形成された鉄合金母材、この鉄合金母材の表面上に形成されたニッケル層、このニッケル層上に形成されたパラジウム層、及びこのパラジウム層上に形成された金層を備え、パラジウム層及び金層は、パラジウム層の厚さが、０．００７〜０．１μｍの範囲、金層の厚さが、０．００３〜０．０２μｍの範囲、かつ金層の厚さ＜パラジウム層の厚さの関係になるように形成されているものである。
【発明の効果】
【０００８】
この発明は、以上説明したように、表面に不動態膜が形成された鉄合金母材、この鉄合金母材の表面上に形成されたニッケル層、このニッケル層上に形成されたパラジウム層、及びこのパラジウム層上に形成された金層を備え、パラジウム層及び金層は、パラジウム層の厚さが、０．００７〜０．１μｍの範囲、金層の厚さが、０．００３〜０．０２μｍの範囲、かつ金層の厚さ＜パラジウム層の厚さの関係になるように形成されているので、鉛フリーで、かつはんだぬれ性がよく、金使用量を少なくして経済的な鉄合金電子部品が得られる効果がある。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１による鉄合金電子部品の表面処理を示す説明図である。
図１において、ステンレス鋼などの鉄合金からなる母材１上に、順次、ニッケルストライクめっき５（第一のニッケル層）、ニッケルめっき２（第二のニッケル層）、パラジウムストライクめっき３（パラジウム層）、金ラップめっき４（金層）が４層に形成されている。
【００１０】
図２は、この発明の実施の形態１による表面処理された鉄合金筐体を示す外観図である。
図２において、はんだ付けされる鉄合金筐体８は、図１のように４層の表面処理が施されている。通電されない鉄合金筐体８は、内側にメモリカード９が挿入されるように構成され、はんだ付け部６により、基板１０にはんだ付けされる。鉄合金筐体８には、コネクタなどの接続部品が圧入やカシメなどにより取付けられる。
【００１１】
図３は、この発明の実施の形態１による鉄合金電子部品母材の表面処理を示す原理図である。
図３において、１〜５は、図１におけるものと同一のものである。図３では、金ラップめっき４は、パラジウムストライクめっき３の表面を部分的にラップするように形成されている。
図４は、この発明の実施の形態１による鉄合金電子部品のはんだぬれ性の試験結果を示す図である。
図４において、Ｎｉ＋Ｐｄ−ｓｔ（ストライク）＋Ａｕラップ処理は、本発明の処理方法を示している。
図５は、この発明の実施の形態１による鉄合金電子部品の金ラップめっき厚を変化させた場合のはんだぬれ性の試験結果を示す図である。
図５において、Ｎｉ＋Ｐｄ−ｓｔ（ストライク）＋Ａｕラップ処理が、本発明の処理方法を示している。
【００１２】
次に、鉄合金電子部品母材の表面処理について説明する。
まず、図１の母材１を強活性化して、表面に不動態膜を形成し（第一の工程）、この不動態膜が形成された母材１の表面上に、図１のニッケルストライクめっき５を形成し（第二の工程）、次いで、ニッケルストライクめっき５上に、ニッケルめっき２を、母材１を被覆するために１〜３μｍの厚さに形成する（第三の工程）。なお、ニッケルストライクめっき５は、ニッケルめっき２より薄く形成するものとする。
パラジウムストライクめっき３は、ニッケルめっき２上にあって、核を形成するように、０．００７〜０．１μｍの厚さに形成される（第四の工程）。ストライク被覆が０．００７μｍより薄ければ、密着性が劣ると共に、０．１μｍより厚すぎても同様に密着性が悪くなる。このため、密着性が確保される厚さの範囲である０．００７〜０．１μｍに形成される。
【００１３】
次いで、金ラップめっき４が、０．００３〜０．０２μｍの厚さに形成され（第五の工程）、金ラップめっき４の厚さ＜パラジウムストライクめっき３の厚さの関係にあると、図３に示されるように、パラジウムストライクめっき３の核を覆うようになる。この状態では、はんだぬれ性のよい表面処理が得られる。また、金ラップめっき４の上述の厚さでは、金色を発色しない。
金ラップめっき４は、パラジウムストライクめっき３表面の保護（酸化などによる劣化に対する）を行うものである。このため、金ラップめっき４の厚さは、パラジウムストライクめっき３の核を覆うように、０．００３μｍ以上にする必要がある。一方、はんだ付けを行う場合には、まず、最初にこの保護部分の金ラップめっき４が、はんだ中に拡散していき、清浄なパラジウム表面が顕われてはんだ付けされる。このとき、金ラップめっき４のめっき厚が、厚くなり金色が出る厚さ（約０．０３μｍ以上）になると、金の拡散量が多くなり、最近のファインピッチ製品のはんだ付け時などには、はんだ中の金濃度が濃くなり、はんだ強度が低下する。したがって、金ラップめっき４の厚さを、金色を発色しない０．０２μｍ以下に形成する必要がある。すなわち、金ラップめっき４の厚さを、０．００３μｍ〜０．０２μｍの範囲に形成すれば、パラジウムストライクめっき３の核を覆うと共に、はんだ付け時のはんだ強度の低下も見られない。さらに、この金めっき厚さでは、金の消費量も少なく、また、めっき生産性もよく、経済的である。
【００１４】
図２に示すような鉄合金筐体に、この表面処理を施しておけば、はんだぬれ性の良好なはんだ付けを行うことができる。
【００１５】
上記のように表面処理された鉄合金電子部品のはんだぬれ性の試験結果は、図４及び図５に示すように良好であった。
図４には、メニスコグラフ法のゼロクロスタイムによる判定で、本発明の処理方法であるＮｉ＋Ｐｄ−ｓｔ（ストライク）＋Ａｕラップ処理されたものは、はんだぬれ性は、１秒以下で良好であることが示されている。
図５には、メニスコグラフ法のゼロクロスタイムによる判定で、本発明の処理方法であるＮｉ＋Ｐｄ−ｓｔ（ストライク）＋Ａｕラップ処理されたものは、Ａｕラップめっき厚が３０、５０、１００、２００オングストロームで、それぞれはんだぬれ性は、１秒以下で良好であることが示されている。
また、Ｓｎ−Ａｇ−Ｃｕ及びＳｎ−Ａｇ−Ｂｉ−Ｃｕのはんだを用いて、はんだ付けされた場合の接合強度も良好であった。
【００１６】
実施の形態１によれば、はんだ付けされる鉄合金からなる母材を、順次、ニッケルストライクめっき、ニッケルめっき、パラジウムストライクめっき、金ラップめっきにより表面処理するので、鉛フリーで、かつはんだぬれ性がよく、金使用量を少なくして経済的な鉄合金電子部品が得られる効果がある。
【００１７】
次に上述した鉄合金電子部品母材の表面処理方法について、さらに具体的に説明する。
鉄合金母材１を酸洗い処理による強活性化処理を行い、表面に不動態膜を形成する。この後、短時間で水洗いして、ニッケルめっき２よる薄いニッケルストライクめっき５を電解めっきにより形成する。
次いで、めっき液を替えて、厚さ１〜３μｍのニッケルめっき２を電解めっきにより形成し、厚さ０．００７〜０．１μｍのパラジウムストライクめっき３（パラジウムストライク）、及び厚さ０．００３〜０．０２μｍの金ラップめっき４（金めっき）をそれぞれ電解めっきにより形成し、かつ金ラップめっき４の厚さ＜パラジウムストライクめっき３の厚さの関係になるようにすれば、はんだぬれ性の良好な表面処理を行うことができる。この３層の形成は、次のようにして行われる。
まず、厚さ１〜３μｍのニッケルめっき２が形成された母材１を、通常市販されている濃度より薄い濃度に調合されたパラジウム液に漬し、電流密度１〜１０Ａ／ｄｍ２の条件で、パラジウム電解めっきを行い、厚さ０．００７〜０．１μｍのパラジウムストライクめっき３を形成する。
【００１８】
次いで、このパラジウムストライクめっき３された母材１を、通常市販されている濃度より薄い濃度に調合された金液に漬し、電流密度０．０５〜０．１Ａ／ｄｍ２の条件で、金電解めっきを行い、厚さ０．００３〜０．０２μｍの金ラップめっき４を形成する。
このパラジウムストライクめっき３及び金ラップめっき４は、パラジウム液の収容されたパラジウム槽及び金液の収容された金槽を含むめっきラインを、順次、電子部品を一定速度で連続して移動させることによって、形成することができる。
パラジウム、金の液濃度及び電流密度により、それぞれ析出速度が変化するので、パラジウム、金の液濃度は、使用しているめっきライン（装置）性能に応じて設定される。
【００１９】
実施の形態２．
実施の形態１では、はんだぬれ性のよい鉛フリーの表面処理について述べたが、実施の形態２は、金ラップめっきを薄くしたことに起因する耐腐食性の低下に対処し、金ラップめっきの耐腐食性を向上させる耐腐食性処理についてのものである。
図６は、この発明の実施の形態２による鉄合金電子部品母材の耐腐食性処理を示す説明図である。
図６において、防錆剤の保護膜１１は、金ラップめっき４上に形成され、金ラップめっきのピンホール１２を封孔する。
【００２０】
実施の形態２では、金ラップめっき４上に、さらに防錆剤の保護膜１１を形成する（第六の工程）。この保護膜１１は、鉄合金電子部品のはんだぬれ性が低下しないもので、市販の防錆剤を用いることができる。保護膜１１は、金ラップめっき４面に吸着し、金ラップめっき４を薄く形成するために発生するピンホール１２を塞ぎ、大気中の腐食性ガスに対して、金ラップめっき４面の保護を行う。
【００２１】
実施の形態２によれば、防錆剤の保護膜により、金ラップめっきを薄く形成しても、耐腐食性をよくすることができる。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態１による鉄合金電子部品の表面処理を示す説明図である。
【図２】この発明の実施の形態１による表面処理された鉄合金筐体を示す外観図である。
【図３】この発明の実施の形態１による鉄合金電子部品母材の表面処理を示す原理図である。
【図４】この発明の実施の形態１による鉄合金電子部品のはんだぬれ性の試験結果を示す図である。
【図５】この発明の実施の形態１による鉄合金電子部品の金ラップめっき厚を変化させた場合のはんだぬれ性の試験結果を示す図である。
【図６】この発明の実施の形態２による表面処理された鉄合金電子部品母材の耐腐食性処理を示す説明図である。
【符号の説明】
【００２３】
１ 母材
２ ニッケルめっき
３ パラジウムストライクめっき
４ 金ラップめっき
５ ニッケルストライクめっき
６ はんだ付け部
８ 金属筐体
９ メモリカード
１０ 基板
１１ 保護膜
１２ ピンホール
【技術分野】
【０００１】
この発明は、ステンレス鋼などのはんだ付けされる鉄合金電子部品およびその表面処理方法に関するものである。
【背景技術】
【０００２】
従来、コネクタ、リードフレームなどの接続端子などを収納する、ステンレス鋼などの鉄合金からなる金属筐体（シェル）は、電子製品によく用いられる。この筐体の電子製品への取付けには、はんだ付けされる場合が多い。
一方、環境保護のための鉛の規制に伴い、鉛フリーの製品が望まれ、電子製品でのはんだ付け作業においても、鉛フリーへの要求が高まっている。
従来の鉄合金からなる金属筐体（シェル）は、鉛フリーのものとして、はんだぬれ性の良いすずを用いて表面処理されることが多かった。このすずを用いた表面処理の場合、はんだぬれ性は良くても、すずによるウイスカが発生し易く、このため、金属筐体に収納される接続端子などに電気的に短絡状態が生じやすいという問題があった。
【０００３】
電子部品の表面処理方法の一例として、例えば特許文献１には、配線基板の配線層のはんだ付け領域に施されるすずを含まない金属による表面処理方法において、平均粒径２０ｎｍ以上で且つ０．５μｍ〜５μｍのニッケル層、０．００５μｍ〜２μｍのパラジウムまたはパラジウム合金層、および０．０５μｍ〜０．８μｍの金層の３層により、配線層上に無電解法によるめっきを行うものが示されている。
【０００４】
【特許文献１】特開２００２−１１１１８８号公報（第３〜５頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、はんだ付けされる鉄合金の金属筐体の表面処理には、鉛フリーで、しかもウイスカの発生がなく、はんだぬれ性がよく、耐腐食性がよく、さらに金使用量が少なく、めっき生産性の良いものが望まれる。
特許文献１の処理方法は、鉛もすずも含まない表面処理方法とは言え、鉄合金上には、ニッケル層の乗りが悪く、特許文献１に示される３層のめっきが行いにくいという問題があった。また、特許文献１は、金使用量が多い上、めっき生産性が良くなく、コスト高になる傾向があった。また、金使用量が多いために、最近のファインピッチ製品のはんだ付け時などには、はんだ中の金濃度が濃くなり、はんだ強度が低下するという問題もあった。
【０００６】
この発明は、上述のような課題を解決するためになされたものであり、鉛及びすずを含まず、かつはんだぬれ性のよい金属による安価な信頼性のよい表面処理が施された鉄合金電子部品を得ることを第一の目的にしている。
また、鉛及びすずを含まず、かつはんだぬれ性のよい金属による安価な信頼性のよい鉄合金電子部品の表面処理方法を得ることを第二の目的にしている。
【課題を解決するための手段】
【０００７】
この発明に係わる鉄合金電子部品においては、表面に不動態膜が形成された鉄合金母材、この鉄合金母材の表面上に形成されたニッケル層、このニッケル層上に形成されたパラジウム層、及びこのパラジウム層上に形成された金層を備え、パラジウム層及び金層は、パラジウム層の厚さが、０．００７〜０．１μｍの範囲、金層の厚さが、０．００３〜０．０２μｍの範囲、かつ金層の厚さ＜パラジウム層の厚さの関係になるように形成されているものである。
【発明の効果】
【０００８】
この発明は、以上説明したように、表面に不動態膜が形成された鉄合金母材、この鉄合金母材の表面上に形成されたニッケル層、このニッケル層上に形成されたパラジウム層、及びこのパラジウム層上に形成された金層を備え、パラジウム層及び金層は、パラジウム層の厚さが、０．００７〜０．１μｍの範囲、金層の厚さが、０．００３〜０．０２μｍの範囲、かつ金層の厚さ＜パラジウム層の厚さの関係になるように形成されているので、鉛フリーで、かつはんだぬれ性がよく、金使用量を少なくして経済的な鉄合金電子部品が得られる効果がある。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１による鉄合金電子部品の表面処理を示す説明図である。
図１において、ステンレス鋼などの鉄合金からなる母材１上に、順次、ニッケルストライクめっき５（第一のニッケル層）、ニッケルめっき２（第二のニッケル層）、パラジウムストライクめっき３（パラジウム層）、金ラップめっき４（金層）が４層に形成されている。
【００１０】
図２は、この発明の実施の形態１による表面処理された鉄合金筐体を示す外観図である。
図２において、はんだ付けされる鉄合金筐体８は、図１のように４層の表面処理が施されている。通電されない鉄合金筐体８は、内側にメモリカード９が挿入されるように構成され、はんだ付け部６により、基板１０にはんだ付けされる。鉄合金筐体８には、コネクタなどの接続部品が圧入やカシメなどにより取付けられる。
【００１１】
図３は、この発明の実施の形態１による鉄合金電子部品母材の表面処理を示す原理図である。
図３において、１〜５は、図１におけるものと同一のものである。図３では、金ラップめっき４は、パラジウムストライクめっき３の表面を部分的にラップするように形成されている。
図４は、この発明の実施の形態１による鉄合金電子部品のはんだぬれ性の試験結果を示す図である。
図４において、Ｎｉ＋Ｐｄ−ｓｔ（ストライク）＋Ａｕラップ処理は、本発明の処理方法を示している。
図５は、この発明の実施の形態１による鉄合金電子部品の金ラップめっき厚を変化させた場合のはんだぬれ性の試験結果を示す図である。
図５において、Ｎｉ＋Ｐｄ−ｓｔ（ストライク）＋Ａｕラップ処理が、本発明の処理方法を示している。
【００１２】
次に、鉄合金電子部品母材の表面処理について説明する。
まず、図１の母材１を強活性化して、表面に不動態膜を形成し（第一の工程）、この不動態膜が形成された母材１の表面上に、図１のニッケルストライクめっき５を形成し（第二の工程）、次いで、ニッケルストライクめっき５上に、ニッケルめっき２を、母材１を被覆するために１〜３μｍの厚さに形成する（第三の工程）。なお、ニッケルストライクめっき５は、ニッケルめっき２より薄く形成するものとする。
パラジウムストライクめっき３は、ニッケルめっき２上にあって、核を形成するように、０．００７〜０．１μｍの厚さに形成される（第四の工程）。ストライク被覆が０．００７μｍより薄ければ、密着性が劣ると共に、０．１μｍより厚すぎても同様に密着性が悪くなる。このため、密着性が確保される厚さの範囲である０．００７〜０．１μｍに形成される。
【００１３】
次いで、金ラップめっき４が、０．００３〜０．０２μｍの厚さに形成され（第五の工程）、金ラップめっき４の厚さ＜パラジウムストライクめっき３の厚さの関係にあると、図３に示されるように、パラジウムストライクめっき３の核を覆うようになる。この状態では、はんだぬれ性のよい表面処理が得られる。また、金ラップめっき４の上述の厚さでは、金色を発色しない。
金ラップめっき４は、パラジウムストライクめっき３表面の保護（酸化などによる劣化に対する）を行うものである。このため、金ラップめっき４の厚さは、パラジウムストライクめっき３の核を覆うように、０．００３μｍ以上にする必要がある。一方、はんだ付けを行う場合には、まず、最初にこの保護部分の金ラップめっき４が、はんだ中に拡散していき、清浄なパラジウム表面が顕われてはんだ付けされる。このとき、金ラップめっき４のめっき厚が、厚くなり金色が出る厚さ（約０．０３μｍ以上）になると、金の拡散量が多くなり、最近のファインピッチ製品のはんだ付け時などには、はんだ中の金濃度が濃くなり、はんだ強度が低下する。したがって、金ラップめっき４の厚さを、金色を発色しない０．０２μｍ以下に形成する必要がある。すなわち、金ラップめっき４の厚さを、０．００３μｍ〜０．０２μｍの範囲に形成すれば、パラジウムストライクめっき３の核を覆うと共に、はんだ付け時のはんだ強度の低下も見られない。さらに、この金めっき厚さでは、金の消費量も少なく、また、めっき生産性もよく、経済的である。
【００１４】
図２に示すような鉄合金筐体に、この表面処理を施しておけば、はんだぬれ性の良好なはんだ付けを行うことができる。
【００１５】
上記のように表面処理された鉄合金電子部品のはんだぬれ性の試験結果は、図４及び図５に示すように良好であった。
図４には、メニスコグラフ法のゼロクロスタイムによる判定で、本発明の処理方法であるＮｉ＋Ｐｄ−ｓｔ（ストライク）＋Ａｕラップ処理されたものは、はんだぬれ性は、１秒以下で良好であることが示されている。
図５には、メニスコグラフ法のゼロクロスタイムによる判定で、本発明の処理方法であるＮｉ＋Ｐｄ−ｓｔ（ストライク）＋Ａｕラップ処理されたものは、Ａｕラップめっき厚が３０、５０、１００、２００オングストロームで、それぞれはんだぬれ性は、１秒以下で良好であることが示されている。
また、Ｓｎ−Ａｇ−Ｃｕ及びＳｎ−Ａｇ−Ｂｉ−Ｃｕのはんだを用いて、はんだ付けされた場合の接合強度も良好であった。
【００１６】
実施の形態１によれば、はんだ付けされる鉄合金からなる母材を、順次、ニッケルストライクめっき、ニッケルめっき、パラジウムストライクめっき、金ラップめっきにより表面処理するので、鉛フリーで、かつはんだぬれ性がよく、金使用量を少なくして経済的な鉄合金電子部品が得られる効果がある。
【００１７】
次に上述した鉄合金電子部品母材の表面処理方法について、さらに具体的に説明する。
鉄合金母材１を酸洗い処理による強活性化処理を行い、表面に不動態膜を形成する。この後、短時間で水洗いして、ニッケルめっき２よる薄いニッケルストライクめっき５を電解めっきにより形成する。
次いで、めっき液を替えて、厚さ１〜３μｍのニッケルめっき２を電解めっきにより形成し、厚さ０．００７〜０．１μｍのパラジウムストライクめっき３（パラジウムストライク）、及び厚さ０．００３〜０．０２μｍの金ラップめっき４（金めっき）をそれぞれ電解めっきにより形成し、かつ金ラップめっき４の厚さ＜パラジウムストライクめっき３の厚さの関係になるようにすれば、はんだぬれ性の良好な表面処理を行うことができる。この３層の形成は、次のようにして行われる。
まず、厚さ１〜３μｍのニッケルめっき２が形成された母材１を、通常市販されている濃度より薄い濃度に調合されたパラジウム液に漬し、電流密度１〜１０Ａ／ｄｍ２の条件で、パラジウム電解めっきを行い、厚さ０．００７〜０．１μｍのパラジウムストライクめっき３を形成する。
【００１８】
次いで、このパラジウムストライクめっき３された母材１を、通常市販されている濃度より薄い濃度に調合された金液に漬し、電流密度０．０５〜０．１Ａ／ｄｍ２の条件で、金電解めっきを行い、厚さ０．００３〜０．０２μｍの金ラップめっき４を形成する。
このパラジウムストライクめっき３及び金ラップめっき４は、パラジウム液の収容されたパラジウム槽及び金液の収容された金槽を含むめっきラインを、順次、電子部品を一定速度で連続して移動させることによって、形成することができる。
パラジウム、金の液濃度及び電流密度により、それぞれ析出速度が変化するので、パラジウム、金の液濃度は、使用しているめっきライン（装置）性能に応じて設定される。
【００１９】
実施の形態２．
実施の形態１では、はんだぬれ性のよい鉛フリーの表面処理について述べたが、実施の形態２は、金ラップめっきを薄くしたことに起因する耐腐食性の低下に対処し、金ラップめっきの耐腐食性を向上させる耐腐食性処理についてのものである。
図６は、この発明の実施の形態２による鉄合金電子部品母材の耐腐食性処理を示す説明図である。
図６において、防錆剤の保護膜１１は、金ラップめっき４上に形成され、金ラップめっきのピンホール１２を封孔する。
【００２０】
実施の形態２では、金ラップめっき４上に、さらに防錆剤の保護膜１１を形成する（第六の工程）。この保護膜１１は、鉄合金電子部品のはんだぬれ性が低下しないもので、市販の防錆剤を用いることができる。保護膜１１は、金ラップめっき４面に吸着し、金ラップめっき４を薄く形成するために発生するピンホール１２を塞ぎ、大気中の腐食性ガスに対して、金ラップめっき４面の保護を行う。
【００２１】
実施の形態２によれば、防錆剤の保護膜により、金ラップめっきを薄く形成しても、耐腐食性をよくすることができる。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態１による鉄合金電子部品の表面処理を示す説明図である。
【図２】この発明の実施の形態１による表面処理された鉄合金筐体を示す外観図である。
【図３】この発明の実施の形態１による鉄合金電子部品母材の表面処理を示す原理図である。
【図４】この発明の実施の形態１による鉄合金電子部品のはんだぬれ性の試験結果を示す図である。
【図５】この発明の実施の形態１による鉄合金電子部品の金ラップめっき厚を変化させた場合のはんだぬれ性の試験結果を示す図である。
【図６】この発明の実施の形態２による表面処理された鉄合金電子部品母材の耐腐食性処理を示す説明図である。
【符号の説明】
【００２３】
１ 母材
２ ニッケルめっき
３ パラジウムストライクめっき
４ 金ラップめっき
５ ニッケルストライクめっき
６ はんだ付け部
８ 金属筐体
９ メモリカード
１０ 基板
１１ 保護膜
１２ ピンホール
【特許請求の範囲】
【請求項１】
表面に不動態膜が形成された鉄合金母材、この鉄合金母材の上記表面上に形成されたニッケル層、このニッケル層上に形成されたパラジウム層、及びこのパラジウム層上に形成された金層を備え、上記パラジウム層及び金層は、上記パラジウム層の厚さが、０．００７〜０．１μｍの範囲、上記金層の厚さが、０．００３〜０．０２μｍの範囲、かつ上記金層の厚さ＜上記パラジウム層の厚さの関係になるように形成されていることを特徴とする鉄合金電子部品。
【請求項２】
上記金層の上に形成された耐腐食性の保護膜を備えたことを特徴とする請求項１記載の鉄合金電子部品。
【請求項３】
表面に不動態膜が形成された鉄合金母材、この鉄合金母材の上記表面上に形成されたニッケル層、このニッケル層上に形成されたパラジウムストライク、及びこのパラジウムストライクの周りに金色を発色しない程度に施された金めっきを備えたことを特徴とする鉄合金電子部品。
【請求項４】
鉄合金母材を強活性化処理して表面に不動態膜を形成する第一の工程、上記不動態膜が形成された鉄合金母材表面上に第一のニッケル層を薄く形成する第二の工程、上記第一のニッケル層上に上記第一のニッケル層よりも厚い第二のニッケル層を形成する第三の工程、上記第二のニッケル層上にパラジウム層を形成する第四の工程、及び上記パラジウム層上に金層を形成する第五の工程を含み、上記第四の工程におけるパラジウム層及び上記第五の工程における金層は、上記パラジウム層の厚さが、０．００７〜０．１μｍの範囲、上記金層の厚さが、０．００３〜０．０２μｍの範囲、かつ上記金層の厚さ＜上記パラジウム層の厚さの関係になるように電解めっき処理により形成されていることを特徴とする鉄合金電子部品の表面処理方法。
【請求項５】
上記電解めっき処理は、上記パラジウム層を電流密度が１〜１０Ａ／ｄｍ２の条件により上記ニッケル層上にめっきした後、上記金層を電流密度が０．０５〜０．１Ａ／ｄｍ２の条件によりめっきすることを特徴とする請求項４記載の鉄合金電子部品の表面処理方法。
【請求項６】
上記金層の上に耐腐食性の保護膜を形成する第六の工程を含むことを特徴とする請求項４または５に記載の鉄合金電子部品の表面処理方法。
【請求項７】
上記パラジウム液が収容されたパラジウム槽中及び上記金液が収容された金槽中を、上記電子部品を一定速度で順次移動させることにより、上記パラジウム層及び金層を形成することを特徴とする請求項４〜６のいずれかに記載の電子部品の表面処理方法。
【請求項８】
鉄合金母材を強活性化処理して表面に不動態膜を形成する第一の工程、この不動態膜が形成された表面上に第一のニッケル層を薄く形成する第二の工程、この第一のニッケル層上に上記第一のニッケル層よりも厚い第二のニッケル層を形成する第三の工程、上記第二のニッケル層上にパラジウムストライクを形成する第四の工程、及び上記パラジウムストライクの周りに金色を発色しない程度の金めっきを施す第五の工程を含むことを特徴とする鉄合金電子部品の表面処理方法。
【請求項１】
表面に不動態膜が形成された鉄合金母材、この鉄合金母材の上記表面上に形成されたニッケル層、このニッケル層上に形成されたパラジウム層、及びこのパラジウム層上に形成された金層を備え、上記パラジウム層及び金層は、上記パラジウム層の厚さが、０．００７〜０．１μｍの範囲、上記金層の厚さが、０．００３〜０．０２μｍの範囲、かつ上記金層の厚さ＜上記パラジウム層の厚さの関係になるように形成されていることを特徴とする鉄合金電子部品。
【請求項２】
上記金層の上に形成された耐腐食性の保護膜を備えたことを特徴とする請求項１記載の鉄合金電子部品。
【請求項３】
表面に不動態膜が形成された鉄合金母材、この鉄合金母材の上記表面上に形成されたニッケル層、このニッケル層上に形成されたパラジウムストライク、及びこのパラジウムストライクの周りに金色を発色しない程度に施された金めっきを備えたことを特徴とする鉄合金電子部品。
【請求項４】
鉄合金母材を強活性化処理して表面に不動態膜を形成する第一の工程、上記不動態膜が形成された鉄合金母材表面上に第一のニッケル層を薄く形成する第二の工程、上記第一のニッケル層上に上記第一のニッケル層よりも厚い第二のニッケル層を形成する第三の工程、上記第二のニッケル層上にパラジウム層を形成する第四の工程、及び上記パラジウム層上に金層を形成する第五の工程を含み、上記第四の工程におけるパラジウム層及び上記第五の工程における金層は、上記パラジウム層の厚さが、０．００７〜０．１μｍの範囲、上記金層の厚さが、０．００３〜０．０２μｍの範囲、かつ上記金層の厚さ＜上記パラジウム層の厚さの関係になるように電解めっき処理により形成されていることを特徴とする鉄合金電子部品の表面処理方法。
【請求項５】
上記電解めっき処理は、上記パラジウム層を電流密度が１〜１０Ａ／ｄｍ２の条件により上記ニッケル層上にめっきした後、上記金層を電流密度が０．０５〜０．１Ａ／ｄｍ２の条件によりめっきすることを特徴とする請求項４記載の鉄合金電子部品の表面処理方法。
【請求項６】
上記金層の上に耐腐食性の保護膜を形成する第六の工程を含むことを特徴とする請求項４または５に記載の鉄合金電子部品の表面処理方法。
【請求項７】
上記パラジウム液が収容されたパラジウム槽中及び上記金液が収容された金槽中を、上記電子部品を一定速度で順次移動させることにより、上記パラジウム層及び金層を形成することを特徴とする請求項４〜６のいずれかに記載の電子部品の表面処理方法。
【請求項８】
鉄合金母材を強活性化処理して表面に不動態膜を形成する第一の工程、この不動態膜が形成された表面上に第一のニッケル層を薄く形成する第二の工程、この第一のニッケル層上に上記第一のニッケル層よりも厚い第二のニッケル層を形成する第三の工程、上記第二のニッケル層上にパラジウムストライクを形成する第四の工程、及び上記パラジウムストライクの周りに金色を発色しない程度の金めっきを施す第五の工程を含むことを特徴とする鉄合金電子部品の表面処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−８３４０９（Ｐ２００６−８３４０９Ａ）
【公開日】平成１８年３月３０日（２００６．３．３０）
【国際特許分類】
【出願番号】特願２００４−２６７０８９（Ｐ２００４−２６７０８９）
【出願日】平成１６年９月１４日（２００４．９．１４）
【出願人】（５９５１５７６４０）株式会社シンエイ・ハイテック (4)
【Ｆターム（参考）】
【公開日】平成１８年３月３０日（２００６．３．３０）
【国際特許分類】
【出願日】平成１６年９月１４日（２００４．９．１４）
【出願人】（５９５１５７６４０）株式会社シンエイ・ハイテック (4)
【Ｆターム（参考）】
[ Back to top ]