電力供給回路
【課題】バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供する。
【解決手段】実装基板1と、実装基板1上に配置された半導体スイッチング素子10と、実装基板1上に配置され、半導体スイッチング素子10の主電極間に接続される受動部品(20、30)と、半導体スイッチング素子10と受動部品(20、30)によって構成される電流導通ループ18内に配置され、実装基板1に開口された実装基板開口部8と、半導体スイッチング素子10のスイッチングによって電流導通ループ内に発生する磁束Φの変化を抑制する局所シールド手段とを備える電力供給回路。
【解決手段】実装基板1と、実装基板1上に配置された半導体スイッチング素子10と、実装基板1上に配置され、半導体スイッチング素子10の主電極間に接続される受動部品(20、30)と、半導体スイッチング素子10と受動部品(20、30)によって構成される電流導通ループ18内に配置され、実装基板1に開口された実装基板開口部8と、半導体スイッチング素子10のスイッチングによって電流導通ループ内に発生する磁束Φの変化を抑制する局所シールド手段とを備える電力供給回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力供給回路に関し、特にバックグラウンドノイズやEMIの効率的な低減化が可能な電力供給回路に関する。
【背景技術】
【0002】
近年の電子機器の高速化、高集積化に伴い、電子機器内のプリント基板に搭載されている半導体集積回路(半導体チップ)の電源ノイズが増加する傾向にある。電源ノイズは、半導体チップの消費電流がプリント配線板や半導体パッケージの電源供給配線を流れる際に、電流の急激な変動により発生するノイズである。電源ノイズは、周波数特性を有し、半導体チップの動作周波数に依存した複数の周波数において、発生量は増大する。この電源ノイズの発生量がある閾値を超えると、動作している半導体チップからの信号伝送のタイミングが変動し、電子機器が誤動作を引き起こす。
【0003】
電源ノイズがIC自身のタイミング変動や誤動作を引き起こすことを抑制すると同時に、供給電源側に伝わることによる他のICの誤動作やEMI(Electromagnetic InterferenceまたはEmission)ノイズの発生を抑制する電源供給用回路構造が提案されている(例えば、特許文献1参照。)。
【0004】
また、EMIノイズの影響により出力電圧が変動することを抑制し、安定した電圧を出力する電源回路が提案されている(例えば、特許文献2参照。)。
【0005】
また、単位時間当たりの電圧変化率dV/dt制御機能とEMI/スイッチング損失の低減機能を備えた汎用性ループ制御システムについても提案されている(例えば、特許文献3参照。)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2008−21969号公報
【特許文献2】特開2003−316453号公報
【特許文献3】特表2005−534271号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
MOSFET等の高速スイッチングデバイスを用いたスイッチング電源により、省電力高効率の電力供給回路を実現した場合、バックグラウンドノイズやEMIが大きくなるという問題がある。このバックグラウンドノイズやEMIを低減させる方法として、製品を金属シールドBOXに格納する方法が一般的に用いられている。しかしながら、金属シールドBOXを使用する電力供給回路は、コスト増、重量増、体積増、工程増の問題を抱えている。特に、大衆向け電動輸送機器(EV:electric vehicle)などにおいては、上記の問題点は、製品競争力と直結するため、解決すべき課題となっている。
【0008】
本発明の目的は、バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供することにある。
【課題を解決するための手段】
【0009】
本発明の一態様によれば、実装基板と、前記実装基板上に配置された半導体スイッチング素子と、前記実装基板上に配置され、前記半導体スイッチング素子の主電極間に接続される受動部品と、前記半導体スイッチング素子と前記受動部品によって構成される電流導通ループ内に配置され、前記実装基板に開口された実装基板開口部と、前記半導体スイッチング素子のスイッチングによって前記電流導通ループ内に発生する磁束の変化を抑制する局所シールド手段とを備える電力供給回路が提供される。
【発明の効果】
【0010】
本発明によれば、バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供することができる。
【図面の簡単な説明】
【0011】
【図1】第1の実施の形態に係る電力供給回路の模式的平面パターン構成図。
【図2】図1に対応する模式的回路構成図。
【図3】第1の実施の形態に係る電力供給回路を用いて実現した昇圧回路の模式的回路構成図。
【図4】第1の実施の形態に係る電力供給回路におけるMOSFETのスイッチング動作における逆方向回復時間trrの説明図。
【図5】第1の実施の形態に係る電力供給回路を実装回路基板上に配置した例を示す模式図。
【図6】第1の実施の形態に係る電力供給回路の配置実施事例1において、局所シールド領域を説明する模式的平面パターン構成図。
【図7】第1の実施の形態に係る電力供給回路の配置実施事例2において、局所シールド領域を説明する模式的平面パターン構成図。
【図8】第1の実施の形態に係る電力供給回路の配置実施事例1において、局所シールド領域に金属板を配置してバックグラウンドノイズやEMIの低減を実現した模式的平面パターン構成図。
【図9】第1の実施の形態に係る電力供給回路の配置実施事例1において、基板開口部にリード線を配置してバックグラウンドノイズやEMIの低減を実現した模式的平面パターン構成図。
【図10】第1の実施の形態に係る電力供給回路の配置実施事例1において、局所シールド領域に金属板を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した模式的平面パターン構成図。
【図11】第1の実施の形態に係る電力供給回路の配置実施事例1において、基板開口部にリード線を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した模式的平面パターン構成図。
【図12】第1の実施の形態の変形例に係る電力供給回路の模式的平面パターン構成図。
【図13】第1の実施の形態の変形例に係る電力供給回路において、平面リード電極構造を有する半導体スイッチング素子の模式的平面パターン構成図。
【図14】(a)第1の実施の形態の変形例に係る電力供給回路において、隣接リード電極構造を有する半導体スイッチング素子の模式的平面パターン構成図、(b)図14(a)の具体的な平面パターン構成図。
【図15】第1の実施の形態に係る電力供給回路の実装構造の模式的断面構造図。
【図16】第1の実施の形態に係る電力供給回路の反転リード型の実装構造の模式的断面構造図。
【発明を実施するための形態】
【0012】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【0013】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【0014】
[第1の実施の形態]
(電力供給回路)
第1の実施の形態に係る電力供給回路の模式的平面パターン構成は、図1に示すように表される。
【0015】
第1の実施の形態に係る電力供給回路100は、図1に示すように、実装基板1と、実装基板1上に配置された半導体スイッチング素子10と、実装基板1上に配置され、半導体スイッチング素子10の主電極間に接続される受動部品20・30と、半導体スイッチング素子10と受動部品20・30によって構成される電流導通ループ18内に配置され、実装基板1に開口された実装基板開口部8と、半導体スイッチング素子10のスイッチングによって電流導通ループ18内に発生する磁束Φの変化を抑制する局所シールド手段とを備える。
【0016】
局所シールド手段は、電流導通ループ18の上部に配置される。局所シールド手段の材質などについては、後述する。
【0017】
実装基板1は、例えば、プリント回路基板(PCB:Printed Circuit Board)で形成可能である。
【0018】
半導体スイッチング素子10は、アクティブ素子であり、例えば、MOSトランジスタ、バイポーラトランジスタなどで構成可能である。図1の例では、ソース端子S1・S2・S3、ドレイン端子D1・D2・D3・D4、ゲート端子Gを備える。
【0019】
受動部品は、一般的には、ダイオード、キャパシタ、インダクタ、抵抗などで構成可能である。図1の例では、受動部品20は、ダイオード(D)で構成され、受動部品30は、キャパシタ(C)で構成される。
【0020】
実装基板1上には、図1に示すように、基板電極41・42・43が配置されている。図1に示す例では、基板電極41と基板電極42間には、ダイオード(D)20が配置され、基板電極42と基板電極43間には、キャパシタ(C)30が配置され、基板電極41と基板電極43間には、MOSトランジスタ10が配置されている。また、実装基板1には、接地点GNDが形成され、基板電極43に接続される。
【0021】
さらに詳細に接続関係を説明する。MOSトランジスタ10のドレイン端子D1・D2・D3・D4は基板電極41に接続され、ソース端子S1・S2・S3は基板電極43に接続される。ダイオード20のアノード端子Aは基板電極41に接続され、カソード端子Kは基板電極42に接続される。キャパシタ30のキャパシタ端子C1は基板電極42に接続され、キャパシタ30のキャパシタ端子C2は基板電極43に接続される。
【0022】
MOSトランジスタ10のドレイン端子D1・D2・D3・D4とダイオード20のアノード端子Aは、接続点NTDにおいて基板電極41に共通接続され、ダイオード20のカソード端子Kとキャパシタ30のキャパシタ端子C1は、接続点NDCにおいて基板電極42に共通接続され、キャパシタ30のキャパシタ端子C2とMOSトランジスタ10のソース端子S1・S2・S3は、接続点NBGにおいて実装基板1の接地点GNDと同電位の基板電極43と共通接続される。
【0023】
(バックグラウンドノイズおよびEMI)
図1に対応する模式的回路構成は、図2に示すように表される。第1の実施の形態に係る電力供給回路100においては、図2に示すように、MOSトランジスタと、MOSトランジスタのドレイン端子Dとソース端子S間に接続されたダイオードDおよびキャパシタCによって、電流導通ループCL1、CL2が形成される。MOSトランジスタのゲート端子Gには、MOSトランジスタをオン/オフするための入力電圧Vinが供給される。キャパシタCの両端からは出力電圧Voutが得られる。MOSトランジスタのドレイン端子D・ソース端子S間の導通電流の向きに応じて、電流導通ループCL1、CL2に高周波スイッチング電流が導通し、この高周波スイッチング電流によって、磁束Φが発生する。この磁束Φが高周波的に変化することによって、広帯域のバックグラウンドノイズやEMIが発生する。ここで、バックグラウンドノイズとは、信号のかげに現れる連続性雑音のことで、背景雑音ともいい、ある信号を対象として考える場合、その信号がないときの全ての周波数帯域にわたる雑音成分をいう。
【0024】
第1の実施の形態に係る電力供給回路におけるMOSFETの逆方向スイッチング動作における逆方向回復時間trrは、図4に示すように、MOSFETの導通電流が遮断され、逆方向回復電流が発生する過渡現象において、逆方向回復電流の10%〜90%の変化時間として定義される。バックグラウンドノイズやEMIは、特に、MOSFETの逆方向回復時間trrにおいて発生する。
【0025】
第1の実施の形態に係る電力供給回路によれば、MOSトランジスタとダイオードDおよびキャパシタCからなる電流導通ループCL1、CL2に対して、必要最低限の局所シールド手段を配置することによって、バックグラウンドノイズやEMIの効率的な低減化が可能である。
【0026】
(昇圧回路)
第1の実施の形態に係る電力供給回路100を用いて実現した昇圧回路の模式的回路構成は、図3に示すように、MOSトランジスタ10と、MOSトランジスタ10のドレイン端子Dと直流電圧VDDとの間に接続されたインダクタLと、MOSトランジスタのドレイン端子Dとソース端子S間に接続されたダイオードDおよびキャパシタCによって構成される。出力電圧VoutはダイオードDのカソード端子KとキャパシタCのキャパシタ端子C1の接続点NDCにおいて得ることができる。出力電圧Voutからは、直流電圧VDDから昇圧された直流電圧を得ることができる。
【0027】
また、第1の実施の形態に係る電力供給回路を実装回路基板1上に配置した例を示す模式図は、図5に示すように表される。図5において、L1×L2は、第1の実施の形態に係る電力供給回路100の配置寸法であり、例えば、約1cm×約1cmである。
【0028】
(局所シールド領域)
第1の実施の形態に係る電力供給回路100の配置実施事例1において、局所シールド領域を説明する模式的平面パターン構成は、図6に示すように表される。また、第1の実施の形態に係る電力供給回路の配置実施事例2において、局所シールド領域を説明する模式的平面パターン構成は、図7に示すように表される。
【0029】
局所シールド手段は、図6および図7に示すように、半導体スイッチング素子10と受動部品20・30によって構成される電流導通ループ18の最外郭ループ2の上部に配置されていても良い。
【0030】
また、図6および図7に示すように、局所シールド手段は、実装基板開口部1と最外郭ループ2との中間ループ4の上部に配置されていても良い。
【0031】
また、図6および図7に示すように、局所シールド手段は、実装基板開口部8を囲む最小ループ6の上部に配置されていても良い。
【0032】
最小ループ6は、図6および図7に示すように、実装基板開口部8を最近接で囲む領域である。
【0033】
最外郭ループ2は、図6および図7に示すように、半導体スイッチング素子(TR)10−ダイオード(D)20−キャパシタ(C)30−実装基板開口部8よりも、例えば、約1mm以上大きい領域の最外郭を囲む領域である。
【0034】
中間ループ4は、図6および図7に示すように、最小ループ6と最外郭ループ2の中間領域である。
【0035】
(局所シールド手段)
第1の実施の形態に係る電力供給回路100の配置実施事例1において、局所シールド領域に金属板12・14・16をそれぞれ配置してバックグラウンドノイズやEMIの低減を実現した例は、図8に示すように表される。
【0036】
図8に示すように、金属板12を最外郭ループ2上に配置しても良い。金属板12を最外郭ループ2上に配置したバックグラウンドノイズやEMIの低減レベルは、約20dBである。
【0037】
また、図8に示すように、金属板14を中間ループ4上に配置しても良い。金属板14を中間ループ4上に配置したバックグラウンドノイズやEMIの低減レベルは、約10dBである。
【0038】
また、図8に示すように、金属板16を最小ループ6上に配置しても良い。金属板16を最小ループ6上に配置したバックグラウンドノイズやEMIの低減レベルは、約10dBである。
【0039】
これらの金属板12・14・16は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。
【0040】
また、これらの金属板12・14・16は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。
【0041】
金属板12・14・16は、Cuフォイル、Cu板、ステンレスフォイル、ステンレス板、およびFe板の内、いずれか1つ若しくはこれらの組み合わせで形成可能である。
【0042】
第1の実施の形態に係る電力供給回路の配置実施事例1において、実装基板開口部8にリード線50・52・54を配置してバックグラウンドノイズやEMIの低減を実現した例は、図9に示すように表される。実装基板開口部8にリード線50・52・54を配置したバックグラウンドノイズやEMIの低減レベルは、約10dBである。これらのリード線50・52・54は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。
【0043】
また、これらのリード線50・52・54は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。
【0044】
第1の実施の形態に係る電力供給回路100の配置実施事例1において、局所シールド領域に金属板12・14・16を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した例は、図10に示すように表される。
【0045】
最外郭ループ2・中間ループ4・最小ループ6からなる局所シールド領域に、局所シールド手段として金属板12・14・16を配置するとともに、図10に示すように、単一の接地点若しくは複数の接地点を有していても良い。すなわち、図10に示すように、第1接地点G11・G12・G13のみを配置してもよく、第1接地点G11・G12・G13および第2接地点G21・G22・G23の両方を配置しても良い。ここで、第1接地点G11・G12・G13はオーミック接続される必要があるが、第2接地点G21・G22・G23はオーミック接続の有無は問わない。図10においても金属板12・14・16は個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、金属板12・14・16は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される点は前述の通りである。
【0046】
また、第1の実施の形態に係る電力供給回路100の配置実施事例1において、実装基板開口部8にリード線50・52・54を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した例は、図11に示すように表される。
【0047】
最小ループ6からなる局所シールド領域に、局所シールド手段としてリード線50・52・54を配置するとともに、図11に示すように、単一の接地点若しくは複数の接地点を有していても良い。すなわち、図11に示すように、第1接地点G11・G12・G13のみを配置してもよく、第1接地点G11・G12・G13および第2接地点G21・G22・G23の両方を配置しても良い。ここで、第1接地点G11・G12・G13はオーミック接続される必要があるが、第2接地点G21・G22・G23はオーミック接続の有無は問わない。図11においてもリード線50・52・54は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、リード線50・52・54は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。
【0048】
第1の実施の形態に係る電力供給回路によれば、システム全体を囲っていた金属シールドBOX(例えば、約3cm×約5cm×約1cm)を、例えば、約1cm×約1cm×約30μmの金属板または約1cm×約1μmφのリード線で代用が可能となった。
【0049】
第1の実施の形態に係る電力供給回路によれば、スイッチングによって省電力を図る例えば、約数10mAから約数100A程度の電力供給回路に適用可能である。
【0050】
第1の実施の形態に係る電力供給回路によれば、EMIのメカニズムをデバイス1個の内部までモデル化し、半導体スイッチング素子と受動部品からなる電流導通ループに対して、必要最低限の局所シールド手段を配置することによって、バックグラウンドノイズやEMIを効率的に低減することができる。
【0051】
(変形例)
第1の実施の形態の変形例に係る電力供給回路100の模式的平面パターン構成は、図12に示すように表される。第1の実施の形態の変形例に係る電力供給回路100においては、最外郭ループ2に局所シールド手段を配置する上で、半導体スイッチング素子10に局所シールド手段を内蔵する例であり、以下の平面リード型と隣接リード型がある。その他の構成は第1の実施の形態と同様であるため、重複説明は省略する。
【0052】
―平面リード型構造―
第1の実施の形態の変形例に係る電力供給回路において、平面リード電極60を有する半導体スイッチング素子10の模式的平面パターン構成は、図13に示すように表される。ここで、平面リード電極60は、例えば、ニッケル鉄合金などで形成することができる。
【0053】
第1の実施の形態の変形例に係る電力供給回路100においては、局所シールド手段は、図13に示すように、半導体スイッチング素子10の主電極の一方に接続され、最外郭ループ2の上部に折り曲げて配置された平面リード電極60を備える。具体的に、半導体スイッチング素子10のソース端子S1・S2・S3の内、例えばソース端子S3と端子Eで接続された平面リード電極60を最外郭ループ2の上部に折り曲げて配置することによって、最外郭ループ2に局所シールド手段を配置することができる。
【0054】
―隣接リード型構造―
第1の実施の形態の変形例に係る電力供給回路において、隣接リード電極70を有する半導体スイッチング素子10の模式的平面パターン構成は、図14(a)に示すように表され、図14(a)の具体的な平面パターン構成は、図14(b)に示すように表される。
【0055】
第1の実施の形態の変形例に係る電力供給回路においては、局所シールド手段は、図14(a)および図14(b)に示すように、半導体スイッチング素子10の主電極の一方に接続され、実装基板開口部8の上部に配置された隣接リード電極70を備える。製品形態において、接地点GNDに接続されるソース端子S1・S2・S3のリードに相当する部分とアイランド部分を切断しない共有領域の隣接リード電極70とし、実装基板開口部8を覆う形状とする。
【0056】
(実装構造)
第1の実施の形態に係る電力供給回路100の実装構造の模式的断面構造は、図15に示すように表される。図15において、実装基板は、接地電極層82を上下に挟む絶縁層80からなり、この実装基板上に、半導体スイッチング素子10、キャパシタ30などが配置される。接地点GNDは、接地電極層84で表されている。
【0057】
第1の実施の形態の変形例に係る電力供給回路100である平面リード型構造や隣接リード型構造も、図15と同様に、実装可能である。
【0058】
―反転リード型―
第1の実施の形態に係る電力供給回路100の実装構造として、反転リード型の模式的断面構造は、図16に示すように表される。図16において、実装基板は、接地電極層82を上下に挟む絶縁層80からなり、この実装基板上に絶縁層88を介して半導体スイッチング素子10が配置される。また、この実装基板上にキャパシタ30などが配置される。半導体スイッチング素子10は、実装基板上に、反転リード構造に実装されている。すなわち、半導体スイッチング素子10は、ピン配置は図15と同様のまま、ダイボンディング領域は、フレーム86の裏側に配置される。接地電極層84で表される接地点GNDもフレーム86の裏側に配置される。第1の実施の形態の変形例に係る電力供給回路100である平面リード型構造や隣接リード型構造も、図16と同様に、実装可能である。
【0059】
本発明によれば、バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供することができる。
【0060】
(その他の実施の形態)
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【0061】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【0062】
本発明の電力供給回路は、スイッチングによって省電力を図る電力供給回路として、ACDC電源、DCDC電源、LEDドライバ(照明、ヘッドライト、バックライト)などの幅広い分野に適用可能である。
【符号の説明】
【0063】
1…実装回路基板
2…最外郭ループ
4…中間ループ
6…最小ループ
8…実装基板開口部
10…半導体スイッチング素子(MOSトランジスタ)
12、14、16…局所シールド手段(金属板)
18、LC1、LC2…電流導通ループ
20…受動部品(ダイオード)
30…受動部品(キャパシタ)
41、42、43…基板電極
50、52、54…局所シールド手段(リード線)
60…局所シールド手段(平面リード電極)
70…局所シールド手段(隣接リード電極)
80、88…絶縁層
82、84…接地電極層
86…フレーム
100…電力供給回路
G11、G12、G13…第1接地(アース)点
G21、G22、G23…第2接地(アース)点
Φ…磁束
【技術分野】
【0001】
本発明は、電力供給回路に関し、特にバックグラウンドノイズやEMIの効率的な低減化が可能な電力供給回路に関する。
【背景技術】
【0002】
近年の電子機器の高速化、高集積化に伴い、電子機器内のプリント基板に搭載されている半導体集積回路(半導体チップ)の電源ノイズが増加する傾向にある。電源ノイズは、半導体チップの消費電流がプリント配線板や半導体パッケージの電源供給配線を流れる際に、電流の急激な変動により発生するノイズである。電源ノイズは、周波数特性を有し、半導体チップの動作周波数に依存した複数の周波数において、発生量は増大する。この電源ノイズの発生量がある閾値を超えると、動作している半導体チップからの信号伝送のタイミングが変動し、電子機器が誤動作を引き起こす。
【0003】
電源ノイズがIC自身のタイミング変動や誤動作を引き起こすことを抑制すると同時に、供給電源側に伝わることによる他のICの誤動作やEMI(Electromagnetic InterferenceまたはEmission)ノイズの発生を抑制する電源供給用回路構造が提案されている(例えば、特許文献1参照。)。
【0004】
また、EMIノイズの影響により出力電圧が変動することを抑制し、安定した電圧を出力する電源回路が提案されている(例えば、特許文献2参照。)。
【0005】
また、単位時間当たりの電圧変化率dV/dt制御機能とEMI/スイッチング損失の低減機能を備えた汎用性ループ制御システムについても提案されている(例えば、特許文献3参照。)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2008−21969号公報
【特許文献2】特開2003−316453号公報
【特許文献3】特表2005−534271号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
MOSFET等の高速スイッチングデバイスを用いたスイッチング電源により、省電力高効率の電力供給回路を実現した場合、バックグラウンドノイズやEMIが大きくなるという問題がある。このバックグラウンドノイズやEMIを低減させる方法として、製品を金属シールドBOXに格納する方法が一般的に用いられている。しかしながら、金属シールドBOXを使用する電力供給回路は、コスト増、重量増、体積増、工程増の問題を抱えている。特に、大衆向け電動輸送機器(EV:electric vehicle)などにおいては、上記の問題点は、製品競争力と直結するため、解決すべき課題となっている。
【0008】
本発明の目的は、バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供することにある。
【課題を解決するための手段】
【0009】
本発明の一態様によれば、実装基板と、前記実装基板上に配置された半導体スイッチング素子と、前記実装基板上に配置され、前記半導体スイッチング素子の主電極間に接続される受動部品と、前記半導体スイッチング素子と前記受動部品によって構成される電流導通ループ内に配置され、前記実装基板に開口された実装基板開口部と、前記半導体スイッチング素子のスイッチングによって前記電流導通ループ内に発生する磁束の変化を抑制する局所シールド手段とを備える電力供給回路が提供される。
【発明の効果】
【0010】
本発明によれば、バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供することができる。
【図面の簡単な説明】
【0011】
【図1】第1の実施の形態に係る電力供給回路の模式的平面パターン構成図。
【図2】図1に対応する模式的回路構成図。
【図3】第1の実施の形態に係る電力供給回路を用いて実現した昇圧回路の模式的回路構成図。
【図4】第1の実施の形態に係る電力供給回路におけるMOSFETのスイッチング動作における逆方向回復時間trrの説明図。
【図5】第1の実施の形態に係る電力供給回路を実装回路基板上に配置した例を示す模式図。
【図6】第1の実施の形態に係る電力供給回路の配置実施事例1において、局所シールド領域を説明する模式的平面パターン構成図。
【図7】第1の実施の形態に係る電力供給回路の配置実施事例2において、局所シールド領域を説明する模式的平面パターン構成図。
【図8】第1の実施の形態に係る電力供給回路の配置実施事例1において、局所シールド領域に金属板を配置してバックグラウンドノイズやEMIの低減を実現した模式的平面パターン構成図。
【図9】第1の実施の形態に係る電力供給回路の配置実施事例1において、基板開口部にリード線を配置してバックグラウンドノイズやEMIの低減を実現した模式的平面パターン構成図。
【図10】第1の実施の形態に係る電力供給回路の配置実施事例1において、局所シールド領域に金属板を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した模式的平面パターン構成図。
【図11】第1の実施の形態に係る電力供給回路の配置実施事例1において、基板開口部にリード線を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した模式的平面パターン構成図。
【図12】第1の実施の形態の変形例に係る電力供給回路の模式的平面パターン構成図。
【図13】第1の実施の形態の変形例に係る電力供給回路において、平面リード電極構造を有する半導体スイッチング素子の模式的平面パターン構成図。
【図14】(a)第1の実施の形態の変形例に係る電力供給回路において、隣接リード電極構造を有する半導体スイッチング素子の模式的平面パターン構成図、(b)図14(a)の具体的な平面パターン構成図。
【図15】第1の実施の形態に係る電力供給回路の実装構造の模式的断面構造図。
【図16】第1の実施の形態に係る電力供給回路の反転リード型の実装構造の模式的断面構造図。
【発明を実施するための形態】
【0012】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【0013】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【0014】
[第1の実施の形態]
(電力供給回路)
第1の実施の形態に係る電力供給回路の模式的平面パターン構成は、図1に示すように表される。
【0015】
第1の実施の形態に係る電力供給回路100は、図1に示すように、実装基板1と、実装基板1上に配置された半導体スイッチング素子10と、実装基板1上に配置され、半導体スイッチング素子10の主電極間に接続される受動部品20・30と、半導体スイッチング素子10と受動部品20・30によって構成される電流導通ループ18内に配置され、実装基板1に開口された実装基板開口部8と、半導体スイッチング素子10のスイッチングによって電流導通ループ18内に発生する磁束Φの変化を抑制する局所シールド手段とを備える。
【0016】
局所シールド手段は、電流導通ループ18の上部に配置される。局所シールド手段の材質などについては、後述する。
【0017】
実装基板1は、例えば、プリント回路基板(PCB:Printed Circuit Board)で形成可能である。
【0018】
半導体スイッチング素子10は、アクティブ素子であり、例えば、MOSトランジスタ、バイポーラトランジスタなどで構成可能である。図1の例では、ソース端子S1・S2・S3、ドレイン端子D1・D2・D3・D4、ゲート端子Gを備える。
【0019】
受動部品は、一般的には、ダイオード、キャパシタ、インダクタ、抵抗などで構成可能である。図1の例では、受動部品20は、ダイオード(D)で構成され、受動部品30は、キャパシタ(C)で構成される。
【0020】
実装基板1上には、図1に示すように、基板電極41・42・43が配置されている。図1に示す例では、基板電極41と基板電極42間には、ダイオード(D)20が配置され、基板電極42と基板電極43間には、キャパシタ(C)30が配置され、基板電極41と基板電極43間には、MOSトランジスタ10が配置されている。また、実装基板1には、接地点GNDが形成され、基板電極43に接続される。
【0021】
さらに詳細に接続関係を説明する。MOSトランジスタ10のドレイン端子D1・D2・D3・D4は基板電極41に接続され、ソース端子S1・S2・S3は基板電極43に接続される。ダイオード20のアノード端子Aは基板電極41に接続され、カソード端子Kは基板電極42に接続される。キャパシタ30のキャパシタ端子C1は基板電極42に接続され、キャパシタ30のキャパシタ端子C2は基板電極43に接続される。
【0022】
MOSトランジスタ10のドレイン端子D1・D2・D3・D4とダイオード20のアノード端子Aは、接続点NTDにおいて基板電極41に共通接続され、ダイオード20のカソード端子Kとキャパシタ30のキャパシタ端子C1は、接続点NDCにおいて基板電極42に共通接続され、キャパシタ30のキャパシタ端子C2とMOSトランジスタ10のソース端子S1・S2・S3は、接続点NBGにおいて実装基板1の接地点GNDと同電位の基板電極43と共通接続される。
【0023】
(バックグラウンドノイズおよびEMI)
図1に対応する模式的回路構成は、図2に示すように表される。第1の実施の形態に係る電力供給回路100においては、図2に示すように、MOSトランジスタと、MOSトランジスタのドレイン端子Dとソース端子S間に接続されたダイオードDおよびキャパシタCによって、電流導通ループCL1、CL2が形成される。MOSトランジスタのゲート端子Gには、MOSトランジスタをオン/オフするための入力電圧Vinが供給される。キャパシタCの両端からは出力電圧Voutが得られる。MOSトランジスタのドレイン端子D・ソース端子S間の導通電流の向きに応じて、電流導通ループCL1、CL2に高周波スイッチング電流が導通し、この高周波スイッチング電流によって、磁束Φが発生する。この磁束Φが高周波的に変化することによって、広帯域のバックグラウンドノイズやEMIが発生する。ここで、バックグラウンドノイズとは、信号のかげに現れる連続性雑音のことで、背景雑音ともいい、ある信号を対象として考える場合、その信号がないときの全ての周波数帯域にわたる雑音成分をいう。
【0024】
第1の実施の形態に係る電力供給回路におけるMOSFETの逆方向スイッチング動作における逆方向回復時間trrは、図4に示すように、MOSFETの導通電流が遮断され、逆方向回復電流が発生する過渡現象において、逆方向回復電流の10%〜90%の変化時間として定義される。バックグラウンドノイズやEMIは、特に、MOSFETの逆方向回復時間trrにおいて発生する。
【0025】
第1の実施の形態に係る電力供給回路によれば、MOSトランジスタとダイオードDおよびキャパシタCからなる電流導通ループCL1、CL2に対して、必要最低限の局所シールド手段を配置することによって、バックグラウンドノイズやEMIの効率的な低減化が可能である。
【0026】
(昇圧回路)
第1の実施の形態に係る電力供給回路100を用いて実現した昇圧回路の模式的回路構成は、図3に示すように、MOSトランジスタ10と、MOSトランジスタ10のドレイン端子Dと直流電圧VDDとの間に接続されたインダクタLと、MOSトランジスタのドレイン端子Dとソース端子S間に接続されたダイオードDおよびキャパシタCによって構成される。出力電圧VoutはダイオードDのカソード端子KとキャパシタCのキャパシタ端子C1の接続点NDCにおいて得ることができる。出力電圧Voutからは、直流電圧VDDから昇圧された直流電圧を得ることができる。
【0027】
また、第1の実施の形態に係る電力供給回路を実装回路基板1上に配置した例を示す模式図は、図5に示すように表される。図5において、L1×L2は、第1の実施の形態に係る電力供給回路100の配置寸法であり、例えば、約1cm×約1cmである。
【0028】
(局所シールド領域)
第1の実施の形態に係る電力供給回路100の配置実施事例1において、局所シールド領域を説明する模式的平面パターン構成は、図6に示すように表される。また、第1の実施の形態に係る電力供給回路の配置実施事例2において、局所シールド領域を説明する模式的平面パターン構成は、図7に示すように表される。
【0029】
局所シールド手段は、図6および図7に示すように、半導体スイッチング素子10と受動部品20・30によって構成される電流導通ループ18の最外郭ループ2の上部に配置されていても良い。
【0030】
また、図6および図7に示すように、局所シールド手段は、実装基板開口部1と最外郭ループ2との中間ループ4の上部に配置されていても良い。
【0031】
また、図6および図7に示すように、局所シールド手段は、実装基板開口部8を囲む最小ループ6の上部に配置されていても良い。
【0032】
最小ループ6は、図6および図7に示すように、実装基板開口部8を最近接で囲む領域である。
【0033】
最外郭ループ2は、図6および図7に示すように、半導体スイッチング素子(TR)10−ダイオード(D)20−キャパシタ(C)30−実装基板開口部8よりも、例えば、約1mm以上大きい領域の最外郭を囲む領域である。
【0034】
中間ループ4は、図6および図7に示すように、最小ループ6と最外郭ループ2の中間領域である。
【0035】
(局所シールド手段)
第1の実施の形態に係る電力供給回路100の配置実施事例1において、局所シールド領域に金属板12・14・16をそれぞれ配置してバックグラウンドノイズやEMIの低減を実現した例は、図8に示すように表される。
【0036】
図8に示すように、金属板12を最外郭ループ2上に配置しても良い。金属板12を最外郭ループ2上に配置したバックグラウンドノイズやEMIの低減レベルは、約20dBである。
【0037】
また、図8に示すように、金属板14を中間ループ4上に配置しても良い。金属板14を中間ループ4上に配置したバックグラウンドノイズやEMIの低減レベルは、約10dBである。
【0038】
また、図8に示すように、金属板16を最小ループ6上に配置しても良い。金属板16を最小ループ6上に配置したバックグラウンドノイズやEMIの低減レベルは、約10dBである。
【0039】
これらの金属板12・14・16は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。
【0040】
また、これらの金属板12・14・16は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。
【0041】
金属板12・14・16は、Cuフォイル、Cu板、ステンレスフォイル、ステンレス板、およびFe板の内、いずれか1つ若しくはこれらの組み合わせで形成可能である。
【0042】
第1の実施の形態に係る電力供給回路の配置実施事例1において、実装基板開口部8にリード線50・52・54を配置してバックグラウンドノイズやEMIの低減を実現した例は、図9に示すように表される。実装基板開口部8にリード線50・52・54を配置したバックグラウンドノイズやEMIの低減レベルは、約10dBである。これらのリード線50・52・54は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。
【0043】
また、これらのリード線50・52・54は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。
【0044】
第1の実施の形態に係る電力供給回路100の配置実施事例1において、局所シールド領域に金属板12・14・16を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した例は、図10に示すように表される。
【0045】
最外郭ループ2・中間ループ4・最小ループ6からなる局所シールド領域に、局所シールド手段として金属板12・14・16を配置するとともに、図10に示すように、単一の接地点若しくは複数の接地点を有していても良い。すなわち、図10に示すように、第1接地点G11・G12・G13のみを配置してもよく、第1接地点G11・G12・G13および第2接地点G21・G22・G23の両方を配置しても良い。ここで、第1接地点G11・G12・G13はオーミック接続される必要があるが、第2接地点G21・G22・G23はオーミック接続の有無は問わない。図10においても金属板12・14・16は個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、金属板12・14・16は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される点は前述の通りである。
【0046】
また、第1の実施の形態に係る電力供給回路100の配置実施事例1において、実装基板開口部8にリード線50・52・54を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した例は、図11に示すように表される。
【0047】
最小ループ6からなる局所シールド領域に、局所シールド手段としてリード線50・52・54を配置するとともに、図11に示すように、単一の接地点若しくは複数の接地点を有していても良い。すなわち、図11に示すように、第1接地点G11・G12・G13のみを配置してもよく、第1接地点G11・G12・G13および第2接地点G21・G22・G23の両方を配置しても良い。ここで、第1接地点G11・G12・G13はオーミック接続される必要があるが、第2接地点G21・G22・G23はオーミック接続の有無は問わない。図11においてもリード線50・52・54は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、リード線50・52・54は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。
【0048】
第1の実施の形態に係る電力供給回路によれば、システム全体を囲っていた金属シールドBOX(例えば、約3cm×約5cm×約1cm)を、例えば、約1cm×約1cm×約30μmの金属板または約1cm×約1μmφのリード線で代用が可能となった。
【0049】
第1の実施の形態に係る電力供給回路によれば、スイッチングによって省電力を図る例えば、約数10mAから約数100A程度の電力供給回路に適用可能である。
【0050】
第1の実施の形態に係る電力供給回路によれば、EMIのメカニズムをデバイス1個の内部までモデル化し、半導体スイッチング素子と受動部品からなる電流導通ループに対して、必要最低限の局所シールド手段を配置することによって、バックグラウンドノイズやEMIを効率的に低減することができる。
【0051】
(変形例)
第1の実施の形態の変形例に係る電力供給回路100の模式的平面パターン構成は、図12に示すように表される。第1の実施の形態の変形例に係る電力供給回路100においては、最外郭ループ2に局所シールド手段を配置する上で、半導体スイッチング素子10に局所シールド手段を内蔵する例であり、以下の平面リード型と隣接リード型がある。その他の構成は第1の実施の形態と同様であるため、重複説明は省略する。
【0052】
―平面リード型構造―
第1の実施の形態の変形例に係る電力供給回路において、平面リード電極60を有する半導体スイッチング素子10の模式的平面パターン構成は、図13に示すように表される。ここで、平面リード電極60は、例えば、ニッケル鉄合金などで形成することができる。
【0053】
第1の実施の形態の変形例に係る電力供給回路100においては、局所シールド手段は、図13に示すように、半導体スイッチング素子10の主電極の一方に接続され、最外郭ループ2の上部に折り曲げて配置された平面リード電極60を備える。具体的に、半導体スイッチング素子10のソース端子S1・S2・S3の内、例えばソース端子S3と端子Eで接続された平面リード電極60を最外郭ループ2の上部に折り曲げて配置することによって、最外郭ループ2に局所シールド手段を配置することができる。
【0054】
―隣接リード型構造―
第1の実施の形態の変形例に係る電力供給回路において、隣接リード電極70を有する半導体スイッチング素子10の模式的平面パターン構成は、図14(a)に示すように表され、図14(a)の具体的な平面パターン構成は、図14(b)に示すように表される。
【0055】
第1の実施の形態の変形例に係る電力供給回路においては、局所シールド手段は、図14(a)および図14(b)に示すように、半導体スイッチング素子10の主電極の一方に接続され、実装基板開口部8の上部に配置された隣接リード電極70を備える。製品形態において、接地点GNDに接続されるソース端子S1・S2・S3のリードに相当する部分とアイランド部分を切断しない共有領域の隣接リード電極70とし、実装基板開口部8を覆う形状とする。
【0056】
(実装構造)
第1の実施の形態に係る電力供給回路100の実装構造の模式的断面構造は、図15に示すように表される。図15において、実装基板は、接地電極層82を上下に挟む絶縁層80からなり、この実装基板上に、半導体スイッチング素子10、キャパシタ30などが配置される。接地点GNDは、接地電極層84で表されている。
【0057】
第1の実施の形態の変形例に係る電力供給回路100である平面リード型構造や隣接リード型構造も、図15と同様に、実装可能である。
【0058】
―反転リード型―
第1の実施の形態に係る電力供給回路100の実装構造として、反転リード型の模式的断面構造は、図16に示すように表される。図16において、実装基板は、接地電極層82を上下に挟む絶縁層80からなり、この実装基板上に絶縁層88を介して半導体スイッチング素子10が配置される。また、この実装基板上にキャパシタ30などが配置される。半導体スイッチング素子10は、実装基板上に、反転リード構造に実装されている。すなわち、半導体スイッチング素子10は、ピン配置は図15と同様のまま、ダイボンディング領域は、フレーム86の裏側に配置される。接地電極層84で表される接地点GNDもフレーム86の裏側に配置される。第1の実施の形態の変形例に係る電力供給回路100である平面リード型構造や隣接リード型構造も、図16と同様に、実装可能である。
【0059】
本発明によれば、バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供することができる。
【0060】
(その他の実施の形態)
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【0061】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【0062】
本発明の電力供給回路は、スイッチングによって省電力を図る電力供給回路として、ACDC電源、DCDC電源、LEDドライバ(照明、ヘッドライト、バックライト)などの幅広い分野に適用可能である。
【符号の説明】
【0063】
1…実装回路基板
2…最外郭ループ
4…中間ループ
6…最小ループ
8…実装基板開口部
10…半導体スイッチング素子(MOSトランジスタ)
12、14、16…局所シールド手段(金属板)
18、LC1、LC2…電流導通ループ
20…受動部品(ダイオード)
30…受動部品(キャパシタ)
41、42、43…基板電極
50、52、54…局所シールド手段(リード線)
60…局所シールド手段(平面リード電極)
70…局所シールド手段(隣接リード電極)
80、88…絶縁層
82、84…接地電極層
86…フレーム
100…電力供給回路
G11、G12、G13…第1接地(アース)点
G21、G22、G23…第2接地(アース)点
Φ…磁束
【特許請求の範囲】
【請求項1】
実装基板と、
前記実装基板上に配置された半導体スイッチング素子と、
前記実装基板上に配置され、前記半導体スイッチング素子の主電極間に接続される受動部品と、
前記半導体スイッチング素子と前記受動部品によって構成される電流導通ループ内に配置され、前記実装基板に開口された実装基板開口部と、
前記半導体スイッチング素子のスイッチングによって前記電流導通ループ内に発生する磁束の変化を抑制する局所シールド手段と
を備えることを特徴とする電力供給回路。
【請求項2】
前記局所シールド手段は、前記電流導通ループの上部に配置されることを特徴とする請求項1に記載の電力供給回路。
【請求項3】
前記局所シールド手段は、前記半導体スイッチング素子と前記受動部品によって構成される電流導通ループの最外郭の上部に配置されることを特徴とする請求項1に記載の電力供給回路。
【請求項4】
前記局所シールド手段は、前記実装基板開口部と前記最外郭との中間領域の上部に配置されることを特徴とする請求項3に記載の電力供給回路。
【請求項5】
前記局所シールド手段は、前記実装基板開口部の上部に配置されることを特徴とする請求項1に記載の電力供給回路。
【請求項6】
前記局所シールド手段は、金属板であることを特徴とする請求項1〜5のいずれか1項に記載の電力供給回路。
【請求項7】
前記局所シールド手段は、リード線であることを特徴とする請求項5に記載の電力供給回路。
【請求項8】
前記金属板は、Cuフォイル、Cu板、ステンレスフォイル、ステンレス板、およびFe板の内、いずれか1つ若しくは組み合わせで形成されたことを特徴とする請求項6に記載の電力供給回路。
【請求項9】
前記局所シールド手段は、単一の接地点若しくは複数の接地点を有することを特徴とする請求項1〜8のいずれか1項に記載の電力供給回路。
【請求項10】
前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記最外郭の上部に折り曲げて配置された平面リード電極を備えることを特徴とする請求項3に記載の電力供給回路。
【請求項11】
前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記実装基板開口部の上部に配置された隣接リード電極を備えることを特徴とする請求項5に記載の電力供給回路。
【請求項12】
半導体スイッチング素子は、実装基板上に、反転リード構造に実装されたことを特徴とする請求項1〜11のいずれか1項に記載の電力供給回路。
【請求項13】
前記半導体スイッチング素子の主電極に接続されるインダクタをさらに備え、
前記受動部品は、ダイオードとキャパシタから構成され、前記インダクタと、前記半導体スイッチング素子と、前記ダイオードと、前記キャパシタによって、昇圧回路を構成したことを特徴とする請求項1〜12のいずれか1項に記載の電力供給回路。
【請求項1】
実装基板と、
前記実装基板上に配置された半導体スイッチング素子と、
前記実装基板上に配置され、前記半導体スイッチング素子の主電極間に接続される受動部品と、
前記半導体スイッチング素子と前記受動部品によって構成される電流導通ループ内に配置され、前記実装基板に開口された実装基板開口部と、
前記半導体スイッチング素子のスイッチングによって前記電流導通ループ内に発生する磁束の変化を抑制する局所シールド手段と
を備えることを特徴とする電力供給回路。
【請求項2】
前記局所シールド手段は、前記電流導通ループの上部に配置されることを特徴とする請求項1に記載の電力供給回路。
【請求項3】
前記局所シールド手段は、前記半導体スイッチング素子と前記受動部品によって構成される電流導通ループの最外郭の上部に配置されることを特徴とする請求項1に記載の電力供給回路。
【請求項4】
前記局所シールド手段は、前記実装基板開口部と前記最外郭との中間領域の上部に配置されることを特徴とする請求項3に記載の電力供給回路。
【請求項5】
前記局所シールド手段は、前記実装基板開口部の上部に配置されることを特徴とする請求項1に記載の電力供給回路。
【請求項6】
前記局所シールド手段は、金属板であることを特徴とする請求項1〜5のいずれか1項に記載の電力供給回路。
【請求項7】
前記局所シールド手段は、リード線であることを特徴とする請求項5に記載の電力供給回路。
【請求項8】
前記金属板は、Cuフォイル、Cu板、ステンレスフォイル、ステンレス板、およびFe板の内、いずれか1つ若しくは組み合わせで形成されたことを特徴とする請求項6に記載の電力供給回路。
【請求項9】
前記局所シールド手段は、単一の接地点若しくは複数の接地点を有することを特徴とする請求項1〜8のいずれか1項に記載の電力供給回路。
【請求項10】
前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記最外郭の上部に折り曲げて配置された平面リード電極を備えることを特徴とする請求項3に記載の電力供給回路。
【請求項11】
前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記実装基板開口部の上部に配置された隣接リード電極を備えることを特徴とする請求項5に記載の電力供給回路。
【請求項12】
半導体スイッチング素子は、実装基板上に、反転リード構造に実装されたことを特徴とする請求項1〜11のいずれか1項に記載の電力供給回路。
【請求項13】
前記半導体スイッチング素子の主電極に接続されるインダクタをさらに備え、
前記受動部品は、ダイオードとキャパシタから構成され、前記インダクタと、前記半導体スイッチング素子と、前記ダイオードと、前記キャパシタによって、昇圧回路を構成したことを特徴とする請求項1〜12のいずれか1項に記載の電力供給回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2013−62896(P2013−62896A)
【公開日】平成25年4月4日(2013.4.4)
【国際特許分類】
【出願番号】特願2011−197914(P2011−197914)
【出願日】平成23年9月12日(2011.9.12)
【出願人】(000116024)ローム株式会社 (3,539)
【Fターム(参考)】
【公開日】平成25年4月4日(2013.4.4)
【国際特許分類】
【出願日】平成23年9月12日(2011.9.12)
【出願人】(000116024)ローム株式会社 (3,539)
【Fターム(参考)】
[ Back to top ]