電力変換装置
【課題】各電力用半導体をオン/オフ駆動するとき、各電力用半導体の電流変化率(di/dt)を抑制し易くするとともに、ターンオフするときの損失を小さくしながら、各電力用半導体がアンバランス状態になっている時間を短くして、各電力用半導体にかかる負荷を均一化し、各電力用半導体の破壊事故を低減する。
【解決手段】 電力変換回路3内に配置された第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続する。
【解決手段】 電力変換回路3内に配置された第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、IGBT(Insulated Gate Bipolar Transistor)などの電力用半導体素子を使用して電力を変換する電力変換装置に関する。
【背景技術】
【0002】
IGBTなどの電力用半導体素子を使用して、主回路側の電力を変換する電力変換装置では、IGBTを並列に接続して変換電力量を大きくすることが多い。
【0003】
図9はこのようなIGBTなどの電力用半導体素子を使用した電力変換装置の一例を示す回路図である。
【0004】
この図に示す電力変換装置200は、入力されたパルス信号を増幅して、指定された電圧値を持つ複数のパルス信号を出力するゲート駆動回路201と、ゲート駆動回路201から各パルス信号が出力されているとき、オン状態になって主電流を通過する電力変換回路202とを備えており、電力変換内容に応じた繰り返し周波数、パルス幅を持つパルス信号が供給される毎に、ゲート駆動回路201では、指定された電圧値を持つ複数のパルス信号にして電力変換回路202の第1IGBT203、第2IGBT204を各々オンし、コレクタ主回路配線216、エミッタ主回路配線215を介して供給される電力の周波数などを変換する。
【0005】
ゲート駆動回路201は、負電源端子がGND端子205に接続され、正電源端子から正電圧を出力する正電圧源206と、正電圧端子が正電圧源206の負電圧端子に接続され、負電源端子から負電圧を出力する負電圧源207と、一端が負電圧源207の負電圧端子に接続されるコレクタ抵抗208と、コレクタが正電圧源206の正電圧端子に接続され、ベースにパルス信号が供給されたとき、エミッタからパルス信号を出力する正側トランジスタ209と、エミッタが正側トランジスタ209のエミッタに接続され、コレクタがコレクタ抵抗208の他端に接続され、ベースにパルス信号が供給されなくなったとき、エミッタ電圧を下げて、パルス信号の出力を禁止する負側トランジスタ210と、抵抗値“Rg”の抵抗によって構成され、一端が正側トランジスタ209のエミッタに接続され、他端が第1パルス出力端子212に接続される第1ゲート抵抗211と、抵抗値“Rg”の抵抗によって構成され、一端が負側トランジスタ210のエミッタに接続され、他端が第2パルス出力端子214に接続される第2ゲート抵抗213とを備えている。そして、電力変換内容に応じた繰り返し周波数、パルス幅を持つパルス信号が供給される毎に、指定された電圧値を持つ2つのパルス信号を生成して、第1パルス出力端子212、第2パルス出力端子214から各々出力する。
【0006】
電力変換回路202は、エミッタがエミッタ主回路配線215とゲート駆動回路202のGND端子205とに接続され、コレクタがコレクタ主回路配線216に接続され、ゲート駆動回路201の第1パルス出力端子212からパルス信号が出力されて、ゲートに供給されている間、オン状態になって、コレクタ、エミッタ間を導通する第1IGBT203と、カソードが第1IGBT203のコレクタに接続され、アノードが第1IGBT203のエミッタに接続される第1アイドルダイオード217と、エミッタが第1IGBT203のエミッタに接続され、コレクタが第1IGBT203のコレクタに接続され、ゲート駆動回路201の第2パルス出力端子214からパルス信号が出力されて、ゲートに供給されている間、オン状態になって、コレクタ、エミッタ間を導通する第2IGBT204と、カソードが第2IGBT204のコレクタに接続され、アノードが第2IGBT204のエミッタに接続される第2アイドルダイオード218とを備えている。そして、ゲート駆動回路201の第1パルス出力端子212、第2パルス出力端子214からパルス信号が出力されたとき、第1IGBT203、第2IGBT204がターンオンし、この後ゲート駆動回路201の第1パルス出力端子212、第2パルス出力端214子からパルス信号が出力されなくなったとき、第1IGBT203、第2IGBT204がターンオフするという動作を繰り返して、コレクタ主回路配線216、エミッタ主回路配線215を介して供給される電力の周波数などを変換する。
【0007】
このように、この電力変換装置200では、第1IGBT203と、第2IGBT204とを1つのゲート駆動回路201で駆動して、部品点数を削減することができるという利点を持つことから、電力変換が必要な各分野で広く使用されている。
【特許文献1】特許第3456836号
【発明の開示】
【発明が解決しようとする課題】
【0008】
ところで、このような電力変換装置200では、ゲート駆動回路201によって、第1IGBT203と、第2IGBT204とをオン/オフ駆動するとき、第1、第2IGBT203、204の電流変化率(di/dt)を抑制するのが難しいばかりでなく、第1、第2IGBT203、204をターンオフするときの損失が大きいという問題があった。
【0009】
そこで、このような問題を解決することができる電力変換装置として、図10に示すように、ゲート駆動回路221内の第1パルス出力端子212とGND端子205との間に、“Cge”の容量を持つ第1コンデンサ222を接続するとともに、第2パルス出力端子214とGND端子205との間に、“Cge”の容量を持つ第2コンデンサ223を接続し、第1IGBT203と、第2IGBT204とをオン/オフ駆動するとき、第1、第2IGBT203、204の電流変化率(di/dt)を抑制するとともに、第1、第2IGBT203、204をターンオフするときの損失を低減し、さらにノイズによる誤点弧を防止することができる電力変換装置220が開発されている。
【0010】
しかしながら、このような電力変換装置220では、図11の等価回路図に示すように、第1IGBT203のエミッタとエミッタ主回路配線215との間に発生する寄生インダクタンス(インダクタンス値は“La”)224と、第2IGBT204のエミッタとエミッタ主回路配線215との間に発生する寄生インダクタンス(インダクタンス値は“Lb”)225と、第1IGBT203のエミッタとゲート駆動回路221のGND端子205と間に発生する寄生抵抗(抵抗値は、“Ra”)226と、第2IGBT204のエミッタとゲート駆動回路221のGND端子205と間に発生する寄生抵抗(抵抗値は、“Rb”)227とを零にすることができないのみならず、寄生インダクタンス224のインダクタンス値“La”と、寄生インダクタンス225のインダクタンス値“Lb”とを同じ値にすることができない。
【0011】
このため、第1、第2IGBT203、204のゲートにパルス信号を印加し、第1、第2IGBT203、204をターンオンするとき、寄生インダクタンス224、225に、これら寄生インダクタンス224、225の各インダクタンス値“La”、“Lb”と、第1、第2IGBT203、204のエミッタ電流変化率とに応じた電圧“Va”、“Vb”が各々発生し、これらの各電圧“Va”、“Vb”によって、第2IGBT204のエミッタ→寄生抵抗227→ゲート駆動回路220のGND端子205→寄生抵抗226→第1IGBT203のエミッタ→寄生インダクタンス224→寄生インダクタンス225→第2IGBT204のエミッタなる経路で、循環電流が流れて、各寄生抵抗226、227に電圧“Vra”、“Vrb”が各々発生する。
【0012】
ここで、第1コンデンサ222、第2コンデンサ223による影響を無視できるものと仮定すると、図12の等価回路図に示すように、ゲート駆動回路221の第1パルス出力端子212から出力されるパルス信号の電圧値を“V1a”、第2パルス出力端子214から出力されるパルス信号の電圧値を“V1b”としたとき、第1、第2IGBT203、204のゲートに次式に示す電圧値“Vga”、“Vgb”のパルス信号が各々印加される。
【0013】
Vga=V1a+Vra …(1)
Vgb=V1b−Vrb …(2)
そして、ゲート駆動回路221の第1パルス出力端子212から出力されるパルス信号の電圧値を“V1a”と、第2パルス出力端子214から出力されるパルス信号の電圧値を“V1b”とがほぼ同じになることから、第1IGBT203のゲートに印加されるパルス信号の電圧値“Vga”と、第2IGBT204のゲートに印加されるパルス信号の電圧値“Vgb”との間に、“Vra+Vrb”の電圧差が生じて、第1IGBT203のコレクタ電流と、第2IGBT204のコレクタ電流とがアンバランスになり、一方に大きな負荷がかかってしまうという問題があった。
【0014】
また、第1、第2IGBT203、204のゲートに対するパルス信号の印加を停止して、第1、第2IGBT203、204をターンオフするとき、寄生インダクタンス224のインダクタンス値“La”と寄生インダクタンス225のインダクタンス値“Lb”との差、および第1、第2IGBT203、204のエミッタ電流変化率などに応じて、寄生インダクタンス224、225にターンオン時と逆向きの電圧“Va”、“Vb”が各々発生する。これにより、ターンオン時と逆向きの循環電流が流れ、各寄生抵抗226、227に電圧“Vra”、“Vrb”が各々発生する。
【0015】
ここで、第1コンデンサ222、第2コンデンサ223による影響を無視できるものと仮定すると、図13の等価回路図に示すように、ゲート駆動回路221の第1パルス出力端子212から出力される逆バイアス電圧値を“−V0”、第2パルス出力端子214から出力される逆バイアス電圧値を“−V0”とし、電圧“Vra”、“Vrb”が図に示す極性であるとき、逆バイアス電圧値“V0”に電圧“Vra”を加算して得られた電圧“−V0+Vra”が第1IGBT203のゲートに印加されるとともに、逆バイアス電圧値“V0”から電圧“Vrb”を引き算して得られた電圧“−V0−Vrb”が第2IGBT204のゲートに印加される。
【0016】
この結果、第1IGBT203がターンオフし難くなるとともに、第2IGBT204がターンオフし易くなって、第1IGBT203のコレクタ電流と、第2IGBT204のコレクタ電流とがアンバランスになり、一方に大きな負荷がかかってしまうという問題があった。
【0017】
また、実際には、第1コンデンサ222、第2コンデンサ223の影響を無視できないことから、第1、第2IGBT203、204をターンオフするとき、図14(a)に示すように、第1IGBT203側の第1ゲート抵抗211と一方のコンデンサ222とを直列に接続した直列回路228と、第2IGBT204側の第2ゲート抵抗213と他方のコンデンサ223とを直列に接続した直列回路229と、図13に示す電力変換装置220とが等価になる。
【0018】
そして、この等価回路では、一方の直列回路228に逆バイアス電圧“−V0+Vra”が印加され、他方の直列回路229に逆バイアス電圧“−V0−Vrb”が印加されることから、図14(b)に示す合成等価回路図に示すように、1つの合成ゲート抵抗(抵抗値は“2Rg”)230と、1つの合成コンデンサ(容量は“Cge/2”)231とに対し、ゲート差電圧“Vra+Vrb”が印加された合成等価回路と、図14(a)に示す等価回路とが等価になる。
【0019】
この図14(b)に示す合成等価回路図から明らかなように、ゲート駆動回路221内の第1パルス出力端子212とGND端子205との間に第1コンデンサ222を接続し、第2パルス出力端子214とGND端子205との間に第2コンデンサ223を接続した場合には、合成コンデンサ230の容量“Cge/2”と、合成ゲート抵抗230の抵抗値“2Rg”に対応した時定数“τ”が発生することから、ゲート差電圧“Vra+Vrb”を小さくしても、第1、第2IGBT203、204をターンオフするとき、第1IGBT203と、第2IGBT204とがアンバランス状態になっている時間が長くなってしまうという問題があった。
【0020】
そこで、このような問題を解決する方法として、第1IGBT203、第2IGBT204毎にゲート駆動回路を設け、これらの各ゲート駆動回路によって、第1IGBT203、第2IGBT204を1対1で駆動する方法、特許番号第3456836号で開示されているように、ゲート駆動用エミッタ配線を高インピーダンス化した循環電流抑制回路を設け、ゲート駆動用エミッタ配線の高いインピーダンスを用いて、寄生インダクタンス224、225に生じる電圧“Va”、“Vb”を小さくし、寄生抵抗226、227に大きな電圧が発生しないようにする方法などが提案されている。
【0021】
しかしながら、前者の問題解決方法では、回路規模が増大し、その分だけ、製造コストが増大してしまうのみならず、電力変換装置自体が大型化してしまうという問題があり、後者の問題解決方法では、特殊な配線などを使用しなければならず、その分だけ、製造コストが増大してしまうという問題があった。
【0022】
本発明は上記の事情に鑑み、複数の電力用半導体をオン/オフ駆動するとき、各電力用半導体の電流変化率(di/dt)を抑制し易くするとともに、ターンオフするときの損失を小さくすることができ、さらに各電力用半導体がアンバランス状態になっている時間を短くして、各電力用半導体にかかる負荷を均一化し、電力用半導体の破損事故を低減することができる電力変換装置を提供することを目的としている。
【課題を解決するための手段】
【0023】
上記の目的を達成するために本発明は、ゲート駆動回路から出力される複数のパルス信号を電力変換回路に設けられた第1〜第N電力用半導体に導いて、これらの第1〜第N電力用半導体を各々オン/オフし、主回路側の電力を変換する電力変化装置において、前記電力変換回路に設けられた前記第1〜第N電力用半導体の直近に第1〜第Nコンデンサを各々配置し、これら第1〜第Nコンデンサの各端子を前記第1〜第N電力用半導体のゲート、エミッタに各々接続することを特徴としている。
【発明の効果】
【0024】
本発明による電力変換装置では、複数の電力用半導体をオン/オフ駆動するとき、各電力用半導体の電流変化率(di/dt)を抑制し易くするとともに、ターンオフするときの損失を小さくしながら、各電力用半導体がアンバランス状態になっている時間を短くして、各電力用半導体にかかる負荷を均一化し、電力用半導体の破壊事故を低減することができる。
【発明を実施するための最良の形態】
【0025】
《発明の背景》
まず、本発明による電力変換装置の詳細な説明に先立ち、発明者らは、シミュレーションによって、図3に示すように、容量“Cge”のコンデンサを接続していない電力変換装置100と、図4に示すように、ゲート駆動回路115側に容量“Cge”の第1、第2コンデンサ106、107を各々接続した電力変換装置101と、図5に示すように、第1IGBT103のゲート、第2IGBT104のゲート側に容量“Cge”の第1、第2コンデンサ118、119を各々接続した電力変換装置102とを作成して、第1、第2コンデンサ106、107、118、119の影響を検証した。
【0026】
まず、図3に示す電力変換装置100を構成している第1、第2ゲート抵抗108、109の抵抗値“Rg”を各々“30Ω”にし、ゲート駆動回路114から電力変換回路116に供給していたパルス信号をオフし、第1IGBT103、第2IGBT104をターンオフした。
【0027】
このとき、図6のシミュレーション波形に示すように、これら第1IGBT103、第2IGBT104に流れるコレクタ電流の電流値“Ia”、“Ib”の減少と、コレクタ・エミッタ間電圧の電圧値“Vce”の上昇とに伴い、寄生インダクタンス110、111に、これら寄生インダクタンス110、111のインダクタンス値“La”、“Lb”と、第1IGBT103、第2IGBT104のエミッタ電流変化率とに応じた電圧“Va”、“Vb”が各々発生して、循環電流が流れ、寄生抵抗(抵抗値は、“Ra”)112と、寄生抵抗(抵抗値は、“Rb”)113とに、電圧“Vra”、“Vrb”が各々発生した。
【0028】
この場合、循環電流が発生してから、“0.5μS”程度の短い時間で各電圧“Vra”、“Vrb”がピークに到達することから、短い時間で、第1、第2IGBT103、104Iをターンオフすることができた。
【0029】
次に、図4に示す電力変換装置101を構成している第1、第2ゲート抵抗108、109の抵抗値“Rg”を各々“30Ω”にし、ゲート駆動回路115から電力変換回路116に供給していたパルス信号をオフし、第1IGBT103、第2IGBT104をターンオフした。
【0030】
このとき、図7のシミュレーション波形に示すように、これら第1IGBT103、第2IGBT104に流れるコレクタ電流の電流値“Ia”、“Ib”の減少と、コレクタ・エミッタ間電圧の電圧値“Vce”の上昇とに伴い、寄生インダクタンス110、111に、これら各寄生インダクタンス110、111のインダクタンス値“La”、“Lb”と、第1IGBT103、第2IGBT104のエミッタ電流変化率とに応じた電圧“Va”、“Vb”が各々発生して、循環電流が流れ、寄生抵抗(抵抗値は、“Ra”)112と、寄生抵抗(抵抗値は、“Rb”)113とに、電圧“Vra”、“Vrb”が各々発生した。
【0031】
この場合、循環電流が発生してから、各電圧“Vra”、“Vrb”がピークに達するまで、“2μS”程度の時間がかかり、第1IGBT103を速やかにターンオフすることができなかった。
【0032】
次に、図5に示す電力変換装置102を構成している第1、第2ゲート抵抗108、109の抵抗値“Rg”を各々“45Ω”にし、ゲート駆動回路114から電力変換回路117に供給していたパルス信号をオフし、第1IGBT103、第2IGBT104をターンオフした。
【0033】
このとき、図8のシミュレーション波形に示すように、これら第1IGBT103、第2IGBT104に流れるコレクタ電流の電流値“Ia”、“Ib”の減少と、コレクタ・エミッタ間電圧の電圧値“Vce”の上昇とに伴い、寄生インダクタンス110、111に、これら各寄生インダクタンス110、111のインダクタンス値“La”、“Lb”と、第1IGBT103、第2IGBT104のエミッタ電流変化率とに応じた電圧“Va”、“Vb”が各々発生して、循環電流が流れ、寄生抵抗(抵抗値は、“Ra”)112と、寄生抵抗(抵抗値は、“Rb”)113とに、電圧“Vra”、“Vrb”が各々発生した。
【0034】
この場合、第1、第2ゲート抵抗108、109の各抵抗値“Rg”を上述した各シミュレーション時の“1.5倍”にしているにもかかわらず、循環電流が発生してから、“0.5μS”程度の短い時間で各電圧“Vra”、“Vrb”がピークに到達し、短い時間で、第1、第2IGBT103、104Iをターンオフすることができた。
【0035】
さらに、第1IGBT103と、第2IGBT104とをオン/オフ駆動するとき、第1、第2IGBT103、104の電流変化率(di/dt)を抑制することができるとともに、第1、第2IGBT103、104をターンオフするときの損失を低減しながら、ノイズによる誤点弧を防止し得ることを確認した。
【0036】
これらのシミュレーション結果から、発明者らは、第1、第2IGBT103、104のゲート直近で、第1、第2IGBT103、104のゲート、エミッタに、第1、第2コンデンサ118、119を接続することにより、第1、第2コンデンサ118、119を持たない電力変換装置の問題点を解決することができるとともに、ゲート駆動回路115側に、第1、第2コンデンサ106、107を接続したときに比べ、短い時間で、第1、第2IGBT103、104をターンオフし得ることを確認した。
【0037】
《発明の実施形態》
図1は上述した背景技術を用いた、本発明による電力変換装置の第1の実施形態を示す回路図である。
【0038】
この図に示す電力変換装置1は、入力されたパルス信号を増幅して、指定された電圧値を持つ、複数のパルス信号を出力するゲート駆動回路2と、ゲート駆動回路2から各パルス信号が出力されているとき、オン状態になって、主電流を通過する電力変換回路3とを備えており、電力変換内容に応じた繰り返し周波数、パルス幅を持つパルス信号が供給される毎に、ゲート駆動回路2で、指定された電圧値を持つ、複数のパルス信号にして、電力変換回路3の第1IGBT4、第2IGBT5を各々オンし、コレクタ主回路配線21、エミッタ主回路配線20を介して供給される電力の周波数などを変換する。
【0039】
ゲート駆動回路2は、負電源端子がGND端子6に接続され、正電源端子から正電圧を出力する正電圧源7と、正電圧端子が正電圧源7の負電圧端子に接続され、負電源端子から負電圧を出力する負電圧源8と、一端が負電圧源8の負電圧端子に接続されるコレクタ抵抗9と、コレクタが正電圧源7の正電圧端子に接続され、ベースにパルス信号が供給されたとき、エミッタからパルス信号を出力する正側トランジスタ10と、エミッタが正側トランジスタ10のエミッタに接続され、コレクタがコレクタ抵抗9の他端に接続され、ベースにパルス信号が供給されなくなったとき、エミッタ電圧を下げて、パルス信号の出力を禁止する負側トランジスタ11と、抵抗値“Rg”の抵抗によって構成され、一端が正側トランジスタ10のエミッタに接続され、他端が第1パルス出力端子13に接続される第1ゲート抵抗12と、抵抗値“Rg”の抵抗によって構成され、一端が負側トランジスタ11のエミッタに接続され、他端が第2パルス出力端子15に接続される第2ゲート抵抗14とを備えており、電力変換内容に応じた繰り返し周波数、パルス幅を持つパルス信号が供給される毎に、これを増幅して、指定された電圧値を持つ、2つのパルス信号を生成して、第1パルス出力端子13、第2パルス出力端子15から各々出力する。
【0040】
電力変換回路3は、エミッタ主回路配線20とゲート駆動回路2側のGND端子6とに接続され、コレクタがコレクタ主回路配線21に接続され、ゲート駆動回路2の第1パルス出力端子13からパルス信号が出力されて、ゲートに供給されている間、オン状態になって、コレクタ、エミッタ間を導通する第1IGBT4と、カソードが第1IGBT4のコレクタに接続され、アノードが第1IGBT4のエミッタに接続される第1アイドルダイオード16と、第1IGBT4の直近に配置された容量“Cge”のコンデンサによって構成され、一端が第1IGBT4のゲートに接続され、他端が第1IGBT4のエミッタに接続される第1コンデンサ17と、エミッタが第1IGBT4のエミッタに接続され、コレクタが第1IGBT4のコレクタに接続され、ゲート駆動回路2の第2パルス出力端子15からパルス信号が出力されて、ゲートに供給されている間、オン状態になって、コレクタ、エミッタ間を導通する第2IGBT5と、カソードが第2IGBT5のコレクタに接続され、アノードが第2IGBT5のエミッタに接続される第2アイドルダイオード18と、第2IGBT5の直近に配置された容量“Cge”のコンデンサによって構成され、一端が第1IGBT4のゲートに接続され、他端が第1IGBT4のエミッタに接続される第2コンデンサ19とを備えており、ゲート駆動回路2の第1パルス出力端子13、第2パルス出力端子15からパルス信号が出力されたとき、第1IGBT4、第2IGBT5をターンオンし、この後ゲート駆動回路2の第1パルス出力端子13、第2パルス出力端子15からパルス信号が出力されなくなったとき、第1IGBT4、第2IGBT5をターンオフするという動作を繰り返して、コレクタ主回路配線21、エミッタ主回路配線20を介して供給される電力の周波数などを変換する。
【0041】
この際、第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続するようにしているので、発明の背景を説明したときのシミュレーション結果から明らかなように、第1IGBT4と、第2IGBT5とをオン/オフ駆動するとき、第1、第2コンデンサ17、19を使用しない場合に比べて、第1、第2IGBT4、5の電流変化率(di/dt)を抑制することができるとともに、第1、第2IGBT4、5をターンオフするときの損失を低減しながら、ノイズによる誤点弧を防止することができる。
【0042】
さらに、第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続することにより、ゲート駆動回路側に、第1、第2コンデンサを接続した従来の電力変換装置に比べ、短い時間で、第1、第2IGBT4、5をターンオフすることができる。
【0043】
このように、第1の実施形態では、電力変換回路3内に配置された第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続するようにしているので、第1、第2IGBT4、5をオン/オフ駆動するとき、第1、第2IGBT4、5の電流変化率(di/dt)を抑制し易くするとともに、ターンオフするときの損失を小さくしがら、第1、第2IGBT4、5がアンバランス状態になっている時間を短くして、第1、第2IGBT4、5にかかる負荷を均一化し、第1、第2IGBT4、5の破壊事故を低減することができる。
【0044】
図2は上述した背景技術を用いた、本発明による電力変換装置の第2の実施形態を示す回路図である。なお、この図において、図1の各部には、同じ符号が付してある。
【0045】
この図に示す電力変換装置25が図1に示す電力変換装置1と異なる点は、ゲート駆動回路26に2つのGND端子27、28を設け、これらの各GND端子27、28を電力変換回路3側の第1、第2IGBT4、5のエミッタに各々接続し、さらにゲート駆動回路26内に第1、第2エミッタ抵抗29、30を配置し、第1エミッタ抵抗29の一端を一方のGND端子27に接続し、他端を正電圧源7の負電圧端子と負電圧源8の正電圧端子との接続点31に接続するとともに、第2エミッタ抵抗30の一端を一方のGND端子28に接続し、他端を接続点31に接続するようにしたことである。
【0046】
これにより、第1、第2IGBT4、5をオン/オフするとき、循環電流が発生しても、第1、第2エミッタ抵抗12、14によって、電流値を抑制して、第1、第2IGBT4、5のターンオン特性、ターンオフ特性に悪影響を与えないようにすることができる。
【0047】
このように、第2の実施形態では、電力変換回路3内に配置された第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続するとともに、ゲート駆動回路26内に第1、第2エミッタ抵抗29、30を配置し、これら第1、第2エミッタ抵抗29、30の一端を接続点31に接続し、他端を第1、第2IGBT4、5のエミッタに各々するようにしているので、第1、第2IGBT4、5をオン/オフ駆動するとき、寄生インダクタンスに起因する循環電流の電流値を抑制しながら、第1、第2IGBT4、5の電流変化率(di/dt)を抑制し易くするとともに、ターンオフするときの損失を小さくすることができ、さらに第1、第2IGBT4、5がアンバランス状態になっている時間を短くして、第1、第2IGBT4、5にかかる負荷を均一化し、第1、第2IGBT4、5の破損事故を低減することができる。
【0048】
また、第2の実施形態は、図1に示す第1の実施形態と同様に、第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続するようにしているので、第1IGBT4と、第2IGBT5とをオン/オフ駆動するとき、第1、第2コンデンサ17、19を使用しない場合に比べて、第1、第2IGBT4、5の電流変化率(di/dt)を抑制することができるとともに、第1、第2IGBT4、5をターンオフするときの損失を低減しながら、ノイズによる誤点弧を防止することができる。
【0049】
さらに、第2の実施形態では、図1に示す第1の実施形態と同様に、第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続することにより、ゲート駆動回路側に、第1、第2コンデンサを接続した従来の電力変換装置に比べ、短い時間で、第1、第2IGBT4、5をターンオフすることができる。
【図面の簡単な説明】
【0050】
【図1】本発明による電力変換装置の第1の実施形態を示す回路図である。
【図2】本発明による電力変換装置の第2の実施形態を示す回路図である。
【図3】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した電力変換装置のうち、コンデンサ無しの電力変換装置の一例を示す回路図である。
【図4】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、ゲート駆動回路側にコンデンサを設けた電力変換装置の一例を示す回路図である。
【図5】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、電力変換回路側にコンデンサを設けた電力変換装置の一例を示す回路図である。
【図6】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、図3に示す電力変換装置のシミュレーション結果を示すグラフである。
【図7】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、図4に示す電力変換装置のシミュレーション結果を示すグラフである。
【図8】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、図5に示す電力変換装置のシミュレーション結果を示すグラフである。
【図9】従来から知られている電力変換装置の一例を示す回路図である。
【図10】図9に示す電力変換装置の問題点を解決することができる電力変換装置の一例を示す回路図である。
【図11】図10に示す電力変換装置の寄生インダクタンス、寄生抵抗を説明する等価回路図である。
【図12】図10に示す電力変換装置をターンオンするとき、寄生インダクタンス、寄生抵抗が回路に及ぼす影響を説明する等価回路図である。
【図13】図10に示す電力変換装置をターンオフするとき、寄生インダクタンス、寄生抵抗が回路に及ぼす影響を説明する等価回路図である。
【図14】図13に示すターンオフ時の等価回路図の要旨を説明する等価回路図である。
【符号の説明】
【0051】
1:電力変換装置
2:ゲート駆動回路
3:電力変換回路
4:第1IGBT
5:第2IGBT
6:GND端子
7:正電圧源
8:負電圧源
9:コレクタ抵抗
10:正側トランジスタ
11:負側トランジスタ
12:第1ゲート抵抗
13:第1パルス出力端子
14:第2ゲート抵抗
15:第2パルス出力端子
16:第1アイドルダイオード
17:第1コンデンサ
18:第2アイドルダイオード
19:第2コンデンサ
20:エミッタ主回路配線
21:コレクタ主回路配線
25:電力変換装置
26:ゲート駆動回路
27:GND端子
28:GND端子
29:第1エミッタ抵抗
30:第2エミッタ抵抗
31:接続点
【技術分野】
【0001】
本発明は、IGBT(Insulated Gate Bipolar Transistor)などの電力用半導体素子を使用して電力を変換する電力変換装置に関する。
【背景技術】
【0002】
IGBTなどの電力用半導体素子を使用して、主回路側の電力を変換する電力変換装置では、IGBTを並列に接続して変換電力量を大きくすることが多い。
【0003】
図9はこのようなIGBTなどの電力用半導体素子を使用した電力変換装置の一例を示す回路図である。
【0004】
この図に示す電力変換装置200は、入力されたパルス信号を増幅して、指定された電圧値を持つ複数のパルス信号を出力するゲート駆動回路201と、ゲート駆動回路201から各パルス信号が出力されているとき、オン状態になって主電流を通過する電力変換回路202とを備えており、電力変換内容に応じた繰り返し周波数、パルス幅を持つパルス信号が供給される毎に、ゲート駆動回路201では、指定された電圧値を持つ複数のパルス信号にして電力変換回路202の第1IGBT203、第2IGBT204を各々オンし、コレクタ主回路配線216、エミッタ主回路配線215を介して供給される電力の周波数などを変換する。
【0005】
ゲート駆動回路201は、負電源端子がGND端子205に接続され、正電源端子から正電圧を出力する正電圧源206と、正電圧端子が正電圧源206の負電圧端子に接続され、負電源端子から負電圧を出力する負電圧源207と、一端が負電圧源207の負電圧端子に接続されるコレクタ抵抗208と、コレクタが正電圧源206の正電圧端子に接続され、ベースにパルス信号が供給されたとき、エミッタからパルス信号を出力する正側トランジスタ209と、エミッタが正側トランジスタ209のエミッタに接続され、コレクタがコレクタ抵抗208の他端に接続され、ベースにパルス信号が供給されなくなったとき、エミッタ電圧を下げて、パルス信号の出力を禁止する負側トランジスタ210と、抵抗値“Rg”の抵抗によって構成され、一端が正側トランジスタ209のエミッタに接続され、他端が第1パルス出力端子212に接続される第1ゲート抵抗211と、抵抗値“Rg”の抵抗によって構成され、一端が負側トランジスタ210のエミッタに接続され、他端が第2パルス出力端子214に接続される第2ゲート抵抗213とを備えている。そして、電力変換内容に応じた繰り返し周波数、パルス幅を持つパルス信号が供給される毎に、指定された電圧値を持つ2つのパルス信号を生成して、第1パルス出力端子212、第2パルス出力端子214から各々出力する。
【0006】
電力変換回路202は、エミッタがエミッタ主回路配線215とゲート駆動回路202のGND端子205とに接続され、コレクタがコレクタ主回路配線216に接続され、ゲート駆動回路201の第1パルス出力端子212からパルス信号が出力されて、ゲートに供給されている間、オン状態になって、コレクタ、エミッタ間を導通する第1IGBT203と、カソードが第1IGBT203のコレクタに接続され、アノードが第1IGBT203のエミッタに接続される第1アイドルダイオード217と、エミッタが第1IGBT203のエミッタに接続され、コレクタが第1IGBT203のコレクタに接続され、ゲート駆動回路201の第2パルス出力端子214からパルス信号が出力されて、ゲートに供給されている間、オン状態になって、コレクタ、エミッタ間を導通する第2IGBT204と、カソードが第2IGBT204のコレクタに接続され、アノードが第2IGBT204のエミッタに接続される第2アイドルダイオード218とを備えている。そして、ゲート駆動回路201の第1パルス出力端子212、第2パルス出力端子214からパルス信号が出力されたとき、第1IGBT203、第2IGBT204がターンオンし、この後ゲート駆動回路201の第1パルス出力端子212、第2パルス出力端214子からパルス信号が出力されなくなったとき、第1IGBT203、第2IGBT204がターンオフするという動作を繰り返して、コレクタ主回路配線216、エミッタ主回路配線215を介して供給される電力の周波数などを変換する。
【0007】
このように、この電力変換装置200では、第1IGBT203と、第2IGBT204とを1つのゲート駆動回路201で駆動して、部品点数を削減することができるという利点を持つことから、電力変換が必要な各分野で広く使用されている。
【特許文献1】特許第3456836号
【発明の開示】
【発明が解決しようとする課題】
【0008】
ところで、このような電力変換装置200では、ゲート駆動回路201によって、第1IGBT203と、第2IGBT204とをオン/オフ駆動するとき、第1、第2IGBT203、204の電流変化率(di/dt)を抑制するのが難しいばかりでなく、第1、第2IGBT203、204をターンオフするときの損失が大きいという問題があった。
【0009】
そこで、このような問題を解決することができる電力変換装置として、図10に示すように、ゲート駆動回路221内の第1パルス出力端子212とGND端子205との間に、“Cge”の容量を持つ第1コンデンサ222を接続するとともに、第2パルス出力端子214とGND端子205との間に、“Cge”の容量を持つ第2コンデンサ223を接続し、第1IGBT203と、第2IGBT204とをオン/オフ駆動するとき、第1、第2IGBT203、204の電流変化率(di/dt)を抑制するとともに、第1、第2IGBT203、204をターンオフするときの損失を低減し、さらにノイズによる誤点弧を防止することができる電力変換装置220が開発されている。
【0010】
しかしながら、このような電力変換装置220では、図11の等価回路図に示すように、第1IGBT203のエミッタとエミッタ主回路配線215との間に発生する寄生インダクタンス(インダクタンス値は“La”)224と、第2IGBT204のエミッタとエミッタ主回路配線215との間に発生する寄生インダクタンス(インダクタンス値は“Lb”)225と、第1IGBT203のエミッタとゲート駆動回路221のGND端子205と間に発生する寄生抵抗(抵抗値は、“Ra”)226と、第2IGBT204のエミッタとゲート駆動回路221のGND端子205と間に発生する寄生抵抗(抵抗値は、“Rb”)227とを零にすることができないのみならず、寄生インダクタンス224のインダクタンス値“La”と、寄生インダクタンス225のインダクタンス値“Lb”とを同じ値にすることができない。
【0011】
このため、第1、第2IGBT203、204のゲートにパルス信号を印加し、第1、第2IGBT203、204をターンオンするとき、寄生インダクタンス224、225に、これら寄生インダクタンス224、225の各インダクタンス値“La”、“Lb”と、第1、第2IGBT203、204のエミッタ電流変化率とに応じた電圧“Va”、“Vb”が各々発生し、これらの各電圧“Va”、“Vb”によって、第2IGBT204のエミッタ→寄生抵抗227→ゲート駆動回路220のGND端子205→寄生抵抗226→第1IGBT203のエミッタ→寄生インダクタンス224→寄生インダクタンス225→第2IGBT204のエミッタなる経路で、循環電流が流れて、各寄生抵抗226、227に電圧“Vra”、“Vrb”が各々発生する。
【0012】
ここで、第1コンデンサ222、第2コンデンサ223による影響を無視できるものと仮定すると、図12の等価回路図に示すように、ゲート駆動回路221の第1パルス出力端子212から出力されるパルス信号の電圧値を“V1a”、第2パルス出力端子214から出力されるパルス信号の電圧値を“V1b”としたとき、第1、第2IGBT203、204のゲートに次式に示す電圧値“Vga”、“Vgb”のパルス信号が各々印加される。
【0013】
Vga=V1a+Vra …(1)
Vgb=V1b−Vrb …(2)
そして、ゲート駆動回路221の第1パルス出力端子212から出力されるパルス信号の電圧値を“V1a”と、第2パルス出力端子214から出力されるパルス信号の電圧値を“V1b”とがほぼ同じになることから、第1IGBT203のゲートに印加されるパルス信号の電圧値“Vga”と、第2IGBT204のゲートに印加されるパルス信号の電圧値“Vgb”との間に、“Vra+Vrb”の電圧差が生じて、第1IGBT203のコレクタ電流と、第2IGBT204のコレクタ電流とがアンバランスになり、一方に大きな負荷がかかってしまうという問題があった。
【0014】
また、第1、第2IGBT203、204のゲートに対するパルス信号の印加を停止して、第1、第2IGBT203、204をターンオフするとき、寄生インダクタンス224のインダクタンス値“La”と寄生インダクタンス225のインダクタンス値“Lb”との差、および第1、第2IGBT203、204のエミッタ電流変化率などに応じて、寄生インダクタンス224、225にターンオン時と逆向きの電圧“Va”、“Vb”が各々発生する。これにより、ターンオン時と逆向きの循環電流が流れ、各寄生抵抗226、227に電圧“Vra”、“Vrb”が各々発生する。
【0015】
ここで、第1コンデンサ222、第2コンデンサ223による影響を無視できるものと仮定すると、図13の等価回路図に示すように、ゲート駆動回路221の第1パルス出力端子212から出力される逆バイアス電圧値を“−V0”、第2パルス出力端子214から出力される逆バイアス電圧値を“−V0”とし、電圧“Vra”、“Vrb”が図に示す極性であるとき、逆バイアス電圧値“V0”に電圧“Vra”を加算して得られた電圧“−V0+Vra”が第1IGBT203のゲートに印加されるとともに、逆バイアス電圧値“V0”から電圧“Vrb”を引き算して得られた電圧“−V0−Vrb”が第2IGBT204のゲートに印加される。
【0016】
この結果、第1IGBT203がターンオフし難くなるとともに、第2IGBT204がターンオフし易くなって、第1IGBT203のコレクタ電流と、第2IGBT204のコレクタ電流とがアンバランスになり、一方に大きな負荷がかかってしまうという問題があった。
【0017】
また、実際には、第1コンデンサ222、第2コンデンサ223の影響を無視できないことから、第1、第2IGBT203、204をターンオフするとき、図14(a)に示すように、第1IGBT203側の第1ゲート抵抗211と一方のコンデンサ222とを直列に接続した直列回路228と、第2IGBT204側の第2ゲート抵抗213と他方のコンデンサ223とを直列に接続した直列回路229と、図13に示す電力変換装置220とが等価になる。
【0018】
そして、この等価回路では、一方の直列回路228に逆バイアス電圧“−V0+Vra”が印加され、他方の直列回路229に逆バイアス電圧“−V0−Vrb”が印加されることから、図14(b)に示す合成等価回路図に示すように、1つの合成ゲート抵抗(抵抗値は“2Rg”)230と、1つの合成コンデンサ(容量は“Cge/2”)231とに対し、ゲート差電圧“Vra+Vrb”が印加された合成等価回路と、図14(a)に示す等価回路とが等価になる。
【0019】
この図14(b)に示す合成等価回路図から明らかなように、ゲート駆動回路221内の第1パルス出力端子212とGND端子205との間に第1コンデンサ222を接続し、第2パルス出力端子214とGND端子205との間に第2コンデンサ223を接続した場合には、合成コンデンサ230の容量“Cge/2”と、合成ゲート抵抗230の抵抗値“2Rg”に対応した時定数“τ”が発生することから、ゲート差電圧“Vra+Vrb”を小さくしても、第1、第2IGBT203、204をターンオフするとき、第1IGBT203と、第2IGBT204とがアンバランス状態になっている時間が長くなってしまうという問題があった。
【0020】
そこで、このような問題を解決する方法として、第1IGBT203、第2IGBT204毎にゲート駆動回路を設け、これらの各ゲート駆動回路によって、第1IGBT203、第2IGBT204を1対1で駆動する方法、特許番号第3456836号で開示されているように、ゲート駆動用エミッタ配線を高インピーダンス化した循環電流抑制回路を設け、ゲート駆動用エミッタ配線の高いインピーダンスを用いて、寄生インダクタンス224、225に生じる電圧“Va”、“Vb”を小さくし、寄生抵抗226、227に大きな電圧が発生しないようにする方法などが提案されている。
【0021】
しかしながら、前者の問題解決方法では、回路規模が増大し、その分だけ、製造コストが増大してしまうのみならず、電力変換装置自体が大型化してしまうという問題があり、後者の問題解決方法では、特殊な配線などを使用しなければならず、その分だけ、製造コストが増大してしまうという問題があった。
【0022】
本発明は上記の事情に鑑み、複数の電力用半導体をオン/オフ駆動するとき、各電力用半導体の電流変化率(di/dt)を抑制し易くするとともに、ターンオフするときの損失を小さくすることができ、さらに各電力用半導体がアンバランス状態になっている時間を短くして、各電力用半導体にかかる負荷を均一化し、電力用半導体の破損事故を低減することができる電力変換装置を提供することを目的としている。
【課題を解決するための手段】
【0023】
上記の目的を達成するために本発明は、ゲート駆動回路から出力される複数のパルス信号を電力変換回路に設けられた第1〜第N電力用半導体に導いて、これらの第1〜第N電力用半導体を各々オン/オフし、主回路側の電力を変換する電力変化装置において、前記電力変換回路に設けられた前記第1〜第N電力用半導体の直近に第1〜第Nコンデンサを各々配置し、これら第1〜第Nコンデンサの各端子を前記第1〜第N電力用半導体のゲート、エミッタに各々接続することを特徴としている。
【発明の効果】
【0024】
本発明による電力変換装置では、複数の電力用半導体をオン/オフ駆動するとき、各電力用半導体の電流変化率(di/dt)を抑制し易くするとともに、ターンオフするときの損失を小さくしながら、各電力用半導体がアンバランス状態になっている時間を短くして、各電力用半導体にかかる負荷を均一化し、電力用半導体の破壊事故を低減することができる。
【発明を実施するための最良の形態】
【0025】
《発明の背景》
まず、本発明による電力変換装置の詳細な説明に先立ち、発明者らは、シミュレーションによって、図3に示すように、容量“Cge”のコンデンサを接続していない電力変換装置100と、図4に示すように、ゲート駆動回路115側に容量“Cge”の第1、第2コンデンサ106、107を各々接続した電力変換装置101と、図5に示すように、第1IGBT103のゲート、第2IGBT104のゲート側に容量“Cge”の第1、第2コンデンサ118、119を各々接続した電力変換装置102とを作成して、第1、第2コンデンサ106、107、118、119の影響を検証した。
【0026】
まず、図3に示す電力変換装置100を構成している第1、第2ゲート抵抗108、109の抵抗値“Rg”を各々“30Ω”にし、ゲート駆動回路114から電力変換回路116に供給していたパルス信号をオフし、第1IGBT103、第2IGBT104をターンオフした。
【0027】
このとき、図6のシミュレーション波形に示すように、これら第1IGBT103、第2IGBT104に流れるコレクタ電流の電流値“Ia”、“Ib”の減少と、コレクタ・エミッタ間電圧の電圧値“Vce”の上昇とに伴い、寄生インダクタンス110、111に、これら寄生インダクタンス110、111のインダクタンス値“La”、“Lb”と、第1IGBT103、第2IGBT104のエミッタ電流変化率とに応じた電圧“Va”、“Vb”が各々発生して、循環電流が流れ、寄生抵抗(抵抗値は、“Ra”)112と、寄生抵抗(抵抗値は、“Rb”)113とに、電圧“Vra”、“Vrb”が各々発生した。
【0028】
この場合、循環電流が発生してから、“0.5μS”程度の短い時間で各電圧“Vra”、“Vrb”がピークに到達することから、短い時間で、第1、第2IGBT103、104Iをターンオフすることができた。
【0029】
次に、図4に示す電力変換装置101を構成している第1、第2ゲート抵抗108、109の抵抗値“Rg”を各々“30Ω”にし、ゲート駆動回路115から電力変換回路116に供給していたパルス信号をオフし、第1IGBT103、第2IGBT104をターンオフした。
【0030】
このとき、図7のシミュレーション波形に示すように、これら第1IGBT103、第2IGBT104に流れるコレクタ電流の電流値“Ia”、“Ib”の減少と、コレクタ・エミッタ間電圧の電圧値“Vce”の上昇とに伴い、寄生インダクタンス110、111に、これら各寄生インダクタンス110、111のインダクタンス値“La”、“Lb”と、第1IGBT103、第2IGBT104のエミッタ電流変化率とに応じた電圧“Va”、“Vb”が各々発生して、循環電流が流れ、寄生抵抗(抵抗値は、“Ra”)112と、寄生抵抗(抵抗値は、“Rb”)113とに、電圧“Vra”、“Vrb”が各々発生した。
【0031】
この場合、循環電流が発生してから、各電圧“Vra”、“Vrb”がピークに達するまで、“2μS”程度の時間がかかり、第1IGBT103を速やかにターンオフすることができなかった。
【0032】
次に、図5に示す電力変換装置102を構成している第1、第2ゲート抵抗108、109の抵抗値“Rg”を各々“45Ω”にし、ゲート駆動回路114から電力変換回路117に供給していたパルス信号をオフし、第1IGBT103、第2IGBT104をターンオフした。
【0033】
このとき、図8のシミュレーション波形に示すように、これら第1IGBT103、第2IGBT104に流れるコレクタ電流の電流値“Ia”、“Ib”の減少と、コレクタ・エミッタ間電圧の電圧値“Vce”の上昇とに伴い、寄生インダクタンス110、111に、これら各寄生インダクタンス110、111のインダクタンス値“La”、“Lb”と、第1IGBT103、第2IGBT104のエミッタ電流変化率とに応じた電圧“Va”、“Vb”が各々発生して、循環電流が流れ、寄生抵抗(抵抗値は、“Ra”)112と、寄生抵抗(抵抗値は、“Rb”)113とに、電圧“Vra”、“Vrb”が各々発生した。
【0034】
この場合、第1、第2ゲート抵抗108、109の各抵抗値“Rg”を上述した各シミュレーション時の“1.5倍”にしているにもかかわらず、循環電流が発生してから、“0.5μS”程度の短い時間で各電圧“Vra”、“Vrb”がピークに到達し、短い時間で、第1、第2IGBT103、104Iをターンオフすることができた。
【0035】
さらに、第1IGBT103と、第2IGBT104とをオン/オフ駆動するとき、第1、第2IGBT103、104の電流変化率(di/dt)を抑制することができるとともに、第1、第2IGBT103、104をターンオフするときの損失を低減しながら、ノイズによる誤点弧を防止し得ることを確認した。
【0036】
これらのシミュレーション結果から、発明者らは、第1、第2IGBT103、104のゲート直近で、第1、第2IGBT103、104のゲート、エミッタに、第1、第2コンデンサ118、119を接続することにより、第1、第2コンデンサ118、119を持たない電力変換装置の問題点を解決することができるとともに、ゲート駆動回路115側に、第1、第2コンデンサ106、107を接続したときに比べ、短い時間で、第1、第2IGBT103、104をターンオフし得ることを確認した。
【0037】
《発明の実施形態》
図1は上述した背景技術を用いた、本発明による電力変換装置の第1の実施形態を示す回路図である。
【0038】
この図に示す電力変換装置1は、入力されたパルス信号を増幅して、指定された電圧値を持つ、複数のパルス信号を出力するゲート駆動回路2と、ゲート駆動回路2から各パルス信号が出力されているとき、オン状態になって、主電流を通過する電力変換回路3とを備えており、電力変換内容に応じた繰り返し周波数、パルス幅を持つパルス信号が供給される毎に、ゲート駆動回路2で、指定された電圧値を持つ、複数のパルス信号にして、電力変換回路3の第1IGBT4、第2IGBT5を各々オンし、コレクタ主回路配線21、エミッタ主回路配線20を介して供給される電力の周波数などを変換する。
【0039】
ゲート駆動回路2は、負電源端子がGND端子6に接続され、正電源端子から正電圧を出力する正電圧源7と、正電圧端子が正電圧源7の負電圧端子に接続され、負電源端子から負電圧を出力する負電圧源8と、一端が負電圧源8の負電圧端子に接続されるコレクタ抵抗9と、コレクタが正電圧源7の正電圧端子に接続され、ベースにパルス信号が供給されたとき、エミッタからパルス信号を出力する正側トランジスタ10と、エミッタが正側トランジスタ10のエミッタに接続され、コレクタがコレクタ抵抗9の他端に接続され、ベースにパルス信号が供給されなくなったとき、エミッタ電圧を下げて、パルス信号の出力を禁止する負側トランジスタ11と、抵抗値“Rg”の抵抗によって構成され、一端が正側トランジスタ10のエミッタに接続され、他端が第1パルス出力端子13に接続される第1ゲート抵抗12と、抵抗値“Rg”の抵抗によって構成され、一端が負側トランジスタ11のエミッタに接続され、他端が第2パルス出力端子15に接続される第2ゲート抵抗14とを備えており、電力変換内容に応じた繰り返し周波数、パルス幅を持つパルス信号が供給される毎に、これを増幅して、指定された電圧値を持つ、2つのパルス信号を生成して、第1パルス出力端子13、第2パルス出力端子15から各々出力する。
【0040】
電力変換回路3は、エミッタ主回路配線20とゲート駆動回路2側のGND端子6とに接続され、コレクタがコレクタ主回路配線21に接続され、ゲート駆動回路2の第1パルス出力端子13からパルス信号が出力されて、ゲートに供給されている間、オン状態になって、コレクタ、エミッタ間を導通する第1IGBT4と、カソードが第1IGBT4のコレクタに接続され、アノードが第1IGBT4のエミッタに接続される第1アイドルダイオード16と、第1IGBT4の直近に配置された容量“Cge”のコンデンサによって構成され、一端が第1IGBT4のゲートに接続され、他端が第1IGBT4のエミッタに接続される第1コンデンサ17と、エミッタが第1IGBT4のエミッタに接続され、コレクタが第1IGBT4のコレクタに接続され、ゲート駆動回路2の第2パルス出力端子15からパルス信号が出力されて、ゲートに供給されている間、オン状態になって、コレクタ、エミッタ間を導通する第2IGBT5と、カソードが第2IGBT5のコレクタに接続され、アノードが第2IGBT5のエミッタに接続される第2アイドルダイオード18と、第2IGBT5の直近に配置された容量“Cge”のコンデンサによって構成され、一端が第1IGBT4のゲートに接続され、他端が第1IGBT4のエミッタに接続される第2コンデンサ19とを備えており、ゲート駆動回路2の第1パルス出力端子13、第2パルス出力端子15からパルス信号が出力されたとき、第1IGBT4、第2IGBT5をターンオンし、この後ゲート駆動回路2の第1パルス出力端子13、第2パルス出力端子15からパルス信号が出力されなくなったとき、第1IGBT4、第2IGBT5をターンオフするという動作を繰り返して、コレクタ主回路配線21、エミッタ主回路配線20を介して供給される電力の周波数などを変換する。
【0041】
この際、第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続するようにしているので、発明の背景を説明したときのシミュレーション結果から明らかなように、第1IGBT4と、第2IGBT5とをオン/オフ駆動するとき、第1、第2コンデンサ17、19を使用しない場合に比べて、第1、第2IGBT4、5の電流変化率(di/dt)を抑制することができるとともに、第1、第2IGBT4、5をターンオフするときの損失を低減しながら、ノイズによる誤点弧を防止することができる。
【0042】
さらに、第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続することにより、ゲート駆動回路側に、第1、第2コンデンサを接続した従来の電力変換装置に比べ、短い時間で、第1、第2IGBT4、5をターンオフすることができる。
【0043】
このように、第1の実施形態では、電力変換回路3内に配置された第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続するようにしているので、第1、第2IGBT4、5をオン/オフ駆動するとき、第1、第2IGBT4、5の電流変化率(di/dt)を抑制し易くするとともに、ターンオフするときの損失を小さくしがら、第1、第2IGBT4、5がアンバランス状態になっている時間を短くして、第1、第2IGBT4、5にかかる負荷を均一化し、第1、第2IGBT4、5の破壊事故を低減することができる。
【0044】
図2は上述した背景技術を用いた、本発明による電力変換装置の第2の実施形態を示す回路図である。なお、この図において、図1の各部には、同じ符号が付してある。
【0045】
この図に示す電力変換装置25が図1に示す電力変換装置1と異なる点は、ゲート駆動回路26に2つのGND端子27、28を設け、これらの各GND端子27、28を電力変換回路3側の第1、第2IGBT4、5のエミッタに各々接続し、さらにゲート駆動回路26内に第1、第2エミッタ抵抗29、30を配置し、第1エミッタ抵抗29の一端を一方のGND端子27に接続し、他端を正電圧源7の負電圧端子と負電圧源8の正電圧端子との接続点31に接続するとともに、第2エミッタ抵抗30の一端を一方のGND端子28に接続し、他端を接続点31に接続するようにしたことである。
【0046】
これにより、第1、第2IGBT4、5をオン/オフするとき、循環電流が発生しても、第1、第2エミッタ抵抗12、14によって、電流値を抑制して、第1、第2IGBT4、5のターンオン特性、ターンオフ特性に悪影響を与えないようにすることができる。
【0047】
このように、第2の実施形態では、電力変換回路3内に配置された第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続するとともに、ゲート駆動回路26内に第1、第2エミッタ抵抗29、30を配置し、これら第1、第2エミッタ抵抗29、30の一端を接続点31に接続し、他端を第1、第2IGBT4、5のエミッタに各々するようにしているので、第1、第2IGBT4、5をオン/オフ駆動するとき、寄生インダクタンスに起因する循環電流の電流値を抑制しながら、第1、第2IGBT4、5の電流変化率(di/dt)を抑制し易くするとともに、ターンオフするときの損失を小さくすることができ、さらに第1、第2IGBT4、5がアンバランス状態になっている時間を短くして、第1、第2IGBT4、5にかかる負荷を均一化し、第1、第2IGBT4、5の破損事故を低減することができる。
【0048】
また、第2の実施形態は、図1に示す第1の実施形態と同様に、第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続するようにしているので、第1IGBT4と、第2IGBT5とをオン/オフ駆動するとき、第1、第2コンデンサ17、19を使用しない場合に比べて、第1、第2IGBT4、5の電流変化率(di/dt)を抑制することができるとともに、第1、第2IGBT4、5をターンオフするときの損失を低減しながら、ノイズによる誤点弧を防止することができる。
【0049】
さらに、第2の実施形態では、図1に示す第1の実施形態と同様に、第1、第2IGBT4、5のゲート直近で、第1、第2IGBT4、5のゲート、エミッタに、第1、第2コンデンサ17、19を接続することにより、ゲート駆動回路側に、第1、第2コンデンサを接続した従来の電力変換装置に比べ、短い時間で、第1、第2IGBT4、5をターンオフすることができる。
【図面の簡単な説明】
【0050】
【図1】本発明による電力変換装置の第1の実施形態を示す回路図である。
【図2】本発明による電力変換装置の第2の実施形態を示す回路図である。
【図3】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した電力変換装置のうち、コンデンサ無しの電力変換装置の一例を示す回路図である。
【図4】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、ゲート駆動回路側にコンデンサを設けた電力変換装置の一例を示す回路図である。
【図5】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、電力変換回路側にコンデンサを設けた電力変換装置の一例を示す回路図である。
【図6】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、図3に示す電力変換装置のシミュレーション結果を示すグラフである。
【図7】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、図4に示す電力変換装置のシミュレーション結果を示すグラフである。
【図8】本発明による電力変換装置の効果を確認する際、シミュレーションで作成した、電力変換装置のうち、図5に示す電力変換装置のシミュレーション結果を示すグラフである。
【図9】従来から知られている電力変換装置の一例を示す回路図である。
【図10】図9に示す電力変換装置の問題点を解決することができる電力変換装置の一例を示す回路図である。
【図11】図10に示す電力変換装置の寄生インダクタンス、寄生抵抗を説明する等価回路図である。
【図12】図10に示す電力変換装置をターンオンするとき、寄生インダクタンス、寄生抵抗が回路に及ぼす影響を説明する等価回路図である。
【図13】図10に示す電力変換装置をターンオフするとき、寄生インダクタンス、寄生抵抗が回路に及ぼす影響を説明する等価回路図である。
【図14】図13に示すターンオフ時の等価回路図の要旨を説明する等価回路図である。
【符号の説明】
【0051】
1:電力変換装置
2:ゲート駆動回路
3:電力変換回路
4:第1IGBT
5:第2IGBT
6:GND端子
7:正電圧源
8:負電圧源
9:コレクタ抵抗
10:正側トランジスタ
11:負側トランジスタ
12:第1ゲート抵抗
13:第1パルス出力端子
14:第2ゲート抵抗
15:第2パルス出力端子
16:第1アイドルダイオード
17:第1コンデンサ
18:第2アイドルダイオード
19:第2コンデンサ
20:エミッタ主回路配線
21:コレクタ主回路配線
25:電力変換装置
26:ゲート駆動回路
27:GND端子
28:GND端子
29:第1エミッタ抵抗
30:第2エミッタ抵抗
31:接続点
【特許請求の範囲】
【請求項1】
ゲート駆動回路から出力される複数のパルス信号を電力変換回路に設けられた第1〜第N電力用半導体に導き、これら第1〜第N電力用半導体をオン/オフして主回路側の電力を変換する電力変化装置において、
前記電力変換回路に設けられた第1〜第N電力用半導体の直近に第1〜第Nコンデンサを各々配置し、これら第1〜第Nコンデンサの各端子を第1〜第N電力用半導体のゲート、エミッタに各々接続して成ることを特徴とする電力変換装置。
【請求項2】
請求項1に記載の電力変換装置において、
前記ゲート駆動回路側の基準電位点と第1〜第N電力用半導体のエミッタとの間に、循環電流値抑制用の第1〜第Nエミッタ抵抗を各々設けて成ることを特徴とする電力変換装置。
【請求項1】
ゲート駆動回路から出力される複数のパルス信号を電力変換回路に設けられた第1〜第N電力用半導体に導き、これら第1〜第N電力用半導体をオン/オフして主回路側の電力を変換する電力変化装置において、
前記電力変換回路に設けられた第1〜第N電力用半導体の直近に第1〜第Nコンデンサを各々配置し、これら第1〜第Nコンデンサの各端子を第1〜第N電力用半導体のゲート、エミッタに各々接続して成ることを特徴とする電力変換装置。
【請求項2】
請求項1に記載の電力変換装置において、
前記ゲート駆動回路側の基準電位点と第1〜第N電力用半導体のエミッタとの間に、循環電流値抑制用の第1〜第Nエミッタ抵抗を各々設けて成ることを特徴とする電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2006−197672(P2006−197672A)
【公開日】平成18年7月27日(2006.7.27)
【国際特許分類】
【出願番号】特願2005−3962(P2005−3962)
【出願日】平成17年1月11日(2005.1.11)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成18年7月27日(2006.7.27)
【国際特許分類】
【出願日】平成17年1月11日(2005.1.11)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]