電力変換装置
【課題】
電力変換装置において、ICチップ内部に設けられた低電位系から高電位系への信号伝達手段の絶縁劣化を低減する。
【解決手段】
マイコン10からの制御信号をICチップ内部に設けられたパルストランス22,23を介して伝達し、パルストランス22,23を介して伝達された制御信号を下アームIGBT1へ出力する下アーム側回路14と、下アーム側回路14のパルストランス22を介して伝達された上アームIGBT3の制御信号の電位変換を行う高耐圧nMOS30と、高耐圧nMOS30で電位変換された制御信号を上アームIGBT3へ出力する上アーム側回路15と、を有する電力変換装置。
電力変換装置において、ICチップ内部に設けられた低電位系から高電位系への信号伝達手段の絶縁劣化を低減する。
【解決手段】
マイコン10からの制御信号をICチップ内部に設けられたパルストランス22,23を介して伝達し、パルストランス22,23を介して伝達された制御信号を下アームIGBT1へ出力する下アーム側回路14と、下アーム側回路14のパルストランス22を介して伝達された上アームIGBT3の制御信号の電位変換を行う高耐圧nMOS30と、高耐圧nMOS30で電位変換された制御信号を上アームIGBT3へ出力する上アーム側回路15と、を有する電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換装置に関する。
【背景技術】
【0002】
スイッチング素子を用いた電力変換装置でモータを制御することが広く利用されている。一般的に、電力変換を構成する上アームスイッチング素子のエミッタは、電力変換装置の出力に接続されているため、上アームスイッチング素子は主電源接地端子に対して電位的に浮動の状態で駆動される。例えば、上アームスイッチング素子がオン状態では主電源と同じ高電圧が加わる。このため上アームスイッチング素子を駆動するためには、マイコンの低電位系から主電源による高電位系に信号を伝える必要がある。
【0003】
従来は、低電位系から高電位系に信号を伝える為の手段としてフォトカプラが使用されてきた。しかしながらフォトカプラは、発光素子として化合物半導体を使うため高価である、あるいは時間がたつと発光素子の発光強度が弱り動作しなくなるという問題があった。
【0004】
フォトカプラを使わず、低電位系から高電位系に信号を伝える信号伝達手段として、パルストランスがある。しかし、パルストランスは体格が大きく、またフォトカプラより高価である。これに対して、半導体プロセスを応用し、ICチップのシリコン上にパルストランスを作成する技術が知られている(例えば非特許文献1参照)。マイコンから入力された上アーム及び下アームの駆動信号は、送信回路によりパルストランスで送信できる信号に変換され、パルストランスを経てさらに受信回路で復調され、バッファ回路で増幅されスイッチング素子をオン,オフする。
【0005】
【非特許文献1】「Coreless transformer a new technology for half bridge driver IC′s」PCIM Europe 2003、217ページ〜220ページ
【発明の開示】
【発明が解決しようとする課題】
【0006】
ICチップ内に作られたパルストランスは、単位面積あたりの変位電流が大きいこと、絶縁物の厚さに制限があることから、巻線間の絶縁物にかかる電界が強い。このため、長時間使用すると絶縁劣化する可能性がある。従来の技術ではその点が十分に考慮されていなかった。
【0007】
本発明の目的は、ICチップ内部に設けられた低電位系から高電位系への信号伝達手段の絶縁劣化を低減することを目的とする。
【課題を解決するための手段】
【0008】
本発明は、低電位系から高電位系への信号伝達手段を介して伝達された制御信号の電位変換を行うレベルシフト回路を有する電力変換装置である。
【発明の効果】
【0009】
本発明によれば、ICチップ内部に設けられた低電位系から高電位系への信号伝達手段の絶縁劣化を低減できる。
【発明を実施するための最良の形態】
【0010】
以下、本発明の実施形態を説明する。
【0011】
本実施形態は、主端子間に直列接続された第1および第2電力スイッチング素子からなる少なくとも1アームを有するモータ駆動装置に関わり、特にマイコン等の制御信号を低圧側回路から高圧側回路に伝達する回路を有する電力変換装置に関するものである。
【0012】
以下、スイッチング素子としてIGBT(Insulated Gate Bipolar Transistor)を用いた場合を説明するが、他の半導体スイッチング素子を用いても良い。
【0013】
マイコンのアースとIGBTが接続されている高圧電源のアース(下アーム側のアース)は一般的には、トランス等で絶縁されている。ただし、電圧差はほぼ一定である。これに対して、上アーム側のアースは上アームIGBTがオン、あるいは上アーム側のダイオードに電流が還流しているときは高電圧電源の高電位にほぼ等しい電圧、また、下アームIGBTがオン、あるいは下アーム側のダイオードに電流が還流している時は下アームアース電位にほぼ等しい電圧となる。すなわち、IGBTのオン,オフにより上アームアース電位は変化する。このため、パルストランスにも上下アーム間アース電圧の時間変化(dV/dt)が加わる。このdV/dtとトランスの巻線間浮遊容量Cの積dV/dt×Cがトランスの巻線間の絶縁物を変位電流が流れる。手や機械でトランスに巻線を巻いていた従来のパルストランスでは巻線間が広く、浮遊容量が小さかったため、変位電流が小さかった。
【0014】
これに対して、ICチップ内に作られたパルストランスは絶縁物の厚さが半導体プロセスの制限により10μm程度しか厚くできない。このため、ICチップ内に作られたパルストランスは手や機械でトランスに巻線を巻いていた従来のパルストランスに比べて単位面積あたりの変位電流が10倍以上大きい。さらに絶縁物の厚さも制限があり、従来のパルストランスにくらべて巻線間の絶縁物にかかる電界が強い。このため、高電圧で長時間使用すると絶縁劣化していく可能性がある。
【0015】
このような問題を解決するためのいくつかの実施例を、以下に述べる。
【実施例1】
【0016】
図1に本発明の一実施例をなす、電力変換装置のブロック回路図を示す。
【0017】
下アームIGBT1には並列にダイオード2が接続されている。上アームIGBT3には並列にダイオード4が接続されている。上アームIGBT3のエミッタと下アームIGBT1のコレクタは接続されており、互いの接続点である中間接続点は出力11として図示しないモータへの接続端子に接続されている。マイコン10のマイコンアース13と高圧電源5のアース12は絶縁されている。マイコン10からの下アーム駆動信号はドライバの下アーム側回路14の送信回路21により変調されパルストランス23を通り受信回路24で復調され、バッファ回路26で増幅され下アームIGBT1をオン,オフする。マイコン10からの上アーム駆動信号は送信回路20により変調されパルストランス22を通り受信回路25で復調される。さらに、レベルシフト回路送信回路27で変調され、レベルシフト回路用高耐圧nMOS30のゲートを駆動する。レベルシフト回路用高耐圧nMOS30のドレインは、上アーム側回路15のレベルシフト回路受信回路41に接続され、レベルシフト回路送信回路27の信号を復調する。レベルシフト回路受信回路41の信号はバッファ回路42で増幅され、上アームIGBT3を駆動する。
【0018】
本実施例では、マイコンと下アーム側回路14との間の通信のみにパルストランスが使われている。マイコンアース13と下アームアース12間の電位は異なるが、時間により電位差の変動はないため、dV/dtは発生しない。このため、長時間使用してもパルストランスが絶縁劣化することがない。一方、下アームから上アームの信号の伝達は、レベルシフト回路送信回路27,レベルシフト回路用高耐圧nMOS30,レベルシフト回路受信回路41で構成されるレベルシフト回路で行う。このレベルシフト回路で、高電圧はレベルシフト回路用高耐圧nMOS30のみに加わる。高耐圧nMOSは耐圧以下の電圧であれば絶縁劣化しない。以上、本実施例によりIC内に作られたパルストランスを長時間使用しても絶縁劣化しない上下アームIGBTの駆動回路が実現できる。
【0019】
図2にIC内に作られたパルストランスの断面斜視図を示す。シリコン上に薄い酸化膜81上に渦巻状に配線82が形成されており、1次側(マイコン側)のコイルを構成している。絶縁物83を介して渦巻状に配線84が形成されており、2次側(下アーム側)のコイルを構成している。
【0020】
図3に図2のパルストランスを使用してマイコンから信号を伝達する図1の送信回路,受信回路の第1の回路を示す。パルストランス23の1次側にはn型MOSFET52のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス23の1次側のもう一方の端子は電源50の高圧側に接続されている。n型MOSFET52のゲートにはバッファ51を介してマイコン信号が入力されている。パルストランス23の2次側の両端には抵抗53が接続され、その一方の端子はコンパレータ55に入力されている。コンパレータ55のもう一方の端子は基準電位54が接続されている。コンパレータ55の出力はフリップフロップ56のセット側に入力されている。また、パルストランス23′の1次側にはn型MOSFET58のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス23′の1次側のもう一方の端子は電源50の高圧側に接続されている。n型MOSFET58のゲートにはNOT回路57を介してマイコン信号が入力されている。パルストランス23′の2次側には抵抗59が接続され、その一方の端子はコンパレータ61に入力されている。コンパレータ61のもう一方の端子は基準電位60が接続されている。コンパレータ61の出力はフリップフロップ56のリセット側に入力されている。
【0021】
この回路は次のように動作する。マイコン信号が“H”になるとn型MOSFET52がオンし、パルストランス23の1次側に電流が流れ、2次側に電圧が発生する。ただし、IC内に形成されたパルストランスは透磁率の高い物質を1次側と2次側のコアに使えないこと及びIC面積が小さいことから、巻数が数10ターンしか形成できないため、インダクタンスが小さく発生電圧が小さい。さらには、配線も細いため、大電流が流せず、パルス幅(時間)には制限があった。このため、本実施例ではマイコンの駆動信号のエッジを取り出し、短時間のみパルストランスに電流を流す。この短時間に2次側の抵抗両端に発生する電圧と基準電圧をコンパレータで比較し、信号を取り出す。2回路あるのは一方はオン用(セット用)、もう一方はオフ用(リセット用)であり、フリップフロップで復調する。
【0022】
尚、ここでは下アームのパルストランス23について説明したが、これを上アームのパルストランス22に適用しても良い。以下の他の実施例についても同様である。
【0023】
このように、主端子間に直列接続された第1および第2電力スイッチング素子からなる少なくとも1アームを有するモータ駆動装置において、マイコンから少なくともいずれかのアームへの制御信号の伝達にはIC内に作られたパルストランスを使い、低圧側回路から高圧側回路に伝達する回路には高圧MOSFETを使用したレベルシフト回路を用いる。
【0024】
また、マイコンからアームへの制御信号の伝達には、2個のパルストランスを使い、マイコンからの駆動信号の立ち上がりと立下りでパルストランス1次側の電流をオン,オフする回路を備え、2次側には電圧を検出する手段をマイコンからの駆動信号の立ち上がりと立下りおのおのを検出する回路を設け、立ち上がり側の検出回路でフリップフロップをセットし、立下り側の検出回路でフリップフロップをリセットしてマイコンからの駆動信号を復調する回路を設ける。
【0025】
これにより、マイコンとアーム間のアース電位はほぼ一定のため、dV/dtがかからず、IC内に作られたパルストランスが高電圧で長時間使用すると絶縁劣化していくのを防止することができる。
【実施例2】
【0026】
図4に、本発明の他の実施例をなす電力変換装置の回路図を示す。以下に示す事項以外は、上記実施例と同様である。
【0027】
この実施例は、パルストランスを使用してマイコンから信号を伝達する送信回路,受信回路である。実施例1の回路ではパルストランスを2個使用していたが、本実施例では1個でよい。パルストランス23の1次側にはn型MOSFET52のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス23の1次側のもう一方の端子は電源50の高圧側に接続されている。n型MOSFET52のゲートにはバッファ51を介してマイコン信号が入力されている。パルストランス23の2次側には、下アームアースとの間に基準電源62が挿入されている。パルストランス23の2次側両端には抵抗53が接続され、その一方の端子はコンパレータ55に入力されている。コンパレータ55のもう一方の端子は基準電位54が接続されている。コンパレータ55の出力はフリップフロップ56のセット側に入力されている。抵抗の高電位側は、コンパレータ61にも入力されている。コンパレータ61のもう一方の端子は基準電位60が接続されている。コンパレータ60の出力はフリップフロップ56のリセット側に入力されている。n型MOSFET52がオンすると正のdi/dtが発生するため、2次側には正の電圧が発生する。n型MOSFET52がオフすると負のdi/dtが発生するため、2次側には負の電圧が発生する。この電圧差を検知して、それにより2次側で1次側のオン,オフを復調する。基準電位62はIC内蔵のコンパレータはマイナス側の電位では動作しないため、電位をコンパレータが動作する電圧まで持ち上げる役目を果たしている。
【0028】
このように、マイコンから下アームへの制御信号の伝達には、1個のパルストランスのみを使い、パルストランスの2次側に基準電源をアース間に挿入し、1次側のオン,オフにより2次側に発生する電圧を検出する回路を2つ設け、立ち上がり側の検出回路でフリップフロップをセットし、立下り側の検出回路でフリップフロップをリセットしてマイコンからの駆動信号を復調する回路を設ける。
【実施例3】
【0029】
図5に、本発明の他の実施例をなす電力変換装置の回路図を示す。以下に示す事項以外は、上記実施例と同様である。
【0030】
この実施例は、パルストランスを使用してマイコンから信号を伝達する送信回路,受信回路である。パルストランス23の1次側にはn型MOSFET52のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス23の1次側のもう一方の端子は電源50の高圧側に接続されている。n型MOSFET52のゲートにはマイコン信号と発振回路のANDが入力されている。パルストランス23の2次側の両端には抵抗53が接続され、その一方の端子はコンパレータ55に入力されている。コンパレータ55のもう一方の端子は基準電位54が接続されている。コンパレータ55の出力は1パルス保持回路70に入力されている。
【0031】
本実施例は次のように動作する。マイコンからの信号は、発振回路71とのANDを取ることで長いオン信号は短いオン信号に分割される。この信号でn型MOSFET52を駆動するため、抵抗両端にはn型MOSFET52がオンするたびに正の電圧が発生する。この電圧を検知し、1パルス保持回路で1パルスごとに復調する。
【0032】
このように、マイコンから下アームへの制御信号の伝達には、1個のパルストランスのみを使い、マイコンからのオン信号を時間的に分割して、その信号によりパルストランスの1次側の電流をオン,オフし、パルストランスの2次側に発生する電圧を検出し、1パルス保持回路で復調する。
【実施例4】
【0033】
図6に、本発明の他の実施例をなす電力変換装置のブロック回路図を示す。以下に示す事項以外は、上記実施例と同様である。本実施例は、レベルシフト回路用高耐圧nMOS30と31の2個使用する。
【0034】
図7に図6のレベルシフト回路を示す。パルス発生回路(送信回路)27は駆動信号の立ち上がりで短時間セット側の高耐圧nMOS30をオンする信号と、駆動信号の立ち下がりで短時間リセット側の高耐圧nMOS31をオンする信号を発生する。高耐圧nMOS30のドレインには抵抗90が接続され、抵抗90のもう一方は上アーム電源94の高圧側に接続されている。抵抗90の両端にはツエナーダイオード91が接続されている。高耐圧nMOS31のドレインには抵抗92が接続され、抵抗92のもう一方は上アーム電源94の高圧側に接続されている。抵抗92の両端にはツエナーダイオード93が接続されている。高耐圧nMOS30のドレインと抵抗90の接点はフィルタ95を通してフリップフロップ96のセット側に入力されている。高耐圧nMOS30のドレインと抵抗90の接点はフィルタ95を通してフリップフロップ96のセット側に入力されている。高耐圧nMOS31のドレインと抵抗92の接点はフィルタ95を通してフリップフロップ96のリセット側に入力されている。図7中、点線で囲った抵抗90,92、ツエナーダイオード91,93、フィルタ95、フリップフロップ96で図6の受信回路41を構成している。
【0035】
このように、上アーム駆動信号の立ち上がりで短時間セット側の高耐圧nMOSFETをオンするパルスを発生させ、上アーム駆動信号の立ち下がりで短時間リセット側の高耐圧nMOSFETをオンするパルスを発生させる送信回路、2個の高耐圧nMOSFET、セット側の高耐圧nMOSFETのドレインに接続した抵抗、その抵抗に発生する電圧を検出する回路、リセット側の高耐圧nMOSFETのドレインに接続した抵抗、その抵抗に発生する電圧を検出する回路、電圧検出回路に接続したフリップフロップ回路で構成される受信回路で上アーム駆動信号を復調するレベルシフト回路を設ける。
【0036】
実施例1のようにレベルシフト回路用の高耐圧nMOSが1つの場合、信号を上アームに伝えるためには、高耐圧nMOSをオンし続ける必要がある。この場合、高電圧が高圧MOSにかかりながら電流が流れるため、損失が大きい。本実施例では、短時間しかレベルシフト回路用の高耐圧nMOSがオンしないため損失が小さい。
【0037】
図8は、この実施例を1つのパッケージに搭載する場合のチップの分割方法を示す。送信回路20,21、パルストランス22,23を1つのチップ200に集積し、受信回路24,25、バッファ回路26、レベルシフト回路の送信回路27を1つのチップ201に集積し、レベルシフト回路の受信回路41、バッファ回路42を1つのチップに集積し、レベルシフト回路用高耐圧nMOS30,31は個別チップとしている。
【0038】
このように、パルストランスとその送信回路をワンチップに集積し、それ以外のパルストランスの受信回路,レベルシフト回路の送信回路をワンチップに集積し、高耐圧MOFETを個別チップ、レベルシフト回路の受信回路をワンチップに集積する。また、パルストランスとその送信回路,受信回路をワンチップとし、高耐圧MOSFETを含むレベルシフト回路をワンチップに集積しても良い。
【0039】
図9は、1つのパッケージに搭載する場合のチップのパッケージ内配置を示す。一番外側にチップ200を配置し、その上にチップ201を配置する。チップ201とチップ202の間にはレベルシフト回路用高耐圧nMOS30,31を配置している。各チップ間はワイヤボンデング210で結ばれている。このように電位ごとにチップで分割することで、電位変動によるノイズの影響を小さくできる。
【実施例5】
【0040】
図10に、本発明の他の実施例をなす電力変換装置のブロック回路図を示す。以下に示す事項以外は、上記実施例と同様である。これは、図6に対して、発振回路101及びデッドタイム発生回路100を内蔵し、デッドタイムをIC内で生成するものである。また、本図は1つのパッケージに搭載する場合のチップへの分割方法も示している。送信回路20,21、パルストランス22,23を1つのチップ200に集積し、受信回路24,25、バッファ回路26、発振回路101、デッドタイム発生回路100、レベルシフト回路の送信回路27を1つのチップ201に集積し、レベルシフト回路の受信回路41、バッファ回路42を1つのチップに集積し、レベルシフト回路用高耐圧nMOS30,31は個別チップとしている。
【0041】
このように、デッドタイム回路をパルストランスの受信回路,レベルシフト回路の送信回路とともに集積化する。
【実施例6】
【0042】
図11に、本発明の他の実施例をなす断面斜視図を示す。以下に示す事項以外は、上記実施例と同様である。
【0043】
いままでの実施例では、信号伝達及び絶縁にシリコン上に形成したパルストランスを用いていたが、同様の機能はシリコン上に形成された容量でも実現できる。図11では、シリコン80上に薄い酸化膜301が形成されその上に電極302が形成されている。電極302と絶縁膜303で絶縁され電極304が形成されている。すなわち、電極302と304及び絶縁膜303を誘電体として容量が形成されている。
【0044】
図12は、図11の実施例を用いたブロック回路図を示す。容量300にはp型MOSFET313及びn型MOSFET311のドレインが接続されている。p型MOSFET313のソースは電源50の高圧側が接続されている。n型MOSFET311のソースはマイコンアースに接地されている。p型MOSFET313及びn型MOSFET311のゲートはバッファ51を介してマイコン信号が入力されている。容量300のもう一方の端子には抵抗53が接続され、さらにコンパレータ55に入力されている。抵抗53のもう一方の端子は下アームアースに接地されている。コンパレータ55のもう一方の端子には基準電源54が接続されている。コンパレータ55の出力はフリップフロップ56のセット側に入力されている。リセット側は、容量300′にはp型MOSFET320及びn型MOSFET310のドレインが接続されている。p型MOSFET320のソースは電源50の高圧側が接続されている。n型MOSFET319のソースはマイコンアースに接地されている。p型MOSFET320及びn型MOSFET319のゲートはインバータを介してマイコン信号が入力されている。容量300′のもう一方の端子には抵抗59が接続され、さらにコンパレータ61に入力されている。抵抗59のもう一方の端子は下アームアースに接地されている。コンパレータ61のもう一方の端子には基準電源60が接続されている。コンパレータ61の出力はフリップフロップ56のリセット側に入力されている。
【0045】
本実施例は、マイコンからのオン信号が入ると、p型MOSFET313がオンし、容量300を介して瞬間的に抵抗53に電圧が発生する。その電圧変化をコンパレータ55で検出して、フリップフロップ56をセットし、オン信号が発生する。逆にマイコンからオフ信号が入ると、p型MOSFET320がオンし、容量300′を介して瞬間的に抵抗59に電圧が発生する。その電圧変化をコンパレータ61で検出して、フリップフロップ56をリセットし、オフ信号が発生する。
【図面の簡単な説明】
【0046】
【図1】図1に本発明の一実施例をなす、電力変換装置のブロック回路図を示す。
【図2】図1のパルストランスの断面斜視図を示す。
【図3】図2のパルストランスを使用してマイコンから信号を伝達する送信,受信回路の例を示す。
【図4】本発明の他の実施例をなす電力変換装置の回路図を示す。
【図5】本発明の他の実施例をなす電力変換装置の回路図を示す。
【図6】本発明の他の実施例をなす電力変換装置のブロック回路図を示す。
【図7】図6のレベルシフト回路を示す。
【図8】図6のチップの分割方法を示す。
【図9】図6の実装例を示す。
【図10】本発明の他の実施例をなす電力変換装置のブロック回路図を示す。
【図11】本発明の他の実施例をなす電力変換装置のコンデンサの断面斜視図を示す。
【図12】図11を用いたブロック回路図を示す。
【符号の説明】
【0047】
1 下アームIGBT
3 上アームIGBT
10 マイコン
14 下アーム側回路
15 上アーム側回路
22,23 パルストランス
30 高耐圧nMOS
【技術分野】
【0001】
本発明は、電力変換装置に関する。
【背景技術】
【0002】
スイッチング素子を用いた電力変換装置でモータを制御することが広く利用されている。一般的に、電力変換を構成する上アームスイッチング素子のエミッタは、電力変換装置の出力に接続されているため、上アームスイッチング素子は主電源接地端子に対して電位的に浮動の状態で駆動される。例えば、上アームスイッチング素子がオン状態では主電源と同じ高電圧が加わる。このため上アームスイッチング素子を駆動するためには、マイコンの低電位系から主電源による高電位系に信号を伝える必要がある。
【0003】
従来は、低電位系から高電位系に信号を伝える為の手段としてフォトカプラが使用されてきた。しかしながらフォトカプラは、発光素子として化合物半導体を使うため高価である、あるいは時間がたつと発光素子の発光強度が弱り動作しなくなるという問題があった。
【0004】
フォトカプラを使わず、低電位系から高電位系に信号を伝える信号伝達手段として、パルストランスがある。しかし、パルストランスは体格が大きく、またフォトカプラより高価である。これに対して、半導体プロセスを応用し、ICチップのシリコン上にパルストランスを作成する技術が知られている(例えば非特許文献1参照)。マイコンから入力された上アーム及び下アームの駆動信号は、送信回路によりパルストランスで送信できる信号に変換され、パルストランスを経てさらに受信回路で復調され、バッファ回路で増幅されスイッチング素子をオン,オフする。
【0005】
【非特許文献1】「Coreless transformer a new technology for half bridge driver IC′s」PCIM Europe 2003、217ページ〜220ページ
【発明の開示】
【発明が解決しようとする課題】
【0006】
ICチップ内に作られたパルストランスは、単位面積あたりの変位電流が大きいこと、絶縁物の厚さに制限があることから、巻線間の絶縁物にかかる電界が強い。このため、長時間使用すると絶縁劣化する可能性がある。従来の技術ではその点が十分に考慮されていなかった。
【0007】
本発明の目的は、ICチップ内部に設けられた低電位系から高電位系への信号伝達手段の絶縁劣化を低減することを目的とする。
【課題を解決するための手段】
【0008】
本発明は、低電位系から高電位系への信号伝達手段を介して伝達された制御信号の電位変換を行うレベルシフト回路を有する電力変換装置である。
【発明の効果】
【0009】
本発明によれば、ICチップ内部に設けられた低電位系から高電位系への信号伝達手段の絶縁劣化を低減できる。
【発明を実施するための最良の形態】
【0010】
以下、本発明の実施形態を説明する。
【0011】
本実施形態は、主端子間に直列接続された第1および第2電力スイッチング素子からなる少なくとも1アームを有するモータ駆動装置に関わり、特にマイコン等の制御信号を低圧側回路から高圧側回路に伝達する回路を有する電力変換装置に関するものである。
【0012】
以下、スイッチング素子としてIGBT(Insulated Gate Bipolar Transistor)を用いた場合を説明するが、他の半導体スイッチング素子を用いても良い。
【0013】
マイコンのアースとIGBTが接続されている高圧電源のアース(下アーム側のアース)は一般的には、トランス等で絶縁されている。ただし、電圧差はほぼ一定である。これに対して、上アーム側のアースは上アームIGBTがオン、あるいは上アーム側のダイオードに電流が還流しているときは高電圧電源の高電位にほぼ等しい電圧、また、下アームIGBTがオン、あるいは下アーム側のダイオードに電流が還流している時は下アームアース電位にほぼ等しい電圧となる。すなわち、IGBTのオン,オフにより上アームアース電位は変化する。このため、パルストランスにも上下アーム間アース電圧の時間変化(dV/dt)が加わる。このdV/dtとトランスの巻線間浮遊容量Cの積dV/dt×Cがトランスの巻線間の絶縁物を変位電流が流れる。手や機械でトランスに巻線を巻いていた従来のパルストランスでは巻線間が広く、浮遊容量が小さかったため、変位電流が小さかった。
【0014】
これに対して、ICチップ内に作られたパルストランスは絶縁物の厚さが半導体プロセスの制限により10μm程度しか厚くできない。このため、ICチップ内に作られたパルストランスは手や機械でトランスに巻線を巻いていた従来のパルストランスに比べて単位面積あたりの変位電流が10倍以上大きい。さらに絶縁物の厚さも制限があり、従来のパルストランスにくらべて巻線間の絶縁物にかかる電界が強い。このため、高電圧で長時間使用すると絶縁劣化していく可能性がある。
【0015】
このような問題を解決するためのいくつかの実施例を、以下に述べる。
【実施例1】
【0016】
図1に本発明の一実施例をなす、電力変換装置のブロック回路図を示す。
【0017】
下アームIGBT1には並列にダイオード2が接続されている。上アームIGBT3には並列にダイオード4が接続されている。上アームIGBT3のエミッタと下アームIGBT1のコレクタは接続されており、互いの接続点である中間接続点は出力11として図示しないモータへの接続端子に接続されている。マイコン10のマイコンアース13と高圧電源5のアース12は絶縁されている。マイコン10からの下アーム駆動信号はドライバの下アーム側回路14の送信回路21により変調されパルストランス23を通り受信回路24で復調され、バッファ回路26で増幅され下アームIGBT1をオン,オフする。マイコン10からの上アーム駆動信号は送信回路20により変調されパルストランス22を通り受信回路25で復調される。さらに、レベルシフト回路送信回路27で変調され、レベルシフト回路用高耐圧nMOS30のゲートを駆動する。レベルシフト回路用高耐圧nMOS30のドレインは、上アーム側回路15のレベルシフト回路受信回路41に接続され、レベルシフト回路送信回路27の信号を復調する。レベルシフト回路受信回路41の信号はバッファ回路42で増幅され、上アームIGBT3を駆動する。
【0018】
本実施例では、マイコンと下アーム側回路14との間の通信のみにパルストランスが使われている。マイコンアース13と下アームアース12間の電位は異なるが、時間により電位差の変動はないため、dV/dtは発生しない。このため、長時間使用してもパルストランスが絶縁劣化することがない。一方、下アームから上アームの信号の伝達は、レベルシフト回路送信回路27,レベルシフト回路用高耐圧nMOS30,レベルシフト回路受信回路41で構成されるレベルシフト回路で行う。このレベルシフト回路で、高電圧はレベルシフト回路用高耐圧nMOS30のみに加わる。高耐圧nMOSは耐圧以下の電圧であれば絶縁劣化しない。以上、本実施例によりIC内に作られたパルストランスを長時間使用しても絶縁劣化しない上下アームIGBTの駆動回路が実現できる。
【0019】
図2にIC内に作られたパルストランスの断面斜視図を示す。シリコン上に薄い酸化膜81上に渦巻状に配線82が形成されており、1次側(マイコン側)のコイルを構成している。絶縁物83を介して渦巻状に配線84が形成されており、2次側(下アーム側)のコイルを構成している。
【0020】
図3に図2のパルストランスを使用してマイコンから信号を伝達する図1の送信回路,受信回路の第1の回路を示す。パルストランス23の1次側にはn型MOSFET52のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス23の1次側のもう一方の端子は電源50の高圧側に接続されている。n型MOSFET52のゲートにはバッファ51を介してマイコン信号が入力されている。パルストランス23の2次側の両端には抵抗53が接続され、その一方の端子はコンパレータ55に入力されている。コンパレータ55のもう一方の端子は基準電位54が接続されている。コンパレータ55の出力はフリップフロップ56のセット側に入力されている。また、パルストランス23′の1次側にはn型MOSFET58のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス23′の1次側のもう一方の端子は電源50の高圧側に接続されている。n型MOSFET58のゲートにはNOT回路57を介してマイコン信号が入力されている。パルストランス23′の2次側には抵抗59が接続され、その一方の端子はコンパレータ61に入力されている。コンパレータ61のもう一方の端子は基準電位60が接続されている。コンパレータ61の出力はフリップフロップ56のリセット側に入力されている。
【0021】
この回路は次のように動作する。マイコン信号が“H”になるとn型MOSFET52がオンし、パルストランス23の1次側に電流が流れ、2次側に電圧が発生する。ただし、IC内に形成されたパルストランスは透磁率の高い物質を1次側と2次側のコアに使えないこと及びIC面積が小さいことから、巻数が数10ターンしか形成できないため、インダクタンスが小さく発生電圧が小さい。さらには、配線も細いため、大電流が流せず、パルス幅(時間)には制限があった。このため、本実施例ではマイコンの駆動信号のエッジを取り出し、短時間のみパルストランスに電流を流す。この短時間に2次側の抵抗両端に発生する電圧と基準電圧をコンパレータで比較し、信号を取り出す。2回路あるのは一方はオン用(セット用)、もう一方はオフ用(リセット用)であり、フリップフロップで復調する。
【0022】
尚、ここでは下アームのパルストランス23について説明したが、これを上アームのパルストランス22に適用しても良い。以下の他の実施例についても同様である。
【0023】
このように、主端子間に直列接続された第1および第2電力スイッチング素子からなる少なくとも1アームを有するモータ駆動装置において、マイコンから少なくともいずれかのアームへの制御信号の伝達にはIC内に作られたパルストランスを使い、低圧側回路から高圧側回路に伝達する回路には高圧MOSFETを使用したレベルシフト回路を用いる。
【0024】
また、マイコンからアームへの制御信号の伝達には、2個のパルストランスを使い、マイコンからの駆動信号の立ち上がりと立下りでパルストランス1次側の電流をオン,オフする回路を備え、2次側には電圧を検出する手段をマイコンからの駆動信号の立ち上がりと立下りおのおのを検出する回路を設け、立ち上がり側の検出回路でフリップフロップをセットし、立下り側の検出回路でフリップフロップをリセットしてマイコンからの駆動信号を復調する回路を設ける。
【0025】
これにより、マイコンとアーム間のアース電位はほぼ一定のため、dV/dtがかからず、IC内に作られたパルストランスが高電圧で長時間使用すると絶縁劣化していくのを防止することができる。
【実施例2】
【0026】
図4に、本発明の他の実施例をなす電力変換装置の回路図を示す。以下に示す事項以外は、上記実施例と同様である。
【0027】
この実施例は、パルストランスを使用してマイコンから信号を伝達する送信回路,受信回路である。実施例1の回路ではパルストランスを2個使用していたが、本実施例では1個でよい。パルストランス23の1次側にはn型MOSFET52のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス23の1次側のもう一方の端子は電源50の高圧側に接続されている。n型MOSFET52のゲートにはバッファ51を介してマイコン信号が入力されている。パルストランス23の2次側には、下アームアースとの間に基準電源62が挿入されている。パルストランス23の2次側両端には抵抗53が接続され、その一方の端子はコンパレータ55に入力されている。コンパレータ55のもう一方の端子は基準電位54が接続されている。コンパレータ55の出力はフリップフロップ56のセット側に入力されている。抵抗の高電位側は、コンパレータ61にも入力されている。コンパレータ61のもう一方の端子は基準電位60が接続されている。コンパレータ60の出力はフリップフロップ56のリセット側に入力されている。n型MOSFET52がオンすると正のdi/dtが発生するため、2次側には正の電圧が発生する。n型MOSFET52がオフすると負のdi/dtが発生するため、2次側には負の電圧が発生する。この電圧差を検知して、それにより2次側で1次側のオン,オフを復調する。基準電位62はIC内蔵のコンパレータはマイナス側の電位では動作しないため、電位をコンパレータが動作する電圧まで持ち上げる役目を果たしている。
【0028】
このように、マイコンから下アームへの制御信号の伝達には、1個のパルストランスのみを使い、パルストランスの2次側に基準電源をアース間に挿入し、1次側のオン,オフにより2次側に発生する電圧を検出する回路を2つ設け、立ち上がり側の検出回路でフリップフロップをセットし、立下り側の検出回路でフリップフロップをリセットしてマイコンからの駆動信号を復調する回路を設ける。
【実施例3】
【0029】
図5に、本発明の他の実施例をなす電力変換装置の回路図を示す。以下に示す事項以外は、上記実施例と同様である。
【0030】
この実施例は、パルストランスを使用してマイコンから信号を伝達する送信回路,受信回路である。パルストランス23の1次側にはn型MOSFET52のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス23の1次側のもう一方の端子は電源50の高圧側に接続されている。n型MOSFET52のゲートにはマイコン信号と発振回路のANDが入力されている。パルストランス23の2次側の両端には抵抗53が接続され、その一方の端子はコンパレータ55に入力されている。コンパレータ55のもう一方の端子は基準電位54が接続されている。コンパレータ55の出力は1パルス保持回路70に入力されている。
【0031】
本実施例は次のように動作する。マイコンからの信号は、発振回路71とのANDを取ることで長いオン信号は短いオン信号に分割される。この信号でn型MOSFET52を駆動するため、抵抗両端にはn型MOSFET52がオンするたびに正の電圧が発生する。この電圧を検知し、1パルス保持回路で1パルスごとに復調する。
【0032】
このように、マイコンから下アームへの制御信号の伝達には、1個のパルストランスのみを使い、マイコンからのオン信号を時間的に分割して、その信号によりパルストランスの1次側の電流をオン,オフし、パルストランスの2次側に発生する電圧を検出し、1パルス保持回路で復調する。
【実施例4】
【0033】
図6に、本発明の他の実施例をなす電力変換装置のブロック回路図を示す。以下に示す事項以外は、上記実施例と同様である。本実施例は、レベルシフト回路用高耐圧nMOS30と31の2個使用する。
【0034】
図7に図6のレベルシフト回路を示す。パルス発生回路(送信回路)27は駆動信号の立ち上がりで短時間セット側の高耐圧nMOS30をオンする信号と、駆動信号の立ち下がりで短時間リセット側の高耐圧nMOS31をオンする信号を発生する。高耐圧nMOS30のドレインには抵抗90が接続され、抵抗90のもう一方は上アーム電源94の高圧側に接続されている。抵抗90の両端にはツエナーダイオード91が接続されている。高耐圧nMOS31のドレインには抵抗92が接続され、抵抗92のもう一方は上アーム電源94の高圧側に接続されている。抵抗92の両端にはツエナーダイオード93が接続されている。高耐圧nMOS30のドレインと抵抗90の接点はフィルタ95を通してフリップフロップ96のセット側に入力されている。高耐圧nMOS30のドレインと抵抗90の接点はフィルタ95を通してフリップフロップ96のセット側に入力されている。高耐圧nMOS31のドレインと抵抗92の接点はフィルタ95を通してフリップフロップ96のリセット側に入力されている。図7中、点線で囲った抵抗90,92、ツエナーダイオード91,93、フィルタ95、フリップフロップ96で図6の受信回路41を構成している。
【0035】
このように、上アーム駆動信号の立ち上がりで短時間セット側の高耐圧nMOSFETをオンするパルスを発生させ、上アーム駆動信号の立ち下がりで短時間リセット側の高耐圧nMOSFETをオンするパルスを発生させる送信回路、2個の高耐圧nMOSFET、セット側の高耐圧nMOSFETのドレインに接続した抵抗、その抵抗に発生する電圧を検出する回路、リセット側の高耐圧nMOSFETのドレインに接続した抵抗、その抵抗に発生する電圧を検出する回路、電圧検出回路に接続したフリップフロップ回路で構成される受信回路で上アーム駆動信号を復調するレベルシフト回路を設ける。
【0036】
実施例1のようにレベルシフト回路用の高耐圧nMOSが1つの場合、信号を上アームに伝えるためには、高耐圧nMOSをオンし続ける必要がある。この場合、高電圧が高圧MOSにかかりながら電流が流れるため、損失が大きい。本実施例では、短時間しかレベルシフト回路用の高耐圧nMOSがオンしないため損失が小さい。
【0037】
図8は、この実施例を1つのパッケージに搭載する場合のチップの分割方法を示す。送信回路20,21、パルストランス22,23を1つのチップ200に集積し、受信回路24,25、バッファ回路26、レベルシフト回路の送信回路27を1つのチップ201に集積し、レベルシフト回路の受信回路41、バッファ回路42を1つのチップに集積し、レベルシフト回路用高耐圧nMOS30,31は個別チップとしている。
【0038】
このように、パルストランスとその送信回路をワンチップに集積し、それ以外のパルストランスの受信回路,レベルシフト回路の送信回路をワンチップに集積し、高耐圧MOFETを個別チップ、レベルシフト回路の受信回路をワンチップに集積する。また、パルストランスとその送信回路,受信回路をワンチップとし、高耐圧MOSFETを含むレベルシフト回路をワンチップに集積しても良い。
【0039】
図9は、1つのパッケージに搭載する場合のチップのパッケージ内配置を示す。一番外側にチップ200を配置し、その上にチップ201を配置する。チップ201とチップ202の間にはレベルシフト回路用高耐圧nMOS30,31を配置している。各チップ間はワイヤボンデング210で結ばれている。このように電位ごとにチップで分割することで、電位変動によるノイズの影響を小さくできる。
【実施例5】
【0040】
図10に、本発明の他の実施例をなす電力変換装置のブロック回路図を示す。以下に示す事項以外は、上記実施例と同様である。これは、図6に対して、発振回路101及びデッドタイム発生回路100を内蔵し、デッドタイムをIC内で生成するものである。また、本図は1つのパッケージに搭載する場合のチップへの分割方法も示している。送信回路20,21、パルストランス22,23を1つのチップ200に集積し、受信回路24,25、バッファ回路26、発振回路101、デッドタイム発生回路100、レベルシフト回路の送信回路27を1つのチップ201に集積し、レベルシフト回路の受信回路41、バッファ回路42を1つのチップに集積し、レベルシフト回路用高耐圧nMOS30,31は個別チップとしている。
【0041】
このように、デッドタイム回路をパルストランスの受信回路,レベルシフト回路の送信回路とともに集積化する。
【実施例6】
【0042】
図11に、本発明の他の実施例をなす断面斜視図を示す。以下に示す事項以外は、上記実施例と同様である。
【0043】
いままでの実施例では、信号伝達及び絶縁にシリコン上に形成したパルストランスを用いていたが、同様の機能はシリコン上に形成された容量でも実現できる。図11では、シリコン80上に薄い酸化膜301が形成されその上に電極302が形成されている。電極302と絶縁膜303で絶縁され電極304が形成されている。すなわち、電極302と304及び絶縁膜303を誘電体として容量が形成されている。
【0044】
図12は、図11の実施例を用いたブロック回路図を示す。容量300にはp型MOSFET313及びn型MOSFET311のドレインが接続されている。p型MOSFET313のソースは電源50の高圧側が接続されている。n型MOSFET311のソースはマイコンアースに接地されている。p型MOSFET313及びn型MOSFET311のゲートはバッファ51を介してマイコン信号が入力されている。容量300のもう一方の端子には抵抗53が接続され、さらにコンパレータ55に入力されている。抵抗53のもう一方の端子は下アームアースに接地されている。コンパレータ55のもう一方の端子には基準電源54が接続されている。コンパレータ55の出力はフリップフロップ56のセット側に入力されている。リセット側は、容量300′にはp型MOSFET320及びn型MOSFET310のドレインが接続されている。p型MOSFET320のソースは電源50の高圧側が接続されている。n型MOSFET319のソースはマイコンアースに接地されている。p型MOSFET320及びn型MOSFET319のゲートはインバータを介してマイコン信号が入力されている。容量300′のもう一方の端子には抵抗59が接続され、さらにコンパレータ61に入力されている。抵抗59のもう一方の端子は下アームアースに接地されている。コンパレータ61のもう一方の端子には基準電源60が接続されている。コンパレータ61の出力はフリップフロップ56のリセット側に入力されている。
【0045】
本実施例は、マイコンからのオン信号が入ると、p型MOSFET313がオンし、容量300を介して瞬間的に抵抗53に電圧が発生する。その電圧変化をコンパレータ55で検出して、フリップフロップ56をセットし、オン信号が発生する。逆にマイコンからオフ信号が入ると、p型MOSFET320がオンし、容量300′を介して瞬間的に抵抗59に電圧が発生する。その電圧変化をコンパレータ61で検出して、フリップフロップ56をリセットし、オフ信号が発生する。
【図面の簡単な説明】
【0046】
【図1】図1に本発明の一実施例をなす、電力変換装置のブロック回路図を示す。
【図2】図1のパルストランスの断面斜視図を示す。
【図3】図2のパルストランスを使用してマイコンから信号を伝達する送信,受信回路の例を示す。
【図4】本発明の他の実施例をなす電力変換装置の回路図を示す。
【図5】本発明の他の実施例をなす電力変換装置の回路図を示す。
【図6】本発明の他の実施例をなす電力変換装置のブロック回路図を示す。
【図7】図6のレベルシフト回路を示す。
【図8】図6のチップの分割方法を示す。
【図9】図6の実装例を示す。
【図10】本発明の他の実施例をなす電力変換装置のブロック回路図を示す。
【図11】本発明の他の実施例をなす電力変換装置のコンデンサの断面斜視図を示す。
【図12】図11を用いたブロック回路図を示す。
【符号の説明】
【0047】
1 下アームIGBT
3 上アームIGBT
10 マイコン
14 下アーム側回路
15 上アーム側回路
22,23 パルストランス
30 高耐圧nMOS
【特許請求の範囲】
【請求項1】
バッテリに接続される端子間に直列接続され、中間接続点がモータへの出力端子に接続されている上アームスイッチング素子及び下アームスイッチング素子と、
前記上アームスイッチング素子及び前記下アームスイッチング素子の駆動信号を出力するマイコンと、
前記ドライバに設けられ、前記マイコンからの前記上アームスイッチング素子及び前記下アームスイッチング素子の制御信号をICチップ内部に設けられたパルストランスを介して伝達し、当該パルストランスを介して伝達された前記下アームスイッチング素子の制御信号を下アームスイッチング素子へ出力する下アーム側回路と、
前記下アーム側回路のパルストランスを介して伝達された前記上アームスイッチング素子の制御信号の電位変換を行うレベルシフト回路と、
前記レベルシフト回路で電位変換された前記上アームスイッチング素子の制御信号を上アームスイッチング素子へ出力する上アーム側回路と、
を有する電力変換装置。
【請求項2】
請求項1記載の電力変換装置であって、
前記下アーム側回路は、前記マイコンから前記上アームスイッチング素子または前記下アームスイッチング素子への少なくともいずれか一方への制御信号の伝達回路に設けられた2つの前記パルストランスと、
前記マイコンからの駆動信号の立ち上がりと立下りで前記パルストランスの1次側の電流をオン,オフする回路と、
前記パルストランスの2次側には電圧検出器によって前記マイコンからの駆動信号の立ち上がりと立ち下がりをそれぞれ検出する回路と、
立ち上がり側の検出回路でフリップフロップをセットし、立ち下がり側の検出回路でフリップフロップをリセットすることによって前記マイコンからの駆動信号を復調する回路と、を有する電力変換装置。
【請求項3】
請求項1記載の電力変換装置であって、
前記下アーム側回路は、前記マイコンから前記上アームスイッチング素子または前記下アームスイッチング素子への少なくともいずれか一方への制御信号の伝達回路に設けられた1つの前記パルストランスと、
前記パルストランスの2次側のアースとの間に基準電源が挿入され、前記パルストランスの1次側のオン,オフにより前記パルストランスの2次側に発生する電圧を検出する2つの回路と、
立ち上がり側の検出回路でフリップフロップをセットし、立ち下がり側の検出回路でフリップフロップをリセットしてマイコンからの駆動信号を復調する回路と、
を有する電力変換装置。
【請求項4】
請求項1記載の電力変換装置であって、
前記下アーム側回路は、前記マイコンから前記上アームスイッチング素子または前記下アームスイッチング素子への少なくともいずれか一方への制御信号の伝達回路に設けられた1つの前記パルストランスと、
前記マイコンからのオン信号を時間的に分割して、その信号により前記パルストランスの1次側の電流をオン,オフする回路と、
前記パルストランスの2次側に発生する電圧を検出して復調する1パルス保持回路と、を有する電力変換装置。
【請求項5】
請求項1記載の電力変換装置であって、
前記レベルシフト回路は2つの高耐圧nMOSFETを有する電力変換装置。
【請求項6】
請求項5記載の電力変換装置であって、
前記レベルシフト回路は、上アーム駆動信号の立ち上がりで短時間のセット側の前記高耐圧nMOSFETをオンするパルスを発生させ、上アーム駆動信号の立ち下がりで短時間のリセット側の前記高耐圧nMOSFETをオンするパルスを発生させる送信回路からの信号に対し、セット側の前記高耐圧nMOSFETのドレインに接続したセット側抵抗と、前記セット側抵抗に発生する電圧を検出する回路と、リセット側の前記高耐圧nMOSFETのドレインに接続したリセット側抵抗と、前記リセット側抵抗に発生する電圧を検出する回路と、を有し、当該検出回路に接続したフリップフロップ回路で上アームの前記駆動信号を復調する電力変換装置。
【請求項7】
請求項1記載の電力変換装置であって、
前記パルストランスと、前記パルストランスの1次側の送信回路とがワンチップICの内部に設けられるとともに、前記パルストランスの2次側の受信回路及び前記レベルシフト回路が他のワンチップICの内部に設けられている電力変換装置。
【請求項8】
請求項7記載の電力変換装置であって、
前記他のワンチップICは、デッドタイム回路がその内部に設けられている電力変換装置。
【請求項9】
請求項1記載の電力変換装置であって、
前記パルストランスと、前記パルストランスの1次側の送信回路と、前記パルストランスの2次側の受信回路とがワンチップICの内部に設けられるとともに、前記レベルシフト回路が他のワンチップICの内部に設けられている電力変換装置。
【請求項10】
請求項5記載の電力変換装置であって、
前記パルストランスと、前記パルストランスの1次側の送信回路とがワンチップICの内部に設けられ、前記パルストランスの2次側の受信回路及び前記レベルシフト回路が他のワンチップICの内部に設けられ、前記高耐圧MOFETは個別のチップとして設けられ、前記レベルシフト回路の受信回路がさらに他のICチップの内部に設けられている電力変換装置。
【請求項11】
請求項1記載の電力変換装置であって、
電圧が異なる入出力間の信号伝達において、電圧差の時間変化が無い間の信号伝達には前記パルストランスを使い、電圧の時間変化が生じる入出力間では前記レベルシフト回路を用いる電力変換装置。
【請求項12】
バッテリに接続される端子間に直列接続され、中間接続点がモータへの出力端子に接続されている上アームスイッチング素子及び下アームスイッチング素子と、
前記上アームスイッチング素子及び前記下アームスイッチング素子の駆動信号を出力するマイコンと、
前記ドライバに設けられ、前記マイコンからの前記上アームスイッチング素子及び前記下アームスイッチング素子の制御信号をICチップ内部に設けられたコンデンサを介して伝達し、当該コンデンサを介して伝達された前記下アームスイッチング素子の制御信号を下アームスイッチング素子へ出力する下アーム側回路と、
前記下アーム側回路のコンデンサを介して伝達された前記上アームスイッチング素子の制御信号の電位変換を行うレベルシフト回路と、
前記レベルシフト回路で電位変換された前記上アームスイッチング素子の制御信号を上アームスイッチング素子へ出力する上アーム側回路と、
を有する電力変換装置。
【請求項13】
請求項12記載の電力変換装置であって、
前記下アーム側回路は、前記マイコンから前記上アームスイッチング素子または前記下アームスイッチング素子への少なくともいずれか一方への制御信号の伝達回路に設けられた2つの前記コンデンサと、
前記マイコンからの駆動信号の立ち上がりと立下りで前記コンデンサの1次側の電流をオン,オフする回路と、
前記コンデンサの2次側には電圧検出器によって前記マイコンからの駆動信号の立ち上がりと立ち下がりをそれぞれ検出する回路と、
立ち上がり側の検出回路でフリップフロップをセットし、立ち下がり側の検出回路でフリップフロップをリセットすることによって前記マイコンからの駆動信号を復調する回路と、を有する電力変換装置。
【請求項1】
バッテリに接続される端子間に直列接続され、中間接続点がモータへの出力端子に接続されている上アームスイッチング素子及び下アームスイッチング素子と、
前記上アームスイッチング素子及び前記下アームスイッチング素子の駆動信号を出力するマイコンと、
前記ドライバに設けられ、前記マイコンからの前記上アームスイッチング素子及び前記下アームスイッチング素子の制御信号をICチップ内部に設けられたパルストランスを介して伝達し、当該パルストランスを介して伝達された前記下アームスイッチング素子の制御信号を下アームスイッチング素子へ出力する下アーム側回路と、
前記下アーム側回路のパルストランスを介して伝達された前記上アームスイッチング素子の制御信号の電位変換を行うレベルシフト回路と、
前記レベルシフト回路で電位変換された前記上アームスイッチング素子の制御信号を上アームスイッチング素子へ出力する上アーム側回路と、
を有する電力変換装置。
【請求項2】
請求項1記載の電力変換装置であって、
前記下アーム側回路は、前記マイコンから前記上アームスイッチング素子または前記下アームスイッチング素子への少なくともいずれか一方への制御信号の伝達回路に設けられた2つの前記パルストランスと、
前記マイコンからの駆動信号の立ち上がりと立下りで前記パルストランスの1次側の電流をオン,オフする回路と、
前記パルストランスの2次側には電圧検出器によって前記マイコンからの駆動信号の立ち上がりと立ち下がりをそれぞれ検出する回路と、
立ち上がり側の検出回路でフリップフロップをセットし、立ち下がり側の検出回路でフリップフロップをリセットすることによって前記マイコンからの駆動信号を復調する回路と、を有する電力変換装置。
【請求項3】
請求項1記載の電力変換装置であって、
前記下アーム側回路は、前記マイコンから前記上アームスイッチング素子または前記下アームスイッチング素子への少なくともいずれか一方への制御信号の伝達回路に設けられた1つの前記パルストランスと、
前記パルストランスの2次側のアースとの間に基準電源が挿入され、前記パルストランスの1次側のオン,オフにより前記パルストランスの2次側に発生する電圧を検出する2つの回路と、
立ち上がり側の検出回路でフリップフロップをセットし、立ち下がり側の検出回路でフリップフロップをリセットしてマイコンからの駆動信号を復調する回路と、
を有する電力変換装置。
【請求項4】
請求項1記載の電力変換装置であって、
前記下アーム側回路は、前記マイコンから前記上アームスイッチング素子または前記下アームスイッチング素子への少なくともいずれか一方への制御信号の伝達回路に設けられた1つの前記パルストランスと、
前記マイコンからのオン信号を時間的に分割して、その信号により前記パルストランスの1次側の電流をオン,オフする回路と、
前記パルストランスの2次側に発生する電圧を検出して復調する1パルス保持回路と、を有する電力変換装置。
【請求項5】
請求項1記載の電力変換装置であって、
前記レベルシフト回路は2つの高耐圧nMOSFETを有する電力変換装置。
【請求項6】
請求項5記載の電力変換装置であって、
前記レベルシフト回路は、上アーム駆動信号の立ち上がりで短時間のセット側の前記高耐圧nMOSFETをオンするパルスを発生させ、上アーム駆動信号の立ち下がりで短時間のリセット側の前記高耐圧nMOSFETをオンするパルスを発生させる送信回路からの信号に対し、セット側の前記高耐圧nMOSFETのドレインに接続したセット側抵抗と、前記セット側抵抗に発生する電圧を検出する回路と、リセット側の前記高耐圧nMOSFETのドレインに接続したリセット側抵抗と、前記リセット側抵抗に発生する電圧を検出する回路と、を有し、当該検出回路に接続したフリップフロップ回路で上アームの前記駆動信号を復調する電力変換装置。
【請求項7】
請求項1記載の電力変換装置であって、
前記パルストランスと、前記パルストランスの1次側の送信回路とがワンチップICの内部に設けられるとともに、前記パルストランスの2次側の受信回路及び前記レベルシフト回路が他のワンチップICの内部に設けられている電力変換装置。
【請求項8】
請求項7記載の電力変換装置であって、
前記他のワンチップICは、デッドタイム回路がその内部に設けられている電力変換装置。
【請求項9】
請求項1記載の電力変換装置であって、
前記パルストランスと、前記パルストランスの1次側の送信回路と、前記パルストランスの2次側の受信回路とがワンチップICの内部に設けられるとともに、前記レベルシフト回路が他のワンチップICの内部に設けられている電力変換装置。
【請求項10】
請求項5記載の電力変換装置であって、
前記パルストランスと、前記パルストランスの1次側の送信回路とがワンチップICの内部に設けられ、前記パルストランスの2次側の受信回路及び前記レベルシフト回路が他のワンチップICの内部に設けられ、前記高耐圧MOFETは個別のチップとして設けられ、前記レベルシフト回路の受信回路がさらに他のICチップの内部に設けられている電力変換装置。
【請求項11】
請求項1記載の電力変換装置であって、
電圧が異なる入出力間の信号伝達において、電圧差の時間変化が無い間の信号伝達には前記パルストランスを使い、電圧の時間変化が生じる入出力間では前記レベルシフト回路を用いる電力変換装置。
【請求項12】
バッテリに接続される端子間に直列接続され、中間接続点がモータへの出力端子に接続されている上アームスイッチング素子及び下アームスイッチング素子と、
前記上アームスイッチング素子及び前記下アームスイッチング素子の駆動信号を出力するマイコンと、
前記ドライバに設けられ、前記マイコンからの前記上アームスイッチング素子及び前記下アームスイッチング素子の制御信号をICチップ内部に設けられたコンデンサを介して伝達し、当該コンデンサを介して伝達された前記下アームスイッチング素子の制御信号を下アームスイッチング素子へ出力する下アーム側回路と、
前記下アーム側回路のコンデンサを介して伝達された前記上アームスイッチング素子の制御信号の電位変換を行うレベルシフト回路と、
前記レベルシフト回路で電位変換された前記上アームスイッチング素子の制御信号を上アームスイッチング素子へ出力する上アーム側回路と、
を有する電力変換装置。
【請求項13】
請求項12記載の電力変換装置であって、
前記下アーム側回路は、前記マイコンから前記上アームスイッチング素子または前記下アームスイッチング素子への少なくともいずれか一方への制御信号の伝達回路に設けられた2つの前記コンデンサと、
前記マイコンからの駆動信号の立ち上がりと立下りで前記コンデンサの1次側の電流をオン,オフする回路と、
前記コンデンサの2次側には電圧検出器によって前記マイコンからの駆動信号の立ち上がりと立ち下がりをそれぞれ検出する回路と、
立ち上がり側の検出回路でフリップフロップをセットし、立ち下がり側の検出回路でフリップフロップをリセットすることによって前記マイコンからの駆動信号を復調する回路と、を有する電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2009−219294(P2009−219294A)
【公開日】平成21年9月24日(2009.9.24)
【国際特許分類】
【出願番号】特願2008−61977(P2008−61977)
【出願日】平成20年3月12日(2008.3.12)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
【公開日】平成21年9月24日(2009.9.24)
【国際特許分類】
【出願日】平成20年3月12日(2008.3.12)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
[ Back to top ]