電力変換装置
【課題】故障の範囲を抑制することが可能な電力変換装置を提供する。
【解決手段】電力変換装置は、Ｕ相ユニット２Ｕが３レベル変換回路として動作するように、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３を制御する制御回路１０を備える。制御回路１０は、ＡＣスイッチ素子Ｑ２，Ｑ３の少なくとも１つが故障したことを検出して、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフする。ＡＣスイッチ素子Ｑ２またはＱ３が故障したまま、Ｕ相ユニット２Ｕの動作が継続された場合、２レベル動作によって、サージ電圧が大きくなる。このためメイン素子Ｑ１またはＱ４が損傷する可能性がある。すべての相のＡＣスイッチ素子およびメイン素子をオフすることで電力変換装置が停止されるため、故障が拡大するのを防ぐことができる。
【解決手段】電力変換装置は、Ｕ相ユニット２Ｕが３レベル変換回路として動作するように、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３を制御する制御回路１０を備える。制御回路１０は、ＡＣスイッチ素子Ｑ２，Ｑ３の少なくとも１つが故障したことを検出して、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフする。ＡＣスイッチ素子Ｑ２またはＱ３が故障したまま、Ｕ相ユニット２Ｕの動作が継続された場合、２レベル動作によって、サージ電圧が大きくなる。このためメイン素子Ｑ１またはＱ４が損傷する可能性がある。すべての相のＡＣスイッチ素子およびメイン素子をオフすることで電力変換装置が停止されるため、故障が拡大するのを防ぐことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電力変換装置に関し、特に、直流電力および交流電力のうちの一方の電力を他方の電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
たとえば特開２００３−７０２６２号公報（特許文献１）は、３レベルＰＷＭコンバータおよび３レベルＰＷＭインバータを備えた電力変換装置を開示する。この電力変換装置では、使用頻度の高いスイッチが発熱によって破損されるのを防止するため、使用頻度の高いスイッチを、並列接続された２つの半導体スイッチング素子で構成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−７０２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
中性点スイッチ式の３レベル主回路を搭載した電力変換装置の場合、中性点に接続されたＡＣスイッチ素子が故障すると、主回路の動作が２レベル動作となる。この場合には正常時に比べて大きなサージ電圧が生じるため、主回路を構成するメイン素子が破損する可能性がある。
【０００５】
それゆえに、この発明の主たる目的は、故障の範囲を抑制することが可能な電力変換装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明は要約すれば、電力変換装置であって、直流の正相と中性相との間に接続された第１のコンデンサと、直流の負相と中性相との間に接続された第２のコンデンサと、直流の正相と負相との間に直列に接続された第１および第２のスイッチ素子と、第１および第２のスイッチ素子にそれぞれ逆並列接続された第１および第２のダイオードと、その一方端が第１および第２のスイッチ素子の接続点に接続された第３のスイッチ素子と、その一方端が中性相に接続され、その他方端が第３のスイッチ素子の他方端に接続された第４のスイッチ素子と、第３および第４のスイッチ素子にそれぞれ逆並列接続された第３および第４のダイオードと、第１および第２のスイッチ素子が３レベル変換回路として動作するように、第１から第４のスイッチ素子を制御する制御部と、第３および第４のスイッチ素子の少なくとも１つが故障したことを検出する故障検出回路とを備える。制御部は、故障検出回路の出力に応じて、前記電力変換装置を停止させる。
【発明の効果】
【０００７】
この発明によれば、中性点に接続されたスイッチ素子の故障が検出された場合に電力変換装置を停止させることができる。したがって、この発明によれば、電力変換装置の故障の範囲を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１による電力変換装置の構成を示す概略ブロック図である。
【図２】Ｕ相ユニット２Ｕの構成を説明するための図である。
【図３】図２に示した制御回路１０の構成例を示した機能ブロック図である。
【図４】正常時におけるメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３の動作を説明した波形図である。
【図５】図２に示したＵ相ユニット２Ｕの動作を示す回路図である。
【図６】図２に示したＵ相ユニット２Ｕの動作を示す他の回路図である。
【図７】図３に示した故障検出回路２７の構成を示した図である。
【図８】負荷が１００％の状態でＡＣスイッチ素子Ｑ２が開放破壊した場合の電力変換装置１００の動作をシミュレーションした結果を示した波形図である。
【図９】負荷が２０％の状態でＡＣスイッチ素子Ｑ２が開放破壊した場合の電力変換装置１００の動作をシミュレーションした結果を示した波形図である。
【図１０】本発明の実施の形態２による電力変換装置が備える３つのユニットのうちのＵ相ユニットの構成を説明するための図である。
【図１１】図１０に示した制御回路１０Ａの構成例を示した機能ブロック図である。
【図１２】図１１に示した故障検出回路２７Ａの構成図である。
【図１３】本発明の実施の形態３による電力変換装置が備える３つのユニットのうちのＵ相ユニットの構成を説明するための図である。
【図１４】図１３に示した制御回路１０Ｂの構成例を示した機能ブロック図である。
【図１５】図１４に示した故障検出回路２７Ｂの構成図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１０】
［実施の形態１］
図１は、本発明の実施の形態１による電力変換装置の構成を示す概略ブロック図である。図１を参照して、電力変換装置１００は、直流電源１からの直流電力を三相交流に変換して負荷１６に与える。電力変換装置１００は、コンデンサＣ１，Ｃ２と、インバータ２とを備える。インバータ２は、三相交流の各相に対応するＵ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗを含む。
【００１１】
コンデンサＣ１，Ｃ２は、直流電源１の正極ライン１１と負極ライン１２との間に直列に接続される。コンデンサＣ１は、直流の正相と中性相との間に接続され、コンデンサＣ２は直流の負相と中性相との間に接続される。Ｕ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗの各々は、正極ライン１１と負極ラインとに接続され、さらに中性相（コンデンサＣ１，Ｃ２の接続点）に接続される。Ｕ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗは、ライン１４Ｕ，１４Ｖ，１４Ｗから交流電圧をそれぞれ出力する。負荷１６は、ライン１４Ｕ，１４Ｖ，１４ＷによってＵ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗにそれぞれ接続され、ライン１５によって、負極ライン１２に接続される。
【００１２】
Ｕ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗの構成は共通である。以下では代表的にＵ相ユニット２Ｕの構成について詳細に説明し、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗの構成については、詳細な説明を繰り返さないものとする。
【００１３】
図２は、Ｕ相ユニット２Ｕの構成を説明するための図である。図２を参照して、Ｕ相ユニット２Ｕは、ＡＣスイッチ素子Ｑ２，Ｑ３と、メイン素子Ｑ１，Ｑ４と、ダイオードＤ１〜Ｄ４と、電流センサ６，７と、電圧センサ８とを備える。電力変換装置１００は、Ｕ相ユニット２Ｕ（Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗも同様）を制御するための制御回路１０をさらに備える。
【００１４】
メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３は、制御回路１０からの制御信号Ｓに応じてオンオフする。これらのスイッチ素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチ素子によって実現される。
【００１５】
ＡＣスイッチ素子Ｑ２，Ｑ３は、そのコレクタ同士が接続される。ＡＣスイッチ素子Ｑ３のエミッタは、直流の中性相（コンデンサＣ１，Ｃ２の接続点）に接続される。ＡＣスイッチ素子Ｑ２のエミッタは、ライン１３を介してスイッチ素子Ｑ１，Ｑ４の接続点に接続される。ダイオードＤ２，Ｄ３はＡＣスイッチ素子Ｑ２，Ｑ３にそれぞれ逆並列接続される。
【００１６】
メイン素子Ｑ１，Ｑ４は、正極ライン１１と負極ライン１２との間に直列に接続される。ダイオードＤ１，Ｄ４はメイン素子Ｑ１，Ｑ４にそれぞれ逆並列接続される。
【００１７】
メイン素子Ｑ１のコレクタは正極ライン１１に接続される。一方、メイン素子Ｑ４のエミッタは負極ライン１２に接続される。メイン素子Ｑ１のエミッタおよびメイン素子Ｑ４のコレクタは互いに接続されるとともに、ライン１３，１４の両方に接続される。
【００１８】
電流センサ６は、ライン１３を介してＡＣスイッチ素子Ｑ２に入出力される電流ｉｄｕ（ＡＣスイッチ電流）を検出する。電流センサ６によって検出された電流ｉｄｕの値は制御回路１０に送られる。
【００１９】
ライン１３と負荷１６の一方端とはライン１４（図１のライン１４Ｕに対応）によって接続される。負荷１６の他方端はライン１５によって負極ライン１２と接続される。
【００２０】
Ｕ相ユニット２Ｕからの出力電圧Ｖｏｕはライン１４を介して負荷１６に与えられる。電流センサ７は、ライン１４に流れる電流ｉａｕを検出する。電圧センサ８は、ライン１４の電圧Ｖｏｕを検出する。電流センサ７の出力および電圧センサ８の出力は制御回路１０に送られる。
【００２１】
制御回路１０は、電流センサ７の出力および電圧センサ８の出力に基づいて、ＡＣスイッチ素子Ｑ２，Ｑ３およびメイン素子Ｑ１，Ｑ４をオンオフするための制御信号Ｓを生成し、その制御信号Ｓを、それらのスイッチ素子（ＩＧＢＴのゲート）に供給する。
【００２２】
さらに、制御回路１０は、電流センサ６の出力に基づいて、ＡＣスイッチ素子Ｑ２，Ｑ３の少なくとも一方の故障（たとえば開放故障）を検出する。開放故障とは、スイッチ素子がオンしない（オフしたままとなる）故障である。
【００２３】
このような故障が発生した場合、制御回路１０は、ＡＣスイッチ素子Ｑ２，Ｑ３およびメイン素子Ｑ１，Ｑ４をオフする。これによりメイン素子Ｑ１，Ｑ４に故障が及ぶ可能性を小さくすることができる。
【００２４】
図３は、図２に示した制御回路１０の構成例を示した機能ブロック図である。図２および図３を参照して、制御回路１０は、基準発生回路２１と、出力電圧制御回路２２と、零相電圧制御回路２３と、加算部２４と、出力電流制御回路２５と、ゲート制御回路２６と、故障検出回路２７とを含む。
【００２５】
基準発生回路２１は、三相交流電圧の振幅基準値である三相基準値Ｖｒ（Ｕ相基準値、Ｖ相基準値およびＷ相基準値をまとめて示す）を生成する。基準値Ｖｒの波形はたとえば正弦波である。基準発生回路２１で生成された基準値Ｖｒは、出力電圧制御回路２２へ出力される。
【００２６】
出力電圧制御回路２２は、基準値Ｖｒと、各相の電圧センサ８により検出された出力電圧Ｖｏ（Ｕ相電圧Ｖｏｕ、Ｖ相電圧およびＷ相電圧をまとめて示す）との偏差を演算し、その偏差に応じて、出力電流の基準値である電流指令値Ｉｒ＊（Ｕ相電流指令値、Ｖ相電流指令値およびＷ相電流指令値をまとめて示す）を算出する。
【００２７】
出力電圧制御回路２２により算出された電流指令値Ｉｒ＊は、加算部２４に入力される。加算部２４には、さらに、零相電圧制御回路２３からの零相電流指令値Ｉｒｚ＊が入力される。加算部２４は、電流指令値Ｉｒ＊と零相電流指令値Ｉｒｚ＊とを加算し、その加算結果を出力電流指令値ｉａ＊として出力電流制御回路２５へ出力する。
【００２８】
出力電流制御回路２５は、加算部２４から出力電流指令値ｉａ＊を受け、電圧センサ８により検出された出力電圧Ｖｏを受け、電流センサ７により検出された電流ｉａを受ける。出力電流制御回路２５は、これらの入力に基づいて出力電圧指令値Ｖｏ＊（Ｕ相電圧指令値、Ｖ相電圧指令値およびＷ相電圧指令値をまとめて示す）を生成し、その生成した出力電圧指令値Ｖｏ＊をゲート制御回路２６へ出力する。
【００２９】
ゲート制御回路２６は、搬送波（たとえば三角波）と出力電圧指令値Ｖｏ＊との比較に基づいてメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３のオン／オフを制御するための制御信号Ｓを生成し、その生成した制御信号Ｓを各ユニットのメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３へ出力する。
【００３０】
故障検出回路２７は、電流センサ６により検出された電流ｉｄ（Ｕ相電流ｉｄｕ、Ｖ相電流およびＷ相電流をまとめて示す）により、各ユニット中のＡＣスイッチ素子Ｑ２，Ｑ３のうちの少なくとも一方の故障を検出し、その検出結果を示す信号をゲート制御回路２６に出力する。ゲート制御回路２６は、故障検出回路２７からの信号に応じて、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフするための制御信号Ｓを生成する。
【００３１】
次に図１に示した電力変換装置の動作を説明する。なお、以下では、３つの相ユニットのうちの任意の１つのユニットの動作を説明する。他の２つのユニットの動作は、出力電圧の位相が＋１２０°あるいは−１２０°異なる点を除いては以下に説明する動作と同様である。この実施の形態では、３つのユニットの各々を３レベル変換回路として動作させる。すなわち各ユニットはパルス電圧を３段階で制御する。
【００３２】
図４は、正常時におけるメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３の動作を説明した波形図である。図３および図４を参照して、ゲート制御回路２６では、出力電圧指令値Ｖｏ＊と参照信号φ１，φ２との高低が比較される。その比較結果に基づいてメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３のオン／オフの組合せが決定される。
【００３３】
出力電圧指令値Ｖｏ＊のレベルが参照信号φ１，φ２のレベルの間にある期間（ｔ１，ｔ３，ｔ５，ｔ７，ｔ９，ｔ１１，ｔ１３）は、ＡＣスイッチ素子Ｑ２，Ｑ３がオンされ、メイン素子Ｑ１，Ｑ４がオフされる。出力電圧指令値Ｖｏ＊のレベルが参照信号φ１，φ２のレベルよりも高い期間（ｔ２，ｔ４，ｔ１０，ｔ１２）は、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ２がオンされ、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ３がオフされる。出力電圧指令値Ｖｏ＊のレベルが参照信号φ１，φ２のレベルよりも低い期間（ｔ６，ｔ８）は、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ３がオンされ、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ２がオフされる。
【００３４】
図５（ａ）〜（ｄ）は、出力電圧指令値Ｖｏ＊が正電圧から負電圧に変化する期間ｔ４〜ｔ６におけるメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３のオン／オフ状態と電流経路を示す図である。なお、「期間ｔ４〜ｔ６」とは図４に示された期間ｔ４〜ｔ６に対応する。
【００３５】
図５（ａ）に示すように、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ２がオンし、コンデンサＣ１からメイン素子Ｑ１を介してライン１４に正電圧が出力される。期間ｔ４からｔ５に移行する期間では、図５（ｂ）に示すように、メイン素子Ｑ１がオフしてＡＣスイッチ素子Ｑ２のみがオンする。
【００３６】
期間ｔ５では、図５（ｃ）に示すように、ＡＣスイッチ素子Ｑ２，Ｑ３がオンし、コンデンサＣ１，Ｃ２からＡＣスイッチ素子Ｑ２，Ｑ３を介してライン１４に中性点電圧が出力される。期間ｔ５からｔ６に移行する期間では、図５（ｄ）に示すように、ＡＣスイッチ素子Ｑ２がオフしてＡＣスイッチ素子Ｑ３のみがオンする。期間ｔ６では、図５（ｅ）に示すように、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ３がオンし、コンデンサＣ２からメイン素子Ｑ４を介してライン１４に負電圧が出力される。
【００３７】
図６（ａ）〜（ｄ）は、出力電圧指令値Ｖｏ＊が負電圧から正電圧に変化する期間ｔ８〜ｔ１０におけるメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３のオン／オフ状態と電流経路を示す図である。なお、「期間ｔ８〜ｔ１０」とは図４に示された期間ｔ８〜ｔ１０に対応する。
【００３８】
図６（ａ）に示すように、期間ｔ８では、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ３がオンし、コンデンサＣ２からメイン素子Ｑ４を介してライン１４に負電圧が出力される。期間ｔ８からｔ９に移行する期間では、図６（ｂ）に示すように、メイン素子Ｑ４がオフしてＡＣスイッチ素子Ｑ３のみがオンする。
【００３９】
期間ｔ９では、図６（ｃ）に示すように、ＡＣスイッチ素子Ｑ２，Ｑ３がオンし、コンデンサＣ１，Ｃ２からＡＣスイッチ素子Ｑ２，Ｑ３を介してライン１４に中性点電圧が出力される。期間ｔ９からｔ１０に移行する期間では、図６（ｄ）に示すように、ＡＣスイッチ素子Ｑ３がオフしてＡＣスイッチ素子Ｑ２のみがオンする。期間ｔ１０では、図６（ｅ）に示すように、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ２がオンし、コンデンサＣ１からメイン素子Ｑ１を介してライン１４に正電圧が出力される。
【００４０】
各ユニットを３レベル回路として動作させることにより、２レベル回路に比べて、出力電圧の波形を正弦波により近づけることが可能である。しかしながら、ＡＣスイッチ素子Ｑ２，Ｑ３のいずれか一方に故障（具体的には開放破壊）が生じた場合には、その故障の生じたＡＣスイッチ素子を含むユニットの動作が２レベル動作となる。
【００４１】
この場合、メイン素子Ｑ１，Ｑ４のオン／オフによる出力電圧Ｖｏの変化幅が大きくなるためサージ電圧が大きくなる。このサージ電圧がメイン素子Ｑ１，Ｑ４の耐圧を超えた場合には、メイン素子Ｑ１，Ｑ４が損傷するおそれがある。
【００４２】
実施の形態１では、ＡＣスイッチ素子Ｑ２に入出力される電流（図２に示す電流ｉｄｕおよび図３に示す電流ｉｄが電流センサ６によって検出される。そして、検出された電流に基づいて、ＡＣスイッチ素子Ｑ２，Ｑ３の故障が検出される。ＡＣスイッチ素子Ｑ２，Ｑ３の故障が検出された場合、制御回路１０は、電力変換装置を停止する。具体的には、各相のスイッチ素子（ＡＣスイッチ素子およびメイン素子）をオフする。
【００４３】
図７は、図３に示した故障検出回路２７の構成を示した図である。図７を参照して、故障検出回路２７は、積分回路３１と、リミット値生成回路３２と、比較器３３，３４と、ＯＲ回路３５とを備える。
【００４４】
積分回路３１は、各ユニットの電流センサ６によって検出された電流ｉｄを積分する。リミット値生成回路３２は、電流ｉｄの積分値の正のリミット値および負のリミット値を生成する。比較器３３は、電流ｉｄの積分値と正のリミット値とを比較する。比較器３４は、電流ｉｄの積分値と負のリミット値とを比較する。ＯＲ回路３５は、比較器３３の出力および比較器３４の出力の論理和を生成する。ＯＲ回路３５の出力はゲート制御回路２６に与えられる。
【００４５】
ＡＣスイッチ素子Ｑ２，Ｑ３の正常時には、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ３側でのスイッチング期間（たとえば図４で示したｔ２〜ｔ４の期間）において、電流センサ６は正方向の電流ｉｄを検出する。一方、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ２側でのスイッチング期間（たとえば図４で示したｔ６〜ｔ８の期間）において、電流センサ６は負方向の電流ｉｄを検出する。ＡＣスイッチ素子Ｑ２，Ｑ３の正常時には、１周期にわたる電流ｉｄの積分値は０である。
【００４６】
この場合、比較器３３，３４のいずれの出力も「０」になるため、ＯＲ回路３５の出力は、ＡＣスイッチ素子Ｑ２，Ｑ３が正常であることを示す「０」となる。したがって、ゲート制御回路２６はメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオン／オフするための制御信号を生成する。
【００４７】
一方、ＡＣスイッチ素子Ｑ２が開放故障した場合、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ３側でのスイッチング期間には正方向の電流ｉｄが生じない。したがって電流ｉｄの１周期の積分値が負の値となる。電力変換装置１００の動作を継続するうちに電流ｉｄの積分値が負方向に増大して負のリミット値を下回る。このとき、比較器３４はＡＣスイッチ素子Ｑ２の故障を示す「１」を出力する。ＯＲ回路３５は、比較器３４の出力「１」に応じて「１」を出力する。
【００４８】
逆にＡＣスイッチ素子Ｑ３が開放故障した場合、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ２側でのスイッチング期間には負方向の電流ｉｄが生じない。したがって電流ｉｄの１周期の積分値が正の値となる。電力変換装置１００の動作を継続するうちに電流ｉｄの積分値が正方向に増大して正のリミット値を上回る。このとき、比較器３３はＡＣスイッチ素子Ｑ３の故障を示す「１」を出力する。ＯＲ回路３５は、比較器３３の出力「１」に応じて「１」を出力する。
【００４９】
正のリミット値は、たとえば電流ｉｄが正である期間（すなわち半周期）の電流ｉｄの積分値の２倍に設定される。同じく負のリミット値は、たとえば電流ｉｄが負である期間（すなわち半周期）の電流ｉｄの積分値の２倍に設定される。なお、リミット値の設定はこれに限定されるものではない。
【００５０】
ＯＲ回路３５の出力「１」は、ＡＣスイッチ素子Ｑ２またはＱ３の故障を示す。この場合、ゲート制御回路２６はメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフするための制御信号を生成する。すなわち比較器３３，３４は、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフするための信号を生成するための回路である。
【００５１】
図８および図９は、ＡＣスイッチ素子Ｑ２が開放破壊した場合の電力変換装置１００の動作をシミュレーションした結果を示した波形図である。図８は、負荷が１００％である場合の電力変換装置１００の動作を示した波形図であり、図９は、負荷が２０％である場合の電力変換装置１００の動作を示した波形図である。図８および図９を参照して、電流の向きは、スイッチ素子のコレクタからエミッタに電流が流れる場合には正、当該スイッチ素子に逆並列接続されたダイオードに電流が流れる場合には負としている。
【００５２】
ＡＣスイッチ素子Ｑ２が開放破壊した後には、ＡＣスイッチ素子Ｑ２に電流が流れない。このため、ＡＣスイッチ素子の電流ｉｄとして、負方向の電流、すなわち、ダイオードＤ２およびＡＣスイッチ素子Ｑ３を流れる電流のみがＡＣスイッチ素子の電流ｉｄとして発生する。このため電流ｉｄの積分値が負方向に増大する。逆に、ＡＣスイッチ素子Ｑ３が開放破壊した場合、ＡＣスイッチ素子の電流ｉｄとして、正方向の電流、すなわち、ダイオードＤ３およびＡＣスイッチ素子Ｑ２を流れる電流のみが発生する。この場合には、電流ｉｄの積分値が正方向に増大する。したがって図７に示した故障検出回路２７によりＡＣスイッチ素子Ｑ２またはＱ３の故障を検出できる。
【００５３】
以上のように実施の形態１によれば、故障検出回路２７は、ＡＣスイッチ素子Ｑ２，Ｑ３に流れる電流ｉｄの積分値を上限値と比較する。これによってＡＣスイッチ素子Ｑ２またはＱ３の故障を検出できる。
【００５４】
さらに実施の形態１によれば、故障検出回路２７が、ある相におけるＡＣスイッチ素子Ｑ２またはＱ３の開放故障を検出した場合に、ゲート制御回路２６は、電力変換装置を停止させるための信号を生成する。これにより、故障が拡大するのを防ぐことができる。
【００５５】
［実施の形態２］
図１０は、本発明の実施の形態２による電力変換装置が備える３つのユニットのうちのＵ相ユニットの構成を説明するための図である。なお、残りの２つのユニットの構成は、図１０に示されたＵ相ユニットの構成と同じである。
【００５６】
図２および図１０を参照して、実施の形態２に係る電力変換装置では、各ユニットの電流センサ６が省略されている点において実施の形態１と異なる。さらに、実施の形態２に係る電力変換装置は、制御回路１０に代えて制御回路１０Ａを備える点において実施の形態１と異なる。実施の形態２に係る電力変換装置の他の部分の構成は、実施の形態１に係る電力変換装置の対応する部分の構成と同様であるので以後の説明は繰り返さない。
【００５７】
図１１は、図１０に示した制御回路１０Ａの構成例を示した機能ブロック図である。図３および図１１を参照して、制御回路１０Ａは、故障検出回路２７に代えて故障検出回路２７Ａを備える点において制御回路１０と異なる。制御回路１０Ａの他の部分の構成は、制御回路１０の対応する部分の構成と同様であるので以後の説明は繰り返さない。
【００５８】
図８および図９を再び参照して、ＡＣスイッチ素子Ｑ２の開放破壊が発生した場合には、出力電圧Ｖｏのｄ軸成分およびｑ軸成分に歪みに発生する（図８および図９中の破線で囲まれた部分）。実施の形態２では、故障検出回路２７Ａが出力電圧Ｖｏのｄ軸成分およびｑ軸成分の歪み率に基づいて、ＡＣスイッチ素子Ｑ２またはＱ３の開放故障を検出する。ｄ軸成分、ｑ軸成分ともに、歪み率は、電圧指令値に対する出力電圧の比から求められる。歪み率を算出するため、故障検出回路２７Ａは、出力電流制御回路２５から出力電圧指令値Ｖｏ＊を受ける。
【００５９】
図１２は、図１１に示した故障検出回路２７Ａの構成図である。図１２を参照して、故障検出回路２７Ａは、歪み率算出部４１と、リミット値生成回路４２と、比較器４３，４４と、ＯＲ回路４５と、ＲＳフリップフロップ４６と、タイマー４７とを備える。
【００６０】
歪み率算出部４１は、各相の電圧センサ８によって検出された電圧Ｖｏを受けて、ｄ軸成分およびｑ軸成分を生成する。
【００６１】
歪み率算出部４１は、出力電流制御回路２５から出力電圧指令値Ｖｏ＊を受けて、出力電圧指令値Ｖｏ＊のｄ軸成分およびｑ軸成分を生成する。
【００６２】
さらに歪み率算出部４１は、ｄ軸成分およびｑ軸成分の各々について、指令値に対する実際の出力電圧の比率を算出し、歪み率がない場合の比率（＝１）から、算出された比率を減算する。これにより、ｄ軸成分およびｑ軸成分の各々の歪み率が算出される。ｄ軸成分の歪み率は比較器４３に与えられ、ｑ軸成分の歪み率は比較器４４に与えられる。
【００６３】
リミット値生成回路４２は、ｄ軸成分の歪み率およびｑ軸成分の歪み率のリミット値を生成する。この実施の形態では、ｄ軸成分の歪み率のリミット値とｑ軸成分の歪み率のリミット値とは共通である。リミット値は、特に限定されないが、たとえば５％である。なお、ｄ軸成分とｑ軸成分とでリミット値が異なっていてもよい。
【００６４】
比較器４３は、ｄ軸成分の歪み率とリミット値とを比較する。比較器４４は、ｑ軸成分の歪み率とリミット値とを比較する。ｄ軸成分の歪み率がリミット値を上回る場合、比較器４３が「１」を出力する。ｑ軸成分の歪み率がリミット値を上回る場合、比較器４４が「１」を出力する。なお、比較器４３，４４の各々は、対応する成分の歪み率がリミット値を下回る場合には「０」を出力する。
【００６５】
ＯＲ回路４５は、比較器４３の出力および比較器４４の出力の論理和を生成する。ＯＲ回路４５の出力はＲＳフリップフロップ４６のＳ端子に入力される。
【００６６】
比較器４３の出力および比較器４４の出力の少なくとも一方が「１」である場合、ＯＲ回路４５の出力が「１」となる。これにより、ＲＳフリップフロップ４６の出力（Ｑ端子からの出力）が「１」となる。ＲＳフリップフロップ４６の出力はゲート制御回路２６に送られるとともに、タイマー４７に送られる。
【００６７】
タイマー４７は、ＲＳフリップフロップ４６の出力が「１」になると起動されて、所定の時間（たとえば１秒）の後に「１」を出力する。「１」を出力した後に、タイマー４７の出力は「０」に戻る。タイマー４７の出力はＲＳフリップフロップ４６のＲ端子に入力される。タイマー４７の出力が「１」となることにより、ＲＳフリップフロップ４６の出力がリセットされて「０」に戻る。
【００６８】
すなわち、比較器４３の出力および比較器４４の出力の少なくとも一方が「１」である場合、タイマー４７によって設定された所定の時間の間、ＲＳフリップフロップ４６の出力が「１」に保たれ、その後リセットされる。なお、比較器４３の出力および比較器４４の出力がともに「０」である場合には、ＲＳフリップフロップ４６の出力が「０」に保たれる。
【００６９】
ＡＣスイッチ素子Ｑ２，Ｑ３が正常である場合、出力電圧のｄ軸成分およびｑ軸成分は一定値である。しかしながらＡＣスイッチ素子Ｑ２あるいはＱ３が開放故障した場合、その故障したＡＣスイッチ素子は、本来オンすべき期間にオンすることができない。このために、出力電圧のｄ軸成分およびｑ軸成分に歪みが生じる。歪み率がリミット値を上回ることによって、故障検出回路２７Ａは、ＡＣスイッチ素子Ｑ２あるいはＱ３の開放故障を検出する。比較器４３，４４、ＯＲ回路４５、ＲＳフリップフロップ４６およびタイマー４７は、ｄ軸成分の歪み率が上限値を超えた場合、および、ｑ軸成分の歪み率が上限値を超えた場合の少なくとも一方の場合に、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフするための信号を生成する信号生成回路を構成する。
【００７０】
実施の形態２によれば、実施の形態１と同様の効果が得られる。また、実施の形態２によれば、電圧センサ８を、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３の制御だけでなく、ＡＣスイッチ素子Ｑ２またはＱ３の開放故障の検出にも用いる。したがって実施の形態２によれば、ＡＣスイッチ素子Ｑ２，Ｑ３に流れる電流を検出する電流センサを不要としながら、ＡＣスイッチ素子Ｑ２またはＱ３の開放故障を検出できる。
【００７１】
さらに実施の形態２によれば、出力電圧のｄ軸成分およびｑ軸成分の歪み率に基づいてＡＣスイッチ素子の開放故障が検出される。出力電圧として三相交流電圧をそのまま用いる場合、三相交流電圧が時間的に変化するために歪みを検出することが難しい可能性がある。これに対して、ＡＣスイッチ素子の正常時には、ｄ軸成分およびｑ軸成分は一定値である。従って実施の形態２によれば、ｄ軸成分またはｑ軸成分の歪み率を検出することで出力電圧の歪みの検出が容易になる。
【００７２】
［実施の形態３］
実施の形態３では、実施の形態１と実施の形態２とを組み合わせてＡＣスイッチ素子Ｑ２またはＱ３の開放故障を検出する。
【００７３】
図１３は、本発明の実施の形態３による電力変換装置が備える３つのユニットのうちのＵ相ユニットの構成を説明するための図である。なお、残りの２つのユニットの構成は、図１３に示されたＵ相ユニットの構成と同じである。図２および図１３を参照して、実施の形態３に係る電力変換装置では、各ユニットの構成は実施の形態１と同様である。ただし制御回路１０に代えて制御回路１０Ｂを備える点において、実施の形態３に係る電力変換装置は実施の形態１に係る電力変換装置と異なっている。なお、実施の形態３に係る電力変換装置の他の部分の構成は、実施の形態１に係る電力変換装置の対応する部分の構成と同様であるので以後の説明は繰り返さない。
【００７４】
図１４は、図１３に示した制御回路１０Ｂの構成例を示した機能ブロック図である。図３および図１４を参照して、制御回路１０Ｂは、故障検出回路２７に代えて故障検出回路２７Ｂを備える点において制御回路１０と異なる。制御回路１０Ｂの他の部分の構成は、制御回路１０の対応する部分の構成と同様であるので以後の説明は繰り返さない。
【００７５】
図１５は、図１４に示した故障検出回路２７Ｂの構成図である。図１５を参照して、故障検出回路２７Ｂは、故障検出回路２７と、故障検出回路２７Ａと、ＯＲ回路５１とを備える。故障検出回路２７は図７に示した構成を有する。故障検出回路２７Ａは図１２に示した構成を有する。ＯＲ回路５１は、故障検出回路２７の出力と故障検出回路２７Ａの出力との論理和を生成する。ＯＲ回路５１の出力は、ゲート制御回路２６に与えられる。
【００７６】
図１５に示された構成によれば、実施の形態１によるＡＣスイッチ素子の故障の検出と、実施の形態２によるＡＣスイッチ素子の故障の検出とが組み合わされる。したがって、ＡＣスイッチ素子の故障をより確実に検出することができる。
【００７７】
なお、上記の各実施の形態では、直流電力から三相交流に電力変換を行なう構成について説明したが、三相交流から直流電力に電力変換を行なう構成にも本発明を適用することが可能である。また、たとえばユニットの数を２つとすることで、直流電力と単相交流との間で電力変換を行なう構成にも本発明は適用可能である。
【００７８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７９】
１ 直流電源、２ インバータ、２Ｕ Ｕ相ユニット、２Ｖ Ｖ相ユニット、２Ｗ Ｗ相ユニット、６，７ 電流センサ、８ 電圧センサ、１０，１０Ａ，１０Ｂ 制御回路、１１ 正極ライン、１２ 負極ライン、１３，１４，１４Ｕ，１４Ｖ，１４Ｗ，１５ ライン、１６ 負荷、２１ 基準発生回路、２２ 出力電圧制御回路、２３ 零相電圧制御回路、２４ 加算部、２５ 出力電流制御回路、２６ ゲート制御回路、２７，２７Ａ，２７Ｂ 故障検出回路、３１ 積分回路、３２，４２ リミット値生成回路、３３，３４，４３，４４ 比較器、３５，４５，５１ ＯＲ回路、４１ 歪み率算出部、４６ ＲＳフリップフロップ、４７ タイマー、１００ 電力変換装置、Ｃ１，Ｃ２ コンデンサ、Ｄ１〜Ｄ４ ダイオード、Ｑ１，Ｑ４ メイン素子。
【技術分野】
【０００１】
この発明は電力変換装置に関し、特に、直流電力および交流電力のうちの一方の電力を他方の電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
たとえば特開２００３−７０２６２号公報（特許文献１）は、３レベルＰＷＭコンバータおよび３レベルＰＷＭインバータを備えた電力変換装置を開示する。この電力変換装置では、使用頻度の高いスイッチが発熱によって破損されるのを防止するため、使用頻度の高いスイッチを、並列接続された２つの半導体スイッチング素子で構成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−７０２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
中性点スイッチ式の３レベル主回路を搭載した電力変換装置の場合、中性点に接続されたＡＣスイッチ素子が故障すると、主回路の動作が２レベル動作となる。この場合には正常時に比べて大きなサージ電圧が生じるため、主回路を構成するメイン素子が破損する可能性がある。
【０００５】
それゆえに、この発明の主たる目的は、故障の範囲を抑制することが可能な電力変換装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明は要約すれば、電力変換装置であって、直流の正相と中性相との間に接続された第１のコンデンサと、直流の負相と中性相との間に接続された第２のコンデンサと、直流の正相と負相との間に直列に接続された第１および第２のスイッチ素子と、第１および第２のスイッチ素子にそれぞれ逆並列接続された第１および第２のダイオードと、その一方端が第１および第２のスイッチ素子の接続点に接続された第３のスイッチ素子と、その一方端が中性相に接続され、その他方端が第３のスイッチ素子の他方端に接続された第４のスイッチ素子と、第３および第４のスイッチ素子にそれぞれ逆並列接続された第３および第４のダイオードと、第１および第２のスイッチ素子が３レベル変換回路として動作するように、第１から第４のスイッチ素子を制御する制御部と、第３および第４のスイッチ素子の少なくとも１つが故障したことを検出する故障検出回路とを備える。制御部は、故障検出回路の出力に応じて、前記電力変換装置を停止させる。
【発明の効果】
【０００７】
この発明によれば、中性点に接続されたスイッチ素子の故障が検出された場合に電力変換装置を停止させることができる。したがって、この発明によれば、電力変換装置の故障の範囲を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１による電力変換装置の構成を示す概略ブロック図である。
【図２】Ｕ相ユニット２Ｕの構成を説明するための図である。
【図３】図２に示した制御回路１０の構成例を示した機能ブロック図である。
【図４】正常時におけるメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３の動作を説明した波形図である。
【図５】図２に示したＵ相ユニット２Ｕの動作を示す回路図である。
【図６】図２に示したＵ相ユニット２Ｕの動作を示す他の回路図である。
【図７】図３に示した故障検出回路２７の構成を示した図である。
【図８】負荷が１００％の状態でＡＣスイッチ素子Ｑ２が開放破壊した場合の電力変換装置１００の動作をシミュレーションした結果を示した波形図である。
【図９】負荷が２０％の状態でＡＣスイッチ素子Ｑ２が開放破壊した場合の電力変換装置１００の動作をシミュレーションした結果を示した波形図である。
【図１０】本発明の実施の形態２による電力変換装置が備える３つのユニットのうちのＵ相ユニットの構成を説明するための図である。
【図１１】図１０に示した制御回路１０Ａの構成例を示した機能ブロック図である。
【図１２】図１１に示した故障検出回路２７Ａの構成図である。
【図１３】本発明の実施の形態３による電力変換装置が備える３つのユニットのうちのＵ相ユニットの構成を説明するための図である。
【図１４】図１３に示した制御回路１０Ｂの構成例を示した機能ブロック図である。
【図１５】図１４に示した故障検出回路２７Ｂの構成図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１０】
［実施の形態１］
図１は、本発明の実施の形態１による電力変換装置の構成を示す概略ブロック図である。図１を参照して、電力変換装置１００は、直流電源１からの直流電力を三相交流に変換して負荷１６に与える。電力変換装置１００は、コンデンサＣ１，Ｃ２と、インバータ２とを備える。インバータ２は、三相交流の各相に対応するＵ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗを含む。
【００１１】
コンデンサＣ１，Ｃ２は、直流電源１の正極ライン１１と負極ライン１２との間に直列に接続される。コンデンサＣ１は、直流の正相と中性相との間に接続され、コンデンサＣ２は直流の負相と中性相との間に接続される。Ｕ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗの各々は、正極ライン１１と負極ラインとに接続され、さらに中性相（コンデンサＣ１，Ｃ２の接続点）に接続される。Ｕ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗは、ライン１４Ｕ，１４Ｖ，１４Ｗから交流電圧をそれぞれ出力する。負荷１６は、ライン１４Ｕ，１４Ｖ，１４ＷによってＵ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗにそれぞれ接続され、ライン１５によって、負極ライン１２に接続される。
【００１２】
Ｕ相ユニット２Ｕ、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗの構成は共通である。以下では代表的にＵ相ユニット２Ｕの構成について詳細に説明し、Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗの構成については、詳細な説明を繰り返さないものとする。
【００１３】
図２は、Ｕ相ユニット２Ｕの構成を説明するための図である。図２を参照して、Ｕ相ユニット２Ｕは、ＡＣスイッチ素子Ｑ２，Ｑ３と、メイン素子Ｑ１，Ｑ４と、ダイオードＤ１〜Ｄ４と、電流センサ６，７と、電圧センサ８とを備える。電力変換装置１００は、Ｕ相ユニット２Ｕ（Ｖ相ユニット２Ｖ、およびＷ相ユニット２Ｗも同様）を制御するための制御回路１０をさらに備える。
【００１４】
メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３は、制御回路１０からの制御信号Ｓに応じてオンオフする。これらのスイッチ素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチ素子によって実現される。
【００１５】
ＡＣスイッチ素子Ｑ２，Ｑ３は、そのコレクタ同士が接続される。ＡＣスイッチ素子Ｑ３のエミッタは、直流の中性相（コンデンサＣ１，Ｃ２の接続点）に接続される。ＡＣスイッチ素子Ｑ２のエミッタは、ライン１３を介してスイッチ素子Ｑ１，Ｑ４の接続点に接続される。ダイオードＤ２，Ｄ３はＡＣスイッチ素子Ｑ２，Ｑ３にそれぞれ逆並列接続される。
【００１６】
メイン素子Ｑ１，Ｑ４は、正極ライン１１と負極ライン１２との間に直列に接続される。ダイオードＤ１，Ｄ４はメイン素子Ｑ１，Ｑ４にそれぞれ逆並列接続される。
【００１７】
メイン素子Ｑ１のコレクタは正極ライン１１に接続される。一方、メイン素子Ｑ４のエミッタは負極ライン１２に接続される。メイン素子Ｑ１のエミッタおよびメイン素子Ｑ４のコレクタは互いに接続されるとともに、ライン１３，１４の両方に接続される。
【００１８】
電流センサ６は、ライン１３を介してＡＣスイッチ素子Ｑ２に入出力される電流ｉｄｕ（ＡＣスイッチ電流）を検出する。電流センサ６によって検出された電流ｉｄｕの値は制御回路１０に送られる。
【００１９】
ライン１３と負荷１６の一方端とはライン１４（図１のライン１４Ｕに対応）によって接続される。負荷１６の他方端はライン１５によって負極ライン１２と接続される。
【００２０】
Ｕ相ユニット２Ｕからの出力電圧Ｖｏｕはライン１４を介して負荷１６に与えられる。電流センサ７は、ライン１４に流れる電流ｉａｕを検出する。電圧センサ８は、ライン１４の電圧Ｖｏｕを検出する。電流センサ７の出力および電圧センサ８の出力は制御回路１０に送られる。
【００２１】
制御回路１０は、電流センサ７の出力および電圧センサ８の出力に基づいて、ＡＣスイッチ素子Ｑ２，Ｑ３およびメイン素子Ｑ１，Ｑ４をオンオフするための制御信号Ｓを生成し、その制御信号Ｓを、それらのスイッチ素子（ＩＧＢＴのゲート）に供給する。
【００２２】
さらに、制御回路１０は、電流センサ６の出力に基づいて、ＡＣスイッチ素子Ｑ２，Ｑ３の少なくとも一方の故障（たとえば開放故障）を検出する。開放故障とは、スイッチ素子がオンしない（オフしたままとなる）故障である。
【００２３】
このような故障が発生した場合、制御回路１０は、ＡＣスイッチ素子Ｑ２，Ｑ３およびメイン素子Ｑ１，Ｑ４をオフする。これによりメイン素子Ｑ１，Ｑ４に故障が及ぶ可能性を小さくすることができる。
【００２４】
図３は、図２に示した制御回路１０の構成例を示した機能ブロック図である。図２および図３を参照して、制御回路１０は、基準発生回路２１と、出力電圧制御回路２２と、零相電圧制御回路２３と、加算部２４と、出力電流制御回路２５と、ゲート制御回路２６と、故障検出回路２７とを含む。
【００２５】
基準発生回路２１は、三相交流電圧の振幅基準値である三相基準値Ｖｒ（Ｕ相基準値、Ｖ相基準値およびＷ相基準値をまとめて示す）を生成する。基準値Ｖｒの波形はたとえば正弦波である。基準発生回路２１で生成された基準値Ｖｒは、出力電圧制御回路２２へ出力される。
【００２６】
出力電圧制御回路２２は、基準値Ｖｒと、各相の電圧センサ８により検出された出力電圧Ｖｏ（Ｕ相電圧Ｖｏｕ、Ｖ相電圧およびＷ相電圧をまとめて示す）との偏差を演算し、その偏差に応じて、出力電流の基準値である電流指令値Ｉｒ＊（Ｕ相電流指令値、Ｖ相電流指令値およびＷ相電流指令値をまとめて示す）を算出する。
【００２７】
出力電圧制御回路２２により算出された電流指令値Ｉｒ＊は、加算部２４に入力される。加算部２４には、さらに、零相電圧制御回路２３からの零相電流指令値Ｉｒｚ＊が入力される。加算部２４は、電流指令値Ｉｒ＊と零相電流指令値Ｉｒｚ＊とを加算し、その加算結果を出力電流指令値ｉａ＊として出力電流制御回路２５へ出力する。
【００２８】
出力電流制御回路２５は、加算部２４から出力電流指令値ｉａ＊を受け、電圧センサ８により検出された出力電圧Ｖｏを受け、電流センサ７により検出された電流ｉａを受ける。出力電流制御回路２５は、これらの入力に基づいて出力電圧指令値Ｖｏ＊（Ｕ相電圧指令値、Ｖ相電圧指令値およびＷ相電圧指令値をまとめて示す）を生成し、その生成した出力電圧指令値Ｖｏ＊をゲート制御回路２６へ出力する。
【００２９】
ゲート制御回路２６は、搬送波（たとえば三角波）と出力電圧指令値Ｖｏ＊との比較に基づいてメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３のオン／オフを制御するための制御信号Ｓを生成し、その生成した制御信号Ｓを各ユニットのメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３へ出力する。
【００３０】
故障検出回路２７は、電流センサ６により検出された電流ｉｄ（Ｕ相電流ｉｄｕ、Ｖ相電流およびＷ相電流をまとめて示す）により、各ユニット中のＡＣスイッチ素子Ｑ２，Ｑ３のうちの少なくとも一方の故障を検出し、その検出結果を示す信号をゲート制御回路２６に出力する。ゲート制御回路２６は、故障検出回路２７からの信号に応じて、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフするための制御信号Ｓを生成する。
【００３１】
次に図１に示した電力変換装置の動作を説明する。なお、以下では、３つの相ユニットのうちの任意の１つのユニットの動作を説明する。他の２つのユニットの動作は、出力電圧の位相が＋１２０°あるいは−１２０°異なる点を除いては以下に説明する動作と同様である。この実施の形態では、３つのユニットの各々を３レベル変換回路として動作させる。すなわち各ユニットはパルス電圧を３段階で制御する。
【００３２】
図４は、正常時におけるメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３の動作を説明した波形図である。図３および図４を参照して、ゲート制御回路２６では、出力電圧指令値Ｖｏ＊と参照信号φ１，φ２との高低が比較される。その比較結果に基づいてメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３のオン／オフの組合せが決定される。
【００３３】
出力電圧指令値Ｖｏ＊のレベルが参照信号φ１，φ２のレベルの間にある期間（ｔ１，ｔ３，ｔ５，ｔ７，ｔ９，ｔ１１，ｔ１３）は、ＡＣスイッチ素子Ｑ２，Ｑ３がオンされ、メイン素子Ｑ１，Ｑ４がオフされる。出力電圧指令値Ｖｏ＊のレベルが参照信号φ１，φ２のレベルよりも高い期間（ｔ２，ｔ４，ｔ１０，ｔ１２）は、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ２がオンされ、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ３がオフされる。出力電圧指令値Ｖｏ＊のレベルが参照信号φ１，φ２のレベルよりも低い期間（ｔ６，ｔ８）は、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ３がオンされ、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ２がオフされる。
【００３４】
図５（ａ）〜（ｄ）は、出力電圧指令値Ｖｏ＊が正電圧から負電圧に変化する期間ｔ４〜ｔ６におけるメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３のオン／オフ状態と電流経路を示す図である。なお、「期間ｔ４〜ｔ６」とは図４に示された期間ｔ４〜ｔ６に対応する。
【００３５】
図５（ａ）に示すように、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ２がオンし、コンデンサＣ１からメイン素子Ｑ１を介してライン１４に正電圧が出力される。期間ｔ４からｔ５に移行する期間では、図５（ｂ）に示すように、メイン素子Ｑ１がオフしてＡＣスイッチ素子Ｑ２のみがオンする。
【００３６】
期間ｔ５では、図５（ｃ）に示すように、ＡＣスイッチ素子Ｑ２，Ｑ３がオンし、コンデンサＣ１，Ｃ２からＡＣスイッチ素子Ｑ２，Ｑ３を介してライン１４に中性点電圧が出力される。期間ｔ５からｔ６に移行する期間では、図５（ｄ）に示すように、ＡＣスイッチ素子Ｑ２がオフしてＡＣスイッチ素子Ｑ３のみがオンする。期間ｔ６では、図５（ｅ）に示すように、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ３がオンし、コンデンサＣ２からメイン素子Ｑ４を介してライン１４に負電圧が出力される。
【００３７】
図６（ａ）〜（ｄ）は、出力電圧指令値Ｖｏ＊が負電圧から正電圧に変化する期間ｔ８〜ｔ１０におけるメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３のオン／オフ状態と電流経路を示す図である。なお、「期間ｔ８〜ｔ１０」とは図４に示された期間ｔ８〜ｔ１０に対応する。
【００３８】
図６（ａ）に示すように、期間ｔ８では、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ３がオンし、コンデンサＣ２からメイン素子Ｑ４を介してライン１４に負電圧が出力される。期間ｔ８からｔ９に移行する期間では、図６（ｂ）に示すように、メイン素子Ｑ４がオフしてＡＣスイッチ素子Ｑ３のみがオンする。
【００３９】
期間ｔ９では、図６（ｃ）に示すように、ＡＣスイッチ素子Ｑ２，Ｑ３がオンし、コンデンサＣ１，Ｃ２からＡＣスイッチ素子Ｑ２，Ｑ３を介してライン１４に中性点電圧が出力される。期間ｔ９からｔ１０に移行する期間では、図６（ｄ）に示すように、ＡＣスイッチ素子Ｑ３がオフしてＡＣスイッチ素子Ｑ２のみがオンする。期間ｔ１０では、図６（ｅ）に示すように、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ２がオンし、コンデンサＣ１からメイン素子Ｑ１を介してライン１４に正電圧が出力される。
【００４０】
各ユニットを３レベル回路として動作させることにより、２レベル回路に比べて、出力電圧の波形を正弦波により近づけることが可能である。しかしながら、ＡＣスイッチ素子Ｑ２，Ｑ３のいずれか一方に故障（具体的には開放破壊）が生じた場合には、その故障の生じたＡＣスイッチ素子を含むユニットの動作が２レベル動作となる。
【００４１】
この場合、メイン素子Ｑ１，Ｑ４のオン／オフによる出力電圧Ｖｏの変化幅が大きくなるためサージ電圧が大きくなる。このサージ電圧がメイン素子Ｑ１，Ｑ４の耐圧を超えた場合には、メイン素子Ｑ１，Ｑ４が損傷するおそれがある。
【００４２】
実施の形態１では、ＡＣスイッチ素子Ｑ２に入出力される電流（図２に示す電流ｉｄｕおよび図３に示す電流ｉｄが電流センサ６によって検出される。そして、検出された電流に基づいて、ＡＣスイッチ素子Ｑ２，Ｑ３の故障が検出される。ＡＣスイッチ素子Ｑ２，Ｑ３の故障が検出された場合、制御回路１０は、電力変換装置を停止する。具体的には、各相のスイッチ素子（ＡＣスイッチ素子およびメイン素子）をオフする。
【００４３】
図７は、図３に示した故障検出回路２７の構成を示した図である。図７を参照して、故障検出回路２７は、積分回路３１と、リミット値生成回路３２と、比較器３３，３４と、ＯＲ回路３５とを備える。
【００４４】
積分回路３１は、各ユニットの電流センサ６によって検出された電流ｉｄを積分する。リミット値生成回路３２は、電流ｉｄの積分値の正のリミット値および負のリミット値を生成する。比較器３３は、電流ｉｄの積分値と正のリミット値とを比較する。比較器３４は、電流ｉｄの積分値と負のリミット値とを比較する。ＯＲ回路３５は、比較器３３の出力および比較器３４の出力の論理和を生成する。ＯＲ回路３５の出力はゲート制御回路２６に与えられる。
【００４５】
ＡＣスイッチ素子Ｑ２，Ｑ３の正常時には、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ３側でのスイッチング期間（たとえば図４で示したｔ２〜ｔ４の期間）において、電流センサ６は正方向の電流ｉｄを検出する。一方、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ２側でのスイッチング期間（たとえば図４で示したｔ６〜ｔ８の期間）において、電流センサ６は負方向の電流ｉｄを検出する。ＡＣスイッチ素子Ｑ２，Ｑ３の正常時には、１周期にわたる電流ｉｄの積分値は０である。
【００４６】
この場合、比較器３３，３４のいずれの出力も「０」になるため、ＯＲ回路３５の出力は、ＡＣスイッチ素子Ｑ２，Ｑ３が正常であることを示す「０」となる。したがって、ゲート制御回路２６はメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオン／オフするための制御信号を生成する。
【００４７】
一方、ＡＣスイッチ素子Ｑ２が開放故障した場合、メイン素子Ｑ１およびＡＣスイッチ素子Ｑ３側でのスイッチング期間には正方向の電流ｉｄが生じない。したがって電流ｉｄの１周期の積分値が負の値となる。電力変換装置１００の動作を継続するうちに電流ｉｄの積分値が負方向に増大して負のリミット値を下回る。このとき、比較器３４はＡＣスイッチ素子Ｑ２の故障を示す「１」を出力する。ＯＲ回路３５は、比較器３４の出力「１」に応じて「１」を出力する。
【００４８】
逆にＡＣスイッチ素子Ｑ３が開放故障した場合、メイン素子Ｑ４およびＡＣスイッチ素子Ｑ２側でのスイッチング期間には負方向の電流ｉｄが生じない。したがって電流ｉｄの１周期の積分値が正の値となる。電力変換装置１００の動作を継続するうちに電流ｉｄの積分値が正方向に増大して正のリミット値を上回る。このとき、比較器３３はＡＣスイッチ素子Ｑ３の故障を示す「１」を出力する。ＯＲ回路３５は、比較器３３の出力「１」に応じて「１」を出力する。
【００４９】
正のリミット値は、たとえば電流ｉｄが正である期間（すなわち半周期）の電流ｉｄの積分値の２倍に設定される。同じく負のリミット値は、たとえば電流ｉｄが負である期間（すなわち半周期）の電流ｉｄの積分値の２倍に設定される。なお、リミット値の設定はこれに限定されるものではない。
【００５０】
ＯＲ回路３５の出力「１」は、ＡＣスイッチ素子Ｑ２またはＱ３の故障を示す。この場合、ゲート制御回路２６はメイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフするための制御信号を生成する。すなわち比較器３３，３４は、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフするための信号を生成するための回路である。
【００５１】
図８および図９は、ＡＣスイッチ素子Ｑ２が開放破壊した場合の電力変換装置１００の動作をシミュレーションした結果を示した波形図である。図８は、負荷が１００％である場合の電力変換装置１００の動作を示した波形図であり、図９は、負荷が２０％である場合の電力変換装置１００の動作を示した波形図である。図８および図９を参照して、電流の向きは、スイッチ素子のコレクタからエミッタに電流が流れる場合には正、当該スイッチ素子に逆並列接続されたダイオードに電流が流れる場合には負としている。
【００５２】
ＡＣスイッチ素子Ｑ２が開放破壊した後には、ＡＣスイッチ素子Ｑ２に電流が流れない。このため、ＡＣスイッチ素子の電流ｉｄとして、負方向の電流、すなわち、ダイオードＤ２およびＡＣスイッチ素子Ｑ３を流れる電流のみがＡＣスイッチ素子の電流ｉｄとして発生する。このため電流ｉｄの積分値が負方向に増大する。逆に、ＡＣスイッチ素子Ｑ３が開放破壊した場合、ＡＣスイッチ素子の電流ｉｄとして、正方向の電流、すなわち、ダイオードＤ３およびＡＣスイッチ素子Ｑ２を流れる電流のみが発生する。この場合には、電流ｉｄの積分値が正方向に増大する。したがって図７に示した故障検出回路２７によりＡＣスイッチ素子Ｑ２またはＱ３の故障を検出できる。
【００５３】
以上のように実施の形態１によれば、故障検出回路２７は、ＡＣスイッチ素子Ｑ２，Ｑ３に流れる電流ｉｄの積分値を上限値と比較する。これによってＡＣスイッチ素子Ｑ２またはＱ３の故障を検出できる。
【００５４】
さらに実施の形態１によれば、故障検出回路２７が、ある相におけるＡＣスイッチ素子Ｑ２またはＱ３の開放故障を検出した場合に、ゲート制御回路２６は、電力変換装置を停止させるための信号を生成する。これにより、故障が拡大するのを防ぐことができる。
【００５５】
［実施の形態２］
図１０は、本発明の実施の形態２による電力変換装置が備える３つのユニットのうちのＵ相ユニットの構成を説明するための図である。なお、残りの２つのユニットの構成は、図１０に示されたＵ相ユニットの構成と同じである。
【００５６】
図２および図１０を参照して、実施の形態２に係る電力変換装置では、各ユニットの電流センサ６が省略されている点において実施の形態１と異なる。さらに、実施の形態２に係る電力変換装置は、制御回路１０に代えて制御回路１０Ａを備える点において実施の形態１と異なる。実施の形態２に係る電力変換装置の他の部分の構成は、実施の形態１に係る電力変換装置の対応する部分の構成と同様であるので以後の説明は繰り返さない。
【００５７】
図１１は、図１０に示した制御回路１０Ａの構成例を示した機能ブロック図である。図３および図１１を参照して、制御回路１０Ａは、故障検出回路２７に代えて故障検出回路２７Ａを備える点において制御回路１０と異なる。制御回路１０Ａの他の部分の構成は、制御回路１０の対応する部分の構成と同様であるので以後の説明は繰り返さない。
【００５８】
図８および図９を再び参照して、ＡＣスイッチ素子Ｑ２の開放破壊が発生した場合には、出力電圧Ｖｏのｄ軸成分およびｑ軸成分に歪みに発生する（図８および図９中の破線で囲まれた部分）。実施の形態２では、故障検出回路２７Ａが出力電圧Ｖｏのｄ軸成分およびｑ軸成分の歪み率に基づいて、ＡＣスイッチ素子Ｑ２またはＱ３の開放故障を検出する。ｄ軸成分、ｑ軸成分ともに、歪み率は、電圧指令値に対する出力電圧の比から求められる。歪み率を算出するため、故障検出回路２７Ａは、出力電流制御回路２５から出力電圧指令値Ｖｏ＊を受ける。
【００５９】
図１２は、図１１に示した故障検出回路２７Ａの構成図である。図１２を参照して、故障検出回路２７Ａは、歪み率算出部４１と、リミット値生成回路４２と、比較器４３，４４と、ＯＲ回路４５と、ＲＳフリップフロップ４６と、タイマー４７とを備える。
【００６０】
歪み率算出部４１は、各相の電圧センサ８によって検出された電圧Ｖｏを受けて、ｄ軸成分およびｑ軸成分を生成する。
【００６１】
歪み率算出部４１は、出力電流制御回路２５から出力電圧指令値Ｖｏ＊を受けて、出力電圧指令値Ｖｏ＊のｄ軸成分およびｑ軸成分を生成する。
【００６２】
さらに歪み率算出部４１は、ｄ軸成分およびｑ軸成分の各々について、指令値に対する実際の出力電圧の比率を算出し、歪み率がない場合の比率（＝１）から、算出された比率を減算する。これにより、ｄ軸成分およびｑ軸成分の各々の歪み率が算出される。ｄ軸成分の歪み率は比較器４３に与えられ、ｑ軸成分の歪み率は比較器４４に与えられる。
【００６３】
リミット値生成回路４２は、ｄ軸成分の歪み率およびｑ軸成分の歪み率のリミット値を生成する。この実施の形態では、ｄ軸成分の歪み率のリミット値とｑ軸成分の歪み率のリミット値とは共通である。リミット値は、特に限定されないが、たとえば５％である。なお、ｄ軸成分とｑ軸成分とでリミット値が異なっていてもよい。
【００６４】
比較器４３は、ｄ軸成分の歪み率とリミット値とを比較する。比較器４４は、ｑ軸成分の歪み率とリミット値とを比較する。ｄ軸成分の歪み率がリミット値を上回る場合、比較器４３が「１」を出力する。ｑ軸成分の歪み率がリミット値を上回る場合、比較器４４が「１」を出力する。なお、比較器４３，４４の各々は、対応する成分の歪み率がリミット値を下回る場合には「０」を出力する。
【００６５】
ＯＲ回路４５は、比較器４３の出力および比較器４４の出力の論理和を生成する。ＯＲ回路４５の出力はＲＳフリップフロップ４６のＳ端子に入力される。
【００６６】
比較器４３の出力および比較器４４の出力の少なくとも一方が「１」である場合、ＯＲ回路４５の出力が「１」となる。これにより、ＲＳフリップフロップ４６の出力（Ｑ端子からの出力）が「１」となる。ＲＳフリップフロップ４６の出力はゲート制御回路２６に送られるとともに、タイマー４７に送られる。
【００６７】
タイマー４７は、ＲＳフリップフロップ４６の出力が「１」になると起動されて、所定の時間（たとえば１秒）の後に「１」を出力する。「１」を出力した後に、タイマー４７の出力は「０」に戻る。タイマー４７の出力はＲＳフリップフロップ４６のＲ端子に入力される。タイマー４７の出力が「１」となることにより、ＲＳフリップフロップ４６の出力がリセットされて「０」に戻る。
【００６８】
すなわち、比較器４３の出力および比較器４４の出力の少なくとも一方が「１」である場合、タイマー４７によって設定された所定の時間の間、ＲＳフリップフロップ４６の出力が「１」に保たれ、その後リセットされる。なお、比較器４３の出力および比較器４４の出力がともに「０」である場合には、ＲＳフリップフロップ４６の出力が「０」に保たれる。
【００６９】
ＡＣスイッチ素子Ｑ２，Ｑ３が正常である場合、出力電圧のｄ軸成分およびｑ軸成分は一定値である。しかしながらＡＣスイッチ素子Ｑ２あるいはＱ３が開放故障した場合、その故障したＡＣスイッチ素子は、本来オンすべき期間にオンすることができない。このために、出力電圧のｄ軸成分およびｑ軸成分に歪みが生じる。歪み率がリミット値を上回ることによって、故障検出回路２７Ａは、ＡＣスイッチ素子Ｑ２あるいはＱ３の開放故障を検出する。比較器４３，４４、ＯＲ回路４５、ＲＳフリップフロップ４６およびタイマー４７は、ｄ軸成分の歪み率が上限値を超えた場合、および、ｑ軸成分の歪み率が上限値を超えた場合の少なくとも一方の場合に、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３をオフするための信号を生成する信号生成回路を構成する。
【００７０】
実施の形態２によれば、実施の形態１と同様の効果が得られる。また、実施の形態２によれば、電圧センサ８を、メイン素子Ｑ１，Ｑ４およびＡＣスイッチ素子Ｑ２，Ｑ３の制御だけでなく、ＡＣスイッチ素子Ｑ２またはＱ３の開放故障の検出にも用いる。したがって実施の形態２によれば、ＡＣスイッチ素子Ｑ２，Ｑ３に流れる電流を検出する電流センサを不要としながら、ＡＣスイッチ素子Ｑ２またはＱ３の開放故障を検出できる。
【００７１】
さらに実施の形態２によれば、出力電圧のｄ軸成分およびｑ軸成分の歪み率に基づいてＡＣスイッチ素子の開放故障が検出される。出力電圧として三相交流電圧をそのまま用いる場合、三相交流電圧が時間的に変化するために歪みを検出することが難しい可能性がある。これに対して、ＡＣスイッチ素子の正常時には、ｄ軸成分およびｑ軸成分は一定値である。従って実施の形態２によれば、ｄ軸成分またはｑ軸成分の歪み率を検出することで出力電圧の歪みの検出が容易になる。
【００７２】
［実施の形態３］
実施の形態３では、実施の形態１と実施の形態２とを組み合わせてＡＣスイッチ素子Ｑ２またはＱ３の開放故障を検出する。
【００７３】
図１３は、本発明の実施の形態３による電力変換装置が備える３つのユニットのうちのＵ相ユニットの構成を説明するための図である。なお、残りの２つのユニットの構成は、図１３に示されたＵ相ユニットの構成と同じである。図２および図１３を参照して、実施の形態３に係る電力変換装置では、各ユニットの構成は実施の形態１と同様である。ただし制御回路１０に代えて制御回路１０Ｂを備える点において、実施の形態３に係る電力変換装置は実施の形態１に係る電力変換装置と異なっている。なお、実施の形態３に係る電力変換装置の他の部分の構成は、実施の形態１に係る電力変換装置の対応する部分の構成と同様であるので以後の説明は繰り返さない。
【００７４】
図１４は、図１３に示した制御回路１０Ｂの構成例を示した機能ブロック図である。図３および図１４を参照して、制御回路１０Ｂは、故障検出回路２７に代えて故障検出回路２７Ｂを備える点において制御回路１０と異なる。制御回路１０Ｂの他の部分の構成は、制御回路１０の対応する部分の構成と同様であるので以後の説明は繰り返さない。
【００７５】
図１５は、図１４に示した故障検出回路２７Ｂの構成図である。図１５を参照して、故障検出回路２７Ｂは、故障検出回路２７と、故障検出回路２７Ａと、ＯＲ回路５１とを備える。故障検出回路２７は図７に示した構成を有する。故障検出回路２７Ａは図１２に示した構成を有する。ＯＲ回路５１は、故障検出回路２７の出力と故障検出回路２７Ａの出力との論理和を生成する。ＯＲ回路５１の出力は、ゲート制御回路２６に与えられる。
【００７６】
図１５に示された構成によれば、実施の形態１によるＡＣスイッチ素子の故障の検出と、実施の形態２によるＡＣスイッチ素子の故障の検出とが組み合わされる。したがって、ＡＣスイッチ素子の故障をより確実に検出することができる。
【００７７】
なお、上記の各実施の形態では、直流電力から三相交流に電力変換を行なう構成について説明したが、三相交流から直流電力に電力変換を行なう構成にも本発明を適用することが可能である。また、たとえばユニットの数を２つとすることで、直流電力と単相交流との間で電力変換を行なう構成にも本発明は適用可能である。
【００７８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７９】
１ 直流電源、２ インバータ、２Ｕ Ｕ相ユニット、２Ｖ Ｖ相ユニット、２Ｗ Ｗ相ユニット、６，７ 電流センサ、８ 電圧センサ、１０，１０Ａ，１０Ｂ 制御回路、１１ 正極ライン、１２ 負極ライン、１３，１４，１４Ｕ，１４Ｖ，１４Ｗ，１５ ライン、１６ 負荷、２１ 基準発生回路、２２ 出力電圧制御回路、２３ 零相電圧制御回路、２４ 加算部、２５ 出力電流制御回路、２６ ゲート制御回路、２７，２７Ａ，２７Ｂ 故障検出回路、３１ 積分回路、３２，４２ リミット値生成回路、３３，３４，４３，４４ 比較器、３５，４５，５１ ＯＲ回路、４１ 歪み率算出部、４６ ＲＳフリップフロップ、４７ タイマー、１００ 電力変換装置、Ｃ１，Ｃ２ コンデンサ、Ｄ１〜Ｄ４ ダイオード、Ｑ１，Ｑ４ メイン素子。
【特許請求の範囲】
【請求項１】
直流の正相と中性相との間に接続された第１のコンデンサと、
前記直流の負相と前記中性相との間に接続された第２のコンデンサと、
前記直流の前記正相と前記負相との間に直列に接続された第１および第２のスイッチ素子と、
前記第１および第２のスイッチ素子にそれぞれ逆並列接続された第１および第２のダイオードと、
その一方端が前記第１および第２のスイッチ素子の接続点に接続された第３のスイッチ素子と、
その一方端が前記中性相に接続され、その他方端が前記第３のスイッチ素子の他方端に接続された第４のスイッチ素子と、
前記第３および第４のスイッチ素子にそれぞれ逆並列接続された第３および第４のダイオードと、
前記第１および第２のスイッチ素子が３レベル変換回路として動作するように、前記第１から第４のスイッチ素子を制御する制御部と、
前記第３および第４のスイッチ素子の少なくとも１つが故障したことを検出する故障検出回路とを備え、
前記制御部は、前記故障検出回路の出力に応じて、前記電力変換装置を停止させる、電力変換装置。
【請求項２】
前記電力変換装置は、前記第３のスイッチ素子の一方端に対して入出力される電流を検出するための電流センサをさらに含み、
前記故障検出回路は、
前記電流センサで検出された電流値を積分する積分回路と、
前記積分回路からの前記電流値の積分値と、前記積分値の所定の上限値とを比較して、前記積分値が前記所定の上限値を超える場合に、前記第１から第４のスイッチ素子をオフするための信号を生成する比較回路とを含む、請求項１に記載の電力変換装置。
【請求項３】
前記電力変換装置は、
前記第１および第２のスイッチ素子の前記接続点の電圧を検出するための電圧センサをさらに備え、
前記制御部は、前記電圧センサで検出された電圧値に基づいて前記第１から第４のスイッチ素子を制御し、
前記故障検出回路は、
前記電圧センサで検出された前記電圧値のｄ軸成分およびｑ軸成分を生成し、前記ｄ軸成分および前記ｑ軸成分の各々に対応する基準値を用いて前記ｄ軸成分および前記ｑ軸成分の各々の歪み率を算出する歪み率算出部と、
前記ｄ軸成分の歪み率が上限値を超えた場合、および、前記ｑ軸成分の歪み率が上限値を超えた場合の少なくとも一方の場合に、前記第１から第４のスイッチ素子をオフするための信号を生成する信号生成回路とを含む、請求項１または２に記載の電力変換装置。
【請求項１】
直流の正相と中性相との間に接続された第１のコンデンサと、
前記直流の負相と前記中性相との間に接続された第２のコンデンサと、
前記直流の前記正相と前記負相との間に直列に接続された第１および第２のスイッチ素子と、
前記第１および第２のスイッチ素子にそれぞれ逆並列接続された第１および第２のダイオードと、
その一方端が前記第１および第２のスイッチ素子の接続点に接続された第３のスイッチ素子と、
その一方端が前記中性相に接続され、その他方端が前記第３のスイッチ素子の他方端に接続された第４のスイッチ素子と、
前記第３および第４のスイッチ素子にそれぞれ逆並列接続された第３および第４のダイオードと、
前記第１および第２のスイッチ素子が３レベル変換回路として動作するように、前記第１から第４のスイッチ素子を制御する制御部と、
前記第３および第４のスイッチ素子の少なくとも１つが故障したことを検出する故障検出回路とを備え、
前記制御部は、前記故障検出回路の出力に応じて、前記電力変換装置を停止させる、電力変換装置。
【請求項２】
前記電力変換装置は、前記第３のスイッチ素子の一方端に対して入出力される電流を検出するための電流センサをさらに含み、
前記故障検出回路は、
前記電流センサで検出された電流値を積分する積分回路と、
前記積分回路からの前記電流値の積分値と、前記積分値の所定の上限値とを比較して、前記積分値が前記所定の上限値を超える場合に、前記第１から第４のスイッチ素子をオフするための信号を生成する比較回路とを含む、請求項１に記載の電力変換装置。
【請求項３】
前記電力変換装置は、
前記第１および第２のスイッチ素子の前記接続点の電圧を検出するための電圧センサをさらに備え、
前記制御部は、前記電圧センサで検出された電圧値に基づいて前記第１から第４のスイッチ素子を制御し、
前記故障検出回路は、
前記電圧センサで検出された前記電圧値のｄ軸成分およびｑ軸成分を生成し、前記ｄ軸成分および前記ｑ軸成分の各々に対応する基準値を用いて前記ｄ軸成分および前記ｑ軸成分の各々の歪み率を算出する歪み率算出部と、
前記ｄ軸成分の歪み率が上限値を超えた場合、および、前記ｑ軸成分の歪み率が上限値を超えた場合の少なくとも一方の場合に、前記第１から第４のスイッチ素子をオフするための信号を生成する信号生成回路とを含む、請求項１または２に記載の電力変換装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図８】
【図９】
【公開番号】特開２０１２−２５７３６１（Ｐ２０１２−２５７３６１Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１１−１２８１０８（Ｐ２０１１−１２８１０８）
【出願日】平成２３年６月８日（２０１１．６．８）
【出願人】（５０１１３７６３６）東芝三菱電機産業システム株式会社 (904)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２３年６月８日（２０１１．６．８）
【出願人】（５０１１３７６３６）東芝三菱電機産業システム株式会社 (904)
【Ｆターム（参考）】
[ Back to top ]