電子機器、電子機器の調整方法およびIC
【課題】複数の回路部の調整を効率よく行なえる電子機器を提供する。
【解決手段】第1のICは、調整データにより調整可能について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、不揮発性メモリを外部に対して接続するためのインターフェースを備える。第2のICは、第1のICのインターフェース部が接続される信号処理プロセッサを内部構成部として備えると共に他の回路に補正データを供給する補正データ供給部を備える。信号処理プロセッサは、インターフェース部を通じて不揮発性メモリから事前調整調整データを受け取り、受け取った事前調整データから実使用調整データを生成して第1のICに送ると共に、不揮発性メモリから補正用データにを受け取り、受け取った補正用データに基づく補正データを、他の回路に供給する。
【解決手段】第1のICは、調整データにより調整可能について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、不揮発性メモリを外部に対して接続するためのインターフェースを備える。第2のICは、第1のICのインターフェース部が接続される信号処理プロセッサを内部構成部として備えると共に他の回路に補正データを供給する補正データ供給部を備える。信号処理プロセッサは、インターフェース部を通じて不揮発性メモリから事前調整調整データを受け取り、受け取った事前調整データから実使用調整データを生成して第1のICに送ると共に、不揮発性メモリから補正用データにを受け取り、受け取った補正用データに基づく補正データを、他の回路に供給する。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、例えばテレビ放送受信機などの電子機器、当該電子機器の構成部の調整方法およびICに関する。
【背景技術】
【0002】
例えばテレビ放送受信機のチューナのフロントエンド部においては、同調回路のトラッキングフィルタでの同調周波数調整やゲイン調整、映像中間周波数用のバンドパスフィルタのイメージ妨害除去特性の調整など、各種の調整が必要である。
【0003】
例えば、一般に可変容量ダイオードは、IC化した場合、特性を揃えることができるが、コイルはIC化できないので、インダクタンスがばらついてしまう。この結果、同調用のコイルのインダクタンスのばらつきにより、同調回路の同調周波数にトラッキングエラーが生じてしまう。
【0004】
従来、トラッキングエラーの調整は、空芯コイルを手調整することで行なわれていたが、空芯コイルが大きいため小型化ができない、また、調整に人手が必要であるなどの問題があった。
【0005】
この問題を解決するものとして、例えば特許文献1(特開平11−168399号公報参照)には、受信周波数毎のトラッキングエラーの調整データ(可変容量ダイオードに供給する調整データ)を不揮発性メモリに格納しておき、それを用いてトラッキングエラーを自動調整する受信機が提供されている。
【0006】
すなわち、実際の受信機において、受信周波数毎に、その受信感度が最大となるように、可変容量ダイオードに供給する同調用データを調整して最適値を求め、それをトラッキングエラーの事前取得調整データとして不揮発性メモリに格納しておく。そして、使用者により選択された受信周波数毎に、不揮発性メモリから対応する事前取得調整データを読み出して、トラッキングエラーを自動調整するようにする。
【0007】
上記の特許文献は、次の通りである。
【特許文献1】特開平11−168399号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
ところで、上記のトラッキングエラーは、受信機に搭載されるフロントエンド回路毎に異なるものであるので、不揮発性メモリに格納すべき事前取得調整データもフロントエンド回路毎に異なるものとなる。そこで、フロントエンド回路をIC化した場合に、不揮発性メモリを、当該フロントエンド回路ICに内蔵させ、使用者が選択した受信周波数毎に対応した事前取得調整データを、その内蔵不揮発性メモリから読み出して、トラッキングエラー調整するようにすることが考えられる。
【0009】
フロントエンド回路のみではなく、テレビ放送受信機の他の構成回路についても、抵抗や容量素子などのばらつきのために、調整が必要になる場合がある。その場合において、それらの構成回路をIC化したときには、そのそれぞれの回路IC毎に、ばらつき調整データを記憶する不揮発性メモリを内蔵させることが考えられる。
【0010】
しかしながら、テレビ放送受信機の構成回路のそれぞれに対して、不揮発性メモリをIC内に設けることは不経済であり、コスト高となるという問題がある。
【0011】
この発明は、上述の点にかんがみ、上述の問題点を解決して、複数の回路部の調整を効率よく行なえる電子機器を提供することができるようにすることを目的とする。
【課題を解決するための手段】
【0012】
上記の課題を解決するために、請求項1の発明は、
調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路用の補正用データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データおよび前記補正用データを外部に転送するデータ転送機能および外部から送られてくる実使用調整データを前記内部構成部に供給するデータ保持機能とを備えるインターフェース部とを備える第1のIC(Integrated Circuit;集積回路)と、
前記第1のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備えると共に前記他の回路に補正データを供給する補正データ供給部を備え、前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記調整データを受け取り、受け取った前記調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにすると共に、前記不揮発性メモリから読み出された前記補正用データを受け取り、受け取った前記補正用データを、前記補正データ供給部に供給して、当該補正データ供給部から前記他の回路に供給する補正データを調整するようにする第2のICと、
を備える電子機器を提供する。
【0013】
この発明においては、第1のICの不揮発性メモリには、当該第1のIC用の事前取得調整データだけではなく、他の回路の調整用の補正用データが記憶される。そして、第2のICの信号処理プロセッサにより、第1のIC用の事前取得調整データだけではなく、他の回路の補正用データが読み出される。第2のICの信号処理プロセッサは、第1のICに対しては、第1のIC用の事前取得調整データから実使用調整データを生成して、第1のICに供給するようにする。
【0014】
また、第2のICの信号処理プロセッサは、取得した補正用データに基づく補正データを補正データ供給部から他の回路に供給する。
【発明の効果】
【0015】
この発明によれば、第1のICの不揮発性メモリには、当該第1のICの内部構成部用の事前取得調整データのみではなく、他の回路の補正用データが記憶されるので、調整や補正が必要な全ての回路部の個々に対して調整データを記憶するメモリを用意する必要はない。したがって、効率よく、調整データを保持して、複数の構成部の調整処理を行うことができる。
【発明を実施するための最良の形態】
【0016】
以下、この発明による電子機器の実施形態を、テレビ放送受信機の場合を例にとって、図を参照しながら説明する。
【0017】
図1は、この発明による電子機器の実施形態のテレビ放送受信機の要部の構成例を示すブロック図である。この実施形態のテレビ放送受信機は、IC化により簡略化した構成とされており、主要な構成部分として、フロントエンド回路IC1と、復調回路IC2と、映像出力アンプ3とを備えると共に、マイクロコンピュータ(以下、マイコンと略称する)を備えて構成されるシステムコントローラ4とを備える。復調回路IC2は、マイコンからなる信号処理プロセッサ61を備える。
【0018】
システムコントローラ4には、リモコン受信部8が接続されている。リモコン受信部8は、リモコン送信機9からのリモコン信号を受信して、システムコントローラ4に転送する。システムコントローラ4は、受け取ったリモコン信号を解析し、電源オン/オフ操作、選局チャンネル切替操作などのユーザ操作を判定し、その判定結果に応じて制御を行なう。
【0019】
テレビ放送信号受信アンテナ5で受信されたテレビ放送信号は、スイッチ回路6を通じ、アンテナ端子ピンT11を通じてフロントエンド回路IC1に供給される。そして、この実施形態のテレビ放送受信機は、後述するフロントエンド回路部10の調整部の校正(キャリブレーション)の際のテスト信号を発生するテスト信号発生部7を備える。このテスト信号発生部7からのテスト信号は、スイッチ回路6を通じ、アンテナ端子ピンT11を通じてフロントエンド回路IC1に供給される。
【0020】
この実施形態では、選局チャンネル切替時など、フロントエンド回路部10の各調整部の調整変更時には、復調回路IC2の信号処理プロセッサ61は、自動的にキャリブレーションモードとなり、後述するようなキャリブレーションを実行するようにする。
【0021】
信号処理プロセッサ61は、キャリブレーションモードの開始時に、スイッチ回路6を、テスト信号発生部7側に切り替えると共に、テスト信号発生部7からテスト信号の発生を開始させる。テスト信号発生部7からのテスト信号は、特定の単一周波数の信号とされる。また、信号処理プロセッサ61は、キャリブレーションモードの終了時には、スイッチ回路6をアンテナ5側に戻して、テレビ放送信号を受信する状態に戻す。
【0022】
この実施形態では、フロントエンド回路IC1は、調整データにより調整が可能な内部構成部の例としてのフロントエンド回路部10と、事前取得調整データを記憶する不揮発性メモリ51と、インターフェース部52とを有する。
【0023】
フロントエンド回路部10は、後述するような複数個の調整部を備える。それぞれの調整部については、1または複数個の調整項目がある。不揮発性メモリ51には、当該テレビ放送受信機の製造工場からの出荷前において、当該フロントエンド回路部10の調整部の調整項目について予め求められた調整データが、事前取得調整データとして記憶される。なお、この実施形態では、出荷後の時点でも、不揮発性メモリ51に、事前取得調整データを追加することができるように構成されている。
【0024】
不揮発性メモリ51は、インターフェース部52に接続されている。インターフェース部52は、フロントエンド回路IC1の端子ピンT14を通じて、復調回路IC2の後述する信号処理プロセッサ61(マイコン)に接続されている。
【0025】
この場合において、事前取得調整データの取得に当たっては、先ず、テスターを用いて、各調整部の調整項目について、変化するパラメータ、この実施形態では、選局するチャンネルに応じた周波数、の予め定めた値において最適状態となるように調整データを調整する。そして、その最適状態となったときの調整データを、事前取得調整データとして、対応するパラメータ値(周波数値)と対応させて、信号処理プロセッサ61を介して、不揮発性メモリ51に記憶する。
【0026】
なお、信号処理プロセッサ61を介することなく、テスターがインターフェース部52を介して事前取得調整データを書き込むようにすることもできる。
【0027】
後述もするように、この実施形態では、事前取得調整データを記憶するパラメータ値としては、選局するチャンネルの全てに対応する周波数について、事前取得調整データを得る必要はなく、離散的なパラメータ値でよい。後述するように、離散的なパラメータ値の間のパラメータ値に対応する調整データは、不揮発性メモリに記憶されている事前取得調整データから、補間処理により得ることが可能である。
【0028】
例えば、中間周波帯域についてのバンドパスフィルタのイメージ妨害除去を調整項目とした場合、例えばVHFのハイバンドやローバンド、あるいはUHFバンドにおける、最大、最小2点、あるいはそれ以上のVCO周波数で、イメージ妨害除去についての調整を行い、そのときに最適となった調整データを、それぞれの周波数パラメータに対応付けて、事前取得調整データとして、不揮発性メモリ51に記憶させるようにする。
【0029】
そして、事前取得調整データは、後述するように、この実施形態では、信号処理プロセッサ61で、エラー訂正エンコード処理されて、不揮発性メモリ51に記憶される。
【0030】
なお、テスターがインターフェース部52を介して事前取得データを書き込むようにする場合には、テスターで事前取得調整データについてのエラー訂正エンコード処理がなされる。
【0031】
不揮発性メモリ51に記憶される事前取得調整データは、周波数などのパラメータについて変化しない一部のものは、エラー訂正デコード処理をすれば、そのまま実調整データとして、フロントエンド回路部10の調整部に供給されるものもある。
【0032】
しかし、上述したように、チャンネル周波数をパラメータとする主要な調整データは、全てのパラメータ値について記憶しようとすると、記憶数が多数となってしまうので、上述したように、離散的なパラメータ値についてのみの少ない数の事前取得調整データとされる。したがって、その場合には、それらの事前取得調整データは、フロントエンド回路部10の各調整部にそのまま供給される実調整データではなく、実調整データを、後述する復調回路ICの信号処理プロセッサ(マイコン)が補間処理により生成する際の基本データとなるものである。
【0033】
不揮発性メモリ51に記憶されている事前取得調整データは、インターフェース部52を介した、復調回路IC2の信号処理プロセッサ61からの読み出し要求により読み出される。インターフェース部52は、読み出し要求に応じて不揮発性メモリ51から読み出された事前取得調整データを、信号処理プロセッサ61に転送するようにする機能を備える。
【0034】
後述するように、信号処理プロセッサ61は、不揮発性メモリ51から読み出した事前取得調整データから、実使用調整データを生成して、フロントエンド回路IC1に送ってくる。インターフェース部52は、この信号処理プロセッサ61からの実使用調整データを受け取って、内蔵するレジスタに保持し、フロントエンド回路部10の各調整部に供給する機能を備える。
【0035】
フロントエンド回路部10では、受信したテレビ放送信号を中間周波信号に変換する。そして、フロントエンド回路部10は、中間周波信号を、端子ピンT12を通じて復調回路IC2に送出する。
【0036】
この実施形態では、復調回路IC2は、中間周波信号から映像出力信号を生成する復調回路部60と、記述の信号処理プロセッサ(マイコン)61と、キャリブレーションモード時に、キャリブレーションの結果を検出するための検出回路62と、AGC電圧発生回路63と、アンプ調整電圧発生回路64とを有する。
【0037】
復調回路部60には、端子ピンT21を通じてフロントエンド回路IC1からの中間周波信号が供給される。復調回路部60は、入力された中間周波信号を復調して、映像出力信号を生成し、その映像出力信号を端子ピンT22を通じて映像出力アンプ3に供給するようにする。
【0038】
信号処理プロセッサ61は、端子ピンT23を通じて、フロントエンド回路IC1のインターフェース部52に接続されていると共に、端子ピンT24を通じてシステムコントローラ4にも接続されている。なお、この実施形態では、事前取得調整データは、端子ピンT24を通じて、信号処理プロセッサ61に送られ、信号処理プロセッサ61が、インターフェース部52を介して、不揮発性メモリ51に書き込む処理を行なう。
【0039】
検出回路62は、キャリブレーションモード時および事前取得調整データを求める際に、フロントエンド回路部10の各調整部に供給されている実使用調整データが最適なものであるか否かを判定するための判定信号の検出を行なう。検出回路62は、検出した判定信号を信号処理プロセッサ61に送る。
【0040】
信号処理プロセッサ61は、キャリブレーションモード時には、判定信号に基づいて生成された最適調整データ値を、インターフェース部52に送って、保持させるようにする。そして、信号処理プロセッサ61は、キャリブレーションモードが終了したときには、スイッチ回路6をアンテナ5側に切り換えると共に、テスト信号発生部7からのテスト信号の発生を停止させる。
【0041】
信号処理プロセッサ61は、不揮発性メモリ51に対する書き込み/読み出しアクセスを行なう機能と、不揮発性メモリ51から取得した事前取得調整データをエラー訂正デコードし、実使用調整データを生成する機能を備える。実使用調整データを生成する機能には、事前取得調整データから実使用調整データを補間により生成する機能の外、上述のように、キャリブレーションを実行して、最適な実使用調整データを生成する機能が含まれる。
【0042】
また、復調回路IC2のAGC電圧発生回路63は、復調回路部60の入力信号に応じて、フロントエンド回路部10における利得調整回路を制御するAGC電圧を生成する。キャリブレーションモード時には、フロントエンド回路部10における利得調整回路が固定利得となるように、固定AGC電圧を生成する。このAGC電圧発生回路63は、この実施形態では、PWM(Pulse Width Modulation)信号発生回路からなる。
【0043】
信号処理プロセッサ61は、キャリブレーションモード時には、復調回路部60が生成するAGC制御信号ではなく、固定利得となる制御信号をAGC電圧発生回路63に出力するように切り替える。AGC電圧発生回路63は、前記制御信号によりパルス幅が調整されたAGC電圧を、端子ピンT25および端子ピンT13を通じて、フロントエンド回路部10に供給する。これにより、後述するように、中間周波数信号でのAGC制御がなされるように構成されている。
【0044】
また、アンプ調整電圧発生回路64は、映像出力アンプ3に供給するアンプゲイン調整電圧を発生する。このアンプ調整電圧発生回路64も、この実施形態では、PWM信号発生回路からなる。
【0045】
映像出力アンプ3から出力される映像出力信号は、アナログ信号であって、その出力レベルは、その性格上、正確なレベルで出力されなければならない。しかし、復調回路IC2のばらつき(復調回路IC2内のD/A変換器や電源電圧のばらつきなど)および映像出力アンプ3が持つばらつき、回路を構成する抵抗毎のばらつきが存在するため、映像出力信号の出力レベルが正確にならない場合がある。
【0046】
従来は、映像出力アンプ3に可変抵抗器を取り付け、映像出力信号の出力レベルが規定値範囲になるように調整するようにしていた。このため、従来は、可変抵抗器を用いる部品コストの問題と、調整に手間取るという調整コストの問題があった。
【0047】
この従来の問題点にかんがみ、この実施形態では、映像出力アンプ3を可変利得アンプにより構成すると共に、復調回路IC2に、前述したように、PWM信号発生回路からなるアンプ調整電圧発生回路64を設ける。このアンプ調整電圧発生回路64には、信号処理プロセッサ61から、出力するPWM信号のパルス幅を制御する調整データが供給される。アンプ調整電圧発生回路64は、調整データによりパルス幅が調整されたアンプゲイン調整電圧を、端子ピンT26を通じて映像出力アンプ3に供給する。これにより、映像出力アンプ3からの映像出力信号の出力レベルが規定範囲になるように制御される。
【0048】
信号処理プロセッサ61がアンプ調整電圧発生回路64に供給する調整データは、この実施形態では、フロントエンド回路IC1の不揮発性メモリ51に記憶されている。信号処理プロセッサ61は、不揮発性メモリ51から、この映像出力アンプ3をゲイン調整するための調整データを取得し、アンプ調整電圧発生回路64に供給する。
【0049】
この映像出力アンプ3のゲイン調整データは、当該テレビ放送受信機の工場出荷前に、テスターを用いて映像出力アンプ3からの映像出力信号の出力レベルが規定範囲になるように調整して求める。そして、求めたゲイン調整データを、当該テレビ放送受信機の工場出荷前に、フロントエンド回路IC1用の前述した調整データと共に、不揮発性メモリ51に書き込むようにする。
【0050】
すなわち、この実施形態では、フロントエンド回路IC1の不揮発性メモリ51には、自回路の調整部の調整データのみではなく、他の回路用の調整データも記憶される。そして、この実施形態では、復調回路IC2が信号処理プロセッサ(マイコン)を備えるので、その信号処理プロセッサが、不揮発性メモリ51に記憶されている調整データの全てを読み出して取得する。そして、信号処理プロセッサ61は、取得したそれぞれの調整データを、所定の処理が必要な場合には当該処理を加えて、対象部位に供給するようにするものである。
【0051】
したがって、映像出力アンプ3用の調整データのみではなく、フロントエンド回路IC1以外のその他の回路部が調整が必要な場合に、その調整データも、不揮発性メモリ51に書き込むようにすることができる。その場合に、各調整データは、フロントエンド回路部10用、映像出力アンプ3用、などいずれの部位用であるかを、信号処理プロセッサ61が識別可能な状態で、不揮発性メモリ51に記憶される。
【0052】
[フロントエンド回路IC1の具体回路例]
図2に、この実施形態におけるフロントエンド回路IC1の、特に、フロントエンド回路部10の具体回路例について説明する。
【0053】
テレビ放送に使用される周波数(チャンネル)は国によって様々であり、カラー方式にも、NTSC、PAL、SECAMなどがある。さらに、アナログ放送もあれば、デジタル放送もある。
【0054】
そこで、テレビ放送の受信信号系を、テレビ放送を受信して中間周波信号を出力するフロントエンド回路と、そのフロントエンド回路の出力を処理してカラー映像信号および音声信号を出力するベースバンド処理回路とに分割することが考えられる。つまり、そのようにすることにより、テレビ放送の放送方式の違いに対処するものである。
【0055】
図2は、各国のテレビ放送を、その放送形式にかかわらず受信できるように構成したフロントエンド回路の一例である。この例においては、それぞれの国のテレビ放送で使用されている周波数を、
(A)46〜147MHz(VHF−Lバンド)
(B)147〜401MHz(VHF−Hバンド)
(C)401〜887MHz(UHFバンド)
の3バンドに分割し、それぞれの受信バンドにおいて、周波数を目的とするチャンネルに対応して変更できるようにしている。
【0056】
すなわち、図2において、鎖線で囲った部分1が、フロントエンド回路を示し、これは前述したように、1チップICにIC化されている。
【0057】
テレビ放送の放送波信号がアンテナにより受信され、その受信信号が、端子ピンT11からスイッチ回路11を通じてアンテナ同調回路12A〜12Cに選択的に供給される。この場合、アンテナ同調回路12A〜12Cは、上記(A)〜(C)項の受信バンドにそれぞれ対応するものである。そして、アンテナ同調回路12A〜12Cのそれぞれは、同調用コンデンサの容量をデジタルデータにより変更して同調周波数を変更し、この結果、目的とする周波数(チャンネル)の受信信号に同調するように構成されている。
【0058】
そして、これら同調回路12A〜12Cからの受信信号が、高周波増幅回路13A〜13Cを通じ、さらに、段間同調回路14A〜14Cを通じてスイッチ回路15に供給される。このスイッチ回路15は、スイッチ回路11と連動して切り換えられるものであり、したがって、スイッチ回路15からは目的とする受信バンドの受信信号SRXが取り出される。そして、この取り出された受信信号SRXがミキサ回路21I、21Qに供給される。
【0059】
なお、段間同調回路14A〜14Cも同調回路12A〜12Cと同様に構成されているものであるが、段間同調回路14Aは復同調回路とされている。また、後述するように、同調回路12A〜12Cおよび14A〜14Cの同調用コンデンサはIC1に内蔵され、同調用コイルはIC1に外付けとされている。
【0060】
また、VCO(Voltage Controlled Oscillator)31において、所定の周波数の発振信号が形成される。このVCO31は、局部発振信号を形成するためのものであり、PLL30の一部を構成している。すなわち、VCO31の発振信号が可変分周回路32に供給されて1/N(Nは正の整数)の周波数の信号に分周され、この分周信号が位相比較回路33に供給される。さらに、外部から端子ピンT16を通じて信号形成回路34にクロック(周波数は1〜2MHz程度)が供給されて所定の周波数f34の信号に分周され、この分周信号が位相比較回路33に基準信号として供給される。
【0061】
そして、位相比較回路33の比較出力がループフィルタ35に供給されて可変分周回路32の出力信号と、形成回路34の出力信号との位相差に対応してレベルの変化する直流電圧が取り出され、この直流電圧がVCO31に発振周波数f31の制御電圧として供給される。なお、フィルタ35には、端子ピンT17を通じて平滑用のコンデンサC11が外付けされる。
【0062】
したがって、VCO31の発振周波数f31は、
f31=N・f34 ・・・ (式2)
となるので、システムコントローラ4により、信号処理プロセッサ61を介して、分周比Nを制御すれば、VCO31の発振周波数f31を変更することができる。例えば、周波数f31は、受信バンドおよび受信周波数(受信チャンネル)に対応して1.8〜3.6GHzとされる。
【0063】
そして、このVCO31の発振信号が可変分周回路36に供給されて1/M(例えば、M=2、4、8、16、32)の周波数に分周される。この可変分周回路36の分周比Mも、システムコントローラ4により、信号処理プロセッサ61を介して制御される。
【0064】
そして、この可変分周回路36からの分周信号が分周回路37に供給されて、1/2の周波数で、かつ、位相が互いに直交する分周信号SLOI、SLOQに分周され、これら信号SLOI、SLOQがミキサ回路21I、21Qに局部発振信号として供給される。
【0065】
ここで、
fLO:局部発振信号SLOI、SLOQの周波数
とすれば、
fLO=f31/(2M)
=N・f34/(2M)
=f34・N/(2M) ・・・ (式3)
となる。したがって、分周比M、Nを変更することにより、局部発振周波数fLOを、所定の周波数ステップで広い範囲にわたって変更することができる。
【0066】
また、
SRX:受信を希望する受信信号
SUD:イメージ妨害信号
とし、簡単のため、
SRX=ERX・sinωRXt
ERX:受信信号SRXの振幅
ωRX=2πfRX
fRX:受信信号SRXの中心周波数
SUD=EUD・sinωUDt
EUD:イメージ妨害信号SUDの振幅
ωUD=2πfUD
fUD:イメージ妨害信号SUDの中心周波数
とする。
【0067】
さらに、局部発振信号SLOI、SLOQについて、
SLOI=ELO・sinωLOt
SLOQ=ELO・cosωLOt
ELO:信号SLOI、SLOQの振幅
ωLO=2πfLO
とする。
【0068】
ただし、このとき、
ωIF=2πfIF
fIF:中間周波数。例えば、4〜5.5MHz(放送方式により変更する)
とすれば、アッパーヘテロダイン方式の場合には、
fRX=fLO−fIF
fUD=fLO+fIF
である。
【0069】
したがって、ミキサ回路21I、21Qからは、次のような信号SIFI、SIFQが出力される。すなわち、
SIFI=(SRX+SUD)×SLOI
=ERX・sinωRXt×ELO・sinωLOt
+EUD・sinωUDt×ELO・sinωLOt
=α{cos(ωRX−ωLO)t−cos(ωRX+ωLO)t}
+β{cos(ωUD−ωLO)t−cos(ωUD+ωLO)t}
SIFQ=(SRX+SUD)×SLOQ
=ERX・sinωRXt×ELO・cosωLOt
+EUD・sinωUDt×ELO・cosωLOt
=α{sin(ωRX+ωLO)t+sin(ωRX−ωLO)t}
+β{sin(ωUD+ωLO)t+sin(ωUD−ωLO)t}
α=ERX・ELO/2
β=EUD・ELO/2
の信号SIFI、SIFQが取り出される。
【0070】
そして、これら信号SIFI、SIFQが、映像中間周波信号および音声中間周波信号の占有帯域幅(例えば、6〜8MHz)に比べて広帯域のローパスフィルタ22に供給される。この結果、ローパスフィルタ22において、和の角周波数(ωRX+ωLO)、(ωUD+ωLO)の信号成分(および局部発振信号SLOI、SLOQ)が除去され、ローパスフィルタ22からは、
SIFI=α・cos(ωRX−ωLO)t+β・cos(ωUD−ωLO)t
=α・cosωIFt+β・cosωIFt ・・・(式4)
SIFQ=α・sin(ωRX−ωLO)t+β・sin(ωUD−ωLO)t
=−α・sinωIFt+β・sinωIFt ・・・ (式5)
が取り出される。
【0071】
そして、これら信号SIFI、SIFQが、後述する振幅位相補正回路23を通じて複素バンドパスフィルタ(ポリフェイズ・バンドパスフィルタ)24に供給される。この複素バンドパスフィルタ24は、以下の(a)〜(d)の特性を有するものである。
【0072】
(a) バンドパスフィルタの周波数特性を有する。
(b) 移相特性も有し、信号SIFIを値φ(φは任意の値)だけ移相する。
(c) 同じく、信号SIFQを値(φ−90°)だけ移相する。
(d) 周波数軸上において、零周波数に対して対称の周波数f0と周波数−f0とを中心周波数とする2つのバンドパス特性を有するものであり、入力信号の相対位相によりこれを選択することができる。
したがって、複素バンドパスフィルタ24において、上記(b)、(c)項により信号SIFQが信号SIFIに対して90°遅相され、
SIFI=α・cosωIFt+β・cosωIFt ・・・ (式6)
SIFQ=−α・sin(ωIFt−90°)+β・sin(ωIFt−90°)
=α・cosωIFt−β・cocωIFt ・・・ (式7)
とされる。つまり、信号SIFIと、信号SIFQとの間では、信号成分α・cosωIFtは互いに同相であり、信号成分β・cocωIFtは互いに逆相である。
【0073】
そして、この信号SIFI、SIFQがレベル補正用のアンプ25に供給されて信号SIFIと信号SIFQとが加算され、レベル補正アンプ25からは以下のような信号SIFが取り出される。
【0074】
すなわち、
SIF=SIFI+SIFQ
=2α・cosωIFt
=ERX・ELO・cosωIFt ・・・ (式8)
が取り出される。この取り出された信号SIFは、信号SRXをアッパーヘテロダイン方式で受信したときの中間周波信号にほかならない。そして、この中間周波信号SIFには、イメージ妨害信号SUDは含まれていない。なお、振幅位相補正回路23は、この(式8)が十分に成立するように、すなわち、イメージ妨害信号SUDが最小となるように、信号SIFI、SIFQの振幅および位相を補正するものである。
【0075】
さらに、このとき、レベル補正用のアンプ25において、放送方式の違いにより信号SIFI、SIFQのレベルが異なっても、後述するAGC特性(特に、AGCの開始レベル)などが変化しないように、信号SIFのレベルが補正される。
【0076】
そして、この中間周波信号SIFが、AGC用の可変利得アンプ26を通じ、さらに、直流分のカット用およびエリアジング用のバンドパスフィルタ27を通じて端子ピンT12に出力される。
【0077】
したがって、分周比M、Nを変更すれば、(式3)にしたがって目的とする周波数(チャンネル)を選択することができ、端子ピンT12に出力された中間周波信号SIFを放送方式に対応して復調すれば、目的とする放送を視聴することができることになる。
【0078】
こうして、このフロントエンド回路10によれば、46〜887MHzという広い周波数範囲に対して、1チップICで対応できる。また、広い周波数範囲に対して妨害特性を低下させることなく、より少ない部品点数で、フロントエンド回路10を実現できる。さらに、デジタル放送およびアナログ放送の放送方式の違いや、世界的な地域による放送方式の違いに対して、1つのフロントエンド回路10で対応することができる。
【0079】
また、クロック信号の高調波などによる受信妨害が少なくなり、結果として受信感度が上昇する。さらに、PLL30は、コンデンサC11を除き、すべての回路部品のオンチップ化ができるので、外乱に強く、妨害発生の少ないPLLとすることができる。また、高周波増幅回路13A〜13Cには、同調回路14A〜14Cがそれぞれ接続されるだけなので、負荷が軽く、高周波増幅回路13A〜13Cを低歪みとすることができる。
【0080】
〔AGCの例〕
AGC電圧VAGCが、フロントエンド回路IC1の後段の、前述した復調回路IC2のAGC電圧発生回路63において形成され、このAGC電圧VAGCが端子ピンT13を通じてAGC用の可変利得アンプ26にその利得の制御信号として供給される。したがって、これにより通常のAGC(中間周波数信号でのAGC)が行われる。
【0081】
また、例えば、目的とする受信信号SRXのレベルが大きすぎたり、受信信号SRXに大きなレベルの妨害波信号が混在したりしている場合には、上記の通常のAGCでは対応しきれなくなる。そこで、ローパスフィルタ22から出力される信号SIFI、SIFQがレベル検出回路41に供給され、AGC用アンプ26においてAGCを行う以前の信号SIFI、SIFQのレベルが所定値を越えたか否かが検出される。そして、この検出信号と、端子ピンT15のAGC電圧VAGCとが加算回路42に供給され、その加算出力が遅延AGC電圧形成回路43に供給されて遅延AGC電圧VDAGCが形成される。この遅延AGC電圧VDAGCは、高周波増幅回路13A〜13Cに利得の制御信号として供給され、遅延AGCが行われる。
【0082】
したがって、希望する受信信号の強さと、受信を希望しない多くの信号の強さとのD/Uから最適なAGC動作ができるので、デジタル放送とアナログ放送、あるいはそれらが混在していても、希望する放送を良好に受信することができる。
【0083】
〔テスト用・調整用電圧の例〕
ローパスフィルタ22から出力される信号SIFI、SIFQがリニア検波回路44に供給され、検波および平滑されることにより信号SIFI、SIFQのレベルを示す直流電圧V44とされ、この電圧V44が端子ピンT15に出力される。
【0084】
この端子ピンT15に出力された直流電圧V44は、フロントエンド回路IC1のテスト時や調整時などに使用される。例えば、入力信号(受信信号)のレベルを広い周波数範囲にわたってチェックするときに使用することができる。すなわち、狭帯域の中間周波フィルタを通した出力と違い、アンテナ端子ピンT11からミキサ回路21I、21Qまでの信号ラインについて広帯域の減衰特性を直接チェックすることができる。
【0085】
また、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cを調整する場合には、テスト信号をアンテナ端子ピンT11に加え、端子ピンT13に供給されるAGC電圧VAGCを所定値に固定すれば、直流電圧V44の変化からトラッキング調整を行うことができる。さらに、フロントエンド回路IC1の各機能の調整や特性の測定がデジタルデータにより行うことができ、自動調整および自動測定ができる。
【0086】
〔定電圧回路〕
この実施形態のフロントエンド回路IC1には、定電圧回路53が設けられ、端子ピンT18から電源電圧+VCCが供給される。この定電圧回路53は、PN接合のバンドギャップを利用して電源電圧+VCCから所定の値の定電圧を形成するものであり、その形成された定電圧はIC1のそれぞれの回路に供給される。なお、定電圧回路53の出力電圧は微調整可能とされ、不揮発性メモリ51にその調整データが記憶されている。信号処理プロセッサ61は、その微調整用の調整データを不揮発性メモリ51から取得して、実使用調整データを生成して、インターフェース部52を通じて定電圧回路53に供給するようにする。
【0087】
したがって、定電圧回路53の出力電源電圧は、フロントエンド回路IC1毎に、微調整された定電圧となる。このため、各回路をMOS−FETにより構成した場合でも、それらの回路に供給される電源電圧を高めに設定することができ、MOS−FETの性能を最大限に引き出すことができる。
【0088】
図2に示すフロントエンド回路IC1の構成によれば、(A)〜(C)項に示すように、46〜887MHzの周波数帯におけるテレビ放送を受信することができる。そして、そのとき、複素バンドパスフィルタ24の中心周波数および通過帯域幅が可変とされているの、国内の地上デジタルテレビ放送や地上アナログテレビ放送だけでなく、国外のデジタルテレビ放送やアナログテレビ放送にも対応できる。
【0089】
[不揮発性メモリ51に記憶される調整データの例]
図3は、この実施形態において、不揮発性メモリ51に記憶される調整データの例である。前述もしたように、この実施形態では、不揮発性メモリ51には、自分のフロントエンド回路IC1内の各調整部の調整用の調整データのみではなく、フロントエンド回路IC1以外の回路部の調整データも記憶するように構成されている。
【0090】
先ず、自フロントエンド回路IC1内の各調整部の調整用の調整データについて説明する。
【0091】
トラッキングフィルタ調整データは、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cのフィルタ通過帯域を調整するためのデータである。このトラッキングフィルタ調整データは、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cに内蔵のコンデンサと、外付けのコイルのばらつきを吸収する。この例では、調整データは、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cの各フィルタの帯域の最大周波数の設定情報とされる。
【0092】
IQ振幅調整データおよびIQ位相調整データは、中間周波フィルタにおける特性、特に、イメージ妨害除去特性を調整するための調整である。この調整データは、前述した3つの受信バンドのそれぞれについて、複数点の受信チャンネル周波数での調整データが記憶されている。すなわち、調整データは、それが変化するパラメータとしての受信チャンネル周波数について、飛び飛びの複数点の受信チャンネル周波数での調整データが記憶されている。
【0093】
この実施形態では、調整データを記憶する複数点の受信チャンネル周波数は、それぞれの受信バンドにおいて、全ての受信チャンネル周波数を意味するものではなく、複数受信チャンネル周波数おきの飛び飛びの受信チャンネル周波数を意味する。不揮発性メモリ51に記憶されていない受信チャンネル周波数での調整データは、信号処理プロセッサ61で、不揮発性メモリ51に記憶されている受信チャンネル周波数の調整データから、補間処理により求められる。このことは、以下に説明する他の調整データについても同様である。
【0094】
VCO電流調整データは、VCOを構成する回路の内部抵抗のばらつきによる電流ばらつきを吸収し、常に、安定した性能を実現するための調整データである。
【0095】
IF BPFのカットオフ周波数調整データは、バンドパスフィルタ24のカットオフ周波数の設定用の調整データであり、バンドパスフィルタ24の内部の抵抗およびコンデンサのばらつきを吸収するためのものである。また、同時に、バンドパスフィルタ24のカットオフ周波数の切り替えとしても機能する。
【0096】
IF BPFのカットオフ周波数調整データは、この例では、前述した3つの受信バンドに応じた帯域幅BWである6MHz/7MHz/8MHzの3種についてのカットオフ周波数の設定用の調整データとされている。
【0097】
同調周波数設定調整データは、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cの同調周波数を設定調整するためのもので、これは、複数点の受信チャンネル周波数について記憶される。
【0098】
レベル補正アンプ用調整データは、レベル補正アンプ25の利得調整用の調整データであり、レベル補正アンプ25に内蔵される抵抗のばらつきを吸収する。
【0099】
レギュレータ電圧設定調整データは、前述した定電圧回路53の出力電圧の微調整用の調整データである。
【0100】
次に、この実施形態では、自フロントエンド回路IC1以外の回路部の調整データとしては、前述したように、映像出力アンプ3のゲイン調整データが記憶される。このゲイン調整データは、必要に応じて、複数点の受信チャンネル周波数についての調整データを記憶しておくようにしてもよい。
【0101】
[調整データの書き込みについて(エラー訂正エンコード処理を含む)]
図4は、調整データの取得および不揮発性メモリ51への書き込み処理を説明するための概念図である。
【0102】
図4において、測定対象部100は、前述したフロントエンド回路部10の同調回路、バンドパスフィルタ、アンプなどの調整部を示すものである。前述したように、この実施形態のテレビ放送信号受信装置の工場出荷に先立つ調整工程において、テスター200を用いて、調整対象部100の各調整部について、調整を行う。そして、テスター200は、調整が最適の状態となったときの調整データを、各調整項目について取得する。これが事前取得調整データである。この場合において、複数の受信チャンネル周波数での調整データを得るようにする調整項目については、それぞれの受信チャンネル周波数の状態で、調整を行い、最適の状態となったときの調整データを、各調整項目について取得する。
【0103】
そして、テスター200で取得された事前取得調整データは、復調回路IC2の信号処理プロセッサ61を通じて、不揮発性メモリ51に書き込まれる。このとき、事前取得調整データは、信号処理プロセッサ61の制御部(CPU)61aのソフトウエアにより、エラー訂正エンコード処理されて、不揮発性メモリ51に書き込まれる。
【0104】
すなわち、図5に示すように、テスター200の調整データバッファ手段200BFに保持された事前取得調整データは、信号処理プロセッサ61の制御部61aがソフトウエア処理機能として備えるECC(Error Collection Code)エンコーダ61Ecに供給される。
【0105】
ECCエンコーダ61Ecでは、この例では、調整データバッファ手段200BFからの調整データについて、GF(28)上におけるRS(Reed−Solomon)符号を生成して、当該調整データに付加する。そして、ECCエンコーダ61Ecで、RS符号が生成付加された事前取得調整データは、信号処理プロセッサ61の制御指示により、インターフェース部52を介して、不揮発性メモリ51に書き込まれる。
【0106】
図6に、この実施形態で用いられるRS符号のフォーマットについて説明する。すなわち、この実施形態では、調整データは、1ページが128バイトとして、3ページ(384バイト)のデータとされる。そして、この実施形態では、1ページのうちの127バイトごとに、RS符号を適用する。そして、この実施形態では、2バイト訂正が可能なRS符号が用いられ、123バイトの調整データ(情報データ)について、4バイトのパリティが生成付加される構成とされている。
【0107】
ここで、事前取得調整データは、各調整項目毎にページに分けられて不揮発性メモリ51に記録されるわけではなく、全ての調整項目についての事前取得調整データが、3ページ分とされて、それにエラー訂正符号が付加生成されて、記録される。
【0108】
そして、この実施形態では、上述した3ページ分をマクロデータと称することとし、信号処理プロセッサ61は、このマクロデータ単位で、不揮発性メモリ51からの調整データの読み出しを行う。そして、読み出された調整データのマクロデータは、信号処理プロセッサ61の制御部61aがソフトウエア処理機能として備えるエラー訂正デコーダにより、エラー訂正デコード処理がなされる。
【0109】
そして、エラー訂正デコード処理により、訂正可能なエラーが訂正された後、事前取得調整データは、信号処理プロセッサ61のキャッシュメモリ61bに格納される。もしも、読み出した事前取得調整データが訂正できないエラーを含む場合には、信号処理プロセッサ61は、例えば、不揮発性メモリ51からの読み出しを再試行するようにする。
【0110】
なお、後述するように、電源がオンである間は、信号処理プロセッサ61は、このキャッシュメモリ61bに記憶されている事前取得調整データを用いて、各調整部の調整処理を実行する。
【0111】
以上説明したように、この実施形態においては、不揮発性メモリ51に格納されている事前取得調整データには、エラー訂正符号が付加されている。したがって、不揮発性メモリ51からの記憶データの読み出し時にエラーが発生したとしても、訂正可能なエラーであれば訂正され、事前取得調整データの信頼性が向上する。
【0112】
そして、この実施形態では、エラー訂正デコード処理は、不揮発性メモリ51が設けられるフロントエンド回路IC1内で行なう必要はなく、もともと信号処理プロセッサを内蔵する構成の復調回路IC2の当該信号処理プロセッサで行なうことができる。したがって、構成上、信号処理プロセッサを設けることが困難であるフロントエンド回路IC1内には、信号処理プロセッサを設ける必要がないという効果がある。
【0113】
以上の説明は、テスター200を用いて1回の処理で、必要な事前取得調整データを取得し、それを、エラー訂正エンコードして、不揮発性メモリ51に書き込む場合である。しかし、事前取得調整データの取得は、1回の処理ではできず、調整データの追記をしなければならない場合が生じる。以下に、そのような調整データの追記が必要な場合におけるエラー訂正符号データの生成付加処理について、さらに説明する。
【0114】
<調整データ追記とECC付加処理の第1の例>
図7は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第1の例を示すものである。エラー訂正符号データのフォーマット構造は、図6に示しように、ページ単位であるが、図7では、便宜上、マクロデータ単位について、情報データ部(情報データ記憶領域) と、パリティ部(パリティ記憶領域)とに分けて示している。後述する第2の例や第3の例においても同様である。
【0115】
図7(A)に示すように、製造直後においては、不揮発性メモリ51には、何も書き込まれていないので、全て空き状態となっている。この状態から、テスター200を用いて事前取得調整データSeq−1を取得し、それを不揮発性メモリ51に書き込む処理を行う場合には、調整データの追記を考慮しない場合であれば、図7(B)に示すように、(1)情報データ部の空きエリアに事前取得調整データSeq−1を書き込み、その後、(2)事前取得調整データSeq−1を含む情報データ部に対して、エラー訂正符号データECC/Seq−1を生成して、それをパリティ部に書き込むようにする。
【0116】
しかし、最初の事前取得調整データSeq−1の後に、追記すべき事前取得調整データSeq−2があることがわかっている場合、図7(B)の方法は、適用できない。すなわち、途中でエラー訂正符号データを書き込んだら、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データは書き込むことができないからである。
【0117】
そこで、この第1の例においては、最初の事前取得調整データSeq−1の後に、追記すべき事前取得調整データSeq−2があることがわかっている場合には、図7(C)に示すように処理する。すなわち、(1)情報データ部の空きエリアに最初の事前取得調整データSeq−1を書き込んだ後、エラー訂正符号データの生成は行なわずに、(2)情報データ部の空きエリアに最初の事前取得調整データSeq−1を書き込む。その後、(3)事前取得調整データSeq−1およびSeq−2を含む情報データ部に対して、エラー訂正符号データECC/Seq−1,2を生成して、それをパリティ部に書き込むようにする。
【0118】
<調整データ追記とECC付加処理の第2の例>
図8は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第2の例を示すものである。この第2の例は、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。
【0119】
この第2の例においては、図8に示すように、パリティ部のメモリ領域を、エラー訂正符号データを書き込んだ後に調整データを追記する回数分だけ、余分に用意するようにする。図8の例では、エラー訂正符号データを書き込んだ後に、さらにもう1回だけ、調整データを追記するようにする場合であるので、パリティ部は、2個のエラー訂正符号データを書き込めるように、第1パリティ部と、第2パリティ部とに分けられている。
【0120】
図8(A)は、第1回目の事前取得調整データの書き込み処理シーケンスを示すもので、図7(C)に示したものとほぼ同じである。ただし、第1回目のエラー訂正符号データECC1st(=ECC/Seq1,2)は、パリティ部のうちの第1回目の領域である第1パリティ部に書き込まれる。
【0121】
この第1回目の事前取得調整データの書き込み処理シーケンスの後における、第2回目の事前取得調整データの書き込み処理シーケンスは、この例では、図8(B)に示すようなものとなる。すなわち、(1)第2回目における事前取得調整データSeq−3は、情報データ部の空き領域に書き込むようにする。
【0122】
そして、(2−1)事前取得調整データSeq−1、Seq−2およびSeq−3を含む情報データ部に対して、2回目のエラー訂正符号データECC2nd(=ECC/Seq−1,2,3)を生成して、それをパリティ部のうちの第2回目の領域である第2パリティ部に書き込むようにする。
【0123】
また、前記(2−1)の代わりに、次の(2−2)の手順を実行するようにしてもよい。すなわち、(2−2)事前取得調整データSeq−1、Seq−2およびSeq−3含む情報データ部と、第1回目のエラー訂正符号データECC1stを含む部分に対して、2回目のエラー訂正符号データECC2ndを生成して、それをパリティ部のうちの第2回目の領域である第2パリティ部に書き込むようにする。
【0124】
この第2の例の方法によれば、パリティ部を、調整回数分だけ、エラー訂正符号データを書き込むことができる容量とすることにより、各調整回において、エラー訂正符号データを生成付加しても、調整データの追記が可能となる。
【0125】
<調整データ追記とECC付加処理の第3の例>
図9は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第3の例を示すものである。この第3の例も、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。
【0126】
この第3の例においては、不揮発性メモリ51のメモリ領域として、それぞれが1マクロブロック分の容量を備えるn個のメモリブロックB1、B2、・・・、Bnからなるものを用意する。そして、この第3の例においては、第1回目、第2回目、第3回目・・・の各回の事前取得調整データの取得および不揮発性メモリ51への書き込み処理の際に、エラー訂正符号データを生成して書き込むようにする。
【0127】
ただし、この第3の例においては、各回において書き込むべき事前取得調整データおよびエラー訂正符号データは、異なるメモリブロックとするようにする。そして、この第3の例においては、信号処理プロセッサ61が、不揮発性メモリ51から読み出して利用する事前調整データは、最後の回で書き込まれたメモリブロックに書き込まれているものとするものである。
【0128】
すなわち、第1回目の事前取得調整データの書き込み時には、図9(A)に示すように、事前取得調整データSeq−1は、メモリブロックB1の情報データ部に書き込み、また、当該事前取得調整データSeq−1を含む情報データ部についてのエラー訂正符号データECC1stは、メモリブロックB1のパリティ部に書き込む。
【0129】
次に、第2回目の事前取得調整データの書き込み時には、図9(B)に示すように、第1回目の事前調整データSeq−1をメモリブロックB2に転記する。そして、第2回目の事前取得調整データSeq−2を、同じメモリブロックB2の空きエリアに書き込む。そして、事前取得調整データSeq−1およびSeq−2を含む情報データ部に対して、2回目のエラー訂正符号データECC2ndを生成して、それをメモリブロックB2のパリティ部に書き込むようにする。
【0130】
なお、2回目のエラー訂正符号データECC2ndは、この第3の例においても、第2の例の(2−2)の場合と同様に、情報データ部のみではなく、前回のエラー訂正符号データをも含めた部分に対して生成するようにしてもよい。
【0131】
この第3の例によれば、第2の例と同様に、各調整回において、エラー訂正符号データを生成付加しても、調整データの追記が可能となる。
【0132】
[工場出荷前調整データと、その後の調整データについて]
以上は、工場出荷前に不揮発性メモリに書き込まれる事前取得調整データについての説明である。しかし、工場出荷後においても、ある種の調整項目については、ユーザの使用環境において、例えばオペレータなどが、調整データを取得して、その事前取得調整データを不揮発性メモリに追記したい場合がある。
【0133】
この実施形態では、そのような工場出荷後の調整データについても配慮している。すなわち、この実施形態では、不揮発性メモリ51は、図10に示すような複数個のバンク、図10の例では、4つのバンクBANK0、BANK1、BANK2、BANK3で構成される。
【0134】
バンクBANK0と、バンクBANK2とは、工場出荷前の事前取得調整データの格納エリアとされる。また、バンクBANK1と、バンクBANK3とは、工場出荷後の事前取得調整データの格納エリアとされる。そして、図示のように、バンクBANK0とBANK1、また、バンクBANK2とBANK3とが対で使用されるように構成されている。
【0135】
そして、工場出荷前の事前取得調整データの格納エリアであるバンクBANK0およびバンクBANK2のうち、工場出荷前においては、事前取得調整データは、バンクBANK0に書き込まれるように構成されている。
【0136】
また、工場出荷後の事前取得調整データの格納エリアであるバンクBANK1とバンクBANK3とは、そのいずれかに事前取得調整データの書き込みが可能とされる。バンクBANK1に、工場出荷後の事前取得調整データが格納されたときには、バンクBANK0に工場出荷前の事前取得調整データが書き込まれているので、対のバンクBANK0およびBANK1から事前取得調整データを読み出すことで問題は生じない。
【0137】
しかし、バンクBANK3に工場出荷後の事前取得調整データが格納されたときには、そのままではバンクBANK2には、工場出荷前の事前取得調整データが格納されていない。そこで、この実施形態では、バンクBANK3に工場出荷後の事前取得調整データが格納されたときには、バンクBANK0の工場出荷前の事前取得調整データが、バンクBANK2にコピーされて記憶されるように構成されている。そして、バンクBANK2に工場出荷前の事前取得調整データが格納されたときには、そのことを示す書き込みフラグFB_2が、当該バンクBANK2が書き込み状態であることを示す「0」にセットされる。
【0138】
そして、この実施形態では、バンクBANK3に工場出荷後の事前取得調整データが格納されたときには、信号処理プロセッサ61は、前記バンクBANK2の書き込みフラグFB_2を参照することで、対のバンクBANK2およびBANK3から事前取得調整データを読み出すように構成されている。
【0139】
このときの信号処理プロセッサ61における使用バンクの決定処理ルーチンを図11に示す。
【0140】
すなわち、信号処理プロセッサ61は、不揮発性メモリ51からの事前取得調整データの読み出しに先立ち、バンクBANK2の書き込みフラグFB_2を読み込む(ステップS101)。そして、信号処理プロセッサ61は、その書き込みフラグFB_2が「0」であるか否か判別する(ステップS102)。
【0141】
ステップS102で、書き込みフラグFB_2が「0」でないと判別したときには、信号処理プロセッサ61は、対のバンクBANK0およびBANK1から事前取得調整データを読み出すように決定する(ステップS103)。
【0142】
また、ステップS102で、その書き込みフラグFB_2が「0」であると判別したときには、信号処理プロセッサ61は、対のバンクBANK2およびBANK3から事前取得調整データを読み出すように決定する(ステップS103)。
【0143】
以上のようにして、工場出荷前と、工場出荷後とで、不揮発性メモリ51の記憶領域を変えることにより、両者を不揮発性メモリに支障なく書き込めるようにしている。なお、工場出荷後における事前取得調整データも、上述したエラー訂正符号付きのフォーマットで不揮発性メモリ51に記憶されるものである。
【0144】
[電源オンから電源オフまでの事前取得調整データを用いた調整動作]
不揮発性メモリ51に格納された事前取得調整データを用いた調整動作は、この実施形態では、テレビ放送受信機で、ユーザにより、選局チャンネルが変更されるたびに行われる。
【0145】
この場合に、不揮発性メモリ51が、選局チャンネルの変更のたびに、信号処理プロセッサ61からアクセスされるのは、消費電流の点および不揮発性メモリ51の寿命を考慮すると好ましくない。
【0146】
この実施形態においては、この問題を解決するために、不揮発性メモリ51からの事前取得調整データの読み出しアクセスは、電源投入時(電源オン時)の1回のみとするように構成している。
【0147】
図12は、この構成を説明するための概念図である。すなわち、図12(A)で、網掛けをして示すように、テレビ放送受信機への電源投入時には、信号処理プロセッサ61は、不揮発性メモリ51に事前取得調整データの取得要求を送り、不揮発性メモリ51から事前取得調整データを読み出す。そして、信号処理プロセッサ61は、不揮発性メモリ51から取得した事前取得調整データを、信号処理プロセッサ61が内蔵するキャッシュメモリ61bに保持する。
【0148】
電源がオン状態である動作中には、図12(B)において、網掛けをして示すように、信号処理プロセッサ61の制御部61aは、キャッシュメモリ61bに保持されている事前取得調整データを用いて実使用調整データを生成する。そして、信号処理プロセッサ61の制御部61aは、生成した実使用調整データを、フロントエンド回路部10の各調整対象部100に供給する。この際に、信号処理プロセッサ61の制御部61Aは、キャッシュメモリ61bに保持されている事前取得調整データから補間処理により実使用調整データを生成する処理も行なう。
【0149】
テレビ放送受信機の電源がオフとされると、図12(C)に示すように、信号処理プロセッサ61のキャッシュメモリ61bに保持されていた事前取得調整データは、消失する。そして、再度、テレビ放送受信機に電源が投入されて電源オンとされると、図12(A)の状態になり、上述のような動作を繰り返す。
【0150】
図13に、信号処理プロセッサ61における、上述した電源オンから電源オフまでの処理動作の流れを示すフローチャートを示す。
【0151】
信号処理プロセッサ61は、システムコントローラ4からの指示を監視して、テレビ放送受信機に電源がオンとされたか否か判別する(ステップS201)。そして、電源がオンとされたと判別すると、信号処理プロセッサ61は、フロントエンド回路IC1のインターフェース部52を介して不揮発性メモリ51に事前取得調整データの読み出し要求を送る(ステップS202)。
【0152】
そして、信号処理プロセッサ61は、インターフェース部52を介して、不揮発性メモリ51から読み出された事前取得調整データを取得し、エラー訂正デコード処理を行う(ステップS203)。そして、信号処理プロセッサ61は、エラー訂正を行なってエラーが訂正された事前取得調整データを、内蔵するキャッシュメモリ61bに格納する(ステップS204)。
【0153】
次に、信号処理プロセッサ61は、例えば、システムコントローラ4を介してラストチャンネルの情報を受け取って、フロントエンド回路IC1に、当該ラストチャンネルを選局するための情報を送る。この情報には、PLL回路30の分周回路32,36に供給する分周比の情報のほか、上述したフロントエンド回路部10の各調整部に対する実使用調整データが含まれる。すなわち、信号処理プロセッサは、当該ラストチャンネルについての実使用調整データを、キャッシュメモリ61bに保持している事前取得調整データから生成する。信号処理プロセッサ61は、実使用調整データの生成に際し、必要に応じて、事前取得調整データを用いた線形補間などの補間処理を行なう(ステップS205)。
【0154】
次に、信号処理プロセッサ61は、必要な調整項目について、キャリブレーションの処理を行なう(ステップS206)。このキャリブレーションの処理がなされる間、信号処理プロセッサ61は、前述したように、テスト信号発生部7を動作状態として、テスト信号を発生させるようにすると共に、スイッチ回路6を、テスト信号発生部7側に切り換える。キャリブレーションの処理が終了すると、信号処理プロセッサ61は、テスト信号発生部7を非動作状態として、テスト信号の発生を停止させると共に、スイッチ回路6を、受信アンテナ5側に切り換える。したがって、テレビ放送受信機は、ラストチャンネルの受信状態になる。
【0155】
次に、信号処理プロセッサ61は、システムコントローラ4からの電源がオフにされたことを示す情報を監視して、ユーザによる電源オフ操作があったか否か判別する(ステップS207)。そして、ステップS207で、ユーザによる電源オフ操作がないと判別したときには、信号処理プロセッサ61は、システムコントローラ4からの選局チャンネルが切り替えられたことを示す情報を監視して、ユーザによる選局切替があったか否か判別する(ステップS208)。
【0156】
ステップS208で、ユーザによる選局切替がなかったと判別したときには、信号処理プロセッサ61は、ステップS207に戻り、このステップS207以降の処理を繰り返す。
【0157】
そして、ステップS208で、ユーザによる選局切替があったと判別したときには、システムコントローラ4を介して選局切替後のチャンネルの情報を受け取って、フロントエンド回路IC1に、当該選局切替後のチャンネルを選局するための情報を送る。この情報には、PLL回路30の分周回路32,36に供給する分周比の情報のほか、上述したフロントエンド回路部10の各調整部に対する実使用調整データが含まれる。すなわち、信号処理プロセッサは、当該選局切替後のチャンネルについての実使用調整データを、キャッシュメモリ61bに保持している事前取得調整データから生成する。信号処理プロセッサ61は、この実使用調整データの生成に際し、必要に応じて、事前取得調整データを用いた線形補間などの補間処理を行なう(ステップS209)。
【0158】
次に、信号処理プロセッサ61は、必要な調整項目について、キャリブレーションの処理を行なう(ステップS210)。このキャリブレーションの処理がなされる間、信号処理プロセッサ61は、前述したように、テスト信号発生部7を動作状態として、テスト信号を発生させるようにすると共に、スイッチ回路6を、テスト信号発生部7側に切り換える。
【0159】
キャリブレーションの処理が終了すると、信号処理プロセッサ61は、テスト信号発生部7を非動作状態として、テスト信号の発生を停止させると共に、スイッチ回路6を、受信アンテナ5側に切り換える。したがって、テレビ放送受信機は、選局切替後のチャンネルの受信状態になる。
【0160】
そして、信号処理プロセッサ61は、ステップS207に戻り、このステップS207以降の処理を繰り返す。
【0161】
ステップS207で、ユーザによる電源オフ操作があったと判別したときには、信号処理プロセッサ61は、図13の処理ルーチンを終了する。このとき、キャッシュメモリ61bの調整データは消失する(ステップS211)。なお、このステップS211は、信号処理プロセッサ61が行なう処理ではなく、電源がオフになることにより、キャッシュメモリの記憶内容が保持されなくなることを確認のために示したものである。
【0162】
[信号処理プロセッサ61における補間処理の例]
この実施形態では、中間周波数のバンドパスフィルタ24の中間周波帯域幅は、キャッシュメモリ61bに保持されている事前取得調整データのうちの、図3に示した「IF BPFのカットオフ周波数調整データ」を用いて、全ての放送方式に対応することが可能である。そして、所望の中間周波帯域幅に応じ、図3に示した「IF BPFのカットオフ周波数調整データ」を用いて補間処理をすることにより、カットオフ周波数を微調整設定することが可能である。
【0163】
図14は、不揮発性メモリ51に記憶される「IF BPFのカットオフ周波数調整データ」を説明するための図である。図14に示されるように、中間周波数のバンドパスフィルタ24の中間周波帯域幅の最小周波数は、固定であって、これは、不揮発性メモリ51の事前取得調整データには含まれていない。
【0164】
「IF BPFのカットオフ周波数調整データ」は、3つの受信バンドの帯域幅6MHz/7MHz/8MHzのそれぞれに応じたカットオフ周波数についての事前取得調整データ
IF_BPF_COFF_6M、
IF_BPF_COFF_7M、
IF_BPF_COFF_8M、
からなる。
【0165】
信号処理プロセッサ61が、これらの事前取得調整データを用いて、バンドパスフィルタ24について、選局された受信チャンネルに応じた最適なカットオフ周波数を補間処理により求める。このときの信号処理プロセッサ61における処理動作のフローチャートを、図15に示す。
【0166】
信号処理プロセッサ61は、先ず、キャッシュメモリ61bから、事前取得調整データIF_BPF_COFF_6M、IF_BPF_COFF_7M、IF_BPF_COFF_8M、を読み出す(ステップS301)。
【0167】
次に、信号処理プロセッサ61は、選局された受信チャンネルに応じた最適な所望のIF帯域幅IFBWと、3つの受信バンドの帯域幅6MHz/7MHz/8MHzとを比較し、所望の帯域幅IFBWに近い2つのデータを選択する(ステップS302)。
【0168】
すなわち、その1つとしては、所望の帯域幅IFBWに最も近い帯域幅をIFBW1とし、当該IFBW1を3つの受信バンドの帯域幅6MHz/7MHz/8MHzから選択する。そして、選択した帯域幅についての事前取得調整データであるカットオフ周波数調整データを、調整データIF_BPF_COFF1とする。
【0169】
また、2つ目としては、所望の帯域幅IFBWに次に近い帯域幅をIFBW2とし、当該IFBW2を、3つの受信バンドの帯域幅6MHz/7MHz/8MHzから選択する。そして、選択した帯域幅についての事前取得調整データであるカットオフ周波数調整データを、調整データIF_BPF_COFF2とする。
【0170】
次に、信号処理プロセッサ61は、選択した以上のデータを用いて、図16の(式A)に示す補間処理演算を実行して、最適なカットオフ周波数調整データIF_BPF_COFFを算出する(ステップS303)。
【0171】
そして、信号処理プロセッサ61は、算出したカットオフ周波数調整データIF_BPF_COFFを、レジスタに格納するようにする(ステップS304)。電源オンである間は、このレジスタに格納されたカットオフ周波数調整データIF_BPF_COFFにより、バンドパスフィルタ24のカットオフ周波数が微調整される。
【0172】
なお、以上説明したバンドパスフィルタ24のカットオフ周波数の調整のための補間処理は、図13のステップS205で行なう補間処理の一例である。
【0173】
次に、図13のステップS208で行なう補間処理の一例を示す。事前取得調整データのうちの幾つかの調整データは、図17に示すように、選局チャンネルに応じたRF周波数の変化に依存する。そのため、選局チャンネルが変わる毎に、実使用調整データを生成するようにするが、その際に、不揮発性メモリ51に、選局チャンネルに応じたRF周波数に、直に対応する事前取得調整データが存在しない場合がある。図17では、飛び飛びの周波数f1、f2、f3、・・・についての事前取得調整データD1,D2,D3・・・が、不揮発性メモリ51に記憶されているとしている。
【0174】
このように、不揮発性メモリ51に、選局チャンネルに応じたRF周波数に、直に対応する事前取得調整データが存在しない場合に、この実施形態では、信号処理プロセッサ61では、補間処理を実行して、実使用調整データを生成するようにする。
【0175】
例えば、選局チャンネルに応じたRF周波数が、図17において、周波数f1とf2との間の周波数f12であった場合、この実施形態では、信号処理プロセッサ61は、次のような補間処理を実行する。すなわち、信号処理プロセッサ61では、周波数f12についての実調整データD12は、その両隣りの周波数f1、f2のデータD1,D2を用いて、補間処理をする。その補間処理の演算式は、次の通りである。
【0176】
すなわち、周波数f12と周波数f1との差をk1とし、周波数f12と周波数f2との差をk2としたとき、データD12は、
D12={k2/(k1+k2)}D1+{k1/(k1+k2)}D2
・・・(式B)
なる演算式(B)により求められる。
【0177】
[キャリブレーションの例]
次に、図13のフローチャートのステップS206やステップS209で行なうキャリブレーションの例を以下に説明する。以下に説明する例は、中間周波フィルタ(バンドパスフィルタ24)におけるイメージ妨害除去特性の調整に関するものである。イメージ妨害除去特性のキャリブレーションを、以下、IMRRキャリブレーションと称することとする。
【0178】
この例のIMRRキャリブレーションのため、この実施形態の復調回路IC2には検出回路62が設けられている。
【0179】
<IMRRキャリブレーションのための検出回路62の第1の構成例>
この検出回路62の具体構成の第1の構成例を図18に示す。この図18の例においては、復調回路部60は、フロントエンド回路IC1からの中間周波信号をデジタル信号に変換するA/Dコンバータ601と、復調処理部602とからなる。そして、A/Dコンバータ601からのデジタル中間周波信号が検出回路62に供給される。
【0180】
検出回路62は、乗算器621と、発振器622と、ローパスフィルタ623と、レベル検出部624とからなる。
【0181】
この例では、発振器622は、中間周波数の発振信号を発生するものである。デジタル中間周波信号が乗算器621に供給されると共に、発振器622の発振信号が乗算器621に供給される。乗算器621からは、両者の差の周波数に応じた出力信号が得られる。この乗算器621の出力信号は、ローパスフィルタ623を通じてレベル検出部624に供給される。レベル検出部624は、乗算器621の出力信号のレベルを検出し、その検出結果を信号処理プロセッサ61に供給する。
【0182】
IMRRキャリブレーション用の用いられるテスト信号発生部7からのテスト信号は、一定周波数の信号であるが、その周波数は、選局された受信チャンネルにおいてイメージ妨害周波数となるものに、信号処理プロセッサ61により設定される。
【0183】
したがって、IMRRキャリブレーションモードにおいて、テスト信号がアンテナ端子ピンT11から入力されたときには、バンドパスフィルタ24におけるイメージ妨害除去特性が最適な状態になっていれば、検出回路62のレベル検出部624の検出レベルは、理想的にはゼロになる。
【0184】
この実施形態では、信号処理プロセッサ61は、検出回路62のレベル検出部624の検出レベルを参照しながら、バンドパスフィルタ24におけるイメージ妨害除去特性の調整データを調整する。そして、信号処理プロセッサ61は、最適なイメージ妨害除去特性が得られるように、調整データを校正する。
【0185】
<信号処理プロセッサ61でのIMRRキャリブレーション時の動作例>
図19に、信号処理プロセッサ61で実行されるイメージ妨害除去特性のキャリブレーション時の処理動作の流れのフローチャートを示す。
【0186】
この図19の例では、信号処理プロセッサ61は、ラストチャンネルの選局開始時や選局切替後の選局開始時に、ステップS400から、この例のIMRRキャリブレーションの処理ルーチンを開始する。
【0187】
信号処理プロセッサ61は、先ず、IMRRキャリブレーションに先立ち、前述したように、キャッシュメモリ61bから事前取得調整データを読み出して、実使用調整データを生成して、フロントエンド回路IC1に供給するようにする。その際に生成された実使用調整データのうちのイメージ妨害除去特性に関する実使用調整データを、IMRRキャリブレーションする調整データのデフォルト値aとする(ステップS401)。
【0188】
信号処理プロセッサ61は、テスト信号発生部7から当該選局チャンネル用のテスト信号を発生させるようにすると共に、スイッチ回路6をテスト信号発生部7側に切り替えて、IMRRキャリブレーションモードを有効とする(ステップS402)。
【0189】
そして、信号処理プロセッサ61は、IMRRキャリブレーションの調整設定値の初期化を行なう。すなわち、信号処理プロセッサ61は、IMRRキャリブレーションの設定値xの初期値を、IMRRキャリブレーションを行なう範囲の最小値x=a−MRANGEに設定する(ステップS403)。
【0190】
次に、信号処理プロセッサ61は、レベル検出部624の出力レベルと比較する変数minmagに、比較的大きい値MAXVALを、初期値として設定する。すなわち、変数minmag=MAXVALとする(ステップS404)。
【0191】
次に、信号処理プロセッサ61は、設定値xを、フロントエンド回路IC1に送って、フロントエンド回路部10のバンドパスフィルタ24のイメージ妨害除去特性調整データとして設定するようにする(ステップS405)。
【0192】
次に、信号処理プロセッサ61は、検出回路62のレベル検出部624の検出レベルampを読み込む(ステップS406)。そして、信号処理プロセッサ61は、レベル検出部624の検出レベルampと、変数minmagとを比較し、amp<minmagであるか否か判別する(ステップS407)。
【0193】
このステップS407での判別の結果、amp<minmagであると判別したときには、信号処理プロセッサ61は、最適値x_optとして、そのときの設定値xを保持すると共に、変数minmagを、その設定値xのときのレベル検出部624の検出レベルampとする(ステップS408)。
【0194】
また、このステップS407での判別の結果、amp<minmagではないと判別したときには、信号処理プロセッサ61は、最適値x_optの更新および変数minmagの更新は、行なわない。
【0195】
そして、次に、信号処理プロセッサ61は、設定値xがIMRRキャリブレーションを行なう範囲の最大値(a+PRANGE)以上になったか否か判別する(ステップS409)。設定値xが前記最大値(a+PRANGE)以上になってはいないと判別したときには、信号処理プロセッサ61は、次の調整値を設定値xに設定する(ステップS41)。次の調整値は、信号処理プロセッサ61で、IMRRキャリブレーションの調整ステップ幅に応じて定められる。次の調整値を設定したら、信号処理プロセッサ61は、ステップS405に戻り、このステップS405以降の処理を繰り返す。
【0196】
ステップS409で、設定値xが前記最大値(a+PRANGE)以上になったと判別したときには、信号処理プロセッサ61は、そのときに最適値x_optとして保持されていた調整値を、イメージ除去妨害特性についての最適調整値と設定する(ステップS411)。
【0197】
次に、信号処理プロセッサ61は、IMRRキャリブレーションモードの無効を設定し、その旨をシステムコントローラ4に通知する(ステップS412)。その後、信号処理プロセッサ61は、受信中のチャンネルにおける通常の選局中動作の状態になる(ステップS413)。
【0198】
なお、以上説明した図19のフローチャートの処理例では、全数探索法で最適調整値を求めるようにしたが、2分探索法など、他の探索法を用いることもできる。
【0199】
<IMRRキャリブレーションのための検出回路62の第2の構成例>
図20は、復調回路IC2の検出回路62の第2の構成例を示すブロック図である。
【0200】
この第2の構成例は、復調回路部60がOFDM(Orthogonal Frequency Division Multiplexing)復調回路の構成であって、FFT(Fast Fourier Transform)部を備えることを利用したものである。
【0201】
すなわち、復調回路部60においては、A/Dコンバータ601の出力信号が、乗算器603と周波数発振器604からなるミキサ回路で直交復調される。そして、ミキサ回路で直交復調された信号は、FFT部605で周波数領域の信号に変換される構成とされている。
【0202】
この第2の構成例においては、復調回路部60のFFT部605の出力信号が検出回路62に供給される。この検出回路62は、最大振幅検出器625からなる。この最大振幅検出器625は、FFT部605の演算結果から最大振幅となる周波数を求め、その振幅を出力する。この最大振幅検出器625の振幅出力は、信号処理プロセッサ61に供給される。
【0203】
IMRRキャリブレーション時には、イメージ妨害周波数のテスト信号がアンテナ端子ピンT11を通じて供給されるため、最大振幅検出器625では、当該イメージ妨害周波数での振幅出力が信号処理プロセッサ61に供給されることになる。
【0204】
したがって、信号処理プロセッサ61では、最大振幅検出部625からの振幅出力がゼロとなるように、イメージ妨害除去特性の調整値をIMRRキャリブレーションにより設定することで、最適なイメージ妨害除去特性の調整値を設定することができる。
【0205】
以上のようにして、この実施形態においては、事前に不揮発性メモリ51に記憶された事前取得調整データを用いたキャリブレーションを行なうことにより、経年変化や使用環境に応じた正確な実使用調整データが生成される。このとき、不揮発性メモリ51に記憶された事前取得調整データを起点として、実使用調整データの校正がなされるので、最適実使用調整データを得るまでの校正に要する時間は短時間となる。
【0206】
なお、キャリブレーション用のテスト信号発生部7は、フロントエンド回路IC1内に設けるようにしてもよい。
【0207】
[他の実施形態およびその他の変形例]
上述の実施形態では、フロントエンド回路部10の各調整部についての調整データを記憶する不揮発性メモリ51は、フロントエンド回路IC1内に設けるようにしたが、当該不揮発性メモリ51は、フロントエンド回路IC1外に設けるようにしてもよい。図21はその場合のテレビ放送受信機の構成例を示すブロック図である。
【0208】
図21に示すように、この例においては、フロントエンド回路IC1には、不揮発性メモリは設けず、バッファレジスタ54のみを設ける。バッファレジスタ54は、フロントエンド回路部10の各調整部についての調整データを、復調回路IC2の信号処理プロセッサ61から受け取って記憶保持し、フロントエンド回路部10の各調整部に供給するようにする。
【0209】
そして、この例では、フロントエンド回路IC1の外部に不揮発性メモリ70を設け、信号処理プロセッサ61と端子ピンT27を通じて接続される。信号処理プロセッサ61は、必要なときに、当該不揮発性メモリ70にアクセスして、事前取得調整データを読み出すようにする。そして、上述した実施形態と同様に、信号処理プロセッサ61は、不揮発性メモリ70から受け取った事前取得調整データから、実使用調整データを生成し、バッファレジスタ54に供給するようにする。
【0210】
この図21の例においては、不揮発性メモリ70がフロントエンド回路IC1の外部に設けるほかは、上述した実施形態と同様の動作を行い、同様の作用効果が得られるものである。
【0211】
なお、上述した実施形態においては、キャリブレーションは、中間周波バンドパスフィルタ24の、イメージ妨害除去特性についての調整データの場合のみについて説明したが、これに限られるものではない。例えば、トラッキングフィルタについての同調周波数調整データやゲイン調整データについても、キャリブレーションを行なってもよい。また、中間周波バンドパスフィルタ24のカットオフ周波数調整にも、キャリブレーションを適用してもよい。さらには、VCOの電流ばらつき調整データや、定電圧回路53からの定電圧電源についてのばらつき調整データについても、キャリブレーションを行うようにしてもよい。
【0212】
また、上述の実施形態の説明では、調整データの変化についてのパラメータとしては、受信チャンネル周波数を例に挙げたが、パラメータはこれに限られるものではない。例えば、経年変化に応じた調整データを不揮発性メモリに記憶しておくようにすると共に、電子機器に、時間を計測するタイマーを備えるようにし、経過した時間に応じて、調整データから補間処理により、当該時点における最適調整データを生成するようにすることもできる。
【0213】
また、温度変化に応じた調整データを不揮発性メモリに記憶しておくようにすると共に、電子機器に、周囲温度を計測する手段を備えるようにし、当該時点における温度を温度計測手段により計測し、その温度に応じた調整データを、補間処理により、不揮発性メモリに記憶した調整データから生成するようにすることもできる。
【0214】
また、不揮発性メモリに書き込む調整データのエラー訂正符号としては、RS符号を用いたが、RS符号に限らず、その他種々のエラー訂正符号またはエラー検出訂正符号を用いることができることは勿論である。
【0215】
なお、以上の実施形態は、電子機器がテレビ放送受信機の場合であるが、この発明は、テレビ放送受信機以外の種々の電子機器に適用することができることは、言うまでもない。
【図面の簡単な説明】
【0216】
【図1】この発明による電子機器の実施形態としてのテレビ放送受信機の構成例の概要を示すブロック図である。
【図2】図1の例のテレビ放送受信機におけるフロントエンド回路部の具体的構成例を示すブロック図である。
【図3】この発明による電子機器の実施形態としてのテレビ放送受信機のフロントエンド回路における調整データの例を示す図である。
【図4】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込みを説明するための図である。
【図5】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時における処理を説明するための図である。
【図6】この発明による電子機器の実施形態において、不揮発性メモリに書き込む調整データのフォーマットを説明するための図である。
【図7】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時におけるエラー訂正エンコード処理を説明するための図である。
【図8】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時におけるエラー訂正エンコード処理を説明するための図である。
【図9】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時におけるエラー訂正エンコード処理を説明するための図である。
【図10】この発明による電子機器の実施形態において、不揮発性メモリの記憶内容の管理方法を説明するための図である。
【図11】この発明による電子機器の実施形態において、不揮発性メモリの記憶内容の管理方法を説明するための図である。
【図12】この発明による電子機器の実施形態において、電源オン時から電源オフ時までの処理動作を説明するための模式図である。
【図13】この発明による電子機器の実施形態において、電源オン時から電源オフ時までの処理動作を説明するためのフローチャートである。
【図14】この発明による電子機器の実施形態において、事前取得調整データの一例を説明するための図である。
【図15】この発明による電子機器の実施形態において、事前取得調整データから実使用調整データを生成する処理の一例を説明するためのフローチャートである。
【図16】図15の処理を説明するための図である。
【図17】この発明による電子機器の実施形態において、事前取得調整データから実使用調整データを生成する際の補間処理の一例を説明するための図である。
【図18】この発明による電子機器の実施形態において、キャリブレーションを実行するために必要な構成部分を説明するためのブロック図である。
【図19】この発明による電子機器の実施形態におけるキャリブレーションの処理動作の流れを説明するためのフローチャートである。
【図20】この発明による電子機器の実施形態において、キャリブレーションを実行するために必要な構成部分の他の例を説明するためのブロック図である。
【図21】この発明による電子機器の他の実施形態を説明するためのブロック図である。
【符号の説明】
【0217】
1…フロントエンド回路IC、2…復調回路IC、3…映像出力アンプ、7…キャリブレーション用のテスト信号発生部、10…フロントエンド回路部、51…不揮発性メモリ、52…I2Cインターフェース、60…復調回路IC、61…信号処理プロセッサ(マイコン)、62…検出回路
【技術分野】
【0001】
この発明は、例えばテレビ放送受信機などの電子機器、当該電子機器の構成部の調整方法およびICに関する。
【背景技術】
【0002】
例えばテレビ放送受信機のチューナのフロントエンド部においては、同調回路のトラッキングフィルタでの同調周波数調整やゲイン調整、映像中間周波数用のバンドパスフィルタのイメージ妨害除去特性の調整など、各種の調整が必要である。
【0003】
例えば、一般に可変容量ダイオードは、IC化した場合、特性を揃えることができるが、コイルはIC化できないので、インダクタンスがばらついてしまう。この結果、同調用のコイルのインダクタンスのばらつきにより、同調回路の同調周波数にトラッキングエラーが生じてしまう。
【0004】
従来、トラッキングエラーの調整は、空芯コイルを手調整することで行なわれていたが、空芯コイルが大きいため小型化ができない、また、調整に人手が必要であるなどの問題があった。
【0005】
この問題を解決するものとして、例えば特許文献1(特開平11−168399号公報参照)には、受信周波数毎のトラッキングエラーの調整データ(可変容量ダイオードに供給する調整データ)を不揮発性メモリに格納しておき、それを用いてトラッキングエラーを自動調整する受信機が提供されている。
【0006】
すなわち、実際の受信機において、受信周波数毎に、その受信感度が最大となるように、可変容量ダイオードに供給する同調用データを調整して最適値を求め、それをトラッキングエラーの事前取得調整データとして不揮発性メモリに格納しておく。そして、使用者により選択された受信周波数毎に、不揮発性メモリから対応する事前取得調整データを読み出して、トラッキングエラーを自動調整するようにする。
【0007】
上記の特許文献は、次の通りである。
【特許文献1】特開平11−168399号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
ところで、上記のトラッキングエラーは、受信機に搭載されるフロントエンド回路毎に異なるものであるので、不揮発性メモリに格納すべき事前取得調整データもフロントエンド回路毎に異なるものとなる。そこで、フロントエンド回路をIC化した場合に、不揮発性メモリを、当該フロントエンド回路ICに内蔵させ、使用者が選択した受信周波数毎に対応した事前取得調整データを、その内蔵不揮発性メモリから読み出して、トラッキングエラー調整するようにすることが考えられる。
【0009】
フロントエンド回路のみではなく、テレビ放送受信機の他の構成回路についても、抵抗や容量素子などのばらつきのために、調整が必要になる場合がある。その場合において、それらの構成回路をIC化したときには、そのそれぞれの回路IC毎に、ばらつき調整データを記憶する不揮発性メモリを内蔵させることが考えられる。
【0010】
しかしながら、テレビ放送受信機の構成回路のそれぞれに対して、不揮発性メモリをIC内に設けることは不経済であり、コスト高となるという問題がある。
【0011】
この発明は、上述の点にかんがみ、上述の問題点を解決して、複数の回路部の調整を効率よく行なえる電子機器を提供することができるようにすることを目的とする。
【課題を解決するための手段】
【0012】
上記の課題を解決するために、請求項1の発明は、
調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路用の補正用データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データおよび前記補正用データを外部に転送するデータ転送機能および外部から送られてくる実使用調整データを前記内部構成部に供給するデータ保持機能とを備えるインターフェース部とを備える第1のIC(Integrated Circuit;集積回路)と、
前記第1のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備えると共に前記他の回路に補正データを供給する補正データ供給部を備え、前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記調整データを受け取り、受け取った前記調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにすると共に、前記不揮発性メモリから読み出された前記補正用データを受け取り、受け取った前記補正用データを、前記補正データ供給部に供給して、当該補正データ供給部から前記他の回路に供給する補正データを調整するようにする第2のICと、
を備える電子機器を提供する。
【0013】
この発明においては、第1のICの不揮発性メモリには、当該第1のIC用の事前取得調整データだけではなく、他の回路の調整用の補正用データが記憶される。そして、第2のICの信号処理プロセッサにより、第1のIC用の事前取得調整データだけではなく、他の回路の補正用データが読み出される。第2のICの信号処理プロセッサは、第1のICに対しては、第1のIC用の事前取得調整データから実使用調整データを生成して、第1のICに供給するようにする。
【0014】
また、第2のICの信号処理プロセッサは、取得した補正用データに基づく補正データを補正データ供給部から他の回路に供給する。
【発明の効果】
【0015】
この発明によれば、第1のICの不揮発性メモリには、当該第1のICの内部構成部用の事前取得調整データのみではなく、他の回路の補正用データが記憶されるので、調整や補正が必要な全ての回路部の個々に対して調整データを記憶するメモリを用意する必要はない。したがって、効率よく、調整データを保持して、複数の構成部の調整処理を行うことができる。
【発明を実施するための最良の形態】
【0016】
以下、この発明による電子機器の実施形態を、テレビ放送受信機の場合を例にとって、図を参照しながら説明する。
【0017】
図1は、この発明による電子機器の実施形態のテレビ放送受信機の要部の構成例を示すブロック図である。この実施形態のテレビ放送受信機は、IC化により簡略化した構成とされており、主要な構成部分として、フロントエンド回路IC1と、復調回路IC2と、映像出力アンプ3とを備えると共に、マイクロコンピュータ(以下、マイコンと略称する)を備えて構成されるシステムコントローラ4とを備える。復調回路IC2は、マイコンからなる信号処理プロセッサ61を備える。
【0018】
システムコントローラ4には、リモコン受信部8が接続されている。リモコン受信部8は、リモコン送信機9からのリモコン信号を受信して、システムコントローラ4に転送する。システムコントローラ4は、受け取ったリモコン信号を解析し、電源オン/オフ操作、選局チャンネル切替操作などのユーザ操作を判定し、その判定結果に応じて制御を行なう。
【0019】
テレビ放送信号受信アンテナ5で受信されたテレビ放送信号は、スイッチ回路6を通じ、アンテナ端子ピンT11を通じてフロントエンド回路IC1に供給される。そして、この実施形態のテレビ放送受信機は、後述するフロントエンド回路部10の調整部の校正(キャリブレーション)の際のテスト信号を発生するテスト信号発生部7を備える。このテスト信号発生部7からのテスト信号は、スイッチ回路6を通じ、アンテナ端子ピンT11を通じてフロントエンド回路IC1に供給される。
【0020】
この実施形態では、選局チャンネル切替時など、フロントエンド回路部10の各調整部の調整変更時には、復調回路IC2の信号処理プロセッサ61は、自動的にキャリブレーションモードとなり、後述するようなキャリブレーションを実行するようにする。
【0021】
信号処理プロセッサ61は、キャリブレーションモードの開始時に、スイッチ回路6を、テスト信号発生部7側に切り替えると共に、テスト信号発生部7からテスト信号の発生を開始させる。テスト信号発生部7からのテスト信号は、特定の単一周波数の信号とされる。また、信号処理プロセッサ61は、キャリブレーションモードの終了時には、スイッチ回路6をアンテナ5側に戻して、テレビ放送信号を受信する状態に戻す。
【0022】
この実施形態では、フロントエンド回路IC1は、調整データにより調整が可能な内部構成部の例としてのフロントエンド回路部10と、事前取得調整データを記憶する不揮発性メモリ51と、インターフェース部52とを有する。
【0023】
フロントエンド回路部10は、後述するような複数個の調整部を備える。それぞれの調整部については、1または複数個の調整項目がある。不揮発性メモリ51には、当該テレビ放送受信機の製造工場からの出荷前において、当該フロントエンド回路部10の調整部の調整項目について予め求められた調整データが、事前取得調整データとして記憶される。なお、この実施形態では、出荷後の時点でも、不揮発性メモリ51に、事前取得調整データを追加することができるように構成されている。
【0024】
不揮発性メモリ51は、インターフェース部52に接続されている。インターフェース部52は、フロントエンド回路IC1の端子ピンT14を通じて、復調回路IC2の後述する信号処理プロセッサ61(マイコン)に接続されている。
【0025】
この場合において、事前取得調整データの取得に当たっては、先ず、テスターを用いて、各調整部の調整項目について、変化するパラメータ、この実施形態では、選局するチャンネルに応じた周波数、の予め定めた値において最適状態となるように調整データを調整する。そして、その最適状態となったときの調整データを、事前取得調整データとして、対応するパラメータ値(周波数値)と対応させて、信号処理プロセッサ61を介して、不揮発性メモリ51に記憶する。
【0026】
なお、信号処理プロセッサ61を介することなく、テスターがインターフェース部52を介して事前取得調整データを書き込むようにすることもできる。
【0027】
後述もするように、この実施形態では、事前取得調整データを記憶するパラメータ値としては、選局するチャンネルの全てに対応する周波数について、事前取得調整データを得る必要はなく、離散的なパラメータ値でよい。後述するように、離散的なパラメータ値の間のパラメータ値に対応する調整データは、不揮発性メモリに記憶されている事前取得調整データから、補間処理により得ることが可能である。
【0028】
例えば、中間周波帯域についてのバンドパスフィルタのイメージ妨害除去を調整項目とした場合、例えばVHFのハイバンドやローバンド、あるいはUHFバンドにおける、最大、最小2点、あるいはそれ以上のVCO周波数で、イメージ妨害除去についての調整を行い、そのときに最適となった調整データを、それぞれの周波数パラメータに対応付けて、事前取得調整データとして、不揮発性メモリ51に記憶させるようにする。
【0029】
そして、事前取得調整データは、後述するように、この実施形態では、信号処理プロセッサ61で、エラー訂正エンコード処理されて、不揮発性メモリ51に記憶される。
【0030】
なお、テスターがインターフェース部52を介して事前取得データを書き込むようにする場合には、テスターで事前取得調整データについてのエラー訂正エンコード処理がなされる。
【0031】
不揮発性メモリ51に記憶される事前取得調整データは、周波数などのパラメータについて変化しない一部のものは、エラー訂正デコード処理をすれば、そのまま実調整データとして、フロントエンド回路部10の調整部に供給されるものもある。
【0032】
しかし、上述したように、チャンネル周波数をパラメータとする主要な調整データは、全てのパラメータ値について記憶しようとすると、記憶数が多数となってしまうので、上述したように、離散的なパラメータ値についてのみの少ない数の事前取得調整データとされる。したがって、その場合には、それらの事前取得調整データは、フロントエンド回路部10の各調整部にそのまま供給される実調整データではなく、実調整データを、後述する復調回路ICの信号処理プロセッサ(マイコン)が補間処理により生成する際の基本データとなるものである。
【0033】
不揮発性メモリ51に記憶されている事前取得調整データは、インターフェース部52を介した、復調回路IC2の信号処理プロセッサ61からの読み出し要求により読み出される。インターフェース部52は、読み出し要求に応じて不揮発性メモリ51から読み出された事前取得調整データを、信号処理プロセッサ61に転送するようにする機能を備える。
【0034】
後述するように、信号処理プロセッサ61は、不揮発性メモリ51から読み出した事前取得調整データから、実使用調整データを生成して、フロントエンド回路IC1に送ってくる。インターフェース部52は、この信号処理プロセッサ61からの実使用調整データを受け取って、内蔵するレジスタに保持し、フロントエンド回路部10の各調整部に供給する機能を備える。
【0035】
フロントエンド回路部10では、受信したテレビ放送信号を中間周波信号に変換する。そして、フロントエンド回路部10は、中間周波信号を、端子ピンT12を通じて復調回路IC2に送出する。
【0036】
この実施形態では、復調回路IC2は、中間周波信号から映像出力信号を生成する復調回路部60と、記述の信号処理プロセッサ(マイコン)61と、キャリブレーションモード時に、キャリブレーションの結果を検出するための検出回路62と、AGC電圧発生回路63と、アンプ調整電圧発生回路64とを有する。
【0037】
復調回路部60には、端子ピンT21を通じてフロントエンド回路IC1からの中間周波信号が供給される。復調回路部60は、入力された中間周波信号を復調して、映像出力信号を生成し、その映像出力信号を端子ピンT22を通じて映像出力アンプ3に供給するようにする。
【0038】
信号処理プロセッサ61は、端子ピンT23を通じて、フロントエンド回路IC1のインターフェース部52に接続されていると共に、端子ピンT24を通じてシステムコントローラ4にも接続されている。なお、この実施形態では、事前取得調整データは、端子ピンT24を通じて、信号処理プロセッサ61に送られ、信号処理プロセッサ61が、インターフェース部52を介して、不揮発性メモリ51に書き込む処理を行なう。
【0039】
検出回路62は、キャリブレーションモード時および事前取得調整データを求める際に、フロントエンド回路部10の各調整部に供給されている実使用調整データが最適なものであるか否かを判定するための判定信号の検出を行なう。検出回路62は、検出した判定信号を信号処理プロセッサ61に送る。
【0040】
信号処理プロセッサ61は、キャリブレーションモード時には、判定信号に基づいて生成された最適調整データ値を、インターフェース部52に送って、保持させるようにする。そして、信号処理プロセッサ61は、キャリブレーションモードが終了したときには、スイッチ回路6をアンテナ5側に切り換えると共に、テスト信号発生部7からのテスト信号の発生を停止させる。
【0041】
信号処理プロセッサ61は、不揮発性メモリ51に対する書き込み/読み出しアクセスを行なう機能と、不揮発性メモリ51から取得した事前取得調整データをエラー訂正デコードし、実使用調整データを生成する機能を備える。実使用調整データを生成する機能には、事前取得調整データから実使用調整データを補間により生成する機能の外、上述のように、キャリブレーションを実行して、最適な実使用調整データを生成する機能が含まれる。
【0042】
また、復調回路IC2のAGC電圧発生回路63は、復調回路部60の入力信号に応じて、フロントエンド回路部10における利得調整回路を制御するAGC電圧を生成する。キャリブレーションモード時には、フロントエンド回路部10における利得調整回路が固定利得となるように、固定AGC電圧を生成する。このAGC電圧発生回路63は、この実施形態では、PWM(Pulse Width Modulation)信号発生回路からなる。
【0043】
信号処理プロセッサ61は、キャリブレーションモード時には、復調回路部60が生成するAGC制御信号ではなく、固定利得となる制御信号をAGC電圧発生回路63に出力するように切り替える。AGC電圧発生回路63は、前記制御信号によりパルス幅が調整されたAGC電圧を、端子ピンT25および端子ピンT13を通じて、フロントエンド回路部10に供給する。これにより、後述するように、中間周波数信号でのAGC制御がなされるように構成されている。
【0044】
また、アンプ調整電圧発生回路64は、映像出力アンプ3に供給するアンプゲイン調整電圧を発生する。このアンプ調整電圧発生回路64も、この実施形態では、PWM信号発生回路からなる。
【0045】
映像出力アンプ3から出力される映像出力信号は、アナログ信号であって、その出力レベルは、その性格上、正確なレベルで出力されなければならない。しかし、復調回路IC2のばらつき(復調回路IC2内のD/A変換器や電源電圧のばらつきなど)および映像出力アンプ3が持つばらつき、回路を構成する抵抗毎のばらつきが存在するため、映像出力信号の出力レベルが正確にならない場合がある。
【0046】
従来は、映像出力アンプ3に可変抵抗器を取り付け、映像出力信号の出力レベルが規定値範囲になるように調整するようにしていた。このため、従来は、可変抵抗器を用いる部品コストの問題と、調整に手間取るという調整コストの問題があった。
【0047】
この従来の問題点にかんがみ、この実施形態では、映像出力アンプ3を可変利得アンプにより構成すると共に、復調回路IC2に、前述したように、PWM信号発生回路からなるアンプ調整電圧発生回路64を設ける。このアンプ調整電圧発生回路64には、信号処理プロセッサ61から、出力するPWM信号のパルス幅を制御する調整データが供給される。アンプ調整電圧発生回路64は、調整データによりパルス幅が調整されたアンプゲイン調整電圧を、端子ピンT26を通じて映像出力アンプ3に供給する。これにより、映像出力アンプ3からの映像出力信号の出力レベルが規定範囲になるように制御される。
【0048】
信号処理プロセッサ61がアンプ調整電圧発生回路64に供給する調整データは、この実施形態では、フロントエンド回路IC1の不揮発性メモリ51に記憶されている。信号処理プロセッサ61は、不揮発性メモリ51から、この映像出力アンプ3をゲイン調整するための調整データを取得し、アンプ調整電圧発生回路64に供給する。
【0049】
この映像出力アンプ3のゲイン調整データは、当該テレビ放送受信機の工場出荷前に、テスターを用いて映像出力アンプ3からの映像出力信号の出力レベルが規定範囲になるように調整して求める。そして、求めたゲイン調整データを、当該テレビ放送受信機の工場出荷前に、フロントエンド回路IC1用の前述した調整データと共に、不揮発性メモリ51に書き込むようにする。
【0050】
すなわち、この実施形態では、フロントエンド回路IC1の不揮発性メモリ51には、自回路の調整部の調整データのみではなく、他の回路用の調整データも記憶される。そして、この実施形態では、復調回路IC2が信号処理プロセッサ(マイコン)を備えるので、その信号処理プロセッサが、不揮発性メモリ51に記憶されている調整データの全てを読み出して取得する。そして、信号処理プロセッサ61は、取得したそれぞれの調整データを、所定の処理が必要な場合には当該処理を加えて、対象部位に供給するようにするものである。
【0051】
したがって、映像出力アンプ3用の調整データのみではなく、フロントエンド回路IC1以外のその他の回路部が調整が必要な場合に、その調整データも、不揮発性メモリ51に書き込むようにすることができる。その場合に、各調整データは、フロントエンド回路部10用、映像出力アンプ3用、などいずれの部位用であるかを、信号処理プロセッサ61が識別可能な状態で、不揮発性メモリ51に記憶される。
【0052】
[フロントエンド回路IC1の具体回路例]
図2に、この実施形態におけるフロントエンド回路IC1の、特に、フロントエンド回路部10の具体回路例について説明する。
【0053】
テレビ放送に使用される周波数(チャンネル)は国によって様々であり、カラー方式にも、NTSC、PAL、SECAMなどがある。さらに、アナログ放送もあれば、デジタル放送もある。
【0054】
そこで、テレビ放送の受信信号系を、テレビ放送を受信して中間周波信号を出力するフロントエンド回路と、そのフロントエンド回路の出力を処理してカラー映像信号および音声信号を出力するベースバンド処理回路とに分割することが考えられる。つまり、そのようにすることにより、テレビ放送の放送方式の違いに対処するものである。
【0055】
図2は、各国のテレビ放送を、その放送形式にかかわらず受信できるように構成したフロントエンド回路の一例である。この例においては、それぞれの国のテレビ放送で使用されている周波数を、
(A)46〜147MHz(VHF−Lバンド)
(B)147〜401MHz(VHF−Hバンド)
(C)401〜887MHz(UHFバンド)
の3バンドに分割し、それぞれの受信バンドにおいて、周波数を目的とするチャンネルに対応して変更できるようにしている。
【0056】
すなわち、図2において、鎖線で囲った部分1が、フロントエンド回路を示し、これは前述したように、1チップICにIC化されている。
【0057】
テレビ放送の放送波信号がアンテナにより受信され、その受信信号が、端子ピンT11からスイッチ回路11を通じてアンテナ同調回路12A〜12Cに選択的に供給される。この場合、アンテナ同調回路12A〜12Cは、上記(A)〜(C)項の受信バンドにそれぞれ対応するものである。そして、アンテナ同調回路12A〜12Cのそれぞれは、同調用コンデンサの容量をデジタルデータにより変更して同調周波数を変更し、この結果、目的とする周波数(チャンネル)の受信信号に同調するように構成されている。
【0058】
そして、これら同調回路12A〜12Cからの受信信号が、高周波増幅回路13A〜13Cを通じ、さらに、段間同調回路14A〜14Cを通じてスイッチ回路15に供給される。このスイッチ回路15は、スイッチ回路11と連動して切り換えられるものであり、したがって、スイッチ回路15からは目的とする受信バンドの受信信号SRXが取り出される。そして、この取り出された受信信号SRXがミキサ回路21I、21Qに供給される。
【0059】
なお、段間同調回路14A〜14Cも同調回路12A〜12Cと同様に構成されているものであるが、段間同調回路14Aは復同調回路とされている。また、後述するように、同調回路12A〜12Cおよび14A〜14Cの同調用コンデンサはIC1に内蔵され、同調用コイルはIC1に外付けとされている。
【0060】
また、VCO(Voltage Controlled Oscillator)31において、所定の周波数の発振信号が形成される。このVCO31は、局部発振信号を形成するためのものであり、PLL30の一部を構成している。すなわち、VCO31の発振信号が可変分周回路32に供給されて1/N(Nは正の整数)の周波数の信号に分周され、この分周信号が位相比較回路33に供給される。さらに、外部から端子ピンT16を通じて信号形成回路34にクロック(周波数は1〜2MHz程度)が供給されて所定の周波数f34の信号に分周され、この分周信号が位相比較回路33に基準信号として供給される。
【0061】
そして、位相比較回路33の比較出力がループフィルタ35に供給されて可変分周回路32の出力信号と、形成回路34の出力信号との位相差に対応してレベルの変化する直流電圧が取り出され、この直流電圧がVCO31に発振周波数f31の制御電圧として供給される。なお、フィルタ35には、端子ピンT17を通じて平滑用のコンデンサC11が外付けされる。
【0062】
したがって、VCO31の発振周波数f31は、
f31=N・f34 ・・・ (式2)
となるので、システムコントローラ4により、信号処理プロセッサ61を介して、分周比Nを制御すれば、VCO31の発振周波数f31を変更することができる。例えば、周波数f31は、受信バンドおよび受信周波数(受信チャンネル)に対応して1.8〜3.6GHzとされる。
【0063】
そして、このVCO31の発振信号が可変分周回路36に供給されて1/M(例えば、M=2、4、8、16、32)の周波数に分周される。この可変分周回路36の分周比Mも、システムコントローラ4により、信号処理プロセッサ61を介して制御される。
【0064】
そして、この可変分周回路36からの分周信号が分周回路37に供給されて、1/2の周波数で、かつ、位相が互いに直交する分周信号SLOI、SLOQに分周され、これら信号SLOI、SLOQがミキサ回路21I、21Qに局部発振信号として供給される。
【0065】
ここで、
fLO:局部発振信号SLOI、SLOQの周波数
とすれば、
fLO=f31/(2M)
=N・f34/(2M)
=f34・N/(2M) ・・・ (式3)
となる。したがって、分周比M、Nを変更することにより、局部発振周波数fLOを、所定の周波数ステップで広い範囲にわたって変更することができる。
【0066】
また、
SRX:受信を希望する受信信号
SUD:イメージ妨害信号
とし、簡単のため、
SRX=ERX・sinωRXt
ERX:受信信号SRXの振幅
ωRX=2πfRX
fRX:受信信号SRXの中心周波数
SUD=EUD・sinωUDt
EUD:イメージ妨害信号SUDの振幅
ωUD=2πfUD
fUD:イメージ妨害信号SUDの中心周波数
とする。
【0067】
さらに、局部発振信号SLOI、SLOQについて、
SLOI=ELO・sinωLOt
SLOQ=ELO・cosωLOt
ELO:信号SLOI、SLOQの振幅
ωLO=2πfLO
とする。
【0068】
ただし、このとき、
ωIF=2πfIF
fIF:中間周波数。例えば、4〜5.5MHz(放送方式により変更する)
とすれば、アッパーヘテロダイン方式の場合には、
fRX=fLO−fIF
fUD=fLO+fIF
である。
【0069】
したがって、ミキサ回路21I、21Qからは、次のような信号SIFI、SIFQが出力される。すなわち、
SIFI=(SRX+SUD)×SLOI
=ERX・sinωRXt×ELO・sinωLOt
+EUD・sinωUDt×ELO・sinωLOt
=α{cos(ωRX−ωLO)t−cos(ωRX+ωLO)t}
+β{cos(ωUD−ωLO)t−cos(ωUD+ωLO)t}
SIFQ=(SRX+SUD)×SLOQ
=ERX・sinωRXt×ELO・cosωLOt
+EUD・sinωUDt×ELO・cosωLOt
=α{sin(ωRX+ωLO)t+sin(ωRX−ωLO)t}
+β{sin(ωUD+ωLO)t+sin(ωUD−ωLO)t}
α=ERX・ELO/2
β=EUD・ELO/2
の信号SIFI、SIFQが取り出される。
【0070】
そして、これら信号SIFI、SIFQが、映像中間周波信号および音声中間周波信号の占有帯域幅(例えば、6〜8MHz)に比べて広帯域のローパスフィルタ22に供給される。この結果、ローパスフィルタ22において、和の角周波数(ωRX+ωLO)、(ωUD+ωLO)の信号成分(および局部発振信号SLOI、SLOQ)が除去され、ローパスフィルタ22からは、
SIFI=α・cos(ωRX−ωLO)t+β・cos(ωUD−ωLO)t
=α・cosωIFt+β・cosωIFt ・・・(式4)
SIFQ=α・sin(ωRX−ωLO)t+β・sin(ωUD−ωLO)t
=−α・sinωIFt+β・sinωIFt ・・・ (式5)
が取り出される。
【0071】
そして、これら信号SIFI、SIFQが、後述する振幅位相補正回路23を通じて複素バンドパスフィルタ(ポリフェイズ・バンドパスフィルタ)24に供給される。この複素バンドパスフィルタ24は、以下の(a)〜(d)の特性を有するものである。
【0072】
(a) バンドパスフィルタの周波数特性を有する。
(b) 移相特性も有し、信号SIFIを値φ(φは任意の値)だけ移相する。
(c) 同じく、信号SIFQを値(φ−90°)だけ移相する。
(d) 周波数軸上において、零周波数に対して対称の周波数f0と周波数−f0とを中心周波数とする2つのバンドパス特性を有するものであり、入力信号の相対位相によりこれを選択することができる。
したがって、複素バンドパスフィルタ24において、上記(b)、(c)項により信号SIFQが信号SIFIに対して90°遅相され、
SIFI=α・cosωIFt+β・cosωIFt ・・・ (式6)
SIFQ=−α・sin(ωIFt−90°)+β・sin(ωIFt−90°)
=α・cosωIFt−β・cocωIFt ・・・ (式7)
とされる。つまり、信号SIFIと、信号SIFQとの間では、信号成分α・cosωIFtは互いに同相であり、信号成分β・cocωIFtは互いに逆相である。
【0073】
そして、この信号SIFI、SIFQがレベル補正用のアンプ25に供給されて信号SIFIと信号SIFQとが加算され、レベル補正アンプ25からは以下のような信号SIFが取り出される。
【0074】
すなわち、
SIF=SIFI+SIFQ
=2α・cosωIFt
=ERX・ELO・cosωIFt ・・・ (式8)
が取り出される。この取り出された信号SIFは、信号SRXをアッパーヘテロダイン方式で受信したときの中間周波信号にほかならない。そして、この中間周波信号SIFには、イメージ妨害信号SUDは含まれていない。なお、振幅位相補正回路23は、この(式8)が十分に成立するように、すなわち、イメージ妨害信号SUDが最小となるように、信号SIFI、SIFQの振幅および位相を補正するものである。
【0075】
さらに、このとき、レベル補正用のアンプ25において、放送方式の違いにより信号SIFI、SIFQのレベルが異なっても、後述するAGC特性(特に、AGCの開始レベル)などが変化しないように、信号SIFのレベルが補正される。
【0076】
そして、この中間周波信号SIFが、AGC用の可変利得アンプ26を通じ、さらに、直流分のカット用およびエリアジング用のバンドパスフィルタ27を通じて端子ピンT12に出力される。
【0077】
したがって、分周比M、Nを変更すれば、(式3)にしたがって目的とする周波数(チャンネル)を選択することができ、端子ピンT12に出力された中間周波信号SIFを放送方式に対応して復調すれば、目的とする放送を視聴することができることになる。
【0078】
こうして、このフロントエンド回路10によれば、46〜887MHzという広い周波数範囲に対して、1チップICで対応できる。また、広い周波数範囲に対して妨害特性を低下させることなく、より少ない部品点数で、フロントエンド回路10を実現できる。さらに、デジタル放送およびアナログ放送の放送方式の違いや、世界的な地域による放送方式の違いに対して、1つのフロントエンド回路10で対応することができる。
【0079】
また、クロック信号の高調波などによる受信妨害が少なくなり、結果として受信感度が上昇する。さらに、PLL30は、コンデンサC11を除き、すべての回路部品のオンチップ化ができるので、外乱に強く、妨害発生の少ないPLLとすることができる。また、高周波増幅回路13A〜13Cには、同調回路14A〜14Cがそれぞれ接続されるだけなので、負荷が軽く、高周波増幅回路13A〜13Cを低歪みとすることができる。
【0080】
〔AGCの例〕
AGC電圧VAGCが、フロントエンド回路IC1の後段の、前述した復調回路IC2のAGC電圧発生回路63において形成され、このAGC電圧VAGCが端子ピンT13を通じてAGC用の可変利得アンプ26にその利得の制御信号として供給される。したがって、これにより通常のAGC(中間周波数信号でのAGC)が行われる。
【0081】
また、例えば、目的とする受信信号SRXのレベルが大きすぎたり、受信信号SRXに大きなレベルの妨害波信号が混在したりしている場合には、上記の通常のAGCでは対応しきれなくなる。そこで、ローパスフィルタ22から出力される信号SIFI、SIFQがレベル検出回路41に供給され、AGC用アンプ26においてAGCを行う以前の信号SIFI、SIFQのレベルが所定値を越えたか否かが検出される。そして、この検出信号と、端子ピンT15のAGC電圧VAGCとが加算回路42に供給され、その加算出力が遅延AGC電圧形成回路43に供給されて遅延AGC電圧VDAGCが形成される。この遅延AGC電圧VDAGCは、高周波増幅回路13A〜13Cに利得の制御信号として供給され、遅延AGCが行われる。
【0082】
したがって、希望する受信信号の強さと、受信を希望しない多くの信号の強さとのD/Uから最適なAGC動作ができるので、デジタル放送とアナログ放送、あるいはそれらが混在していても、希望する放送を良好に受信することができる。
【0083】
〔テスト用・調整用電圧の例〕
ローパスフィルタ22から出力される信号SIFI、SIFQがリニア検波回路44に供給され、検波および平滑されることにより信号SIFI、SIFQのレベルを示す直流電圧V44とされ、この電圧V44が端子ピンT15に出力される。
【0084】
この端子ピンT15に出力された直流電圧V44は、フロントエンド回路IC1のテスト時や調整時などに使用される。例えば、入力信号(受信信号)のレベルを広い周波数範囲にわたってチェックするときに使用することができる。すなわち、狭帯域の中間周波フィルタを通した出力と違い、アンテナ端子ピンT11からミキサ回路21I、21Qまでの信号ラインについて広帯域の減衰特性を直接チェックすることができる。
【0085】
また、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cを調整する場合には、テスト信号をアンテナ端子ピンT11に加え、端子ピンT13に供給されるAGC電圧VAGCを所定値に固定すれば、直流電圧V44の変化からトラッキング調整を行うことができる。さらに、フロントエンド回路IC1の各機能の調整や特性の測定がデジタルデータにより行うことができ、自動調整および自動測定ができる。
【0086】
〔定電圧回路〕
この実施形態のフロントエンド回路IC1には、定電圧回路53が設けられ、端子ピンT18から電源電圧+VCCが供給される。この定電圧回路53は、PN接合のバンドギャップを利用して電源電圧+VCCから所定の値の定電圧を形成するものであり、その形成された定電圧はIC1のそれぞれの回路に供給される。なお、定電圧回路53の出力電圧は微調整可能とされ、不揮発性メモリ51にその調整データが記憶されている。信号処理プロセッサ61は、その微調整用の調整データを不揮発性メモリ51から取得して、実使用調整データを生成して、インターフェース部52を通じて定電圧回路53に供給するようにする。
【0087】
したがって、定電圧回路53の出力電源電圧は、フロントエンド回路IC1毎に、微調整された定電圧となる。このため、各回路をMOS−FETにより構成した場合でも、それらの回路に供給される電源電圧を高めに設定することができ、MOS−FETの性能を最大限に引き出すことができる。
【0088】
図2に示すフロントエンド回路IC1の構成によれば、(A)〜(C)項に示すように、46〜887MHzの周波数帯におけるテレビ放送を受信することができる。そして、そのとき、複素バンドパスフィルタ24の中心周波数および通過帯域幅が可変とされているの、国内の地上デジタルテレビ放送や地上アナログテレビ放送だけでなく、国外のデジタルテレビ放送やアナログテレビ放送にも対応できる。
【0089】
[不揮発性メモリ51に記憶される調整データの例]
図3は、この実施形態において、不揮発性メモリ51に記憶される調整データの例である。前述もしたように、この実施形態では、不揮発性メモリ51には、自分のフロントエンド回路IC1内の各調整部の調整用の調整データのみではなく、フロントエンド回路IC1以外の回路部の調整データも記憶するように構成されている。
【0090】
先ず、自フロントエンド回路IC1内の各調整部の調整用の調整データについて説明する。
【0091】
トラッキングフィルタ調整データは、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cのフィルタ通過帯域を調整するためのデータである。このトラッキングフィルタ調整データは、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cに内蔵のコンデンサと、外付けのコイルのばらつきを吸収する。この例では、調整データは、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cの各フィルタの帯域の最大周波数の設定情報とされる。
【0092】
IQ振幅調整データおよびIQ位相調整データは、中間周波フィルタにおける特性、特に、イメージ妨害除去特性を調整するための調整である。この調整データは、前述した3つの受信バンドのそれぞれについて、複数点の受信チャンネル周波数での調整データが記憶されている。すなわち、調整データは、それが変化するパラメータとしての受信チャンネル周波数について、飛び飛びの複数点の受信チャンネル周波数での調整データが記憶されている。
【0093】
この実施形態では、調整データを記憶する複数点の受信チャンネル周波数は、それぞれの受信バンドにおいて、全ての受信チャンネル周波数を意味するものではなく、複数受信チャンネル周波数おきの飛び飛びの受信チャンネル周波数を意味する。不揮発性メモリ51に記憶されていない受信チャンネル周波数での調整データは、信号処理プロセッサ61で、不揮発性メモリ51に記憶されている受信チャンネル周波数の調整データから、補間処理により求められる。このことは、以下に説明する他の調整データについても同様である。
【0094】
VCO電流調整データは、VCOを構成する回路の内部抵抗のばらつきによる電流ばらつきを吸収し、常に、安定した性能を実現するための調整データである。
【0095】
IF BPFのカットオフ周波数調整データは、バンドパスフィルタ24のカットオフ周波数の設定用の調整データであり、バンドパスフィルタ24の内部の抵抗およびコンデンサのばらつきを吸収するためのものである。また、同時に、バンドパスフィルタ24のカットオフ周波数の切り替えとしても機能する。
【0096】
IF BPFのカットオフ周波数調整データは、この例では、前述した3つの受信バンドに応じた帯域幅BWである6MHz/7MHz/8MHzの3種についてのカットオフ周波数の設定用の調整データとされている。
【0097】
同調周波数設定調整データは、アンテナ同調回路12A〜12Cおよび段間同調回路14A〜14Cの同調周波数を設定調整するためのもので、これは、複数点の受信チャンネル周波数について記憶される。
【0098】
レベル補正アンプ用調整データは、レベル補正アンプ25の利得調整用の調整データであり、レベル補正アンプ25に内蔵される抵抗のばらつきを吸収する。
【0099】
レギュレータ電圧設定調整データは、前述した定電圧回路53の出力電圧の微調整用の調整データである。
【0100】
次に、この実施形態では、自フロントエンド回路IC1以外の回路部の調整データとしては、前述したように、映像出力アンプ3のゲイン調整データが記憶される。このゲイン調整データは、必要に応じて、複数点の受信チャンネル周波数についての調整データを記憶しておくようにしてもよい。
【0101】
[調整データの書き込みについて(エラー訂正エンコード処理を含む)]
図4は、調整データの取得および不揮発性メモリ51への書き込み処理を説明するための概念図である。
【0102】
図4において、測定対象部100は、前述したフロントエンド回路部10の同調回路、バンドパスフィルタ、アンプなどの調整部を示すものである。前述したように、この実施形態のテレビ放送信号受信装置の工場出荷に先立つ調整工程において、テスター200を用いて、調整対象部100の各調整部について、調整を行う。そして、テスター200は、調整が最適の状態となったときの調整データを、各調整項目について取得する。これが事前取得調整データである。この場合において、複数の受信チャンネル周波数での調整データを得るようにする調整項目については、それぞれの受信チャンネル周波数の状態で、調整を行い、最適の状態となったときの調整データを、各調整項目について取得する。
【0103】
そして、テスター200で取得された事前取得調整データは、復調回路IC2の信号処理プロセッサ61を通じて、不揮発性メモリ51に書き込まれる。このとき、事前取得調整データは、信号処理プロセッサ61の制御部(CPU)61aのソフトウエアにより、エラー訂正エンコード処理されて、不揮発性メモリ51に書き込まれる。
【0104】
すなわち、図5に示すように、テスター200の調整データバッファ手段200BFに保持された事前取得調整データは、信号処理プロセッサ61の制御部61aがソフトウエア処理機能として備えるECC(Error Collection Code)エンコーダ61Ecに供給される。
【0105】
ECCエンコーダ61Ecでは、この例では、調整データバッファ手段200BFからの調整データについて、GF(28)上におけるRS(Reed−Solomon)符号を生成して、当該調整データに付加する。そして、ECCエンコーダ61Ecで、RS符号が生成付加された事前取得調整データは、信号処理プロセッサ61の制御指示により、インターフェース部52を介して、不揮発性メモリ51に書き込まれる。
【0106】
図6に、この実施形態で用いられるRS符号のフォーマットについて説明する。すなわち、この実施形態では、調整データは、1ページが128バイトとして、3ページ(384バイト)のデータとされる。そして、この実施形態では、1ページのうちの127バイトごとに、RS符号を適用する。そして、この実施形態では、2バイト訂正が可能なRS符号が用いられ、123バイトの調整データ(情報データ)について、4バイトのパリティが生成付加される構成とされている。
【0107】
ここで、事前取得調整データは、各調整項目毎にページに分けられて不揮発性メモリ51に記録されるわけではなく、全ての調整項目についての事前取得調整データが、3ページ分とされて、それにエラー訂正符号が付加生成されて、記録される。
【0108】
そして、この実施形態では、上述した3ページ分をマクロデータと称することとし、信号処理プロセッサ61は、このマクロデータ単位で、不揮発性メモリ51からの調整データの読み出しを行う。そして、読み出された調整データのマクロデータは、信号処理プロセッサ61の制御部61aがソフトウエア処理機能として備えるエラー訂正デコーダにより、エラー訂正デコード処理がなされる。
【0109】
そして、エラー訂正デコード処理により、訂正可能なエラーが訂正された後、事前取得調整データは、信号処理プロセッサ61のキャッシュメモリ61bに格納される。もしも、読み出した事前取得調整データが訂正できないエラーを含む場合には、信号処理プロセッサ61は、例えば、不揮発性メモリ51からの読み出しを再試行するようにする。
【0110】
なお、後述するように、電源がオンである間は、信号処理プロセッサ61は、このキャッシュメモリ61bに記憶されている事前取得調整データを用いて、各調整部の調整処理を実行する。
【0111】
以上説明したように、この実施形態においては、不揮発性メモリ51に格納されている事前取得調整データには、エラー訂正符号が付加されている。したがって、不揮発性メモリ51からの記憶データの読み出し時にエラーが発生したとしても、訂正可能なエラーであれば訂正され、事前取得調整データの信頼性が向上する。
【0112】
そして、この実施形態では、エラー訂正デコード処理は、不揮発性メモリ51が設けられるフロントエンド回路IC1内で行なう必要はなく、もともと信号処理プロセッサを内蔵する構成の復調回路IC2の当該信号処理プロセッサで行なうことができる。したがって、構成上、信号処理プロセッサを設けることが困難であるフロントエンド回路IC1内には、信号処理プロセッサを設ける必要がないという効果がある。
【0113】
以上の説明は、テスター200を用いて1回の処理で、必要な事前取得調整データを取得し、それを、エラー訂正エンコードして、不揮発性メモリ51に書き込む場合である。しかし、事前取得調整データの取得は、1回の処理ではできず、調整データの追記をしなければならない場合が生じる。以下に、そのような調整データの追記が必要な場合におけるエラー訂正符号データの生成付加処理について、さらに説明する。
【0114】
<調整データ追記とECC付加処理の第1の例>
図7は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第1の例を示すものである。エラー訂正符号データのフォーマット構造は、図6に示しように、ページ単位であるが、図7では、便宜上、マクロデータ単位について、情報データ部(情報データ記憶領域) と、パリティ部(パリティ記憶領域)とに分けて示している。後述する第2の例や第3の例においても同様である。
【0115】
図7(A)に示すように、製造直後においては、不揮発性メモリ51には、何も書き込まれていないので、全て空き状態となっている。この状態から、テスター200を用いて事前取得調整データSeq−1を取得し、それを不揮発性メモリ51に書き込む処理を行う場合には、調整データの追記を考慮しない場合であれば、図7(B)に示すように、(1)情報データ部の空きエリアに事前取得調整データSeq−1を書き込み、その後、(2)事前取得調整データSeq−1を含む情報データ部に対して、エラー訂正符号データECC/Seq−1を生成して、それをパリティ部に書き込むようにする。
【0116】
しかし、最初の事前取得調整データSeq−1の後に、追記すべき事前取得調整データSeq−2があることがわかっている場合、図7(B)の方法は、適用できない。すなわち、途中でエラー訂正符号データを書き込んだら、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データは書き込むことができないからである。
【0117】
そこで、この第1の例においては、最初の事前取得調整データSeq−1の後に、追記すべき事前取得調整データSeq−2があることがわかっている場合には、図7(C)に示すように処理する。すなわち、(1)情報データ部の空きエリアに最初の事前取得調整データSeq−1を書き込んだ後、エラー訂正符号データの生成は行なわずに、(2)情報データ部の空きエリアに最初の事前取得調整データSeq−1を書き込む。その後、(3)事前取得調整データSeq−1およびSeq−2を含む情報データ部に対して、エラー訂正符号データECC/Seq−1,2を生成して、それをパリティ部に書き込むようにする。
【0118】
<調整データ追記とECC付加処理の第2の例>
図8は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第2の例を示すものである。この第2の例は、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。
【0119】
この第2の例においては、図8に示すように、パリティ部のメモリ領域を、エラー訂正符号データを書き込んだ後に調整データを追記する回数分だけ、余分に用意するようにする。図8の例では、エラー訂正符号データを書き込んだ後に、さらにもう1回だけ、調整データを追記するようにする場合であるので、パリティ部は、2個のエラー訂正符号データを書き込めるように、第1パリティ部と、第2パリティ部とに分けられている。
【0120】
図8(A)は、第1回目の事前取得調整データの書き込み処理シーケンスを示すもので、図7(C)に示したものとほぼ同じである。ただし、第1回目のエラー訂正符号データECC1st(=ECC/Seq1,2)は、パリティ部のうちの第1回目の領域である第1パリティ部に書き込まれる。
【0121】
この第1回目の事前取得調整データの書き込み処理シーケンスの後における、第2回目の事前取得調整データの書き込み処理シーケンスは、この例では、図8(B)に示すようなものとなる。すなわち、(1)第2回目における事前取得調整データSeq−3は、情報データ部の空き領域に書き込むようにする。
【0122】
そして、(2−1)事前取得調整データSeq−1、Seq−2およびSeq−3を含む情報データ部に対して、2回目のエラー訂正符号データECC2nd(=ECC/Seq−1,2,3)を生成して、それをパリティ部のうちの第2回目の領域である第2パリティ部に書き込むようにする。
【0123】
また、前記(2−1)の代わりに、次の(2−2)の手順を実行するようにしてもよい。すなわち、(2−2)事前取得調整データSeq−1、Seq−2およびSeq−3含む情報データ部と、第1回目のエラー訂正符号データECC1stを含む部分に対して、2回目のエラー訂正符号データECC2ndを生成して、それをパリティ部のうちの第2回目の領域である第2パリティ部に書き込むようにする。
【0124】
この第2の例の方法によれば、パリティ部を、調整回数分だけ、エラー訂正符号データを書き込むことができる容量とすることにより、各調整回において、エラー訂正符号データを生成付加しても、調整データの追記が可能となる。
【0125】
<調整データ追記とECC付加処理の第3の例>
図9は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第3の例を示すものである。この第3の例も、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。
【0126】
この第3の例においては、不揮発性メモリ51のメモリ領域として、それぞれが1マクロブロック分の容量を備えるn個のメモリブロックB1、B2、・・・、Bnからなるものを用意する。そして、この第3の例においては、第1回目、第2回目、第3回目・・・の各回の事前取得調整データの取得および不揮発性メモリ51への書き込み処理の際に、エラー訂正符号データを生成して書き込むようにする。
【0127】
ただし、この第3の例においては、各回において書き込むべき事前取得調整データおよびエラー訂正符号データは、異なるメモリブロックとするようにする。そして、この第3の例においては、信号処理プロセッサ61が、不揮発性メモリ51から読み出して利用する事前調整データは、最後の回で書き込まれたメモリブロックに書き込まれているものとするものである。
【0128】
すなわち、第1回目の事前取得調整データの書き込み時には、図9(A)に示すように、事前取得調整データSeq−1は、メモリブロックB1の情報データ部に書き込み、また、当該事前取得調整データSeq−1を含む情報データ部についてのエラー訂正符号データECC1stは、メモリブロックB1のパリティ部に書き込む。
【0129】
次に、第2回目の事前取得調整データの書き込み時には、図9(B)に示すように、第1回目の事前調整データSeq−1をメモリブロックB2に転記する。そして、第2回目の事前取得調整データSeq−2を、同じメモリブロックB2の空きエリアに書き込む。そして、事前取得調整データSeq−1およびSeq−2を含む情報データ部に対して、2回目のエラー訂正符号データECC2ndを生成して、それをメモリブロックB2のパリティ部に書き込むようにする。
【0130】
なお、2回目のエラー訂正符号データECC2ndは、この第3の例においても、第2の例の(2−2)の場合と同様に、情報データ部のみではなく、前回のエラー訂正符号データをも含めた部分に対して生成するようにしてもよい。
【0131】
この第3の例によれば、第2の例と同様に、各調整回において、エラー訂正符号データを生成付加しても、調整データの追記が可能となる。
【0132】
[工場出荷前調整データと、その後の調整データについて]
以上は、工場出荷前に不揮発性メモリに書き込まれる事前取得調整データについての説明である。しかし、工場出荷後においても、ある種の調整項目については、ユーザの使用環境において、例えばオペレータなどが、調整データを取得して、その事前取得調整データを不揮発性メモリに追記したい場合がある。
【0133】
この実施形態では、そのような工場出荷後の調整データについても配慮している。すなわち、この実施形態では、不揮発性メモリ51は、図10に示すような複数個のバンク、図10の例では、4つのバンクBANK0、BANK1、BANK2、BANK3で構成される。
【0134】
バンクBANK0と、バンクBANK2とは、工場出荷前の事前取得調整データの格納エリアとされる。また、バンクBANK1と、バンクBANK3とは、工場出荷後の事前取得調整データの格納エリアとされる。そして、図示のように、バンクBANK0とBANK1、また、バンクBANK2とBANK3とが対で使用されるように構成されている。
【0135】
そして、工場出荷前の事前取得調整データの格納エリアであるバンクBANK0およびバンクBANK2のうち、工場出荷前においては、事前取得調整データは、バンクBANK0に書き込まれるように構成されている。
【0136】
また、工場出荷後の事前取得調整データの格納エリアであるバンクBANK1とバンクBANK3とは、そのいずれかに事前取得調整データの書き込みが可能とされる。バンクBANK1に、工場出荷後の事前取得調整データが格納されたときには、バンクBANK0に工場出荷前の事前取得調整データが書き込まれているので、対のバンクBANK0およびBANK1から事前取得調整データを読み出すことで問題は生じない。
【0137】
しかし、バンクBANK3に工場出荷後の事前取得調整データが格納されたときには、そのままではバンクBANK2には、工場出荷前の事前取得調整データが格納されていない。そこで、この実施形態では、バンクBANK3に工場出荷後の事前取得調整データが格納されたときには、バンクBANK0の工場出荷前の事前取得調整データが、バンクBANK2にコピーされて記憶されるように構成されている。そして、バンクBANK2に工場出荷前の事前取得調整データが格納されたときには、そのことを示す書き込みフラグFB_2が、当該バンクBANK2が書き込み状態であることを示す「0」にセットされる。
【0138】
そして、この実施形態では、バンクBANK3に工場出荷後の事前取得調整データが格納されたときには、信号処理プロセッサ61は、前記バンクBANK2の書き込みフラグFB_2を参照することで、対のバンクBANK2およびBANK3から事前取得調整データを読み出すように構成されている。
【0139】
このときの信号処理プロセッサ61における使用バンクの決定処理ルーチンを図11に示す。
【0140】
すなわち、信号処理プロセッサ61は、不揮発性メモリ51からの事前取得調整データの読み出しに先立ち、バンクBANK2の書き込みフラグFB_2を読み込む(ステップS101)。そして、信号処理プロセッサ61は、その書き込みフラグFB_2が「0」であるか否か判別する(ステップS102)。
【0141】
ステップS102で、書き込みフラグFB_2が「0」でないと判別したときには、信号処理プロセッサ61は、対のバンクBANK0およびBANK1から事前取得調整データを読み出すように決定する(ステップS103)。
【0142】
また、ステップS102で、その書き込みフラグFB_2が「0」であると判別したときには、信号処理プロセッサ61は、対のバンクBANK2およびBANK3から事前取得調整データを読み出すように決定する(ステップS103)。
【0143】
以上のようにして、工場出荷前と、工場出荷後とで、不揮発性メモリ51の記憶領域を変えることにより、両者を不揮発性メモリに支障なく書き込めるようにしている。なお、工場出荷後における事前取得調整データも、上述したエラー訂正符号付きのフォーマットで不揮発性メモリ51に記憶されるものである。
【0144】
[電源オンから電源オフまでの事前取得調整データを用いた調整動作]
不揮発性メモリ51に格納された事前取得調整データを用いた調整動作は、この実施形態では、テレビ放送受信機で、ユーザにより、選局チャンネルが変更されるたびに行われる。
【0145】
この場合に、不揮発性メモリ51が、選局チャンネルの変更のたびに、信号処理プロセッサ61からアクセスされるのは、消費電流の点および不揮発性メモリ51の寿命を考慮すると好ましくない。
【0146】
この実施形態においては、この問題を解決するために、不揮発性メモリ51からの事前取得調整データの読み出しアクセスは、電源投入時(電源オン時)の1回のみとするように構成している。
【0147】
図12は、この構成を説明するための概念図である。すなわち、図12(A)で、網掛けをして示すように、テレビ放送受信機への電源投入時には、信号処理プロセッサ61は、不揮発性メモリ51に事前取得調整データの取得要求を送り、不揮発性メモリ51から事前取得調整データを読み出す。そして、信号処理プロセッサ61は、不揮発性メモリ51から取得した事前取得調整データを、信号処理プロセッサ61が内蔵するキャッシュメモリ61bに保持する。
【0148】
電源がオン状態である動作中には、図12(B)において、網掛けをして示すように、信号処理プロセッサ61の制御部61aは、キャッシュメモリ61bに保持されている事前取得調整データを用いて実使用調整データを生成する。そして、信号処理プロセッサ61の制御部61aは、生成した実使用調整データを、フロントエンド回路部10の各調整対象部100に供給する。この際に、信号処理プロセッサ61の制御部61Aは、キャッシュメモリ61bに保持されている事前取得調整データから補間処理により実使用調整データを生成する処理も行なう。
【0149】
テレビ放送受信機の電源がオフとされると、図12(C)に示すように、信号処理プロセッサ61のキャッシュメモリ61bに保持されていた事前取得調整データは、消失する。そして、再度、テレビ放送受信機に電源が投入されて電源オンとされると、図12(A)の状態になり、上述のような動作を繰り返す。
【0150】
図13に、信号処理プロセッサ61における、上述した電源オンから電源オフまでの処理動作の流れを示すフローチャートを示す。
【0151】
信号処理プロセッサ61は、システムコントローラ4からの指示を監視して、テレビ放送受信機に電源がオンとされたか否か判別する(ステップS201)。そして、電源がオンとされたと判別すると、信号処理プロセッサ61は、フロントエンド回路IC1のインターフェース部52を介して不揮発性メモリ51に事前取得調整データの読み出し要求を送る(ステップS202)。
【0152】
そして、信号処理プロセッサ61は、インターフェース部52を介して、不揮発性メモリ51から読み出された事前取得調整データを取得し、エラー訂正デコード処理を行う(ステップS203)。そして、信号処理プロセッサ61は、エラー訂正を行なってエラーが訂正された事前取得調整データを、内蔵するキャッシュメモリ61bに格納する(ステップS204)。
【0153】
次に、信号処理プロセッサ61は、例えば、システムコントローラ4を介してラストチャンネルの情報を受け取って、フロントエンド回路IC1に、当該ラストチャンネルを選局するための情報を送る。この情報には、PLL回路30の分周回路32,36に供給する分周比の情報のほか、上述したフロントエンド回路部10の各調整部に対する実使用調整データが含まれる。すなわち、信号処理プロセッサは、当該ラストチャンネルについての実使用調整データを、キャッシュメモリ61bに保持している事前取得調整データから生成する。信号処理プロセッサ61は、実使用調整データの生成に際し、必要に応じて、事前取得調整データを用いた線形補間などの補間処理を行なう(ステップS205)。
【0154】
次に、信号処理プロセッサ61は、必要な調整項目について、キャリブレーションの処理を行なう(ステップS206)。このキャリブレーションの処理がなされる間、信号処理プロセッサ61は、前述したように、テスト信号発生部7を動作状態として、テスト信号を発生させるようにすると共に、スイッチ回路6を、テスト信号発生部7側に切り換える。キャリブレーションの処理が終了すると、信号処理プロセッサ61は、テスト信号発生部7を非動作状態として、テスト信号の発生を停止させると共に、スイッチ回路6を、受信アンテナ5側に切り換える。したがって、テレビ放送受信機は、ラストチャンネルの受信状態になる。
【0155】
次に、信号処理プロセッサ61は、システムコントローラ4からの電源がオフにされたことを示す情報を監視して、ユーザによる電源オフ操作があったか否か判別する(ステップS207)。そして、ステップS207で、ユーザによる電源オフ操作がないと判別したときには、信号処理プロセッサ61は、システムコントローラ4からの選局チャンネルが切り替えられたことを示す情報を監視して、ユーザによる選局切替があったか否か判別する(ステップS208)。
【0156】
ステップS208で、ユーザによる選局切替がなかったと判別したときには、信号処理プロセッサ61は、ステップS207に戻り、このステップS207以降の処理を繰り返す。
【0157】
そして、ステップS208で、ユーザによる選局切替があったと判別したときには、システムコントローラ4を介して選局切替後のチャンネルの情報を受け取って、フロントエンド回路IC1に、当該選局切替後のチャンネルを選局するための情報を送る。この情報には、PLL回路30の分周回路32,36に供給する分周比の情報のほか、上述したフロントエンド回路部10の各調整部に対する実使用調整データが含まれる。すなわち、信号処理プロセッサは、当該選局切替後のチャンネルについての実使用調整データを、キャッシュメモリ61bに保持している事前取得調整データから生成する。信号処理プロセッサ61は、この実使用調整データの生成に際し、必要に応じて、事前取得調整データを用いた線形補間などの補間処理を行なう(ステップS209)。
【0158】
次に、信号処理プロセッサ61は、必要な調整項目について、キャリブレーションの処理を行なう(ステップS210)。このキャリブレーションの処理がなされる間、信号処理プロセッサ61は、前述したように、テスト信号発生部7を動作状態として、テスト信号を発生させるようにすると共に、スイッチ回路6を、テスト信号発生部7側に切り換える。
【0159】
キャリブレーションの処理が終了すると、信号処理プロセッサ61は、テスト信号発生部7を非動作状態として、テスト信号の発生を停止させると共に、スイッチ回路6を、受信アンテナ5側に切り換える。したがって、テレビ放送受信機は、選局切替後のチャンネルの受信状態になる。
【0160】
そして、信号処理プロセッサ61は、ステップS207に戻り、このステップS207以降の処理を繰り返す。
【0161】
ステップS207で、ユーザによる電源オフ操作があったと判別したときには、信号処理プロセッサ61は、図13の処理ルーチンを終了する。このとき、キャッシュメモリ61bの調整データは消失する(ステップS211)。なお、このステップS211は、信号処理プロセッサ61が行なう処理ではなく、電源がオフになることにより、キャッシュメモリの記憶内容が保持されなくなることを確認のために示したものである。
【0162】
[信号処理プロセッサ61における補間処理の例]
この実施形態では、中間周波数のバンドパスフィルタ24の中間周波帯域幅は、キャッシュメモリ61bに保持されている事前取得調整データのうちの、図3に示した「IF BPFのカットオフ周波数調整データ」を用いて、全ての放送方式に対応することが可能である。そして、所望の中間周波帯域幅に応じ、図3に示した「IF BPFのカットオフ周波数調整データ」を用いて補間処理をすることにより、カットオフ周波数を微調整設定することが可能である。
【0163】
図14は、不揮発性メモリ51に記憶される「IF BPFのカットオフ周波数調整データ」を説明するための図である。図14に示されるように、中間周波数のバンドパスフィルタ24の中間周波帯域幅の最小周波数は、固定であって、これは、不揮発性メモリ51の事前取得調整データには含まれていない。
【0164】
「IF BPFのカットオフ周波数調整データ」は、3つの受信バンドの帯域幅6MHz/7MHz/8MHzのそれぞれに応じたカットオフ周波数についての事前取得調整データ
IF_BPF_COFF_6M、
IF_BPF_COFF_7M、
IF_BPF_COFF_8M、
からなる。
【0165】
信号処理プロセッサ61が、これらの事前取得調整データを用いて、バンドパスフィルタ24について、選局された受信チャンネルに応じた最適なカットオフ周波数を補間処理により求める。このときの信号処理プロセッサ61における処理動作のフローチャートを、図15に示す。
【0166】
信号処理プロセッサ61は、先ず、キャッシュメモリ61bから、事前取得調整データIF_BPF_COFF_6M、IF_BPF_COFF_7M、IF_BPF_COFF_8M、を読み出す(ステップS301)。
【0167】
次に、信号処理プロセッサ61は、選局された受信チャンネルに応じた最適な所望のIF帯域幅IFBWと、3つの受信バンドの帯域幅6MHz/7MHz/8MHzとを比較し、所望の帯域幅IFBWに近い2つのデータを選択する(ステップS302)。
【0168】
すなわち、その1つとしては、所望の帯域幅IFBWに最も近い帯域幅をIFBW1とし、当該IFBW1を3つの受信バンドの帯域幅6MHz/7MHz/8MHzから選択する。そして、選択した帯域幅についての事前取得調整データであるカットオフ周波数調整データを、調整データIF_BPF_COFF1とする。
【0169】
また、2つ目としては、所望の帯域幅IFBWに次に近い帯域幅をIFBW2とし、当該IFBW2を、3つの受信バンドの帯域幅6MHz/7MHz/8MHzから選択する。そして、選択した帯域幅についての事前取得調整データであるカットオフ周波数調整データを、調整データIF_BPF_COFF2とする。
【0170】
次に、信号処理プロセッサ61は、選択した以上のデータを用いて、図16の(式A)に示す補間処理演算を実行して、最適なカットオフ周波数調整データIF_BPF_COFFを算出する(ステップS303)。
【0171】
そして、信号処理プロセッサ61は、算出したカットオフ周波数調整データIF_BPF_COFFを、レジスタに格納するようにする(ステップS304)。電源オンである間は、このレジスタに格納されたカットオフ周波数調整データIF_BPF_COFFにより、バンドパスフィルタ24のカットオフ周波数が微調整される。
【0172】
なお、以上説明したバンドパスフィルタ24のカットオフ周波数の調整のための補間処理は、図13のステップS205で行なう補間処理の一例である。
【0173】
次に、図13のステップS208で行なう補間処理の一例を示す。事前取得調整データのうちの幾つかの調整データは、図17に示すように、選局チャンネルに応じたRF周波数の変化に依存する。そのため、選局チャンネルが変わる毎に、実使用調整データを生成するようにするが、その際に、不揮発性メモリ51に、選局チャンネルに応じたRF周波数に、直に対応する事前取得調整データが存在しない場合がある。図17では、飛び飛びの周波数f1、f2、f3、・・・についての事前取得調整データD1,D2,D3・・・が、不揮発性メモリ51に記憶されているとしている。
【0174】
このように、不揮発性メモリ51に、選局チャンネルに応じたRF周波数に、直に対応する事前取得調整データが存在しない場合に、この実施形態では、信号処理プロセッサ61では、補間処理を実行して、実使用調整データを生成するようにする。
【0175】
例えば、選局チャンネルに応じたRF周波数が、図17において、周波数f1とf2との間の周波数f12であった場合、この実施形態では、信号処理プロセッサ61は、次のような補間処理を実行する。すなわち、信号処理プロセッサ61では、周波数f12についての実調整データD12は、その両隣りの周波数f1、f2のデータD1,D2を用いて、補間処理をする。その補間処理の演算式は、次の通りである。
【0176】
すなわち、周波数f12と周波数f1との差をk1とし、周波数f12と周波数f2との差をk2としたとき、データD12は、
D12={k2/(k1+k2)}D1+{k1/(k1+k2)}D2
・・・(式B)
なる演算式(B)により求められる。
【0177】
[キャリブレーションの例]
次に、図13のフローチャートのステップS206やステップS209で行なうキャリブレーションの例を以下に説明する。以下に説明する例は、中間周波フィルタ(バンドパスフィルタ24)におけるイメージ妨害除去特性の調整に関するものである。イメージ妨害除去特性のキャリブレーションを、以下、IMRRキャリブレーションと称することとする。
【0178】
この例のIMRRキャリブレーションのため、この実施形態の復調回路IC2には検出回路62が設けられている。
【0179】
<IMRRキャリブレーションのための検出回路62の第1の構成例>
この検出回路62の具体構成の第1の構成例を図18に示す。この図18の例においては、復調回路部60は、フロントエンド回路IC1からの中間周波信号をデジタル信号に変換するA/Dコンバータ601と、復調処理部602とからなる。そして、A/Dコンバータ601からのデジタル中間周波信号が検出回路62に供給される。
【0180】
検出回路62は、乗算器621と、発振器622と、ローパスフィルタ623と、レベル検出部624とからなる。
【0181】
この例では、発振器622は、中間周波数の発振信号を発生するものである。デジタル中間周波信号が乗算器621に供給されると共に、発振器622の発振信号が乗算器621に供給される。乗算器621からは、両者の差の周波数に応じた出力信号が得られる。この乗算器621の出力信号は、ローパスフィルタ623を通じてレベル検出部624に供給される。レベル検出部624は、乗算器621の出力信号のレベルを検出し、その検出結果を信号処理プロセッサ61に供給する。
【0182】
IMRRキャリブレーション用の用いられるテスト信号発生部7からのテスト信号は、一定周波数の信号であるが、その周波数は、選局された受信チャンネルにおいてイメージ妨害周波数となるものに、信号処理プロセッサ61により設定される。
【0183】
したがって、IMRRキャリブレーションモードにおいて、テスト信号がアンテナ端子ピンT11から入力されたときには、バンドパスフィルタ24におけるイメージ妨害除去特性が最適な状態になっていれば、検出回路62のレベル検出部624の検出レベルは、理想的にはゼロになる。
【0184】
この実施形態では、信号処理プロセッサ61は、検出回路62のレベル検出部624の検出レベルを参照しながら、バンドパスフィルタ24におけるイメージ妨害除去特性の調整データを調整する。そして、信号処理プロセッサ61は、最適なイメージ妨害除去特性が得られるように、調整データを校正する。
【0185】
<信号処理プロセッサ61でのIMRRキャリブレーション時の動作例>
図19に、信号処理プロセッサ61で実行されるイメージ妨害除去特性のキャリブレーション時の処理動作の流れのフローチャートを示す。
【0186】
この図19の例では、信号処理プロセッサ61は、ラストチャンネルの選局開始時や選局切替後の選局開始時に、ステップS400から、この例のIMRRキャリブレーションの処理ルーチンを開始する。
【0187】
信号処理プロセッサ61は、先ず、IMRRキャリブレーションに先立ち、前述したように、キャッシュメモリ61bから事前取得調整データを読み出して、実使用調整データを生成して、フロントエンド回路IC1に供給するようにする。その際に生成された実使用調整データのうちのイメージ妨害除去特性に関する実使用調整データを、IMRRキャリブレーションする調整データのデフォルト値aとする(ステップS401)。
【0188】
信号処理プロセッサ61は、テスト信号発生部7から当該選局チャンネル用のテスト信号を発生させるようにすると共に、スイッチ回路6をテスト信号発生部7側に切り替えて、IMRRキャリブレーションモードを有効とする(ステップS402)。
【0189】
そして、信号処理プロセッサ61は、IMRRキャリブレーションの調整設定値の初期化を行なう。すなわち、信号処理プロセッサ61は、IMRRキャリブレーションの設定値xの初期値を、IMRRキャリブレーションを行なう範囲の最小値x=a−MRANGEに設定する(ステップS403)。
【0190】
次に、信号処理プロセッサ61は、レベル検出部624の出力レベルと比較する変数minmagに、比較的大きい値MAXVALを、初期値として設定する。すなわち、変数minmag=MAXVALとする(ステップS404)。
【0191】
次に、信号処理プロセッサ61は、設定値xを、フロントエンド回路IC1に送って、フロントエンド回路部10のバンドパスフィルタ24のイメージ妨害除去特性調整データとして設定するようにする(ステップS405)。
【0192】
次に、信号処理プロセッサ61は、検出回路62のレベル検出部624の検出レベルampを読み込む(ステップS406)。そして、信号処理プロセッサ61は、レベル検出部624の検出レベルampと、変数minmagとを比較し、amp<minmagであるか否か判別する(ステップS407)。
【0193】
このステップS407での判別の結果、amp<minmagであると判別したときには、信号処理プロセッサ61は、最適値x_optとして、そのときの設定値xを保持すると共に、変数minmagを、その設定値xのときのレベル検出部624の検出レベルampとする(ステップS408)。
【0194】
また、このステップS407での判別の結果、amp<minmagではないと判別したときには、信号処理プロセッサ61は、最適値x_optの更新および変数minmagの更新は、行なわない。
【0195】
そして、次に、信号処理プロセッサ61は、設定値xがIMRRキャリブレーションを行なう範囲の最大値(a+PRANGE)以上になったか否か判別する(ステップS409)。設定値xが前記最大値(a+PRANGE)以上になってはいないと判別したときには、信号処理プロセッサ61は、次の調整値を設定値xに設定する(ステップS41)。次の調整値は、信号処理プロセッサ61で、IMRRキャリブレーションの調整ステップ幅に応じて定められる。次の調整値を設定したら、信号処理プロセッサ61は、ステップS405に戻り、このステップS405以降の処理を繰り返す。
【0196】
ステップS409で、設定値xが前記最大値(a+PRANGE)以上になったと判別したときには、信号処理プロセッサ61は、そのときに最適値x_optとして保持されていた調整値を、イメージ除去妨害特性についての最適調整値と設定する(ステップS411)。
【0197】
次に、信号処理プロセッサ61は、IMRRキャリブレーションモードの無効を設定し、その旨をシステムコントローラ4に通知する(ステップS412)。その後、信号処理プロセッサ61は、受信中のチャンネルにおける通常の選局中動作の状態になる(ステップS413)。
【0198】
なお、以上説明した図19のフローチャートの処理例では、全数探索法で最適調整値を求めるようにしたが、2分探索法など、他の探索法を用いることもできる。
【0199】
<IMRRキャリブレーションのための検出回路62の第2の構成例>
図20は、復調回路IC2の検出回路62の第2の構成例を示すブロック図である。
【0200】
この第2の構成例は、復調回路部60がOFDM(Orthogonal Frequency Division Multiplexing)復調回路の構成であって、FFT(Fast Fourier Transform)部を備えることを利用したものである。
【0201】
すなわち、復調回路部60においては、A/Dコンバータ601の出力信号が、乗算器603と周波数発振器604からなるミキサ回路で直交復調される。そして、ミキサ回路で直交復調された信号は、FFT部605で周波数領域の信号に変換される構成とされている。
【0202】
この第2の構成例においては、復調回路部60のFFT部605の出力信号が検出回路62に供給される。この検出回路62は、最大振幅検出器625からなる。この最大振幅検出器625は、FFT部605の演算結果から最大振幅となる周波数を求め、その振幅を出力する。この最大振幅検出器625の振幅出力は、信号処理プロセッサ61に供給される。
【0203】
IMRRキャリブレーション時には、イメージ妨害周波数のテスト信号がアンテナ端子ピンT11を通じて供給されるため、最大振幅検出器625では、当該イメージ妨害周波数での振幅出力が信号処理プロセッサ61に供給されることになる。
【0204】
したがって、信号処理プロセッサ61では、最大振幅検出部625からの振幅出力がゼロとなるように、イメージ妨害除去特性の調整値をIMRRキャリブレーションにより設定することで、最適なイメージ妨害除去特性の調整値を設定することができる。
【0205】
以上のようにして、この実施形態においては、事前に不揮発性メモリ51に記憶された事前取得調整データを用いたキャリブレーションを行なうことにより、経年変化や使用環境に応じた正確な実使用調整データが生成される。このとき、不揮発性メモリ51に記憶された事前取得調整データを起点として、実使用調整データの校正がなされるので、最適実使用調整データを得るまでの校正に要する時間は短時間となる。
【0206】
なお、キャリブレーション用のテスト信号発生部7は、フロントエンド回路IC1内に設けるようにしてもよい。
【0207】
[他の実施形態およびその他の変形例]
上述の実施形態では、フロントエンド回路部10の各調整部についての調整データを記憶する不揮発性メモリ51は、フロントエンド回路IC1内に設けるようにしたが、当該不揮発性メモリ51は、フロントエンド回路IC1外に設けるようにしてもよい。図21はその場合のテレビ放送受信機の構成例を示すブロック図である。
【0208】
図21に示すように、この例においては、フロントエンド回路IC1には、不揮発性メモリは設けず、バッファレジスタ54のみを設ける。バッファレジスタ54は、フロントエンド回路部10の各調整部についての調整データを、復調回路IC2の信号処理プロセッサ61から受け取って記憶保持し、フロントエンド回路部10の各調整部に供給するようにする。
【0209】
そして、この例では、フロントエンド回路IC1の外部に不揮発性メモリ70を設け、信号処理プロセッサ61と端子ピンT27を通じて接続される。信号処理プロセッサ61は、必要なときに、当該不揮発性メモリ70にアクセスして、事前取得調整データを読み出すようにする。そして、上述した実施形態と同様に、信号処理プロセッサ61は、不揮発性メモリ70から受け取った事前取得調整データから、実使用調整データを生成し、バッファレジスタ54に供給するようにする。
【0210】
この図21の例においては、不揮発性メモリ70がフロントエンド回路IC1の外部に設けるほかは、上述した実施形態と同様の動作を行い、同様の作用効果が得られるものである。
【0211】
なお、上述した実施形態においては、キャリブレーションは、中間周波バンドパスフィルタ24の、イメージ妨害除去特性についての調整データの場合のみについて説明したが、これに限られるものではない。例えば、トラッキングフィルタについての同調周波数調整データやゲイン調整データについても、キャリブレーションを行なってもよい。また、中間周波バンドパスフィルタ24のカットオフ周波数調整にも、キャリブレーションを適用してもよい。さらには、VCOの電流ばらつき調整データや、定電圧回路53からの定電圧電源についてのばらつき調整データについても、キャリブレーションを行うようにしてもよい。
【0212】
また、上述の実施形態の説明では、調整データの変化についてのパラメータとしては、受信チャンネル周波数を例に挙げたが、パラメータはこれに限られるものではない。例えば、経年変化に応じた調整データを不揮発性メモリに記憶しておくようにすると共に、電子機器に、時間を計測するタイマーを備えるようにし、経過した時間に応じて、調整データから補間処理により、当該時点における最適調整データを生成するようにすることもできる。
【0213】
また、温度変化に応じた調整データを不揮発性メモリに記憶しておくようにすると共に、電子機器に、周囲温度を計測する手段を備えるようにし、当該時点における温度を温度計測手段により計測し、その温度に応じた調整データを、補間処理により、不揮発性メモリに記憶した調整データから生成するようにすることもできる。
【0214】
また、不揮発性メモリに書き込む調整データのエラー訂正符号としては、RS符号を用いたが、RS符号に限らず、その他種々のエラー訂正符号またはエラー検出訂正符号を用いることができることは勿論である。
【0215】
なお、以上の実施形態は、電子機器がテレビ放送受信機の場合であるが、この発明は、テレビ放送受信機以外の種々の電子機器に適用することができることは、言うまでもない。
【図面の簡単な説明】
【0216】
【図1】この発明による電子機器の実施形態としてのテレビ放送受信機の構成例の概要を示すブロック図である。
【図2】図1の例のテレビ放送受信機におけるフロントエンド回路部の具体的構成例を示すブロック図である。
【図3】この発明による電子機器の実施形態としてのテレビ放送受信機のフロントエンド回路における調整データの例を示す図である。
【図4】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込みを説明するための図である。
【図5】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時における処理を説明するための図である。
【図6】この発明による電子機器の実施形態において、不揮発性メモリに書き込む調整データのフォーマットを説明するための図である。
【図7】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時におけるエラー訂正エンコード処理を説明するための図である。
【図8】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時におけるエラー訂正エンコード処理を説明するための図である。
【図9】この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時におけるエラー訂正エンコード処理を説明するための図である。
【図10】この発明による電子機器の実施形態において、不揮発性メモリの記憶内容の管理方法を説明するための図である。
【図11】この発明による電子機器の実施形態において、不揮発性メモリの記憶内容の管理方法を説明するための図である。
【図12】この発明による電子機器の実施形態において、電源オン時から電源オフ時までの処理動作を説明するための模式図である。
【図13】この発明による電子機器の実施形態において、電源オン時から電源オフ時までの処理動作を説明するためのフローチャートである。
【図14】この発明による電子機器の実施形態において、事前取得調整データの一例を説明するための図である。
【図15】この発明による電子機器の実施形態において、事前取得調整データから実使用調整データを生成する処理の一例を説明するためのフローチャートである。
【図16】図15の処理を説明するための図である。
【図17】この発明による電子機器の実施形態において、事前取得調整データから実使用調整データを生成する際の補間処理の一例を説明するための図である。
【図18】この発明による電子機器の実施形態において、キャリブレーションを実行するために必要な構成部分を説明するためのブロック図である。
【図19】この発明による電子機器の実施形態におけるキャリブレーションの処理動作の流れを説明するためのフローチャートである。
【図20】この発明による電子機器の実施形態において、キャリブレーションを実行するために必要な構成部分の他の例を説明するためのブロック図である。
【図21】この発明による電子機器の他の実施形態を説明するためのブロック図である。
【符号の説明】
【0217】
1…フロントエンド回路IC、2…復調回路IC、3…映像出力アンプ、7…キャリブレーション用のテスト信号発生部、10…フロントエンド回路部、51…不揮発性メモリ、52…I2Cインターフェース、60…復調回路IC、61…信号処理プロセッサ(マイコン)、62…検出回路
【特許請求の範囲】
【請求項1】
調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データおよび前記補正用データを外部に転送するデータ転送機能と外部から送られてくる実使用調整データを前記内部構成部に供給するデータ保持機能とを備えるインターフェース部とを備える第1のIC(Integrated Circuit;集積回路)と、
前記第1のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備えると共に前記他の回路に補正データを供給する補正データ供給部を備え、前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記調整データを受け取り、受け取った前記調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにすると共に、前記不揮発性メモリから読み出された前記補正用データを受け取り、受け取った前記補正用データに基づく前記補正データを、前記補正データ供給部を介して前記他の回路に供給する第2のICと、
を備える電子機器。
【請求項2】
前記第1のICは、放送信号受信用のフロントエンド部を構成するものであり、前記第2のICは、前記フロントエンド部からの信号を復調する復調部を構成するものであり、前記他の回路部は、前記復調部からの復調出力の増幅器である放送受信装置からなる請求項1に記載の電子機器。
【請求項3】
前記事前取得調整データは、エラー訂正エンコードされて前記不揮発性メモリに書き込まれており、前記第2のICの前記信号処理プロセッサでエラー訂正デコードする請求項1に記載の電子機器。
【請求項4】
調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データおよび前記他の回路の補正用データを外部に転送するデータ転送機能と外部から送られてくる実使用調整データを保持して前記内部構成部に供給するデータ保持機能とを備えるインターフェース部とを備える第1のIC(Integrated Circuit;集積回路)の前記不揮発性メモリに、前記事前取得調整用データおよび前記補正データを書き込む工程と、
前記第1のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備える第2のICの前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにする工程と、
前記第2のICの前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記補正用データを受け取り、受け取った前記補正用データに基づく前記補正データを、前記第2のICが備える前記他の回路に補正データを供給する補正データ供給部から前記他の回路に供給する工程と
を有する電子機器の調整方法。
【請求項5】
調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データおよび前記補正用データを外部に転送するデータ転送機能および外部から送られてくる実使用調整データを前記内部構成部に供給するデータ保持機能とを備えるインターフェース部とを備えるIC。
【請求項6】
放送信号受信用のフロントエンド部を構成するものである請求項5に記載のIC。
【請求項7】
調整データにより調整可能な内部構成部と、外部から送られてくる実使用調整データを、前記内部構成部に、前記調整データとして供給するデータ保持部とを備える第1のICと、
前記第1のICの前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、
前記第1のICの前記データ保持部および前記不揮発性メモリが接続される信号処理プロセッサと、前記他の回路に補正データを供給する補正データ供給部とを内部構成部として備え、前記信号処理プロセッサが、前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データを生成して、前記データ保持部に送るようにすると共に、前記不揮発性メモリから読み出された前記補正用データを受け取り、受け取った前記補正用データに基づく前記補正データを補正データ供給部から前記他の回路に供給する第2のICと、
を備える電子機器。
【請求項1】
調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データおよび前記補正用データを外部に転送するデータ転送機能と外部から送られてくる実使用調整データを前記内部構成部に供給するデータ保持機能とを備えるインターフェース部とを備える第1のIC(Integrated Circuit;集積回路)と、
前記第1のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備えると共に前記他の回路に補正データを供給する補正データ供給部を備え、前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記調整データを受け取り、受け取った前記調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにすると共に、前記不揮発性メモリから読み出された前記補正用データを受け取り、受け取った前記補正用データに基づく前記補正データを、前記補正データ供給部を介して前記他の回路に供給する第2のICと、
を備える電子機器。
【請求項2】
前記第1のICは、放送信号受信用のフロントエンド部を構成するものであり、前記第2のICは、前記フロントエンド部からの信号を復調する復調部を構成するものであり、前記他の回路部は、前記復調部からの復調出力の増幅器である放送受信装置からなる請求項1に記載の電子機器。
【請求項3】
前記事前取得調整データは、エラー訂正エンコードされて前記不揮発性メモリに書き込まれており、前記第2のICの前記信号処理プロセッサでエラー訂正デコードする請求項1に記載の電子機器。
【請求項4】
調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データおよび前記他の回路の補正用データを外部に転送するデータ転送機能と外部から送られてくる実使用調整データを保持して前記内部構成部に供給するデータ保持機能とを備えるインターフェース部とを備える第1のIC(Integrated Circuit;集積回路)の前記不揮発性メモリに、前記事前取得調整用データおよび前記補正データを書き込む工程と、
前記第1のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備える第2のICの前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにする工程と、
前記第2のICの前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記補正用データを受け取り、受け取った前記補正用データに基づく前記補正データを、前記第2のICが備える前記他の回路に補正データを供給する補正データ供給部から前記他の回路に供給する工程と
を有する電子機器の調整方法。
【請求項5】
調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データおよび前記補正用データを外部に転送するデータ転送機能および外部から送られてくる実使用調整データを前記内部構成部に供給するデータ保持機能とを備えるインターフェース部とを備えるIC。
【請求項6】
放送信号受信用のフロントエンド部を構成するものである請求項5に記載のIC。
【請求項7】
調整データにより調整可能な内部構成部と、外部から送られてくる実使用調整データを、前記内部構成部に、前記調整データとして供給するデータ保持部とを備える第1のICと、
前記第1のICの前記内部構成部について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、
前記第1のICの前記データ保持部および前記不揮発性メモリが接続される信号処理プロセッサと、前記他の回路に補正データを供給する補正データ供給部とを内部構成部として備え、前記信号処理プロセッサが、前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データを生成して、前記データ保持部に送るようにすると共に、前記不揮発性メモリから読み出された前記補正用データを受け取り、受け取った前記補正用データに基づく前記補正データを補正データ供給部から前記他の回路に供給する第2のICと、
を備える電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2009−253558(P2009−253558A)
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願番号】特願2008−97574(P2008−97574)
【出願日】平成20年4月3日(2008.4.3)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願日】平成20年4月3日(2008.4.3)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]