電子機器および電子機器の起動方法
【課題】 起動時間を短くすること。
【解決手段】 デジタルビデオカメラは、複数の周辺回路３１〜３７と、複数の周辺回路３１〜３７それぞれを制御するＣＰＵ１３と、複数の周辺回路３１〜３７にそれぞれに設定される複数の設定データを記憶するＲＯＭ１５と、ＣＰＵ１３とは別に設けられ、ＣＰＵ１３から指令が出力されることに応じて、ＲＯＭ１３に記憶された複数の設定データを複数の周辺回路３１〜３７に順に設定するシーケンス回路２１と、を備え、ＣＰＵ１３は、電源投入後に、シーケンス回路が複数の周辺回路３１〜３７それぞれに設定データを設定するのと並行して、予め定められた初期設定処理を実行する。
【解決手段】 デジタルビデオカメラは、複数の周辺回路３１〜３７と、複数の周辺回路３１〜３７それぞれを制御するＣＰＵ１３と、複数の周辺回路３１〜３７にそれぞれに設定される複数の設定データを記憶するＲＯＭ１５と、ＣＰＵ１３とは別に設けられ、ＣＰＵ１３から指令が出力されることに応じて、ＲＯＭ１３に記憶された複数の設定データを複数の周辺回路３１〜３７に順に設定するシーケンス回路２１と、を備え、ＣＰＵ１３は、電源投入後に、シーケンス回路が複数の周辺回路３１〜３７それぞれに設定データを設定するのと並行して、予め定められた初期設定処理を実行する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子機器および電子機器の起動方法に関し、特に電源投入後の起動時間を短くした電子機器および電子機器の起動方法に関する。
【背景技術】
【０００２】
デジタルビデオカメラで代表される電子機器は、機器を制御するためにＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が搭載されている。ＡＳＩＣは、通常、中央演算装置（ＣＰＵ）と、複数の周辺回路とで構成される。複数の周辺回路は、メモリ、カメラ、液晶表示装置等の周辺回路をそれぞれ制御するためのメモリ制御回路、カメラ制御回路、表示制御回路等である。デジタルビデオカメラに電源が投入されるとＡＳＩＣが起動され、起動時にＣＰＵは、予め定められた初期化プログラムを実行することによって、複数の周辺回路に初期値を設定した後、メモリ、カメラ、液晶表示装置等の周辺回路を初期化する。複数の周辺回路それぞれが有するレジスタがメモリ空間に割り当てられており、このメモリ空間に初期値を設定することにより、複数の周辺回路に初期値が設定される。
【０００３】
例えば、特開２００７−２６４９７８号公報（引用文献１）には、不揮発性メモリからなる第１記憶手段から揮発性メモリからなる第２記憶手段に転送されたプログラムに従ってＣＰＵが処理を実行する情報処理装置の起動方法であって、情報処理装置の起動時にＣＰＵのリセットを保持して、ＣＰＵ以外のハードウェアにより、プログラムの転送を開始させ、プログラム転送中の予め指定された解除タイミングでＣＰＵのリセットを解除し、該ＣＰＵのリセット解除後は、ＣＰＵによる所定の初期化処理とプログラムの転送とを並列に実行することを特徴とする情報処理装置の起動方法が記載されている。
【０００４】
従来の起動方法は、ＣＰＵ以外のハードウェアによりプログラムが転送されるので、ＣＰＵは、プログラムの転送をする処理を実行する必要がないが、ＣＰＵが実行する初期化処理は、ＣＰＵのみが実行するので、初期化処理の時間を短くすることができないといった問題がある。
【特許文献１】特開２００７−２６４９７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この発明は、上述した問題点を解決するためになされたもので、この発明の目的の１つは、起動時間を短くした電子機器を提供することである。
【０００６】
この発明の他の目的は、起動時間を短くした電子機器の起動方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した目的を達成するためにこの発明のある局面によれば、電子機器は、複数の周辺制御手段と、複数の周辺制御手段それぞれを制御する主制御手段と、複数の周辺制御手段にそれぞれに設定される複数の設定データを記憶する記憶手段と、主制御手段とは別に設けられ、主制御手段から指令が出力されることに応じて、記憶手段に記憶された複数の設定データを複数の周辺制御手段に順に設定する設定手段と、を備え、主制御手段は、電源投入後に、設定手段が複数の周辺制御手段それぞれに設定データを設定するのと並行して、予め定められた初期設定処理を実行する。
【０００８】
この局面によれば、主制御手段によって、電源投入後に、設定手段が複数の周辺制御手段それぞれに設定データを設定するのと並行して、予め定められた初期設定処理が実行される。このため、２つの処理が並行して実行されるので、起動時間を短くした電子機器を提供することができる。
【０００９】
好ましくは、１以上の周辺装置をさらに備え、複数の周辺制御手段は、１以上の周辺装置をそれぞれ制御する１以上の周辺制御手段を含み、主制御手段が実行する初期設定処理は、１以上の周辺装置を初期化する処理を含む。
【００１０】
好ましくは、記憶手段は、複数の周辺制御手段それぞれに対応して、制御データと、設定データを設定するための記憶領域の先頭アドレスと、１以上の設定データとからなる組を連続して記憶しており、制御データは、最後の組か否かを示すフラグを含み、設定手段は、記憶手段に記憶されている複数の組のうち主制御部からの指令に含まれる組から最後の組を示すフラグが設定された組までを順に読出し、設定する。
【００１１】
この局面に従えば、制御データと、設定データを設定するための記憶領域の先頭アドレスと、１以上の設定データとからなる組が連続して記憶されるので、設定手段は、先頭アドレスから順に複数の周辺制御手段それぞれに対応する設定データを容易に読み出すことができる。このため、設定データを読み出し、設定する処理を簡単にすることができる。
【００１２】
好ましくは、制御データは、組に含まれる設定データの数をさらに含む。
【００１３】
この局面に従えば、次の組の始まりを容易に検出することができる。
【００１４】
この発明の他の局面によれば、電子機器の起動方法は、複数の周辺制御手段と、複数の周辺制御手段それぞれを制御する主制御手段と、複数の周辺制御手段にそれぞれに設定される複数の設定データを記憶する記憶手段と、主制御手段とは別に設けられた設定手段と、を備えた電子機器で実行される起動方法であって、電源投入後、主制御手段に設定手段に起動指令を出力させるステップと、主制御装置に、起動指令の出力後に所定の初期設定処理を実行させるステップと、設定手段に、主制御手段から指令が出力されることに応じて、記憶手段に記憶された複数の設定データを複数の周辺制御手段に順に設定させるステップと、を含む。
【００１５】
この局面に従えば、起動時間を短くした電子機器の起動方法を提供することができる。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。以下の説明では同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがってそれらについての詳細な説明は繰り返さない。
【００１７】
本実施の形態においては、電子機器の一例としてデジタルビデオカメラを説明する。なお、電子機器は、デジタルビデオカメラに限られず、ＡＳＩＣを備えた機器であればよい。
【００１８】
図１は、本発明の実施の形態の１つにおけるデジタルビデオカメラの構成の概略を示すブロック図である。図１を参照して、デジタルビデオカメラ１は、デジタルビデオカメラ１の全体を制御するＡＳＩＣ１１と、イメージセンサ４３と、音を集音するマイクロホン４４と、画像を表示する液晶表示装置（ＣＬＤ）４５と、通信インターフェース４６と、外部記憶装置４７と、を含む。イメージセンサ４３、マイクロホン４４、ＬＣＤ４５、通信インターフェース４６および外部記憶装置４７は、ＡＳＩＣ１１により制御される周辺装置の一例であり、ここでは、それらを総称して周辺装置４３〜４７という。
【００１９】
ＡＳＩＣ１１は、中央演算装置（ＣＰＵ）１３と、プログラムおよび初期値を不揮発的に記憶するＲＯＭ１５と、メモリコントローラ１７と、ＣＰＵ１３の作業領域として用いられるＲＡＭ１９と、ＣＰＵ１３とは別に設けられたシーケンス回路２１と、バスマトリックス（Ｂｕｓ Ｍａｔｒｉｘ）２３と、クロック生成回路３１と、画像信号処理回路３２と、画像入力制御回路３３と、音声信号処理回路３４と、表示制御回路３５と、通信制御回路３６と、外部メモリ制御回路３７と、を含む。クロック生成回路３１と、画像信号処理回路３２と、画像入力制御回路３３と、音声信号処理回路３４と、表示制御回路３５と、通信制御回路３６と、外部メモリ制御回路３７とは、周辺回路であり、以下それらを総称して周辺回路３１〜３７という。周辺回路３１〜３７それぞれは、動作条件を定めるパラメータが設定されるレジスタを有する。レジスタは、ここでは、フリップフロップ回路で構成される。
【００２０】
メモリコントローラ１７、ＣＰＵ１３、シーケンス回路２１および周辺回路３１〜３７は、メモリバス２５によって接続されている。バスマトリックス２３は、メモリバス２５を切り換え、ＣＰＵ１３とシーケンス回路２１のいずれかをメモリバス２５に接続する。メモリコントローラ１７は、ＲＯＭ１５からのデータの読み出しを制御する。
【００２１】
クロック生成回路３１は、クロックを生成し、他の周辺回路３２〜３７へクロックを供給する。クロック生成回路３１が、他の周辺回路３２〜３７へ供給するクロックの周波数またはゲーティングは、他の周辺回路３２〜３７ごとに異なる。このため、クロック生成回路３１は、他の周辺回路３２〜３７ごとに供給するクロックの周波数およびゲーティングの時期等のパラメータが初期設定値として設定されるレジスタを備える。クロック生成回路３１は、レジスタに設定された初期設定値を読み出すことにより、他の周辺回路３２〜３７それぞれに供給するクロックの周波数およびゲーティングの時期を決定する。クロック生成回路３１が備えるレジスタには、論理アドレスが割り当てられる。
【００２２】
画像信号処理回路３２は、ＣＰＵ１１により制御され、画像データに対して種々の信号処理を施す。画像信号処理回路３２は、画像信号処理の内容を定めるパラメータ、例えば出力する画像のサイズ、画質等を定めるパラメータが初期設定値として設定されるレジスタを備える。画像信号処理回路３２は、レジスタに記憶された初期設定値を読み出すことにより、初期設定値によって定まるサイズおよび画質に画像データを変換し、出力する。画像信号処理回路３２が備えるレジスタには、論理アドレスが割り当てられる。
【００２３】
画像入力制御回路３３は、ＣＰＵ１３により制御され、周辺装置であるイメージセンサ４３を制御する。イメージセンサ４３は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の光電変換素子であり、画像入力制御回路３３により制御される。イメージセンサ４３は、その結像面に結像する被写体の光学画像を光電変換し、画像データを画像入力制御回路３３に出力する。画像入力制御回路３３は、制御対象となるイメージセンサ４３の性能、例えば、垂直または水平サイズ等に応じた制御信号をイメージセンサ４３に出力し、イメージセンサ４３から入力される画像データを解釈する。画像入力制御回路３３は、イメージセンサ４３の性能を定めるパラメータが初期設定値として設定されるレジスタを備える。画像入力制御回路３３は、レジスタに記憶された初期設定値を読み出すことにより、イメージセンサ４３を制御する。画像入力制御回路３３が備えるレジスタには、論理アドレスが割り当てられる。
【００２４】
音声信号処理回路３４は、ＣＰＵ１３により制御され、周辺装置であるマイクロホン４４を制御する。音声信号処理回路３４は、マイクロホン４４から入力される音声データを受け付け、音声データを、ノイズ低減などの信号処理をし、画像信号処理回路３２に出力する。音声信号処理回路３４は、マイクロホン４４の性能を定めるパラメータ、例えば音声データのフォーマットを定めるパラメータが初期設定値として設定されるレジスタを備える。音声信号処理回路３４は、レジスタに記憶された初期設定値を読み出すことにより、マイクロホン４４を制御する。音声信号処理回路３４が備えるレジスタには、論理アドレスが割り当てられる。
【００２５】
表示制御回路３５は、ＣＰＵ１１により制御され、周辺装置であるＬＣＤ４５を制御する。表示制御回路４５は、制御対象となるＬＣＤ４５の性能を定めるパラメータ、例えば、垂直または水平サイズ等のパラメータが初期設定値として設定されるレジスタを備える。表示制御回路３５は、レジスタに記憶された初期設定値を読み出すことにより、ＬＣＤ４５を制御する。表示制御回路３５が備えるレジスタには、論理アドレスが割り当てられる。
【００２６】
通信制御回路３６は、ＣＰＵ１１により制御され、周辺装置である通信Ｉ／Ｆ４６を制御する。通信Ｉ／Ｆ４６は、外部機器と接続するためのシリアル通信ポートを含む。通信Ｉ／Ｆ４６は、シリアル通信ポートに接続された外部機器との間で通信する。通信制御回路３６は、制御対象となる通信Ｉ／Ｆ４６の性能を定めるパラメータ、例えば、シリアル通信ポートの種類等のパラメータが初期設定値として設定されるレジスタを備える。表示制御回路３５は、レジスタに記憶された初期設定値を読み出すことにより、通信Ｉ／Ｆ４６を制御する。通信制御回路３６は、外部機器から入力されるデータを処理し、ＣＰＵ１３から入力されるデータを外部機器に出力する。通信制御回路３６が備えるレジスタには、論理アドレスが割り当てられる。
【００２７】
外部メモリ制御回路３７は、ＣＰＵ１１により制御され、周辺装置である外部記憶装置４７を制御する。外部メモリ制御回路３７は、制御対象となる外部記憶装置４７の性能を定めるパラメータ、例えば、装着される記録媒体の種類を定めるパラメータが初期設定値として設定されるレジスタを備える。外部メモリ制御回路３７は、レジスタに記憶された初期設定値を読み出すことにより、外部記憶装置４７を制御する。外部メモリ制御回路３７が備えるレジスタには、論理アドレスが割り当てられる。
【００２８】
ここでは、外部記憶装置４７は、不揮発性メモリを備えたメモリカードが装着される。ＣＰＵ１１は、外部メモリ制御回路３７を制御して、外部記憶装置４７に装着されたメモリカード４７にアクセス可能である。
【００２９】
ＣＰＵ１３は、ＲＯＭ１５に記憶されたファームウェアをＲＡＭ１９にロードして実行することにより、デジタルビデオカメラの全体を制御する。具体的には、ＣＰＵ１３は、電源が投入された後、ＲＯＭ１５に記憶されたファームウェアをＲＡＭ１９に転送する。ＣＰＵ１３は、ファームウェアの転送が完了すると、ファームウェアを実行可能となる。ＣＰＵ１３は、ファームウェアを実行可能になると、シーケンス回路２１に指令を出力する。指令は、ＲＯＭ１５に記憶されている初期値データの先頭アドレスを含む。ＣＰＵ１３は、シーケンス回路２１に指令を出力した後、周辺装置４３〜４７をそれぞれ初期化する。
【００３０】
シーケンス回路２１は、ＣＰＵ１３から指令が入力されると、指令に含まれる先頭アドレスを参照して、ＲＯＭ１５の先頭アドレスに記憶されている初期データを読み出す。
【００３１】
ここで、初期データについて説明する。図２は、初期データの一例を示す図である。図２を参照して、初期データは、７つの周辺回路３１〜３７それぞれに対応する７組の初期データで構成される。１組の初期データは、２つの制御データと１以上の設定データとで構成され、２つの制御データと１以上の設定データの配列は予め定められている。
【００３２】
２つの制御データは、ＳＥＴデータとベースアドレスデータである。ＳＥＴデータは、初期データの組の順番が、最終の組か否かを示すフラグと、初期データの組に含まれる設定データの数とが設定される。ベースアドレスデータは、周辺回路３１〜３７のうち初期データの組に対応する周辺回路のレジスタの先頭論理アドレスが設定される。
【００３３】
図３は、ＳＥＴデータのフォーマットの一例を示す図である。ここでは、データの処理単位を、３２ｂｉｔとする場合を例に説明する。ＳＥＴデータは、インデックスの項目と、データ長の項目とを含む。インデックスの項目は、（３２−ｎ）ビット（ｎは、正の整数）が割り当てられ、初期データの組の順番が、最終の組か否かを示すフラグが設定される。ここでは、最終の組を示すフラグとして「０ｘ０」が設定され、最終でない中間の組を示すフラグとして「０ｘ１」が設定される。データ長の項目は、ｎビットが割り当てられ、初期データの組に含まれる設定データの数が設定される。設定データの数は、ビット数で表されてもよい。この場合、１つの設定データは３２ビットなので、設定データの数がｍ個（ｍは正の整数）ならば３２×ｍ（ビット）が設定される。
【００３４】
図２に戻って、クロック生成回路３１に対応する初期データの組を第１組、外部メモリ制御回路３７に対応する初期データの組を第２組、画像信号処理回路３２に対応する初期データの組を第３組、画像入力制御回路３３に対応する初期データの組を第４組、音声信号処理回路３４に対応する初期データの組を第５組、表示制御回路３５に対応する初期データの組を第６組、通信制御回路３６に対応する初期データの組を第７組とする。
【００３５】
まず、クロック生成回路３１に対応する第１組の初期データを例に説明する。制御データは、ＳＥＴデータＳＥＴ０と、それに続くベースアドレスデータＢａｓｅ０である。クロック生成回路３１に対応する第１組の初期データは、ＲＯＭ１５に記憶される最初の初期データの組なので、最終組でない。このため、ＳＥＴデータＳＥＴ０にはインデックスの項目に「０ｘ０」が設定され、データ長の項目には設定データの数「４」が設定される。ベースアドレスデータＢａｓｅ０には、クロック生成回路３１が有するレジスタの先頭論理アドレスが設定される。さらに、ベースアドレスデータＢａｓｅ０に続いて、４つの設定データＤ００，Ｄ０１，Ｄ０２，Ｄ０３それぞれに、クロック生成回路３１が有するレジスタの先頭論理アドレスから４つのレジスタにそれぞれ設定される４つの設定データが設定される。
【００３６】
第２組〜第６組の初期データは、第１組の初期データと同様に、外部メモリ制御回路３７、画像信号処理回路３２、画像入力制御回路３３、音声信号処理回路３４、表示制御回路３５それぞれに対応する初期データが設定される。
【００３７】
通信制御回路３６に対応する第７組の初期データは、最終組である。このため、第７組の初期データは、ＳＥＴデータＳＥＴ６にはインデックスの項目に「０ｘ１」が設定され、データ長の項目には設定データの数「６」が設定される。ベースアドレスデータＢａｓｅ６には、通信制御回路３６が有するレジスタの先頭論理アドレスが設定される。さらに、ベースアドレスデータＢａｓｅ６に続いて、６つの設定データＤ６０，Ｄ６１，Ｄ６２，Ｄ６３，Ｄ６４，Ｄ６５それぞれに、通信制御回路３６が有するレジスタの先頭論理アドレスから６つのレジスタにそれぞれ設定される６つの設定データが設定される。
【００３８】
ＣＰＵ１１がシーケンス回路２１に出力する指令には、第１組の初期化データの先頭アドレスが含まれる。ここでは、クロック生成回路３１に対応する初期データのＳＥＴデータＳＥＴ０のアドレスが、指令に含まれる。シーケンス回路２１は、ＣＰＵ１３から指令が入力されると、ＳＥＴ０から３２ビットずつ順に読み出し、周辺回路３１〜３７それぞれのレジスタに設定データを設定する。
【００３９】
図４は、論理アドレスの一例を示す図である。周辺回路３１〜３７それぞれが備える７つのレジスタは、メモリ空間へ離散的にマッピングされる。図４においては、クロック生成回路３１が有するレジスタがメモリ空間にマッピングされる領域３１Ａ、外部メモリ制御回路３７が有するレジスタがメモリ空間にマッピングされる領域３７Ａ、画像信号処理回路３２が有するレジスタがメモリ空間にマッピングされる領域３２Ａ、画像入力制御回路３３が有するレジスタがメモリ空間にマッピングされる領域３３Ａ、音声信号処理回路３４が有するレジスタがメモリ空間にマッピングされる領域３４Ａ、表示制御回路３５が有するレジスタがメモリ空間にマッピングされる領域３５Ａ、通信制御回路３６が有するレジスタがメモリ空間にマッピングされる領域３６Ａ、を示している。初期データのベースアドレスＢａｓｅ０〜６には、領域３１Ａ、３７Ａ、３２Ａ〜３６Ａそれぞれの先頭の論理アドレスが設定される。
【００４０】
図５は、起動処理の流れの一例を示すフローチャートである。起動処理は、ＣＰＵ１３が、電源が投入された後に、ＲＯＭ１５に記憶されたブートプログラムおよびファームウェアを実行することにより、ＣＰＵ１３により実行される処理である。図５を参照して、ＣＯＵ１３は、ＲＯＭ１５に記憶されているブートプログラムを実行し、ＲＯＭ１５に記憶されているファームウェアを、ＲＡＭ１９にロードする（ステップＳ０１）。ファームウェアのロードが終了すると、ファームウェアを実行可能となり、ファームウェアを実行する。ステップＳ０２移行の処理は、ＣＰＵ１３がファームウェアを実行することにより実行される処理である。
【００４１】
次のステップＳ０２においては、シーケンス回路２１に指令を出力する。指令は、ＲＯＭ１５に記憶されている初期値データの先頭アドレスを含む。そして、シーケンス回路２１に指令を出力した後、周辺装置４３〜４７をそれぞれ初期化する。周辺装置４３〜４７は、周辺回路３３〜３７によって制御されるので、周辺回路３３〜３７に設定されている必要がある。周辺回路３３〜３７には、指令を受取ったシーケンス回路２１によって設定データが設定される。このため、ＣＰＵ１３が周辺装置４３〜４７を初期化する処理の順番は、シーケンス回路２１によって周辺回路３３〜３７に設定データが設定されるタイミングと同期が取れるように、予め定められている。
【００４２】
ステップＳ０４においては、周辺装置４３〜４７の初期化が終了したか否かを判断する。初期化が終了していなければ処理をステップＳ０３に戻し、初期化を継続する。初期化が終了したならば起動処理を終了し、スタンバイ状態となる。スタンバイ状態とは、デジタルビデオカメラを駆動可能な状態であり、ユーザの操作を受け付けて、受け付けられた操作にしたがって、撮像、記録、再生等の処理を実行することが可能な状態である。
【００４３】
図６は、シーケンス制御の流れの一例を示すフローチャートである。シーケンス制御は、シーケンス回路２１が実行する処理の流れを示す。図６を参照して、シーケンス回路２１は、ＣＰＵ１３から指令が入力されるまで待機状態となり（ステップＳ１１でＮＯ）、指令が入力されると（ステップＳ１１でＹＥＳ）、処理をステップＳ１２に進める。ステップＳ１３においては、変数ｉに「０」を設定する。変数ｉは、設定データの数をカウントするための変数であり、後述するステップＳ２３でインクリメントとされる。
【００４４】
次のステップＳ１４においては、ＲＯＭ１３にアクセスすることによりＳＥＴデータを読み出す。ＲＯＭ１３のアクセスするアドレスは、ステップＳ１１においてＣＰＵ１３から入力された指令に含まれる初期データの先頭アドレスである。初期データの先頭アドレスは、最初の組の初期データの先頭アドレスである。ＲＯＭ１３において最初の組の初期データの先頭アドレスに記憶されているＳＥＴデータを読み出す。一方、後述するステップＳ２２が実行された後は、ＲＯＭ１３のアクセスするアドレスは、次の組の初期データの先頭アドレスである。ＲＯＭ１３において次の組の初期データの先頭アドレスに記憶されているＳＥＴデータを読み出す。
【００４５】
ステップＳ１４においては、ＳＥＴデータのインデックスの項目に「０ｘ０」が設定されているか否かを判断する。インデックスの項目に「０ｘ０」が設定されているならば処理をステップＳ１５に進めるが、そうでなければ処理をステップＳ１６に進める。ステップＳ１５においては終了フラグを「１」に設定し、処理をステップＳ１７に進める。ステップＳ１６においては、終了フラグを「０」に設定し、処理をステップＳ１７に進める。終了フラグは、初期データの組が最終組か否かを示すもので、最終組ならば「１」が設定され、最終組でなければ「０」が設定される。終了フラグは、後述するステップＳ２５において、処理を終了するか否かの判断に用いられる。
【００４６】
ステップＳ１７においては、ＳＥＴデータのデータ長の項目に設定されている設定データ数を、定数Ｎに設定する。定数Ｎには、処理対象となる初期データの組に含まれる設定データの数が設定される。
【００４７】
次のステップＳ１８においては、ＲＯＭ１３の次のアドレスに記憶されているベースアドレスデータを読み出す。そして、読み出されたベースアドレスデータで内部アドレスを更新する（ステップＳ１９）。内部アドレスは、設定データを書き込みするためのメモリ空間の論理アドレスを示す。具体的には、周辺回路３１〜３７のうち処理対象となっている組の初期データに対応するものが備えるレジスタに割り当てられた先頭論理アドレスである。
【００４８】
次のステップＳ２０においては、ＲＯＭ１３の次のアドレスに記憶されている設定データを読み出す。そして、読み出された設定データを、メモリ空間の内部アドレスに書き込む。次のステップＳ２２においては、内部アドレスをインクリメントし、処理をステップＳ２３に進める。ステップＳ２３においては、変数ｉを、それに１を加算した値に変更し、処理をステップＳ２４に進める。ステップＳ２４においては、変数ｉが定数Ｎと同じになったか否かを判断する。変数ｉが定数Ｎと同じならば処理をステップＳ２５に進めるが、そうでなければ処理をステップＳ２０に戻す。
【００４９】
ステップＳ２０〜ステップＳ２４のループが繰り返されることにより、処理対象となる組の初期データに含まれる設定データのすべてが、周辺回路３１〜３７のうち処理対象となっている組の初期データに対応するものが備えるレジスタに書き込まれる。
【００５０】
ステップＳ２５においては、終了フラグが「１」に設定されているか否かを判断する。終了フラグが「１」に設定されていれば処理をステップＳ２６に進めるが、そうでなければ処理をステップＳ１２に戻す。ステップＳ２６においては、ＣＰＵ１３に終了信号を出力し、処理を終了する。
【００５１】
ここで、図２を参照してシーケンス回路２１において実行されるシーケンス制御を説明する。ＣＰＵ１３から入力される指令には、ＲＯＭ１５の初期データの先頭アドレスが含まれる。したがって、ＳＥＴデータＳＥＴ０が読み出される。ＳＥＴ０には、インデックスの項目に「０ｘ１」が設定されているので、終了フラグに「０」が設定される。そして、図６のステップＳ１９において内部アドレスには、ベースアドレスデータＢａｓｅ０に設定されている先頭論理アドレスが設定されている。ベースアドレスデータＢａｓｅ０に設定されている先頭論理アドレスは、クロック生成回路３１が備えるレジスタのアドレスである。ステップＳ２０〜ステップＳ２４の処理が、ステップＳ１７において定数Ｎに設定された設定データ数と同じ回数だけ繰り返されるので、ステップＳ２１において、ＲＯＭ１５に記憶されている８つの設定データＤ００〜Ｄ０７が、クロック生成回路３１が備える８つのレジスタにそれぞれ書き込まれる。
【００５２】
ステップＳ２５において終了フラグが「１」でないと判断されると、ステップＳ１３において、ＲＯＭ１３の次のアドレスに記憶されている第２番目の組の初期データのＳＥＴデータＳＥＴ１が読み出される。そして、上述したのと同様に、図６のステップＳ１９において内部アドレスには、ベースアドレスデータＢａｓｅ１に設定されている先頭論理アドレスが設定される。ベースアドレスデータＢａｓｅ１に設定されている先頭論理アドレスは、外部メモリ制御回路３７が備えるレジスタのアドレスである。ステップＳ２０〜ステップＳ２４の処理が、ステップＳ１７において定数Ｎに設定された設定データ数と同じ回数だけ繰り返されるので、ステップＳ２１において、ＲＯＭ１５に記憶されている４つの設定データＤ１０〜Ｄ１３が、外部メモリ制御回路３７が備える４つのレジスタにそれぞれ書き込まれる。
【００５３】
第３番目〜第６番目の組の初期データは、画像信号処理回路３２、画像入力制御回路３３、音声信号処理回路３４、表示制御回路３５にそれぞれ対応し、第２番目の組の初期データに対応する外部メモリ制御回路３７と同様に、設定データがそれぞれのレジスタに設定される。
【００５４】
第７番目の初期データは、通信制御回路３６に対応し、ＳＥＴデータＳＥＴ６が読み出される。ＳＥＴ６には、インデックスの項目に「０ｘ０」が設定されているので、終了フラグに「１」が設定される。そして、図６のステップＳ１９において内部アドレスには、ベースアドレスデータＢａｓｅ６に設定されている先頭論理アドレスが設定されている。ベースアドレスデータＢａｓｅ６に設定されている先頭論理アドレスは、通信制御回路３６が備えるレジスタのアドレスである。ステップＳ２０〜ステップＳ２４の処理が、ステップＳ１７において定数Ｎに設定された設定データ数と同じ回数だけ繰り返されるので、ステップＳ２１において、ＲＯＭ１５に記憶されている６つの設定データＤ６０〜Ｄ６５が、通信制御回路３６が備える６つのレジスタにそれぞれ書き込まれる。その後、ステップＳ２５において、終了フラグが「１」に設定されているので、ＣＰＵ１３に終了信号を出力し、処理を終了する。
【００５５】
図７は、ＣＰＵおよびシーケンス回路が実行する処理を概念的に示すタイムチャートである。図７を参照して、デジタルビデオカメラ１に電源が投入されると、ＣＰＵ１３およびシーケンス回路２１がリセットされる。ＣＰＵ１３は、ブートプログラムの実行およびファームウェア（Ｆ／Ｗ）をＲＯＭ１５からＲＡＭ１９に転送する。ＣＰＵ１３は、ブートプログラムの実行およびファームウェア（Ｆ／Ｗ）の転送を終了すると、シーケンス回路２１に指令を出力し、その後、周辺装置４３〜４７を初期化を開始する。
【００５６】
なお、図では、周辺装置４３〜４７を初期化する処理を一本の線分で示しているが、実際には、周辺装置４３〜４７それぞれは、ＣＰＵ１３からの指令に従って初期化する処理に所定の時間を要する場合があり、この間にＣＰＵ１３は、別の周辺装置に指令を出力することができるので、ＣＰＵ１３は、周辺装置４３〜４７のうちから選ばれた複数を初期化する処理を並列して実行する。
【００５７】
シーケンス回路２１は、ＣＰＵ２１から指令が入力されると、周辺回路３１〜３７に、設定値を設定することにより、周辺回路３１〜３７を初期化する。シーケンス回路２１は実行する処理が単純なので、プログラムを実行する汎用的なハードウェアではなく、実行する処理が予め定められた専用のハードウェアである。このため、汎用的なハードウェアに比較して処理速度が速い。
【００５８】
本実施の形態におけるデジタルビデオカメラ１は、起動時に、ＣＰＵ１３が周辺装置の初期化のみを実行し、シーケンス回路２１が周辺回路の初期化のみを実行し、ＣＰＵ１３とシーケンス回路２１とが、並行して初期化を実行する。このため、従来、シリアルに実行されていた初期化処理を並行して実行するので、起動時間を短くすることができる。さらに、周辺回路３１〜４７の初期化処理を、専用の処理がハードウェアに組み込まれたシーケンス回路２１で実行するので、周辺回路３１〜４７の初期化処理の時間を短縮することができる。
【００５９】
なお、上述した実施の形態においては電子機器の一例としてデジタルビデオカメラ１を説明したが、図５に示した起動処理および図６に示したシーケンス制御をＣＰＵ１３およびシーケンス回路２１を備えた電子機器で実行するための起動方法およびその撮像方法をＣＰＵ１３およびシーケンス回路２１に実行させるための起動プログラムとして発明を捉えることができるのはいうまでもない。
【００６０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態の１つにおけるデジタルビデオカメラの構成の概略を示すブロック図である。
【図２】初期データの一例を示す図である。
【図３】ＳＥＴデータのフォーマットの一例を示す図である。
【図４】論理アドレスの一例を示す図である。
【図５】起動処理の流れの一例を示すフローチャートである。
【図６】シーケンス制御の流れの一例を示すフローチャートである。
【図７】ＣＰＵおよびシーケンス回路が実行する処理を概念的に示すタイムチャートである。
【符号の説明】
【００６２】
１ デジタルビデオカメラ、１１ ＡＳＩＣ、１３ ＣＰＵ、１５ ＲＯＭ、１７ メモリコントローラ、１９ ＲＡＭ、２１ シーケンス回路、２３ バスマトリックス、２５ メモリバス、３１ クロック生成回路、３２ 画像信号処理回路、３３ 画像入力制御回路、３４ 音声信号処理回路、３５ 表示制御回路、３６ 通信制御回路、３７ 外部メモリ制御回路、４３ イメージセンサ、４４ マイクロホン、４５ 表示制御回路、４６ 通信Ｉ／Ｆ、４７ 外部記憶装置。
【技術分野】
【０００１】
この発明は、電子機器および電子機器の起動方法に関し、特に電源投入後の起動時間を短くした電子機器および電子機器の起動方法に関する。
【背景技術】
【０００２】
デジタルビデオカメラで代表される電子機器は、機器を制御するためにＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が搭載されている。ＡＳＩＣは、通常、中央演算装置（ＣＰＵ）と、複数の周辺回路とで構成される。複数の周辺回路は、メモリ、カメラ、液晶表示装置等の周辺回路をそれぞれ制御するためのメモリ制御回路、カメラ制御回路、表示制御回路等である。デジタルビデオカメラに電源が投入されるとＡＳＩＣが起動され、起動時にＣＰＵは、予め定められた初期化プログラムを実行することによって、複数の周辺回路に初期値を設定した後、メモリ、カメラ、液晶表示装置等の周辺回路を初期化する。複数の周辺回路それぞれが有するレジスタがメモリ空間に割り当てられており、このメモリ空間に初期値を設定することにより、複数の周辺回路に初期値が設定される。
【０００３】
例えば、特開２００７−２６４９７８号公報（引用文献１）には、不揮発性メモリからなる第１記憶手段から揮発性メモリからなる第２記憶手段に転送されたプログラムに従ってＣＰＵが処理を実行する情報処理装置の起動方法であって、情報処理装置の起動時にＣＰＵのリセットを保持して、ＣＰＵ以外のハードウェアにより、プログラムの転送を開始させ、プログラム転送中の予め指定された解除タイミングでＣＰＵのリセットを解除し、該ＣＰＵのリセット解除後は、ＣＰＵによる所定の初期化処理とプログラムの転送とを並列に実行することを特徴とする情報処理装置の起動方法が記載されている。
【０００４】
従来の起動方法は、ＣＰＵ以外のハードウェアによりプログラムが転送されるので、ＣＰＵは、プログラムの転送をする処理を実行する必要がないが、ＣＰＵが実行する初期化処理は、ＣＰＵのみが実行するので、初期化処理の時間を短くすることができないといった問題がある。
【特許文献１】特開２００７−２６４９７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この発明は、上述した問題点を解決するためになされたもので、この発明の目的の１つは、起動時間を短くした電子機器を提供することである。
【０００６】
この発明の他の目的は、起動時間を短くした電子機器の起動方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した目的を達成するためにこの発明のある局面によれば、電子機器は、複数の周辺制御手段と、複数の周辺制御手段それぞれを制御する主制御手段と、複数の周辺制御手段にそれぞれに設定される複数の設定データを記憶する記憶手段と、主制御手段とは別に設けられ、主制御手段から指令が出力されることに応じて、記憶手段に記憶された複数の設定データを複数の周辺制御手段に順に設定する設定手段と、を備え、主制御手段は、電源投入後に、設定手段が複数の周辺制御手段それぞれに設定データを設定するのと並行して、予め定められた初期設定処理を実行する。
【０００８】
この局面によれば、主制御手段によって、電源投入後に、設定手段が複数の周辺制御手段それぞれに設定データを設定するのと並行して、予め定められた初期設定処理が実行される。このため、２つの処理が並行して実行されるので、起動時間を短くした電子機器を提供することができる。
【０００９】
好ましくは、１以上の周辺装置をさらに備え、複数の周辺制御手段は、１以上の周辺装置をそれぞれ制御する１以上の周辺制御手段を含み、主制御手段が実行する初期設定処理は、１以上の周辺装置を初期化する処理を含む。
【００１０】
好ましくは、記憶手段は、複数の周辺制御手段それぞれに対応して、制御データと、設定データを設定するための記憶領域の先頭アドレスと、１以上の設定データとからなる組を連続して記憶しており、制御データは、最後の組か否かを示すフラグを含み、設定手段は、記憶手段に記憶されている複数の組のうち主制御部からの指令に含まれる組から最後の組を示すフラグが設定された組までを順に読出し、設定する。
【００１１】
この局面に従えば、制御データと、設定データを設定するための記憶領域の先頭アドレスと、１以上の設定データとからなる組が連続して記憶されるので、設定手段は、先頭アドレスから順に複数の周辺制御手段それぞれに対応する設定データを容易に読み出すことができる。このため、設定データを読み出し、設定する処理を簡単にすることができる。
【００１２】
好ましくは、制御データは、組に含まれる設定データの数をさらに含む。
【００１３】
この局面に従えば、次の組の始まりを容易に検出することができる。
【００１４】
この発明の他の局面によれば、電子機器の起動方法は、複数の周辺制御手段と、複数の周辺制御手段それぞれを制御する主制御手段と、複数の周辺制御手段にそれぞれに設定される複数の設定データを記憶する記憶手段と、主制御手段とは別に設けられた設定手段と、を備えた電子機器で実行される起動方法であって、電源投入後、主制御手段に設定手段に起動指令を出力させるステップと、主制御装置に、起動指令の出力後に所定の初期設定処理を実行させるステップと、設定手段に、主制御手段から指令が出力されることに応じて、記憶手段に記憶された複数の設定データを複数の周辺制御手段に順に設定させるステップと、を含む。
【００１５】
この局面に従えば、起動時間を短くした電子機器の起動方法を提供することができる。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。以下の説明では同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがってそれらについての詳細な説明は繰り返さない。
【００１７】
本実施の形態においては、電子機器の一例としてデジタルビデオカメラを説明する。なお、電子機器は、デジタルビデオカメラに限られず、ＡＳＩＣを備えた機器であればよい。
【００１８】
図１は、本発明の実施の形態の１つにおけるデジタルビデオカメラの構成の概略を示すブロック図である。図１を参照して、デジタルビデオカメラ１は、デジタルビデオカメラ１の全体を制御するＡＳＩＣ１１と、イメージセンサ４３と、音を集音するマイクロホン４４と、画像を表示する液晶表示装置（ＣＬＤ）４５と、通信インターフェース４６と、外部記憶装置４７と、を含む。イメージセンサ４３、マイクロホン４４、ＬＣＤ４５、通信インターフェース４６および外部記憶装置４７は、ＡＳＩＣ１１により制御される周辺装置の一例であり、ここでは、それらを総称して周辺装置４３〜４７という。
【００１９】
ＡＳＩＣ１１は、中央演算装置（ＣＰＵ）１３と、プログラムおよび初期値を不揮発的に記憶するＲＯＭ１５と、メモリコントローラ１７と、ＣＰＵ１３の作業領域として用いられるＲＡＭ１９と、ＣＰＵ１３とは別に設けられたシーケンス回路２１と、バスマトリックス（Ｂｕｓ Ｍａｔｒｉｘ）２３と、クロック生成回路３１と、画像信号処理回路３２と、画像入力制御回路３３と、音声信号処理回路３４と、表示制御回路３５と、通信制御回路３６と、外部メモリ制御回路３７と、を含む。クロック生成回路３１と、画像信号処理回路３２と、画像入力制御回路３３と、音声信号処理回路３４と、表示制御回路３５と、通信制御回路３６と、外部メモリ制御回路３７とは、周辺回路であり、以下それらを総称して周辺回路３１〜３７という。周辺回路３１〜３７それぞれは、動作条件を定めるパラメータが設定されるレジスタを有する。レジスタは、ここでは、フリップフロップ回路で構成される。
【００２０】
メモリコントローラ１７、ＣＰＵ１３、シーケンス回路２１および周辺回路３１〜３７は、メモリバス２５によって接続されている。バスマトリックス２３は、メモリバス２５を切り換え、ＣＰＵ１３とシーケンス回路２１のいずれかをメモリバス２５に接続する。メモリコントローラ１７は、ＲＯＭ１５からのデータの読み出しを制御する。
【００２１】
クロック生成回路３１は、クロックを生成し、他の周辺回路３２〜３７へクロックを供給する。クロック生成回路３１が、他の周辺回路３２〜３７へ供給するクロックの周波数またはゲーティングは、他の周辺回路３２〜３７ごとに異なる。このため、クロック生成回路３１は、他の周辺回路３２〜３７ごとに供給するクロックの周波数およびゲーティングの時期等のパラメータが初期設定値として設定されるレジスタを備える。クロック生成回路３１は、レジスタに設定された初期設定値を読み出すことにより、他の周辺回路３２〜３７それぞれに供給するクロックの周波数およびゲーティングの時期を決定する。クロック生成回路３１が備えるレジスタには、論理アドレスが割り当てられる。
【００２２】
画像信号処理回路３２は、ＣＰＵ１１により制御され、画像データに対して種々の信号処理を施す。画像信号処理回路３２は、画像信号処理の内容を定めるパラメータ、例えば出力する画像のサイズ、画質等を定めるパラメータが初期設定値として設定されるレジスタを備える。画像信号処理回路３２は、レジスタに記憶された初期設定値を読み出すことにより、初期設定値によって定まるサイズおよび画質に画像データを変換し、出力する。画像信号処理回路３２が備えるレジスタには、論理アドレスが割り当てられる。
【００２３】
画像入力制御回路３３は、ＣＰＵ１３により制御され、周辺装置であるイメージセンサ４３を制御する。イメージセンサ４３は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の光電変換素子であり、画像入力制御回路３３により制御される。イメージセンサ４３は、その結像面に結像する被写体の光学画像を光電変換し、画像データを画像入力制御回路３３に出力する。画像入力制御回路３３は、制御対象となるイメージセンサ４３の性能、例えば、垂直または水平サイズ等に応じた制御信号をイメージセンサ４３に出力し、イメージセンサ４３から入力される画像データを解釈する。画像入力制御回路３３は、イメージセンサ４３の性能を定めるパラメータが初期設定値として設定されるレジスタを備える。画像入力制御回路３３は、レジスタに記憶された初期設定値を読み出すことにより、イメージセンサ４３を制御する。画像入力制御回路３３が備えるレジスタには、論理アドレスが割り当てられる。
【００２４】
音声信号処理回路３４は、ＣＰＵ１３により制御され、周辺装置であるマイクロホン４４を制御する。音声信号処理回路３４は、マイクロホン４４から入力される音声データを受け付け、音声データを、ノイズ低減などの信号処理をし、画像信号処理回路３２に出力する。音声信号処理回路３４は、マイクロホン４４の性能を定めるパラメータ、例えば音声データのフォーマットを定めるパラメータが初期設定値として設定されるレジスタを備える。音声信号処理回路３４は、レジスタに記憶された初期設定値を読み出すことにより、マイクロホン４４を制御する。音声信号処理回路３４が備えるレジスタには、論理アドレスが割り当てられる。
【００２５】
表示制御回路３５は、ＣＰＵ１１により制御され、周辺装置であるＬＣＤ４５を制御する。表示制御回路４５は、制御対象となるＬＣＤ４５の性能を定めるパラメータ、例えば、垂直または水平サイズ等のパラメータが初期設定値として設定されるレジスタを備える。表示制御回路３５は、レジスタに記憶された初期設定値を読み出すことにより、ＬＣＤ４５を制御する。表示制御回路３５が備えるレジスタには、論理アドレスが割り当てられる。
【００２６】
通信制御回路３６は、ＣＰＵ１１により制御され、周辺装置である通信Ｉ／Ｆ４６を制御する。通信Ｉ／Ｆ４６は、外部機器と接続するためのシリアル通信ポートを含む。通信Ｉ／Ｆ４６は、シリアル通信ポートに接続された外部機器との間で通信する。通信制御回路３６は、制御対象となる通信Ｉ／Ｆ４６の性能を定めるパラメータ、例えば、シリアル通信ポートの種類等のパラメータが初期設定値として設定されるレジスタを備える。表示制御回路３５は、レジスタに記憶された初期設定値を読み出すことにより、通信Ｉ／Ｆ４６を制御する。通信制御回路３６は、外部機器から入力されるデータを処理し、ＣＰＵ１３から入力されるデータを外部機器に出力する。通信制御回路３６が備えるレジスタには、論理アドレスが割り当てられる。
【００２７】
外部メモリ制御回路３７は、ＣＰＵ１１により制御され、周辺装置である外部記憶装置４７を制御する。外部メモリ制御回路３７は、制御対象となる外部記憶装置４７の性能を定めるパラメータ、例えば、装着される記録媒体の種類を定めるパラメータが初期設定値として設定されるレジスタを備える。外部メモリ制御回路３７は、レジスタに記憶された初期設定値を読み出すことにより、外部記憶装置４７を制御する。外部メモリ制御回路３７が備えるレジスタには、論理アドレスが割り当てられる。
【００２８】
ここでは、外部記憶装置４７は、不揮発性メモリを備えたメモリカードが装着される。ＣＰＵ１１は、外部メモリ制御回路３７を制御して、外部記憶装置４７に装着されたメモリカード４７にアクセス可能である。
【００２９】
ＣＰＵ１３は、ＲＯＭ１５に記憶されたファームウェアをＲＡＭ１９にロードして実行することにより、デジタルビデオカメラの全体を制御する。具体的には、ＣＰＵ１３は、電源が投入された後、ＲＯＭ１５に記憶されたファームウェアをＲＡＭ１９に転送する。ＣＰＵ１３は、ファームウェアの転送が完了すると、ファームウェアを実行可能となる。ＣＰＵ１３は、ファームウェアを実行可能になると、シーケンス回路２１に指令を出力する。指令は、ＲＯＭ１５に記憶されている初期値データの先頭アドレスを含む。ＣＰＵ１３は、シーケンス回路２１に指令を出力した後、周辺装置４３〜４７をそれぞれ初期化する。
【００３０】
シーケンス回路２１は、ＣＰＵ１３から指令が入力されると、指令に含まれる先頭アドレスを参照して、ＲＯＭ１５の先頭アドレスに記憶されている初期データを読み出す。
【００３１】
ここで、初期データについて説明する。図２は、初期データの一例を示す図である。図２を参照して、初期データは、７つの周辺回路３１〜３７それぞれに対応する７組の初期データで構成される。１組の初期データは、２つの制御データと１以上の設定データとで構成され、２つの制御データと１以上の設定データの配列は予め定められている。
【００３２】
２つの制御データは、ＳＥＴデータとベースアドレスデータである。ＳＥＴデータは、初期データの組の順番が、最終の組か否かを示すフラグと、初期データの組に含まれる設定データの数とが設定される。ベースアドレスデータは、周辺回路３１〜３７のうち初期データの組に対応する周辺回路のレジスタの先頭論理アドレスが設定される。
【００３３】
図３は、ＳＥＴデータのフォーマットの一例を示す図である。ここでは、データの処理単位を、３２ｂｉｔとする場合を例に説明する。ＳＥＴデータは、インデックスの項目と、データ長の項目とを含む。インデックスの項目は、（３２−ｎ）ビット（ｎは、正の整数）が割り当てられ、初期データの組の順番が、最終の組か否かを示すフラグが設定される。ここでは、最終の組を示すフラグとして「０ｘ０」が設定され、最終でない中間の組を示すフラグとして「０ｘ１」が設定される。データ長の項目は、ｎビットが割り当てられ、初期データの組に含まれる設定データの数が設定される。設定データの数は、ビット数で表されてもよい。この場合、１つの設定データは３２ビットなので、設定データの数がｍ個（ｍは正の整数）ならば３２×ｍ（ビット）が設定される。
【００３４】
図２に戻って、クロック生成回路３１に対応する初期データの組を第１組、外部メモリ制御回路３７に対応する初期データの組を第２組、画像信号処理回路３２に対応する初期データの組を第３組、画像入力制御回路３３に対応する初期データの組を第４組、音声信号処理回路３４に対応する初期データの組を第５組、表示制御回路３５に対応する初期データの組を第６組、通信制御回路３６に対応する初期データの組を第７組とする。
【００３５】
まず、クロック生成回路３１に対応する第１組の初期データを例に説明する。制御データは、ＳＥＴデータＳＥＴ０と、それに続くベースアドレスデータＢａｓｅ０である。クロック生成回路３１に対応する第１組の初期データは、ＲＯＭ１５に記憶される最初の初期データの組なので、最終組でない。このため、ＳＥＴデータＳＥＴ０にはインデックスの項目に「０ｘ０」が設定され、データ長の項目には設定データの数「４」が設定される。ベースアドレスデータＢａｓｅ０には、クロック生成回路３１が有するレジスタの先頭論理アドレスが設定される。さらに、ベースアドレスデータＢａｓｅ０に続いて、４つの設定データＤ００，Ｄ０１，Ｄ０２，Ｄ０３それぞれに、クロック生成回路３１が有するレジスタの先頭論理アドレスから４つのレジスタにそれぞれ設定される４つの設定データが設定される。
【００３６】
第２組〜第６組の初期データは、第１組の初期データと同様に、外部メモリ制御回路３７、画像信号処理回路３２、画像入力制御回路３３、音声信号処理回路３４、表示制御回路３５それぞれに対応する初期データが設定される。
【００３７】
通信制御回路３６に対応する第７組の初期データは、最終組である。このため、第７組の初期データは、ＳＥＴデータＳＥＴ６にはインデックスの項目に「０ｘ１」が設定され、データ長の項目には設定データの数「６」が設定される。ベースアドレスデータＢａｓｅ６には、通信制御回路３６が有するレジスタの先頭論理アドレスが設定される。さらに、ベースアドレスデータＢａｓｅ６に続いて、６つの設定データＤ６０，Ｄ６１，Ｄ６２，Ｄ６３，Ｄ６４，Ｄ６５それぞれに、通信制御回路３６が有するレジスタの先頭論理アドレスから６つのレジスタにそれぞれ設定される６つの設定データが設定される。
【００３８】
ＣＰＵ１１がシーケンス回路２１に出力する指令には、第１組の初期化データの先頭アドレスが含まれる。ここでは、クロック生成回路３１に対応する初期データのＳＥＴデータＳＥＴ０のアドレスが、指令に含まれる。シーケンス回路２１は、ＣＰＵ１３から指令が入力されると、ＳＥＴ０から３２ビットずつ順に読み出し、周辺回路３１〜３７それぞれのレジスタに設定データを設定する。
【００３９】
図４は、論理アドレスの一例を示す図である。周辺回路３１〜３７それぞれが備える７つのレジスタは、メモリ空間へ離散的にマッピングされる。図４においては、クロック生成回路３１が有するレジスタがメモリ空間にマッピングされる領域３１Ａ、外部メモリ制御回路３７が有するレジスタがメモリ空間にマッピングされる領域３７Ａ、画像信号処理回路３２が有するレジスタがメモリ空間にマッピングされる領域３２Ａ、画像入力制御回路３３が有するレジスタがメモリ空間にマッピングされる領域３３Ａ、音声信号処理回路３４が有するレジスタがメモリ空間にマッピングされる領域３４Ａ、表示制御回路３５が有するレジスタがメモリ空間にマッピングされる領域３５Ａ、通信制御回路３６が有するレジスタがメモリ空間にマッピングされる領域３６Ａ、を示している。初期データのベースアドレスＢａｓｅ０〜６には、領域３１Ａ、３７Ａ、３２Ａ〜３６Ａそれぞれの先頭の論理アドレスが設定される。
【００４０】
図５は、起動処理の流れの一例を示すフローチャートである。起動処理は、ＣＰＵ１３が、電源が投入された後に、ＲＯＭ１５に記憶されたブートプログラムおよびファームウェアを実行することにより、ＣＰＵ１３により実行される処理である。図５を参照して、ＣＯＵ１３は、ＲＯＭ１５に記憶されているブートプログラムを実行し、ＲＯＭ１５に記憶されているファームウェアを、ＲＡＭ１９にロードする（ステップＳ０１）。ファームウェアのロードが終了すると、ファームウェアを実行可能となり、ファームウェアを実行する。ステップＳ０２移行の処理は、ＣＰＵ１３がファームウェアを実行することにより実行される処理である。
【００４１】
次のステップＳ０２においては、シーケンス回路２１に指令を出力する。指令は、ＲＯＭ１５に記憶されている初期値データの先頭アドレスを含む。そして、シーケンス回路２１に指令を出力した後、周辺装置４３〜４７をそれぞれ初期化する。周辺装置４３〜４７は、周辺回路３３〜３７によって制御されるので、周辺回路３３〜３７に設定されている必要がある。周辺回路３３〜３７には、指令を受取ったシーケンス回路２１によって設定データが設定される。このため、ＣＰＵ１３が周辺装置４３〜４７を初期化する処理の順番は、シーケンス回路２１によって周辺回路３３〜３７に設定データが設定されるタイミングと同期が取れるように、予め定められている。
【００４２】
ステップＳ０４においては、周辺装置４３〜４７の初期化が終了したか否かを判断する。初期化が終了していなければ処理をステップＳ０３に戻し、初期化を継続する。初期化が終了したならば起動処理を終了し、スタンバイ状態となる。スタンバイ状態とは、デジタルビデオカメラを駆動可能な状態であり、ユーザの操作を受け付けて、受け付けられた操作にしたがって、撮像、記録、再生等の処理を実行することが可能な状態である。
【００４３】
図６は、シーケンス制御の流れの一例を示すフローチャートである。シーケンス制御は、シーケンス回路２１が実行する処理の流れを示す。図６を参照して、シーケンス回路２１は、ＣＰＵ１３から指令が入力されるまで待機状態となり（ステップＳ１１でＮＯ）、指令が入力されると（ステップＳ１１でＹＥＳ）、処理をステップＳ１２に進める。ステップＳ１３においては、変数ｉに「０」を設定する。変数ｉは、設定データの数をカウントするための変数であり、後述するステップＳ２３でインクリメントとされる。
【００４４】
次のステップＳ１４においては、ＲＯＭ１３にアクセスすることによりＳＥＴデータを読み出す。ＲＯＭ１３のアクセスするアドレスは、ステップＳ１１においてＣＰＵ１３から入力された指令に含まれる初期データの先頭アドレスである。初期データの先頭アドレスは、最初の組の初期データの先頭アドレスである。ＲＯＭ１３において最初の組の初期データの先頭アドレスに記憶されているＳＥＴデータを読み出す。一方、後述するステップＳ２２が実行された後は、ＲＯＭ１３のアクセスするアドレスは、次の組の初期データの先頭アドレスである。ＲＯＭ１３において次の組の初期データの先頭アドレスに記憶されているＳＥＴデータを読み出す。
【００４５】
ステップＳ１４においては、ＳＥＴデータのインデックスの項目に「０ｘ０」が設定されているか否かを判断する。インデックスの項目に「０ｘ０」が設定されているならば処理をステップＳ１５に進めるが、そうでなければ処理をステップＳ１６に進める。ステップＳ１５においては終了フラグを「１」に設定し、処理をステップＳ１７に進める。ステップＳ１６においては、終了フラグを「０」に設定し、処理をステップＳ１７に進める。終了フラグは、初期データの組が最終組か否かを示すもので、最終組ならば「１」が設定され、最終組でなければ「０」が設定される。終了フラグは、後述するステップＳ２５において、処理を終了するか否かの判断に用いられる。
【００４６】
ステップＳ１７においては、ＳＥＴデータのデータ長の項目に設定されている設定データ数を、定数Ｎに設定する。定数Ｎには、処理対象となる初期データの組に含まれる設定データの数が設定される。
【００４７】
次のステップＳ１８においては、ＲＯＭ１３の次のアドレスに記憶されているベースアドレスデータを読み出す。そして、読み出されたベースアドレスデータで内部アドレスを更新する（ステップＳ１９）。内部アドレスは、設定データを書き込みするためのメモリ空間の論理アドレスを示す。具体的には、周辺回路３１〜３７のうち処理対象となっている組の初期データに対応するものが備えるレジスタに割り当てられた先頭論理アドレスである。
【００４８】
次のステップＳ２０においては、ＲＯＭ１３の次のアドレスに記憶されている設定データを読み出す。そして、読み出された設定データを、メモリ空間の内部アドレスに書き込む。次のステップＳ２２においては、内部アドレスをインクリメントし、処理をステップＳ２３に進める。ステップＳ２３においては、変数ｉを、それに１を加算した値に変更し、処理をステップＳ２４に進める。ステップＳ２４においては、変数ｉが定数Ｎと同じになったか否かを判断する。変数ｉが定数Ｎと同じならば処理をステップＳ２５に進めるが、そうでなければ処理をステップＳ２０に戻す。
【００４９】
ステップＳ２０〜ステップＳ２４のループが繰り返されることにより、処理対象となる組の初期データに含まれる設定データのすべてが、周辺回路３１〜３７のうち処理対象となっている組の初期データに対応するものが備えるレジスタに書き込まれる。
【００５０】
ステップＳ２５においては、終了フラグが「１」に設定されているか否かを判断する。終了フラグが「１」に設定されていれば処理をステップＳ２６に進めるが、そうでなければ処理をステップＳ１２に戻す。ステップＳ２６においては、ＣＰＵ１３に終了信号を出力し、処理を終了する。
【００５１】
ここで、図２を参照してシーケンス回路２１において実行されるシーケンス制御を説明する。ＣＰＵ１３から入力される指令には、ＲＯＭ１５の初期データの先頭アドレスが含まれる。したがって、ＳＥＴデータＳＥＴ０が読み出される。ＳＥＴ０には、インデックスの項目に「０ｘ１」が設定されているので、終了フラグに「０」が設定される。そして、図６のステップＳ１９において内部アドレスには、ベースアドレスデータＢａｓｅ０に設定されている先頭論理アドレスが設定されている。ベースアドレスデータＢａｓｅ０に設定されている先頭論理アドレスは、クロック生成回路３１が備えるレジスタのアドレスである。ステップＳ２０〜ステップＳ２４の処理が、ステップＳ１７において定数Ｎに設定された設定データ数と同じ回数だけ繰り返されるので、ステップＳ２１において、ＲＯＭ１５に記憶されている８つの設定データＤ００〜Ｄ０７が、クロック生成回路３１が備える８つのレジスタにそれぞれ書き込まれる。
【００５２】
ステップＳ２５において終了フラグが「１」でないと判断されると、ステップＳ１３において、ＲＯＭ１３の次のアドレスに記憶されている第２番目の組の初期データのＳＥＴデータＳＥＴ１が読み出される。そして、上述したのと同様に、図６のステップＳ１９において内部アドレスには、ベースアドレスデータＢａｓｅ１に設定されている先頭論理アドレスが設定される。ベースアドレスデータＢａｓｅ１に設定されている先頭論理アドレスは、外部メモリ制御回路３７が備えるレジスタのアドレスである。ステップＳ２０〜ステップＳ２４の処理が、ステップＳ１７において定数Ｎに設定された設定データ数と同じ回数だけ繰り返されるので、ステップＳ２１において、ＲＯＭ１５に記憶されている４つの設定データＤ１０〜Ｄ１３が、外部メモリ制御回路３７が備える４つのレジスタにそれぞれ書き込まれる。
【００５３】
第３番目〜第６番目の組の初期データは、画像信号処理回路３２、画像入力制御回路３３、音声信号処理回路３４、表示制御回路３５にそれぞれ対応し、第２番目の組の初期データに対応する外部メモリ制御回路３７と同様に、設定データがそれぞれのレジスタに設定される。
【００５４】
第７番目の初期データは、通信制御回路３６に対応し、ＳＥＴデータＳＥＴ６が読み出される。ＳＥＴ６には、インデックスの項目に「０ｘ０」が設定されているので、終了フラグに「１」が設定される。そして、図６のステップＳ１９において内部アドレスには、ベースアドレスデータＢａｓｅ６に設定されている先頭論理アドレスが設定されている。ベースアドレスデータＢａｓｅ６に設定されている先頭論理アドレスは、通信制御回路３６が備えるレジスタのアドレスである。ステップＳ２０〜ステップＳ２４の処理が、ステップＳ１７において定数Ｎに設定された設定データ数と同じ回数だけ繰り返されるので、ステップＳ２１において、ＲＯＭ１５に記憶されている６つの設定データＤ６０〜Ｄ６５が、通信制御回路３６が備える６つのレジスタにそれぞれ書き込まれる。その後、ステップＳ２５において、終了フラグが「１」に設定されているので、ＣＰＵ１３に終了信号を出力し、処理を終了する。
【００５５】
図７は、ＣＰＵおよびシーケンス回路が実行する処理を概念的に示すタイムチャートである。図７を参照して、デジタルビデオカメラ１に電源が投入されると、ＣＰＵ１３およびシーケンス回路２１がリセットされる。ＣＰＵ１３は、ブートプログラムの実行およびファームウェア（Ｆ／Ｗ）をＲＯＭ１５からＲＡＭ１９に転送する。ＣＰＵ１３は、ブートプログラムの実行およびファームウェア（Ｆ／Ｗ）の転送を終了すると、シーケンス回路２１に指令を出力し、その後、周辺装置４３〜４７を初期化を開始する。
【００５６】
なお、図では、周辺装置４３〜４７を初期化する処理を一本の線分で示しているが、実際には、周辺装置４３〜４７それぞれは、ＣＰＵ１３からの指令に従って初期化する処理に所定の時間を要する場合があり、この間にＣＰＵ１３は、別の周辺装置に指令を出力することができるので、ＣＰＵ１３は、周辺装置４３〜４７のうちから選ばれた複数を初期化する処理を並列して実行する。
【００５７】
シーケンス回路２１は、ＣＰＵ２１から指令が入力されると、周辺回路３１〜３７に、設定値を設定することにより、周辺回路３１〜３７を初期化する。シーケンス回路２１は実行する処理が単純なので、プログラムを実行する汎用的なハードウェアではなく、実行する処理が予め定められた専用のハードウェアである。このため、汎用的なハードウェアに比較して処理速度が速い。
【００５８】
本実施の形態におけるデジタルビデオカメラ１は、起動時に、ＣＰＵ１３が周辺装置の初期化のみを実行し、シーケンス回路２１が周辺回路の初期化のみを実行し、ＣＰＵ１３とシーケンス回路２１とが、並行して初期化を実行する。このため、従来、シリアルに実行されていた初期化処理を並行して実行するので、起動時間を短くすることができる。さらに、周辺回路３１〜４７の初期化処理を、専用の処理がハードウェアに組み込まれたシーケンス回路２１で実行するので、周辺回路３１〜４７の初期化処理の時間を短縮することができる。
【００５９】
なお、上述した実施の形態においては電子機器の一例としてデジタルビデオカメラ１を説明したが、図５に示した起動処理および図６に示したシーケンス制御をＣＰＵ１３およびシーケンス回路２１を備えた電子機器で実行するための起動方法およびその撮像方法をＣＰＵ１３およびシーケンス回路２１に実行させるための起動プログラムとして発明を捉えることができるのはいうまでもない。
【００６０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態の１つにおけるデジタルビデオカメラの構成の概略を示すブロック図である。
【図２】初期データの一例を示す図である。
【図３】ＳＥＴデータのフォーマットの一例を示す図である。
【図４】論理アドレスの一例を示す図である。
【図５】起動処理の流れの一例を示すフローチャートである。
【図６】シーケンス制御の流れの一例を示すフローチャートである。
【図７】ＣＰＵおよびシーケンス回路が実行する処理を概念的に示すタイムチャートである。
【符号の説明】
【００６２】
１ デジタルビデオカメラ、１１ ＡＳＩＣ、１３ ＣＰＵ、１５ ＲＯＭ、１７ メモリコントローラ、１９ ＲＡＭ、２１ シーケンス回路、２３ バスマトリックス、２５ メモリバス、３１ クロック生成回路、３２ 画像信号処理回路、３３ 画像入力制御回路、３４ 音声信号処理回路、３５ 表示制御回路、３６ 通信制御回路、３７ 外部メモリ制御回路、４３ イメージセンサ、４４ マイクロホン、４５ 表示制御回路、４６ 通信Ｉ／Ｆ、４７ 外部記憶装置。
【特許請求の範囲】
【請求項１】
複数の周辺制御手段と、
前記複数の周辺制御手段それぞれを制御する主制御手段と、
前記複数の周辺制御手段にそれぞれに設定される複数の設定データを記憶する記憶手段と、
前記主制御手段とは別に設けられ、前記主制御手段から指令が出力されることに応じて、前記記憶手段に記憶された複数の設定データを前記複数の周辺制御手段に順に設定する設定手段と、を備え、
前記主制御手段は、電源投入後に、設定手段が前記複数の周辺制御手段それぞれに設定データを設定するのと並行して、予め定められた初期設定処理を実行する、電子機器。
【請求項２】
１以上の周辺装置をさらに備え、
前記複数の周辺制御手段は、前記１以上の周辺装置をそれぞれ制御する１以上の周辺制御手段を含み、
前記主制御手段が実行する前記初期設定処理は、前記１以上の周辺装置を初期化する処理を含む、請求項１に記載の電子機器。
【請求項３】
前記記憶手段は、前記複数の周辺制御手段それぞれに対応して、制御データと、前記設定データを設定するための記憶領域の先頭アドレスと、１以上の設定データとからなる組を連続して記憶しており、前記制御データは、最後の組か否かを示すフラグを含み、
前記設定手段は、前記記憶手段に記憶されている複数の組のうち前記主制御部からの指令に含まれる組から最後の組を示すフラグが設定された組までを順に読出し、設定する、請求項２に記載の電子機器。
【請求項４】
前記制御データは、組に含まれる設定データの数をさらに含む、請求項３に記載の電子機器。
【請求項５】
複数の周辺制御手段と、
前記複数の周辺制御手段それぞれを制御する主制御手段と、
前記複数の周辺制御手段にそれぞれに設定される複数の設定データを記憶する記憶手段と、
前記主制御手段とは別に設けられた設定手段と、を備えた電子機器で実行される起動方法であって、
電源投入後、前記主制御手段に前記設定手段に起動指令を出力させるステップと、
前記主制御装置に、前記起動指令の出力後に所定の初期設定処理を実行させるステップと、
前記設定手段に、前記主制御手段から指令が出力されることに応じて、前記記憶手段に記憶された複数の設定データを前記複数の周辺制御手段に順に設定させるステップと、を含む電子機器の起動方法。
【請求項１】
複数の周辺制御手段と、
前記複数の周辺制御手段それぞれを制御する主制御手段と、
前記複数の周辺制御手段にそれぞれに設定される複数の設定データを記憶する記憶手段と、
前記主制御手段とは別に設けられ、前記主制御手段から指令が出力されることに応じて、前記記憶手段に記憶された複数の設定データを前記複数の周辺制御手段に順に設定する設定手段と、を備え、
前記主制御手段は、電源投入後に、設定手段が前記複数の周辺制御手段それぞれに設定データを設定するのと並行して、予め定められた初期設定処理を実行する、電子機器。
【請求項２】
１以上の周辺装置をさらに備え、
前記複数の周辺制御手段は、前記１以上の周辺装置をそれぞれ制御する１以上の周辺制御手段を含み、
前記主制御手段が実行する前記初期設定処理は、前記１以上の周辺装置を初期化する処理を含む、請求項１に記載の電子機器。
【請求項３】
前記記憶手段は、前記複数の周辺制御手段それぞれに対応して、制御データと、前記設定データを設定するための記憶領域の先頭アドレスと、１以上の設定データとからなる組を連続して記憶しており、前記制御データは、最後の組か否かを示すフラグを含み、
前記設定手段は、前記記憶手段に記憶されている複数の組のうち前記主制御部からの指令に含まれる組から最後の組を示すフラグが設定された組までを順に読出し、設定する、請求項２に記載の電子機器。
【請求項４】
前記制御データは、組に含まれる設定データの数をさらに含む、請求項３に記載の電子機器。
【請求項５】
複数の周辺制御手段と、
前記複数の周辺制御手段それぞれを制御する主制御手段と、
前記複数の周辺制御手段にそれぞれに設定される複数の設定データを記憶する記憶手段と、
前記主制御手段とは別に設けられた設定手段と、を備えた電子機器で実行される起動方法であって、
電源投入後、前記主制御手段に前記設定手段に起動指令を出力させるステップと、
前記主制御装置に、前記起動指令の出力後に所定の初期設定処理を実行させるステップと、
前記設定手段に、前記主制御手段から指令が出力されることに応じて、前記記憶手段に記憶された複数の設定データを前記複数の周辺制御手段に順に設定させるステップと、を含む電子機器の起動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１７５５９２（Ｐ２０１１−１７５５９２Ａ）
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１０−４０８７４（Ｐ２０１０−４０８７４）
【出願日】平成２２年２月２５日（２０１０．２．２５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願日】平成２２年２月２５日（２０１０．２．２５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]